LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/Mips - MipsGenAsmWriter.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 1069 1364 78.4 %
Date: 2018-02-22 04:41:24 Functions: 4 4 100.0 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Assembly Writer Source Fragment                                            *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : /// printInstruction - This method is automatically generated by tablegen
      10             : /// from the instruction set description.
      11      139032 : void MipsInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
      12             :   static const char AsmStrs[] = {
      13             :   /* 0 */ 'd', 'm', 'f', 'c', '0', 9, 0,
      14             :   /* 7 */ 'm', 'f', 'h', 'c', '0', 9, 0,
      15             :   /* 14 */ 'm', 't', 'h', 'c', '0', 9, 0,
      16             :   /* 21 */ 'd', 'm', 't', 'c', '0', 9, 0,
      17             :   /* 28 */ 'v', 'm', 'm', '0', 9, 0,
      18             :   /* 34 */ 'm', 't', 'm', '0', 9, 0,
      19             :   /* 40 */ 'm', 't', 'p', '0', 9, 0,
      20             :   /* 46 */ 'b', 'b', 'i', 't', '0', 9, 0,
      21             :   /* 53 */ 'l', 'd', 'c', '1', 9, 0,
      22             :   /* 59 */ 's', 'd', 'c', '1', 9, 0,
      23             :   /* 65 */ 'c', 'f', 'c', '1', 9, 0,
      24             :   /* 71 */ 'd', 'm', 'f', 'c', '1', 9, 0,
      25             :   /* 78 */ 'm', 'f', 'h', 'c', '1', 9, 0,
      26             :   /* 85 */ 'm', 't', 'h', 'c', '1', 9, 0,
      27             :   /* 92 */ 'c', 't', 'c', '1', 9, 0,
      28             :   /* 98 */ 'd', 'm', 't', 'c', '1', 9, 0,
      29             :   /* 105 */ 'l', 'w', 'c', '1', 9, 0,
      30             :   /* 111 */ 's', 'w', 'c', '1', 9, 0,
      31             :   /* 117 */ 'l', 'd', 'x', 'c', '1', 9, 0,
      32             :   /* 124 */ 's', 'd', 'x', 'c', '1', 9, 0,
      33             :   /* 131 */ 'l', 'u', 'x', 'c', '1', 9, 0,
      34             :   /* 138 */ 's', 'u', 'x', 'c', '1', 9, 0,
      35             :   /* 145 */ 'l', 'w', 'x', 'c', '1', 9, 0,
      36             :   /* 152 */ 's', 'w', 'x', 'c', '1', 9, 0,
      37             :   /* 159 */ 'm', 't', 'm', '1', 9, 0,
      38             :   /* 165 */ 'm', 't', 'p', '1', 9, 0,
      39             :   /* 171 */ 'b', 'b', 'i', 't', '1', 9, 0,
      40             :   /* 178 */ 'b', 'b', 'i', 't', '0', '3', '2', 9, 0,
      41             :   /* 187 */ 'b', 'b', 'i', 't', '1', '3', '2', 9, 0,
      42             :   /* 196 */ 'd', 's', 'r', 'a', '3', '2', 9, 0,
      43             :   /* 204 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 9, 0,
      44             :   /* 214 */ 'd', 's', 'l', 'l', '3', '2', 9, 0,
      45             :   /* 222 */ 'd', 's', 'r', 'l', '3', '2', 9, 0,
      46             :   /* 230 */ 'l', 'w', 'm', '3', '2', 9, 0,
      47             :   /* 237 */ 's', 'w', 'm', '3', '2', 9, 0,
      48             :   /* 244 */ 'd', 'r', 'o', 't', 'r', '3', '2', 9, 0,
      49             :   /* 253 */ 'c', 'i', 'n', 's', '3', '2', 9, 0,
      50             :   /* 261 */ 'e', 'x', 't', 's', '3', '2', 9, 0,
      51             :   /* 269 */ 'l', 'd', 'c', '2', 9, 0,
      52             :   /* 275 */ 's', 'd', 'c', '2', 9, 0,
      53             :   /* 281 */ 'c', 'f', 'c', '2', 9, 0,
      54             :   /* 287 */ 'd', 'm', 'f', 'c', '2', 9, 0,
      55             :   /* 294 */ 'm', 'f', 'h', 'c', '2', 9, 0,
      56             :   /* 301 */ 'm', 't', 'h', 'c', '2', 9, 0,
      57             :   /* 308 */ 'c', 't', 'c', '2', 9, 0,
      58             :   /* 314 */ 'd', 'm', 't', 'c', '2', 9, 0,
      59             :   /* 321 */ 'l', 'w', 'c', '2', 9, 0,
      60             :   /* 327 */ 's', 'w', 'c', '2', 9, 0,
      61             :   /* 333 */ 'm', 't', 'm', '2', 9, 0,
      62             :   /* 339 */ 'm', 't', 'p', '2', 9, 0,
      63             :   /* 345 */ 'a', 'd', 'd', 'i', 'u', 'r', '2', 9, 0,
      64             :   /* 354 */ 'l', 'd', 'c', '3', 9, 0,
      65             :   /* 360 */ 's', 'd', 'c', '3', 9, 0,
      66             :   /* 366 */ 'l', 'w', 'c', '3', 9, 0,
      67             :   /* 372 */ 's', 'w', 'c', '3', 9, 0,
      68             :   /* 378 */ 'a', 'd', 'd', 'i', 'u', 's', '5', 9, 0,
      69             :   /* 387 */ 's', 'b', '1', '6', 9, 0,
      70             :   /* 393 */ 'b', 'c', '1', '6', 9, 0,
      71             :   /* 399 */ 'j', 'r', 'c', '1', '6', 9, 0,
      72             :   /* 406 */ 'b', 'n', 'e', 'z', 'c', '1', '6', 9, 0,
      73             :   /* 415 */ 'b', 'e', 'q', 'z', 'c', '1', '6', 9, 0,
      74             :   /* 424 */ 'a', 'n', 'd', '1', '6', 9, 0,
      75             :   /* 431 */ 'm', 'o', 'v', 'e', '1', '6', 9, 0,
      76             :   /* 439 */ 's', 'h', '1', '6', 9, 0,
      77             :   /* 445 */ 'a', 'n', 'd', 'i', '1', '6', 9, 0,
      78             :   /* 453 */ 'l', 'i', '1', '6', 9, 0,
      79             :   /* 459 */ 'b', 'r', 'e', 'a', 'k', '1', '6', 9, 0,
      80             :   /* 468 */ 's', 'l', 'l', '1', '6', 9, 0,
      81             :   /* 475 */ 's', 'r', 'l', '1', '6', 9, 0,
      82             :   /* 482 */ 'l', 'w', 'm', '1', '6', 9, 0,
      83             :   /* 489 */ 's', 'w', 'm', '1', '6', 9, 0,
      84             :   /* 496 */ 's', 'd', 'b', 'b', 'p', '1', '6', 9, 0,
      85             :   /* 505 */ 'j', 'r', '1', '6', 9, 0,
      86             :   /* 511 */ 'x', 'o', 'r', '1', '6', 9, 0,
      87             :   /* 518 */ 'j', 'a', 'l', 'r', 's', '1', '6', 9, 0,
      88             :   /* 527 */ 'n', 'o', 't', '1', '6', 9, 0,
      89             :   /* 534 */ 'l', 'b', 'u', '1', '6', 9, 0,
      90             :   /* 541 */ 's', 'u', 'b', 'u', '1', '6', 9, 0,
      91             :   /* 549 */ 'a', 'd', 'd', 'u', '1', '6', 9, 0,
      92             :   /* 557 */ 'l', 'h', 'u', '1', '6', 9, 0,
      93             :   /* 564 */ 'l', 'w', '1', '6', 9, 0,
      94             :   /* 570 */ 's', 'w', '1', '6', 9, 0,
      95             :   /* 576 */ 'b', 'n', 'e', 'z', '1', '6', 9, 0,
      96             :   /* 584 */ 'b', 'e', 'q', 'z', '1', '6', 9, 0,
      97             :   /* 592 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0,
      98             :   /* 608 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0,
      99             :   /* 625 */ 'd', 'l', 'a', 9, 0,
     100             :   /* 630 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0,
     101             :   /* 646 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0,
     102             :   /* 663 */ 'd', 's', 'r', 'a', 9, 0,
     103             :   /* 669 */ 'd', 'l', 's', 'a', 9, 0,
     104             :   /* 675 */ 'c', 'f', 'c', 'm', 's', 'a', 9, 0,
     105             :   /* 683 */ 'c', 't', 'c', 'm', 's', 'a', 9, 0,
     106             :   /* 691 */ 'a', 'd', 'd', '_', 'a', '.', 'b', 9, 0,
     107             :   /* 700 */ 'm', 'i', 'n', '_', 'a', '.', 'b', 9, 0,
     108             :   /* 709 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'b', 9, 0,
     109             :   /* 719 */ 'm', 'a', 'x', '_', 'a', '.', 'b', 9, 0,
     110             :   /* 728 */ 's', 'r', 'a', '.', 'b', 9, 0,
     111             :   /* 735 */ 'n', 'l', 'o', 'c', '.', 'b', 9, 0,
     112             :   /* 743 */ 'n', 'l', 'z', 'c', '.', 'b', 9, 0,
     113             :   /* 751 */ 's', 'l', 'd', '.', 'b', 9, 0,
     114             :   /* 758 */ 'p', 'c', 'k', 'o', 'd', '.', 'b', 9, 0,
     115             :   /* 767 */ 'i', 'l', 'v', 'o', 'd', '.', 'b', 9, 0,
     116             :   /* 776 */ 'i', 'n', 's', 'v', 'e', '.', 'b', 9, 0,
     117             :   /* 785 */ 'v', 's', 'h', 'f', '.', 'b', 9, 0,
     118             :   /* 793 */ 'b', 'n', 'e', 'g', '.', 'b', 9, 0,
     119             :   /* 801 */ 's', 'r', 'a', 'i', '.', 'b', 9, 0,
     120             :   /* 809 */ 's', 'l', 'd', 'i', '.', 'b', 9, 0,
     121             :   /* 817 */ 'a', 'n', 'd', 'i', '.', 'b', 9, 0,
     122             :   /* 825 */ 'b', 'n', 'e', 'g', 'i', '.', 'b', 9, 0,
     123             :   /* 834 */ 'b', 's', 'e', 'l', 'i', '.', 'b', 9, 0,
     124             :   /* 843 */ 's', 'l', 'l', 'i', '.', 'b', 9, 0,
     125             :   /* 851 */ 's', 'r', 'l', 'i', '.', 'b', 9, 0,
     126             :   /* 859 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'b', 9, 0,
     127             :   /* 869 */ 'c', 'e', 'q', 'i', '.', 'b', 9, 0,
     128             :   /* 877 */ 's', 'r', 'a', 'r', 'i', '.', 'b', 9, 0,
     129             :   /* 886 */ 'b', 'c', 'l', 'r', 'i', '.', 'b', 9, 0,
     130             :   /* 895 */ 's', 'r', 'l', 'r', 'i', '.', 'b', 9, 0,
     131             :   /* 904 */ 'n', 'o', 'r', 'i', '.', 'b', 9, 0,
     132             :   /* 912 */ 'x', 'o', 'r', 'i', '.', 'b', 9, 0,
     133             :   /* 920 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'b', 9, 0,
     134             :   /* 930 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'b', 9, 0,
     135             :   /* 940 */ 'b', 's', 'e', 't', 'i', '.', 'b', 9, 0,
     136             :   /* 949 */ 's', 'u', 'b', 'v', 'i', '.', 'b', 9, 0,
     137             :   /* 958 */ 'a', 'd', 'd', 'v', 'i', '.', 'b', 9, 0,
     138             :   /* 967 */ 'b', 'm', 'z', 'i', '.', 'b', 9, 0,
     139             :   /* 975 */ 'b', 'm', 'n', 'z', 'i', '.', 'b', 9, 0,
     140             :   /* 984 */ 'f', 'i', 'l', 'l', '.', 'b', 9, 0,
     141             :   /* 992 */ 's', 'l', 'l', '.', 'b', 9, 0,
     142             :   /* 999 */ 's', 'r', 'l', '.', 'b', 9, 0,
     143             :   /* 1006 */ 'b', 'i', 'n', 's', 'l', '.', 'b', 9, 0,
     144             :   /* 1015 */ 'i', 'l', 'v', 'l', '.', 'b', 9, 0,
     145             :   /* 1023 */ 'c', 'e', 'q', '.', 'b', 9, 0,
     146             :   /* 1030 */ 's', 'r', 'a', 'r', '.', 'b', 9, 0,
     147             :   /* 1038 */ 'b', 'c', 'l', 'r', '.', 'b', 9, 0,
     148             :   /* 1046 */ 's', 'r', 'l', 'r', '.', 'b', 9, 0,
     149             :   /* 1054 */ 'b', 'i', 'n', 's', 'r', '.', 'b', 9, 0,
     150             :   /* 1063 */ 'i', 'l', 'v', 'r', '.', 'b', 9, 0,
     151             :   /* 1071 */ 'a', 's', 'u', 'b', '_', 's', '.', 'b', 9, 0,
     152             :   /* 1081 */ 'm', 'o', 'd', '_', 's', '.', 'b', 9, 0,
     153             :   /* 1090 */ 'c', 'l', 'e', '_', 's', '.', 'b', 9, 0,
     154             :   /* 1099 */ 'a', 'v', 'e', '_', 's', '.', 'b', 9, 0,
     155             :   /* 1108 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'b', 9, 0,
     156             :   /* 1118 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'b', 9, 0,
     157             :   /* 1128 */ 'c', 'l', 't', 'i', '_', 's', '.', 'b', 9, 0,
     158             :   /* 1138 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'b', 9, 0,
     159             :   /* 1148 */ 'm', 'i', 'n', '_', 's', '.', 'b', 9, 0,
     160             :   /* 1157 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'b', 9, 0,
     161             :   /* 1167 */ 's', 'u', 'b', 's', '_', 's', '.', 'b', 9, 0,
     162             :   /* 1177 */ 'a', 'd', 'd', 's', '_', 's', '.', 'b', 9, 0,
     163             :   /* 1187 */ 's', 'a', 't', '_', 's', '.', 'b', 9, 0,
     164             :   /* 1196 */ 'c', 'l', 't', '_', 's', '.', 'b', 9, 0,
     165             :   /* 1205 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'b', 9, 0,
     166             :   /* 1217 */ 'd', 'i', 'v', '_', 's', '.', 'b', 9, 0,
     167             :   /* 1226 */ 'm', 'a', 'x', '_', 's', '.', 'b', 9, 0,
     168             :   /* 1235 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'b', 9, 0,
     169             :   /* 1245 */ 's', 'p', 'l', 'a', 't', '.', 'b', 9, 0,
     170             :   /* 1254 */ 'b', 's', 'e', 't', '.', 'b', 9, 0,
     171             :   /* 1262 */ 'p', 'c', 'n', 't', '.', 'b', 9, 0,
     172             :   /* 1270 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'b', 9, 0,
     173             :   /* 1280 */ 's', 't', '.', 'b', 9, 0,
     174             :   /* 1286 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'b', 9, 0,
     175             :   /* 1296 */ 'm', 'o', 'd', '_', 'u', '.', 'b', 9, 0,
     176             :   /* 1305 */ 'c', 'l', 'e', '_', 'u', '.', 'b', 9, 0,
     177             :   /* 1314 */ 'a', 'v', 'e', '_', 'u', '.', 'b', 9, 0,
     178             :   /* 1323 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'b', 9, 0,
     179             :   /* 1333 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'b', 9, 0,
     180             :   /* 1343 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'b', 9, 0,
     181             :   /* 1353 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'b', 9, 0,
     182             :   /* 1363 */ 'm', 'i', 'n', '_', 'u', '.', 'b', 9, 0,
     183             :   /* 1372 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'b', 9, 0,
     184             :   /* 1382 */ 's', 'u', 'b', 's', '_', 'u', '.', 'b', 9, 0,
     185             :   /* 1392 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'b', 9, 0,
     186             :   /* 1402 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'b', 9, 0,
     187             :   /* 1414 */ 's', 'a', 't', '_', 'u', '.', 'b', 9, 0,
     188             :   /* 1423 */ 'c', 'l', 't', '_', 'u', '.', 'b', 9, 0,
     189             :   /* 1432 */ 'd', 'i', 'v', '_', 'u', '.', 'b', 9, 0,
     190             :   /* 1441 */ 'm', 'a', 'x', '_', 'u', '.', 'b', 9, 0,
     191             :   /* 1450 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'b', 9, 0,
     192             :   /* 1460 */ 'm', 's', 'u', 'b', 'v', '.', 'b', 9, 0,
     193             :   /* 1469 */ 'm', 'a', 'd', 'd', 'v', '.', 'b', 9, 0,
     194             :   /* 1478 */ 'p', 'c', 'k', 'e', 'v', '.', 'b', 9, 0,
     195             :   /* 1487 */ 'i', 'l', 'v', 'e', 'v', '.', 'b', 9, 0,
     196             :   /* 1496 */ 'm', 'u', 'l', 'v', '.', 'b', 9, 0,
     197             :   /* 1504 */ 'b', 'z', '.', 'b', 9, 0,
     198             :   /* 1510 */ 'b', 'n', 'z', '.', 'b', 9, 0,
     199             :   /* 1517 */ 's', 'e', 'b', 9, 0,
     200             :   /* 1522 */ 'j', 'a', 'l', 'r', 'c', '.', 'h', 'b', 9, 0,
     201             :   /* 1532 */ 'j', 'r', '.', 'h', 'b', 9, 0,
     202             :   /* 1539 */ 'j', 'a', 'l', 'r', '.', 'h', 'b', 9, 0,
     203             :   /* 1548 */ 'l', 'b', 9, 0,
     204             :   /* 1552 */ 's', 'h', 'r', 'a', '.', 'q', 'b', 9, 0,
     205             :   /* 1561 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     206             :   /* 1575 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     207             :   /* 1588 */ 'c', 'm', 'p', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     208             :   /* 1600 */ 's', 'u', 'b', 'u', 'h', '.', 'q', 'b', 9, 0,
     209             :   /* 1610 */ 'a', 'd', 'd', 'u', 'h', '.', 'q', 'b', 9, 0,
     210             :   /* 1620 */ 'p', 'i', 'c', 'k', '.', 'q', 'b', 9, 0,
     211             :   /* 1629 */ 's', 'h', 'l', 'l', '.', 'q', 'b', 9, 0,
     212             :   /* 1638 */ 'r', 'e', 'p', 'l', '.', 'q', 'b', 9, 0,
     213             :   /* 1647 */ 's', 'h', 'r', 'l', '.', 'q', 'b', 9, 0,
     214             :   /* 1656 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     215             :   /* 1670 */ 'c', 'm', 'p', 'g', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     216             :   /* 1683 */ 'c', 'm', 'p', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     217             :   /* 1695 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'q', 'b', 9, 0,
     218             :   /* 1706 */ 's', 'u', 'b', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0,
     219             :   /* 1718 */ 'a', 'd', 'd', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0,
     220             :   /* 1730 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'q', 'b', 9, 0,
     221             :   /* 1742 */ 'a', 'b', 's', 'q', '_', 's', '.', 'q', 'b', 9, 0,
     222             :   /* 1753 */ 's', 'u', 'b', 'u', '_', 's', '.', 'q', 'b', 9, 0,
     223             :   /* 1764 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'q', 'b', 9, 0,
     224             :   /* 1775 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     225             :   /* 1789 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     226             :   /* 1802 */ 'c', 'm', 'p', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     227             :   /* 1814 */ 's', 'u', 'b', 'u', '.', 'q', 'b', 9, 0,
     228             :   /* 1823 */ 'a', 'd', 'd', 'u', '.', 'q', 'b', 9, 0,
     229             :   /* 1832 */ 's', 'h', 'r', 'a', 'v', '.', 'q', 'b', 9, 0,
     230             :   /* 1842 */ 's', 'h', 'l', 'l', 'v', '.', 'q', 'b', 9, 0,
     231             :   /* 1852 */ 'r', 'e', 'p', 'l', 'v', '.', 'q', 'b', 9, 0,
     232             :   /* 1862 */ 's', 'h', 'r', 'l', 'v', '.', 'q', 'b', 9, 0,
     233             :   /* 1872 */ 'r', 'a', 'd', 'd', 'u', '.', 'w', '.', 'q', 'b', 9, 0,
     234             :   /* 1884 */ 's', 'b', 9, 0,
     235             :   /* 1888 */ 'm', 'o', 'd', 's', 'u', 'b', 9, 0,
     236             :   /* 1896 */ 'm', 's', 'u', 'b', 9, 0,
     237             :   /* 1902 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 'c', 9, 0,
     238             :   /* 1913 */ 'b', 'c', 9, 0,
     239             :   /* 1917 */ 'b', 'g', 'e', 'c', 9, 0,
     240             :   /* 1923 */ 'b', 'n', 'e', 'c', 9, 0,
     241             :   /* 1929 */ 'j', 'i', 'c', 9, 0,
     242             :   /* 1934 */ 'b', 'a', 'l', 'c', 9, 0,
     243             :   /* 1940 */ 'j', 'i', 'a', 'l', 'c', 9, 0,
     244             :   /* 1947 */ 'b', 'g', 'e', 'z', 'a', 'l', 'c', 9, 0,
     245             :   /* 1956 */ 'b', 'l', 'e', 'z', 'a', 'l', 'c', 9, 0,
     246             :   /* 1965 */ 'b', 'n', 'e', 'z', 'a', 'l', 'c', 9, 0,
     247             :   /* 1974 */ 'b', 'e', 'q', 'z', 'a', 'l', 'c', 9, 0,
     248             :   /* 1983 */ 'b', 'g', 't', 'z', 'a', 'l', 'c', 9, 0,
     249             :   /* 1992 */ 'b', 'l', 't', 'z', 'a', 'l', 'c', 9, 0,
     250             :   /* 2001 */ 's', 'y', 'n', 'c', 9, 0,
     251             :   /* 2007 */ 'l', 'd', 'p', 'c', 9, 0,
     252             :   /* 2013 */ 'a', 'u', 'i', 'p', 'c', 9, 0,
     253             :   /* 2020 */ 'a', 'l', 'u', 'i', 'p', 'c', 9, 0,
     254             :   /* 2028 */ 'a', 'd', 'd', 'i', 'u', 'p', 'c', 9, 0,
     255             :   /* 2037 */ 'l', 'w', 'u', 'p', 'c', 9, 0,
     256             :   /* 2044 */ 'l', 'w', 'p', 'c', 9, 0,
     257             :   /* 2050 */ 'b', 'e', 'q', 'c', 9, 0,
     258             :   /* 2056 */ 'j', 'r', 'c', 9, 0,
     259             :   /* 2061 */ 'j', 'a', 'l', 'r', 'c', 9, 0,
     260             :   /* 2068 */ 'a', 'd', 'd', 's', 'c', 9, 0,
     261             :   /* 2075 */ 'b', 'l', 't', 'c', 9, 0,
     262             :   /* 2081 */ 'b', 'g', 'e', 'u', 'c', 9, 0,
     263             :   /* 2088 */ 'b', 'l', 't', 'u', 'c', 9, 0,
     264             :   /* 2095 */ 'b', 'n', 'v', 'c', 9, 0,
     265             :   /* 2101 */ 'b', 'o', 'v', 'c', 9, 0,
     266             :   /* 2107 */ 'a', 'd', 'd', 'w', 'c', 9, 0,
     267             :   /* 2114 */ 'b', 'g', 'e', 'z', 'c', 9, 0,
     268             :   /* 2121 */ 'b', 'l', 'e', 'z', 'c', 9, 0,
     269             :   /* 2128 */ 'b', 'c', '1', 'n', 'e', 'z', 'c', 9, 0,
     270             :   /* 2137 */ 'b', 'c', '2', 'n', 'e', 'z', 'c', 9, 0,
     271             :   /* 2146 */ 'b', 'n', 'e', 'z', 'c', 9, 0,
     272             :   /* 2153 */ 'b', 'c', '1', 'e', 'q', 'z', 'c', 9, 0,
     273             :   /* 2162 */ 'b', 'c', '2', 'e', 'q', 'z', 'c', 9, 0,
     274             :   /* 2171 */ 'b', 'e', 'q', 'z', 'c', 9, 0,
     275             :   /* 2178 */ 'b', 'g', 't', 'z', 'c', 9, 0,
     276             :   /* 2185 */ 'b', 'l', 't', 'z', 'c', 9, 0,
     277             :   /* 2192 */ 'f', 'l', 'o', 'g', '2', '.', 'd', 9, 0,
     278             :   /* 2201 */ 'f', 'e', 'x', 'p', '2', '.', 'd', 9, 0,
     279             :   /* 2210 */ 'a', 'd', 'd', '_', 'a', '.', 'd', 9, 0,
     280             :   /* 2219 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'd', 9, 0,
     281             :   /* 2229 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'd', 9, 0,
     282             :   /* 2239 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'd', 9, 0,
     283             :   /* 2249 */ 'm', 'i', 'n', 'a', '.', 'd', 9, 0,
     284             :   /* 2257 */ 's', 'r', 'a', '.', 'd', 9, 0,
     285             :   /* 2264 */ 'm', 'a', 'x', 'a', '.', 'd', 9, 0,
     286             :   /* 2272 */ 'f', 's', 'u', 'b', '.', 'd', 9, 0,
     287             :   /* 2280 */ 'f', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
     288             :   /* 2289 */ 'n', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
     289             :   /* 2298 */ 'n', 'l', 'o', 'c', '.', 'd', 9, 0,
     290             :   /* 2306 */ 'n', 'l', 'z', 'c', '.', 'd', 9, 0,
     291             :   /* 2314 */ 'f', 'a', 'd', 'd', '.', 'd', 9, 0,
     292             :   /* 2322 */ 'f', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
     293             :   /* 2331 */ 'n', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
     294             :   /* 2340 */ 's', 'l', 'd', '.', 'd', 9, 0,
     295             :   /* 2347 */ 'p', 'c', 'k', 'o', 'd', '.', 'd', 9, 0,
     296             :   /* 2356 */ 'i', 'l', 'v', 'o', 'd', '.', 'd', 9, 0,
     297             :   /* 2365 */ 'c', '.', 'n', 'g', 'e', '.', 'd', 9, 0,
     298             :   /* 2374 */ 'c', '.', 'l', 'e', '.', 'd', 9, 0,
     299             :   /* 2382 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'd', 9, 0,
     300             :   /* 2392 */ 'f', 'c', 'l', 'e', '.', 'd', 9, 0,
     301             :   /* 2400 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 'd', 9, 0,
     302             :   /* 2410 */ 'c', '.', 'o', 'l', 'e', '.', 'd', 9, 0,
     303             :   /* 2419 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 'd', 9, 0,
     304             :   /* 2430 */ 'f', 's', 'l', 'e', '.', 'd', 9, 0,
     305             :   /* 2438 */ 'c', '.', 'u', 'l', 'e', '.', 'd', 9, 0,
     306             :   /* 2447 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 'd', 9, 0,
     307             :   /* 2458 */ 'f', 'c', 'u', 'l', 'e', '.', 'd', 9, 0,
     308             :   /* 2467 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 'd', 9, 0,
     309             :   /* 2479 */ 'f', 's', 'u', 'l', 'e', '.', 'd', 9, 0,
     310             :   /* 2488 */ 'f', 'c', 'n', 'e', '.', 'd', 9, 0,
     311             :   /* 2496 */ 'f', 's', 'n', 'e', '.', 'd', 9, 0,
     312             :   /* 2504 */ 'f', 'c', 'u', 'n', 'e', '.', 'd', 9, 0,
     313             :   /* 2513 */ 'f', 's', 'u', 'n', 'e', '.', 'd', 9, 0,
     314             :   /* 2522 */ 'i', 'n', 's', 'v', 'e', '.', 'd', 9, 0,
     315             :   /* 2531 */ 'c', '.', 'f', '.', 'd', 9, 0,
     316             :   /* 2538 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 'd', 9, 0,
     317             :   /* 2548 */ 'f', 'c', 'a', 'f', '.', 'd', 9, 0,
     318             :   /* 2556 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 'd', 9, 0,
     319             :   /* 2567 */ 'f', 's', 'a', 'f', '.', 'd', 9, 0,
     320             :   /* 2575 */ 'm', 's', 'u', 'b', 'f', '.', 'd', 9, 0,
     321             :   /* 2584 */ 'm', 'a', 'd', 'd', 'f', '.', 'd', 9, 0,
     322             :   /* 2593 */ 'v', 's', 'h', 'f', '.', 'd', 9, 0,
     323             :   /* 2601 */ 'c', '.', 's', 'f', '.', 'd', 9, 0,
     324             :   /* 2609 */ 'm', 'o', 'v', 'f', '.', 'd', 9, 0,
     325             :   /* 2617 */ 'b', 'n', 'e', 'g', '.', 'd', 9, 0,
     326             :   /* 2625 */ 's', 'r', 'a', 'i', '.', 'd', 9, 0,
     327             :   /* 2633 */ 's', 'l', 'd', 'i', '.', 'd', 9, 0,
     328             :   /* 2641 */ 'b', 'n', 'e', 'g', 'i', '.', 'd', 9, 0,
     329             :   /* 2650 */ 's', 'l', 'l', 'i', '.', 'd', 9, 0,
     330             :   /* 2658 */ 's', 'r', 'l', 'i', '.', 'd', 9, 0,
     331             :   /* 2666 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'd', 9, 0,
     332             :   /* 2676 */ 'c', 'e', 'q', 'i', '.', 'd', 9, 0,
     333             :   /* 2684 */ 's', 'r', 'a', 'r', 'i', '.', 'd', 9, 0,
     334             :   /* 2693 */ 'b', 'c', 'l', 'r', 'i', '.', 'd', 9, 0,
     335             :   /* 2702 */ 's', 'r', 'l', 'r', 'i', '.', 'd', 9, 0,
     336             :   /* 2711 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'd', 9, 0,
     337             :   /* 2721 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'd', 9, 0,
     338             :   /* 2731 */ 'b', 's', 'e', 't', 'i', '.', 'd', 9, 0,
     339             :   /* 2740 */ 's', 'u', 'b', 'v', 'i', '.', 'd', 9, 0,
     340             :   /* 2749 */ 'a', 'd', 'd', 'v', 'i', '.', 'd', 9, 0,
     341             :   /* 2758 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 'd', 9, 0,
     342             :   /* 2769 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 'd', 9, 0,
     343             :   /* 2780 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 'd', 9, 0,
     344             :   /* 2790 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 'd', 9, 0,
     345             :   /* 2801 */ 'c', 'v', 't', '.', 'l', '.', 'd', 9, 0,
     346             :   /* 2810 */ 's', 'e', 'l', '.', 'd', 9, 0,
     347             :   /* 2817 */ 'c', '.', 'n', 'g', 'l', '.', 'd', 9, 0,
     348             :   /* 2826 */ 'f', 'i', 'l', 'l', '.', 'd', 9, 0,
     349             :   /* 2834 */ 's', 'l', 'l', '.', 'd', 9, 0,
     350             :   /* 2841 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'd', 9, 0,
     351             :   /* 2851 */ 'f', 'f', 'q', 'l', '.', 'd', 9, 0,
     352             :   /* 2859 */ 's', 'r', 'l', '.', 'd', 9, 0,
     353             :   /* 2866 */ 'b', 'i', 'n', 's', 'l', '.', 'd', 9, 0,
     354             :   /* 2875 */ 'f', 'm', 'u', 'l', '.', 'd', 9, 0,
     355             :   /* 2883 */ 'i', 'l', 'v', 'l', '.', 'd', 9, 0,
     356             :   /* 2891 */ 'f', 'm', 'i', 'n', '.', 'd', 9, 0,
     357             :   /* 2899 */ 'c', '.', 'u', 'n', '.', 'd', 9, 0,
     358             :   /* 2907 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 'd', 9, 0,
     359             :   /* 2917 */ 'f', 'c', 'u', 'n', '.', 'd', 9, 0,
     360             :   /* 2925 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 'd', 9, 0,
     361             :   /* 2936 */ 'f', 's', 'u', 'n', '.', 'd', 9, 0,
     362             :   /* 2944 */ 'm', 'o', 'v', 'n', '.', 'd', 9, 0,
     363             :   /* 2952 */ 'f', 'r', 'c', 'p', '.', 'd', 9, 0,
     364             :   /* 2960 */ 'r', 'e', 'c', 'i', 'p', '.', 'd', 9, 0,
     365             :   /* 2969 */ 'c', '.', 'e', 'q', '.', 'd', 9, 0,
     366             :   /* 2977 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'd', 9, 0,
     367             :   /* 2987 */ 'f', 'c', 'e', 'q', '.', 'd', 9, 0,
     368             :   /* 2995 */ 'c', '.', 's', 'e', 'q', '.', 'd', 9, 0,
     369             :   /* 3004 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 'd', 9, 0,
     370             :   /* 3015 */ 'f', 's', 'e', 'q', '.', 'd', 9, 0,
     371             :   /* 3023 */ 'c', '.', 'u', 'e', 'q', '.', 'd', 9, 0,
     372             :   /* 3032 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 'd', 9, 0,
     373             :   /* 3043 */ 'f', 'c', 'u', 'e', 'q', '.', 'd', 9, 0,
     374             :   /* 3052 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 'd', 9, 0,
     375             :   /* 3064 */ 'f', 's', 'u', 'e', 'q', '.', 'd', 9, 0,
     376             :   /* 3073 */ 's', 'r', 'a', 'r', '.', 'd', 9, 0,
     377             :   /* 3081 */ 'b', 'c', 'l', 'r', '.', 'd', 9, 0,
     378             :   /* 3089 */ 's', 'r', 'l', 'r', '.', 'd', 9, 0,
     379             :   /* 3097 */ 'f', 'c', 'o', 'r', '.', 'd', 9, 0,
     380             :   /* 3105 */ 'f', 's', 'o', 'r', '.', 'd', 9, 0,
     381             :   /* 3113 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'd', 9, 0,
     382             :   /* 3123 */ 'f', 'f', 'q', 'r', '.', 'd', 9, 0,
     383             :   /* 3131 */ 'b', 'i', 'n', 's', 'r', '.', 'd', 9, 0,
     384             :   /* 3140 */ 'i', 'l', 'v', 'r', '.', 'd', 9, 0,
     385             :   /* 3148 */ 'c', 'v', 't', '.', 's', '.', 'd', 9, 0,
     386             :   /* 3157 */ 'a', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     387             :   /* 3167 */ 'h', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     388             :   /* 3177 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     389             :   /* 3188 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'd', 9, 0,
     390             :   /* 3200 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0,
     391             :   /* 3210 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0,
     392             :   /* 3221 */ 'm', 'o', 'd', '_', 's', '.', 'd', 9, 0,
     393             :   /* 3230 */ 'c', 'l', 'e', '_', 's', '.', 'd', 9, 0,
     394             :   /* 3239 */ 'a', 'v', 'e', '_', 's', '.', 'd', 9, 0,
     395             :   /* 3248 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'd', 9, 0,
     396             :   /* 3258 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'd', 9, 0,
     397             :   /* 3268 */ 'c', 'l', 't', 'i', '_', 's', '.', 'd', 9, 0,
     398             :   /* 3278 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'd', 9, 0,
     399             :   /* 3288 */ 'm', 'i', 'n', '_', 's', '.', 'd', 9, 0,
     400             :   /* 3297 */ 'd', 'o', 't', 'p', '_', 's', '.', 'd', 9, 0,
     401             :   /* 3307 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'd', 9, 0,
     402             :   /* 3317 */ 's', 'u', 'b', 's', '_', 's', '.', 'd', 9, 0,
     403             :   /* 3327 */ 'a', 'd', 'd', 's', '_', 's', '.', 'd', 9, 0,
     404             :   /* 3337 */ 's', 'a', 't', '_', 's', '.', 'd', 9, 0,
     405             :   /* 3346 */ 'c', 'l', 't', '_', 's', '.', 'd', 9, 0,
     406             :   /* 3355 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0,
     407             :   /* 3366 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0,
     408             :   /* 3377 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'd', 9, 0,
     409             :   /* 3389 */ 'd', 'i', 'v', '_', 's', '.', 'd', 9, 0,
     410             :   /* 3398 */ 'm', 'a', 'x', '_', 's', '.', 'd', 9, 0,
     411             :   /* 3407 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'd', 9, 0,
     412             :   /* 3417 */ 'a', 'b', 's', '.', 'd', 9, 0,
     413             :   /* 3424 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'd', 9, 0,
     414             :   /* 3434 */ 's', 'p', 'l', 'a', 't', '.', 'd', 9, 0,
     415             :   /* 3443 */ 'b', 's', 'e', 't', '.', 'd', 9, 0,
     416             :   /* 3451 */ 'c', '.', 'n', 'g', 't', '.', 'd', 9, 0,
     417             :   /* 3460 */ 'c', '.', 'l', 't', '.', 'd', 9, 0,
     418             :   /* 3468 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'd', 9, 0,
     419             :   /* 3478 */ 'f', 'c', 'l', 't', '.', 'd', 9, 0,
     420             :   /* 3486 */ 'c', '.', 'o', 'l', 't', '.', 'd', 9, 0,
     421             :   /* 3495 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 'd', 9, 0,
     422             :   /* 3506 */ 'f', 's', 'l', 't', '.', 'd', 9, 0,
     423             :   /* 3514 */ 'c', '.', 'u', 'l', 't', '.', 'd', 9, 0,
     424             :   /* 3523 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 'd', 9, 0,
     425             :   /* 3534 */ 'f', 'c', 'u', 'l', 't', '.', 'd', 9, 0,
     426             :   /* 3543 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 'd', 9, 0,
     427             :   /* 3555 */ 'f', 's', 'u', 'l', 't', '.', 'd', 9, 0,
     428             :   /* 3564 */ 'p', 'c', 'n', 't', '.', 'd', 9, 0,
     429             :   /* 3572 */ 'f', 'r', 'i', 'n', 't', '.', 'd', 9, 0,
     430             :   /* 3581 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'd', 9, 0,
     431             :   /* 3591 */ 'f', 's', 'q', 'r', 't', '.', 'd', 9, 0,
     432             :   /* 3600 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'd', 9, 0,
     433             :   /* 3610 */ 's', 't', '.', 'd', 9, 0,
     434             :   /* 3616 */ 'm', 'o', 'v', 't', '.', 'd', 9, 0,
     435             :   /* 3624 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     436             :   /* 3634 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     437             :   /* 3644 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     438             :   /* 3655 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'd', 9, 0,
     439             :   /* 3667 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0,
     440             :   /* 3677 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0,
     441             :   /* 3688 */ 'm', 'o', 'd', '_', 'u', '.', 'd', 9, 0,
     442             :   /* 3697 */ 'c', 'l', 'e', '_', 'u', '.', 'd', 9, 0,
     443             :   /* 3706 */ 'a', 'v', 'e', '_', 'u', '.', 'd', 9, 0,
     444             :   /* 3715 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'd', 9, 0,
     445             :   /* 3725 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'd', 9, 0,
     446             :   /* 3735 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'd', 9, 0,
     447             :   /* 3745 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'd', 9, 0,
     448             :   /* 3755 */ 'm', 'i', 'n', '_', 'u', '.', 'd', 9, 0,
     449             :   /* 3764 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'd', 9, 0,
     450             :   /* 3774 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'd', 9, 0,
     451             :   /* 3784 */ 's', 'u', 'b', 's', '_', 'u', '.', 'd', 9, 0,
     452             :   /* 3794 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'd', 9, 0,
     453             :   /* 3804 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'd', 9, 0,
     454             :   /* 3816 */ 's', 'a', 't', '_', 'u', '.', 'd', 9, 0,
     455             :   /* 3825 */ 'c', 'l', 't', '_', 'u', '.', 'd', 9, 0,
     456             :   /* 3834 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0,
     457             :   /* 3845 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0,
     458             :   /* 3856 */ 'd', 'i', 'v', '_', 'u', '.', 'd', 9, 0,
     459             :   /* 3865 */ 'm', 'a', 'x', '_', 'u', '.', 'd', 9, 0,
     460             :   /* 3874 */ 'm', 's', 'u', 'b', 'v', '.', 'd', 9, 0,
     461             :   /* 3883 */ 'm', 'a', 'd', 'd', 'v', '.', 'd', 9, 0,
     462             :   /* 3892 */ 'p', 'c', 'k', 'e', 'v', '.', 'd', 9, 0,
     463             :   /* 3901 */ 'i', 'l', 'v', 'e', 'v', '.', 'd', 9, 0,
     464             :   /* 3910 */ 'f', 'd', 'i', 'v', '.', 'd', 9, 0,
     465             :   /* 3918 */ 'm', 'u', 'l', 'v', '.', 'd', 9, 0,
     466             :   /* 3926 */ 'm', 'o', 'v', '.', 'd', 9, 0,
     467             :   /* 3933 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 'd', 9, 0,
     468             :   /* 3944 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 'd', 9, 0,
     469             :   /* 3955 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 'd', 9, 0,
     470             :   /* 3965 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 'd', 9, 0,
     471             :   /* 3976 */ 'c', 'v', 't', '.', 'w', '.', 'd', 9, 0,
     472             :   /* 3985 */ 'f', 'm', 'a', 'x', '.', 'd', 9, 0,
     473             :   /* 3993 */ 'b', 'z', '.', 'd', 9, 0,
     474             :   /* 3999 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 'd', 9, 0,
     475             :   /* 4009 */ 'b', 'n', 'z', '.', 'd', 9, 0,
     476             :   /* 4016 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 'd', 9, 0,
     477             :   /* 4026 */ 'm', 'o', 'v', 'z', '.', 'd', 9, 0,
     478             :   /* 4034 */ 's', 'c', 'd', 9, 0,
     479             :   /* 4039 */ 'd', 'a', 'd', 'd', 9, 0,
     480             :   /* 4045 */ 'm', 'a', 'd', 'd', 9, 0,
     481             :   /* 4051 */ 'd', 's', 'h', 'd', 9, 0,
     482             :   /* 4057 */ 'y', 'i', 'e', 'l', 'd', 9, 0,
     483             :   /* 4064 */ 'l', 'l', 'd', 9, 0,
     484             :   /* 4069 */ 'a', 'n', 'd', 9, 0,
     485             :   /* 4074 */ 'p', 'r', 'e', 'p', 'e', 'n', 'd', 9, 0,
     486             :   /* 4083 */ 'a', 'p', 'p', 'e', 'n', 'd', 9, 0,
     487             :   /* 4091 */ 'd', 'm', 'o', 'd', 9, 0,
     488             :   /* 4097 */ 's', 'd', 9, 0,
     489             :   /* 4101 */ 'l', 'b', 'e', 9, 0,
     490             :   /* 4106 */ 's', 'b', 'e', 9, 0,
     491             :   /* 4111 */ 's', 'c', 'e', 9, 0,
     492             :   /* 4116 */ 'c', 'a', 'c', 'h', 'e', 'e', 9, 0,
     493             :   /* 4124 */ 'p', 'r', 'e', 'f', 'e', 9, 0,
     494             :   /* 4131 */ 'b', 'g', 'e', 9, 0,
     495             :   /* 4136 */ 't', 'g', 'e', 9, 0,
     496             :   /* 4141 */ 'c', 'a', 'c', 'h', 'e', 9, 0,
     497             :   /* 4148 */ 'l', 'h', 'e', 9, 0,
     498             :   /* 4153 */ 's', 'h', 'e', 9, 0,
     499             :   /* 4158 */ 'b', 'l', 'e', 9, 0,
     500             :   /* 4163 */ 'l', 'l', 'e', 9, 0,
     501             :   /* 4168 */ 'l', 'w', 'l', 'e', 9, 0,
     502             :   /* 4174 */ 's', 'w', 'l', 'e', 9, 0,
     503             :   /* 4180 */ 'b', 'n', 'e', 9, 0,
     504             :   /* 4185 */ 's', 'n', 'e', 9, 0,
     505             :   /* 4190 */ 't', 'n', 'e', 9, 0,
     506             :   /* 4195 */ 'd', 'v', 'p', 'e', 9, 0,
     507             :   /* 4201 */ 'e', 'v', 'p', 'e', 9, 0,
     508             :   /* 4207 */ 'l', 'w', 'r', 'e', 9, 0,
     509             :   /* 4213 */ 's', 'w', 'r', 'e', 9, 0,
     510             :   /* 4219 */ 'l', 'b', 'u', 'e', 9, 0,
     511             :   /* 4225 */ 'l', 'h', 'u', 'e', 9, 0,
     512             :   /* 4231 */ 'm', 'o', 'v', 'e', 9, 0,
     513             :   /* 4237 */ 'l', 'w', 'e', 9, 0,
     514             :   /* 4242 */ 's', 'w', 'e', 9, 0,
     515             :   /* 4247 */ 'b', 'c', '1', 'f', 9, 0,
     516             :   /* 4253 */ 'p', 'r', 'e', 'f', 9, 0,
     517             :   /* 4259 */ 'm', 'o', 'v', 'f', 9, 0,
     518             :   /* 4265 */ 'n', 'e', 'g', 9, 0,
     519             :   /* 4270 */ 'a', 'd', 'd', '_', 'a', '.', 'h', 9, 0,
     520             :   /* 4279 */ 'm', 'i', 'n', '_', 'a', '.', 'h', 9, 0,
     521             :   /* 4288 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'h', 9, 0,
     522             :   /* 4298 */ 'm', 'a', 'x', '_', 'a', '.', 'h', 9, 0,
     523             :   /* 4307 */ 's', 'r', 'a', '.', 'h', 9, 0,
     524             :   /* 4314 */ 'n', 'l', 'o', 'c', '.', 'h', 9, 0,
     525             :   /* 4322 */ 'n', 'l', 'z', 'c', '.', 'h', 9, 0,
     526             :   /* 4330 */ 's', 'l', 'd', '.', 'h', 9, 0,
     527             :   /* 4337 */ 'p', 'c', 'k', 'o', 'd', '.', 'h', 9, 0,
     528             :   /* 4346 */ 'i', 'l', 'v', 'o', 'd', '.', 'h', 9, 0,
     529             :   /* 4355 */ 'i', 'n', 's', 'v', 'e', '.', 'h', 9, 0,
     530             :   /* 4364 */ 'v', 's', 'h', 'f', '.', 'h', 9, 0,
     531             :   /* 4372 */ 'b', 'n', 'e', 'g', '.', 'h', 9, 0,
     532             :   /* 4380 */ 's', 'r', 'a', 'i', '.', 'h', 9, 0,
     533             :   /* 4388 */ 's', 'l', 'd', 'i', '.', 'h', 9, 0,
     534             :   /* 4396 */ 'b', 'n', 'e', 'g', 'i', '.', 'h', 9, 0,
     535             :   /* 4405 */ 's', 'l', 'l', 'i', '.', 'h', 9, 0,
     536             :   /* 4413 */ 's', 'r', 'l', 'i', '.', 'h', 9, 0,
     537             :   /* 4421 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'h', 9, 0,
     538             :   /* 4431 */ 'c', 'e', 'q', 'i', '.', 'h', 9, 0,
     539             :   /* 4439 */ 's', 'r', 'a', 'r', 'i', '.', 'h', 9, 0,
     540             :   /* 4448 */ 'b', 'c', 'l', 'r', 'i', '.', 'h', 9, 0,
     541             :   /* 4457 */ 's', 'r', 'l', 'r', 'i', '.', 'h', 9, 0,
     542             :   /* 4466 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'h', 9, 0,
     543             :   /* 4476 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'h', 9, 0,
     544             :   /* 4486 */ 'b', 's', 'e', 't', 'i', '.', 'h', 9, 0,
     545             :   /* 4495 */ 's', 'u', 'b', 'v', 'i', '.', 'h', 9, 0,
     546             :   /* 4504 */ 'a', 'd', 'd', 'v', 'i', '.', 'h', 9, 0,
     547             :   /* 4513 */ 'f', 'i', 'l', 'l', '.', 'h', 9, 0,
     548             :   /* 4521 */ 's', 'l', 'l', '.', 'h', 9, 0,
     549             :   /* 4528 */ 's', 'r', 'l', '.', 'h', 9, 0,
     550             :   /* 4535 */ 'b', 'i', 'n', 's', 'l', '.', 'h', 9, 0,
     551             :   /* 4544 */ 'i', 'l', 'v', 'l', '.', 'h', 9, 0,
     552             :   /* 4552 */ 'f', 'e', 'x', 'd', 'o', '.', 'h', 9, 0,
     553             :   /* 4561 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'h', 9, 0,
     554             :   /* 4571 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'h', 9, 0,
     555             :   /* 4581 */ 'm', 'u', 'l', '_', 'q', '.', 'h', 9, 0,
     556             :   /* 4590 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'h', 9, 0,
     557             :   /* 4601 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'h', 9, 0,
     558             :   /* 4612 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'h', 9, 0,
     559             :   /* 4622 */ 'c', 'e', 'q', '.', 'h', 9, 0,
     560             :   /* 4629 */ 'f', 't', 'q', '.', 'h', 9, 0,
     561             :   /* 4636 */ 's', 'r', 'a', 'r', '.', 'h', 9, 0,
     562             :   /* 4644 */ 'b', 'c', 'l', 'r', '.', 'h', 9, 0,
     563             :   /* 4652 */ 's', 'r', 'l', 'r', '.', 'h', 9, 0,
     564             :   /* 4660 */ 'b', 'i', 'n', 's', 'r', '.', 'h', 9, 0,
     565             :   /* 4669 */ 'i', 'l', 'v', 'r', '.', 'h', 9, 0,
     566             :   /* 4677 */ 'a', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     567             :   /* 4687 */ 'h', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     568             :   /* 4697 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     569             :   /* 4708 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0,
     570             :   /* 4718 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0,
     571             :   /* 4729 */ 'm', 'o', 'd', '_', 's', '.', 'h', 9, 0,
     572             :   /* 4738 */ 'c', 'l', 'e', '_', 's', '.', 'h', 9, 0,
     573             :   /* 4747 */ 'a', 'v', 'e', '_', 's', '.', 'h', 9, 0,
     574             :   /* 4756 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'h', 9, 0,
     575             :   /* 4766 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'h', 9, 0,
     576             :   /* 4776 */ 'c', 'l', 't', 'i', '_', 's', '.', 'h', 9, 0,
     577             :   /* 4786 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'h', 9, 0,
     578             :   /* 4796 */ 'm', 'i', 'n', '_', 's', '.', 'h', 9, 0,
     579             :   /* 4805 */ 'd', 'o', 't', 'p', '_', 's', '.', 'h', 9, 0,
     580             :   /* 4815 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'h', 9, 0,
     581             :   /* 4825 */ 'e', 'x', 't', 'r', '_', 's', '.', 'h', 9, 0,
     582             :   /* 4835 */ 's', 'u', 'b', 's', '_', 's', '.', 'h', 9, 0,
     583             :   /* 4845 */ 'a', 'd', 'd', 's', '_', 's', '.', 'h', 9, 0,
     584             :   /* 4855 */ 's', 'a', 't', '_', 's', '.', 'h', 9, 0,
     585             :   /* 4864 */ 'c', 'l', 't', '_', 's', '.', 'h', 9, 0,
     586             :   /* 4873 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'h', 9, 0,
     587             :   /* 4885 */ 'd', 'i', 'v', '_', 's', '.', 'h', 9, 0,
     588             :   /* 4894 */ 'e', 'x', 't', 'r', 'v', '_', 's', '.', 'h', 9, 0,
     589             :   /* 4905 */ 'm', 'a', 'x', '_', 's', '.', 'h', 9, 0,
     590             :   /* 4914 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'h', 9, 0,
     591             :   /* 4924 */ 's', 'p', 'l', 'a', 't', '.', 'h', 9, 0,
     592             :   /* 4933 */ 'b', 's', 'e', 't', '.', 'h', 9, 0,
     593             :   /* 4941 */ 'p', 'c', 'n', 't', '.', 'h', 9, 0,
     594             :   /* 4949 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'h', 9, 0,
     595             :   /* 4959 */ 's', 't', '.', 'h', 9, 0,
     596             :   /* 4965 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     597             :   /* 4975 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     598             :   /* 4985 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     599             :   /* 4996 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0,
     600             :   /* 5006 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0,
     601             :   /* 5017 */ 'm', 'o', 'd', '_', 'u', '.', 'h', 9, 0,
     602             :   /* 5026 */ 'c', 'l', 'e', '_', 'u', '.', 'h', 9, 0,
     603             :   /* 5035 */ 'a', 'v', 'e', '_', 'u', '.', 'h', 9, 0,
     604             :   /* 5044 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'h', 9, 0,
     605             :   /* 5054 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'h', 9, 0,
     606             :   /* 5064 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'h', 9, 0,
     607             :   /* 5074 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'h', 9, 0,
     608             :   /* 5084 */ 'm', 'i', 'n', '_', 'u', '.', 'h', 9, 0,
     609             :   /* 5093 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'h', 9, 0,
     610             :   /* 5103 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'h', 9, 0,
     611             :   /* 5113 */ 's', 'u', 'b', 's', '_', 'u', '.', 'h', 9, 0,
     612             :   /* 5123 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'h', 9, 0,
     613             :   /* 5133 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'h', 9, 0,
     614             :   /* 5145 */ 's', 'a', 't', '_', 'u', '.', 'h', 9, 0,
     615             :   /* 5154 */ 'c', 'l', 't', '_', 'u', '.', 'h', 9, 0,
     616             :   /* 5163 */ 'd', 'i', 'v', '_', 'u', '.', 'h', 9, 0,
     617             :   /* 5172 */ 'm', 'a', 'x', '_', 'u', '.', 'h', 9, 0,
     618             :   /* 5181 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'h', 9, 0,
     619             :   /* 5191 */ 'm', 's', 'u', 'b', 'v', '.', 'h', 9, 0,
     620             :   /* 5200 */ 'm', 'a', 'd', 'd', 'v', '.', 'h', 9, 0,
     621             :   /* 5209 */ 'p', 'c', 'k', 'e', 'v', '.', 'h', 9, 0,
     622             :   /* 5218 */ 'i', 'l', 'v', 'e', 'v', '.', 'h', 9, 0,
     623             :   /* 5227 */ 'm', 'u', 'l', 'v', '.', 'h', 9, 0,
     624             :   /* 5235 */ 'b', 'z', '.', 'h', 9, 0,
     625             :   /* 5241 */ 'b', 'n', 'z', '.', 'h', 9, 0,
     626             :   /* 5248 */ 'd', 's', 'b', 'h', 9, 0,
     627             :   /* 5254 */ 'w', 's', 'b', 'h', 9, 0,
     628             :   /* 5260 */ 's', 'e', 'h', 9, 0,
     629             :   /* 5265 */ 'u', 'l', 'h', 9, 0,
     630             :   /* 5270 */ 's', 'h', 'r', 'a', '.', 'p', 'h', 9, 0,
     631             :   /* 5279 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     632             :   /* 5293 */ 'p', 'r', 'e', 'c', 'r', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     633             :   /* 5306 */ 'p', 'r', 'e', 'c', 'r', 'q', 'u', '_', 's', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     634             :   /* 5323 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'p', 'h', 9, 0,
     635             :   /* 5334 */ 's', 'u', 'b', 'q', 'h', '.', 'p', 'h', 9, 0,
     636             :   /* 5344 */ 'a', 'd', 'd', 'q', 'h', '.', 'p', 'h', 9, 0,
     637             :   /* 5354 */ 'p', 'i', 'c', 'k', '.', 'p', 'h', 9, 0,
     638             :   /* 5363 */ 's', 'h', 'l', 'l', '.', 'p', 'h', 9, 0,
     639             :   /* 5372 */ 'r', 'e', 'p', 'l', '.', 'p', 'h', 9, 0,
     640             :   /* 5381 */ 's', 'h', 'r', 'l', '.', 'p', 'h', 9, 0,
     641             :   /* 5390 */ 'p', 'a', 'c', 'k', 'r', 'l', '.', 'p', 'h', 9, 0,
     642             :   /* 5401 */ 'm', 'u', 'l', '.', 'p', 'h', 9, 0,
     643             :   /* 5409 */ 's', 'u', 'b', 'q', '.', 'p', 'h', 9, 0,
     644             :   /* 5418 */ 'a', 'd', 'd', 'q', '.', 'p', 'h', 9, 0,
     645             :   /* 5427 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'p', 'h', 9, 0,
     646             :   /* 5438 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'p', 'h', 9, 0,
     647             :   /* 5449 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0,
     648             :   /* 5461 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0,
     649             :   /* 5473 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'p', 'h', 9, 0,
     650             :   /* 5485 */ 's', 'h', 'l', 'l', '_', 's', '.', 'p', 'h', 9, 0,
     651             :   /* 5496 */ 'm', 'u', 'l', '_', 's', '.', 'p', 'h', 9, 0,
     652             :   /* 5506 */ 's', 'u', 'b', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     653             :   /* 5517 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     654             :   /* 5528 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     655             :   /* 5539 */ 'a', 'b', 's', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     656             :   /* 5550 */ 's', 'u', 'b', 'u', '_', 's', '.', 'p', 'h', 9, 0,
     657             :   /* 5561 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'p', 'h', 9, 0,
     658             :   /* 5572 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'p', 'h', 9, 0,
     659             :   /* 5584 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'p', 'h', 9, 0,
     660             :   /* 5596 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'p', 'h', 9, 0,
     661             :   /* 5607 */ 's', 'u', 'b', 'u', '.', 'p', 'h', 9, 0,
     662             :   /* 5616 */ 'a', 'd', 'd', 'u', '.', 'p', 'h', 9, 0,
     663             :   /* 5625 */ 's', 'h', 'r', 'a', 'v', '.', 'p', 'h', 9, 0,
     664             :   /* 5635 */ 's', 'h', 'l', 'l', 'v', '.', 'p', 'h', 9, 0,
     665             :   /* 5645 */ 'r', 'e', 'p', 'l', 'v', '.', 'p', 'h', 9, 0,
     666             :   /* 5655 */ 's', 'h', 'r', 'l', 'v', '.', 'p', 'h', 9, 0,
     667             :   /* 5665 */ 'd', 'p', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     668             :   /* 5675 */ 'd', 'p', 'a', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     669             :   /* 5690 */ 'd', 'p', 's', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     670             :   /* 5705 */ 'm', 'u', 'l', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     671             :   /* 5717 */ 'd', 'p', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     672             :   /* 5730 */ 'm', 'u', 'l', 's', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     673             :   /* 5745 */ 'd', 'p', 's', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     674             :   /* 5758 */ 'd', 'p', 'a', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     675             :   /* 5772 */ 'd', 'p', 's', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     676             :   /* 5786 */ 'd', 'p', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     677             :   /* 5796 */ 'd', 'p', 'a', 'x', '.', 'w', '.', 'p', 'h', 9, 0,
     678             :   /* 5807 */ 'd', 'p', 's', 'x', '.', 'w', '.', 'p', 'h', 9, 0,
     679             :   /* 5818 */ 'u', 's', 'h', 9, 0,
     680             :   /* 5823 */ 'd', 'm', 'u', 'h', 9, 0,
     681             :   /* 5829 */ 's', 'y', 'n', 'c', 'i', 9, 0,
     682             :   /* 5836 */ 'd', 'a', 'd', 'd', 'i', 9, 0,
     683             :   /* 5843 */ 'a', 'n', 'd', 'i', 9, 0,
     684             :   /* 5849 */ 't', 'g', 'e', 'i', 9, 0,
     685             :   /* 5855 */ 's', 'n', 'e', 'i', 9, 0,
     686             :   /* 5861 */ 't', 'n', 'e', 'i', 9, 0,
     687             :   /* 5867 */ 'd', 'a', 'h', 'i', 9, 0,
     688             :   /* 5873 */ 'm', 'f', 'h', 'i', 9, 0,
     689             :   /* 5879 */ 'm', 't', 'h', 'i', 9, 0,
     690             :   /* 5885 */ '.', 'a', 'l', 'i', 'g', 'n', 32, '2', 10, 9, 'l', 'i', 9, 0,
     691             :   /* 5899 */ 'd', 'l', 'i', 9, 0,
     692             :   /* 5904 */ 'c', 'm', 'p', 'i', 9, 0,
     693             :   /* 5910 */ 's', 'e', 'q', 'i', 9, 0,
     694             :   /* 5916 */ 't', 'e', 'q', 'i', 9, 0,
     695             :   /* 5922 */ 'x', 'o', 'r', 'i', 9, 0,
     696             :   /* 5928 */ 'd', 'a', 't', 'i', 9, 0,
     697             :   /* 5934 */ 's', 'l', 't', 'i', 9, 0,
     698             :   /* 5940 */ 't', 'l', 't', 'i', 9, 0,
     699             :   /* 5946 */ 'd', 'a', 'u', 'i', 9, 0,
     700             :   /* 5952 */ 'l', 'u', 'i', 9, 0,
     701             :   /* 5957 */ 'j', 9, 0,
     702             :   /* 5960 */ 'b', 'r', 'e', 'a', 'k', 9, 0,
     703             :   /* 5967 */ 'f', 'o', 'r', 'k', 9, 0,
     704             :   /* 5973 */ 'c', 'v', 't', '.', 'd', '.', 'l', 9, 0,
     705             :   /* 5982 */ 'c', 'v', 't', '.', 's', '.', 'l', 9, 0,
     706             :   /* 5991 */ 'b', 'a', 'l', 9, 0,
     707             :   /* 5996 */ 'j', 'a', 'l', 9, 0,
     708             :   /* 6001 */ 'b', 'g', 'e', 'z', 'a', 'l', 9, 0,
     709             :   /* 6009 */ 'b', 'l', 't', 'z', 'a', 'l', 9, 0,
     710             :   /* 6017 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0,
     711             :   /* 6029 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0,
     712             :   /* 6041 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     713             :   /* 6057 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     714             :   /* 6072 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     715             :   /* 6088 */ 'l', 'd', 'l', 9, 0,
     716             :   /* 6093 */ 's', 'd', 'l', 9, 0,
     717             :   /* 6098 */ 'b', 'g', 'e', 'l', 9, 0,
     718             :   /* 6104 */ 'b', 'l', 'e', 'l', 9, 0,
     719             :   /* 6110 */ 'b', 'n', 'e', 'l', 9, 0,
     720             :   /* 6116 */ 'b', 'c', '1', 'f', 'l', 9, 0,
     721             :   /* 6123 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     722             :   /* 6137 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     723             :   /* 6151 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     724             :   /* 6164 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     725             :   /* 6179 */ 's', 'y', 's', 'c', 'a', 'l', 'l', 9, 0,
     726             :   /* 6188 */ 'b', 'g', 'e', 'z', 'a', 'l', 'l', 9, 0,
     727             :   /* 6197 */ 'b', 'l', 't', 'z', 'a', 'l', 'l', 9, 0,
     728             :   /* 6206 */ 'd', 's', 'l', 'l', 9, 0,
     729             :   /* 6212 */ 'd', 'r', 'o', 'l', 9, 0,
     730             :   /* 6218 */ 'b', 'e', 'q', 'l', 9, 0,
     731             :   /* 6224 */ 'd', 's', 'r', 'l', 9, 0,
     732             :   /* 6230 */ 'b', 'c', '1', 't', 'l', 9, 0,
     733             :   /* 6237 */ 'b', 'g', 't', 'l', 9, 0,
     734             :   /* 6243 */ 'b', 'l', 't', 'l', 9, 0,
     735             :   /* 6249 */ 'b', 'g', 'e', 'u', 'l', 9, 0,
     736             :   /* 6256 */ 'b', 'l', 'e', 'u', 'l', 9, 0,
     737             :   /* 6263 */ 'd', 'm', 'u', 'l', 9, 0,
     738             :   /* 6269 */ 'b', 'g', 't', 'u', 'l', 9, 0,
     739             :   /* 6276 */ 'b', 'l', 't', 'u', 'l', 9, 0,
     740             :   /* 6283 */ 'l', 'w', 'l', 9, 0,
     741             :   /* 6288 */ 's', 'w', 'l', 9, 0,
     742             :   /* 6293 */ 'b', 'g', 'e', 'z', 'l', 9, 0,
     743             :   /* 6300 */ 'b', 'l', 'e', 'z', 'l', 9, 0,
     744             :   /* 6307 */ 'b', 'g', 't', 'z', 'l', 9, 0,
     745             :   /* 6314 */ 'b', 'l', 't', 'z', 'l', 9, 0,
     746             :   /* 6321 */ 'd', 'i', 'n', 's', 'm', 9, 0,
     747             :   /* 6328 */ 'd', 'e', 'x', 't', 'm', 9, 0,
     748             :   /* 6335 */ 'l', 'w', 'm', 9, 0,
     749             :   /* 6340 */ 's', 'w', 'm', 9, 0,
     750             :   /* 6345 */ 'b', 'a', 'l', 'i', 'g', 'n', 9, 0,
     751             :   /* 6353 */ 'd', 'a', 'l', 'i', 'g', 'n', 9, 0,
     752             :   /* 6361 */ 'm', 'o', 'v', 'n', 9, 0,
     753             :   /* 6367 */ 'd', 'c', 'l', 'o', 9, 0,
     754             :   /* 6373 */ 'm', 'f', 'l', 'o', 9, 0,
     755             :   /* 6379 */ 's', 'h', 'i', 'l', 'o', 9, 0,
     756             :   /* 6386 */ 'm', 't', 'l', 'o', 9, 0,
     757             :   /* 6392 */ 'd', 'm', 'u', 'l', 'o', 9, 0,
     758             :   /* 6399 */ 'd', 'b', 'i', 't', 's', 'w', 'a', 'p', 9, 0,
     759             :   /* 6409 */ 's', 'd', 'b', 'b', 'p', 9, 0,
     760             :   /* 6416 */ 'e', 'x', 't', 'p', 'd', 'p', 9, 0,
     761             :   /* 6424 */ 'm', 'o', 'v', 'e', 'p', 9, 0,
     762             :   /* 6431 */ 'm', 't', 'h', 'l', 'i', 'p', 9, 0,
     763             :   /* 6439 */ 'c', 'm', 'p', 9, 0,
     764             :   /* 6444 */ 'd', 'p', 'o', 'p', 9, 0,
     765             :   /* 6450 */ 'a', 'd', 'd', 'i', 'u', 'r', '1', 's', 'p', 9, 0,
     766             :   /* 6461 */ 'l', 'o', 'a', 'd', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0,
     767             :   /* 6477 */ 's', 't', 'o', 'r', 'e', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0,
     768             :   /* 6494 */ 'r', 'd', 'd', 's', 'p', 9, 0,
     769             :   /* 6501 */ 'w', 'r', 'd', 's', 'p', 9, 0,
     770             :   /* 6508 */ 'j', 'r', 'c', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0,
     771             :   /* 6520 */ 'j', 'r', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0,
     772             :   /* 6531 */ 'e', 'x', 't', 'p', 9, 0,
     773             :   /* 6537 */ 'd', 'v', 'p', 9, 0,
     774             :   /* 6542 */ 'e', 'v', 'p', 9, 0,
     775             :   /* 6547 */ 'l', 'w', 'p', 9, 0,
     776             :   /* 6552 */ 's', 'w', 'p', 9, 0,
     777             :   /* 6557 */ 'b', 'e', 'q', 9, 0,
     778             :   /* 6562 */ 's', 'e', 'q', 9, 0,
     779             :   /* 6567 */ 't', 'e', 'q', 9, 0,
     780             :   /* 6572 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0,
     781             :   /* 6584 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0,
     782             :   /* 6596 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     783             :   /* 6612 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     784             :   /* 6627 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     785             :   /* 6643 */ 'l', 'd', 'r', 9, 0,
     786             :   /* 6648 */ 's', 'd', 'r', 9, 0,
     787             :   /* 6653 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     788             :   /* 6667 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     789             :   /* 6681 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     790             :   /* 6694 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     791             :   /* 6709 */ 'j', 'r', 9, 0,
     792             :   /* 6713 */ 'j', 'a', 'l', 'r', 9, 0,
     793             :   /* 6719 */ 'n', 'o', 'r', 9, 0,
     794             :   /* 6724 */ 'd', 'r', 'o', 'r', 9, 0,
     795             :   /* 6730 */ 'x', 'o', 'r', 9, 0,
     796             :   /* 6735 */ 'r', 'd', 'p', 'g', 'p', 'r', 9, 0,
     797             :   /* 6743 */ 'w', 'r', 'p', 'g', 'p', 'r', 9, 0,
     798             :   /* 6751 */ 'm', 'f', 't', 'r', 9, 0,
     799             :   /* 6757 */ 'd', 'r', 'o', 't', 'r', 9, 0,
     800             :   /* 6764 */ 'm', 't', 't', 'r', 9, 0,
     801             :   /* 6770 */ 'r', 'd', 'h', 'w', 'r', 9, 0,
     802             :   /* 6777 */ 'l', 'w', 'r', 9, 0,
     803             :   /* 6782 */ 's', 'w', 'r', 9, 0,
     804             :   /* 6787 */ 'm', 'i', 'n', 'a', '.', 's', 9, 0,
     805             :   /* 6795 */ 'm', 'a', 'x', 'a', '.', 's', 9, 0,
     806             :   /* 6803 */ 'n', 'm', 's', 'u', 'b', '.', 's', 9, 0,
     807             :   /* 6812 */ 'c', 'v', 't', '.', 'd', '.', 's', 9, 0,
     808             :   /* 6821 */ 'n', 'm', 'a', 'd', 'd', '.', 's', 9, 0,
     809             :   /* 6830 */ 'c', '.', 'n', 'g', 'e', '.', 's', 9, 0,
     810             :   /* 6839 */ 'c', '.', 'l', 'e', '.', 's', 9, 0,
     811             :   /* 6847 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 's', 9, 0,
     812             :   /* 6857 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 's', 9, 0,
     813             :   /* 6867 */ 'c', '.', 'o', 'l', 'e', '.', 's', 9, 0,
     814             :   /* 6876 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 's', 9, 0,
     815             :   /* 6887 */ 'c', '.', 'u', 'l', 'e', '.', 's', 9, 0,
     816             :   /* 6896 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 's', 9, 0,
     817             :   /* 6907 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 's', 9, 0,
     818             :   /* 6919 */ 'c', '.', 'f', '.', 's', 9, 0,
     819             :   /* 6926 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 's', 9, 0,
     820             :   /* 6936 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 's', 9, 0,
     821             :   /* 6947 */ 'm', 's', 'u', 'b', 'f', '.', 's', 9, 0,
     822             :   /* 6956 */ 'm', 'a', 'd', 'd', 'f', '.', 's', 9, 0,
     823             :   /* 6965 */ 'c', '.', 's', 'f', '.', 's', 9, 0,
     824             :   /* 6973 */ 'm', 'o', 'v', 'f', '.', 's', 9, 0,
     825             :   /* 6981 */ 'n', 'e', 'g', '.', 's', 9, 0,
     826             :   /* 6988 */ 'l', 'i', '.', 's', 9, 0,
     827             :   /* 6994 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 's', 9, 0,
     828             :   /* 7005 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 's', 9, 0,
     829             :   /* 7016 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 's', 9, 0,
     830             :   /* 7026 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 's', 9, 0,
     831             :   /* 7037 */ 'c', 'v', 't', '.', 'l', '.', 's', 9, 0,
     832             :   /* 7046 */ 's', 'e', 'l', '.', 's', 9, 0,
     833             :   /* 7053 */ 'c', '.', 'n', 'g', 'l', '.', 's', 9, 0,
     834             :   /* 7062 */ 'm', 'u', 'l', '.', 's', 9, 0,
     835             :   /* 7069 */ 'm', 'i', 'n', '.', 's', 9, 0,
     836             :   /* 7076 */ 'c', '.', 'u', 'n', '.', 's', 9, 0,
     837             :   /* 7084 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 's', 9, 0,
     838             :   /* 7094 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 's', 9, 0,
     839             :   /* 7105 */ 'm', 'o', 'v', 'n', '.', 's', 9, 0,
     840             :   /* 7113 */ 'r', 'e', 'c', 'i', 'p', '.', 's', 9, 0,
     841             :   /* 7122 */ 'c', '.', 'e', 'q', '.', 's', 9, 0,
     842             :   /* 7130 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 's', 9, 0,
     843             :   /* 7140 */ 'c', '.', 's', 'e', 'q', '.', 's', 9, 0,
     844             :   /* 7149 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 's', 9, 0,
     845             :   /* 7160 */ 'c', '.', 'u', 'e', 'q', '.', 's', 9, 0,
     846             :   /* 7169 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 's', 9, 0,
     847             :   /* 7180 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 's', 9, 0,
     848             :   /* 7192 */ 'a', 'b', 's', '.', 's', 9, 0,
     849             :   /* 7199 */ 'c', 'l', 'a', 's', 's', '.', 's', 9, 0,
     850             :   /* 7208 */ 'c', '.', 'n', 'g', 't', '.', 's', 9, 0,
     851             :   /* 7217 */ 'c', '.', 'l', 't', '.', 's', 9, 0,
     852             :   /* 7225 */ 'c', 'm', 'p', '.', 'l', 't', '.', 's', 9, 0,
     853             :   /* 7235 */ 'c', '.', 'o', 'l', 't', '.', 's', 9, 0,
     854             :   /* 7244 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 's', 9, 0,
     855             :   /* 7255 */ 'c', '.', 'u', 'l', 't', '.', 's', 9, 0,
     856             :   /* 7264 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 's', 9, 0,
     857             :   /* 7275 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 's', 9, 0,
     858             :   /* 7287 */ 'r', 'i', 'n', 't', '.', 's', 9, 0,
     859             :   /* 7295 */ 'r', 's', 'q', 'r', 't', '.', 's', 9, 0,
     860             :   /* 7304 */ 'm', 'o', 'v', 't', '.', 's', 9, 0,
     861             :   /* 7312 */ 'd', 'i', 'v', '.', 's', 9, 0,
     862             :   /* 7319 */ 'm', 'o', 'v', '.', 's', 9, 0,
     863             :   /* 7326 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 's', 9, 0,
     864             :   /* 7337 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 's', 9, 0,
     865             :   /* 7348 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 's', 9, 0,
     866             :   /* 7358 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 's', 9, 0,
     867             :   /* 7369 */ 'c', 'v', 't', '.', 'w', '.', 's', 9, 0,
     868             :   /* 7378 */ 'm', 'a', 'x', '.', 's', 9, 0,
     869             :   /* 7385 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 's', 9, 0,
     870             :   /* 7395 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 's', 9, 0,
     871             :   /* 7405 */ 'm', 'o', 'v', 'z', '.', 's', 9, 0,
     872             :   /* 7413 */ 'a', 'b', 's', 9, 0,
     873             :   /* 7418 */ 'j', 'a', 'l', 's', 9, 0,
     874             :   /* 7424 */ 'b', 'g', 'e', 'z', 'a', 'l', 's', 9, 0,
     875             :   /* 7433 */ 'b', 'l', 't', 'z', 'a', 'l', 's', 9, 0,
     876             :   /* 7442 */ 'c', 'i', 'n', 's', 9, 0,
     877             :   /* 7448 */ 'd', 'i', 'n', 's', 9, 0,
     878             :   /* 7454 */ 'j', 'a', 'l', 'r', 's', 9, 0,
     879             :   /* 7461 */ 'e', 'x', 't', 's', 9, 0,
     880             :   /* 7467 */ 'l', 'w', 'x', 's', 9, 0,
     881             :   /* 7473 */ 'b', 'c', '1', 't', 9, 0,
     882             :   /* 7479 */ 'b', 'g', 't', 9, 0,
     883             :   /* 7484 */ 'w', 'a', 'i', 't', 9, 0,
     884             :   /* 7490 */ 'b', 'l', 't', 9, 0,
     885             :   /* 7495 */ 's', 'l', 't', 9, 0,
     886             :   /* 7500 */ 't', 'l', 't', 9, 0,
     887             :   /* 7505 */ 'd', 'm', 'u', 'l', 't', 9, 0,
     888             :   /* 7512 */ 'd', 'm', 't', 9, 0,
     889             :   /* 7517 */ 'e', 'm', 't', 9, 0,
     890             :   /* 7522 */ 'n', 'o', 't', 9, 0,
     891             :   /* 7527 */ 'm', 'o', 'v', 't', 9, 0,
     892             :   /* 7533 */ 'd', 'e', 'x', 't', 9, 0,
     893             :   /* 7539 */ 'l', 'b', 'u', 9, 0,
     894             :   /* 7544 */ 'd', 's', 'u', 'b', 'u', 9, 0,
     895             :   /* 7551 */ 'm', 's', 'u', 'b', 'u', 9, 0,
     896             :   /* 7558 */ 'b', 'a', 'd', 'd', 'u', 9, 0,
     897             :   /* 7565 */ 'd', 'a', 'd', 'd', 'u', 9, 0,
     898             :   /* 7572 */ 'm', 'a', 'd', 'd', 'u', 9, 0,
     899             :   /* 7579 */ 'd', 'm', 'o', 'd', 'u', 9, 0,
     900             :   /* 7586 */ 'b', 'g', 'e', 'u', 9, 0,
     901             :   /* 7592 */ 't', 'g', 'e', 'u', 9, 0,
     902             :   /* 7598 */ 'b', 'l', 'e', 'u', 9, 0,
     903             :   /* 7604 */ 'u', 'l', 'h', 'u', 9, 0,
     904             :   /* 7610 */ 'd', 'm', 'u', 'h', 'u', 9, 0,
     905             :   /* 7617 */ 'd', 'a', 'd', 'd', 'i', 'u', 9, 0,
     906             :   /* 7625 */ 't', 'g', 'e', 'i', 'u', 9, 0,
     907             :   /* 7632 */ 's', 'l', 't', 'i', 'u', 9, 0,
     908             :   /* 7639 */ 't', 'l', 't', 'i', 'u', 9, 0,
     909             :   /* 7646 */ 'v', '3', 'm', 'u', 'l', 'u', 9, 0,
     910             :   /* 7654 */ 'd', 'm', 'u', 'l', 'u', 9, 0,
     911             :   /* 7661 */ 'v', 'm', 'u', 'l', 'u', 9, 0,
     912             :   /* 7668 */ 'd', 'm', 'u', 'l', 'o', 'u', 9, 0,
     913             :   /* 7676 */ 'd', 'i', 'n', 's', 'u', 9, 0,
     914             :   /* 7683 */ 'b', 'g', 't', 'u', 9, 0,
     915             :   /* 7689 */ 'b', 'l', 't', 'u', 9, 0,
     916             :   /* 7695 */ 's', 'l', 't', 'u', 9, 0,
     917             :   /* 7701 */ 't', 'l', 't', 'u', 9, 0,
     918             :   /* 7707 */ 'd', 'm', 'u', 'l', 't', 'u', 9, 0,
     919             :   /* 7715 */ 'd', 'e', 'x', 't', 'u', 9, 0,
     920             :   /* 7722 */ 'd', 'd', 'i', 'v', 'u', 9, 0,
     921             :   /* 7729 */ 'l', 'w', 'u', 9, 0,
     922             :   /* 7734 */ 'a', 'n', 'd', '.', 'v', 9, 0,
     923             :   /* 7741 */ 'm', 'o', 'v', 'e', '.', 'v', 9, 0,
     924             :   /* 7749 */ 'b', 's', 'e', 'l', '.', 'v', 9, 0,
     925             :   /* 7757 */ 'n', 'o', 'r', '.', 'v', 9, 0,
     926             :   /* 7764 */ 'x', 'o', 'r', '.', 'v', 9, 0,
     927             :   /* 7771 */ 'b', 'z', '.', 'v', 9, 0,
     928             :   /* 7777 */ 'b', 'm', 'z', '.', 'v', 9, 0,
     929             :   /* 7784 */ 'b', 'n', 'z', '.', 'v', 9, 0,
     930             :   /* 7791 */ 'b', 'm', 'n', 'z', '.', 'v', 9, 0,
     931             :   /* 7799 */ 'd', 's', 'r', 'a', 'v', 9, 0,
     932             :   /* 7806 */ 'b', 'i', 't', 'r', 'e', 'v', 9, 0,
     933             :   /* 7814 */ 'd', 'd', 'i', 'v', 9, 0,
     934             :   /* 7820 */ 'd', 's', 'l', 'l', 'v', 9, 0,
     935             :   /* 7827 */ 'd', 's', 'r', 'l', 'v', 9, 0,
     936             :   /* 7834 */ 's', 'h', 'i', 'l', 'o', 'v', 9, 0,
     937             :   /* 7842 */ 'e', 'x', 't', 'p', 'd', 'p', 'v', 9, 0,
     938             :   /* 7851 */ 'e', 'x', 't', 'p', 'v', 9, 0,
     939             :   /* 7858 */ 'd', 'r', 'o', 't', 'r', 'v', 9, 0,
     940             :   /* 7866 */ 'i', 'n', 's', 'v', 9, 0,
     941             :   /* 7872 */ 'f', 'l', 'o', 'g', '2', '.', 'w', 9, 0,
     942             :   /* 7881 */ 'f', 'e', 'x', 'p', '2', '.', 'w', 9, 0,
     943             :   /* 7890 */ 'a', 'd', 'd', '_', 'a', '.', 'w', 9, 0,
     944             :   /* 7899 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'w', 9, 0,
     945             :   /* 7909 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'w', 9, 0,
     946             :   /* 7919 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'w', 9, 0,
     947             :   /* 7929 */ 's', 'r', 'a', '.', 'w', 9, 0,
     948             :   /* 7936 */ 'f', 's', 'u', 'b', '.', 'w', 9, 0,
     949             :   /* 7944 */ 'f', 'm', 's', 'u', 'b', '.', 'w', 9, 0,
     950             :   /* 7953 */ 'n', 'l', 'o', 'c', '.', 'w', 9, 0,
     951             :   /* 7961 */ 'n', 'l', 'z', 'c', '.', 'w', 9, 0,
     952             :   /* 7969 */ 'c', 'v', 't', '.', 'd', '.', 'w', 9, 0,
     953             :   /* 7978 */ 'f', 'a', 'd', 'd', '.', 'w', 9, 0,
     954             :   /* 7986 */ 'f', 'm', 'a', 'd', 'd', '.', 'w', 9, 0,
     955             :   /* 7995 */ 's', 'l', 'd', '.', 'w', 9, 0,
     956             :   /* 8002 */ 'p', 'c', 'k', 'o', 'd', '.', 'w', 9, 0,
     957             :   /* 8011 */ 'i', 'l', 'v', 'o', 'd', '.', 'w', 9, 0,
     958             :   /* 8020 */ 'f', 'c', 'l', 'e', '.', 'w', 9, 0,
     959             :   /* 8028 */ 'f', 's', 'l', 'e', '.', 'w', 9, 0,
     960             :   /* 8036 */ 'f', 'c', 'u', 'l', 'e', '.', 'w', 9, 0,
     961             :   /* 8045 */ 'f', 's', 'u', 'l', 'e', '.', 'w', 9, 0,
     962             :   /* 8054 */ 'f', 'c', 'n', 'e', '.', 'w', 9, 0,
     963             :   /* 8062 */ 'f', 's', 'n', 'e', '.', 'w', 9, 0,
     964             :   /* 8070 */ 'f', 'c', 'u', 'n', 'e', '.', 'w', 9, 0,
     965             :   /* 8079 */ 'f', 's', 'u', 'n', 'e', '.', 'w', 9, 0,
     966             :   /* 8088 */ 'i', 'n', 's', 'v', 'e', '.', 'w', 9, 0,
     967             :   /* 8097 */ 'f', 'c', 'a', 'f', '.', 'w', 9, 0,
     968             :   /* 8105 */ 'f', 's', 'a', 'f', '.', 'w', 9, 0,
     969             :   /* 8113 */ 'v', 's', 'h', 'f', '.', 'w', 9, 0,
     970             :   /* 8121 */ 'b', 'n', 'e', 'g', '.', 'w', 9, 0,
     971             :   /* 8129 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '.', 'p', 'h', '.', 'w', 9, 0,
     972             :   /* 8145 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'p', 'h', '.', 'w', 9, 0,
     973             :   /* 8158 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '_', 'r', '.', 'p', 'h', '.', 'w', 9, 0,
     974             :   /* 8176 */ 'p', 'r', 'e', 'c', 'r', 'q', '_', 'r', 's', '.', 'p', 'h', '.', 'w', 9, 0,
     975             :   /* 8192 */ 's', 'u', 'b', 'q', 'h', '.', 'w', 9, 0,
     976             :   /* 8201 */ 'a', 'd', 'd', 'q', 'h', '.', 'w', 9, 0,
     977             :   /* 8210 */ 's', 'r', 'a', 'i', '.', 'w', 9, 0,
     978             :   /* 8218 */ 's', 'l', 'd', 'i', '.', 'w', 9, 0,
     979             :   /* 8226 */ 'b', 'n', 'e', 'g', 'i', '.', 'w', 9, 0,
     980             :   /* 8235 */ 's', 'l', 'l', 'i', '.', 'w', 9, 0,
     981             :   /* 8243 */ 's', 'r', 'l', 'i', '.', 'w', 9, 0,
     982             :   /* 8251 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'w', 9, 0,
     983             :   /* 8261 */ 'c', 'e', 'q', 'i', '.', 'w', 9, 0,
     984             :   /* 8269 */ 's', 'r', 'a', 'r', 'i', '.', 'w', 9, 0,
     985             :   /* 8278 */ 'b', 'c', 'l', 'r', 'i', '.', 'w', 9, 0,
     986             :   /* 8287 */ 's', 'r', 'l', 'r', 'i', '.', 'w', 9, 0,
     987             :   /* 8296 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'w', 9, 0,
     988             :   /* 8306 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'w', 9, 0,
     989             :   /* 8316 */ 'b', 's', 'e', 't', 'i', '.', 'w', 9, 0,
     990             :   /* 8325 */ 's', 'u', 'b', 'v', 'i', '.', 'w', 9, 0,
     991             :   /* 8334 */ 'a', 'd', 'd', 'v', 'i', '.', 'w', 9, 0,
     992             :   /* 8343 */ 'd', 'p', 'a', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0,
     993             :   /* 8356 */ 'd', 'p', 's', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0,
     994             :   /* 8369 */ 'f', 'i', 'l', 'l', '.', 'w', 9, 0,
     995             :   /* 8377 */ 's', 'l', 'l', '.', 'w', 9, 0,
     996             :   /* 8384 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'w', 9, 0,
     997             :   /* 8394 */ 'f', 'f', 'q', 'l', '.', 'w', 9, 0,
     998             :   /* 8402 */ 's', 'r', 'l', '.', 'w', 9, 0,
     999             :   /* 8409 */ 'b', 'i', 'n', 's', 'l', '.', 'w', 9, 0,
    1000             :   /* 8418 */ 'f', 'm', 'u', 'l', '.', 'w', 9, 0,
    1001             :   /* 8426 */ 'i', 'l', 'v', 'l', '.', 'w', 9, 0,
    1002             :   /* 8434 */ 'f', 'm', 'i', 'n', '.', 'w', 9, 0,
    1003             :   /* 8442 */ 'f', 'c', 'u', 'n', '.', 'w', 9, 0,
    1004             :   /* 8450 */ 'f', 's', 'u', 'n', '.', 'w', 9, 0,
    1005             :   /* 8458 */ 'f', 'e', 'x', 'd', 'o', '.', 'w', 9, 0,
    1006             :   /* 8467 */ 'f', 'r', 'c', 'p', '.', 'w', 9, 0,
    1007             :   /* 8475 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'w', 9, 0,
    1008             :   /* 8485 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'w', 9, 0,
    1009             :   /* 8495 */ 'm', 'u', 'l', '_', 'q', '.', 'w', 9, 0,
    1010             :   /* 8504 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'w', 9, 0,
    1011             :   /* 8515 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'w', 9, 0,
    1012             :   /* 8526 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'w', 9, 0,
    1013             :   /* 8536 */ 'f', 'c', 'e', 'q', '.', 'w', 9, 0,
    1014             :   /* 8544 */ 'f', 's', 'e', 'q', '.', 'w', 9, 0,
    1015             :   /* 8552 */ 'f', 'c', 'u', 'e', 'q', '.', 'w', 9, 0,
    1016             :   /* 8561 */ 'f', 's', 'u', 'e', 'q', '.', 'w', 9, 0,
    1017             :   /* 8570 */ 'f', 't', 'q', '.', 'w', 9, 0,
    1018             :   /* 8577 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'w', 9, 0,
    1019             :   /* 8587 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'w', 9, 0,
    1020             :   /* 8598 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'w', 9, 0,
    1021             :   /* 8609 */ 'e', 'x', 't', 'r', '_', 'r', '.', 'w', 9, 0,
    1022             :   /* 8619 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'w', 9, 0,
    1023             :   /* 8630 */ 'e', 'x', 't', 'r', 'v', '_', 'r', '.', 'w', 9, 0,
    1024             :   /* 8641 */ 's', 'r', 'a', 'r', '.', 'w', 9, 0,
    1025             :   /* 8649 */ 'b', 'c', 'l', 'r', '.', 'w', 9, 0,
    1026             :   /* 8657 */ 's', 'r', 'l', 'r', '.', 'w', 9, 0,
    1027             :   /* 8665 */ 'f', 'c', 'o', 'r', '.', 'w', 9, 0,
    1028             :   /* 8673 */ 'f', 's', 'o', 'r', '.', 'w', 9, 0,
    1029             :   /* 8681 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'w', 9, 0,
    1030             :   /* 8691 */ 'f', 'f', 'q', 'r', '.', 'w', 9, 0,
    1031             :   /* 8699 */ 'b', 'i', 'n', 's', 'r', '.', 'w', 9, 0,
    1032             :   /* 8708 */ 'e', 'x', 't', 'r', '.', 'w', 9, 0,
    1033             :   /* 8716 */ 'i', 'l', 'v', 'r', '.', 'w', 9, 0,
    1034             :   /* 8724 */ 'c', 'v', 't', '.', 's', '.', 'w', 9, 0,
    1035             :   /* 8733 */ 'a', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1036             :   /* 8743 */ 'h', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1037             :   /* 8753 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1038             :   /* 8764 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'w', 9, 0,
    1039             :   /* 8776 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0,
    1040             :   /* 8786 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0,
    1041             :   /* 8797 */ 'm', 'o', 'd', '_', 's', '.', 'w', 9, 0,
    1042             :   /* 8806 */ 'c', 'l', 'e', '_', 's', '.', 'w', 9, 0,
    1043             :   /* 8815 */ 'a', 'v', 'e', '_', 's', '.', 'w', 9, 0,
    1044             :   /* 8824 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'w', 9, 0,
    1045             :   /* 8834 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'w', 9, 0,
    1046             :   /* 8844 */ 'c', 'l', 't', 'i', '_', 's', '.', 'w', 9, 0,
    1047             :   /* 8854 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'w', 9, 0,
    1048             :   /* 8864 */ 's', 'h', 'l', 'l', '_', 's', '.', 'w', 9, 0,
    1049             :   /* 8874 */ 'm', 'i', 'n', '_', 's', '.', 'w', 9, 0,
    1050             :   /* 8883 */ 'd', 'o', 't', 'p', '_', 's', '.', 'w', 9, 0,
    1051             :   /* 8893 */ 's', 'u', 'b', 'q', '_', 's', '.', 'w', 9, 0,
    1052             :   /* 8903 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'w', 9, 0,
    1053             :   /* 8913 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'w', 9, 0,
    1054             :   /* 8923 */ 'a', 'b', 's', 'q', '_', 's', '.', 'w', 9, 0,
    1055             :   /* 8933 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'w', 9, 0,
    1056             :   /* 8943 */ 's', 'u', 'b', 's', '_', 's', '.', 'w', 9, 0,
    1057             :   /* 8953 */ 'a', 'd', 'd', 's', '_', 's', '.', 'w', 9, 0,
    1058             :   /* 8963 */ 's', 'a', 't', '_', 's', '.', 'w', 9, 0,
    1059             :   /* 8972 */ 'c', 'l', 't', '_', 's', '.', 'w', 9, 0,
    1060             :   /* 8981 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0,
    1061             :   /* 8992 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0,
    1062             :   /* 9003 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'w', 9, 0,
    1063             :   /* 9015 */ 'd', 'i', 'v', '_', 's', '.', 'w', 9, 0,
    1064             :   /* 9024 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'w', 9, 0,
    1065             :   /* 9035 */ 'm', 'a', 'x', '_', 's', '.', 'w', 9, 0,
    1066             :   /* 9044 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'w', 9, 0,
    1067             :   /* 9054 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'w', 9, 0,
    1068             :   /* 9065 */ 'e', 'x', 't', 'r', '_', 'r', 's', '.', 'w', 9, 0,
    1069             :   /* 9076 */ 'e', 'x', 't', 'r', 'v', '_', 'r', 's', '.', 'w', 9, 0,
    1070             :   /* 9088 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'w', 9, 0,
    1071             :   /* 9098 */ 's', 'p', 'l', 'a', 't', '.', 'w', 9, 0,
    1072             :   /* 9107 */ 'b', 's', 'e', 't', '.', 'w', 9, 0,
    1073             :   /* 9115 */ 'f', 'c', 'l', 't', '.', 'w', 9, 0,
    1074             :   /* 9123 */ 'f', 's', 'l', 't', '.', 'w', 9, 0,
    1075             :   /* 9131 */ 'f', 'c', 'u', 'l', 't', '.', 'w', 9, 0,
    1076             :   /* 9140 */ 'f', 's', 'u', 'l', 't', '.', 'w', 9, 0,
    1077             :   /* 9149 */ 'p', 'c', 'n', 't', '.', 'w', 9, 0,
    1078             :   /* 9157 */ 'f', 'r', 'i', 'n', 't', '.', 'w', 9, 0,
    1079             :   /* 9166 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'w', 9, 0,
    1080             :   /* 9176 */ 'f', 's', 'q', 'r', 't', '.', 'w', 9, 0,
    1081             :   /* 9185 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'w', 9, 0,
    1082             :   /* 9195 */ 's', 't', '.', 'w', 9, 0,
    1083             :   /* 9201 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1084             :   /* 9211 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1085             :   /* 9221 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1086             :   /* 9232 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'w', 9, 0,
    1087             :   /* 9244 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0,
    1088             :   /* 9254 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0,
    1089             :   /* 9265 */ 'm', 'o', 'd', '_', 'u', '.', 'w', 9, 0,
    1090             :   /* 9274 */ 'c', 'l', 'e', '_', 'u', '.', 'w', 9, 0,
    1091             :   /* 9283 */ 'a', 'v', 'e', '_', 'u', '.', 'w', 9, 0,
    1092             :   /* 9292 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'w', 9, 0,
    1093             :   /* 9302 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'w', 9, 0,
    1094             :   /* 9312 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'w', 9, 0,
    1095             :   /* 9322 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'w', 9, 0,
    1096             :   /* 9332 */ 'm', 'i', 'n', '_', 'u', '.', 'w', 9, 0,
    1097             :   /* 9341 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'w', 9, 0,
    1098             :   /* 9351 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'w', 9, 0,
    1099             :   /* 9361 */ 's', 'u', 'b', 's', '_', 'u', '.', 'w', 9, 0,
    1100             :   /* 9371 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'w', 9, 0,
    1101             :   /* 9381 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'w', 9, 0,
    1102             :   /* 9393 */ 's', 'a', 't', '_', 'u', '.', 'w', 9, 0,
    1103             :   /* 9402 */ 'c', 'l', 't', '_', 'u', '.', 'w', 9, 0,
    1104             :   /* 9411 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0,
    1105             :   /* 9422 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0,
    1106             :   /* 9433 */ 'd', 'i', 'v', '_', 'u', '.', 'w', 9, 0,
    1107             :   /* 9442 */ 'm', 'a', 'x', '_', 'u', '.', 'w', 9, 0,
    1108             :   /* 9451 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'w', 9, 0,
    1109             :   /* 9461 */ 'm', 's', 'u', 'b', 'v', '.', 'w', 9, 0,
    1110             :   /* 9470 */ 'm', 'a', 'd', 'd', 'v', '.', 'w', 9, 0,
    1111             :   /* 9479 */ 'p', 'c', 'k', 'e', 'v', '.', 'w', 9, 0,
    1112             :   /* 9488 */ 'i', 'l', 'v', 'e', 'v', '.', 'w', 9, 0,
    1113             :   /* 9497 */ 'f', 'd', 'i', 'v', '.', 'w', 9, 0,
    1114             :   /* 9505 */ 'm', 'u', 'l', 'v', '.', 'w', 9, 0,
    1115             :   /* 9513 */ 'e', 'x', 't', 'r', 'v', '.', 'w', 9, 0,
    1116             :   /* 9522 */ 'f', 'm', 'a', 'x', '.', 'w', 9, 0,
    1117             :   /* 9530 */ 'b', 'z', '.', 'w', 9, 0,
    1118             :   /* 9536 */ 'b', 'n', 'z', '.', 'w', 9, 0,
    1119             :   /* 9543 */ 'u', 'l', 'w', 9, 0,
    1120             :   /* 9548 */ 'u', 's', 'w', 9, 0,
    1121             :   /* 9553 */ 'p', 'r', 'e', 'f', 'x', 9, 0,
    1122             :   /* 9560 */ 'l', 'h', 'x', 9, 0,
    1123             :   /* 9565 */ 'j', 'a', 'l', 'x', 9, 0,
    1124             :   /* 9571 */ 'l', 'b', 'u', 'x', 9, 0,
    1125             :   /* 9577 */ 'l', 'w', 'x', 9, 0,
    1126             :   /* 9582 */ 'b', 'g', 'e', 'z', 9, 0,
    1127             :   /* 9588 */ 'b', 'l', 'e', 'z', 9, 0,
    1128             :   /* 9594 */ 'b', 'n', 'e', 'z', 9, 0,
    1129             :   /* 9600 */ 's', 'e', 'l', 'n', 'e', 'z', 9, 0,
    1130             :   /* 9608 */ 'b', 't', 'n', 'e', 'z', 9, 0,
    1131             :   /* 9615 */ 'd', 'c', 'l', 'z', 9, 0,
    1132             :   /* 9621 */ 'b', 'e', 'q', 'z', 9, 0,
    1133             :   /* 9627 */ 's', 'e', 'l', 'e', 'q', 'z', 9, 0,
    1134             :   /* 9635 */ 'b', 't', 'e', 'q', 'z', 9, 0,
    1135             :   /* 9642 */ 'b', 'g', 't', 'z', 9, 0,
    1136             :   /* 9648 */ 'b', 'l', 't', 'z', 9, 0,
    1137             :   /* 9654 */ 'm', 'o', 'v', 'z', 9, 0,
    1138             :   /* 9660 */ 's', 'e', 'b', 9, 32, 0,
    1139             :   /* 9666 */ 's', 'e', 'h', 9, 32, 0,
    1140             :   /* 9672 */ 'd', 'd', 'i', 'v', 'u', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0,
    1141             :   /* 9686 */ 'd', 'd', 'i', 'v', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0,
    1142             :   /* 9699 */ 'a', 'd', 'd', 'i', 'u', 9, '$', 's', 'p', ',', 32, 0,
    1143             :   /* 9711 */ 'm', 'f', 't', 'c', '0', 32, 0,
    1144             :   /* 9718 */ 'm', 't', 't', 'c', '0', 32, 0,
    1145             :   /* 9725 */ 'm', 'f', 't', 'h', 'c', '1', 32, 0,
    1146             :   /* 9733 */ 'm', 't', 't', 'h', 'c', '1', 32, 0,
    1147             :   /* 9741 */ 'c', 'f', 't', 'c', '1', 32, 0,
    1148             :   /* 9748 */ 'm', 'f', 't', 'c', '1', 32, 0,
    1149             :   /* 9755 */ 'c', 't', 't', 'c', '1', 32, 0,
    1150             :   /* 9762 */ 'm', 't', 't', 'c', '1', 32, 0,
    1151             :   /* 9769 */ 's', 'y', 'n', 'c', 32, 0,
    1152             :   /* 9775 */ 'l', 'd', 32, 0,
    1153             :   /* 9779 */ 9, '.', 'w', 'o', 'r', 'd', 32, 0,
    1154             :   /* 9787 */ 's', 'd', 32, 0,
    1155             :   /* 9791 */ 'm', 'f', 't', 'h', 'i', 32, 0,
    1156             :   /* 9798 */ 'm', 't', 't', 'h', 'i', 32, 0,
    1157             :   /* 9805 */ 'm', 'f', 't', 'l', 'o', 32, 0,
    1158             :   /* 9812 */ 'm', 't', 't', 'l', 'o', 32, 0,
    1159             :   /* 9819 */ 'm', 'f', 't', 'd', 's', 'p', 32, 0,
    1160             :   /* 9827 */ 'm', 't', 't', 'd', 's', 'p', 32, 0,
    1161             :   /* 9835 */ 's', 'e', 'q', 32, 0,
    1162             :   /* 9840 */ 'm', 'f', 't', 'g', 'p', 'r', 32, 0,
    1163             :   /* 9848 */ 'm', 't', 't', 'g', 'p', 'r', 32, 0,
    1164             :   /* 9856 */ 'd', 'e', 'x', 't', 32, 0,
    1165             :   /* 9862 */ 'm', 'f', 't', 'a', 'c', 'x', 32, 0,
    1166             :   /* 9870 */ 'm', 't', 't', 'a', 'c', 'x', 32, 0,
    1167             :   /* 9878 */ 'b', 'c', '1', 'n', 'e', 'z', 32, 0,
    1168             :   /* 9886 */ 'b', 'c', '2', 'n', 'e', 'z', 32, 0,
    1169             :   /* 9894 */ 'b', 'c', '1', 'e', 'q', 'z', 32, 0,
    1170             :   /* 9902 */ 'b', 'c', '2', 'e', 'q', 'z', 32, 0,
    1171             :   /* 9910 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
    1172             :   /* 9941 */ 'c', '.', 0,
    1173             :   /* 9944 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
    1174             :   /* 9969 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
    1175             :   /* 9992 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
    1176             :   /* 10015 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
    1177             :   /* 10037 */ 'b', 'r', 'e', 'a', 'k', 32, '0', 0,
    1178             :   /* 10045 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
    1179             :   /* 10058 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
    1180             :   /* 10065 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
    1181             :   /* 10075 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
    1182             :   /* 10090 */ 'j', 'r', 'c', 9, '$', 'r', 'a', 0,
    1183             :   /* 10098 */ 'j', 'r', 9, '$', 'r', 'a', 0,
    1184             :   /* 10105 */ 'e', 'h', 'b', 0,
    1185             :   /* 10109 */ 'e', 'r', 'e', 't', 'n', 'c', 0,
    1186             :   /* 10116 */ 'p', 'a', 'u', 's', 'e', 0,
    1187             :   /* 10122 */ 't', 'l', 'b', 'i', 'n', 'v', 'f', 0,
    1188             :   /* 10130 */ 't', 'l', 'b', 'w', 'i', 0,
    1189             :   /* 10136 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
    1190             :   /* 10150 */ 'f', 'o', 'o', 0,
    1191             :   /* 10154 */ 't', 'l', 'b', 'p', 0,
    1192             :   /* 10159 */ 's', 's', 'n', 'o', 'p', 0,
    1193             :   /* 10165 */ 't', 'l', 'b', 'r', 0,
    1194             :   /* 10170 */ 't', 'l', 'b', 'w', 'r', 0,
    1195             :   /* 10176 */ 'd', 'e', 'r', 'e', 't', 0,
    1196             :   /* 10182 */ 'w', 'a', 'i', 't', 0,
    1197             :   /* 10187 */ 't', 'l', 'b', 'i', 'n', 'v', 0,
    1198             :   };
    1199             : 
    1200             :   static const uint32_t OpInfo0[] = {
    1201             :     0U, // PHI
    1202             :     0U, // INLINEASM
    1203             :     0U, // CFI_INSTRUCTION
    1204             :     0U, // EH_LABEL
    1205             :     0U, // GC_LABEL
    1206             :     0U, // ANNOTATION_LABEL
    1207             :     0U, // KILL
    1208             :     0U, // EXTRACT_SUBREG
    1209             :     0U, // INSERT_SUBREG
    1210             :     0U, // IMPLICIT_DEF
    1211             :     0U, // SUBREG_TO_REG
    1212             :     0U, // COPY_TO_REGCLASS
    1213             :     10066U,     // DBG_VALUE
    1214             :     0U, // REG_SEQUENCE
    1215             :     0U, // COPY
    1216             :     10059U,     // BUNDLE
    1217             :     10076U,     // LIFETIME_START
    1218             :     10046U,     // LIFETIME_END
    1219             :     0U, // STACKMAP
    1220             :     10137U,     // FENTRY_CALL
    1221             :     0U, // PATCHPOINT
    1222             :     0U, // LOAD_STACK_GUARD
    1223             :     0U, // STATEPOINT
    1224             :     0U, // LOCAL_ESCAPE
    1225             :     0U, // FAULTING_OP
    1226             :     0U, // PATCHABLE_OP
    1227             :     9970U,      // PATCHABLE_FUNCTION_ENTER
    1228             :     9911U,      // PATCHABLE_RET
    1229             :     10016U,     // PATCHABLE_FUNCTION_EXIT
    1230             :     9993U,      // PATCHABLE_TAIL_CALL
    1231             :     9945U,      // PATCHABLE_EVENT_CALL
    1232             :     0U, // G_ADD
    1233             :     0U, // G_SUB
    1234             :     0U, // G_MUL
    1235             :     0U, // G_SDIV
    1236             :     0U, // G_UDIV
    1237             :     0U, // G_SREM
    1238             :     0U, // G_UREM
    1239             :     0U, // G_AND
    1240             :     0U, // G_OR
    1241             :     0U, // G_XOR
    1242             :     0U, // G_IMPLICIT_DEF
    1243             :     0U, // G_PHI
    1244             :     0U, // G_FRAME_INDEX
    1245             :     0U, // G_GLOBAL_VALUE
    1246             :     0U, // G_EXTRACT
    1247             :     0U, // G_UNMERGE_VALUES
    1248             :     0U, // G_INSERT
    1249             :     0U, // G_MERGE_VALUES
    1250             :     0U, // G_PTRTOINT
    1251             :     0U, // G_INTTOPTR
    1252             :     0U, // G_BITCAST
    1253             :     0U, // G_LOAD
    1254             :     0U, // G_STORE
    1255             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
    1256             :     0U, // G_ATOMIC_CMPXCHG
    1257             :     0U, // G_ATOMICRMW_XCHG
    1258             :     0U, // G_ATOMICRMW_ADD
    1259             :     0U, // G_ATOMICRMW_SUB
    1260             :     0U, // G_ATOMICRMW_AND
    1261             :     0U, // G_ATOMICRMW_NAND
    1262             :     0U, // G_ATOMICRMW_OR
    1263             :     0U, // G_ATOMICRMW_XOR
    1264             :     0U, // G_ATOMICRMW_MAX
    1265             :     0U, // G_ATOMICRMW_MIN
    1266             :     0U, // G_ATOMICRMW_UMAX
    1267             :     0U, // G_ATOMICRMW_UMIN
    1268             :     0U, // G_BRCOND
    1269             :     0U, // G_BRINDIRECT
    1270             :     0U, // G_INTRINSIC
    1271             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
    1272             :     0U, // G_ANYEXT
    1273             :     0U, // G_TRUNC
    1274             :     0U, // G_CONSTANT
    1275             :     0U, // G_FCONSTANT
    1276             :     0U, // G_VASTART
    1277             :     0U, // G_VAARG
    1278             :     0U, // G_SEXT
    1279             :     0U, // G_ZEXT
    1280             :     0U, // G_SHL
    1281             :     0U, // G_LSHR
    1282             :     0U, // G_ASHR
    1283             :     0U, // G_ICMP
    1284             :     0U, // G_FCMP
    1285             :     0U, // G_SELECT
    1286             :     0U, // G_UADDE
    1287             :     0U, // G_USUBE
    1288             :     0U, // G_SADDO
    1289             :     0U, // G_SSUBO
    1290             :     0U, // G_UMULO
    1291             :     0U, // G_SMULO
    1292             :     0U, // G_UMULH
    1293             :     0U, // G_SMULH
    1294             :     0U, // G_FADD
    1295             :     0U, // G_FSUB
    1296             :     0U, // G_FMUL
    1297             :     0U, // G_FMA
    1298             :     0U, // G_FDIV
    1299             :     0U, // G_FREM
    1300             :     0U, // G_FPOW
    1301             :     0U, // G_FEXP
    1302             :     0U, // G_FEXP2
    1303             :     0U, // G_FLOG
    1304             :     0U, // G_FLOG2
    1305             :     0U, // G_FNEG
    1306             :     0U, // G_FPEXT
    1307             :     0U, // G_FPTRUNC
    1308             :     0U, // G_FPTOSI
    1309             :     0U, // G_FPTOUI
    1310             :     0U, // G_SITOFP
    1311             :     0U, // G_UITOFP
    1312             :     0U, // G_GEP
    1313             :     0U, // G_PTR_MASK
    1314             :     0U, // G_BR
    1315             :     0U, // G_INSERT_VECTOR_ELT
    1316             :     0U, // G_EXTRACT_VECTOR_ELT
    1317             :     0U, // G_SHUFFLE_VECTOR
    1318             :     0U, // G_BSWAP
    1319             :     23798U,     // ABSMacro
    1320             :     21924U,     // ABSQ_S_PH
    1321             :     21924U,     // ABSQ_S_PH_MM
    1322             :     18127U,     // ABSQ_S_QB
    1323             :     18127U,     // ABSQ_S_QB_MMR2
    1324             :     25308U,     // ABSQ_S_W
    1325             :     25308U,     // ABSQ_S_W_MM
    1326             :     268455881U, // ADD
    1327             :     18413U,     // ADDIUPC
    1328             :     18413U,     // ADDIUPC_MM
    1329             :     18413U,     // ADDIUPC_MMR6
    1330             :     22835U,     // ADDIUR1SP_MM
    1331             :     268452186U, // ADDIUR2_MM
    1332             :     8683899U,   // ADDIUS5_MM
    1333             :     547184U,    // ADDIUSP_MM
    1334             :     268459459U, // ADDIU_MMR6
    1335             :     268457185U, // ADDQH_PH
    1336             :     268457185U, // ADDQH_PH_MMR2
    1337             :     268457302U, // ADDQH_R_PH
    1338             :     268457302U, // ADDQH_R_PH_MMR2
    1339             :     268460439U, // ADDQH_R_W
    1340             :     268460439U, // ADDQH_R_W_MMR2
    1341             :     268460042U, // ADDQH_W
    1342             :     268460042U, // ADDQH_W_MMR2
    1343             :     268457259U, // ADDQ_PH
    1344             :     268457259U, // ADDQ_PH_MM
    1345             :     268457358U, // ADDQ_S_PH
    1346             :     268457358U, // ADDQ_S_PH_MM
    1347             :     268460744U, // ADDQ_S_W
    1348             :     268460744U, // ADDQ_S_W_MM
    1349             :     268453909U, // ADDSC
    1350             :     268453909U, // ADDSC_MM
    1351             :     268452550U, // ADDS_A_B
    1352             :     268454070U, // ADDS_A_D
    1353             :     268456129U, // ADDS_A_H
    1354             :     268459750U, // ADDS_A_W
    1355             :     268453018U, // ADDS_S_B
    1356             :     268455168U, // ADDS_S_D
    1357             :     268456686U, // ADDS_S_H
    1358             :     268460794U, // ADDS_S_W
    1359             :     268453233U, // ADDS_U_B
    1360             :     268455635U, // ADDS_U_D
    1361             :     268456964U, // ADDS_U_H
    1362             :     268461212U, // ADDS_U_W
    1363             :     268452390U, // ADDU16_MM
    1364             :     268452390U, // ADDU16_MMR6
    1365             :     268453451U, // ADDUH_QB
    1366             :     268453451U, // ADDUH_QB_MMR2
    1367             :     268453559U, // ADDUH_R_QB
    1368             :     268453559U, // ADDUH_R_QB_MMR2
    1369             :     268459400U, // ADDU_MMR6
    1370             :     268457457U, // ADDU_PH
    1371             :     268457457U, // ADDU_PH_MMR2
    1372             :     268453664U, // ADDU_QB
    1373             :     268453664U, // ADDU_QB_MM
    1374             :     268457402U, // ADDU_S_PH
    1375             :     268457402U, // ADDU_S_PH_MMR2
    1376             :     268453605U, // ADDU_S_QB
    1377             :     268453605U, // ADDU_S_QB_MM
    1378             :     268452799U, // ADDVI_B
    1379             :     268454590U, // ADDVI_D
    1380             :     268456345U, // ADDVI_H
    1381             :     268460175U, // ADDVI_W
    1382             :     268453311U, // ADDV_B
    1383             :     268455725U, // ADDV_D
    1384             :     268457042U, // ADDV_H
    1385             :     268461312U, // ADDV_W
    1386             :     268453948U, // ADDWC
    1387             :     268453948U, // ADDWC_MM
    1388             :     268452532U, // ADD_A_B
    1389             :     268454051U, // ADD_A_D
    1390             :     268456111U, // ADD_A_H
    1391             :     268459731U, // ADD_A_W
    1392             :     268455881U, // ADD_MM
    1393             :     268455881U, // ADD_MMR6
    1394             :     268457678U, // ADDi
    1395             :     268457678U, // ADDi_MM
    1396             :     268459459U, // ADDiu
    1397             :     268459459U, // ADDiu_MM
    1398             :     268459400U, // ADDu
    1399             :     268459400U, // ADDu_MM
    1400             :     0U, // ADJCALLSTACKDOWN
    1401             :     0U, // ADJCALLSTACKUP
    1402             :     268458187U, // ALIGN
    1403             :     268458187U, // ALIGN_MMR6
    1404             :     18405U,     // ALUIPC
    1405             :     18405U,     // ALUIPC_MMR6
    1406             :     268455910U, // AND
    1407             :     9224617U,   // AND16_MM
    1408             :     9224617U,   // AND16_MMR6
    1409             :     268455910U, // AND64
    1410             :     268452286U, // ANDI16_MM
    1411             :     268452286U, // ANDI16_MMR6
    1412             :     268452658U, // ANDI_B
    1413             :     268457684U, // ANDI_MMR6
    1414             :     268455910U, // AND_MM
    1415             :     268455910U, // AND_MMR6
    1416             :     268459575U, // AND_V
    1417             :     0U, // AND_V_D_PSEUDO
    1418             :     0U, // AND_V_H_PSEUDO
    1419             :     0U, // AND_V_W_PSEUDO
    1420             :     268457684U, // ANDi
    1421             :     268457684U, // ANDi64
    1422             :     268457684U, // ANDi_MM
    1423             :     268455924U, // APPEND
    1424             :     268455924U, // APPEND_MMR2
    1425             :     268452912U, // ASUB_S_B
    1426             :     268454998U, // ASUB_S_D
    1427             :     268456518U, // ASUB_S_H
    1428             :     268460574U, // ASUB_S_W
    1429             :     268453127U, // ASUB_U_B
    1430             :     268455465U, // ASUB_U_D
    1431             :     268456806U, // ASUB_U_H
    1432             :     268461042U, // ASUB_U_W
    1433             :     0U, // ATOMIC_CMP_SWAP_I16
    1434             :     0U, // ATOMIC_CMP_SWAP_I32
    1435             :     0U, // ATOMIC_CMP_SWAP_I64
    1436             :     0U, // ATOMIC_CMP_SWAP_I8
    1437             :     0U, // ATOMIC_LOAD_ADD_I16
    1438             :     0U, // ATOMIC_LOAD_ADD_I32
    1439             :     0U, // ATOMIC_LOAD_ADD_I64
    1440             :     0U, // ATOMIC_LOAD_ADD_I8
    1441             :     0U, // ATOMIC_LOAD_AND_I16
    1442             :     0U, // ATOMIC_LOAD_AND_I32
    1443             :     0U, // ATOMIC_LOAD_AND_I64
    1444             :     0U, // ATOMIC_LOAD_AND_I8
    1445             :     0U, // ATOMIC_LOAD_NAND_I16
    1446             :     0U, // ATOMIC_LOAD_NAND_I32
    1447             :     0U, // ATOMIC_LOAD_NAND_I64
    1448             :     0U, // ATOMIC_LOAD_NAND_I8
    1449             :     0U, // ATOMIC_LOAD_OR_I16
    1450             :     0U, // ATOMIC_LOAD_OR_I32
    1451             :     0U, // ATOMIC_LOAD_OR_I64
    1452             :     0U, // ATOMIC_LOAD_OR_I8
    1453             :     0U, // ATOMIC_LOAD_SUB_I16
    1454             :     0U, // ATOMIC_LOAD_SUB_I32
    1455             :     0U, // ATOMIC_LOAD_SUB_I64
    1456             :     0U, // ATOMIC_LOAD_SUB_I8
    1457             :     0U, // ATOMIC_LOAD_XOR_I16
    1458             :     0U, // ATOMIC_LOAD_XOR_I32
    1459             :     0U, // ATOMIC_LOAD_XOR_I64
    1460             :     0U, // ATOMIC_LOAD_XOR_I8
    1461             :     0U, // ATOMIC_SWAP_I16
    1462             :     0U, // ATOMIC_SWAP_I32
    1463             :     0U, // ATOMIC_SWAP_I64
    1464             :     0U, // ATOMIC_SWAP_I8
    1465             :     268457788U, // AUI
    1466             :     18398U,     // AUIPC
    1467             :     18398U,     // AUIPC_MMR6
    1468             :     268457788U, // AUI_MMR6
    1469             :     268452998U, // AVER_S_B
    1470             :     268455148U, // AVER_S_D
    1471             :     268456656U, // AVER_S_H
    1472             :     268460774U, // AVER_S_W
    1473             :     268453213U, // AVER_U_B
    1474             :     268455615U, // AVER_U_D
    1475             :     268456944U, // AVER_U_H
    1476             :     268461192U, // AVER_U_W
    1477             :     268452940U, // AVE_S_B
    1478             :     268455080U, // AVE_S_D
    1479             :     268456588U, // AVE_S_H
    1480             :     268460656U, // AVE_S_W
    1481             :     268453155U, // AVE_U_B
    1482             :     268455547U, // AVE_U_D
    1483             :     268456876U, // AVE_U_H
    1484             :     268461124U, // AVE_U_W
    1485             :     24003U,     // AddiuRxImmX16
    1486             :     1072579U,   // AddiuRxPcImmX16
    1487             :     553672131U, // AddiuRxRxImm16
    1488             :     16801219U,  // AddiuRxRxImmX16
    1489             :     25189827U,  // AddiuRxRyOffMemX16
    1490             :     1336804U,   // AddiuSpImm16
    1491             :     550372U,    // AddiuSpImmX16
    1492             :     268459400U, // AdduRxRyRz16
    1493             :     16797670U,  // AndRxRxRy16
    1494             :     0U, // B
    1495             :     541061U,    // B16_MM
    1496             :     268459399U, // BADDu
    1497             :     546664U,    // BAL
    1498             :     542607U,    // BALC
    1499             :     542607U,    // BALC_MMR6
    1500             :     268458186U, // BALIGN
    1501             :     268458186U, // BALIGN_MMR2
    1502             :     0U, // BAL_BR
    1503             :     33570863U,  // BBIT0
    1504             :     33570995U,  // BBIT032
    1505             :     33570988U,  // BBIT1
    1506             :     33571004U,  // BBIT132
    1507             :     542586U,    // BC
    1508             :     541066U,    // BC16_MMR6
    1509             :     26279U,     // BC1EQZ
    1510             :     18538U,     // BC1EQZC_MMR6
    1511             :     20632U,     // BC1F
    1512             :     22501U,     // BC1FL
    1513             :     20632U,     // BC1F_MM
    1514             :     26263U,     // BC1NEZ
    1515             :     18513U,     // BC1NEZC_MMR6
    1516             :     23858U,     // BC1T
    1517             :     22615U,     // BC1TL
    1518             :     23858U,     // BC1T_MM
    1519             :     26287U,     // BC2EQZ
    1520             :     18547U,     // BC2EQZC_MMR6
    1521             :     26271U,     // BC2NEZ
    1522             :     18522U,     // BC2NEZC_MMR6
    1523             :     268452727U, // BCLRI_B
    1524             :     268454534U, // BCLRI_D
    1525             :     268456289U, // BCLRI_H
    1526             :     268460119U, // BCLRI_W
    1527             :     268452879U, // BCLR_B
    1528             :     268454922U, // BCLR_D
    1529             :     268456485U, // BCLR_H
    1530             :     268460490U, // BCLR_W
    1531             :     542586U,    // BC_MMR6
    1532             :     268458398U, // BEQ
    1533             :     268458398U, // BEQ64
    1534             :     268453891U, // BEQC
    1535             :     268453891U, // BEQC64
    1536             :     268453891U, // BEQC_MMR6
    1537             :     268458059U, // BEQL
    1538             :     268458059U, // BEQLImmMacro
    1539             :     16969U,     // BEQZ16_MM
    1540             :     18359U,     // BEQZALC
    1541             :     18359U,     // BEQZALC_MMR6
    1542             :     18556U,     // BEQZC
    1543             :     16800U,     // BEQZC16_MMR6
    1544             :     18556U,     // BEQZC64
    1545             :     18556U,     // BEQZC_MM
    1546             :     18556U,     // BEQZC_MMR6
    1547             :     268458398U, // BEQ_MM
    1548             :     268455972U, // BGE
    1549             :     268453758U, // BGEC
    1550             :     268453758U, // BGEC64
    1551             :     268453758U, // BGEC_MMR6
    1552             :     268455972U, // BGEImmMacro
    1553             :     268457939U, // BGEL
    1554             :     268457939U, // BGELImmMacro
    1555             :     268459427U, // BGEU
    1556             :     268453922U, // BGEUC
    1557             :     268453922U, // BGEUC64
    1558             :     268453922U, // BGEUC_MMR6
    1559             :     268459427U, // BGEUImmMacro
    1560             :     268458090U, // BGEUL
    1561             :     268458090U, // BGEULImmMacro
    1562             :     25967U,     // BGEZ
    1563             :     25967U,     // BGEZ64
    1564             :     22386U,     // BGEZAL
    1565             :     18332U,     // BGEZALC
    1566             :     18332U,     // BGEZALC_MMR6
    1567             :     22573U,     // BGEZALL
    1568             :     23809U,     // BGEZALS_MM
    1569             :     22386U,     // BGEZAL_MM
    1570             :     18499U,     // BGEZC
    1571             :     18499U,     // BGEZC64
    1572             :     18499U,     // BGEZC_MMR6
    1573             :     22678U,     // BGEZL
    1574             :     25967U,     // BGEZ_MM
    1575             :     268459320U, // BGT
    1576             :     268459320U, // BGTImmMacro
    1577             :     268458078U, // BGTL
    1578             :     268458078U, // BGTLImmMacro
    1579             :     268459524U, // BGTU
    1580             :     268459524U, // BGTUImmMacro
    1581             :     268458110U, // BGTUL
    1582             :     268458110U, // BGTULImmMacro
    1583             :     26027U,     // BGTZ
    1584             :     26027U,     // BGTZ64
    1585             :     18368U,     // BGTZALC
    1586             :     18368U,     // BGTZALC_MMR6
    1587             :     18563U,     // BGTZC
    1588             :     18563U,     // BGTZC64
    1589             :     18563U,     // BGTZC_MMR6
    1590             :     22692U,     // BGTZL
    1591             :     26027U,     // BGTZ_MM
    1592             :     285229916U, // BINSLI_B
    1593             :     285231723U, // BINSLI_D
    1594             :     285233478U, // BINSLI_H
    1595             :     285237308U, // BINSLI_W
    1596             :     285230063U, // BINSL_B
    1597             :     285231923U, // BINSL_D
    1598             :     285233592U, // BINSL_H
    1599             :     285237466U, // BINSL_W
    1600             :     285229977U, // BINSRI_B
    1601             :     285231768U, // BINSRI_D
    1602             :     285233523U, // BINSRI_H
    1603             :     285237353U, // BINSRI_W
    1604             :     285230111U, // BINSR_B
    1605             :     285232188U, // BINSR_D
    1606             :     285233717U, // BINSR_H
    1607             :     285237756U, // BINSR_W
    1608             :     24191U,     // BITREV
    1609             :     24191U,     // BITREV_MM
    1610             :     22785U,     // BITSWAP
    1611             :     22785U,     // BITSWAP_MMR6
    1612             :     268455999U, // BLE
    1613             :     268455999U, // BLEImmMacro
    1614             :     268457945U, // BLEL
    1615             :     268457945U, // BLELImmMacro
    1616             :     268459439U, // BLEU
    1617             :     268459439U, // BLEUImmMacro
    1618             :     268458097U, // BLEUL
    1619             :     268458097U, // BLEULImmMacro
    1620             :     25973U,     // BLEZ
    1621             :     25973U,     // BLEZ64
    1622             :     18341U,     // BLEZALC
    1623             :     18341U,     // BLEZALC_MMR6
    1624             :     18506U,     // BLEZC
    1625             :     18506U,     // BLEZC64
    1626             :     18506U,     // BLEZC_MMR6
    1627             :     22685U,     // BLEZL
    1628             :     25973U,     // BLEZ_MM
    1629             :     268459331U, // BLT
    1630             :     268453916U, // BLTC
    1631             :     268453916U, // BLTC64
    1632             :     268453916U, // BLTC_MMR6
    1633             :     268459331U, // BLTImmMacro
    1634             :     268458084U, // BLTL
    1635             :     268458084U, // BLTLImmMacro
    1636             :     268459530U, // BLTU
    1637             :     268453929U, // BLTUC
    1638             :     268453929U, // BLTUC64
    1639             :     268453929U, // BLTUC_MMR6
    1640             :     268459530U, // BLTUImmMacro
    1641             :     268458117U, // BLTUL
    1642             :     268458117U, // BLTULImmMacro
    1643             :     26033U,     // BLTZ
    1644             :     26033U,     // BLTZ64
    1645             :     22394U,     // BLTZAL
    1646             :     18377U,     // BLTZALC
    1647             :     18377U,     // BLTZALC_MMR6
    1648             :     22582U,     // BLTZALL
    1649             :     23818U,     // BLTZALS_MM
    1650             :     22394U,     // BLTZAL_MM
    1651             :     18570U,     // BLTZC
    1652             :     18570U,     // BLTZC64
    1653             :     18570U,     // BLTZC_MMR6
    1654             :     22699U,     // BLTZL
    1655             :     26033U,     // BLTZ_MM
    1656             :     285230032U, // BMNZI_B
    1657             :     285236848U, // BMNZ_V
    1658             :     285230024U, // BMZI_B
    1659             :     285236834U, // BMZ_V
    1660             :     268456021U, // BNE
    1661             :     268456021U, // BNE64
    1662             :     268453764U, // BNEC
    1663             :     268453764U, // BNEC64
    1664             :     268453764U, // BNEC_MMR6
    1665             :     268452666U, // BNEGI_B
    1666             :     268454482U, // BNEGI_D
    1667             :     268456237U, // BNEGI_H
    1668             :     268460067U, // BNEGI_W
    1669             :     268452634U, // BNEG_B
    1670             :     268454458U, // BNEG_D
    1671             :     268456213U, // BNEG_H
    1672             :     268459962U, // BNEG_W
    1673             :     268457951U, // BNEL
    1674             :     268457951U, // BNELImmMacro
    1675             :     16961U,     // BNEZ16_MM
    1676             :     18350U,     // BNEZALC
    1677             :     18350U,     // BNEZALC_MMR6
    1678             :     18531U,     // BNEZC
    1679             :     16791U,     // BNEZC16_MMR6
    1680             :     18531U,     // BNEZC64
    1681             :     18531U,     // BNEZC_MM
    1682             :     18531U,     // BNEZC_MMR6
    1683             :     268456021U, // BNE_MM
    1684             :     268453936U, // BNVC
    1685             :     268453936U, // BNVC_MMR6
    1686             :     17895U,     // BNZ_B
    1687             :     20394U,     // BNZ_D
    1688             :     21626U,     // BNZ_H
    1689             :     24169U,     // BNZ_V
    1690             :     25921U,     // BNZ_W
    1691             :     268453942U, // BOVC
    1692             :     268453942U, // BOVC_MMR6
    1693             :     540877U,    // BPOSGE32
    1694             :     542575U,    // BPOSGE32C_MMR3
    1695             :     540877U,    // BPOSGE32_MM
    1696             :     0U, // BPOSGE32_PSEUDO
    1697             :     42014537U,  // BREAK
    1698             :     82380U,     // BREAK16_MM
    1699             :     82380U,     // BREAK16_MMR6
    1700             :     42014537U,  // BREAK_MM
    1701             :     42014537U,  // BREAK_MMR6
    1702             :     285229891U, // BSELI_B
    1703             :     0U, // BSEL_D_PSEUDO
    1704             :     0U, // BSEL_FD_PSEUDO
    1705             :     0U, // BSEL_FW_PSEUDO
    1706             :     0U, // BSEL_H_PSEUDO
    1707             :     285236806U, // BSEL_V
    1708             :     0U, // BSEL_W_PSEUDO
    1709             :     268452781U, // BSETI_B
    1710             :     268454572U, // BSETI_D
    1711             :     268456327U, // BSETI_H
    1712             :     268460157U, // BSETI_W
    1713             :     268453095U, // BSET_B
    1714             :     268455284U, // BSET_D
    1715             :     268456774U, // BSET_H
    1716             :     268460948U, // BSET_W
    1717             :     17889U,     // BZ_B
    1718             :     20378U,     // BZ_D
    1719             :     21620U,     // BZ_H
    1720             :     24156U,     // BZ_V
    1721             :     25915U,     // BZ_W
    1722             :     0U, // B_MM
    1723             :     541370U,    // B_MMR6_Pseudo
    1724             :     541370U,    // B_MM_Pseudo
    1725             :     268458398U, // BeqImm
    1726             :     805332374U, // BeqzRxImm16
    1727             :     26006U,     // BeqzRxImmX16
    1728             :     1327802U,   // Bimm16
    1729             :     541370U,    // BimmX16
    1730             :     268456021U, // BneImm
    1731             :     805332347U, // BnezRxImm16
    1732             :     25979U,     // BnezRxImmX16
    1733             :     10038U,     // Break16
    1734             :     1598884U,   // Bteqz16
    1735             :     1073764648U,        // BteqzT8CmpX16
    1736             :     1073764113U,        // BteqzT8CmpiX16
    1737             :     1073765704U,        // BteqzT8SltX16
    1738             :     1073764143U,        // BteqzT8SltiX16
    1739             :     1073765841U,        // BteqzT8SltiuX16
    1740             :     1073765904U,        // BteqzT8SltuX16
    1741             :     550308U,    // BteqzX16
    1742             :     1598857U,   // Btnez16
    1743             :     1342200104U,        // BtnezT8CmpX16
    1744             :     1342199569U,        // BtnezT8CmpiX16
    1745             :     1342201160U,        // BtnezT8SltX16
    1746             :     1342199599U,        // BtnezT8SltiX16
    1747             :     1342201297U,        // BtnezT8SltiuX16
    1748             :     1342201360U,        // BtnezT8SltuX16
    1749             :     550281U,    // BtnezX16
    1750             :     0U, // BuildPairF64
    1751             :     0U, // BuildPairF64_64
    1752             :     1937454U,   // CACHE
    1753             :     1937429U,   // CACHEE
    1754             :     1937429U,   // CACHEE_MM
    1755             :     1937454U,   // CACHE_MM
    1756             :     1937454U,   // CACHE_MMR6
    1757             :     1937454U,   // CACHE_R6
    1758             :     19165U,     // CEIL_L_D64
    1759             :     19165U,     // CEIL_L_D_MMR6
    1760             :     23401U,     // CEIL_L_S
    1761             :     23401U,     // CEIL_L_S_MMR6
    1762             :     20340U,     // CEIL_W_D32
    1763             :     20340U,     // CEIL_W_D64
    1764             :     20340U,     // CEIL_W_D_MMR6
    1765             :     20340U,     // CEIL_W_MM
    1766             :     23733U,     // CEIL_W_S
    1767             :     23733U,     // CEIL_W_S_MM
    1768             :     23733U,     // CEIL_W_S_MMR6
    1769             :     268452710U, // CEQI_B
    1770             :     268454517U, // CEQI_D
    1771             :     268456272U, // CEQI_H
    1772             :     268460102U, // CEQI_W
    1773             :     268452864U, // CEQ_B
    1774             :     268454829U, // CEQ_D
    1775             :     268456463U, // CEQ_H
    1776             :     268460378U, // CEQ_W
    1777             :     16450U,     // CFC1
    1778             :     16450U,     // CFC1_MM
    1779             :     16666U,     // CFC2_MM
    1780             :     17060U,     // CFCMSA
    1781             :     26126U,     // CFTC1
    1782             :     268459283U, // CINS
    1783             :     268452094U, // CINS32
    1784             :     268459283U, // CINS64_32
    1785             :     268459283U, // CINS_i32
    1786             :     19810U,     // CLASS_D
    1787             :     19810U,     // CLASS_D_MMR6
    1788             :     23584U,     // CLASS_S
    1789             :     23584U,     // CLASS_S_MMR6
    1790             :     268452949U, // CLEI_S_B
    1791             :     268455089U, // CLEI_S_D
    1792             :     268456597U, // CLEI_S_H
    1793             :     268460665U, // CLEI_S_W
    1794             :     268453164U, // CLEI_U_B
    1795             :     268455556U, // CLEI_U_D
    1796             :     268456885U, // CLEI_U_H
    1797             :     268461133U, // CLEI_U_W
    1798             :     268452931U, // CLE_S_B
    1799             :     268455071U, // CLE_S_D
    1800             :     268456579U, // CLE_S_H
    1801             :     268460647U, // CLE_S_W
    1802             :     268453146U, // CLE_U_B
    1803             :     268455538U, // CLE_U_D
    1804             :     268456867U, // CLE_U_H
    1805             :     268461115U, // CLE_U_W
    1806             :     22753U,     // CLO
    1807             :     22753U,     // CLO_MM
    1808             :     22753U,     // CLO_MMR6
    1809             :     22753U,     // CLO_R6
    1810             :     268452969U, // CLTI_S_B
    1811             :     268455109U, // CLTI_S_D
    1812             :     268456617U, // CLTI_S_H
    1813             :     268460685U, // CLTI_S_W
    1814             :     268453184U, // CLTI_U_B
    1815             :     268455576U, // CLTI_U_D
    1816             :     268456905U, // CLTI_U_H
    1817             :     268461153U, // CLTI_U_W
    1818             :     268453037U, // CLT_S_B
    1819             :     268455187U, // CLT_S_D
    1820             :     268456705U, // CLT_S_H
    1821             :     268460813U, // CLT_S_W
    1822             :     268453264U, // CLT_U_B
    1823             :     268455666U, // CLT_U_D
    1824             :     268456995U, // CLT_U_H
    1825             :     268461243U, // CLT_U_W
    1826             :     26001U,     // CLZ
    1827             :     26001U,     // CLZ_MM
    1828             :     26001U,     // CLZ_MMR6
    1829             :     26001U,     // CLZ_R6
    1830             :     268453497U, // CMPGDU_EQ_QB
    1831             :     268453497U, // CMPGDU_EQ_QB_MMR2
    1832             :     268453402U, // CMPGDU_LE_QB
    1833             :     268453402U, // CMPGDU_LE_QB_MMR2
    1834             :     268453616U, // CMPGDU_LT_QB
    1835             :     268453616U, // CMPGDU_LT_QB_MMR2
    1836             :     268453511U, // CMPGU_EQ_QB
    1837             :     268453511U, // CMPGU_EQ_QB_MM
    1838             :     268453416U, // CMPGU_LE_QB
    1839             :     268453416U, // CMPGU_LE_QB_MM
    1840             :     268453630U, // CMPGU_LT_QB
    1841             :     268453630U, // CMPGU_LT_QB_MM
    1842             :     18068U,     // CMPU_EQ_QB
    1843             :     18068U,     // CMPU_EQ_QB_MM
    1844             :     17973U,     // CMPU_LE_QB
    1845             :     17973U,     // CMPU_LE_QB_MM
    1846             :     18187U,     // CMPU_LT_QB
    1847             :     18187U,     // CMPU_LT_QB_MM
    1848             :     268454379U, // CMP_AF_D_MMR6
    1849             :     268458767U, // CMP_AF_S_MMR6
    1850             :     268454818U, // CMP_EQ_D
    1851             :     268454818U, // CMP_EQ_D_MMR6
    1852             :     21812U,     // CMP_EQ_PH
    1853             :     21812U,     // CMP_EQ_PH_MM
    1854             :     268458971U, // CMP_EQ_S
    1855             :     268458971U, // CMP_EQ_S_MMR6
    1856             :     268454379U, // CMP_F_D
    1857             :     268458767U, // CMP_F_S
    1858             :     268454223U, // CMP_LE_D
    1859             :     268454223U, // CMP_LE_D_MMR6
    1860             :     21708U,     // CMP_LE_PH
    1861             :     21708U,     // CMP_LE_PH_MM
    1862             :     268458688U, // CMP_LE_S
    1863             :     268458688U, // CMP_LE_S_MMR6
    1864             :     268455309U, // CMP_LT_D
    1865             :     268455309U, // CMP_LT_D_MMR6
    1866             :     21981U,     // CMP_LT_PH
    1867             :     21981U,     // CMP_LT_PH_MM
    1868             :     268459066U, // CMP_LT_S
    1869             :     268459066U, // CMP_LT_S_MMR6
    1870             :     268454397U, // CMP_SAF_D
    1871             :     268454397U, // CMP_SAF_D_MMR6
    1872             :     268458777U, // CMP_SAF_S
    1873             :     268458777U, // CMP_SAF_S_MMR6
    1874             :     268454845U, // CMP_SEQ_D
    1875             :     268454845U, // CMP_SEQ_D_MMR6
    1876             :     268458990U, // CMP_SEQ_S
    1877             :     268458990U, // CMP_SEQ_S_MMR6
    1878             :     268454260U, // CMP_SLE_D
    1879             :     268454260U, // CMP_SLE_D_MMR6
    1880             :     268458717U, // CMP_SLE_S
    1881             :     268458717U, // CMP_SLE_S_MMR6
    1882             :     268455336U, // CMP_SLT_D
    1883             :     268455336U, // CMP_SLT_D_MMR6
    1884             :     268459085U, // CMP_SLT_S
    1885             :     268459085U, // CMP_SLT_S_MMR6
    1886             :     268454893U, // CMP_SUEQ_D
    1887             :     268454893U, // CMP_SUEQ_D_MMR6
    1888             :     268459021U, // CMP_SUEQ_S
    1889             :     268459021U, // CMP_SUEQ_S_MMR6
    1890             :     268454308U, // CMP_SULE_D
    1891             :     268454308U, // CMP_SULE_D_MMR6
    1892             :     268458748U, // CMP_SULE_S
    1893             :     268458748U, // CMP_SULE_S_MMR6
    1894             :     268455384U, // CMP_SULT_D
    1895             :     268455384U, // CMP_SULT_D_MMR6
    1896             :     268459116U, // CMP_SULT_S
    1897             :     268459116U, // CMP_SULT_S_MMR6
    1898             :     268454766U, // CMP_SUN_D
    1899             :     268454766U, // CMP_SUN_D_MMR6
    1900             :     268458935U, // CMP_SUN_S
    1901             :     268458935U, // CMP_SUN_S_MMR6
    1902             :     268454873U, // CMP_UEQ_D
    1903             :     268454873U, // CMP_UEQ_D_MMR6
    1904             :     268459010U, // CMP_UEQ_S
    1905             :     268459010U, // CMP_UEQ_S_MMR6
    1906             :     268454288U, // CMP_ULE_D
    1907             :     268454288U, // CMP_ULE_D_MMR6
    1908             :     268458737U, // CMP_ULE_S
    1909             :     268458737U, // CMP_ULE_S_MMR6
    1910             :     268455364U, // CMP_ULT_D
    1911             :     268455364U, // CMP_ULT_D_MMR6
    1912             :     268459105U, // CMP_ULT_S
    1913             :     268459105U, // CMP_ULT_S_MMR6
    1914             :     268454748U, // CMP_UN_D
    1915             :     268454748U, // CMP_UN_D_MMR6
    1916             :     268458925U, // CMP_UN_S
    1917             :     268458925U, // CMP_UN_S_MMR6
    1918             :     10151U,     // CONSTPOOL_ENTRY
    1919             :     0U, // COPY_FD_PSEUDO
    1920             :     0U, // COPY_FW_PSEUDO
    1921             :     1610630356U,        // COPY_S_B
    1922             :     1610632528U,        // COPY_S_D
    1923             :     1610634035U,        // COPY_S_H
    1924             :     1610638165U,        // COPY_S_W
    1925             :     1610630571U,        // COPY_U_B
    1926             :     1610634302U,        // COPY_U_H
    1927             :     1610638572U,        // COPY_U_W
    1928             :     10518621U,  // CTC1
    1929             :     10518621U,  // CTC1_MM
    1930             :     10518837U,  // CTC2_MM
    1931             :     17068U,     // CTCMSA
    1932             :     10528284U,  // CTTC1
    1933             :     23197U,     // CVT_D32_S
    1934             :     23197U,     // CVT_D32_S_MM
    1935             :     24354U,     // CVT_D32_W
    1936             :     24354U,     // CVT_D32_W_MM
    1937             :     22358U,     // CVT_D64_L
    1938             :     23197U,     // CVT_D64_S
    1939             :     23197U,     // CVT_D64_S_MM
    1940             :     24354U,     // CVT_D64_W
    1941             :     24354U,     // CVT_D64_W_MM
    1942             :     22358U,     // CVT_D_L_MMR6
    1943             :     19186U,     // CVT_L_D64
    1944             :     19186U,     // CVT_L_D64_MM
    1945             :     19186U,     // CVT_L_D_MMR6
    1946             :     23422U,     // CVT_L_S
    1947             :     23422U,     // CVT_L_S_MM
    1948             :     23422U,     // CVT_L_S_MMR6
    1949             :     19533U,     // CVT_S_D32
    1950             :     19533U,     // CVT_S_D32_MM
    1951             :     19533U,     // CVT_S_D64
    1952             :     19533U,     // CVT_S_D64_MM
    1953             :     22367U,     // CVT_S_L
    1954             :     22367U,     // CVT_S_L_MMR6
    1955             :     25109U,     // CVT_S_W
    1956             :     25109U,     // CVT_S_W_MM
    1957             :     25109U,     // CVT_S_W_MMR6
    1958             :     20361U,     // CVT_W_D32
    1959             :     20361U,     // CVT_W_D32_MM
    1960             :     20361U,     // CVT_W_D64
    1961             :     20361U,     // CVT_W_D64_MM
    1962             :     23754U,     // CVT_W_S
    1963             :     23754U,     // CVT_W_S_MM
    1964             :     23754U,     // CVT_W_S_MMR6
    1965             :     268454810U, // C_EQ_D32
    1966             :     268454810U, // C_EQ_D32_MM
    1967             :     268454810U, // C_EQ_D64
    1968             :     268454810U, // C_EQ_D64_MM
    1969             :     268458963U, // C_EQ_S
    1970             :     268458963U, // C_EQ_S_MM
    1971             :     268454372U, // C_F_D32
    1972             :     268454372U, // C_F_D32_MM
    1973             :     268454372U, // C_F_D64
    1974             :     268454372U, // C_F_D64_MM
    1975             :     268458760U, // C_F_S
    1976             :     268458760U, // C_F_S_MM
    1977             :     268454215U, // C_LE_D32
    1978             :     268454215U, // C_LE_D32_MM
    1979             :     268454215U, // C_LE_D64
    1980             :     268454215U, // C_LE_D64_MM
    1981             :     268458680U, // C_LE_S
    1982             :     268458680U, // C_LE_S_MM
    1983             :     268455301U, // C_LT_D32
    1984             :     268455301U, // C_LT_D32_MM
    1985             :     268455301U, // C_LT_D64
    1986             :     268455301U, // C_LT_D64_MM
    1987             :     268459058U, // C_LT_S
    1988             :     268459058U, // C_LT_S_MM
    1989             :     268454206U, // C_NGE_D32
    1990             :     268454206U, // C_NGE_D32_MM
    1991             :     268454206U, // C_NGE_D64
    1992             :     268454206U, // C_NGE_D64_MM
    1993             :     268458671U, // C_NGE_S
    1994             :     268458671U, // C_NGE_S_MM
    1995             :     268454241U, // C_NGLE_D32
    1996             :     268454241U, // C_NGLE_D32_MM
    1997             :     268454241U, // C_NGLE_D64
    1998             :     268454241U, // C_NGLE_D64_MM
    1999             :     268458698U, // C_NGLE_S
    2000             :     268458698U, // C_NGLE_S_MM
    2001             :     268454658U, // C_NGL_D32
    2002             :     268454658U, // C_NGL_D32_MM
    2003             :     268454658U, // C_NGL_D64
    2004             :     268454658U, // C_NGL_D64_MM
    2005             :     268458894U, // C_NGL_S
    2006             :     268458894U, // C_NGL_S_MM
    2007             :     268455292U, // C_NGT_D32
    2008             :     268455292U, // C_NGT_D32_MM
    2009             :     268455292U, // C_NGT_D64
    2010             :     268455292U, // C_NGT_D64_MM
    2011             :     268459049U, // C_NGT_S
    2012             :     268459049U, // C_NGT_S_MM
    2013             :     268454251U, // C_OLE_D32
    2014             :     268454251U, // C_OLE_D32_MM
    2015             :     268454251U, // C_OLE_D64
    2016             :     268454251U, // C_OLE_D64_MM
    2017             :     268458708U, // C_OLE_S
    2018             :     268458708U, // C_OLE_S_MM
    2019             :     268455327U, // C_OLT_D32
    2020             :     268455327U, // C_OLT_D32_MM
    2021             :     268455327U, // C_OLT_D64
    2022             :     268455327U, // C_OLT_D64_MM
    2023             :     268459076U, // C_OLT_S
    2024             :     268459076U, // C_OLT_S_MM
    2025             :     268454836U, // C_SEQ_D32
    2026             :     268454836U, // C_SEQ_D32_MM
    2027             :     268454836U, // C_SEQ_D64
    2028             :     268454836U, // C_SEQ_D64_MM
    2029             :     268458981U, // C_SEQ_S
    2030             :     268458981U, // C_SEQ_S_MM
    2031             :     268454442U, // C_SF_D32
    2032             :     268454442U, // C_SF_D32_MM
    2033             :     268454442U, // C_SF_D64
    2034             :     268454442U, // C_SF_D64_MM
    2035             :     268458806U, // C_SF_S
    2036             :     268458806U, // C_SF_S_MM
    2037             :     268454864U, // C_UEQ_D32
    2038             :     268454864U, // C_UEQ_D32_MM
    2039             :     268454864U, // C_UEQ_D64
    2040             :     268454864U, // C_UEQ_D64_MM
    2041             :     268459001U, // C_UEQ_S
    2042             :     268459001U, // C_UEQ_S_MM
    2043             :     268454279U, // C_ULE_D32
    2044             :     268454279U, // C_ULE_D32_MM
    2045             :     268454279U, // C_ULE_D64
    2046             :     268454279U, // C_ULE_D64_MM
    2047             :     268458728U, // C_ULE_S
    2048             :     268458728U, // C_ULE_S_MM
    2049             :     268455355U, // C_ULT_D32
    2050             :     268455355U, // C_ULT_D32_MM
    2051             :     268455355U, // C_ULT_D64
    2052             :     268455355U, // C_ULT_D64_MM
    2053             :     268459096U, // C_ULT_S
    2054             :     268459096U, // C_ULT_S_MM
    2055             :     268454740U, // C_UN_D32
    2056             :     268454740U, // C_UN_D32_MM
    2057             :     268454740U, // C_UN_D64
    2058             :     268454740U, // C_UN_D64_MM
    2059             :     268458917U, // C_UN_S
    2060             :     268458917U, // C_UN_S_MM
    2061             :     22824U,     // CmpRxRy16
    2062             :     1879070481U,        // CmpiRxImm16
    2063             :     22289U,     // CmpiRxImmX16
    2064             :     550452U,    // Constant32
    2065             :     268455880U, // DADD
    2066             :     268457677U, // DADDi
    2067             :     268459458U, // DADDiu
    2068             :     268459406U, // DADDu
    2069             :     268457708U, // DAHI
    2070             :     268458194U, // DALIGN
    2071             :     268457769U, // DATI
    2072             :     268457787U, // DAUI
    2073             :     22784U,     // DBITSWAP
    2074             :     22752U,     // DCLO
    2075             :     22752U,     // DCLO_R6
    2076             :     26000U,     // DCLZ
    2077             :     26000U,     // DCLZ_R6
    2078             :     268459655U, // DDIV
    2079             :     268459563U, // DDIVU
    2080             :     10177U,     // DERET
    2081             :     10177U,     // DERET_MM
    2082             :     10177U,     // DERET_MMR6
    2083             :     268459374U, // DEXT
    2084             :     268461697U, // DEXT64_32
    2085             :     268458169U, // DEXTM
    2086             :     268459556U, // DEXTU
    2087             :     546512U,    // DI
    2088             :     268459289U, // DINS
    2089             :     268458162U, // DINSM
    2090             :     268459517U, // DINSU
    2091             :     268459656U, // DIV
    2092             :     268459564U, // DIVU
    2093             :     268459564U, // DIVU_MMR6
    2094             :     268459656U, // DIV_MMR6
    2095             :     268453058U, // DIV_S_B
    2096             :     268455230U, // DIV_S_D
    2097             :     268456726U, // DIV_S_H
    2098             :     268460856U, // DIV_S_W
    2099             :     268453273U, // DIV_U_B
    2100             :     268455697U, // DIV_U_D
    2101             :     268457004U, // DIV_U_H
    2102             :     268461274U, // DIV_U_W
    2103             :     546512U,    // DI_MM
    2104             :     546512U,    // DI_MMR6
    2105             :     268452510U, // DLSA
    2106             :     268452510U, // DLSA_R6
    2107             :     268451841U, // DMFC0
    2108             :     16456U,     // DMFC1
    2109             :     268452128U, // DMFC2
    2110             :     50348320U,  // DMFC2_OCTEON
    2111             :     268455932U, // DMOD
    2112             :     268459420U, // DMODU
    2113             :     548185U,    // DMT
    2114             :     2208333846U,        // DMTC0
    2115             :     10518627U,  // DMTC1
    2116             :     2208334139U,        // DMTC2
    2117             :     50348347U,  // DMTC2_OCTEON
    2118             :     268457664U, // DMUH
    2119             :     268459451U, // DMUHU
    2120             :     268458104U, // DMUL
    2121             :     268458104U, // DMULImmMacro
    2122             :     268458104U, // DMULMacro
    2123             :     268458233U, // DMULOMacro
    2124             :     268459509U, // DMULOUMacro
    2125             :     23890U,     // DMULT
    2126             :     24092U,     // DMULTu
    2127             :     268459495U, // DMULU
    2128             :     268458104U, // DMUL_R6
    2129             :     268455138U, // DOTP_S_D
    2130             :     268456646U, // DOTP_S_H
    2131             :     268460724U, // DOTP_S_W
    2132             :     268455605U, // DOTP_U_D
    2133             :     268456934U, // DOTP_U_H
    2134             :     268461182U, // DOTP_U_W
    2135             :     285232267U, // DPADD_S_D
    2136             :     285233775U, // DPADD_S_H
    2137             :     285237843U, // DPADD_S_W
    2138             :     285232734U, // DPADD_U_D
    2139             :     285234063U, // DPADD_U_H
    2140             :     285238311U, // DPADD_U_W
    2141             :     268457516U, // DPAQX_SA_W_PH
    2142             :     268457516U, // DPAQX_SA_W_PH_MMR2
    2143             :     268457599U, // DPAQX_S_W_PH
    2144             :     268457599U, // DPAQX_S_W_PH_MMR2
    2145             :     268460184U, // DPAQ_SA_L_W
    2146             :     268460184U, // DPAQ_SA_L_W_MM
    2147             :     268457558U, // DPAQ_S_W_PH
    2148             :     268457558U, // DPAQ_S_W_PH_MM
    2149             :     268457858U, // DPAU_H_QBL
    2150             :     268457858U, // DPAU_H_QBL_MM
    2151             :     268458413U, // DPAU_H_QBR
    2152             :     268458413U, // DPAU_H_QBR_MM
    2153             :     268457637U, // DPAX_W_PH
    2154             :     268457637U, // DPAX_W_PH_MMR2
    2155             :     268457506U, // DPA_W_PH
    2156             :     268457506U, // DPA_W_PH_MMR2
    2157             :     22829U,     // DPOP
    2158             :     268457531U, // DPSQX_SA_W_PH
    2159             :     268457531U, // DPSQX_SA_W_PH_MMR2
    2160             :     268457613U, // DPSQX_S_W_PH
    2161             :     268457613U, // DPSQX_S_W_PH_MMR2
    2162             :     268460197U, // DPSQ_SA_L_W
    2163             :     268460197U, // DPSQ_SA_L_W_MM
    2164             :     268457586U, // DPSQ_S_W_PH
    2165             :     268457586U, // DPSQ_S_W_PH_MM
    2166             :     285232234U, // DPSUB_S_D
    2167             :     285233754U, // DPSUB_S_H
    2168             :     285237810U, // DPSUB_S_W
    2169             :     285232701U, // DPSUB_U_D
    2170             :     285234042U, // DPSUB_U_H
    2171             :     285238278U, // DPSUB_U_W
    2172             :     268457870U, // DPSU_H_QBL
    2173             :     268457870U, // DPSU_H_QBL_MM
    2174             :     268458425U, // DPSU_H_QBR
    2175             :     268458425U, // DPSU_H_QBR_MM
    2176             :     268457648U, // DPSX_W_PH
    2177             :     268457648U, // DPSX_W_PH_MMR2
    2178             :     268457627U, // DPS_W_PH
    2179             :     268457627U, // DPS_W_PH_MMR2
    2180             :     268458053U, // DROL
    2181             :     268458053U, // DROLImm
    2182             :     268458565U, // DROR
    2183             :     268458565U, // DRORImm
    2184             :     268458598U, // DROTR
    2185             :     268452085U, // DROTR32
    2186             :     268459699U, // DROTRV
    2187             :     21633U,     // DSBH
    2188             :     26071U,     // DSDIV
    2189             :     268459655U, // DSDivIMacro
    2190             :     268459655U, // DSDivMacro
    2191             :     20436U,     // DSHD
    2192             :     268458047U, // DSLL
    2193             :     268452055U, // DSLL32
    2194             :     2415941695U,        // DSLL64_32
    2195             :     268459661U, // DSLLV
    2196             :     268452504U, // DSRA
    2197             :     268452037U, // DSRA32
    2198             :     268459640U, // DSRAV
    2199             :     268458065U, // DSRL
    2200             :     268452063U, // DSRL32
    2201             :     268459668U, // DSRLV
    2202             :     268453731U, // DSUB
    2203             :     268459385U, // DSUBu
    2204             :     26057U,     // DUDIV
    2205             :     268459563U, // DUDivIMacro
    2206             :     268459563U, // DUDivMacro
    2207             :     547210U,    // DVP
    2208             :     544868U,    // DVPE
    2209             :     547210U,    // DVP_MMR6
    2210             :     26072U,     // DivRxRy16
    2211             :     26058U,     // DivuRxRy16
    2212             :     10106U,     // EHB
    2213             :     10106U,     // EHB_MM
    2214             :     10106U,     // EHB_MMR6
    2215             :     546524U,    // EI
    2216             :     546524U,    // EI_MM
    2217             :     546524U,    // EI_MMR6
    2218             :     548190U,    // EMT
    2219             :     10178U,     // ERET
    2220             :     10110U,     // ERETNC
    2221             :     10110U,     // ERETNC_MMR6
    2222             :     10178U,     // ERET_MM
    2223             :     10178U,     // ERET_MMR6
    2224             :     0U, // ERet
    2225             :     547215U,    // EVP
    2226             :     544874U,    // EVPE
    2227             :     547215U,    // EVP_MMR6
    2228             :     268459375U, // EXT
    2229             :     268458372U, // EXTP
    2230             :     268458257U, // EXTPDP
    2231             :     268459683U, // EXTPDPV
    2232             :     268459683U, // EXTPDPV_MM
    2233             :     268458257U, // EXTPDP_MM
    2234             :     268459692U, // EXTPV
    2235             :     268459692U, // EXTPV_MM
    2236             :     268458372U, // EXTP_MM
    2237             :     268460917U, // EXTRV_RS_W
    2238             :     268460917U, // EXTRV_RS_W_MM
    2239             :     268460471U, // EXTRV_R_W
    2240             :     268460471U, // EXTRV_R_W_MM
    2241             :     268456735U, // EXTRV_S_H
    2242             :     268456735U, // EXTRV_S_H_MM
    2243             :     268461354U, // EXTRV_W
    2244             :     268461354U, // EXTRV_W_MM
    2245             :     268460906U, // EXTR_RS_W
    2246             :     268460906U, // EXTR_RS_W_MM
    2247             :     268460450U, // EXTR_R_W
    2248             :     268460450U, // EXTR_R_W_MM
    2249             :     268456666U, // EXTR_S_H
    2250             :     268456666U, // EXTR_S_H_MM
    2251             :     268460549U, // EXTR_W
    2252             :     268460549U, // EXTR_W_MM
    2253             :     268459302U, // EXTS
    2254             :     268452102U, // EXTS32
    2255             :     268459375U, // EXT_MM
    2256             :     268459375U, // EXT_MMR6
    2257             :     0U, // ExtractElementF64
    2258             :     0U, // ExtractElementF64_64
    2259             :     0U, // FABS_D
    2260             :     19802U,     // FABS_D32
    2261             :     19802U,     // FABS_D32_MM
    2262             :     19802U,     // FABS_D64
    2263             :     19802U,     // FABS_D64_MM
    2264             :     23577U,     // FABS_S
    2265             :     23577U,     // FABS_S_MM
    2266             :     0U, // FABS_W
    2267             :     268454155U, // FADD_D
    2268             :     268454156U, // FADD_D32
    2269             :     268454156U, // FADD_D32_MM
    2270             :     268454156U, // FADD_D64
    2271             :     268454156U, // FADD_D64_MM
    2272             :     268458664U, // FADD_S
    2273             :     268458664U, // FADD_S_MM
    2274             :     285235880U, // FADD_S_MMR6
    2275             :     268459819U, // FADD_W
    2276             :     268454389U, // FCAF_D
    2277             :     268459938U, // FCAF_W
    2278             :     268454828U, // FCEQ_D
    2279             :     268460377U, // FCEQ_W
    2280             :     19809U,     // FCLASS_D
    2281             :     25473U,     // FCLASS_W
    2282             :     268454233U, // FCLE_D
    2283             :     268459861U, // FCLE_W
    2284             :     268455319U, // FCLT_D
    2285             :     268460956U, // FCLT_W
    2286             :     2483926U,   // FCMP_D32
    2287             :     2483926U,   // FCMP_D32_MM
    2288             :     2483926U,   // FCMP_D64
    2289             :     2746070U,   // FCMP_S32
    2290             :     2746070U,   // FCMP_S32_MM
    2291             :     268454329U, // FCNE_D
    2292             :     268459895U, // FCNE_W
    2293             :     268454938U, // FCOR_D
    2294             :     268460506U, // FCOR_W
    2295             :     268454884U, // FCUEQ_D
    2296             :     268460393U, // FCUEQ_W
    2297             :     268454299U, // FCULE_D
    2298             :     268459877U, // FCULE_W
    2299             :     268455375U, // FCULT_D
    2300             :     268460972U, // FCULT_W
    2301             :     268454345U, // FCUNE_D
    2302             :     268459911U, // FCUNE_W
    2303             :     268454758U, // FCUN_D
    2304             :     268460283U, // FCUN_W
    2305             :     268455751U, // FDIV_D
    2306             :     268455752U, // FDIV_D32
    2307             :     268455752U, // FDIV_D32_MM
    2308             :     268455752U, // FDIV_D64
    2309             :     268455752U, // FDIV_D64_MM
    2310             :     268459153U, // FDIV_S
    2311             :     268459153U, // FDIV_S_MM
    2312             :     285236369U, // FDIV_S_MMR6
    2313             :     268461338U, // FDIV_W
    2314             :     268456393U, // FEXDO_H
    2315             :     268460299U, // FEXDO_W
    2316             :     268454042U, // FEXP2_D
    2317             :     0U, // FEXP2_D_1_PSEUDO
    2318             :     268459722U, // FEXP2_W
    2319             :     0U, // FEXP2_W_1_PSEUDO
    2320             :     19226U,     // FEXUPL_D
    2321             :     24769U,     // FEXUPL_W
    2322             :     19498U,     // FEXUPR_D
    2323             :     25066U,     // FEXUPR_W
    2324             :     19740U,     // FFINT_S_D
    2325             :     25366U,     // FFINT_S_W
    2326             :     20219U,     // FFINT_U_D
    2327             :     25796U,     // FFINT_U_W
    2328             :     19236U,     // FFQL_D
    2329             :     24779U,     // FFQL_W
    2330             :     19508U,     // FFQR_D
    2331             :     25076U,     // FFQR_W
    2332             :     17369U,     // FILL_B
    2333             :     19211U,     // FILL_D
    2334             :     0U, // FILL_FD_PSEUDO
    2335             :     0U, // FILL_FW_PSEUDO
    2336             :     20898U,     // FILL_H
    2337             :     24754U,     // FILL_W
    2338             :     18577U,     // FLOG2_D
    2339             :     24257U,     // FLOG2_W
    2340             :     19175U,     // FLOOR_L_D64
    2341             :     19175U,     // FLOOR_L_D_MMR6
    2342             :     23411U,     // FLOOR_L_S
    2343             :     23411U,     // FLOOR_L_S_MMR6
    2344             :     20350U,     // FLOOR_W_D32
    2345             :     20350U,     // FLOOR_W_D64
    2346             :     20350U,     // FLOOR_W_D_MMR6
    2347             :     20350U,     // FLOOR_W_MM
    2348             :     23743U,     // FLOOR_W_S
    2349             :     23743U,     // FLOOR_W_S_MM
    2350             :     23743U,     // FLOOR_W_S_MMR6
    2351             :     285231379U, // FMADD_D
    2352             :     285237043U, // FMADD_W
    2353             :     268454080U, // FMAX_A_D
    2354             :     268459760U, // FMAX_A_W
    2355             :     268455826U, // FMAX_D
    2356             :     268461363U, // FMAX_W
    2357             :     268454060U, // FMIN_A_D
    2358             :     268459740U, // FMIN_A_W
    2359             :     268454732U, // FMIN_D
    2360             :     268460275U, // FMIN_W
    2361             :     20311U,     // FMOV_D32
    2362             :     20311U,     // FMOV_D32_MM
    2363             :     20311U,     // FMOV_D64
    2364             :     20311U,     // FMOV_D64_MM
    2365             :     23704U,     // FMOV_S
    2366             :     23704U,     // FMOV_S_MM
    2367             :     23704U,     // FMOV_S_MMR6
    2368             :     285231337U, // FMSUB_D
    2369             :     285237001U, // FMSUB_W
    2370             :     268454716U, // FMUL_D
    2371             :     268454717U, // FMUL_D32
    2372             :     268454717U, // FMUL_D32_MM
    2373             :     268454717U, // FMUL_D64
    2374             :     268454717U, // FMUL_D64_MM
    2375             :     268458903U, // FMUL_S
    2376             :     268458903U, // FMUL_S_MM
    2377             :     285236119U, // FMUL_S_MMR6
    2378             :     268460259U, // FMUL_W
    2379             :     19003U,     // FNEG_D32
    2380             :     19003U,     // FNEG_D32_MM
    2381             :     19003U,     // FNEG_D64
    2382             :     19003U,     // FNEG_D64_MM
    2383             :     23366U,     // FNEG_S
    2384             :     23366U,     // FNEG_S_MM
    2385             :     23366U,     // FNEG_S_MMR6
    2386             :     2745210704U,        // FORK
    2387             :     19337U,     // FRCP_D
    2388             :     24852U,     // FRCP_W
    2389             :     19957U,     // FRINT_D
    2390             :     25542U,     // FRINT_W
    2391             :     19985U,     // FRSQRT_D
    2392             :     25570U,     // FRSQRT_W
    2393             :     268454408U, // FSAF_D
    2394             :     268459946U, // FSAF_W
    2395             :     268454856U, // FSEQ_D
    2396             :     268460385U, // FSEQ_W
    2397             :     268454271U, // FSLE_D
    2398             :     268459869U, // FSLE_W
    2399             :     268455347U, // FSLT_D
    2400             :     268460964U, // FSLT_W
    2401             :     268454337U, // FSNE_D
    2402             :     268459903U, // FSNE_W
    2403             :     268454946U, // FSOR_D
    2404             :     268460514U, // FSOR_W
    2405             :     19976U,     // FSQRT_D
    2406             :     19977U,     // FSQRT_D32
    2407             :     19977U,     // FSQRT_D32_MM
    2408             :     19977U,     // FSQRT_D64
    2409             :     19977U,     // FSQRT_D64_MM
    2410             :     23681U,     // FSQRT_S
    2411             :     23681U,     // FSQRT_S_MM
    2412             :     25561U,     // FSQRT_W
    2413             :     268454113U, // FSUB_D
    2414             :     268454114U, // FSUB_D32
    2415             :     268454114U, // FSUB_D32_MM
    2416             :     268454114U, // FSUB_D64
    2417             :     268454114U, // FSUB_D64_MM
    2418             :     268458646U, // FSUB_S
    2419             :     268458646U, // FSUB_S_MM
    2420             :     285235862U, // FSUB_S_MMR6
    2421             :     268459777U, // FSUB_W
    2422             :     268454905U, // FSUEQ_D
    2423             :     268460402U, // FSUEQ_W
    2424             :     268454320U, // FSULE_D
    2425             :     268459886U, // FSULE_W
    2426             :     268455396U, // FSULT_D
    2427             :     268460981U, // FSULT_W
    2428             :     268454354U, // FSUNE_D
    2429             :     268459920U, // FSUNE_W
    2430             :     268454777U, // FSUN_D
    2431             :     268460291U, // FSUN_W
    2432             :     19751U,     // FTINT_S_D
    2433             :     25377U,     // FTINT_S_W
    2434             :     20230U,     // FTINT_U_D
    2435             :     25807U,     // FTINT_U_W
    2436             :     268456470U, // FTQ_H
    2437             :     268460411U, // FTQ_W
    2438             :     19573U,     // FTRUNC_S_D
    2439             :     25149U,     // FTRUNC_S_W
    2440             :     20040U,     // FTRUNC_U_D
    2441             :     25617U,     // FTRUNC_U_W
    2442             :     2969589512U,        // GotPrologue16
    2443             :     268455041U, // HADD_S_D
    2444             :     268456549U, // HADD_S_H
    2445             :     268460617U, // HADD_S_W
    2446             :     268455508U, // HADD_U_D
    2447             :     268456837U, // HADD_U_H
    2448             :     268461085U, // HADD_U_W
    2449             :     268455008U, // HSUB_S_D
    2450             :     268456528U, // HSUB_S_H
    2451             :     268460584U, // HSUB_S_W
    2452             :     268455475U, // HSUB_U_D
    2453             :     268456816U, // HSUB_U_H
    2454             :     268461052U, // HSUB_U_W
    2455             :     268453328U, // ILVEV_B
    2456             :     268455742U, // ILVEV_D
    2457             :     268457059U, // ILVEV_H
    2458             :     268461329U, // ILVEV_W
    2459             :     268452856U, // ILVL_B
    2460             :     268454724U, // ILVL_D
    2461             :     268456385U, // ILVL_H
    2462             :     268460267U, // ILVL_W
    2463             :     268452608U, // ILVOD_B
    2464             :     268454197U, // ILVOD_D
    2465             :     268456187U, // ILVOD_H
    2466             :     268459852U, // ILVOD_W
    2467             :     268452904U, // ILVR_B
    2468             :     268454981U, // ILVR_D
    2469             :     268456510U, // ILVR_H
    2470             :     268460557U, // ILVR_W
    2471             :     268459284U, // INS
    2472             :     70010103U,  // INSERT_B
    2473             :     0U, // INSERT_B_VIDX64_PSEUDO
    2474             :     0U, // INSERT_B_VIDX_PSEUDO
    2475             :     78401022U,  // INSERT_D
    2476             :     0U, // INSERT_D_VIDX64_PSEUDO
    2477             :     0U, // INSERT_D_VIDX_PSEUDO
    2478             :     0U, // INSERT_FD_PSEUDO
    2479             :     0U, // INSERT_FD_VIDX64_PSEUDO
    2480             :     0U, // INSERT_FD_VIDX_PSEUDO
    2481             :     0U, // INSERT_FW_PSEUDO
    2482             :     0U, // INSERT_FW_VIDX64_PSEUDO
    2483             :     0U, // INSERT_FW_VIDX_PSEUDO
    2484             :     86790998U,  // INSERT_H
    2485             :     0U, // INSERT_H_VIDX64_PSEUDO
    2486             :     0U, // INSERT_H_VIDX_PSEUDO
    2487             :     95183823U,  // INSERT_W
    2488             :     0U, // INSERT_W_VIDX64_PSEUDO
    2489             :     0U, // INSERT_W_VIDX_PSEUDO
    2490             :     16801467U,  // INSV
    2491             :     103564041U, // INSVE_B
    2492             :     111954395U, // INSVE_D
    2493             :     120344836U, // INSVE_H
    2494             :     128737177U, // INSVE_W
    2495             :     16801467U,  // INSV_MM
    2496             :     268459284U, // INS_MM
    2497             :     268459284U, // INS_MMR6
    2498             :     546630U,    // J
    2499             :     546669U,    // JAL
    2500             :     23098U,     // JALR
    2501             :     547386U,    // JALR16_MM
    2502             :     23098U,     // JALR64
    2503             :     0U, // JALR64Pseudo
    2504             :     547386U,    // JALRC16_MMR6
    2505             :     17907U,     // JALRC_HB_MMR6
    2506             :     18446U,     // JALRC_MMR6
    2507             :     0U, // JALRHB64Pseudo
    2508             :     0U, // JALRHBPseudo
    2509             :     0U, // JALRPseudo
    2510             :     541191U,    // JALRS16_MM
    2511             :     23839U,     // JALRS_MM
    2512             :     17924U,     // JALR_HB
    2513             :     17924U,     // JALR_HB64
    2514             :     23098U,     // JALR_MM
    2515             :     548091U,    // JALS_MM
    2516             :     550238U,    // JALX
    2517             :     550238U,    // JALX_MM
    2518             :     546669U,    // JAL_MM
    2519             :     18325U,     // JIALC
    2520             :     18325U,     // JIALC64
    2521             :     18325U,     // JIALC_MMR6
    2522             :     18314U,     // JIC
    2523             :     18314U,     // JIC64
    2524             :     18314U,     // JIC_MMR6
    2525             :     547382U,    // JR
    2526             :     541178U,    // JR16_MM
    2527             :     547382U,    // JR64
    2528             :     547193U,    // JRADDIUSP
    2529             :     542729U,    // JRC16_MM
    2530             :     541072U,    // JRC16_MMR6
    2531             :     547181U,    // JRCADDIUSP_MMR6
    2532             :     542205U,    // JR_HB
    2533             :     542205U,    // JR_HB64
    2534             :     542205U,    // JR_HB64_R6
    2535             :     542205U,    // JR_HB_R6
    2536             :     547382U,    // JR_MM
    2537             :     546630U,    // J_MM
    2538             :     3282797U,   // Jal16
    2539             :     3544941U,   // JalB16
    2540             :     546669U,    // JalOneReg
    2541             :     22381U,     // JalTwoReg
    2542             :     10099U,     // JrRa16
    2543             :     10091U,     // JrcRa16
    2544             :     542729U,    // JrcRx16
    2545             :     542734U,    // JumpLinkReg16
    2546             :     134235661U, // LB
    2547             :     134235661U, // LB64
    2548             :     134238214U, // LBE
    2549             :     134238214U, // LBE_MM
    2550             :     134234647U, // LBU16_MM
    2551             :     3238028644U,        // LBUX
    2552             :     3238028644U,        // LBUX_MM
    2553             :     134241652U, // LBU_MMR6
    2554             :     134235661U, // LB_MM
    2555             :     134235661U, // LB_MMR6
    2556             :     134241652U, // LBu
    2557             :     134241652U, // LBu64
    2558             :     134238332U, // LBuE
    2559             :     134238332U, // LBuE_MM
    2560             :     134241652U, // LBu_MM
    2561             :     134238173U, // LD
    2562             :     134234166U, // LDC1
    2563             :     134234166U, // LDC164
    2564             :     134234166U, // LDC1_D64_MMR6
    2565             :     134234166U, // LDC1_MM
    2566             :     134234382U, // LDC2
    2567             :     134234382U, // LDC2_MMR6
    2568             :     134234382U, // LDC2_R6
    2569             :     134234467U, // LDC3
    2570             :     17195U,     // LDI_B
    2571             :     19019U,     // LDI_D
    2572             :     20774U,     // LDI_H
    2573             :     24604U,     // LDI_W
    2574             :     134240201U, // LDL
    2575             :     134243888U, // LDMacro
    2576             :     18392U,     // LDPC
    2577             :     134240756U, // LDR
    2578             :     3238019190U,        // LDXC1
    2579             :     3238019190U,        // LDXC164
    2580             :     134234865U, // LD_B
    2581             :     134236454U, // LD_D
    2582             :     0U, // LD_F16
    2583             :     134238444U, // LD_H
    2584             :     134242109U, // LD_W
    2585             :     25189827U,  // LEA_ADDiu
    2586             :     25189826U,  // LEA_ADDiu64
    2587             :     25189827U,  // LEA_ADDiu_MM
    2588             :     134239379U, // LH
    2589             :     134239379U, // LH64
    2590             :     134238261U, // LHE
    2591             :     134238261U, // LHE_MM
    2592             :     134234670U, // LHU16_MM
    2593             :     3238028633U,        // LHX
    2594             :     3238028633U,        // LHX_MM
    2595             :     134239379U, // LH_MM
    2596             :     134241718U, // LHu
    2597             :     134241718U, // LHu64
    2598             :     134238338U, // LHuE
    2599             :     134238338U, // LHuE_MM
    2600             :     134241718U, // LHu_MM
    2601             :     16838U,     // LI16_MM
    2602             :     16838U,     // LI16_MMR6
    2603             :     134240297U, // LL
    2604             :     134240297U, // LL64
    2605             :     134240297U, // LL64_R6
    2606             :     134238177U, // LLD
    2607             :     134238177U, // LLD_R6
    2608             :     134238276U, // LLE
    2609             :     134238276U, // LLE_MM
    2610             :     134240297U, // LL_MM
    2611             :     134240297U, // LL_R6
    2612             :     134234118U, // LOAD_ACC128
    2613             :     134234118U, // LOAD_ACC64
    2614             :     134234118U, // LOAD_ACC64DSP
    2615             :     134240574U, // LOAD_CCOND_DSP
    2616             :     0U, // LONG_BRANCH_ADDiu
    2617             :     0U, // LONG_BRANCH_DADDiu
    2618             :     0U, // LONG_BRANCH_LUi
    2619             :     268452511U, // LSA
    2620             :     3549217439U,        // LSA_MMR6
    2621             :     268452511U, // LSA_R6
    2622             :     50353985U,  // LUI_MMR6
    2623             :     3238019204U,        // LUXC1
    2624             :     3238019204U,        // LUXC164
    2625             :     3238019204U,        // LUXC1_MM
    2626             :     50353985U,  // LUi
    2627             :     50353985U,  // LUi64
    2628             :     50353985U,  // LUi_MM
    2629             :     134243657U, // LW
    2630             :     134234677U, // LW16_MM
    2631             :     134243657U, // LW64
    2632             :     134234218U, // LWC1
    2633             :     134234218U, // LWC1_MM
    2634             :     134234434U, // LWC2
    2635             :     134234434U, // LWC2_MMR6
    2636             :     134234434U, // LWC2_R6
    2637             :     134234479U, // LWC3
    2638             :     134243657U, // LWDSP
    2639             :     134243657U, // LWDSP_MM
    2640             :     134238350U, // LWE
    2641             :     134238350U, // LWE_MM
    2642             :     134243657U, // LWGP_MM
    2643             :     134240396U, // LWL
    2644             :     134240396U, // LWL64
    2645             :     134238281U, // LWLE
    2646             :     134238281U, // LWLE_MM
    2647             :     134240396U, // LWL_MM
    2648             :     3817955U,   // LWM16_MM
    2649             :     3817955U,   // LWM16_MMR6
    2650             :     3817703U,   // LWM32_MM
    2651             :     3823808U,   // LWM_MM
    2652             :     18429U,     // LWPC
    2653             :     18429U,     // LWPC_MMR6
    2654             :     170388U,    // LWP_MM
    2655             :     170388U,    // LWP_MMR6
    2656             :     134240890U, // LWR
    2657             :     134240890U, // LWR64
    2658             :     134238320U, // LWRE
    2659             :     134238320U, // LWRE_MM
    2660             :     134240890U, // LWR_MM
    2661             :     134243657U, // LWSP_MM
    2662             :     18422U,     // LWUPC
    2663             :     134241842U, // LWU_MM
    2664             :     3238028650U,        // LWX
    2665             :     3238019218U,        // LWXC1
    2666             :     3238019218U,        // LWXC1_MM
    2667             :     3238026540U,        // LWXS_MM
    2668             :     3238028650U,        // LWX_MM
    2669             :     134243657U, // LW_MM
    2670             :     134243657U, // LW_MMR6
    2671             :     134241842U, // LWu
    2672             :     134235661U, // LbRxRyOffMemX16
    2673             :     134241652U, // LbuRxRyOffMemX16
    2674             :     134239379U, // LhRxRyOffMemX16
    2675             :     134241718U, // LhuRxRyOffMemX16
    2676             :     1879070472U,        // LiRxImm16
    2677             :     22270U,     // LiRxImmAlignX16
    2678             :     22280U,     // LiRxImmX16
    2679             :     16989U,     // LoadAddrImm32
    2680             :     17010U,     // LoadAddrImm64
    2681             :     134234717U, // LoadAddrReg32
    2682             :     134234738U, // LoadAddrReg64
    2683             :     22280U,     // LoadImm32
    2684             :     22284U,     // LoadImm64
    2685             :     19037U,     // LoadImmDoubleFGR
    2686             :     19037U,     // LoadImmDoubleFGR_32
    2687             :     19037U,     // LoadImmDoubleGPR
    2688             :     23373U,     // LoadImmSingleFGR
    2689             :     23373U,     // LoadImmSingleGPR
    2690             :     3958089U,   // LwConstant32
    2691             :     536896841U, // LwRxPcTcp16
    2692             :     25929U,     // LwRxPcTcpX16
    2693             :     134243657U, // LwRxRyOffMemX16
    2694             :     134243657U, // LwRxSpImmX16
    2695             :     20430U,     // MADD
    2696             :     285231641U, // MADDF_D
    2697             :     285231641U, // MADDF_D_MMR6
    2698             :     285236013U, // MADDF_S
    2699             :     285236013U, // MADDF_S_MMR6
    2700             :     285233658U, // MADDR_Q_H
    2701             :     285237572U, // MADDR_Q_W
    2702             :     23957U,     // MADDU
    2703             :     268459413U, // MADDU_DSP
    2704             :     268459413U, // MADDU_DSP_MM
    2705             :     23957U,     // MADDU_MM
    2706             :     285230526U, // MADDV_B
    2707             :     285232940U, // MADDV_D
    2708             :     285234257U, // MADDV_H
    2709             :     285238527U, // MADDV_W
    2710             :     268454164U, // MADD_D32
    2711             :     268454164U, // MADD_D32_MM
    2712             :     268454164U, // MADD_D64
    2713             :     268455886U, // MADD_DSP
    2714             :     268455886U, // MADD_DSP_MM
    2715             :     20430U,     // MADD_MM
    2716             :     285233628U, // MADD_Q_H
    2717             :     285237542U, // MADD_Q_W
    2718             :     268458663U, // MADD_S
    2719             :     268458663U, // MADD_S_MM
    2720             :     268457964U, // MAQ_SA_W_PHL
    2721             :     268457964U, // MAQ_SA_W_PHL_MM
    2722             :     268458494U, // MAQ_SA_W_PHR
    2723             :     268458494U, // MAQ_SA_W_PHR_MM
    2724             :     268457992U, // MAQ_S_W_PHL
    2725             :     268457992U, // MAQ_S_W_PHL_MM
    2726             :     268458522U, // MAQ_S_W_PHR
    2727             :     268458522U, // MAQ_S_W_PHR_MM
    2728             :     268454105U, // MAXA_D
    2729             :     268454105U, // MAXA_D_MMR6
    2730             :     268458636U, // MAXA_S
    2731             :     268458636U, // MAXA_S_MMR6
    2732             :     268452979U, // MAXI_S_B
    2733             :     268455119U, // MAXI_S_D
    2734             :     268456627U, // MAXI_S_H
    2735             :     268460695U, // MAXI_S_W
    2736             :     268453194U, // MAXI_U_B
    2737             :     268455586U, // MAXI_U_D
    2738             :     268456915U, // MAXI_U_H
    2739             :     268461163U, // MAXI_U_W
    2740             :     268452560U, // MAX_A_B
    2741             :     268454081U, // MAX_A_D
    2742             :     268456139U, // MAX_A_H
    2743             :     268459761U, // MAX_A_W
    2744             :     268455827U, // MAX_D
    2745             :     268455827U, // MAX_D_MMR6
    2746             :     268459219U, // MAX_S
    2747             :     268453067U, // MAX_S_B
    2748             :     268455239U, // MAX_S_D
    2749             :     268456746U, // MAX_S_H
    2750             :     268459219U, // MAX_S_MMR6
    2751             :     268460876U, // MAX_S_W
    2752             :     268453282U, // MAX_U_B
    2753             :     268455706U, // MAX_U_D
    2754             :     268457013U, // MAX_U_H
    2755             :     268461283U, // MAX_U_W
    2756             :     268451842U, // MFC0
    2757             :     268451842U, // MFC0_MMR6
    2758             :     16457U,     // MFC1
    2759             :     16457U,     // MFC1_D64
    2760             :     16457U,     // MFC1_MM
    2761             :     16457U,     // MFC1_MMR6
    2762             :     268452129U, // MFC2
    2763             :     16673U,     // MFC2_MMR6
    2764             :     268451848U, // MFHC0_MMR6
    2765             :     16463U,     // MFHC1_D32
    2766             :     16463U,     // MFHC1_D32_MM
    2767             :     16463U,     // MFHC1_D64
    2768             :     16463U,     // MFHC1_D64_MM
    2769             :     16679U,     // MFHC2_MMR6
    2770             :     546546U,    // MFHI
    2771             :     546546U,    // MFHI16_MM
    2772             :     546546U,    // MFHI64
    2773             :     22258U,     // MFHI_DSP
    2774             :     22258U,     // MFHI_DSP_MM
    2775             :     546546U,    // MFHI_MM
    2776             :     547046U,    // MFLO
    2777             :     547046U,    // MFLO16_MM
    2778             :     547046U,    // MFLO64
    2779             :     22758U,     // MFLO_DSP
    2780             :     22758U,     // MFLO_DSP_MM
    2781             :     547046U,    // MFLO_MM
    2782             :     26247U,     // MFTACX
    2783             :     268461552U, // MFTC0
    2784             :     26133U,     // MFTC1
    2785             :     550492U,    // MFTDSP
    2786             :     26225U,     // MFTGPR
    2787             :     26110U,     // MFTHC1
    2788             :     26176U,     // MFTHI
    2789             :     26190U,     // MFTLO
    2790             :     268458592U, // MFTR
    2791             :     268454090U, // MINA_D
    2792             :     268454090U, // MINA_D_MMR6
    2793             :     268458628U, // MINA_S
    2794             :     268458628U, // MINA_S_MMR6
    2795             :     268452959U, // MINI_S_B
    2796             :     268455099U, // MINI_S_D
    2797             :     268456607U, // MINI_S_H
    2798             :     268460675U, // MINI_S_W
    2799             :     268453174U, // MINI_U_B
    2800             :     268455566U, // MINI_U_D
    2801             :     268456895U, // MINI_U_H
    2802             :     268461143U, // MINI_U_W
    2803             :     268452541U, // MIN_A_B
    2804             :     268454061U, // MIN_A_D
    2805             :     268456120U, // MIN_A_H
    2806             :     268459741U, // MIN_A_W
    2807             :     268454733U, // MIN_D
    2808             :     268454733U, // MIN_D_MMR6
    2809             :     268458910U, // MIN_S
    2810             :     268452989U, // MIN_S_B
    2811             :     268455129U, // MIN_S_D
    2812             :     268456637U, // MIN_S_H
    2813             :     268458910U, // MIN_S_MMR6
    2814             :     268460715U, // MIN_S_W
    2815             :     268453204U, // MIN_U_B
    2816             :     268455596U, // MIN_U_D
    2817             :     268456925U, // MIN_U_H
    2818             :     268461173U, // MIN_U_W
    2819             :     0U, // MIPSeh_return32
    2820             :     0U, // MIPSeh_return64
    2821             :     268455933U, // MOD
    2822             :     268453729U, // MODSUB
    2823             :     268453729U, // MODSUB_MM
    2824             :     268459421U, // MODU
    2825             :     268459421U, // MODU_MMR6
    2826             :     268455933U, // MOD_MMR6
    2827             :     268452922U, // MOD_S_B
    2828             :     268455062U, // MOD_S_D
    2829             :     268456570U, // MOD_S_H
    2830             :     268460638U, // MOD_S_W
    2831             :     268453137U, // MOD_U_B
    2832             :     268455529U, // MOD_U_D
    2833             :     268456858U, // MOD_U_H
    2834             :     268461106U, // MOD_U_W
    2835             :     20616U,     // MOVE16_MM
    2836             :     16816U,     // MOVE16_MMR6
    2837             :     3817232665U,        // MOVEP_MM
    2838             :     3817232665U,        // MOVEP_MMR6
    2839             :     24126U,     // MOVE_V
    2840             :     268454450U, // MOVF_D32
    2841             :     268454450U, // MOVF_D32_MM
    2842             :     268454450U, // MOVF_D64
    2843             :     268456100U, // MOVF_I
    2844             :     268456100U, // MOVF_I64
    2845             :     268456100U, // MOVF_I_MM
    2846             :     268458814U, // MOVF_S
    2847             :     268458814U, // MOVF_S_MM
    2848             :     268454785U, // MOVN_I64_D64
    2849             :     268458202U, // MOVN_I64_I
    2850             :     268458202U, // MOVN_I64_I64
    2851             :     268458946U, // MOVN_I64_S
    2852             :     268454785U, // MOVN_I_D32
    2853             :     268454785U, // MOVN_I_D32_MM
    2854             :     268454785U, // MOVN_I_D64
    2855             :     268458202U, // MOVN_I_I
    2856             :     268458202U, // MOVN_I_I64
    2857             :     268458202U, // MOVN_I_MM
    2858             :     268458946U, // MOVN_I_S
    2859             :     268458946U, // MOVN_I_S_MM
    2860             :     268455457U, // MOVT_D32
    2861             :     268455457U, // MOVT_D32_MM
    2862             :     268455457U, // MOVT_D64
    2863             :     268459368U, // MOVT_I
    2864             :     268459368U, // MOVT_I64
    2865             :     268459368U, // MOVT_I_MM
    2866             :     268459145U, // MOVT_S
    2867             :     268459145U, // MOVT_S_MM
    2868             :     268455867U, // MOVZ_I64_D64
    2869             :     268461495U, // MOVZ_I64_I
    2870             :     268461495U, // MOVZ_I64_I64
    2871             :     268459246U, // MOVZ_I64_S
    2872             :     268455867U, // MOVZ_I_D32
    2873             :     268455867U, // MOVZ_I_D32_MM
    2874             :     268455867U, // MOVZ_I_D64
    2875             :     268461495U, // MOVZ_I_I
    2876             :     268461495U, // MOVZ_I_I64
    2877             :     268461495U, // MOVZ_I_MM
    2878             :     268459246U, // MOVZ_I_S
    2879             :     268459246U, // MOVZ_I_S_MM
    2880             :     0U, // MSA_FP_EXTEND_D_PSEUDO
    2881             :     0U, // MSA_FP_EXTEND_W_PSEUDO
    2882             :     0U, // MSA_FP_ROUND_D_PSEUDO
    2883             :     0U, // MSA_FP_ROUND_W_PSEUDO
    2884             :     18281U,     // MSUB
    2885             :     285231632U, // MSUBF_D
    2886             :     285231632U, // MSUBF_D_MMR6
    2887             :     285236004U, // MSUBF_S
    2888             :     285236004U, // MSUBF_S_MMR6
    2889             :     285233647U, // MSUBR_Q_H
    2890             :     285237561U, // MSUBR_Q_W
    2891             :     23936U,     // MSUBU
    2892             :     268459392U, // MSUBU_DSP
    2893             :     268459392U, // MSUBU_DSP_MM
    2894             :     23936U,     // MSUBU_MM
    2895             :     285230517U, // MSUBV_B
    2896             :     285232931U, // MSUBV_D
    2897             :     285234248U, // MSUBV_H
    2898             :     285238518U, // MSUBV_W
    2899             :     268454122U, // MSUB_D32
    2900             :     268454122U, // MSUB_D32_MM
    2901             :     268454122U, // MSUB_D64
    2902             :     268453737U, // MSUB_DSP
    2903             :     268453737U, // MSUB_DSP_MM
    2904             :     18281U,     // MSUB_MM
    2905             :     285233618U, // MSUB_Q_H
    2906             :     285237532U, // MSUB_Q_W
    2907             :     268458645U, // MSUB_S
    2908             :     268458645U, // MSUB_S_MM
    2909             :     2208333847U,        // MTC0
    2910             :     2208333847U,        // MTC0_MMR6
    2911             :     10518628U,  // MTC1
    2912             :     10518628U,  // MTC1_D64
    2913             :     10518628U,  // MTC1_MM
    2914             :     10518628U,  // MTC1_MMR6
    2915             :     2208334140U,        // MTC2
    2916             :     10518844U,  // MTC2_MMR6
    2917             :     2208333839U,        // MTHC0_MMR6
    2918             :     10534998U,  // MTHC1_D32
    2919             :     10534998U,  // MTHC1_D32_MM
    2920             :     10534998U,  // MTHC1_D64
    2921             :     10534998U,  // MTHC1_D64_MM
    2922             :     10518830U,  // MTHC2_MMR6
    2923             :     546552U,    // MTHI
    2924             :     546552U,    // MTHI64
    2925             :     10524408U,  // MTHI_DSP
    2926             :     10524408U,  // MTHI_DSP_MM
    2927             :     546552U,    // MTHI_MM
    2928             :     10524960U,  // MTHLIP
    2929             :     10524960U,  // MTHLIP_MM
    2930             :     547059U,    // MTLO
    2931             :     547059U,    // MTLO64
    2932             :     10524915U,  // MTLO_DSP
    2933             :     10524915U,  // MTLO_DSP_MM
    2934             :     547059U,    // MTLO_MM
    2935             :     540707U,    // MTM0
    2936             :     540832U,    // MTM1
    2937             :     541006U,    // MTM2
    2938             :     540713U,    // MTP0
    2939             :     540838U,    // MTP1
    2940             :     541012U,    // MTP2
    2941             :     10528399U,  // MTTACX
    2942             :     2208343543U,        // MTTC0
    2943             :     10528291U,  // MTTC1
    2944             :     550500U,    // MTTDSP
    2945             :     10528377U,  // MTTGPR
    2946             :     10528262U,  // MTTHC1
    2947             :     10528327U,  // MTTHI
    2948             :     10528341U,  // MTTLO
    2949             :     4087388781U,        // MTTR
    2950             :     268457665U, // MUH
    2951             :     268459452U, // MUHU
    2952             :     268459452U, // MUHU_MMR6
    2953             :     268457665U, // MUH_MMR6
    2954             :     268458105U, // MUL
    2955             :     268458005U, // MULEQ_S_W_PHL
    2956             :     268458005U, // MULEQ_S_W_PHL_MM
    2957             :     268458535U, // MULEQ_S_W_PHR
    2958             :     268458535U, // MULEQ_S_W_PHR_MM
    2959             :     268457882U, // MULEU_S_PH_QBL
    2960             :     268457882U, // MULEU_S_PH_QBL_MM
    2961             :     268458437U, // MULEU_S_PH_QBR
    2962             :     268458437U, // MULEU_S_PH_QBR_MM
    2963             :     268458105U, // MULImmMacro
    2964             :     268458234U, // MULOMacro
    2965             :     268459510U, // MULOUMacro
    2966             :     268457425U, // MULQ_RS_PH
    2967             :     268457425U, // MULQ_RS_PH_MM
    2968             :     268460895U, // MULQ_RS_W
    2969             :     268460895U, // MULQ_RS_W_MMR2
    2970             :     268457369U, // MULQ_S_PH
    2971             :     268457369U, // MULQ_S_PH_MMR2
    2972             :     268460754U, // MULQ_S_W
    2973             :     268460754U, // MULQ_S_W_MMR2
    2974             :     268456453U, // MULR_Q_H
    2975             :     268460367U, // MULR_Q_W
    2976             :     268457571U, // MULSAQ_S_W_PH
    2977             :     268457571U, // MULSAQ_S_W_PH_MM
    2978             :     268457546U, // MULSA_W_PH
    2979             :     268457546U, // MULSA_W_PH_MMR2
    2980             :     23891U,     // MULT
    2981             :     268459549U, // MULTU_DSP
    2982             :     268459549U, // MULTU_DSP_MM
    2983             :     268459347U, // MULT_DSP
    2984             :     268459347U, // MULT_DSP_MM
    2985             :     23891U,     // MULT_MM
    2986             :     24093U,     // MULTu
    2987             :     24093U,     // MULTu_MM
    2988             :     268459489U, // MULU
    2989             :     268459489U, // MULU_MMR6
    2990             :     268453337U, // MULV_B
    2991             :     268455759U, // MULV_D
    2992             :     268457068U, // MULV_H
    2993             :     268461346U, // MULV_W
    2994             :     268458105U, // MUL_MM
    2995             :     268458105U, // MUL_MMR6
    2996             :     268457242U, // MUL_PH
    2997             :     268457242U, // MUL_PH_MMR2
    2998             :     268456422U, // MUL_Q_H
    2999             :     268460336U, // MUL_Q_W
    3000             :     268458105U, // MUL_R6
    3001             :     268457337U, // MUL_S_PH
    3002             :     268457337U, // MUL_S_PH_MMR2
    3003             :     546546U,    // Mfhi16
    3004             :     547046U,    // Mflo16
    3005             :     20616U,     // Move32R16
    3006             :     20616U,     // MoveR3216
    3007             :     23891U,     // MultRxRy16
    3008             :     142908755U, // MultRxRyRz16
    3009             :     24093U,     // MultuRxRy16
    3010             :     142908957U, // MultuRxRyRz16
    3011             :     17120U,     // NLOC_B
    3012             :     18683U,     // NLOC_D
    3013             :     20699U,     // NLOC_H
    3014             :     24338U,     // NLOC_W
    3015             :     17128U,     // NLZC_B
    3016             :     18691U,     // NLZC_D
    3017             :     20707U,     // NLZC_H
    3018             :     24346U,     // NLZC_W
    3019             :     268454172U, // NMADD_D32
    3020             :     268454172U, // NMADD_D32_MM
    3021             :     268454172U, // NMADD_D64
    3022             :     268458662U, // NMADD_S
    3023             :     268458662U, // NMADD_S_MM
    3024             :     268454130U, // NMSUB_D32
    3025             :     268454130U, // NMSUB_D32_MM
    3026             :     268454130U, // NMSUB_D64
    3027             :     268458644U, // NMSUB_S
    3028             :     268458644U, // NMSUB_S_MM
    3029             :     0U, // NOP
    3030             :     268458560U, // NOR
    3031             :     268458560U, // NOR64
    3032             :     268452745U, // NORI_B
    3033             :     268458560U, // NORImm
    3034             :     268458560U, // NORImm64
    3035             :     268458560U, // NOR_MM
    3036             :     268458560U, // NOR_MMR6
    3037             :     268459598U, // NOR_V
    3038             :     0U, // NOR_V_D_PSEUDO
    3039             :     0U, // NOR_V_H_PSEUDO
    3040             :     0U, // NOR_V_W_PSEUDO
    3041             :     16912U,     // NOT16_MM
    3042             :     16912U,     // NOT16_MMR6
    3043             :     20650U,     // NegRxRy16
    3044             :     23907U,     // NotRxRy16
    3045             :     268458561U, // OR
    3046             :     9224705U,   // OR16_MM
    3047             :     9224705U,   // OR16_MMR6
    3048             :     268458561U, // OR64
    3049             :     268452746U, // ORI_B
    3050             :     268457764U, // ORI_MMR6
    3051             :     268458561U, // OR_MM
    3052             :     268458561U, // OR_MMR6
    3053             :     268459599U, // OR_V
    3054             :     0U, // OR_V_D_PSEUDO
    3055             :     0U, // OR_V_H_PSEUDO
    3056             :     0U, // OR_V_W_PSEUDO
    3057             :     268457764U, // ORi
    3058             :     268457764U, // ORi64
    3059             :     268457764U, // ORi_MM
    3060             :     16800321U,  // OrRxRxRy16
    3061             :     268457231U, // PACKRL_PH
    3062             :     268457231U, // PACKRL_PH_MM
    3063             :     10117U,     // PAUSE
    3064             :     10117U,     // PAUSE_MM
    3065             :     10117U,     // PAUSE_MMR6
    3066             :     268453319U, // PCKEV_B
    3067             :     268455733U, // PCKEV_D
    3068             :     268457050U, // PCKEV_H
    3069             :     268461320U, // PCKEV_W
    3070             :     268452599U, // PCKOD_B
    3071             :     268454188U, // PCKOD_D
    3072             :     268456178U, // PCKOD_H
    3073             :     268459843U, // PCKOD_W
    3074             :     17647U,     // PCNT_B
    3075             :     19949U,     // PCNT_D
    3076             :     21326U,     // PCNT_H
    3077             :     25534U,     // PCNT_W
    3078             :     268457195U, // PICK_PH
    3079             :     268457195U, // PICK_PH_MM
    3080             :     268453461U, // PICK_QB
    3081             :     268453461U, // PICK_QB_MM
    3082             :     22830U,     // POP
    3083             :     22457U,     // PRECEQU_PH_QBL
    3084             :     16993U,     // PRECEQU_PH_QBLA
    3085             :     16993U,     // PRECEQU_PH_QBLA_MM
    3086             :     22457U,     // PRECEQU_PH_QBL_MM
    3087             :     23012U,     // PRECEQU_PH_QBR
    3088             :     17031U,     // PRECEQU_PH_QBRA
    3089             :     17031U,     // PRECEQU_PH_QBRA_MM
    3090             :     23012U,     // PRECEQU_PH_QBR_MM
    3091             :     22522U,     // PRECEQ_W_PHL
    3092             :     22522U,     // PRECEQ_W_PHL_MM
    3093             :     23052U,     // PRECEQ_W_PHR
    3094             :     23052U,     // PRECEQ_W_PHR_MM
    3095             :     22442U,     // PRECEU_PH_QBL
    3096             :     16977U,     // PRECEU_PH_QBLA
    3097             :     16977U,     // PRECEU_PH_QBLA_MM
    3098             :     22442U,     // PRECEU_PH_QBL_MM
    3099             :     22997U,     // PRECEU_PH_QBR
    3100             :     17015U,     // PRECEU_PH_QBRA
    3101             :     17015U,     // PRECEU_PH_QBRA_MM
    3102             :     22997U,     // PRECEU_PH_QBR_MM
    3103             :     268457147U, // PRECRQU_S_QB_PH
    3104             :     268457147U, // PRECRQU_S_QB_PH_MM
    3105             :     268459986U, // PRECRQ_PH_W
    3106             :     268459986U, // PRECRQ_PH_W_MM
    3107             :     268457120U, // PRECRQ_QB_PH
    3108             :     268457120U, // PRECRQ_QB_PH_MM
    3109             :     268460017U, // PRECRQ_RS_PH_W
    3110             :     268460017U, // PRECRQ_RS_PH_W_MM
    3111             :     268457134U, // PRECR_QB_PH
    3112             :     268457134U, // PRECR_QB_PH_MMR2
    3113             :     268459970U, // PRECR_SRA_PH_W
    3114             :     268459970U, // PRECR_SRA_PH_W_MMR2
    3115             :     268459999U, // PRECR_SRA_R_PH_W
    3116             :     268459999U, // PRECR_SRA_R_PH_W_MMR2
    3117             :     1937566U,   // PREF
    3118             :     1937437U,   // PREFE
    3119             :     1937437U,   // PREFE_MM
    3120             :     151889234U, // PREFX_MM
    3121             :     1937566U,   // PREF_MM
    3122             :     1937566U,   // PREF_MMR6
    3123             :     1937566U,   // PREF_R6
    3124             :     268455915U, // PREPEND
    3125             :     268455915U, // PREPEND_MMR2
    3126             :     0U, // PseudoCMPU_EQ_QB
    3127             :     0U, // PseudoCMPU_LE_QB
    3128             :     0U, // PseudoCMPU_LT_QB
    3129             :     0U, // PseudoCMP_EQ_PH
    3130             :     0U, // PseudoCMP_LE_PH
    3131             :     0U, // PseudoCMP_LT_PH
    3132             :     16390U,     // PseudoCVT_D32_W
    3133             :     16390U,     // PseudoCVT_D64_L
    3134             :     16390U,     // PseudoCVT_D64_W
    3135             :     16390U,     // PseudoCVT_S_L
    3136             :     16390U,     // PseudoCVT_S_W
    3137             :     0U, // PseudoDMULT
    3138             :     0U, // PseudoDMULTu
    3139             :     0U, // PseudoDSDIV
    3140             :     0U, // PseudoDUDIV
    3141             :     0U, // PseudoIndirectBranch
    3142             :     0U, // PseudoIndirectBranch64
    3143             :     0U, // PseudoIndirectBranch64R6
    3144             :     0U, // PseudoIndirectBranchR6
    3145             :     0U, // PseudoIndirectBranch_MM
    3146             :     0U, // PseudoIndirectBranch_MMR6
    3147             :     0U, // PseudoIndirectHazardBranch
    3148             :     0U, // PseudoIndirectHazardBranch64
    3149             :     0U, // PseudoIndrectHazardBranch64R6
    3150             :     0U, // PseudoIndrectHazardBranchR6
    3151             :     0U, // PseudoMADD
    3152             :     0U, // PseudoMADDU
    3153             :     0U, // PseudoMFHI
    3154             :     0U, // PseudoMFHI64
    3155             :     0U, // PseudoMFLO
    3156             :     0U, // PseudoMFLO64
    3157             :     0U, // PseudoMSUB
    3158             :     0U, // PseudoMSUBU
    3159             :     0U, // PseudoMTLOHI
    3160             :     0U, // PseudoMTLOHI64
    3161             :     0U, // PseudoMTLOHI_DSP
    3162             :     0U, // PseudoMULT
    3163             :     0U, // PseudoMULTu
    3164             :     0U, // PseudoPICK_PH
    3165             :     0U, // PseudoPICK_QB
    3166             :     0U, // PseudoReturn
    3167             :     0U, // PseudoReturn64
    3168             :     0U, // PseudoSDIV
    3169             :     0U, // PseudoSELECTFP_F_D32
    3170             :     0U, // PseudoSELECTFP_F_D64
    3171             :     0U, // PseudoSELECTFP_F_I
    3172             :     0U, // PseudoSELECTFP_F_I64
    3173             :     0U, // PseudoSELECTFP_F_S
    3174             :     0U, // PseudoSELECTFP_T_D32
    3175             :     0U, // PseudoSELECTFP_T_D64
    3176             :     0U, // PseudoSELECTFP_T_I
    3177             :     0U, // PseudoSELECTFP_T_I64
    3178             :     0U, // PseudoSELECTFP_T_S
    3179             :     0U, // PseudoSELECT_D32
    3180             :     0U, // PseudoSELECT_D64
    3181             :     0U, // PseudoSELECT_I
    3182             :     0U, // PseudoSELECT_I64
    3183             :     0U, // PseudoSELECT_S
    3184             :     268455774U, // PseudoTRUNC_W_D
    3185             :     268455774U, // PseudoTRUNC_W_D32
    3186             :     268459167U, // PseudoTRUNC_W_S
    3187             :     0U, // PseudoUDIV
    3188             :     18257U,     // RADDU_W_QB
    3189             :     18257U,     // RADDU_W_QB_MM
    3190             :     41965919U,  // RDDSP
    3191             :     159406431U, // RDDSP_MM
    3192             :     23155U,     // RDHWR
    3193             :     23155U,     // RDHWR64
    3194             :     23155U,     // RDHWR_MM
    3195             :     268458611U, // RDHWR_MMR6
    3196             :     23120U,     // RDPGPR_MMR6
    3197             :     19345U,     // RECIP_D32
    3198             :     19345U,     // RECIP_D32_MM
    3199             :     19345U,     // RECIP_D64
    3200             :     19345U,     // RECIP_D64_MM
    3201             :     23498U,     // RECIP_S
    3202             :     23498U,     // RECIP_S_MM
    3203             :     22030U,     // REPLV_PH
    3204             :     22030U,     // REPLV_PH_MM
    3205             :     18237U,     // REPLV_QB
    3206             :     18237U,     // REPLV_QB_MM
    3207             :     21757U,     // REPL_PH
    3208             :     21757U,     // REPL_PH_MM
    3209             :     167790183U, // REPL_QB
    3210             :     167790183U, // REPL_QB_MM
    3211             :     19958U,     // RINT_D
    3212             :     19958U,     // RINT_D_MMR6
    3213             :     23672U,     // RINT_S
    3214             :     23672U,     // RINT_S_MMR6
    3215             :     268458054U, // ROL
    3216             :     268458054U, // ROLImm
    3217             :     268458566U, // ROR
    3218             :     268458566U, // RORImm
    3219             :     268458599U, // ROTR
    3220             :     268459700U, // ROTRV
    3221             :     268459700U, // ROTRV_MM
    3222             :     268458599U, // ROTR_MM
    3223             :     19154U,     // ROUND_L_D64
    3224             :     19154U,     // ROUND_L_D_MMR6
    3225             :     23390U,     // ROUND_L_S
    3226             :     23390U,     // ROUND_L_S_MMR6
    3227             :     20329U,     // ROUND_W_D32
    3228             :     20329U,     // ROUND_W_D64
    3229             :     20329U,     // ROUND_W_D_MMR6
    3230             :     20329U,     // ROUND_W_MM
    3231             :     23722U,     // ROUND_W_S
    3232             :     23722U,     // ROUND_W_S_MM
    3233             :     23722U,     // ROUND_W_S_MMR6
    3234             :     19986U,     // RSQRT_D32
    3235             :     19986U,     // RSQRT_D32_MM
    3236             :     19986U,     // RSQRT_D64
    3237             :     19986U,     // RSQRT_D64_MM
    3238             :     23680U,     // RSQRT_S
    3239             :     23680U,     // RSQRT_S_MM
    3240             :     0U, // Restore16
    3241             :     0U, // RestoreX16
    3242             :     0U, // RetRA
    3243             :     0U, // RetRA16
    3244             :     268453028U, // SAT_S_B
    3245             :     268455178U, // SAT_S_D
    3246             :     268456696U, // SAT_S_H
    3247             :     268460804U, // SAT_S_W
    3248             :     268453255U, // SAT_U_B
    3249             :     268455657U, // SAT_U_D
    3250             :     268456986U, // SAT_U_H
    3251             :     268461234U, // SAT_U_W
    3252             :     134235997U, // SB
    3253             :     134234500U, // SB16_MM
    3254             :     134234500U, // SB16_MMR6
    3255             :     134235997U, // SB64
    3256             :     134238219U, // SBE
    3257             :     134238219U, // SBE_MM
    3258             :     134235997U, // SB_MM
    3259             :     134235997U, // SB_MMR6
    3260             :     4229144U,   // SC
    3261             :     4229144U,   // SC64
    3262             :     4229144U,   // SC64_R6
    3263             :     4231107U,   // SCD
    3264             :     4231107U,   // SCD_R6
    3265             :     4231184U,   // SCE
    3266             :     4231184U,   // SCE_MM
    3267             :     4229144U,   // SC_MM
    3268             :     4229144U,   // SC_R6
    3269             :     134238210U, // SD
    3270             :     186634U,    // SDBBP
    3271             :     82417U,     // SDBBP16_MM
    3272             :     82417U,     // SDBBP16_MMR6
    3273             :     596234U,    // SDBBP_MM
    3274             :     186634U,    // SDBBP_MMR6
    3275             :     186634U,    // SDBBP_R6
    3276             :     134234172U, // SDC1
    3277             :     134234172U, // SDC164
    3278             :     134234172U, // SDC1_D64_MMR6
    3279             :     134234172U, // SDC1_MM
    3280             :     134234388U, // SDC2
    3281             :     134234388U, // SDC2_MMR6
    3282             :     134234388U, // SDC2_R6
    3283             :     134234473U, // SDC3
    3284             :     26072U,     // SDIV
    3285             :     26072U,     // SDIV_MM
    3286             :     0U, // SDIV_MM_Pseudo
    3287             :     134240206U, // SDL
    3288             :     134243900U, // SDMacro
    3289             :     134240761U, // SDR
    3290             :     3238019197U,        // SDXC1
    3291             :     3238019197U,        // SDXC164
    3292             :     268459656U, // SDivIMacro
    3293             :     268459656U, // SDivMacro
    3294             :     17902U,     // SEB
    3295             :     17902U,     // SEB64
    3296             :     17902U,     // SEB_MM
    3297             :     17902U,     // SEB_MMR6
    3298             :     21645U,     // SEH
    3299             :     21645U,     // SEH64
    3300             :     21645U,     // SEH_MM
    3301             :     21645U,     // SEH_MMR6
    3302             :     268461468U, // SELEQZ
    3303             :     268461468U, // SELEQZ64
    3304             :     268455857U, // SELEQZ_D
    3305             :     268455857U, // SELEQZ_D_MMR6
    3306             :     268461468U, // SELEQZ_MMR6
    3307             :     268459236U, // SELEQZ_S
    3308             :     268459236U, // SELEQZ_S_MMR6
    3309             :     268461441U, // SELNEZ
    3310             :     268461441U, // SELNEZ64
    3311             :     268455840U, // SELNEZ_D
    3312             :     268455840U, // SELNEZ_D_MMR6
    3313             :     268461441U, // SELNEZ_MMR6
    3314             :     268459226U, // SELNEZ_S
    3315             :     268459226U, // SELNEZ_S_MMR6
    3316             :     285231867U, // SEL_D
    3317             :     285231867U, // SEL_D_MMR6
    3318             :     285236103U, // SEL_S
    3319             :     285236103U, // SEL_S_MMR6
    3320             :     268458403U, // SEQ
    3321             :     268461676U, // SEQIMacro
    3322             :     268461676U, // SEQMacro
    3323             :     268457751U, // SEQi
    3324             :     134239932U, // SH
    3325             :     134234552U, // SH16_MM
    3326             :     134234552U, // SH16_MMR6
    3327             :     134239932U, // SH64
    3328             :     134238266U, // SHE
    3329             :     134238266U, // SHE_MM
    3330             :     268452627U, // SHF_B
    3331             :     268456206U, // SHF_H
    3332             :     268459955U, // SHF_W
    3333             :     22764U,     // SHILO
    3334             :     24219U,     // SHILOV
    3335             :     24219U,     // SHILOV_MM
    3336             :     22764U,     // SHILO_MM
    3337             :     268457476U, // SHLLV_PH
    3338             :     268457476U, // SHLLV_PH_MM
    3339             :     268453683U, // SHLLV_QB
    3340             :     268453683U, // SHLLV_QB_MM
    3341             :     268457413U, // SHLLV_S_PH
    3342             :     268457413U, // SHLLV_S_PH_MM
    3343             :     268460865U, // SHLLV_S_W
    3344             :     268460865U, // SHLLV_S_W_MM
    3345             :     268457204U, // SHLL_PH
    3346             :     268457204U, // SHLL_PH_MM
    3347             :     268453470U, // SHLL_QB
    3348             :     268453470U, // SHLL_QB_MM
    3349             :     268457326U, // SHLL_S_PH
    3350             :     268457326U, // SHLL_S_PH_MM
    3351             :     268460705U, // SHLL_S_W
    3352             :     268460705U, // SHLL_S_W_MM
    3353             :     268457466U, // SHRAV_PH
    3354             :     268457466U, // SHRAV_PH_MM
    3355             :     268453673U, // SHRAV_QB
    3356             :     268453673U, // SHRAV_QB_MMR2
    3357             :     268457314U, // SHRAV_R_PH
    3358             :     268457314U, // SHRAV_R_PH_MM
    3359             :     268453571U, // SHRAV_R_QB
    3360             :     268453571U, // SHRAV_R_QB_MMR2
    3361             :     268460460U, // SHRAV_R_W
    3362             :     268460460U, // SHRAV_R_W_MM
    3363             :     268457111U, // SHRA_PH
    3364             :     268457111U, // SHRA_PH_MM
    3365             :     268453393U, // SHRA_QB
    3366             :     268453393U, // SHRA_QB_MMR2
    3367             :     268457279U, // SHRA_R_PH
    3368             :     268457279U, // SHRA_R_PH_MM
    3369             :     268453536U, // SHRA_R_QB
    3370             :     268453536U, // SHRA_R_QB_MMR2
    3371             :     268460418U, // SHRA_R_W
    3372             :     268460418U, // SHRA_R_W_MM
    3373             :     268457496U, // SHRLV_PH
    3374             :     268457496U, // SHRLV_PH_MMR2
    3375             :     268453703U, // SHRLV_QB
    3376             :     268453703U, // SHRLV_QB_MM
    3377             :     268457222U, // SHRL_PH
    3378             :     268457222U, // SHRL_PH_MMR2
    3379             :     268453488U, // SHRL_QB
    3380             :     268453488U, // SHRL_QB_MM
    3381             :     134239932U, // SH_MM
    3382             :     134239932U, // SH_MMR6
    3383             :     1627407146U,        // SLDI_B
    3384             :     1627408970U,        // SLDI_D
    3385             :     1627410725U,        // SLDI_H
    3386             :     1627414555U,        // SLDI_W
    3387             :     1627407088U,        // SLD_B
    3388             :     1627408677U,        // SLD_D
    3389             :     1627410667U,        // SLD_H
    3390             :     1627414332U,        // SLD_W
    3391             :     268458048U, // SLL
    3392             :     268452309U, // SLL16_MM
    3393             :     268452309U, // SLL16_MMR6
    3394             :     22592U,     // SLL64_32
    3395             :     22592U,     // SLL64_64
    3396             :     268452684U, // SLLI_B
    3397             :     268454491U, // SLLI_D
    3398             :     268456246U, // SLLI_H
    3399             :     268460076U, // SLLI_W
    3400             :     268459662U, // SLLV
    3401             :     268459662U, // SLLV_MM
    3402             :     268452833U, // SLL_B
    3403             :     268454675U, // SLL_D
    3404             :     268456362U, // SLL_H
    3405             :     268458048U, // SLL_MM
    3406             :     268458048U, // SLL_MMR6
    3407             :     268460218U, // SLL_W
    3408             :     268459336U, // SLT
    3409             :     268459336U, // SLT64
    3410             :     268459336U, // SLTImm64
    3411             :     268459536U, // SLTUImm64
    3412             :     268459336U, // SLT_MM
    3413             :     268457775U, // SLTi
    3414             :     268457775U, // SLTi64
    3415             :     268457775U, // SLTi_MM
    3416             :     268459473U, // SLTiu
    3417             :     268459473U, // SLTiu64
    3418             :     268459473U, // SLTiu_MM
    3419             :     268459536U, // SLTu
    3420             :     268459536U, // SLTu64
    3421             :     268459536U, // SLTu_MM
    3422             :     268456026U, // SNE
    3423             :     268457696U, // SNEi
    3424             :     0U, // SNZ_B_PSEUDO
    3425             :     0U, // SNZ_D_PSEUDO
    3426             :     0U, // SNZ_H_PSEUDO
    3427             :     0U, // SNZ_V_PSEUDO
    3428             :     0U, // SNZ_W_PSEUDO
    3429             :     1610630051U,        // SPLATI_B
    3430             :     1610631842U,        // SPLATI_D
    3431             :     1610633597U,        // SPLATI_H
    3432             :     1610637427U,        // SPLATI_W
    3433             :     1610630366U,        // SPLAT_B
    3434             :     1610632555U,        // SPLAT_D
    3435             :     1610634045U,        // SPLAT_H
    3436             :     1610638219U,        // SPLAT_W
    3437             :     268452505U, // SRA
    3438             :     268452642U, // SRAI_B
    3439             :     268454466U, // SRAI_D
    3440             :     268456221U, // SRAI_H
    3441             :     268460051U, // SRAI_W
    3442             :     268452718U, // SRARI_B
    3443             :     268454525U, // SRARI_D
    3444             :     268456280U, // SRARI_H
    3445             :     268460110U, // SRARI_W
    3446             :     268452871U, // SRAR_B
    3447             :     268454914U, // SRAR_D
    3448             :     268456477U, // SRAR_H
    3449             :     268460482U, // SRAR_W
    3450             :     268459641U, // SRAV
    3451             :     268459641U, // SRAV_MM
    3452             :     268452569U, // SRA_B
    3453             :     268454098U, // SRA_D
    3454             :     268456148U, // SRA_H
    3455             :     268452505U, // SRA_MM
    3456             :     268459770U, // SRA_W
    3457             :     268458066U, // SRL
    3458             :     268452316U, // SRL16_MM
    3459             :     268452316U, // SRL16_MMR6
    3460             :     268452692U, // SRLI_B
    3461             :     268454499U, // SRLI_D
    3462             :     268456254U, // SRLI_H
    3463             :     268460084U, // SRLI_W
    3464             :     268452736U, // SRLRI_B
    3465             :     268454543U, // SRLRI_D
    3466             :     268456298U, // SRLRI_H
    3467             :     268460128U, // SRLRI_W
    3468             :     268452887U, // SRLR_B
    3469             :     268454930U, // SRLR_D
    3470             :     268456493U, // SRLR_H
    3471             :     268460498U, // SRLR_W
    3472             :     268459669U, // SRLV
    3473             :     268459669U, // SRLV_MM
    3474             :     268452840U, // SRL_B
    3475             :     268454700U, // SRL_D
    3476             :     268456369U, // SRL_H
    3477             :     268458066U, // SRL_MM
    3478             :     268460243U, // SRL_W
    3479             :     10160U,     // SSNOP
    3480             :     10160U,     // SSNOP_MM
    3481             :     10160U,     // SSNOP_MMR6
    3482             :     134234118U, // STORE_ACC128
    3483             :     134234118U, // STORE_ACC64
    3484             :     134234118U, // STORE_ACC64DSP
    3485             :     134240590U, // STORE_CCOND_DSP
    3486             :     134235393U, // ST_B
    3487             :     134237723U, // ST_D
    3488             :     0U, // ST_F16
    3489             :     134239072U, // ST_H
    3490             :     134243308U, // ST_W
    3491             :     268453732U, // SUB
    3492             :     268457175U, // SUBQH_PH
    3493             :     268457175U, // SUBQH_PH_MMR2
    3494             :     268457290U, // SUBQH_R_PH
    3495             :     268457290U, // SUBQH_R_PH_MMR2
    3496             :     268460428U, // SUBQH_R_W
    3497             :     268460428U, // SUBQH_R_W_MMR2
    3498             :     268460033U, // SUBQH_W
    3499             :     268460033U, // SUBQH_W_MMR2
    3500             :     268457250U, // SUBQ_PH
    3501             :     268457250U, // SUBQ_PH_MM
    3502             :     268457347U, // SUBQ_S_PH
    3503             :     268457347U, // SUBQ_S_PH_MM
    3504             :     268460734U, // SUBQ_S_W
    3505             :     268460734U, // SUBQ_S_W_MM
    3506             :     268453243U, // SUBSUS_U_B
    3507             :     268455645U, // SUBSUS_U_D
    3508             :     268456974U, // SUBSUS_U_H
    3509             :     268461222U, // SUBSUS_U_W
    3510             :     268453046U, // SUBSUU_S_B
    3511             :     268455218U, // SUBSUU_S_D
    3512             :     268456714U, // SUBSUU_S_H
    3513             :     268460844U, // SUBSUU_S_W
    3514             :     268453008U, // SUBS_S_B
    3515             :     268455158U, // SUBS_S_D
    3516             :     268456676U, // SUBS_S_H
    3517             :     268460784U, // SUBS_S_W
    3518             :     268453223U, // SUBS_U_B
    3519             :     268455625U, // SUBS_U_D
    3520             :     268456954U, // SUBS_U_H
    3521             :     268461202U, // SUBS_U_W
    3522             :     268452382U, // SUBU16_MM
    3523             :     268452382U, // SUBU16_MMR6
    3524             :     268453441U, // SUBUH_QB
    3525             :     268453441U, // SUBUH_QB_MMR2
    3526             :     268453547U, // SUBUH_R_QB
    3527             :     268453547U, // SUBUH_R_QB_MMR2
    3528             :     268459386U, // SUBU_MMR6
    3529             :     268457448U, // SUBU_PH
    3530             :     268457448U, // SUBU_PH_MMR2
    3531             :     268453655U, // SUBU_QB
    3532             :     268453655U, // SUBU_QB_MM
    3533             :     268457391U, // SUBU_S_PH
    3534             :     268457391U, // SUBU_S_PH_MMR2
    3535             :     268453594U, // SUBU_S_QB
    3536             :     268453594U, // SUBU_S_QB_MM
    3537             :     268452790U, // SUBVI_B
    3538             :     268454581U, // SUBVI_D
    3539             :     268456336U, // SUBVI_H
    3540             :     268460166U, // SUBVI_W
    3541             :     268453302U, // SUBV_B
    3542             :     268455716U, // SUBV_D
    3543             :     268457033U, // SUBV_H
    3544             :     268461303U, // SUBV_W
    3545             :     268453732U, // SUB_MM
    3546             :     268453732U, // SUB_MMR6
    3547             :     268459386U, // SUBu
    3548             :     268459386U, // SUBu_MM
    3549             :     3238019211U,        // SUXC1
    3550             :     3238019211U,        // SUXC164
    3551             :     3238019211U,        // SUXC1_MM
    3552             :     134243662U, // SW
    3553             :     134234683U, // SW16_MM
    3554             :     134234683U, // SW16_MMR6
    3555             :     134243662U, // SW64
    3556             :     134234224U, // SWC1
    3557             :     134234224U, // SWC1_MM
    3558             :     134234440U, // SWC2
    3559             :     134234440U, // SWC2_MMR6
    3560             :     134234440U, // SWC2_R6
    3561             :     134234485U, // SWC3
    3562             :     134243662U, // SWDSP
    3563             :     134243662U, // SWDSP_MM
    3564             :     134238355U, // SWE
    3565             :     134238355U, // SWE_MM
    3566             :     134240401U, // SWL
    3567             :     134240401U, // SWL64
    3568             :     134238287U, // SWLE
    3569             :     134238287U, // SWLE_MM
    3570             :     134240401U, // SWL_MM
    3571             :     3817962U,   // SWM16_MM
    3572             :     3817962U,   // SWM16_MMR6
    3573             :     3817710U,   // SWM32_MM
    3574             :     3823813U,   // SWM_MM
    3575             :     170393U,    // SWP_MM
    3576             :     170393U,    // SWP_MMR6
    3577             :     134240895U, // SWR
    3578             :     134240895U, // SWR64
    3579             :     134238326U, // SWRE
    3580             :     134238326U, // SWRE_MM
    3581             :     134240895U, // SWR_MM
    3582             :     134243662U, // SWSP_MM
    3583             :     134243662U, // SWSP_MMR6
    3584             :     3238019225U,        // SWXC1
    3585             :     3238019225U,        // SWXC1_MM
    3586             :     134243662U, // SW_MM
    3587             :     134243662U, // SW_MMR6
    3588             :     206378U,    // SYNC
    3589             :     218822U,    // SYNCI
    3590             :     218822U,    // SYNCI_MM
    3591             :     218822U,    // SYNCI_MMR6
    3592             :     206378U,    // SYNC_MM
    3593             :     198610U,    // SYNC_MMR6
    3594             :     186404U,    // SYSCALL
    3595             :     596004U,    // SYSCALL_MM
    3596             :     0U, // SZ_B_PSEUDO
    3597             :     0U, // SZ_D_PSEUDO
    3598             :     0U, // SZ_H_PSEUDO
    3599             :     0U, // SZ_V_PSEUDO
    3600             :     0U, // SZ_W_PSEUDO
    3601             :     0U, // Save16
    3602             :     0U, // SaveX16
    3603             :     134235997U, // SbRxRyOffMemX16
    3604             :     550333U,    // SebRx16
    3605             :     550339U,    // SehRx16
    3606             :     4695446U,   // SelBeqZ
    3607             :     4695419U,   // SelBneZ
    3608             :     444832040U, // SelTBteqZCmp
    3609             :     444831505U, // SelTBteqZCmpi
    3610             :     444833096U, // SelTBteqZSlt
    3611             :     444831535U, // SelTBteqZSlti
    3612             :     444833233U, // SelTBteqZSltiu
    3613             :     444833296U, // SelTBteqZSltu
    3614             :     713267496U, // SelTBtneZCmp
    3615             :     713266961U, // SelTBtneZCmpi
    3616             :     713268552U, // SelTBtneZSlt
    3617             :     713266991U, // SelTBtneZSlti
    3618             :     713268689U, // SelTBtneZSltiu
    3619             :     713268752U, // SelTBtneZSltu
    3620             :     134239932U, // ShRxRyOffMemX16
    3621             :     268458048U, // SllX16
    3622             :     16801422U,  // SllvRxRy16
    3623             :     184851784U, // SltCCRxRy16
    3624             :     23880U,     // SltRxRy16
    3625             :     184850223U, // SltiCCRxImmX16
    3626             :     1879070511U,        // SltiRxImm16
    3627             :     22319U,     // SltiRxImmX16
    3628             :     184851921U, // SltiuCCRxImmX16
    3629             :     1879072209U,        // SltiuRxImm16
    3630             :     24017U,     // SltiuRxImmX16
    3631             :     184851984U, // SltuCCRxRy16
    3632             :     24080U,     // SltuRxRy16
    3633             :     184851984U, // SltuRxRyRz16
    3634             :     268452505U, // SraX16
    3635             :     16801401U,  // SravRxRy16
    3636             :     268458066U, // SrlX16
    3637             :     16801429U,  // SrlvRxRy16
    3638             :     268459386U, // SubuRxRyRz16
    3639             :     134243662U, // SwRxRyOffMemX16
    3640             :     134243662U, // SwRxSpImmX16
    3641             :     0U, // TAILCALL
    3642             :     0U, // TAILCALL64R6REG
    3643             :     0U, // TAILCALLHB64R6REG
    3644             :     0U, // TAILCALLHBR6REG
    3645             :     0U, // TAILCALLR6REG
    3646             :     0U, // TAILCALLREG
    3647             :     0U, // TAILCALLREG64
    3648             :     0U, // TAILCALLREGHB
    3649             :     0U, // TAILCALLREGHB64
    3650             :     0U, // TAILCALLREG_MM
    3651             :     0U, // TAILCALLREG_MMR6
    3652             :     0U, // TAILCALL_MM
    3653             :     0U, // TAILCALL_MMR6
    3654             :     268458408U, // TEQ
    3655             :     22301U,     // TEQI
    3656             :     22301U,     // TEQI_MM
    3657             :     268458408U, // TEQ_MM
    3658             :     268455977U, // TGE
    3659             :     22234U,     // TGEI
    3660             :     24010U,     // TGEIU
    3661             :     24010U,     // TGEIU_MM
    3662             :     22234U,     // TGEI_MM
    3663             :     268459433U, // TGEU
    3664             :     268459433U, // TGEU_MM
    3665             :     268455977U, // TGE_MM
    3666             :     10188U,     // TLBINV
    3667             :     10123U,     // TLBINVF
    3668             :     10123U,     // TLBINVF_MMR6
    3669             :     10188U,     // TLBINV_MMR6
    3670             :     10155U,     // TLBP
    3671             :     10155U,     // TLBP_MM
    3672             :     10166U,     // TLBR
    3673             :     10166U,     // TLBR_MM
    3674             :     10131U,     // TLBWI
    3675             :     10131U,     // TLBWI_MM
    3676             :     10171U,     // TLBWR
    3677             :     10171U,     // TLBWR_MM
    3678             :     268459341U, // TLT
    3679             :     22325U,     // TLTI
    3680             :     24024U,     // TLTIU_MM
    3681             :     22325U,     // TLTI_MM
    3682             :     268459542U, // TLTU
    3683             :     268459542U, // TLTU_MM
    3684             :     268459341U, // TLT_MM
    3685             :     268456031U, // TNE
    3686             :     22246U,     // TNEI
    3687             :     22246U,     // TNEI_MM
    3688             :     268456031U, // TNE_MM
    3689             :     0U, // TRAP
    3690             :     19143U,     // TRUNC_L_D64
    3691             :     19143U,     // TRUNC_L_D_MMR6
    3692             :     23379U,     // TRUNC_L_S
    3693             :     23379U,     // TRUNC_L_S_MMR6
    3694             :     20318U,     // TRUNC_W_D32
    3695             :     20318U,     // TRUNC_W_D64
    3696             :     20318U,     // TRUNC_W_D_MMR6
    3697             :     20318U,     // TRUNC_W_MM
    3698             :     23711U,     // TRUNC_W_S
    3699             :     23711U,     // TRUNC_W_S_MM
    3700             :     23711U,     // TRUNC_W_S_MMR6
    3701             :     24024U,     // TTLTIU
    3702             :     26058U,     // UDIV
    3703             :     26058U,     // UDIV_MM
    3704             :     0U, // UDIV_MM_Pseudo
    3705             :     268459564U, // UDivIMacro
    3706             :     268459564U, // UDivMacro
    3707             :     134239378U, // Ulh
    3708             :     134241717U, // Ulhu
    3709             :     134243656U, // Ulw
    3710             :     134239931U, // Ush
    3711             :     134243661U, // Usw
    3712             :     268459487U, // V3MULU
    3713             :     268451869U, // VMM0
    3714             :     268459502U, // VMULU
    3715             :     285229842U, // VSHF_B
    3716             :     285231650U, // VSHF_D
    3717             :     285233421U, // VSHF_H
    3718             :     285237170U, // VSHF_W
    3719             :     10183U,     // WAIT
    3720             :     597309U,    // WAIT_MM
    3721             :     597309U,    // WAIT_MMR6
    3722             :     41965926U,  // WRDSP
    3723             :     159406438U, // WRDSP_MM
    3724             :     23128U,     // WRPGPR_MMR6
    3725             :     21639U,     // WSBH
    3726             :     21639U,     // WSBH_MM
    3727             :     21639U,     // WSBH_MMR6
    3728             :     268458571U, // XOR
    3729             :     9224704U,   // XOR16_MM
    3730             :     9224704U,   // XOR16_MMR6
    3731             :     268458571U, // XOR64
    3732             :     268452753U, // XORI_B
    3733             :     268457763U, // XORI_MMR6
    3734             :     268458571U, // XOR_MM
    3735             :     268458571U, // XOR_MMR6
    3736             :     268459605U, // XOR_V
    3737             :     0U, // XOR_V_D_PSEUDO
    3738             :     0U, // XOR_V_H_PSEUDO
    3739             :     0U, // XOR_V_W_PSEUDO
    3740             :     268457763U, // XORi
    3741             :     268457763U, // XORi64
    3742             :     268457763U, // XORi_MM
    3743             :     16800331U,  // XorRxRxRy16
    3744             :     20442U,     // YIELD
    3745             :   };
    3746             : 
    3747             :   static const uint16_t OpInfo1[] = {
    3748             :     0U, // PHI
    3749             :     0U, // INLINEASM
    3750             :     0U, // CFI_INSTRUCTION
    3751             :     0U, // EH_LABEL
    3752             :     0U, // GC_LABEL
    3753             :     0U, // ANNOTATION_LABEL
    3754             :     0U, // KILL
    3755             :     0U, // EXTRACT_SUBREG
    3756             :     0U, // INSERT_SUBREG
    3757             :     0U, // IMPLICIT_DEF
    3758             :     0U, // SUBREG_TO_REG
    3759             :     0U, // COPY_TO_REGCLASS
    3760             :     0U, // DBG_VALUE
    3761             :     0U, // REG_SEQUENCE
    3762             :     0U, // COPY
    3763             :     0U, // BUNDLE
    3764             :     0U, // LIFETIME_START
    3765             :     0U, // LIFETIME_END
    3766             :     0U, // STACKMAP
    3767             :     0U, // FENTRY_CALL
    3768             :     0U, // PATCHPOINT
    3769             :     0U, // LOAD_STACK_GUARD
    3770             :     0U, // STATEPOINT
    3771             :     0U, // LOCAL_ESCAPE
    3772             :     0U, // FAULTING_OP
    3773             :     0U, // PATCHABLE_OP
    3774             :     0U, // PATCHABLE_FUNCTION_ENTER
    3775             :     0U, // PATCHABLE_RET
    3776             :     0U, // PATCHABLE_FUNCTION_EXIT
    3777             :     0U, // PATCHABLE_TAIL_CALL
    3778             :     0U, // PATCHABLE_EVENT_CALL
    3779             :     0U, // G_ADD
    3780             :     0U, // G_SUB
    3781             :     0U, // G_MUL
    3782             :     0U, // G_SDIV
    3783             :     0U, // G_UDIV
    3784             :     0U, // G_SREM
    3785             :     0U, // G_UREM
    3786             :     0U, // G_AND
    3787             :     0U, // G_OR
    3788             :     0U, // G_XOR
    3789             :     0U, // G_IMPLICIT_DEF
    3790             :     0U, // G_PHI
    3791             :     0U, // G_FRAME_INDEX
    3792             :     0U, // G_GLOBAL_VALUE
    3793             :     0U, // G_EXTRACT
    3794             :     0U, // G_UNMERGE_VALUES
    3795             :     0U, // G_INSERT
    3796             :     0U, // G_MERGE_VALUES
    3797             :     0U, // G_PTRTOINT
    3798             :     0U, // G_INTTOPTR
    3799             :     0U, // G_BITCAST
    3800             :     0U, // G_LOAD
    3801             :     0U, // G_STORE
    3802             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
    3803             :     0U, // G_ATOMIC_CMPXCHG
    3804             :     0U, // G_ATOMICRMW_XCHG
    3805             :     0U, // G_ATOMICRMW_ADD
    3806             :     0U, // G_ATOMICRMW_SUB
    3807             :     0U, // G_ATOMICRMW_AND
    3808             :     0U, // G_ATOMICRMW_NAND
    3809             :     0U, // G_ATOMICRMW_OR
    3810             :     0U, // G_ATOMICRMW_XOR
    3811             :     0U, // G_ATOMICRMW_MAX
    3812             :     0U, // G_ATOMICRMW_MIN
    3813             :     0U, // G_ATOMICRMW_UMAX
    3814             :     0U, // G_ATOMICRMW_UMIN
    3815             :     0U, // G_BRCOND
    3816             :     0U, // G_BRINDIRECT
    3817             :     0U, // G_INTRINSIC
    3818             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
    3819             :     0U, // G_ANYEXT
    3820             :     0U, // G_TRUNC
    3821             :     0U, // G_CONSTANT
    3822             :     0U, // G_FCONSTANT
    3823             :     0U, // G_VASTART
    3824             :     0U, // G_VAARG
    3825             :     0U, // G_SEXT
    3826             :     0U, // G_ZEXT
    3827             :     0U, // G_SHL
    3828             :     0U, // G_LSHR
    3829             :     0U, // G_ASHR
    3830             :     0U, // G_ICMP
    3831             :     0U, // G_FCMP
    3832             :     0U, // G_SELECT
    3833             :     0U, // G_UADDE
    3834             :     0U, // G_USUBE
    3835             :     0U, // G_SADDO
    3836             :     0U, // G_SSUBO
    3837             :     0U, // G_UMULO
    3838             :     0U, // G_SMULO
    3839             :     0U, // G_UMULH
    3840             :     0U, // G_SMULH
    3841             :     0U, // G_FADD
    3842             :     0U, // G_FSUB
    3843             :     0U, // G_FMUL
    3844             :     0U, // G_FMA
    3845             :     0U, // G_FDIV
    3846             :     0U, // G_FREM
    3847             :     0U, // G_FPOW
    3848             :     0U, // G_FEXP
    3849             :     0U, // G_FEXP2
    3850             :     0U, // G_FLOG
    3851             :     0U, // G_FLOG2
    3852             :     0U, // G_FNEG
    3853             :     0U, // G_FPEXT
    3854             :     0U, // G_FPTRUNC
    3855             :     0U, // G_FPTOSI
    3856             :     0U, // G_FPTOUI
    3857             :     0U, // G_SITOFP
    3858             :     0U, // G_UITOFP
    3859             :     0U, // G_GEP
    3860             :     0U, // G_PTR_MASK
    3861             :     0U, // G_BR
    3862             :     0U, // G_INSERT_VECTOR_ELT
    3863             :     0U, // G_EXTRACT_VECTOR_ELT
    3864             :     0U, // G_SHUFFLE_VECTOR
    3865             :     0U, // G_BSWAP
    3866             :     0U, // ABSMacro
    3867             :     0U, // ABSQ_S_PH
    3868             :     0U, // ABSQ_S_PH_MM
    3869             :     0U, // ABSQ_S_QB
    3870             :     0U, // ABSQ_S_QB_MMR2
    3871             :     0U, // ABSQ_S_W
    3872             :     0U, // ABSQ_S_W_MM
    3873             :     0U, // ADD
    3874             :     0U, // ADDIUPC
    3875             :     0U, // ADDIUPC_MM
    3876             :     0U, // ADDIUPC_MMR6
    3877             :     0U, // ADDIUR1SP_MM
    3878             :     0U, // ADDIUR2_MM
    3879             :     0U, // ADDIUS5_MM
    3880             :     0U, // ADDIUSP_MM
    3881             :     0U, // ADDIU_MMR6
    3882             :     0U, // ADDQH_PH
    3883             :     0U, // ADDQH_PH_MMR2
    3884             :     0U, // ADDQH_R_PH
    3885             :     0U, // ADDQH_R_PH_MMR2
    3886             :     0U, // ADDQH_R_W
    3887             :     0U, // ADDQH_R_W_MMR2
    3888             :     0U, // ADDQH_W
    3889             :     0U, // ADDQH_W_MMR2
    3890             :     0U, // ADDQ_PH
    3891             :     0U, // ADDQ_PH_MM
    3892             :     0U, // ADDQ_S_PH
    3893             :     0U, // ADDQ_S_PH_MM
    3894             :     0U, // ADDQ_S_W
    3895             :     0U, // ADDQ_S_W_MM
    3896             :     0U, // ADDSC
    3897             :     0U, // ADDSC_MM
    3898             :     0U, // ADDS_A_B
    3899             :     0U, // ADDS_A_D
    3900             :     0U, // ADDS_A_H
    3901             :     0U, // ADDS_A_W
    3902             :     0U, // ADDS_S_B
    3903             :     0U, // ADDS_S_D
    3904             :     0U, // ADDS_S_H
    3905             :     0U, // ADDS_S_W
    3906             :     0U, // ADDS_U_B
    3907             :     0U, // ADDS_U_D
    3908             :     0U, // ADDS_U_H
    3909             :     0U, // ADDS_U_W
    3910             :     0U, // ADDU16_MM
    3911             :     0U, // ADDU16_MMR6
    3912             :     0U, // ADDUH_QB
    3913             :     0U, // ADDUH_QB_MMR2
    3914             :     0U, // ADDUH_R_QB
    3915             :     0U, // ADDUH_R_QB_MMR2
    3916             :     0U, // ADDU_MMR6
    3917             :     0U, // ADDU_PH
    3918             :     0U, // ADDU_PH_MMR2
    3919             :     0U, // ADDU_QB
    3920             :     0U, // ADDU_QB_MM
    3921             :     0U, // ADDU_S_PH
    3922             :     0U, // ADDU_S_PH_MMR2
    3923             :     0U, // ADDU_S_QB
    3924             :     0U, // ADDU_S_QB_MM
    3925             :     2U, // ADDVI_B
    3926             :     2U, // ADDVI_D
    3927             :     2U, // ADDVI_H
    3928             :     2U, // ADDVI_W
    3929             :     0U, // ADDV_B
    3930             :     0U, // ADDV_D
    3931             :     0U, // ADDV_H
    3932             :     0U, // ADDV_W
    3933             :     0U, // ADDWC
    3934             :     0U, // ADDWC_MM
    3935             :     0U, // ADD_A_B
    3936             :     0U, // ADD_A_D
    3937             :     0U, // ADD_A_H
    3938             :     0U, // ADD_A_W
    3939             :     0U, // ADD_MM
    3940             :     0U, // ADD_MMR6
    3941             :     0U, // ADDi
    3942             :     0U, // ADDi_MM
    3943             :     0U, // ADDiu
    3944             :     0U, // ADDiu_MM
    3945             :     0U, // ADDu
    3946             :     0U, // ADDu_MM
    3947             :     0U, // ADJCALLSTACKDOWN
    3948             :     0U, // ADJCALLSTACKUP
    3949             :     64U,        // ALIGN
    3950             :     64U,        // ALIGN_MMR6
    3951             :     0U, // ALUIPC
    3952             :     0U, // ALUIPC_MMR6
    3953             :     0U, // AND
    3954             :     0U, // AND16_MM
    3955             :     0U, // AND16_MMR6
    3956             :     0U, // AND64
    3957             :     0U, // ANDI16_MM
    3958             :     0U, // ANDI16_MMR6
    3959             :     4U, // ANDI_B
    3960             :     6U, // ANDI_MMR6
    3961             :     0U, // AND_MM
    3962             :     0U, // AND_MMR6
    3963             :     0U, // AND_V
    3964             :     0U, // AND_V_D_PSEUDO
    3965             :     0U, // AND_V_H_PSEUDO
    3966             :     0U, // AND_V_W_PSEUDO
    3967             :     6U, // ANDi
    3968             :     6U, // ANDi64
    3969             :     6U, // ANDi_MM
    3970             :     2U, // APPEND
    3971             :     2U, // APPEND_MMR2
    3972             :     0U, // ASUB_S_B
    3973             :     0U, // ASUB_S_D
    3974             :     0U, // ASUB_S_H
    3975             :     0U, // ASUB_S_W
    3976             :     0U, // ASUB_U_B
    3977             :     0U, // ASUB_U_D
    3978             :     0U, // ASUB_U_H
    3979             :     0U, // ASUB_U_W
    3980             :     0U, // ATOMIC_CMP_SWAP_I16
    3981             :     0U, // ATOMIC_CMP_SWAP_I32
    3982             :     0U, // ATOMIC_CMP_SWAP_I64
    3983             :     0U, // ATOMIC_CMP_SWAP_I8
    3984             :     0U, // ATOMIC_LOAD_ADD_I16
    3985             :     0U, // ATOMIC_LOAD_ADD_I32
    3986             :     0U, // ATOMIC_LOAD_ADD_I64
    3987             :     0U, // ATOMIC_LOAD_ADD_I8
    3988             :     0U, // ATOMIC_LOAD_AND_I16
    3989             :     0U, // ATOMIC_LOAD_AND_I32
    3990             :     0U, // ATOMIC_LOAD_AND_I64
    3991             :     0U, // ATOMIC_LOAD_AND_I8
    3992             :     0U, // ATOMIC_LOAD_NAND_I16
    3993             :     0U, // ATOMIC_LOAD_NAND_I32
    3994             :     0U, // ATOMIC_LOAD_NAND_I64
    3995             :     0U, // ATOMIC_LOAD_NAND_I8
    3996             :     0U, // ATOMIC_LOAD_OR_I16
    3997             :     0U, // ATOMIC_LOAD_OR_I32
    3998             :     0U, // ATOMIC_LOAD_OR_I64
    3999             :     0U, // ATOMIC_LOAD_OR_I8
    4000             :     0U, // ATOMIC_LOAD_SUB_I16
    4001             :     0U, // ATOMIC_LOAD_SUB_I32
    4002             :     0U, // ATOMIC_LOAD_SUB_I64
    4003             :     0U, // ATOMIC_LOAD_SUB_I8
    4004             :     0U, // ATOMIC_LOAD_XOR_I16
    4005             :     0U, // ATOMIC_LOAD_XOR_I32
    4006             :     0U, // ATOMIC_LOAD_XOR_I64
    4007             :     0U, // ATOMIC_LOAD_XOR_I8
    4008             :     0U, // ATOMIC_SWAP_I16
    4009             :     0U, // ATOMIC_SWAP_I32
    4010             :     0U, // ATOMIC_SWAP_I64
    4011             :     0U, // ATOMIC_SWAP_I8
    4012             :     6U, // AUI
    4013             :     0U, // AUIPC
    4014             :     0U, // AUIPC_MMR6
    4015             :     6U, // AUI_MMR6
    4016             :     0U, // AVER_S_B
    4017             :     0U, // AVER_S_D
    4018             :     0U, // AVER_S_H
    4019             :     0U, // AVER_S_W
    4020             :     0U, // AVER_U_B
    4021             :     0U, // AVER_U_D
    4022             :     0U, // AVER_U_H
    4023             :     0U, // AVER_U_W
    4024             :     0U, // AVE_S_B
    4025             :     0U, // AVE_S_D
    4026             :     0U, // AVE_S_H
    4027             :     0U, // AVE_S_W
    4028             :     0U, // AVE_U_B
    4029             :     0U, // AVE_U_D
    4030             :     0U, // AVE_U_H
    4031             :     0U, // AVE_U_W
    4032             :     0U, // AddiuRxImmX16
    4033             :     0U, // AddiuRxPcImmX16
    4034             :     0U, // AddiuRxRxImm16
    4035             :     0U, // AddiuRxRxImmX16
    4036             :     0U, // AddiuRxRyOffMemX16
    4037             :     0U, // AddiuSpImm16
    4038             :     0U, // AddiuSpImmX16
    4039             :     0U, // AdduRxRyRz16
    4040             :     0U, // AndRxRxRy16
    4041             :     0U, // B
    4042             :     0U, // B16_MM
    4043             :     0U, // BADDu
    4044             :     0U, // BAL
    4045             :     0U, // BALC
    4046             :     0U, // BALC_MMR6
    4047             :     8U, // BALIGN
    4048             :     8U, // BALIGN_MMR2
    4049             :     0U, // BAL_BR
    4050             :     0U, // BBIT0
    4051             :     0U, // BBIT032
    4052             :     0U, // BBIT1
    4053             :     0U, // BBIT132
    4054             :     0U, // BC
    4055             :     0U, // BC16_MMR6
    4056             :     0U, // BC1EQZ
    4057             :     0U, // BC1EQZC_MMR6
    4058             :     0U, // BC1F
    4059             :     0U, // BC1FL
    4060             :     0U, // BC1F_MM
    4061             :     0U, // BC1NEZ
    4062             :     0U, // BC1NEZC_MMR6
    4063             :     0U, // BC1T
    4064             :     0U, // BC1TL
    4065             :     0U, // BC1T_MM
    4066             :     0U, // BC2EQZ
    4067             :     0U, // BC2EQZC_MMR6
    4068             :     0U, // BC2NEZ
    4069             :     0U, // BC2NEZC_MMR6
    4070             :     10U,        // BCLRI_B
    4071             :     12U,        // BCLRI_D
    4072             :     14U,        // BCLRI_H
    4073             :     2U, // BCLRI_W
    4074             :     0U, // BCLR_B
    4075             :     0U, // BCLR_D
    4076             :     0U, // BCLR_H
    4077             :     0U, // BCLR_W
    4078             :     0U, // BC_MMR6
    4079             :     0U, // BEQ
    4080             :     0U, // BEQ64
    4081             :     0U, // BEQC
    4082             :     0U, // BEQC64
    4083             :     0U, // BEQC_MMR6
    4084             :     0U, // BEQL
    4085             :     0U, // BEQLImmMacro
    4086             :     0U, // BEQZ16_MM
    4087             :     0U, // BEQZALC
    4088             :     0U, // BEQZALC_MMR6
    4089             :     0U, // BEQZC
    4090             :     0U, // BEQZC16_MMR6
    4091             :     0U, // BEQZC64
    4092             :     0U, // BEQZC_MM
    4093             :     0U, // BEQZC_MMR6
    4094             :     0U, // BEQ_MM
    4095             :     0U, // BGE
    4096             :     0U, // BGEC
    4097             :     0U, // BGEC64
    4098             :     0U, // BGEC_MMR6
    4099             :     0U, // BGEImmMacro
    4100             :     0U, // BGEL
    4101             :     0U, // BGELImmMacro
    4102             :     0U, // BGEU
    4103             :     0U, // BGEUC
    4104             :     0U, // BGEUC64
    4105             :     0U, // BGEUC_MMR6
    4106             :     0U, // BGEUImmMacro
    4107             :     0U, // BGEUL
    4108             :     0U, // BGEULImmMacro
    4109             :     0U, // BGEZ
    4110             :     0U, // BGEZ64
    4111             :     0U, // BGEZAL
    4112             :     0U, // BGEZALC
    4113             :     0U, // BGEZALC_MMR6
    4114             :     0U, // BGEZALL
    4115             :     0U, // BGEZALS_MM
    4116             :     0U, // BGEZAL_MM
    4117             :     0U, // BGEZC
    4118             :     0U, // BGEZC64
    4119             :     0U, // BGEZC_MMR6
    4120             :     0U, // BGEZL
    4121             :     0U, // BGEZ_MM
    4122             :     0U, // BGT
    4123             :     0U, // BGTImmMacro
    4124             :     0U, // BGTL
    4125             :     0U, // BGTLImmMacro
    4126             :     0U, // BGTU
    4127             :     0U, // BGTUImmMacro
    4128             :     0U, // BGTUL
    4129             :     0U, // BGTULImmMacro
    4130             :     0U, // BGTZ
    4131             :     0U, // BGTZ64
    4132             :     0U, // BGTZALC
    4133             :     0U, // BGTZALC_MMR6
    4134             :     0U, // BGTZC
    4135             :     0U, // BGTZC64
    4136             :     0U, // BGTZC_MMR6
    4137             :     0U, // BGTZL
    4138             :     0U, // BGTZ_MM
    4139             :     16U,        // BINSLI_B
    4140             :     18U,        // BINSLI_D
    4141             :     20U,        // BINSLI_H
    4142             :     22U,        // BINSLI_W
    4143             :     24U,        // BINSL_B
    4144             :     24U,        // BINSL_D
    4145             :     24U,        // BINSL_H
    4146             :     24U,        // BINSL_W
    4147             :     16U,        // BINSRI_B
    4148             :     18U,        // BINSRI_D
    4149             :     20U,        // BINSRI_H
    4150             :     22U,        // BINSRI_W
    4151             :     24U,        // BINSR_B
    4152             :     24U,        // BINSR_D
    4153             :     24U,        // BINSR_H
    4154             :     24U,        // BINSR_W
    4155             :     0U, // BITREV
    4156             :     0U, // BITREV_MM
    4157             :     0U, // BITSWAP
    4158             :     0U, // BITSWAP_MMR6
    4159             :     0U, // BLE
    4160             :     0U, // BLEImmMacro
    4161             :     0U, // BLEL
    4162             :     0U, // BLELImmMacro
    4163             :     0U, // BLEU
    4164             :     0U, // BLEUImmMacro
    4165             :     0U, // BLEUL
    4166             :     0U, // BLEULImmMacro
    4167             :     0U, // BLEZ
    4168             :     0U, // BLEZ64
    4169             :     0U, // BLEZALC
    4170             :     0U, // BLEZALC_MMR6
    4171             :     0U, // BLEZC
    4172             :     0U, // BLEZC64
    4173             :     0U, // BLEZC_MMR6
    4174             :     0U, // BLEZL
    4175             :     0U, // BLEZ_MM
    4176             :     0U, // BLT
    4177             :     0U, // BLTC
    4178             :     0U, // BLTC64
    4179             :     0U, // BLTC_MMR6
    4180             :     0U, // BLTImmMacro
    4181             :     0U, // BLTL
    4182             :     0U, // BLTLImmMacro
    4183             :     0U, // BLTU
    4184             :     0U, // BLTUC
    4185             :     0U, // BLTUC64
    4186             :     0U, // BLTUC_MMR6
    4187             :     0U, // BLTUImmMacro
    4188             :     0U, // BLTUL
    4189             :     0U, // BLTULImmMacro
    4190             :     0U, // BLTZ
    4191             :     0U, // BLTZ64
    4192             :     0U, // BLTZAL
    4193             :     0U, // BLTZALC
    4194             :     0U, // BLTZALC_MMR6
    4195             :     0U, // BLTZALL
    4196             :     0U, // BLTZALS_MM
    4197             :     0U, // BLTZAL_MM
    4198             :     0U, // BLTZC
    4199             :     0U, // BLTZC64
    4200             :     0U, // BLTZC_MMR6
    4201             :     0U, // BLTZL
    4202             :     0U, // BLTZ_MM
    4203             :     26U,        // BMNZI_B
    4204             :     24U,        // BMNZ_V
    4205             :     26U,        // BMZI_B
    4206             :     24U,        // BMZ_V
    4207             :     0U, // BNE
    4208             :     0U, // BNE64
    4209             :     0U, // BNEC
    4210             :     0U, // BNEC64
    4211             :     0U, // BNEC_MMR6
    4212             :     10U,        // BNEGI_B
    4213             :     12U,        // BNEGI_D
    4214             :     14U,        // BNEGI_H
    4215             :     2U, // BNEGI_W
    4216             :     0U, // BNEG_B
    4217             :     0U, // BNEG_D
    4218             :     0U, // BNEG_H
    4219             :     0U, // BNEG_W
    4220             :     0U, // BNEL
    4221             :     0U, // BNELImmMacro
    4222             :     0U, // BNEZ16_MM
    4223             :     0U, // BNEZALC
    4224             :     0U, // BNEZALC_MMR6
    4225             :     0U, // BNEZC
    4226             :     0U, // BNEZC16_MMR6
    4227             :     0U, // BNEZC64
    4228             :     0U, // BNEZC_MM
    4229             :     0U, // BNEZC_MMR6
    4230             :     0U, // BNE_MM
    4231             :     0U, // BNVC
    4232             :     0U, // BNVC_MMR6
    4233             :     0U, // BNZ_B
    4234             :     0U, // BNZ_D
    4235             :     0U, // BNZ_H
    4236             :     0U, // BNZ_V
    4237             :     0U, // BNZ_W
    4238             :     0U, // BOVC
    4239             :     0U, // BOVC_MMR6
    4240             :     0U, // BPOSGE32
    4241             :     0U, // BPOSGE32C_MMR3
    4242             :     0U, // BPOSGE32_MM
    4243             :     0U, // BPOSGE32_PSEUDO
    4244             :     0U, // BREAK
    4245             :     0U, // BREAK16_MM
    4246             :     0U, // BREAK16_MMR6
    4247             :     0U, // BREAK_MM
    4248             :     0U, // BREAK_MMR6
    4249             :     26U,        // BSELI_B
    4250             :     0U, // BSEL_D_PSEUDO
    4251             :     0U, // BSEL_FD_PSEUDO
    4252             :     0U, // BSEL_FW_PSEUDO
    4253             :     0U, // BSEL_H_PSEUDO
    4254             :     24U,        // BSEL_V
    4255             :     0U, // BSEL_W_PSEUDO
    4256             :     10U,        // BSETI_B
    4257             :     12U,        // BSETI_D
    4258             :     14U,        // BSETI_H
    4259             :     2U, // BSETI_W
    4260             :     0U, // BSET_B
    4261             :     0U, // BSET_D
    4262             :     0U, // BSET_H
    4263             :     0U, // BSET_W
    4264             :     0U, // BZ_B
    4265             :     0U, // BZ_D
    4266             :     0U, // BZ_H
    4267             :     0U, // BZ_V
    4268             :     0U, // BZ_W
    4269             :     0U, // B_MM
    4270             :     0U, // B_MMR6_Pseudo
    4271             :     0U, // B_MM_Pseudo
    4272             :     0U, // BeqImm
    4273             :     0U, // BeqzRxImm16
    4274             :     0U, // BeqzRxImmX16
    4275             :     0U, // Bimm16
    4276             :     0U, // BimmX16
    4277             :     0U, // BneImm
    4278             :     0U, // BnezRxImm16
    4279             :     0U, // BnezRxImmX16
    4280             :     0U, // Break16
    4281             :     0U, // Bteqz16
    4282             :     0U, // BteqzT8CmpX16
    4283             :     0U, // BteqzT8CmpiX16
    4284             :     0U, // BteqzT8SltX16
    4285             :     0U, // BteqzT8SltiX16
    4286             :     0U, // BteqzT8SltiuX16
    4287             :     0U, // BteqzT8SltuX16
    4288             :     0U, // BteqzX16
    4289             :     0U, // Btnez16
    4290             :     0U, // BtnezT8CmpX16
    4291             :     0U, // BtnezT8CmpiX16
    4292             :     0U, // BtnezT8SltX16
    4293             :     0U, // BtnezT8SltiX16
    4294             :     0U, // BtnezT8SltiuX16
    4295             :     0U, // BtnezT8SltuX16
    4296             :     0U, // BtnezX16
    4297             :     0U, // BuildPairF64
    4298             :     0U, // BuildPairF64_64
    4299             :     0U, // CACHE
    4300             :     0U, // CACHEE
    4301             :     0U, // CACHEE_MM
    4302             :     0U, // CACHE_MM
    4303             :     0U, // CACHE_MMR6
    4304             :     0U, // CACHE_R6
    4305             :     0U, // CEIL_L_D64
    4306             :     0U, // CEIL_L_D_MMR6
    4307             :     0U, // CEIL_L_S
    4308             :     0U, // CEIL_L_S_MMR6
    4309             :     0U, // CEIL_W_D32
    4310             :     0U, // CEIL_W_D64
    4311             :     0U, // CEIL_W_D_MMR6
    4312             :     0U, // CEIL_W_MM
    4313             :     0U, // CEIL_W_S
    4314             :     0U, // CEIL_W_S_MM
    4315             :     0U, // CEIL_W_S_MMR6
    4316             :     0U, // CEQI_B
    4317             :     0U, // CEQI_D
    4318             :     0U, // CEQI_H
    4319             :     0U, // CEQI_W
    4320             :     0U, // CEQ_B
    4321             :     0U, // CEQ_D
    4322             :     0U, // CEQ_H
    4323             :     0U, // CEQ_W
    4324             :     0U, // CFC1
    4325             :     0U, // CFC1_MM
    4326             :     0U, // CFC2_MM
    4327             :     0U, // CFCMSA
    4328             :     0U, // CFTC1
    4329             :     578U,       // CINS
    4330             :     578U,       // CINS32
    4331             :     578U,       // CINS64_32
    4332             :     578U,       // CINS_i32
    4333             :     0U, // CLASS_D
    4334             :     0U, // CLASS_D_MMR6
    4335             :     0U, // CLASS_S
    4336             :     0U, // CLASS_S_MMR6
    4337             :     0U, // CLEI_S_B
    4338             :     0U, // CLEI_S_D
    4339             :     0U, // CLEI_S_H
    4340             :     0U, // CLEI_S_W
    4341             :     2U, // CLEI_U_B
    4342             :     2U, // CLEI_U_D
    4343             :     2U, // CLEI_U_H
    4344             :     2U, // CLEI_U_W
    4345             :     0U, // CLE_S_B
    4346             :     0U, // CLE_S_D
    4347             :     0U, // CLE_S_H
    4348             :     0U, // CLE_S_W
    4349             :     0U, // CLE_U_B
    4350             :     0U, // CLE_U_D
    4351             :     0U, // CLE_U_H
    4352             :     0U, // CLE_U_W
    4353             :     0U, // CLO
    4354             :     0U, // CLO_MM
    4355             :     0U, // CLO_MMR6
    4356             :     0U, // CLO_R6
    4357             :     0U, // CLTI_S_B
    4358             :     0U, // CLTI_S_D
    4359             :     0U, // CLTI_S_H
    4360             :     0U, // CLTI_S_W
    4361             :     2U, // CLTI_U_B
    4362             :     2U, // CLTI_U_D
    4363             :     2U, // CLTI_U_H
    4364             :     2U, // CLTI_U_W
    4365             :     0U, // CLT_S_B
    4366             :     0U, // CLT_S_D
    4367             :     0U, // CLT_S_H
    4368             :     0U, // CLT_S_W
    4369             :     0U, // CLT_U_B
    4370             :     0U, // CLT_U_D
    4371             :     0U, // CLT_U_H
    4372             :     0U, // CLT_U_W
    4373             :     0U, // CLZ
    4374             :     0U, // CLZ_MM
    4375             :     0U, // CLZ_MMR6
    4376             :     0U, // CLZ_R6
    4377             :     0U, // CMPGDU_EQ_QB
    4378             :     0U, // CMPGDU_EQ_QB_MMR2
    4379             :     0U, // CMPGDU_LE_QB
    4380             :     0U, // CMPGDU_LE_QB_MMR2
    4381             :     0U, // CMPGDU_LT_QB
    4382             :     0U, // CMPGDU_LT_QB_MMR2
    4383             :     0U, // CMPGU_EQ_QB
    4384             :     0U, // CMPGU_EQ_QB_MM
    4385             :     0U, // CMPGU_LE_QB
    4386             :     0U, // CMPGU_LE_QB_MM
    4387             :     0U, // CMPGU_LT_QB
    4388             :     0U, // CMPGU_LT_QB_MM
    4389             :     0U, // CMPU_EQ_QB
    4390             :     0U, // CMPU_EQ_QB_MM
    4391             :     0U, // CMPU_LE_QB
    4392             :     0U, // CMPU_LE_QB_MM
    4393             :     0U, // CMPU_LT_QB
    4394             :     0U, // CMPU_LT_QB_MM
    4395             :     0U, // CMP_AF_D_MMR6
    4396             :     0U, // CMP_AF_S_MMR6
    4397             :     0U, // CMP_EQ_D
    4398             :     0U, // CMP_EQ_D_MMR6
    4399             :     0U, // CMP_EQ_PH
    4400             :     0U, // CMP_EQ_PH_MM
    4401             :     0U, // CMP_EQ_S
    4402             :     0U, // CMP_EQ_S_MMR6
    4403             :     0U, // CMP_F_D
    4404             :     0U, // CMP_F_S
    4405             :     0U, // CMP_LE_D
    4406             :     0U, // CMP_LE_D_MMR6
    4407             :     0U, // CMP_LE_PH
    4408             :     0U, // CMP_LE_PH_MM
    4409             :     0U, // CMP_LE_S
    4410             :     0U, // CMP_LE_S_MMR6
    4411             :     0U, // CMP_LT_D
    4412             :     0U, // CMP_LT_D_MMR6
    4413             :     0U, // CMP_LT_PH
    4414             :     0U, // CMP_LT_PH_MM
    4415             :     0U, // CMP_LT_S
    4416             :     0U, // CMP_LT_S_MMR6
    4417             :     0U, // CMP_SAF_D
    4418             :     0U, // CMP_SAF_D_MMR6
    4419             :     0U, // CMP_SAF_S
    4420             :     0U, // CMP_SAF_S_MMR6
    4421             :     0U, // CMP_SEQ_D
    4422             :     0U, // CMP_SEQ_D_MMR6
    4423             :     0U, // CMP_SEQ_S
    4424             :     0U, // CMP_SEQ_S_MMR6
    4425             :     0U, // CMP_SLE_D
    4426             :     0U, // CMP_SLE_D_MMR6
    4427             :     0U, // CMP_SLE_S
    4428             :     0U, // CMP_SLE_S_MMR6
    4429             :     0U, // CMP_SLT_D
    4430             :     0U, // CMP_SLT_D_MMR6
    4431             :     0U, // CMP_SLT_S
    4432             :     0U, // CMP_SLT_S_MMR6
    4433             :     0U, // CMP_SUEQ_D
    4434             :     0U, // CMP_SUEQ_D_MMR6
    4435             :     0U, // CMP_SUEQ_S
    4436             :     0U, // CMP_SUEQ_S_MMR6
    4437             :     0U, // CMP_SULE_D
    4438             :     0U, // CMP_SULE_D_MMR6
    4439             :     0U, // CMP_SULE_S
    4440             :     0U, // CMP_SULE_S_MMR6
    4441             :     0U, // CMP_SULT_D
    4442             :     0U, // CMP_SULT_D_MMR6
    4443             :     0U, // CMP_SULT_S
    4444             :     0U, // CMP_SULT_S_MMR6
    4445             :     0U, // CMP_SUN_D
    4446             :     0U, // CMP_SUN_D_MMR6
    4447             :     0U, // CMP_SUN_S
    4448             :     0U, // CMP_SUN_S_MMR6
    4449             :     0U, // CMP_UEQ_D
    4450             :     0U, // CMP_UEQ_D_MMR6
    4451             :     0U, // CMP_UEQ_S
    4452             :     0U, // CMP_UEQ_S_MMR6
    4453             :     0U, // CMP_ULE_D
    4454             :     0U, // CMP_ULE_D_MMR6
    4455             :     0U, // CMP_ULE_S
    4456             :     0U, // CMP_ULE_S_MMR6
    4457             :     0U, // CMP_ULT_D
    4458             :     0U, // CMP_ULT_D_MMR6
    4459             :     0U, // CMP_ULT_S
    4460             :     0U, // CMP_ULT_S_MMR6
    4461             :     0U, // CMP_UN_D
    4462             :     0U, // CMP_UN_D_MMR6
    4463             :     0U, // CMP_UN_S
    4464             :     0U, // CMP_UN_S_MMR6
    4465             :     0U, // CONSTPOOL_ENTRY
    4466             :     0U, // COPY_FD_PSEUDO
    4467             :     0U, // COPY_FW_PSEUDO
    4468             :     142U,       // COPY_S_B
    4469             :     156U,       // COPY_S_D
    4470             :     138U,       // COPY_S_H
    4471             :     136U,       // COPY_S_W
    4472             :     142U,       // COPY_U_B
    4473             :     138U,       // COPY_U_H
    4474             :     136U,       // COPY_U_W
    4475             :     0U, // CTC1
    4476             :     0U, // CTC1_MM
    4477             :     0U, // CTC2_MM
    4478             :     0U, // CTCMSA
    4479             :     0U, // CTTC1
    4480             :     0U, // CVT_D32_S
    4481             :     0U, // CVT_D32_S_MM
    4482             :     0U, // CVT_D32_W
    4483             :     0U, // CVT_D32_W_MM
    4484             :     0U, // CVT_D64_L
    4485             :     0U, // CVT_D64_S
    4486             :     0U, // CVT_D64_S_MM
    4487             :     0U, // CVT_D64_W
    4488             :     0U, // CVT_D64_W_MM
    4489             :     0U, // CVT_D_L_MMR6
    4490             :     0U, // CVT_L_D64
    4491             :     0U, // CVT_L_D64_MM
    4492             :     0U, // CVT_L_D_MMR6
    4493             :     0U, // CVT_L_S
    4494             :     0U, // CVT_L_S_MM
    4495             :     0U, // CVT_L_S_MMR6
    4496             :     0U, // CVT_S_D32
    4497             :     0U, // CVT_S_D32_MM
    4498             :     0U, // CVT_S_D64
    4499             :     0U, // CVT_S_D64_MM
    4500             :     0U, // CVT_S_L
    4501             :     0U, // CVT_S_L_MMR6
    4502             :     0U, // CVT_S_W
    4503             :     0U, // CVT_S_W_MM
    4504             :     0U, // CVT_S_W_MMR6
    4505             :     0U, // CVT_W_D32
    4506             :     0U, // CVT_W_D32_MM
    4507             :     0U, // CVT_W_D64
    4508             :     0U, // CVT_W_D64_MM
    4509             :     0U, // CVT_W_S
    4510             :     0U, // CVT_W_S_MM
    4511             :     0U, // CVT_W_S_MMR6
    4512             :     0U, // C_EQ_D32
    4513             :     0U, // C_EQ_D32_MM
    4514             :     0U, // C_EQ_D64
    4515             :     0U, // C_EQ_D64_MM
    4516             :     0U, // C_EQ_S
    4517             :     0U, // C_EQ_S_MM
    4518             :     0U, // C_F_D32
    4519             :     0U, // C_F_D32_MM
    4520             :     0U, // C_F_D64
    4521             :     0U, // C_F_D64_MM
    4522             :     0U, // C_F_S
    4523             :     0U, // C_F_S_MM
    4524             :     0U, // C_LE_D32
    4525             :     0U, // C_LE_D32_MM
    4526             :     0U, // C_LE_D64
    4527             :     0U, // C_LE_D64_MM
    4528             :     0U, // C_LE_S
    4529             :     0U, // C_LE_S_MM
    4530             :     0U, // C_LT_D32
    4531             :     0U, // C_LT_D32_MM
    4532             :     0U, // C_LT_D64
    4533             :     0U, // C_LT_D64_MM
    4534             :     0U, // C_LT_S
    4535             :     0U, // C_LT_S_MM
    4536             :     0U, // C_NGE_D32
    4537             :     0U, // C_NGE_D32_MM
    4538             :     0U, // C_NGE_D64
    4539             :     0U, // C_NGE_D64_MM
    4540             :     0U, // C_NGE_S
    4541             :     0U, // C_NGE_S_MM
    4542             :     0U, // C_NGLE_D32
    4543             :     0U, // C_NGLE_D32_MM
    4544             :     0U, // C_NGLE_D64
    4545             :     0U, // C_NGLE_D64_MM
    4546             :     0U, // C_NGLE_S
    4547             :     0U, // C_NGLE_S_MM
    4548             :     0U, // C_NGL_D32
    4549             :     0U, // C_NGL_D32_MM
    4550             :     0U, // C_NGL_D64
    4551             :     0U, // C_NGL_D64_MM
    4552             :     0U, // C_NGL_S
    4553             :     0U, // C_NGL_S_MM
    4554             :     0U, // C_NGT_D32
    4555             :     0U, // C_NGT_D32_MM
    4556             :     0U, // C_NGT_D64
    4557             :     0U, // C_NGT_D64_MM
    4558             :     0U, // C_NGT_S
    4559             :     0U, // C_NGT_S_MM
    4560             :     0U, // C_OLE_D32
    4561             :     0U, // C_OLE_D32_MM
    4562             :     0U, // C_OLE_D64
    4563             :     0U, // C_OLE_D64_MM
    4564             :     0U, // C_OLE_S
    4565             :     0U, // C_OLE_S_MM
    4566             :     0U, // C_OLT_D32
    4567             :     0U, // C_OLT_D32_MM
    4568             :     0U, // C_OLT_D64
    4569             :     0U, // C_OLT_D64_MM
    4570             :     0U, // C_OLT_S
    4571             :     0U, // C_OLT_S_MM
    4572             :     0U, // C_SEQ_D32
    4573             :     0U, // C_SEQ_D32_MM
    4574             :     0U, // C_SEQ_D64
    4575             :     0U, // C_SEQ_D64_MM
    4576             :     0U, // C_SEQ_S
    4577             :     0U, // C_SEQ_S_MM
    4578             :     0U, // C_SF_D32
    4579             :     0U, // C_SF_D32_MM
    4580             :     0U, // C_SF_D64
    4581             :     0U, // C_SF_D64_MM
    4582             :     0U, // C_SF_S
    4583             :     0U, // C_SF_S_MM
    4584             :     0U, // C_UEQ_D32
    4585             :     0U, // C_UEQ_D32_MM
    4586             :     0U, // C_UEQ_D64
    4587             :     0U, // C_UEQ_D64_MM
    4588             :     0U, // C_UEQ_S
    4589             :     0U, // C_UEQ_S_MM
    4590             :     0U, // C_ULE_D32
    4591             :     0U, // C_ULE_D32_MM
    4592             :     0U, // C_ULE_D64
    4593             :     0U, // C_ULE_D64_MM
    4594             :     0U, // C_ULE_S
    4595             :     0U, // C_ULE_S_MM
    4596             :     0U, // C_ULT_D32
    4597             :     0U, // C_ULT_D32_MM
    4598             :     0U, // C_ULT_D64
    4599             :     0U, // C_ULT_D64_MM
    4600             :     0U, // C_ULT_S
    4601             :     0U, // C_ULT_S_MM
    4602             :     0U, // C_UN_D32
    4603             :     0U, // C_UN_D32_MM
    4604             :     0U, // C_UN_D64
    4605             :     0U, // C_UN_D64_MM
    4606             :     0U, // C_UN_S
    4607             :     0U, // C_UN_S_MM
    4608             :     0U, // CmpRxRy16
    4609             :     0U, // CmpiRxImm16
    4610             :     0U, // CmpiRxImmX16
    4611             :     0U, // Constant32
    4612             :     0U, // DADD
    4613             :     0U, // DADDi
    4614             :     0U, // DADDiu
    4615             :     0U, // DADDu
    4616             :     6U, // DAHI
    4617             :     1088U,      // DALIGN
    4618             :     6U, // DATI
    4619             :     6U, // DAUI
    4620             :     0U, // DBITSWAP
    4621             :     0U, // DCLO
    4622             :     0U, // DCLO_R6
    4623             :     0U, // DCLZ
    4624             :     0U, // DCLZ_R6
    4625             :     0U, // DDIV
    4626             :     0U, // DDIVU
    4627             :     0U, // DERET
    4628             :     0U, // DERET_MM
    4629             :     0U, // DERET_MMR6
    4630             :     1612U,      // DEXT
    4631             :     2124U,      // DEXT64_32
    4632             :     2626U,      // DEXTM
    4633             :     222U,       // DEXTU
    4634             :     0U, // DI
    4635             :     3148U,      // DINS
    4636             :     3650U,      // DINSM
    4637             :     286U,       // DINSU
    4638             :     0U, // DIV
    4639             :     0U, // DIVU
    4640             :     0U, // DIVU_MMR6
    4641             :     0U, // DIV_MMR6
    4642             :     0U, // DIV_S_B
    4643             :     0U, // DIV_S_D
    4644             :     0U, // DIV_S_H
    4645             :     0U, // DIV_S_W
    4646             :     0U, // DIV_U_B
    4647             :     0U, // DIV_U_D
    4648             :     0U, // DIV_U_H
    4649             :     0U, // DIV_U_W
    4650             :     0U, // DI_MM
    4651             :     0U, // DI_MMR6
    4652             :     4160U,      // DLSA
    4653             :     4160U,      // DLSA_R6
    4654             :     10U,        // DMFC0
    4655             :     0U, // DMFC1
    4656             :     10U,        // DMFC2
    4657             :     0U, // DMFC2_OCTEON
    4658             :     0U, // DMOD
    4659             :     0U, // DMODU
    4660             :     0U, // DMT
    4661             :     0U, // DMTC0
    4662             :     0U, // DMTC1
    4663             :     0U, // DMTC2
    4664             :     0U, // DMTC2_OCTEON
    4665             :     0U, // DMUH
    4666             :     0U, // DMUHU
    4667             :     0U, // DMUL
    4668             :     0U, // DMULImmMacro
    4669             :     0U, // DMULMacro
    4670             :     0U, // DMULOMacro
    4671             :     0U, // DMULOUMacro
    4672             :     0U, // DMULT
    4673             :     0U, // DMULTu
    4674             :     0U, // DMULU
    4675             :     0U, // DMUL_R6
    4676             :     0U, // DOTP_S_D
    4677             :     0U, // DOTP_S_H
    4678             :     0U, // DOTP_S_W
    4679             :     0U, // DOTP_U_D
    4680             :     0U, // DOTP_U_H
    4681             :     0U, // DOTP_U_W
    4682             :     24U,        // DPADD_S_D
    4683             :     24U,        // DPADD_S_H
    4684             :     24U,        // DPADD_S_W
    4685             :     24U,        // DPADD_U_D
    4686             :     24U,        // DPADD_U_H
    4687             :     24U,        // DPADD_U_W
    4688             :     0U, // DPAQX_SA_W_PH
    4689             :     0U, // DPAQX_SA_W_PH_MMR2
    4690             :     0U, // DPAQX_S_W_PH
    4691             :     0U, // DPAQX_S_W_PH_MMR2
    4692             :     0U, // DPAQ_SA_L_W
    4693             :     0U, // DPAQ_SA_L_W_MM
    4694             :     0U, // DPAQ_S_W_PH
    4695             :     0U, // DPAQ_S_W_PH_MM
    4696             :     0U, // DPAU_H_QBL
    4697             :     0U, // DPAU_H_QBL_MM
    4698             :     0U, // DPAU_H_QBR
    4699             :     0U, // DPAU_H_QBR_MM
    4700             :     0U, // DPAX_W_PH
    4701             :     0U, // DPAX_W_PH_MMR2
    4702             :     0U, // DPA_W_PH
    4703             :     0U, // DPA_W_PH_MMR2
    4704             :     0U, // DPOP
    4705             :     0U, // DPSQX_SA_W_PH
    4706             :     0U, // DPSQX_SA_W_PH_MMR2
    4707             :     0U, // DPSQX_S_W_PH
    4708             :     0U, // DPSQX_S_W_PH_MMR2
    4709             :     0U, // DPSQ_SA_L_W
    4710             :     0U, // DPSQ_SA_L_W_MM
    4711             :     0U, // DPSQ_S_W_PH
    4712             :     0U, // DPSQ_S_W_PH_MM
    4713             :     24U,        // DPSUB_S_D
    4714             :     24U,        // DPSUB_S_H
    4715             :     24U,        // DPSUB_S_W
    4716             :     24U,        // DPSUB_U_D
    4717             :     24U,        // DPSUB_U_H
    4718             :     24U,        // DPSUB_U_W
    4719             :     0U, // DPSU_H_QBL
    4720             :     0U, // DPSU_H_QBL_MM
    4721             :     0U, // DPSU_H_QBR
    4722             :     0U, // DPSU_H_QBR_MM
    4723             :     0U, // DPSX_W_PH
    4724             :     0U, // DPSX_W_PH_MMR2
    4725             :     0U, // DPS_W_PH
    4726             :     0U, // DPS_W_PH_MMR2
    4727             :     0U, // DROL
    4728             :     0U, // DROLImm
    4729             :     0U, // DROR
    4730             :     0U, // DRORImm
    4731             :     12U,        // DROTR
    4732             :     2U, // DROTR32
    4733             :     0U, // DROTRV
    4734             :     0U, // DSBH
    4735             :     0U, // DSDIV
    4736             :     0U, // DSDivIMacro
    4737             :     0U, // DSDivMacro
    4738             :     0U, // DSHD
    4739             :     12U,        // DSLL
    4740             :     2U, // DSLL32
    4741             :     0U, // DSLL64_32
    4742             :     0U, // DSLLV
    4743             :     12U,        // DSRA
    4744             :     2U, // DSRA32
    4745             :     0U, // DSRAV
    4746             :     12U,        // DSRL
    4747             :     2U, // DSRL32
    4748             :     0U, // DSRLV
    4749             :     0U, // DSUB
    4750             :     0U, // DSUBu
    4751             :     0U, // DUDIV
    4752             :     0U, // DUDivIMacro
    4753             :     0U, // DUDivMacro
    4754             :     0U, // DVP
    4755             :     0U, // DVPE
    4756             :     0U, // DVP_MMR6
    4757             :     0U, // DivRxRy16
    4758             :     0U, // DivuRxRy16
    4759             :     0U, // EHB
    4760             :     0U, // EHB_MM
    4761             :     0U, // EHB_MMR6
    4762             :     0U, // EI
    4763             :     0U, // EI_MM
    4764             :     0U, // EI_MMR6
    4765             :     0U, // EMT
    4766             :     0U, // ERET
    4767             :     0U, // ERETNC
    4768             :     0U, // ERETNC_MMR6
    4769             :     0U, // ERET_MM
    4770             :     0U, // ERET_MMR6
    4771             :     0U, // ERet
    4772             :     0U, // EVP
    4773             :     0U, // EVPE
    4774             :     0U, // EVP_MMR6
    4775             :     2114U,      // EXT
    4776             :     2U, // EXTP
    4777             :     2U, // EXTPDP
    4778             :     0U, // EXTPDPV
    4779             :     0U, // EXTPDPV_MM
    4780             :     2U, // EXTPDP_MM
    4781             :     0U, // EXTPV
    4782             :     0U, // EXTPV_MM
    4783             :     2U, // EXTP_MM
    4784             :     0U, // EXTRV_RS_W
    4785             :     0U, // EXTRV_RS_W_MM
    4786             :     0U, // EXTRV_R_W
    4787             :     0U, // EXTRV_R_W_MM
    4788             :     0U, // EXTRV_S_H
    4789             :     0U, // EXTRV_S_H_MM
    4790             :     0U, // EXTRV_W
    4791             :     0U, // EXTRV_W_MM
    4792             :     2U, // EXTR_RS_W
    4793             :     2U, // EXTR_RS_W_MM
    4794             :     2U, // EXTR_R_W
    4795             :     2U, // EXTR_R_W_MM
    4796             :     2U, // EXTR_S_H
    4797             :     2U, // EXTR_S_H_MM
    4798             :     2U, // EXTR_W
    4799             :     2U, // EXTR_W_MM
    4800             :     578U,       // EXTS
    4801             :     578U,       // EXTS32
    4802             :     2114U,      // EXT_MM
    4803             :     2114U,      // EXT_MMR6
    4804             :     0U, // ExtractElementF64
    4805             :     0U, // ExtractElementF64_64
    4806             :     0U, // FABS_D
    4807             :     0U, // FABS_D32
    4808             :     0U, // FABS_D32_MM
    4809             :     0U, // FABS_D64
    4810             :     0U, // FABS_D64_MM
    4811             :     0U, // FABS_S
    4812             :     0U, // FABS_S_MM
    4813             :     0U, // FABS_W
    4814             :     0U, // FADD_D
    4815             :     0U, // FADD_D32
    4816             :     0U, // FADD_D32_MM
    4817             :     0U, // FADD_D64
    4818             :     0U, // FADD_D64_MM
    4819             :     0U, // FADD_S
    4820             :     0U, // FADD_S_MM
    4821             :     32U,        // FADD_S_MMR6
    4822             :     0U, // FADD_W
    4823             :     0U, // FCAF_D
    4824             :     0U, // FCAF_W
    4825             :     0U, // FCEQ_D
    4826             :     0U, // FCEQ_W
    4827             :     0U, // FCLASS_D
    4828             :     0U, // FCLASS_W
    4829             :     0U, // FCLE_D
    4830             :     0U, // FCLE_W
    4831             :     0U, // FCLT_D
    4832             :     0U, // FCLT_W
    4833             :     0U, // FCMP_D32
    4834             :     0U, // FCMP_D32_MM
    4835             :     0U, // FCMP_D64
    4836             :     0U, // FCMP_S32
    4837             :     0U, // FCMP_S32_MM
    4838             :     0U, // FCNE_D
    4839             :     0U, // FCNE_W
    4840             :     0U, // FCOR_D
    4841             :     0U, // FCOR_W
    4842             :     0U, // FCUEQ_D
    4843             :     0U, // FCUEQ_W
    4844             :     0U, // FCULE_D
    4845             :     0U, // FCULE_W
    4846             :     0U, // FCULT_D
    4847             :     0U, // FCULT_W
    4848             :     0U, // FCUNE_D
    4849             :     0U, // FCUNE_W
    4850             :     0U, // FCUN_D
    4851             :     0U, // FCUN_W
    4852             :     0U, // FDIV_D
    4853             :     0U, // FDIV_D32
    4854             :     0U, // FDIV_D32_MM
    4855             :     0U, // FDIV_D64
    4856             :     0U, // FDIV_D64_MM
    4857             :     0U, // FDIV_S
    4858             :     0U, // FDIV_S_MM
    4859             :     32U,        // FDIV_S_MMR6
    4860             :     0U, // FDIV_W
    4861             :     0U, // FEXDO_H
    4862             :     0U, // FEXDO_W
    4863             :     0U, // FEXP2_D
    4864             :     0U, // FEXP2_D_1_PSEUDO
    4865             :     0U, // FEXP2_W
    4866             :     0U, // FEXP2_W_1_PSEUDO
    4867             :     0U, // FEXUPL_D
    4868             :     0U, // FEXUPL_W
    4869             :     0U, // FEXUPR_D
    4870             :     0U, // FEXUPR_W
    4871             :     0U, // FFINT_S_D
    4872             :     0U, // FFINT_S_W
    4873             :     0U, // FFINT_U_D
    4874             :     0U, // FFINT_U_W
    4875             :     0U, // FFQL_D
    4876             :     0U, // FFQL_W
    4877             :     0U, // FFQR_D
    4878             :     0U, // FFQR_W
    4879             :     0U, // FILL_B
    4880             :     0U, // FILL_D
    4881             :     0U, // FILL_FD_PSEUDO
    4882             :     0U, // FILL_FW_PSEUDO
    4883             :     0U, // FILL_H
    4884             :     0U, // FILL_W
    4885             :     0U, // FLOG2_D
    4886             :     0U, // FLOG2_W
    4887             :     0U, // FLOOR_L_D64
    4888             :     0U, // FLOOR_L_D_MMR6
    4889             :     0U, // FLOOR_L_S
    4890             :     0U, // FLOOR_L_S_MMR6
    4891             :     0U, // FLOOR_W_D32
    4892             :     0U, // FLOOR_W_D64
    4893             :     0U, // FLOOR_W_D_MMR6
    4894             :     0U, // FLOOR_W_MM
    4895             :     0U, // FLOOR_W_S
    4896             :     0U, // FLOOR_W_S_MM
    4897             :     0U, // FLOOR_W_S_MMR6
    4898             :     24U,        // FMADD_D
    4899             :     24U,        // FMADD_W
    4900             :     0U, // FMAX_A_D
    4901             :     0U, // FMAX_A_W
    4902             :     0U, // FMAX_D
    4903             :     0U, // FMAX_W
    4904             :     0U, // FMIN_A_D
    4905             :     0U, // FMIN_A_W
    4906             :     0U, // FMIN_D
    4907             :     0U, // FMIN_W
    4908             :     0U, // FMOV_D32
    4909             :     0U, // FMOV_D32_MM
    4910             :     0U, // FMOV_D64
    4911             :     0U, // FMOV_D64_MM
    4912             :     0U, // FMOV_S
    4913             :     0U, // FMOV_S_MM
    4914             :     0U, // FMOV_S_MMR6
    4915             :     24U,        // FMSUB_D
    4916             :     24U,        // FMSUB_W
    4917             :     0U, // FMUL_D
    4918             :     0U, // FMUL_D32
    4919             :     0U, // FMUL_D32_MM
    4920             :     0U, // FMUL_D64
    4921             :     0U, // FMUL_D64_MM
    4922             :     0U, // FMUL_S
    4923             :     0U, // FMUL_S_MM
    4924             :     32U,        // FMUL_S_MMR6
    4925             :     0U, // FMUL_W
    4926             :     0U, // FNEG_D32
    4927             :     0U, // FNEG_D32_MM
    4928             :     0U, // FNEG_D64
    4929             :     0U, // FNEG_D64_MM
    4930             :     0U, // FNEG_S
    4931             :     0U, // FNEG_S_MM
    4932             :     0U, // FNEG_S_MMR6
    4933             :     0U, // FORK
    4934             :     0U, // FRCP_D
    4935             :     0U, // FRCP_W
    4936             :     0U, // FRINT_D
    4937             :     0U, // FRINT_W
    4938             :     0U, // FRSQRT_D
    4939             :     0U, // FRSQRT_W
    4940             :     0U, // FSAF_D
    4941             :     0U, // FSAF_W
    4942             :     0U, // FSEQ_D
    4943             :     0U, // FSEQ_W
    4944             :     0U, // FSLE_D
    4945             :     0U, // FSLE_W
    4946             :     0U, // FSLT_D
    4947             :     0U, // FSLT_W
    4948             :     0U, // FSNE_D
    4949             :     0U, // FSNE_W
    4950             :     0U, // FSOR_D
    4951             :     0U, // FSOR_W
    4952             :     0U, // FSQRT_D
    4953             :     0U, // FSQRT_D32
    4954             :     0U, // FSQRT_D32_MM
    4955             :     0U, // FSQRT_D64
    4956             :     0U, // FSQRT_D64_MM
    4957             :     0U, // FSQRT_S
    4958             :     0U, // FSQRT_S_MM
    4959             :     0U, // FSQRT_W
    4960             :     0U, // FSUB_D
    4961             :     0U, // FSUB_D32
    4962             :     0U, // FSUB_D32_MM
    4963             :     0U, // FSUB_D64
    4964             :     0U, // FSUB_D64_MM
    4965             :     0U, // FSUB_S
    4966             :     0U, // FSUB_S_MM
    4967             :     32U,        // FSUB_S_MMR6
    4968             :     0U, // FSUB_W
    4969             :     0U, // FSUEQ_D
    4970             :     0U, // FSUEQ_W
    4971             :     0U, // FSULE_D
    4972             :     0U, // FSULE_W
    4973             :     0U, // FSULT_D
    4974             :     0U, // FSULT_W
    4975             :     0U, // FSUNE_D
    4976             :     0U, // FSUNE_W
    4977             :     0U, // FSUN_D
    4978             :     0U, // FSUN_W
    4979             :     0U, // FTINT_S_D
    4980             :     0U, // FTINT_S_W
    4981             :     0U, // FTINT_U_D
    4982             :     0U, // FTINT_U_W
    4983             :     0U, // FTQ_H
    4984             :     0U, // FTQ_W
    4985             :     0U, // FTRUNC_S_D
    4986             :     0U, // FTRUNC_S_W
    4987             :     0U, // FTRUNC_U_D
    4988             :     0U, // FTRUNC_U_W
    4989             :     0U, // GotPrologue16
    4990             :     0U, // HADD_S_D
    4991             :     0U, // HADD_S_H
    4992             :     0U, // HADD_S_W
    4993             :     0U, // HADD_U_D
    4994             :     0U, // HADD_U_H
    4995             :     0U, // HADD_U_W
    4996             :     0U, // HSUB_S_D
    4997             :     0U, // HSUB_S_H
    4998             :     0U, // HSUB_S_W
    4999             :     0U, // HSUB_U_D
    5000             :     0U, // HSUB_U_H
    5001             :     0U, // HSUB_U_W
    5002             :     0U, // ILVEV_B
    5003             :     0U, // ILVEV_D
    5004             :     0U, // ILVEV_H
    5005             :     0U, // ILVEV_W
    5006             :     0U, // ILVL_B
    5007             :     0U, // ILVL_D
    5008             :     0U, // ILVL_H
    5009             :     0U, // ILVL_W
    5010             :     0U, // ILVOD_B
    5011             :     0U, // ILVOD_D
    5012             :     0U, // ILVOD_H
    5013             :     0U, // ILVOD_W
    5014             :     0U, // ILVR_B
    5015             :     0U, // ILVR_D
    5016             :     0U, // ILVR_H
    5017             :     0U, // ILVR_W
    5018             :     3138U,      // INS
    5019             :     0U, // INSERT_B
    5020             :     0U, // INSERT_B_VIDX64_PSEUDO
    5021             :     0U, // INSERT_B_VIDX_PSEUDO
    5022             :     0U, // INSERT_D
    5023             :     0U, // INSERT_D_VIDX64_PSEUDO
    5024             :     0U, // INSERT_D_VIDX_PSEUDO
    5025             :     0U, // INSERT_FD_PSEUDO
    5026             :     0U, // INSERT_FD_VIDX64_PSEUDO
    5027             :     0U, // INSERT_FD_VIDX_PSEUDO
    5028             :     0U, // INSERT_FW_PSEUDO
    5029             :     0U, // INSERT_FW_VIDX64_PSEUDO
    5030             :     0U, // INSERT_FW_VIDX_PSEUDO
    5031             :     0U, // INSERT_H
    5032             :     0U, // INSERT_H_VIDX64_PSEUDO
    5033             :     0U, // INSERT_H_VIDX_PSEUDO
    5034             :     0U, // INSERT_W
    5035             :     0U, // INSERT_W_VIDX64_PSEUDO
    5036             :     0U, // INSERT_W_VIDX_PSEUDO
    5037             :     0U, // INSV
    5038             :     0U, // INSVE_B
    5039             :     0U, // INSVE_D
    5040             :     0U, // INSVE_H
    5041             :     0U, // INSVE_W
    5042             :     0U, // INSV_MM
    5043             :     3138U,      // INS_MM
    5044             :     3138U,      // INS_MMR6
    5045             :     0U, // J
    5046             :     0U, // JAL
    5047             :     0U, // JALR
    5048             :     0U, // JALR16_MM
    5049             :     0U, // JALR64
    5050             :     0U, // JALR64Pseudo
    5051             :     0U, // JALRC16_MMR6
    5052             :     0U, // JALRC_HB_MMR6
    5053             :     0U, // JALRC_MMR6
    5054             :     0U, // JALRHB64Pseudo
    5055             :     0U, // JALRHBPseudo
    5056             :     0U, // JALRPseudo
    5057             :     0U, // JALRS16_MM
    5058             :     0U, // JALRS_MM
    5059             :     0U, // JALR_HB
    5060             :     0U, // JALR_HB64
    5061             :     0U, // JALR_MM
    5062             :     0U, // JALS_MM
    5063             :     0U, // JALX
    5064             :     0U, // JALX_MM
    5065             :     0U, // JAL_MM
    5066             :     0U, // JIALC
    5067             :     0U, // JIALC64
    5068             :     0U, // JIALC_MMR6
    5069             :     0U, // JIC
    5070             :     0U, // JIC64
    5071             :     0U, // JIC_MMR6
    5072             :     0U, // JR
    5073             :     0U, // JR16_MM
    5074             :     0U, // JR64
    5075             :     0U, // JRADDIUSP
    5076             :     0U, // JRC16_MM
    5077             :     0U, // JRC16_MMR6
    5078             :     0U, // JRCADDIUSP_MMR6
    5079             :     0U, // JR_HB
    5080             :     0U, // JR_HB64
    5081             :     0U, // JR_HB64_R6
    5082             :     0U, // JR_HB_R6
    5083             :     0U, // JR_MM
    5084             :     0U, // J_MM
    5085             :     0U, // Jal16
    5086             :     0U, // JalB16
    5087             :     0U, // JalOneReg
    5088             :     0U, // JalTwoReg
    5089             :     0U, // JrRa16
    5090             :     0U, // JrcRa16
    5091             :     0U, // JrcRx16
    5092             :     0U, // JumpLinkReg16
    5093             :     0U, // LB
    5094             :     0U, // LB64
    5095             :     0U, // LBE
    5096             :     0U, // LBE_MM
    5097             :     0U, // LBU16_MM
    5098             :     0U, // LBUX
    5099             :     0U, // LBUX_MM
    5100             :     0U, // LBU_MMR6
    5101             :     0U, // LB_MM
    5102             :     0U, // LB_MMR6
    5103             :     0U, // LBu
    5104             :     0U, // LBu64
    5105             :     0U, // LBuE
    5106             :     0U, // LBuE_MM
    5107             :     0U, // LBu_MM
    5108             :     0U, // LD
    5109             :     0U, // LDC1
    5110             :     0U, // LDC164
    5111             :     0U, // LDC1_D64_MMR6
    5112             :     0U, // LDC1_MM
    5113             :     0U, // LDC2
    5114             :     0U, // LDC2_MMR6
    5115             :     0U, // LDC2_R6
    5116             :     0U, // LDC3
    5117             :     0U, // LDI_B
    5118             :     0U, // LDI_D
    5119             :     0U, // LDI_H
    5120             :     0U, // LDI_W
    5121             :     0U, // LDL
    5122             :     0U, // LDMacro
    5123             :     0U, // LDPC
    5124             :     0U, // LDR
    5125             :     0U, // LDXC1
    5126             :     0U, // LDXC164
    5127             :     0U, // LD_B
    5128             :     0U, // LD_D
    5129             :     0U, // LD_F16
    5130             :     0U, // LD_H
    5131             :     0U, // LD_W
    5132             :     0U, // LEA_ADDiu
    5133             :     0U, // LEA_ADDiu64
    5134             :     0U, // LEA_ADDiu_MM
    5135             :     0U, // LH
    5136             :     0U, // LH64
    5137             :     0U, // LHE
    5138             :     0U, // LHE_MM
    5139             :     0U, // LHU16_MM
    5140             :     0U, // LHX
    5141             :     0U, // LHX_MM
    5142             :     0U, // LH_MM
    5143             :     0U, // LHu
    5144             :     0U, // LHu64
    5145             :     0U, // LHuE
    5146             :     0U, // LHuE_MM
    5147             :     0U, // LHu_MM
    5148             :     0U, // LI16_MM
    5149             :     0U, // LI16_MMR6
    5150             :     0U, // LL
    5151             :     0U, // LL64
    5152             :     0U, // LL64_R6
    5153             :     0U, // LLD
    5154             :     0U, // LLD_R6
    5155             :     0U, // LLE
    5156             :     0U, // LLE_MM
    5157             :     0U, // LL_MM
    5158             :     0U, // LL_R6
    5159             :     0U, // LOAD_ACC128
    5160             :     0U, // LOAD_ACC64
    5161             :     0U, // LOAD_ACC64DSP
    5162             :     0U, // LOAD_CCOND_DSP
    5163             :     0U, // LONG_BRANCH_ADDiu
    5164             :     0U, // LONG_BRANCH_DADDiu
    5165             :     0U, // LONG_BRANCH_LUi
    5166             :     4160U,      // LSA
    5167             :     0U, // LSA_MMR6
    5168             :     4160U,      // LSA_R6
    5169             :     0U, // LUI_MMR6
    5170             :     0U, // LUXC1
    5171             :     0U, // LUXC164
    5172             :     0U, // LUXC1_MM
    5173             :     0U, // LUi
    5174             :     0U, // LUi64
    5175             :     0U, // LUi_MM
    5176             :     0U, // LW
    5177             :     0U, // LW16_MM
    5178             :     0U, // LW64
    5179             :     0U, // LWC1
    5180             :     0U, // LWC1_MM
    5181             :     0U, // LWC2
    5182             :     0U, // LWC2_MMR6
    5183             :     0U, // LWC2_R6
    5184             :     0U, // LWC3
    5185             :     0U, // LWDSP
    5186             :     0U, // LWDSP_MM
    5187             :     0U, // LWE
    5188             :     0U, // LWE_MM
    5189             :     0U, // LWGP_MM
    5190             :     0U, // LWL
    5191             :     0U, // LWL64
    5192             :     0U, // LWLE
    5193             :     0U, // LWLE_MM
    5194             :     0U, // LWL_MM
    5195             :     0U, // LWM16_MM
    5196             :     0U, // LWM16_MMR6
    5197             :     0U, // LWM32_MM
    5198             :     0U, // LWM_MM
    5199             :     0U, // LWPC
    5200             :     0U, // LWPC_MMR6
    5201             :     0U, // LWP_MM
    5202             :     0U, // LWP_MMR6
    5203             :     0U, // LWR
    5204             :     0U, // LWR64
    5205             :     0U, // LWRE
    5206             :     0U, // LWRE_MM
    5207             :     0U, // LWR_MM
    5208             :     0U, // LWSP_MM
    5209             :     0U, // LWUPC
    5210             :     0U, // LWU_MM
    5211             :     0U, // LWX
    5212             :     0U, // LWXC1
    5213             :     0U, // LWXC1_MM
    5214             :     0U, // LWXS_MM
    5215             :     0U, // LWX_MM
    5216             :     0U, // LW_MM
    5217             :     0U, // LW_MMR6
    5218             :     0U, // LWu
    5219             :     0U, // LbRxRyOffMemX16
    5220             :     0U, // LbuRxRyOffMemX16
    5221             :     0U, // LhRxRyOffMemX16
    5222             :     0U, // LhuRxRyOffMemX16
    5223             :     0U, // LiRxImm16
    5224             :     0U, // LiRxImmAlignX16
    5225             :     0U, // LiRxImmX16
    5226             :     0U, // LoadAddrImm32
    5227             :     0U, // LoadAddrImm64
    5228             :     0U, // LoadAddrReg32
    5229             :     0U, // LoadAddrReg64
    5230             :     0U, // LoadImm32
    5231             :     0U, // LoadImm64
    5232             :     0U, // LoadImmDoubleFGR
    5233             :     0U, // LoadImmDoubleFGR_32
    5234             :     0U, // LoadImmDoubleGPR
    5235             :     0U, // LoadImmSingleFGR
    5236             :     0U, // LoadImmSingleGPR
    5237             :     0U, // LwConstant32
    5238             :     0U, // LwRxPcTcp16
    5239             :     0U, // LwRxPcTcpX16
    5240             :     0U, // LwRxRyOffMemX16
    5241             :     0U, // LwRxSpImmX16
    5242             :     0U, // MADD
    5243             :     24U,        // MADDF_D
    5244             :     24U,        // MADDF_D_MMR6
    5245             :     24U,        // MADDF_S
    5246             :     24U,        // MADDF_S_MMR6
    5247             :     24U,        // MADDR_Q_H
    5248             :     24U,        // MADDR_Q_W
    5249             :     0U, // MADDU
    5250             :     0U, // MADDU_DSP
    5251             :     0U, // MADDU_DSP_MM
    5252             :     0U, // MADDU_MM
    5253             :     24U,        // MADDV_B
    5254             :     24U,        // MADDV_D
    5255             :     24U,        // MADDV_H
    5256             :     24U,        // MADDV_W
    5257             :     4672U,      // MADD_D32
    5258             :     4672U,      // MADD_D32_MM
    5259             :     4672U,      // MADD_D64
    5260             :     0U, // MADD_DSP
    5261             :     0U, // MADD_DSP_MM
    5262             :     0U, // MADD_MM
    5263             :     24U,        // MADD_Q_H
    5264             :     24U,        // MADD_Q_W
    5265             :     4672U,      // MADD_S
    5266             :     4672U,      // MADD_S_MM
    5267             :     0U, // MAQ_SA_W_PHL
    5268             :     0U, // MAQ_SA_W_PHL_MM
    5269             :     0U, // MAQ_SA_W_PHR
    5270             :     0U, // MAQ_SA_W_PHR_MM
    5271             :     0U, // MAQ_S_W_PHL
    5272             :     0U, // MAQ_S_W_PHL_MM
    5273             :     0U, // MAQ_S_W_PHR
    5274             :     0U, // MAQ_S_W_PHR_MM
    5275             :     0U, // MAXA_D
    5276             :     0U, // MAXA_D_MMR6
    5277             :     0U, // MAXA_S
    5278             :     0U, // MAXA_S_MMR6
    5279             :     0U, // MAXI_S_B
    5280             :     0U, // MAXI_S_D
    5281             :     0U, // MAXI_S_H
    5282             :     0U, // MAXI_S_W
    5283             :     2U, // MAXI_U_B
    5284             :     2U, // MAXI_U_D
    5285             :     2U, // MAXI_U_H
    5286             :     2U, // MAXI_U_W
    5287             :     0U, // MAX_A_B
    5288             :     0U, // MAX_A_D
    5289             :     0U, // MAX_A_H
    5290             :     0U, // MAX_A_W
    5291             :     0U, // MAX_D
    5292             :     0U, // MAX_D_MMR6
    5293             :     0U, // MAX_S
    5294             :     0U, // MAX_S_B
    5295             :     0U, // MAX_S_D
    5296             :     0U, // MAX_S_H
    5297             :     0U, // MAX_S_MMR6
    5298             :     0U, // MAX_S_W
    5299             :     0U, // MAX_U_B
    5300             :     0U, // MAX_U_D
    5301             :     0U, // MAX_U_H
    5302             :     0U, // MAX_U_W
    5303             :     10U,        // MFC0
    5304             :     10U,        // MFC0_MMR6
    5305             :     0U, // MFC1
    5306             :     0U, // MFC1_D64
    5307             :     0U, // MFC1_MM
    5308             :     0U, // MFC1_MMR6
    5309             :     10U,        // MFC2
    5310             :     0U, // MFC2_MMR6
    5311             :     10U,        // MFHC0_MMR6
    5312             :     0U, // MFHC1_D32
    5313             :     0U, // MFHC1_D32_MM
    5314             :     0U, // MFHC1_D64
    5315             :     0U, // MFHC1_D64_MM
    5316             :     0U, // MFHC2_MMR6
    5317             :     0U, // MFHI
    5318             :     0U, // MFHI16_MM
    5319             :     0U, // MFHI64
    5320             :     0U, // MFHI_DSP
    5321             :     0U, // MFHI_DSP_MM
    5322             :     0U, // MFHI_MM
    5323             :     0U, // MFLO
    5324             :     0U, // MFLO16_MM
    5325             :     0U, // MFLO64
    5326             :     0U, // MFLO_DSP
    5327             :     0U, // MFLO_DSP_MM
    5328             :     0U, // MFLO_MM
    5329             :     0U, // MFTACX
    5330             :     10U,        // MFTC0
    5331             :     0U, // MFTC1
    5332             :     0U, // MFTDSP
    5333             :     0U, // MFTGPR
    5334             :     0U, // MFTHC1
    5335             :     0U, // MFTHI
    5336             :     0U, // MFTLO
    5337             :     9308U,      // MFTR
    5338             :     0U, // MINA_D
    5339             :     0U, // MINA_D_MMR6
    5340             :     0U, // MINA_S
    5341             :     0U, // MINA_S_MMR6
    5342             :     0U, // MINI_S_B
    5343             :     0U, // MINI_S_D
    5344             :     0U, // MINI_S_H
    5345             :     0U, // MINI_S_W
    5346             :     2U, // MINI_U_B
    5347             :     2U, // MINI_U_D
    5348             :     2U, // MINI_U_H
    5349             :     2U, // MINI_U_W
    5350             :     0U, // MIN_A_B
    5351             :     0U, // MIN_A_D
    5352             :     0U, // MIN_A_H
    5353             :     0U, // MIN_A_W
    5354             :     0U, // MIN_D
    5355             :     0U, // MIN_D_MMR6
    5356             :     0U, // MIN_S
    5357             :     0U, // MIN_S_B
    5358             :     0U, // MIN_S_D
    5359             :     0U, // MIN_S_H
    5360             :     0U, // MIN_S_MMR6
    5361             :     0U, // MIN_S_W
    5362             :     0U, // MIN_U_B
    5363             :     0U, // MIN_U_D
    5364             :     0U, // MIN_U_H
    5365             :     0U, // MIN_U_W
    5366             :     0U, // MIPSeh_return32
    5367             :     0U, // MIPSeh_return64
    5368             :     0U, // MOD
    5369             :     0U, // MODSUB
    5370             :     0U, // MODSUB_MM
    5371             :     0U, // MODU
    5372             :     0U, // MODU_MMR6
    5373             :     0U, // MOD_MMR6
    5374             :     0U, // MOD_S_B
    5375             :     0U, // MOD_S_D
    5376             :     0U, // MOD_S_H
    5377             :     0U, // MOD_S_W
    5378             :     0U, // MOD_U_B
    5379             :     0U, // MOD_U_D
    5380             :     0U, // MOD_U_H
    5381             :     0U, // MOD_U_W
    5382             :     0U, // MOVE16_MM
    5383             :     0U, // MOVE16_MMR6
    5384             :     0U, // MOVEP_MM
    5385             :     0U, // MOVEP_MMR6
    5386             :     0U, // MOVE_V
    5387             :     0U, // MOVF_D32
    5388             :     0U, // MOVF_D32_MM
    5389             :     0U, // MOVF_D64
    5390             :     0U, // MOVF_I
    5391             :     0U, // MOVF_I64
    5392             :     0U, // MOVF_I_MM
    5393             :     0U, // MOVF_S
    5394             :     0U, // MOVF_S_MM
    5395             :     0U, // MOVN_I64_D64
    5396             :     0U, // MOVN_I64_I
    5397             :     0U, // MOVN_I64_I64
    5398             :     0U, // MOVN_I64_S
    5399             :     0U, // MOVN_I_D32
    5400             :     0U, // MOVN_I_D32_MM
    5401             :     0U, // MOVN_I_D64
    5402             :     0U, // MOVN_I_I
    5403             :     0U, // MOVN_I_I64
    5404             :     0U, // MOVN_I_MM
    5405             :     0U, // MOVN_I_S
    5406             :     0U, // MOVN_I_S_MM
    5407             :     0U, // MOVT_D32
    5408             :     0U, // MOVT_D32_MM
    5409             :     0U, // MOVT_D64
    5410             :     0U, // MOVT_I
    5411             :     0U, // MOVT_I64
    5412             :     0U, // MOVT_I_MM
    5413             :     0U, // MOVT_S
    5414             :     0U, // MOVT_S_MM
    5415             :     0U, // MOVZ_I64_D64
    5416             :     0U, // MOVZ_I64_I
    5417             :     0U, // MOVZ_I64_I64
    5418             :     0U, // MOVZ_I64_S
    5419             :     0U, // MOVZ_I_D32
    5420             :     0U, // MOVZ_I_D32_MM
    5421             :     0U, // MOVZ_I_D64
    5422             :     0U, // MOVZ_I_I
    5423             :     0U, // MOVZ_I_I64
    5424             :     0U, // MOVZ_I_MM
    5425             :     0U, // MOVZ_I_S
    5426             :     0U, // MOVZ_I_S_MM
    5427             :     0U, // MSA_FP_EXTEND_D_PSEUDO
    5428             :     0U, // MSA_FP_EXTEND_W_PSEUDO
    5429             :     0U, // MSA_FP_ROUND_D_PSEUDO
    5430             :     0U, // MSA_FP_ROUND_W_PSEUDO
    5431             :     0U, // MSUB
    5432             :     24U,        // MSUBF_D
    5433             :     24U,        // MSUBF_D_MMR6
    5434             :     24U,        // MSUBF_S
    5435             :     24U,        // MSUBF_S_MMR6
    5436             :     24U,        // MSUBR_Q_H
    5437             :     24U,        // MSUBR_Q_W
    5438             :     0U, // MSUBU
    5439             :     0U, // MSUBU_DSP
    5440             :     0U, // MSUBU_DSP_MM
    5441             :     0U, // MSUBU_MM
    5442             :     24U,        // MSUBV_B
    5443             :     24U,        // MSUBV_D
    5444             :     24U,        // MSUBV_H
    5445             :     24U,        // MSUBV_W
    5446             :     4672U,      // MSUB_D32
    5447             :     4672U,      // MSUB_D32_MM
    5448             :     4672U,      // MSUB_D64
    5449             :     0U, // MSUB_DSP
    5450             :     0U, // MSUB_DSP_MM
    5451             :     0U, // MSUB_MM
    5452             :     24U,        // MSUB_Q_H
    5453             :     24U,        // MSUB_Q_W
    5454             :     4672U,      // MSUB_S
    5455             :     4672U,      // MSUB_S_MM
    5456             :     0U, // MTC0
    5457             :     0U, // MTC0_MMR6
    5458             :     0U, // MTC1
    5459             :     0U, // MTC1_D64
    5460             :     0U, // MTC1_MM
    5461             :     0U, // MTC1_MMR6
    5462             :     0U, // MTC2
    5463             :     0U, // MTC2_MMR6
    5464             :     0U, // MTHC0_MMR6
    5465             :     0U, // MTHC1_D32
    5466             :     0U, // MTHC1_D32_MM
    5467             :     0U, // MTHC1_D64
    5468             :     0U, // MTHC1_D64_MM
    5469             :     0U, // MTHC2_MMR6
    5470             :     0U, // MTHI
    5471             :     0U, // MTHI64
    5472             :     0U, // MTHI_DSP
    5473             :     0U, // MTHI_DSP_MM
    5474             :     0U, // MTHI_MM
    5475             :     0U, // MTHLIP
    5476             :     0U, // MTHLIP_MM
    5477             :     0U, // MTLO
    5478             :     0U, // MTLO64
    5479             :     0U, // MTLO_DSP
    5480             :     0U, // MTLO_DSP_MM
    5481             :     0U, // MTLO_MM
    5482             :     0U, // MTM0
    5483             :     0U, // MTM1
    5484             :     0U, // MTM2
    5485             :     0U, // MTP0
    5486             :     0U, // MTP1
    5487             :     0U, // MTP2
    5488             :     0U, // MTTACX
    5489             :     0U, // MTTC0
    5490             :     0U, // MTTC1
    5491             :     0U, // MTTDSP
    5492             :     0U, // MTTGPR
    5493             :     0U, // MTTHC1
    5494             :     0U, // MTTHI
    5495             :     0U, // MTTLO
    5496             :     0U, // MTTR
    5497             :     0U, // MUH
    5498             :     0U, // MUHU
    5499             :     0U, // MUHU_MMR6
    5500             :     0U, // MUH_MMR6
    5501             :     0U, // MUL
    5502             :     0U, // MULEQ_S_W_PHL
    5503             :     0U, // MULEQ_S_W_PHL_MM
    5504             :     0U, // MULEQ_S_W_PHR
    5505             :     0U, // MULEQ_S_W_PHR_MM
    5506             :     0U, // MULEU_S_PH_QBL
    5507             :     0U, // MULEU_S_PH_QBL_MM
    5508             :     0U, // MULEU_S_PH_QBR
    5509             :     0U, // MULEU_S_PH_QBR_MM
    5510             :     0U, // MULImmMacro
    5511             :     0U, // MULOMacro
    5512             :     0U, // MULOUMacro
    5513             :     0U, // MULQ_RS_PH
    5514             :     0U, // MULQ_RS_PH_MM
    5515             :     0U, // MULQ_RS_W
    5516             :     0U, // MULQ_RS_W_MMR2
    5517             :     0U, // MULQ_S_PH
    5518             :     0U, // MULQ_S_PH_MMR2
    5519             :     0U, // MULQ_S_W
    5520             :     0U, // MULQ_S_W_MMR2
    5521             :     0U, // MULR_Q_H
    5522             :     0U, // MULR_Q_W
    5523             :     0U, // MULSAQ_S_W_PH
    5524             :     0U, // MULSAQ_S_W_PH_MM
    5525             :     0U, // MULSA_W_PH
    5526             :     0U, // MULSA_W_PH_MMR2
    5527             :     0U, // MULT
    5528             :     0U, // MULTU_DSP
    5529             :     0U, // MULTU_DSP_MM
    5530             :     0U, // MULT_DSP
    5531             :     0U, // MULT_DSP_MM
    5532             :     0U, // MULT_MM
    5533             :     0U, // MULTu
    5534             :     0U, // MULTu_MM
    5535             :     0U, // MULU
    5536             :     0U, // MULU_MMR6
    5537             :     0U, // MULV_B
    5538             :     0U, // MULV_D
    5539             :     0U, // MULV_H
    5540             :     0U, // MULV_W
    5541             :     0U, // MUL_MM
    5542             :     0U, // MUL_MMR6
    5543             :     0U, // MUL_PH
    5544             :     0U, // MUL_PH_MMR2
    5545             :     0U, // MUL_Q_H
    5546             :     0U, // MUL_Q_W
    5547             :     0U, // MUL_R6
    5548             :     0U, // MUL_S_PH
    5549             :     0U, // MUL_S_PH_MMR2
    5550             :     0U, // Mfhi16
    5551             :     0U, // Mflo16
    5552             :     0U, // Move32R16
    5553             :     0U, // MoveR3216
    5554             :     0U, // MultRxRy16
    5555             :     0U, // MultRxRyRz16
    5556             :     0U, // MultuRxRy16
    5557             :     0U, // MultuRxRyRz16
    5558             :     0U, // NLOC_B
    5559             :     0U, // NLOC_D
    5560             :     0U, // NLOC_H
    5561             :     0U, // NLOC_W
    5562             :     0U, // NLZC_B
    5563             :     0U, // NLZC_D
    5564             :     0U, // NLZC_H
    5565             :     0U, // NLZC_W
    5566             :     4672U,      // NMADD_D32
    5567             :     4672U,      // NMADD_D32_MM
    5568             :     4672U,      // NMADD_D64
    5569             :     4672U,      // NMADD_S
    5570             :     4672U,      // NMADD_S_MM
    5571             :     4672U,      // NMSUB_D32
    5572             :     4672U,      // NMSUB_D32_MM
    5573             :     4672U,      // NMSUB_D64
    5574             :     4672U,      // NMSUB_S
    5575             :     4672U,      // NMSUB_S_MM
    5576             :     0U, // NOP
    5577             :     0U, // NOR
    5578             :     0U, // NOR64
    5579             :     4U, // NORI_B
    5580             :     0U, // NORImm
    5581             :     0U, // NORImm64
    5582             :     0U, // NOR_MM
    5583             :     0U, // NOR_MMR6
    5584             :     0U, // NOR_V
    5585             :     0U, // NOR_V_D_PSEUDO
    5586             :     0U, // NOR_V_H_PSEUDO
    5587             :     0U, // NOR_V_W_PSEUDO
    5588             :     0U, // NOT16_MM
    5589             :     0U, // NOT16_MMR6
    5590             :     0U, // NegRxRy16
    5591             :     0U, // NotRxRy16
    5592             :     0U, // OR
    5593             :     0U, // OR16_MM
    5594             :     0U, // OR16_MMR6
    5595             :     0U, // OR64
    5596             :     4U, // ORI_B
    5597             :     6U, // ORI_MMR6
    5598             :     0U, // OR_MM
    5599             :     0U, // OR_MMR6
    5600             :     0U, // OR_V
    5601             :     0U, // OR_V_D_PSEUDO
    5602             :     0U, // OR_V_H_PSEUDO
    5603             :     0U, // OR_V_W_PSEUDO
    5604             :     6U, // ORi
    5605             :     6U, // ORi64
    5606             :     6U, // ORi_MM
    5607             :     0U, // OrRxRxRy16
    5608             :     0U, // PACKRL_PH
    5609             :     0U, // PACKRL_PH_MM
    5610             :     0U, // PAUSE
    5611             :     0U, // PAUSE_MM
    5612             :     0U, // PAUSE_MMR6
    5613             :     0U, // PCKEV_B
    5614             :     0U, // PCKEV_D
    5615             :     0U, // PCKEV_H
    5616             :     0U, // PCKEV_W
    5617             :     0U, // PCKOD_B
    5618             :     0U, // PCKOD_D
    5619             :     0U, // PCKOD_H
    5620             :     0U, // PCKOD_W
    5621             :     0U, // PCNT_B
    5622             :     0U, // PCNT_D
    5623             :     0U, // PCNT_H
    5624             :     0U, // PCNT_W
    5625             :     0U, // PICK_PH
    5626             :     0U, // PICK_PH_MM
    5627             :     0U, // PICK_QB
    5628             :     0U, // PICK_QB_MM
    5629             :     0U, // POP
    5630             :     0U, // PRECEQU_PH_QBL
    5631             :     0U, // PRECEQU_PH_QBLA
    5632             :     0U, // PRECEQU_PH_QBLA_MM
    5633             :     0U, // PRECEQU_PH_QBL_MM
    5634             :     0U, // PRECEQU_PH_QBR
    5635             :     0U, // PRECEQU_PH_QBRA
    5636             :     0U, // PRECEQU_PH_QBRA_MM
    5637             :     0U, // PRECEQU_PH_QBR_MM
    5638             :     0U, // PRECEQ_W_PHL
    5639             :     0U, // PRECEQ_W_PHL_MM
    5640             :     0U, // PRECEQ_W_PHR
    5641             :     0U, // PRECEQ_W_PHR_MM
    5642             :     0U, // PRECEU_PH_QBL
    5643             :     0U, // PRECEU_PH_QBLA
    5644             :     0U, // PRECEU_PH_QBLA_MM
    5645             :     0U, // PRECEU_PH_QBL_MM
    5646             :     0U, // PRECEU_PH_QBR
    5647             :     0U, // PRECEU_PH_QBRA
    5648             :     0U, // PRECEU_PH_QBRA_MM
    5649             :     0U, // PRECEU_PH_QBR_MM
    5650             :     0U, // PRECRQU_S_QB_PH
    5651             :     0U, // PRECRQU_S_QB_PH_MM
    5652             :     0U, // PRECRQ_PH_W
    5653             :     0U, // PRECRQ_PH_W_MM
    5654             :     0U, // PRECRQ_QB_PH
    5655             :     0U, // PRECRQ_QB_PH_MM
    5656             :     0U, // PRECRQ_RS_PH_W
    5657             :     0U, // PRECRQ_RS_PH_W_MM
    5658             :     0U, // PRECR_QB_PH
    5659             :     0U, // PRECR_QB_PH_MMR2
    5660             :     2U, // PRECR_SRA_PH_W
    5661             :     2U, // PRECR_SRA_PH_W_MMR2
    5662             :     2U, // PRECR_SRA_R_PH_W
    5663             :     2U, // PRECR_SRA_R_PH_W_MMR2
    5664             :     0U, // PREF
    5665             :     0U, // PREFE
    5666             :     0U, // PREFE_MM
    5667             :     0U, // PREFX_MM
    5668             :     0U, // PREF_MM
    5669             :     0U, // PREF_MMR6
    5670             :     0U, // PREF_R6
    5671             :     2U, // PREPEND
    5672             :     2U, // PREPEND_MMR2
    5673             :     0U, // PseudoCMPU_EQ_QB
    5674             :     0U, // PseudoCMPU_LE_QB
    5675             :     0U, // PseudoCMPU_LT_QB
    5676             :     0U, // PseudoCMP_EQ_PH
    5677             :     0U, // PseudoCMP_LE_PH
    5678             :     0U, // PseudoCMP_LT_PH
    5679             :     0U, // PseudoCVT_D32_W
    5680             :     0U, // PseudoCVT_D64_L
    5681             :     0U, // PseudoCVT_D64_W
    5682             :     0U, // PseudoCVT_S_L
    5683             :     0U, // PseudoCVT_S_W
    5684             :     0U, // PseudoDMULT
    5685             :     0U, // PseudoDMULTu
    5686             :     0U, // PseudoDSDIV
    5687             :     0U, // PseudoDUDIV
    5688             :     0U, // PseudoIndirectBranch
    5689             :     0U, // PseudoIndirectBranch64
    5690             :     0U, // PseudoIndirectBranch64R6
    5691             :     0U, // PseudoIndirectBranchR6
    5692             :     0U, // PseudoIndirectBranch_MM
    5693             :     0U, // PseudoIndirectBranch_MMR6
    5694             :     0U, // PseudoIndirectHazardBranch
    5695             :     0U, // PseudoIndirectHazardBranch64
    5696             :     0U, // PseudoIndrectHazardBranch64R6
    5697             :     0U, // PseudoIndrectHazardBranchR6
    5698             :     0U, // PseudoMADD
    5699             :     0U, // PseudoMADDU
    5700             :     0U, // PseudoMFHI
    5701             :     0U, // PseudoMFHI64
    5702             :     0U, // PseudoMFLO
    5703             :     0U, // PseudoMFLO64
    5704             :     0U, // PseudoMSUB
    5705             :     0U, // PseudoMSUBU
    5706             :     0U, // PseudoMTLOHI
    5707             :     0U, // PseudoMTLOHI64
    5708             :     0U, // PseudoMTLOHI_DSP
    5709             :     0U, // PseudoMULT
    5710             :     0U, // PseudoMULTu
    5711             :     0U, // PseudoPICK_PH
    5712             :     0U, // PseudoPICK_QB
    5713             :     0U, // PseudoReturn
    5714             :     0U, // PseudoReturn64
    5715             :     0U, // PseudoSDIV
    5716             :     0U, // PseudoSELECTFP_F_D32
    5717             :     0U, // PseudoSELECTFP_F_D64
    5718             :     0U, // PseudoSELECTFP_F_I
    5719             :     0U, // PseudoSELECTFP_F_I64
    5720             :     0U, // PseudoSELECTFP_F_S
    5721             :     0U, // PseudoSELECTFP_T_D32
    5722             :     0U, // PseudoSELECTFP_T_D64
    5723             :     0U, // PseudoSELECTFP_T_I
    5724             :     0U, // PseudoSELECTFP_T_I64
    5725             :     0U, // PseudoSELECTFP_T_S
    5726             :     0U, // PseudoSELECT_D32
    5727             :     0U, // PseudoSELECT_D64
    5728             :     0U, // PseudoSELECT_I
    5729             :     0U, // PseudoSELECT_I64
    5730             :     0U, // PseudoSELECT_S
    5731             :     0U, // PseudoTRUNC_W_D
    5732             :     0U, // PseudoTRUNC_W_D32
    5733             :     0U, // PseudoTRUNC_W_S
    5734             :     0U, // PseudoUDIV
    5735             :     0U, // RADDU_W_QB
    5736             :     0U, // RADDU_W_QB_MM
    5737             :     0U, // RDDSP
    5738             :     0U, // RDDSP_MM
    5739             :     0U, // RDHWR
    5740             :     0U, // RDHWR64
    5741             :     0U, // RDHWR_MM
    5742             :     10U,        // RDHWR_MMR6
    5743             :     0U, // RDPGPR_MMR6
    5744             :     0U, // RECIP_D32
    5745             :     0U, // RECIP_D32_MM
    5746             :     0U, // RECIP_D64
    5747             :     0U, // RECIP_D64_MM
    5748             :     0U, // RECIP_S
    5749             :     0U, // RECIP_S_MM
    5750             :     0U, // REPLV_PH
    5751             :     0U, // REPLV_PH_MM
    5752             :     0U, // REPLV_QB
    5753             :     0U, // REPLV_QB_MM
    5754             :     0U, // REPL_PH
    5755             :     0U, // REPL_PH_MM
    5756             :     0U, // REPL_QB
    5757             :     0U, // REPL_QB_MM
    5758             :     0U, // RINT_D
    5759             :     0U, // RINT_D_MMR6
    5760             :     0U, // RINT_S
    5761             :     0U, // RINT_S_MMR6
    5762             :     0U, // ROL
    5763             :     0U, // ROLImm
    5764             :     0U, // ROR
    5765             :     0U, // RORImm
    5766             :     2U, // ROTR
    5767             :     0U, // ROTRV
    5768             :     0U, // ROTRV_MM
    5769             :     2U, // ROTR_MM
    5770             :     0U, // ROUND_L_D64
    5771             :     0U, // ROUND_L_D_MMR6
    5772             :     0U, // ROUND_L_S
    5773             :     0U, // ROUND_L_S_MMR6
    5774             :     0U, // ROUND_W_D32
    5775             :     0U, // ROUND_W_D64
    5776             :     0U, // ROUND_W_D_MMR6
    5777             :     0U, // ROUND_W_MM
    5778             :     0U, // ROUND_W_S
    5779             :     0U, // ROUND_W_S_MM
    5780             :     0U, // ROUND_W_S_MMR6
    5781             :     0U, // RSQRT_D32
    5782             :     0U, // RSQRT_D32_MM
    5783             :     0U, // RSQRT_D64
    5784             :     0U, // RSQRT_D64_MM
    5785             :     0U, // RSQRT_S
    5786             :     0U, // RSQRT_S_MM
    5787             :     0U, // Restore16
    5788             :     0U, // RestoreX16
    5789             :     0U, // RetRA
    5790             :     0U, // RetRA16
    5791             :     10U,        // SAT_S_B
    5792             :     12U,        // SAT_S_D
    5793             :     14U,        // SAT_S_H
    5794             :     2U, // SAT_S_W
    5795             :     10U,        // SAT_U_B
    5796             :     12U,        // SAT_U_D
    5797             :     14U,        // SAT_U_H
    5798             :     2U, // SAT_U_W
    5799             :     0U, // SB
    5800             :     0U, // SB16_MM
    5801             :     0U, // SB16_MMR6
    5802             :     0U, // SB64
    5803             :     0U, // SBE
    5804             :     0U, // SBE_MM
    5805             :     0U, // SB_MM
    5806             :     0U, // SB_MMR6
    5807             :     0U, // SC
    5808             :     0U, // SC64
    5809             :     0U, // SC64_R6
    5810             :     0U, // SCD
    5811             :     0U, // SCD_R6
    5812             :     0U, // SCE
    5813             :     0U, // SCE_MM
    5814             :     0U, // SC_MM
    5815             :     0U, // SC_R6
    5816             :     0U, // SD
    5817             :     0U, // SDBBP
    5818             :     0U, // SDBBP16_MM
    5819             :     0U, // SDBBP16_MMR6
    5820             :     0U, // SDBBP_MM
    5821             :     0U, // SDBBP_MMR6
    5822             :     0U, // SDBBP_R6
    5823             :     0U, // SDC1
    5824             :     0U, // SDC164
    5825             :     0U, // SDC1_D64_MMR6
    5826             :     0U, // SDC1_MM
    5827             :     0U, // SDC2
    5828             :     0U, // SDC2_MMR6
    5829             :     0U, // SDC2_R6
    5830             :     0U, // SDC3
    5831             :     0U, // SDIV
    5832             :     0U, // SDIV_MM
    5833             :     0U, // SDIV_MM_Pseudo
    5834             :     0U, // SDL
    5835             :     0U, // SDMacro
    5836             :     0U, // SDR
    5837             :     0U, // SDXC1
    5838             :     0U, // SDXC164
    5839             :     0U, // SDivIMacro
    5840             :     0U, // SDivMacro
    5841             :     0U, // SEB
    5842             :     0U, // SEB64
    5843             :     0U, // SEB_MM
    5844             :     0U, // SEB_MMR6
    5845             :     0U, // SEH
    5846             :     0U, // SEH64
    5847             :     0U, // SEH_MM
    5848             :     0U, // SEH_MMR6
    5849             :     0U, // SELEQZ
    5850             :     0U, // SELEQZ64
    5851             :     0U, // SELEQZ_D
    5852             :     0U, // SELEQZ_D_MMR6
    5853             :     0U, // SELEQZ_MMR6
    5854             :     0U, // SELEQZ_S
    5855             :     0U, // SELEQZ_S_MMR6
    5856             :     0U, // SELNEZ
    5857             :     0U, // SELNEZ64
    5858             :     0U, // SELNEZ_D
    5859             :     0U, // SELNEZ_D_MMR6
    5860             :     0U, // SELNEZ_MMR6
    5861             :     0U, // SELNEZ_S
    5862             :     0U, // SELNEZ_S_MMR6
    5863             :     24U,        // SEL_D
    5864             :     24U,        // SEL_D_MMR6
    5865             :     24U,        // SEL_S
    5866             :     24U,        // SEL_S_MMR6
    5867             :     0U, // SEQ
    5868             :     0U, // SEQIMacro
    5869             :     0U, // SEQMacro
    5870             :     0U, // SEQi
    5871             :     0U, // SH
    5872             :     0U, // SH16_MM
    5873             :     0U, // SH16_MMR6
    5874             :     0U, // SH64
    5875             :     0U, // SHE
    5876             :     0U, // SHE_MM
    5877             :     4U, // SHF_B
    5878             :     4U, // SHF_H
    5879             :     4U, // SHF_W
    5880             :     0U, // SHILO
    5881             :     0U, // SHILOV
    5882             :     0U, // SHILOV_MM
    5883             :     0U, // SHILO_MM
    5884             :     0U, // SHLLV_PH
    5885             :     0U, // SHLLV_PH_MM
    5886             :     0U, // SHLLV_QB
    5887             :     0U, // SHLLV_QB_MM
    5888             :     0U, // SHLLV_S_PH
    5889             :     0U, // SHLLV_S_PH_MM
    5890             :     0U, // SHLLV_S_W
    5891             :     0U, // SHLLV_S_W_MM
    5892             :     14U,        // SHLL_PH
    5893             :     14U,        // SHLL_PH_MM
    5894             :     10U,        // SHLL_QB
    5895             :     10U,        // SHLL_QB_MM
    5896             :     14U,        // SHLL_S_PH
    5897             :     14U,        // SHLL_S_PH_MM
    5898             :     2U, // SHLL_S_W
    5899             :     2U, // SHLL_S_W_MM
    5900             :     0U, // SHRAV_PH
    5901             :     0U, // SHRAV_PH_MM
    5902             :     0U, // SHRAV_QB
    5903             :     0U, // SHRAV_QB_MMR2
    5904             :     0U, // SHRAV_R_PH
    5905             :     0U, // SHRAV_R_PH_MM
    5906             :     0U, // SHRAV_R_QB
    5907             :     0U, // SHRAV_R_QB_MMR2
    5908             :     0U, // SHRAV_R_W
    5909             :     0U, // SHRAV_R_W_MM
    5910             :     14U,        // SHRA_PH
    5911             :     14U,        // SHRA_PH_MM
    5912             :     10U,        // SHRA_QB
    5913             :     10U,        // SHRA_QB_MMR2
    5914             :     14U,        // SHRA_R_PH
    5915             :     14U,        // SHRA_R_PH_MM
    5916             :     10U,        // SHRA_R_QB
    5917             :     10U,        // SHRA_R_QB_MMR2
    5918             :     2U, // SHRA_R_W
    5919             :     2U, // SHRA_R_W_MM
    5920             :     0U, // SHRLV_PH
    5921             :     0U, // SHRLV_PH_MMR2
    5922             :     0U, // SHRLV_QB
    5923             :     0U, // SHRLV_QB_MM
    5924             :     14U,        // SHRL_PH
    5925             :     14U,        // SHRL_PH_MMR2
    5926             :     10U,        // SHRL_QB
    5927             :     10U,        // SHRL_QB_MM
    5928             :     0U, // SH_MM
    5929             :     0U, // SH_MMR6
    5930             :     148U,       // SLDI_B
    5931             :     34U,        // SLDI_D
    5932             :     144U,       // SLDI_H
    5933             :     36U,        // SLDI_W
    5934             :     152U,       // SLD_B
    5935             :     152U,       // SLD_D
    5936             :     152U,       // SLD_H
    5937             :     152U,       // SLD_W
    5938             :     2U, // SLL
    5939             :     0U, // SLL16_MM
    5940             :     0U, // SLL16_MMR6
    5941             :     1U, // SLL64_32
    5942             :     1U, // SLL64_64
    5943             :     10U,        // SLLI_B
    5944             :     12U,        // SLLI_D
    5945             :     14U,        // SLLI_H
    5946             :     2U, // SLLI_W
    5947             :     0U, // SLLV
    5948             :     0U, // SLLV_MM
    5949             :     0U, // SLL_B
    5950             :     0U, // SLL_D
    5951             :     0U, // SLL_H
    5952             :     2U, // SLL_MM
    5953             :     2U, // SLL_MMR6
    5954             :     0U, // SLL_W
    5955             :     0U, // SLT
    5956             :     0U, // SLT64
    5957             :     0U, // SLTImm64
    5958             :     0U, // SLTUImm64
    5959             :     0U, // SLT_MM
    5960             :     0U, // SLTi
    5961             :     0U, // SLTi64
    5962             :     0U, // SLTi_MM
    5963             :     0U, // SLTiu
    5964             :     0U, // SLTiu64
    5965             :     0U, // SLTiu_MM
    5966             :     0U, // SLTu
    5967             :     0U, // SLTu64
    5968             :     0U, // SLTu_MM
    5969             :     0U, // SNE
    5970             :     0U, // SNEi
    5971             :     0U, // SNZ_B_PSEUDO
    5972             :     0U, // SNZ_D_PSEUDO
    5973             :     0U, // SNZ_H_PSEUDO
    5974             :     0U, // SNZ_V_PSEUDO
    5975             :     0U, // SNZ_W_PSEUDO
    5976             :     142U,       // SPLATI_B
    5977             :     156U,       // SPLATI_D
    5978             :     138U,       // SPLATI_H
    5979             :     136U,       // SPLATI_W
    5980             :     128U,       // SPLAT_B
    5981             :     128U,       // SPLAT_D
    5982             :     128U,       // SPLAT_H
    5983             :     128U,       // SPLAT_W
    5984             :     2U, // SRA
    5985             :     10U,        // SRAI_B
    5986             :     12U,        // SRAI_D
    5987             :     14U,        // SRAI_H
    5988             :     2U, // SRAI_W
    5989             :     10U,        // SRARI_B
    5990             :     12U,        // SRARI_D
    5991             :     14U,        // SRARI_H
    5992             :     2U, // SRARI_W
    5993             :     0U, // SRAR_B
    5994             :     0U, // SRAR_D
    5995             :     0U, // SRAR_H
    5996             :     0U, // SRAR_W
    5997             :     0U, // SRAV
    5998             :     0U, // SRAV_MM
    5999             :     0U, // SRA_B
    6000             :     0U, // SRA_D
    6001             :     0U, // SRA_H
    6002             :     2U, // SRA_MM
    6003             :     0U, // SRA_W
    6004             :     2U, // SRL
    6005             :     0U, // SRL16_MM
    6006             :     0U, // SRL16_MMR6
    6007             :     10U,        // SRLI_B
    6008             :     12U,        // SRLI_D
    6009             :     14U,        // SRLI_H
    6010             :     2U, // SRLI_W
    6011             :     10U,        // SRLRI_B
    6012             :     12U,        // SRLRI_D
    6013             :     14U,        // SRLRI_H
    6014             :     2U, // SRLRI_W
    6015             :     0U, // SRLR_B
    6016             :     0U, // SRLR_D
    6017             :     0U, // SRLR_H
    6018             :     0U, // SRLR_W
    6019             :     0U, // SRLV
    6020             :     0U, // SRLV_MM
    6021             :     0U, // SRL_B
    6022             :     0U, // SRL_D
    6023             :     0U, // SRL_H
    6024             :     2U, // SRL_MM
    6025             :     0U, // SRL_W
    6026             :     0U, // SSNOP
    6027             :     0U, // SSNOP_MM
    6028             :     0U, // SSNOP_MMR6
    6029             :     0U, // STORE_ACC128
    6030             :     0U, // STORE_ACC64
    6031             :     0U, // STORE_ACC64DSP
    6032             :     0U, // STORE_CCOND_DSP
    6033             :     0U, // ST_B
    6034             :     0U, // ST_D
    6035             :     0U, // ST_F16
    6036             :     0U, // ST_H
    6037             :     0U, // ST_W
    6038             :     0U, // SUB
    6039             :     0U, // SUBQH_PH
    6040             :     0U, // SUBQH_PH_MMR2
    6041             :     0U, // SUBQH_R_PH
    6042             :     0U, // SUBQH_R_PH_MMR2
    6043             :     0U, // SUBQH_R_W
    6044             :     0U, // SUBQH_R_W_MMR2
    6045             :     0U, // SUBQH_W
    6046             :     0U, // SUBQH_W_MMR2
    6047             :     0U, // SUBQ_PH
    6048             :     0U, // SUBQ_PH_MM
    6049             :     0U, // SUBQ_S_PH
    6050             :     0U, // SUBQ_S_PH_MM
    6051             :     0U, // SUBQ_S_W
    6052             :     0U, // SUBQ_S_W_MM
    6053             :     0U, // SUBSUS_U_B
    6054             :     0U, // SUBSUS_U_D
    6055             :     0U, // SUBSUS_U_H
    6056             :     0U, // SUBSUS_U_W
    6057             :     0U, // SUBSUU_S_B
    6058             :     0U, // SUBSUU_S_D
    6059             :     0U, // SUBSUU_S_H
    6060             :     0U, // SUBSUU_S_W
    6061             :     0U, // SUBS_S_B
    6062             :     0U, // SUBS_S_D
    6063             :     0U, // SUBS_S_H
    6064             :     0U, // SUBS_S_W
    6065             :     0U, // SUBS_U_B
    6066             :     0U, // SUBS_U_D
    6067             :     0U, // SUBS_U_H
    6068             :     0U, // SUBS_U_W
    6069             :     0U, // SUBU16_MM
    6070             :     0U, // SUBU16_MMR6
    6071             :     0U, // SUBUH_QB
    6072             :     0U, // SUBUH_QB_MMR2
    6073             :     0U, // SUBUH_R_QB
    6074             :     0U, // SUBUH_R_QB_MMR2
    6075             :     0U, // SUBU_MMR6
    6076             :     0U, // SUBU_PH
    6077             :     0U, // SUBU_PH_MMR2
    6078             :     0U, // SUBU_QB
    6079             :     0U, // SUBU_QB_MM
    6080             :     0U, // SUBU_S_PH
    6081             :     0U, // SUBU_S_PH_MMR2
    6082             :     0U, // SUBU_S_QB
    6083             :     0U, // SUBU_S_QB_MM
    6084             :     2U, // SUBVI_B
    6085             :     2U, // SUBVI_D
    6086             :     2U, // SUBVI_H
    6087             :     2U, // SUBVI_W
    6088             :     0U, // SUBV_B
    6089             :     0U, // SUBV_D
    6090             :     0U, // SUBV_H
    6091             :     0U, // SUBV_W
    6092             :     0U, // SUB_MM
    6093             :     0U, // SUB_MMR6
    6094             :     0U, // SUBu
    6095             :     0U, // SUBu_MM
    6096             :     0U, // SUXC1
    6097             :     0U, // SUXC164
    6098             :     0U, // SUXC1_MM
    6099             :     0U, // SW
    6100             :     0U, // SW16_MM
    6101             :     0U, // SW16_MMR6
    6102             :     0U, // SW64
    6103             :     0U, // SWC1
    6104             :     0U, // SWC1_MM
    6105             :     0U, // SWC2
    6106             :     0U, // SWC2_MMR6
    6107             :     0U, // SWC2_R6
    6108             :     0U, // SWC3
    6109             :     0U, // SWDSP
    6110             :     0U, // SWDSP_MM
    6111             :     0U, // SWE
    6112             :     0U, // SWE_MM
    6113             :     0U, // SWL
    6114             :     0U, // SWL64
    6115             :     0U, // SWLE
    6116             :     0U, // SWLE_MM
    6117             :     0U, // SWL_MM
    6118             :     0U, // SWM16_MM
    6119             :     0U, // SWM16_MMR6
    6120             :     0U, // SWM32_MM
    6121             :     0U, // SWM_MM
    6122             :     0U, // SWP_MM
    6123             :     0U, // SWP_MMR6
    6124             :     0U, // SWR
    6125             :     0U, // SWR64
    6126             :     0U, // SWRE
    6127             :     0U, // SWRE_MM
    6128             :     0U, // SWR_MM
    6129             :     0U, // SWSP_MM
    6130             :     0U, // SWSP_MMR6
    6131             :     0U, // SWXC1
    6132             :     0U, // SWXC1_MM
    6133             :     0U, // SW_MM
    6134             :     0U, // SW_MMR6
    6135             :     0U, // SYNC
    6136             :     0U, // SYNCI
    6137             :     0U, // SYNCI_MM
    6138             :     0U, // SYNCI_MMR6
    6139             :     0U, // SYNC_MM
    6140             :     0U, // SYNC_MMR6
    6141             :     0U, // SYSCALL
    6142             :     0U, // SYSCALL_MM
    6143             :     0U, // SZ_B_PSEUDO
    6144             :     0U, // SZ_D_PSEUDO
    6145             :     0U, // SZ_H_PSEUDO
    6146             :     0U, // SZ_V_PSEUDO
    6147             :     0U, // SZ_W_PSEUDO
    6148             :     0U, // Save16
    6149             :     0U, // SaveX16
    6150             :     0U, // SbRxRyOffMemX16
    6151             :     0U, // SebRx16
    6152             :     0U, // SehRx16
    6153             :     0U, // SelBeqZ
    6154             :     0U, // SelBneZ
    6155             :     1U, // SelTBteqZCmp
    6156             :     1U, // SelTBteqZCmpi
    6157             :     1U, // SelTBteqZSlt
    6158             :     1U, // SelTBteqZSlti
    6159             :     1U, // SelTBteqZSltiu
    6160             :     1U, // SelTBteqZSltu
    6161             :     1U, // SelTBtneZCmp
    6162             :     1U, // SelTBtneZCmpi
    6163             :     1U, // SelTBtneZSlt
    6164             :     1U, // SelTBtneZSlti
    6165             :     1U, // SelTBtneZSltiu
    6166             :     1U, // SelTBtneZSltu
    6167             :     0U, // ShRxRyOffMemX16
    6168             :     2U, // SllX16
    6169             :     0U, // SllvRxRy16
    6170             :     0U, // SltCCRxRy16
    6171             :     0U, // SltRxRy16
    6172             :     0U, // SltiCCRxImmX16
    6173             :     0U, // SltiRxImm16
    6174             :     0U, // SltiRxImmX16
    6175             :     0U, // SltiuCCRxImmX16
    6176             :     0U, // SltiuRxImm16
    6177             :     0U, // SltiuRxImmX16
    6178             :     0U, // SltuCCRxRy16
    6179             :     0U, // SltuRxRy16
    6180             :     0U, // SltuRxRyRz16
    6181             :     2U, // SraX16
    6182             :     0U, // SravRxRy16
    6183             :     2U, // SrlX16
    6184             :     0U, // SrlvRxRy16
    6185             :     0U, // SubuRxRyRz16
    6186             :     0U, // SwRxRyOffMemX16
    6187             :     0U, // SwRxSpImmX16
    6188             :     0U, // TAILCALL
    6189             :     0U, // TAILCALL64R6REG
    6190             :     0U, // TAILCALLHB64R6REG
    6191             :     0U, // TAILCALLHBR6REG
    6192             :     0U, // TAILCALLR6REG
    6193             :     0U, // TAILCALLREG
    6194             :     0U, // TAILCALLREG64
    6195             :     0U, // TAILCALLREGHB
    6196             :     0U, // TAILCALLREGHB64
    6197             :     0U, // TAILCALLREG_MM
    6198             :     0U, // TAILCALLREG_MMR6
    6199             :     0U, // TAILCALL_MM
    6200             :     0U, // TAILCALL_MMR6
    6201             :     38U,        // TEQ
    6202             :     0U, // TEQI
    6203             :     0U, // TEQI_MM
    6204             :     14U,        // TEQ_MM
    6205             :     38U,        // TGE
    6206             :     0U, // TGEI
    6207             :     0U, // TGEIU
    6208             :     0U, // TGEIU_MM
    6209             :     0U, // TGEI_MM
    6210             :     38U,        // TGEU
    6211             :     14U,        // TGEU_MM
    6212             :     14U,        // TGE_MM
    6213             :     0U, // TLBINV
    6214             :     0U, // TLBINVF
    6215             :     0U, // TLBINVF_MMR6
    6216             :     0U, // TLBINV_MMR6
    6217             :     0U, // TLBP
    6218             :     0U, // TLBP_MM
    6219             :     0U, // TLBR
    6220             :     0U, // TLBR_MM
    6221             :     0U, // TLBWI
    6222             :     0U, // TLBWI_MM
    6223             :     0U, // TLBWR
    6224             :     0U, // TLBWR_MM
    6225             :     38U,        // TLT
    6226             :     0U, // TLTI
    6227             :     0U, // TLTIU_MM
    6228             :     0U, // TLTI_MM
    6229             :     38U,        // TLTU
    6230             :     14U,        // TLTU_MM
    6231             :     14U,        // TLT_MM
    6232             :     38U,        // TNE
    6233             :     0U, // TNEI
    6234             :     0U, // TNEI_MM
    6235             :     14U,        // TNE_MM
    6236             :     0U, // TRAP
    6237             :     0U, // TRUNC_L_D64
    6238             :     0U, // TRUNC_L_D_MMR6
    6239             :     0U, // TRUNC_L_S
    6240             :     0U, // TRUNC_L_S_MMR6
    6241             :     0U, // TRUNC_W_D32
    6242             :     0U, // TRUNC_W_D64
    6243             :     0U, // TRUNC_W_D_MMR6
    6244             :     0U, // TRUNC_W_MM
    6245             :     0U, // TRUNC_W_S
    6246             :     0U, // TRUNC_W_S_MM
    6247             :     0U, // TRUNC_W_S_MMR6
    6248             :     0U, // TTLTIU
    6249             :     0U, // UDIV
    6250             :     0U, // UDIV_MM
    6251             :     0U, // UDIV_MM_Pseudo
    6252             :     0U, // UDivIMacro
    6253             :     0U, // UDivMacro
    6254             :     0U, // Ulh
    6255             :     0U, // Ulhu
    6256             :     0U, // Ulw
    6257             :     0U, // Ush
    6258             :     0U, // Usw
    6259             :     0U, // V3MULU
    6260             :     0U, // VMM0
    6261             :     0U, // VMULU
    6262             :     24U,        // VSHF_B
    6263             :     24U,        // VSHF_D
    6264             :     24U,        // VSHF_H
    6265             :     24U,        // VSHF_W
    6266             :     0U, // WAIT
    6267             :     0U, // WAIT_MM
    6268             :     0U, // WAIT_MMR6
    6269             :     0U, // WRDSP
    6270             :     0U, // WRDSP_MM
    6271             :     0U, // WRPGPR_MMR6
    6272             :     0U, // WSBH
    6273             :     0U, // WSBH_MM
    6274             :     0U, // WSBH_MMR6
    6275             :     0U, // XOR
    6276             :     0U, // XOR16_MM
    6277             :     0U, // XOR16_MMR6
    6278             :     0U, // XOR64
    6279             :     4U, // XORI_B
    6280             :     6U, // XORI_MMR6
    6281             :     0U, // XOR_MM
    6282             :     0U, // XOR_MMR6
    6283             :     0U, // XOR_V
    6284             :     0U, // XOR_V_D_PSEUDO
    6285             :     0U, // XOR_V_H_PSEUDO
    6286             :     0U, // XOR_V_W_PSEUDO
    6287             :     6U, // XORi
    6288             :     6U, // XORi64
    6289             :     6U, // XORi_MM
    6290             :     0U, // XorRxRxRy16
    6291             :     0U, // YIELD
    6292             :   };
    6293             : 
    6294      139032 :   O << "\t";
    6295             : 
    6296             :   // Emit the opcode for the instruction.
    6297             :   uint64_t Bits = 0;
    6298      139032 :   Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
    6299      139032 :   Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
    6300             :   assert(Bits != 0 && "Cannot print this instruction.");
    6301      139032 :   O << AsmStrs+(Bits & 16383)-1;
    6302             : 
    6303             : 
    6304             :   // Fragment 0 encoded into 4 bits for 15 unique commands.
    6305      139032 :   switch ((Bits >> 14) & 15) {
    6306           0 :   default: llvm_unreachable("Invalid command number.");
    6307             :   case 0:
    6308             :     // DBG_VALUE, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CALL, PATCHABL...
    6309             :     return;
    6310             :     break;
    6311      134598 :   case 1:
    6312             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6313      134598 :     printOperand(MI, 0, O);
    6314      134598 :     break;
    6315        2011 :   case 2:
    6316             :     // ADDIUS5_MM, CTC1, CTC1_MM, CTC2_MM, CTTC1, DMTC0, DMTC1, DMTC2, FORK, ...
    6317        2011 :     printOperand(MI, 1, O);
    6318        2011 :     O << ", ";
    6319        2011 :     break;
    6320         253 :   case 3:
    6321             :     // AND16_MM, AND16_MMR6, LSA_MMR6, MTHC1_D32, MTHC1_D32_MM, MTHC1_D64, MT...
    6322         253 :     printOperand(MI, 2, O);
    6323         253 :     O << ", ";
    6324         253 :     break;
    6325          55 :   case 4:
    6326             :     // BREAK, BREAK_MM, BREAK_MMR6, SDBBP_MM, SYSCALL_MM, WAIT_MM, WAIT_MMR6
    6327          55 :     printUImm<10>(MI, 0, O);
    6328          55 :     break;
    6329          14 :   case 5:
    6330             :     // BREAK16_MM, BREAK16_MMR6, SDBBP16_MM, SDBBP16_MMR6
    6331          14 :     printUImm<4>(MI, 0, O);
    6332          14 :     return;
    6333             :     break;
    6334         230 :   case 6:
    6335             :     // CACHE, CACHEE, CACHEE_MM, CACHE_MM, CACHE_MMR6, CACHE_R6, PREF, PREFE,...
    6336         230 :     printUImm<5>(MI, 2, O);
    6337         230 :     O << ", ";
    6338         230 :     break;
    6339         455 :   case 7:
    6340             :     // FCMP_D32, FCMP_D32_MM, FCMP_D64, FCMP_S32, FCMP_S32_MM
    6341         455 :     printFCCOperand(MI, 2, O);
    6342         455 :     break;
    6343         417 :   case 8:
    6344             :     // Jal16, JalB16
    6345         417 :     printUImm<26>(MI, 0, O);
    6346         417 :     break;
    6347          88 :   case 9:
    6348             :     // LWM16_MM, LWM16_MMR6, LWM32_MM, LWM_MM, MOVEP_MM, MOVEP_MMR6, SWM16_MM...
    6349          88 :     printRegisterList(MI, 0, O);
    6350          88 :     O << ", ";
    6351          88 :     break;
    6352          14 :   case 10:
    6353             :     // LWP_MM, LWP_MMR6, SWP_MM, SWP_MMR6
    6354          14 :     printRegisterPair(MI, 0, O);
    6355          14 :     O << ", ";
    6356          14 :     printMemOperand(MI, 2, O);
    6357          14 :     return;
    6358             :     break;
    6359          59 :   case 11:
    6360             :     // SDBBP, SDBBP_MMR6, SDBBP_R6, SYSCALL
    6361          59 :     printUImm<20>(MI, 0, O);
    6362          59 :     return;
    6363             :     break;
    6364          50 :   case 12:
    6365             :     // SYNC, SYNC_MM, SYNC_MMR6
    6366          50 :     printUImm<5>(MI, 0, O);
    6367          50 :     return;
    6368             :     break;
    6369          20 :   case 13:
    6370             :     // SYNCI, SYNCI_MM, SYNCI_MMR6
    6371          20 :     printMemOperand(MI, 0, O);
    6372          20 :     return;
    6373             :     break;
    6374           0 :   case 14:
    6375             :     // SelBeqZ, SelBneZ, SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZ...
    6376           0 :     printOperand(MI, 3, O);
    6377           0 :     break;
    6378             :   }
    6379             : 
    6380             : 
    6381             :   // Fragment 1 encoded into 5 bits for 18 unique commands.
    6382      138107 :   switch ((Bits >> 18) & 31) {
    6383           0 :   default: llvm_unreachable("Invalid command number.");
    6384      118979 :   case 0:
    6385             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6386      118979 :     O << ", ";
    6387      118979 :     break;
    6388          40 :   case 1:
    6389             :     // ADDIUS5_MM, MOVEP_MM, MOVEP_MMR6, MultRxRyRz16, MultuRxRyRz16, SltCCRx...
    6390          40 :     printOperand(MI, 2, O);
    6391          40 :     break;
    6392             :   case 2:
    6393             :     // ADDIUSP_MM, AddiuSpImmX16, B16_MM, BAL, BALC, BALC_MMR6, BC, BC16_MMR6...
    6394             :     return;
    6395             :     break;
    6396          90 :   case 3:
    6397             :     // AND16_MM, AND16_MMR6, LSA_MMR6, OR16_MM, OR16_MMR6, PREFX_MM, XOR16_MM...
    6398          90 :     printOperand(MI, 1, O);
    6399          90 :     break;
    6400         198 :   case 4:
    6401             :     // AddiuRxPcImmX16
    6402         198 :     O << ", $pc, ";
    6403         198 :     printOperand(MI, 1, O);
    6404         198 :     return;
    6405             :     break;
    6406          73 :   case 5:
    6407             :     // AddiuSpImm16, Bimm16
    6408          73 :     O << " # 16 bit inst";
    6409          73 :     return;
    6410             :     break;
    6411         115 :   case 6:
    6412             :     // Bteqz16, Btnez16
    6413         115 :     O << "  # 16 bit inst";
    6414         115 :     return;
    6415             :     break;
    6416         225 :   case 7:
    6417             :     // CACHE, CACHEE, CACHEE_MM, CACHE_MM, CACHE_MMR6, CACHE_R6, PREF, PREFE,...
    6418         225 :     printMemOperand(MI, 0, O);
    6419         225 :     return;
    6420             :     break;
    6421        1823 :   case 8:
    6422             :     // CTC1, CTC1_MM, CTC2_MM, CTTC1, DMTC0, DMTC1, DMTC2, FORK, MTC0, MTC0_M...
    6423        1823 :     printOperand(MI, 0, O);
    6424        1823 :     break;
    6425         224 :   case 9:
    6426             :     // FCMP_D32, FCMP_D32_MM, FCMP_D64
    6427         224 :     O << ".d\t";
    6428         224 :     printOperand(MI, 0, O);
    6429         224 :     O << ", ";
    6430         224 :     printOperand(MI, 1, O);
    6431         224 :     return;
    6432             :     break;
    6433         231 :   case 10:
    6434             :     // FCMP_S32, FCMP_S32_MM
    6435         231 :     O << ".s\t";
    6436         231 :     printOperand(MI, 0, O);
    6437         231 :     O << ", ";
    6438         231 :     printOperand(MI, 1, O);
    6439         231 :     return;
    6440             :     break;
    6441             :   case 11:
    6442             :     // INSERT_B, INSERT_D, INSERT_H, INSERT_W, INSVE_B, INSVE_D, INSVE_H, INS...
    6443             :     O << '[';
    6444             :     break;
    6445         406 :   case 12:
    6446             :     // Jal16
    6447         406 :     O << "\n\tnop";
    6448         406 :     return;
    6449             :     break;
    6450          11 :   case 13:
    6451             :     // JalB16
    6452          11 :     O << "\t# branch\n\tnop";
    6453          11 :     return;
    6454             :     break;
    6455          78 :   case 14:
    6456             :     // LWM16_MM, LWM16_MMR6, LWM32_MM, LWM_MM, SWM16_MM, SWM16_MMR6, SWM32_MM...
    6457          78 :     printMemOperand(MI, 1, O);
    6458          78 :     return;
    6459             :     break;
    6460          91 :   case 15:
    6461             :     // LwConstant32
    6462          91 :     O << ", 1f\n\tb\t2f\n\t.align\t2\n1: \t.word\t";
    6463          91 :     printOperand(MI, 1, O);
    6464          91 :     O << "\n2:";
    6465          91 :     return;
    6466             :     break;
    6467         326 :   case 16:
    6468             :     // SC, SC64, SC64_R6, SCD, SCD_R6, SCE, SCE_MM, SC_MM, SC_R6
    6469         326 :     printMemOperand(MI, 2, O);
    6470         326 :     return;
    6471             :     break;
    6472           0 :   case 17:
    6473             :     // SelBeqZ, SelBneZ
    6474           0 :     O << ", .+4\n\t\n\tmove ";
    6475           0 :     printOperand(MI, 1, O);
    6476           0 :     O << ", ";
    6477           0 :     printOperand(MI, 2, O);
    6478           0 :     return;
    6479             :     break;
    6480             :   }
    6481             : 
    6482             : 
    6483             :   // Fragment 2 encoded into 5 bits for 23 unique commands.
    6484      121838 :   switch ((Bits >> 23) & 31) {
    6485           0 :   default: llvm_unreachable("Invalid command number.");
    6486       66556 :   case 0:
    6487             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6488       66556 :     printOperand(MI, 1, O);
    6489       66556 :     break;
    6490             :   case 1:
    6491             :     // ADDIUS5_MM, AND16_MM, AND16_MMR6, CTC1, CTC1_MM, CTC2_MM, CTTC1, DMTC1...
    6492             :     return;
    6493             :     break;
    6494        1429 :   case 2:
    6495             :     // AddiuRxRxImm16, AddiuRxRxImmX16, AndRxRxRy16, BINSLI_B, BINSLI_D, BINS...
    6496        1429 :     printOperand(MI, 2, O);
    6497        1429 :     break;
    6498         229 :   case 3:
    6499             :     // AddiuRxRyOffMemX16, LEA_ADDiu, LEA_ADDiu64, LEA_ADDiu_MM
    6500         229 :     printMemOperandEA(MI, 1, O);
    6501         229 :     return;
    6502             :     break;
    6503          18 :   case 4:
    6504             :     // BBIT0, BBIT032, BBIT1, BBIT132
    6505          18 :     printUImm<5>(MI, 1, O);
    6506          18 :     O << ", ";
    6507          18 :     printOperand(MI, 2, O);
    6508          18 :     return;
    6509             :     break;
    6510          62 :   case 5:
    6511             :     // BREAK, BREAK_MM, BREAK_MMR6, RDDSP, WRDSP
    6512          62 :     printUImm<10>(MI, 1, O);
    6513          62 :     return;
    6514             :     break;
    6515        8396 :   case 6:
    6516             :     // DMFC2_OCTEON, DMTC2_OCTEON, LUI_MMR6, LUi, LUi64, LUi_MM
    6517        8396 :     printUImm<16>(MI, 1, O);
    6518        8396 :     return;
    6519             :     break;
    6520         204 :   case 7:
    6521             :     // DMTC0, DMTC2, FORK, LSA_MMR6, MOVEP_MM, MOVEP_MMR6, MTC0, MTC0_MMR6, M...
    6522         204 :     O << ", ";
    6523         204 :     break;
    6524         114 :   case 8:
    6525             :     // INSERT_B
    6526         114 :     printUImm<4>(MI, 3, O);
    6527         114 :     O << "], ";
    6528         114 :     printOperand(MI, 2, O);
    6529         114 :     return;
    6530             :     break;
    6531         128 :   case 9:
    6532             :     // INSERT_D
    6533         128 :     printUImm<1>(MI, 3, O);
    6534         128 :     O << "], ";
    6535         128 :     printOperand(MI, 2, O);
    6536         128 :     return;
    6537             :     break;
    6538         290 :   case 10:
    6539             :     // INSERT_H
    6540         290 :     printUImm<3>(MI, 3, O);
    6541         290 :     O << "], ";
    6542         290 :     printOperand(MI, 2, O);
    6543         290 :     return;
    6544             :     break;
    6545         322 :   case 11:
    6546             :     // INSERT_W
    6547         322 :     printUImm<2>(MI, 3, O);
    6548         322 :     O << "], ";
    6549         322 :     printOperand(MI, 2, O);
    6550         322 :     return;
    6551             :     break;
    6552           6 :   case 12:
    6553             :     // INSVE_B
    6554           6 :     printUImm<4>(MI, 2, O);
    6555           6 :     O << "], ";
    6556           6 :     printOperand(MI, 3, O);
    6557             :     O << '[';
    6558           6 :     printUImm<0>(MI, 4, O);
    6559             :     O << ']';
    6560             :     return;
    6561             :     break;
    6562          18 :   case 13:
    6563             :     // INSVE_D
    6564          18 :     printUImm<1>(MI, 2, O);
    6565          18 :     O << "], ";
    6566          18 :     printOperand(MI, 3, O);
    6567             :     O << '[';
    6568          18 :     printUImm<0>(MI, 4, O);
    6569             :     O << ']';
    6570             :     return;
    6571             :     break;
    6572           6 :   case 14:
    6573             :     // INSVE_H
    6574           6 :     printUImm<3>(MI, 2, O);
    6575           6 :     O << "], ";
    6576           6 :     printOperand(MI, 3, O);
    6577             :     O << '[';
    6578           6 :     printUImm<0>(MI, 4, O);
    6579             :     O << ']';
    6580             :     return;
    6581             :     break;
    6582          22 :   case 15:
    6583             :     // INSVE_W
    6584          22 :     printUImm<2>(MI, 2, O);
    6585          22 :     O << "], ";
    6586          22 :     printOperand(MI, 3, O);
    6587             :     O << '[';
    6588          22 :     printUImm<0>(MI, 4, O);
    6589             :     O << ']';
    6590             :     return;
    6591             :     break;
    6592       42276 :   case 16:
    6593             :     // LB, LB64, LBE, LBE_MM, LBU16_MM, LBU_MMR6, LB_MM, LB_MMR6, LBu, LBu64,...
    6594       42276 :     printMemOperand(MI, 1, O);
    6595       42276 :     return;
    6596             :     break;
    6597           9 :   case 17:
    6598             :     // MultRxRyRz16, MultuRxRyRz16
    6599           9 :     O << "\n\tmflo\t";
    6600           9 :     printOperand(MI, 0, O);
    6601           9 :     return;
    6602             :     break;
    6603             :   case 18:
    6604             :     // PREFX_MM
    6605             :     O << '(';
    6606           5 :     printOperand(MI, 0, O);
    6607             :     O << ')';
    6608             :     return;
    6609             :     break;
    6610           6 :   case 19:
    6611             :     // RDDSP_MM, WRDSP_MM
    6612           6 :     printUImm<7>(MI, 1, O);
    6613           6 :     return;
    6614             :     break;
    6615           7 :   case 20:
    6616             :     // REPL_QB, REPL_QB_MM
    6617           7 :     printUImm<8>(MI, 1, O);
    6618           7 :     return;
    6619             :     break;
    6620           0 :   case 21:
    6621             :     // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt...
    6622           0 :     printOperand(MI, 4, O);
    6623           0 :     break;
    6624           0 :   case 22:
    6625             :     // SltCCRxRy16, SltiCCRxImmX16, SltiuCCRxImmX16, SltuCCRxRy16, SltuRxRyRz...
    6626           0 :     O << "\n\tmove\t";
    6627           0 :     printOperand(MI, 0, O);
    6628           0 :     O << ", $t8";
    6629           0 :     return;
    6630             :     break;
    6631             :   }
    6632             : 
    6633             : 
    6634             :   // Fragment 3 encoded into 5 bits for 19 unique commands.
    6635       68189 :   switch ((Bits >> 28) & 31) {
    6636           0 :   default: llvm_unreachable("Invalid command number.");
    6637             :   case 0:
    6638             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6639             :     return;
    6640             :     break;
    6641       52530 :   case 1:
    6642             :     // ADD, ADDIUR2_MM, ADDIU_MMR6, ADDQH_PH, ADDQH_PH_MMR2, ADDQH_R_PH, ADDQ...
    6643       52530 :     O << ", ";
    6644       52530 :     break;
    6645          59 :   case 2:
    6646             :     // AddiuRxRxImm16, LwRxPcTcp16
    6647          59 :     O << "\t# 16 bit inst";
    6648          59 :     return;
    6649             :     break;
    6650          46 :   case 3:
    6651             :     // BeqzRxImm16, BnezRxImm16
    6652          46 :     O << "  # 16 bit inst";
    6653          46 :     return;
    6654             :     break;
    6655           0 :   case 4:
    6656             :     // BteqzT8CmpX16, BteqzT8CmpiX16, BteqzT8SltX16, BteqzT8SltiX16, BteqzT8S...
    6657           0 :     O << "\n\tbteqz\t";
    6658           0 :     printOperand(MI, 2, O);
    6659           0 :     return;
    6660             :     break;
    6661           0 :   case 5:
    6662             :     // BtnezT8CmpX16, BtnezT8CmpiX16, BtnezT8SltX16, BtnezT8SltiX16, BtnezT8S...
    6663           0 :     O << "\n\tbtnez\t";
    6664           0 :     printOperand(MI, 2, O);
    6665           0 :     return;
    6666             :     break;
    6667             :   case 6:
    6668             :     // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ...
    6669             :     O << '[';
    6670             :     break;
    6671          52 :   case 7:
    6672             :     // CmpiRxImm16, LiRxImm16, SltiRxImm16, SltiuRxImm16
    6673          52 :     O << " \t# 16 bit inst";
    6674          52 :     return;
    6675             :     break;
    6676         135 :   case 8:
    6677             :     // DMTC0, DMTC2, MTC0, MTC0_MMR6, MTC2, MTHC0_MMR6, MTTC0
    6678         135 :     printUImm<3>(MI, 2, O);
    6679         135 :     return;
    6680             :     break;
    6681          60 :   case 9:
    6682             :     // DSLL64_32
    6683          60 :     O << ", 32";
    6684          60 :     return;
    6685             :     break;
    6686           3 :   case 10:
    6687             :     // FORK
    6688           3 :     printOperand(MI, 2, O);
    6689           3 :     return;
    6690             :     break;
    6691           0 :   case 11:
    6692             :     // GotPrologue16
    6693           0 :     O << "\n\taddiu\t";
    6694           0 :     printOperand(MI, 1, O);
    6695           0 :     O << ", $pc, ";
    6696           0 :     printOperand(MI, 3, O);
    6697           0 :     O << "\n ";
    6698           0 :     return;
    6699             :     break;
    6700             :   case 12:
    6701             :     // LBUX, LBUX_MM, LDXC1, LDXC164, LHX, LHX_MM, LUXC1, LUXC164, LUXC1_MM, ...
    6702             :     O << '(';
    6703         320 :     printOperand(MI, 1, O);
    6704             :     O << ')';
    6705             :     return;
    6706             :     break;
    6707           2 :   case 13:
    6708             :     // LSA_MMR6
    6709           2 :     printOperand(MI, 0, O);
    6710           2 :     O << ", ";
    6711           2 :     printUImm<2, 1>(MI, 3, O);
    6712           2 :     return;
    6713             :     break;
    6714          10 :   case 14:
    6715             :     // MOVEP_MM, MOVEP_MMR6
    6716          10 :     printOperand(MI, 3, O);
    6717          10 :     return;
    6718             :     break;
    6719          54 :   case 15:
    6720             :     // MTTR
    6721          54 :     printUImm<1>(MI, 2, O);
    6722          54 :     O << ", ";
    6723          54 :     printUImm<3>(MI, 3, O);
    6724          54 :     O << ", ";
    6725          54 :     printUImm<1>(MI, 4, O);
    6726          54 :     return;
    6727             :     break;
    6728         126 :   case 16:
    6729             :     // SLL64_32, SLL64_64
    6730         126 :     O << ", 0";
    6731         126 :     return;
    6732             :     break;
    6733           0 :   case 17:
    6734             :     // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt...
    6735           0 :     O << "\n\tbteqz\t.+4\n\tmove ";
    6736           0 :     printOperand(MI, 1, O);
    6737           0 :     O << ", ";
    6738           0 :     printOperand(MI, 2, O);
    6739           0 :     return;
    6740             :     break;
    6741           0 :   case 18:
    6742             :     // SelTBtneZCmp, SelTBtneZCmpi, SelTBtneZSlt, SelTBtneZSlti, SelTBtneZSlt...
    6743           0 :     O << "\n\tbtnez\t.+4\n\tmove ";
    6744           0 :     printOperand(MI, 1, O);
    6745           0 :     O << ", ";
    6746           0 :     printOperand(MI, 2, O);
    6747           0 :     return;
    6748             :     break;
    6749             :   }
    6750             : 
    6751             : 
    6752             :   // Fragment 4 encoded into 5 bits for 20 unique commands.
    6753       53796 :   switch ((Bits >> 33) & 31) {
    6754           0 :   default: llvm_unreachable("Invalid command number.");
    6755       38912 :   case 0:
    6756             :     // ADD, ADDIUR2_MM, ADDIU_MMR6, ADDQH_PH, ADDQH_PH_MMR2, ADDQH_R_PH, ADDQ...
    6757       38912 :     printOperand(MI, 2, O);
    6758       38912 :     break;
    6759        4496 :   case 1:
    6760             :     // ADDVI_B, ADDVI_D, ADDVI_H, ADDVI_W, APPEND, APPEND_MMR2, BCLRI_W, BNEG...
    6761        4496 :     printUImm<5>(MI, 2, O);
    6762        4496 :     break;
    6763         184 :   case 2:
    6764             :     // ANDI_B, NORI_B, ORI_B, SHF_B, SHF_H, SHF_W, XORI_B
    6765         184 :     printUImm<8>(MI, 2, O);
    6766         184 :     return;
    6767             :     break;
    6768        4696 :   case 3:
    6769             :     // ANDI_MMR6, ANDi, ANDi64, ANDi_MM, AUI, AUI_MMR6, DAHI, DATI, DAUI, ORI...
    6770        4696 :     printUImm<16>(MI, 2, O);
    6771        4696 :     return;
    6772             :     break;
    6773         526 :   case 4:
    6774             :     // BALIGN, BALIGN_MMR2, COPY_S_W, COPY_U_W, SPLATI_W
    6775         526 :     printUImm<2>(MI, 2, O);
    6776         526 :     break;
    6777         535 :   case 5:
    6778             :     // BCLRI_B, BNEGI_B, BSETI_B, COPY_S_H, COPY_U_H, DMFC0, DMFC2, MFC0, MFC...
    6779         535 :     printUImm<3>(MI, 2, O);
    6780         535 :     break;
    6781        2620 :   case 6:
    6782             :     // BCLRI_D, BNEGI_D, BSETI_D, DEXT, DEXT64_32, DINS, DROTR, DSLL, DSRA, D...
    6783        2620 :     printUImm<6>(MI, 2, O);
    6784        2620 :     break;
    6785         211 :   case 7:
    6786             :     // BCLRI_H, BNEGI_H, BSETI_H, COPY_S_B, COPY_U_B, SAT_S_H, SAT_U_H, SHLL_...
    6787         211 :     printUImm<4>(MI, 2, O);
    6788         211 :     break;
    6789          29 :   case 8:
    6790             :     // BINSLI_B, BINSRI_B, SLDI_H
    6791          29 :     printUImm<3>(MI, 3, O);
    6792          29 :     break;
    6793          18 :   case 9:
    6794             :     // BINSLI_D, BINSRI_D
    6795          18 :     printUImm<6>(MI, 3, O);
    6796          18 :     return;
    6797             :     break;
    6798          25 :   case 10:
    6799             :     // BINSLI_H, BINSRI_H, SLDI_B
    6800          25 :     printUImm<4>(MI, 3, O);
    6801          25 :     break;
    6802          18 :   case 11:
    6803             :     // BINSLI_W, BINSRI_W
    6804          18 :     printUImm<5>(MI, 3, O);
    6805          18 :     return;
    6806             :     break;
    6807         510 :   case 12:
    6808             :     // BINSL_B, BINSL_D, BINSL_H, BINSL_W, BINSR_B, BINSR_D, BINSR_H, BINSR_W...
    6809         510 :     printOperand(MI, 3, O);
    6810         510 :     break;
    6811          29 :   case 13:
    6812             :     // BMNZI_B, BMZI_B, BSELI_B
    6813          29 :     printUImm<8>(MI, 3, O);
    6814          29 :     return;
    6815             :     break;
    6816         260 :   case 14:
    6817             :     // COPY_S_D, MFTR, SPLATI_D
    6818         260 :     printUImm<1>(MI, 2, O);
    6819         260 :     break;
    6820          37 :   case 15:
    6821             :     // DEXTU, DINSU
    6822          37 :     printUImm<5, 32>(MI, 2, O);
    6823          37 :     O << ", ";
    6824          37 :     break;
    6825           4 :   case 16:
    6826             :     // FADD_S_MMR6, FDIV_S_MMR6, FMUL_S_MMR6, FSUB_S_MMR6
    6827           4 :     printOperand(MI, 1, O);
    6828           4 :     return;
    6829             :     break;
    6830           7 :   case 17:
    6831             :     // SLDI_D
    6832           7 :     printUImm<1>(MI, 3, O);
    6833             :     O << ']';
    6834             :     return;
    6835             :     break;
    6836           7 :   case 18:
    6837             :     // SLDI_W
    6838           7 :     printUImm<2>(MI, 3, O);
    6839             :     O << ']';
    6840             :     return;
    6841             :     break;
    6842         672 :   case 19:
    6843             :     // TEQ, TGE, TGEU, TLT, TLTU, TNE
    6844         672 :     printUImm<10>(MI, 2, O);
    6845         672 :     return;
    6846             :     break;
    6847             :   }
    6848             : 
    6849             : 
    6850             :   // Fragment 5 encoded into 3 bits for 5 unique commands.
    6851       48161 :   switch ((Bits >> 38) & 7) {
    6852           0 :   default: llvm_unreachable("Invalid command number.");
    6853             :   case 0:
    6854             :     // ADD, ADDIUR2_MM, ADDIU_MMR6, ADDQH_PH, ADDQH_PH_MMR2, ADDQH_R_PH, ADDQ...
    6855             :     return;
    6856             :     break;
    6857         670 :   case 1:
    6858             :     // ALIGN, ALIGN_MMR6, CINS, CINS32, CINS64_32, CINS_i32, DALIGN, DEXT, DE...
    6859         670 :     O << ", ";
    6860             :     break;
    6861             :   case 2:
    6862             :     // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ...
    6863             :     O << ']';
    6864             :     return;
    6865             :     break;
    6866           9 :   case 3:
    6867             :     // DEXTU
    6868           9 :     printUImm<5, 1>(MI, 3, O);
    6869           9 :     return;
    6870             :     break;
    6871          28 :   case 4:
    6872             :     // DINSU
    6873          28 :     printUImm<6>(MI, 3, O);
    6874          28 :     return;
    6875             :     break;
    6876             :   }
    6877             : 
    6878             : 
    6879             :   // Fragment 6 encoded into 4 bits for 10 unique commands.
    6880         670 :   switch ((Bits >> 41) & 15) {
    6881           0 :   default: llvm_unreachable("Invalid command number.");
    6882           8 :   case 0:
    6883             :     // ALIGN, ALIGN_MMR6
    6884           8 :     printUImm<2>(MI, 3, O);
    6885           8 :     return;
    6886             :     break;
    6887          20 :   case 1:
    6888             :     // CINS, CINS32, CINS64_32, CINS_i32, EXTS, EXTS32
    6889          20 :     printUImm<5>(MI, 3, O);
    6890          20 :     return;
    6891             :     break;
    6892          55 :   case 2:
    6893             :     // DALIGN, MFTR
    6894          55 :     printUImm<3>(MI, 3, O);
    6895             :     break;
    6896          39 :   case 3:
    6897             :     // DEXT
    6898          39 :     printUImm<6, 1>(MI, 3, O);
    6899          39 :     return;
    6900             :     break;
    6901          59 :   case 4:
    6902             :     // DEXT64_32, EXT, EXT_MM, EXT_MMR6
    6903          59 :     printUImm<5, 1>(MI, 3, O);
    6904          59 :     return;
    6905             :     break;
    6906           9 :   case 5:
    6907             :     // DEXTM
    6908           9 :     printUImm<5, 33>(MI, 3, O);
    6909           9 :     return;
    6910             :     break;
    6911          90 :   case 6:
    6912             :     // DINS, INS, INS_MM, INS_MMR6
    6913          90 :     printUImm<6>(MI, 3, O);
    6914          90 :     return;
    6915             :     break;
    6916          10 :   case 7:
    6917             :     // DINSM
    6918          10 :     printUImm<6, 2>(MI, 3, O);
    6919          10 :     return;
    6920             :     break;
    6921          41 :   case 8:
    6922             :     // DLSA, DLSA_R6, LSA, LSA_R6
    6923          41 :     printUImm<2, 1>(MI, 3, O);
    6924          41 :     return;
    6925             :     break;
    6926         339 :   case 9:
    6927             :     // MADD_D32, MADD_D32_MM, MADD_D64, MADD_S, MADD_S_MM, MSUB_D32, MSUB_D32...
    6928         339 :     printOperand(MI, 3, O);
    6929         339 :     return;
    6930             :     break;
    6931             :   }
    6932             : 
    6933             : 
    6934             :   // Fragment 7 encoded into 1 bits for 2 unique commands.
    6935          55 :   if ((Bits >> 45) & 1) {
    6936             :     // MFTR
    6937          52 :     O << ", ";
    6938          52 :     printUImm<1>(MI, 4, O);
    6939          52 :     return;
    6940             :   } else {
    6941             :     // DALIGN
    6942             :     return;
    6943             :   }
    6944             : 
    6945             : }
    6946             : 
    6947             : 
    6948             : /// getRegisterName - This method is automatically generated by tblgen
    6949             : /// from the register set description.  This returns the assembler name
    6950             : /// for the specified register.
    6951      307390 : const char *MipsInstPrinter::getRegisterName(unsigned RegNo) {
    6952             :   assert(RegNo && RegNo < 418 && "Invalid register number!");
    6953             : 
    6954             :   static const char AsmStrs[] = {
    6955             :   /* 0 */ 'f', '1', '0', 0,
    6956             :   /* 4 */ 'w', '1', '0', 0,
    6957             :   /* 8 */ 'f', '2', '0', 0,
    6958             :   /* 12 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '0', 0,
    6959             :   /* 25 */ 'w', '2', '0', 0,
    6960             :   /* 29 */ 'f', '3', '0', 0,
    6961             :   /* 33 */ 'w', '3', '0', 0,
    6962             :   /* 37 */ 'a', 'c', '0', 0,
    6963             :   /* 41 */ 'f', 'c', 'c', '0', 0,
    6964             :   /* 46 */ 'f', '0', 0,
    6965             :   /* 49 */ 'm', 'p', 'l', '0', 0,
    6966             :   /* 54 */ 'p', '0', 0,
    6967             :   /* 57 */ 'w', '0', 0,
    6968             :   /* 60 */ 'f', '1', '1', 0,
    6969             :   /* 64 */ 'w', '1', '1', 0,
    6970             :   /* 68 */ 'f', '2', '1', 0,
    6971             :   /* 72 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '1', 0,
    6972             :   /* 85 */ 'w', '2', '1', 0,
    6973             :   /* 89 */ 'f', '3', '1', 0,
    6974             :   /* 93 */ 'w', '3', '1', 0,
    6975             :   /* 97 */ 'a', 'c', '1', 0,
    6976             :   /* 101 */ 'f', 'c', 'c', '1', 0,
    6977             :   /* 106 */ 'f', '1', 0,
    6978             :   /* 109 */ 'm', 'p', 'l', '1', 0,
    6979             :   /* 114 */ 'p', '1', 0,
    6980             :   /* 117 */ 'w', '1', 0,
    6981             :   /* 120 */ 'f', '1', '2', 0,
    6982             :   /* 124 */ 'w', '1', '2', 0,
    6983             :   /* 128 */ 'f', '2', '2', 0,
    6984             :   /* 132 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '2', 0,
    6985             :   /* 145 */ 'w', '2', '2', 0,
    6986             :   /* 149 */ 'a', 'c', '2', 0,
    6987             :   /* 153 */ 'f', 'c', 'c', '2', 0,
    6988             :   /* 158 */ 'f', '2', 0,
    6989             :   /* 161 */ 'm', 'p', 'l', '2', 0,
    6990             :   /* 166 */ 'p', '2', 0,
    6991             :   /* 169 */ 'w', '2', 0,
    6992             :   /* 172 */ 'f', '1', '3', 0,
    6993             :   /* 176 */ 'w', '1', '3', 0,
    6994             :   /* 180 */ 'f', '2', '3', 0,
    6995             :   /* 184 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '3', 0,
    6996             :   /* 197 */ 'w', '2', '3', 0,
    6997             :   /* 201 */ 'a', 'c', '3', 0,
    6998             :   /* 205 */ 'f', 'c', 'c', '3', 0,
    6999             :   /* 210 */ 'f', '3', 0,
    7000             :   /* 213 */ 'w', '3', 0,
    7001             :   /* 216 */ 'f', '1', '4', 0,
    7002             :   /* 220 */ 'w', '1', '4', 0,
    7003             :   /* 224 */ 'f', '2', '4', 0,
    7004             :   /* 228 */ 'w', '2', '4', 0,
    7005             :   /* 232 */ 'f', 'c', 'c', '4', 0,
    7006             :   /* 237 */ 'f', '4', 0,
    7007             :   /* 240 */ 'w', '4', 0,
    7008             :   /* 243 */ 'f', '1', '5', 0,
    7009             :   /* 247 */ 'w', '1', '5', 0,
    7010             :   /* 251 */ 'f', '2', '5', 0,
    7011             :   /* 255 */ 'w', '2', '5', 0,
    7012             :   /* 259 */ 'f', 'c', 'c', '5', 0,
    7013             :   /* 264 */ 'f', '5', 0,
    7014             :   /* 267 */ 'w', '5', 0,
    7015             :   /* 270 */ 'f', '1', '6', 0,
    7016             :   /* 274 */ 'w', '1', '6', 0,
    7017             :   /* 278 */ 'f', '2', '6', 0,
    7018             :   /* 282 */ 'w', '2', '6', 0,
    7019             :   /* 286 */ 'f', 'c', 'c', '6', 0,
    7020             :   /* 291 */ 'f', '6', 0,
    7021             :   /* 294 */ 'w', '6', 0,
    7022             :   /* 297 */ 'f', '1', '7', 0,
    7023             :   /* 301 */ 'w', '1', '7', 0,
    7024             :   /* 305 */ 'f', '2', '7', 0,
    7025             :   /* 309 */ 'w', '2', '7', 0,
    7026             :   /* 313 */ 'f', 'c', 'c', '7', 0,
    7027             :   /* 318 */ 'f', '7', 0,
    7028             :   /* 321 */ 'w', '7', 0,
    7029             :   /* 324 */ 'f', '1', '8', 0,
    7030             :   /* 328 */ 'w', '1', '8', 0,
    7031             :   /* 332 */ 'f', '2', '8', 0,
    7032             :   /* 336 */ 'w', '2', '8', 0,
    7033             :   /* 340 */ 'f', '8', 0,
    7034             :   /* 343 */ 'w', '8', 0,
    7035             :   /* 346 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '1', '6', '_', '1', '9', 0,
    7036             :   /* 362 */ 'f', '1', '9', 0,
    7037             :   /* 366 */ 'w', '1', '9', 0,
    7038             :   /* 370 */ 'f', '2', '9', 0,
    7039             :   /* 374 */ 'w', '2', '9', 0,
    7040             :   /* 378 */ 'f', '9', 0,
    7041             :   /* 381 */ 'w', '9', 0,
    7042             :   /* 384 */ 'D', 'S', 'P', 'E', 'F', 'I', 0,
    7043             :   /* 391 */ 'r', 'a', 0,
    7044             :   /* 394 */ 'h', 'w', 'r', '_', 'c', 'c', 0,
    7045             :   /* 401 */ 'p', 'c', 0,
    7046             :   /* 404 */ 'D', 'S', 'P', 'C', 'C', 'o', 'n', 'd', 0,
    7047             :   /* 413 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', 0,
    7048             :   /* 424 */ 'h', 'i', 0,
    7049             :   /* 427 */ 'h', 'w', 'r', '_', 'c', 'p', 'u', 'n', 'u', 'm', 0,
    7050             :   /* 438 */ 'l', 'o', 0,
    7051             :   /* 441 */ 'z', 'e', 'r', 'o', 0,
    7052             :   /* 446 */ 'h', 'w', 'r', '_', 's', 'y', 'n', 'c', 'i', '_', 's', 't', 'e', 'p', 0,
    7053             :   /* 461 */ 'f', 'p', 0,
    7054             :   /* 464 */ 'g', 'p', 0,
    7055             :   /* 467 */ 's', 'p', 0,
    7056             :   /* 470 */ 'h', 'w', 'r', '_', 'c', 'c', 'r', 'e', 's', 0,
    7057             :   /* 480 */ 'D', 'S', 'P', 'P', 'o', 's', 0,
    7058             :   /* 487 */ 'D', 'S', 'P', 'S', 'C', 'o', 'u', 'n', 't', 0,
    7059             :   /* 497 */ 'D', 'S', 'P', 'C', 'a', 'r', 'r', 'y', 0,
    7060             :   };
    7061             : 
    7062             :   static const uint16_t RegAsmOffset[] = {
    7063             :     62, 404, 497, 384, 413, 480, 487, 461, 464, 122, 62, 2, 272, 218, 
    7064             :     245, 174, 299, 401, 391, 467, 441, 218, 245, 272, 299, 37, 97, 149, 
    7065             :     201, 62, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 
    7066             :     122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 122, 174, 218, 245, 
    7067             :     272, 299, 326, 360, 1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 
    7068             :     9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 1, 61, 
    7069             :     121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 225, 252, 
    7070             :     279, 306, 333, 371, 30, 90, 1, 61, 121, 173, 217, 244, 271, 298, 
    7071             :     325, 359, 9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 
    7072             :     46, 158, 237, 291, 340, 0, 120, 216, 270, 324, 8, 128, 224, 278, 
    7073             :     332, 29, 12, 72, 132, 184, 46, 106, 158, 210, 237, 264, 291, 318, 
    7074             :     340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 362, 8, 68, 
    7075             :     128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 41, 101, 153, 205, 
    7076             :     232, 259, 286, 313, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 
    7077             :     1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 
    7078             :     225, 252, 279, 306, 333, 371, 30, 90, 461, 46, 106, 158, 210, 237, 
    7079             :     264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 
    7080             :     362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 464, 
    7081             :     37, 97, 149, 201, 427, 446, 394, 470, 218, 245, 272, 299, 326, 360, 
    7082             :     1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 
    7083             :     225, 252, 279, 306, 333, 371, 30, 90, 279, 306, 37, 97, 149, 201, 
    7084             :     49, 109, 161, 54, 114, 166, 391, 271, 298, 325, 359, 9, 69, 129, 
    7085             :     181, 467, 326, 360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174, 
    7086             :     57, 117, 169, 213, 240, 267, 294, 321, 343, 381, 4, 64, 124, 176, 
    7087             :     220, 247, 274, 301, 328, 366, 25, 85, 145, 197, 228, 255, 282, 309, 
    7088             :     336, 374, 33, 93, 441, 218, 245, 272, 299, 37, 46, 106, 158, 210, 
    7089             :     237, 264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 
    7090             :     324, 362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 
    7091             :     346, 424, 279, 306, 438, 271, 298, 325, 359, 9, 69, 129, 181, 326, 
    7092             :     360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174, 
    7093             :   };
    7094             : 
    7095             :   assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
    7096             :           "Invalid alt name index for register!");
    7097      307390 :   return AsmStrs+RegAsmOffset[RegNo-1];
    7098             : }
    7099             : 
    7100             : #ifdef PRINT_ALIAS_INSTR
    7101             : #undef PRINT_ALIAS_INSTR
    7102             : 
    7103      202966 : bool MipsInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
    7104             :   const char *AsmString;
    7105      202966 :   switch (MI->getOpcode()) {
    7106             :   default: return false;
    7107             :   case Mips::ADDIUPC:
    7108          18 :     if (MI->getNumOperands() == 2 &&
    7109          36 :         MI->getOperand(0).isReg() &&
    7110          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) {
    7111             :       // (ADDIUPC GPR32Opnd:$rd, simm19_lsl2:$imm)
    7112             :       AsmString = "lapc $\x01, $\x02";
    7113             :       break;
    7114             :     }
    7115             :     return false;
    7116             :   case Mips::ADDIUPC_MMR6:
    7117           5 :     if (MI->getNumOperands() == 2 &&
    7118          10 :         MI->getOperand(0).isReg() &&
    7119           5 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) {
    7120             :       // (ADDIUPC_MMR6 GPR32Opnd:$rd, simm19_lsl2:$imm)
    7121             :       AsmString = "lapc $\x01, $\x02";
    7122             :       break;
    7123             :     }
    7124             :     return false;
    7125             :   case Mips::ADDu:
    7126        3717 :     if (MI->getNumOperands() == 3 &&
    7127        7364 :         MI->getOperand(0).isReg() &&
    7128        7364 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    7129        7294 :         MI->getOperand(1).isReg() &&
    7130       10949 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7131        3585 :         MI->getOperand(2).getReg() == Mips::ZERO) {
    7132             :       // (ADDu GPR32Opnd:$dst, GPR32Opnd:$src, ZERO)
    7133             :       AsmString = "move $\x01, $\x02";
    7134             :       break;
    7135             :     }
    7136             :     return false;
    7137             :   case Mips::BC1F:
    7138         360 :     if (MI->getNumOperands() == 2 &&
    7139         180 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7140             :       // (BC1F FCC0, brtarget:$offset)
    7141             :       AsmString = "bc1f $\x02";
    7142             :       break;
    7143             :     }
    7144             :     return false;
    7145             :   case Mips::BC1FL:
    7146         138 :     if (MI->getNumOperands() == 2 &&
    7147          69 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7148             :       // (BC1FL FCC0, brtarget:$offset)
    7149             :       AsmString = "bc1fl $\x02";
    7150             :       break;
    7151             :     }
    7152             :     return false;
    7153             :   case Mips::BC1F_MM:
    7154          28 :     if (MI->getNumOperands() == 2 &&
    7155          14 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7156             :       // (BC1F_MM FCC0, brtarget:$offset)
    7157             :       AsmString = "bc1f $\x02";
    7158             :       break;
    7159             :     }
    7160             :     return false;
    7161             :   case Mips::BC1T:
    7162         342 :     if (MI->getNumOperands() == 2 &&
    7163         171 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7164             :       // (BC1T FCC0, brtarget:$offset)
    7165             :       AsmString = "bc1t $\x02";
    7166             :       break;
    7167             :     }
    7168             :     return false;
    7169             :   case Mips::BC1TL:
    7170         138 :     if (MI->getNumOperands() == 2 &&
    7171          69 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7172             :       // (BC1TL FCC0, brtarget:$offset)
    7173             :       AsmString = "bc1tl $\x02";
    7174             :       break;
    7175             :     }
    7176             :     return false;
    7177             :   case Mips::BC1T_MM:
    7178          24 :     if (MI->getNumOperands() == 2 &&
    7179          12 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7180             :       // (BC1T_MM FCC0, brtarget:$offset)
    7181             :       AsmString = "bc1t $\x02";
    7182             :       break;
    7183             :     }
    7184             :     return false;
    7185             :   case Mips::BREAK:
    7186         159 :     if (MI->getNumOperands() == 2 &&
    7187         318 :         MI->getOperand(0).isImm() &&
    7188         197 :         MI->getOperand(0).getImm() == 0 &&
    7189         235 :         MI->getOperand(1).isImm() &&
    7190          38 :         MI->getOperand(1).getImm() == 0) {
    7191             :       // (BREAK 0, 0)
    7192             :       AsmString = "break";
    7193             :       break;
    7194             :     }
    7195         137 :     if (MI->getNumOperands() == 2 &&
    7196         274 :         MI->getOperand(1).isImm() &&
    7197         137 :         MI->getOperand(1).getImm() == 0) {
    7198             :       // (BREAK uimm10:$imm, 0)
    7199             :       AsmString = "break $\xFF\x01\x01";
    7200             :       break;
    7201             :     }
    7202             :     return false;
    7203             :   case Mips::C_EQ_D32:
    7204          19 :     if (MI->getNumOperands() == 3 &&
    7205          34 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7206          30 :         MI->getOperand(1).isReg() &&
    7207          30 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7208          49 :         MI->getOperand(2).isReg() &&
    7209          15 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7210             :       // (C_EQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7211             :       AsmString = "c.eq.d $\x02, $\x03";
    7212             :       break;
    7213             :     }
    7214             :     return false;
    7215             :   case Mips::C_EQ_D32_MM:
    7216           1 :     if (MI->getNumOperands() == 3 &&
    7217           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7218           0 :         MI->getOperand(1).isReg() &&
    7219           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7220           1 :         MI->getOperand(2).isReg() &&
    7221           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7222             :       // (C_EQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7223             :       AsmString = "c.eq.d $\x02, $\x03";
    7224             :       break;
    7225             :     }
    7226             :     return false;
    7227             :   case Mips::C_EQ_D64:
    7228          26 :     if (MI->getNumOperands() == 3 &&
    7229          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7230          34 :         MI->getOperand(1).isReg() &&
    7231          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7232          60 :         MI->getOperand(2).isReg() &&
    7233          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7234             :       // (C_EQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7235             :       AsmString = "c.eq.d $\x02, $\x03";
    7236             :       break;
    7237             :     }
    7238             :     return false;
    7239             :   case Mips::C_EQ_D64_MM:
    7240           0 :     if (MI->getNumOperands() == 3 &&
    7241           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7242           0 :         MI->getOperand(1).isReg() &&
    7243           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7244           0 :         MI->getOperand(2).isReg() &&
    7245           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7246             :       // (C_EQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7247             :       AsmString = "c.eq.d $\x02, $\x03";
    7248             :       break;
    7249             :     }
    7250             :     return false;
    7251             :   case Mips::C_EQ_S:
    7252          50 :     if (MI->getNumOperands() == 3 &&
    7253          82 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7254          64 :         MI->getOperand(1).isReg() &&
    7255          64 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7256         114 :         MI->getOperand(2).isReg() &&
    7257          32 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7258             :       // (C_EQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7259             :       AsmString = "c.eq.s $\x02, $\x03";
    7260             :       break;
    7261             :     }
    7262             :     return false;
    7263             :   case Mips::C_EQ_S_MM:
    7264           1 :     if (MI->getNumOperands() == 3 &&
    7265           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7266           0 :         MI->getOperand(1).isReg() &&
    7267           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7268           1 :         MI->getOperand(2).isReg() &&
    7269           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7270             :       // (C_EQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7271             :       AsmString = "c.eq.s $\x02, $\x03";
    7272             :       break;
    7273             :     }
    7274             :     return false;
    7275             :   case Mips::C_F_D32:
    7276          15 :     if (MI->getNumOperands() == 3 &&
    7277          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7278          22 :         MI->getOperand(1).isReg() &&
    7279          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7280          37 :         MI->getOperand(2).isReg() &&
    7281          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7282             :       // (C_F_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7283             :       AsmString = "c.f.d $\x02, $\x03";
    7284             :       break;
    7285             :     }
    7286             :     return false;
    7287             :   case Mips::C_F_D32_MM:
    7288           1 :     if (MI->getNumOperands() == 3 &&
    7289           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7290           0 :         MI->getOperand(1).isReg() &&
    7291           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7292           1 :         MI->getOperand(2).isReg() &&
    7293           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7294             :       // (C_F_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7295             :       AsmString = "c.f.d $\x02, $\x03";
    7296             :       break;
    7297             :     }
    7298             :     return false;
    7299             :   case Mips::C_F_D64:
    7300          26 :     if (MI->getNumOperands() == 3 &&
    7301          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7302          34 :         MI->getOperand(1).isReg() &&
    7303          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7304          60 :         MI->getOperand(2).isReg() &&
    7305          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7306             :       // (C_F_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7307             :       AsmString = "c.f.d $\x02, $\x03";
    7308             :       break;
    7309             :     }
    7310             :     return false;
    7311             :   case Mips::C_F_D64_MM:
    7312           0 :     if (MI->getNumOperands() == 3 &&
    7313           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7314           0 :         MI->getOperand(1).isReg() &&
    7315           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7316           0 :         MI->getOperand(2).isReg() &&
    7317           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7318             :       // (C_F_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7319             :       AsmString = "c.f.d $\x02, $\x03";
    7320             :       break;
    7321             :     }
    7322             :     return false;
    7323             :   case Mips::C_F_S:
    7324          46 :     if (MI->getNumOperands() == 3 &&
    7325          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7326          56 :         MI->getOperand(1).isReg() &&
    7327          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7328         102 :         MI->getOperand(2).isReg() &&
    7329          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7330             :       // (C_F_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7331             :       AsmString = "c.f.s $\x02, $\x03";
    7332             :       break;
    7333             :     }
    7334             :     return false;
    7335             :   case Mips::C_F_S_MM:
    7336           1 :     if (MI->getNumOperands() == 3 &&
    7337           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7338           0 :         MI->getOperand(1).isReg() &&
    7339           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7340           1 :         MI->getOperand(2).isReg() &&
    7341           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7342             :       // (C_F_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7343             :       AsmString = "c.f.s $\x02, $\x03";
    7344             :       break;
    7345             :     }
    7346             :     return false;
    7347             :   case Mips::C_LE_D32:
    7348          15 :     if (MI->getNumOperands() == 3 &&
    7349          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7350          22 :         MI->getOperand(1).isReg() &&
    7351          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7352          37 :         MI->getOperand(2).isReg() &&
    7353          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7354             :       // (C_LE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7355             :       AsmString = "c.le.d $\x02, $\x03";
    7356             :       break;
    7357             :     }
    7358             :     return false;
    7359             :   case Mips::C_LE_D32_MM:
    7360           1 :     if (MI->getNumOperands() == 3 &&
    7361           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7362           0 :         MI->getOperand(1).isReg() &&
    7363           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7364           1 :         MI->getOperand(2).isReg() &&
    7365           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7366             :       // (C_LE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7367             :       AsmString = "c.le.d $\x02, $\x03";
    7368             :       break;
    7369             :     }
    7370             :     return false;
    7371             :   case Mips::C_LE_D64:
    7372          26 :     if (MI->getNumOperands() == 3 &&
    7373          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7374          34 :         MI->getOperand(1).isReg() &&
    7375          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7376          60 :         MI->getOperand(2).isReg() &&
    7377          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7378             :       // (C_LE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7379             :       AsmString = "c.le.d $\x02, $\x03";
    7380             :       break;
    7381             :     }
    7382             :     return false;
    7383             :   case Mips::C_LE_D64_MM:
    7384           0 :     if (MI->getNumOperands() == 3 &&
    7385           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7386           0 :         MI->getOperand(1).isReg() &&
    7387           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7388           0 :         MI->getOperand(2).isReg() &&
    7389           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7390             :       // (C_LE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7391             :       AsmString = "c.le.d $\x02, $\x03";
    7392             :       break;
    7393             :     }
    7394             :     return false;
    7395             :   case Mips::C_LE_S:
    7396          46 :     if (MI->getNumOperands() == 3 &&
    7397          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7398          56 :         MI->getOperand(1).isReg() &&
    7399          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7400         102 :         MI->getOperand(2).isReg() &&
    7401          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7402             :       // (C_LE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7403             :       AsmString = "c.le.s $\x02, $\x03";
    7404             :       break;
    7405             :     }
    7406             :     return false;
    7407             :   case Mips::C_LE_S_MM:
    7408           1 :     if (MI->getNumOperands() == 3 &&
    7409           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7410           0 :         MI->getOperand(1).isReg() &&
    7411           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7412           1 :         MI->getOperand(2).isReg() &&
    7413           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7414             :       // (C_LE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7415             :       AsmString = "c.le.s $\x02, $\x03";
    7416             :       break;
    7417             :     }
    7418             :     return false;
    7419             :   case Mips::C_LT_D32:
    7420          15 :     if (MI->getNumOperands() == 3 &&
    7421          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7422          22 :         MI->getOperand(1).isReg() &&
    7423          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7424          37 :         MI->getOperand(2).isReg() &&
    7425          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7426             :       // (C_LT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7427             :       AsmString = "c.lt.d $\x02, $\x03";
    7428             :       break;
    7429             :     }
    7430             :     return false;
    7431             :   case Mips::C_LT_D32_MM:
    7432           1 :     if (MI->getNumOperands() == 3 &&
    7433           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7434           0 :         MI->getOperand(1).isReg() &&
    7435           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7436           1 :         MI->getOperand(2).isReg() &&
    7437           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7438             :       // (C_LT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7439             :       AsmString = "c.lt.d $\x02, $\x03";
    7440             :       break;
    7441             :     }
    7442             :     return false;
    7443             :   case Mips::C_LT_D64:
    7444          26 :     if (MI->getNumOperands() == 3 &&
    7445          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7446          34 :         MI->getOperand(1).isReg() &&
    7447          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7448          60 :         MI->getOperand(2).isReg() &&
    7449          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7450             :       // (C_LT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7451             :       AsmString = "c.lt.d $\x02, $\x03";
    7452             :       break;
    7453             :     }
    7454             :     return false;
    7455             :   case Mips::C_LT_D64_MM:
    7456           0 :     if (MI->getNumOperands() == 3 &&
    7457           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7458           0 :         MI->getOperand(1).isReg() &&
    7459           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7460           0 :         MI->getOperand(2).isReg() &&
    7461           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7462             :       // (C_LT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7463             :       AsmString = "c.lt.d $\x02, $\x03";
    7464             :       break;
    7465             :     }
    7466             :     return false;
    7467             :   case Mips::C_LT_S:
    7468          46 :     if (MI->getNumOperands() == 3 &&
    7469          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7470          56 :         MI->getOperand(1).isReg() &&
    7471          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7472         102 :         MI->getOperand(2).isReg() &&
    7473          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7474             :       // (C_LT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7475             :       AsmString = "c.lt.s $\x02, $\x03";
    7476             :       break;
    7477             :     }
    7478             :     return false;
    7479             :   case Mips::C_LT_S_MM:
    7480           1 :     if (MI->getNumOperands() == 3 &&
    7481           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7482           0 :         MI->getOperand(1).isReg() &&
    7483           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7484           1 :         MI->getOperand(2).isReg() &&
    7485           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7486             :       // (C_LT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7487             :       AsmString = "c.lt.s $\x02, $\x03";
    7488             :       break;
    7489             :     }
    7490             :     return false;
    7491             :   case Mips::C_NGE_D32:
    7492          15 :     if (MI->getNumOperands() == 3 &&
    7493          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7494          22 :         MI->getOperand(1).isReg() &&
    7495          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7496          37 :         MI->getOperand(2).isReg() &&
    7497          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7498             :       // (C_NGE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7499             :       AsmString = "c.nge.d $\x02, $\x03";
    7500             :       break;
    7501             :     }
    7502             :     return false;
    7503             :   case Mips::C_NGE_D32_MM:
    7504           1 :     if (MI->getNumOperands() == 3 &&
    7505           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7506           0 :         MI->getOperand(1).isReg() &&
    7507           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7508           1 :         MI->getOperand(2).isReg() &&
    7509           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7510             :       // (C_NGE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7511             :       AsmString = "c.nge.d $\x02, $\x03";
    7512             :       break;
    7513             :     }
    7514             :     return false;
    7515             :   case Mips::C_NGE_D64:
    7516          26 :     if (MI->getNumOperands() == 3 &&
    7517          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7518          34 :         MI->getOperand(1).isReg() &&
    7519          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7520          60 :         MI->getOperand(2).isReg() &&
    7521          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7522             :       // (C_NGE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7523             :       AsmString = "c.nge.d $\x02, $\x03";
    7524             :       break;
    7525             :     }
    7526             :     return false;
    7527             :   case Mips::C_NGE_D64_MM:
    7528           0 :     if (MI->getNumOperands() == 3 &&
    7529           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7530           0 :         MI->getOperand(1).isReg() &&
    7531           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7532           0 :         MI->getOperand(2).isReg() &&
    7533           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7534             :       // (C_NGE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7535             :       AsmString = "c.nge.d $\x02, $\x03";
    7536             :       break;
    7537             :     }
    7538             :     return false;
    7539             :   case Mips::C_NGE_S:
    7540          46 :     if (MI->getNumOperands() == 3 &&
    7541          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7542          56 :         MI->getOperand(1).isReg() &&
    7543          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7544         102 :         MI->getOperand(2).isReg() &&
    7545          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7546             :       // (C_NGE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7547             :       AsmString = "c.nge.s $\x02, $\x03";
    7548             :       break;
    7549             :     }
    7550             :     return false;
    7551             :   case Mips::C_NGE_S_MM:
    7552           1 :     if (MI->getNumOperands() == 3 &&
    7553           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7554           0 :         MI->getOperand(1).isReg() &&
    7555           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7556           1 :         MI->getOperand(2).isReg() &&
    7557           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7558             :       // (C_NGE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7559             :       AsmString = "c.nge.s $\x02, $\x03";
    7560             :       break;
    7561             :     }
    7562             :     return false;
    7563             :   case Mips::C_NGLE_D32:
    7564          26 :     if (MI->getNumOperands() == 3 &&
    7565          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7566          52 :         MI->getOperand(1).isReg() &&
    7567          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7568          78 :         MI->getOperand(2).isReg() &&
    7569          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7570             :       // (C_NGLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7571             :       AsmString = "c.ngle.d $\x02, $\x03";
    7572             :       break;
    7573             :     }
    7574             :     return false;
    7575             :   case Mips::C_NGLE_D32_MM:
    7576           1 :     if (MI->getNumOperands() == 3 &&
    7577           2 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7578           2 :         MI->getOperand(1).isReg() &&
    7579           2 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7580           3 :         MI->getOperand(2).isReg() &&
    7581           1 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7582             :       // (C_NGLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7583             :       AsmString = "c.ngle.d $\x02, $\x03";
    7584             :       break;
    7585             :     }
    7586             :     return false;
    7587             :   case Mips::C_NGLE_D64:
    7588          36 :     if (MI->getNumOperands() == 3 &&
    7589          72 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7590          72 :         MI->getOperand(1).isReg() &&
    7591          72 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7592         108 :         MI->getOperand(2).isReg() &&
    7593          36 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7594             :       // (C_NGLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7595             :       AsmString = "c.ngle.d $\x02, $\x03";
    7596             :       break;
    7597             :     }
    7598             :     return false;
    7599             :   case Mips::C_NGLE_D64_MM:
    7600           0 :     if (MI->getNumOperands() == 3 &&
    7601           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7602           0 :         MI->getOperand(1).isReg() &&
    7603           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7604           0 :         MI->getOperand(2).isReg() &&
    7605           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7606             :       // (C_NGLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7607             :       AsmString = "c.ngle.d $\x02, $\x03";
    7608             :       break;
    7609             :     }
    7610             :     return false;
    7611             :   case Mips::C_NGLE_S:
    7612          46 :     if (MI->getNumOperands() == 3 &&
    7613          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7614          56 :         MI->getOperand(1).isReg() &&
    7615          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7616         102 :         MI->getOperand(2).isReg() &&
    7617          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7618             :       // (C_NGLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7619             :       AsmString = "c.ngle.s $\x02, $\x03";
    7620             :       break;
    7621             :     }
    7622             :     return false;
    7623             :   case Mips::C_NGLE_S_MM:
    7624           1 :     if (MI->getNumOperands() == 3 &&
    7625           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7626           0 :         MI->getOperand(1).isReg() &&
    7627           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7628           1 :         MI->getOperand(2).isReg() &&
    7629           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7630             :       // (C_NGLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7631             :       AsmString = "c.ngle.s $\x02, $\x03";
    7632             :       break;
    7633             :     }
    7634             :     return false;
    7635             :   case Mips::C_NGL_D32:
    7636          26 :     if (MI->getNumOperands() == 3 &&
    7637          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7638          52 :         MI->getOperand(1).isReg() &&
    7639          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7640          78 :         MI->getOperand(2).isReg() &&
    7641          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7642             :       // (C_NGL_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7643             :       AsmString = "c.ngl.d $\x02, $\x03";
    7644             :       break;
    7645             :     }
    7646             :     return false;
    7647             :   case Mips::C_NGL_D32_MM:
    7648           1 :     if (MI->getNumOperands() == 3 &&
    7649           2 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7650           2 :         MI->getOperand(1).isReg() &&
    7651           2 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7652           3 :         MI->getOperand(2).isReg() &&
    7653           1 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7654             :       // (C_NGL_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7655             :       AsmString = "c.ngl.d $\x02, $\x03";
    7656             :       break;
    7657             :     }
    7658             :     return false;
    7659             :   case Mips::C_NGL_D64:
    7660          36 :     if (MI->getNumOperands() == 3 &&
    7661          72 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7662          72 :         MI->getOperand(1).isReg() &&
    7663          72 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7664         108 :         MI->getOperand(2).isReg() &&
    7665          36 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7666             :       // (C_NGL_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7667             :       AsmString = "c.ngl.d $\x02, $\x03";
    7668             :       break;
    7669             :     }
    7670             :     return false;
    7671             :   case Mips::C_NGL_D64_MM:
    7672           0 :     if (MI->getNumOperands() == 3 &&
    7673           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7674           0 :         MI->getOperand(1).isReg() &&
    7675           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7676           0 :         MI->getOperand(2).isReg() &&
    7677           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7678             :       // (C_NGL_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7679             :       AsmString = "c.ngl.d $\x02, $\x03";
    7680             :       break;
    7681             :     }
    7682             :     return false;
    7683             :   case Mips::C_NGL_S:
    7684          46 :     if (MI->getNumOperands() == 3 &&
    7685          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7686          56 :         MI->getOperand(1).isReg() &&
    7687          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7688         102 :         MI->getOperand(2).isReg() &&
    7689          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7690             :       // (C_NGL_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7691             :       AsmString = "c.ngl.s $\x02, $\x03";
    7692             :       break;
    7693             :     }
    7694             :     return false;
    7695             :   case Mips::C_NGL_S_MM:
    7696           1 :     if (MI->getNumOperands() == 3 &&
    7697           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7698           0 :         MI->getOperand(1).isReg() &&
    7699           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7700           1 :         MI->getOperand(2).isReg() &&
    7701           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7702             :       // (C_NGL_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7703             :       AsmString = "c.ngl.s $\x02, $\x03";
    7704             :       break;
    7705             :     }
    7706             :     return false;
    7707             :   case Mips::C_NGT_D32:
    7708          15 :     if (MI->getNumOperands() == 3 &&
    7709          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7710          22 :         MI->getOperand(1).isReg() &&
    7711          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7712          37 :         MI->getOperand(2).isReg() &&
    7713          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7714             :       // (C_NGT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7715             :       AsmString = "c.ngt.d $\x02, $\x03";
    7716             :       break;
    7717             :     }
    7718             :     return false;
    7719             :   case Mips::C_NGT_D32_MM:
    7720           1 :     if (MI->getNumOperands() == 3 &&
    7721           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7722           0 :         MI->getOperand(1).isReg() &&
    7723           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7724           1 :         MI->getOperand(2).isReg() &&
    7725           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7726             :       // (C_NGT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7727             :       AsmString = "c.ngt.d $\x02, $\x03";
    7728             :       break;
    7729             :     }
    7730             :     return false;
    7731             :   case Mips::C_NGT_D64:
    7732          26 :     if (MI->getNumOperands() == 3 &&
    7733          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7734          34 :         MI->getOperand(1).isReg() &&
    7735          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7736          60 :         MI->getOperand(2).isReg() &&
    7737          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7738             :       // (C_NGT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7739             :       AsmString = "c.ngt.d $\x02, $\x03";
    7740             :       break;
    7741             :     }
    7742             :     return false;
    7743             :   case Mips::C_NGT_D64_MM:
    7744           0 :     if (MI->getNumOperands() == 3 &&
    7745           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7746           0 :         MI->getOperand(1).isReg() &&
    7747           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7748           0 :         MI->getOperand(2).isReg() &&
    7749           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7750             :       // (C_NGT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7751             :       AsmString = "c.ngt.d $\x02, $\x03";
    7752             :       break;
    7753             :     }
    7754             :     return false;
    7755             :   case Mips::C_NGT_S:
    7756          46 :     if (MI->getNumOperands() == 3 &&
    7757          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7758          56 :         MI->getOperand(1).isReg() &&
    7759          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7760         102 :         MI->getOperand(2).isReg() &&
    7761          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7762             :       // (C_NGT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7763             :       AsmString = "c.ngt.s $\x02, $\x03";
    7764             :       break;
    7765             :     }
    7766             :     return false;
    7767             :   case Mips::C_NGT_S_MM:
    7768           1 :     if (MI->getNumOperands() == 3 &&
    7769           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7770           0 :         MI->getOperand(1).isReg() &&
    7771           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7772           1 :         MI->getOperand(2).isReg() &&
    7773           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7774             :       // (C_NGT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7775             :       AsmString = "c.ngt.s $\x02, $\x03";
    7776             :       break;
    7777             :     }
    7778             :     return false;
    7779             :   case Mips::C_OLE_D32:
    7780          17 :     if (MI->getNumOperands() == 3 &&
    7781          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7782          26 :         MI->getOperand(1).isReg() &&
    7783          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7784          43 :         MI->getOperand(2).isReg() &&
    7785          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7786             :       // (C_OLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7787             :       AsmString = "c.ole.d $\x02, $\x03";
    7788             :       break;
    7789             :     }
    7790             :     return false;
    7791             :   case Mips::C_OLE_D32_MM:
    7792           1 :     if (MI->getNumOperands() == 3 &&
    7793           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7794           0 :         MI->getOperand(1).isReg() &&
    7795           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7796           1 :         MI->getOperand(2).isReg() &&
    7797           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7798             :       // (C_OLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7799             :       AsmString = "c.ole.d $\x02, $\x03";
    7800             :       break;
    7801             :     }
    7802             :     return false;
    7803             :   case Mips::C_OLE_D64:
    7804          26 :     if (MI->getNumOperands() == 3 &&
    7805          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7806          34 :         MI->getOperand(1).isReg() &&
    7807          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7808          60 :         MI->getOperand(2).isReg() &&
    7809          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7810             :       // (C_OLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7811             :       AsmString = "c.ole.d $\x02, $\x03";
    7812             :       break;
    7813             :     }
    7814             :     return false;
    7815             :   case Mips::C_OLE_D64_MM:
    7816           0 :     if (MI->getNumOperands() == 3 &&
    7817           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7818           0 :         MI->getOperand(1).isReg() &&
    7819           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7820           0 :         MI->getOperand(2).isReg() &&
    7821           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7822             :       // (C_OLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7823             :       AsmString = "c.ole.d $\x02, $\x03";
    7824             :       break;
    7825             :     }
    7826             :     return false;
    7827             :   case Mips::C_OLE_S:
    7828          48 :     if (MI->getNumOperands() == 3 &&
    7829          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7830          60 :         MI->getOperand(1).isReg() &&
    7831          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7832         108 :         MI->getOperand(2).isReg() &&
    7833          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7834             :       // (C_OLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7835             :       AsmString = "c.ole.s $\x02, $\x03";
    7836             :       break;
    7837             :     }
    7838             :     return false;
    7839             :   case Mips::C_OLE_S_MM:
    7840           1 :     if (MI->getNumOperands() == 3 &&
    7841           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7842           0 :         MI->getOperand(1).isReg() &&
    7843           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7844           1 :         MI->getOperand(2).isReg() &&
    7845           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7846             :       // (C_OLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7847             :       AsmString = "c.ole.s $\x02, $\x03";
    7848             :       break;
    7849             :     }
    7850             :     return false;
    7851             :   case Mips::C_OLT_D32:
    7852          17 :     if (MI->getNumOperands() == 3 &&
    7853          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7854          26 :         MI->getOperand(1).isReg() &&
    7855          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7856          43 :         MI->getOperand(2).isReg() &&
    7857          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7858             :       // (C_OLT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7859             :       AsmString = "c.olt.d $\x02, $\x03";
    7860             :       break;
    7861             :     }
    7862             :     return false;
    7863             :   case Mips::C_OLT_D32_MM:
    7864           1 :     if (MI->getNumOperands() == 3 &&
    7865           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7866           0 :         MI->getOperand(1).isReg() &&
    7867           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7868           1 :         MI->getOperand(2).isReg() &&
    7869           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7870             :       // (C_OLT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7871             :       AsmString = "c.olt.d $\x02, $\x03";
    7872             :       break;
    7873             :     }
    7874             :     return false;
    7875             :   case Mips::C_OLT_D64:
    7876          26 :     if (MI->getNumOperands() == 3 &&
    7877          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7878          34 :         MI->getOperand(1).isReg() &&
    7879          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7880          60 :         MI->getOperand(2).isReg() &&
    7881          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7882             :       // (C_OLT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7883             :       AsmString = "c.olt.d $\x02, $\x03";
    7884             :       break;
    7885             :     }
    7886             :     return false;
    7887             :   case Mips::C_OLT_D64_MM:
    7888           0 :     if (MI->getNumOperands() == 3 &&
    7889           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7890           0 :         MI->getOperand(1).isReg() &&
    7891           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7892           0 :         MI->getOperand(2).isReg() &&
    7893           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7894             :       // (C_OLT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7895             :       AsmString = "c.olt.d $\x02, $\x03";
    7896             :       break;
    7897             :     }
    7898             :     return false;
    7899             :   case Mips::C_OLT_S:
    7900          48 :     if (MI->getNumOperands() == 3 &&
    7901          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7902          60 :         MI->getOperand(1).isReg() &&
    7903          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7904         108 :         MI->getOperand(2).isReg() &&
    7905          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7906             :       // (C_OLT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7907             :       AsmString = "c.olt.s $\x02, $\x03";
    7908             :       break;
    7909             :     }
    7910             :     return false;
    7911             :   case Mips::C_OLT_S_MM:
    7912           1 :     if (MI->getNumOperands() == 3 &&
    7913           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7914           0 :         MI->getOperand(1).isReg() &&
    7915           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7916           1 :         MI->getOperand(2).isReg() &&
    7917           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7918             :       // (C_OLT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7919             :       AsmString = "c.olt.s $\x02, $\x03";
    7920             :       break;
    7921             :     }
    7922             :     return false;
    7923             :   case Mips::C_SEQ_D32:
    7924          15 :     if (MI->getNumOperands() == 3 &&
    7925          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7926          22 :         MI->getOperand(1).isReg() &&
    7927          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7928          37 :         MI->getOperand(2).isReg() &&
    7929          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7930             :       // (C_SEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7931             :       AsmString = "c.seq.d $\x02, $\x03";
    7932             :       break;
    7933             :     }
    7934             :     return false;
    7935             :   case Mips::C_SEQ_D32_MM:
    7936           1 :     if (MI->getNumOperands() == 3 &&
    7937           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7938           0 :         MI->getOperand(1).isReg() &&
    7939           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7940           1 :         MI->getOperand(2).isReg() &&
    7941           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7942             :       // (C_SEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7943             :       AsmString = "c.seq.d $\x02, $\x03";
    7944             :       break;
    7945             :     }
    7946             :     return false;
    7947             :   case Mips::C_SEQ_D64:
    7948          26 :     if (MI->getNumOperands() == 3 &&
    7949          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7950          34 :         MI->getOperand(1).isReg() &&
    7951          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7952          60 :         MI->getOperand(2).isReg() &&
    7953          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7954             :       // (C_SEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7955             :       AsmString = "c.seq.d $\x02, $\x03";
    7956             :       break;
    7957             :     }
    7958             :     return false;
    7959             :   case Mips::C_SEQ_D64_MM:
    7960           0 :     if (MI->getNumOperands() == 3 &&
    7961           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7962           0 :         MI->getOperand(1).isReg() &&
    7963           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7964           0 :         MI->getOperand(2).isReg() &&
    7965           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7966             :       // (C_SEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7967             :       AsmString = "c.seq.d $\x02, $\x03";
    7968             :       break;
    7969             :     }
    7970             :     return false;
    7971             :   case Mips::C_SEQ_S:
    7972          46 :     if (MI->getNumOperands() == 3 &&
    7973          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7974          56 :         MI->getOperand(1).isReg() &&
    7975          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7976         102 :         MI->getOperand(2).isReg() &&
    7977          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7978             :       // (C_SEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7979             :       AsmString = "c.seq.s $\x02, $\x03";
    7980             :       break;
    7981             :     }
    7982             :     return false;
    7983             :   case Mips::C_SEQ_S_MM:
    7984           1 :     if (MI->getNumOperands() == 3 &&
    7985           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7986           0 :         MI->getOperand(1).isReg() &&
    7987           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7988           1 :         MI->getOperand(2).isReg() &&
    7989           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7990             :       // (C_SEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7991             :       AsmString = "c.seq.s $\x02, $\x03";
    7992             :       break;
    7993             :     }
    7994             :     return false;
    7995             :   case Mips::C_SF_D32:
    7996          26 :     if (MI->getNumOperands() == 3 &&
    7997          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7998          52 :         MI->getOperand(1).isReg() &&
    7999          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8000          78 :         MI->getOperand(2).isReg() &&
    8001          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8002             :       // (C_SF_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8003             :       AsmString = "c.sf.d $\x02, $\x03";
    8004             :       break;
    8005             :     }
    8006             :     return false;
    8007             :   case Mips::C_SF_D32_MM:
    8008           1 :     if (MI->getNumOperands() == 3 &&
    8009           2 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8010           2 :         MI->getOperand(1).isReg() &&
    8011           2 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8012           3 :         MI->getOperand(2).isReg() &&
    8013           1 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8014             :       // (C_SF_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8015             :       AsmString = "c.sf.d $\x02, $\x03";
    8016             :       break;
    8017             :     }
    8018             :     return false;
    8019             :   case Mips::C_SF_D64:
    8020          36 :     if (MI->getNumOperands() == 3 &&
    8021          72 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8022          72 :         MI->getOperand(1).isReg() &&
    8023          72 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8024         108 :         MI->getOperand(2).isReg() &&
    8025          36 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8026             :       // (C_SF_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8027             :       AsmString = "c.sf.d $\x02, $\x03";
    8028             :       break;
    8029             :     }
    8030             :     return false;
    8031             :   case Mips::C_SF_D64_MM:
    8032           0 :     if (MI->getNumOperands() == 3 &&
    8033           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8034           0 :         MI->getOperand(1).isReg() &&
    8035           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8036           0 :         MI->getOperand(2).isReg() &&
    8037           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8038             :       // (C_SF_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8039             :       AsmString = "c.sf.d $\x02, $\x03";
    8040             :       break;
    8041             :     }
    8042             :     return false;
    8043             :   case Mips::C_SF_S:
    8044          62 :     if (MI->getNumOperands() == 3 &&
    8045         124 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8046         124 :         MI->getOperand(1).isReg() &&
    8047         124 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8048         186 :         MI->getOperand(2).isReg() &&
    8049          62 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8050             :       // (C_SF_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8051             :       AsmString = "c.sf.s $\x02, $\x03";
    8052             :       break;
    8053             :     }
    8054             :     return false;
    8055             :   case Mips::C_SF_S_MM:
    8056           1 :     if (MI->getNumOperands() == 3 &&
    8057           2 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8058           2 :         MI->getOperand(1).isReg() &&
    8059           2 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8060           3 :         MI->getOperand(2).isReg() &&
    8061           1 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8062             :       // (C_SF_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8063             :       AsmString = "c.sf.s $\x02, $\x03";
    8064             :       break;
    8065             :     }
    8066             :     return false;
    8067             :   case Mips::C_UEQ_D32:
    8068          15 :     if (MI->getNumOperands() == 3 &&
    8069          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8070          22 :         MI->getOperand(1).isReg() &&
    8071          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8072          37 :         MI->getOperand(2).isReg() &&
    8073          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8074             :       // (C_UEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8075             :       AsmString = "c.ueq.d $\x02, $\x03";
    8076             :       break;
    8077             :     }
    8078             :     return false;
    8079             :   case Mips::C_UEQ_D32_MM:
    8080           1 :     if (MI->getNumOperands() == 3 &&
    8081           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8082           0 :         MI->getOperand(1).isReg() &&
    8083           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8084           1 :         MI->getOperand(2).isReg() &&
    8085           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8086             :       // (C_UEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8087             :       AsmString = "c.ueq.d $\x02, $\x03";
    8088             :       break;
    8089             :     }
    8090             :     return false;
    8091             :   case Mips::C_UEQ_D64:
    8092          26 :     if (MI->getNumOperands() == 3 &&
    8093          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8094          34 :         MI->getOperand(1).isReg() &&
    8095          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8096          60 :         MI->getOperand(2).isReg() &&
    8097          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8098             :       // (C_UEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8099             :       AsmString = "c.ueq.d $\x02, $\x03";
    8100             :       break;
    8101             :     }
    8102             :     return false;
    8103             :   case Mips::C_UEQ_D64_MM:
    8104           0 :     if (MI->getNumOperands() == 3 &&
    8105           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8106           0 :         MI->getOperand(1).isReg() &&
    8107           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8108           0 :         MI->getOperand(2).isReg() &&
    8109           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8110             :       // (C_UEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8111             :       AsmString = "c.ueq.d $\x02, $\x03";
    8112             :       break;
    8113             :     }
    8114             :     return false;
    8115             :   case Mips::C_UEQ_S:
    8116          46 :     if (MI->getNumOperands() == 3 &&
    8117          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8118          56 :         MI->getOperand(1).isReg() &&
    8119          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8120         102 :         MI->getOperand(2).isReg() &&
    8121          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8122             :       // (C_UEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8123             :       AsmString = "c.ueq.s $\x02, $\x03";
    8124             :       break;
    8125             :     }
    8126             :     return false;
    8127             :   case Mips::C_UEQ_S_MM:
    8128           1 :     if (MI->getNumOperands() == 3 &&
    8129           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8130           0 :         MI->getOperand(1).isReg() &&
    8131           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8132           1 :         MI->getOperand(2).isReg() &&
    8133           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8134             :       // (C_UEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8135             :       AsmString = "c.ueq.s $\x02, $\x03";
    8136             :       break;
    8137             :     }
    8138             :     return false;
    8139             :   case Mips::C_ULE_D32:
    8140          17 :     if (MI->getNumOperands() == 3 &&
    8141          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8142          26 :         MI->getOperand(1).isReg() &&
    8143          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8144          43 :         MI->getOperand(2).isReg() &&
    8145          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8146             :       // (C_ULE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8147             :       AsmString = "c.ule.d $\x02, $\x03";
    8148             :       break;
    8149             :     }
    8150             :     return false;
    8151             :   case Mips::C_ULE_D32_MM:
    8152           1 :     if (MI->getNumOperands() == 3 &&
    8153           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8154           0 :         MI->getOperand(1).isReg() &&
    8155           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8156           1 :         MI->getOperand(2).isReg() &&
    8157           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8158             :       // (C_ULE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8159             :       AsmString = "c.ule.d $\x02, $\x03";
    8160             :       break;
    8161             :     }
    8162             :     return false;
    8163             :   case Mips::C_ULE_D64:
    8164          26 :     if (MI->getNumOperands() == 3 &&
    8165          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8166          34 :         MI->getOperand(1).isReg() &&
    8167          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8168          60 :         MI->getOperand(2).isReg() &&
    8169          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8170             :       // (C_ULE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8171             :       AsmString = "c.ule.d $\x02, $\x03";
    8172             :       break;
    8173             :     }
    8174             :     return false;
    8175             :   case Mips::C_ULE_D64_MM:
    8176           0 :     if (MI->getNumOperands() == 3 &&
    8177           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8178           0 :         MI->getOperand(1).isReg() &&
    8179           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8180           0 :         MI->getOperand(2).isReg() &&
    8181           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8182             :       // (C_ULE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8183             :       AsmString = "c.ule.d $\x02, $\x03";
    8184             :       break;
    8185             :     }
    8186             :     return false;
    8187             :   case Mips::C_ULE_S:
    8188          48 :     if (MI->getNumOperands() == 3 &&
    8189          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8190          60 :         MI->getOperand(1).isReg() &&
    8191          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8192         108 :         MI->getOperand(2).isReg() &&
    8193          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8194             :       // (C_ULE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8195             :       AsmString = "c.ule.s $\x02, $\x03";
    8196             :       break;
    8197             :     }
    8198             :     return false;
    8199             :   case Mips::C_ULE_S_MM:
    8200           1 :     if (MI->getNumOperands() == 3 &&
    8201           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8202           0 :         MI->getOperand(1).isReg() &&
    8203           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8204           1 :         MI->getOperand(2).isReg() &&
    8205           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8206             :       // (C_ULE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8207             :       AsmString = "c.ule.s $\x02, $\x03";
    8208             :       break;
    8209             :     }
    8210             :     return false;
    8211             :   case Mips::C_ULT_D32:
    8212          17 :     if (MI->getNumOperands() == 3 &&
    8213          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8214          26 :         MI->getOperand(1).isReg() &&
    8215          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8216          43 :         MI->getOperand(2).isReg() &&
    8217          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8218             :       // (C_ULT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8219             :       AsmString = "c.ult.d $\x02, $\x03";
    8220             :       break;
    8221             :     }
    8222             :     return false;
    8223             :   case Mips::C_ULT_D32_MM:
    8224           1 :     if (MI->getNumOperands() == 3 &&
    8225           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8226           0 :         MI->getOperand(1).isReg() &&
    8227           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8228           1 :         MI->getOperand(2).isReg() &&
    8229           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8230             :       // (C_ULT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8231             :       AsmString = "c.ult.d $\x02, $\x03";
    8232             :       break;
    8233             :     }
    8234             :     return false;
    8235             :   case Mips::C_ULT_D64:
    8236          26 :     if (MI->getNumOperands() == 3 &&
    8237          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8238          34 :         MI->getOperand(1).isReg() &&
    8239          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8240          60 :         MI->getOperand(2).isReg() &&
    8241          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8242             :       // (C_ULT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8243             :       AsmString = "c.ult.d $\x02, $\x03";
    8244             :       break;
    8245             :     }
    8246             :     return false;
    8247             :   case Mips::C_ULT_D64_MM:
    8248           0 :     if (MI->getNumOperands() == 3 &&
    8249           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8250           0 :         MI->getOperand(1).isReg() &&
    8251           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8252           0 :         MI->getOperand(2).isReg() &&
    8253           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8254             :       // (C_ULT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8255             :       AsmString = "c.ult.d $\x02, $\x03";
    8256             :       break;
    8257             :     }
    8258             :     return false;
    8259             :   case Mips::C_ULT_S:
    8260          48 :     if (MI->getNumOperands() == 3 &&
    8261          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8262          60 :         MI->getOperand(1).isReg() &&
    8263          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8264         108 :         MI->getOperand(2).isReg() &&
    8265          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8266             :       // (C_ULT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8267             :       AsmString = "c.ult.s $\x02, $\x03";
    8268             :       break;
    8269             :     }
    8270             :     return false;
    8271             :   case Mips::C_ULT_S_MM:
    8272           1 :     if (MI->getNumOperands() == 3 &&
    8273           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8274           0 :         MI->getOperand(1).isReg() &&
    8275           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8276           1 :         MI->getOperand(2).isReg() &&
    8277           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8278             :       // (C_ULT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8279             :       AsmString = "c.ult.s $\x02, $\x03";
    8280             :       break;
    8281             :     }
    8282             :     return false;
    8283             :   case Mips::C_UN_D32:
    8284          15 :     if (MI->getNumOperands() == 3 &&
    8285          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8286          22 :         MI->getOperand(1).isReg() &&
    8287          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8288          37 :         MI->getOperand(2).isReg() &&
    8289          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8290             :       // (C_UN_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8291             :       AsmString = "c.un.d $\x02, $\x03";
    8292             :       break;
    8293             :     }
    8294             :     return false;
    8295             :   case Mips::C_UN_D32_MM:
    8296           1 :     if (MI->getNumOperands() == 3 &&
    8297           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8298           0 :         MI->getOperand(1).isReg() &&
    8299           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8300           1 :         MI->getOperand(2).isReg() &&
    8301           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8302             :       // (C_UN_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8303             :       AsmString = "c.un.d $\x02, $\x03";
    8304             :       break;
    8305             :     }
    8306             :     return false;
    8307             :   case Mips::C_UN_D64:
    8308          26 :     if (MI->getNumOperands() == 3 &&
    8309          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8310          34 :         MI->getOperand(1).isReg() &&
    8311          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8312          60 :         MI->getOperand(2).isReg() &&
    8313          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8314             :       // (C_UN_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8315             :       AsmString = "c.un.d $\x02, $\x03";
    8316             :       break;
    8317             :     }
    8318             :     return false;
    8319             :   case Mips::C_UN_D64_MM:
    8320           0 :     if (MI->getNumOperands() == 3 &&
    8321           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8322           0 :         MI->getOperand(1).isReg() &&
    8323           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8324           0 :         MI->getOperand(2).isReg() &&
    8325           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8326             :       // (C_UN_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8327             :       AsmString = "c.un.d $\x02, $\x03";
    8328             :       break;
    8329             :     }
    8330             :     return false;
    8331             :   case Mips::C_UN_S:
    8332          46 :     if (MI->getNumOperands() == 3 &&
    8333          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8334          56 :         MI->getOperand(1).isReg() &&
    8335          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8336         102 :         MI->getOperand(2).isReg() &&
    8337          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8338             :       // (C_UN_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8339             :       AsmString = "c.un.s $\x02, $\x03";
    8340             :       break;
    8341             :     }
    8342             :     return false;
    8343             :   case Mips::C_UN_S_MM:
    8344           1 :     if (MI->getNumOperands() == 3 &&
    8345           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8346           0 :         MI->getOperand(1).isReg() &&
    8347           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8348           1 :         MI->getOperand(2).isReg() &&
    8349           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8350             :       // (C_UN_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8351             :       AsmString = "c.un.s $\x02, $\x03";
    8352             :       break;
    8353             :     }
    8354             :     return false;
    8355             :   case Mips::DADDu:
    8356        1414 :     if (MI->getNumOperands() == 3 &&
    8357        2828 :         MI->getOperand(0).isReg() &&
    8358        2827 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8359        2826 :         MI->getOperand(1).isReg() &&
    8360        4240 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8361        1413 :         MI->getOperand(2).getReg() == Mips::ZERO_64) {
    8362             :       // (DADDu GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64)
    8363             :       AsmString = "move $\x01, $\x02";
    8364             :       break;
    8365             :     }
    8366             :     return false;
    8367             :   case Mips::DI:
    8368         166 :     if (MI->getNumOperands() == 1 &&
    8369          83 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8370             :       // (DI ZERO)
    8371             :       AsmString = "di";
    8372             :       break;
    8373             :     }
    8374             :     return false;
    8375             :   case Mips::DIV:
    8376          30 :     if (MI->getNumOperands() == 3 &&
    8377          60 :         MI->getOperand(0).isReg() &&
    8378          60 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8379          60 :         MI->getOperand(1).isReg() &&
    8380          34 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
    8381          38 :         MI->getOperand(2).isReg() &&
    8382           4 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8383             :       // (DIV GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt)
    8384             :       AsmString = "div $\x01, $\x03";
    8385             :       break;
    8386             :     }
    8387             :     return false;
    8388             :   case Mips::DIVU:
    8389          27 :     if (MI->getNumOperands() == 3 &&
    8390          54 :         MI->getOperand(0).isReg() &&
    8391          54 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8392          54 :         MI->getOperand(1).isReg() &&
    8393          31 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
    8394          35 :         MI->getOperand(2).isReg() &&
    8395           4 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8396             :       // (DIVU GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt)
    8397             :       AsmString = "divu $\x01, $\x03";
    8398             :       break;
    8399             :     }
    8400             :     return false;
    8401             :   case Mips::DI_MM:
    8402          14 :     if (MI->getNumOperands() == 1 &&
    8403           7 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8404             :       // (DI_MM ZERO)
    8405             :       AsmString = "di";
    8406             :       break;
    8407             :     }
    8408             :     return false;
    8409             :   case Mips::DI_MMR6:
    8410           8 :     if (MI->getNumOperands() == 1 &&
    8411           4 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8412             :       // (DI_MMR6 ZERO)
    8413             :       AsmString = "di";
    8414             :       break;
    8415             :     }
    8416             :     return false;
    8417             :   case Mips::DMT:
    8418          12 :     if (MI->getNumOperands() == 1 &&
    8419           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8420             :       // (DMT ZERO)
    8421             :       AsmString = "dmt";
    8422             :       break;
    8423             :     }
    8424             :     return false;
    8425             :   case Mips::DSUB:
    8426          66 :     if (MI->getNumOperands() == 3 &&
    8427         132 :         MI->getOperand(0).isReg() &&
    8428         132 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8429         106 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8430         146 :         MI->getOperand(2).isReg() &&
    8431          40 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8432             :       // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
    8433             :       AsmString = "dneg $\x01, $\x03";
    8434             :       break;
    8435             :     }
    8436          26 :     if (MI->getNumOperands() == 3 &&
    8437          52 :         MI->getOperand(0).isReg() &&
    8438          52 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8439          26 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8440          26 :         MI->getOperand(2).isReg() &&
    8441           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8442             :       // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
    8443             :       AsmString = "dneg $\x01";
    8444             :       break;
    8445             :     }
    8446             :     return false;
    8447             :   case Mips::DSUBu:
    8448         137 :     if (MI->getNumOperands() == 3 &&
    8449         274 :         MI->getOperand(0).isReg() &&
    8450         270 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8451         150 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8452         171 :         MI->getOperand(2).isReg() &&
    8453          17 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8454             :       // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
    8455             :       AsmString = "dnegu $\x01, $\x03";
    8456             :       break;
    8457             :     }
    8458         120 :     if (MI->getNumOperands() == 3 &&
    8459         240 :         MI->getOperand(0).isReg() &&
    8460         236 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8461         116 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8462         120 :         MI->getOperand(2).isReg() &&
    8463           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8464             :       // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
    8465             :       AsmString = "dnegu $\x01";
    8466             :       break;
    8467             :     }
    8468             :     return false;
    8469             :   case Mips::DVPE:
    8470          12 :     if (MI->getNumOperands() == 1 &&
    8471           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8472             :       // (DVPE ZERO)
    8473             :       AsmString = "dvpe";
    8474             :       break;
    8475             :     }
    8476             :     return false;
    8477             :   case Mips::EI:
    8478         148 :     if (MI->getNumOperands() == 1 &&
    8479          74 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8480             :       // (EI ZERO)
    8481             :       AsmString = "ei";
    8482             :       break;
    8483             :     }
    8484             :     return false;
    8485             :   case Mips::EI_MM:
    8486          26 :     if (MI->getNumOperands() == 1 &&
    8487          13 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8488             :       // (EI_MM ZERO)
    8489             :       AsmString = "ei";
    8490             :       break;
    8491             :     }
    8492             :     return false;
    8493             :   case Mips::EI_MMR6:
    8494           8 :     if (MI->getNumOperands() == 1 &&
    8495           4 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8496             :       // (EI_MMR6 ZERO)
    8497             :       AsmString = "ei";
    8498             :       break;
    8499             :     }
    8500             :     return false;
    8501             :   case Mips::EMT:
    8502          12 :     if (MI->getNumOperands() == 1 &&
    8503           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8504             :       // (EMT ZERO)
    8505             :       AsmString = "emt";
    8506             :       break;
    8507             :     }
    8508             :     return false;
    8509             :   case Mips::EVPE:
    8510          12 :     if (MI->getNumOperands() == 1 &&
    8511           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8512             :       // (EVPE ZERO)
    8513             :       AsmString = "evpe";
    8514             :       break;
    8515             :     }
    8516             :     return false;
    8517             :   case Mips::JALR:
    8518        1604 :     if (MI->getNumOperands() == 2 &&
    8519        2108 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8520        2612 :         MI->getOperand(1).isReg() &&
    8521         504 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8522             :       // (JALR ZERO, GPR32Opnd:$rs)
    8523             :       AsmString = "jr $\x02";
    8524             :       break;
    8525             :     }
    8526             :     return false;
    8527             :   case Mips::JALR64:
    8528         532 :     if (MI->getNumOperands() == 2 &&
    8529        1026 :         MI->getOperand(0).getReg() == Mips::ZERO_64 &&
    8530        1520 :         MI->getOperand(1).isReg() &&
    8531         494 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
    8532             :       // (JALR64 ZERO_64, GPR64Opnd:$rs)
    8533             :       AsmString = "jr $\x02";
    8534             :       break;
    8535             :     }
    8536             :     return false;
    8537             :   case Mips::JALRC_HB_MMR6:
    8538           4 :     if (MI->getNumOperands() == 2 &&
    8539           6 :         MI->getOperand(0).getReg() == Mips::RA &&
    8540           8 :         MI->getOperand(1).isReg() &&
    8541           2 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8542             :       // (JALRC_HB_MMR6 RA, GPR32Opnd:$rs)
    8543             :       AsmString = "jalrc.hb $\x02";
    8544             :       break;
    8545             :     }
    8546             :     return false;
    8547             :   case Mips::JALRC_MMR6:
    8548           4 :     if (MI->getNumOperands() == 2 &&
    8549           6 :         MI->getOperand(0).getReg() == Mips::RA &&
    8550           8 :         MI->getOperand(1).isReg() &&
    8551           2 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8552             :       // (JALRC_MMR6 RA, GPR32Opnd:$rs)
    8553             :       AsmString = "jalrc $\x02";
    8554             :       break;
    8555             :     }
    8556             :     return false;
    8557             :   case Mips::JALR_HB:
    8558          66 :     if (MI->getNumOperands() == 2 &&
    8559         104 :         MI->getOperand(0).getReg() == Mips::RA &&
    8560         142 :         MI->getOperand(1).isReg() &&
    8561          38 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8562             :       // (JALR_HB RA, GPR32Opnd:$rs)
    8563             :       AsmString = "jalr.hb $\x02";
    8564             :       break;
    8565             :     }
    8566             :     return false;
    8567             :   case Mips::JALR_HB64:
    8568          26 :     if (MI->getNumOperands() == 2 &&
    8569          42 :         MI->getOperand(0).getReg() == Mips::RA_64 &&
    8570          58 :         MI->getOperand(1).isReg() &&
    8571          16 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
    8572             :       // (JALR_HB64 RA_64, GPR64Opnd:$rs)
    8573             :       AsmString = "jalr.hb $\x02";
    8574             :       break;
    8575             :     }
    8576             :     return false;
    8577             :   case Mips::JIALC:
    8578          71 :     if (MI->getNumOperands() == 2 &&
    8579         142 :         MI->getOperand(0).isReg() &&
    8580         142 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8581         213 :         MI->getOperand(1).isImm() &&
    8582          71 :         MI->getOperand(1).getImm() == 0) {
    8583             :       // (JIALC GPR32Opnd:$rs, 0)
    8584             :       AsmString = "jalrc $\x01";
    8585             :       break;
    8586             :     }
    8587             :     return false;
    8588             :   case Mips::JIALC64:
    8589         117 :     if (MI->getNumOperands() == 2 &&
    8590         234 :         MI->getOperand(0).isReg() &&
    8591         234 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8592         351 :         MI->getOperand(1).isImm() &&
    8593         117 :         MI->getOperand(1).getImm() == 0) {
    8594             :       // (JIALC64 GPR64Opnd:$rs, 0)
    8595             :       AsmString = "jalrc $\x01";
    8596             :       break;
    8597             :     }
    8598             :     return false;
    8599             :   case Mips::JIC:
    8600         165 :     if (MI->getNumOperands() == 2 &&
    8601         330 :         MI->getOperand(0).isReg() &&
    8602         330 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8603         495 :         MI->getOperand(1).isImm() &&
    8604         165 :         MI->getOperand(1).getImm() == 0) {
    8605             :       // (JIC GPR32Opnd:$rs, 0)
    8606             :       AsmString = "jrc $\x01";
    8607             :       break;
    8608             :     }
    8609             :     return false;
    8610             :   case Mips::JIC64:
    8611         237 :     if (MI->getNumOperands() == 2 &&
    8612         474 :         MI->getOperand(0).isReg() &&
    8613         474 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8614         711 :         MI->getOperand(1).isImm() &&
    8615         237 :         MI->getOperand(1).getImm() == 0) {
    8616             :       // (JIC64 GPR64Opnd:$rs, 0)
    8617             :       AsmString = "jrc $\x01";
    8618             :       break;
    8619             :     }
    8620             :     return false;
    8621             :   case Mips::MFTACX:
    8622           0 :     if (MI->getNumOperands() == 2 &&
    8623           0 :         MI->getOperand(0).isReg() &&
    8624           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8625           0 :         MI->getOperand(1).getReg() == Mips::AC0) {
    8626             :       // (MFTACX GPR32Opnd:$rt, AC0)
    8627             :       AsmString = "mftacx $\x01";
    8628             :       break;
    8629             :     }
    8630             :     return false;
    8631             :   case Mips::MFTC0:
    8632           0 :     if (MI->getNumOperands() == 3 &&
    8633           0 :         MI->getOperand(0).isReg() &&
    8634           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8635           0 :         MI->getOperand(1).isReg() &&
    8636           0 :         MRI.getRegClass(Mips::COP0RegClassID).contains(MI->getOperand(1).getReg()) &&
    8637           0 :         MI->getOperand(2).isImm() &&
    8638           0 :         MI->getOperand(2).getImm() == 0) {
    8639             :       // (MFTC0 GPR32Opnd:$rd, COP0Opnd:$rt, 0)
    8640             :       AsmString = "mftc0 $\x01, $\x02";
    8641             :       break;
    8642             :     }
    8643             :     return false;
    8644             :   case Mips::MFTHI:
    8645           0 :     if (MI->getNumOperands() == 2 &&
    8646           0 :         MI->getOperand(0).isReg() &&
    8647           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8648           0 :         MI->getOperand(1).getReg() == Mips::AC0) {
    8649             :       // (MFTHI GPR32Opnd:$rt, AC0)
    8650             :       AsmString = "mfthi $\x01";
    8651             :       break;
    8652             :     }
    8653             :     return false;
    8654             :   case Mips::MFTLO:
    8655           0 :     if (MI->getNumOperands() == 2 &&
    8656           0 :         MI->getOperand(0).isReg() &&
    8657           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8658           0 :         MI->getOperand(1).getReg() == Mips::AC0) {
    8659             :       // (MFTLO GPR32Opnd:$rt, AC0)
    8660             :       AsmString = "mftlo $\x01";
    8661             :       break;
    8662             :     }
    8663             :     return false;
    8664             :   case Mips::MOVE16_MM:
    8665         466 :     if (MI->getNumOperands() == 2 &&
    8666         506 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8667          40 :         MI->getOperand(1).getReg() == Mips::ZERO) {
    8668             :       // (MOVE16_MM ZERO, ZERO)
    8669             :       AsmString = "nop";
    8670             :       break;
    8671             :     }
    8672             :     return false;
    8673             :   case Mips::MTTACX:
    8674           0 :     if (MI->getNumOperands() == 2 &&
    8675           0 :         MI->getOperand(0).getReg() == Mips::AC0 &&
    8676           0 :         MI->getOperand(1).isReg() &&
    8677           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8678             :       // (MTTACX AC0, GPR32Opnd:$rt)
    8679             :       AsmString = "mttacx $\x02";
    8680             :       break;
    8681             :     }
    8682             :     return false;
    8683             :   case Mips::MTTC0:
    8684           0 :     if (MI->getNumOperands() == 3 &&
    8685           0 :         MI->getOperand(0).isReg() &&
    8686           0 :         MRI.getRegClass(Mips::COP0RegClassID).contains(MI->getOperand(0).getReg()) &&
    8687           0 :         MI->getOperand(1).isReg() &&
    8688           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8689           0 :         MI->getOperand(2).isImm() &&
    8690           0 :         MI->getOperand(2).getImm() == 0) {
    8691             :       // (MTTC0 COP0Opnd:$rt, GPR32Opnd:$rd, 0)
    8692             :       AsmString = "mttc0 $\x02, $\x01";
    8693             :       break;
    8694             :     }
    8695             :     return false;
    8696             :   case Mips::MTTHI:
    8697           0 :     if (MI->getNumOperands() == 2 &&
    8698           0 :         MI->getOperand(0).getReg() == Mips::AC0 &&
    8699           0 :         MI->getOperand(1).isReg() &&
    8700           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8701             :       // (MTTHI AC0, GPR32Opnd:$rt)
    8702             :       AsmString = "mtthi $\x02";
    8703             :       break;
    8704             :     }
    8705             :     return false;
    8706             :   case Mips::MTTLO:
    8707           0 :     if (MI->getNumOperands() == 2 &&
    8708           0 :         MI->getOperand(0).getReg() == Mips::AC0 &&
    8709           0 :         MI->getOperand(1).isReg() &&
    8710           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8711             :       // (MTTLO AC0, GPR32Opnd:$rt)
    8712             :       AsmString = "mttlo $\x02";
    8713             :       break;
    8714             :     }
    8715             :     return false;
    8716             :   case Mips::NORImm:
    8717           0 :     if (MI->getNumOperands() == 3 &&
    8718           0 :         MI->getOperand(0).isReg() &&
    8719           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8720           0 :         MI->getOperand(1).isReg() &&
    8721           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8722             :       // (NORImm GPR32Opnd:$rs, GPR32Opnd:$rs, simm32_relaxed:$imm)
    8723             :       AsmString = "nor     $\x01, $\x03";
    8724             :       break;
    8725             :     }
    8726             :     return false;
    8727             :   case Mips::NORImm64:
    8728           0 :     if (MI->getNumOperands() == 3 &&
    8729           0 :         MI->getOperand(0).isReg() &&
    8730           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8731           0 :         MI->getOperand(1).isReg() &&
    8732           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8733             :       // (NORImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    8734             :       AsmString = "nor     $\x01, $\x03";
    8735             :       break;
    8736             :     }
    8737             :     return false;
    8738             :   case Mips::OR:
    8739        2984 :     if (MI->getNumOperands() == 3 &&
    8740        5960 :         MI->getOperand(0).isReg() &&
    8741        5960 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8742        5952 :         MI->getOperand(1).isReg() &&
    8743        8936 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8744        2976 :         MI->getOperand(2).getReg() == Mips::ZERO) {
    8745             :       // (OR GPR32Opnd:$dst, GPR32Opnd:$src, ZERO)
    8746             :       AsmString = "move $\x01, $\x02";
    8747             :       break;
    8748             :     }
    8749             :     return false;
    8750             :   case Mips::OR64:
    8751         917 :     if (MI->getNumOperands() == 3 &&
    8752        1834 :         MI->getOperand(0).isReg() &&
    8753        1834 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8754        1834 :         MI->getOperand(1).isReg() &&
    8755        2751 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8756         917 :         MI->getOperand(2).getReg() == Mips::ZERO_64) {
    8757             :       // (OR64 GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64)
    8758             :       AsmString = "move $\x01, $\x02";
    8759             :       break;
    8760             :     }
    8761             :     return false;
    8762             :   case Mips::RDHWR_MMR6:
    8763           5 :     if (MI->getNumOperands() == 3 &&
    8764          10 :         MI->getOperand(0).isReg() &&
    8765          10 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8766          10 :         MI->getOperand(1).isReg() &&
    8767          10 :         MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
    8768          15 :         MI->getOperand(2).isImm() &&
    8769           5 :         MI->getOperand(2).getImm() == 0) {
    8770             :       // (RDHWR_MMR6 GPR32Opnd:$rt, HWRegsOpnd:$rs, 0)
    8771             :       AsmString = "rdhwr $\x01, $\x02";
    8772             :       break;
    8773             :     }
    8774             :     return false;
    8775             :   case Mips::SDBBP:
    8776          31 :     if (MI->getNumOperands() == 1 &&
    8777          62 :         MI->getOperand(0).isImm() &&
    8778          31 :         MI->getOperand(0).getImm() == 0) {
    8779             :       // (SDBBP 0)
    8780             :       AsmString = "sdbbp";
    8781             :       break;
    8782             :     }
    8783             :     return false;
    8784             :   case Mips::SDBBP_MMR6:
    8785           3 :     if (MI->getNumOperands() == 1 &&
    8786           6 :         MI->getOperand(0).isImm() &&
    8787           3 :         MI->getOperand(0).getImm() == 0) {
    8788             :       // (SDBBP_MMR6 0)
    8789             :       AsmString = "sdbbp";
    8790             :       break;
    8791             :     }
    8792             :     return false;
    8793             :   case Mips::SDBBP_R6:
    8794          12 :     if (MI->getNumOperands() == 1 &&
    8795          24 :         MI->getOperand(0).isImm() &&
    8796          12 :         MI->getOperand(0).getImm() == 0) {
    8797             :       // (SDBBP_R6 0)
    8798             :       AsmString = "sdbbp";
    8799             :       break;
    8800             :     }
    8801             :     return false;
    8802             :   case Mips::SLL:
    8803       55901 :     if (MI->getNumOperands() == 3 &&
    8804      110161 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8805      108504 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8806      164389 :         MI->getOperand(2).isImm() &&
    8807       54244 :         MI->getOperand(2).getImm() == 0) {
    8808             :       // (SLL ZERO, ZERO, 0)
    8809             :       AsmString = "nop";
    8810             :       break;
    8811             :     }
    8812             :     return false;
    8813             :   case Mips::SLL_MM:
    8814         114 :     if (MI->getNumOperands() == 3 &&
    8815         211 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8816         194 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8817         308 :         MI->getOperand(2).isImm() &&
    8818          97 :         MI->getOperand(2).getImm() == 0) {
    8819             :       // (SLL_MM ZERO, ZERO, 0)
    8820             :       AsmString = "nop";
    8821             :       break;
    8822             :     }
    8823             :     return false;
    8824             :   case Mips::SLL_MMR6:
    8825          15 :     if (MI->getNumOperands() == 3 &&
    8826          27 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8827          24 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8828          39 :         MI->getOperand(2).isImm() &&
    8829          12 :         MI->getOperand(2).getImm() == 0) {
    8830             :       // (SLL_MMR6 ZERO, ZERO, 0)
    8831             :       AsmString = "nop";
    8832             :       break;
    8833             :     }
    8834             :     return false;
    8835             :   case Mips::SLTImm64:
    8836           0 :     if (MI->getNumOperands() == 3 &&
    8837           0 :         MI->getOperand(0).isReg() &&
    8838           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8839           0 :         MI->getOperand(1).isReg() &&
    8840           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8841             :       // (SLTImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    8842             :       AsmString = "slt     $\x01, $\x03";
    8843             :       break;
    8844             :     }
    8845             :     return false;
    8846             :   case Mips::SLTUImm64:
    8847           0 :     if (MI->getNumOperands() == 3 &&
    8848           0 :         MI->getOperand(0).isReg() &&
    8849           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8850           0 :         MI->getOperand(1).isReg() &&
    8851           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8852             :       // (SLTUImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    8853             :       AsmString = "sltu    $\x01, $\x03";
    8854             :       break;
    8855             :     }
    8856             :     return false;
    8857             :   case Mips::SUB:
    8858         153 :     if (MI->getNumOperands() == 3 &&
    8859         306 :         MI->getOperand(0).isReg() &&
    8860         306 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8861         235 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8862         317 :         MI->getOperand(2).isReg() &&
    8863          82 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8864             :       // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    8865             :       AsmString = "neg $\x01, $\x03";
    8866             :       break;
    8867             :     }
    8868          71 :     if (MI->getNumOperands() == 3 &&
    8869         142 :         MI->getOperand(0).isReg() &&
    8870         142 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8871          71 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8872          71 :         MI->getOperand(2).isReg() &&
    8873           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8874             :       // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    8875             :       AsmString = "neg $\x01";
    8876             :       break;
    8877             :     }
    8878             :     return false;
    8879             :   case Mips::SUBu:
    8880         527 :     if (MI->getNumOperands() == 3 &&
    8881        1054 :         MI->getOperand(0).isReg() &&
    8882        1046 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8883         716 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8884         921 :         MI->getOperand(2).isReg() &&
    8885         197 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8886             :       // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    8887             :       AsmString = "negu $\x01, $\x03";
    8888             :       break;
    8889             :     }
    8890         330 :     if (MI->getNumOperands() == 3 &&
    8891         660 :         MI->getOperand(0).isReg() &&
    8892         652 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8893         322 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8894         330 :         MI->getOperand(2).isReg() &&
    8895           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8896             :       // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    8897             :       AsmString = "negu $\x01";
    8898             :       break;
    8899             :     }
    8900             :     return false;
    8901             :   case Mips::SYNC:
    8902         182 :     if (MI->getNumOperands() == 1 &&
    8903         364 :         MI->getOperand(0).isImm() &&
    8904         182 :         MI->getOperand(0).getImm() == 0) {
    8905             :       // (SYNC 0)
    8906             :       AsmString = "sync";
    8907             :       break;
    8908             :     }
    8909             :     return false;
    8910             :   case Mips::SYNC_MMR6:
    8911           3 :     if (MI->getNumOperands() == 1 &&
    8912           6 :         MI->getOperand(0).isImm() &&
    8913           3 :         MI->getOperand(0).getImm() == 0) {
    8914             :       // (SYNC_MMR6 0)
    8915             :       AsmString = "sync";
    8916             :       break;
    8917             :     }
    8918             :     return false;
    8919             :   case Mips::SYSCALL:
    8920          61 :     if (MI->getNumOperands() == 1 &&
    8921         122 :         MI->getOperand(0).isImm() &&
    8922          61 :         MI->getOperand(0).getImm() == 0) {
    8923             :       // (SYSCALL 0)
    8924             :       AsmString = "syscall";
    8925             :       break;
    8926             :     }
    8927             :     return false;
    8928             :   case Mips::SYSCALL_MM:
    8929          14 :     if (MI->getNumOperands() == 1 &&
    8930          28 :         MI->getOperand(0).isImm() &&
    8931          14 :         MI->getOperand(0).getImm() == 0) {
    8932             :       // (SYSCALL_MM 0)
    8933             :       AsmString = "syscall";
    8934             :       break;
    8935             :     }
    8936             :     return false;
    8937             :   case Mips::TEQ:
    8938         492 :     if (MI->getNumOperands() == 3 &&
    8939         955 :         MI->getOperand(0).isReg() &&
    8940         955 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8941         926 :         MI->getOperand(1).isReg() &&
    8942         926 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8943        1418 :         MI->getOperand(2).isImm() &&
    8944         463 :         MI->getOperand(2).getImm() == 0) {
    8945             :       // (TEQ GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8946             :       AsmString = "teq $\x01, $\x02";
    8947             :       break;
    8948             :     }
    8949             :     return false;
    8950             :   case Mips::TEQ_MM:
    8951          41 :     if (MI->getNumOperands() == 3 &&
    8952          82 :         MI->getOperand(0).isReg() &&
    8953          82 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8954          82 :         MI->getOperand(1).isReg() &&
    8955          82 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8956         123 :         MI->getOperand(2).isImm() &&
    8957          41 :         MI->getOperand(2).getImm() == 0) {
    8958             :       // (TEQ_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8959             :       AsmString = "teq $\x01, $\x02";
    8960             :       break;
    8961             :     }
    8962             :     return false;
    8963             :   case Mips::TGE:
    8964          78 :     if (MI->getNumOperands() == 3 &&
    8965         156 :         MI->getOperand(0).isReg() &&
    8966         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8967         156 :         MI->getOperand(1).isReg() &&
    8968         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8969         234 :         MI->getOperand(2).isImm() &&
    8970          78 :         MI->getOperand(2).getImm() == 0) {
    8971             :       // (TGE GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8972             :       AsmString = "tge $\x01, $\x02";
    8973             :       break;
    8974             :     }
    8975             :     return false;
    8976             :   case Mips::TGEU:
    8977          78 :     if (MI->getNumOperands() == 3 &&
    8978         156 :         MI->getOperand(0).isReg() &&
    8979         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8980         156 :         MI->getOperand(1).isReg() &&
    8981         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8982         234 :         MI->getOperand(2).isImm() &&
    8983          78 :         MI->getOperand(2).getImm() == 0) {
    8984             :       // (TGEU GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8985             :       AsmString = "tgeu $\x01, $\x02";
    8986             :       break;
    8987             :     }
    8988             :     return false;
    8989             :   case Mips::TGEU_MM:
    8990           9 :     if (MI->getNumOperands() == 3 &&
    8991          18 :         MI->getOperand(0).isReg() &&
    8992          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8993          18 :         MI->getOperand(1).isReg() &&
    8994          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8995          27 :         MI->getOperand(2).isImm() &&
    8996           9 :         MI->getOperand(2).getImm() == 0) {
    8997             :       // (TGEU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8998             :       AsmString = "tgeu $\x01, $\x02";
    8999             :       break;
    9000             :     }
    9001             :     return false;
    9002             :   case Mips::TGE_MM:
    9003           9 :     if (MI->getNumOperands() == 3 &&
    9004          18 :         MI->getOperand(0).isReg() &&
    9005          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9006          18 :         MI->getOperand(1).isReg() &&
    9007          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9008          27 :         MI->getOperand(2).isImm() &&
    9009           9 :         MI->getOperand(2).getImm() == 0) {
    9010             :       // (TGE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9011             :       AsmString = "tge $\x01, $\x02";
    9012             :       break;
    9013             :     }
    9014             :     return false;
    9015             :   case Mips::TLT:
    9016          78 :     if (MI->getNumOperands() == 3 &&
    9017         156 :         MI->getOperand(0).isReg() &&
    9018         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9019         156 :         MI->getOperand(1).isReg() &&
    9020         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9021         234 :         MI->getOperand(2).isImm() &&
    9022          78 :         MI->getOperand(2).getImm() == 0) {
    9023             :       // (TLT GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9024             :       AsmString = "tlt $\x01, $\x02";
    9025             :       break;
    9026             :     }
    9027             :     return false;
    9028             :   case Mips::TLTU:
    9029          78 :     if (MI->getNumOperands() == 3 &&
    9030         156 :         MI->getOperand(0).isReg() &&
    9031         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9032         156 :         MI->getOperand(1).isReg() &&
    9033         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9034         234 :         MI->getOperand(2).isImm() &&
    9035          78 :         MI->getOperand(2).getImm() == 0) {
    9036             :       // (TLTU GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9037             :       AsmString = "tltu $\x01, $\x02";
    9038             :       break;
    9039             :     }
    9040             :     return false;
    9041             :   case Mips::TLTU_MM:
    9042           9 :     if (MI->getNumOperands() == 3 &&
    9043          18 :         MI->getOperand(0).isReg() &&
    9044          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9045          18 :         MI->getOperand(1).isReg() &&
    9046          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9047          27 :         MI->getOperand(2).isImm() &&
    9048           9 :         MI->getOperand(2).getImm() == 0) {
    9049             :       // (TLTU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9050             :       AsmString = "tltu $\x01, $\x02";
    9051             :       break;
    9052             :     }
    9053             :     return false;
    9054             :   case Mips::TLT_MM:
    9055           9 :     if (MI->getNumOperands() == 3 &&
    9056          18 :         MI->getOperand(0).isReg() &&
    9057          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9058          18 :         MI->getOperand(1).isReg() &&
    9059          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9060          27 :         MI->getOperand(2).isImm() &&
    9061           9 :         MI->getOperand(2).getImm() == 0) {
    9062             :       // (TLT_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9063             :       AsmString = "tlt $\x01, $\x02";
    9064             :       break;
    9065             :     }
    9066             :     return false;
    9067             :   case Mips::TNE:
    9068         102 :     if (MI->getNumOperands() == 3 &&
    9069         200 :         MI->getOperand(0).isReg() &&
    9070         188 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9071         172 :         MI->getOperand(1).isReg() &&
    9072         164 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9073         258 :         MI->getOperand(2).isImm() &&
    9074          78 :         MI->getOperand(2).getImm() == 0) {
    9075             :       // (TNE GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9076             :       AsmString = "tne $\x01, $\x02";
    9077             :       break;
    9078             :     }
    9079             :     return false;
    9080             :   case Mips::TNE_MM:
    9081           9 :     if (MI->getNumOperands() == 3 &&
    9082          18 :         MI->getOperand(0).isReg() &&
    9083          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9084          18 :         MI->getOperand(1).isReg() &&
    9085          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9086          27 :         MI->getOperand(2).isImm() &&
    9087           9 :         MI->getOperand(2).getImm() == 0) {
    9088             :       // (TNE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9089             :       AsmString = "tne $\x01, $\x02";
    9090             :       break;
    9091             :     }
    9092             :     return false;
    9093             :   case Mips::WAIT_MM:
    9094           5 :     if (MI->getNumOperands() == 1 &&
    9095          10 :         MI->getOperand(0).isImm() &&
    9096           5 :         MI->getOperand(0).getImm() == 0) {
    9097             :       // (WAIT_MM 0)
    9098             :       AsmString = "wait";
    9099             :       break;
    9100             :     }
    9101             :     return false;
    9102             :   case Mips::WRDSP:
    9103          16 :     if (MI->getNumOperands() == 2 &&
    9104          32 :         MI->getOperand(0).isReg() &&
    9105          32 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9106          48 :         MI->getOperand(1).isImm() &&
    9107          16 :         MI->getOperand(1).getImm() == 31) {
    9108             :       // (WRDSP GPR32Opnd:$rt, 31)
    9109             :       AsmString = "wrdsp $\x01";
    9110             :       break;
    9111             :     }
    9112             :     return false;
    9113             :   case Mips::WRDSP_MM:
    9114          10 :     if (MI->getNumOperands() == 2 &&
    9115          20 :         MI->getOperand(0).isReg() &&
    9116          20 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9117          30 :         MI->getOperand(1).isImm() &&
    9118          10 :         MI->getOperand(1).getImm() == 31) {
    9119             :       // (WRDSP_MM GPR32Opnd:$rt, 31)
    9120             :       AsmString = "wrdsp $\x01";
    9121             :       break;
    9122             :     }
    9123             :     return false;
    9124             :   case Mips::YIELD:
    9125           6 :     if (MI->getNumOperands() == 2 &&
    9126           9 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    9127          12 :         MI->getOperand(1).isReg() &&
    9128           3 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    9129             :       // (YIELD ZERO, GPR32Opnd:$rs)
    9130             :       AsmString = "yield $\x02";
    9131             :       break;
    9132             :     }
    9133             :     return false;
    9134             :   }
    9135             : 
    9136             :   unsigned I = 0;
    9137      692259 :   while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
    9138      500222 :          AsmString[I] != '$' && AsmString[I] != '\0')
    9139      192037 :     ++I;
    9140       61438 :   OS << '\t' << StringRef(AsmString, I);
    9141       61438 :   if (AsmString[I] != '\0') {
    9142        6728 :     if (AsmString[I] == ' ' || AsmString[I] == '\t') {
    9143             :       OS << '\t';
    9144        6728 :       ++I;
    9145             :     }
    9146             :     do {
    9147       20573 :       if (AsmString[I] == '$') {
    9148       11343 :         ++I;
    9149       11343 :         if (AsmString[I] == (char)0xff) {
    9150         103 :           ++I;
    9151         103 :           int OpIdx = AsmString[I++] - 1;
    9152         103 :           int PrintMethodIdx = AsmString[I++] - 1;
    9153         103 :           printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS);
    9154             :         } else
    9155       11240 :           printOperand(MI, unsigned(AsmString[I++]) - 1, OS);
    9156             :       } else {
    9157        9230 :         OS << AsmString[I++];
    9158             :       }
    9159       20573 :     } while (AsmString[I] != '\0');
    9160             :   }
    9161             : 
    9162             :   return true;
    9163             : }
    9164             : 
    9165         103 : void MipsInstPrinter::printCustomAliasOperand(
    9166             :          const MCInst *MI, unsigned OpIdx,
    9167             :          unsigned PrintMethodIdx,
    9168             :          raw_ostream &OS) {
    9169         103 :   switch (PrintMethodIdx) {
    9170           0 :   default:
    9171           0 :     llvm_unreachable("Unknown PrintMethod kind");
    9172             :     break;
    9173         103 :   case 0:
    9174         103 :     printUImm<10>(MI, OpIdx, OS);
    9175             :     break;
    9176             :   }
    9177         103 : }
    9178             : 
    9179             : #endif // PRINT_ALIAS_INSTR

Generated by: LCOV version 1.13