LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/Mips - MipsGenAsmWriter.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 1236 1515 81.6 %
Date: 2017-09-14 15:23:50 Functions: 4 4 100.0 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Assembly Writer Source Fragment                                            *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : /// printInstruction - This method is automatically generated by tablegen
      10             : /// from the instruction set description.
      11      136976 : void MipsInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
      12             :   static const char AsmStrs[] = {
      13             :   /* 0 */ 'j', 'a', 'l', 'r', 'c', 32, 9, 0,
      14             :   /* 8 */ 'd', 'm', 'f', 'c', '0', 9, 0,
      15             :   /* 15 */ 'm', 'f', 'h', 'c', '0', 9, 0,
      16             :   /* 22 */ 'm', 't', 'h', 'c', '0', 9, 0,
      17             :   /* 29 */ 'd', 'm', 't', 'c', '0', 9, 0,
      18             :   /* 36 */ 'v', 'm', 'm', '0', 9, 0,
      19             :   /* 42 */ 'm', 't', 'm', '0', 9, 0,
      20             :   /* 48 */ 'm', 't', 'p', '0', 9, 0,
      21             :   /* 54 */ 'b', 'b', 'i', 't', '0', 9, 0,
      22             :   /* 61 */ 'l', 'd', 'c', '1', 9, 0,
      23             :   /* 67 */ 's', 'd', 'c', '1', 9, 0,
      24             :   /* 73 */ 'c', 'f', 'c', '1', 9, 0,
      25             :   /* 79 */ 'd', 'm', 'f', 'c', '1', 9, 0,
      26             :   /* 86 */ 'm', 'f', 'h', 'c', '1', 9, 0,
      27             :   /* 93 */ 'm', 't', 'h', 'c', '1', 9, 0,
      28             :   /* 100 */ 'c', 't', 'c', '1', 9, 0,
      29             :   /* 106 */ 'd', 'm', 't', 'c', '1', 9, 0,
      30             :   /* 113 */ 'l', 'w', 'c', '1', 9, 0,
      31             :   /* 119 */ 's', 'w', 'c', '1', 9, 0,
      32             :   /* 125 */ 'l', 'd', 'x', 'c', '1', 9, 0,
      33             :   /* 132 */ 's', 'd', 'x', 'c', '1', 9, 0,
      34             :   /* 139 */ 'l', 'u', 'x', 'c', '1', 9, 0,
      35             :   /* 146 */ 's', 'u', 'x', 'c', '1', 9, 0,
      36             :   /* 153 */ 'l', 'w', 'x', 'c', '1', 9, 0,
      37             :   /* 160 */ 's', 'w', 'x', 'c', '1', 9, 0,
      38             :   /* 167 */ 'm', 't', 'm', '1', 9, 0,
      39             :   /* 173 */ 'm', 't', 'p', '1', 9, 0,
      40             :   /* 179 */ 'b', 'b', 'i', 't', '1', 9, 0,
      41             :   /* 186 */ 'b', 'b', 'i', 't', '0', '3', '2', 9, 0,
      42             :   /* 195 */ 'b', 'b', 'i', 't', '1', '3', '2', 9, 0,
      43             :   /* 204 */ 'd', 's', 'r', 'a', '3', '2', 9, 0,
      44             :   /* 212 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 9, 0,
      45             :   /* 222 */ 'd', 's', 'l', 'l', '3', '2', 9, 0,
      46             :   /* 230 */ 'd', 's', 'r', 'l', '3', '2', 9, 0,
      47             :   /* 238 */ 'l', 'w', 'm', '3', '2', 9, 0,
      48             :   /* 245 */ 's', 'w', 'm', '3', '2', 9, 0,
      49             :   /* 252 */ 'd', 'r', 'o', 't', 'r', '3', '2', 9, 0,
      50             :   /* 261 */ 'c', 'i', 'n', 's', '3', '2', 9, 0,
      51             :   /* 269 */ 'e', 'x', 't', 's', '3', '2', 9, 0,
      52             :   /* 277 */ 'l', 'd', 'c', '2', 9, 0,
      53             :   /* 283 */ 's', 'd', 'c', '2', 9, 0,
      54             :   /* 289 */ 'c', 'f', 'c', '2', 9, 0,
      55             :   /* 295 */ 'd', 'm', 'f', 'c', '2', 9, 0,
      56             :   /* 302 */ 'm', 'f', 'h', 'c', '2', 9, 0,
      57             :   /* 309 */ 'm', 't', 'h', 'c', '2', 9, 0,
      58             :   /* 316 */ 'c', 't', 'c', '2', 9, 0,
      59             :   /* 322 */ 'd', 'm', 't', 'c', '2', 9, 0,
      60             :   /* 329 */ 'l', 'w', 'c', '2', 9, 0,
      61             :   /* 335 */ 's', 'w', 'c', '2', 9, 0,
      62             :   /* 341 */ 'm', 't', 'm', '2', 9, 0,
      63             :   /* 347 */ 'm', 't', 'p', '2', 9, 0,
      64             :   /* 353 */ 'a', 'd', 'd', 'i', 'u', 'r', '2', 9, 0,
      65             :   /* 362 */ 'l', 'd', 'c', '3', 9, 0,
      66             :   /* 368 */ 's', 'd', 'c', '3', 9, 0,
      67             :   /* 374 */ 'l', 'w', 'c', '3', 9, 0,
      68             :   /* 380 */ 's', 'w', 'c', '3', 9, 0,
      69             :   /* 386 */ 'a', 'd', 'd', 'i', 'u', 's', '5', 9, 0,
      70             :   /* 395 */ 's', 'b', '1', '6', 9, 0,
      71             :   /* 401 */ 'b', 'c', '1', '6', 9, 0,
      72             :   /* 407 */ 'j', 'r', 'c', '1', '6', 9, 0,
      73             :   /* 414 */ 'b', 'n', 'e', 'z', 'c', '1', '6', 9, 0,
      74             :   /* 423 */ 'b', 'e', 'q', 'z', 'c', '1', '6', 9, 0,
      75             :   /* 432 */ 'a', 'n', 'd', '1', '6', 9, 0,
      76             :   /* 439 */ 'm', 'o', 'v', 'e', '1', '6', 9, 0,
      77             :   /* 447 */ 's', 'h', '1', '6', 9, 0,
      78             :   /* 453 */ 'a', 'n', 'd', 'i', '1', '6', 9, 0,
      79             :   /* 461 */ 'l', 'i', '1', '6', 9, 0,
      80             :   /* 467 */ 'b', 'r', 'e', 'a', 'k', '1', '6', 9, 0,
      81             :   /* 476 */ 's', 'l', 'l', '1', '6', 9, 0,
      82             :   /* 483 */ 's', 'r', 'l', '1', '6', 9, 0,
      83             :   /* 490 */ 'l', 'w', 'm', '1', '6', 9, 0,
      84             :   /* 497 */ 's', 'w', 'm', '1', '6', 9, 0,
      85             :   /* 504 */ 's', 'd', 'b', 'b', 'p', '1', '6', 9, 0,
      86             :   /* 513 */ 'j', 'r', '1', '6', 9, 0,
      87             :   /* 519 */ 'x', 'o', 'r', '1', '6', 9, 0,
      88             :   /* 526 */ 'j', 'a', 'l', 'r', 's', '1', '6', 9, 0,
      89             :   /* 535 */ 'n', 'o', 't', '1', '6', 9, 0,
      90             :   /* 542 */ 'l', 'b', 'u', '1', '6', 9, 0,
      91             :   /* 549 */ 's', 'u', 'b', 'u', '1', '6', 9, 0,
      92             :   /* 557 */ 'a', 'd', 'd', 'u', '1', '6', 9, 0,
      93             :   /* 565 */ 'l', 'h', 'u', '1', '6', 9, 0,
      94             :   /* 572 */ 'l', 'w', '1', '6', 9, 0,
      95             :   /* 578 */ 's', 'w', '1', '6', 9, 0,
      96             :   /* 584 */ 'b', 'n', 'e', 'z', '1', '6', 9, 0,
      97             :   /* 592 */ 'b', 'e', 'q', 'z', '1', '6', 9, 0,
      98             :   /* 600 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0,
      99             :   /* 616 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0,
     100             :   /* 633 */ 'd', 'l', 'a', 9, 0,
     101             :   /* 638 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0,
     102             :   /* 654 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0,
     103             :   /* 671 */ 'd', 's', 'r', 'a', 9, 0,
     104             :   /* 677 */ 'd', 'l', 's', 'a', 9, 0,
     105             :   /* 683 */ 'c', 'f', 'c', 'm', 's', 'a', 9, 0,
     106             :   /* 691 */ 'c', 't', 'c', 'm', 's', 'a', 9, 0,
     107             :   /* 699 */ 'a', 'd', 'd', '_', 'a', '.', 'b', 9, 0,
     108             :   /* 708 */ 'm', 'i', 'n', '_', 'a', '.', 'b', 9, 0,
     109             :   /* 717 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'b', 9, 0,
     110             :   /* 727 */ 'm', 'a', 'x', '_', 'a', '.', 'b', 9, 0,
     111             :   /* 736 */ 's', 'r', 'a', '.', 'b', 9, 0,
     112             :   /* 743 */ 'n', 'l', 'o', 'c', '.', 'b', 9, 0,
     113             :   /* 751 */ 'n', 'l', 'z', 'c', '.', 'b', 9, 0,
     114             :   /* 759 */ 's', 'l', 'd', '.', 'b', 9, 0,
     115             :   /* 766 */ 'p', 'c', 'k', 'o', 'd', '.', 'b', 9, 0,
     116             :   /* 775 */ 'i', 'l', 'v', 'o', 'd', '.', 'b', 9, 0,
     117             :   /* 784 */ 'i', 'n', 's', 'v', 'e', '.', 'b', 9, 0,
     118             :   /* 793 */ 'v', 's', 'h', 'f', '.', 'b', 9, 0,
     119             :   /* 801 */ 'b', 'n', 'e', 'g', '.', 'b', 9, 0,
     120             :   /* 809 */ 's', 'r', 'a', 'i', '.', 'b', 9, 0,
     121             :   /* 817 */ 's', 'l', 'd', 'i', '.', 'b', 9, 0,
     122             :   /* 825 */ 'a', 'n', 'd', 'i', '.', 'b', 9, 0,
     123             :   /* 833 */ 'b', 'n', 'e', 'g', 'i', '.', 'b', 9, 0,
     124             :   /* 842 */ 'b', 's', 'e', 'l', 'i', '.', 'b', 9, 0,
     125             :   /* 851 */ 's', 'l', 'l', 'i', '.', 'b', 9, 0,
     126             :   /* 859 */ 's', 'r', 'l', 'i', '.', 'b', 9, 0,
     127             :   /* 867 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'b', 9, 0,
     128             :   /* 877 */ 'c', 'e', 'q', 'i', '.', 'b', 9, 0,
     129             :   /* 885 */ 's', 'r', 'a', 'r', 'i', '.', 'b', 9, 0,
     130             :   /* 894 */ 'b', 'c', 'l', 'r', 'i', '.', 'b', 9, 0,
     131             :   /* 903 */ 's', 'r', 'l', 'r', 'i', '.', 'b', 9, 0,
     132             :   /* 912 */ 'n', 'o', 'r', 'i', '.', 'b', 9, 0,
     133             :   /* 920 */ 'x', 'o', 'r', 'i', '.', 'b', 9, 0,
     134             :   /* 928 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'b', 9, 0,
     135             :   /* 938 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'b', 9, 0,
     136             :   /* 948 */ 'b', 's', 'e', 't', 'i', '.', 'b', 9, 0,
     137             :   /* 957 */ 's', 'u', 'b', 'v', 'i', '.', 'b', 9, 0,
     138             :   /* 966 */ 'a', 'd', 'd', 'v', 'i', '.', 'b', 9, 0,
     139             :   /* 975 */ 'b', 'm', 'z', 'i', '.', 'b', 9, 0,
     140             :   /* 983 */ 'b', 'm', 'n', 'z', 'i', '.', 'b', 9, 0,
     141             :   /* 992 */ 'f', 'i', 'l', 'l', '.', 'b', 9, 0,
     142             :   /* 1000 */ 's', 'l', 'l', '.', 'b', 9, 0,
     143             :   /* 1007 */ 's', 'r', 'l', '.', 'b', 9, 0,
     144             :   /* 1014 */ 'b', 'i', 'n', 's', 'l', '.', 'b', 9, 0,
     145             :   /* 1023 */ 'i', 'l', 'v', 'l', '.', 'b', 9, 0,
     146             :   /* 1031 */ 'c', 'e', 'q', '.', 'b', 9, 0,
     147             :   /* 1038 */ 's', 'r', 'a', 'r', '.', 'b', 9, 0,
     148             :   /* 1046 */ 'b', 'c', 'l', 'r', '.', 'b', 9, 0,
     149             :   /* 1054 */ 's', 'r', 'l', 'r', '.', 'b', 9, 0,
     150             :   /* 1062 */ 'b', 'i', 'n', 's', 'r', '.', 'b', 9, 0,
     151             :   /* 1071 */ 'i', 'l', 'v', 'r', '.', 'b', 9, 0,
     152             :   /* 1079 */ 'a', 's', 'u', 'b', '_', 's', '.', 'b', 9, 0,
     153             :   /* 1089 */ 'm', 'o', 'd', '_', 's', '.', 'b', 9, 0,
     154             :   /* 1098 */ 'c', 'l', 'e', '_', 's', '.', 'b', 9, 0,
     155             :   /* 1107 */ 'a', 'v', 'e', '_', 's', '.', 'b', 9, 0,
     156             :   /* 1116 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'b', 9, 0,
     157             :   /* 1126 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'b', 9, 0,
     158             :   /* 1136 */ 'c', 'l', 't', 'i', '_', 's', '.', 'b', 9, 0,
     159             :   /* 1146 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'b', 9, 0,
     160             :   /* 1156 */ 'm', 'i', 'n', '_', 's', '.', 'b', 9, 0,
     161             :   /* 1165 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'b', 9, 0,
     162             :   /* 1175 */ 's', 'u', 'b', 's', '_', 's', '.', 'b', 9, 0,
     163             :   /* 1185 */ 'a', 'd', 'd', 's', '_', 's', '.', 'b', 9, 0,
     164             :   /* 1195 */ 's', 'a', 't', '_', 's', '.', 'b', 9, 0,
     165             :   /* 1204 */ 'c', 'l', 't', '_', 's', '.', 'b', 9, 0,
     166             :   /* 1213 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'b', 9, 0,
     167             :   /* 1225 */ 'd', 'i', 'v', '_', 's', '.', 'b', 9, 0,
     168             :   /* 1234 */ 'm', 'a', 'x', '_', 's', '.', 'b', 9, 0,
     169             :   /* 1243 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'b', 9, 0,
     170             :   /* 1253 */ 's', 'p', 'l', 'a', 't', '.', 'b', 9, 0,
     171             :   /* 1262 */ 'b', 's', 'e', 't', '.', 'b', 9, 0,
     172             :   /* 1270 */ 'p', 'c', 'n', 't', '.', 'b', 9, 0,
     173             :   /* 1278 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'b', 9, 0,
     174             :   /* 1288 */ 's', 't', '.', 'b', 9, 0,
     175             :   /* 1294 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'b', 9, 0,
     176             :   /* 1304 */ 'm', 'o', 'd', '_', 'u', '.', 'b', 9, 0,
     177             :   /* 1313 */ 'c', 'l', 'e', '_', 'u', '.', 'b', 9, 0,
     178             :   /* 1322 */ 'a', 'v', 'e', '_', 'u', '.', 'b', 9, 0,
     179             :   /* 1331 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'b', 9, 0,
     180             :   /* 1341 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'b', 9, 0,
     181             :   /* 1351 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'b', 9, 0,
     182             :   /* 1361 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'b', 9, 0,
     183             :   /* 1371 */ 'm', 'i', 'n', '_', 'u', '.', 'b', 9, 0,
     184             :   /* 1380 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'b', 9, 0,
     185             :   /* 1390 */ 's', 'u', 'b', 's', '_', 'u', '.', 'b', 9, 0,
     186             :   /* 1400 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'b', 9, 0,
     187             :   /* 1410 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'b', 9, 0,
     188             :   /* 1422 */ 's', 'a', 't', '_', 'u', '.', 'b', 9, 0,
     189             :   /* 1431 */ 'c', 'l', 't', '_', 'u', '.', 'b', 9, 0,
     190             :   /* 1440 */ 'd', 'i', 'v', '_', 'u', '.', 'b', 9, 0,
     191             :   /* 1449 */ 'm', 'a', 'x', '_', 'u', '.', 'b', 9, 0,
     192             :   /* 1458 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'b', 9, 0,
     193             :   /* 1468 */ 'm', 's', 'u', 'b', 'v', '.', 'b', 9, 0,
     194             :   /* 1477 */ 'm', 'a', 'd', 'd', 'v', '.', 'b', 9, 0,
     195             :   /* 1486 */ 'p', 'c', 'k', 'e', 'v', '.', 'b', 9, 0,
     196             :   /* 1495 */ 'i', 'l', 'v', 'e', 'v', '.', 'b', 9, 0,
     197             :   /* 1504 */ 'm', 'u', 'l', 'v', '.', 'b', 9, 0,
     198             :   /* 1512 */ 'b', 'z', '.', 'b', 9, 0,
     199             :   /* 1518 */ 'b', 'n', 'z', '.', 'b', 9, 0,
     200             :   /* 1525 */ 's', 'e', 'b', 9, 0,
     201             :   /* 1530 */ 'j', 'a', 'l', 'r', 'c', '.', 'h', 'b', 9, 0,
     202             :   /* 1540 */ 'j', 'r', '.', 'h', 'b', 9, 0,
     203             :   /* 1547 */ 'j', 'a', 'l', 'r', '.', 'h', 'b', 9, 0,
     204             :   /* 1556 */ 'l', 'b', 9, 0,
     205             :   /* 1560 */ 's', 'h', 'r', 'a', '.', 'q', 'b', 9, 0,
     206             :   /* 1569 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     207             :   /* 1583 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     208             :   /* 1596 */ 'c', 'm', 'p', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     209             :   /* 1608 */ 's', 'u', 'b', 'u', 'h', '.', 'q', 'b', 9, 0,
     210             :   /* 1618 */ 'a', 'd', 'd', 'u', 'h', '.', 'q', 'b', 9, 0,
     211             :   /* 1628 */ 'p', 'i', 'c', 'k', '.', 'q', 'b', 9, 0,
     212             :   /* 1637 */ 's', 'h', 'l', 'l', '.', 'q', 'b', 9, 0,
     213             :   /* 1646 */ 'r', 'e', 'p', 'l', '.', 'q', 'b', 9, 0,
     214             :   /* 1655 */ 's', 'h', 'r', 'l', '.', 'q', 'b', 9, 0,
     215             :   /* 1664 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     216             :   /* 1678 */ 'c', 'm', 'p', 'g', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     217             :   /* 1691 */ 'c', 'm', 'p', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     218             :   /* 1703 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'q', 'b', 9, 0,
     219             :   /* 1714 */ 's', 'u', 'b', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0,
     220             :   /* 1726 */ 'a', 'd', 'd', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0,
     221             :   /* 1738 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'q', 'b', 9, 0,
     222             :   /* 1750 */ 'a', 'b', 's', 'q', '_', 's', '.', 'q', 'b', 9, 0,
     223             :   /* 1761 */ 's', 'u', 'b', 'u', '_', 's', '.', 'q', 'b', 9, 0,
     224             :   /* 1772 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'q', 'b', 9, 0,
     225             :   /* 1783 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     226             :   /* 1797 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     227             :   /* 1810 */ 'c', 'm', 'p', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     228             :   /* 1822 */ 's', 'u', 'b', 'u', '.', 'q', 'b', 9, 0,
     229             :   /* 1831 */ 'a', 'd', 'd', 'u', '.', 'q', 'b', 9, 0,
     230             :   /* 1840 */ 's', 'h', 'r', 'a', 'v', '.', 'q', 'b', 9, 0,
     231             :   /* 1850 */ 's', 'h', 'l', 'l', 'v', '.', 'q', 'b', 9, 0,
     232             :   /* 1860 */ 'r', 'e', 'p', 'l', 'v', '.', 'q', 'b', 9, 0,
     233             :   /* 1870 */ 's', 'h', 'r', 'l', 'v', '.', 'q', 'b', 9, 0,
     234             :   /* 1880 */ 'r', 'a', 'd', 'd', 'u', '.', 'w', '.', 'q', 'b', 9, 0,
     235             :   /* 1892 */ 's', 'b', 9, 0,
     236             :   /* 1896 */ 'm', 'o', 'd', 's', 'u', 'b', 9, 0,
     237             :   /* 1904 */ 'm', 's', 'u', 'b', 9, 0,
     238             :   /* 1910 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 'c', 9, 0,
     239             :   /* 1921 */ 'b', 'c', 9, 0,
     240             :   /* 1925 */ 'b', 'g', 'e', 'c', 9, 0,
     241             :   /* 1931 */ 'b', 'n', 'e', 'c', 9, 0,
     242             :   /* 1937 */ 'j', 'i', 'c', 9, 0,
     243             :   /* 1942 */ 'b', 'a', 'l', 'c', 9, 0,
     244             :   /* 1948 */ 'j', 'i', 'a', 'l', 'c', 9, 0,
     245             :   /* 1955 */ 'b', 'g', 'e', 'z', 'a', 'l', 'c', 9, 0,
     246             :   /* 1964 */ 'b', 'l', 'e', 'z', 'a', 'l', 'c', 9, 0,
     247             :   /* 1973 */ 'b', 'n', 'e', 'z', 'a', 'l', 'c', 9, 0,
     248             :   /* 1982 */ 'b', 'e', 'q', 'z', 'a', 'l', 'c', 9, 0,
     249             :   /* 1991 */ 'b', 'g', 't', 'z', 'a', 'l', 'c', 9, 0,
     250             :   /* 2000 */ 'b', 'l', 't', 'z', 'a', 'l', 'c', 9, 0,
     251             :   /* 2009 */ 's', 'y', 'n', 'c', 9, 0,
     252             :   /* 2015 */ 'l', 'd', 'p', 'c', 9, 0,
     253             :   /* 2021 */ 'a', 'u', 'i', 'p', 'c', 9, 0,
     254             :   /* 2028 */ 'a', 'l', 'u', 'i', 'p', 'c', 9, 0,
     255             :   /* 2036 */ 'a', 'd', 'd', 'i', 'u', 'p', 'c', 9, 0,
     256             :   /* 2045 */ 'l', 'w', 'u', 'p', 'c', 9, 0,
     257             :   /* 2052 */ 'l', 'w', 'p', 'c', 9, 0,
     258             :   /* 2058 */ 'b', 'e', 'q', 'c', 9, 0,
     259             :   /* 2064 */ 'j', 'r', 'c', 9, 0,
     260             :   /* 2069 */ 'j', 'a', 'l', 'r', 'c', 9, 0,
     261             :   /* 2076 */ 'a', 'd', 'd', 's', 'c', 9, 0,
     262             :   /* 2083 */ 'b', 'l', 't', 'c', 9, 0,
     263             :   /* 2089 */ 'b', 'g', 'e', 'u', 'c', 9, 0,
     264             :   /* 2096 */ 'b', 'l', 't', 'u', 'c', 9, 0,
     265             :   /* 2103 */ 'b', 'n', 'v', 'c', 9, 0,
     266             :   /* 2109 */ 'b', 'o', 'v', 'c', 9, 0,
     267             :   /* 2115 */ 'a', 'd', 'd', 'w', 'c', 9, 0,
     268             :   /* 2122 */ 'b', 'g', 'e', 'z', 'c', 9, 0,
     269             :   /* 2129 */ 'b', 'l', 'e', 'z', 'c', 9, 0,
     270             :   /* 2136 */ 'b', 'c', '1', 'n', 'e', 'z', 'c', 9, 0,
     271             :   /* 2145 */ 'b', 'c', '2', 'n', 'e', 'z', 'c', 9, 0,
     272             :   /* 2154 */ 'b', 'n', 'e', 'z', 'c', 9, 0,
     273             :   /* 2161 */ 'b', 'c', '1', 'e', 'q', 'z', 'c', 9, 0,
     274             :   /* 2170 */ 'b', 'c', '2', 'e', 'q', 'z', 'c', 9, 0,
     275             :   /* 2179 */ 'b', 'e', 'q', 'z', 'c', 9, 0,
     276             :   /* 2186 */ 'b', 'g', 't', 'z', 'c', 9, 0,
     277             :   /* 2193 */ 'b', 'l', 't', 'z', 'c', 9, 0,
     278             :   /* 2200 */ 'f', 'l', 'o', 'g', '2', '.', 'd', 9, 0,
     279             :   /* 2209 */ 'f', 'e', 'x', 'p', '2', '.', 'd', 9, 0,
     280             :   /* 2218 */ 'a', 'd', 'd', '_', 'a', '.', 'd', 9, 0,
     281             :   /* 2227 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'd', 9, 0,
     282             :   /* 2237 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'd', 9, 0,
     283             :   /* 2247 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'd', 9, 0,
     284             :   /* 2257 */ 'm', 'i', 'n', 'a', '.', 'd', 9, 0,
     285             :   /* 2265 */ 's', 'r', 'a', '.', 'd', 9, 0,
     286             :   /* 2272 */ 'm', 'a', 'x', 'a', '.', 'd', 9, 0,
     287             :   /* 2280 */ 'f', 's', 'u', 'b', '.', 'd', 9, 0,
     288             :   /* 2288 */ 'f', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
     289             :   /* 2297 */ 'n', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
     290             :   /* 2306 */ 'n', 'l', 'o', 'c', '.', 'd', 9, 0,
     291             :   /* 2314 */ 'n', 'l', 'z', 'c', '.', 'd', 9, 0,
     292             :   /* 2322 */ 'f', 'a', 'd', 'd', '.', 'd', 9, 0,
     293             :   /* 2330 */ 'f', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
     294             :   /* 2339 */ 'n', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
     295             :   /* 2348 */ 's', 'l', 'd', '.', 'd', 9, 0,
     296             :   /* 2355 */ 'p', 'c', 'k', 'o', 'd', '.', 'd', 9, 0,
     297             :   /* 2364 */ 'i', 'l', 'v', 'o', 'd', '.', 'd', 9, 0,
     298             :   /* 2373 */ 'c', '.', 'n', 'g', 'e', '.', 'd', 9, 0,
     299             :   /* 2382 */ 'c', '.', 'l', 'e', '.', 'd', 9, 0,
     300             :   /* 2390 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'd', 9, 0,
     301             :   /* 2400 */ 'f', 'c', 'l', 'e', '.', 'd', 9, 0,
     302             :   /* 2408 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 'd', 9, 0,
     303             :   /* 2418 */ 'c', '.', 'o', 'l', 'e', '.', 'd', 9, 0,
     304             :   /* 2427 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 'd', 9, 0,
     305             :   /* 2438 */ 'f', 's', 'l', 'e', '.', 'd', 9, 0,
     306             :   /* 2446 */ 'c', '.', 'u', 'l', 'e', '.', 'd', 9, 0,
     307             :   /* 2455 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 'd', 9, 0,
     308             :   /* 2466 */ 'f', 'c', 'u', 'l', 'e', '.', 'd', 9, 0,
     309             :   /* 2475 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 'd', 9, 0,
     310             :   /* 2487 */ 'f', 's', 'u', 'l', 'e', '.', 'd', 9, 0,
     311             :   /* 2496 */ 'f', 'c', 'n', 'e', '.', 'd', 9, 0,
     312             :   /* 2504 */ 'f', 's', 'n', 'e', '.', 'd', 9, 0,
     313             :   /* 2512 */ 'f', 'c', 'u', 'n', 'e', '.', 'd', 9, 0,
     314             :   /* 2521 */ 'f', 's', 'u', 'n', 'e', '.', 'd', 9, 0,
     315             :   /* 2530 */ 'i', 'n', 's', 'v', 'e', '.', 'd', 9, 0,
     316             :   /* 2539 */ 'c', '.', 'f', '.', 'd', 9, 0,
     317             :   /* 2546 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 'd', 9, 0,
     318             :   /* 2556 */ 'f', 'c', 'a', 'f', '.', 'd', 9, 0,
     319             :   /* 2564 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 'd', 9, 0,
     320             :   /* 2575 */ 'f', 's', 'a', 'f', '.', 'd', 9, 0,
     321             :   /* 2583 */ 'm', 's', 'u', 'b', 'f', '.', 'd', 9, 0,
     322             :   /* 2592 */ 'm', 'a', 'd', 'd', 'f', '.', 'd', 9, 0,
     323             :   /* 2601 */ 'v', 's', 'h', 'f', '.', 'd', 9, 0,
     324             :   /* 2609 */ 'c', '.', 's', 'f', '.', 'd', 9, 0,
     325             :   /* 2617 */ 'm', 'o', 'v', 'f', '.', 'd', 9, 0,
     326             :   /* 2625 */ 'b', 'n', 'e', 'g', '.', 'd', 9, 0,
     327             :   /* 2633 */ 's', 'r', 'a', 'i', '.', 'd', 9, 0,
     328             :   /* 2641 */ 's', 'l', 'd', 'i', '.', 'd', 9, 0,
     329             :   /* 2649 */ 'b', 'n', 'e', 'g', 'i', '.', 'd', 9, 0,
     330             :   /* 2658 */ 's', 'l', 'l', 'i', '.', 'd', 9, 0,
     331             :   /* 2666 */ 's', 'r', 'l', 'i', '.', 'd', 9, 0,
     332             :   /* 2674 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'd', 9, 0,
     333             :   /* 2684 */ 'c', 'e', 'q', 'i', '.', 'd', 9, 0,
     334             :   /* 2692 */ 's', 'r', 'a', 'r', 'i', '.', 'd', 9, 0,
     335             :   /* 2701 */ 'b', 'c', 'l', 'r', 'i', '.', 'd', 9, 0,
     336             :   /* 2710 */ 's', 'r', 'l', 'r', 'i', '.', 'd', 9, 0,
     337             :   /* 2719 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'd', 9, 0,
     338             :   /* 2729 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'd', 9, 0,
     339             :   /* 2739 */ 'b', 's', 'e', 't', 'i', '.', 'd', 9, 0,
     340             :   /* 2748 */ 's', 'u', 'b', 'v', 'i', '.', 'd', 9, 0,
     341             :   /* 2757 */ 'a', 'd', 'd', 'v', 'i', '.', 'd', 9, 0,
     342             :   /* 2766 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 'd', 9, 0,
     343             :   /* 2777 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 'd', 9, 0,
     344             :   /* 2788 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 'd', 9, 0,
     345             :   /* 2798 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 'd', 9, 0,
     346             :   /* 2809 */ 'c', 'v', 't', '.', 'l', '.', 'd', 9, 0,
     347             :   /* 2818 */ 's', 'e', 'l', '.', 'd', 9, 0,
     348             :   /* 2825 */ 'c', '.', 'n', 'g', 'l', '.', 'd', 9, 0,
     349             :   /* 2834 */ 'f', 'i', 'l', 'l', '.', 'd', 9, 0,
     350             :   /* 2842 */ 's', 'l', 'l', '.', 'd', 9, 0,
     351             :   /* 2849 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'd', 9, 0,
     352             :   /* 2859 */ 'f', 'f', 'q', 'l', '.', 'd', 9, 0,
     353             :   /* 2867 */ 's', 'r', 'l', '.', 'd', 9, 0,
     354             :   /* 2874 */ 'b', 'i', 'n', 's', 'l', '.', 'd', 9, 0,
     355             :   /* 2883 */ 'f', 'm', 'u', 'l', '.', 'd', 9, 0,
     356             :   /* 2891 */ 'i', 'l', 'v', 'l', '.', 'd', 9, 0,
     357             :   /* 2899 */ 'f', 'm', 'i', 'n', '.', 'd', 9, 0,
     358             :   /* 2907 */ 'c', '.', 'u', 'n', '.', 'd', 9, 0,
     359             :   /* 2915 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 'd', 9, 0,
     360             :   /* 2925 */ 'f', 'c', 'u', 'n', '.', 'd', 9, 0,
     361             :   /* 2933 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 'd', 9, 0,
     362             :   /* 2944 */ 'f', 's', 'u', 'n', '.', 'd', 9, 0,
     363             :   /* 2952 */ 'm', 'o', 'v', 'n', '.', 'd', 9, 0,
     364             :   /* 2960 */ 'f', 'r', 'c', 'p', '.', 'd', 9, 0,
     365             :   /* 2968 */ 'r', 'e', 'c', 'i', 'p', '.', 'd', 9, 0,
     366             :   /* 2977 */ 'c', '.', 'e', 'q', '.', 'd', 9, 0,
     367             :   /* 2985 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'd', 9, 0,
     368             :   /* 2995 */ 'f', 'c', 'e', 'q', '.', 'd', 9, 0,
     369             :   /* 3003 */ 'c', '.', 's', 'e', 'q', '.', 'd', 9, 0,
     370             :   /* 3012 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 'd', 9, 0,
     371             :   /* 3023 */ 'f', 's', 'e', 'q', '.', 'd', 9, 0,
     372             :   /* 3031 */ 'c', '.', 'u', 'e', 'q', '.', 'd', 9, 0,
     373             :   /* 3040 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 'd', 9, 0,
     374             :   /* 3051 */ 'f', 'c', 'u', 'e', 'q', '.', 'd', 9, 0,
     375             :   /* 3060 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 'd', 9, 0,
     376             :   /* 3072 */ 'f', 's', 'u', 'e', 'q', '.', 'd', 9, 0,
     377             :   /* 3081 */ 's', 'r', 'a', 'r', '.', 'd', 9, 0,
     378             :   /* 3089 */ 'b', 'c', 'l', 'r', '.', 'd', 9, 0,
     379             :   /* 3097 */ 's', 'r', 'l', 'r', '.', 'd', 9, 0,
     380             :   /* 3105 */ 'f', 'c', 'o', 'r', '.', 'd', 9, 0,
     381             :   /* 3113 */ 'f', 's', 'o', 'r', '.', 'd', 9, 0,
     382             :   /* 3121 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'd', 9, 0,
     383             :   /* 3131 */ 'f', 'f', 'q', 'r', '.', 'd', 9, 0,
     384             :   /* 3139 */ 'b', 'i', 'n', 's', 'r', '.', 'd', 9, 0,
     385             :   /* 3148 */ 'i', 'l', 'v', 'r', '.', 'd', 9, 0,
     386             :   /* 3156 */ 'c', 'v', 't', '.', 's', '.', 'd', 9, 0,
     387             :   /* 3165 */ 'a', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     388             :   /* 3175 */ 'h', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     389             :   /* 3185 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     390             :   /* 3196 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'd', 9, 0,
     391             :   /* 3208 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0,
     392             :   /* 3218 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0,
     393             :   /* 3229 */ 'm', 'o', 'd', '_', 's', '.', 'd', 9, 0,
     394             :   /* 3238 */ 'c', 'l', 'e', '_', 's', '.', 'd', 9, 0,
     395             :   /* 3247 */ 'a', 'v', 'e', '_', 's', '.', 'd', 9, 0,
     396             :   /* 3256 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'd', 9, 0,
     397             :   /* 3266 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'd', 9, 0,
     398             :   /* 3276 */ 'c', 'l', 't', 'i', '_', 's', '.', 'd', 9, 0,
     399             :   /* 3286 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'd', 9, 0,
     400             :   /* 3296 */ 'm', 'i', 'n', '_', 's', '.', 'd', 9, 0,
     401             :   /* 3305 */ 'd', 'o', 't', 'p', '_', 's', '.', 'd', 9, 0,
     402             :   /* 3315 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'd', 9, 0,
     403             :   /* 3325 */ 's', 'u', 'b', 's', '_', 's', '.', 'd', 9, 0,
     404             :   /* 3335 */ 'a', 'd', 'd', 's', '_', 's', '.', 'd', 9, 0,
     405             :   /* 3345 */ 's', 'a', 't', '_', 's', '.', 'd', 9, 0,
     406             :   /* 3354 */ 'c', 'l', 't', '_', 's', '.', 'd', 9, 0,
     407             :   /* 3363 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0,
     408             :   /* 3374 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0,
     409             :   /* 3385 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'd', 9, 0,
     410             :   /* 3397 */ 'd', 'i', 'v', '_', 's', '.', 'd', 9, 0,
     411             :   /* 3406 */ 'm', 'a', 'x', '_', 's', '.', 'd', 9, 0,
     412             :   /* 3415 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'd', 9, 0,
     413             :   /* 3425 */ 'a', 'b', 's', '.', 'd', 9, 0,
     414             :   /* 3432 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'd', 9, 0,
     415             :   /* 3442 */ 's', 'p', 'l', 'a', 't', '.', 'd', 9, 0,
     416             :   /* 3451 */ 'b', 's', 'e', 't', '.', 'd', 9, 0,
     417             :   /* 3459 */ 'c', '.', 'n', 'g', 't', '.', 'd', 9, 0,
     418             :   /* 3468 */ 'c', '.', 'l', 't', '.', 'd', 9, 0,
     419             :   /* 3476 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'd', 9, 0,
     420             :   /* 3486 */ 'f', 'c', 'l', 't', '.', 'd', 9, 0,
     421             :   /* 3494 */ 'c', '.', 'o', 'l', 't', '.', 'd', 9, 0,
     422             :   /* 3503 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 'd', 9, 0,
     423             :   /* 3514 */ 'f', 's', 'l', 't', '.', 'd', 9, 0,
     424             :   /* 3522 */ 'c', '.', 'u', 'l', 't', '.', 'd', 9, 0,
     425             :   /* 3531 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 'd', 9, 0,
     426             :   /* 3542 */ 'f', 'c', 'u', 'l', 't', '.', 'd', 9, 0,
     427             :   /* 3551 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 'd', 9, 0,
     428             :   /* 3563 */ 'f', 's', 'u', 'l', 't', '.', 'd', 9, 0,
     429             :   /* 3572 */ 'p', 'c', 'n', 't', '.', 'd', 9, 0,
     430             :   /* 3580 */ 'f', 'r', 'i', 'n', 't', '.', 'd', 9, 0,
     431             :   /* 3589 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'd', 9, 0,
     432             :   /* 3599 */ 'f', 's', 'q', 'r', 't', '.', 'd', 9, 0,
     433             :   /* 3608 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'd', 9, 0,
     434             :   /* 3618 */ 's', 't', '.', 'd', 9, 0,
     435             :   /* 3624 */ 'm', 'o', 'v', 't', '.', 'd', 9, 0,
     436             :   /* 3632 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     437             :   /* 3642 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     438             :   /* 3652 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     439             :   /* 3663 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'd', 9, 0,
     440             :   /* 3675 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0,
     441             :   /* 3685 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0,
     442             :   /* 3696 */ 'm', 'o', 'd', '_', 'u', '.', 'd', 9, 0,
     443             :   /* 3705 */ 'c', 'l', 'e', '_', 'u', '.', 'd', 9, 0,
     444             :   /* 3714 */ 'a', 'v', 'e', '_', 'u', '.', 'd', 9, 0,
     445             :   /* 3723 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'd', 9, 0,
     446             :   /* 3733 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'd', 9, 0,
     447             :   /* 3743 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'd', 9, 0,
     448             :   /* 3753 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'd', 9, 0,
     449             :   /* 3763 */ 'm', 'i', 'n', '_', 'u', '.', 'd', 9, 0,
     450             :   /* 3772 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'd', 9, 0,
     451             :   /* 3782 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'd', 9, 0,
     452             :   /* 3792 */ 's', 'u', 'b', 's', '_', 'u', '.', 'd', 9, 0,
     453             :   /* 3802 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'd', 9, 0,
     454             :   /* 3812 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'd', 9, 0,
     455             :   /* 3824 */ 's', 'a', 't', '_', 'u', '.', 'd', 9, 0,
     456             :   /* 3833 */ 'c', 'l', 't', '_', 'u', '.', 'd', 9, 0,
     457             :   /* 3842 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0,
     458             :   /* 3853 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0,
     459             :   /* 3864 */ 'd', 'i', 'v', '_', 'u', '.', 'd', 9, 0,
     460             :   /* 3873 */ 'm', 'a', 'x', '_', 'u', '.', 'd', 9, 0,
     461             :   /* 3882 */ 'm', 's', 'u', 'b', 'v', '.', 'd', 9, 0,
     462             :   /* 3891 */ 'm', 'a', 'd', 'd', 'v', '.', 'd', 9, 0,
     463             :   /* 3900 */ 'p', 'c', 'k', 'e', 'v', '.', 'd', 9, 0,
     464             :   /* 3909 */ 'i', 'l', 'v', 'e', 'v', '.', 'd', 9, 0,
     465             :   /* 3918 */ 'f', 'd', 'i', 'v', '.', 'd', 9, 0,
     466             :   /* 3926 */ 'm', 'u', 'l', 'v', '.', 'd', 9, 0,
     467             :   /* 3934 */ 'm', 'o', 'v', '.', 'd', 9, 0,
     468             :   /* 3941 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 'd', 9, 0,
     469             :   /* 3952 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 'd', 9, 0,
     470             :   /* 3963 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 'd', 9, 0,
     471             :   /* 3973 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 'd', 9, 0,
     472             :   /* 3984 */ 'c', 'v', 't', '.', 'w', '.', 'd', 9, 0,
     473             :   /* 3993 */ 'f', 'm', 'a', 'x', '.', 'd', 9, 0,
     474             :   /* 4001 */ 'b', 'z', '.', 'd', 9, 0,
     475             :   /* 4007 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 'd', 9, 0,
     476             :   /* 4017 */ 'b', 'n', 'z', '.', 'd', 9, 0,
     477             :   /* 4024 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 'd', 9, 0,
     478             :   /* 4034 */ 'm', 'o', 'v', 'z', '.', 'd', 9, 0,
     479             :   /* 4042 */ 's', 'c', 'd', 9, 0,
     480             :   /* 4047 */ 'd', 'a', 'd', 'd', 9, 0,
     481             :   /* 4053 */ 'm', 'a', 'd', 'd', 9, 0,
     482             :   /* 4059 */ 'd', 's', 'h', 'd', 9, 0,
     483             :   /* 4065 */ 'y', 'i', 'e', 'l', 'd', 9, 0,
     484             :   /* 4072 */ 'l', 'l', 'd', 9, 0,
     485             :   /* 4077 */ 'a', 'n', 'd', 9, 0,
     486             :   /* 4082 */ 'p', 'r', 'e', 'p', 'e', 'n', 'd', 9, 0,
     487             :   /* 4091 */ 'a', 'p', 'p', 'e', 'n', 'd', 9, 0,
     488             :   /* 4099 */ 'd', 'm', 'o', 'd', 9, 0,
     489             :   /* 4105 */ 's', 'd', 9, 0,
     490             :   /* 4109 */ 'l', 'b', 'e', 9, 0,
     491             :   /* 4114 */ 's', 'b', 'e', 9, 0,
     492             :   /* 4119 */ 's', 'c', 'e', 9, 0,
     493             :   /* 4124 */ 'c', 'a', 'c', 'h', 'e', 'e', 9, 0,
     494             :   /* 4132 */ 'p', 'r', 'e', 'f', 'e', 9, 0,
     495             :   /* 4139 */ 'b', 'g', 'e', 9, 0,
     496             :   /* 4144 */ 't', 'g', 'e', 9, 0,
     497             :   /* 4149 */ 'c', 'a', 'c', 'h', 'e', 9, 0,
     498             :   /* 4156 */ 'l', 'h', 'e', 9, 0,
     499             :   /* 4161 */ 's', 'h', 'e', 9, 0,
     500             :   /* 4166 */ 'b', 'l', 'e', 9, 0,
     501             :   /* 4171 */ 'l', 'l', 'e', 9, 0,
     502             :   /* 4176 */ 'l', 'w', 'l', 'e', 9, 0,
     503             :   /* 4182 */ 's', 'w', 'l', 'e', 9, 0,
     504             :   /* 4188 */ 'b', 'n', 'e', 9, 0,
     505             :   /* 4193 */ 's', 'n', 'e', 9, 0,
     506             :   /* 4198 */ 't', 'n', 'e', 9, 0,
     507             :   /* 4203 */ 'd', 'v', 'p', 'e', 9, 0,
     508             :   /* 4209 */ 'e', 'v', 'p', 'e', 9, 0,
     509             :   /* 4215 */ 'l', 'w', 'r', 'e', 9, 0,
     510             :   /* 4221 */ 's', 'w', 'r', 'e', 9, 0,
     511             :   /* 4227 */ 'l', 'b', 'u', 'e', 9, 0,
     512             :   /* 4233 */ 'l', 'h', 'u', 'e', 9, 0,
     513             :   /* 4239 */ 'm', 'o', 'v', 'e', 9, 0,
     514             :   /* 4245 */ 'l', 'w', 'e', 9, 0,
     515             :   /* 4250 */ 's', 'w', 'e', 9, 0,
     516             :   /* 4255 */ 'b', 'c', '1', 'f', 9, 0,
     517             :   /* 4261 */ 'p', 'r', 'e', 'f', 9, 0,
     518             :   /* 4267 */ 'm', 'o', 'v', 'f', 9, 0,
     519             :   /* 4273 */ 'n', 'e', 'g', 9, 0,
     520             :   /* 4278 */ 'a', 'd', 'd', '_', 'a', '.', 'h', 9, 0,
     521             :   /* 4287 */ 'm', 'i', 'n', '_', 'a', '.', 'h', 9, 0,
     522             :   /* 4296 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'h', 9, 0,
     523             :   /* 4306 */ 'm', 'a', 'x', '_', 'a', '.', 'h', 9, 0,
     524             :   /* 4315 */ 's', 'r', 'a', '.', 'h', 9, 0,
     525             :   /* 4322 */ 'n', 'l', 'o', 'c', '.', 'h', 9, 0,
     526             :   /* 4330 */ 'n', 'l', 'z', 'c', '.', 'h', 9, 0,
     527             :   /* 4338 */ 's', 'l', 'd', '.', 'h', 9, 0,
     528             :   /* 4345 */ 'p', 'c', 'k', 'o', 'd', '.', 'h', 9, 0,
     529             :   /* 4354 */ 'i', 'l', 'v', 'o', 'd', '.', 'h', 9, 0,
     530             :   /* 4363 */ 'i', 'n', 's', 'v', 'e', '.', 'h', 9, 0,
     531             :   /* 4372 */ 'v', 's', 'h', 'f', '.', 'h', 9, 0,
     532             :   /* 4380 */ 'b', 'n', 'e', 'g', '.', 'h', 9, 0,
     533             :   /* 4388 */ 's', 'r', 'a', 'i', '.', 'h', 9, 0,
     534             :   /* 4396 */ 's', 'l', 'd', 'i', '.', 'h', 9, 0,
     535             :   /* 4404 */ 'b', 'n', 'e', 'g', 'i', '.', 'h', 9, 0,
     536             :   /* 4413 */ 's', 'l', 'l', 'i', '.', 'h', 9, 0,
     537             :   /* 4421 */ 's', 'r', 'l', 'i', '.', 'h', 9, 0,
     538             :   /* 4429 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'h', 9, 0,
     539             :   /* 4439 */ 'c', 'e', 'q', 'i', '.', 'h', 9, 0,
     540             :   /* 4447 */ 's', 'r', 'a', 'r', 'i', '.', 'h', 9, 0,
     541             :   /* 4456 */ 'b', 'c', 'l', 'r', 'i', '.', 'h', 9, 0,
     542             :   /* 4465 */ 's', 'r', 'l', 'r', 'i', '.', 'h', 9, 0,
     543             :   /* 4474 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'h', 9, 0,
     544             :   /* 4484 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'h', 9, 0,
     545             :   /* 4494 */ 'b', 's', 'e', 't', 'i', '.', 'h', 9, 0,
     546             :   /* 4503 */ 's', 'u', 'b', 'v', 'i', '.', 'h', 9, 0,
     547             :   /* 4512 */ 'a', 'd', 'd', 'v', 'i', '.', 'h', 9, 0,
     548             :   /* 4521 */ 'f', 'i', 'l', 'l', '.', 'h', 9, 0,
     549             :   /* 4529 */ 's', 'l', 'l', '.', 'h', 9, 0,
     550             :   /* 4536 */ 's', 'r', 'l', '.', 'h', 9, 0,
     551             :   /* 4543 */ 'b', 'i', 'n', 's', 'l', '.', 'h', 9, 0,
     552             :   /* 4552 */ 'i', 'l', 'v', 'l', '.', 'h', 9, 0,
     553             :   /* 4560 */ 'f', 'e', 'x', 'd', 'o', '.', 'h', 9, 0,
     554             :   /* 4569 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'h', 9, 0,
     555             :   /* 4579 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'h', 9, 0,
     556             :   /* 4589 */ 'm', 'u', 'l', '_', 'q', '.', 'h', 9, 0,
     557             :   /* 4598 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'h', 9, 0,
     558             :   /* 4609 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'h', 9, 0,
     559             :   /* 4620 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'h', 9, 0,
     560             :   /* 4630 */ 'c', 'e', 'q', '.', 'h', 9, 0,
     561             :   /* 4637 */ 'f', 't', 'q', '.', 'h', 9, 0,
     562             :   /* 4644 */ 's', 'r', 'a', 'r', '.', 'h', 9, 0,
     563             :   /* 4652 */ 'b', 'c', 'l', 'r', '.', 'h', 9, 0,
     564             :   /* 4660 */ 's', 'r', 'l', 'r', '.', 'h', 9, 0,
     565             :   /* 4668 */ 'b', 'i', 'n', 's', 'r', '.', 'h', 9, 0,
     566             :   /* 4677 */ 'i', 'l', 'v', 'r', '.', 'h', 9, 0,
     567             :   /* 4685 */ 'a', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     568             :   /* 4695 */ 'h', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     569             :   /* 4705 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     570             :   /* 4716 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0,
     571             :   /* 4726 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0,
     572             :   /* 4737 */ 'm', 'o', 'd', '_', 's', '.', 'h', 9, 0,
     573             :   /* 4746 */ 'c', 'l', 'e', '_', 's', '.', 'h', 9, 0,
     574             :   /* 4755 */ 'a', 'v', 'e', '_', 's', '.', 'h', 9, 0,
     575             :   /* 4764 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'h', 9, 0,
     576             :   /* 4774 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'h', 9, 0,
     577             :   /* 4784 */ 'c', 'l', 't', 'i', '_', 's', '.', 'h', 9, 0,
     578             :   /* 4794 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'h', 9, 0,
     579             :   /* 4804 */ 'm', 'i', 'n', '_', 's', '.', 'h', 9, 0,
     580             :   /* 4813 */ 'd', 'o', 't', 'p', '_', 's', '.', 'h', 9, 0,
     581             :   /* 4823 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'h', 9, 0,
     582             :   /* 4833 */ 'e', 'x', 't', 'r', '_', 's', '.', 'h', 9, 0,
     583             :   /* 4843 */ 's', 'u', 'b', 's', '_', 's', '.', 'h', 9, 0,
     584             :   /* 4853 */ 'a', 'd', 'd', 's', '_', 's', '.', 'h', 9, 0,
     585             :   /* 4863 */ 's', 'a', 't', '_', 's', '.', 'h', 9, 0,
     586             :   /* 4872 */ 'c', 'l', 't', '_', 's', '.', 'h', 9, 0,
     587             :   /* 4881 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'h', 9, 0,
     588             :   /* 4893 */ 'd', 'i', 'v', '_', 's', '.', 'h', 9, 0,
     589             :   /* 4902 */ 'e', 'x', 't', 'r', 'v', '_', 's', '.', 'h', 9, 0,
     590             :   /* 4913 */ 'm', 'a', 'x', '_', 's', '.', 'h', 9, 0,
     591             :   /* 4922 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'h', 9, 0,
     592             :   /* 4932 */ 's', 'p', 'l', 'a', 't', '.', 'h', 9, 0,
     593             :   /* 4941 */ 'b', 's', 'e', 't', '.', 'h', 9, 0,
     594             :   /* 4949 */ 'p', 'c', 'n', 't', '.', 'h', 9, 0,
     595             :   /* 4957 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'h', 9, 0,
     596             :   /* 4967 */ 's', 't', '.', 'h', 9, 0,
     597             :   /* 4973 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     598             :   /* 4983 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     599             :   /* 4993 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     600             :   /* 5004 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0,
     601             :   /* 5014 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0,
     602             :   /* 5025 */ 'm', 'o', 'd', '_', 'u', '.', 'h', 9, 0,
     603             :   /* 5034 */ 'c', 'l', 'e', '_', 'u', '.', 'h', 9, 0,
     604             :   /* 5043 */ 'a', 'v', 'e', '_', 'u', '.', 'h', 9, 0,
     605             :   /* 5052 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'h', 9, 0,
     606             :   /* 5062 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'h', 9, 0,
     607             :   /* 5072 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'h', 9, 0,
     608             :   /* 5082 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'h', 9, 0,
     609             :   /* 5092 */ 'm', 'i', 'n', '_', 'u', '.', 'h', 9, 0,
     610             :   /* 5101 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'h', 9, 0,
     611             :   /* 5111 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'h', 9, 0,
     612             :   /* 5121 */ 's', 'u', 'b', 's', '_', 'u', '.', 'h', 9, 0,
     613             :   /* 5131 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'h', 9, 0,
     614             :   /* 5141 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'h', 9, 0,
     615             :   /* 5153 */ 's', 'a', 't', '_', 'u', '.', 'h', 9, 0,
     616             :   /* 5162 */ 'c', 'l', 't', '_', 'u', '.', 'h', 9, 0,
     617             :   /* 5171 */ 'd', 'i', 'v', '_', 'u', '.', 'h', 9, 0,
     618             :   /* 5180 */ 'm', 'a', 'x', '_', 'u', '.', 'h', 9, 0,
     619             :   /* 5189 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'h', 9, 0,
     620             :   /* 5199 */ 'm', 's', 'u', 'b', 'v', '.', 'h', 9, 0,
     621             :   /* 5208 */ 'm', 'a', 'd', 'd', 'v', '.', 'h', 9, 0,
     622             :   /* 5217 */ 'p', 'c', 'k', 'e', 'v', '.', 'h', 9, 0,
     623             :   /* 5226 */ 'i', 'l', 'v', 'e', 'v', '.', 'h', 9, 0,
     624             :   /* 5235 */ 'm', 'u', 'l', 'v', '.', 'h', 9, 0,
     625             :   /* 5243 */ 'b', 'z', '.', 'h', 9, 0,
     626             :   /* 5249 */ 'b', 'n', 'z', '.', 'h', 9, 0,
     627             :   /* 5256 */ 'd', 's', 'b', 'h', 9, 0,
     628             :   /* 5262 */ 'w', 's', 'b', 'h', 9, 0,
     629             :   /* 5268 */ 's', 'e', 'h', 9, 0,
     630             :   /* 5273 */ 'u', 'l', 'h', 9, 0,
     631             :   /* 5278 */ 's', 'h', 'r', 'a', '.', 'p', 'h', 9, 0,
     632             :   /* 5287 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     633             :   /* 5301 */ 'p', 'r', 'e', 'c', 'r', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     634             :   /* 5314 */ 'p', 'r', 'e', 'c', 'r', 'q', 'u', '_', 's', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     635             :   /* 5331 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'p', 'h', 9, 0,
     636             :   /* 5342 */ 's', 'u', 'b', 'q', 'h', '.', 'p', 'h', 9, 0,
     637             :   /* 5352 */ 'a', 'd', 'd', 'q', 'h', '.', 'p', 'h', 9, 0,
     638             :   /* 5362 */ 'p', 'i', 'c', 'k', '.', 'p', 'h', 9, 0,
     639             :   /* 5371 */ 's', 'h', 'l', 'l', '.', 'p', 'h', 9, 0,
     640             :   /* 5380 */ 'r', 'e', 'p', 'l', '.', 'p', 'h', 9, 0,
     641             :   /* 5389 */ 's', 'h', 'r', 'l', '.', 'p', 'h', 9, 0,
     642             :   /* 5398 */ 'p', 'a', 'c', 'k', 'r', 'l', '.', 'p', 'h', 9, 0,
     643             :   /* 5409 */ 'm', 'u', 'l', '.', 'p', 'h', 9, 0,
     644             :   /* 5417 */ 's', 'u', 'b', 'q', '.', 'p', 'h', 9, 0,
     645             :   /* 5426 */ 'a', 'd', 'd', 'q', '.', 'p', 'h', 9, 0,
     646             :   /* 5435 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'p', 'h', 9, 0,
     647             :   /* 5446 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'p', 'h', 9, 0,
     648             :   /* 5457 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0,
     649             :   /* 5469 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0,
     650             :   /* 5481 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'p', 'h', 9, 0,
     651             :   /* 5493 */ 's', 'h', 'l', 'l', '_', 's', '.', 'p', 'h', 9, 0,
     652             :   /* 5504 */ 'm', 'u', 'l', '_', 's', '.', 'p', 'h', 9, 0,
     653             :   /* 5514 */ 's', 'u', 'b', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     654             :   /* 5525 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     655             :   /* 5536 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     656             :   /* 5547 */ 'a', 'b', 's', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     657             :   /* 5558 */ 's', 'u', 'b', 'u', '_', 's', '.', 'p', 'h', 9, 0,
     658             :   /* 5569 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'p', 'h', 9, 0,
     659             :   /* 5580 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'p', 'h', 9, 0,
     660             :   /* 5592 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'p', 'h', 9, 0,
     661             :   /* 5604 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'p', 'h', 9, 0,
     662             :   /* 5615 */ 's', 'u', 'b', 'u', '.', 'p', 'h', 9, 0,
     663             :   /* 5624 */ 'a', 'd', 'd', 'u', '.', 'p', 'h', 9, 0,
     664             :   /* 5633 */ 's', 'h', 'r', 'a', 'v', '.', 'p', 'h', 9, 0,
     665             :   /* 5643 */ 's', 'h', 'l', 'l', 'v', '.', 'p', 'h', 9, 0,
     666             :   /* 5653 */ 'r', 'e', 'p', 'l', 'v', '.', 'p', 'h', 9, 0,
     667             :   /* 5663 */ 's', 'h', 'r', 'l', 'v', '.', 'p', 'h', 9, 0,
     668             :   /* 5673 */ 'd', 'p', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     669             :   /* 5683 */ 'd', 'p', 'a', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     670             :   /* 5698 */ 'd', 'p', 's', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     671             :   /* 5713 */ 'm', 'u', 'l', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     672             :   /* 5725 */ 'd', 'p', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     673             :   /* 5738 */ 'm', 'u', 'l', 's', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     674             :   /* 5753 */ 'd', 'p', 's', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     675             :   /* 5766 */ 'd', 'p', 'a', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     676             :   /* 5780 */ 'd', 'p', 's', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     677             :   /* 5794 */ 'd', 'p', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     678             :   /* 5804 */ 'd', 'p', 'a', 'x', '.', 'w', '.', 'p', 'h', 9, 0,
     679             :   /* 5815 */ 'd', 'p', 's', 'x', '.', 'w', '.', 'p', 'h', 9, 0,
     680             :   /* 5826 */ 'u', 's', 'h', 9, 0,
     681             :   /* 5831 */ 'd', 'm', 'u', 'h', 9, 0,
     682             :   /* 5837 */ 's', 'y', 'n', 'c', 'i', 9, 0,
     683             :   /* 5844 */ 'd', 'a', 'd', 'd', 'i', 9, 0,
     684             :   /* 5851 */ 'a', 'n', 'd', 'i', 9, 0,
     685             :   /* 5857 */ 't', 'g', 'e', 'i', 9, 0,
     686             :   /* 5863 */ 's', 'n', 'e', 'i', 9, 0,
     687             :   /* 5869 */ 't', 'n', 'e', 'i', 9, 0,
     688             :   /* 5875 */ 'd', 'a', 'h', 'i', 9, 0,
     689             :   /* 5881 */ 'm', 'f', 'h', 'i', 9, 0,
     690             :   /* 5887 */ 'm', 't', 'h', 'i', 9, 0,
     691             :   /* 5893 */ '.', 'a', 'l', 'i', 'g', 'n', 32, '2', 10, 9, 'l', 'i', 9, 0,
     692             :   /* 5907 */ 'd', 'l', 'i', 9, 0,
     693             :   /* 5912 */ 'c', 'm', 'p', 'i', 9, 0,
     694             :   /* 5918 */ 's', 'e', 'q', 'i', 9, 0,
     695             :   /* 5924 */ 't', 'e', 'q', 'i', 9, 0,
     696             :   /* 5930 */ 'x', 'o', 'r', 'i', 9, 0,
     697             :   /* 5936 */ 'd', 'a', 't', 'i', 9, 0,
     698             :   /* 5942 */ 's', 'l', 't', 'i', 9, 0,
     699             :   /* 5948 */ 't', 'l', 't', 'i', 9, 0,
     700             :   /* 5954 */ 'd', 'a', 'u', 'i', 9, 0,
     701             :   /* 5960 */ 'l', 'u', 'i', 9, 0,
     702             :   /* 5965 */ 'j', 9, 0,
     703             :   /* 5968 */ 'b', 'r', 'e', 'a', 'k', 9, 0,
     704             :   /* 5975 */ 'f', 'o', 'r', 'k', 9, 0,
     705             :   /* 5981 */ 'c', 'v', 't', '.', 'd', '.', 'l', 9, 0,
     706             :   /* 5990 */ 'c', 'v', 't', '.', 's', '.', 'l', 9, 0,
     707             :   /* 5999 */ 'b', 'a', 'l', 9, 0,
     708             :   /* 6004 */ 'j', 'a', 'l', 9, 0,
     709             :   /* 6009 */ 'b', 'g', 'e', 'z', 'a', 'l', 9, 0,
     710             :   /* 6017 */ 'b', 'l', 't', 'z', 'a', 'l', 9, 0,
     711             :   /* 6025 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0,
     712             :   /* 6037 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0,
     713             :   /* 6049 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     714             :   /* 6065 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     715             :   /* 6080 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     716             :   /* 6096 */ 'l', 'd', 'l', 9, 0,
     717             :   /* 6101 */ 's', 'd', 'l', 9, 0,
     718             :   /* 6106 */ 'b', 'g', 'e', 'l', 9, 0,
     719             :   /* 6112 */ 'b', 'l', 'e', 'l', 9, 0,
     720             :   /* 6118 */ 'b', 'n', 'e', 'l', 9, 0,
     721             :   /* 6124 */ 'b', 'c', '1', 'f', 'l', 9, 0,
     722             :   /* 6131 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     723             :   /* 6145 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     724             :   /* 6159 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     725             :   /* 6172 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     726             :   /* 6187 */ 's', 'y', 's', 'c', 'a', 'l', 'l', 9, 0,
     727             :   /* 6196 */ 'b', 'g', 'e', 'z', 'a', 'l', 'l', 9, 0,
     728             :   /* 6205 */ 'b', 'l', 't', 'z', 'a', 'l', 'l', 9, 0,
     729             :   /* 6214 */ 'd', 's', 'l', 'l', 9, 0,
     730             :   /* 6220 */ 'd', 'r', 'o', 'l', 9, 0,
     731             :   /* 6226 */ 'b', 'e', 'q', 'l', 9, 0,
     732             :   /* 6232 */ 'd', 's', 'r', 'l', 9, 0,
     733             :   /* 6238 */ 'b', 'c', '1', 't', 'l', 9, 0,
     734             :   /* 6245 */ 'b', 'g', 't', 'l', 9, 0,
     735             :   /* 6251 */ 'b', 'l', 't', 'l', 9, 0,
     736             :   /* 6257 */ 'b', 'g', 'e', 'u', 'l', 9, 0,
     737             :   /* 6264 */ 'b', 'l', 'e', 'u', 'l', 9, 0,
     738             :   /* 6271 */ 'd', 'm', 'u', 'l', 9, 0,
     739             :   /* 6277 */ 'b', 'g', 't', 'u', 'l', 9, 0,
     740             :   /* 6284 */ 'b', 'l', 't', 'u', 'l', 9, 0,
     741             :   /* 6291 */ 'l', 'w', 'l', 9, 0,
     742             :   /* 6296 */ 's', 'w', 'l', 9, 0,
     743             :   /* 6301 */ 'b', 'g', 'e', 'z', 'l', 9, 0,
     744             :   /* 6308 */ 'b', 'l', 'e', 'z', 'l', 9, 0,
     745             :   /* 6315 */ 'b', 'g', 't', 'z', 'l', 9, 0,
     746             :   /* 6322 */ 'b', 'l', 't', 'z', 'l', 9, 0,
     747             :   /* 6329 */ 'd', 'e', 'x', 't', 'm', 9, 0,
     748             :   /* 6336 */ 'l', 'w', 'm', 9, 0,
     749             :   /* 6341 */ 's', 'w', 'm', 9, 0,
     750             :   /* 6346 */ 'b', 'a', 'l', 'i', 'g', 'n', 9, 0,
     751             :   /* 6354 */ 'd', 'a', 'l', 'i', 'g', 'n', 9, 0,
     752             :   /* 6362 */ 'm', 'o', 'v', 'n', 9, 0,
     753             :   /* 6368 */ 'd', 'c', 'l', 'o', 9, 0,
     754             :   /* 6374 */ 'm', 'f', 'l', 'o', 9, 0,
     755             :   /* 6380 */ 's', 'h', 'i', 'l', 'o', 9, 0,
     756             :   /* 6387 */ 'm', 't', 'l', 'o', 9, 0,
     757             :   /* 6393 */ 'd', 'm', 'u', 'l', 'o', 9, 0,
     758             :   /* 6400 */ 'd', 'b', 'i', 't', 's', 'w', 'a', 'p', 9, 0,
     759             :   /* 6410 */ 's', 'd', 'b', 'b', 'p', 9, 0,
     760             :   /* 6417 */ 'e', 'x', 't', 'p', 'd', 'p', 9, 0,
     761             :   /* 6425 */ 'm', 'o', 'v', 'e', 'p', 9, 0,
     762             :   /* 6432 */ 'm', 't', 'h', 'l', 'i', 'p', 9, 0,
     763             :   /* 6440 */ 'c', 'm', 'p', 9, 0,
     764             :   /* 6445 */ 'd', 'p', 'o', 'p', 9, 0,
     765             :   /* 6451 */ 'a', 'd', 'd', 'i', 'u', 'r', '1', 's', 'p', 9, 0,
     766             :   /* 6462 */ 'l', 'o', 'a', 'd', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0,
     767             :   /* 6478 */ 's', 't', 'o', 'r', 'e', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0,
     768             :   /* 6495 */ 'r', 'd', 'd', 's', 'p', 9, 0,
     769             :   /* 6502 */ 'w', 'r', 'd', 's', 'p', 9, 0,
     770             :   /* 6509 */ 'j', 'r', 'c', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0,
     771             :   /* 6521 */ 'j', 'r', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0,
     772             :   /* 6532 */ 'e', 'x', 't', 'p', 9, 0,
     773             :   /* 6538 */ 'd', 'v', 'p', 9, 0,
     774             :   /* 6543 */ 'e', 'v', 'p', 9, 0,
     775             :   /* 6548 */ 'l', 'w', 'p', 9, 0,
     776             :   /* 6553 */ 's', 'w', 'p', 9, 0,
     777             :   /* 6558 */ 'b', 'e', 'q', 9, 0,
     778             :   /* 6563 */ 's', 'e', 'q', 9, 0,
     779             :   /* 6568 */ 't', 'e', 'q', 9, 0,
     780             :   /* 6573 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0,
     781             :   /* 6585 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0,
     782             :   /* 6597 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     783             :   /* 6613 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     784             :   /* 6628 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     785             :   /* 6644 */ 'l', 'd', 'r', 9, 0,
     786             :   /* 6649 */ 's', 'd', 'r', 9, 0,
     787             :   /* 6654 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     788             :   /* 6668 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     789             :   /* 6682 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     790             :   /* 6695 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     791             :   /* 6710 */ 'j', 'r', 9, 0,
     792             :   /* 6714 */ 'j', 'a', 'l', 'r', 9, 0,
     793             :   /* 6720 */ 'n', 'o', 'r', 9, 0,
     794             :   /* 6725 */ 'd', 'r', 'o', 'r', 9, 0,
     795             :   /* 6731 */ 'x', 'o', 'r', 9, 0,
     796             :   /* 6736 */ 'r', 'd', 'p', 'g', 'p', 'r', 9, 0,
     797             :   /* 6744 */ 'w', 'r', 'p', 'g', 'p', 'r', 9, 0,
     798             :   /* 6752 */ 'd', 'r', 'o', 't', 'r', 9, 0,
     799             :   /* 6759 */ 'r', 'd', 'h', 'w', 'r', 9, 0,
     800             :   /* 6766 */ 'l', 'w', 'r', 9, 0,
     801             :   /* 6771 */ 's', 'w', 'r', 9, 0,
     802             :   /* 6776 */ 'm', 'i', 'n', 'a', '.', 's', 9, 0,
     803             :   /* 6784 */ 'm', 'a', 'x', 'a', '.', 's', 9, 0,
     804             :   /* 6792 */ 'n', 'm', 's', 'u', 'b', '.', 's', 9, 0,
     805             :   /* 6801 */ 'c', 'v', 't', '.', 'd', '.', 's', 9, 0,
     806             :   /* 6810 */ 'n', 'm', 'a', 'd', 'd', '.', 's', 9, 0,
     807             :   /* 6819 */ 'c', '.', 'n', 'g', 'e', '.', 's', 9, 0,
     808             :   /* 6828 */ 'c', '.', 'l', 'e', '.', 's', 9, 0,
     809             :   /* 6836 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 's', 9, 0,
     810             :   /* 6846 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 's', 9, 0,
     811             :   /* 6856 */ 'c', '.', 'o', 'l', 'e', '.', 's', 9, 0,
     812             :   /* 6865 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 's', 9, 0,
     813             :   /* 6876 */ 'c', '.', 'u', 'l', 'e', '.', 's', 9, 0,
     814             :   /* 6885 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 's', 9, 0,
     815             :   /* 6896 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 's', 9, 0,
     816             :   /* 6908 */ 'c', '.', 'f', '.', 's', 9, 0,
     817             :   /* 6915 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 's', 9, 0,
     818             :   /* 6925 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 's', 9, 0,
     819             :   /* 6936 */ 'm', 's', 'u', 'b', 'f', '.', 's', 9, 0,
     820             :   /* 6945 */ 'm', 'a', 'd', 'd', 'f', '.', 's', 9, 0,
     821             :   /* 6954 */ 'c', '.', 's', 'f', '.', 's', 9, 0,
     822             :   /* 6962 */ 'm', 'o', 'v', 'f', '.', 's', 9, 0,
     823             :   /* 6970 */ 'n', 'e', 'g', '.', 's', 9, 0,
     824             :   /* 6977 */ 'l', 'i', '.', 's', 9, 0,
     825             :   /* 6983 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 's', 9, 0,
     826             :   /* 6994 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 's', 9, 0,
     827             :   /* 7005 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 's', 9, 0,
     828             :   /* 7015 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 's', 9, 0,
     829             :   /* 7026 */ 'c', 'v', 't', '.', 'l', '.', 's', 9, 0,
     830             :   /* 7035 */ 's', 'e', 'l', '.', 's', 9, 0,
     831             :   /* 7042 */ 'c', '.', 'n', 'g', 'l', '.', 's', 9, 0,
     832             :   /* 7051 */ 'm', 'u', 'l', '.', 's', 9, 0,
     833             :   /* 7058 */ 'm', 'i', 'n', '.', 's', 9, 0,
     834             :   /* 7065 */ 'c', '.', 'u', 'n', '.', 's', 9, 0,
     835             :   /* 7073 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 's', 9, 0,
     836             :   /* 7083 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 's', 9, 0,
     837             :   /* 7094 */ 'm', 'o', 'v', 'n', '.', 's', 9, 0,
     838             :   /* 7102 */ 'r', 'e', 'c', 'i', 'p', '.', 's', 9, 0,
     839             :   /* 7111 */ 'c', '.', 'e', 'q', '.', 's', 9, 0,
     840             :   /* 7119 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 's', 9, 0,
     841             :   /* 7129 */ 'c', '.', 's', 'e', 'q', '.', 's', 9, 0,
     842             :   /* 7138 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 's', 9, 0,
     843             :   /* 7149 */ 'c', '.', 'u', 'e', 'q', '.', 's', 9, 0,
     844             :   /* 7158 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 's', 9, 0,
     845             :   /* 7169 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 's', 9, 0,
     846             :   /* 7181 */ 'a', 'b', 's', '.', 's', 9, 0,
     847             :   /* 7188 */ 'c', 'l', 'a', 's', 's', '.', 's', 9, 0,
     848             :   /* 7197 */ 'c', '.', 'n', 'g', 't', '.', 's', 9, 0,
     849             :   /* 7206 */ 'c', '.', 'l', 't', '.', 's', 9, 0,
     850             :   /* 7214 */ 'c', 'm', 'p', '.', 'l', 't', '.', 's', 9, 0,
     851             :   /* 7224 */ 'c', '.', 'o', 'l', 't', '.', 's', 9, 0,
     852             :   /* 7233 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 's', 9, 0,
     853             :   /* 7244 */ 'c', '.', 'u', 'l', 't', '.', 's', 9, 0,
     854             :   /* 7253 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 's', 9, 0,
     855             :   /* 7264 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 's', 9, 0,
     856             :   /* 7276 */ 'r', 'i', 'n', 't', '.', 's', 9, 0,
     857             :   /* 7284 */ 'r', 's', 'q', 'r', 't', '.', 's', 9, 0,
     858             :   /* 7293 */ 'm', 'o', 'v', 't', '.', 's', 9, 0,
     859             :   /* 7301 */ 'd', 'i', 'v', '.', 's', 9, 0,
     860             :   /* 7308 */ 'm', 'o', 'v', '.', 's', 9, 0,
     861             :   /* 7315 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 's', 9, 0,
     862             :   /* 7326 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 's', 9, 0,
     863             :   /* 7337 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 's', 9, 0,
     864             :   /* 7347 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 's', 9, 0,
     865             :   /* 7358 */ 'c', 'v', 't', '.', 'w', '.', 's', 9, 0,
     866             :   /* 7367 */ 'm', 'a', 'x', '.', 's', 9, 0,
     867             :   /* 7374 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 's', 9, 0,
     868             :   /* 7384 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 's', 9, 0,
     869             :   /* 7394 */ 'm', 'o', 'v', 'z', '.', 's', 9, 0,
     870             :   /* 7402 */ 'a', 'b', 's', 9, 0,
     871             :   /* 7407 */ 'j', 'a', 'l', 's', 9, 0,
     872             :   /* 7413 */ 'b', 'g', 'e', 'z', 'a', 'l', 's', 9, 0,
     873             :   /* 7422 */ 'b', 'l', 't', 'z', 'a', 'l', 's', 9, 0,
     874             :   /* 7431 */ 'c', 'i', 'n', 's', 9, 0,
     875             :   /* 7437 */ 'j', 'a', 'l', 'r', 's', 9, 0,
     876             :   /* 7444 */ 'e', 'x', 't', 's', 9, 0,
     877             :   /* 7450 */ 'l', 'w', 'x', 's', 9, 0,
     878             :   /* 7456 */ 'b', 'c', '1', 't', 9, 0,
     879             :   /* 7462 */ 'b', 'g', 't', 9, 0,
     880             :   /* 7467 */ 'w', 'a', 'i', 't', 9, 0,
     881             :   /* 7473 */ 'b', 'l', 't', 9, 0,
     882             :   /* 7478 */ 's', 'l', 't', 9, 0,
     883             :   /* 7483 */ 't', 'l', 't', 9, 0,
     884             :   /* 7488 */ 'd', 'm', 'u', 'l', 't', 9, 0,
     885             :   /* 7495 */ 'd', 'm', 't', 9, 0,
     886             :   /* 7500 */ 'e', 'm', 't', 9, 0,
     887             :   /* 7505 */ 'n', 'o', 't', 9, 0,
     888             :   /* 7510 */ 'm', 'o', 'v', 't', 9, 0,
     889             :   /* 7516 */ 'd', 'e', 'x', 't', 9, 0,
     890             :   /* 7522 */ 'l', 'b', 'u', 9, 0,
     891             :   /* 7527 */ 'd', 's', 'u', 'b', 'u', 9, 0,
     892             :   /* 7534 */ 'm', 's', 'u', 'b', 'u', 9, 0,
     893             :   /* 7541 */ 'b', 'a', 'd', 'd', 'u', 9, 0,
     894             :   /* 7548 */ 'd', 'a', 'd', 'd', 'u', 9, 0,
     895             :   /* 7555 */ 'm', 'a', 'd', 'd', 'u', 9, 0,
     896             :   /* 7562 */ 'd', 'm', 'o', 'd', 'u', 9, 0,
     897             :   /* 7569 */ 'b', 'g', 'e', 'u', 9, 0,
     898             :   /* 7575 */ 't', 'g', 'e', 'u', 9, 0,
     899             :   /* 7581 */ 'b', 'l', 'e', 'u', 9, 0,
     900             :   /* 7587 */ 'u', 'l', 'h', 'u', 9, 0,
     901             :   /* 7593 */ 'd', 'm', 'u', 'h', 'u', 9, 0,
     902             :   /* 7600 */ 'd', 'a', 'd', 'd', 'i', 'u', 9, 0,
     903             :   /* 7608 */ 't', 'g', 'e', 'i', 'u', 9, 0,
     904             :   /* 7615 */ 's', 'l', 't', 'i', 'u', 9, 0,
     905             :   /* 7622 */ 't', 'l', 't', 'i', 'u', 9, 0,
     906             :   /* 7629 */ 'v', '3', 'm', 'u', 'l', 'u', 9, 0,
     907             :   /* 7637 */ 'd', 'm', 'u', 'l', 'u', 9, 0,
     908             :   /* 7644 */ 'v', 'm', 'u', 'l', 'u', 9, 0,
     909             :   /* 7651 */ 'd', 'm', 'u', 'l', 'o', 'u', 9, 0,
     910             :   /* 7659 */ 'b', 'g', 't', 'u', 9, 0,
     911             :   /* 7665 */ 'b', 'l', 't', 'u', 9, 0,
     912             :   /* 7671 */ 's', 'l', 't', 'u', 9, 0,
     913             :   /* 7677 */ 't', 'l', 't', 'u', 9, 0,
     914             :   /* 7683 */ 'd', 'm', 'u', 'l', 't', 'u', 9, 0,
     915             :   /* 7691 */ 'd', 'e', 'x', 't', 'u', 9, 0,
     916             :   /* 7698 */ 'd', 'd', 'i', 'v', 'u', 9, 0,
     917             :   /* 7705 */ 'l', 'w', 'u', 9, 0,
     918             :   /* 7710 */ 'a', 'n', 'd', '.', 'v', 9, 0,
     919             :   /* 7717 */ 'm', 'o', 'v', 'e', '.', 'v', 9, 0,
     920             :   /* 7725 */ 'b', 's', 'e', 'l', '.', 'v', 9, 0,
     921             :   /* 7733 */ 'n', 'o', 'r', '.', 'v', 9, 0,
     922             :   /* 7740 */ 'x', 'o', 'r', '.', 'v', 9, 0,
     923             :   /* 7747 */ 'b', 'z', '.', 'v', 9, 0,
     924             :   /* 7753 */ 'b', 'm', 'z', '.', 'v', 9, 0,
     925             :   /* 7760 */ 'b', 'n', 'z', '.', 'v', 9, 0,
     926             :   /* 7767 */ 'b', 'm', 'n', 'z', '.', 'v', 9, 0,
     927             :   /* 7775 */ 'd', 's', 'r', 'a', 'v', 9, 0,
     928             :   /* 7782 */ 'b', 'i', 't', 'r', 'e', 'v', 9, 0,
     929             :   /* 7790 */ 'd', 'd', 'i', 'v', 9, 0,
     930             :   /* 7796 */ 'd', 's', 'l', 'l', 'v', 9, 0,
     931             :   /* 7803 */ 'd', 's', 'r', 'l', 'v', 9, 0,
     932             :   /* 7810 */ 's', 'h', 'i', 'l', 'o', 'v', 9, 0,
     933             :   /* 7818 */ 'e', 'x', 't', 'p', 'd', 'p', 'v', 9, 0,
     934             :   /* 7827 */ 'e', 'x', 't', 'p', 'v', 9, 0,
     935             :   /* 7834 */ 'd', 'r', 'o', 't', 'r', 'v', 9, 0,
     936             :   /* 7842 */ 'i', 'n', 's', 'v', 9, 0,
     937             :   /* 7848 */ 'f', 'l', 'o', 'g', '2', '.', 'w', 9, 0,
     938             :   /* 7857 */ 'f', 'e', 'x', 'p', '2', '.', 'w', 9, 0,
     939             :   /* 7866 */ 'a', 'd', 'd', '_', 'a', '.', 'w', 9, 0,
     940             :   /* 7875 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'w', 9, 0,
     941             :   /* 7885 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'w', 9, 0,
     942             :   /* 7895 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'w', 9, 0,
     943             :   /* 7905 */ 's', 'r', 'a', '.', 'w', 9, 0,
     944             :   /* 7912 */ 'f', 's', 'u', 'b', '.', 'w', 9, 0,
     945             :   /* 7920 */ 'f', 'm', 's', 'u', 'b', '.', 'w', 9, 0,
     946             :   /* 7929 */ 'n', 'l', 'o', 'c', '.', 'w', 9, 0,
     947             :   /* 7937 */ 'n', 'l', 'z', 'c', '.', 'w', 9, 0,
     948             :   /* 7945 */ 'c', 'v', 't', '.', 'd', '.', 'w', 9, 0,
     949             :   /* 7954 */ 'f', 'a', 'd', 'd', '.', 'w', 9, 0,
     950             :   /* 7962 */ 'f', 'm', 'a', 'd', 'd', '.', 'w', 9, 0,
     951             :   /* 7971 */ 's', 'l', 'd', '.', 'w', 9, 0,
     952             :   /* 7978 */ 'p', 'c', 'k', 'o', 'd', '.', 'w', 9, 0,
     953             :   /* 7987 */ 'i', 'l', 'v', 'o', 'd', '.', 'w', 9, 0,
     954             :   /* 7996 */ 'f', 'c', 'l', 'e', '.', 'w', 9, 0,
     955             :   /* 8004 */ 'f', 's', 'l', 'e', '.', 'w', 9, 0,
     956             :   /* 8012 */ 'f', 'c', 'u', 'l', 'e', '.', 'w', 9, 0,
     957             :   /* 8021 */ 'f', 's', 'u', 'l', 'e', '.', 'w', 9, 0,
     958             :   /* 8030 */ 'f', 'c', 'n', 'e', '.', 'w', 9, 0,
     959             :   /* 8038 */ 'f', 's', 'n', 'e', '.', 'w', 9, 0,
     960             :   /* 8046 */ 'f', 'c', 'u', 'n', 'e', '.', 'w', 9, 0,
     961             :   /* 8055 */ 'f', 's', 'u', 'n', 'e', '.', 'w', 9, 0,
     962             :   /* 8064 */ 'i', 'n', 's', 'v', 'e', '.', 'w', 9, 0,
     963             :   /* 8073 */ 'f', 'c', 'a', 'f', '.', 'w', 9, 0,
     964             :   /* 8081 */ 'f', 's', 'a', 'f', '.', 'w', 9, 0,
     965             :   /* 8089 */ 'v', 's', 'h', 'f', '.', 'w', 9, 0,
     966             :   /* 8097 */ 'b', 'n', 'e', 'g', '.', 'w', 9, 0,
     967             :   /* 8105 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '.', 'p', 'h', '.', 'w', 9, 0,
     968             :   /* 8121 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'p', 'h', '.', 'w', 9, 0,
     969             :   /* 8134 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '_', 'r', '.', 'p', 'h', '.', 'w', 9, 0,
     970             :   /* 8152 */ 'p', 'r', 'e', 'c', 'r', 'q', '_', 'r', 's', '.', 'p', 'h', '.', 'w', 9, 0,
     971             :   /* 8168 */ 's', 'u', 'b', 'q', 'h', '.', 'w', 9, 0,
     972             :   /* 8177 */ 'a', 'd', 'd', 'q', 'h', '.', 'w', 9, 0,
     973             :   /* 8186 */ 's', 'r', 'a', 'i', '.', 'w', 9, 0,
     974             :   /* 8194 */ 's', 'l', 'd', 'i', '.', 'w', 9, 0,
     975             :   /* 8202 */ 'b', 'n', 'e', 'g', 'i', '.', 'w', 9, 0,
     976             :   /* 8211 */ 's', 'l', 'l', 'i', '.', 'w', 9, 0,
     977             :   /* 8219 */ 's', 'r', 'l', 'i', '.', 'w', 9, 0,
     978             :   /* 8227 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'w', 9, 0,
     979             :   /* 8237 */ 'c', 'e', 'q', 'i', '.', 'w', 9, 0,
     980             :   /* 8245 */ 's', 'r', 'a', 'r', 'i', '.', 'w', 9, 0,
     981             :   /* 8254 */ 'b', 'c', 'l', 'r', 'i', '.', 'w', 9, 0,
     982             :   /* 8263 */ 's', 'r', 'l', 'r', 'i', '.', 'w', 9, 0,
     983             :   /* 8272 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'w', 9, 0,
     984             :   /* 8282 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'w', 9, 0,
     985             :   /* 8292 */ 'b', 's', 'e', 't', 'i', '.', 'w', 9, 0,
     986             :   /* 8301 */ 's', 'u', 'b', 'v', 'i', '.', 'w', 9, 0,
     987             :   /* 8310 */ 'a', 'd', 'd', 'v', 'i', '.', 'w', 9, 0,
     988             :   /* 8319 */ 'd', 'p', 'a', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0,
     989             :   /* 8332 */ 'd', 'p', 's', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0,
     990             :   /* 8345 */ 'f', 'i', 'l', 'l', '.', 'w', 9, 0,
     991             :   /* 8353 */ 's', 'l', 'l', '.', 'w', 9, 0,
     992             :   /* 8360 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'w', 9, 0,
     993             :   /* 8370 */ 'f', 'f', 'q', 'l', '.', 'w', 9, 0,
     994             :   /* 8378 */ 's', 'r', 'l', '.', 'w', 9, 0,
     995             :   /* 8385 */ 'b', 'i', 'n', 's', 'l', '.', 'w', 9, 0,
     996             :   /* 8394 */ 'f', 'm', 'u', 'l', '.', 'w', 9, 0,
     997             :   /* 8402 */ 'i', 'l', 'v', 'l', '.', 'w', 9, 0,
     998             :   /* 8410 */ 'f', 'm', 'i', 'n', '.', 'w', 9, 0,
     999             :   /* 8418 */ 'f', 'c', 'u', 'n', '.', 'w', 9, 0,
    1000             :   /* 8426 */ 'f', 's', 'u', 'n', '.', 'w', 9, 0,
    1001             :   /* 8434 */ 'f', 'e', 'x', 'd', 'o', '.', 'w', 9, 0,
    1002             :   /* 8443 */ 'f', 'r', 'c', 'p', '.', 'w', 9, 0,
    1003             :   /* 8451 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'w', 9, 0,
    1004             :   /* 8461 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'w', 9, 0,
    1005             :   /* 8471 */ 'm', 'u', 'l', '_', 'q', '.', 'w', 9, 0,
    1006             :   /* 8480 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'w', 9, 0,
    1007             :   /* 8491 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'w', 9, 0,
    1008             :   /* 8502 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'w', 9, 0,
    1009             :   /* 8512 */ 'f', 'c', 'e', 'q', '.', 'w', 9, 0,
    1010             :   /* 8520 */ 'f', 's', 'e', 'q', '.', 'w', 9, 0,
    1011             :   /* 8528 */ 'f', 'c', 'u', 'e', 'q', '.', 'w', 9, 0,
    1012             :   /* 8537 */ 'f', 's', 'u', 'e', 'q', '.', 'w', 9, 0,
    1013             :   /* 8546 */ 'f', 't', 'q', '.', 'w', 9, 0,
    1014             :   /* 8553 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'w', 9, 0,
    1015             :   /* 8563 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'w', 9, 0,
    1016             :   /* 8574 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'w', 9, 0,
    1017             :   /* 8585 */ 'e', 'x', 't', 'r', '_', 'r', '.', 'w', 9, 0,
    1018             :   /* 8595 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'w', 9, 0,
    1019             :   /* 8606 */ 'e', 'x', 't', 'r', 'v', '_', 'r', '.', 'w', 9, 0,
    1020             :   /* 8617 */ 's', 'r', 'a', 'r', '.', 'w', 9, 0,
    1021             :   /* 8625 */ 'b', 'c', 'l', 'r', '.', 'w', 9, 0,
    1022             :   /* 8633 */ 's', 'r', 'l', 'r', '.', 'w', 9, 0,
    1023             :   /* 8641 */ 'f', 'c', 'o', 'r', '.', 'w', 9, 0,
    1024             :   /* 8649 */ 'f', 's', 'o', 'r', '.', 'w', 9, 0,
    1025             :   /* 8657 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'w', 9, 0,
    1026             :   /* 8667 */ 'f', 'f', 'q', 'r', '.', 'w', 9, 0,
    1027             :   /* 8675 */ 'b', 'i', 'n', 's', 'r', '.', 'w', 9, 0,
    1028             :   /* 8684 */ 'e', 'x', 't', 'r', '.', 'w', 9, 0,
    1029             :   /* 8692 */ 'i', 'l', 'v', 'r', '.', 'w', 9, 0,
    1030             :   /* 8700 */ 'c', 'v', 't', '.', 's', '.', 'w', 9, 0,
    1031             :   /* 8709 */ 'a', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1032             :   /* 8719 */ 'h', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1033             :   /* 8729 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1034             :   /* 8740 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'w', 9, 0,
    1035             :   /* 8752 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0,
    1036             :   /* 8762 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0,
    1037             :   /* 8773 */ 'm', 'o', 'd', '_', 's', '.', 'w', 9, 0,
    1038             :   /* 8782 */ 'c', 'l', 'e', '_', 's', '.', 'w', 9, 0,
    1039             :   /* 8791 */ 'a', 'v', 'e', '_', 's', '.', 'w', 9, 0,
    1040             :   /* 8800 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'w', 9, 0,
    1041             :   /* 8810 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'w', 9, 0,
    1042             :   /* 8820 */ 'c', 'l', 't', 'i', '_', 's', '.', 'w', 9, 0,
    1043             :   /* 8830 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'w', 9, 0,
    1044             :   /* 8840 */ 's', 'h', 'l', 'l', '_', 's', '.', 'w', 9, 0,
    1045             :   /* 8850 */ 'm', 'i', 'n', '_', 's', '.', 'w', 9, 0,
    1046             :   /* 8859 */ 'd', 'o', 't', 'p', '_', 's', '.', 'w', 9, 0,
    1047             :   /* 8869 */ 's', 'u', 'b', 'q', '_', 's', '.', 'w', 9, 0,
    1048             :   /* 8879 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'w', 9, 0,
    1049             :   /* 8889 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'w', 9, 0,
    1050             :   /* 8899 */ 'a', 'b', 's', 'q', '_', 's', '.', 'w', 9, 0,
    1051             :   /* 8909 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'w', 9, 0,
    1052             :   /* 8919 */ 's', 'u', 'b', 's', '_', 's', '.', 'w', 9, 0,
    1053             :   /* 8929 */ 'a', 'd', 'd', 's', '_', 's', '.', 'w', 9, 0,
    1054             :   /* 8939 */ 's', 'a', 't', '_', 's', '.', 'w', 9, 0,
    1055             :   /* 8948 */ 'c', 'l', 't', '_', 's', '.', 'w', 9, 0,
    1056             :   /* 8957 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0,
    1057             :   /* 8968 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0,
    1058             :   /* 8979 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'w', 9, 0,
    1059             :   /* 8991 */ 'd', 'i', 'v', '_', 's', '.', 'w', 9, 0,
    1060             :   /* 9000 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'w', 9, 0,
    1061             :   /* 9011 */ 'm', 'a', 'x', '_', 's', '.', 'w', 9, 0,
    1062             :   /* 9020 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'w', 9, 0,
    1063             :   /* 9030 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'w', 9, 0,
    1064             :   /* 9041 */ 'e', 'x', 't', 'r', '_', 'r', 's', '.', 'w', 9, 0,
    1065             :   /* 9052 */ 'e', 'x', 't', 'r', 'v', '_', 'r', 's', '.', 'w', 9, 0,
    1066             :   /* 9064 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'w', 9, 0,
    1067             :   /* 9074 */ 's', 'p', 'l', 'a', 't', '.', 'w', 9, 0,
    1068             :   /* 9083 */ 'b', 's', 'e', 't', '.', 'w', 9, 0,
    1069             :   /* 9091 */ 'f', 'c', 'l', 't', '.', 'w', 9, 0,
    1070             :   /* 9099 */ 'f', 's', 'l', 't', '.', 'w', 9, 0,
    1071             :   /* 9107 */ 'f', 'c', 'u', 'l', 't', '.', 'w', 9, 0,
    1072             :   /* 9116 */ 'f', 's', 'u', 'l', 't', '.', 'w', 9, 0,
    1073             :   /* 9125 */ 'p', 'c', 'n', 't', '.', 'w', 9, 0,
    1074             :   /* 9133 */ 'f', 'r', 'i', 'n', 't', '.', 'w', 9, 0,
    1075             :   /* 9142 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'w', 9, 0,
    1076             :   /* 9152 */ 'f', 's', 'q', 'r', 't', '.', 'w', 9, 0,
    1077             :   /* 9161 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'w', 9, 0,
    1078             :   /* 9171 */ 's', 't', '.', 'w', 9, 0,
    1079             :   /* 9177 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1080             :   /* 9187 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1081             :   /* 9197 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1082             :   /* 9208 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'w', 9, 0,
    1083             :   /* 9220 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0,
    1084             :   /* 9230 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0,
    1085             :   /* 9241 */ 'm', 'o', 'd', '_', 'u', '.', 'w', 9, 0,
    1086             :   /* 9250 */ 'c', 'l', 'e', '_', 'u', '.', 'w', 9, 0,
    1087             :   /* 9259 */ 'a', 'v', 'e', '_', 'u', '.', 'w', 9, 0,
    1088             :   /* 9268 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'w', 9, 0,
    1089             :   /* 9278 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'w', 9, 0,
    1090             :   /* 9288 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'w', 9, 0,
    1091             :   /* 9298 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'w', 9, 0,
    1092             :   /* 9308 */ 'm', 'i', 'n', '_', 'u', '.', 'w', 9, 0,
    1093             :   /* 9317 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'w', 9, 0,
    1094             :   /* 9327 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'w', 9, 0,
    1095             :   /* 9337 */ 's', 'u', 'b', 's', '_', 'u', '.', 'w', 9, 0,
    1096             :   /* 9347 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'w', 9, 0,
    1097             :   /* 9357 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'w', 9, 0,
    1098             :   /* 9369 */ 's', 'a', 't', '_', 'u', '.', 'w', 9, 0,
    1099             :   /* 9378 */ 'c', 'l', 't', '_', 'u', '.', 'w', 9, 0,
    1100             :   /* 9387 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0,
    1101             :   /* 9398 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0,
    1102             :   /* 9409 */ 'd', 'i', 'v', '_', 'u', '.', 'w', 9, 0,
    1103             :   /* 9418 */ 'm', 'a', 'x', '_', 'u', '.', 'w', 9, 0,
    1104             :   /* 9427 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'w', 9, 0,
    1105             :   /* 9437 */ 'm', 's', 'u', 'b', 'v', '.', 'w', 9, 0,
    1106             :   /* 9446 */ 'm', 'a', 'd', 'd', 'v', '.', 'w', 9, 0,
    1107             :   /* 9455 */ 'p', 'c', 'k', 'e', 'v', '.', 'w', 9, 0,
    1108             :   /* 9464 */ 'i', 'l', 'v', 'e', 'v', '.', 'w', 9, 0,
    1109             :   /* 9473 */ 'f', 'd', 'i', 'v', '.', 'w', 9, 0,
    1110             :   /* 9481 */ 'm', 'u', 'l', 'v', '.', 'w', 9, 0,
    1111             :   /* 9489 */ 'e', 'x', 't', 'r', 'v', '.', 'w', 9, 0,
    1112             :   /* 9498 */ 'f', 'm', 'a', 'x', '.', 'w', 9, 0,
    1113             :   /* 9506 */ 'b', 'z', '.', 'w', 9, 0,
    1114             :   /* 9512 */ 'b', 'n', 'z', '.', 'w', 9, 0,
    1115             :   /* 9519 */ 'u', 'l', 'w', 9, 0,
    1116             :   /* 9524 */ 'u', 's', 'w', 9, 0,
    1117             :   /* 9529 */ 'p', 'r', 'e', 'f', 'x', 9, 0,
    1118             :   /* 9536 */ 'l', 'h', 'x', 9, 0,
    1119             :   /* 9541 */ 'j', 'a', 'l', 'x', 9, 0,
    1120             :   /* 9547 */ 'l', 'b', 'u', 'x', 9, 0,
    1121             :   /* 9553 */ 'l', 'w', 'x', 9, 0,
    1122             :   /* 9558 */ 'b', 'g', 'e', 'z', 9, 0,
    1123             :   /* 9564 */ 'b', 'l', 'e', 'z', 9, 0,
    1124             :   /* 9570 */ 'b', 'n', 'e', 'z', 9, 0,
    1125             :   /* 9576 */ 's', 'e', 'l', 'n', 'e', 'z', 9, 0,
    1126             :   /* 9584 */ 'b', 't', 'n', 'e', 'z', 9, 0,
    1127             :   /* 9591 */ 'd', 'c', 'l', 'z', 9, 0,
    1128             :   /* 9597 */ 'b', 'e', 'q', 'z', 9, 0,
    1129             :   /* 9603 */ 's', 'e', 'l', 'e', 'q', 'z', 9, 0,
    1130             :   /* 9611 */ 'b', 't', 'e', 'q', 'z', 9, 0,
    1131             :   /* 9618 */ 'b', 'g', 't', 'z', 9, 0,
    1132             :   /* 9624 */ 'b', 'l', 't', 'z', 9, 0,
    1133             :   /* 9630 */ 'm', 'o', 'v', 'z', 9, 0,
    1134             :   /* 9636 */ 's', 'e', 'b', 9, 32, 0,
    1135             :   /* 9642 */ 'j', 'r', 'c', 9, 32, 0,
    1136             :   /* 9648 */ 's', 'e', 'h', 9, 32, 0,
    1137             :   /* 9654 */ 'd', 'd', 'i', 'v', 'u', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0,
    1138             :   /* 9668 */ 'd', 'd', 'i', 'v', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0,
    1139             :   /* 9681 */ 'a', 'd', 'd', 'i', 'u', 9, '$', 's', 'p', ',', 32, 0,
    1140             :   /* 9693 */ 's', 'y', 'n', 'c', 32, 0,
    1141             :   /* 9699 */ 'l', 'd', 32, 0,
    1142             :   /* 9703 */ 9, '.', 'w', 'o', 'r', 'd', 32, 0,
    1143             :   /* 9711 */ 's', 'd', 32, 0,
    1144             :   /* 9715 */ 'd', 'i', 'n', 's', 'm', 32, 0,
    1145             :   /* 9722 */ 'd', 'e', 'x', 't', 'm', 32, 0,
    1146             :   /* 9729 */ 's', 'e', 'q', 32, 0,
    1147             :   /* 9734 */ 'd', 'i', 'n', 's', 32, 0,
    1148             :   /* 9740 */ 'd', 'e', 'x', 't', 32, 0,
    1149             :   /* 9746 */ 'd', 'i', 'n', 's', 'u', 32, 0,
    1150             :   /* 9753 */ 'd', 'e', 'x', 't', 'u', 32, 0,
    1151             :   /* 9760 */ 'b', 'c', '1', 'n', 'e', 'z', 32, 0,
    1152             :   /* 9768 */ 'b', 'c', '2', 'n', 'e', 'z', 32, 0,
    1153             :   /* 9776 */ 'b', 'c', '1', 'e', 'q', 'z', 32, 0,
    1154             :   /* 9784 */ 'b', 'c', '2', 'e', 'q', 'z', 32, 0,
    1155             :   /* 9792 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
    1156             :   /* 9823 */ 'c', '.', 0,
    1157             :   /* 9826 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
    1158             :   /* 9851 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
    1159             :   /* 9874 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
    1160             :   /* 9897 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
    1161             :   /* 9919 */ 'b', 'r', 'e', 'a', 'k', 32, '0', 0,
    1162             :   /* 9927 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
    1163             :   /* 9940 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
    1164             :   /* 9947 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
    1165             :   /* 9957 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
    1166             :   /* 9972 */ 'j', 'r', 'c', 9, 32, '$', 'r', 'a', 0,
    1167             :   /* 9981 */ 'j', 'r', 9, 32, '$', 'r', 'a', 0,
    1168             :   /* 9989 */ 'e', 'h', 'b', 0,
    1169             :   /* 9993 */ 'e', 'r', 'e', 't', 'n', 'c', 0,
    1170             :   /* 10000 */ 'p', 'a', 'u', 's', 'e', 0,
    1171             :   /* 10006 */ 't', 'l', 'b', 'i', 'n', 'v', 'f', 0,
    1172             :   /* 10014 */ 't', 'l', 'b', 'w', 'i', 0,
    1173             :   /* 10020 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
    1174             :   /* 10034 */ 'f', 'o', 'o', 0,
    1175             :   /* 10038 */ 't', 'l', 'b', 'p', 0,
    1176             :   /* 10043 */ 's', 's', 'n', 'o', 'p', 0,
    1177             :   /* 10049 */ 't', 'l', 'b', 'r', 0,
    1178             :   /* 10054 */ 't', 'l', 'b', 'w', 'r', 0,
    1179             :   /* 10060 */ 'd', 'e', 'r', 'e', 't', 0,
    1180             :   /* 10066 */ 'w', 'a', 'i', 't', 0,
    1181             :   /* 10071 */ 't', 'l', 'b', 'i', 'n', 'v', 0,
    1182             :   };
    1183             : 
    1184             :   static const uint32_t OpInfo0[] = {
    1185             :     0U, // PHI
    1186             :     0U, // INLINEASM
    1187             :     0U, // CFI_INSTRUCTION
    1188             :     0U, // EH_LABEL
    1189             :     0U, // GC_LABEL
    1190             :     0U, // ANNOTATION_LABEL
    1191             :     0U, // KILL
    1192             :     0U, // EXTRACT_SUBREG
    1193             :     0U, // INSERT_SUBREG
    1194             :     0U, // IMPLICIT_DEF
    1195             :     0U, // SUBREG_TO_REG
    1196             :     0U, // COPY_TO_REGCLASS
    1197             :     9948U,      // DBG_VALUE
    1198             :     0U, // REG_SEQUENCE
    1199             :     0U, // COPY
    1200             :     9941U,      // BUNDLE
    1201             :     9958U,      // LIFETIME_START
    1202             :     9928U,      // LIFETIME_END
    1203             :     0U, // STACKMAP
    1204             :     10021U,     // FENTRY_CALL
    1205             :     0U, // PATCHPOINT
    1206             :     0U, // LOAD_STACK_GUARD
    1207             :     0U, // STATEPOINT
    1208             :     0U, // LOCAL_ESCAPE
    1209             :     0U, // FAULTING_OP
    1210             :     0U, // PATCHABLE_OP
    1211             :     9852U,      // PATCHABLE_FUNCTION_ENTER
    1212             :     9793U,      // PATCHABLE_RET
    1213             :     9898U,      // PATCHABLE_FUNCTION_EXIT
    1214             :     9875U,      // PATCHABLE_TAIL_CALL
    1215             :     9827U,      // PATCHABLE_EVENT_CALL
    1216             :     0U, // G_ADD
    1217             :     0U, // G_SUB
    1218             :     0U, // G_MUL
    1219             :     0U, // G_SDIV
    1220             :     0U, // G_UDIV
    1221             :     0U, // G_SREM
    1222             :     0U, // G_UREM
    1223             :     0U, // G_AND
    1224             :     0U, // G_OR
    1225             :     0U, // G_XOR
    1226             :     0U, // G_IMPLICIT_DEF
    1227             :     0U, // G_PHI
    1228             :     0U, // G_FRAME_INDEX
    1229             :     0U, // G_GLOBAL_VALUE
    1230             :     0U, // G_EXTRACT
    1231             :     0U, // G_UNMERGE_VALUES
    1232             :     0U, // G_INSERT
    1233             :     0U, // G_MERGE_VALUES
    1234             :     0U, // G_PTRTOINT
    1235             :     0U, // G_INTTOPTR
    1236             :     0U, // G_BITCAST
    1237             :     0U, // G_LOAD
    1238             :     0U, // G_STORE
    1239             :     0U, // G_BRCOND
    1240             :     0U, // G_BRINDIRECT
    1241             :     0U, // G_INTRINSIC
    1242             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
    1243             :     0U, // G_ANYEXT
    1244             :     0U, // G_TRUNC
    1245             :     0U, // G_CONSTANT
    1246             :     0U, // G_FCONSTANT
    1247             :     0U, // G_VASTART
    1248             :     0U, // G_VAARG
    1249             :     0U, // G_SEXT
    1250             :     0U, // G_ZEXT
    1251             :     0U, // G_SHL
    1252             :     0U, // G_LSHR
    1253             :     0U, // G_ASHR
    1254             :     0U, // G_ICMP
    1255             :     0U, // G_FCMP
    1256             :     0U, // G_SELECT
    1257             :     0U, // G_UADDE
    1258             :     0U, // G_USUBE
    1259             :     0U, // G_SADDO
    1260             :     0U, // G_SSUBO
    1261             :     0U, // G_UMULO
    1262             :     0U, // G_SMULO
    1263             :     0U, // G_UMULH
    1264             :     0U, // G_SMULH
    1265             :     0U, // G_FADD
    1266             :     0U, // G_FSUB
    1267             :     0U, // G_FMUL
    1268             :     0U, // G_FMA
    1269             :     0U, // G_FDIV
    1270             :     0U, // G_FREM
    1271             :     0U, // G_FPOW
    1272             :     0U, // G_FEXP
    1273             :     0U, // G_FEXP2
    1274             :     0U, // G_FLOG
    1275             :     0U, // G_FLOG2
    1276             :     0U, // G_FNEG
    1277             :     0U, // G_FPEXT
    1278             :     0U, // G_FPTRUNC
    1279             :     0U, // G_FPTOSI
    1280             :     0U, // G_FPTOUI
    1281             :     0U, // G_SITOFP
    1282             :     0U, // G_UITOFP
    1283             :     0U, // G_GEP
    1284             :     0U, // G_PTR_MASK
    1285             :     0U, // G_BR
    1286             :     0U, // G_INSERT_VECTOR_ELT
    1287             :     0U, // G_EXTRACT_VECTOR_ELT
    1288             :     0U, // G_SHUFFLE_VECTOR
    1289             :     23787U,     // ABSMacro
    1290             :     21932U,     // ABSQ_S_PH
    1291             :     21932U,     // ABSQ_S_PH_MM
    1292             :     18135U,     // ABSQ_S_QB
    1293             :     18135U,     // ABSQ_S_QB_MMR2
    1294             :     25284U,     // ABSQ_S_W
    1295             :     25284U,     // ABSQ_S_W_MM
    1296             :     19810U,     // ABS_D_MMR6
    1297             :     23566U,     // ABS_S_MMR6
    1298             :     268455889U, // ADD
    1299             :     18421U,     // ADDIUPC
    1300             :     18421U,     // ADDIUPC_MM
    1301             :     18421U,     // ADDIUPC_MMR6
    1302             :     22836U,     // ADDIUR1SP_MM
    1303             :     268452194U, // ADDIUR2_MM
    1304             :     8683907U,   // ADDIUS5_MM
    1305             :     547185U,    // ADDIUSP_MM
    1306             :     268459442U, // ADDIU_MMR6
    1307             :     268457193U, // ADDQH_PH
    1308             :     268457193U, // ADDQH_PH_MMR2
    1309             :     268457310U, // ADDQH_R_PH
    1310             :     268457310U, // ADDQH_R_PH_MMR2
    1311             :     268460415U, // ADDQH_R_W
    1312             :     268460415U, // ADDQH_R_W_MMR2
    1313             :     268460018U, // ADDQH_W
    1314             :     268460018U, // ADDQH_W_MMR2
    1315             :     268457267U, // ADDQ_PH
    1316             :     268457267U, // ADDQ_PH_MM
    1317             :     268457366U, // ADDQ_S_PH
    1318             :     268457366U, // ADDQ_S_PH_MM
    1319             :     268460720U, // ADDQ_S_W
    1320             :     268460720U, // ADDQ_S_W_MM
    1321             :     268453917U, // ADDSC
    1322             :     268453917U, // ADDSC_MM
    1323             :     268452558U, // ADDS_A_B
    1324             :     268454078U, // ADDS_A_D
    1325             :     268456137U, // ADDS_A_H
    1326             :     268459726U, // ADDS_A_W
    1327             :     268453026U, // ADDS_S_B
    1328             :     268455176U, // ADDS_S_D
    1329             :     268456694U, // ADDS_S_H
    1330             :     268460770U, // ADDS_S_W
    1331             :     268453241U, // ADDS_U_B
    1332             :     268455643U, // ADDS_U_D
    1333             :     268456972U, // ADDS_U_H
    1334             :     268461188U, // ADDS_U_W
    1335             :     268452398U, // ADDU16_MM
    1336             :     268452398U, // ADDU16_MMR6
    1337             :     268453459U, // ADDUH_QB
    1338             :     268453459U, // ADDUH_QB_MMR2
    1339             :     268453567U, // ADDUH_R_QB
    1340             :     268453567U, // ADDUH_R_QB_MMR2
    1341             :     268459383U, // ADDU_MMR6
    1342             :     268457465U, // ADDU_PH
    1343             :     268457465U, // ADDU_PH_MMR2
    1344             :     268453672U, // ADDU_QB
    1345             :     268453672U, // ADDU_QB_MM
    1346             :     268457410U, // ADDU_S_PH
    1347             :     268457410U, // ADDU_S_PH_MMR2
    1348             :     268453613U, // ADDU_S_QB
    1349             :     268453613U, // ADDU_S_QB_MM
    1350             :     268452807U, // ADDVI_B
    1351             :     268454598U, // ADDVI_D
    1352             :     268456353U, // ADDVI_H
    1353             :     268460151U, // ADDVI_W
    1354             :     268453319U, // ADDV_B
    1355             :     268455733U, // ADDV_D
    1356             :     268457050U, // ADDV_H
    1357             :     268461288U, // ADDV_W
    1358             :     268453956U, // ADDWC
    1359             :     268453956U, // ADDWC_MM
    1360             :     268452540U, // ADD_A_B
    1361             :     268454059U, // ADD_A_D
    1362             :     268456119U, // ADD_A_H
    1363             :     268459707U, // ADD_A_W
    1364             :     268455889U, // ADD_MM
    1365             :     268455889U, // ADD_MMR6
    1366             :     268457686U, // ADDi
    1367             :     268457686U, // ADDi_MM
    1368             :     268459442U, // ADDiu
    1369             :     268459442U, // ADDiu_MM
    1370             :     268459383U, // ADDu
    1371             :     268459383U, // ADDu_MM
    1372             :     0U, // ADJCALLSTACKDOWN
    1373             :     0U, // ADJCALLSTACKUP
    1374             :     268458188U, // ALIGN
    1375             :     268458188U, // ALIGN_MMR6
    1376             :     18413U,     // ALUIPC
    1377             :     18413U,     // ALUIPC_MMR6
    1378             :     268455918U, // AND
    1379             :     9224625U,   // AND16_MM
    1380             :     9224625U,   // AND16_MMR6
    1381             :     268455918U, // AND64
    1382             :     268452294U, // ANDI16_MM
    1383             :     268452294U, // ANDI16_MMR6
    1384             :     268452666U, // ANDI_B
    1385             :     268457692U, // ANDI_MMR6
    1386             :     268455918U, // AND_MM
    1387             :     268455918U, // AND_MMR6
    1388             :     268459551U, // AND_V
    1389             :     0U, // AND_V_D_PSEUDO
    1390             :     0U, // AND_V_H_PSEUDO
    1391             :     0U, // AND_V_W_PSEUDO
    1392             :     268457692U, // ANDi
    1393             :     268457692U, // ANDi64
    1394             :     268457692U, // ANDi_MM
    1395             :     268455932U, // APPEND
    1396             :     268455932U, // APPEND_MMR2
    1397             :     268452920U, // ASUB_S_B
    1398             :     268455006U, // ASUB_S_D
    1399             :     268456526U, // ASUB_S_H
    1400             :     268460550U, // ASUB_S_W
    1401             :     268453135U, // ASUB_U_B
    1402             :     268455473U, // ASUB_U_D
    1403             :     268456814U, // ASUB_U_H
    1404             :     268461018U, // ASUB_U_W
    1405             :     0U, // ATOMIC_CMP_SWAP_I16
    1406             :     0U, // ATOMIC_CMP_SWAP_I32
    1407             :     0U, // ATOMIC_CMP_SWAP_I64
    1408             :     0U, // ATOMIC_CMP_SWAP_I8
    1409             :     0U, // ATOMIC_LOAD_ADD_I16
    1410             :     0U, // ATOMIC_LOAD_ADD_I32
    1411             :     0U, // ATOMIC_LOAD_ADD_I64
    1412             :     0U, // ATOMIC_LOAD_ADD_I8
    1413             :     0U, // ATOMIC_LOAD_AND_I16
    1414             :     0U, // ATOMIC_LOAD_AND_I32
    1415             :     0U, // ATOMIC_LOAD_AND_I64
    1416             :     0U, // ATOMIC_LOAD_AND_I8
    1417             :     0U, // ATOMIC_LOAD_NAND_I16
    1418             :     0U, // ATOMIC_LOAD_NAND_I32
    1419             :     0U, // ATOMIC_LOAD_NAND_I64
    1420             :     0U, // ATOMIC_LOAD_NAND_I8
    1421             :     0U, // ATOMIC_LOAD_OR_I16
    1422             :     0U, // ATOMIC_LOAD_OR_I32
    1423             :     0U, // ATOMIC_LOAD_OR_I64
    1424             :     0U, // ATOMIC_LOAD_OR_I8
    1425             :     0U, // ATOMIC_LOAD_SUB_I16
    1426             :     0U, // ATOMIC_LOAD_SUB_I32
    1427             :     0U, // ATOMIC_LOAD_SUB_I64
    1428             :     0U, // ATOMIC_LOAD_SUB_I8
    1429             :     0U, // ATOMIC_LOAD_XOR_I16
    1430             :     0U, // ATOMIC_LOAD_XOR_I32
    1431             :     0U, // ATOMIC_LOAD_XOR_I64
    1432             :     0U, // ATOMIC_LOAD_XOR_I8
    1433             :     0U, // ATOMIC_SWAP_I16
    1434             :     0U, // ATOMIC_SWAP_I32
    1435             :     0U, // ATOMIC_SWAP_I64
    1436             :     0U, // ATOMIC_SWAP_I8
    1437             :     268457796U, // AUI
    1438             :     18406U,     // AUIPC
    1439             :     18406U,     // AUIPC_MMR6
    1440             :     268457796U, // AUI_MMR6
    1441             :     268453006U, // AVER_S_B
    1442             :     268455156U, // AVER_S_D
    1443             :     268456664U, // AVER_S_H
    1444             :     268460750U, // AVER_S_W
    1445             :     268453221U, // AVER_U_B
    1446             :     268455623U, // AVER_U_D
    1447             :     268456952U, // AVER_U_H
    1448             :     268461168U, // AVER_U_W
    1449             :     268452948U, // AVE_S_B
    1450             :     268455088U, // AVE_S_D
    1451             :     268456596U, // AVE_S_H
    1452             :     268460632U, // AVE_S_W
    1453             :     268453163U, // AVE_U_B
    1454             :     268455555U, // AVE_U_D
    1455             :     268456884U, // AVE_U_H
    1456             :     268461100U, // AVE_U_W
    1457             :     23986U,     // AddiuRxImmX16
    1458             :     1072562U,   // AddiuRxPcImmX16
    1459             :     553672114U, // AddiuRxRxImm16
    1460             :     16801202U,  // AddiuRxRxImmX16
    1461             :     25189810U,  // AddiuRxRyOffMemX16
    1462             :     1336786U,   // AddiuSpImm16
    1463             :     550354U,    // AddiuSpImmX16
    1464             :     268459383U, // AdduRxRyRz16
    1465             :     16797678U,  // AndRxRxRy16
    1466             :     0U, // B
    1467             :     541069U,    // B16_MM
    1468             :     268459382U, // BADDu
    1469             :     546672U,    // BAL
    1470             :     542615U,    // BALC
    1471             :     542615U,    // BALC_MMR6
    1472             :     268458187U, // BALIGN
    1473             :     268458187U, // BALIGN_MMR2
    1474             :     0U, // BAL_BR
    1475             :     33570871U,  // BBIT0
    1476             :     33571003U,  // BBIT032
    1477             :     33570996U,  // BBIT1
    1478             :     33571012U,  // BBIT132
    1479             :     542594U,    // BC
    1480             :     541074U,    // BC16_MMR6
    1481             :     26161U,     // BC1EQZ
    1482             :     18546U,     // BC1EQZC_MMR6
    1483             :     20640U,     // BC1F
    1484             :     22509U,     // BC1FL
    1485             :     20640U,     // BC1F_MM
    1486             :     26145U,     // BC1NEZ
    1487             :     18521U,     // BC1NEZC_MMR6
    1488             :     23841U,     // BC1T
    1489             :     22623U,     // BC1TL
    1490             :     23841U,     // BC1T_MM
    1491             :     26169U,     // BC2EQZ
    1492             :     18555U,     // BC2EQZC_MMR6
    1493             :     26153U,     // BC2NEZ
    1494             :     18530U,     // BC2NEZC_MMR6
    1495             :     268452735U, // BCLRI_B
    1496             :     268454542U, // BCLRI_D
    1497             :     268456297U, // BCLRI_H
    1498             :     268460095U, // BCLRI_W
    1499             :     268452887U, // BCLR_B
    1500             :     268454930U, // BCLR_D
    1501             :     268456493U, // BCLR_H
    1502             :     268460466U, // BCLR_W
    1503             :     542594U,    // BC_MMR6
    1504             :     268458399U, // BEQ
    1505             :     268458399U, // BEQ64
    1506             :     268453899U, // BEQC
    1507             :     268453899U, // BEQC64
    1508             :     268453899U, // BEQC_MMR6
    1509             :     268458067U, // BEQL
    1510             :     268458067U, // BEQLImmMacro
    1511             :     16977U,     // BEQZ16_MM
    1512             :     18367U,     // BEQZALC
    1513             :     18367U,     // BEQZALC_MMR6
    1514             :     18564U,     // BEQZC
    1515             :     16808U,     // BEQZC16_MMR6
    1516             :     18564U,     // BEQZC64
    1517             :     18564U,     // BEQZC_MM
    1518             :     18564U,     // BEQZC_MMR6
    1519             :     268458399U, // BEQ_MM
    1520             :     268455980U, // BGE
    1521             :     268453766U, // BGEC
    1522             :     268453766U, // BGEC64
    1523             :     268453766U, // BGEC_MMR6
    1524             :     268455980U, // BGEImmMacro
    1525             :     268457947U, // BGEL
    1526             :     268457947U, // BGELImmMacro
    1527             :     268459410U, // BGEU
    1528             :     268453930U, // BGEUC
    1529             :     268453930U, // BGEUC64
    1530             :     268453930U, // BGEUC_MMR6
    1531             :     268459410U, // BGEUImmMacro
    1532             :     268458098U, // BGEUL
    1533             :     268458098U, // BGEULImmMacro
    1534             :     25943U,     // BGEZ
    1535             :     25943U,     // BGEZ64
    1536             :     22394U,     // BGEZAL
    1537             :     18340U,     // BGEZALC
    1538             :     18340U,     // BGEZALC_MMR6
    1539             :     22581U,     // BGEZALL
    1540             :     23798U,     // BGEZALS_MM
    1541             :     22394U,     // BGEZAL_MM
    1542             :     18507U,     // BGEZC
    1543             :     18507U,     // BGEZC64
    1544             :     18507U,     // BGEZC_MMR6
    1545             :     22686U,     // BGEZL
    1546             :     25943U,     // BGEZ_MM
    1547             :     268459303U, // BGT
    1548             :     268459303U, // BGTImmMacro
    1549             :     268458086U, // BGTL
    1550             :     268458086U, // BGTLImmMacro
    1551             :     268459500U, // BGTU
    1552             :     268459500U, // BGTUImmMacro
    1553             :     268458118U, // BGTUL
    1554             :     268458118U, // BGTULImmMacro
    1555             :     26003U,     // BGTZ
    1556             :     26003U,     // BGTZ64
    1557             :     18376U,     // BGTZALC
    1558             :     18376U,     // BGTZALC_MMR6
    1559             :     18571U,     // BGTZC
    1560             :     18571U,     // BGTZC64
    1561             :     18571U,     // BGTZC_MMR6
    1562             :     22700U,     // BGTZL
    1563             :     26003U,     // BGTZ_MM
    1564             :     285229924U, // BINSLI_B
    1565             :     285231731U, // BINSLI_D
    1566             :     285233486U, // BINSLI_H
    1567             :     285237284U, // BINSLI_W
    1568             :     285230071U, // BINSL_B
    1569             :     285231931U, // BINSL_D
    1570             :     285233600U, // BINSL_H
    1571             :     285237442U, // BINSL_W
    1572             :     285229985U, // BINSRI_B
    1573             :     285231776U, // BINSRI_D
    1574             :     285233531U, // BINSRI_H
    1575             :     285237329U, // BINSRI_W
    1576             :     285230119U, // BINSR_B
    1577             :     285232196U, // BINSR_D
    1578             :     285233725U, // BINSR_H
    1579             :     285237732U, // BINSR_W
    1580             :     24167U,     // BITREV
    1581             :     24167U,     // BITREV_MM
    1582             :     22786U,     // BITSWAP
    1583             :     22786U,     // BITSWAP_MMR6
    1584             :     268456007U, // BLE
    1585             :     268456007U, // BLEImmMacro
    1586             :     268457953U, // BLEL
    1587             :     268457953U, // BLELImmMacro
    1588             :     268459422U, // BLEU
    1589             :     268459422U, // BLEUImmMacro
    1590             :     268458105U, // BLEUL
    1591             :     268458105U, // BLEULImmMacro
    1592             :     25949U,     // BLEZ
    1593             :     25949U,     // BLEZ64
    1594             :     18349U,     // BLEZALC
    1595             :     18349U,     // BLEZALC_MMR6
    1596             :     18514U,     // BLEZC
    1597             :     18514U,     // BLEZC64
    1598             :     18514U,     // BLEZC_MMR6
    1599             :     22693U,     // BLEZL
    1600             :     25949U,     // BLEZ_MM
    1601             :     268459314U, // BLT
    1602             :     268453924U, // BLTC
    1603             :     268453924U, // BLTC64
    1604             :     268453924U, // BLTC_MMR6
    1605             :     268459314U, // BLTImmMacro
    1606             :     268458092U, // BLTL
    1607             :     268458092U, // BLTLImmMacro
    1608             :     268459506U, // BLTU
    1609             :     268453937U, // BLTUC
    1610             :     268453937U, // BLTUC64
    1611             :     268453937U, // BLTUC_MMR6
    1612             :     268459506U, // BLTUImmMacro
    1613             :     268458125U, // BLTUL
    1614             :     268458125U, // BLTULImmMacro
    1615             :     26009U,     // BLTZ
    1616             :     26009U,     // BLTZ64
    1617             :     22402U,     // BLTZAL
    1618             :     18385U,     // BLTZALC
    1619             :     18385U,     // BLTZALC_MMR6
    1620             :     22590U,     // BLTZALL
    1621             :     23807U,     // BLTZALS_MM
    1622             :     22402U,     // BLTZAL_MM
    1623             :     18578U,     // BLTZC
    1624             :     18578U,     // BLTZC64
    1625             :     18578U,     // BLTZC_MMR6
    1626             :     22707U,     // BLTZL
    1627             :     26009U,     // BLTZ_MM
    1628             :     285230040U, // BMNZI_B
    1629             :     285236824U, // BMNZ_V
    1630             :     285230032U, // BMZI_B
    1631             :     285236810U, // BMZ_V
    1632             :     268456029U, // BNE
    1633             :     268456029U, // BNE64
    1634             :     268453772U, // BNEC
    1635             :     268453772U, // BNEC64
    1636             :     268453772U, // BNEC_MMR6
    1637             :     268452674U, // BNEGI_B
    1638             :     268454490U, // BNEGI_D
    1639             :     268456245U, // BNEGI_H
    1640             :     268460043U, // BNEGI_W
    1641             :     268452642U, // BNEG_B
    1642             :     268454466U, // BNEG_D
    1643             :     268456221U, // BNEG_H
    1644             :     268459938U, // BNEG_W
    1645             :     268457959U, // BNEL
    1646             :     268457959U, // BNELImmMacro
    1647             :     16969U,     // BNEZ16_MM
    1648             :     18358U,     // BNEZALC
    1649             :     18358U,     // BNEZALC_MMR6
    1650             :     18539U,     // BNEZC
    1651             :     16799U,     // BNEZC16_MMR6
    1652             :     18539U,     // BNEZC64
    1653             :     18539U,     // BNEZC_MM
    1654             :     18539U,     // BNEZC_MMR6
    1655             :     268456029U, // BNE_MM
    1656             :     268453944U, // BNVC
    1657             :     268453944U, // BNVC_MMR6
    1658             :     17903U,     // BNZ_B
    1659             :     20402U,     // BNZ_D
    1660             :     21634U,     // BNZ_H
    1661             :     24145U,     // BNZ_V
    1662             :     25897U,     // BNZ_W
    1663             :     268453950U, // BOVC
    1664             :     268453950U, // BOVC_MMR6
    1665             :     540885U,    // BPOSGE32
    1666             :     542583U,    // BPOSGE32C_MMR3
    1667             :     540885U,    // BPOSGE32_MM
    1668             :     0U, // BPOSGE32_PSEUDO
    1669             :     42014545U,  // BREAK
    1670             :     82388U,     // BREAK16_MM
    1671             :     82388U,     // BREAK16_MMR6
    1672             :     42014545U,  // BREAK_MM
    1673             :     42014545U,  // BREAK_MMR6
    1674             :     285229899U, // BSELI_B
    1675             :     0U, // BSEL_D_PSEUDO
    1676             :     0U, // BSEL_FD_PSEUDO
    1677             :     0U, // BSEL_FW_PSEUDO
    1678             :     0U, // BSEL_H_PSEUDO
    1679             :     285236782U, // BSEL_V
    1680             :     0U, // BSEL_W_PSEUDO
    1681             :     268452789U, // BSETI_B
    1682             :     268454580U, // BSETI_D
    1683             :     268456335U, // BSETI_H
    1684             :     268460133U, // BSETI_W
    1685             :     268453103U, // BSET_B
    1686             :     268455292U, // BSET_D
    1687             :     268456782U, // BSET_H
    1688             :     268460924U, // BSET_W
    1689             :     17897U,     // BZ_B
    1690             :     20386U,     // BZ_D
    1691             :     21628U,     // BZ_H
    1692             :     24132U,     // BZ_V
    1693             :     25891U,     // BZ_W
    1694             :     541378U,    // B_MMR6_Pseudo
    1695             :     541378U,    // B_MM_Pseudo
    1696             :     268458399U, // BeqImm
    1697             :     805332350U, // BeqzRxImm16
    1698             :     25982U,     // BeqzRxImmX16
    1699             :     1327810U,   // Bimm16
    1700             :     541378U,    // BimmX16
    1701             :     268456029U, // BneImm
    1702             :     805332323U, // BnezRxImm16
    1703             :     25955U,     // BnezRxImmX16
    1704             :     9920U,      // Break16
    1705             :     1598860U,   // Bteqz16
    1706             :     1073764649U,        // BteqzT8CmpX16
    1707             :     1073764121U,        // BteqzT8CmpiX16
    1708             :     1073765687U,        // BteqzT8SltX16
    1709             :     1073764151U,        // BteqzT8SltiX16
    1710             :     1073765824U,        // BteqzT8SltiuX16
    1711             :     1073765880U,        // BteqzT8SltuX16
    1712             :     550284U,    // BteqzX16
    1713             :     1598833U,   // Btnez16
    1714             :     1342200105U,        // BtnezT8CmpX16
    1715             :     1342199577U,        // BtnezT8CmpiX16
    1716             :     1342201143U,        // BtnezT8SltX16
    1717             :     1342199607U,        // BtnezT8SltiX16
    1718             :     1342201280U,        // BtnezT8SltiuX16
    1719             :     1342201336U,        // BtnezT8SltuX16
    1720             :     550257U,    // BtnezX16
    1721             :     0U, // BuildPairF64
    1722             :     0U, // BuildPairF64_64
    1723             :     1937462U,   // CACHE
    1724             :     1937437U,   // CACHEE
    1725             :     1937437U,   // CACHEE_MM
    1726             :     1937437U,   // CACHEE_MMR6
    1727             :     1937462U,   // CACHE_MM
    1728             :     1937462U,   // CACHE_MMR6
    1729             :     1937462U,   // CACHE_R6
    1730             :     19173U,     // CEIL_L_D64
    1731             :     19173U,     // CEIL_L_D_MMR6
    1732             :     23390U,     // CEIL_L_S
    1733             :     23390U,     // CEIL_L_S_MMR6
    1734             :     20348U,     // CEIL_W_D32
    1735             :     20348U,     // CEIL_W_D64
    1736             :     20348U,     // CEIL_W_D_MMR6
    1737             :     20348U,     // CEIL_W_MM
    1738             :     23722U,     // CEIL_W_S
    1739             :     23722U,     // CEIL_W_S_MM
    1740             :     23722U,     // CEIL_W_S_MMR6
    1741             :     268452718U, // CEQI_B
    1742             :     268454525U, // CEQI_D
    1743             :     268456280U, // CEQI_H
    1744             :     268460078U, // CEQI_W
    1745             :     268452872U, // CEQ_B
    1746             :     268454837U, // CEQ_D
    1747             :     268456471U, // CEQ_H
    1748             :     268460354U, // CEQ_W
    1749             :     16458U,     // CFC1
    1750             :     16458U,     // CFC1_MM
    1751             :     16674U,     // CFC2_MM
    1752             :     17068U,     // CFCMSA
    1753             :     268459272U, // CINS
    1754             :     268452102U, // CINS32
    1755             :     268459272U, // CINS64_32
    1756             :     268459272U, // CINS_i32
    1757             :     19818U,     // CLASS_D
    1758             :     19818U,     // CLASS_D_MMR6
    1759             :     23573U,     // CLASS_S
    1760             :     23573U,     // CLASS_S_MMR6
    1761             :     268452957U, // CLEI_S_B
    1762             :     268455097U, // CLEI_S_D
    1763             :     268456605U, // CLEI_S_H
    1764             :     268460641U, // CLEI_S_W
    1765             :     268453172U, // CLEI_U_B
    1766             :     268455564U, // CLEI_U_D
    1767             :     268456893U, // CLEI_U_H
    1768             :     268461109U, // CLEI_U_W
    1769             :     268452939U, // CLE_S_B
    1770             :     268455079U, // CLE_S_D
    1771             :     268456587U, // CLE_S_H
    1772             :     268460623U, // CLE_S_W
    1773             :     268453154U, // CLE_U_B
    1774             :     268455546U, // CLE_U_D
    1775             :     268456875U, // CLE_U_H
    1776             :     268461091U, // CLE_U_W
    1777             :     22754U,     // CLO
    1778             :     22754U,     // CLO_MM
    1779             :     22754U,     // CLO_MMR6
    1780             :     22754U,     // CLO_R6
    1781             :     268452977U, // CLTI_S_B
    1782             :     268455117U, // CLTI_S_D
    1783             :     268456625U, // CLTI_S_H
    1784             :     268460661U, // CLTI_S_W
    1785             :     268453192U, // CLTI_U_B
    1786             :     268455584U, // CLTI_U_D
    1787             :     268456913U, // CLTI_U_H
    1788             :     268461129U, // CLTI_U_W
    1789             :     268453045U, // CLT_S_B
    1790             :     268455195U, // CLT_S_D
    1791             :     268456713U, // CLT_S_H
    1792             :     268460789U, // CLT_S_W
    1793             :     268453272U, // CLT_U_B
    1794             :     268455674U, // CLT_U_D
    1795             :     268457003U, // CLT_U_H
    1796             :     268461219U, // CLT_U_W
    1797             :     25977U,     // CLZ
    1798             :     25977U,     // CLZ_MM
    1799             :     25977U,     // CLZ_MMR6
    1800             :     25977U,     // CLZ_R6
    1801             :     268453505U, // CMPGDU_EQ_QB
    1802             :     268453505U, // CMPGDU_EQ_QB_MMR2
    1803             :     268453410U, // CMPGDU_LE_QB
    1804             :     268453410U, // CMPGDU_LE_QB_MMR2
    1805             :     268453624U, // CMPGDU_LT_QB
    1806             :     268453624U, // CMPGDU_LT_QB_MMR2
    1807             :     268453519U, // CMPGU_EQ_QB
    1808             :     268453519U, // CMPGU_EQ_QB_MM
    1809             :     268453424U, // CMPGU_LE_QB
    1810             :     268453424U, // CMPGU_LE_QB_MM
    1811             :     268453638U, // CMPGU_LT_QB
    1812             :     268453638U, // CMPGU_LT_QB_MM
    1813             :     18076U,     // CMPU_EQ_QB
    1814             :     18076U,     // CMPU_EQ_QB_MM
    1815             :     17981U,     // CMPU_LE_QB
    1816             :     17981U,     // CMPU_LE_QB_MM
    1817             :     18195U,     // CMPU_LT_QB
    1818             :     18195U,     // CMPU_LT_QB_MM
    1819             :     268454387U, // CMP_AF_D_MMR6
    1820             :     268458756U, // CMP_AF_S_MMR6
    1821             :     268454826U, // CMP_EQ_D
    1822             :     268454826U, // CMP_EQ_D_MMR6
    1823             :     21820U,     // CMP_EQ_PH
    1824             :     21820U,     // CMP_EQ_PH_MM
    1825             :     268458960U, // CMP_EQ_S
    1826             :     268458960U, // CMP_EQ_S_MMR6
    1827             :     268454387U, // CMP_F_D
    1828             :     268458756U, // CMP_F_S
    1829             :     268454231U, // CMP_LE_D
    1830             :     268454231U, // CMP_LE_D_MMR6
    1831             :     21716U,     // CMP_LE_PH
    1832             :     21716U,     // CMP_LE_PH_MM
    1833             :     268458677U, // CMP_LE_S
    1834             :     268458677U, // CMP_LE_S_MMR6
    1835             :     268455317U, // CMP_LT_D
    1836             :     268455317U, // CMP_LT_D_MMR6
    1837             :     21989U,     // CMP_LT_PH
    1838             :     21989U,     // CMP_LT_PH_MM
    1839             :     268459055U, // CMP_LT_S
    1840             :     268459055U, // CMP_LT_S_MMR6
    1841             :     268454405U, // CMP_SAF_D
    1842             :     268454405U, // CMP_SAF_D_MMR6
    1843             :     268458766U, // CMP_SAF_S
    1844             :     268458766U, // CMP_SAF_S_MMR6
    1845             :     268454853U, // CMP_SEQ_D
    1846             :     268454853U, // CMP_SEQ_D_MMR6
    1847             :     268458979U, // CMP_SEQ_S
    1848             :     268458979U, // CMP_SEQ_S_MMR6
    1849             :     268454268U, // CMP_SLE_D
    1850             :     268454268U, // CMP_SLE_D_MMR6
    1851             :     268458706U, // CMP_SLE_S
    1852             :     268458706U, // CMP_SLE_S_MMR6
    1853             :     268455344U, // CMP_SLT_D
    1854             :     268455344U, // CMP_SLT_D_MMR6
    1855             :     268459074U, // CMP_SLT_S
    1856             :     268459074U, // CMP_SLT_S_MMR6
    1857             :     268454901U, // CMP_SUEQ_D
    1858             :     268454901U, // CMP_SUEQ_D_MMR6
    1859             :     268459010U, // CMP_SUEQ_S
    1860             :     268459010U, // CMP_SUEQ_S_MMR6
    1861             :     268454316U, // CMP_SULE_D
    1862             :     268454316U, // CMP_SULE_D_MMR6
    1863             :     268458737U, // CMP_SULE_S
    1864             :     268458737U, // CMP_SULE_S_MMR6
    1865             :     268455392U, // CMP_SULT_D
    1866             :     268455392U, // CMP_SULT_D_MMR6
    1867             :     268459105U, // CMP_SULT_S
    1868             :     268459105U, // CMP_SULT_S_MMR6
    1869             :     268454774U, // CMP_SUN_D
    1870             :     268454774U, // CMP_SUN_D_MMR6
    1871             :     268458924U, // CMP_SUN_S
    1872             :     268458924U, // CMP_SUN_S_MMR6
    1873             :     268454881U, // CMP_UEQ_D
    1874             :     268454881U, // CMP_UEQ_D_MMR6
    1875             :     268458999U, // CMP_UEQ_S
    1876             :     268458999U, // CMP_UEQ_S_MMR6
    1877             :     268454296U, // CMP_ULE_D
    1878             :     268454296U, // CMP_ULE_D_MMR6
    1879             :     268458726U, // CMP_ULE_S
    1880             :     268458726U, // CMP_ULE_S_MMR6
    1881             :     268455372U, // CMP_ULT_D
    1882             :     268455372U, // CMP_ULT_D_MMR6
    1883             :     268459094U, // CMP_ULT_S
    1884             :     268459094U, // CMP_ULT_S_MMR6
    1885             :     268454756U, // CMP_UN_D
    1886             :     268454756U, // CMP_UN_D_MMR6
    1887             :     268458914U, // CMP_UN_S
    1888             :     268458914U, // CMP_UN_S_MMR6
    1889             :     10035U,     // CONSTPOOL_ENTRY
    1890             :     0U, // COPY_FD_PSEUDO
    1891             :     0U, // COPY_FW_PSEUDO
    1892             :     1610630364U,        // COPY_S_B
    1893             :     1610632536U,        // COPY_S_D
    1894             :     1610634043U,        // COPY_S_H
    1895             :     1610638141U,        // COPY_S_W
    1896             :     1610630579U,        // COPY_U_B
    1897             :     1610634310U,        // COPY_U_H
    1898             :     1610638548U,        // COPY_U_W
    1899             :     10518629U,  // CTC1
    1900             :     10518629U,  // CTC1_MM
    1901             :     10518845U,  // CTC2_MM
    1902             :     17076U,     // CTCMSA
    1903             :     23186U,     // CVT_D32_S
    1904             :     24330U,     // CVT_D32_W
    1905             :     24330U,     // CVT_D32_W_MM
    1906             :     22366U,     // CVT_D64_L
    1907             :     23186U,     // CVT_D64_S
    1908             :     24330U,     // CVT_D64_W
    1909             :     22366U,     // CVT_D_L_MMR6
    1910             :     23186U,     // CVT_D_S_MM
    1911             :     23186U,     // CVT_D_S_MMR6
    1912             :     24330U,     // CVT_D_W_MMR6
    1913             :     19194U,     // CVT_L_D64
    1914             :     19194U,     // CVT_L_D64_MM
    1915             :     19194U,     // CVT_L_D_MMR6
    1916             :     23411U,     // CVT_L_S
    1917             :     23411U,     // CVT_L_S_MM
    1918             :     23411U,     // CVT_L_S_MMR6
    1919             :     19541U,     // CVT_S_D32
    1920             :     19541U,     // CVT_S_D32_MM
    1921             :     19541U,     // CVT_S_D64
    1922             :     19541U,     // CVT_S_D_MMR6
    1923             :     22375U,     // CVT_S_L
    1924             :     22375U,     // CVT_S_L_MMR6
    1925             :     25085U,     // CVT_S_W
    1926             :     25085U,     // CVT_S_W_MM
    1927             :     25085U,     // CVT_S_W_MMR6
    1928             :     20369U,     // CVT_W_D32
    1929             :     20369U,     // CVT_W_D64
    1930             :     20369U,     // CVT_W_D_MMR6
    1931             :     20369U,     // CVT_W_MM
    1932             :     23743U,     // CVT_W_S
    1933             :     23743U,     // CVT_W_S_MM
    1934             :     23743U,     // CVT_W_S_MMR6
    1935             :     268454818U, // C_EQ_D32
    1936             :     268454818U, // C_EQ_D32_MM
    1937             :     268454818U, // C_EQ_D64
    1938             :     268454818U, // C_EQ_D64_MM
    1939             :     268458952U, // C_EQ_S
    1940             :     268458952U, // C_EQ_S_MM
    1941             :     268454380U, // C_F_D32
    1942             :     268454380U, // C_F_D32_MM
    1943             :     268454380U, // C_F_D64
    1944             :     268454380U, // C_F_D64_MM
    1945             :     268458749U, // C_F_S
    1946             :     268458749U, // C_F_S_MM
    1947             :     268454223U, // C_LE_D32
    1948             :     268454223U, // C_LE_D32_MM
    1949             :     268454223U, // C_LE_D64
    1950             :     268454223U, // C_LE_D64_MM
    1951             :     268458669U, // C_LE_S
    1952             :     268458669U, // C_LE_S_MM
    1953             :     268455309U, // C_LT_D32
    1954             :     268455309U, // C_LT_D32_MM
    1955             :     268455309U, // C_LT_D64
    1956             :     268455309U, // C_LT_D64_MM
    1957             :     268459047U, // C_LT_S
    1958             :     268459047U, // C_LT_S_MM
    1959             :     268454214U, // C_NGE_D32
    1960             :     268454214U, // C_NGE_D32_MM
    1961             :     268454214U, // C_NGE_D64
    1962             :     268454214U, // C_NGE_D64_MM
    1963             :     268458660U, // C_NGE_S
    1964             :     268458660U, // C_NGE_S_MM
    1965             :     268454249U, // C_NGLE_D32
    1966             :     268454249U, // C_NGLE_D32_MM
    1967             :     268454249U, // C_NGLE_D64
    1968             :     268454249U, // C_NGLE_D64_MM
    1969             :     268458687U, // C_NGLE_S
    1970             :     268458687U, // C_NGLE_S_MM
    1971             :     268454666U, // C_NGL_D32
    1972             :     268454666U, // C_NGL_D32_MM
    1973             :     268454666U, // C_NGL_D64
    1974             :     268454666U, // C_NGL_D64_MM
    1975             :     268458883U, // C_NGL_S
    1976             :     268458883U, // C_NGL_S_MM
    1977             :     268455300U, // C_NGT_D32
    1978             :     268455300U, // C_NGT_D32_MM
    1979             :     268455300U, // C_NGT_D64
    1980             :     268455300U, // C_NGT_D64_MM
    1981             :     268459038U, // C_NGT_S
    1982             :     268459038U, // C_NGT_S_MM
    1983             :     268454259U, // C_OLE_D32
    1984             :     268454259U, // C_OLE_D32_MM
    1985             :     268454259U, // C_OLE_D64
    1986             :     268454259U, // C_OLE_D64_MM
    1987             :     268458697U, // C_OLE_S
    1988             :     268458697U, // C_OLE_S_MM
    1989             :     268455335U, // C_OLT_D32
    1990             :     268455335U, // C_OLT_D32_MM
    1991             :     268455335U, // C_OLT_D64
    1992             :     268455335U, // C_OLT_D64_MM
    1993             :     268459065U, // C_OLT_S
    1994             :     268459065U, // C_OLT_S_MM
    1995             :     268454844U, // C_SEQ_D32
    1996             :     268454844U, // C_SEQ_D32_MM
    1997             :     268454844U, // C_SEQ_D64
    1998             :     268454844U, // C_SEQ_D64_MM
    1999             :     268458970U, // C_SEQ_S
    2000             :     268458970U, // C_SEQ_S_MM
    2001             :     268454450U, // C_SF_D32
    2002             :     268454450U, // C_SF_D32_MM
    2003             :     268454450U, // C_SF_D64
    2004             :     268454450U, // C_SF_D64_MM
    2005             :     268458795U, // C_SF_S
    2006             :     268458795U, // C_SF_S_MM
    2007             :     268454872U, // C_UEQ_D32
    2008             :     268454872U, // C_UEQ_D32_MM
    2009             :     268454872U, // C_UEQ_D64
    2010             :     268454872U, // C_UEQ_D64_MM
    2011             :     268458990U, // C_UEQ_S
    2012             :     268458990U, // C_UEQ_S_MM
    2013             :     268454287U, // C_ULE_D32
    2014             :     268454287U, // C_ULE_D32_MM
    2015             :     268454287U, // C_ULE_D64
    2016             :     268454287U, // C_ULE_D64_MM
    2017             :     268458717U, // C_ULE_S
    2018             :     268458717U, // C_ULE_S_MM
    2019             :     268455363U, // C_ULT_D32
    2020             :     268455363U, // C_ULT_D32_MM
    2021             :     268455363U, // C_ULT_D64
    2022             :     268455363U, // C_ULT_D64_MM
    2023             :     268459085U, // C_ULT_S
    2024             :     268459085U, // C_ULT_S_MM
    2025             :     268454748U, // C_UN_D32
    2026             :     268454748U, // C_UN_D32_MM
    2027             :     268454748U, // C_UN_D64
    2028             :     268454748U, // C_UN_D64_MM
    2029             :     268458906U, // C_UN_S
    2030             :     268458906U, // C_UN_S_MM
    2031             :     22825U,     // CmpRxRy16
    2032             :     1879070489U,        // CmpiRxImm16
    2033             :     22297U,     // CmpiRxImmX16
    2034             :     550376U,    // Constant32
    2035             :     268455888U, // DADD
    2036             :     268459441U, // DADDIU_MM64R6
    2037             :     268459389U, // DADDU_MM64R6
    2038             :     268455888U, // DADD_MM64R6
    2039             :     268457685U, // DADDi
    2040             :     268459441U, // DADDiu
    2041             :     268459389U, // DADDu
    2042             :     268457716U, // DAHI
    2043             :     2199951092U,        // DAHI_MM64R6
    2044             :     268458195U, // DALIGN
    2045             :     268458195U, // DALIGN_MM64R6
    2046             :     268457777U, // DATI
    2047             :     2199951153U,        // DATI_MM64R6
    2048             :     268457795U, // DAUI
    2049             :     268457795U, // DAUI_MM64R6
    2050             :     22785U,     // DBITSWAP
    2051             :     22785U,     // DBITSWAP_MM64R6
    2052             :     22753U,     // DCLO
    2053             :     22753U,     // DCLO_MM64R6
    2054             :     22753U,     // DCLO_R6
    2055             :     25976U,     // DCLZ
    2056             :     25976U,     // DCLZ_MM64R6
    2057             :     25976U,     // DCLZ_R6
    2058             :     268459631U, // DDIV
    2059             :     268459539U, // DDIVU
    2060             :     268459539U, // DDIVU_MM64R6
    2061             :     268459631U, // DDIV_MM64R6
    2062             :     10061U,     // DERET
    2063             :     10061U,     // DERET_MM
    2064             :     10061U,     // DERET_MMR6
    2065             :     268461581U, // DEXT
    2066             :     268461581U, // DEXT64_32
    2067             :     268461563U, // DEXTM
    2068             :     268458170U, // DEXTM_MM64R6
    2069             :     268461594U, // DEXTU
    2070             :     268459532U, // DEXTU_MM64R6
    2071             :     268459357U, // DEXT_MM64R6
    2072             :     546520U,    // DI
    2073             :     268461575U, // DINS
    2074             :     268461556U, // DINSM
    2075             :     268461556U, // DINSM_MM64R6
    2076             :     268461587U, // DINSU
    2077             :     268461587U, // DINSU_MM64R6
    2078             :     268461575U, // DINS_MM64R6
    2079             :     268459632U, // DIV
    2080             :     268459540U, // DIVU
    2081             :     268459540U, // DIVU_MMR6
    2082             :     268459632U, // DIV_MMR6
    2083             :     268453066U, // DIV_S_B
    2084             :     268455238U, // DIV_S_D
    2085             :     268456734U, // DIV_S_H
    2086             :     268460832U, // DIV_S_W
    2087             :     268453281U, // DIV_U_B
    2088             :     268455705U, // DIV_U_D
    2089             :     268457012U, // DIV_U_H
    2090             :     268461250U, // DIV_U_W
    2091             :     546520U,    // DI_MM
    2092             :     546520U,    // DI_MMR6
    2093             :     268452518U, // DLSA
    2094             :     2466546342U,        // DLSA_MM64R6
    2095             :     268452518U, // DLSA_R6
    2096             :     268451849U, // DMFC0
    2097             :     268451849U, // DMFC0_MM64R6
    2098             :     16464U,     // DMFC1
    2099             :     16464U,     // DMFC1_MM64R6
    2100             :     268452136U, // DMFC2
    2101             :     16680U,     // DMFC2_MM64R6
    2102             :     58736936U,  // DMFC2_OCTEON
    2103             :     268455940U, // DMOD
    2104             :     268459403U, // DMODU
    2105             :     268459403U, // DMODU_MM64R6
    2106             :     268455940U, // DMOD_MM64R6
    2107             :     548168U,    // DMT
    2108             :     2736816158U,        // DMTC0
    2109             :     2736816158U,        // DMTC0_MM64R6
    2110             :     10518635U,  // DMTC1
    2111             :     10518635U,  // DMTC1_MM64R6
    2112             :     2736816451U,        // DMTC2
    2113             :     10518851U,  // DMTC2_MM64R6
    2114             :     58736963U,  // DMTC2_OCTEON
    2115             :     268457672U, // DMUH
    2116             :     268459434U, // DMUHU
    2117             :     268459434U, // DMUHU_MM64R6
    2118             :     268457672U, // DMUH_MM64R6
    2119             :     268458112U, // DMUL
    2120             :     268458112U, // DMULImmMacro
    2121             :     268458112U, // DMULMacro
    2122             :     268458234U, // DMULOMacro
    2123             :     268459492U, // DMULOUMacro
    2124             :     23873U,     // DMULT
    2125             :     24068U,     // DMULTu
    2126             :     268459478U, // DMULU
    2127             :     268459478U, // DMULU_MM64R6
    2128             :     268458112U, // DMUL_MM64R6
    2129             :     268458112U, // DMUL_R6
    2130             :     268455146U, // DOTP_S_D
    2131             :     268456654U, // DOTP_S_H
    2132             :     268460700U, // DOTP_S_W
    2133             :     268455613U, // DOTP_U_D
    2134             :     268456942U, // DOTP_U_H
    2135             :     268461158U, // DOTP_U_W
    2136             :     285232275U, // DPADD_S_D
    2137             :     285233783U, // DPADD_S_H
    2138             :     285237819U, // DPADD_S_W
    2139             :     285232742U, // DPADD_U_D
    2140             :     285234071U, // DPADD_U_H
    2141             :     285238287U, // DPADD_U_W
    2142             :     268457524U, // DPAQX_SA_W_PH
    2143             :     268457524U, // DPAQX_SA_W_PH_MMR2
    2144             :     268457607U, // DPAQX_S_W_PH
    2145             :     268457607U, // DPAQX_S_W_PH_MMR2
    2146             :     268460160U, // DPAQ_SA_L_W
    2147             :     268460160U, // DPAQ_SA_L_W_MM
    2148             :     268457566U, // DPAQ_S_W_PH
    2149             :     268457566U, // DPAQ_S_W_PH_MM
    2150             :     268457866U, // DPAU_H_QBL
    2151             :     268457866U, // DPAU_H_QBL_MM
    2152             :     268458414U, // DPAU_H_QBR
    2153             :     268458414U, // DPAU_H_QBR_MM
    2154             :     268457645U, // DPAX_W_PH
    2155             :     268457645U, // DPAX_W_PH_MMR2
    2156             :     268457514U, // DPA_W_PH
    2157             :     268457514U, // DPA_W_PH_MMR2
    2158             :     22830U,     // DPOP
    2159             :     268457539U, // DPSQX_SA_W_PH
    2160             :     268457539U, // DPSQX_SA_W_PH_MMR2
    2161             :     268457621U, // DPSQX_S_W_PH
    2162             :     268457621U, // DPSQX_S_W_PH_MMR2
    2163             :     268460173U, // DPSQ_SA_L_W
    2164             :     268460173U, // DPSQ_SA_L_W_MM
    2165             :     268457594U, // DPSQ_S_W_PH
    2166             :     268457594U, // DPSQ_S_W_PH_MM
    2167             :     285232242U, // DPSUB_S_D
    2168             :     285233762U, // DPSUB_S_H
    2169             :     285237786U, // DPSUB_S_W
    2170             :     285232709U, // DPSUB_U_D
    2171             :     285234050U, // DPSUB_U_H
    2172             :     285238254U, // DPSUB_U_W
    2173             :     268457878U, // DPSU_H_QBL
    2174             :     268457878U, // DPSU_H_QBL_MM
    2175             :     268458426U, // DPSU_H_QBR
    2176             :     268458426U, // DPSU_H_QBR_MM
    2177             :     268457656U, // DPSX_W_PH
    2178             :     268457656U, // DPSX_W_PH_MMR2
    2179             :     268457635U, // DPS_W_PH
    2180             :     268457635U, // DPS_W_PH_MMR2
    2181             :     268458061U, // DROL
    2182             :     268458061U, // DROLImm
    2183             :     268458566U, // DROR
    2184             :     268458566U, // DRORImm
    2185             :     268458593U, // DROTR
    2186             :     268452093U, // DROTR32
    2187             :     268452093U, // DROTR32_MM64R6
    2188             :     268459675U, // DROTRV
    2189             :     268459675U, // DROTRV_MM64R6
    2190             :     268458593U, // DROTR_MM64R6
    2191             :     21641U,     // DSBH
    2192             :     21641U,     // DSBH_MM64R6
    2193             :     26053U,     // DSDIV
    2194             :     268459631U, // DSDivIMacro
    2195             :     268459631U, // DSDivMacro
    2196             :     20444U,     // DSHD
    2197             :     20444U,     // DSHD_MM64R6
    2198             :     268458055U, // DSLL
    2199             :     268452063U, // DSLL32
    2200             :     268452063U, // DSLL32_MM64R6
    2201             :     2952812615U,        // DSLL64_32
    2202             :     268459637U, // DSLLV
    2203             :     268459637U, // DSLLV_MM64R6
    2204             :     268458055U, // DSLL_MM64R6
    2205             :     268452512U, // DSRA
    2206             :     268452045U, // DSRA32
    2207             :     268452045U, // DSRA32_MM64R6
    2208             :     268459616U, // DSRAV
    2209             :     268459616U, // DSRAV_MM64R6
    2210             :     268452512U, // DSRA_MM64R6
    2211             :     268458073U, // DSRL
    2212             :     268452071U, // DSRL32
    2213             :     268452071U, // DSRL32_MM64R6
    2214             :     268459644U, // DSRLV
    2215             :     268459644U, // DSRLV_MM64R6
    2216             :     268458073U, // DSRL_MM64R6
    2217             :     268453739U, // DSUB
    2218             :     268459368U, // DSUBU_MM64R6
    2219             :     268453739U, // DSUB_MM64R6
    2220             :     268459368U, // DSUBu
    2221             :     26039U,     // DUDIV
    2222             :     268459539U, // DUDivIMacro
    2223             :     268459539U, // DUDivMacro
    2224             :     547211U,    // DVP
    2225             :     544876U,    // DVPE
    2226             :     547211U,    // DVP_MMR6
    2227             :     26054U,     // DivRxRy16
    2228             :     26040U,     // DivuRxRy16
    2229             :     9990U,      // EHB
    2230             :     9990U,      // EHB_MM
    2231             :     9990U,      // EHB_MMR6
    2232             :     546532U,    // EI
    2233             :     546532U,    // EI_MM
    2234             :     546532U,    // EI_MMR6
    2235             :     548173U,    // EMT
    2236             :     10062U,     // ERET
    2237             :     9994U,      // ERETNC
    2238             :     9994U,      // ERETNC_MMR6
    2239             :     10062U,     // ERET_MM
    2240             :     10062U,     // ERET_MMR6
    2241             :     0U, // ERet
    2242             :     547216U,    // EVP
    2243             :     544882U,    // EVPE
    2244             :     547216U,    // EVP_MMR6
    2245             :     268461582U, // EXT
    2246             :     268458373U, // EXTP
    2247             :     268458258U, // EXTPDP
    2248             :     268459659U, // EXTPDPV
    2249             :     268459659U, // EXTPDPV_MM
    2250             :     268458258U, // EXTPDP_MM
    2251             :     268459668U, // EXTPV
    2252             :     268459668U, // EXTPV_MM
    2253             :     268458373U, // EXTP_MM
    2254             :     268460893U, // EXTRV_RS_W
    2255             :     268460893U, // EXTRV_RS_W_MM
    2256             :     268460447U, // EXTRV_R_W
    2257             :     268460447U, // EXTRV_R_W_MM
    2258             :     268456743U, // EXTRV_S_H
    2259             :     268456743U, // EXTRV_S_H_MM
    2260             :     268461330U, // EXTRV_W
    2261             :     268461330U, // EXTRV_W_MM
    2262             :     268460882U, // EXTR_RS_W
    2263             :     268460882U, // EXTR_RS_W_MM
    2264             :     268460426U, // EXTR_R_W
    2265             :     268460426U, // EXTR_R_W_MM
    2266             :     268456674U, // EXTR_S_H
    2267             :     268456674U, // EXTR_S_H_MM
    2268             :     268460525U, // EXTR_W
    2269             :     268460525U, // EXTR_W_MM
    2270             :     268459285U, // EXTS
    2271             :     268452110U, // EXTS32
    2272             :     268461582U, // EXT_MM
    2273             :     268459358U, // EXT_MMR6
    2274             :     0U, // ExtractElementF64
    2275             :     0U, // ExtractElementF64_64
    2276             :     0U, // FABS_D
    2277             :     19810U,     // FABS_D32
    2278             :     19810U,     // FABS_D64
    2279             :     19810U,     // FABS_MM
    2280             :     23566U,     // FABS_S
    2281             :     23566U,     // FABS_S_MM
    2282             :     0U, // FABS_W
    2283             :     268454163U, // FADD_D
    2284             :     268454164U, // FADD_D32
    2285             :     268454164U, // FADD_D64
    2286             :     285231380U, // FADD_D_MMR6
    2287             :     268454164U, // FADD_MM
    2288             :     268458653U, // FADD_S
    2289             :     268458653U, // FADD_S_MM
    2290             :     285235869U, // FADD_S_MMR6
    2291             :     268459795U, // FADD_W
    2292             :     268454397U, // FCAF_D
    2293             :     268459914U, // FCAF_W
    2294             :     268454836U, // FCEQ_D
    2295             :     268460353U, // FCEQ_W
    2296             :     19817U,     // FCLASS_D
    2297             :     25449U,     // FCLASS_W
    2298             :     268454241U, // FCLE_D
    2299             :     268459837U, // FCLE_W
    2300             :     268455327U, // FCLT_D
    2301             :     268460932U, // FCLT_W
    2302             :     2483808U,   // FCMP_D32
    2303             :     2483808U,   // FCMP_D32_MM
    2304             :     2483808U,   // FCMP_D64
    2305             :     2745952U,   // FCMP_S32
    2306             :     2745952U,   // FCMP_S32_MM
    2307             :     268454337U, // FCNE_D
    2308             :     268459871U, // FCNE_W
    2309             :     268454946U, // FCOR_D
    2310             :     268460482U, // FCOR_W
    2311             :     268454892U, // FCUEQ_D
    2312             :     268460369U, // FCUEQ_W
    2313             :     268454307U, // FCULE_D
    2314             :     268459853U, // FCULE_W
    2315             :     268455383U, // FCULT_D
    2316             :     268460948U, // FCULT_W
    2317             :     268454353U, // FCUNE_D
    2318             :     268459887U, // FCUNE_W
    2319             :     268454766U, // FCUN_D
    2320             :     268460259U, // FCUN_W
    2321             :     268455759U, // FDIV_D
    2322             :     268455760U, // FDIV_D32
    2323             :     268455760U, // FDIV_D64
    2324             :     285232976U, // FDIV_D_MMR6
    2325             :     268455760U, // FDIV_MM
    2326             :     268459142U, // FDIV_S
    2327             :     268459142U, // FDIV_S_MM
    2328             :     285236358U, // FDIV_S_MMR6
    2329             :     268461314U, // FDIV_W
    2330             :     268456401U, // FEXDO_H
    2331             :     268460275U, // FEXDO_W
    2332             :     268454050U, // FEXP2_D
    2333             :     0U, // FEXP2_D_1_PSEUDO
    2334             :     268459698U, // FEXP2_W
    2335             :     0U, // FEXP2_W_1_PSEUDO
    2336             :     19234U,     // FEXUPL_D
    2337             :     24745U,     // FEXUPL_W
    2338             :     19506U,     // FEXUPR_D
    2339             :     25042U,     // FEXUPR_W
    2340             :     19748U,     // FFINT_S_D
    2341             :     25342U,     // FFINT_S_W
    2342             :     20227U,     // FFINT_U_D
    2343             :     25772U,     // FFINT_U_W
    2344             :     19244U,     // FFQL_D
    2345             :     24755U,     // FFQL_W
    2346             :     19516U,     // FFQR_D
    2347             :     25052U,     // FFQR_W
    2348             :     17377U,     // FILL_B
    2349             :     19219U,     // FILL_D
    2350             :     0U, // FILL_FD_PSEUDO
    2351             :     0U, // FILL_FW_PSEUDO
    2352             :     20906U,     // FILL_H
    2353             :     24730U,     // FILL_W
    2354             :     18585U,     // FLOG2_D
    2355             :     24233U,     // FLOG2_W
    2356             :     19183U,     // FLOOR_L_D64
    2357             :     19183U,     // FLOOR_L_D_MMR6
    2358             :     23400U,     // FLOOR_L_S
    2359             :     23400U,     // FLOOR_L_S_MMR6
    2360             :     20358U,     // FLOOR_W_D32
    2361             :     20358U,     // FLOOR_W_D64
    2362             :     20358U,     // FLOOR_W_D_MMR6
    2363             :     20358U,     // FLOOR_W_MM
    2364             :     23732U,     // FLOOR_W_S
    2365             :     23732U,     // FLOOR_W_S_MM
    2366             :     23732U,     // FLOOR_W_S_MMR6
    2367             :     285231387U, // FMADD_D
    2368             :     285237019U, // FMADD_W
    2369             :     268454088U, // FMAX_A_D
    2370             :     268459736U, // FMAX_A_W
    2371             :     268455834U, // FMAX_D
    2372             :     268461339U, // FMAX_W
    2373             :     268454068U, // FMIN_A_D
    2374             :     268459716U, // FMIN_A_W
    2375             :     268454740U, // FMIN_D
    2376             :     268460251U, // FMIN_W
    2377             :     20319U,     // FMOV_D32
    2378             :     20319U,     // FMOV_D32_MM
    2379             :     20319U,     // FMOV_D64
    2380             :     20319U,     // FMOV_D_MMR6
    2381             :     23693U,     // FMOV_S
    2382             :     23693U,     // FMOV_S_MM
    2383             :     23693U,     // FMOV_S_MMR6
    2384             :     285231345U, // FMSUB_D
    2385             :     285236977U, // FMSUB_W
    2386             :     268454724U, // FMUL_D
    2387             :     268454725U, // FMUL_D32
    2388             :     268454725U, // FMUL_D64
    2389             :     285231941U, // FMUL_D_MMR6
    2390             :     268454725U, // FMUL_MM
    2391             :     268458892U, // FMUL_S
    2392             :     268458892U, // FMUL_S_MM
    2393             :     285236108U, // FMUL_S_MMR6
    2394             :     268460235U, // FMUL_W
    2395             :     19011U,     // FNEG_D32
    2396             :     19011U,     // FNEG_D64
    2397             :     19011U,     // FNEG_D_MMR6
    2398             :     19011U,     // FNEG_MM
    2399             :     23355U,     // FNEG_S
    2400             :     23355U,     // FNEG_S_MM
    2401             :     23355U,     // FNEG_S_MMR6
    2402             :     3273693016U,        // FORK
    2403             :     19345U,     // FRCP_D
    2404             :     24828U,     // FRCP_W
    2405             :     19965U,     // FRINT_D
    2406             :     25518U,     // FRINT_W
    2407             :     19993U,     // FRSQRT_D
    2408             :     25546U,     // FRSQRT_W
    2409             :     268454416U, // FSAF_D
    2410             :     268459922U, // FSAF_W
    2411             :     268454864U, // FSEQ_D
    2412             :     268460361U, // FSEQ_W
    2413             :     268454279U, // FSLE_D
    2414             :     268459845U, // FSLE_W
    2415             :     268455355U, // FSLT_D
    2416             :     268460940U, // FSLT_W
    2417             :     268454345U, // FSNE_D
    2418             :     268459879U, // FSNE_W
    2419             :     268454954U, // FSOR_D
    2420             :     268460490U, // FSOR_W
    2421             :     19984U,     // FSQRT_D
    2422             :     19985U,     // FSQRT_D32
    2423             :     19985U,     // FSQRT_D64
    2424             :     19985U,     // FSQRT_MM
    2425             :     23670U,     // FSQRT_S
    2426             :     23670U,     // FSQRT_S_MM
    2427             :     25537U,     // FSQRT_W
    2428             :     268454121U, // FSUB_D
    2429             :     268454122U, // FSUB_D32
    2430             :     268454122U, // FSUB_D64
    2431             :     285231338U, // FSUB_D_MMR6
    2432             :     268454122U, // FSUB_MM
    2433             :     268458635U, // FSUB_S
    2434             :     268458635U, // FSUB_S_MM
    2435             :     285235851U, // FSUB_S_MMR6
    2436             :     268459753U, // FSUB_W
    2437             :     268454913U, // FSUEQ_D
    2438             :     268460378U, // FSUEQ_W
    2439             :     268454328U, // FSULE_D
    2440             :     268459862U, // FSULE_W
    2441             :     268455404U, // FSULT_D
    2442             :     268460957U, // FSULT_W
    2443             :     268454362U, // FSUNE_D
    2444             :     268459896U, // FSUNE_W
    2445             :     268454785U, // FSUN_D
    2446             :     268460267U, // FSUN_W
    2447             :     19759U,     // FTINT_S_D
    2448             :     25353U,     // FTINT_S_W
    2449             :     20238U,     // FTINT_U_D
    2450             :     25783U,     // FTINT_U_W
    2451             :     268456478U, // FTQ_H
    2452             :     268460387U, // FTQ_W
    2453             :     19581U,     // FTRUNC_S_D
    2454             :     25125U,     // FTRUNC_S_W
    2455             :     20048U,     // FTRUNC_U_D
    2456             :     25593U,     // FTRUNC_U_W
    2457             :     3506460432U,        // GotPrologue16
    2458             :     268455049U, // HADD_S_D
    2459             :     268456557U, // HADD_S_H
    2460             :     268460593U, // HADD_S_W
    2461             :     268455516U, // HADD_U_D
    2462             :     268456845U, // HADD_U_H
    2463             :     268461061U, // HADD_U_W
    2464             :     268455016U, // HSUB_S_D
    2465             :     268456536U, // HSUB_S_H
    2466             :     268460560U, // HSUB_S_W
    2467             :     268455483U, // HSUB_U_D
    2468             :     268456824U, // HSUB_U_H
    2469             :     268461028U, // HSUB_U_W
    2470             :     268453336U, // ILVEV_B
    2471             :     268455750U, // ILVEV_D
    2472             :     268457067U, // ILVEV_H
    2473             :     268461305U, // ILVEV_W
    2474             :     268452864U, // ILVL_B
    2475             :     268454732U, // ILVL_D
    2476             :     268456393U, // ILVL_H
    2477             :     268460243U, // ILVL_W
    2478             :     268452616U, // ILVOD_B
    2479             :     268454205U, // ILVOD_D
    2480             :     268456195U, // ILVOD_H
    2481             :     268459828U, // ILVOD_W
    2482             :     268452912U, // ILVR_B
    2483             :     268454989U, // ILVR_D
    2484             :     268456518U, // ILVR_H
    2485             :     268460533U, // ILVR_W
    2486             :     268461576U, // INS
    2487             :     70010111U,  // INSERT_B
    2488             :     0U, // INSERT_B_VIDX64_PSEUDO
    2489             :     0U, // INSERT_B_VIDX_PSEUDO
    2490             :     78401030U,  // INSERT_D
    2491             :     0U, // INSERT_D_VIDX64_PSEUDO
    2492             :     0U, // INSERT_D_VIDX_PSEUDO
    2493             :     0U, // INSERT_FD_PSEUDO
    2494             :     0U, // INSERT_FD_VIDX64_PSEUDO
    2495             :     0U, // INSERT_FD_VIDX_PSEUDO
    2496             :     0U, // INSERT_FW_PSEUDO
    2497             :     0U, // INSERT_FW_VIDX64_PSEUDO
    2498             :     0U, // INSERT_FW_VIDX_PSEUDO
    2499             :     86791006U,  // INSERT_H
    2500             :     0U, // INSERT_H_VIDX64_PSEUDO
    2501             :     0U, // INSERT_H_VIDX_PSEUDO
    2502             :     95183799U,  // INSERT_W
    2503             :     0U, // INSERT_W_VIDX64_PSEUDO
    2504             :     0U, // INSERT_W_VIDX_PSEUDO
    2505             :     16801443U,  // INSV
    2506             :     103564049U, // INSVE_B
    2507             :     111954403U, // INSVE_D
    2508             :     120344844U, // INSVE_H
    2509             :     128737153U, // INSVE_W
    2510             :     16801443U,  // INSV_MM
    2511             :     268461576U, // INS_MM
    2512             :     268459273U, // INS_MMR6
    2513             :     546638U,    // J
    2514             :     546677U,    // JAL
    2515             :     23099U,     // JALR
    2516             :     547387U,    // JALR16_MM
    2517             :     23099U,     // JALR64
    2518             :     0U, // JALR64Pseudo
    2519             :     547387U,    // JALRC16_MMR6
    2520             :     17915U,     // JALRC_HB_MMR6
    2521             :     18454U,     // JALRC_MMR6
    2522             :     0U, // JALRPseudo
    2523             :     541199U,    // JALRS16_MM
    2524             :     23822U,     // JALRS_MM
    2525             :     17932U,     // JALR_HB
    2526             :     23099U,     // JALR_MM
    2527             :     548080U,    // JALS_MM
    2528             :     550214U,    // JALX
    2529             :     550214U,    // JALX_MM
    2530             :     546677U,    // JAL_MM
    2531             :     18333U,     // JIALC
    2532             :     18333U,     // JIALC64
    2533             :     18333U,     // JIALC_MMR6
    2534             :     18322U,     // JIC
    2535             :     18322U,     // JIC64
    2536             :     18322U,     // JIC_MMR6
    2537             :     547383U,    // JR
    2538             :     541186U,    // JR16_MM
    2539             :     547383U,    // JR64
    2540             :     547194U,    // JRADDIUSP
    2541             :     542737U,    // JRC16_MM
    2542             :     541080U,    // JRC16_MMR6
    2543             :     547182U,    // JRCADDIUSP_MMR6
    2544             :     542213U,    // JR_HB
    2545             :     542213U,    // JR_HB_R6
    2546             :     547383U,    // JR_MM
    2547             :     546638U,    // J_MM
    2548             :     3282805U,   // Jal16
    2549             :     3544949U,   // JalB16
    2550             :     546677U,    // JalOneReg
    2551             :     22389U,     // JalTwoReg
    2552             :     9982U,      // JrRa16
    2553             :     9973U,      // JrcRa16
    2554             :     550315U,    // JrcRx16
    2555             :     540673U,    // JumpLinkReg16
    2556             :     134235669U, // LB
    2557             :     134235669U, // LB64
    2558             :     134238222U, // LBE
    2559             :     134238222U, // LBE_MM
    2560             :     134238222U, // LBE_MMR6
    2561             :     134234655U, // LBU16_MM
    2562             :     134238340U, // LBUE_MMR6
    2563             :     3774899532U,        // LBUX
    2564             :     3774899532U,        // LBUX_MM
    2565             :     134241635U, // LBU_MMR6
    2566             :     134235669U, // LB_MM
    2567             :     134235669U, // LB_MMR6
    2568             :     134241635U, // LBu
    2569             :     134241635U, // LBu64
    2570             :     134238340U, // LBuE
    2571             :     134238340U, // LBuE_MM
    2572             :     134241635U, // LBu_MM
    2573             :     134238181U, // LD
    2574             :     134234174U, // LDC1
    2575             :     134234174U, // LDC164
    2576             :     134234174U, // LDC1_D64_MMR6
    2577             :     134234174U, // LDC1_MM
    2578             :     134234390U, // LDC2
    2579             :     134234390U, // LDC2_MMR6
    2580             :     134234390U, // LDC2_R6
    2581             :     134234475U, // LDC3
    2582             :     17203U,     // LDI_B
    2583             :     19027U,     // LDI_D
    2584             :     20782U,     // LDI_H
    2585             :     24580U,     // LDI_W
    2586             :     134240209U, // LDL
    2587             :     134243812U, // LDMacro
    2588             :     18400U,     // LDPC
    2589             :     18400U,     // LDPC_MM64R6
    2590             :     134240757U, // LDR
    2591             :     3774890110U,        // LDXC1
    2592             :     3774890110U,        // LDXC164
    2593             :     134234873U, // LD_B
    2594             :     134236462U, // LD_D
    2595             :     0U, // LD_F16
    2596             :     134238452U, // LD_H
    2597             :     134238181U, // LD_MM64R6
    2598             :     134242085U, // LD_W
    2599             :     25189810U,  // LEA_ADDiu
    2600             :     25189809U,  // LEA_ADDiu64
    2601             :     25189810U,  // LEA_ADDiu_MM
    2602             :     134239387U, // LH
    2603             :     134239387U, // LH64
    2604             :     134238269U, // LHE
    2605             :     134238269U, // LHE_MM
    2606             :     134234678U, // LHU16_MM
    2607             :     3774899521U,        // LHX
    2608             :     3774899521U,        // LHX_MM
    2609             :     134239387U, // LH_MM
    2610             :     134241701U, // LHu
    2611             :     134241701U, // LHu64
    2612             :     134238346U, // LHuE
    2613             :     134238346U, // LHuE_MM
    2614             :     134241701U, // LHu_MM
    2615             :     16846U,     // LI16_MM
    2616             :     16846U,     // LI16_MMR6
    2617             :     134240305U, // LL
    2618             :     134240305U, // LL64
    2619             :     134240305U, // LL64_R6
    2620             :     134238185U, // LLD
    2621             :     134238185U, // LLD_MM64R6
    2622             :     134238185U, // LLD_R6
    2623             :     134238284U, // LLE
    2624             :     134238284U, // LLE_MM
    2625             :     134238284U, // LLE_MMR6
    2626             :     134240305U, // LL_MM
    2627             :     134240305U, // LL_R6
    2628             :     134234119U, // LOAD_ACC128
    2629             :     134234119U, // LOAD_ACC64
    2630             :     134234119U, // LOAD_ACC64DSP
    2631             :     134240575U, // LOAD_CCOND_DSP
    2632             :     0U, // LONG_BRANCH_ADDiu
    2633             :     0U, // LONG_BRANCH_DADDiu
    2634             :     0U, // LONG_BRANCH_LUi
    2635             :     268452519U, // LSA
    2636             :     2467087015U,        // LSA_MMR6
    2637             :     268452519U, // LSA_R6
    2638             :     58742601U,  // LUI_MMR6
    2639             :     3774890124U,        // LUXC1
    2640             :     3774890124U,        // LUXC164
    2641             :     3774890124U,        // LUXC1_MM
    2642             :     58742601U,  // LUi
    2643             :     58742601U,  // LUi64
    2644             :     58742601U,  // LUi_MM
    2645             :     134243633U, // LW
    2646             :     134234685U, // LW16_MM
    2647             :     134243633U, // LW64
    2648             :     134234226U, // LWC1
    2649             :     134234226U, // LWC1_MM
    2650             :     134234442U, // LWC2
    2651             :     134234442U, // LWC2_MMR6
    2652             :     134234442U, // LWC2_R6
    2653             :     134234487U, // LWC3
    2654             :     134238358U, // LWE
    2655             :     134238358U, // LWE_MM
    2656             :     134238358U, // LWE_MMR6
    2657             :     134243633U, // LWGP_MM
    2658             :     134240404U, // LWL
    2659             :     134240404U, // LWL64
    2660             :     134238289U, // LWLE
    2661             :     134238289U, // LWLE_MM
    2662             :     134240404U, // LWL_MM
    2663             :     3817963U,   // LWM16_MM
    2664             :     3817963U,   // LWM16_MMR6
    2665             :     3817711U,   // LWM32_MM
    2666             :     3823809U,   // LWM_MM
    2667             :     18437U,     // LWPC
    2668             :     18437U,     // LWPC_MMR6
    2669             :     170389U,    // LWP_MM
    2670             :     170389U,    // LWP_MMR6
    2671             :     134240879U, // LWR
    2672             :     134240879U, // LWR64
    2673             :     134238328U, // LWRE
    2674             :     134238328U, // LWRE_MM
    2675             :     134240879U, // LWR_MM
    2676             :     134243633U, // LWSP_MM
    2677             :     18430U,     // LWUPC
    2678             :     18430U,     // LWUPC_MM64R6
    2679             :     134241818U, // LWU_MM
    2680             :     134241818U, // LWU_MM64R6
    2681             :     3774899538U,        // LWX
    2682             :     3774890138U,        // LWXC1
    2683             :     3774890138U,        // LWXC1_MM
    2684             :     3774897435U,        // LWXS_MM
    2685             :     3774899538U,        // LWX_MM
    2686             :     134243633U, // LW_MM
    2687             :     134243633U, // LW_MMR6
    2688             :     134241818U, // LWu
    2689             :     134235669U, // LbRxRyOffMemX16
    2690             :     134241635U, // LbuRxRyOffMemX16
    2691             :     134239387U, // LhRxRyOffMemX16
    2692             :     134241701U, // LhuRxRyOffMemX16
    2693             :     1879070480U,        // LiRxImm16
    2694             :     22278U,     // LiRxImmAlignX16
    2695             :     22288U,     // LiRxImmX16
    2696             :     16997U,     // LoadAddrImm32
    2697             :     17018U,     // LoadAddrImm64
    2698             :     134234725U, // LoadAddrReg32
    2699             :     134234746U, // LoadAddrReg64
    2700             :     22288U,     // LoadImm32
    2701             :     22292U,     // LoadImm64
    2702             :     19045U,     // LoadImmDoubleFGR
    2703             :     19045U,     // LoadImmDoubleFGR_32
    2704             :     19045U,     // LoadImmDoubleGPR
    2705             :     23362U,     // LoadImmSingleFGR
    2706             :     23362U,     // LoadImmSingleGPR
    2707             :     3958065U,   // LwConstant32
    2708             :     536896817U, // LwRxPcTcp16
    2709             :     25905U,     // LwRxPcTcpX16
    2710             :     134243633U, // LwRxRyOffMemX16
    2711             :     134243633U, // LwRxSpImmX16
    2712             :     20438U,     // MADD
    2713             :     285231649U, // MADDF_D
    2714             :     285231649U, // MADDF_D_MMR6
    2715             :     285236002U, // MADDF_S
    2716             :     285236002U, // MADDF_S_MMR6
    2717             :     285233666U, // MADDR_Q_H
    2718             :     285237548U, // MADDR_Q_W
    2719             :     23940U,     // MADDU
    2720             :     268459396U, // MADDU_DSP
    2721             :     268459396U, // MADDU_DSP_MM
    2722             :     23940U,     // MADDU_MM
    2723             :     285230534U, // MADDV_B
    2724             :     285232948U, // MADDV_D
    2725             :     285234265U, // MADDV_H
    2726             :     285238503U, // MADDV_W
    2727             :     268454172U, // MADD_D32
    2728             :     268454172U, // MADD_D32_MM
    2729             :     268454172U, // MADD_D64
    2730             :     268455894U, // MADD_DSP
    2731             :     268455894U, // MADD_DSP_MM
    2732             :     20438U,     // MADD_MM
    2733             :     285233636U, // MADD_Q_H
    2734             :     285237518U, // MADD_Q_W
    2735             :     268458652U, // MADD_S
    2736             :     268458652U, // MADD_S_MM
    2737             :     268457972U, // MAQ_SA_W_PHL
    2738             :     268457972U, // MAQ_SA_W_PHL_MM
    2739             :     268458495U, // MAQ_SA_W_PHR
    2740             :     268458495U, // MAQ_SA_W_PHR_MM
    2741             :     268458000U, // MAQ_S_W_PHL
    2742             :     268458000U, // MAQ_S_W_PHL_MM
    2743             :     268458523U, // MAQ_S_W_PHR
    2744             :     268458523U, // MAQ_S_W_PHR_MM
    2745             :     268454113U, // MAXA_D
    2746             :     268454113U, // MAXA_D_MMR6
    2747             :     268458625U, // MAXA_S
    2748             :     268458625U, // MAXA_S_MMR6
    2749             :     268452987U, // MAXI_S_B
    2750             :     268455127U, // MAXI_S_D
    2751             :     268456635U, // MAXI_S_H
    2752             :     268460671U, // MAXI_S_W
    2753             :     268453202U, // MAXI_U_B
    2754             :     268455594U, // MAXI_U_D
    2755             :     268456923U, // MAXI_U_H
    2756             :     268461139U, // MAXI_U_W
    2757             :     268452568U, // MAX_A_B
    2758             :     268454089U, // MAX_A_D
    2759             :     268456147U, // MAX_A_H
    2760             :     268459737U, // MAX_A_W
    2761             :     268455835U, // MAX_D
    2762             :     268455835U, // MAX_D_MMR6
    2763             :     268459208U, // MAX_S
    2764             :     268453075U, // MAX_S_B
    2765             :     268455247U, // MAX_S_D
    2766             :     268456754U, // MAX_S_H
    2767             :     268459208U, // MAX_S_MMR6
    2768             :     268460852U, // MAX_S_W
    2769             :     268453290U, // MAX_U_B
    2770             :     268455714U, // MAX_U_D
    2771             :     268457021U, // MAX_U_H
    2772             :     268461259U, // MAX_U_W
    2773             :     268451850U, // MFC0
    2774             :     268451850U, // MFC0_MMR6
    2775             :     16465U,     // MFC1
    2776             :     16465U,     // MFC1_D64
    2777             :     16465U,     // MFC1_MM
    2778             :     16465U,     // MFC1_MMR6
    2779             :     268452137U, // MFC2
    2780             :     16681U,     // MFC2_MMR6
    2781             :     268451856U, // MFHC0_MMR6
    2782             :     16471U,     // MFHC1_D32
    2783             :     16471U,     // MFHC1_D32_MMR6
    2784             :     16471U,     // MFHC1_D64
    2785             :     16471U,     // MFHC1_D64_MMR6
    2786             :     16471U,     // MFHC1_MM
    2787             :     16687U,     // MFHC2_MMR6
    2788             :     546554U,    // MFHI
    2789             :     546554U,    // MFHI16_MM
    2790             :     546554U,    // MFHI64
    2791             :     22266U,     // MFHI_DSP
    2792             :     22266U,     // MFHI_DSP_MM
    2793             :     546554U,    // MFHI_MM
    2794             :     547047U,    // MFLO
    2795             :     547047U,    // MFLO16_MM
    2796             :     547047U,    // MFLO64
    2797             :     22759U,     // MFLO_DSP
    2798             :     22759U,     // MFLO_DSP_MM
    2799             :     547047U,    // MFLO_MM
    2800             :     268454098U, // MINA_D
    2801             :     268454098U, // MINA_D_MMR6
    2802             :     268458617U, // MINA_S
    2803             :     268458617U, // MINA_S_MMR6
    2804             :     268452967U, // MINI_S_B
    2805             :     268455107U, // MINI_S_D
    2806             :     268456615U, // MINI_S_H
    2807             :     268460651U, // MINI_S_W
    2808             :     268453182U, // MINI_U_B
    2809             :     268455574U, // MINI_U_D
    2810             :     268456903U, // MINI_U_H
    2811             :     268461119U, // MINI_U_W
    2812             :     268452549U, // MIN_A_B
    2813             :     268454069U, // MIN_A_D
    2814             :     268456128U, // MIN_A_H
    2815             :     268459717U, // MIN_A_W
    2816             :     268454741U, // MIN_D
    2817             :     268454741U, // MIN_D_MMR6
    2818             :     268458899U, // MIN_S
    2819             :     268452997U, // MIN_S_B
    2820             :     268455137U, // MIN_S_D
    2821             :     268456645U, // MIN_S_H
    2822             :     268458899U, // MIN_S_MMR6
    2823             :     268460691U, // MIN_S_W
    2824             :     268453212U, // MIN_U_B
    2825             :     268455604U, // MIN_U_D
    2826             :     268456933U, // MIN_U_H
    2827             :     268461149U, // MIN_U_W
    2828             :     0U, // MIPSeh_return32
    2829             :     0U, // MIPSeh_return64
    2830             :     268455941U, // MOD
    2831             :     268453737U, // MODSUB
    2832             :     268453737U, // MODSUB_MM
    2833             :     268459404U, // MODU
    2834             :     268459404U, // MODU_MMR6
    2835             :     268455941U, // MOD_MMR6
    2836             :     268452930U, // MOD_S_B
    2837             :     268455070U, // MOD_S_D
    2838             :     268456578U, // MOD_S_H
    2839             :     268460614U, // MOD_S_W
    2840             :     268453145U, // MOD_U_B
    2841             :     268455537U, // MOD_U_D
    2842             :     268456866U, // MOD_U_H
    2843             :     268461082U, // MOD_U_W
    2844             :     20624U,     // MOVE16_MM
    2845             :     16824U,     // MOVE16_MMR6
    2846             :     4077279514U,        // MOVEP_MM
    2847             :     24102U,     // MOVE_V
    2848             :     268454458U, // MOVF_D32
    2849             :     268454458U, // MOVF_D32_MM
    2850             :     268454458U, // MOVF_D64
    2851             :     268456108U, // MOVF_I
    2852             :     268456108U, // MOVF_I64
    2853             :     268456108U, // MOVF_I_MM
    2854             :     268458803U, // MOVF_S
    2855             :     268458803U, // MOVF_S_MM
    2856             :     268454793U, // MOVN_I64_D64
    2857             :     268458203U, // MOVN_I64_I
    2858             :     268458203U, // MOVN_I64_I64
    2859             :     268458935U, // MOVN_I64_S
    2860             :     268454793U, // MOVN_I_D32
    2861             :     268454793U, // MOVN_I_D32_MM
    2862             :     268454793U, // MOVN_I_D64
    2863             :     268458203U, // MOVN_I_I
    2864             :     268458203U, // MOVN_I_I64
    2865             :     268458203U, // MOVN_I_MM
    2866             :     268458935U, // MOVN_I_S
    2867             :     268458935U, // MOVN_I_S_MM
    2868             :     268455465U, // MOVT_D32
    2869             :     268455465U, // MOVT_D32_MM
    2870             :     268455465U, // MOVT_D64
    2871             :     268459351U, // MOVT_I
    2872             :     268459351U, // MOVT_I64
    2873             :     268459351U, // MOVT_I_MM
    2874             :     268459134U, // MOVT_S
    2875             :     268459134U, // MOVT_S_MM
    2876             :     268455875U, // MOVZ_I64_D64
    2877             :     268461471U, // MOVZ_I64_I
    2878             :     268461471U, // MOVZ_I64_I64
    2879             :     268459235U, // MOVZ_I64_S
    2880             :     268455875U, // MOVZ_I_D32
    2881             :     268455875U, // MOVZ_I_D32_MM
    2882             :     268455875U, // MOVZ_I_D64
    2883             :     268461471U, // MOVZ_I_I
    2884             :     268461471U, // MOVZ_I_I64
    2885             :     268461471U, // MOVZ_I_MM
    2886             :     268459235U, // MOVZ_I_S
    2887             :     268459235U, // MOVZ_I_S_MM
    2888             :     0U, // MSA_FP_EXTEND_D_PSEUDO
    2889             :     0U, // MSA_FP_EXTEND_W_PSEUDO
    2890             :     0U, // MSA_FP_ROUND_D_PSEUDO
    2891             :     0U, // MSA_FP_ROUND_W_PSEUDO
    2892             :     18289U,     // MSUB
    2893             :     285231640U, // MSUBF_D
    2894             :     285231640U, // MSUBF_D_MMR6
    2895             :     285235993U, // MSUBF_S
    2896             :     285235993U, // MSUBF_S_MMR6
    2897             :     285233655U, // MSUBR_Q_H
    2898             :     285237537U, // MSUBR_Q_W
    2899             :     23919U,     // MSUBU
    2900             :     268459375U, // MSUBU_DSP
    2901             :     268459375U, // MSUBU_DSP_MM
    2902             :     23919U,     // MSUBU_MM
    2903             :     285230525U, // MSUBV_B
    2904             :     285232939U, // MSUBV_D
    2905             :     285234256U, // MSUBV_H
    2906             :     285238494U, // MSUBV_W
    2907             :     268454130U, // MSUB_D32
    2908             :     268454130U, // MSUB_D32_MM
    2909             :     268454130U, // MSUB_D64
    2910             :     268453745U, // MSUB_DSP
    2911             :     268453745U, // MSUB_DSP_MM
    2912             :     18289U,     // MSUB_MM
    2913             :     285233626U, // MSUB_Q_H
    2914             :     285237508U, // MSUB_Q_W
    2915             :     268458634U, // MSUB_S
    2916             :     268458634U, // MSUB_S_MM
    2917             :     2736816159U,        // MTC0
    2918             :     2736816159U,        // MTC0_MMR6
    2919             :     10518636U,  // MTC1
    2920             :     10518636U,  // MTC1_D64
    2921             :     10518636U,  // MTC1_MM
    2922             :     10518636U,  // MTC1_MMR6
    2923             :     2736816452U,        // MTC2
    2924             :     10518852U,  // MTC2_MMR6
    2925             :     2736816151U,        // MTHC0_MMR6
    2926             :     10535006U,  // MTHC1_D32
    2927             :     10535006U,  // MTHC1_D32_MMR6
    2928             :     10535006U,  // MTHC1_D64
    2929             :     10535006U,  // MTHC1_D64_MMR6
    2930             :     10535006U,  // MTHC1_MM
    2931             :     10518838U,  // MTHC2_MMR6
    2932             :     546560U,    // MTHI
    2933             :     546560U,    // MTHI64
    2934             :     10524416U,  // MTHI_DSP
    2935             :     10524416U,  // MTHI_DSP_MM
    2936             :     546560U,    // MTHI_MM
    2937             :     10524961U,  // MTHLIP
    2938             :     10524961U,  // MTHLIP_MM
    2939             :     547060U,    // MTLO
    2940             :     547060U,    // MTLO64
    2941             :     10524916U,  // MTLO_DSP
    2942             :     10524916U,  // MTLO_DSP_MM
    2943             :     547060U,    // MTLO_MM
    2944             :     540715U,    // MTM0
    2945             :     540840U,    // MTM1
    2946             :     541014U,    // MTM2
    2947             :     540721U,    // MTP0
    2948             :     540846U,    // MTP1
    2949             :     541020U,    // MTP2
    2950             :     268457673U, // MUH
    2951             :     268459435U, // MUHU
    2952             :     268459435U, // MUHU_MMR6
    2953             :     268457673U, // MUH_MMR6
    2954             :     268458113U, // MUL
    2955             :     268458013U, // MULEQ_S_W_PHL
    2956             :     268458013U, // MULEQ_S_W_PHL_MM
    2957             :     268458536U, // MULEQ_S_W_PHR
    2958             :     268458536U, // MULEQ_S_W_PHR_MM
    2959             :     268457890U, // MULEU_S_PH_QBL
    2960             :     268457890U, // MULEU_S_PH_QBL_MM
    2961             :     268458438U, // MULEU_S_PH_QBR
    2962             :     268458438U, // MULEU_S_PH_QBR_MM
    2963             :     268458113U, // MULImmMacro
    2964             :     268458235U, // MULOMacro
    2965             :     268459493U, // MULOUMacro
    2966             :     268457433U, // MULQ_RS_PH
    2967             :     268457433U, // MULQ_RS_PH_MM
    2968             :     268460871U, // MULQ_RS_W
    2969             :     268460871U, // MULQ_RS_W_MMR2
    2970             :     268457377U, // MULQ_S_PH
    2971             :     268457377U, // MULQ_S_PH_MMR2
    2972             :     268460730U, // MULQ_S_W
    2973             :     268460730U, // MULQ_S_W_MMR2
    2974             :     268456461U, // MULR_Q_H
    2975             :     268460343U, // MULR_Q_W
    2976             :     268457579U, // MULSAQ_S_W_PH
    2977             :     268457579U, // MULSAQ_S_W_PH_MM
    2978             :     268457554U, // MULSA_W_PH
    2979             :     268457554U, // MULSA_W_PH_MMR2
    2980             :     23874U,     // MULT
    2981             :     268459525U, // MULTU_DSP
    2982             :     268459525U, // MULTU_DSP_MM
    2983             :     268459330U, // MULT_DSP
    2984             :     268459330U, // MULT_DSP_MM
    2985             :     23874U,     // MULT_MM
    2986             :     24069U,     // MULTu
    2987             :     24069U,     // MULTu_MM
    2988             :     268459472U, // MULU
    2989             :     268459472U, // MULU_MMR6
    2990             :     268453345U, // MULV_B
    2991             :     268455767U, // MULV_D
    2992             :     268457076U, // MULV_H
    2993             :     268461322U, // MULV_W
    2994             :     268458113U, // MUL_MM
    2995             :     268458113U, // MUL_MMR6
    2996             :     268457250U, // MUL_PH
    2997             :     268457250U, // MUL_PH_MMR2
    2998             :     268456430U, // MUL_Q_H
    2999             :     268460312U, // MUL_Q_W
    3000             :     268458113U, // MUL_R6
    3001             :     268457345U, // MUL_S_PH
    3002             :     268457345U, // MUL_S_PH_MMR2
    3003             :     546554U,    // Mfhi16
    3004             :     547047U,    // Mflo16
    3005             :     20624U,     // Move32R16
    3006             :     20624U,     // MoveR3216
    3007             :     23874U,     // MultRxRy16
    3008             :     142908738U, // MultRxRyRz16
    3009             :     24069U,     // MultuRxRy16
    3010             :     142908933U, // MultuRxRyRz16
    3011             :     17128U,     // NLOC_B
    3012             :     18691U,     // NLOC_D
    3013             :     20707U,     // NLOC_H
    3014             :     24314U,     // NLOC_W
    3015             :     17136U,     // NLZC_B
    3016             :     18699U,     // NLZC_D
    3017             :     20715U,     // NLZC_H
    3018             :     24322U,     // NLZC_W
    3019             :     268454180U, // NMADD_D32
    3020             :     268454180U, // NMADD_D32_MM
    3021             :     268454180U, // NMADD_D64
    3022             :     268458651U, // NMADD_S
    3023             :     268458651U, // NMADD_S_MM
    3024             :     268454138U, // NMSUB_D32
    3025             :     268454138U, // NMSUB_D32_MM
    3026             :     268454138U, // NMSUB_D64
    3027             :     268458633U, // NMSUB_S
    3028             :     268458633U, // NMSUB_S_MM
    3029             :     0U, // NOP
    3030             :     268458561U, // NOR
    3031             :     268458561U, // NOR64
    3032             :     268452753U, // NORI_B
    3033             :     268458561U, // NORImm
    3034             :     268458561U, // NORImm64
    3035             :     268458561U, // NOR_MM
    3036             :     268458561U, // NOR_MMR6
    3037             :     268459574U, // NOR_V
    3038             :     0U, // NOR_V_D_PSEUDO
    3039             :     0U, // NOR_V_H_PSEUDO
    3040             :     0U, // NOR_V_W_PSEUDO
    3041             :     16920U,     // NOT16_MM
    3042             :     16920U,     // NOT16_MMR6
    3043             :     20658U,     // NegRxRy16
    3044             :     23890U,     // NotRxRy16
    3045             :     268458562U, // OR
    3046             :     9224713U,   // OR16_MM
    3047             :     9224713U,   // OR16_MMR6
    3048             :     268458562U, // OR64
    3049             :     268452754U, // ORI_B
    3050             :     268457772U, // ORI_MMR6
    3051             :     268458562U, // OR_MM
    3052             :     268458562U, // OR_MMR6
    3053             :     268459575U, // OR_V
    3054             :     0U, // OR_V_D_PSEUDO
    3055             :     0U, // OR_V_H_PSEUDO
    3056             :     0U, // OR_V_W_PSEUDO
    3057             :     268457772U, // ORi
    3058             :     268457772U, // ORi64
    3059             :     268457772U, // ORi_MM
    3060             :     16800322U,  // OrRxRxRy16
    3061             :     268457239U, // PACKRL_PH
    3062             :     268457239U, // PACKRL_PH_MM
    3063             :     10001U,     // PAUSE
    3064             :     10001U,     // PAUSE_MM
    3065             :     10001U,     // PAUSE_MMR6
    3066             :     268453327U, // PCKEV_B
    3067             :     268455741U, // PCKEV_D
    3068             :     268457058U, // PCKEV_H
    3069             :     268461296U, // PCKEV_W
    3070             :     268452607U, // PCKOD_B
    3071             :     268454196U, // PCKOD_D
    3072             :     268456186U, // PCKOD_H
    3073             :     268459819U, // PCKOD_W
    3074             :     17655U,     // PCNT_B
    3075             :     19957U,     // PCNT_D
    3076             :     21334U,     // PCNT_H
    3077             :     25510U,     // PCNT_W
    3078             :     268457203U, // PICK_PH
    3079             :     268457203U, // PICK_PH_MM
    3080             :     268453469U, // PICK_QB
    3081             :     268453469U, // PICK_QB_MM
    3082             :     22831U,     // POP
    3083             :     22465U,     // PRECEQU_PH_QBL
    3084             :     17001U,     // PRECEQU_PH_QBLA
    3085             :     17001U,     // PRECEQU_PH_QBLA_MM
    3086             :     22465U,     // PRECEQU_PH_QBL_MM
    3087             :     23013U,     // PRECEQU_PH_QBR
    3088             :     17039U,     // PRECEQU_PH_QBRA
    3089             :     17039U,     // PRECEQU_PH_QBRA_MM
    3090             :     23013U,     // PRECEQU_PH_QBR_MM
    3091             :     22530U,     // PRECEQ_W_PHL
    3092             :     22530U,     // PRECEQ_W_PHL_MM
    3093             :     23053U,     // PRECEQ_W_PHR
    3094             :     23053U,     // PRECEQ_W_PHR_MM
    3095             :     22450U,     // PRECEU_PH_QBL
    3096             :     16985U,     // PRECEU_PH_QBLA
    3097             :     16985U,     // PRECEU_PH_QBLA_MM
    3098             :     22450U,     // PRECEU_PH_QBL_MM
    3099             :     22998U,     // PRECEU_PH_QBR
    3100             :     17023U,     // PRECEU_PH_QBRA
    3101             :     17023U,     // PRECEU_PH_QBRA_MM
    3102             :     22998U,     // PRECEU_PH_QBR_MM
    3103             :     268457155U, // PRECRQU_S_QB_PH
    3104             :     268457155U, // PRECRQU_S_QB_PH_MM
    3105             :     268459962U, // PRECRQ_PH_W
    3106             :     268459962U, // PRECRQ_PH_W_MM
    3107             :     268457128U, // PRECRQ_QB_PH
    3108             :     268457128U, // PRECRQ_QB_PH_MM
    3109             :     268459993U, // PRECRQ_RS_PH_W
    3110             :     268459993U, // PRECRQ_RS_PH_W_MM
    3111             :     268457142U, // PRECR_QB_PH
    3112             :     268457142U, // PRECR_QB_PH_MMR2
    3113             :     268459946U, // PRECR_SRA_PH_W
    3114             :     268459946U, // PRECR_SRA_PH_W_MMR2
    3115             :     268459975U, // PRECR_SRA_R_PH_W
    3116             :     268459975U, // PRECR_SRA_R_PH_W_MMR2
    3117             :     1937574U,   // PREF
    3118             :     1937445U,   // PREFE
    3119             :     1937445U,   // PREFE_MM
    3120             :     1937445U,   // PREFE_MMR6
    3121             :     151889210U, // PREFX_MM
    3122             :     1937574U,   // PREF_MM
    3123             :     1937574U,   // PREF_MMR6
    3124             :     1937574U,   // PREF_R6
    3125             :     268455923U, // PREPEND
    3126             :     268455923U, // PREPEND_MMR2
    3127             :     0U, // PseudoCMPU_EQ_QB
    3128             :     0U, // PseudoCMPU_LE_QB
    3129             :     0U, // PseudoCMPU_LT_QB
    3130             :     0U, // PseudoCMP_EQ_PH
    3131             :     0U, // PseudoCMP_LE_PH
    3132             :     0U, // PseudoCMP_LT_PH
    3133             :     16391U,     // PseudoCVT_D32_W
    3134             :     16391U,     // PseudoCVT_D64_L
    3135             :     16391U,     // PseudoCVT_D64_W
    3136             :     16391U,     // PseudoCVT_S_L
    3137             :     16391U,     // PseudoCVT_S_W
    3138             :     0U, // PseudoDMULT
    3139             :     0U, // PseudoDMULTu
    3140             :     0U, // PseudoDSDIV
    3141             :     0U, // PseudoDUDIV
    3142             :     0U, // PseudoIndirectBranch
    3143             :     0U, // PseudoIndirectBranch64
    3144             :     0U, // PseudoMADD
    3145             :     0U, // PseudoMADDU
    3146             :     0U, // PseudoMFHI
    3147             :     0U, // PseudoMFHI64
    3148             :     0U, // PseudoMFLO
    3149             :     0U, // PseudoMFLO64
    3150             :     0U, // PseudoMSUB
    3151             :     0U, // PseudoMSUBU
    3152             :     0U, // PseudoMTLOHI
    3153             :     0U, // PseudoMTLOHI64
    3154             :     0U, // PseudoMTLOHI_DSP
    3155             :     0U, // PseudoMULT
    3156             :     0U, // PseudoMULTu
    3157             :     0U, // PseudoPICK_PH
    3158             :     0U, // PseudoPICK_QB
    3159             :     0U, // PseudoReturn
    3160             :     0U, // PseudoReturn64
    3161             :     0U, // PseudoSDIV
    3162             :     0U, // PseudoSELECTFP_F_D32
    3163             :     0U, // PseudoSELECTFP_F_D64
    3164             :     0U, // PseudoSELECTFP_F_I
    3165             :     0U, // PseudoSELECTFP_F_I64
    3166             :     0U, // PseudoSELECTFP_F_S
    3167             :     0U, // PseudoSELECTFP_T_D32
    3168             :     0U, // PseudoSELECTFP_T_D64
    3169             :     0U, // PseudoSELECTFP_T_I
    3170             :     0U, // PseudoSELECTFP_T_I64
    3171             :     0U, // PseudoSELECTFP_T_S
    3172             :     0U, // PseudoSELECT_D32
    3173             :     0U, // PseudoSELECT_D64
    3174             :     0U, // PseudoSELECT_I
    3175             :     0U, // PseudoSELECT_I64
    3176             :     0U, // PseudoSELECT_S
    3177             :     268455782U, // PseudoTRUNC_W_D
    3178             :     268455782U, // PseudoTRUNC_W_D32
    3179             :     268459156U, // PseudoTRUNC_W_S
    3180             :     0U, // PseudoUDIV
    3181             :     18265U,     // RADDU_W_QB
    3182             :     18265U,     // RADDU_W_QB_MM
    3183             :     41965920U,  // RDDSP
    3184             :     159406432U, // RDDSP_MM
    3185             :     23144U,     // RDHWR
    3186             :     23144U,     // RDHWR64
    3187             :     23144U,     // RDHWR_MM
    3188             :     268458600U, // RDHWR_MMR6
    3189             :     23121U,     // RDPGPR_MMR6
    3190             :     19353U,     // RECIP_D
    3191             :     19353U,     // RECIP_D_MM
    3192             :     23487U,     // RECIP_S
    3193             :     23487U,     // RECIP_S_MM
    3194             :     22038U,     // REPLV_PH
    3195             :     22038U,     // REPLV_PH_MM
    3196             :     18245U,     // REPLV_QB
    3197             :     18245U,     // REPLV_QB_MM
    3198             :     21765U,     // REPL_PH
    3199             :     21765U,     // REPL_PH_MM
    3200             :     167790191U, // REPL_QB
    3201             :     167790191U, // REPL_QB_MM
    3202             :     19966U,     // RINT_D
    3203             :     19966U,     // RINT_D_MMR6
    3204             :     23661U,     // RINT_S
    3205             :     23661U,     // RINT_S_MMR6
    3206             :     268458062U, // ROL
    3207             :     268458062U, // ROLImm
    3208             :     268458567U, // ROR
    3209             :     268458567U, // RORImm
    3210             :     268458594U, // ROTR
    3211             :     268459676U, // ROTRV
    3212             :     268459676U, // ROTRV_MM
    3213             :     268458594U, // ROTR_MM
    3214             :     19162U,     // ROUND_L_D64
    3215             :     19162U,     // ROUND_L_D_MMR6
    3216             :     23379U,     // ROUND_L_S
    3217             :     23379U,     // ROUND_L_S_MMR6
    3218             :     20337U,     // ROUND_W_D32
    3219             :     20337U,     // ROUND_W_D64
    3220             :     20337U,     // ROUND_W_D_MMR6
    3221             :     20337U,     // ROUND_W_MM
    3222             :     23711U,     // ROUND_W_S
    3223             :     23711U,     // ROUND_W_S_MM
    3224             :     23711U,     // ROUND_W_S_MMR6
    3225             :     19994U,     // RSQRT_D
    3226             :     19994U,     // RSQRT_D_MM
    3227             :     23669U,     // RSQRT_S
    3228             :     23669U,     // RSQRT_S_MM
    3229             :     0U, // Restore16
    3230             :     0U, // RestoreX16
    3231             :     0U, // RetRA
    3232             :     0U, // RetRA16
    3233             :     268453036U, // SAT_S_B
    3234             :     268455186U, // SAT_S_D
    3235             :     268456704U, // SAT_S_H
    3236             :     268460780U, // SAT_S_W
    3237             :     268453263U, // SAT_U_B
    3238             :     268455665U, // SAT_U_D
    3239             :     268456994U, // SAT_U_H
    3240             :     268461210U, // SAT_U_W
    3241             :     134236005U, // SB
    3242             :     134234508U, // SB16_MM
    3243             :     134234508U, // SB16_MMR6
    3244             :     134236005U, // SB64
    3245             :     134238227U, // SBE
    3246             :     134238227U, // SBE_MM
    3247             :     134238227U, // SBE_MMR6
    3248             :     134236005U, // SB_MM
    3249             :     134236005U, // SB_MMR6
    3250             :     4229152U,   // SC
    3251             :     4229152U,   // SC64
    3252             :     4229152U,   // SC64_R6
    3253             :     4231115U,   // SCD
    3254             :     4231115U,   // SCD_R6
    3255             :     4231192U,   // SCE
    3256             :     4231192U,   // SCE_MM
    3257             :     134238232U, // SCE_MMR6
    3258             :     4229152U,   // SC_MM
    3259             :     4229152U,   // SC_R6
    3260             :     134238218U, // SD
    3261             :     186635U,    // SDBBP
    3262             :     82425U,     // SDBBP16_MM
    3263             :     82425U,     // SDBBP16_MMR6
    3264             :     596235U,    // SDBBP_MM
    3265             :     186635U,    // SDBBP_MMR6
    3266             :     186635U,    // SDBBP_R6
    3267             :     134234180U, // SDC1
    3268             :     134234180U, // SDC164
    3269             :     134234180U, // SDC1_D64_MMR6
    3270             :     134234180U, // SDC1_MM
    3271             :     134234396U, // SDC2
    3272             :     134234396U, // SDC2_MMR6
    3273             :     134234396U, // SDC2_R6
    3274             :     134234481U, // SDC3
    3275             :     26054U,     // SDIV
    3276             :     26054U,     // SDIV_MM
    3277             :     0U, // SDIV_MM_Pseudo
    3278             :     134240214U, // SDL
    3279             :     134243824U, // SDMacro
    3280             :     134240762U, // SDR
    3281             :     3774890117U,        // SDXC1
    3282             :     3774890117U,        // SDXC164
    3283             :     134238218U, // SD_MM64R6
    3284             :     268459632U, // SDivIMacro
    3285             :     268459632U, // SDivMacro
    3286             :     17910U,     // SEB
    3287             :     17910U,     // SEB64
    3288             :     17910U,     // SEB_MM
    3289             :     17910U,     // SEB_MMR6
    3290             :     21653U,     // SEH
    3291             :     21653U,     // SEH64
    3292             :     21653U,     // SEH_MM
    3293             :     21653U,     // SEH_MMR6
    3294             :     268461444U, // SELEQZ
    3295             :     268461444U, // SELEQZ64
    3296             :     268455865U, // SELEQZ_D
    3297             :     268455865U, // SELEQZ_D_MMR6
    3298             :     268461444U, // SELEQZ_MMR6
    3299             :     268459225U, // SELEQZ_S
    3300             :     268459225U, // SELEQZ_S_MMR6
    3301             :     268461417U, // SELNEZ
    3302             :     268461417U, // SELNEZ64
    3303             :     268455848U, // SELNEZ_D
    3304             :     268455848U, // SELNEZ_D_MMR6
    3305             :     268461417U, // SELNEZ_MMR6
    3306             :     268459215U, // SELNEZ_S
    3307             :     268459215U, // SELNEZ_S_MMR6
    3308             :     285231875U, // SEL_D
    3309             :     285231875U, // SEL_D_MMR6
    3310             :     285236092U, // SEL_S
    3311             :     285236092U, // SEL_S_MMR6
    3312             :     268458404U, // SEQ
    3313             :     268461570U, // SEQIMacro
    3314             :     268461570U, // SEQMacro
    3315             :     268457759U, // SEQi
    3316             :     134239940U, // SH
    3317             :     134234560U, // SH16_MM
    3318             :     134234560U, // SH16_MMR6
    3319             :     134239940U, // SH64
    3320             :     134238274U, // SHE
    3321             :     134238274U, // SHE_MM
    3322             :     134238274U, // SHE_MMR6
    3323             :     268452635U, // SHF_B
    3324             :     268456214U, // SHF_H
    3325             :     268459931U, // SHF_W
    3326             :     22765U,     // SHILO
    3327             :     24195U,     // SHILOV
    3328             :     24195U,     // SHILOV_MM
    3329             :     22765U,     // SHILO_MM
    3330             :     268457484U, // SHLLV_PH
    3331             :     268457484U, // SHLLV_PH_MM
    3332             :     268453691U, // SHLLV_QB
    3333             :     268453691U, // SHLLV_QB_MM
    3334             :     268457421U, // SHLLV_S_PH
    3335             :     268457421U, // SHLLV_S_PH_MM
    3336             :     268460841U, // SHLLV_S_W
    3337             :     268460841U, // SHLLV_S_W_MM
    3338             :     268457212U, // SHLL_PH
    3339             :     268457212U, // SHLL_PH_MM
    3340             :     268453478U, // SHLL_QB
    3341             :     268453478U, // SHLL_QB_MM
    3342             :     268457334U, // SHLL_S_PH
    3343             :     268457334U, // SHLL_S_PH_MM
    3344             :     268460681U, // SHLL_S_W
    3345             :     268460681U, // SHLL_S_W_MM
    3346             :     268457474U, // SHRAV_PH
    3347             :     268457474U, // SHRAV_PH_MM
    3348             :     268453681U, // SHRAV_QB
    3349             :     268453681U, // SHRAV_QB_MMR2
    3350             :     268457322U, // SHRAV_R_PH
    3351             :     268457322U, // SHRAV_R_PH_MM
    3352             :     268453579U, // SHRAV_R_QB
    3353             :     268453579U, // SHRAV_R_QB_MMR2
    3354             :     268460436U, // SHRAV_R_W
    3355             :     268460436U, // SHRAV_R_W_MM
    3356             :     268457119U, // SHRA_PH
    3357             :     268457119U, // SHRA_PH_MM
    3358             :     268453401U, // SHRA_QB
    3359             :     268453401U, // SHRA_QB_MMR2
    3360             :     268457287U, // SHRA_R_PH
    3361             :     268457287U, // SHRA_R_PH_MM
    3362             :     268453544U, // SHRA_R_QB
    3363             :     268453544U, // SHRA_R_QB_MMR2
    3364             :     268460394U, // SHRA_R_W
    3365             :     268460394U, // SHRA_R_W_MM
    3366             :     268457504U, // SHRLV_PH
    3367             :     268457504U, // SHRLV_PH_MMR2
    3368             :     268453711U, // SHRLV_QB
    3369             :     268453711U, // SHRLV_QB_MM
    3370             :     268457230U, // SHRL_PH
    3371             :     268457230U, // SHRL_PH_MMR2
    3372             :     268453496U, // SHRL_QB
    3373             :     268453496U, // SHRL_QB_MM
    3374             :     134239940U, // SH_MM
    3375             :     134239940U, // SH_MMR6
    3376             :     1627407154U,        // SLDI_B
    3377             :     1627408978U,        // SLDI_D
    3378             :     1627410733U,        // SLDI_H
    3379             :     1627414531U,        // SLDI_W
    3380             :     1627407096U,        // SLD_B
    3381             :     1627408685U,        // SLD_D
    3382             :     1627410675U,        // SLD_H
    3383             :     1627414308U,        // SLD_W
    3384             :     268458056U, // SLL
    3385             :     268452317U, // SLL16_MM
    3386             :     268452317U, // SLL16_MMR6
    3387             :     22600U,     // SLL64_32
    3388             :     22600U,     // SLL64_64
    3389             :     268452692U, // SLLI_B
    3390             :     268454499U, // SLLI_D
    3391             :     268456254U, // SLLI_H
    3392             :     268460052U, // SLLI_W
    3393             :     268459638U, // SLLV
    3394             :     268459638U, // SLLV_MM
    3395             :     268452841U, // SLL_B
    3396             :     268454683U, // SLL_D
    3397             :     268456370U, // SLL_H
    3398             :     268458056U, // SLL_MM
    3399             :     268458056U, // SLL_MMR6
    3400             :     268460194U, // SLL_W
    3401             :     268459319U, // SLT
    3402             :     268459319U, // SLT64
    3403             :     268459319U, // SLTImm64
    3404             :     268459512U, // SLTUImm64
    3405             :     268459319U, // SLT_MM
    3406             :     268457783U, // SLTi
    3407             :     268457783U, // SLTi64
    3408             :     268457783U, // SLTi_MM
    3409             :     268459456U, // SLTiu
    3410             :     268459456U, // SLTiu64
    3411             :     268459456U, // SLTiu_MM
    3412             :     268459512U, // SLTu
    3413             :     268459512U, // SLTu64
    3414             :     268459512U, // SLTu_MM
    3415             :     268456034U, // SNE
    3416             :     268457704U, // SNEi
    3417             :     0U, // SNZ_B_PSEUDO
    3418             :     0U, // SNZ_D_PSEUDO
    3419             :     0U, // SNZ_H_PSEUDO
    3420             :     0U, // SNZ_V_PSEUDO
    3421             :     0U, // SNZ_W_PSEUDO
    3422             :     1610630059U,        // SPLATI_B
    3423             :     1610631850U,        // SPLATI_D
    3424             :     1610633605U,        // SPLATI_H
    3425             :     1610637403U,        // SPLATI_W
    3426             :     1610630374U,        // SPLAT_B
    3427             :     1610632563U,        // SPLAT_D
    3428             :     1610634053U,        // SPLAT_H
    3429             :     1610638195U,        // SPLAT_W
    3430             :     19985U,     // SQRT_D_MMR6
    3431             :     23670U,     // SQRT_S_MMR6
    3432             :     268452513U, // SRA
    3433             :     268452650U, // SRAI_B
    3434             :     268454474U, // SRAI_D
    3435             :     268456229U, // SRAI_H
    3436             :     268460027U, // SRAI_W
    3437             :     268452726U, // SRARI_B
    3438             :     268454533U, // SRARI_D
    3439             :     268456288U, // SRARI_H
    3440             :     268460086U, // SRARI_W
    3441             :     268452879U, // SRAR_B
    3442             :     268454922U, // SRAR_D
    3443             :     268456485U, // SRAR_H
    3444             :     268460458U, // SRAR_W
    3445             :     268459617U, // SRAV
    3446             :     268459617U, // SRAV_MM
    3447             :     268452577U, // SRA_B
    3448             :     268454106U, // SRA_D
    3449             :     268456156U, // SRA_H
    3450             :     268452513U, // SRA_MM
    3451             :     268459746U, // SRA_W
    3452             :     268458074U, // SRL
    3453             :     268452324U, // SRL16_MM
    3454             :     268452324U, // SRL16_MMR6
    3455             :     268452700U, // SRLI_B
    3456             :     268454507U, // SRLI_D
    3457             :     268456262U, // SRLI_H
    3458             :     268460060U, // SRLI_W
    3459             :     268452744U, // SRLRI_B
    3460             :     268454551U, // SRLRI_D
    3461             :     268456306U, // SRLRI_H
    3462             :     268460104U, // SRLRI_W
    3463             :     268452895U, // SRLR_B
    3464             :     268454938U, // SRLR_D
    3465             :     268456501U, // SRLR_H
    3466             :     268460474U, // SRLR_W
    3467             :     268459645U, // SRLV
    3468             :     268459645U, // SRLV_MM
    3469             :     268452848U, // SRL_B
    3470             :     268454708U, // SRL_D
    3471             :     268456377U, // SRL_H
    3472             :     268458074U, // SRL_MM
    3473             :     268460219U, // SRL_W
    3474             :     10044U,     // SSNOP
    3475             :     10044U,     // SSNOP_MM
    3476             :     10044U,     // SSNOP_MMR6
    3477             :     134234119U, // STORE_ACC128
    3478             :     134234119U, // STORE_ACC64
    3479             :     134234119U, // STORE_ACC64DSP
    3480             :     134240591U, // STORE_CCOND_DSP
    3481             :     134235401U, // ST_B
    3482             :     134237731U, // ST_D
    3483             :     0U, // ST_F16
    3484             :     134239080U, // ST_H
    3485             :     134243284U, // ST_W
    3486             :     268453740U, // SUB
    3487             :     268457183U, // SUBQH_PH
    3488             :     268457183U, // SUBQH_PH_MMR2
    3489             :     268457298U, // SUBQH_R_PH
    3490             :     268457298U, // SUBQH_R_PH_MMR2
    3491             :     268460404U, // SUBQH_R_W
    3492             :     268460404U, // SUBQH_R_W_MMR2
    3493             :     268460009U, // SUBQH_W
    3494             :     268460009U, // SUBQH_W_MMR2
    3495             :     268457258U, // SUBQ_PH
    3496             :     268457258U, // SUBQ_PH_MM
    3497             :     268457355U, // SUBQ_S_PH
    3498             :     268457355U, // SUBQ_S_PH_MM
    3499             :     268460710U, // SUBQ_S_W
    3500             :     268460710U, // SUBQ_S_W_MM
    3501             :     268453251U, // SUBSUS_U_B
    3502             :     268455653U, // SUBSUS_U_D
    3503             :     268456982U, // SUBSUS_U_H
    3504             :     268461198U, // SUBSUS_U_W
    3505             :     268453054U, // SUBSUU_S_B
    3506             :     268455226U, // SUBSUU_S_D
    3507             :     268456722U, // SUBSUU_S_H
    3508             :     268460820U, // SUBSUU_S_W
    3509             :     268453016U, // SUBS_S_B
    3510             :     268455166U, // SUBS_S_D
    3511             :     268456684U, // SUBS_S_H
    3512             :     268460760U, // SUBS_S_W
    3513             :     268453231U, // SUBS_U_B
    3514             :     268455633U, // SUBS_U_D
    3515             :     268456962U, // SUBS_U_H
    3516             :     268461178U, // SUBS_U_W
    3517             :     268452390U, // SUBU16_MM
    3518             :     268452390U, // SUBU16_MMR6
    3519             :     268453449U, // SUBUH_QB
    3520             :     268453449U, // SUBUH_QB_MMR2
    3521             :     268453555U, // SUBUH_R_QB
    3522             :     268453555U, // SUBUH_R_QB_MMR2
    3523             :     268459369U, // SUBU_MMR6
    3524             :     268457456U, // SUBU_PH
    3525             :     268457456U, // SUBU_PH_MMR2
    3526             :     268453663U, // SUBU_QB
    3527             :     268453663U, // SUBU_QB_MM
    3528             :     268457399U, // SUBU_S_PH
    3529             :     268457399U, // SUBU_S_PH_MMR2
    3530             :     268453602U, // SUBU_S_QB
    3531             :     268453602U, // SUBU_S_QB_MM
    3532             :     268452798U, // SUBVI_B
    3533             :     268454589U, // SUBVI_D
    3534             :     268456344U, // SUBVI_H
    3535             :     268460142U, // SUBVI_W
    3536             :     268453310U, // SUBV_B
    3537             :     268455724U, // SUBV_D
    3538             :     268457041U, // SUBV_H
    3539             :     268461279U, // SUBV_W
    3540             :     268453740U, // SUB_MM
    3541             :     268453740U, // SUB_MMR6
    3542             :     268459369U, // SUBu
    3543             :     268459369U, // SUBu_MM
    3544             :     3774890131U,        // SUXC1
    3545             :     3774890131U,        // SUXC164
    3546             :     3774890131U,        // SUXC1_MM
    3547             :     134243638U, // SW
    3548             :     134234691U, // SW16_MM
    3549             :     134234691U, // SW16_MMR6
    3550             :     134243638U, // SW64
    3551             :     134234232U, // SWC1
    3552             :     134234232U, // SWC1_MM
    3553             :     134234448U, // SWC2
    3554             :     134234448U, // SWC2_MMR6
    3555             :     134234448U, // SWC2_R6
    3556             :     134234493U, // SWC3
    3557             :     134238363U, // SWE
    3558             :     134238363U, // SWE_MM
    3559             :     134238363U, // SWE_MMR6
    3560             :     134240409U, // SWL
    3561             :     134240409U, // SWL64
    3562             :     134238295U, // SWLE
    3563             :     134238295U, // SWLE_MM
    3564             :     134240409U, // SWL_MM
    3565             :     3817970U,   // SWM16_MM
    3566             :     3817970U,   // SWM16_MMR6
    3567             :     3817718U,   // SWM32_MM
    3568             :     3823814U,   // SWM_MM
    3569             :     170394U,    // SWP_MM
    3570             :     170394U,    // SWP_MMR6
    3571             :     134240884U, // SWR
    3572             :     134240884U, // SWR64
    3573             :     134238334U, // SWRE
    3574             :     134238334U, // SWRE_MM
    3575             :     134240884U, // SWR_MM
    3576             :     134243638U, // SWSP_MM
    3577             :     134243638U, // SWSP_MMR6
    3578             :     3774890145U,        // SWXC1
    3579             :     3774890145U,        // SWXC1_MM
    3580             :     134243638U, // SW_MM
    3581             :     134243638U, // SW_MMR6
    3582             :     206302U,    // SYNC
    3583             :     218830U,    // SYNCI
    3584             :     218830U,    // SYNCI_MM
    3585             :     218830U,    // SYNCI_MMR6
    3586             :     206302U,    // SYNC_MM
    3587             :     198618U,    // SYNC_MMR6
    3588             :     186412U,    // SYSCALL
    3589             :     596012U,    // SYSCALL_MM
    3590             :     0U, // SZ_B_PSEUDO
    3591             :     0U, // SZ_D_PSEUDO
    3592             :     0U, // SZ_H_PSEUDO
    3593             :     0U, // SZ_V_PSEUDO
    3594             :     0U, // SZ_W_PSEUDO
    3595             :     0U, // Save16
    3596             :     0U, // SaveX16
    3597             :     134236005U, // SbRxRyOffMemX16
    3598             :     550309U,    // SebRx16
    3599             :     550321U,    // SehRx16
    3600             :     4695422U,   // SelBeqZ
    3601             :     4695395U,   // SelBneZ
    3602             :     444832041U, // SelTBteqZCmp
    3603             :     444831513U, // SelTBteqZCmpi
    3604             :     444833079U, // SelTBteqZSlt
    3605             :     444831543U, // SelTBteqZSlti
    3606             :     444833216U, // SelTBteqZSltiu
    3607             :     444833272U, // SelTBteqZSltu
    3608             :     713267497U, // SelTBtneZCmp
    3609             :     713266969U, // SelTBtneZCmpi
    3610             :     713268535U, // SelTBtneZSlt
    3611             :     713266999U, // SelTBtneZSlti
    3612             :     713268672U, // SelTBtneZSltiu
    3613             :     713268728U, // SelTBtneZSltu
    3614             :     134239940U, // ShRxRyOffMemX16
    3615             :     268458056U, // SllX16
    3616             :     16801398U,  // SllvRxRy16
    3617             :     184851767U, // SltCCRxRy16
    3618             :     23863U,     // SltRxRy16
    3619             :     184850231U, // SltiCCRxImmX16
    3620             :     1879070519U,        // SltiRxImm16
    3621             :     22327U,     // SltiRxImmX16
    3622             :     184851904U, // SltiuCCRxImmX16
    3623             :     1879072192U,        // SltiuRxImm16
    3624             :     24000U,     // SltiuRxImmX16
    3625             :     184851960U, // SltuCCRxRy16
    3626             :     24056U,     // SltuRxRy16
    3627             :     184851960U, // SltuRxRyRz16
    3628             :     268452513U, // SraX16
    3629             :     16801377U,  // SravRxRy16
    3630             :     268458074U, // SrlX16
    3631             :     16801405U,  // SrlvRxRy16
    3632             :     268459369U, // SubuRxRyRz16
    3633             :     134243638U, // SwRxRyOffMemX16
    3634             :     134243638U, // SwRxSpImmX16
    3635             :     0U, // TAILCALL
    3636             :     0U, // TAILCALLREG
    3637             :     0U, // TAILCALLREG64
    3638             :     0U, // TAILCALL_MM
    3639             :     0U, // TAILCALL_MMR6
    3640             :     268458409U, // TEQ
    3641             :     22309U,     // TEQI
    3642             :     22309U,     // TEQI_MM
    3643             :     268458409U, // TEQ_MM
    3644             :     268455985U, // TGE
    3645             :     22242U,     // TGEI
    3646             :     23993U,     // TGEIU
    3647             :     23993U,     // TGEIU_MM
    3648             :     22242U,     // TGEI_MM
    3649             :     268459416U, // TGEU
    3650             :     268459416U, // TGEU_MM
    3651             :     268455985U, // TGE_MM
    3652             :     10072U,     // TLBINV
    3653             :     10007U,     // TLBINVF
    3654             :     10007U,     // TLBINVF_MMR6
    3655             :     10072U,     // TLBINV_MMR6
    3656             :     10039U,     // TLBP
    3657             :     10039U,     // TLBP_MM
    3658             :     10050U,     // TLBR
    3659             :     10050U,     // TLBR_MM
    3660             :     10015U,     // TLBWI
    3661             :     10015U,     // TLBWI_MM
    3662             :     10055U,     // TLBWR
    3663             :     10055U,     // TLBWR_MM
    3664             :     268459324U, // TLT
    3665             :     22333U,     // TLTI
    3666             :     24007U,     // TLTIU_MM
    3667             :     22333U,     // TLTI_MM
    3668             :     268459518U, // TLTU
    3669             :     268459518U, // TLTU_MM
    3670             :     268459324U, // TLT_MM
    3671             :     268456039U, // TNE
    3672             :     22254U,     // TNEI
    3673             :     22254U,     // TNEI_MM
    3674             :     268456039U, // TNE_MM
    3675             :     0U, // TRAP
    3676             :     19151U,     // TRUNC_L_D64
    3677             :     19151U,     // TRUNC_L_D_MMR6
    3678             :     23368U,     // TRUNC_L_S
    3679             :     23368U,     // TRUNC_L_S_MMR6
    3680             :     20326U,     // TRUNC_W_D32
    3681             :     20326U,     // TRUNC_W_D64
    3682             :     20326U,     // TRUNC_W_D_MMR6
    3683             :     20326U,     // TRUNC_W_MM
    3684             :     23700U,     // TRUNC_W_S
    3685             :     23700U,     // TRUNC_W_S_MM
    3686             :     23700U,     // TRUNC_W_S_MMR6
    3687             :     24007U,     // TTLTIU
    3688             :     26040U,     // UDIV
    3689             :     26040U,     // UDIV_MM
    3690             :     0U, // UDIV_MM_Pseudo
    3691             :     268459540U, // UDivIMacro
    3692             :     268459540U, // UDivMacro
    3693             :     134239386U, // Ulh
    3694             :     134241700U, // Ulhu
    3695             :     134243632U, // Ulw
    3696             :     134239939U, // Ush
    3697             :     134243637U, // Usw
    3698             :     268459470U, // V3MULU
    3699             :     268451877U, // VMM0
    3700             :     268459485U, // VMULU
    3701             :     285229850U, // VSHF_B
    3702             :     285231658U, // VSHF_D
    3703             :     285233429U, // VSHF_H
    3704             :     285237146U, // VSHF_W
    3705             :     10067U,     // WAIT
    3706             :     597292U,    // WAIT_MM
    3707             :     597292U,    // WAIT_MMR6
    3708             :     41965927U,  // WRDSP
    3709             :     159406439U, // WRDSP_MM
    3710             :     23129U,     // WRPGPR_MMR6
    3711             :     21647U,     // WSBH
    3712             :     21647U,     // WSBH_MM
    3713             :     21647U,     // WSBH_MMR6
    3714             :     268458572U, // XOR
    3715             :     9224712U,   // XOR16_MM
    3716             :     9224712U,   // XOR16_MMR6
    3717             :     268458572U, // XOR64
    3718             :     268452761U, // XORI_B
    3719             :     268457771U, // XORI_MMR6
    3720             :     268458572U, // XOR_MM
    3721             :     268458572U, // XOR_MMR6
    3722             :     268459581U, // XOR_V
    3723             :     0U, // XOR_V_D_PSEUDO
    3724             :     0U, // XOR_V_H_PSEUDO
    3725             :     0U, // XOR_V_W_PSEUDO
    3726             :     268457771U, // XORi
    3727             :     268457771U, // XORi64
    3728             :     268457771U, // XORi_MM
    3729             :     16800332U,  // XorRxRxRy16
    3730             :     20450U,     // YIELD
    3731             :   };
    3732             : 
    3733             :   static const uint16_t OpInfo1[] = {
    3734             :     0U, // PHI
    3735             :     0U, // INLINEASM
    3736             :     0U, // CFI_INSTRUCTION
    3737             :     0U, // EH_LABEL
    3738             :     0U, // GC_LABEL
    3739             :     0U, // ANNOTATION_LABEL
    3740             :     0U, // KILL
    3741             :     0U, // EXTRACT_SUBREG
    3742             :     0U, // INSERT_SUBREG
    3743             :     0U, // IMPLICIT_DEF
    3744             :     0U, // SUBREG_TO_REG
    3745             :     0U, // COPY_TO_REGCLASS
    3746             :     0U, // DBG_VALUE
    3747             :     0U, // REG_SEQUENCE
    3748             :     0U, // COPY
    3749             :     0U, // BUNDLE
    3750             :     0U, // LIFETIME_START
    3751             :     0U, // LIFETIME_END
    3752             :     0U, // STACKMAP
    3753             :     0U, // FENTRY_CALL
    3754             :     0U, // PATCHPOINT
    3755             :     0U, // LOAD_STACK_GUARD
    3756             :     0U, // STATEPOINT
    3757             :     0U, // LOCAL_ESCAPE
    3758             :     0U, // FAULTING_OP
    3759             :     0U, // PATCHABLE_OP
    3760             :     0U, // PATCHABLE_FUNCTION_ENTER
    3761             :     0U, // PATCHABLE_RET
    3762             :     0U, // PATCHABLE_FUNCTION_EXIT
    3763             :     0U, // PATCHABLE_TAIL_CALL
    3764             :     0U, // PATCHABLE_EVENT_CALL
    3765             :     0U, // G_ADD
    3766             :     0U, // G_SUB
    3767             :     0U, // G_MUL
    3768             :     0U, // G_SDIV
    3769             :     0U, // G_UDIV
    3770             :     0U, // G_SREM
    3771             :     0U, // G_UREM
    3772             :     0U, // G_AND
    3773             :     0U, // G_OR
    3774             :     0U, // G_XOR
    3775             :     0U, // G_IMPLICIT_DEF
    3776             :     0U, // G_PHI
    3777             :     0U, // G_FRAME_INDEX
    3778             :     0U, // G_GLOBAL_VALUE
    3779             :     0U, // G_EXTRACT
    3780             :     0U, // G_UNMERGE_VALUES
    3781             :     0U, // G_INSERT
    3782             :     0U, // G_MERGE_VALUES
    3783             :     0U, // G_PTRTOINT
    3784             :     0U, // G_INTTOPTR
    3785             :     0U, // G_BITCAST
    3786             :     0U, // G_LOAD
    3787             :     0U, // G_STORE
    3788             :     0U, // G_BRCOND
    3789             :     0U, // G_BRINDIRECT
    3790             :     0U, // G_INTRINSIC
    3791             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
    3792             :     0U, // G_ANYEXT
    3793             :     0U, // G_TRUNC
    3794             :     0U, // G_CONSTANT
    3795             :     0U, // G_FCONSTANT
    3796             :     0U, // G_VASTART
    3797             :     0U, // G_VAARG
    3798             :     0U, // G_SEXT
    3799             :     0U, // G_ZEXT
    3800             :     0U, // G_SHL
    3801             :     0U, // G_LSHR
    3802             :     0U, // G_ASHR
    3803             :     0U, // G_ICMP
    3804             :     0U, // G_FCMP
    3805             :     0U, // G_SELECT
    3806             :     0U, // G_UADDE
    3807             :     0U, // G_USUBE
    3808             :     0U, // G_SADDO
    3809             :     0U, // G_SSUBO
    3810             :     0U, // G_UMULO
    3811             :     0U, // G_SMULO
    3812             :     0U, // G_UMULH
    3813             :     0U, // G_SMULH
    3814             :     0U, // G_FADD
    3815             :     0U, // G_FSUB
    3816             :     0U, // G_FMUL
    3817             :     0U, // G_FMA
    3818             :     0U, // G_FDIV
    3819             :     0U, // G_FREM
    3820             :     0U, // G_FPOW
    3821             :     0U, // G_FEXP
    3822             :     0U, // G_FEXP2
    3823             :     0U, // G_FLOG
    3824             :     0U, // G_FLOG2
    3825             :     0U, // G_FNEG
    3826             :     0U, // G_FPEXT
    3827             :     0U, // G_FPTRUNC
    3828             :     0U, // G_FPTOSI
    3829             :     0U, // G_FPTOUI
    3830             :     0U, // G_SITOFP
    3831             :     0U, // G_UITOFP
    3832             :     0U, // G_GEP
    3833             :     0U, // G_PTR_MASK
    3834             :     0U, // G_BR
    3835             :     0U, // G_INSERT_VECTOR_ELT
    3836             :     0U, // G_EXTRACT_VECTOR_ELT
    3837             :     0U, // G_SHUFFLE_VECTOR
    3838             :     0U, // ABSMacro
    3839             :     0U, // ABSQ_S_PH
    3840             :     0U, // ABSQ_S_PH_MM
    3841             :     0U, // ABSQ_S_QB
    3842             :     0U, // ABSQ_S_QB_MMR2
    3843             :     0U, // ABSQ_S_W
    3844             :     0U, // ABSQ_S_W_MM
    3845             :     0U, // ABS_D_MMR6
    3846             :     0U, // ABS_S_MMR6
    3847             :     0U, // ADD
    3848             :     0U, // ADDIUPC
    3849             :     0U, // ADDIUPC_MM
    3850             :     0U, // ADDIUPC_MMR6
    3851             :     0U, // ADDIUR1SP_MM
    3852             :     0U, // ADDIUR2_MM
    3853             :     0U, // ADDIUS5_MM
    3854             :     0U, // ADDIUSP_MM
    3855             :     0U, // ADDIU_MMR6
    3856             :     0U, // ADDQH_PH
    3857             :     0U, // ADDQH_PH_MMR2
    3858             :     0U, // ADDQH_R_PH
    3859             :     0U, // ADDQH_R_PH_MMR2
    3860             :     0U, // ADDQH_R_W
    3861             :     0U, // ADDQH_R_W_MMR2
    3862             :     0U, // ADDQH_W
    3863             :     0U, // ADDQH_W_MMR2
    3864             :     0U, // ADDQ_PH
    3865             :     0U, // ADDQ_PH_MM
    3866             :     0U, // ADDQ_S_PH
    3867             :     0U, // ADDQ_S_PH_MM
    3868             :     0U, // ADDQ_S_W
    3869             :     0U, // ADDQ_S_W_MM
    3870             :     0U, // ADDSC
    3871             :     0U, // ADDSC_MM
    3872             :     0U, // ADDS_A_B
    3873             :     0U, // ADDS_A_D
    3874             :     0U, // ADDS_A_H
    3875             :     0U, // ADDS_A_W
    3876             :     0U, // ADDS_S_B
    3877             :     0U, // ADDS_S_D
    3878             :     0U, // ADDS_S_H
    3879             :     0U, // ADDS_S_W
    3880             :     0U, // ADDS_U_B
    3881             :     0U, // ADDS_U_D
    3882             :     0U, // ADDS_U_H
    3883             :     0U, // ADDS_U_W
    3884             :     0U, // ADDU16_MM
    3885             :     0U, // ADDU16_MMR6
    3886             :     0U, // ADDUH_QB
    3887             :     0U, // ADDUH_QB_MMR2
    3888             :     0U, // ADDUH_R_QB
    3889             :     0U, // ADDUH_R_QB_MMR2
    3890             :     0U, // ADDU_MMR6
    3891             :     0U, // ADDU_PH
    3892             :     0U, // ADDU_PH_MMR2
    3893             :     0U, // ADDU_QB
    3894             :     0U, // ADDU_QB_MM
    3895             :     0U, // ADDU_S_PH
    3896             :     0U, // ADDU_S_PH_MMR2
    3897             :     0U, // ADDU_S_QB
    3898             :     0U, // ADDU_S_QB_MM
    3899             :     2U, // ADDVI_B
    3900             :     2U, // ADDVI_D
    3901             :     2U, // ADDVI_H
    3902             :     2U, // ADDVI_W
    3903             :     0U, // ADDV_B
    3904             :     0U, // ADDV_D
    3905             :     0U, // ADDV_H
    3906             :     0U, // ADDV_W
    3907             :     0U, // ADDWC
    3908             :     0U, // ADDWC_MM
    3909             :     0U, // ADD_A_B
    3910             :     0U, // ADD_A_D
    3911             :     0U, // ADD_A_H
    3912             :     0U, // ADD_A_W
    3913             :     0U, // ADD_MM
    3914             :     0U, // ADD_MMR6
    3915             :     0U, // ADDi
    3916             :     0U, // ADDi_MM
    3917             :     0U, // ADDiu
    3918             :     0U, // ADDiu_MM
    3919             :     0U, // ADDu
    3920             :     0U, // ADDu_MM
    3921             :     0U, // ADJCALLSTACKDOWN
    3922             :     0U, // ADJCALLSTACKUP
    3923             :     64U,        // ALIGN
    3924             :     64U,        // ALIGN_MMR6
    3925             :     0U, // ALUIPC
    3926             :     0U, // ALUIPC_MMR6
    3927             :     0U, // AND
    3928             :     0U, // AND16_MM
    3929             :     0U, // AND16_MMR6
    3930             :     0U, // AND64
    3931             :     0U, // ANDI16_MM
    3932             :     0U, // ANDI16_MMR6
    3933             :     4U, // ANDI_B
    3934             :     6U, // ANDI_MMR6
    3935             :     0U, // AND_MM
    3936             :     0U, // AND_MMR6
    3937             :     0U, // AND_V
    3938             :     0U, // AND_V_D_PSEUDO
    3939             :     0U, // AND_V_H_PSEUDO
    3940             :     0U, // AND_V_W_PSEUDO
    3941             :     6U, // ANDi
    3942             :     6U, // ANDi64
    3943             :     6U, // ANDi_MM
    3944             :     2U, // APPEND
    3945             :     2U, // APPEND_MMR2
    3946             :     0U, // ASUB_S_B
    3947             :     0U, // ASUB_S_D
    3948             :     0U, // ASUB_S_H
    3949             :     0U, // ASUB_S_W
    3950             :     0U, // ASUB_U_B
    3951             :     0U, // ASUB_U_D
    3952             :     0U, // ASUB_U_H
    3953             :     0U, // ASUB_U_W
    3954             :     0U, // ATOMIC_CMP_SWAP_I16
    3955             :     0U, // ATOMIC_CMP_SWAP_I32
    3956             :     0U, // ATOMIC_CMP_SWAP_I64
    3957             :     0U, // ATOMIC_CMP_SWAP_I8
    3958             :     0U, // ATOMIC_LOAD_ADD_I16
    3959             :     0U, // ATOMIC_LOAD_ADD_I32
    3960             :     0U, // ATOMIC_LOAD_ADD_I64
    3961             :     0U, // ATOMIC_LOAD_ADD_I8
    3962             :     0U, // ATOMIC_LOAD_AND_I16
    3963             :     0U, // ATOMIC_LOAD_AND_I32
    3964             :     0U, // ATOMIC_LOAD_AND_I64
    3965             :     0U, // ATOMIC_LOAD_AND_I8
    3966             :     0U, // ATOMIC_LOAD_NAND_I16
    3967             :     0U, // ATOMIC_LOAD_NAND_I32
    3968             :     0U, // ATOMIC_LOAD_NAND_I64
    3969             :     0U, // ATOMIC_LOAD_NAND_I8
    3970             :     0U, // ATOMIC_LOAD_OR_I16
    3971             :     0U, // ATOMIC_LOAD_OR_I32
    3972             :     0U, // ATOMIC_LOAD_OR_I64
    3973             :     0U, // ATOMIC_LOAD_OR_I8
    3974             :     0U, // ATOMIC_LOAD_SUB_I16
    3975             :     0U, // ATOMIC_LOAD_SUB_I32
    3976             :     0U, // ATOMIC_LOAD_SUB_I64
    3977             :     0U, // ATOMIC_LOAD_SUB_I8
    3978             :     0U, // ATOMIC_LOAD_XOR_I16
    3979             :     0U, // ATOMIC_LOAD_XOR_I32
    3980             :     0U, // ATOMIC_LOAD_XOR_I64
    3981             :     0U, // ATOMIC_LOAD_XOR_I8
    3982             :     0U, // ATOMIC_SWAP_I16
    3983             :     0U, // ATOMIC_SWAP_I32
    3984             :     0U, // ATOMIC_SWAP_I64
    3985             :     0U, // ATOMIC_SWAP_I8
    3986             :     6U, // AUI
    3987             :     0U, // AUIPC
    3988             :     0U, // AUIPC_MMR6
    3989             :     6U, // AUI_MMR6
    3990             :     0U, // AVER_S_B
    3991             :     0U, // AVER_S_D
    3992             :     0U, // AVER_S_H
    3993             :     0U, // AVER_S_W
    3994             :     0U, // AVER_U_B
    3995             :     0U, // AVER_U_D
    3996             :     0U, // AVER_U_H
    3997             :     0U, // AVER_U_W
    3998             :     0U, // AVE_S_B
    3999             :     0U, // AVE_S_D
    4000             :     0U, // AVE_S_H
    4001             :     0U, // AVE_S_W
    4002             :     0U, // AVE_U_B
    4003             :     0U, // AVE_U_D
    4004             :     0U, // AVE_U_H
    4005             :     0U, // AVE_U_W
    4006             :     0U, // AddiuRxImmX16
    4007             :     0U, // AddiuRxPcImmX16
    4008             :     0U, // AddiuRxRxImm16
    4009             :     0U, // AddiuRxRxImmX16
    4010             :     0U, // AddiuRxRyOffMemX16
    4011             :     0U, // AddiuSpImm16
    4012             :     0U, // AddiuSpImmX16
    4013             :     0U, // AdduRxRyRz16
    4014             :     0U, // AndRxRxRy16
    4015             :     0U, // B
    4016             :     0U, // B16_MM
    4017             :     0U, // BADDu
    4018             :     0U, // BAL
    4019             :     0U, // BALC
    4020             :     0U, // BALC_MMR6
    4021             :     8U, // BALIGN
    4022             :     8U, // BALIGN_MMR2
    4023             :     0U, // BAL_BR
    4024             :     0U, // BBIT0
    4025             :     0U, // BBIT032
    4026             :     0U, // BBIT1
    4027             :     0U, // BBIT132
    4028             :     0U, // BC
    4029             :     0U, // BC16_MMR6
    4030             :     0U, // BC1EQZ
    4031             :     0U, // BC1EQZC_MMR6
    4032             :     0U, // BC1F
    4033             :     0U, // BC1FL
    4034             :     0U, // BC1F_MM
    4035             :     0U, // BC1NEZ
    4036             :     0U, // BC1NEZC_MMR6
    4037             :     0U, // BC1T
    4038             :     0U, // BC1TL
    4039             :     0U, // BC1T_MM
    4040             :     0U, // BC2EQZ
    4041             :     0U, // BC2EQZC_MMR6
    4042             :     0U, // BC2NEZ
    4043             :     0U, // BC2NEZC_MMR6
    4044             :     10U,        // BCLRI_B
    4045             :     12U,        // BCLRI_D
    4046             :     14U,        // BCLRI_H
    4047             :     2U, // BCLRI_W
    4048             :     0U, // BCLR_B
    4049             :     0U, // BCLR_D
    4050             :     0U, // BCLR_H
    4051             :     0U, // BCLR_W
    4052             :     0U, // BC_MMR6
    4053             :     0U, // BEQ
    4054             :     0U, // BEQ64
    4055             :     0U, // BEQC
    4056             :     0U, // BEQC64
    4057             :     0U, // BEQC_MMR6
    4058             :     0U, // BEQL
    4059             :     0U, // BEQLImmMacro
    4060             :     0U, // BEQZ16_MM
    4061             :     0U, // BEQZALC
    4062             :     0U, // BEQZALC_MMR6
    4063             :     0U, // BEQZC
    4064             :     0U, // BEQZC16_MMR6
    4065             :     0U, // BEQZC64
    4066             :     0U, // BEQZC_MM
    4067             :     0U, // BEQZC_MMR6
    4068             :     0U, // BEQ_MM
    4069             :     0U, // BGE
    4070             :     0U, // BGEC
    4071             :     0U, // BGEC64
    4072             :     0U, // BGEC_MMR6
    4073             :     0U, // BGEImmMacro
    4074             :     0U, // BGEL
    4075             :     0U, // BGELImmMacro
    4076             :     0U, // BGEU
    4077             :     0U, // BGEUC
    4078             :     0U, // BGEUC64
    4079             :     0U, // BGEUC_MMR6
    4080             :     0U, // BGEUImmMacro
    4081             :     0U, // BGEUL
    4082             :     0U, // BGEULImmMacro
    4083             :     0U, // BGEZ
    4084             :     0U, // BGEZ64
    4085             :     0U, // BGEZAL
    4086             :     0U, // BGEZALC
    4087             :     0U, // BGEZALC_MMR6
    4088             :     0U, // BGEZALL
    4089             :     0U, // BGEZALS_MM
    4090             :     0U, // BGEZAL_MM
    4091             :     0U, // BGEZC
    4092             :     0U, // BGEZC64
    4093             :     0U, // BGEZC_MMR6
    4094             :     0U, // BGEZL
    4095             :     0U, // BGEZ_MM
    4096             :     0U, // BGT
    4097             :     0U, // BGTImmMacro
    4098             :     0U, // BGTL
    4099             :     0U, // BGTLImmMacro
    4100             :     0U, // BGTU
    4101             :     0U, // BGTUImmMacro
    4102             :     0U, // BGTUL
    4103             :     0U, // BGTULImmMacro
    4104             :     0U, // BGTZ
    4105             :     0U, // BGTZ64
    4106             :     0U, // BGTZALC
    4107             :     0U, // BGTZALC_MMR6
    4108             :     0U, // BGTZC
    4109             :     0U, // BGTZC64
    4110             :     0U, // BGTZC_MMR6
    4111             :     0U, // BGTZL
    4112             :     0U, // BGTZ_MM
    4113             :     16U,        // BINSLI_B
    4114             :     18U,        // BINSLI_D
    4115             :     20U,        // BINSLI_H
    4116             :     22U,        // BINSLI_W
    4117             :     24U,        // BINSL_B
    4118             :     24U,        // BINSL_D
    4119             :     24U,        // BINSL_H
    4120             :     24U,        // BINSL_W
    4121             :     16U,        // BINSRI_B
    4122             :     18U,        // BINSRI_D
    4123             :     20U,        // BINSRI_H
    4124             :     22U,        // BINSRI_W
    4125             :     24U,        // BINSR_B
    4126             :     24U,        // BINSR_D
    4127             :     24U,        // BINSR_H
    4128             :     24U,        // BINSR_W
    4129             :     0U, // BITREV
    4130             :     0U, // BITREV_MM
    4131             :     0U, // BITSWAP
    4132             :     0U, // BITSWAP_MMR6
    4133             :     0U, // BLE
    4134             :     0U, // BLEImmMacro
    4135             :     0U, // BLEL
    4136             :     0U, // BLELImmMacro
    4137             :     0U, // BLEU
    4138             :     0U, // BLEUImmMacro
    4139             :     0U, // BLEUL
    4140             :     0U, // BLEULImmMacro
    4141             :     0U, // BLEZ
    4142             :     0U, // BLEZ64
    4143             :     0U, // BLEZALC
    4144             :     0U, // BLEZALC_MMR6
    4145             :     0U, // BLEZC
    4146             :     0U, // BLEZC64
    4147             :     0U, // BLEZC_MMR6
    4148             :     0U, // BLEZL
    4149             :     0U, // BLEZ_MM
    4150             :     0U, // BLT
    4151             :     0U, // BLTC
    4152             :     0U, // BLTC64
    4153             :     0U, // BLTC_MMR6
    4154             :     0U, // BLTImmMacro
    4155             :     0U, // BLTL
    4156             :     0U, // BLTLImmMacro
    4157             :     0U, // BLTU
    4158             :     0U, // BLTUC
    4159             :     0U, // BLTUC64
    4160             :     0U, // BLTUC_MMR6
    4161             :     0U, // BLTUImmMacro
    4162             :     0U, // BLTUL
    4163             :     0U, // BLTULImmMacro
    4164             :     0U, // BLTZ
    4165             :     0U, // BLTZ64
    4166             :     0U, // BLTZAL
    4167             :     0U, // BLTZALC
    4168             :     0U, // BLTZALC_MMR6
    4169             :     0U, // BLTZALL
    4170             :     0U, // BLTZALS_MM
    4171             :     0U, // BLTZAL_MM
    4172             :     0U, // BLTZC
    4173             :     0U, // BLTZC64
    4174             :     0U, // BLTZC_MMR6
    4175             :     0U, // BLTZL
    4176             :     0U, // BLTZ_MM
    4177             :     26U,        // BMNZI_B
    4178             :     24U,        // BMNZ_V
    4179             :     26U,        // BMZI_B
    4180             :     24U,        // BMZ_V
    4181             :     0U, // BNE
    4182             :     0U, // BNE64
    4183             :     0U, // BNEC
    4184             :     0U, // BNEC64
    4185             :     0U, // BNEC_MMR6
    4186             :     10U,        // BNEGI_B
    4187             :     12U,        // BNEGI_D
    4188             :     14U,        // BNEGI_H
    4189             :     2U, // BNEGI_W
    4190             :     0U, // BNEG_B
    4191             :     0U, // BNEG_D
    4192             :     0U, // BNEG_H
    4193             :     0U, // BNEG_W
    4194             :     0U, // BNEL
    4195             :     0U, // BNELImmMacro
    4196             :     0U, // BNEZ16_MM
    4197             :     0U, // BNEZALC
    4198             :     0U, // BNEZALC_MMR6
    4199             :     0U, // BNEZC
    4200             :     0U, // BNEZC16_MMR6
    4201             :     0U, // BNEZC64
    4202             :     0U, // BNEZC_MM
    4203             :     0U, // BNEZC_MMR6
    4204             :     0U, // BNE_MM
    4205             :     0U, // BNVC
    4206             :     0U, // BNVC_MMR6
    4207             :     0U, // BNZ_B
    4208             :     0U, // BNZ_D
    4209             :     0U, // BNZ_H
    4210             :     0U, // BNZ_V
    4211             :     0U, // BNZ_W
    4212             :     0U, // BOVC
    4213             :     0U, // BOVC_MMR6
    4214             :     0U, // BPOSGE32
    4215             :     0U, // BPOSGE32C_MMR3
    4216             :     0U, // BPOSGE32_MM
    4217             :     0U, // BPOSGE32_PSEUDO
    4218             :     0U, // BREAK
    4219             :     0U, // BREAK16_MM
    4220             :     0U, // BREAK16_MMR6
    4221             :     0U, // BREAK_MM
    4222             :     0U, // BREAK_MMR6
    4223             :     26U,        // BSELI_B
    4224             :     0U, // BSEL_D_PSEUDO
    4225             :     0U, // BSEL_FD_PSEUDO
    4226             :     0U, // BSEL_FW_PSEUDO
    4227             :     0U, // BSEL_H_PSEUDO
    4228             :     24U,        // BSEL_V
    4229             :     0U, // BSEL_W_PSEUDO
    4230             :     10U,        // BSETI_B
    4231             :     12U,        // BSETI_D
    4232             :     14U,        // BSETI_H
    4233             :     2U, // BSETI_W
    4234             :     0U, // BSET_B
    4235             :     0U, // BSET_D
    4236             :     0U, // BSET_H
    4237             :     0U, // BSET_W
    4238             :     0U, // BZ_B
    4239             :     0U, // BZ_D
    4240             :     0U, // BZ_H
    4241             :     0U, // BZ_V
    4242             :     0U, // BZ_W
    4243             :     0U, // B_MMR6_Pseudo
    4244             :     0U, // B_MM_Pseudo
    4245             :     0U, // BeqImm
    4246             :     0U, // BeqzRxImm16
    4247             :     0U, // BeqzRxImmX16
    4248             :     0U, // Bimm16
    4249             :     0U, // BimmX16
    4250             :     0U, // BneImm
    4251             :     0U, // BnezRxImm16
    4252             :     0U, // BnezRxImmX16
    4253             :     0U, // Break16
    4254             :     0U, // Bteqz16
    4255             :     0U, // BteqzT8CmpX16
    4256             :     0U, // BteqzT8CmpiX16
    4257             :     0U, // BteqzT8SltX16
    4258             :     0U, // BteqzT8SltiX16
    4259             :     0U, // BteqzT8SltiuX16
    4260             :     0U, // BteqzT8SltuX16
    4261             :     0U, // BteqzX16
    4262             :     0U, // Btnez16
    4263             :     0U, // BtnezT8CmpX16
    4264             :     0U, // BtnezT8CmpiX16
    4265             :     0U, // BtnezT8SltX16
    4266             :     0U, // BtnezT8SltiX16
    4267             :     0U, // BtnezT8SltiuX16
    4268             :     0U, // BtnezT8SltuX16
    4269             :     0U, // BtnezX16
    4270             :     0U, // BuildPairF64
    4271             :     0U, // BuildPairF64_64
    4272             :     0U, // CACHE
    4273             :     0U, // CACHEE
    4274             :     0U, // CACHEE_MM
    4275             :     0U, // CACHEE_MMR6
    4276             :     0U, // CACHE_MM
    4277             :     0U, // CACHE_MMR6
    4278             :     0U, // CACHE_R6
    4279             :     0U, // CEIL_L_D64
    4280             :     0U, // CEIL_L_D_MMR6
    4281             :     0U, // CEIL_L_S
    4282             :     0U, // CEIL_L_S_MMR6
    4283             :     0U, // CEIL_W_D32
    4284             :     0U, // CEIL_W_D64
    4285             :     0U, // CEIL_W_D_MMR6
    4286             :     0U, // CEIL_W_MM
    4287             :     0U, // CEIL_W_S
    4288             :     0U, // CEIL_W_S_MM
    4289             :     0U, // CEIL_W_S_MMR6
    4290             :     0U, // CEQI_B
    4291             :     0U, // CEQI_D
    4292             :     0U, // CEQI_H
    4293             :     0U, // CEQI_W
    4294             :     0U, // CEQ_B
    4295             :     0U, // CEQ_D
    4296             :     0U, // CEQ_H
    4297             :     0U, // CEQ_W
    4298             :     0U, // CFC1
    4299             :     0U, // CFC1_MM
    4300             :     0U, // CFC2_MM
    4301             :     0U, // CFCMSA
    4302             :     578U,       // CINS
    4303             :     578U,       // CINS32
    4304             :     578U,       // CINS64_32
    4305             :     578U,       // CINS_i32
    4306             :     0U, // CLASS_D
    4307             :     0U, // CLASS_D_MMR6
    4308             :     0U, // CLASS_S
    4309             :     0U, // CLASS_S_MMR6
    4310             :     0U, // CLEI_S_B
    4311             :     0U, // CLEI_S_D
    4312             :     0U, // CLEI_S_H
    4313             :     0U, // CLEI_S_W
    4314             :     2U, // CLEI_U_B
    4315             :     2U, // CLEI_U_D
    4316             :     2U, // CLEI_U_H
    4317             :     2U, // CLEI_U_W
    4318             :     0U, // CLE_S_B
    4319             :     0U, // CLE_S_D
    4320             :     0U, // CLE_S_H
    4321             :     0U, // CLE_S_W
    4322             :     0U, // CLE_U_B
    4323             :     0U, // CLE_U_D
    4324             :     0U, // CLE_U_H
    4325             :     0U, // CLE_U_W
    4326             :     0U, // CLO
    4327             :     0U, // CLO_MM
    4328             :     0U, // CLO_MMR6
    4329             :     0U, // CLO_R6
    4330             :     0U, // CLTI_S_B
    4331             :     0U, // CLTI_S_D
    4332             :     0U, // CLTI_S_H
    4333             :     0U, // CLTI_S_W
    4334             :     2U, // CLTI_U_B
    4335             :     2U, // CLTI_U_D
    4336             :     2U, // CLTI_U_H
    4337             :     2U, // CLTI_U_W
    4338             :     0U, // CLT_S_B
    4339             :     0U, // CLT_S_D
    4340             :     0U, // CLT_S_H
    4341             :     0U, // CLT_S_W
    4342             :     0U, // CLT_U_B
    4343             :     0U, // CLT_U_D
    4344             :     0U, // CLT_U_H
    4345             :     0U, // CLT_U_W
    4346             :     0U, // CLZ
    4347             :     0U, // CLZ_MM
    4348             :     0U, // CLZ_MMR6
    4349             :     0U, // CLZ_R6
    4350             :     0U, // CMPGDU_EQ_QB
    4351             :     0U, // CMPGDU_EQ_QB_MMR2
    4352             :     0U, // CMPGDU_LE_QB
    4353             :     0U, // CMPGDU_LE_QB_MMR2
    4354             :     0U, // CMPGDU_LT_QB
    4355             :     0U, // CMPGDU_LT_QB_MMR2
    4356             :     0U, // CMPGU_EQ_QB
    4357             :     0U, // CMPGU_EQ_QB_MM
    4358             :     0U, // CMPGU_LE_QB
    4359             :     0U, // CMPGU_LE_QB_MM
    4360             :     0U, // CMPGU_LT_QB
    4361             :     0U, // CMPGU_LT_QB_MM
    4362             :     0U, // CMPU_EQ_QB
    4363             :     0U, // CMPU_EQ_QB_MM
    4364             :     0U, // CMPU_LE_QB
    4365             :     0U, // CMPU_LE_QB_MM
    4366             :     0U, // CMPU_LT_QB
    4367             :     0U, // CMPU_LT_QB_MM
    4368             :     0U, // CMP_AF_D_MMR6
    4369             :     0U, // CMP_AF_S_MMR6
    4370             :     0U, // CMP_EQ_D
    4371             :     0U, // CMP_EQ_D_MMR6
    4372             :     0U, // CMP_EQ_PH
    4373             :     0U, // CMP_EQ_PH_MM
    4374             :     0U, // CMP_EQ_S
    4375             :     0U, // CMP_EQ_S_MMR6
    4376             :     0U, // CMP_F_D
    4377             :     0U, // CMP_F_S
    4378             :     0U, // CMP_LE_D
    4379             :     0U, // CMP_LE_D_MMR6
    4380             :     0U, // CMP_LE_PH
    4381             :     0U, // CMP_LE_PH_MM
    4382             :     0U, // CMP_LE_S
    4383             :     0U, // CMP_LE_S_MMR6
    4384             :     0U, // CMP_LT_D
    4385             :     0U, // CMP_LT_D_MMR6
    4386             :     0U, // CMP_LT_PH
    4387             :     0U, // CMP_LT_PH_MM
    4388             :     0U, // CMP_LT_S
    4389             :     0U, // CMP_LT_S_MMR6
    4390             :     0U, // CMP_SAF_D
    4391             :     0U, // CMP_SAF_D_MMR6
    4392             :     0U, // CMP_SAF_S
    4393             :     0U, // CMP_SAF_S_MMR6
    4394             :     0U, // CMP_SEQ_D
    4395             :     0U, // CMP_SEQ_D_MMR6
    4396             :     0U, // CMP_SEQ_S
    4397             :     0U, // CMP_SEQ_S_MMR6
    4398             :     0U, // CMP_SLE_D
    4399             :     0U, // CMP_SLE_D_MMR6
    4400             :     0U, // CMP_SLE_S
    4401             :     0U, // CMP_SLE_S_MMR6
    4402             :     0U, // CMP_SLT_D
    4403             :     0U, // CMP_SLT_D_MMR6
    4404             :     0U, // CMP_SLT_S
    4405             :     0U, // CMP_SLT_S_MMR6
    4406             :     0U, // CMP_SUEQ_D
    4407             :     0U, // CMP_SUEQ_D_MMR6
    4408             :     0U, // CMP_SUEQ_S
    4409             :     0U, // CMP_SUEQ_S_MMR6
    4410             :     0U, // CMP_SULE_D
    4411             :     0U, // CMP_SULE_D_MMR6
    4412             :     0U, // CMP_SULE_S
    4413             :     0U, // CMP_SULE_S_MMR6
    4414             :     0U, // CMP_SULT_D
    4415             :     0U, // CMP_SULT_D_MMR6
    4416             :     0U, // CMP_SULT_S
    4417             :     0U, // CMP_SULT_S_MMR6
    4418             :     0U, // CMP_SUN_D
    4419             :     0U, // CMP_SUN_D_MMR6
    4420             :     0U, // CMP_SUN_S
    4421             :     0U, // CMP_SUN_S_MMR6
    4422             :     0U, // CMP_UEQ_D
    4423             :     0U, // CMP_UEQ_D_MMR6
    4424             :     0U, // CMP_UEQ_S
    4425             :     0U, // CMP_UEQ_S_MMR6
    4426             :     0U, // CMP_ULE_D
    4427             :     0U, // CMP_ULE_D_MMR6
    4428             :     0U, // CMP_ULE_S
    4429             :     0U, // CMP_ULE_S_MMR6
    4430             :     0U, // CMP_ULT_D
    4431             :     0U, // CMP_ULT_D_MMR6
    4432             :     0U, // CMP_ULT_S
    4433             :     0U, // CMP_ULT_S_MMR6
    4434             :     0U, // CMP_UN_D
    4435             :     0U, // CMP_UN_D_MMR6
    4436             :     0U, // CMP_UN_S
    4437             :     0U, // CMP_UN_S_MMR6
    4438             :     0U, // CONSTPOOL_ENTRY
    4439             :     0U, // COPY_FD_PSEUDO
    4440             :     0U, // COPY_FW_PSEUDO
    4441             :     142U,       // COPY_S_B
    4442             :     28U,        // COPY_S_D
    4443             :     138U,       // COPY_S_H
    4444             :     136U,       // COPY_S_W
    4445             :     142U,       // COPY_U_B
    4446             :     138U,       // COPY_U_H
    4447             :     136U,       // COPY_U_W
    4448             :     0U, // CTC1
    4449             :     0U, // CTC1_MM
    4450             :     0U, // CTC2_MM
    4451             :     0U, // CTCMSA
    4452             :     0U, // CVT_D32_S
    4453             :     0U, // CVT_D32_W
    4454             :     0U, // CVT_D32_W_MM
    4455             :     0U, // CVT_D64_L
    4456             :     0U, // CVT_D64_S
    4457             :     0U, // CVT_D64_W
    4458             :     0U, // CVT_D_L_MMR6
    4459             :     0U, // CVT_D_S_MM
    4460             :     0U, // CVT_D_S_MMR6
    4461             :     0U, // CVT_D_W_MMR6
    4462             :     0U, // CVT_L_D64
    4463             :     0U, // CVT_L_D64_MM
    4464             :     0U, // CVT_L_D_MMR6
    4465             :     0U, // CVT_L_S
    4466             :     0U, // CVT_L_S_MM
    4467             :     0U, // CVT_L_S_MMR6
    4468             :     0U, // CVT_S_D32
    4469             :     0U, // CVT_S_D32_MM
    4470             :     0U, // CVT_S_D64
    4471             :     0U, // CVT_S_D_MMR6
    4472             :     0U, // CVT_S_L
    4473             :     0U, // CVT_S_L_MMR6
    4474             :     0U, // CVT_S_W
    4475             :     0U, // CVT_S_W_MM
    4476             :     0U, // CVT_S_W_MMR6
    4477             :     0U, // CVT_W_D32
    4478             :     0U, // CVT_W_D64
    4479             :     0U, // CVT_W_D_MMR6
    4480             :     0U, // CVT_W_MM
    4481             :     0U, // CVT_W_S
    4482             :     0U, // CVT_W_S_MM
    4483             :     0U, // CVT_W_S_MMR6
    4484             :     0U, // C_EQ_D32
    4485             :     0U, // C_EQ_D32_MM
    4486             :     0U, // C_EQ_D64
    4487             :     0U, // C_EQ_D64_MM
    4488             :     0U, // C_EQ_S
    4489             :     0U, // C_EQ_S_MM
    4490             :     0U, // C_F_D32
    4491             :     0U, // C_F_D32_MM
    4492             :     0U, // C_F_D64
    4493             :     0U, // C_F_D64_MM
    4494             :     0U, // C_F_S
    4495             :     0U, // C_F_S_MM
    4496             :     0U, // C_LE_D32
    4497             :     0U, // C_LE_D32_MM
    4498             :     0U, // C_LE_D64
    4499             :     0U, // C_LE_D64_MM
    4500             :     0U, // C_LE_S
    4501             :     0U, // C_LE_S_MM
    4502             :     0U, // C_LT_D32
    4503             :     0U, // C_LT_D32_MM
    4504             :     0U, // C_LT_D64
    4505             :     0U, // C_LT_D64_MM
    4506             :     0U, // C_LT_S
    4507             :     0U, // C_LT_S_MM
    4508             :     0U, // C_NGE_D32
    4509             :     0U, // C_NGE_D32_MM
    4510             :     0U, // C_NGE_D64
    4511             :     0U, // C_NGE_D64_MM
    4512             :     0U, // C_NGE_S
    4513             :     0U, // C_NGE_S_MM
    4514             :     0U, // C_NGLE_D32
    4515             :     0U, // C_NGLE_D32_MM
    4516             :     0U, // C_NGLE_D64
    4517             :     0U, // C_NGLE_D64_MM
    4518             :     0U, // C_NGLE_S
    4519             :     0U, // C_NGLE_S_MM
    4520             :     0U, // C_NGL_D32
    4521             :     0U, // C_NGL_D32_MM
    4522             :     0U, // C_NGL_D64
    4523             :     0U, // C_NGL_D64_MM
    4524             :     0U, // C_NGL_S
    4525             :     0U, // C_NGL_S_MM
    4526             :     0U, // C_NGT_D32
    4527             :     0U, // C_NGT_D32_MM
    4528             :     0U, // C_NGT_D64
    4529             :     0U, // C_NGT_D64_MM
    4530             :     0U, // C_NGT_S
    4531             :     0U, // C_NGT_S_MM
    4532             :     0U, // C_OLE_D32
    4533             :     0U, // C_OLE_D32_MM
    4534             :     0U, // C_OLE_D64
    4535             :     0U, // C_OLE_D64_MM
    4536             :     0U, // C_OLE_S
    4537             :     0U, // C_OLE_S_MM
    4538             :     0U, // C_OLT_D32
    4539             :     0U, // C_OLT_D32_MM
    4540             :     0U, // C_OLT_D64
    4541             :     0U, // C_OLT_D64_MM
    4542             :     0U, // C_OLT_S
    4543             :     0U, // C_OLT_S_MM
    4544             :     0U, // C_SEQ_D32
    4545             :     0U, // C_SEQ_D32_MM
    4546             :     0U, // C_SEQ_D64
    4547             :     0U, // C_SEQ_D64_MM
    4548             :     0U, // C_SEQ_S
    4549             :     0U, // C_SEQ_S_MM
    4550             :     0U, // C_SF_D32
    4551             :     0U, // C_SF_D32_MM
    4552             :     0U, // C_SF_D64
    4553             :     0U, // C_SF_D64_MM
    4554             :     0U, // C_SF_S
    4555             :     0U, // C_SF_S_MM
    4556             :     0U, // C_UEQ_D32
    4557             :     0U, // C_UEQ_D32_MM
    4558             :     0U, // C_UEQ_D64
    4559             :     0U, // C_UEQ_D64_MM
    4560             :     0U, // C_UEQ_S
    4561             :     0U, // C_UEQ_S_MM
    4562             :     0U, // C_ULE_D32
    4563             :     0U, // C_ULE_D32_MM
    4564             :     0U, // C_ULE_D64
    4565             :     0U, // C_ULE_D64_MM
    4566             :     0U, // C_ULE_S
    4567             :     0U, // C_ULE_S_MM
    4568             :     0U, // C_ULT_D32
    4569             :     0U, // C_ULT_D32_MM
    4570             :     0U, // C_ULT_D64
    4571             :     0U, // C_ULT_D64_MM
    4572             :     0U, // C_ULT_S
    4573             :     0U, // C_ULT_S_MM
    4574             :     0U, // C_UN_D32
    4575             :     0U, // C_UN_D32_MM
    4576             :     0U, // C_UN_D64
    4577             :     0U, // C_UN_D64_MM
    4578             :     0U, // C_UN_S
    4579             :     0U, // C_UN_S_MM
    4580             :     0U, // CmpRxRy16
    4581             :     0U, // CmpiRxImm16
    4582             :     0U, // CmpiRxImmX16
    4583             :     0U, // Constant32
    4584             :     0U, // DADD
    4585             :     0U, // DADDIU_MM64R6
    4586             :     0U, // DADDU_MM64R6
    4587             :     0U, // DADD_MM64R6
    4588             :     0U, // DADDi
    4589             :     0U, // DADDiu
    4590             :     0U, // DADDu
    4591             :     6U, // DAHI
    4592             :     0U, // DAHI_MM64R6
    4593             :     1088U,      // DALIGN
    4594             :     1088U,      // DALIGN_MM64R6
    4595             :     6U, // DATI
    4596             :     0U, // DATI_MM64R6
    4597             :     6U, // DAUI
    4598             :     6U, // DAUI_MM64R6
    4599             :     0U, // DBITSWAP
    4600             :     0U, // DBITSWAP_MM64R6
    4601             :     0U, // DCLO
    4602             :     0U, // DCLO_MM64R6
    4603             :     0U, // DCLO_R6
    4604             :     0U, // DCLZ
    4605             :     0U, // DCLZ_MM64R6
    4606             :     0U, // DCLZ_R6
    4607             :     0U, // DDIV
    4608             :     0U, // DDIVU
    4609             :     0U, // DDIVU_MM64R6
    4610             :     0U, // DDIV_MM64R6
    4611             :     0U, // DERET
    4612             :     0U, // DERET_MM
    4613             :     0U, // DERET_MMR6
    4614             :     1602U,      // DEXT
    4615             :     1602U,      // DEXT64_32
    4616             :     2114U,      // DEXTM
    4617             :     2114U,      // DEXTM_MM64R6
    4618             :     222U,       // DEXTU
    4619             :     222U,       // DEXTU_MM64R6
    4620             :     1602U,      // DEXT_MM64R6
    4621             :     0U, // DI
    4622             :     2636U,      // DINS
    4623             :     3138U,      // DINSM
    4624             :     3138U,      // DINSM_MM64R6
    4625             :     286U,       // DINSU
    4626             :     286U,       // DINSU_MM64R6
    4627             :     2626U,      // DINS_MM64R6
    4628             :     0U, // DIV
    4629             :     0U, // DIVU
    4630             :     0U, // DIVU_MMR6
    4631             :     0U, // DIV_MMR6
    4632             :     0U, // DIV_S_B
    4633             :     0U, // DIV_S_D
    4634             :     0U, // DIV_S_H
    4635             :     0U, // DIV_S_W
    4636             :     0U, // DIV_U_B
    4637             :     0U, // DIV_U_D
    4638             :     0U, // DIV_U_H
    4639             :     0U, // DIV_U_W
    4640             :     0U, // DI_MM
    4641             :     0U, // DI_MMR6
    4642             :     3648U,      // DLSA
    4643             :     0U, // DLSA_MM64R6
    4644             :     3648U,      // DLSA_R6
    4645             :     10U,        // DMFC0
    4646             :     10U,        // DMFC0_MM64R6
    4647             :     0U, // DMFC1
    4648             :     0U, // DMFC1_MM64R6
    4649             :     10U,        // DMFC2
    4650             :     0U, // DMFC2_MM64R6
    4651             :     0U, // DMFC2_OCTEON
    4652             :     0U, // DMOD
    4653             :     0U, // DMODU
    4654             :     0U, // DMODU_MM64R6
    4655             :     0U, // DMOD_MM64R6
    4656             :     0U, // DMT
    4657             :     0U, // DMTC0
    4658             :     0U, // DMTC0_MM64R6
    4659             :     0U, // DMTC1
    4660             :     0U, // DMTC1_MM64R6
    4661             :     0U, // DMTC2
    4662             :     0U, // DMTC2_MM64R6
    4663             :     0U, // DMTC2_OCTEON
    4664             :     0U, // DMUH
    4665             :     0U, // DMUHU
    4666             :     0U, // DMUHU_MM64R6
    4667             :     0U, // DMUH_MM64R6
    4668             :     0U, // DMUL
    4669             :     0U, // DMULImmMacro
    4670             :     0U, // DMULMacro
    4671             :     0U, // DMULOMacro
    4672             :     0U, // DMULOUMacro
    4673             :     0U, // DMULT
    4674             :     0U, // DMULTu
    4675             :     0U, // DMULU
    4676             :     0U, // DMULU_MM64R6
    4677             :     0U, // DMUL_MM64R6
    4678             :     0U, // DMUL_R6
    4679             :     0U, // DOTP_S_D
    4680             :     0U, // DOTP_S_H
    4681             :     0U, // DOTP_S_W
    4682             :     0U, // DOTP_U_D
    4683             :     0U, // DOTP_U_H
    4684             :     0U, // DOTP_U_W
    4685             :     24U,        // DPADD_S_D
    4686             :     24U,        // DPADD_S_H
    4687             :     24U,        // DPADD_S_W
    4688             :     24U,        // DPADD_U_D
    4689             :     24U,        // DPADD_U_H
    4690             :     24U,        // DPADD_U_W
    4691             :     0U, // DPAQX_SA_W_PH
    4692             :     0U, // DPAQX_SA_W_PH_MMR2
    4693             :     0U, // DPAQX_S_W_PH
    4694             :     0U, // DPAQX_S_W_PH_MMR2
    4695             :     0U, // DPAQ_SA_L_W
    4696             :     0U, // DPAQ_SA_L_W_MM
    4697             :     0U, // DPAQ_S_W_PH
    4698             :     0U, // DPAQ_S_W_PH_MM
    4699             :     0U, // DPAU_H_QBL
    4700             :     0U, // DPAU_H_QBL_MM
    4701             :     0U, // DPAU_H_QBR
    4702             :     0U, // DPAU_H_QBR_MM
    4703             :     0U, // DPAX_W_PH
    4704             :     0U, // DPAX_W_PH_MMR2
    4705             :     0U, // DPA_W_PH
    4706             :     0U, // DPA_W_PH_MMR2
    4707             :     0U, // DPOP
    4708             :     0U, // DPSQX_SA_W_PH
    4709             :     0U, // DPSQX_SA_W_PH_MMR2
    4710             :     0U, // DPSQX_S_W_PH
    4711             :     0U, // DPSQX_S_W_PH_MMR2
    4712             :     0U, // DPSQ_SA_L_W
    4713             :     0U, // DPSQ_SA_L_W_MM
    4714             :     0U, // DPSQ_S_W_PH
    4715             :     0U, // DPSQ_S_W_PH_MM
    4716             :     24U,        // DPSUB_S_D
    4717             :     24U,        // DPSUB_S_H
    4718             :     24U,        // DPSUB_S_W
    4719             :     24U,        // DPSUB_U_D
    4720             :     24U,        // DPSUB_U_H
    4721             :     24U,        // DPSUB_U_W
    4722             :     0U, // DPSU_H_QBL
    4723             :     0U, // DPSU_H_QBL_MM
    4724             :     0U, // DPSU_H_QBR
    4725             :     0U, // DPSU_H_QBR_MM
    4726             :     0U, // DPSX_W_PH
    4727             :     0U, // DPSX_W_PH_MMR2
    4728             :     0U, // DPS_W_PH
    4729             :     0U, // DPS_W_PH_MMR2
    4730             :     0U, // DROL
    4731             :     0U, // DROLImm
    4732             :     0U, // DROR
    4733             :     0U, // DRORImm
    4734             :     12U,        // DROTR
    4735             :     2U, // DROTR32
    4736             :     2U, // DROTR32_MM64R6
    4737             :     0U, // DROTRV
    4738             :     0U, // DROTRV_MM64R6
    4739             :     12U,        // DROTR_MM64R6
    4740             :     0U, // DSBH
    4741             :     0U, // DSBH_MM64R6
    4742             :     0U, // DSDIV
    4743             :     0U, // DSDivIMacro
    4744             :     0U, // DSDivMacro
    4745             :     0U, // DSHD
    4746             :     0U, // DSHD_MM64R6
    4747             :     12U,        // DSLL
    4748             :     2U, // DSLL32
    4749             :     2U, // DSLL32_MM64R6
    4750             :     0U, // DSLL64_32
    4751             :     0U, // DSLLV
    4752             :     0U, // DSLLV_MM64R6
    4753             :     12U,        // DSLL_MM64R6
    4754             :     12U,        // DSRA
    4755             :     2U, // DSRA32
    4756             :     2U, // DSRA32_MM64R6
    4757             :     0U, // DSRAV
    4758             :     0U, // DSRAV_MM64R6
    4759             :     12U,        // DSRA_MM64R6
    4760             :     12U,        // DSRL
    4761             :     2U, // DSRL32
    4762             :     2U, // DSRL32_MM64R6
    4763             :     0U, // DSRLV
    4764             :     0U, // DSRLV_MM64R6
    4765             :     12U,        // DSRL_MM64R6
    4766             :     0U, // DSUB
    4767             :     0U, // DSUBU_MM64R6
    4768             :     0U, // DSUB_MM64R6
    4769             :     0U, // DSUBu
    4770             :     0U, // DUDIV
    4771             :     0U, // DUDivIMacro
    4772             :     0U, // DUDivMacro
    4773             :     0U, // DVP
    4774             :     0U, // DVPE
    4775             :     0U, // DVP_MMR6
    4776             :     0U, // DivRxRy16
    4777             :     0U, // DivuRxRy16
    4778             :     0U, // EHB
    4779             :     0U, // EHB_MM
    4780             :     0U, // EHB_MMR6
    4781             :     0U, // EI
    4782             :     0U, // EI_MM
    4783             :     0U, // EI_MMR6
    4784             :     0U, // EMT
    4785             :     0U, // ERET
    4786             :     0U, // ERETNC
    4787             :     0U, // ERETNC_MMR6
    4788             :     0U, // ERET_MM
    4789             :     0U, // ERET_MMR6
    4790             :     0U, // ERet
    4791             :     0U, // EVP
    4792             :     0U, // EVPE
    4793             :     0U, // EVP_MMR6
    4794             :     1602U,      // EXT
    4795             :     2U, // EXTP
    4796             :     2U, // EXTPDP
    4797             :     0U, // EXTPDPV
    4798             :     0U, // EXTPDPV_MM
    4799             :     2U, // EXTPDP_MM
    4800             :     0U, // EXTPV
    4801             :     0U, // EXTPV_MM
    4802             :     2U, // EXTP_MM
    4803             :     0U, // EXTRV_RS_W
    4804             :     0U, // EXTRV_RS_W_MM
    4805             :     0U, // EXTRV_R_W
    4806             :     0U, // EXTRV_R_W_MM
    4807             :     0U, // EXTRV_S_H
    4808             :     0U, // EXTRV_S_H_MM
    4809             :     0U, // EXTRV_W
    4810             :     0U, // EXTRV_W_MM
    4811             :     2U, // EXTR_RS_W
    4812             :     2U, // EXTR_RS_W_MM
    4813             :     2U, // EXTR_R_W
    4814             :     2U, // EXTR_R_W_MM
    4815             :     2U, // EXTR_S_H
    4816             :     2U, // EXTR_S_H_MM
    4817             :     2U, // EXTR_W
    4818             :     2U, // EXTR_W_MM
    4819             :     578U,       // EXTS
    4820             :     578U,       // EXTS32
    4821             :     1602U,      // EXT_MM
    4822             :     1602U,      // EXT_MMR6
    4823             :     0U, // ExtractElementF64
    4824             :     0U, // ExtractElementF64_64
    4825             :     0U, // FABS_D
    4826             :     0U, // FABS_D32
    4827             :     0U, // FABS_D64
    4828             :     0U, // FABS_MM
    4829             :     0U, // FABS_S
    4830             :     0U, // FABS_S_MM
    4831             :     0U, // FABS_W
    4832             :     0U, // FADD_D
    4833             :     0U, // FADD_D32
    4834             :     0U, // FADD_D64
    4835             :     32U,        // FADD_D_MMR6
    4836             :     0U, // FADD_MM
    4837             :     0U, // FADD_S
    4838             :     0U, // FADD_S_MM
    4839             :     32U,        // FADD_S_MMR6
    4840             :     0U, // FADD_W
    4841             :     0U, // FCAF_D
    4842             :     0U, // FCAF_W
    4843             :     0U, // FCEQ_D
    4844             :     0U, // FCEQ_W
    4845             :     0U, // FCLASS_D
    4846             :     0U, // FCLASS_W
    4847             :     0U, // FCLE_D
    4848             :     0U, // FCLE_W
    4849             :     0U, // FCLT_D
    4850             :     0U, // FCLT_W
    4851             :     0U, // FCMP_D32
    4852             :     0U, // FCMP_D32_MM
    4853             :     0U, // FCMP_D64
    4854             :     0U, // FCMP_S32
    4855             :     0U, // FCMP_S32_MM
    4856             :     0U, // FCNE_D
    4857             :     0U, // FCNE_W
    4858             :     0U, // FCOR_D
    4859             :     0U, // FCOR_W
    4860             :     0U, // FCUEQ_D
    4861             :     0U, // FCUEQ_W
    4862             :     0U, // FCULE_D
    4863             :     0U, // FCULE_W
    4864             :     0U, // FCULT_D
    4865             :     0U, // FCULT_W
    4866             :     0U, // FCUNE_D
    4867             :     0U, // FCUNE_W
    4868             :     0U, // FCUN_D
    4869             :     0U, // FCUN_W
    4870             :     0U, // FDIV_D
    4871             :     0U, // FDIV_D32
    4872             :     0U, // FDIV_D64
    4873             :     32U,        // FDIV_D_MMR6
    4874             :     0U, // FDIV_MM
    4875             :     0U, // FDIV_S
    4876             :     0U, // FDIV_S_MM
    4877             :     32U,        // FDIV_S_MMR6
    4878             :     0U, // FDIV_W
    4879             :     0U, // FEXDO_H
    4880             :     0U, // FEXDO_W
    4881             :     0U, // FEXP2_D
    4882             :     0U, // FEXP2_D_1_PSEUDO
    4883             :     0U, // FEXP2_W
    4884             :     0U, // FEXP2_W_1_PSEUDO
    4885             :     0U, // FEXUPL_D
    4886             :     0U, // FEXUPL_W
    4887             :     0U, // FEXUPR_D
    4888             :     0U, // FEXUPR_W
    4889             :     0U, // FFINT_S_D
    4890             :     0U, // FFINT_S_W
    4891             :     0U, // FFINT_U_D
    4892             :     0U, // FFINT_U_W
    4893             :     0U, // FFQL_D
    4894             :     0U, // FFQL_W
    4895             :     0U, // FFQR_D
    4896             :     0U, // FFQR_W
    4897             :     0U, // FILL_B
    4898             :     0U, // FILL_D
    4899             :     0U, // FILL_FD_PSEUDO
    4900             :     0U, // FILL_FW_PSEUDO
    4901             :     0U, // FILL_H
    4902             :     0U, // FILL_W
    4903             :     0U, // FLOG2_D
    4904             :     0U, // FLOG2_W
    4905             :     0U, // FLOOR_L_D64
    4906             :     0U, // FLOOR_L_D_MMR6
    4907             :     0U, // FLOOR_L_S
    4908             :     0U, // FLOOR_L_S_MMR6
    4909             :     0U, // FLOOR_W_D32
    4910             :     0U, // FLOOR_W_D64
    4911             :     0U, // FLOOR_W_D_MMR6
    4912             :     0U, // FLOOR_W_MM
    4913             :     0U, // FLOOR_W_S
    4914             :     0U, // FLOOR_W_S_MM
    4915             :     0U, // FLOOR_W_S_MMR6
    4916             :     24U,        // FMADD_D
    4917             :     24U,        // FMADD_W
    4918             :     0U, // FMAX_A_D
    4919             :     0U, // FMAX_A_W
    4920             :     0U, // FMAX_D
    4921             :     0U, // FMAX_W
    4922             :     0U, // FMIN_A_D
    4923             :     0U, // FMIN_A_W
    4924             :     0U, // FMIN_D
    4925             :     0U, // FMIN_W
    4926             :     0U, // FMOV_D32
    4927             :     0U, // FMOV_D32_MM
    4928             :     0U, // FMOV_D64
    4929             :     0U, // FMOV_D_MMR6
    4930             :     0U, // FMOV_S
    4931             :     0U, // FMOV_S_MM
    4932             :     0U, // FMOV_S_MMR6
    4933             :     24U,        // FMSUB_D
    4934             :     24U,        // FMSUB_W
    4935             :     0U, // FMUL_D
    4936             :     0U, // FMUL_D32
    4937             :     0U, // FMUL_D64
    4938             :     32U,        // FMUL_D_MMR6
    4939             :     0U, // FMUL_MM
    4940             :     0U, // FMUL_S
    4941             :     0U, // FMUL_S_MM
    4942             :     32U,        // FMUL_S_MMR6
    4943             :     0U, // FMUL_W
    4944             :     0U, // FNEG_D32
    4945             :     0U, // FNEG_D64
    4946             :     0U, // FNEG_D_MMR6
    4947             :     0U, // FNEG_MM
    4948             :     0U, // FNEG_S
    4949             :     0U, // FNEG_S_MM
    4950             :     0U, // FNEG_S_MMR6
    4951             :     0U, // FORK
    4952             :     0U, // FRCP_D
    4953             :     0U, // FRCP_W
    4954             :     0U, // FRINT_D
    4955             :     0U, // FRINT_W
    4956             :     0U, // FRSQRT_D
    4957             :     0U, // FRSQRT_W
    4958             :     0U, // FSAF_D
    4959             :     0U, // FSAF_W
    4960             :     0U, // FSEQ_D
    4961             :     0U, // FSEQ_W
    4962             :     0U, // FSLE_D
    4963             :     0U, // FSLE_W
    4964             :     0U, // FSLT_D
    4965             :     0U, // FSLT_W
    4966             :     0U, // FSNE_D
    4967             :     0U, // FSNE_W
    4968             :     0U, // FSOR_D
    4969             :     0U, // FSOR_W
    4970             :     0U, // FSQRT_D
    4971             :     0U, // FSQRT_D32
    4972             :     0U, // FSQRT_D64
    4973             :     0U, // FSQRT_MM
    4974             :     0U, // FSQRT_S
    4975             :     0U, // FSQRT_S_MM
    4976             :     0U, // FSQRT_W
    4977             :     0U, // FSUB_D
    4978             :     0U, // FSUB_D32
    4979             :     0U, // FSUB_D64
    4980             :     32U,        // FSUB_D_MMR6
    4981             :     0U, // FSUB_MM
    4982             :     0U, // FSUB_S
    4983             :     0U, // FSUB_S_MM
    4984             :     32U,        // FSUB_S_MMR6
    4985             :     0U, // FSUB_W
    4986             :     0U, // FSUEQ_D
    4987             :     0U, // FSUEQ_W
    4988             :     0U, // FSULE_D
    4989             :     0U, // FSULE_W
    4990             :     0U, // FSULT_D
    4991             :     0U, // FSULT_W
    4992             :     0U, // FSUNE_D
    4993             :     0U, // FSUNE_W
    4994             :     0U, // FSUN_D
    4995             :     0U, // FSUN_W
    4996             :     0U, // FTINT_S_D
    4997             :     0U, // FTINT_S_W
    4998             :     0U, // FTINT_U_D
    4999             :     0U, // FTINT_U_W
    5000             :     0U, // FTQ_H
    5001             :     0U, // FTQ_W
    5002             :     0U, // FTRUNC_S_D
    5003             :     0U, // FTRUNC_S_W
    5004             :     0U, // FTRUNC_U_D
    5005             :     0U, // FTRUNC_U_W
    5006             :     0U, // GotPrologue16
    5007             :     0U, // HADD_S_D
    5008             :     0U, // HADD_S_H
    5009             :     0U, // HADD_S_W
    5010             :     0U, // HADD_U_D
    5011             :     0U, // HADD_U_H
    5012             :     0U, // HADD_U_W
    5013             :     0U, // HSUB_S_D
    5014             :     0U, // HSUB_S_H
    5015             :     0U, // HSUB_S_W
    5016             :     0U, // HSUB_U_D
    5017             :     0U, // HSUB_U_H
    5018             :     0U, // HSUB_U_W
    5019             :     0U, // ILVEV_B
    5020             :     0U, // ILVEV_D
    5021             :     0U, // ILVEV_H
    5022             :     0U, // ILVEV_W
    5023             :     0U, // ILVL_B
    5024             :     0U, // ILVL_D
    5025             :     0U, // ILVL_H
    5026             :     0U, // ILVL_W
    5027             :     0U, // ILVOD_B
    5028             :     0U, // ILVOD_D
    5029             :     0U, // ILVOD_H
    5030             :     0U, // ILVOD_W
    5031             :     0U, // ILVR_B
    5032             :     0U, // ILVR_D
    5033             :     0U, // ILVR_H
    5034             :     0U, // ILVR_W
    5035             :     2626U,      // INS
    5036             :     0U, // INSERT_B
    5037             :     0U, // INSERT_B_VIDX64_PSEUDO
    5038             :     0U, // INSERT_B_VIDX_PSEUDO
    5039             :     0U, // INSERT_D
    5040             :     0U, // INSERT_D_VIDX64_PSEUDO
    5041             :     0U, // INSERT_D_VIDX_PSEUDO
    5042             :     0U, // INSERT_FD_PSEUDO
    5043             :     0U, // INSERT_FD_VIDX64_PSEUDO
    5044             :     0U, // INSERT_FD_VIDX_PSEUDO
    5045             :     0U, // INSERT_FW_PSEUDO
    5046             :     0U, // INSERT_FW_VIDX64_PSEUDO
    5047             :     0U, // INSERT_FW_VIDX_PSEUDO
    5048             :     0U, // INSERT_H
    5049             :     0U, // INSERT_H_VIDX64_PSEUDO
    5050             :     0U, // INSERT_H_VIDX_PSEUDO
    5051             :     0U, // INSERT_W
    5052             :     0U, // INSERT_W_VIDX64_PSEUDO
    5053             :     0U, // INSERT_W_VIDX_PSEUDO
    5054             :     0U, // INSV
    5055             :     0U, // INSVE_B
    5056             :     0U, // INSVE_D
    5057             :     0U, // INSVE_H
    5058             :     0U, // INSVE_W
    5059             :     0U, // INSV_MM
    5060             :     2626U,      // INS_MM
    5061             :     2626U,      // INS_MMR6
    5062             :     0U, // J
    5063             :     0U, // JAL
    5064             :     0U, // JALR
    5065             :     0U, // JALR16_MM
    5066             :     0U, // JALR64
    5067             :     0U, // JALR64Pseudo
    5068             :     0U, // JALRC16_MMR6
    5069             :     0U, // JALRC_HB_MMR6
    5070             :     0U, // JALRC_MMR6
    5071             :     0U, // JALRPseudo
    5072             :     0U, // JALRS16_MM
    5073             :     0U, // JALRS_MM
    5074             :     0U, // JALR_HB
    5075             :     0U, // JALR_MM
    5076             :     0U, // JALS_MM
    5077             :     0U, // JALX
    5078             :     0U, // JALX_MM
    5079             :     0U, // JAL_MM
    5080             :     0U, // JIALC
    5081             :     0U, // JIALC64
    5082             :     0U, // JIALC_MMR6
    5083             :     0U, // JIC
    5084             :     0U, // JIC64
    5085             :     0U, // JIC_MMR6
    5086             :     0U, // JR
    5087             :     0U, // JR16_MM
    5088             :     0U, // JR64
    5089             :     0U, // JRADDIUSP
    5090             :     0U, // JRC16_MM
    5091             :     0U, // JRC16_MMR6
    5092             :     0U, // JRCADDIUSP_MMR6
    5093             :     0U, // JR_HB
    5094             :     0U, // JR_HB_R6
    5095             :     0U, // JR_MM
    5096             :     0U, // J_MM
    5097             :     0U, // Jal16
    5098             :     0U, // JalB16
    5099             :     0U, // JalOneReg
    5100             :     0U, // JalTwoReg
    5101             :     0U, // JrRa16
    5102             :     0U, // JrcRa16
    5103             :     0U, // JrcRx16
    5104             :     0U, // JumpLinkReg16
    5105             :     0U, // LB
    5106             :     0U, // LB64
    5107             :     0U, // LBE
    5108             :     0U, // LBE_MM
    5109             :     0U, // LBE_MMR6
    5110             :     0U, // LBU16_MM
    5111             :     0U, // LBUE_MMR6
    5112             :     0U, // LBUX
    5113             :     0U, // LBUX_MM
    5114             :     0U, // LBU_MMR6
    5115             :     0U, // LB_MM
    5116             :     0U, // LB_MMR6
    5117             :     0U, // LBu
    5118             :     0U, // LBu64
    5119             :     0U, // LBuE
    5120             :     0U, // LBuE_MM
    5121             :     0U, // LBu_MM
    5122             :     0U, // LD
    5123             :     0U, // LDC1
    5124             :     0U, // LDC164
    5125             :     0U, // LDC1_D64_MMR6
    5126             :     0U, // LDC1_MM
    5127             :     0U, // LDC2
    5128             :     0U, // LDC2_MMR6
    5129             :     0U, // LDC2_R6
    5130             :     0U, // LDC3
    5131             :     0U, // LDI_B
    5132             :     0U, // LDI_D
    5133             :     0U, // LDI_H
    5134             :     0U, // LDI_W
    5135             :     0U, // LDL
    5136             :     0U, // LDMacro
    5137             :     0U, // LDPC
    5138             :     0U, // LDPC_MM64R6
    5139             :     0U, // LDR
    5140             :     0U, // LDXC1
    5141             :     0U, // LDXC164
    5142             :     0U, // LD_B
    5143             :     0U, // LD_D
    5144             :     0U, // LD_F16
    5145             :     0U, // LD_H
    5146             :     0U, // LD_MM64R6
    5147             :     0U, // LD_W
    5148             :     0U, // LEA_ADDiu
    5149             :     0U, // LEA_ADDiu64
    5150             :     0U, // LEA_ADDiu_MM
    5151             :     0U, // LH
    5152             :     0U, // LH64
    5153             :     0U, // LHE
    5154             :     0U, // LHE_MM
    5155             :     0U, // LHU16_MM
    5156             :     0U, // LHX
    5157             :     0U, // LHX_MM
    5158             :     0U, // LH_MM
    5159             :     0U, // LHu
    5160             :     0U, // LHu64
    5161             :     0U, // LHuE
    5162             :     0U, // LHuE_MM
    5163             :     0U, // LHu_MM
    5164             :     0U, // LI16_MM
    5165             :     0U, // LI16_MMR6
    5166             :     0U, // LL
    5167             :     0U, // LL64
    5168             :     0U, // LL64_R6
    5169             :     0U, // LLD
    5170             :     0U, // LLD_MM64R6
    5171             :     0U, // LLD_R6
    5172             :     0U, // LLE
    5173             :     0U, // LLE_MM
    5174             :     0U, // LLE_MMR6
    5175             :     0U, // LL_MM
    5176             :     0U, // LL_R6
    5177             :     0U, // LOAD_ACC128
    5178             :     0U, // LOAD_ACC64
    5179             :     0U, // LOAD_ACC64DSP
    5180             :     0U, // LOAD_CCOND_DSP
    5181             :     0U, // LONG_BRANCH_ADDiu
    5182             :     0U, // LONG_BRANCH_DADDiu
    5183             :     0U, // LONG_BRANCH_LUi
    5184             :     3648U,      // LSA
    5185             :     0U, // LSA_MMR6
    5186             :     3648U,      // LSA_R6
    5187             :     0U, // LUI_MMR6
    5188             :     0U, // LUXC1
    5189             :     0U, // LUXC164
    5190             :     0U, // LUXC1_MM
    5191             :     0U, // LUi
    5192             :     0U, // LUi64
    5193             :     0U, // LUi_MM
    5194             :     0U, // LW
    5195             :     0U, // LW16_MM
    5196             :     0U, // LW64
    5197             :     0U, // LWC1
    5198             :     0U, // LWC1_MM
    5199             :     0U, // LWC2
    5200             :     0U, // LWC2_MMR6
    5201             :     0U, // LWC2_R6
    5202             :     0U, // LWC3
    5203             :     0U, // LWE
    5204             :     0U, // LWE_MM
    5205             :     0U, // LWE_MMR6
    5206             :     0U, // LWGP_MM
    5207             :     0U, // LWL
    5208             :     0U, // LWL64
    5209             :     0U, // LWLE
    5210             :     0U, // LWLE_MM
    5211             :     0U, // LWL_MM
    5212             :     0U, // LWM16_MM
    5213             :     0U, // LWM16_MMR6
    5214             :     0U, // LWM32_MM
    5215             :     0U, // LWM_MM
    5216             :     0U, // LWPC
    5217             :     0U, // LWPC_MMR6
    5218             :     0U, // LWP_MM
    5219             :     0U, // LWP_MMR6
    5220             :     0U, // LWR
    5221             :     0U, // LWR64
    5222             :     0U, // LWRE
    5223             :     0U, // LWRE_MM
    5224             :     0U, // LWR_MM
    5225             :     0U, // LWSP_MM
    5226             :     0U, // LWUPC
    5227             :     0U, // LWUPC_MM64R6
    5228             :     0U, // LWU_MM
    5229             :     0U, // LWU_MM64R6
    5230             :     0U, // LWX
    5231             :     0U, // LWXC1
    5232             :     0U, // LWXC1_MM
    5233             :     0U, // LWXS_MM
    5234             :     0U, // LWX_MM
    5235             :     0U, // LW_MM
    5236             :     0U, // LW_MMR6
    5237             :     0U, // LWu
    5238             :     0U, // LbRxRyOffMemX16
    5239             :     0U, // LbuRxRyOffMemX16
    5240             :     0U, // LhRxRyOffMemX16
    5241             :     0U, // LhuRxRyOffMemX16
    5242             :     0U, // LiRxImm16
    5243             :     0U, // LiRxImmAlignX16
    5244             :     0U, // LiRxImmX16
    5245             :     0U, // LoadAddrImm32
    5246             :     0U, // LoadAddrImm64
    5247             :     0U, // LoadAddrReg32
    5248             :     0U, // LoadAddrReg64
    5249             :     0U, // LoadImm32
    5250             :     0U, // LoadImm64
    5251             :     0U, // LoadImmDoubleFGR
    5252             :     0U, // LoadImmDoubleFGR_32
    5253             :     0U, // LoadImmDoubleGPR
    5254             :     0U, // LoadImmSingleFGR
    5255             :     0U, // LoadImmSingleGPR
    5256             :     0U, // LwConstant32
    5257             :     0U, // LwRxPcTcp16
    5258             :     0U, // LwRxPcTcpX16
    5259             :     0U, // LwRxRyOffMemX16
    5260             :     0U, // LwRxSpImmX16
    5261             :     0U, // MADD
    5262             :     24U,        // MADDF_D
    5263             :     24U,        // MADDF_D_MMR6
    5264             :     24U,        // MADDF_S
    5265             :     24U,        // MADDF_S_MMR6
    5266             :     24U,        // MADDR_Q_H
    5267             :     24U,        // MADDR_Q_W
    5268             :     0U, // MADDU
    5269             :     0U, // MADDU_DSP
    5270             :     0U, // MADDU_DSP_MM
    5271             :     0U, // MADDU_MM
    5272             :     24U,        // MADDV_B
    5273             :     24U,        // MADDV_D
    5274             :     24U,        // MADDV_H
    5275             :     24U,        // MADDV_W
    5276             :     4160U,      // MADD_D32
    5277             :     4160U,      // MADD_D32_MM
    5278             :     4160U,      // MADD_D64
    5279             :     0U, // MADD_DSP
    5280             :     0U, // MADD_DSP_MM
    5281             :     0U, // MADD_MM
    5282             :     24U,        // MADD_Q_H
    5283             :     24U,        // MADD_Q_W
    5284             :     4160U,      // MADD_S
    5285             :     4160U,      // MADD_S_MM
    5286             :     0U, // MAQ_SA_W_PHL
    5287             :     0U, // MAQ_SA_W_PHL_MM
    5288             :     0U, // MAQ_SA_W_PHR
    5289             :     0U, // MAQ_SA_W_PHR_MM
    5290             :     0U, // MAQ_S_W_PHL
    5291             :     0U, // MAQ_S_W_PHL_MM
    5292             :     0U, // MAQ_S_W_PHR
    5293             :     0U, // MAQ_S_W_PHR_MM
    5294             :     0U, // MAXA_D
    5295             :     0U, // MAXA_D_MMR6
    5296             :     0U, // MAXA_S
    5297             :     0U, // MAXA_S_MMR6
    5298             :     0U, // MAXI_S_B
    5299             :     0U, // MAXI_S_D
    5300             :     0U, // MAXI_S_H
    5301             :     0U, // MAXI_S_W
    5302             :     2U, // MAXI_U_B
    5303             :     2U, // MAXI_U_D
    5304             :     2U, // MAXI_U_H
    5305             :     2U, // MAXI_U_W
    5306             :     0U, // MAX_A_B
    5307             :     0U, // MAX_A_D
    5308             :     0U, // MAX_A_H
    5309             :     0U, // MAX_A_W
    5310             :     0U, // MAX_D
    5311             :     0U, // MAX_D_MMR6
    5312             :     0U, // MAX_S
    5313             :     0U, // MAX_S_B
    5314             :     0U, // MAX_S_D
    5315             :     0U, // MAX_S_H
    5316             :     0U, // MAX_S_MMR6
    5317             :     0U, // MAX_S_W
    5318             :     0U, // MAX_U_B
    5319             :     0U, // MAX_U_D
    5320             :     0U, // MAX_U_H
    5321             :     0U, // MAX_U_W
    5322             :     10U,        // MFC0
    5323             :     10U,        // MFC0_MMR6
    5324             :     0U, // MFC1
    5325             :     0U, // MFC1_D64
    5326             :     0U, // MFC1_MM
    5327             :     0U, // MFC1_MMR6
    5328             :     10U,        // MFC2
    5329             :     0U, // MFC2_MMR6
    5330             :     10U,        // MFHC0_MMR6
    5331             :     0U, // MFHC1_D32
    5332             :     0U, // MFHC1_D32_MMR6
    5333             :     0U, // MFHC1_D64
    5334             :     0U, // MFHC1_D64_MMR6
    5335             :     0U, // MFHC1_MM
    5336             :     0U, // MFHC2_MMR6
    5337             :     0U, // MFHI
    5338             :     0U, // MFHI16_MM
    5339             :     0U, // MFHI64
    5340             :     0U, // MFHI_DSP
    5341             :     0U, // MFHI_DSP_MM
    5342             :     0U, // MFHI_MM
    5343             :     0U, // MFLO
    5344             :     0U, // MFLO16_MM
    5345             :     0U, // MFLO64
    5346             :     0U, // MFLO_DSP
    5347             :     0U, // MFLO_DSP_MM
    5348             :     0U, // MFLO_MM
    5349             :     0U, // MINA_D
    5350             :     0U, // MINA_D_MMR6
    5351             :     0U, // MINA_S
    5352             :     0U, // MINA_S_MMR6
    5353             :     0U, // MINI_S_B
    5354             :     0U, // MINI_S_D
    5355             :     0U, // MINI_S_H
    5356             :     0U, // MINI_S_W
    5357             :     2U, // MINI_U_B
    5358             :     2U, // MINI_U_D
    5359             :     2U, // MINI_U_H
    5360             :     2U, // MINI_U_W
    5361             :     0U, // MIN_A_B
    5362             :     0U, // MIN_A_D
    5363             :     0U, // MIN_A_H
    5364             :     0U, // MIN_A_W
    5365             :     0U, // MIN_D
    5366             :     0U, // MIN_D_MMR6
    5367             :     0U, // MIN_S
    5368             :     0U, // MIN_S_B
    5369             :     0U, // MIN_S_D
    5370             :     0U, // MIN_S_H
    5371             :     0U, // MIN_S_MMR6
    5372             :     0U, // MIN_S_W
    5373             :     0U, // MIN_U_B
    5374             :     0U, // MIN_U_D
    5375             :     0U, // MIN_U_H
    5376             :     0U, // MIN_U_W
    5377             :     0U, // MIPSeh_return32
    5378             :     0U, // MIPSeh_return64
    5379             :     0U, // MOD
    5380             :     0U, // MODSUB
    5381             :     0U, // MODSUB_MM
    5382             :     0U, // MODU
    5383             :     0U, // MODU_MMR6
    5384             :     0U, // MOD_MMR6
    5385             :     0U, // MOD_S_B
    5386             :     0U, // MOD_S_D
    5387             :     0U, // MOD_S_H
    5388             :     0U, // MOD_S_W
    5389             :     0U, // MOD_U_B
    5390             :     0U, // MOD_U_D
    5391             :     0U, // MOD_U_H
    5392             :     0U, // MOD_U_W
    5393             :     0U, // MOVE16_MM
    5394             :     0U, // MOVE16_MMR6
    5395             :     0U, // MOVEP_MM
    5396             :     0U, // MOVE_V
    5397             :     0U, // MOVF_D32
    5398             :     0U, // MOVF_D32_MM
    5399             :     0U, // MOVF_D64
    5400             :     0U, // MOVF_I
    5401             :     0U, // MOVF_I64
    5402             :     0U, // MOVF_I_MM
    5403             :     0U, // MOVF_S
    5404             :     0U, // MOVF_S_MM
    5405             :     0U, // MOVN_I64_D64
    5406             :     0U, // MOVN_I64_I
    5407             :     0U, // MOVN_I64_I64
    5408             :     0U, // MOVN_I64_S
    5409             :     0U, // MOVN_I_D32
    5410             :     0U, // MOVN_I_D32_MM
    5411             :     0U, // MOVN_I_D64
    5412             :     0U, // MOVN_I_I
    5413             :     0U, // MOVN_I_I64
    5414             :     0U, // MOVN_I_MM
    5415             :     0U, // MOVN_I_S
    5416             :     0U, // MOVN_I_S_MM
    5417             :     0U, // MOVT_D32
    5418             :     0U, // MOVT_D32_MM
    5419             :     0U, // MOVT_D64
    5420             :     0U, // MOVT_I
    5421             :     0U, // MOVT_I64
    5422             :     0U, // MOVT_I_MM
    5423             :     0U, // MOVT_S
    5424             :     0U, // MOVT_S_MM
    5425             :     0U, // MOVZ_I64_D64
    5426             :     0U, // MOVZ_I64_I
    5427             :     0U, // MOVZ_I64_I64
    5428             :     0U, // MOVZ_I64_S
    5429             :     0U, // MOVZ_I_D32
    5430             :     0U, // MOVZ_I_D32_MM
    5431             :     0U, // MOVZ_I_D64
    5432             :     0U, // MOVZ_I_I
    5433             :     0U, // MOVZ_I_I64
    5434             :     0U, // MOVZ_I_MM
    5435             :     0U, // MOVZ_I_S
    5436             :     0U, // MOVZ_I_S_MM
    5437             :     0U, // MSA_FP_EXTEND_D_PSEUDO
    5438             :     0U, // MSA_FP_EXTEND_W_PSEUDO
    5439             :     0U, // MSA_FP_ROUND_D_PSEUDO
    5440             :     0U, // MSA_FP_ROUND_W_PSEUDO
    5441             :     0U, // MSUB
    5442             :     24U,        // MSUBF_D
    5443             :     24U,        // MSUBF_D_MMR6
    5444             :     24U,        // MSUBF_S
    5445             :     24U,        // MSUBF_S_MMR6
    5446             :     24U,        // MSUBR_Q_H
    5447             :     24U,        // MSUBR_Q_W
    5448             :     0U, // MSUBU
    5449             :     0U, // MSUBU_DSP
    5450             :     0U, // MSUBU_DSP_MM
    5451             :     0U, // MSUBU_MM
    5452             :     24U,        // MSUBV_B
    5453             :     24U,        // MSUBV_D
    5454             :     24U,        // MSUBV_H
    5455             :     24U,        // MSUBV_W
    5456             :     4160U,      // MSUB_D32
    5457             :     4160U,      // MSUB_D32_MM
    5458             :     4160U,      // MSUB_D64
    5459             :     0U, // MSUB_DSP
    5460             :     0U, // MSUB_DSP_MM
    5461             :     0U, // MSUB_MM
    5462             :     24U,        // MSUB_Q_H
    5463             :     24U,        // MSUB_Q_W
    5464             :     4160U,      // MSUB_S
    5465             :     4160U,      // MSUB_S_MM
    5466             :     0U, // MTC0
    5467             :     0U, // MTC0_MMR6
    5468             :     0U, // MTC1
    5469             :     0U, // MTC1_D64
    5470             :     0U, // MTC1_MM
    5471             :     0U, // MTC1_MMR6
    5472             :     0U, // MTC2
    5473             :     0U, // MTC2_MMR6
    5474             :     0U, // MTHC0_MMR6
    5475             :     0U, // MTHC1_D32
    5476             :     0U, // MTHC1_D32_MMR6
    5477             :     0U, // MTHC1_D64
    5478             :     0U, // MTHC1_D64_MMR6
    5479             :     0U, // MTHC1_MM
    5480             :     0U, // MTHC2_MMR6
    5481             :     0U, // MTHI
    5482             :     0U, // MTHI64
    5483             :     0U, // MTHI_DSP
    5484             :     0U, // MTHI_DSP_MM
    5485             :     0U, // MTHI_MM
    5486             :     0U, // MTHLIP
    5487             :     0U, // MTHLIP_MM
    5488             :     0U, // MTLO
    5489             :     0U, // MTLO64
    5490             :     0U, // MTLO_DSP
    5491             :     0U, // MTLO_DSP_MM
    5492             :     0U, // MTLO_MM
    5493             :     0U, // MTM0
    5494             :     0U, // MTM1
    5495             :     0U, // MTM2
    5496             :     0U, // MTP0
    5497             :     0U, // MTP1
    5498             :     0U, // MTP2
    5499             :     0U, // MUH
    5500             :     0U, // MUHU
    5501             :     0U, // MUHU_MMR6
    5502             :     0U, // MUH_MMR6
    5503             :     0U, // MUL
    5504             :     0U, // MULEQ_S_W_PHL
    5505             :     0U, // MULEQ_S_W_PHL_MM
    5506             :     0U, // MULEQ_S_W_PHR
    5507             :     0U, // MULEQ_S_W_PHR_MM
    5508             :     0U, // MULEU_S_PH_QBL
    5509             :     0U, // MULEU_S_PH_QBL_MM
    5510             :     0U, // MULEU_S_PH_QBR
    5511             :     0U, // MULEU_S_PH_QBR_MM
    5512             :     0U, // MULImmMacro
    5513             :     0U, // MULOMacro
    5514             :     0U, // MULOUMacro
    5515             :     0U, // MULQ_RS_PH
    5516             :     0U, // MULQ_RS_PH_MM
    5517             :     0U, // MULQ_RS_W
    5518             :     0U, // MULQ_RS_W_MMR2
    5519             :     0U, // MULQ_S_PH
    5520             :     0U, // MULQ_S_PH_MMR2
    5521             :     0U, // MULQ_S_W
    5522             :     0U, // MULQ_S_W_MMR2
    5523             :     0U, // MULR_Q_H
    5524             :     0U, // MULR_Q_W
    5525             :     0U, // MULSAQ_S_W_PH
    5526             :     0U, // MULSAQ_S_W_PH_MM
    5527             :     0U, // MULSA_W_PH
    5528             :     0U, // MULSA_W_PH_MMR2
    5529             :     0U, // MULT
    5530             :     0U, // MULTU_DSP
    5531             :     0U, // MULTU_DSP_MM
    5532             :     0U, // MULT_DSP
    5533             :     0U, // MULT_DSP_MM
    5534             :     0U, // MULT_MM
    5535             :     0U, // MULTu
    5536             :     0U, // MULTu_MM
    5537             :     0U, // MULU
    5538             :     0U, // MULU_MMR6
    5539             :     0U, // MULV_B
    5540             :     0U, // MULV_D
    5541             :     0U, // MULV_H
    5542             :     0U, // MULV_W
    5543             :     0U, // MUL_MM
    5544             :     0U, // MUL_MMR6
    5545             :     0U, // MUL_PH
    5546             :     0U, // MUL_PH_MMR2
    5547             :     0U, // MUL_Q_H
    5548             :     0U, // MUL_Q_W
    5549             :     0U, // MUL_R6
    5550             :     0U, // MUL_S_PH
    5551             :     0U, // MUL_S_PH_MMR2
    5552             :     0U, // Mfhi16
    5553             :     0U, // Mflo16
    5554             :     0U, // Move32R16
    5555             :     0U, // MoveR3216
    5556             :     0U, // MultRxRy16
    5557             :     0U, // MultRxRyRz16
    5558             :     0U, // MultuRxRy16
    5559             :     0U, // MultuRxRyRz16
    5560             :     0U, // NLOC_B
    5561             :     0U, // NLOC_D
    5562             :     0U, // NLOC_H
    5563             :     0U, // NLOC_W
    5564             :     0U, // NLZC_B
    5565             :     0U, // NLZC_D
    5566             :     0U, // NLZC_H
    5567             :     0U, // NLZC_W
    5568             :     4160U,      // NMADD_D32
    5569             :     4160U,      // NMADD_D32_MM
    5570             :     4160U,      // NMADD_D64
    5571             :     4160U,      // NMADD_S
    5572             :     4160U,      // NMADD_S_MM
    5573             :     4160U,      // NMSUB_D32
    5574             :     4160U,      // NMSUB_D32_MM
    5575             :     4160U,      // NMSUB_D64
    5576             :     4160U,      // NMSUB_S
    5577             :     4160U,      // NMSUB_S_MM
    5578             :     0U, // NOP
    5579             :     0U, // NOR
    5580             :     0U, // NOR64
    5581             :     4U, // NORI_B
    5582             :     0U, // NORImm
    5583             :     0U, // NORImm64
    5584             :     0U, // NOR_MM
    5585             :     0U, // NOR_MMR6
    5586             :     0U, // NOR_V
    5587             :     0U, // NOR_V_D_PSEUDO
    5588             :     0U, // NOR_V_H_PSEUDO
    5589             :     0U, // NOR_V_W_PSEUDO
    5590             :     0U, // NOT16_MM
    5591             :     0U, // NOT16_MMR6
    5592             :     0U, // NegRxRy16
    5593             :     0U, // NotRxRy16
    5594             :     0U, // OR
    5595             :     0U, // OR16_MM
    5596             :     0U, // OR16_MMR6
    5597             :     0U, // OR64
    5598             :     4U, // ORI_B
    5599             :     6U, // ORI_MMR6
    5600             :     0U, // OR_MM
    5601             :     0U, // OR_MMR6
    5602             :     0U, // OR_V
    5603             :     0U, // OR_V_D_PSEUDO
    5604             :     0U, // OR_V_H_PSEUDO
    5605             :     0U, // OR_V_W_PSEUDO
    5606             :     6U, // ORi
    5607             :     6U, // ORi64
    5608             :     6U, // ORi_MM
    5609             :     0U, // OrRxRxRy16
    5610             :     0U, // PACKRL_PH
    5611             :     0U, // PACKRL_PH_MM
    5612             :     0U, // PAUSE
    5613             :     0U, // PAUSE_MM
    5614             :     0U, // PAUSE_MMR6
    5615             :     0U, // PCKEV_B
    5616             :     0U, // PCKEV_D
    5617             :     0U, // PCKEV_H
    5618             :     0U, // PCKEV_W
    5619             :     0U, // PCKOD_B
    5620             :     0U, // PCKOD_D
    5621             :     0U, // PCKOD_H
    5622             :     0U, // PCKOD_W
    5623             :     0U, // PCNT_B
    5624             :     0U, // PCNT_D
    5625             :     0U, // PCNT_H
    5626             :     0U, // PCNT_W
    5627             :     0U, // PICK_PH
    5628             :     0U, // PICK_PH_MM
    5629             :     0U, // PICK_QB
    5630             :     0U, // PICK_QB_MM
    5631             :     0U, // POP
    5632             :     0U, // PRECEQU_PH_QBL
    5633             :     0U, // PRECEQU_PH_QBLA
    5634             :     0U, // PRECEQU_PH_QBLA_MM
    5635             :     0U, // PRECEQU_PH_QBL_MM
    5636             :     0U, // PRECEQU_PH_QBR
    5637             :     0U, // PRECEQU_PH_QBRA
    5638             :     0U, // PRECEQU_PH_QBRA_MM
    5639             :     0U, // PRECEQU_PH_QBR_MM
    5640             :     0U, // PRECEQ_W_PHL
    5641             :     0U, // PRECEQ_W_PHL_MM
    5642             :     0U, // PRECEQ_W_PHR
    5643             :     0U, // PRECEQ_W_PHR_MM
    5644             :     0U, // PRECEU_PH_QBL
    5645             :     0U, // PRECEU_PH_QBLA
    5646             :     0U, // PRECEU_PH_QBLA_MM
    5647             :     0U, // PRECEU_PH_QBL_MM
    5648             :     0U, // PRECEU_PH_QBR
    5649             :     0U, // PRECEU_PH_QBRA
    5650             :     0U, // PRECEU_PH_QBRA_MM
    5651             :     0U, // PRECEU_PH_QBR_MM
    5652             :     0U, // PRECRQU_S_QB_PH
    5653             :     0U, // PRECRQU_S_QB_PH_MM
    5654             :     0U, // PRECRQ_PH_W
    5655             :     0U, // PRECRQ_PH_W_MM
    5656             :     0U, // PRECRQ_QB_PH
    5657             :     0U, // PRECRQ_QB_PH_MM
    5658             :     0U, // PRECRQ_RS_PH_W
    5659             :     0U, // PRECRQ_RS_PH_W_MM
    5660             :     0U, // PRECR_QB_PH
    5661             :     0U, // PRECR_QB_PH_MMR2
    5662             :     2U, // PRECR_SRA_PH_W
    5663             :     2U, // PRECR_SRA_PH_W_MMR2
    5664             :     2U, // PRECR_SRA_R_PH_W
    5665             :     2U, // PRECR_SRA_R_PH_W_MMR2
    5666             :     0U, // PREF
    5667             :     0U, // PREFE
    5668             :     0U, // PREFE_MM
    5669             :     0U, // PREFE_MMR6
    5670             :     0U, // PREFX_MM
    5671             :     0U, // PREF_MM
    5672             :     0U, // PREF_MMR6
    5673             :     0U, // PREF_R6
    5674             :     2U, // PREPEND
    5675             :     2U, // PREPEND_MMR2
    5676             :     0U, // PseudoCMPU_EQ_QB
    5677             :     0U, // PseudoCMPU_LE_QB
    5678             :     0U, // PseudoCMPU_LT_QB
    5679             :     0U, // PseudoCMP_EQ_PH
    5680             :     0U, // PseudoCMP_LE_PH
    5681             :     0U, // PseudoCMP_LT_PH
    5682             :     0U, // PseudoCVT_D32_W
    5683             :     0U, // PseudoCVT_D64_L
    5684             :     0U, // PseudoCVT_D64_W
    5685             :     0U, // PseudoCVT_S_L
    5686             :     0U, // PseudoCVT_S_W
    5687             :     0U, // PseudoDMULT
    5688             :     0U, // PseudoDMULTu
    5689             :     0U, // PseudoDSDIV
    5690             :     0U, // PseudoDUDIV
    5691             :     0U, // PseudoIndirectBranch
    5692             :     0U, // PseudoIndirectBranch64
    5693             :     0U, // PseudoMADD
    5694             :     0U, // PseudoMADDU
    5695             :     0U, // PseudoMFHI
    5696             :     0U, // PseudoMFHI64
    5697             :     0U, // PseudoMFLO
    5698             :     0U, // PseudoMFLO64
    5699             :     0U, // PseudoMSUB
    5700             :     0U, // PseudoMSUBU
    5701             :     0U, // PseudoMTLOHI
    5702             :     0U, // PseudoMTLOHI64
    5703             :     0U, // PseudoMTLOHI_DSP
    5704             :     0U, // PseudoMULT
    5705             :     0U, // PseudoMULTu
    5706             :     0U, // PseudoPICK_PH
    5707             :     0U, // PseudoPICK_QB
    5708             :     0U, // PseudoReturn
    5709             :     0U, // PseudoReturn64
    5710             :     0U, // PseudoSDIV
    5711             :     0U, // PseudoSELECTFP_F_D32
    5712             :     0U, // PseudoSELECTFP_F_D64
    5713             :     0U, // PseudoSELECTFP_F_I
    5714             :     0U, // PseudoSELECTFP_F_I64
    5715             :     0U, // PseudoSELECTFP_F_S
    5716             :     0U, // PseudoSELECTFP_T_D32
    5717             :     0U, // PseudoSELECTFP_T_D64
    5718             :     0U, // PseudoSELECTFP_T_I
    5719             :     0U, // PseudoSELECTFP_T_I64
    5720             :     0U, // PseudoSELECTFP_T_S
    5721             :     0U, // PseudoSELECT_D32
    5722             :     0U, // PseudoSELECT_D64
    5723             :     0U, // PseudoSELECT_I
    5724             :     0U, // PseudoSELECT_I64
    5725             :     0U, // PseudoSELECT_S
    5726             :     0U, // PseudoTRUNC_W_D
    5727             :     0U, // PseudoTRUNC_W_D32
    5728             :     0U, // PseudoTRUNC_W_S
    5729             :     0U, // PseudoUDIV
    5730             :     0U, // RADDU_W_QB
    5731             :     0U, // RADDU_W_QB_MM
    5732             :     0U, // RDDSP
    5733             :     0U, // RDDSP_MM
    5734             :     0U, // RDHWR
    5735             :     0U, // RDHWR64
    5736             :     0U, // RDHWR_MM
    5737             :     10U,        // RDHWR_MMR6
    5738             :     0U, // RDPGPR_MMR6
    5739             :     0U, // RECIP_D
    5740             :     0U, // RECIP_D_MM
    5741             :     0U, // RECIP_S
    5742             :     0U, // RECIP_S_MM
    5743             :     0U, // REPLV_PH
    5744             :     0U, // REPLV_PH_MM
    5745             :     0U, // REPLV_QB
    5746             :     0U, // REPLV_QB_MM
    5747             :     0U, // REPL_PH
    5748             :     0U, // REPL_PH_MM
    5749             :     0U, // REPL_QB
    5750             :     0U, // REPL_QB_MM
    5751             :     0U, // RINT_D
    5752             :     0U, // RINT_D_MMR6
    5753             :     0U, // RINT_S
    5754             :     0U, // RINT_S_MMR6
    5755             :     0U, // ROL
    5756             :     0U, // ROLImm
    5757             :     0U, // ROR
    5758             :     0U, // RORImm
    5759             :     2U, // ROTR
    5760             :     0U, // ROTRV
    5761             :     0U, // ROTRV_MM
    5762             :     2U, // ROTR_MM
    5763             :     0U, // ROUND_L_D64
    5764             :     0U, // ROUND_L_D_MMR6
    5765             :     0U, // ROUND_L_S
    5766             :     0U, // ROUND_L_S_MMR6
    5767             :     0U, // ROUND_W_D32
    5768             :     0U, // ROUND_W_D64
    5769             :     0U, // ROUND_W_D_MMR6
    5770             :     0U, // ROUND_W_MM
    5771             :     0U, // ROUND_W_S
    5772             :     0U, // ROUND_W_S_MM
    5773             :     0U, // ROUND_W_S_MMR6
    5774             :     0U, // RSQRT_D
    5775             :     0U, // RSQRT_D_MM
    5776             :     0U, // RSQRT_S
    5777             :     0U, // RSQRT_S_MM
    5778             :     0U, // Restore16
    5779             :     0U, // RestoreX16
    5780             :     0U, // RetRA
    5781             :     0U, // RetRA16
    5782             :     10U,        // SAT_S_B
    5783             :     12U,        // SAT_S_D
    5784             :     14U,        // SAT_S_H
    5785             :     2U, // SAT_S_W
    5786             :     10U,        // SAT_U_B
    5787             :     12U,        // SAT_U_D
    5788             :     14U,        // SAT_U_H
    5789             :     2U, // SAT_U_W
    5790             :     0U, // SB
    5791             :     0U, // SB16_MM
    5792             :     0U, // SB16_MMR6
    5793             :     0U, // SB64
    5794             :     0U, // SBE
    5795             :     0U, // SBE_MM
    5796             :     0U, // SBE_MMR6
    5797             :     0U, // SB_MM
    5798             :     0U, // SB_MMR6
    5799             :     0U, // SC
    5800             :     0U, // SC64
    5801             :     0U, // SC64_R6
    5802             :     0U, // SCD
    5803             :     0U, // SCD_R6
    5804             :     0U, // SCE
    5805             :     0U, // SCE_MM
    5806             :     0U, // SCE_MMR6
    5807             :     0U, // SC_MM
    5808             :     0U, // SC_R6
    5809             :     0U, // SD
    5810             :     0U, // SDBBP
    5811             :     0U, // SDBBP16_MM
    5812             :     0U, // SDBBP16_MMR6
    5813             :     0U, // SDBBP_MM
    5814             :     0U, // SDBBP_MMR6
    5815             :     0U, // SDBBP_R6
    5816             :     0U, // SDC1
    5817             :     0U, // SDC164
    5818             :     0U, // SDC1_D64_MMR6
    5819             :     0U, // SDC1_MM
    5820             :     0U, // SDC2
    5821             :     0U, // SDC2_MMR6
    5822             :     0U, // SDC2_R6
    5823             :     0U, // SDC3
    5824             :     0U, // SDIV
    5825             :     0U, // SDIV_MM
    5826             :     0U, // SDIV_MM_Pseudo
    5827             :     0U, // SDL
    5828             :     0U, // SDMacro
    5829             :     0U, // SDR
    5830             :     0U, // SDXC1
    5831             :     0U, // SDXC164
    5832             :     0U, // SD_MM64R6
    5833             :     0U, // SDivIMacro
    5834             :     0U, // SDivMacro
    5835             :     0U, // SEB
    5836             :     0U, // SEB64
    5837             :     0U, // SEB_MM
    5838             :     0U, // SEB_MMR6
    5839             :     0U, // SEH
    5840             :     0U, // SEH64
    5841             :     0U, // SEH_MM
    5842             :     0U, // SEH_MMR6
    5843             :     0U, // SELEQZ
    5844             :     0U, // SELEQZ64
    5845             :     0U, // SELEQZ_D
    5846             :     0U, // SELEQZ_D_MMR6
    5847             :     0U, // SELEQZ_MMR6
    5848             :     0U, // SELEQZ_S
    5849             :     0U, // SELEQZ_S_MMR6
    5850             :     0U, // SELNEZ
    5851             :     0U, // SELNEZ64
    5852             :     0U, // SELNEZ_D
    5853             :     0U, // SELNEZ_D_MMR6
    5854             :     0U, // SELNEZ_MMR6
    5855             :     0U, // SELNEZ_S
    5856             :     0U, // SELNEZ_S_MMR6
    5857             :     24U,        // SEL_D
    5858             :     24U,        // SEL_D_MMR6
    5859             :     24U,        // SEL_S
    5860             :     24U,        // SEL_S_MMR6
    5861             :     0U, // SEQ
    5862             :     0U, // SEQIMacro
    5863             :     0U, // SEQMacro
    5864             :     0U, // SEQi
    5865             :     0U, // SH
    5866             :     0U, // SH16_MM
    5867             :     0U, // SH16_MMR6
    5868             :     0U, // SH64
    5869             :     0U, // SHE
    5870             :     0U, // SHE_MM
    5871             :     0U, // SHE_MMR6
    5872             :     4U, // SHF_B
    5873             :     4U, // SHF_H
    5874             :     4U, // SHF_W
    5875             :     0U, // SHILO
    5876             :     0U, // SHILOV
    5877             :     0U, // SHILOV_MM
    5878             :     0U, // SHILO_MM
    5879             :     0U, // SHLLV_PH
    5880             :     0U, // SHLLV_PH_MM
    5881             :     0U, // SHLLV_QB
    5882             :     0U, // SHLLV_QB_MM
    5883             :     0U, // SHLLV_S_PH
    5884             :     0U, // SHLLV_S_PH_MM
    5885             :     0U, // SHLLV_S_W
    5886             :     0U, // SHLLV_S_W_MM
    5887             :     14U,        // SHLL_PH
    5888             :     14U,        // SHLL_PH_MM
    5889             :     10U,        // SHLL_QB
    5890             :     10U,        // SHLL_QB_MM
    5891             :     14U,        // SHLL_S_PH
    5892             :     14U,        // SHLL_S_PH_MM
    5893             :     2U, // SHLL_S_W
    5894             :     2U, // SHLL_S_W_MM
    5895             :     0U, // SHRAV_PH
    5896             :     0U, // SHRAV_PH_MM
    5897             :     0U, // SHRAV_QB
    5898             :     0U, // SHRAV_QB_MMR2
    5899             :     0U, // SHRAV_R_PH
    5900             :     0U, // SHRAV_R_PH_MM
    5901             :     0U, // SHRAV_R_QB
    5902             :     0U, // SHRAV_R_QB_MMR2
    5903             :     0U, // SHRAV_R_W
    5904             :     0U, // SHRAV_R_W_MM
    5905             :     14U,        // SHRA_PH
    5906             :     14U,        // SHRA_PH_MM
    5907             :     10U,        // SHRA_QB
    5908             :     10U,        // SHRA_QB_MMR2
    5909             :     14U,        // SHRA_R_PH
    5910             :     14U,        // SHRA_R_PH_MM
    5911             :     10U,        // SHRA_R_QB
    5912             :     10U,        // SHRA_R_QB_MMR2
    5913             :     2U, // SHRA_R_W
    5914             :     2U, // SHRA_R_W_MM
    5915             :     0U, // SHRLV_PH
    5916             :     0U, // SHRLV_PH_MMR2
    5917             :     0U, // SHRLV_QB
    5918             :     0U, // SHRLV_QB_MM
    5919             :     14U,        // SHRL_PH
    5920             :     14U,        // SHRL_PH_MMR2
    5921             :     10U,        // SHRL_QB
    5922             :     10U,        // SHRL_QB_MM
    5923             :     0U, // SH_MM
    5924             :     0U, // SH_MMR6
    5925             :     148U,       // SLDI_B
    5926             :     34U,        // SLDI_D
    5927             :     144U,       // SLDI_H
    5928             :     36U,        // SLDI_W
    5929             :     152U,       // SLD_B
    5930             :     152U,       // SLD_D
    5931             :     152U,       // SLD_H
    5932             :     152U,       // SLD_W
    5933             :     2U, // SLL
    5934             :     0U, // SLL16_MM
    5935             :     0U, // SLL16_MMR6
    5936             :     1U, // SLL64_32
    5937             :     1U, // SLL64_64
    5938             :     10U,        // SLLI_B
    5939             :     12U,        // SLLI_D
    5940             :     14U,        // SLLI_H
    5941             :     2U, // SLLI_W
    5942             :     0U, // SLLV
    5943             :     0U, // SLLV_MM
    5944             :     0U, // SLL_B
    5945             :     0U, // SLL_D
    5946             :     0U, // SLL_H
    5947             :     2U, // SLL_MM
    5948             :     2U, // SLL_MMR6
    5949             :     0U, // SLL_W
    5950             :     0U, // SLT
    5951             :     0U, // SLT64
    5952             :     0U, // SLTImm64
    5953             :     0U, // SLTUImm64
    5954             :     0U, // SLT_MM
    5955             :     0U, // SLTi
    5956             :     0U, // SLTi64
    5957             :     0U, // SLTi_MM
    5958             :     0U, // SLTiu
    5959             :     0U, // SLTiu64
    5960             :     0U, // SLTiu_MM
    5961             :     0U, // SLTu
    5962             :     0U, // SLTu64
    5963             :     0U, // SLTu_MM
    5964             :     0U, // SNE
    5965             :     0U, // SNEi
    5966             :     0U, // SNZ_B_PSEUDO
    5967             :     0U, // SNZ_D_PSEUDO
    5968             :     0U, // SNZ_H_PSEUDO
    5969             :     0U, // SNZ_V_PSEUDO
    5970             :     0U, // SNZ_W_PSEUDO
    5971             :     142U,       // SPLATI_B
    5972             :     28U,        // SPLATI_D
    5973             :     138U,       // SPLATI_H
    5974             :     136U,       // SPLATI_W
    5975             :     128U,       // SPLAT_B
    5976             :     128U,       // SPLAT_D
    5977             :     128U,       // SPLAT_H
    5978             :     128U,       // SPLAT_W
    5979             :     0U, // SQRT_D_MMR6
    5980             :     0U, // SQRT_S_MMR6
    5981             :     2U, // SRA
    5982             :     10U,        // SRAI_B
    5983             :     12U,        // SRAI_D
    5984             :     14U,        // SRAI_H
    5985             :     2U, // SRAI_W
    5986             :     10U,        // SRARI_B
    5987             :     12U,        // SRARI_D
    5988             :     14U,        // SRARI_H
    5989             :     2U, // SRARI_W
    5990             :     0U, // SRAR_B
    5991             :     0U, // SRAR_D
    5992             :     0U, // SRAR_H
    5993             :     0U, // SRAR_W
    5994             :     0U, // SRAV
    5995             :     0U, // SRAV_MM
    5996             :     0U, // SRA_B
    5997             :     0U, // SRA_D
    5998             :     0U, // SRA_H
    5999             :     2U, // SRA_MM
    6000             :     0U, // SRA_W
    6001             :     2U, // SRL
    6002             :     0U, // SRL16_MM
    6003             :     0U, // SRL16_MMR6
    6004             :     10U,        // SRLI_B
    6005             :     12U,        // SRLI_D
    6006             :     14U,        // SRLI_H
    6007             :     2U, // SRLI_W
    6008             :     10U,        // SRLRI_B
    6009             :     12U,        // SRLRI_D
    6010             :     14U,        // SRLRI_H
    6011             :     2U, // SRLRI_W
    6012             :     0U, // SRLR_B
    6013             :     0U, // SRLR_D
    6014             :     0U, // SRLR_H
    6015             :     0U, // SRLR_W
    6016             :     0U, // SRLV
    6017             :     0U, // SRLV_MM
    6018             :     0U, // SRL_B
    6019             :     0U, // SRL_D
    6020             :     0U, // SRL_H
    6021             :     2U, // SRL_MM
    6022             :     0U, // SRL_W
    6023             :     0U, // SSNOP
    6024             :     0U, // SSNOP_MM
    6025             :     0U, // SSNOP_MMR6
    6026             :     0U, // STORE_ACC128
    6027             :     0U, // STORE_ACC64
    6028             :     0U, // STORE_ACC64DSP
    6029             :     0U, // STORE_CCOND_DSP
    6030             :     0U, // ST_B
    6031             :     0U, // ST_D
    6032             :     0U, // ST_F16
    6033             :     0U, // ST_H
    6034             :     0U, // ST_W
    6035             :     0U, // SUB
    6036             :     0U, // SUBQH_PH
    6037             :     0U, // SUBQH_PH_MMR2
    6038             :     0U, // SUBQH_R_PH
    6039             :     0U, // SUBQH_R_PH_MMR2
    6040             :     0U, // SUBQH_R_W
    6041             :     0U, // SUBQH_R_W_MMR2
    6042             :     0U, // SUBQH_W
    6043             :     0U, // SUBQH_W_MMR2
    6044             :     0U, // SUBQ_PH
    6045             :     0U, // SUBQ_PH_MM
    6046             :     0U, // SUBQ_S_PH
    6047             :     0U, // SUBQ_S_PH_MM
    6048             :     0U, // SUBQ_S_W
    6049             :     0U, // SUBQ_S_W_MM
    6050             :     0U, // SUBSUS_U_B
    6051             :     0U, // SUBSUS_U_D
    6052             :     0U, // SUBSUS_U_H
    6053             :     0U, // SUBSUS_U_W
    6054             :     0U, // SUBSUU_S_B
    6055             :     0U, // SUBSUU_S_D
    6056             :     0U, // SUBSUU_S_H
    6057             :     0U, // SUBSUU_S_W
    6058             :     0U, // SUBS_S_B
    6059             :     0U, // SUBS_S_D
    6060             :     0U, // SUBS_S_H
    6061             :     0U, // SUBS_S_W
    6062             :     0U, // SUBS_U_B
    6063             :     0U, // SUBS_U_D
    6064             :     0U, // SUBS_U_H
    6065             :     0U, // SUBS_U_W
    6066             :     0U, // SUBU16_MM
    6067             :     0U, // SUBU16_MMR6
    6068             :     0U, // SUBUH_QB
    6069             :     0U, // SUBUH_QB_MMR2
    6070             :     0U, // SUBUH_R_QB
    6071             :     0U, // SUBUH_R_QB_MMR2
    6072             :     0U, // SUBU_MMR6
    6073             :     0U, // SUBU_PH
    6074             :     0U, // SUBU_PH_MMR2
    6075             :     0U, // SUBU_QB
    6076             :     0U, // SUBU_QB_MM
    6077             :     0U, // SUBU_S_PH
    6078             :     0U, // SUBU_S_PH_MMR2
    6079             :     0U, // SUBU_S_QB
    6080             :     0U, // SUBU_S_QB_MM
    6081             :     2U, // SUBVI_B
    6082             :     2U, // SUBVI_D
    6083             :     2U, // SUBVI_H
    6084             :     2U, // SUBVI_W
    6085             :     0U, // SUBV_B
    6086             :     0U, // SUBV_D
    6087             :     0U, // SUBV_H
    6088             :     0U, // SUBV_W
    6089             :     0U, // SUB_MM
    6090             :     0U, // SUB_MMR6
    6091             :     0U, // SUBu
    6092             :     0U, // SUBu_MM
    6093             :     0U, // SUXC1
    6094             :     0U, // SUXC164
    6095             :     0U, // SUXC1_MM
    6096             :     0U, // SW
    6097             :     0U, // SW16_MM
    6098             :     0U, // SW16_MMR6
    6099             :     0U, // SW64
    6100             :     0U, // SWC1
    6101             :     0U, // SWC1_MM
    6102             :     0U, // SWC2
    6103             :     0U, // SWC2_MMR6
    6104             :     0U, // SWC2_R6
    6105             :     0U, // SWC3
    6106             :     0U, // SWE
    6107             :     0U, // SWE_MM
    6108             :     0U, // SWE_MMR6
    6109             :     0U, // SWL
    6110             :     0U, // SWL64
    6111             :     0U, // SWLE
    6112             :     0U, // SWLE_MM
    6113             :     0U, // SWL_MM
    6114             :     0U, // SWM16_MM
    6115             :     0U, // SWM16_MMR6
    6116             :     0U, // SWM32_MM
    6117             :     0U, // SWM_MM
    6118             :     0U, // SWP_MM
    6119             :     0U, // SWP_MMR6
    6120             :     0U, // SWR
    6121             :     0U, // SWR64
    6122             :     0U, // SWRE
    6123             :     0U, // SWRE_MM
    6124             :     0U, // SWR_MM
    6125             :     0U, // SWSP_MM
    6126             :     0U, // SWSP_MMR6
    6127             :     0U, // SWXC1
    6128             :     0U, // SWXC1_MM
    6129             :     0U, // SW_MM
    6130             :     0U, // SW_MMR6
    6131             :     0U, // SYNC
    6132             :     0U, // SYNCI
    6133             :     0U, // SYNCI_MM
    6134             :     0U, // SYNCI_MMR6
    6135             :     0U, // SYNC_MM
    6136             :     0U, // SYNC_MMR6
    6137             :     0U, // SYSCALL
    6138             :     0U, // SYSCALL_MM
    6139             :     0U, // SZ_B_PSEUDO
    6140             :     0U, // SZ_D_PSEUDO
    6141             :     0U, // SZ_H_PSEUDO
    6142             :     0U, // SZ_V_PSEUDO
    6143             :     0U, // SZ_W_PSEUDO
    6144             :     0U, // Save16
    6145             :     0U, // SaveX16
    6146             :     0U, // SbRxRyOffMemX16
    6147             :     0U, // SebRx16
    6148             :     0U, // SehRx16
    6149             :     0U, // SelBeqZ
    6150             :     0U, // SelBneZ
    6151             :     1U, // SelTBteqZCmp
    6152             :     1U, // SelTBteqZCmpi
    6153             :     1U, // SelTBteqZSlt
    6154             :     1U, // SelTBteqZSlti
    6155             :     1U, // SelTBteqZSltiu
    6156             :     1U, // SelTBteqZSltu
    6157             :     1U, // SelTBtneZCmp
    6158             :     1U, // SelTBtneZCmpi
    6159             :     1U, // SelTBtneZSlt
    6160             :     1U, // SelTBtneZSlti
    6161             :     1U, // SelTBtneZSltiu
    6162             :     1U, // SelTBtneZSltu
    6163             :     0U, // ShRxRyOffMemX16
    6164             :     2U, // SllX16
    6165             :     0U, // SllvRxRy16
    6166             :     0U, // SltCCRxRy16
    6167             :     0U, // SltRxRy16
    6168             :     0U, // SltiCCRxImmX16
    6169             :     0U, // SltiRxImm16
    6170             :     0U, // SltiRxImmX16
    6171             :     0U, // SltiuCCRxImmX16
    6172             :     0U, // SltiuRxImm16
    6173             :     0U, // SltiuRxImmX16
    6174             :     0U, // SltuCCRxRy16
    6175             :     0U, // SltuRxRy16
    6176             :     0U, // SltuRxRyRz16
    6177             :     2U, // SraX16
    6178             :     0U, // SravRxRy16
    6179             :     2U, // SrlX16
    6180             :     0U, // SrlvRxRy16
    6181             :     0U, // SubuRxRyRz16
    6182             :     0U, // SwRxRyOffMemX16
    6183             :     0U, // SwRxSpImmX16
    6184             :     0U, // TAILCALL
    6185             :     0U, // TAILCALLREG
    6186             :     0U, // TAILCALLREG64
    6187             :     0U, // TAILCALL_MM
    6188             :     0U, // TAILCALL_MMR6
    6189             :     38U,        // TEQ
    6190             :     0U, // TEQI
    6191             :     0U, // TEQI_MM
    6192             :     14U,        // TEQ_MM
    6193             :     38U,        // TGE
    6194             :     0U, // TGEI
    6195             :     0U, // TGEIU
    6196             :     0U, // TGEIU_MM
    6197             :     0U, // TGEI_MM
    6198             :     38U,        // TGEU
    6199             :     14U,        // TGEU_MM
    6200             :     14U,        // TGE_MM
    6201             :     0U, // TLBINV
    6202             :     0U, // TLBINVF
    6203             :     0U, // TLBINVF_MMR6
    6204             :     0U, // TLBINV_MMR6
    6205             :     0U, // TLBP
    6206             :     0U, // TLBP_MM
    6207             :     0U, // TLBR
    6208             :     0U, // TLBR_MM
    6209             :     0U, // TLBWI
    6210             :     0U, // TLBWI_MM
    6211             :     0U, // TLBWR
    6212             :     0U, // TLBWR_MM
    6213             :     38U,        // TLT
    6214             :     0U, // TLTI
    6215             :     0U, // TLTIU_MM
    6216             :     0U, // TLTI_MM
    6217             :     38U,        // TLTU
    6218             :     14U,        // TLTU_MM
    6219             :     14U,        // TLT_MM
    6220             :     38U,        // TNE
    6221             :     0U, // TNEI
    6222             :     0U, // TNEI_MM
    6223             :     14U,        // TNE_MM
    6224             :     0U, // TRAP
    6225             :     0U, // TRUNC_L_D64
    6226             :     0U, // TRUNC_L_D_MMR6
    6227             :     0U, // TRUNC_L_S
    6228             :     0U, // TRUNC_L_S_MMR6
    6229             :     0U, // TRUNC_W_D32
    6230             :     0U, // TRUNC_W_D64
    6231             :     0U, // TRUNC_W_D_MMR6
    6232             :     0U, // TRUNC_W_MM
    6233             :     0U, // TRUNC_W_S
    6234             :     0U, // TRUNC_W_S_MM
    6235             :     0U, // TRUNC_W_S_MMR6
    6236             :     0U, // TTLTIU
    6237             :     0U, // UDIV
    6238             :     0U, // UDIV_MM
    6239             :     0U, // UDIV_MM_Pseudo
    6240             :     0U, // UDivIMacro
    6241             :     0U, // UDivMacro
    6242             :     0U, // Ulh
    6243             :     0U, // Ulhu
    6244             :     0U, // Ulw
    6245             :     0U, // Ush
    6246             :     0U, // Usw
    6247             :     0U, // V3MULU
    6248             :     0U, // VMM0
    6249             :     0U, // VMULU
    6250             :     24U,        // VSHF_B
    6251             :     24U,        // VSHF_D
    6252             :     24U,        // VSHF_H
    6253             :     24U,        // VSHF_W
    6254             :     0U, // WAIT
    6255             :     0U, // WAIT_MM
    6256             :     0U, // WAIT_MMR6
    6257             :     0U, // WRDSP
    6258             :     0U, // WRDSP_MM
    6259             :     0U, // WRPGPR_MMR6
    6260             :     0U, // WSBH
    6261             :     0U, // WSBH_MM
    6262             :     0U, // WSBH_MMR6
    6263             :     0U, // XOR
    6264             :     0U, // XOR16_MM
    6265             :     0U, // XOR16_MMR6
    6266             :     0U, // XOR64
    6267             :     4U, // XORI_B
    6268             :     6U, // XORI_MMR6
    6269             :     0U, // XOR_MM
    6270             :     0U, // XOR_MMR6
    6271             :     0U, // XOR_V
    6272             :     0U, // XOR_V_D_PSEUDO
    6273             :     0U, // XOR_V_H_PSEUDO
    6274             :     0U, // XOR_V_W_PSEUDO
    6275             :     6U, // XORi
    6276             :     6U, // XORi64
    6277             :     6U, // XORi_MM
    6278             :     0U, // XorRxRxRy16
    6279             :     0U, // YIELD
    6280             :   };
    6281             : 
    6282      136976 :   O << "\t";
    6283             : 
    6284             :   // Emit the opcode for the instruction.
    6285      136976 :   uint64_t Bits = 0;
    6286      136976 :   Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
    6287      136976 :   Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
    6288             :   assert(Bits != 0 && "Cannot print this instruction.");
    6289      136976 :   O << AsmStrs+(Bits & 16383)-1;
    6290             : 
    6291             : 
    6292             :   // Fragment 0 encoded into 4 bits for 15 unique commands.
    6293      136976 :   switch ((Bits >> 14) & 15) {
    6294           0 :   default: llvm_unreachable("Invalid command number.");
    6295             :   case 0:
    6296             :     // DBG_VALUE, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CALL, PATCHABL...
    6297             :     return;
    6298             :     break;
    6299      132581 :   case 1:
    6300             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6301      132581 :     printOperand(MI, 0, O);
    6302      132581 :     break;
    6303        1948 :   case 2:
    6304             :     // ADDIUS5_MM, CTC1, CTC1_MM, CTC2_MM, DAHI_MM64R6, DATI_MM64R6, DLSA_MM6...
    6305        1948 :     printOperand(MI, 1, O);
    6306        1948 :     O << ", ";
    6307        1948 :     break;
    6308         299 :   case 3:
    6309             :     // AND16_MM, AND16_MMR6, LSA_MMR6, MTHC1_D32, MTHC1_D32_MMR6, MTHC1_D64, ...
    6310         299 :     printOperand(MI, 2, O);
    6311         299 :     O << ", ";
    6312         299 :     break;
    6313          51 :   case 4:
    6314             :     // BREAK, BREAK_MM, BREAK_MMR6, SDBBP_MM, SYSCALL_MM, WAIT_MM, WAIT_MMR6
    6315          51 :     printUImm<10>(MI, 0, O);
    6316          51 :     break;
    6317          18 :   case 5:
    6318             :     // BREAK16_MM, BREAK16_MMR6, SDBBP16_MM, SDBBP16_MMR6
    6319          18 :     printUImm<4>(MI, 0, O);
    6320          18 :     return;
    6321             :     break;
    6322         218 :   case 6:
    6323             :     // CACHE, CACHEE, CACHEE_MM, CACHEE_MMR6, CACHE_MM, CACHE_MMR6, CACHE_R6,...
    6324         218 :     printUImm<5>(MI, 2, O);
    6325         218 :     O << ", ";
    6326         218 :     break;
    6327         451 :   case 7:
    6328             :     // FCMP_D32, FCMP_D32_MM, FCMP_D64, FCMP_S32, FCMP_S32_MM
    6329         451 :     printFCCOperand(MI, 2, O);
    6330         451 :     break;
    6331         417 :   case 8:
    6332             :     // Jal16, JalB16
    6333         417 :     printUImm<26>(MI, 0, O);
    6334         417 :     break;
    6335         110 :   case 9:
    6336             :     // LWM16_MM, LWM16_MMR6, LWM32_MM, LWM_MM, MOVEP_MM, SWM16_MM, SWM16_MMR6...
    6337         110 :     printRegisterList(MI, 0, O);
    6338         110 :     O << ", ";
    6339         110 :     break;
    6340          18 :   case 10:
    6341             :     // LWP_MM, LWP_MMR6, SWP_MM, SWP_MMR6
    6342          18 :     printRegisterPair(MI, 0, O);
    6343          18 :     O << ", ";
    6344          18 :     printMemOperand(MI, 2, O);
    6345          18 :     return;
    6346             :     break;
    6347          53 :   case 11:
    6348             :     // SDBBP, SDBBP_MMR6, SDBBP_R6, SYSCALL
    6349          53 :     printUImm<20>(MI, 0, O);
    6350          53 :     return;
    6351             :     break;
    6352          42 :   case 12:
    6353             :     // SYNC, SYNC_MM, SYNC_MMR6
    6354          42 :     printUImm<5>(MI, 0, O);
    6355          42 :     return;
    6356             :     break;
    6357          16 :   case 13:
    6358             :     // SYNCI, SYNCI_MM, SYNCI_MMR6
    6359          16 :     printMemOperand(MI, 0, O);
    6360          16 :     return;
    6361             :     break;
    6362           0 :   case 14:
    6363             :     // SelBeqZ, SelBneZ, SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZ...
    6364           0 :     printOperand(MI, 3, O);
    6365           0 :     break;
    6366             :   }
    6367             : 
    6368             : 
    6369             :   // Fragment 1 encoded into 5 bits for 18 unique commands.
    6370      136075 :   switch ((Bits >> 18) & 31) {
    6371           0 :   default: llvm_unreachable("Invalid command number.");
    6372      117259 :   case 0:
    6373             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6374      117259 :     O << ", ";
    6375      117259 :     break;
    6376          46 :   case 1:
    6377             :     // ADDIUS5_MM, DLSA_MM64R6, MOVEP_MM, MultRxRyRz16, MultuRxRyRz16, SltCCR...
    6378          46 :     printOperand(MI, 2, O);
    6379          46 :     break;
    6380             :   case 2:
    6381             :     // ADDIUSP_MM, AddiuSpImmX16, B16_MM, BAL, BALC, BALC_MMR6, BC, BC16_MMR6...
    6382             :     return;
    6383             :     break;
    6384         160 :   case 3:
    6385             :     // AND16_MM, AND16_MMR6, LSA_MMR6, OR16_MM, OR16_MMR6, PREFX_MM, XOR16_MM...
    6386         160 :     printOperand(MI, 1, O);
    6387         160 :     break;
    6388         197 :   case 4:
    6389             :     // AddiuRxPcImmX16
    6390         197 :     O << ", $pc, ";
    6391         197 :     printOperand(MI, 1, O);
    6392         197 :     return;
    6393             :     break;
    6394          70 :   case 5:
    6395             :     // AddiuSpImm16, Bimm16
    6396          70 :     O << " # 16 bit inst";
    6397          70 :     return;
    6398             :     break;
    6399         115 :   case 6:
    6400             :     // Bteqz16, Btnez16
    6401         115 :     O << "  # 16 bit inst";
    6402         115 :     return;
    6403             :     break;
    6404         213 :   case 7:
    6405             :     // CACHE, CACHEE, CACHEE_MM, CACHEE_MMR6, CACHE_MM, CACHE_MMR6, CACHE_R6,...
    6406         213 :     printMemOperand(MI, 0, O);
    6407         213 :     return;
    6408             :     break;
    6409        1739 :   case 8:
    6410             :     // CTC1, CTC1_MM, CTC2_MM, DAHI_MM64R6, DATI_MM64R6, DMTC0, DMTC0_MM64R6,...
    6411        1739 :     printOperand(MI, 0, O);
    6412        1739 :     break;
    6413         224 :   case 9:
    6414             :     // FCMP_D32, FCMP_D32_MM, FCMP_D64
    6415         224 :     O << ".d\t";
    6416         224 :     printOperand(MI, 0, O);
    6417         224 :     O << ", ";
    6418         224 :     printOperand(MI, 1, O);
    6419         224 :     return;
    6420             :     break;
    6421         227 :   case 10:
    6422             :     // FCMP_S32, FCMP_S32_MM
    6423         227 :     O << ".s\t";
    6424         227 :     printOperand(MI, 0, O);
    6425         227 :     O << ", ";
    6426         227 :     printOperand(MI, 1, O);
    6427         227 :     return;
    6428             :     break;
    6429         978 :   case 11:
    6430             :     // INSERT_B, INSERT_D, INSERT_H, INSERT_W, INSVE_B, INSVE_D, INSVE_H, INS...
    6431             :     O << '[';
    6432             :     break;
    6433         406 :   case 12:
    6434             :     // Jal16
    6435         406 :     O << "\n\tnop";
    6436         406 :     return;
    6437             :     break;
    6438          11 :   case 13:
    6439             :     // JalB16
    6440          11 :     O << "\t# branch\n\tnop";
    6441          11 :     return;
    6442             :     break;
    6443         101 :   case 14:
    6444             :     // LWM16_MM, LWM16_MMR6, LWM32_MM, LWM_MM, SWM16_MM, SWM16_MMR6, SWM32_MM...
    6445         101 :     printMemOperand(MI, 1, O);
    6446         101 :     return;
    6447             :     break;
    6448          91 :   case 15:
    6449             :     // LwConstant32
    6450          91 :     O << ", 1f\n\tb\t2f\n\t.align\t2\n1: \t.word\t";
    6451          91 :     printOperand(MI, 1, O);
    6452          91 :     O << "\n2:";
    6453          91 :     return;
    6454             :     break;
    6455         316 :   case 16:
    6456             :     // SC, SC64, SC64_R6, SCD, SCD_R6, SCE, SCE_MM, SC_MM, SC_R6
    6457         316 :     printMemOperand(MI, 2, O);
    6458         316 :     return;
    6459             :     break;
    6460           0 :   case 17:
    6461             :     // SelBeqZ, SelBneZ
    6462           0 :     O << ", .+4\n\t\n\tmove ";
    6463           0 :     printOperand(MI, 1, O);
    6464           0 :     O << ", ";
    6465           0 :     printOperand(MI, 2, O);
    6466           0 :     return;
    6467             :     break;
    6468             :   }
    6469             : 
    6470             : 
    6471             :   // Fragment 2 encoded into 5 bits for 23 unique commands.
    6472      120182 :   switch ((Bits >> 23) & 31) {
    6473           0 :   default: llvm_unreachable("Invalid command number.");
    6474       65447 :   case 0:
    6475             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6476       65447 :     printOperand(MI, 1, O);
    6477       65447 :     break;
    6478             :   case 1:
    6479             :     // ADDIUS5_MM, AND16_MM, AND16_MMR6, CTC1, CTC1_MM, CTC2_MM, DMTC1, DMTC1...
    6480             :     return;
    6481             :     break;
    6482        1421 :   case 2:
    6483             :     // AddiuRxRxImm16, AddiuRxRxImmX16, AndRxRxRy16, BINSLI_B, BINSLI_D, BINS...
    6484        1421 :     printOperand(MI, 2, O);
    6485        1421 :     break;
    6486         225 :   case 3:
    6487             :     // AddiuRxRyOffMemX16, LEA_ADDiu, LEA_ADDiu64, LEA_ADDiu_MM
    6488         225 :     printMemOperandEA(MI, 1, O);
    6489         225 :     return;
    6490             :     break;
    6491          18 :   case 4:
    6492             :     // BBIT0, BBIT032, BBIT1, BBIT132
    6493          18 :     printUImm<5>(MI, 1, O);
    6494          18 :     O << ", ";
    6495          18 :     printOperand(MI, 2, O);
    6496          18 :     return;
    6497             :     break;
    6498          56 :   case 5:
    6499             :     // BREAK, BREAK_MM, BREAK_MMR6, RDDSP, WRDSP
    6500          56 :     printUImm<10>(MI, 1, O);
    6501          56 :     return;
    6502             :     break;
    6503         164 :   case 6:
    6504             :     // DAHI_MM64R6, DATI_MM64R6, DLSA_MM64R6, DMTC0, DMTC0_MM64R6, DMTC2, FOR...
    6505         164 :     O << ", ";
    6506         164 :     break;
    6507        8309 :   case 7:
    6508             :     // DMFC2_OCTEON, DMTC2_OCTEON, LUI_MMR6, LUi, LUi64, LUi_MM
    6509        8309 :     printUImm<16>(MI, 1, O);
    6510        8309 :     return;
    6511             :     break;
    6512         114 :   case 8:
    6513             :     // INSERT_B
    6514         114 :     printUImm<4>(MI, 3, O);
    6515         114 :     O << "], ";
    6516         114 :     printOperand(MI, 2, O);
    6517         114 :     return;
    6518             :     break;
    6519         128 :   case 9:
    6520             :     // INSERT_D
    6521         128 :     printUImm<1>(MI, 3, O);
    6522         128 :     O << "], ";
    6523         128 :     printOperand(MI, 2, O);
    6524         128 :     return;
    6525             :     break;
    6526         290 :   case 10:
    6527             :     // INSERT_H
    6528         290 :     printUImm<3>(MI, 3, O);
    6529         290 :     O << "], ";
    6530         290 :     printOperand(MI, 2, O);
    6531         290 :     return;
    6532             :     break;
    6533         394 :   case 11:
    6534             :     // INSERT_W
    6535         394 :     printUImm<2>(MI, 3, O);
    6536         394 :     O << "], ";
    6537         394 :     printOperand(MI, 2, O);
    6538         394 :     return;
    6539             :     break;
    6540           6 :   case 12:
    6541             :     // INSVE_B
    6542           6 :     printUImm<4>(MI, 2, O);
    6543           6 :     O << "], ";
    6544           6 :     printOperand(MI, 3, O);
    6545           6 :     O << '[';
    6546           6 :     printUImm<0>(MI, 4, O);
    6547             :     O << ']';
    6548             :     return;
    6549             :     break;
    6550          18 :   case 13:
    6551             :     // INSVE_D
    6552          18 :     printUImm<1>(MI, 2, O);
    6553          18 :     O << "], ";
    6554          18 :     printOperand(MI, 3, O);
    6555          18 :     O << '[';
    6556          18 :     printUImm<0>(MI, 4, O);
    6557             :     O << ']';
    6558             :     return;
    6559             :     break;
    6560           6 :   case 14:
    6561             :     // INSVE_H
    6562           6 :     printUImm<3>(MI, 2, O);
    6563           6 :     O << "], ";
    6564           6 :     printOperand(MI, 3, O);
    6565           6 :     O << '[';
    6566           6 :     printUImm<0>(MI, 4, O);
    6567             :     O << ']';
    6568             :     return;
    6569             :     break;
    6570          22 :   case 15:
    6571             :     // INSVE_W
    6572          22 :     printUImm<2>(MI, 2, O);
    6573          22 :     O << "], ";
    6574          22 :     printOperand(MI, 3, O);
    6575          22 :     O << '[';
    6576          22 :     printUImm<0>(MI, 4, O);
    6577             :     O << ']';
    6578             :     return;
    6579             :     break;
    6580       41770 :   case 16:
    6581             :     // LB, LB64, LBE, LBE_MM, LBE_MMR6, LBU16_MM, LBUE_MMR6, LBU_MMR6, LB_MM,...
    6582       41770 :     printMemOperand(MI, 1, O);
    6583       41770 :     return;
    6584             :     break;
    6585           9 :   case 17:
    6586             :     // MultRxRyRz16, MultuRxRyRz16
    6587           9 :     O << "\n\tmflo\t";
    6588           9 :     printOperand(MI, 0, O);
    6589           9 :     return;
    6590             :     break;
    6591           5 :   case 18:
    6592             :     // PREFX_MM
    6593           5 :     O << '(';
    6594           5 :     printOperand(MI, 0, O);
    6595             :     O << ')';
    6596             :     return;
    6597             :     break;
    6598           6 :   case 19:
    6599             :     // RDDSP_MM, WRDSP_MM
    6600           6 :     printUImm<7>(MI, 1, O);
    6601           6 :     return;
    6602             :     break;
    6603           7 :   case 20:
    6604             :     // REPL_QB, REPL_QB_MM
    6605           7 :     printUImm<8>(MI, 1, O);
    6606           7 :     return;
    6607             :     break;
    6608           0 :   case 21:
    6609             :     // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt...
    6610           0 :     printOperand(MI, 4, O);
    6611           0 :     break;
    6612           0 :   case 22:
    6613             :     // SltCCRxRy16, SltiCCRxImmX16, SltiuCCRxImmX16, SltuCCRxRy16, SltuRxRyRz...
    6614           0 :     O << "\n\tmove\t";
    6615           0 :     printOperand(MI, 0, O);
    6616           0 :     O << ", $t8";
    6617           0 :     return;
    6618             :     break;
    6619             :   }
    6620             : 
    6621             : 
    6622             :   // Fragment 3 encoded into 5 bits for 19 unique commands.
    6623       67032 :   switch ((Bits >> 28) & 31) {
    6624           0 :   default: llvm_unreachable("Invalid command number.");
    6625             :   case 0:
    6626             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6627             :     return;
    6628             :     break;
    6629       51957 :   case 1:
    6630             :     // ADD, ADDIUR2_MM, ADDIU_MMR6, ADDQH_PH, ADDQH_PH_MMR2, ADDQH_R_PH, ADDQ...
    6631       51957 :     O << ", ";
    6632       51957 :     break;
    6633          58 :   case 2:
    6634             :     // AddiuRxRxImm16, LwRxPcTcp16
    6635          58 :     O << "\t# 16 bit inst";
    6636          58 :     return;
    6637             :     break;
    6638          46 :   case 3:
    6639             :     // BeqzRxImm16, BnezRxImm16
    6640          46 :     O << "  # 16 bit inst";
    6641          46 :     return;
    6642             :     break;
    6643           0 :   case 4:
    6644             :     // BteqzT8CmpX16, BteqzT8CmpiX16, BteqzT8SltX16, BteqzT8SltiX16, BteqzT8S...
    6645           0 :     O << "\n\tbteqz\t";
    6646           0 :     printOperand(MI, 2, O);
    6647           0 :     return;
    6648             :     break;
    6649           0 :   case 5:
    6650             :     // BtnezT8CmpX16, BtnezT8CmpiX16, BtnezT8SltX16, BtnezT8SltiX16, BtnezT8S...
    6651           0 :     O << "\n\tbtnez\t";
    6652           0 :     printOperand(MI, 2, O);
    6653           0 :     return;
    6654             :     break;
    6655        1268 :   case 6:
    6656             :     // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ...
    6657             :     O << '[';
    6658             :     break;
    6659          52 :   case 7:
    6660             :     // CmpiRxImm16, LiRxImm16, SltiRxImm16, SltiuRxImm16
    6661          52 :     O << " \t# 16 bit inst";
    6662          52 :     return;
    6663             :     break;
    6664           4 :   case 8:
    6665             :     // DAHI_MM64R6, DATI_MM64R6
    6666           4 :     printUImm<16>(MI, 2, O);
    6667           4 :     return;
    6668             :     break;
    6669           4 :   case 9:
    6670             :     // DLSA_MM64R6, LSA_MMR6
    6671           4 :     printOperand(MI, 0, O);
    6672           4 :     O << ", ";
    6673           4 :     printUImm<2, 1>(MI, 3, O);
    6674           4 :     return;
    6675             :     break;
    6676         144 :   case 10:
    6677             :     // DMTC0, DMTC0_MM64R6, DMTC2, MTC0, MTC0_MMR6, MTC2, MTHC0_MMR6
    6678         144 :     printUImm<3>(MI, 2, O);
    6679         144 :     return;
    6680             :     break;
    6681          60 :   case 11:
    6682             :     // DSLL64_32
    6683          60 :     O << ", 32";
    6684          60 :     return;
    6685             :     break;
    6686           3 :   case 12:
    6687             :     // FORK
    6688           3 :     printOperand(MI, 2, O);
    6689           3 :     return;
    6690             :     break;
    6691           0 :   case 13:
    6692             :     // GotPrologue16
    6693           0 :     O << "\n\taddiu\t";
    6694           0 :     printOperand(MI, 1, O);
    6695           0 :     O << ", $pc, ";
    6696           0 :     printOperand(MI, 3, O);
    6697           0 :     O << "\n ";
    6698           0 :     return;
    6699             :     break;
    6700         284 :   case 14:
    6701             :     // LBUX, LBUX_MM, LDXC1, LDXC164, LHX, LHX_MM, LUXC1, LUXC164, LUXC1_MM, ...
    6702         284 :     O << '(';
    6703         284 :     printOperand(MI, 1, O);
    6704             :     O << ')';
    6705             :     return;
    6706             :     break;
    6707           9 :   case 15:
    6708             :     // MOVEP_MM
    6709           9 :     printOperand(MI, 3, O);
    6710           9 :     return;
    6711             :     break;
    6712         118 :   case 16:
    6713             :     // SLL64_32, SLL64_64
    6714         118 :     O << ", 0";
    6715         118 :     return;
    6716             :     break;
    6717           0 :   case 17:
    6718             :     // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt...
    6719           0 :     O << "\n\tbteqz\t.+4\n\tmove ";
    6720           0 :     printOperand(MI, 1, O);
    6721           0 :     O << ", ";
    6722           0 :     printOperand(MI, 2, O);
    6723           0 :     return;
    6724             :     break;
    6725           0 :   case 18:
    6726             :     // SelTBtneZCmp, SelTBtneZCmpi, SelTBtneZSlt, SelTBtneZSlti, SelTBtneZSlt...
    6727           0 :     O << "\n\tbtnez\t.+4\n\tmove ";
    6728           0 :     printOperand(MI, 1, O);
    6729           0 :     O << ", ";
    6730           0 :     printOperand(MI, 2, O);
    6731           0 :     return;
    6732             :     break;
    6733             :   }
    6734             : 
    6735             : 
    6736             :   // Fragment 4 encoded into 5 bits for 20 unique commands.
    6737       53225 :   switch ((Bits >> 33) & 31) {
    6738           0 :   default: llvm_unreachable("Invalid command number.");
    6739       38512 :   case 0:
    6740             :     // ADD, ADDIUR2_MM, ADDIU_MMR6, ADDQH_PH, ADDQH_PH_MMR2, ADDQH_R_PH, ADDQ...
    6741       38512 :     printOperand(MI, 2, O);
    6742       38512 :     break;
    6743        4408 :   case 1:
    6744             :     // ADDVI_B, ADDVI_D, ADDVI_H, ADDVI_W, APPEND, APPEND_MMR2, BCLRI_W, BNEG...
    6745        4408 :     printUImm<5>(MI, 2, O);
    6746        4408 :     break;
    6747         187 :   case 2:
    6748             :     // ANDI_B, NORI_B, ORI_B, SHF_B, SHF_H, SHF_W, XORI_B
    6749         187 :     printUImm<8>(MI, 2, O);
    6750         187 :     return;
    6751             :     break;
    6752        4707 :   case 3:
    6753             :     // ANDI_MMR6, ANDi, ANDi64, ANDi_MM, AUI, AUI_MMR6, DAHI, DATI, DAUI, DAU...
    6754        4707 :     printUImm<16>(MI, 2, O);
    6755        4707 :     return;
    6756             :     break;
    6757         527 :   case 4:
    6758             :     // BALIGN, BALIGN_MMR2, COPY_S_W, COPY_U_W, SPLATI_W
    6759         527 :     printUImm<2>(MI, 2, O);
    6760         527 :     break;
    6761         529 :   case 5:
    6762             :     // BCLRI_B, BNEGI_B, BSETI_B, COPY_S_H, COPY_U_H, DMFC0, DMFC0_MM64R6, DM...
    6763         529 :     printUImm<3>(MI, 2, O);
    6764         529 :     break;
    6765        2539 :   case 6:
    6766             :     // BCLRI_D, BNEGI_D, BSETI_D, DINS, DROTR, DROTR_MM64R6, DSLL, DSLL_MM64R...
    6767        2539 :     printUImm<6>(MI, 2, O);
    6768        2539 :     break;
    6769         243 :   case 7:
    6770             :     // BCLRI_H, BNEGI_H, BSETI_H, COPY_S_B, COPY_U_B, SAT_S_H, SAT_U_H, SHLL_...
    6771         243 :     printUImm<4>(MI, 2, O);
    6772         243 :     break;
    6773          29 :   case 8:
    6774             :     // BINSLI_B, BINSRI_B, SLDI_H
    6775          29 :     printUImm<3>(MI, 3, O);
    6776          29 :     break;
    6777          18 :   case 9:
    6778             :     // BINSLI_D, BINSRI_D
    6779          18 :     printUImm<6>(MI, 3, O);
    6780          18 :     return;
    6781             :     break;
    6782          25 :   case 10:
    6783             :     // BINSLI_H, BINSRI_H, SLDI_B
    6784          25 :     printUImm<4>(MI, 3, O);
    6785          25 :     break;
    6786          18 :   case 11:
    6787             :     // BINSLI_W, BINSRI_W
    6788          18 :     printUImm<5>(MI, 3, O);
    6789          18 :     return;
    6790             :     break;
    6791         522 :   case 12:
    6792             :     // BINSL_B, BINSL_D, BINSL_H, BINSL_W, BINSR_B, BINSR_D, BINSR_H, BINSR_W...
    6793         522 :     printOperand(MI, 3, O);
    6794         522 :     break;
    6795          29 :   case 13:
    6796             :     // BMNZI_B, BMZI_B, BSELI_B
    6797          29 :     printUImm<8>(MI, 3, O);
    6798          29 :     return;
    6799             :     break;
    6800         208 :   case 14:
    6801             :     // COPY_S_D, SPLATI_D
    6802         208 :     printUImm<1>(MI, 2, O);
    6803             :     O << ']';
    6804             :     return;
    6805             :     break;
    6806          24 :   case 15:
    6807             :     // DEXTU, DEXTU_MM64R6, DINSU, DINSU_MM64R6
    6808          24 :     printUImm<5, 32>(MI, 2, O);
    6809          24 :     O << ", ";
    6810          24 :     break;
    6811          32 :   case 16:
    6812             :     // FADD_D_MMR6, FADD_S_MMR6, FDIV_D_MMR6, FDIV_S_MMR6, FMUL_D_MMR6, FMUL_...
    6813          32 :     printOperand(MI, 1, O);
    6814          32 :     return;
    6815             :     break;
    6816           7 :   case 17:
    6817             :     // SLDI_D
    6818           7 :     printUImm<1>(MI, 3, O);
    6819             :     O << ']';
    6820             :     return;
    6821             :     break;
    6822           7 :   case 18:
    6823             :     // SLDI_W
    6824           7 :     printUImm<2>(MI, 3, O);
    6825             :     O << ']';
    6826             :     return;
    6827             :     break;
    6828         654 :   case 19:
    6829             :     // TEQ, TGE, TGEU, TLT, TLTU, TNE
    6830         654 :     printUImm<10>(MI, 2, O);
    6831         654 :     return;
    6832             :     break;
    6833             :   }
    6834             : 
    6835             : 
    6836             :   // Fragment 5 encoded into 3 bits for 5 unique commands.
    6837       47358 :   switch ((Bits >> 38) & 7) {
    6838           0 :   default: llvm_unreachable("Invalid command number.");
    6839             :   case 0:
    6840             :     // ADD, ADDIUR2_MM, ADDIU_MMR6, ADDQH_PH, ADDQH_PH_MMR2, ADDQH_R_PH, ADDQ...
    6841             :     return;
    6842             :     break;
    6843         546 :   case 1:
    6844             :     // ALIGN, ALIGN_MMR6, CINS, CINS32, CINS64_32, CINS_i32, DALIGN, DALIGN_M...
    6845         546 :     O << ", ";
    6846             :     break;
    6847        1046 :   case 2:
    6848             :     // COPY_S_B, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, SLDI_B, SL...
    6849             :     O << ']';
    6850             :     return;
    6851             :     break;
    6852           7 :   case 3:
    6853             :     // DEXTU, DEXTU_MM64R6
    6854           7 :     printUImm<5, 1>(MI, 3, O);
    6855           7 :     return;
    6856             :     break;
    6857          17 :   case 4:
    6858             :     // DINSU, DINSU_MM64R6
    6859          17 :     printUImm<6>(MI, 3, O);
    6860          17 :     return;
    6861             :     break;
    6862             :   }
    6863             : 
    6864             : 
    6865             :   // Fragment 6 encoded into 4 bits for 9 unique commands.
    6866         546 :   switch ((Bits >> 41) & 15) {
    6867           0 :   default: llvm_unreachable("Invalid command number.");
    6868           8 :   case 0:
    6869             :     // ALIGN, ALIGN_MMR6
    6870           8 :     printUImm<2>(MI, 3, O);
    6871           8 :     return;
    6872             :     break;
    6873          20 :   case 1:
    6874             :     // CINS, CINS32, CINS64_32, CINS_i32, EXTS, EXTS32
    6875          20 :     printUImm<5>(MI, 3, O);
    6876          20 :     return;
    6877             :     break;
    6878           5 :   case 2:
    6879             :     // DALIGN, DALIGN_MM64R6
    6880           5 :     printUImm<3>(MI, 3, O);
    6881           5 :     return;
    6882             :     break;
    6883          87 :   case 3:
    6884             :     // DEXT, DEXT64_32, DEXT_MM64R6, EXT, EXT_MM, EXT_MMR6
    6885          87 :     printUImm<5, 1>(MI, 3, O);
    6886          87 :     return;
    6887             :     break;
    6888           7 :   case 4:
    6889             :     // DEXTM, DEXTM_MM64R6
    6890           7 :     printUImm<5, 33>(MI, 3, O);
    6891           7 :     return;
    6892             :     break;
    6893          86 :   case 5:
    6894             :     // DINS, DINS_MM64R6, INS, INS_MM, INS_MMR6
    6895          86 :     printUImm<6>(MI, 3, O);
    6896          86 :     return;
    6897             :     break;
    6898           5 :   case 6:
    6899             :     // DINSM, DINSM_MM64R6
    6900           5 :     printUImm<6, 2>(MI, 3, O);
    6901           5 :     return;
    6902             :     break;
    6903          41 :   case 7:
    6904             :     // DLSA, DLSA_R6, LSA, LSA_R6
    6905          41 :     printUImm<2, 1>(MI, 3, O);
    6906          41 :     return;
    6907             :     break;
    6908         287 :   case 8:
    6909             :     // MADD_D32, MADD_D32_MM, MADD_D64, MADD_S, MADD_S_MM, MSUB_D32, MSUB_D32...
    6910         287 :     printOperand(MI, 3, O);
    6911         287 :     return;
    6912             :     break;
    6913             :   }
    6914             : 
    6915             : }
    6916             : 
    6917             : 
    6918             : /// getRegisterName - This method is automatically generated by tblgen
    6919             : /// from the register set description.  This returns the assembler name
    6920             : /// for the specified register.
    6921      303677 : const char *MipsInstPrinter::getRegisterName(unsigned RegNo) {
    6922             :   assert(RegNo && RegNo < 418 && "Invalid register number!");
    6923             : 
    6924             :   static const char AsmStrs[] = {
    6925             :   /* 0 */ 'f', '1', '0', 0,
    6926             :   /* 4 */ 'w', '1', '0', 0,
    6927             :   /* 8 */ 'f', '2', '0', 0,
    6928             :   /* 12 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '0', 0,
    6929             :   /* 25 */ 'w', '2', '0', 0,
    6930             :   /* 29 */ 'f', '3', '0', 0,
    6931             :   /* 33 */ 'w', '3', '0', 0,
    6932             :   /* 37 */ 'a', 'c', '0', 0,
    6933             :   /* 41 */ 'f', 'c', 'c', '0', 0,
    6934             :   /* 46 */ 'f', '0', 0,
    6935             :   /* 49 */ 'm', 'p', 'l', '0', 0,
    6936             :   /* 54 */ 'p', '0', 0,
    6937             :   /* 57 */ 'w', '0', 0,
    6938             :   /* 60 */ 'f', '1', '1', 0,
    6939             :   /* 64 */ 'w', '1', '1', 0,
    6940             :   /* 68 */ 'f', '2', '1', 0,
    6941             :   /* 72 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '1', 0,
    6942             :   /* 85 */ 'w', '2', '1', 0,
    6943             :   /* 89 */ 'f', '3', '1', 0,
    6944             :   /* 93 */ 'w', '3', '1', 0,
    6945             :   /* 97 */ 'a', 'c', '1', 0,
    6946             :   /* 101 */ 'f', 'c', 'c', '1', 0,
    6947             :   /* 106 */ 'f', '1', 0,
    6948             :   /* 109 */ 'm', 'p', 'l', '1', 0,
    6949             :   /* 114 */ 'p', '1', 0,
    6950             :   /* 117 */ 'w', '1', 0,
    6951             :   /* 120 */ 'f', '1', '2', 0,
    6952             :   /* 124 */ 'w', '1', '2', 0,
    6953             :   /* 128 */ 'f', '2', '2', 0,
    6954             :   /* 132 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '2', 0,
    6955             :   /* 145 */ 'w', '2', '2', 0,
    6956             :   /* 149 */ 'a', 'c', '2', 0,
    6957             :   /* 153 */ 'f', 'c', 'c', '2', 0,
    6958             :   /* 158 */ 'f', '2', 0,
    6959             :   /* 161 */ 'm', 'p', 'l', '2', 0,
    6960             :   /* 166 */ 'p', '2', 0,
    6961             :   /* 169 */ 'w', '2', 0,
    6962             :   /* 172 */ 'f', '1', '3', 0,
    6963             :   /* 176 */ 'w', '1', '3', 0,
    6964             :   /* 180 */ 'f', '2', '3', 0,
    6965             :   /* 184 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '3', 0,
    6966             :   /* 197 */ 'w', '2', '3', 0,
    6967             :   /* 201 */ 'a', 'c', '3', 0,
    6968             :   /* 205 */ 'f', 'c', 'c', '3', 0,
    6969             :   /* 210 */ 'f', '3', 0,
    6970             :   /* 213 */ 'w', '3', 0,
    6971             :   /* 216 */ 'f', '1', '4', 0,
    6972             :   /* 220 */ 'w', '1', '4', 0,
    6973             :   /* 224 */ 'f', '2', '4', 0,
    6974             :   /* 228 */ 'w', '2', '4', 0,
    6975             :   /* 232 */ 'f', 'c', 'c', '4', 0,
    6976             :   /* 237 */ 'f', '4', 0,
    6977             :   /* 240 */ 'w', '4', 0,
    6978             :   /* 243 */ 'f', '1', '5', 0,
    6979             :   /* 247 */ 'w', '1', '5', 0,
    6980             :   /* 251 */ 'f', '2', '5', 0,
    6981             :   /* 255 */ 'w', '2', '5', 0,
    6982             :   /* 259 */ 'f', 'c', 'c', '5', 0,
    6983             :   /* 264 */ 'f', '5', 0,
    6984             :   /* 267 */ 'w', '5', 0,
    6985             :   /* 270 */ 'f', '1', '6', 0,
    6986             :   /* 274 */ 'w', '1', '6', 0,
    6987             :   /* 278 */ 'f', '2', '6', 0,
    6988             :   /* 282 */ 'w', '2', '6', 0,
    6989             :   /* 286 */ 'f', 'c', 'c', '6', 0,
    6990             :   /* 291 */ 'f', '6', 0,
    6991             :   /* 294 */ 'w', '6', 0,
    6992             :   /* 297 */ 'f', '1', '7', 0,
    6993             :   /* 301 */ 'w', '1', '7', 0,
    6994             :   /* 305 */ 'f', '2', '7', 0,
    6995             :   /* 309 */ 'w', '2', '7', 0,
    6996             :   /* 313 */ 'f', 'c', 'c', '7', 0,
    6997             :   /* 318 */ 'f', '7', 0,
    6998             :   /* 321 */ 'w', '7', 0,
    6999             :   /* 324 */ 'f', '1', '8', 0,
    7000             :   /* 328 */ 'w', '1', '8', 0,
    7001             :   /* 332 */ 'f', '2', '8', 0,
    7002             :   /* 336 */ 'w', '2', '8', 0,
    7003             :   /* 340 */ 'f', '8', 0,
    7004             :   /* 343 */ 'w', '8', 0,
    7005             :   /* 346 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '1', '6', '_', '1', '9', 0,
    7006             :   /* 362 */ 'f', '1', '9', 0,
    7007             :   /* 366 */ 'w', '1', '9', 0,
    7008             :   /* 370 */ 'f', '2', '9', 0,
    7009             :   /* 374 */ 'w', '2', '9', 0,
    7010             :   /* 378 */ 'f', '9', 0,
    7011             :   /* 381 */ 'w', '9', 0,
    7012             :   /* 384 */ 'D', 'S', 'P', 'E', 'F', 'I', 0,
    7013             :   /* 391 */ 'r', 'a', 0,
    7014             :   /* 394 */ 'h', 'w', 'r', '_', 'c', 'c', 0,
    7015             :   /* 401 */ 'p', 'c', 0,
    7016             :   /* 404 */ 'D', 'S', 'P', 'C', 'C', 'o', 'n', 'd', 0,
    7017             :   /* 413 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', 0,
    7018             :   /* 424 */ 'h', 'i', 0,
    7019             :   /* 427 */ 'h', 'w', 'r', '_', 'c', 'p', 'u', 'n', 'u', 'm', 0,
    7020             :   /* 438 */ 'l', 'o', 0,
    7021             :   /* 441 */ 'z', 'e', 'r', 'o', 0,
    7022             :   /* 446 */ 'h', 'w', 'r', '_', 's', 'y', 'n', 'c', 'i', '_', 's', 't', 'e', 'p', 0,
    7023             :   /* 461 */ 'f', 'p', 0,
    7024             :   /* 464 */ 'g', 'p', 0,
    7025             :   /* 467 */ 's', 'p', 0,
    7026             :   /* 470 */ 'h', 'w', 'r', '_', 'c', 'c', 'r', 'e', 's', 0,
    7027             :   /* 480 */ 'D', 'S', 'P', 'P', 'o', 's', 0,
    7028             :   /* 487 */ 'D', 'S', 'P', 'S', 'C', 'o', 'u', 'n', 't', 0,
    7029             :   /* 497 */ 'D', 'S', 'P', 'C', 'a', 'r', 'r', 'y', 0,
    7030             :   };
    7031             : 
    7032             :   static const uint16_t RegAsmOffset[] = {
    7033             :     62, 404, 497, 384, 413, 480, 487, 461, 464, 122, 62, 2, 272, 218, 
    7034             :     245, 174, 299, 401, 391, 467, 441, 218, 245, 272, 299, 37, 97, 149, 
    7035             :     201, 62, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 
    7036             :     122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 122, 174, 218, 245, 
    7037             :     272, 299, 326, 360, 1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 
    7038             :     9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 1, 61, 
    7039             :     121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 225, 252, 
    7040             :     279, 306, 333, 371, 30, 90, 1, 61, 121, 173, 217, 244, 271, 298, 
    7041             :     325, 359, 9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 
    7042             :     46, 158, 237, 291, 340, 0, 120, 216, 270, 324, 8, 128, 224, 278, 
    7043             :     332, 29, 12, 72, 132, 184, 46, 106, 158, 210, 237, 264, 291, 318, 
    7044             :     340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 362, 8, 68, 
    7045             :     128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 41, 101, 153, 205, 
    7046             :     232, 259, 286, 313, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 
    7047             :     1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 
    7048             :     225, 252, 279, 306, 333, 371, 30, 90, 461, 46, 106, 158, 210, 237, 
    7049             :     264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 
    7050             :     362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 464, 
    7051             :     37, 97, 149, 201, 427, 446, 394, 470, 218, 245, 272, 299, 326, 360, 
    7052             :     1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 
    7053             :     225, 252, 279, 306, 333, 371, 30, 90, 279, 306, 37, 97, 149, 201, 
    7054             :     49, 109, 161, 54, 114, 166, 391, 271, 298, 325, 359, 9, 69, 129, 
    7055             :     181, 467, 326, 360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174, 
    7056             :     57, 117, 169, 213, 240, 267, 294, 321, 343, 381, 4, 64, 124, 176, 
    7057             :     220, 247, 274, 301, 328, 366, 25, 85, 145, 197, 228, 255, 282, 309, 
    7058             :     336, 374, 33, 93, 441, 218, 245, 272, 299, 37, 46, 106, 158, 210, 
    7059             :     237, 264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 
    7060             :     324, 362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 
    7061             :     346, 424, 279, 306, 438, 271, 298, 325, 359, 9, 69, 129, 181, 326, 
    7062             :     360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174, 
    7063             :   };
    7064             : 
    7065             :   assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
    7066             :           "Invalid alt name index for register!");
    7067      303677 :   return AsmStrs+RegAsmOffset[RegNo-1];
    7068             : }
    7069             : 
    7070             : #ifdef PRINT_ALIAS_INSTR
    7071             : #undef PRINT_ALIAS_INSTR
    7072             : 
    7073      200444 : bool MipsInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
    7074             :   const char *AsmString;
    7075      200444 :   switch (MI->getOpcode()) {
    7076             :   default: return false;
    7077          20 :   case Mips::ADDIUPC:
    7078          40 :     if (MI->getNumOperands() == 2 &&
    7079          60 :         MI->getOperand(0).isReg() &&
    7080          60 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) {
    7081             :       // (ADDIUPC GPR32Opnd:$rd, simm19_lsl2:$imm)
    7082             :       AsmString = "lapc $\x01, $\x02";
    7083             :       break;
    7084             :     }
    7085             :     return false;
    7086           5 :   case Mips::ADDIUPC_MMR6:
    7087          10 :     if (MI->getNumOperands() == 2 &&
    7088          15 :         MI->getOperand(0).isReg() &&
    7089          15 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) {
    7090             :       // (ADDIUPC_MMR6 GPR32Opnd:$rd, simm19_lsl2:$imm)
    7091             :       AsmString = "lapc $\x01, $\x02";
    7092             :       break;
    7093             :     }
    7094             :     return false;
    7095        3666 :   case Mips::ADDu:
    7096        7332 :     if (MI->getNumOperands() == 3 &&
    7097        7262 :         MI->getOperand(0).isReg() &&
    7098       14524 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    7099        7192 :         MI->getOperand(1).isReg() &&
    7100       17988 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7101        3534 :         MI->getOperand(2).getReg() == Mips::ZERO) {
    7102             :       // (ADDu GPR32Opnd:$dst, GPR32Opnd:$src, ZERO)
    7103             :       AsmString = "move $\x01, $\x02";
    7104             :       break;
    7105             :     }
    7106             :     return false;
    7107         168 :   case Mips::BC1F:
    7108         336 :     if (MI->getNumOperands() == 2 &&
    7109         168 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7110             :       // (BC1F FCC0, brtarget:$offset)
    7111             :       AsmString = "bc1f $\x02";
    7112             :       break;
    7113             :     }
    7114             :     return false;
    7115          66 :   case Mips::BC1FL:
    7116         132 :     if (MI->getNumOperands() == 2 &&
    7117          66 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7118             :       // (BC1FL FCC0, brtarget:$offset)
    7119             :       AsmString = "bc1fl $\x02";
    7120             :       break;
    7121             :     }
    7122             :     return false;
    7123           5 :   case Mips::BC1F_MM:
    7124          10 :     if (MI->getNumOperands() == 2 &&
    7125           5 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7126             :       // (BC1F_MM FCC0, brtarget:$offset)
    7127             :       AsmString = "bc1f $\x02";
    7128             :       break;
    7129             :     }
    7130             :     return false;
    7131         161 :   case Mips::BC1T:
    7132         322 :     if (MI->getNumOperands() == 2 &&
    7133         161 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7134             :       // (BC1T FCC0, brtarget:$offset)
    7135             :       AsmString = "bc1t $\x02";
    7136             :       break;
    7137             :     }
    7138             :     return false;
    7139          66 :   case Mips::BC1TL:
    7140         132 :     if (MI->getNumOperands() == 2 &&
    7141          66 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7142             :       // (BC1TL FCC0, brtarget:$offset)
    7143             :       AsmString = "bc1tl $\x02";
    7144             :       break;
    7145             :     }
    7146             :     return false;
    7147           5 :   case Mips::BC1T_MM:
    7148          10 :     if (MI->getNumOperands() == 2 &&
    7149           5 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7150             :       // (BC1T_MM FCC0, brtarget:$offset)
    7151             :       AsmString = "bc1t $\x02";
    7152             :       break;
    7153             :     }
    7154             :     return false;
    7155         147 :   case Mips::BREAK:
    7156         294 :     if (MI->getNumOperands() == 2 &&
    7157         294 :         MI->getOperand(0).isImm() &&
    7158         179 :         MI->getOperand(0).getImm() == 0 &&
    7159         211 :         MI->getOperand(1).isImm() &&
    7160          32 :         MI->getOperand(1).getImm() == 0) {
    7161             :       // (BREAK 0, 0)
    7162             :       AsmString = "break";
    7163             :       break;
    7164             :     }
    7165         256 :     if (MI->getNumOperands() == 2 &&
    7166         384 :         MI->getOperand(1).isImm() &&
    7167         128 :         MI->getOperand(1).getImm() == 0) {
    7168             :       // (BREAK uimm10:$imm, 0)
    7169             :       AsmString = "break $\xFF\x01\x01";
    7170             :       break;
    7171             :     }
    7172             :     return false;
    7173          19 :   case Mips::C_EQ_D32:
    7174          38 :     if (MI->getNumOperands() == 3 &&
    7175          34 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7176          30 :         MI->getOperand(1).isReg() &&
    7177          60 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7178          49 :         MI->getOperand(2).isReg() &&
    7179          45 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7180             :       // (C_EQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7181             :       AsmString = "c.eq.d $\x02, $\x03";
    7182             :       break;
    7183             :     }
    7184             :     return false;
    7185           1 :   case Mips::C_EQ_D32_MM:
    7186           2 :     if (MI->getNumOperands() == 3 &&
    7187           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7188           0 :         MI->getOperand(1).isReg() &&
    7189           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7190           1 :         MI->getOperand(2).isReg() &&
    7191           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7192             :       // (C_EQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7193             :       AsmString = "c.eq.d $\x02, $\x03";
    7194             :       break;
    7195             :     }
    7196             :     return false;
    7197          20 :   case Mips::C_EQ_D64:
    7198          40 :     if (MI->getNumOperands() == 3 &&
    7199          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7200          22 :         MI->getOperand(1).isReg() &&
    7201          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7202          42 :         MI->getOperand(2).isReg() &&
    7203          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7204             :       // (C_EQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7205             :       AsmString = "c.eq.d $\x02, $\x03";
    7206             :       break;
    7207             :     }
    7208             :     return false;
    7209           0 :   case Mips::C_EQ_D64_MM:
    7210           0 :     if (MI->getNumOperands() == 3 &&
    7211           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7212           0 :         MI->getOperand(1).isReg() &&
    7213           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7214           0 :         MI->getOperand(2).isReg() &&
    7215           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7216             :       // (C_EQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7217             :       AsmString = "c.eq.d $\x02, $\x03";
    7218             :       break;
    7219             :     }
    7220             :     return false;
    7221          44 :   case Mips::C_EQ_S:
    7222          88 :     if (MI->getNumOperands() == 3 &&
    7223          70 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7224          52 :         MI->getOperand(1).isReg() &&
    7225         104 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7226          96 :         MI->getOperand(2).isReg() &&
    7227          78 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7228             :       // (C_EQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7229             :       AsmString = "c.eq.s $\x02, $\x03";
    7230             :       break;
    7231             :     }
    7232             :     return false;
    7233           1 :   case Mips::C_EQ_S_MM:
    7234           2 :     if (MI->getNumOperands() == 3 &&
    7235           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7236           0 :         MI->getOperand(1).isReg() &&
    7237           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7238           1 :         MI->getOperand(2).isReg() &&
    7239           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7240             :       // (C_EQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7241             :       AsmString = "c.eq.s $\x02, $\x03";
    7242             :       break;
    7243             :     }
    7244             :     return false;
    7245          15 :   case Mips::C_F_D32:
    7246          30 :     if (MI->getNumOperands() == 3 &&
    7247          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7248          22 :         MI->getOperand(1).isReg() &&
    7249          44 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7250          37 :         MI->getOperand(2).isReg() &&
    7251          33 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7252             :       // (C_F_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7253             :       AsmString = "c.f.d $\x02, $\x03";
    7254             :       break;
    7255             :     }
    7256             :     return false;
    7257           1 :   case Mips::C_F_D32_MM:
    7258           2 :     if (MI->getNumOperands() == 3 &&
    7259           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7260           0 :         MI->getOperand(1).isReg() &&
    7261           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7262           1 :         MI->getOperand(2).isReg() &&
    7263           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7264             :       // (C_F_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7265             :       AsmString = "c.f.d $\x02, $\x03";
    7266             :       break;
    7267             :     }
    7268             :     return false;
    7269          20 :   case Mips::C_F_D64:
    7270          40 :     if (MI->getNumOperands() == 3 &&
    7271          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7272          22 :         MI->getOperand(1).isReg() &&
    7273          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7274          42 :         MI->getOperand(2).isReg() &&
    7275          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7276             :       // (C_F_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7277             :       AsmString = "c.f.d $\x02, $\x03";
    7278             :       break;
    7279             :     }
    7280             :     return false;
    7281           0 :   case Mips::C_F_D64_MM:
    7282           0 :     if (MI->getNumOperands() == 3 &&
    7283           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7284           0 :         MI->getOperand(1).isReg() &&
    7285           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7286           0 :         MI->getOperand(2).isReg() &&
    7287           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7288             :       // (C_F_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7289             :       AsmString = "c.f.d $\x02, $\x03";
    7290             :       break;
    7291             :     }
    7292             :     return false;
    7293          40 :   case Mips::C_F_S:
    7294          80 :     if (MI->getNumOperands() == 3 &&
    7295          62 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7296          44 :         MI->getOperand(1).isReg() &&
    7297          88 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7298          84 :         MI->getOperand(2).isReg() &&
    7299          66 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7300             :       // (C_F_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7301             :       AsmString = "c.f.s $\x02, $\x03";
    7302             :       break;
    7303             :     }
    7304             :     return false;
    7305           1 :   case Mips::C_F_S_MM:
    7306           2 :     if (MI->getNumOperands() == 3 &&
    7307           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7308           0 :         MI->getOperand(1).isReg() &&
    7309           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7310           1 :         MI->getOperand(2).isReg() &&
    7311           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7312             :       // (C_F_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7313             :       AsmString = "c.f.s $\x02, $\x03";
    7314             :       break;
    7315             :     }
    7316             :     return false;
    7317          15 :   case Mips::C_LE_D32:
    7318          30 :     if (MI->getNumOperands() == 3 &&
    7319          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7320          22 :         MI->getOperand(1).isReg() &&
    7321          44 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7322          37 :         MI->getOperand(2).isReg() &&
    7323          33 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7324             :       // (C_LE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7325             :       AsmString = "c.le.d $\x02, $\x03";
    7326             :       break;
    7327             :     }
    7328             :     return false;
    7329           1 :   case Mips::C_LE_D32_MM:
    7330           2 :     if (MI->getNumOperands() == 3 &&
    7331           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7332           0 :         MI->getOperand(1).isReg() &&
    7333           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7334           1 :         MI->getOperand(2).isReg() &&
    7335           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7336             :       // (C_LE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7337             :       AsmString = "c.le.d $\x02, $\x03";
    7338             :       break;
    7339             :     }
    7340             :     return false;
    7341          20 :   case Mips::C_LE_D64:
    7342          40 :     if (MI->getNumOperands() == 3 &&
    7343          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7344          22 :         MI->getOperand(1).isReg() &&
    7345          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7346          42 :         MI->getOperand(2).isReg() &&
    7347          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7348             :       // (C_LE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7349             :       AsmString = "c.le.d $\x02, $\x03";
    7350             :       break;
    7351             :     }
    7352             :     return false;
    7353           0 :   case Mips::C_LE_D64_MM:
    7354           0 :     if (MI->getNumOperands() == 3 &&
    7355           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7356           0 :         MI->getOperand(1).isReg() &&
    7357           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7358           0 :         MI->getOperand(2).isReg() &&
    7359           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7360             :       // (C_LE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7361             :       AsmString = "c.le.d $\x02, $\x03";
    7362             :       break;
    7363             :     }
    7364             :     return false;
    7365          40 :   case Mips::C_LE_S:
    7366          80 :     if (MI->getNumOperands() == 3 &&
    7367          62 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7368          44 :         MI->getOperand(1).isReg() &&
    7369          88 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7370          84 :         MI->getOperand(2).isReg() &&
    7371          66 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7372             :       // (C_LE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7373             :       AsmString = "c.le.s $\x02, $\x03";
    7374             :       break;
    7375             :     }
    7376             :     return false;
    7377           1 :   case Mips::C_LE_S_MM:
    7378           2 :     if (MI->getNumOperands() == 3 &&
    7379           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7380           0 :         MI->getOperand(1).isReg() &&
    7381           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7382           1 :         MI->getOperand(2).isReg() &&
    7383           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7384             :       // (C_LE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7385             :       AsmString = "c.le.s $\x02, $\x03";
    7386             :       break;
    7387             :     }
    7388             :     return false;
    7389          15 :   case Mips::C_LT_D32:
    7390          30 :     if (MI->getNumOperands() == 3 &&
    7391          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7392          22 :         MI->getOperand(1).isReg() &&
    7393          44 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7394          37 :         MI->getOperand(2).isReg() &&
    7395          33 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7396             :       // (C_LT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7397             :       AsmString = "c.lt.d $\x02, $\x03";
    7398             :       break;
    7399             :     }
    7400             :     return false;
    7401           1 :   case Mips::C_LT_D32_MM:
    7402           2 :     if (MI->getNumOperands() == 3 &&
    7403           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7404           0 :         MI->getOperand(1).isReg() &&
    7405           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7406           1 :         MI->getOperand(2).isReg() &&
    7407           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7408             :       // (C_LT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7409             :       AsmString = "c.lt.d $\x02, $\x03";
    7410             :       break;
    7411             :     }
    7412             :     return false;
    7413          20 :   case Mips::C_LT_D64:
    7414          40 :     if (MI->getNumOperands() == 3 &&
    7415          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7416          22 :         MI->getOperand(1).isReg() &&
    7417          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7418          42 :         MI->getOperand(2).isReg() &&
    7419          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7420             :       // (C_LT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7421             :       AsmString = "c.lt.d $\x02, $\x03";
    7422             :       break;
    7423             :     }
    7424             :     return false;
    7425           0 :   case Mips::C_LT_D64_MM:
    7426           0 :     if (MI->getNumOperands() == 3 &&
    7427           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7428           0 :         MI->getOperand(1).isReg() &&
    7429           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7430           0 :         MI->getOperand(2).isReg() &&
    7431           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7432             :       // (C_LT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7433             :       AsmString = "c.lt.d $\x02, $\x03";
    7434             :       break;
    7435             :     }
    7436             :     return false;
    7437          40 :   case Mips::C_LT_S:
    7438          80 :     if (MI->getNumOperands() == 3 &&
    7439          62 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7440          44 :         MI->getOperand(1).isReg() &&
    7441          88 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7442          84 :         MI->getOperand(2).isReg() &&
    7443          66 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7444             :       // (C_LT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7445             :       AsmString = "c.lt.s $\x02, $\x03";
    7446             :       break;
    7447             :     }
    7448             :     return false;
    7449           1 :   case Mips::C_LT_S_MM:
    7450           2 :     if (MI->getNumOperands() == 3 &&
    7451           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7452           0 :         MI->getOperand(1).isReg() &&
    7453           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7454           1 :         MI->getOperand(2).isReg() &&
    7455           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7456             :       // (C_LT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7457             :       AsmString = "c.lt.s $\x02, $\x03";
    7458             :       break;
    7459             :     }
    7460             :     return false;
    7461          15 :   case Mips::C_NGE_D32:
    7462          30 :     if (MI->getNumOperands() == 3 &&
    7463          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7464          22 :         MI->getOperand(1).isReg() &&
    7465          44 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7466          37 :         MI->getOperand(2).isReg() &&
    7467          33 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7468             :       // (C_NGE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7469             :       AsmString = "c.nge.d $\x02, $\x03";
    7470             :       break;
    7471             :     }
    7472             :     return false;
    7473           1 :   case Mips::C_NGE_D32_MM:
    7474           2 :     if (MI->getNumOperands() == 3 &&
    7475           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7476           0 :         MI->getOperand(1).isReg() &&
    7477           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7478           1 :         MI->getOperand(2).isReg() &&
    7479           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7480             :       // (C_NGE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7481             :       AsmString = "c.nge.d $\x02, $\x03";
    7482             :       break;
    7483             :     }
    7484             :     return false;
    7485          20 :   case Mips::C_NGE_D64:
    7486          40 :     if (MI->getNumOperands() == 3 &&
    7487          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7488          22 :         MI->getOperand(1).isReg() &&
    7489          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7490          42 :         MI->getOperand(2).isReg() &&
    7491          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7492             :       // (C_NGE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7493             :       AsmString = "c.nge.d $\x02, $\x03";
    7494             :       break;
    7495             :     }
    7496             :     return false;
    7497           0 :   case Mips::C_NGE_D64_MM:
    7498           0 :     if (MI->getNumOperands() == 3 &&
    7499           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7500           0 :         MI->getOperand(1).isReg() &&
    7501           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7502           0 :         MI->getOperand(2).isReg() &&
    7503           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7504             :       // (C_NGE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7505             :       AsmString = "c.nge.d $\x02, $\x03";
    7506             :       break;
    7507             :     }
    7508             :     return false;
    7509          40 :   case Mips::C_NGE_S:
    7510          80 :     if (MI->getNumOperands() == 3 &&
    7511          62 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7512          44 :         MI->getOperand(1).isReg() &&
    7513          88 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7514          84 :         MI->getOperand(2).isReg() &&
    7515          66 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7516             :       // (C_NGE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7517             :       AsmString = "c.nge.s $\x02, $\x03";
    7518             :       break;
    7519             :     }
    7520             :     return false;
    7521           1 :   case Mips::C_NGE_S_MM:
    7522           2 :     if (MI->getNumOperands() == 3 &&
    7523           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7524           0 :         MI->getOperand(1).isReg() &&
    7525           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7526           1 :         MI->getOperand(2).isReg() &&
    7527           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7528             :       // (C_NGE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7529             :       AsmString = "c.nge.s $\x02, $\x03";
    7530             :       break;
    7531             :     }
    7532             :     return false;
    7533          26 :   case Mips::C_NGLE_D32:
    7534          52 :     if (MI->getNumOperands() == 3 &&
    7535          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7536          52 :         MI->getOperand(1).isReg() &&
    7537         104 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7538          78 :         MI->getOperand(2).isReg() &&
    7539          78 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7540             :       // (C_NGLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7541             :       AsmString = "c.ngle.d $\x02, $\x03";
    7542             :       break;
    7543             :     }
    7544             :     return false;
    7545           1 :   case Mips::C_NGLE_D32_MM:
    7546           2 :     if (MI->getNumOperands() == 3 &&
    7547           2 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7548           2 :         MI->getOperand(1).isReg() &&
    7549           4 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7550           3 :         MI->getOperand(2).isReg() &&
    7551           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7552             :       // (C_NGLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7553             :       AsmString = "c.ngle.d $\x02, $\x03";
    7554             :       break;
    7555             :     }
    7556             :     return false;
    7557          27 :   case Mips::C_NGLE_D64:
    7558          54 :     if (MI->getNumOperands() == 3 &&
    7559          54 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7560          54 :         MI->getOperand(1).isReg() &&
    7561         108 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7562          81 :         MI->getOperand(2).isReg() &&
    7563          81 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7564             :       // (C_NGLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7565             :       AsmString = "c.ngle.d $\x02, $\x03";
    7566             :       break;
    7567             :     }
    7568             :     return false;
    7569           0 :   case Mips::C_NGLE_D64_MM:
    7570           0 :     if (MI->getNumOperands() == 3 &&
    7571           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7572           0 :         MI->getOperand(1).isReg() &&
    7573           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7574           0 :         MI->getOperand(2).isReg() &&
    7575           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7576             :       // (C_NGLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7577             :       AsmString = "c.ngle.d $\x02, $\x03";
    7578             :       break;
    7579             :     }
    7580             :     return false;
    7581          40 :   case Mips::C_NGLE_S:
    7582          80 :     if (MI->getNumOperands() == 3 &&
    7583          62 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7584          44 :         MI->getOperand(1).isReg() &&
    7585          88 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7586          84 :         MI->getOperand(2).isReg() &&
    7587          66 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7588             :       // (C_NGLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7589             :       AsmString = "c.ngle.s $\x02, $\x03";
    7590             :       break;
    7591             :     }
    7592             :     return false;
    7593           1 :   case Mips::C_NGLE_S_MM:
    7594           2 :     if (MI->getNumOperands() == 3 &&
    7595           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7596           0 :         MI->getOperand(1).isReg() &&
    7597           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7598           1 :         MI->getOperand(2).isReg() &&
    7599           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7600             :       // (C_NGLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7601             :       AsmString = "c.ngle.s $\x02, $\x03";
    7602             :       break;
    7603             :     }
    7604             :     return false;
    7605          26 :   case Mips::C_NGL_D32:
    7606          52 :     if (MI->getNumOperands() == 3 &&
    7607          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7608          52 :         MI->getOperand(1).isReg() &&
    7609         104 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7610          78 :         MI->getOperand(2).isReg() &&
    7611          78 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7612             :       // (C_NGL_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7613             :       AsmString = "c.ngl.d $\x02, $\x03";
    7614             :       break;
    7615             :     }
    7616             :     return false;
    7617           1 :   case Mips::C_NGL_D32_MM:
    7618           2 :     if (MI->getNumOperands() == 3 &&
    7619           2 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7620           2 :         MI->getOperand(1).isReg() &&
    7621           4 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7622           3 :         MI->getOperand(2).isReg() &&
    7623           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7624             :       // (C_NGL_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7625             :       AsmString = "c.ngl.d $\x02, $\x03";
    7626             :       break;
    7627             :     }
    7628             :     return false;
    7629          27 :   case Mips::C_NGL_D64:
    7630          54 :     if (MI->getNumOperands() == 3 &&
    7631          54 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7632          54 :         MI->getOperand(1).isReg() &&
    7633         108 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7634          81 :         MI->getOperand(2).isReg() &&
    7635          81 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7636             :       // (C_NGL_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7637             :       AsmString = "c.ngl.d $\x02, $\x03";
    7638             :       break;
    7639             :     }
    7640             :     return false;
    7641           0 :   case Mips::C_NGL_D64_MM:
    7642           0 :     if (MI->getNumOperands() == 3 &&
    7643           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7644           0 :         MI->getOperand(1).isReg() &&
    7645           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7646           0 :         MI->getOperand(2).isReg() &&
    7647           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7648             :       // (C_NGL_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7649             :       AsmString = "c.ngl.d $\x02, $\x03";
    7650             :       break;
    7651             :     }
    7652             :     return false;
    7653          40 :   case Mips::C_NGL_S:
    7654          80 :     if (MI->getNumOperands() == 3 &&
    7655          62 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7656          44 :         MI->getOperand(1).isReg() &&
    7657          88 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7658          84 :         MI->getOperand(2).isReg() &&
    7659          66 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7660             :       // (C_NGL_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7661             :       AsmString = "c.ngl.s $\x02, $\x03";
    7662             :       break;
    7663             :     }
    7664             :     return false;
    7665           1 :   case Mips::C_NGL_S_MM:
    7666           2 :     if (MI->getNumOperands() == 3 &&
    7667           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7668           0 :         MI->getOperand(1).isReg() &&
    7669           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7670           1 :         MI->getOperand(2).isReg() &&
    7671           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7672             :       // (C_NGL_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7673             :       AsmString = "c.ngl.s $\x02, $\x03";
    7674             :       break;
    7675             :     }
    7676             :     return false;
    7677          15 :   case Mips::C_NGT_D32:
    7678          30 :     if (MI->getNumOperands() == 3 &&
    7679          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7680          22 :         MI->getOperand(1).isReg() &&
    7681          44 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7682          37 :         MI->getOperand(2).isReg() &&
    7683          33 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7684             :       // (C_NGT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7685             :       AsmString = "c.ngt.d $\x02, $\x03";
    7686             :       break;
    7687             :     }
    7688             :     return false;
    7689           1 :   case Mips::C_NGT_D32_MM:
    7690           2 :     if (MI->getNumOperands() == 3 &&
    7691           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7692           0 :         MI->getOperand(1).isReg() &&
    7693           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7694           1 :         MI->getOperand(2).isReg() &&
    7695           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7696             :       // (C_NGT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7697             :       AsmString = "c.ngt.d $\x02, $\x03";
    7698             :       break;
    7699             :     }
    7700             :     return false;
    7701          20 :   case Mips::C_NGT_D64:
    7702          40 :     if (MI->getNumOperands() == 3 &&
    7703          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7704          22 :         MI->getOperand(1).isReg() &&
    7705          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7706          42 :         MI->getOperand(2).isReg() &&
    7707          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7708             :       // (C_NGT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7709             :       AsmString = "c.ngt.d $\x02, $\x03";
    7710             :       break;
    7711             :     }
    7712             :     return false;
    7713           0 :   case Mips::C_NGT_D64_MM:
    7714           0 :     if (MI->getNumOperands() == 3 &&
    7715           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7716           0 :         MI->getOperand(1).isReg() &&
    7717           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7718           0 :         MI->getOperand(2).isReg() &&
    7719           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7720             :       // (C_NGT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7721             :       AsmString = "c.ngt.d $\x02, $\x03";
    7722             :       break;
    7723             :     }
    7724             :     return false;
    7725          40 :   case Mips::C_NGT_S:
    7726          80 :     if (MI->getNumOperands() == 3 &&
    7727          62 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7728          44 :         MI->getOperand(1).isReg() &&
    7729          88 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7730          84 :         MI->getOperand(2).isReg() &&
    7731          66 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7732             :       // (C_NGT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7733             :       AsmString = "c.ngt.s $\x02, $\x03";
    7734             :       break;
    7735             :     }
    7736             :     return false;
    7737           1 :   case Mips::C_NGT_S_MM:
    7738           2 :     if (MI->getNumOperands() == 3 &&
    7739           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7740           0 :         MI->getOperand(1).isReg() &&
    7741           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7742           1 :         MI->getOperand(2).isReg() &&
    7743           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7744             :       // (C_NGT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7745             :       AsmString = "c.ngt.s $\x02, $\x03";
    7746             :       break;
    7747             :     }
    7748             :     return false;
    7749          17 :   case Mips::C_OLE_D32:
    7750          34 :     if (MI->getNumOperands() == 3 &&
    7751          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7752          26 :         MI->getOperand(1).isReg() &&
    7753          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7754          43 :         MI->getOperand(2).isReg() &&
    7755          39 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7756             :       // (C_OLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7757             :       AsmString = "c.ole.d $\x02, $\x03";
    7758             :       break;
    7759             :     }
    7760             :     return false;
    7761           1 :   case Mips::C_OLE_D32_MM:
    7762           2 :     if (MI->getNumOperands() == 3 &&
    7763           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7764           0 :         MI->getOperand(1).isReg() &&
    7765           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7766           1 :         MI->getOperand(2).isReg() &&
    7767           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7768             :       // (C_OLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7769             :       AsmString = "c.ole.d $\x02, $\x03";
    7770             :       break;
    7771             :     }
    7772             :     return false;
    7773          20 :   case Mips::C_OLE_D64:
    7774          40 :     if (MI->getNumOperands() == 3 &&
    7775          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7776          22 :         MI->getOperand(1).isReg() &&
    7777          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7778          42 :         MI->getOperand(2).isReg() &&
    7779          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7780             :       // (C_OLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7781             :       AsmString = "c.ole.d $\x02, $\x03";
    7782             :       break;
    7783             :     }
    7784             :     return false;
    7785           0 :   case Mips::C_OLE_D64_MM:
    7786           0 :     if (MI->getNumOperands() == 3 &&
    7787           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7788           0 :         MI->getOperand(1).isReg() &&
    7789           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7790           0 :         MI->getOperand(2).isReg() &&
    7791           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7792             :       // (C_OLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7793             :       AsmString = "c.ole.d $\x02, $\x03";
    7794             :       break;
    7795             :     }
    7796             :     return false;
    7797          42 :   case Mips::C_OLE_S:
    7798          84 :     if (MI->getNumOperands() == 3 &&
    7799          66 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7800          48 :         MI->getOperand(1).isReg() &&
    7801          96 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7802          90 :         MI->getOperand(2).isReg() &&
    7803          72 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7804             :       // (C_OLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7805             :       AsmString = "c.ole.s $\x02, $\x03";
    7806             :       break;
    7807             :     }
    7808             :     return false;
    7809           1 :   case Mips::C_OLE_S_MM:
    7810           2 :     if (MI->getNumOperands() == 3 &&
    7811           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7812           0 :         MI->getOperand(1).isReg() &&
    7813           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7814           1 :         MI->getOperand(2).isReg() &&
    7815           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7816             :       // (C_OLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7817             :       AsmString = "c.ole.s $\x02, $\x03";
    7818             :       break;
    7819             :     }
    7820             :     return false;
    7821          17 :   case Mips::C_OLT_D32:
    7822          34 :     if (MI->getNumOperands() == 3 &&
    7823          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7824          26 :         MI->getOperand(1).isReg() &&
    7825          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7826          43 :         MI->getOperand(2).isReg() &&
    7827          39 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7828             :       // (C_OLT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7829             :       AsmString = "c.olt.d $\x02, $\x03";
    7830             :       break;
    7831             :     }
    7832             :     return false;
    7833           1 :   case Mips::C_OLT_D32_MM:
    7834           2 :     if (MI->getNumOperands() == 3 &&
    7835           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7836           0 :         MI->getOperand(1).isReg() &&
    7837           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7838           1 :         MI->getOperand(2).isReg() &&
    7839           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7840             :       // (C_OLT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7841             :       AsmString = "c.olt.d $\x02, $\x03";
    7842             :       break;
    7843             :     }
    7844             :     return false;
    7845          20 :   case Mips::C_OLT_D64:
    7846          40 :     if (MI->getNumOperands() == 3 &&
    7847          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7848          22 :         MI->getOperand(1).isReg() &&
    7849          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7850          42 :         MI->getOperand(2).isReg() &&
    7851          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7852             :       // (C_OLT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7853             :       AsmString = "c.olt.d $\x02, $\x03";
    7854             :       break;
    7855             :     }
    7856             :     return false;
    7857           0 :   case Mips::C_OLT_D64_MM:
    7858           0 :     if (MI->getNumOperands() == 3 &&
    7859           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7860           0 :         MI->getOperand(1).isReg() &&
    7861           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7862           0 :         MI->getOperand(2).isReg() &&
    7863           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7864             :       // (C_OLT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7865             :       AsmString = "c.olt.d $\x02, $\x03";
    7866             :       break;
    7867             :     }
    7868             :     return false;
    7869          42 :   case Mips::C_OLT_S:
    7870          84 :     if (MI->getNumOperands() == 3 &&
    7871          66 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7872          48 :         MI->getOperand(1).isReg() &&
    7873          96 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7874          90 :         MI->getOperand(2).isReg() &&
    7875          72 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7876             :       // (C_OLT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7877             :       AsmString = "c.olt.s $\x02, $\x03";
    7878             :       break;
    7879             :     }
    7880             :     return false;
    7881           1 :   case Mips::C_OLT_S_MM:
    7882           2 :     if (MI->getNumOperands() == 3 &&
    7883           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7884           0 :         MI->getOperand(1).isReg() &&
    7885           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7886           1 :         MI->getOperand(2).isReg() &&
    7887           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7888             :       // (C_OLT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7889             :       AsmString = "c.olt.s $\x02, $\x03";
    7890             :       break;
    7891             :     }
    7892             :     return false;
    7893          15 :   case Mips::C_SEQ_D32:
    7894          30 :     if (MI->getNumOperands() == 3 &&
    7895          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7896          22 :         MI->getOperand(1).isReg() &&
    7897          44 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7898          37 :         MI->getOperand(2).isReg() &&
    7899          33 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7900             :       // (C_SEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7901             :       AsmString = "c.seq.d $\x02, $\x03";
    7902             :       break;
    7903             :     }
    7904             :     return false;
    7905           1 :   case Mips::C_SEQ_D32_MM:
    7906           2 :     if (MI->getNumOperands() == 3 &&
    7907           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7908           0 :         MI->getOperand(1).isReg() &&
    7909           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7910           1 :         MI->getOperand(2).isReg() &&
    7911           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7912             :       // (C_SEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7913             :       AsmString = "c.seq.d $\x02, $\x03";
    7914             :       break;
    7915             :     }
    7916             :     return false;
    7917          20 :   case Mips::C_SEQ_D64:
    7918          40 :     if (MI->getNumOperands() == 3 &&
    7919          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7920          22 :         MI->getOperand(1).isReg() &&
    7921          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7922          42 :         MI->getOperand(2).isReg() &&
    7923          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7924             :       // (C_SEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7925             :       AsmString = "c.seq.d $\x02, $\x03";
    7926             :       break;
    7927             :     }
    7928             :     return false;
    7929           0 :   case Mips::C_SEQ_D64_MM:
    7930           0 :     if (MI->getNumOperands() == 3 &&
    7931           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7932           0 :         MI->getOperand(1).isReg() &&
    7933           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7934           0 :         MI->getOperand(2).isReg() &&
    7935           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7936             :       // (C_SEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7937             :       AsmString = "c.seq.d $\x02, $\x03";
    7938             :       break;
    7939             :     }
    7940             :     return false;
    7941          40 :   case Mips::C_SEQ_S:
    7942          80 :     if (MI->getNumOperands() == 3 &&
    7943          62 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7944          44 :         MI->getOperand(1).isReg() &&
    7945          88 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7946          84 :         MI->getOperand(2).isReg() &&
    7947          66 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7948             :       // (C_SEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7949             :       AsmString = "c.seq.s $\x02, $\x03";
    7950             :       break;
    7951             :     }
    7952             :     return false;
    7953           1 :   case Mips::C_SEQ_S_MM:
    7954           2 :     if (MI->getNumOperands() == 3 &&
    7955           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7956           0 :         MI->getOperand(1).isReg() &&
    7957           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7958           1 :         MI->getOperand(2).isReg() &&
    7959           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7960             :       // (C_SEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7961             :       AsmString = "c.seq.s $\x02, $\x03";
    7962             :       break;
    7963             :     }
    7964             :     return false;
    7965          26 :   case Mips::C_SF_D32:
    7966          52 :     if (MI->getNumOperands() == 3 &&
    7967          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7968          52 :         MI->getOperand(1).isReg() &&
    7969         104 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7970          78 :         MI->getOperand(2).isReg() &&
    7971          78 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7972             :       // (C_SF_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7973             :       AsmString = "c.sf.d $\x02, $\x03";
    7974             :       break;
    7975             :     }
    7976             :     return false;
    7977           1 :   case Mips::C_SF_D32_MM:
    7978           2 :     if (MI->getNumOperands() == 3 &&
    7979           2 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7980           2 :         MI->getOperand(1).isReg() &&
    7981           4 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7982           3 :         MI->getOperand(2).isReg() &&
    7983           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7984             :       // (C_SF_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7985             :       AsmString = "c.sf.d $\x02, $\x03";
    7986             :       break;
    7987             :     }
    7988             :     return false;
    7989          27 :   case Mips::C_SF_D64:
    7990          54 :     if (MI->getNumOperands() == 3 &&
    7991          54 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7992          54 :         MI->getOperand(1).isReg() &&
    7993         108 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7994          81 :         MI->getOperand(2).isReg() &&
    7995          81 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7996             :       // (C_SF_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7997             :       AsmString = "c.sf.d $\x02, $\x03";
    7998             :       break;
    7999             :     }
    8000             :     return false;
    8001           0 :   case Mips::C_SF_D64_MM:
    8002           0 :     if (MI->getNumOperands() == 3 &&
    8003           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8004           0 :         MI->getOperand(1).isReg() &&
    8005           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8006           0 :         MI->getOperand(2).isReg() &&
    8007           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8008             :       // (C_SF_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8009             :       AsmString = "c.sf.d $\x02, $\x03";
    8010             :       break;
    8011             :     }
    8012             :     return false;
    8013          53 :   case Mips::C_SF_S:
    8014         106 :     if (MI->getNumOperands() == 3 &&
    8015         106 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8016         106 :         MI->getOperand(1).isReg() &&
    8017         212 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8018         159 :         MI->getOperand(2).isReg() &&
    8019         159 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8020             :       // (C_SF_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8021             :       AsmString = "c.sf.s $\x02, $\x03";
    8022             :       break;
    8023             :     }
    8024             :     return false;
    8025           1 :   case Mips::C_SF_S_MM:
    8026           2 :     if (MI->getNumOperands() == 3 &&
    8027           2 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8028           2 :         MI->getOperand(1).isReg() &&
    8029           4 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8030           3 :         MI->getOperand(2).isReg() &&
    8031           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8032             :       // (C_SF_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8033             :       AsmString = "c.sf.s $\x02, $\x03";
    8034             :       break;
    8035             :     }
    8036             :     return false;
    8037          15 :   case Mips::C_UEQ_D32:
    8038          30 :     if (MI->getNumOperands() == 3 &&
    8039          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8040          22 :         MI->getOperand(1).isReg() &&
    8041          44 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8042          37 :         MI->getOperand(2).isReg() &&
    8043          33 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8044             :       // (C_UEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8045             :       AsmString = "c.ueq.d $\x02, $\x03";
    8046             :       break;
    8047             :     }
    8048             :     return false;
    8049           1 :   case Mips::C_UEQ_D32_MM:
    8050           2 :     if (MI->getNumOperands() == 3 &&
    8051           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8052           0 :         MI->getOperand(1).isReg() &&
    8053           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8054           1 :         MI->getOperand(2).isReg() &&
    8055           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8056             :       // (C_UEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8057             :       AsmString = "c.ueq.d $\x02, $\x03";
    8058             :       break;
    8059             :     }
    8060             :     return false;
    8061          20 :   case Mips::C_UEQ_D64:
    8062          40 :     if (MI->getNumOperands() == 3 &&
    8063          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8064          22 :         MI->getOperand(1).isReg() &&
    8065          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8066          42 :         MI->getOperand(2).isReg() &&
    8067          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8068             :       // (C_UEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8069             :       AsmString = "c.ueq.d $\x02, $\x03";
    8070             :       break;
    8071             :     }
    8072             :     return false;
    8073           0 :   case Mips::C_UEQ_D64_MM:
    8074           0 :     if (MI->getNumOperands() == 3 &&
    8075           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8076           0 :         MI->getOperand(1).isReg() &&
    8077           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8078           0 :         MI->getOperand(2).isReg() &&
    8079           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8080             :       // (C_UEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8081             :       AsmString = "c.ueq.d $\x02, $\x03";
    8082             :       break;
    8083             :     }
    8084             :     return false;
    8085          40 :   case Mips::C_UEQ_S:
    8086          80 :     if (MI->getNumOperands() == 3 &&
    8087          62 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8088          44 :         MI->getOperand(1).isReg() &&
    8089          88 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8090          84 :         MI->getOperand(2).isReg() &&
    8091          66 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8092             :       // (C_UEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8093             :       AsmString = "c.ueq.s $\x02, $\x03";
    8094             :       break;
    8095             :     }
    8096             :     return false;
    8097           1 :   case Mips::C_UEQ_S_MM:
    8098           2 :     if (MI->getNumOperands() == 3 &&
    8099           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8100           0 :         MI->getOperand(1).isReg() &&
    8101           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8102           1 :         MI->getOperand(2).isReg() &&
    8103           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8104             :       // (C_UEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8105             :       AsmString = "c.ueq.s $\x02, $\x03";
    8106             :       break;
    8107             :     }
    8108             :     return false;
    8109          17 :   case Mips::C_ULE_D32:
    8110          34 :     if (MI->getNumOperands() == 3 &&
    8111          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8112          26 :         MI->getOperand(1).isReg() &&
    8113          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8114          43 :         MI->getOperand(2).isReg() &&
    8115          39 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8116             :       // (C_ULE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8117             :       AsmString = "c.ule.d $\x02, $\x03";
    8118             :       break;
    8119             :     }
    8120             :     return false;
    8121           1 :   case Mips::C_ULE_D32_MM:
    8122           2 :     if (MI->getNumOperands() == 3 &&
    8123           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8124           0 :         MI->getOperand(1).isReg() &&
    8125           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8126           1 :         MI->getOperand(2).isReg() &&
    8127           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8128             :       // (C_ULE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8129             :       AsmString = "c.ule.d $\x02, $\x03";
    8130             :       break;
    8131             :     }
    8132             :     return false;
    8133          20 :   case Mips::C_ULE_D64:
    8134          40 :     if (MI->getNumOperands() == 3 &&
    8135          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8136          22 :         MI->getOperand(1).isReg() &&
    8137          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8138          42 :         MI->getOperand(2).isReg() &&
    8139          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8140             :       // (C_ULE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8141             :       AsmString = "c.ule.d $\x02, $\x03";
    8142             :       break;
    8143             :     }
    8144             :     return false;
    8145           0 :   case Mips::C_ULE_D64_MM:
    8146           0 :     if (MI->getNumOperands() == 3 &&
    8147           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8148           0 :         MI->getOperand(1).isReg() &&
    8149           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8150           0 :         MI->getOperand(2).isReg() &&
    8151           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8152             :       // (C_ULE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8153             :       AsmString = "c.ule.d $\x02, $\x03";
    8154             :       break;
    8155             :     }
    8156             :     return false;
    8157          42 :   case Mips::C_ULE_S:
    8158          84 :     if (MI->getNumOperands() == 3 &&
    8159          66 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8160          48 :         MI->getOperand(1).isReg() &&
    8161          96 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8162          90 :         MI->getOperand(2).isReg() &&
    8163          72 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8164             :       // (C_ULE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8165             :       AsmString = "c.ule.s $\x02, $\x03";
    8166             :       break;
    8167             :     }
    8168             :     return false;
    8169           1 :   case Mips::C_ULE_S_MM:
    8170           2 :     if (MI->getNumOperands() == 3 &&
    8171           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8172           0 :         MI->getOperand(1).isReg() &&
    8173           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8174           1 :         MI->getOperand(2).isReg() &&
    8175           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8176             :       // (C_ULE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8177             :       AsmString = "c.ule.s $\x02, $\x03";
    8178             :       break;
    8179             :     }
    8180             :     return false;
    8181          17 :   case Mips::C_ULT_D32:
    8182          34 :     if (MI->getNumOperands() == 3 &&
    8183          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8184          26 :         MI->getOperand(1).isReg() &&
    8185          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8186          43 :         MI->getOperand(2).isReg() &&
    8187          39 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8188             :       // (C_ULT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8189             :       AsmString = "c.ult.d $\x02, $\x03";
    8190             :       break;
    8191             :     }
    8192             :     return false;
    8193           1 :   case Mips::C_ULT_D32_MM:
    8194           2 :     if (MI->getNumOperands() == 3 &&
    8195           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8196           0 :         MI->getOperand(1).isReg() &&
    8197           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8198           1 :         MI->getOperand(2).isReg() &&
    8199           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8200             :       // (C_ULT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8201             :       AsmString = "c.ult.d $\x02, $\x03";
    8202             :       break;
    8203             :     }
    8204             :     return false;
    8205          20 :   case Mips::C_ULT_D64:
    8206          40 :     if (MI->getNumOperands() == 3 &&
    8207          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8208          22 :         MI->getOperand(1).isReg() &&
    8209          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8210          42 :         MI->getOperand(2).isReg() &&
    8211          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8212             :       // (C_ULT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8213             :       AsmString = "c.ult.d $\x02, $\x03";
    8214             :       break;
    8215             :     }
    8216             :     return false;
    8217           0 :   case Mips::C_ULT_D64_MM:
    8218           0 :     if (MI->getNumOperands() == 3 &&
    8219           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8220           0 :         MI->getOperand(1).isReg() &&
    8221           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8222           0 :         MI->getOperand(2).isReg() &&
    8223           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8224             :       // (C_ULT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8225             :       AsmString = "c.ult.d $\x02, $\x03";
    8226             :       break;
    8227             :     }
    8228             :     return false;
    8229          42 :   case Mips::C_ULT_S:
    8230          84 :     if (MI->getNumOperands() == 3 &&
    8231          66 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8232          48 :         MI->getOperand(1).isReg() &&
    8233          96 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8234          90 :         MI->getOperand(2).isReg() &&
    8235          72 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8236             :       // (C_ULT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8237             :       AsmString = "c.ult.s $\x02, $\x03";
    8238             :       break;
    8239             :     }
    8240             :     return false;
    8241           1 :   case Mips::C_ULT_S_MM:
    8242           2 :     if (MI->getNumOperands() == 3 &&
    8243           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8244           0 :         MI->getOperand(1).isReg() &&
    8245           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8246           1 :         MI->getOperand(2).isReg() &&
    8247           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8248             :       // (C_ULT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8249             :       AsmString = "c.ult.s $\x02, $\x03";
    8250             :       break;
    8251             :     }
    8252             :     return false;
    8253          15 :   case Mips::C_UN_D32:
    8254          30 :     if (MI->getNumOperands() == 3 &&
    8255          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8256          22 :         MI->getOperand(1).isReg() &&
    8257          44 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8258          37 :         MI->getOperand(2).isReg() &&
    8259          33 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8260             :       // (C_UN_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8261             :       AsmString = "c.un.d $\x02, $\x03";
    8262             :       break;
    8263             :     }
    8264             :     return false;
    8265           1 :   case Mips::C_UN_D32_MM:
    8266           2 :     if (MI->getNumOperands() == 3 &&
    8267           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8268           0 :         MI->getOperand(1).isReg() &&
    8269           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8270           1 :         MI->getOperand(2).isReg() &&
    8271           0 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8272             :       // (C_UN_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8273             :       AsmString = "c.un.d $\x02, $\x03";
    8274             :       break;
    8275             :     }
    8276             :     return false;
    8277          20 :   case Mips::C_UN_D64:
    8278          40 :     if (MI->getNumOperands() == 3 &&
    8279          31 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8280          22 :         MI->getOperand(1).isReg() &&
    8281          44 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8282          42 :         MI->getOperand(2).isReg() &&
    8283          33 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8284             :       // (C_UN_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8285             :       AsmString = "c.un.d $\x02, $\x03";
    8286             :       break;
    8287             :     }
    8288             :     return false;
    8289           0 :   case Mips::C_UN_D64_MM:
    8290           0 :     if (MI->getNumOperands() == 3 &&
    8291           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8292           0 :         MI->getOperand(1).isReg() &&
    8293           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8294           0 :         MI->getOperand(2).isReg() &&
    8295           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8296             :       // (C_UN_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8297             :       AsmString = "c.un.d $\x02, $\x03";
    8298             :       break;
    8299             :     }
    8300             :     return false;
    8301          40 :   case Mips::C_UN_S:
    8302          80 :     if (MI->getNumOperands() == 3 &&
    8303          62 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8304          44 :         MI->getOperand(1).isReg() &&
    8305          88 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8306          84 :         MI->getOperand(2).isReg() &&
    8307          66 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8308             :       // (C_UN_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8309             :       AsmString = "c.un.s $\x02, $\x03";
    8310             :       break;
    8311             :     }
    8312             :     return false;
    8313           1 :   case Mips::C_UN_S_MM:
    8314           2 :     if (MI->getNumOperands() == 3 &&
    8315           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8316           0 :         MI->getOperand(1).isReg() &&
    8317           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8318           1 :         MI->getOperand(2).isReg() &&
    8319           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8320             :       // (C_UN_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8321             :       AsmString = "c.un.s $\x02, $\x03";
    8322             :       break;
    8323             :     }
    8324             :     return false;
    8325        1416 :   case Mips::DADDu:
    8326        2832 :     if (MI->getNumOperands() == 3 &&
    8327        2832 :         MI->getOperand(0).isReg() &&
    8328        5663 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8329        2830 :         MI->getOperand(1).isReg() &&
    8330        7076 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8331        1415 :         MI->getOperand(2).getReg() == Mips::ZERO_64) {
    8332             :       // (DADDu GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64)
    8333             :       AsmString = "move $\x01, $\x02";
    8334             :       break;
    8335             :     }
    8336             :     return false;
    8337          71 :   case Mips::DI:
    8338         142 :     if (MI->getNumOperands() == 1 &&
    8339          71 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8340             :       // (DI ZERO)
    8341             :       AsmString = "di";
    8342             :       break;
    8343             :     }
    8344             :     return false;
    8345          30 :   case Mips::DIV:
    8346          60 :     if (MI->getNumOperands() == 3 &&
    8347          60 :         MI->getOperand(0).isReg() &&
    8348         120 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8349          60 :         MI->getOperand(1).isReg() &&
    8350          64 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
    8351          38 :         MI->getOperand(2).isReg() &&
    8352          12 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8353             :       // (DIV GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt)
    8354             :       AsmString = "div $\x01, $\x03";
    8355             :       break;
    8356             :     }
    8357             :     return false;
    8358          27 :   case Mips::DIVU:
    8359          54 :     if (MI->getNumOperands() == 3 &&
    8360          54 :         MI->getOperand(0).isReg() &&
    8361         108 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8362          54 :         MI->getOperand(1).isReg() &&
    8363          58 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
    8364          35 :         MI->getOperand(2).isReg() &&
    8365          12 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8366             :       // (DIVU GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt)
    8367             :       AsmString = "divu $\x01, $\x03";
    8368             :       break;
    8369             :     }
    8370             :     return false;
    8371           8 :   case Mips::DI_MM:
    8372          16 :     if (MI->getNumOperands() == 1 &&
    8373           8 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8374             :       // (DI_MM ZERO)
    8375             :       AsmString = "di";
    8376             :       break;
    8377             :     }
    8378             :     return false;
    8379           8 :   case Mips::DI_MMR6:
    8380          16 :     if (MI->getNumOperands() == 1 &&
    8381           8 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8382             :       // (DI_MMR6 ZERO)
    8383             :       AsmString = "di";
    8384             :       break;
    8385             :     }
    8386             :     return false;
    8387           6 :   case Mips::DMT:
    8388          12 :     if (MI->getNumOperands() == 1 &&
    8389           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8390             :       // (DMT ZERO)
    8391             :       AsmString = "dmt";
    8392             :       break;
    8393             :     }
    8394             :     return false;
    8395          66 :   case Mips::DSUB:
    8396         132 :     if (MI->getNumOperands() == 3 &&
    8397         132 :         MI->getOperand(0).isReg() &&
    8398         264 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8399         106 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8400         146 :         MI->getOperand(2).isReg() &&
    8401         120 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8402             :       // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
    8403             :       AsmString = "dneg $\x01, $\x03";
    8404             :       break;
    8405             :     }
    8406          52 :     if (MI->getNumOperands() == 3 &&
    8407          52 :         MI->getOperand(0).isReg() &&
    8408         104 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8409          26 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8410          26 :         MI->getOperand(2).isReg() &&
    8411           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8412             :       // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
    8413             :       AsmString = "dneg $\x01";
    8414             :       break;
    8415             :     }
    8416             :     return false;
    8417          11 :   case Mips::DSUBU_MM64R6:
    8418          22 :     if (MI->getNumOperands() == 3 &&
    8419          22 :         MI->getOperand(0).isReg() &&
    8420          44 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8421          15 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8422          19 :         MI->getOperand(2).isReg() &&
    8423          12 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8424             :       // (DSUBU_MM64R6 GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
    8425             :       AsmString = "dnegu $\x01, $\x03";
    8426             :       break;
    8427             :     }
    8428          14 :     if (MI->getNumOperands() == 3 &&
    8429          14 :         MI->getOperand(0).isReg() &&
    8430          28 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8431           7 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8432           7 :         MI->getOperand(2).isReg() &&
    8433           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8434             :       // (DSUBU_MM64R6 GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
    8435             :       AsmString = "dnegu $\x01";
    8436             :       break;
    8437             :     }
    8438             :     return false;
    8439           6 :   case Mips::DSUB_MM64R6:
    8440          12 :     if (MI->getNumOperands() == 3 &&
    8441          12 :         MI->getOperand(0).isReg() &&
    8442          24 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8443          10 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8444          14 :         MI->getOperand(2).isReg() &&
    8445          12 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8446             :       // (DSUB_MM64R6 GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
    8447             :       AsmString = "dneg $\x01, $\x03";
    8448             :       break;
    8449             :     }
    8450           4 :     if (MI->getNumOperands() == 3 &&
    8451           4 :         MI->getOperand(0).isReg() &&
    8452           8 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8453           2 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8454           2 :         MI->getOperand(2).isReg() &&
    8455           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8456             :       // (DSUB_MM64R6 GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
    8457             :       AsmString = "dneg $\x01";
    8458             :       break;
    8459             :     }
    8460             :     return false;
    8461         134 :   case Mips::DSUBu:
    8462         268 :     if (MI->getNumOperands() == 3 &&
    8463         268 :         MI->getOperand(0).isReg() &&
    8464         532 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8465         146 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8466         166 :         MI->getOperand(2).isReg() &&
    8467          48 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8468             :       // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
    8469             :       AsmString = "dnegu $\x01, $\x03";
    8470             :       break;
    8471             :     }
    8472         236 :     if (MI->getNumOperands() == 3 &&
    8473         236 :         MI->getOperand(0).isReg() &&
    8474         468 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8475         114 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8476         118 :         MI->getOperand(2).isReg() &&
    8477           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8478             :       // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
    8479             :       AsmString = "dnegu $\x01";
    8480             :       break;
    8481             :     }
    8482             :     return false;
    8483           6 :   case Mips::DVPE:
    8484          12 :     if (MI->getNumOperands() == 1 &&
    8485           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8486             :       // (DVPE ZERO)
    8487             :       AsmString = "dvpe";
    8488             :       break;
    8489             :     }
    8490             :     return false;
    8491          62 :   case Mips::EI:
    8492         124 :     if (MI->getNumOperands() == 1 &&
    8493          62 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8494             :       // (EI ZERO)
    8495             :       AsmString = "ei";
    8496             :       break;
    8497             :     }
    8498             :     return false;
    8499          13 :   case Mips::EI_MM:
    8500          26 :     if (MI->getNumOperands() == 1 &&
    8501          13 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8502             :       // (EI_MM ZERO)
    8503             :       AsmString = "ei";
    8504             :       break;
    8505             :     }
    8506             :     return false;
    8507           4 :   case Mips::EI_MMR6:
    8508           8 :     if (MI->getNumOperands() == 1 &&
    8509           4 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8510             :       // (EI_MMR6 ZERO)
    8511             :       AsmString = "ei";
    8512             :       break;
    8513             :     }
    8514             :     return false;
    8515           6 :   case Mips::EMT:
    8516          12 :     if (MI->getNumOperands() == 1 &&
    8517           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8518             :       // (EMT ZERO)
    8519             :       AsmString = "emt";
    8520             :       break;
    8521             :     }
    8522             :     return false;
    8523           6 :   case Mips::EVPE:
    8524          12 :     if (MI->getNumOperands() == 1 &&
    8525           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8526             :       // (EVPE ZERO)
    8527             :       AsmString = "evpe";
    8528             :       break;
    8529             :     }
    8530             :     return false;
    8531        1560 :   case Mips::JALR:
    8532        3120 :     if (MI->getNumOperands() == 2 &&
    8533        2039 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8534        2518 :         MI->getOperand(1).isReg() &&
    8535        1437 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8536             :       // (JALR ZERO, GPR32Opnd:$rs)
    8537             :       AsmString = "jr $\x02";
    8538             :       break;
    8539             :     }
    8540             :     return false;
    8541         782 :   case Mips::JALR64:
    8542        1564 :     if (MI->getNumOperands() == 2 &&
    8543        1527 :         MI->getOperand(0).getReg() == Mips::ZERO_64 &&
    8544        2272 :         MI->getOperand(1).isReg() &&
    8545        2235 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
    8546             :       // (JALR64 ZERO_64, GPR64Opnd:$rs)
    8547             :       AsmString = "jr $\x02";
    8548             :       break;
    8549             :     }
    8550             :     return false;
    8551           8 :   case Mips::JALRC_HB_MMR6:
    8552          16 :     if (MI->getNumOperands() == 2 &&
    8553          12 :         MI->getOperand(0).getReg() == Mips::RA &&
    8554          16 :         MI->getOperand(1).isReg() &&
    8555          12 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8556             :       // (JALRC_HB_MMR6 RA, GPR32Opnd:$rs)
    8557             :       AsmString = "jalrc.hb $\x02";
    8558             :       break;
    8559             :     }
    8560             :     return false;
    8561           4 :   case Mips::JALRC_MMR6:
    8562           8 :     if (MI->getNumOperands() == 2 &&
    8563           6 :         MI->getOperand(0).getReg() == Mips::RA &&
    8564           8 :         MI->getOperand(1).isReg() &&
    8565           6 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8566             :       // (JALRC_MMR6 RA, GPR32Opnd:$rs)
    8567             :       AsmString = "jalrc $\x02";
    8568             :       break;
    8569             :     }
    8570             :     return false;
    8571          64 :   case Mips::JALR_HB:
    8572         128 :     if (MI->getNumOperands() == 2 &&
    8573          96 :         MI->getOperand(0).getReg() == Mips::RA &&
    8574         128 :         MI->getOperand(1).isReg() &&
    8575          96 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8576             :       // (JALR_HB RA, GPR32Opnd:$rs)
    8577             :       AsmString = "jalr.hb $\x02";
    8578             :       break;
    8579             :     }
    8580             :     return false;
    8581          71 :   case Mips::JIALC:
    8582         142 :     if (MI->getNumOperands() == 2 &&
    8583         142 :         MI->getOperand(0).isReg() &&
    8584         284 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8585         213 :         MI->getOperand(1).isImm() &&
    8586          71 :         MI->getOperand(1).getImm() == 0) {
    8587             :       // (JIALC GPR32Opnd:$rs, 0)
    8588             :       AsmString = "jalrc $\x01";
    8589             :       break;
    8590             :     }
    8591             :     return false;
    8592         117 :   case Mips::JIALC64:
    8593         234 :     if (MI->getNumOperands() == 2 &&
    8594         234 :         MI->getOperand(0).isReg() &&
    8595         468 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8596         351 :         MI->getOperand(1).isImm() &&
    8597         117 :         MI->getOperand(1).getImm() == 0) {
    8598             :       // (JIALC64 GPR64Opnd:$rs, 0)
    8599             :       AsmString = "jalrc $\x01";
    8600             :       break;
    8601             :     }
    8602             :     return false;
    8603         162 :   case Mips::JIC:
    8604         324 :     if (MI->getNumOperands() == 2 &&
    8605         324 :         MI->getOperand(0).isReg() &&
    8606         648 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8607         486 :         MI->getOperand(1).isImm() &&
    8608         162 :         MI->getOperand(1).getImm() == 0) {
    8609             :       // (JIC GPR32Opnd:$rs, 0)
    8610             :       AsmString = "jrc $\x01";
    8611             :       break;
    8612             :     }
    8613             :     return false;
    8614         235 :   case Mips::JIC64:
    8615         470 :     if (MI->getNumOperands() == 2 &&
    8616         470 :         MI->getOperand(0).isReg() &&
    8617         940 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8618         705 :         MI->getOperand(1).isImm() &&
    8619         235 :         MI->getOperand(1).getImm() == 0) {
    8620             :       // (JIC64 GPR64Opnd:$rs, 0)
    8621             :       AsmString = "jrc $\x01";
    8622             :       break;
    8623             :     }
    8624             :     return false;
    8625         509 :   case Mips::MOVE16_MM:
    8626        1018 :     if (MI->getNumOperands() == 2 &&
    8627        1051 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8628          33 :         MI->getOperand(1).getReg() == Mips::ZERO) {
    8629             :       // (MOVE16_MM ZERO, ZERO)
    8630             :       AsmString = "nop";
    8631             :       break;
    8632             :     }
    8633             :     return false;
    8634           0 :   case Mips::NORImm:
    8635           0 :     if (MI->getNumOperands() == 3 &&
    8636           0 :         MI->getOperand(0).isReg() &&
    8637           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8638           0 :         MI->getOperand(1).isReg() &&
    8639           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8640             :       // (NORImm GPR32Opnd:$rs, GPR32Opnd:$rs, simm32_relaxed:$imm)
    8641             :       AsmString = "nor     $\x01, $\x03";
    8642             :       break;
    8643             :     }
    8644             :     return false;
    8645           0 :   case Mips::NORImm64:
    8646           0 :     if (MI->getNumOperands() == 3 &&
    8647           0 :         MI->getOperand(0).isReg() &&
    8648           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8649           0 :         MI->getOperand(1).isReg() &&
    8650           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8651             :       // (NORImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    8652             :       AsmString = "nor     $\x01, $\x03";
    8653             :       break;
    8654             :     }
    8655             :     return false;
    8656        2936 :   case Mips::OR:
    8657        5872 :     if (MI->getNumOperands() == 3 &&
    8658        5864 :         MI->getOperand(0).isReg() &&
    8659       11728 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8660        5856 :         MI->getOperand(1).isReg() &&
    8661       14648 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8662        2928 :         MI->getOperand(2).getReg() == Mips::ZERO) {
    8663             :       // (OR GPR32Opnd:$dst, GPR32Opnd:$src, ZERO)
    8664             :       AsmString = "move $\x01, $\x02";
    8665             :       break;
    8666             :     }
    8667             :     return false;
    8668         959 :   case Mips::OR64:
    8669        1918 :     if (MI->getNumOperands() == 3 &&
    8670        1918 :         MI->getOperand(0).isReg() &&
    8671        3836 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8672        1918 :         MI->getOperand(1).isReg() &&
    8673        4795 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8674         959 :         MI->getOperand(2).getReg() == Mips::ZERO_64) {
    8675             :       // (OR64 GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64)
    8676             :       AsmString = "move $\x01, $\x02";
    8677             :       break;
    8678             :     }
    8679             :     return false;
    8680           5 :   case Mips::RDHWR_MMR6:
    8681          10 :     if (MI->getNumOperands() == 3 &&
    8682          10 :         MI->getOperand(0).isReg() &&
    8683          20 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8684          10 :         MI->getOperand(1).isReg() &&
    8685          20 :         MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
    8686          15 :         MI->getOperand(2).isImm() &&
    8687           5 :         MI->getOperand(2).getImm() == 0) {
    8688             :       // (RDHWR_MMR6 GPR32Opnd:$rt, HWRegsOpnd:$rs, 0)
    8689             :       AsmString = "rdhwr $\x01, $\x02";
    8690             :       break;
    8691             :     }
    8692             :     return false;
    8693          28 :   case Mips::SDBBP:
    8694          56 :     if (MI->getNumOperands() == 1 &&
    8695          84 :         MI->getOperand(0).isImm() &&
    8696          28 :         MI->getOperand(0).getImm() == 0) {
    8697             :       // (SDBBP 0)
    8698             :       AsmString = "sdbbp";
    8699             :       break;
    8700             :     }
    8701             :     return false;
    8702           3 :   case Mips::SDBBP_MMR6:
    8703           6 :     if (MI->getNumOperands() == 1 &&
    8704           9 :         MI->getOperand(0).isImm() &&
    8705           3 :         MI->getOperand(0).getImm() == 0) {
    8706             :       // (SDBBP_MMR6 0)
    8707             :       AsmString = "sdbbp";
    8708             :       break;
    8709             :     }
    8710             :     return false;
    8711          12 :   case Mips::SDBBP_R6:
    8712          24 :     if (MI->getNumOperands() == 1 &&
    8713          36 :         MI->getOperand(0).isImm() &&
    8714          12 :         MI->getOperand(0).getImm() == 0) {
    8715             :       // (SDBBP_R6 0)
    8716             :       AsmString = "sdbbp";
    8717             :       break;
    8718             :     }
    8719             :     return false;
    8720       55479 :   case Mips::SLL:
    8721      110958 :     if (MI->getNumOperands() == 3 &&
    8722      109424 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8723      107877 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8724      163343 :         MI->getOperand(2).isImm() &&
    8725       53932 :         MI->getOperand(2).getImm() == 0) {
    8726             :       // (SLL ZERO, ZERO, 0)
    8727             :       AsmString = "nop";
    8728             :       break;
    8729             :     }
    8730             :     return false;
    8731          89 :   case Mips::SLL_MM:
    8732         178 :     if (MI->getNumOperands() == 3 &&
    8733         163 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8734         148 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8735         237 :         MI->getOperand(2).isImm() &&
    8736          74 :         MI->getOperand(2).getImm() == 0) {
    8737             :       // (SLL_MM ZERO, ZERO, 0)
    8738             :       AsmString = "nop";
    8739             :       break;
    8740             :     }
    8741             :     return false;
    8742          14 :   case Mips::SLL_MMR6:
    8743          28 :     if (MI->getNumOperands() == 3 &&
    8744          23 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8745          18 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8746          32 :         MI->getOperand(2).isImm() &&
    8747           9 :         MI->getOperand(2).getImm() == 0) {
    8748             :       // (SLL_MMR6 ZERO, ZERO, 0)
    8749             :       AsmString = "nop";
    8750             :       break;
    8751             :     }
    8752             :     return false;
    8753           0 :   case Mips::SLTImm64:
    8754           0 :     if (MI->getNumOperands() == 3 &&
    8755           0 :         MI->getOperand(0).isReg() &&
    8756           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8757           0 :         MI->getOperand(1).isReg() &&
    8758           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8759             :       // (SLTImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    8760             :       AsmString = "slt     $\x01, $\x03";
    8761             :       break;
    8762             :     }
    8763             :     return false;
    8764           0 :   case Mips::SLTUImm64:
    8765           0 :     if (MI->getNumOperands() == 3 &&
    8766           0 :         MI->getOperand(0).isReg() &&
    8767           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8768           0 :         MI->getOperand(1).isReg() &&
    8769           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8770             :       // (SLTUImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    8771             :       AsmString = "sltu    $\x01, $\x03";
    8772             :       break;
    8773             :     }
    8774             :     return false;
    8775         141 :   case Mips::SUB:
    8776         282 :     if (MI->getNumOperands() == 3 &&
    8777         282 :         MI->getOperand(0).isReg() &&
    8778         564 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8779         220 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8780         299 :         MI->getOperand(2).isReg() &&
    8781         237 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8782             :       // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    8783             :       AsmString = "neg $\x01, $\x03";
    8784             :       break;
    8785             :     }
    8786         124 :     if (MI->getNumOperands() == 3 &&
    8787         124 :         MI->getOperand(0).isReg() &&
    8788         248 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8789          62 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8790          62 :         MI->getOperand(2).isReg() &&
    8791           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8792             :       // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    8793             :       AsmString = "neg $\x01";
    8794             :       break;
    8795             :     }
    8796             :     return false;
    8797         498 :   case Mips::SUBu:
    8798         996 :     if (MI->getNumOperands() == 3 &&
    8799         996 :         MI->getOperand(0).isReg() &&
    8800        1984 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8801         678 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8802         874 :         MI->getOperand(2).isReg() &&
    8803         564 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8804             :       // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    8805             :       AsmString = "negu $\x01, $\x03";
    8806             :       break;
    8807             :     }
    8808         620 :     if (MI->getNumOperands() == 3 &&
    8809         620 :         MI->getOperand(0).isReg() &&
    8810        1232 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8811         302 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8812         310 :         MI->getOperand(2).isReg() &&
    8813           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8814             :       // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    8815             :       AsmString = "negu $\x01";
    8816             :       break;
    8817             :     }
    8818             :     return false;
    8819         174 :   case Mips::SYNC:
    8820         348 :     if (MI->getNumOperands() == 1 &&
    8821         522 :         MI->getOperand(0).isImm() &&
    8822         174 :         MI->getOperand(0).getImm() == 0) {
    8823             :       // (SYNC 0)
    8824             :       AsmString = "sync";
    8825             :       break;
    8826             :     }
    8827             :     return false;
    8828           3 :   case Mips::SYNC_MMR6:
    8829           6 :     if (MI->getNumOperands() == 1 &&
    8830           9 :         MI->getOperand(0).isImm() &&
    8831           3 :         MI->getOperand(0).getImm() == 0) {
    8832             :       // (SYNC_MMR6 0)
    8833             :       AsmString = "sync";
    8834             :       break;
    8835             :     }
    8836             :     return false;
    8837          55 :   case Mips::SYSCALL:
    8838         110 :     if (MI->getNumOperands() == 1 &&
    8839         165 :         MI->getOperand(0).isImm() &&
    8840          55 :         MI->getOperand(0).getImm() == 0) {
    8841             :       // (SYSCALL 0)
    8842             :       AsmString = "syscall";
    8843             :       break;
    8844             :     }
    8845             :     return false;
    8846          18 :   case Mips::SYSCALL_MM:
    8847          36 :     if (MI->getNumOperands() == 1 &&
    8848          54 :         MI->getOperand(0).isImm() &&
    8849          18 :         MI->getOperand(0).getImm() == 0) {
    8850             :       // (SYSCALL_MM 0)
    8851             :       AsmString = "syscall";
    8852             :       break;
    8853             :     }
    8854             :     return false;
    8855         486 :   case Mips::TEQ:
    8856         972 :     if (MI->getNumOperands() == 3 &&
    8857         943 :         MI->getOperand(0).isReg() &&
    8858        1886 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8859         914 :         MI->getOperand(1).isReg() &&
    8860        1828 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8861        1400 :         MI->getOperand(2).isImm() &&
    8862         457 :         MI->getOperand(2).getImm() == 0) {
    8863             :       // (TEQ GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8864             :       AsmString = "teq $\x01, $\x02";
    8865             :       break;
    8866             :     }
    8867             :     return false;
    8868          65 :   case Mips::TEQ_MM:
    8869         130 :     if (MI->getNumOperands() == 3 &&
    8870         130 :         MI->getOperand(0).isReg() &&
    8871         260 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8872         130 :         MI->getOperand(1).isReg() &&
    8873         260 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8874         195 :         MI->getOperand(2).isImm() &&
    8875          65 :         MI->getOperand(2).getImm() == 0) {
    8876             :       // (TEQ_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8877             :       AsmString = "teq $\x01, $\x02";
    8878             :       break;
    8879             :     }
    8880             :     return false;
    8881          72 :   case Mips::TGE:
    8882         144 :     if (MI->getNumOperands() == 3 &&
    8883         144 :         MI->getOperand(0).isReg() &&
    8884         288 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8885         144 :         MI->getOperand(1).isReg() &&
    8886         288 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8887         216 :         MI->getOperand(2).isImm() &&
    8888          72 :         MI->getOperand(2).getImm() == 0) {
    8889             :       // (TGE GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8890             :       AsmString = "tge $\x01, $\x02";
    8891             :       break;
    8892             :     }
    8893             :     return false;
    8894          72 :   case Mips::TGEU:
    8895         144 :     if (MI->getNumOperands() == 3 &&
    8896         144 :         MI->getOperand(0).isReg() &&
    8897         288 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8898         144 :         MI->getOperand(1).isReg() &&
    8899         288 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8900         216 :         MI->getOperand(2).isImm() &&
    8901          72 :         MI->getOperand(2).getImm() == 0) {
    8902             :       // (TGEU GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8903             :       AsmString = "tgeu $\x01, $\x02";
    8904             :       break;
    8905             :     }
    8906             :     return false;
    8907          13 :   case Mips::TGEU_MM:
    8908          26 :     if (MI->getNumOperands() == 3 &&
    8909          26 :         MI->getOperand(0).isReg() &&
    8910          52 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8911          26 :         MI->getOperand(1).isReg() &&
    8912          52 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8913          39 :         MI->getOperand(2).isImm() &&
    8914          13 :         MI->getOperand(2).getImm() == 0) {
    8915             :       // (TGEU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8916             :       AsmString = "tgeu $\x01, $\x02";
    8917             :       break;
    8918             :     }
    8919             :     return false;
    8920          13 :   case Mips::TGE_MM:
    8921          26 :     if (MI->getNumOperands() == 3 &&
    8922          26 :         MI->getOperand(0).isReg() &&
    8923          52 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8924          26 :         MI->getOperand(1).isReg() &&
    8925          52 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8926          39 :         MI->getOperand(2).isImm() &&
    8927          13 :         MI->getOperand(2).getImm() == 0) {
    8928             :       // (TGE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8929             :       AsmString = "tge $\x01, $\x02";
    8930             :       break;
    8931             :     }
    8932             :     return false;
    8933          72 :   case Mips::TLT:
    8934         144 :     if (MI->getNumOperands() == 3 &&
    8935         144 :         MI->getOperand(0).isReg() &&
    8936         288 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8937         144 :         MI->getOperand(1).isReg() &&
    8938         288 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8939         216 :         MI->getOperand(2).isImm() &&
    8940          72 :         MI->getOperand(2).getImm() == 0) {
    8941             :       // (TLT GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8942             :       AsmString = "tlt $\x01, $\x02";
    8943             :       break;
    8944             :     }
    8945             :     return false;
    8946          72 :   case Mips::TLTU:
    8947         144 :     if (MI->getNumOperands() == 3 &&
    8948         144 :         MI->getOperand(0).isReg() &&
    8949         288 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8950         144 :         MI->getOperand(1).isReg() &&
    8951         288 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8952         216 :         MI->getOperand(2).isImm() &&
    8953          72 :         MI->getOperand(2).getImm() == 0) {
    8954             :       // (TLTU GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8955             :       AsmString = "tltu $\x01, $\x02";
    8956             :       break;
    8957             :     }
    8958             :     return false;
    8959          13 :   case Mips::TLTU_MM:
    8960          26 :     if (MI->getNumOperands() == 3 &&
    8961          26 :         MI->getOperand(0).isReg() &&
    8962          52 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8963          26 :         MI->getOperand(1).isReg() &&
    8964          52 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8965          39 :         MI->getOperand(2).isImm() &&
    8966          13 :         MI->getOperand(2).getImm() == 0) {
    8967             :       // (TLTU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8968             :       AsmString = "tltu $\x01, $\x02";
    8969             :       break;
    8970             :     }
    8971             :     return false;
    8972          13 :   case Mips::TLT_MM:
    8973          26 :     if (MI->getNumOperands() == 3 &&
    8974          26 :         MI->getOperand(0).isReg() &&
    8975          52 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8976          26 :         MI->getOperand(1).isReg() &&
    8977          52 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8978          39 :         MI->getOperand(2).isImm() &&
    8979          13 :         MI->getOperand(2).getImm() == 0) {
    8980             :       // (TLT_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8981             :       AsmString = "tlt $\x01, $\x02";
    8982             :       break;
    8983             :     }
    8984             :     return false;
    8985          96 :   case Mips::TNE:
    8986         192 :     if (MI->getNumOperands() == 3 &&
    8987         188 :         MI->getOperand(0).isReg() &&
    8988         364 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8989         160 :         MI->getOperand(1).isReg() &&
    8990         312 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8991         240 :         MI->getOperand(2).isImm() &&
    8992          72 :         MI->getOperand(2).getImm() == 0) {
    8993             :       // (TNE GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    8994             :       AsmString = "tne $\x01, $\x02";
    8995             :       break;
    8996             :     }
    8997             :     return false;
    8998          13 :   case Mips::TNE_MM:
    8999          26 :     if (MI->getNumOperands() == 3 &&
    9000          26 :         MI->getOperand(0).isReg() &&
    9001          52 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9002          26 :         MI->getOperand(1).isReg() &&
    9003          52 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9004          39 :         MI->getOperand(2).isImm() &&
    9005          13 :         MI->getOperand(2).getImm() == 0) {
    9006             :       // (TNE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9007             :       AsmString = "tne $\x01, $\x02";
    9008             :       break;
    9009             :     }
    9010             :     return false;
    9011           5 :   case Mips::WAIT_MM:
    9012          10 :     if (MI->getNumOperands() == 1 &&
    9013          15 :         MI->getOperand(0).isImm() &&
    9014           5 :         MI->getOperand(0).getImm() == 0) {
    9015             :       // (WAIT_MM 0)
    9016             :       AsmString = "wait";
    9017             :       break;
    9018             :     }
    9019             :     return false;
    9020          16 :   case Mips::WRDSP:
    9021          32 :     if (MI->getNumOperands() == 2 &&
    9022          32 :         MI->getOperand(0).isReg() &&
    9023          64 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9024          48 :         MI->getOperand(1).isImm() &&
    9025          16 :         MI->getOperand(1).getImm() == 31) {
    9026             :       // (WRDSP GPR32Opnd:$rt, 31)
    9027             :       AsmString = "wrdsp $\x01";
    9028             :       break;
    9029             :     }
    9030             :     return false;
    9031          10 :   case Mips::WRDSP_MM:
    9032          20 :     if (MI->getNumOperands() == 2 &&
    9033          20 :         MI->getOperand(0).isReg() &&
    9034          40 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9035          30 :         MI->getOperand(1).isImm() &&
    9036          10 :         MI->getOperand(1).getImm() == 31) {
    9037             :       // (WRDSP_MM GPR32Opnd:$rt, 31)
    9038             :       AsmString = "wrdsp $\x01";
    9039             :       break;
    9040             :     }
    9041             :     return false;
    9042           6 :   case Mips::YIELD:
    9043          12 :     if (MI->getNumOperands() == 2 &&
    9044           9 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    9045          12 :         MI->getOperand(1).isReg() &&
    9046           9 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    9047             :       // (YIELD ZERO, GPR32Opnd:$rs)
    9048             :       AsmString = "yield $\x02";
    9049             :       break;
    9050             :     }
    9051             :     return false;
    9052             :   }
    9053             : 
    9054       61055 :   unsigned I = 0;
    9055      684862 :   while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
    9056      495044 :          AsmString[I] != '$' && AsmString[I] != '\0')
    9057      189818 :     ++I;
    9058      122110 :   OS << '\t' << StringRef(AsmString, I);
    9059       61055 :   if (AsmString[I] != '\0') {
    9060        6702 :     if (AsmString[I] == ' ' || AsmString[I] == '\t')      OS << '\t';
    9061             :     do {
    9062       26673 :       if (AsmString[I] == '$') {
    9063       11125 :         ++I;
    9064       11125 :         if (AsmString[I] == (char)0xff) {
    9065         100 :           ++I;
    9066         100 :           int OpIdx = AsmString[I++] - 1;
    9067         100 :           int PrintMethodIdx = AsmString[I++] - 1;
    9068         100 :           printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS);
    9069             :         } else
    9070       11025 :           printOperand(MI, unsigned(AsmString[I++]) - 1, OS);
    9071             :       } else {
    9072       15548 :         OS << AsmString[I++];
    9073             :       }
    9074       26673 :     } while (AsmString[I] != '\0');
    9075             :   }
    9076             : 
    9077             :   return true;
    9078             : }
    9079             : 
    9080         100 : void MipsInstPrinter::printCustomAliasOperand(
    9081             :          const MCInst *MI, unsigned OpIdx,
    9082             :          unsigned PrintMethodIdx,
    9083             :          raw_ostream &OS) {
    9084         100 :   switch (PrintMethodIdx) {
    9085           0 :   default:
    9086           0 :     llvm_unreachable("Unknown PrintMethod kind");
    9087             :     break;
    9088         100 :   case 0:
    9089         100 :     printUImm<10>(MI, OpIdx, OS);
    9090             :     break;
    9091             :   }
    9092         100 : }
    9093             : 
    9094             : #endif // PRINT_ALIAS_INSTR

Generated by: LCOV version 1.13