LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/Mips - MipsGenAsmWriter.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 1172 1386 84.6 %
Date: 2018-05-20 00:06:23 Functions: 4 4 100.0 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Assembly Writer Source Fragment                                            *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : /// printInstruction - This method is automatically generated by tablegen
      10             : /// from the instruction set description.
      11      140400 : void MipsInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
      12             :   static const char AsmStrs[] = {
      13             :   /* 0 */ 'd', 'm', 'f', 'c', '0', 9, 0,
      14             :   /* 7 */ 'd', 'm', 'f', 'g', 'c', '0', 9, 0,
      15             :   /* 15 */ 'm', 'f', 'h', 'g', 'c', '0', 9, 0,
      16             :   /* 23 */ 'm', 't', 'h', 'g', 'c', '0', 9, 0,
      17             :   /* 31 */ 'd', 'm', 't', 'g', 'c', '0', 9, 0,
      18             :   /* 39 */ 'm', 'f', 'h', 'c', '0', 9, 0,
      19             :   /* 46 */ 'm', 't', 'h', 'c', '0', 9, 0,
      20             :   /* 53 */ 'd', 'm', 't', 'c', '0', 9, 0,
      21             :   /* 60 */ 'v', 'm', 'm', '0', 9, 0,
      22             :   /* 66 */ 'm', 't', 'm', '0', 9, 0,
      23             :   /* 72 */ 'm', 't', 'p', '0', 9, 0,
      24             :   /* 78 */ 'b', 'b', 'i', 't', '0', 9, 0,
      25             :   /* 85 */ 'l', 'd', 'c', '1', 9, 0,
      26             :   /* 91 */ 's', 'd', 'c', '1', 9, 0,
      27             :   /* 97 */ 'c', 'f', 'c', '1', 9, 0,
      28             :   /* 103 */ 'd', 'm', 'f', 'c', '1', 9, 0,
      29             :   /* 110 */ 'm', 'f', 'h', 'c', '1', 9, 0,
      30             :   /* 117 */ 'm', 't', 'h', 'c', '1', 9, 0,
      31             :   /* 124 */ 'c', 't', 'c', '1', 9, 0,
      32             :   /* 130 */ 'd', 'm', 't', 'c', '1', 9, 0,
      33             :   /* 137 */ 'l', 'w', 'c', '1', 9, 0,
      34             :   /* 143 */ 's', 'w', 'c', '1', 9, 0,
      35             :   /* 149 */ 'l', 'd', 'x', 'c', '1', 9, 0,
      36             :   /* 156 */ 's', 'd', 'x', 'c', '1', 9, 0,
      37             :   /* 163 */ 'l', 'u', 'x', 'c', '1', 9, 0,
      38             :   /* 170 */ 's', 'u', 'x', 'c', '1', 9, 0,
      39             :   /* 177 */ 'l', 'w', 'x', 'c', '1', 9, 0,
      40             :   /* 184 */ 's', 'w', 'x', 'c', '1', 9, 0,
      41             :   /* 191 */ 'm', 't', 'm', '1', 9, 0,
      42             :   /* 197 */ 'm', 't', 'p', '1', 9, 0,
      43             :   /* 203 */ 'b', 'b', 'i', 't', '1', 9, 0,
      44             :   /* 210 */ 'b', 'b', 'i', 't', '0', '3', '2', 9, 0,
      45             :   /* 219 */ 'b', 'b', 'i', 't', '1', '3', '2', 9, 0,
      46             :   /* 228 */ 'd', 's', 'r', 'a', '3', '2', 9, 0,
      47             :   /* 236 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 9, 0,
      48             :   /* 246 */ 'd', 's', 'l', 'l', '3', '2', 9, 0,
      49             :   /* 254 */ 'd', 's', 'r', 'l', '3', '2', 9, 0,
      50             :   /* 262 */ 'l', 'w', 'm', '3', '2', 9, 0,
      51             :   /* 269 */ 's', 'w', 'm', '3', '2', 9, 0,
      52             :   /* 276 */ 'd', 'r', 'o', 't', 'r', '3', '2', 9, 0,
      53             :   /* 285 */ 'c', 'i', 'n', 's', '3', '2', 9, 0,
      54             :   /* 293 */ 'e', 'x', 't', 's', '3', '2', 9, 0,
      55             :   /* 301 */ 'l', 'd', 'c', '2', 9, 0,
      56             :   /* 307 */ 's', 'd', 'c', '2', 9, 0,
      57             :   /* 313 */ 'c', 'f', 'c', '2', 9, 0,
      58             :   /* 319 */ 'd', 'm', 'f', 'c', '2', 9, 0,
      59             :   /* 326 */ 'm', 'f', 'h', 'c', '2', 9, 0,
      60             :   /* 333 */ 'm', 't', 'h', 'c', '2', 9, 0,
      61             :   /* 340 */ 'c', 't', 'c', '2', 9, 0,
      62             :   /* 346 */ 'd', 'm', 't', 'c', '2', 9, 0,
      63             :   /* 353 */ 'l', 'w', 'c', '2', 9, 0,
      64             :   /* 359 */ 's', 'w', 'c', '2', 9, 0,
      65             :   /* 365 */ 'm', 't', 'm', '2', 9, 0,
      66             :   /* 371 */ 'm', 't', 'p', '2', 9, 0,
      67             :   /* 377 */ 'a', 'd', 'd', 'i', 'u', 'r', '2', 9, 0,
      68             :   /* 386 */ 'l', 'd', 'c', '3', 9, 0,
      69             :   /* 392 */ 's', 'd', 'c', '3', 9, 0,
      70             :   /* 398 */ 'l', 'w', 'c', '3', 9, 0,
      71             :   /* 404 */ 's', 'w', 'c', '3', 9, 0,
      72             :   /* 410 */ 'a', 'd', 'd', 'i', 'u', 's', '5', 9, 0,
      73             :   /* 419 */ 's', 'b', '1', '6', 9, 0,
      74             :   /* 425 */ 'b', 'c', '1', '6', 9, 0,
      75             :   /* 431 */ 'j', 'r', 'c', '1', '6', 9, 0,
      76             :   /* 438 */ 'b', 'n', 'e', 'z', 'c', '1', '6', 9, 0,
      77             :   /* 447 */ 'b', 'e', 'q', 'z', 'c', '1', '6', 9, 0,
      78             :   /* 456 */ 'a', 'n', 'd', '1', '6', 9, 0,
      79             :   /* 463 */ 'm', 'o', 'v', 'e', '1', '6', 9, 0,
      80             :   /* 471 */ 's', 'h', '1', '6', 9, 0,
      81             :   /* 477 */ 'a', 'n', 'd', 'i', '1', '6', 9, 0,
      82             :   /* 485 */ 'l', 'i', '1', '6', 9, 0,
      83             :   /* 491 */ 'b', 'r', 'e', 'a', 'k', '1', '6', 9, 0,
      84             :   /* 500 */ 's', 'l', 'l', '1', '6', 9, 0,
      85             :   /* 507 */ 's', 'r', 'l', '1', '6', 9, 0,
      86             :   /* 514 */ 'l', 'w', 'm', '1', '6', 9, 0,
      87             :   /* 521 */ 's', 'w', 'm', '1', '6', 9, 0,
      88             :   /* 528 */ 's', 'd', 'b', 'b', 'p', '1', '6', 9, 0,
      89             :   /* 537 */ 'j', 'r', '1', '6', 9, 0,
      90             :   /* 543 */ 'x', 'o', 'r', '1', '6', 9, 0,
      91             :   /* 550 */ 'j', 'a', 'l', 'r', 's', '1', '6', 9, 0,
      92             :   /* 559 */ 'n', 'o', 't', '1', '6', 9, 0,
      93             :   /* 566 */ 'l', 'b', 'u', '1', '6', 9, 0,
      94             :   /* 573 */ 's', 'u', 'b', 'u', '1', '6', 9, 0,
      95             :   /* 581 */ 'a', 'd', 'd', 'u', '1', '6', 9, 0,
      96             :   /* 589 */ 'l', 'h', 'u', '1', '6', 9, 0,
      97             :   /* 596 */ 'l', 'w', '1', '6', 9, 0,
      98             :   /* 602 */ 's', 'w', '1', '6', 9, 0,
      99             :   /* 608 */ 'b', 'n', 'e', 'z', '1', '6', 9, 0,
     100             :   /* 616 */ 'b', 'e', 'q', 'z', '1', '6', 9, 0,
     101             :   /* 624 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0,
     102             :   /* 640 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0,
     103             :   /* 657 */ 'd', 'l', 'a', 9, 0,
     104             :   /* 662 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0,
     105             :   /* 678 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0,
     106             :   /* 695 */ 'd', 's', 'r', 'a', 9, 0,
     107             :   /* 701 */ 'd', 'l', 's', 'a', 9, 0,
     108             :   /* 707 */ 'c', 'f', 'c', 'm', 's', 'a', 9, 0,
     109             :   /* 715 */ 'c', 't', 'c', 'm', 's', 'a', 9, 0,
     110             :   /* 723 */ 'a', 'd', 'd', '_', 'a', '.', 'b', 9, 0,
     111             :   /* 732 */ 'm', 'i', 'n', '_', 'a', '.', 'b', 9, 0,
     112             :   /* 741 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'b', 9, 0,
     113             :   /* 751 */ 'm', 'a', 'x', '_', 'a', '.', 'b', 9, 0,
     114             :   /* 760 */ 's', 'r', 'a', '.', 'b', 9, 0,
     115             :   /* 767 */ 'n', 'l', 'o', 'c', '.', 'b', 9, 0,
     116             :   /* 775 */ 'n', 'l', 'z', 'c', '.', 'b', 9, 0,
     117             :   /* 783 */ 's', 'l', 'd', '.', 'b', 9, 0,
     118             :   /* 790 */ 'p', 'c', 'k', 'o', 'd', '.', 'b', 9, 0,
     119             :   /* 799 */ 'i', 'l', 'v', 'o', 'd', '.', 'b', 9, 0,
     120             :   /* 808 */ 'i', 'n', 's', 'v', 'e', '.', 'b', 9, 0,
     121             :   /* 817 */ 'v', 's', 'h', 'f', '.', 'b', 9, 0,
     122             :   /* 825 */ 'b', 'n', 'e', 'g', '.', 'b', 9, 0,
     123             :   /* 833 */ 's', 'r', 'a', 'i', '.', 'b', 9, 0,
     124             :   /* 841 */ 's', 'l', 'd', 'i', '.', 'b', 9, 0,
     125             :   /* 849 */ 'a', 'n', 'd', 'i', '.', 'b', 9, 0,
     126             :   /* 857 */ 'b', 'n', 'e', 'g', 'i', '.', 'b', 9, 0,
     127             :   /* 866 */ 'b', 's', 'e', 'l', 'i', '.', 'b', 9, 0,
     128             :   /* 875 */ 's', 'l', 'l', 'i', '.', 'b', 9, 0,
     129             :   /* 883 */ 's', 'r', 'l', 'i', '.', 'b', 9, 0,
     130             :   /* 891 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'b', 9, 0,
     131             :   /* 901 */ 'c', 'e', 'q', 'i', '.', 'b', 9, 0,
     132             :   /* 909 */ 's', 'r', 'a', 'r', 'i', '.', 'b', 9, 0,
     133             :   /* 918 */ 'b', 'c', 'l', 'r', 'i', '.', 'b', 9, 0,
     134             :   /* 927 */ 's', 'r', 'l', 'r', 'i', '.', 'b', 9, 0,
     135             :   /* 936 */ 'n', 'o', 'r', 'i', '.', 'b', 9, 0,
     136             :   /* 944 */ 'x', 'o', 'r', 'i', '.', 'b', 9, 0,
     137             :   /* 952 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'b', 9, 0,
     138             :   /* 962 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'b', 9, 0,
     139             :   /* 972 */ 'b', 's', 'e', 't', 'i', '.', 'b', 9, 0,
     140             :   /* 981 */ 's', 'u', 'b', 'v', 'i', '.', 'b', 9, 0,
     141             :   /* 990 */ 'a', 'd', 'd', 'v', 'i', '.', 'b', 9, 0,
     142             :   /* 999 */ 'b', 'm', 'z', 'i', '.', 'b', 9, 0,
     143             :   /* 1007 */ 'b', 'm', 'n', 'z', 'i', '.', 'b', 9, 0,
     144             :   /* 1016 */ 'f', 'i', 'l', 'l', '.', 'b', 9, 0,
     145             :   /* 1024 */ 's', 'l', 'l', '.', 'b', 9, 0,
     146             :   /* 1031 */ 's', 'r', 'l', '.', 'b', 9, 0,
     147             :   /* 1038 */ 'b', 'i', 'n', 's', 'l', '.', 'b', 9, 0,
     148             :   /* 1047 */ 'i', 'l', 'v', 'l', '.', 'b', 9, 0,
     149             :   /* 1055 */ 'c', 'e', 'q', '.', 'b', 9, 0,
     150             :   /* 1062 */ 's', 'r', 'a', 'r', '.', 'b', 9, 0,
     151             :   /* 1070 */ 'b', 'c', 'l', 'r', '.', 'b', 9, 0,
     152             :   /* 1078 */ 's', 'r', 'l', 'r', '.', 'b', 9, 0,
     153             :   /* 1086 */ 'b', 'i', 'n', 's', 'r', '.', 'b', 9, 0,
     154             :   /* 1095 */ 'i', 'l', 'v', 'r', '.', 'b', 9, 0,
     155             :   /* 1103 */ 'a', 's', 'u', 'b', '_', 's', '.', 'b', 9, 0,
     156             :   /* 1113 */ 'm', 'o', 'd', '_', 's', '.', 'b', 9, 0,
     157             :   /* 1122 */ 'c', 'l', 'e', '_', 's', '.', 'b', 9, 0,
     158             :   /* 1131 */ 'a', 'v', 'e', '_', 's', '.', 'b', 9, 0,
     159             :   /* 1140 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'b', 9, 0,
     160             :   /* 1150 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'b', 9, 0,
     161             :   /* 1160 */ 'c', 'l', 't', 'i', '_', 's', '.', 'b', 9, 0,
     162             :   /* 1170 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'b', 9, 0,
     163             :   /* 1180 */ 'm', 'i', 'n', '_', 's', '.', 'b', 9, 0,
     164             :   /* 1189 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'b', 9, 0,
     165             :   /* 1199 */ 's', 'u', 'b', 's', '_', 's', '.', 'b', 9, 0,
     166             :   /* 1209 */ 'a', 'd', 'd', 's', '_', 's', '.', 'b', 9, 0,
     167             :   /* 1219 */ 's', 'a', 't', '_', 's', '.', 'b', 9, 0,
     168             :   /* 1228 */ 'c', 'l', 't', '_', 's', '.', 'b', 9, 0,
     169             :   /* 1237 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'b', 9, 0,
     170             :   /* 1249 */ 'd', 'i', 'v', '_', 's', '.', 'b', 9, 0,
     171             :   /* 1258 */ 'm', 'a', 'x', '_', 's', '.', 'b', 9, 0,
     172             :   /* 1267 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'b', 9, 0,
     173             :   /* 1277 */ 's', 'p', 'l', 'a', 't', '.', 'b', 9, 0,
     174             :   /* 1286 */ 'b', 's', 'e', 't', '.', 'b', 9, 0,
     175             :   /* 1294 */ 'p', 'c', 'n', 't', '.', 'b', 9, 0,
     176             :   /* 1302 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'b', 9, 0,
     177             :   /* 1312 */ 's', 't', '.', 'b', 9, 0,
     178             :   /* 1318 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'b', 9, 0,
     179             :   /* 1328 */ 'm', 'o', 'd', '_', 'u', '.', 'b', 9, 0,
     180             :   /* 1337 */ 'c', 'l', 'e', '_', 'u', '.', 'b', 9, 0,
     181             :   /* 1346 */ 'a', 'v', 'e', '_', 'u', '.', 'b', 9, 0,
     182             :   /* 1355 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'b', 9, 0,
     183             :   /* 1365 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'b', 9, 0,
     184             :   /* 1375 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'b', 9, 0,
     185             :   /* 1385 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'b', 9, 0,
     186             :   /* 1395 */ 'm', 'i', 'n', '_', 'u', '.', 'b', 9, 0,
     187             :   /* 1404 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'b', 9, 0,
     188             :   /* 1414 */ 's', 'u', 'b', 's', '_', 'u', '.', 'b', 9, 0,
     189             :   /* 1424 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'b', 9, 0,
     190             :   /* 1434 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'b', 9, 0,
     191             :   /* 1446 */ 's', 'a', 't', '_', 'u', '.', 'b', 9, 0,
     192             :   /* 1455 */ 'c', 'l', 't', '_', 'u', '.', 'b', 9, 0,
     193             :   /* 1464 */ 'd', 'i', 'v', '_', 'u', '.', 'b', 9, 0,
     194             :   /* 1473 */ 'm', 'a', 'x', '_', 'u', '.', 'b', 9, 0,
     195             :   /* 1482 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'b', 9, 0,
     196             :   /* 1492 */ 'm', 's', 'u', 'b', 'v', '.', 'b', 9, 0,
     197             :   /* 1501 */ 'm', 'a', 'd', 'd', 'v', '.', 'b', 9, 0,
     198             :   /* 1510 */ 'p', 'c', 'k', 'e', 'v', '.', 'b', 9, 0,
     199             :   /* 1519 */ 'i', 'l', 'v', 'e', 'v', '.', 'b', 9, 0,
     200             :   /* 1528 */ 'm', 'u', 'l', 'v', '.', 'b', 9, 0,
     201             :   /* 1536 */ 'b', 'z', '.', 'b', 9, 0,
     202             :   /* 1542 */ 'b', 'n', 'z', '.', 'b', 9, 0,
     203             :   /* 1549 */ 'c', 'r', 'c', '3', '2', 'b', 9, 0,
     204             :   /* 1557 */ 'c', 'r', 'c', '3', '2', 'c', 'b', 9, 0,
     205             :   /* 1566 */ 's', 'e', 'b', 9, 0,
     206             :   /* 1571 */ 'j', 'a', 'l', 'r', 'c', '.', 'h', 'b', 9, 0,
     207             :   /* 1581 */ 'j', 'r', '.', 'h', 'b', 9, 0,
     208             :   /* 1588 */ 'j', 'a', 'l', 'r', '.', 'h', 'b', 9, 0,
     209             :   /* 1597 */ 'l', 'b', 9, 0,
     210             :   /* 1601 */ 's', 'h', 'r', 'a', '.', 'q', 'b', 9, 0,
     211             :   /* 1610 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     212             :   /* 1624 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     213             :   /* 1637 */ 'c', 'm', 'p', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     214             :   /* 1649 */ 's', 'u', 'b', 'u', 'h', '.', 'q', 'b', 9, 0,
     215             :   /* 1659 */ 'a', 'd', 'd', 'u', 'h', '.', 'q', 'b', 9, 0,
     216             :   /* 1669 */ 'p', 'i', 'c', 'k', '.', 'q', 'b', 9, 0,
     217             :   /* 1678 */ 's', 'h', 'l', 'l', '.', 'q', 'b', 9, 0,
     218             :   /* 1687 */ 'r', 'e', 'p', 'l', '.', 'q', 'b', 9, 0,
     219             :   /* 1696 */ 's', 'h', 'r', 'l', '.', 'q', 'b', 9, 0,
     220             :   /* 1705 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     221             :   /* 1719 */ 'c', 'm', 'p', 'g', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     222             :   /* 1732 */ 'c', 'm', 'p', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     223             :   /* 1744 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'q', 'b', 9, 0,
     224             :   /* 1755 */ 's', 'u', 'b', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0,
     225             :   /* 1767 */ 'a', 'd', 'd', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0,
     226             :   /* 1779 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'q', 'b', 9, 0,
     227             :   /* 1791 */ 'a', 'b', 's', 'q', '_', 's', '.', 'q', 'b', 9, 0,
     228             :   /* 1802 */ 's', 'u', 'b', 'u', '_', 's', '.', 'q', 'b', 9, 0,
     229             :   /* 1813 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'q', 'b', 9, 0,
     230             :   /* 1824 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     231             :   /* 1838 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     232             :   /* 1851 */ 'c', 'm', 'p', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     233             :   /* 1863 */ 's', 'u', 'b', 'u', '.', 'q', 'b', 9, 0,
     234             :   /* 1872 */ 'a', 'd', 'd', 'u', '.', 'q', 'b', 9, 0,
     235             :   /* 1881 */ 's', 'h', 'r', 'a', 'v', '.', 'q', 'b', 9, 0,
     236             :   /* 1891 */ 's', 'h', 'l', 'l', 'v', '.', 'q', 'b', 9, 0,
     237             :   /* 1901 */ 'r', 'e', 'p', 'l', 'v', '.', 'q', 'b', 9, 0,
     238             :   /* 1911 */ 's', 'h', 'r', 'l', 'v', '.', 'q', 'b', 9, 0,
     239             :   /* 1921 */ 'r', 'a', 'd', 'd', 'u', '.', 'w', '.', 'q', 'b', 9, 0,
     240             :   /* 1933 */ 's', 'b', 9, 0,
     241             :   /* 1937 */ 'm', 'o', 'd', 's', 'u', 'b', 9, 0,
     242             :   /* 1945 */ 'm', 's', 'u', 'b', 9, 0,
     243             :   /* 1951 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 'c', 9, 0,
     244             :   /* 1962 */ 'b', 'c', 9, 0,
     245             :   /* 1966 */ 'b', 'g', 'e', 'c', 9, 0,
     246             :   /* 1972 */ 'b', 'n', 'e', 'c', 9, 0,
     247             :   /* 1978 */ 'j', 'i', 'c', 9, 0,
     248             :   /* 1983 */ 'b', 'a', 'l', 'c', 9, 0,
     249             :   /* 1989 */ 'j', 'i', 'a', 'l', 'c', 9, 0,
     250             :   /* 1996 */ 'b', 'g', 'e', 'z', 'a', 'l', 'c', 9, 0,
     251             :   /* 2005 */ 'b', 'l', 'e', 'z', 'a', 'l', 'c', 9, 0,
     252             :   /* 2014 */ 'b', 'n', 'e', 'z', 'a', 'l', 'c', 9, 0,
     253             :   /* 2023 */ 'b', 'e', 'q', 'z', 'a', 'l', 'c', 9, 0,
     254             :   /* 2032 */ 'b', 'g', 't', 'z', 'a', 'l', 'c', 9, 0,
     255             :   /* 2041 */ 'b', 'l', 't', 'z', 'a', 'l', 'c', 9, 0,
     256             :   /* 2050 */ 's', 'y', 'n', 'c', 9, 0,
     257             :   /* 2056 */ 'l', 'd', 'p', 'c', 9, 0,
     258             :   /* 2062 */ 'a', 'u', 'i', 'p', 'c', 9, 0,
     259             :   /* 2069 */ 'a', 'l', 'u', 'i', 'p', 'c', 9, 0,
     260             :   /* 2077 */ 'a', 'd', 'd', 'i', 'u', 'p', 'c', 9, 0,
     261             :   /* 2086 */ 'l', 'w', 'u', 'p', 'c', 9, 0,
     262             :   /* 2093 */ 'l', 'w', 'p', 'c', 9, 0,
     263             :   /* 2099 */ 'b', 'e', 'q', 'c', 9, 0,
     264             :   /* 2105 */ 'j', 'r', 'c', 9, 0,
     265             :   /* 2110 */ 'j', 'a', 'l', 'r', 'c', 9, 0,
     266             :   /* 2117 */ 'a', 'd', 'd', 's', 'c', 9, 0,
     267             :   /* 2124 */ 'b', 'l', 't', 'c', 9, 0,
     268             :   /* 2130 */ 'b', 'g', 'e', 'u', 'c', 9, 0,
     269             :   /* 2137 */ 'b', 'l', 't', 'u', 'c', 9, 0,
     270             :   /* 2144 */ 'b', 'n', 'v', 'c', 9, 0,
     271             :   /* 2150 */ 'b', 'o', 'v', 'c', 9, 0,
     272             :   /* 2156 */ 'a', 'd', 'd', 'w', 'c', 9, 0,
     273             :   /* 2163 */ 'b', 'g', 'e', 'z', 'c', 9, 0,
     274             :   /* 2170 */ 'b', 'l', 'e', 'z', 'c', 9, 0,
     275             :   /* 2177 */ 'b', 'c', '1', 'n', 'e', 'z', 'c', 9, 0,
     276             :   /* 2186 */ 'b', 'c', '2', 'n', 'e', 'z', 'c', 9, 0,
     277             :   /* 2195 */ 'b', 'n', 'e', 'z', 'c', 9, 0,
     278             :   /* 2202 */ 'b', 'c', '1', 'e', 'q', 'z', 'c', 9, 0,
     279             :   /* 2211 */ 'b', 'c', '2', 'e', 'q', 'z', 'c', 9, 0,
     280             :   /* 2220 */ 'b', 'e', 'q', 'z', 'c', 9, 0,
     281             :   /* 2227 */ 'b', 'g', 't', 'z', 'c', 9, 0,
     282             :   /* 2234 */ 'b', 'l', 't', 'z', 'c', 9, 0,
     283             :   /* 2241 */ 'f', 'l', 'o', 'g', '2', '.', 'd', 9, 0,
     284             :   /* 2250 */ 'f', 'e', 'x', 'p', '2', '.', 'd', 9, 0,
     285             :   /* 2259 */ 'a', 'd', 'd', '_', 'a', '.', 'd', 9, 0,
     286             :   /* 2268 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'd', 9, 0,
     287             :   /* 2278 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'd', 9, 0,
     288             :   /* 2288 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'd', 9, 0,
     289             :   /* 2298 */ 'm', 'i', 'n', 'a', '.', 'd', 9, 0,
     290             :   /* 2306 */ 's', 'r', 'a', '.', 'd', 9, 0,
     291             :   /* 2313 */ 'm', 'a', 'x', 'a', '.', 'd', 9, 0,
     292             :   /* 2321 */ 'f', 's', 'u', 'b', '.', 'd', 9, 0,
     293             :   /* 2329 */ 'f', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
     294             :   /* 2338 */ 'n', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
     295             :   /* 2347 */ 'n', 'l', 'o', 'c', '.', 'd', 9, 0,
     296             :   /* 2355 */ 'n', 'l', 'z', 'c', '.', 'd', 9, 0,
     297             :   /* 2363 */ 'f', 'a', 'd', 'd', '.', 'd', 9, 0,
     298             :   /* 2371 */ 'f', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
     299             :   /* 2380 */ 'n', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
     300             :   /* 2389 */ 's', 'l', 'd', '.', 'd', 9, 0,
     301             :   /* 2396 */ 'p', 'c', 'k', 'o', 'd', '.', 'd', 9, 0,
     302             :   /* 2405 */ 'i', 'l', 'v', 'o', 'd', '.', 'd', 9, 0,
     303             :   /* 2414 */ 'c', '.', 'n', 'g', 'e', '.', 'd', 9, 0,
     304             :   /* 2423 */ 'c', '.', 'l', 'e', '.', 'd', 9, 0,
     305             :   /* 2431 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'd', 9, 0,
     306             :   /* 2441 */ 'f', 'c', 'l', 'e', '.', 'd', 9, 0,
     307             :   /* 2449 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 'd', 9, 0,
     308             :   /* 2459 */ 'c', '.', 'o', 'l', 'e', '.', 'd', 9, 0,
     309             :   /* 2468 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 'd', 9, 0,
     310             :   /* 2479 */ 'f', 's', 'l', 'e', '.', 'd', 9, 0,
     311             :   /* 2487 */ 'c', '.', 'u', 'l', 'e', '.', 'd', 9, 0,
     312             :   /* 2496 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 'd', 9, 0,
     313             :   /* 2507 */ 'f', 'c', 'u', 'l', 'e', '.', 'd', 9, 0,
     314             :   /* 2516 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 'd', 9, 0,
     315             :   /* 2528 */ 'f', 's', 'u', 'l', 'e', '.', 'd', 9, 0,
     316             :   /* 2537 */ 'f', 'c', 'n', 'e', '.', 'd', 9, 0,
     317             :   /* 2545 */ 'f', 's', 'n', 'e', '.', 'd', 9, 0,
     318             :   /* 2553 */ 'f', 'c', 'u', 'n', 'e', '.', 'd', 9, 0,
     319             :   /* 2562 */ 'f', 's', 'u', 'n', 'e', '.', 'd', 9, 0,
     320             :   /* 2571 */ 'i', 'n', 's', 'v', 'e', '.', 'd', 9, 0,
     321             :   /* 2580 */ 'c', '.', 'f', '.', 'd', 9, 0,
     322             :   /* 2587 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 'd', 9, 0,
     323             :   /* 2597 */ 'f', 'c', 'a', 'f', '.', 'd', 9, 0,
     324             :   /* 2605 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 'd', 9, 0,
     325             :   /* 2616 */ 'f', 's', 'a', 'f', '.', 'd', 9, 0,
     326             :   /* 2624 */ 'm', 's', 'u', 'b', 'f', '.', 'd', 9, 0,
     327             :   /* 2633 */ 'm', 'a', 'd', 'd', 'f', '.', 'd', 9, 0,
     328             :   /* 2642 */ 'v', 's', 'h', 'f', '.', 'd', 9, 0,
     329             :   /* 2650 */ 'c', '.', 's', 'f', '.', 'd', 9, 0,
     330             :   /* 2658 */ 'm', 'o', 'v', 'f', '.', 'd', 9, 0,
     331             :   /* 2666 */ 'b', 'n', 'e', 'g', '.', 'd', 9, 0,
     332             :   /* 2674 */ 's', 'r', 'a', 'i', '.', 'd', 9, 0,
     333             :   /* 2682 */ 's', 'l', 'd', 'i', '.', 'd', 9, 0,
     334             :   /* 2690 */ 'b', 'n', 'e', 'g', 'i', '.', 'd', 9, 0,
     335             :   /* 2699 */ 's', 'l', 'l', 'i', '.', 'd', 9, 0,
     336             :   /* 2707 */ 's', 'r', 'l', 'i', '.', 'd', 9, 0,
     337             :   /* 2715 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'd', 9, 0,
     338             :   /* 2725 */ 'c', 'e', 'q', 'i', '.', 'd', 9, 0,
     339             :   /* 2733 */ 's', 'r', 'a', 'r', 'i', '.', 'd', 9, 0,
     340             :   /* 2742 */ 'b', 'c', 'l', 'r', 'i', '.', 'd', 9, 0,
     341             :   /* 2751 */ 's', 'r', 'l', 'r', 'i', '.', 'd', 9, 0,
     342             :   /* 2760 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'd', 9, 0,
     343             :   /* 2770 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'd', 9, 0,
     344             :   /* 2780 */ 'b', 's', 'e', 't', 'i', '.', 'd', 9, 0,
     345             :   /* 2789 */ 's', 'u', 'b', 'v', 'i', '.', 'd', 9, 0,
     346             :   /* 2798 */ 'a', 'd', 'd', 'v', 'i', '.', 'd', 9, 0,
     347             :   /* 2807 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 'd', 9, 0,
     348             :   /* 2818 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 'd', 9, 0,
     349             :   /* 2829 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 'd', 9, 0,
     350             :   /* 2839 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 'd', 9, 0,
     351             :   /* 2850 */ 'c', 'v', 't', '.', 'l', '.', 'd', 9, 0,
     352             :   /* 2859 */ 's', 'e', 'l', '.', 'd', 9, 0,
     353             :   /* 2866 */ 'c', '.', 'n', 'g', 'l', '.', 'd', 9, 0,
     354             :   /* 2875 */ 'f', 'i', 'l', 'l', '.', 'd', 9, 0,
     355             :   /* 2883 */ 's', 'l', 'l', '.', 'd', 9, 0,
     356             :   /* 2890 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'd', 9, 0,
     357             :   /* 2900 */ 'f', 'f', 'q', 'l', '.', 'd', 9, 0,
     358             :   /* 2908 */ 's', 'r', 'l', '.', 'd', 9, 0,
     359             :   /* 2915 */ 'b', 'i', 'n', 's', 'l', '.', 'd', 9, 0,
     360             :   /* 2924 */ 'f', 'm', 'u', 'l', '.', 'd', 9, 0,
     361             :   /* 2932 */ 'i', 'l', 'v', 'l', '.', 'd', 9, 0,
     362             :   /* 2940 */ 'f', 'm', 'i', 'n', '.', 'd', 9, 0,
     363             :   /* 2948 */ 'c', '.', 'u', 'n', '.', 'd', 9, 0,
     364             :   /* 2956 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 'd', 9, 0,
     365             :   /* 2966 */ 'f', 'c', 'u', 'n', '.', 'd', 9, 0,
     366             :   /* 2974 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 'd', 9, 0,
     367             :   /* 2985 */ 'f', 's', 'u', 'n', '.', 'd', 9, 0,
     368             :   /* 2993 */ 'm', 'o', 'v', 'n', '.', 'd', 9, 0,
     369             :   /* 3001 */ 'f', 'r', 'c', 'p', '.', 'd', 9, 0,
     370             :   /* 3009 */ 'r', 'e', 'c', 'i', 'p', '.', 'd', 9, 0,
     371             :   /* 3018 */ 'c', '.', 'e', 'q', '.', 'd', 9, 0,
     372             :   /* 3026 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'd', 9, 0,
     373             :   /* 3036 */ 'f', 'c', 'e', 'q', '.', 'd', 9, 0,
     374             :   /* 3044 */ 'c', '.', 's', 'e', 'q', '.', 'd', 9, 0,
     375             :   /* 3053 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 'd', 9, 0,
     376             :   /* 3064 */ 'f', 's', 'e', 'q', '.', 'd', 9, 0,
     377             :   /* 3072 */ 'c', '.', 'u', 'e', 'q', '.', 'd', 9, 0,
     378             :   /* 3081 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 'd', 9, 0,
     379             :   /* 3092 */ 'f', 'c', 'u', 'e', 'q', '.', 'd', 9, 0,
     380             :   /* 3101 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 'd', 9, 0,
     381             :   /* 3113 */ 'f', 's', 'u', 'e', 'q', '.', 'd', 9, 0,
     382             :   /* 3122 */ 's', 'r', 'a', 'r', '.', 'd', 9, 0,
     383             :   /* 3130 */ 'b', 'c', 'l', 'r', '.', 'd', 9, 0,
     384             :   /* 3138 */ 's', 'r', 'l', 'r', '.', 'd', 9, 0,
     385             :   /* 3146 */ 'f', 'c', 'o', 'r', '.', 'd', 9, 0,
     386             :   /* 3154 */ 'f', 's', 'o', 'r', '.', 'd', 9, 0,
     387             :   /* 3162 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'd', 9, 0,
     388             :   /* 3172 */ 'f', 'f', 'q', 'r', '.', 'd', 9, 0,
     389             :   /* 3180 */ 'b', 'i', 'n', 's', 'r', '.', 'd', 9, 0,
     390             :   /* 3189 */ 'i', 'l', 'v', 'r', '.', 'd', 9, 0,
     391             :   /* 3197 */ 'c', 'v', 't', '.', 's', '.', 'd', 9, 0,
     392             :   /* 3206 */ 'a', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     393             :   /* 3216 */ 'h', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     394             :   /* 3226 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     395             :   /* 3237 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'd', 9, 0,
     396             :   /* 3249 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0,
     397             :   /* 3259 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0,
     398             :   /* 3270 */ 'm', 'o', 'd', '_', 's', '.', 'd', 9, 0,
     399             :   /* 3279 */ 'c', 'l', 'e', '_', 's', '.', 'd', 9, 0,
     400             :   /* 3288 */ 'a', 'v', 'e', '_', 's', '.', 'd', 9, 0,
     401             :   /* 3297 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'd', 9, 0,
     402             :   /* 3307 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'd', 9, 0,
     403             :   /* 3317 */ 'c', 'l', 't', 'i', '_', 's', '.', 'd', 9, 0,
     404             :   /* 3327 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'd', 9, 0,
     405             :   /* 3337 */ 'm', 'i', 'n', '_', 's', '.', 'd', 9, 0,
     406             :   /* 3346 */ 'd', 'o', 't', 'p', '_', 's', '.', 'd', 9, 0,
     407             :   /* 3356 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'd', 9, 0,
     408             :   /* 3366 */ 's', 'u', 'b', 's', '_', 's', '.', 'd', 9, 0,
     409             :   /* 3376 */ 'a', 'd', 'd', 's', '_', 's', '.', 'd', 9, 0,
     410             :   /* 3386 */ 's', 'a', 't', '_', 's', '.', 'd', 9, 0,
     411             :   /* 3395 */ 'c', 'l', 't', '_', 's', '.', 'd', 9, 0,
     412             :   /* 3404 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0,
     413             :   /* 3415 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0,
     414             :   /* 3426 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'd', 9, 0,
     415             :   /* 3438 */ 'd', 'i', 'v', '_', 's', '.', 'd', 9, 0,
     416             :   /* 3447 */ 'm', 'a', 'x', '_', 's', '.', 'd', 9, 0,
     417             :   /* 3456 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'd', 9, 0,
     418             :   /* 3466 */ 'a', 'b', 's', '.', 'd', 9, 0,
     419             :   /* 3473 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'd', 9, 0,
     420             :   /* 3483 */ 's', 'p', 'l', 'a', 't', '.', 'd', 9, 0,
     421             :   /* 3492 */ 'b', 's', 'e', 't', '.', 'd', 9, 0,
     422             :   /* 3500 */ 'c', '.', 'n', 'g', 't', '.', 'd', 9, 0,
     423             :   /* 3509 */ 'c', '.', 'l', 't', '.', 'd', 9, 0,
     424             :   /* 3517 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'd', 9, 0,
     425             :   /* 3527 */ 'f', 'c', 'l', 't', '.', 'd', 9, 0,
     426             :   /* 3535 */ 'c', '.', 'o', 'l', 't', '.', 'd', 9, 0,
     427             :   /* 3544 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 'd', 9, 0,
     428             :   /* 3555 */ 'f', 's', 'l', 't', '.', 'd', 9, 0,
     429             :   /* 3563 */ 'c', '.', 'u', 'l', 't', '.', 'd', 9, 0,
     430             :   /* 3572 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 'd', 9, 0,
     431             :   /* 3583 */ 'f', 'c', 'u', 'l', 't', '.', 'd', 9, 0,
     432             :   /* 3592 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 'd', 9, 0,
     433             :   /* 3604 */ 'f', 's', 'u', 'l', 't', '.', 'd', 9, 0,
     434             :   /* 3613 */ 'p', 'c', 'n', 't', '.', 'd', 9, 0,
     435             :   /* 3621 */ 'f', 'r', 'i', 'n', 't', '.', 'd', 9, 0,
     436             :   /* 3630 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'd', 9, 0,
     437             :   /* 3640 */ 'f', 's', 'q', 'r', 't', '.', 'd', 9, 0,
     438             :   /* 3649 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'd', 9, 0,
     439             :   /* 3659 */ 's', 't', '.', 'd', 9, 0,
     440             :   /* 3665 */ 'm', 'o', 'v', 't', '.', 'd', 9, 0,
     441             :   /* 3673 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     442             :   /* 3683 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     443             :   /* 3693 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     444             :   /* 3704 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'd', 9, 0,
     445             :   /* 3716 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0,
     446             :   /* 3726 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0,
     447             :   /* 3737 */ 'm', 'o', 'd', '_', 'u', '.', 'd', 9, 0,
     448             :   /* 3746 */ 'c', 'l', 'e', '_', 'u', '.', 'd', 9, 0,
     449             :   /* 3755 */ 'a', 'v', 'e', '_', 'u', '.', 'd', 9, 0,
     450             :   /* 3764 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'd', 9, 0,
     451             :   /* 3774 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'd', 9, 0,
     452             :   /* 3784 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'd', 9, 0,
     453             :   /* 3794 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'd', 9, 0,
     454             :   /* 3804 */ 'm', 'i', 'n', '_', 'u', '.', 'd', 9, 0,
     455             :   /* 3813 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'd', 9, 0,
     456             :   /* 3823 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'd', 9, 0,
     457             :   /* 3833 */ 's', 'u', 'b', 's', '_', 'u', '.', 'd', 9, 0,
     458             :   /* 3843 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'd', 9, 0,
     459             :   /* 3853 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'd', 9, 0,
     460             :   /* 3865 */ 's', 'a', 't', '_', 'u', '.', 'd', 9, 0,
     461             :   /* 3874 */ 'c', 'l', 't', '_', 'u', '.', 'd', 9, 0,
     462             :   /* 3883 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0,
     463             :   /* 3894 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0,
     464             :   /* 3905 */ 'd', 'i', 'v', '_', 'u', '.', 'd', 9, 0,
     465             :   /* 3914 */ 'm', 'a', 'x', '_', 'u', '.', 'd', 9, 0,
     466             :   /* 3923 */ 'm', 's', 'u', 'b', 'v', '.', 'd', 9, 0,
     467             :   /* 3932 */ 'm', 'a', 'd', 'd', 'v', '.', 'd', 9, 0,
     468             :   /* 3941 */ 'p', 'c', 'k', 'e', 'v', '.', 'd', 9, 0,
     469             :   /* 3950 */ 'i', 'l', 'v', 'e', 'v', '.', 'd', 9, 0,
     470             :   /* 3959 */ 'f', 'd', 'i', 'v', '.', 'd', 9, 0,
     471             :   /* 3967 */ 'm', 'u', 'l', 'v', '.', 'd', 9, 0,
     472             :   /* 3975 */ 'm', 'o', 'v', '.', 'd', 9, 0,
     473             :   /* 3982 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 'd', 9, 0,
     474             :   /* 3993 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 'd', 9, 0,
     475             :   /* 4004 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 'd', 9, 0,
     476             :   /* 4014 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 'd', 9, 0,
     477             :   /* 4025 */ 'c', 'v', 't', '.', 'w', '.', 'd', 9, 0,
     478             :   /* 4034 */ 'f', 'm', 'a', 'x', '.', 'd', 9, 0,
     479             :   /* 4042 */ 'b', 'z', '.', 'd', 9, 0,
     480             :   /* 4048 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 'd', 9, 0,
     481             :   /* 4058 */ 'b', 'n', 'z', '.', 'd', 9, 0,
     482             :   /* 4065 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 'd', 9, 0,
     483             :   /* 4075 */ 'm', 'o', 'v', 'z', '.', 'd', 9, 0,
     484             :   /* 4083 */ 'c', 'r', 'c', '3', '2', 'd', 9, 0,
     485             :   /* 4091 */ 'c', 'r', 'c', '3', '2', 'c', 'd', 9, 0,
     486             :   /* 4100 */ 's', 'c', 'd', 9, 0,
     487             :   /* 4105 */ 'd', 'a', 'd', 'd', 9, 0,
     488             :   /* 4111 */ 'm', 'a', 'd', 'd', 9, 0,
     489             :   /* 4117 */ 'd', 's', 'h', 'd', 9, 0,
     490             :   /* 4123 */ 'y', 'i', 'e', 'l', 'd', 9, 0,
     491             :   /* 4130 */ 'l', 'l', 'd', 9, 0,
     492             :   /* 4135 */ 'a', 'n', 'd', 9, 0,
     493             :   /* 4140 */ 'p', 'r', 'e', 'p', 'e', 'n', 'd', 9, 0,
     494             :   /* 4149 */ 'a', 'p', 'p', 'e', 'n', 'd', 9, 0,
     495             :   /* 4157 */ 'd', 'm', 'o', 'd', 9, 0,
     496             :   /* 4163 */ 's', 'd', 9, 0,
     497             :   /* 4167 */ 'l', 'b', 'e', 9, 0,
     498             :   /* 4172 */ 's', 'b', 'e', 9, 0,
     499             :   /* 4177 */ 's', 'c', 'e', 9, 0,
     500             :   /* 4182 */ 'c', 'a', 'c', 'h', 'e', 'e', 9, 0,
     501             :   /* 4190 */ 'p', 'r', 'e', 'f', 'e', 9, 0,
     502             :   /* 4197 */ 'b', 'g', 'e', 9, 0,
     503             :   /* 4202 */ 't', 'g', 'e', 9, 0,
     504             :   /* 4207 */ 'c', 'a', 'c', 'h', 'e', 9, 0,
     505             :   /* 4214 */ 'l', 'h', 'e', 9, 0,
     506             :   /* 4219 */ 's', 'h', 'e', 9, 0,
     507             :   /* 4224 */ 'b', 'l', 'e', 9, 0,
     508             :   /* 4229 */ 'l', 'l', 'e', 9, 0,
     509             :   /* 4234 */ 'l', 'w', 'l', 'e', 9, 0,
     510             :   /* 4240 */ 's', 'w', 'l', 'e', 9, 0,
     511             :   /* 4246 */ 'b', 'n', 'e', 9, 0,
     512             :   /* 4251 */ 's', 'n', 'e', 9, 0,
     513             :   /* 4256 */ 't', 'n', 'e', 9, 0,
     514             :   /* 4261 */ 'd', 'v', 'p', 'e', 9, 0,
     515             :   /* 4267 */ 'e', 'v', 'p', 'e', 9, 0,
     516             :   /* 4273 */ 'l', 'w', 'r', 'e', 9, 0,
     517             :   /* 4279 */ 's', 'w', 'r', 'e', 9, 0,
     518             :   /* 4285 */ 'l', 'b', 'u', 'e', 9, 0,
     519             :   /* 4291 */ 'l', 'h', 'u', 'e', 9, 0,
     520             :   /* 4297 */ 'm', 'o', 'v', 'e', 9, 0,
     521             :   /* 4303 */ 'l', 'w', 'e', 9, 0,
     522             :   /* 4308 */ 's', 'w', 'e', 9, 0,
     523             :   /* 4313 */ 'b', 'c', '1', 'f', 9, 0,
     524             :   /* 4319 */ 'p', 'r', 'e', 'f', 9, 0,
     525             :   /* 4325 */ 'm', 'o', 'v', 'f', 9, 0,
     526             :   /* 4331 */ 'n', 'e', 'g', 9, 0,
     527             :   /* 4336 */ 'a', 'd', 'd', '_', 'a', '.', 'h', 9, 0,
     528             :   /* 4345 */ 'm', 'i', 'n', '_', 'a', '.', 'h', 9, 0,
     529             :   /* 4354 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'h', 9, 0,
     530             :   /* 4364 */ 'm', 'a', 'x', '_', 'a', '.', 'h', 9, 0,
     531             :   /* 4373 */ 's', 'r', 'a', '.', 'h', 9, 0,
     532             :   /* 4380 */ 'n', 'l', 'o', 'c', '.', 'h', 9, 0,
     533             :   /* 4388 */ 'n', 'l', 'z', 'c', '.', 'h', 9, 0,
     534             :   /* 4396 */ 's', 'l', 'd', '.', 'h', 9, 0,
     535             :   /* 4403 */ 'p', 'c', 'k', 'o', 'd', '.', 'h', 9, 0,
     536             :   /* 4412 */ 'i', 'l', 'v', 'o', 'd', '.', 'h', 9, 0,
     537             :   /* 4421 */ 'i', 'n', 's', 'v', 'e', '.', 'h', 9, 0,
     538             :   /* 4430 */ 'v', 's', 'h', 'f', '.', 'h', 9, 0,
     539             :   /* 4438 */ 'b', 'n', 'e', 'g', '.', 'h', 9, 0,
     540             :   /* 4446 */ 's', 'r', 'a', 'i', '.', 'h', 9, 0,
     541             :   /* 4454 */ 's', 'l', 'd', 'i', '.', 'h', 9, 0,
     542             :   /* 4462 */ 'b', 'n', 'e', 'g', 'i', '.', 'h', 9, 0,
     543             :   /* 4471 */ 's', 'l', 'l', 'i', '.', 'h', 9, 0,
     544             :   /* 4479 */ 's', 'r', 'l', 'i', '.', 'h', 9, 0,
     545             :   /* 4487 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'h', 9, 0,
     546             :   /* 4497 */ 'c', 'e', 'q', 'i', '.', 'h', 9, 0,
     547             :   /* 4505 */ 's', 'r', 'a', 'r', 'i', '.', 'h', 9, 0,
     548             :   /* 4514 */ 'b', 'c', 'l', 'r', 'i', '.', 'h', 9, 0,
     549             :   /* 4523 */ 's', 'r', 'l', 'r', 'i', '.', 'h', 9, 0,
     550             :   /* 4532 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'h', 9, 0,
     551             :   /* 4542 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'h', 9, 0,
     552             :   /* 4552 */ 'b', 's', 'e', 't', 'i', '.', 'h', 9, 0,
     553             :   /* 4561 */ 's', 'u', 'b', 'v', 'i', '.', 'h', 9, 0,
     554             :   /* 4570 */ 'a', 'd', 'd', 'v', 'i', '.', 'h', 9, 0,
     555             :   /* 4579 */ 'f', 'i', 'l', 'l', '.', 'h', 9, 0,
     556             :   /* 4587 */ 's', 'l', 'l', '.', 'h', 9, 0,
     557             :   /* 4594 */ 's', 'r', 'l', '.', 'h', 9, 0,
     558             :   /* 4601 */ 'b', 'i', 'n', 's', 'l', '.', 'h', 9, 0,
     559             :   /* 4610 */ 'i', 'l', 'v', 'l', '.', 'h', 9, 0,
     560             :   /* 4618 */ 'f', 'e', 'x', 'd', 'o', '.', 'h', 9, 0,
     561             :   /* 4627 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'h', 9, 0,
     562             :   /* 4637 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'h', 9, 0,
     563             :   /* 4647 */ 'm', 'u', 'l', '_', 'q', '.', 'h', 9, 0,
     564             :   /* 4656 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'h', 9, 0,
     565             :   /* 4667 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'h', 9, 0,
     566             :   /* 4678 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'h', 9, 0,
     567             :   /* 4688 */ 'c', 'e', 'q', '.', 'h', 9, 0,
     568             :   /* 4695 */ 'f', 't', 'q', '.', 'h', 9, 0,
     569             :   /* 4702 */ 's', 'r', 'a', 'r', '.', 'h', 9, 0,
     570             :   /* 4710 */ 'b', 'c', 'l', 'r', '.', 'h', 9, 0,
     571             :   /* 4718 */ 's', 'r', 'l', 'r', '.', 'h', 9, 0,
     572             :   /* 4726 */ 'b', 'i', 'n', 's', 'r', '.', 'h', 9, 0,
     573             :   /* 4735 */ 'i', 'l', 'v', 'r', '.', 'h', 9, 0,
     574             :   /* 4743 */ 'a', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     575             :   /* 4753 */ 'h', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     576             :   /* 4763 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     577             :   /* 4774 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0,
     578             :   /* 4784 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0,
     579             :   /* 4795 */ 'm', 'o', 'd', '_', 's', '.', 'h', 9, 0,
     580             :   /* 4804 */ 'c', 'l', 'e', '_', 's', '.', 'h', 9, 0,
     581             :   /* 4813 */ 'a', 'v', 'e', '_', 's', '.', 'h', 9, 0,
     582             :   /* 4822 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'h', 9, 0,
     583             :   /* 4832 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'h', 9, 0,
     584             :   /* 4842 */ 'c', 'l', 't', 'i', '_', 's', '.', 'h', 9, 0,
     585             :   /* 4852 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'h', 9, 0,
     586             :   /* 4862 */ 'm', 'i', 'n', '_', 's', '.', 'h', 9, 0,
     587             :   /* 4871 */ 'd', 'o', 't', 'p', '_', 's', '.', 'h', 9, 0,
     588             :   /* 4881 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'h', 9, 0,
     589             :   /* 4891 */ 'e', 'x', 't', 'r', '_', 's', '.', 'h', 9, 0,
     590             :   /* 4901 */ 's', 'u', 'b', 's', '_', 's', '.', 'h', 9, 0,
     591             :   /* 4911 */ 'a', 'd', 'd', 's', '_', 's', '.', 'h', 9, 0,
     592             :   /* 4921 */ 's', 'a', 't', '_', 's', '.', 'h', 9, 0,
     593             :   /* 4930 */ 'c', 'l', 't', '_', 's', '.', 'h', 9, 0,
     594             :   /* 4939 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'h', 9, 0,
     595             :   /* 4951 */ 'd', 'i', 'v', '_', 's', '.', 'h', 9, 0,
     596             :   /* 4960 */ 'e', 'x', 't', 'r', 'v', '_', 's', '.', 'h', 9, 0,
     597             :   /* 4971 */ 'm', 'a', 'x', '_', 's', '.', 'h', 9, 0,
     598             :   /* 4980 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'h', 9, 0,
     599             :   /* 4990 */ 's', 'p', 'l', 'a', 't', '.', 'h', 9, 0,
     600             :   /* 4999 */ 'b', 's', 'e', 't', '.', 'h', 9, 0,
     601             :   /* 5007 */ 'p', 'c', 'n', 't', '.', 'h', 9, 0,
     602             :   /* 5015 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'h', 9, 0,
     603             :   /* 5025 */ 's', 't', '.', 'h', 9, 0,
     604             :   /* 5031 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     605             :   /* 5041 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     606             :   /* 5051 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     607             :   /* 5062 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0,
     608             :   /* 5072 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0,
     609             :   /* 5083 */ 'm', 'o', 'd', '_', 'u', '.', 'h', 9, 0,
     610             :   /* 5092 */ 'c', 'l', 'e', '_', 'u', '.', 'h', 9, 0,
     611             :   /* 5101 */ 'a', 'v', 'e', '_', 'u', '.', 'h', 9, 0,
     612             :   /* 5110 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'h', 9, 0,
     613             :   /* 5120 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'h', 9, 0,
     614             :   /* 5130 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'h', 9, 0,
     615             :   /* 5140 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'h', 9, 0,
     616             :   /* 5150 */ 'm', 'i', 'n', '_', 'u', '.', 'h', 9, 0,
     617             :   /* 5159 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'h', 9, 0,
     618             :   /* 5169 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'h', 9, 0,
     619             :   /* 5179 */ 's', 'u', 'b', 's', '_', 'u', '.', 'h', 9, 0,
     620             :   /* 5189 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'h', 9, 0,
     621             :   /* 5199 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'h', 9, 0,
     622             :   /* 5211 */ 's', 'a', 't', '_', 'u', '.', 'h', 9, 0,
     623             :   /* 5220 */ 'c', 'l', 't', '_', 'u', '.', 'h', 9, 0,
     624             :   /* 5229 */ 'd', 'i', 'v', '_', 'u', '.', 'h', 9, 0,
     625             :   /* 5238 */ 'm', 'a', 'x', '_', 'u', '.', 'h', 9, 0,
     626             :   /* 5247 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'h', 9, 0,
     627             :   /* 5257 */ 'm', 's', 'u', 'b', 'v', '.', 'h', 9, 0,
     628             :   /* 5266 */ 'm', 'a', 'd', 'd', 'v', '.', 'h', 9, 0,
     629             :   /* 5275 */ 'p', 'c', 'k', 'e', 'v', '.', 'h', 9, 0,
     630             :   /* 5284 */ 'i', 'l', 'v', 'e', 'v', '.', 'h', 9, 0,
     631             :   /* 5293 */ 'm', 'u', 'l', 'v', '.', 'h', 9, 0,
     632             :   /* 5301 */ 'b', 'z', '.', 'h', 9, 0,
     633             :   /* 5307 */ 'b', 'n', 'z', '.', 'h', 9, 0,
     634             :   /* 5314 */ 'c', 'r', 'c', '3', '2', 'h', 9, 0,
     635             :   /* 5322 */ 'd', 's', 'b', 'h', 9, 0,
     636             :   /* 5328 */ 'w', 's', 'b', 'h', 9, 0,
     637             :   /* 5334 */ 'c', 'r', 'c', '3', '2', 'c', 'h', 9, 0,
     638             :   /* 5343 */ 's', 'e', 'h', 9, 0,
     639             :   /* 5348 */ 'u', 'l', 'h', 9, 0,
     640             :   /* 5353 */ 's', 'h', 'r', 'a', '.', 'p', 'h', 9, 0,
     641             :   /* 5362 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     642             :   /* 5376 */ 'p', 'r', 'e', 'c', 'r', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     643             :   /* 5389 */ 'p', 'r', 'e', 'c', 'r', 'q', 'u', '_', 's', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     644             :   /* 5406 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'p', 'h', 9, 0,
     645             :   /* 5417 */ 's', 'u', 'b', 'q', 'h', '.', 'p', 'h', 9, 0,
     646             :   /* 5427 */ 'a', 'd', 'd', 'q', 'h', '.', 'p', 'h', 9, 0,
     647             :   /* 5437 */ 'p', 'i', 'c', 'k', '.', 'p', 'h', 9, 0,
     648             :   /* 5446 */ 's', 'h', 'l', 'l', '.', 'p', 'h', 9, 0,
     649             :   /* 5455 */ 'r', 'e', 'p', 'l', '.', 'p', 'h', 9, 0,
     650             :   /* 5464 */ 's', 'h', 'r', 'l', '.', 'p', 'h', 9, 0,
     651             :   /* 5473 */ 'p', 'a', 'c', 'k', 'r', 'l', '.', 'p', 'h', 9, 0,
     652             :   /* 5484 */ 'm', 'u', 'l', '.', 'p', 'h', 9, 0,
     653             :   /* 5492 */ 's', 'u', 'b', 'q', '.', 'p', 'h', 9, 0,
     654             :   /* 5501 */ 'a', 'd', 'd', 'q', '.', 'p', 'h', 9, 0,
     655             :   /* 5510 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'p', 'h', 9, 0,
     656             :   /* 5521 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'p', 'h', 9, 0,
     657             :   /* 5532 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0,
     658             :   /* 5544 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0,
     659             :   /* 5556 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'p', 'h', 9, 0,
     660             :   /* 5568 */ 's', 'h', 'l', 'l', '_', 's', '.', 'p', 'h', 9, 0,
     661             :   /* 5579 */ 'm', 'u', 'l', '_', 's', '.', 'p', 'h', 9, 0,
     662             :   /* 5589 */ 's', 'u', 'b', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     663             :   /* 5600 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     664             :   /* 5611 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     665             :   /* 5622 */ 'a', 'b', 's', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     666             :   /* 5633 */ 's', 'u', 'b', 'u', '_', 's', '.', 'p', 'h', 9, 0,
     667             :   /* 5644 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'p', 'h', 9, 0,
     668             :   /* 5655 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'p', 'h', 9, 0,
     669             :   /* 5667 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'p', 'h', 9, 0,
     670             :   /* 5679 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'p', 'h', 9, 0,
     671             :   /* 5690 */ 's', 'u', 'b', 'u', '.', 'p', 'h', 9, 0,
     672             :   /* 5699 */ 'a', 'd', 'd', 'u', '.', 'p', 'h', 9, 0,
     673             :   /* 5708 */ 's', 'h', 'r', 'a', 'v', '.', 'p', 'h', 9, 0,
     674             :   /* 5718 */ 's', 'h', 'l', 'l', 'v', '.', 'p', 'h', 9, 0,
     675             :   /* 5728 */ 'r', 'e', 'p', 'l', 'v', '.', 'p', 'h', 9, 0,
     676             :   /* 5738 */ 's', 'h', 'r', 'l', 'v', '.', 'p', 'h', 9, 0,
     677             :   /* 5748 */ 'd', 'p', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     678             :   /* 5758 */ 'd', 'p', 'a', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     679             :   /* 5773 */ 'd', 'p', 's', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     680             :   /* 5788 */ 'm', 'u', 'l', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     681             :   /* 5800 */ 'd', 'p', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     682             :   /* 5813 */ 'm', 'u', 'l', 's', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     683             :   /* 5828 */ 'd', 'p', 's', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     684             :   /* 5841 */ 'd', 'p', 'a', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     685             :   /* 5855 */ 'd', 'p', 's', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     686             :   /* 5869 */ 'd', 'p', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     687             :   /* 5879 */ 'd', 'p', 'a', 'x', '.', 'w', '.', 'p', 'h', 9, 0,
     688             :   /* 5890 */ 'd', 'p', 's', 'x', '.', 'w', '.', 'p', 'h', 9, 0,
     689             :   /* 5901 */ 'u', 's', 'h', 9, 0,
     690             :   /* 5906 */ 'd', 'm', 'u', 'h', 9, 0,
     691             :   /* 5912 */ 's', 'y', 'n', 'c', 'i', 9, 0,
     692             :   /* 5919 */ 'd', 'a', 'd', 'd', 'i', 9, 0,
     693             :   /* 5926 */ 'a', 'n', 'd', 'i', 9, 0,
     694             :   /* 5932 */ 't', 'g', 'e', 'i', 9, 0,
     695             :   /* 5938 */ 's', 'n', 'e', 'i', 9, 0,
     696             :   /* 5944 */ 't', 'n', 'e', 'i', 9, 0,
     697             :   /* 5950 */ 'd', 'a', 'h', 'i', 9, 0,
     698             :   /* 5956 */ 'm', 'f', 'h', 'i', 9, 0,
     699             :   /* 5962 */ 'm', 't', 'h', 'i', 9, 0,
     700             :   /* 5968 */ '.', 'a', 'l', 'i', 'g', 'n', 32, '2', 10, 9, 'l', 'i', 9, 0,
     701             :   /* 5982 */ 'd', 'l', 'i', 9, 0,
     702             :   /* 5987 */ 'c', 'm', 'p', 'i', 9, 0,
     703             :   /* 5993 */ 's', 'e', 'q', 'i', 9, 0,
     704             :   /* 5999 */ 't', 'e', 'q', 'i', 9, 0,
     705             :   /* 6005 */ 'x', 'o', 'r', 'i', 9, 0,
     706             :   /* 6011 */ 'd', 'a', 't', 'i', 9, 0,
     707             :   /* 6017 */ 's', 'l', 't', 'i', 9, 0,
     708             :   /* 6023 */ 't', 'l', 't', 'i', 9, 0,
     709             :   /* 6029 */ 'd', 'a', 'u', 'i', 9, 0,
     710             :   /* 6035 */ 'l', 'u', 'i', 9, 0,
     711             :   /* 6040 */ 'g', 'i', 'n', 'v', 'i', 9, 0,
     712             :   /* 6047 */ 'j', 9, 0,
     713             :   /* 6050 */ 'b', 'r', 'e', 'a', 'k', 9, 0,
     714             :   /* 6057 */ 'f', 'o', 'r', 'k', 9, 0,
     715             :   /* 6063 */ 'c', 'v', 't', '.', 'd', '.', 'l', 9, 0,
     716             :   /* 6072 */ 'c', 'v', 't', '.', 's', '.', 'l', 9, 0,
     717             :   /* 6081 */ 'b', 'a', 'l', 9, 0,
     718             :   /* 6086 */ 'j', 'a', 'l', 9, 0,
     719             :   /* 6091 */ 'b', 'g', 'e', 'z', 'a', 'l', 9, 0,
     720             :   /* 6099 */ 'b', 'l', 't', 'z', 'a', 'l', 9, 0,
     721             :   /* 6107 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0,
     722             :   /* 6119 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0,
     723             :   /* 6131 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     724             :   /* 6147 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     725             :   /* 6162 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     726             :   /* 6178 */ 'l', 'd', 'l', 9, 0,
     727             :   /* 6183 */ 's', 'd', 'l', 9, 0,
     728             :   /* 6188 */ 'b', 'g', 'e', 'l', 9, 0,
     729             :   /* 6194 */ 'b', 'l', 'e', 'l', 9, 0,
     730             :   /* 6200 */ 'b', 'n', 'e', 'l', 9, 0,
     731             :   /* 6206 */ 'b', 'c', '1', 'f', 'l', 9, 0,
     732             :   /* 6213 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     733             :   /* 6227 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     734             :   /* 6241 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     735             :   /* 6254 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     736             :   /* 6269 */ 'h', 'y', 'p', 'c', 'a', 'l', 'l', 9, 0,
     737             :   /* 6278 */ 's', 'y', 's', 'c', 'a', 'l', 'l', 9, 0,
     738             :   /* 6287 */ 'b', 'g', 'e', 'z', 'a', 'l', 'l', 9, 0,
     739             :   /* 6296 */ 'b', 'l', 't', 'z', 'a', 'l', 'l', 9, 0,
     740             :   /* 6305 */ 'd', 's', 'l', 'l', 9, 0,
     741             :   /* 6311 */ 'd', 'r', 'o', 'l', 9, 0,
     742             :   /* 6317 */ 'b', 'e', 'q', 'l', 9, 0,
     743             :   /* 6323 */ 'd', 's', 'r', 'l', 9, 0,
     744             :   /* 6329 */ 'b', 'c', '1', 't', 'l', 9, 0,
     745             :   /* 6336 */ 'b', 'g', 't', 'l', 9, 0,
     746             :   /* 6342 */ 'b', 'l', 't', 'l', 9, 0,
     747             :   /* 6348 */ 'b', 'g', 'e', 'u', 'l', 9, 0,
     748             :   /* 6355 */ 'b', 'l', 'e', 'u', 'l', 9, 0,
     749             :   /* 6362 */ 'd', 'm', 'u', 'l', 9, 0,
     750             :   /* 6368 */ 'b', 'g', 't', 'u', 'l', 9, 0,
     751             :   /* 6375 */ 'b', 'l', 't', 'u', 'l', 9, 0,
     752             :   /* 6382 */ 'l', 'w', 'l', 9, 0,
     753             :   /* 6387 */ 's', 'w', 'l', 9, 0,
     754             :   /* 6392 */ 'b', 'g', 'e', 'z', 'l', 9, 0,
     755             :   /* 6399 */ 'b', 'l', 'e', 'z', 'l', 9, 0,
     756             :   /* 6406 */ 'b', 'g', 't', 'z', 'l', 9, 0,
     757             :   /* 6413 */ 'b', 'l', 't', 'z', 'l', 9, 0,
     758             :   /* 6420 */ 'd', 'i', 'n', 's', 'm', 9, 0,
     759             :   /* 6427 */ 'd', 'e', 'x', 't', 'm', 9, 0,
     760             :   /* 6434 */ 'l', 'w', 'm', 9, 0,
     761             :   /* 6439 */ 's', 'w', 'm', 9, 0,
     762             :   /* 6444 */ 'b', 'a', 'l', 'i', 'g', 'n', 9, 0,
     763             :   /* 6452 */ 'd', 'a', 'l', 'i', 'g', 'n', 9, 0,
     764             :   /* 6460 */ 'm', 'o', 'v', 'n', 9, 0,
     765             :   /* 6466 */ 'd', 'c', 'l', 'o', 9, 0,
     766             :   /* 6472 */ 'm', 'f', 'l', 'o', 9, 0,
     767             :   /* 6478 */ 's', 'h', 'i', 'l', 'o', 9, 0,
     768             :   /* 6485 */ 'm', 't', 'l', 'o', 9, 0,
     769             :   /* 6491 */ 'd', 'm', 'u', 'l', 'o', 9, 0,
     770             :   /* 6498 */ 'd', 'b', 'i', 't', 's', 'w', 'a', 'p', 9, 0,
     771             :   /* 6508 */ 's', 'd', 'b', 'b', 'p', 9, 0,
     772             :   /* 6515 */ 'e', 'x', 't', 'p', 'd', 'p', 9, 0,
     773             :   /* 6523 */ 'm', 'o', 'v', 'e', 'p', 9, 0,
     774             :   /* 6530 */ 'm', 't', 'h', 'l', 'i', 'p', 9, 0,
     775             :   /* 6538 */ 'c', 'm', 'p', 9, 0,
     776             :   /* 6543 */ 'd', 'p', 'o', 'p', 9, 0,
     777             :   /* 6549 */ 'a', 'd', 'd', 'i', 'u', 'r', '1', 's', 'p', 9, 0,
     778             :   /* 6560 */ 'l', 'o', 'a', 'd', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0,
     779             :   /* 6576 */ 's', 't', 'o', 'r', 'e', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0,
     780             :   /* 6593 */ 'r', 'd', 'd', 's', 'p', 9, 0,
     781             :   /* 6600 */ 'w', 'r', 'd', 's', 'p', 9, 0,
     782             :   /* 6607 */ 'j', 'r', 'c', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0,
     783             :   /* 6619 */ 'j', 'r', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0,
     784             :   /* 6630 */ 'e', 'x', 't', 'p', 9, 0,
     785             :   /* 6636 */ 'd', 'v', 'p', 9, 0,
     786             :   /* 6641 */ 'e', 'v', 'p', 9, 0,
     787             :   /* 6646 */ 'l', 'w', 'p', 9, 0,
     788             :   /* 6651 */ 's', 'w', 'p', 9, 0,
     789             :   /* 6656 */ 'b', 'e', 'q', 9, 0,
     790             :   /* 6661 */ 's', 'e', 'q', 9, 0,
     791             :   /* 6666 */ 't', 'e', 'q', 9, 0,
     792             :   /* 6671 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0,
     793             :   /* 6683 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0,
     794             :   /* 6695 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     795             :   /* 6711 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     796             :   /* 6726 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     797             :   /* 6742 */ 'l', 'd', 'r', 9, 0,
     798             :   /* 6747 */ 's', 'd', 'r', 9, 0,
     799             :   /* 6752 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     800             :   /* 6766 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     801             :   /* 6780 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     802             :   /* 6793 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     803             :   /* 6808 */ 'j', 'r', 9, 0,
     804             :   /* 6812 */ 'j', 'a', 'l', 'r', 9, 0,
     805             :   /* 6818 */ 'n', 'o', 'r', 9, 0,
     806             :   /* 6823 */ 'd', 'r', 'o', 'r', 9, 0,
     807             :   /* 6829 */ 'x', 'o', 'r', 9, 0,
     808             :   /* 6834 */ 'r', 'd', 'p', 'g', 'p', 'r', 9, 0,
     809             :   /* 6842 */ 'w', 'r', 'p', 'g', 'p', 'r', 9, 0,
     810             :   /* 6850 */ 'm', 'f', 't', 'r', 9, 0,
     811             :   /* 6856 */ 'd', 'r', 'o', 't', 'r', 9, 0,
     812             :   /* 6863 */ 'm', 't', 't', 'r', 9, 0,
     813             :   /* 6869 */ 'r', 'd', 'h', 'w', 'r', 9, 0,
     814             :   /* 6876 */ 'l', 'w', 'r', 9, 0,
     815             :   /* 6881 */ 's', 'w', 'r', 9, 0,
     816             :   /* 6886 */ 'm', 'i', 'n', 'a', '.', 's', 9, 0,
     817             :   /* 6894 */ 'm', 'a', 'x', 'a', '.', 's', 9, 0,
     818             :   /* 6902 */ 'n', 'm', 's', 'u', 'b', '.', 's', 9, 0,
     819             :   /* 6911 */ 'c', 'v', 't', '.', 'd', '.', 's', 9, 0,
     820             :   /* 6920 */ 'n', 'm', 'a', 'd', 'd', '.', 's', 9, 0,
     821             :   /* 6929 */ 'c', '.', 'n', 'g', 'e', '.', 's', 9, 0,
     822             :   /* 6938 */ 'c', '.', 'l', 'e', '.', 's', 9, 0,
     823             :   /* 6946 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 's', 9, 0,
     824             :   /* 6956 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 's', 9, 0,
     825             :   /* 6966 */ 'c', '.', 'o', 'l', 'e', '.', 's', 9, 0,
     826             :   /* 6975 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 's', 9, 0,
     827             :   /* 6986 */ 'c', '.', 'u', 'l', 'e', '.', 's', 9, 0,
     828             :   /* 6995 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 's', 9, 0,
     829             :   /* 7006 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 's', 9, 0,
     830             :   /* 7018 */ 'c', '.', 'f', '.', 's', 9, 0,
     831             :   /* 7025 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 's', 9, 0,
     832             :   /* 7035 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 's', 9, 0,
     833             :   /* 7046 */ 'm', 's', 'u', 'b', 'f', '.', 's', 9, 0,
     834             :   /* 7055 */ 'm', 'a', 'd', 'd', 'f', '.', 's', 9, 0,
     835             :   /* 7064 */ 'c', '.', 's', 'f', '.', 's', 9, 0,
     836             :   /* 7072 */ 'm', 'o', 'v', 'f', '.', 's', 9, 0,
     837             :   /* 7080 */ 'n', 'e', 'g', '.', 's', 9, 0,
     838             :   /* 7087 */ 'l', 'i', '.', 's', 9, 0,
     839             :   /* 7093 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 's', 9, 0,
     840             :   /* 7104 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 's', 9, 0,
     841             :   /* 7115 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 's', 9, 0,
     842             :   /* 7125 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 's', 9, 0,
     843             :   /* 7136 */ 'c', 'v', 't', '.', 'l', '.', 's', 9, 0,
     844             :   /* 7145 */ 's', 'e', 'l', '.', 's', 9, 0,
     845             :   /* 7152 */ 'c', '.', 'n', 'g', 'l', '.', 's', 9, 0,
     846             :   /* 7161 */ 'm', 'u', 'l', '.', 's', 9, 0,
     847             :   /* 7168 */ 'm', 'i', 'n', '.', 's', 9, 0,
     848             :   /* 7175 */ 'c', '.', 'u', 'n', '.', 's', 9, 0,
     849             :   /* 7183 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 's', 9, 0,
     850             :   /* 7193 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 's', 9, 0,
     851             :   /* 7204 */ 'm', 'o', 'v', 'n', '.', 's', 9, 0,
     852             :   /* 7212 */ 'r', 'e', 'c', 'i', 'p', '.', 's', 9, 0,
     853             :   /* 7221 */ 'c', '.', 'e', 'q', '.', 's', 9, 0,
     854             :   /* 7229 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 's', 9, 0,
     855             :   /* 7239 */ 'c', '.', 's', 'e', 'q', '.', 's', 9, 0,
     856             :   /* 7248 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 's', 9, 0,
     857             :   /* 7259 */ 'c', '.', 'u', 'e', 'q', '.', 's', 9, 0,
     858             :   /* 7268 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 's', 9, 0,
     859             :   /* 7279 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 's', 9, 0,
     860             :   /* 7291 */ 'a', 'b', 's', '.', 's', 9, 0,
     861             :   /* 7298 */ 'c', 'l', 'a', 's', 's', '.', 's', 9, 0,
     862             :   /* 7307 */ 'c', '.', 'n', 'g', 't', '.', 's', 9, 0,
     863             :   /* 7316 */ 'c', '.', 'l', 't', '.', 's', 9, 0,
     864             :   /* 7324 */ 'c', 'm', 'p', '.', 'l', 't', '.', 's', 9, 0,
     865             :   /* 7334 */ 'c', '.', 'o', 'l', 't', '.', 's', 9, 0,
     866             :   /* 7343 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 's', 9, 0,
     867             :   /* 7354 */ 'c', '.', 'u', 'l', 't', '.', 's', 9, 0,
     868             :   /* 7363 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 's', 9, 0,
     869             :   /* 7374 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 's', 9, 0,
     870             :   /* 7386 */ 'r', 'i', 'n', 't', '.', 's', 9, 0,
     871             :   /* 7394 */ 'r', 's', 'q', 'r', 't', '.', 's', 9, 0,
     872             :   /* 7403 */ 'm', 'o', 'v', 't', '.', 's', 9, 0,
     873             :   /* 7411 */ 'd', 'i', 'v', '.', 's', 9, 0,
     874             :   /* 7418 */ 'm', 'o', 'v', '.', 's', 9, 0,
     875             :   /* 7425 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 's', 9, 0,
     876             :   /* 7436 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 's', 9, 0,
     877             :   /* 7447 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 's', 9, 0,
     878             :   /* 7457 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 's', 9, 0,
     879             :   /* 7468 */ 'c', 'v', 't', '.', 'w', '.', 's', 9, 0,
     880             :   /* 7477 */ 'm', 'a', 'x', '.', 's', 9, 0,
     881             :   /* 7484 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 's', 9, 0,
     882             :   /* 7494 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 's', 9, 0,
     883             :   /* 7504 */ 'm', 'o', 'v', 'z', '.', 's', 9, 0,
     884             :   /* 7512 */ 'a', 'b', 's', 9, 0,
     885             :   /* 7517 */ 'j', 'a', 'l', 's', 9, 0,
     886             :   /* 7523 */ 'b', 'g', 'e', 'z', 'a', 'l', 's', 9, 0,
     887             :   /* 7532 */ 'b', 'l', 't', 'z', 'a', 'l', 's', 9, 0,
     888             :   /* 7541 */ 'c', 'i', 'n', 's', 9, 0,
     889             :   /* 7547 */ 'd', 'i', 'n', 's', 9, 0,
     890             :   /* 7553 */ 'j', 'a', 'l', 'r', 's', 9, 0,
     891             :   /* 7560 */ 'e', 'x', 't', 's', 9, 0,
     892             :   /* 7566 */ 'l', 'w', 'x', 's', 9, 0,
     893             :   /* 7572 */ 'b', 'c', '1', 't', 9, 0,
     894             :   /* 7578 */ 'b', 'g', 't', 9, 0,
     895             :   /* 7583 */ 'w', 'a', 'i', 't', 9, 0,
     896             :   /* 7589 */ 'b', 'l', 't', 9, 0,
     897             :   /* 7594 */ 's', 'l', 't', 9, 0,
     898             :   /* 7599 */ 't', 'l', 't', 9, 0,
     899             :   /* 7604 */ 'd', 'm', 'u', 'l', 't', 9, 0,
     900             :   /* 7611 */ 'd', 'm', 't', 9, 0,
     901             :   /* 7616 */ 'e', 'm', 't', 9, 0,
     902             :   /* 7621 */ 'n', 'o', 't', 9, 0,
     903             :   /* 7626 */ 'g', 'i', 'n', 'v', 't', 9, 0,
     904             :   /* 7633 */ 'm', 'o', 'v', 't', 9, 0,
     905             :   /* 7639 */ 'd', 'e', 'x', 't', 9, 0,
     906             :   /* 7645 */ 'l', 'b', 'u', 9, 0,
     907             :   /* 7650 */ 'd', 's', 'u', 'b', 'u', 9, 0,
     908             :   /* 7657 */ 'm', 's', 'u', 'b', 'u', 9, 0,
     909             :   /* 7664 */ 'b', 'a', 'd', 'd', 'u', 9, 0,
     910             :   /* 7671 */ 'd', 'a', 'd', 'd', 'u', 9, 0,
     911             :   /* 7678 */ 'm', 'a', 'd', 'd', 'u', 9, 0,
     912             :   /* 7685 */ 'd', 'm', 'o', 'd', 'u', 9, 0,
     913             :   /* 7692 */ 'b', 'g', 'e', 'u', 9, 0,
     914             :   /* 7698 */ 't', 'g', 'e', 'u', 9, 0,
     915             :   /* 7704 */ 'b', 'l', 'e', 'u', 9, 0,
     916             :   /* 7710 */ 'u', 'l', 'h', 'u', 9, 0,
     917             :   /* 7716 */ 'd', 'm', 'u', 'h', 'u', 9, 0,
     918             :   /* 7723 */ 'd', 'a', 'd', 'd', 'i', 'u', 9, 0,
     919             :   /* 7731 */ 't', 'g', 'e', 'i', 'u', 9, 0,
     920             :   /* 7738 */ 's', 'l', 't', 'i', 'u', 9, 0,
     921             :   /* 7745 */ 't', 'l', 't', 'i', 'u', 9, 0,
     922             :   /* 7752 */ 'v', '3', 'm', 'u', 'l', 'u', 9, 0,
     923             :   /* 7760 */ 'd', 'm', 'u', 'l', 'u', 9, 0,
     924             :   /* 7767 */ 'v', 'm', 'u', 'l', 'u', 9, 0,
     925             :   /* 7774 */ 'd', 'm', 'u', 'l', 'o', 'u', 9, 0,
     926             :   /* 7782 */ 'd', 'i', 'n', 's', 'u', 9, 0,
     927             :   /* 7789 */ 'b', 'g', 't', 'u', 9, 0,
     928             :   /* 7795 */ 'b', 'l', 't', 'u', 9, 0,
     929             :   /* 7801 */ 's', 'l', 't', 'u', 9, 0,
     930             :   /* 7807 */ 't', 'l', 't', 'u', 9, 0,
     931             :   /* 7813 */ 'd', 'm', 'u', 'l', 't', 'u', 9, 0,
     932             :   /* 7821 */ 'd', 'e', 'x', 't', 'u', 9, 0,
     933             :   /* 7828 */ 'd', 'd', 'i', 'v', 'u', 9, 0,
     934             :   /* 7835 */ 'l', 'w', 'u', 9, 0,
     935             :   /* 7840 */ 'a', 'n', 'd', '.', 'v', 9, 0,
     936             :   /* 7847 */ 'm', 'o', 'v', 'e', '.', 'v', 9, 0,
     937             :   /* 7855 */ 'b', 's', 'e', 'l', '.', 'v', 9, 0,
     938             :   /* 7863 */ 'n', 'o', 'r', '.', 'v', 9, 0,
     939             :   /* 7870 */ 'x', 'o', 'r', '.', 'v', 9, 0,
     940             :   /* 7877 */ 'b', 'z', '.', 'v', 9, 0,
     941             :   /* 7883 */ 'b', 'm', 'z', '.', 'v', 9, 0,
     942             :   /* 7890 */ 'b', 'n', 'z', '.', 'v', 9, 0,
     943             :   /* 7897 */ 'b', 'm', 'n', 'z', '.', 'v', 9, 0,
     944             :   /* 7905 */ 'd', 's', 'r', 'a', 'v', 9, 0,
     945             :   /* 7912 */ 'b', 'i', 't', 'r', 'e', 'v', 9, 0,
     946             :   /* 7920 */ 'd', 'd', 'i', 'v', 9, 0,
     947             :   /* 7926 */ 'd', 's', 'l', 'l', 'v', 9, 0,
     948             :   /* 7933 */ 'd', 's', 'r', 'l', 'v', 9, 0,
     949             :   /* 7940 */ 's', 'h', 'i', 'l', 'o', 'v', 9, 0,
     950             :   /* 7948 */ 'e', 'x', 't', 'p', 'd', 'p', 'v', 9, 0,
     951             :   /* 7957 */ 'e', 'x', 't', 'p', 'v', 9, 0,
     952             :   /* 7964 */ 'd', 'r', 'o', 't', 'r', 'v', 9, 0,
     953             :   /* 7972 */ 'i', 'n', 's', 'v', 9, 0,
     954             :   /* 7978 */ 'f', 'l', 'o', 'g', '2', '.', 'w', 9, 0,
     955             :   /* 7987 */ 'f', 'e', 'x', 'p', '2', '.', 'w', 9, 0,
     956             :   /* 7996 */ 'a', 'd', 'd', '_', 'a', '.', 'w', 9, 0,
     957             :   /* 8005 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'w', 9, 0,
     958             :   /* 8015 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'w', 9, 0,
     959             :   /* 8025 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'w', 9, 0,
     960             :   /* 8035 */ 's', 'r', 'a', '.', 'w', 9, 0,
     961             :   /* 8042 */ 'f', 's', 'u', 'b', '.', 'w', 9, 0,
     962             :   /* 8050 */ 'f', 'm', 's', 'u', 'b', '.', 'w', 9, 0,
     963             :   /* 8059 */ 'n', 'l', 'o', 'c', '.', 'w', 9, 0,
     964             :   /* 8067 */ 'n', 'l', 'z', 'c', '.', 'w', 9, 0,
     965             :   /* 8075 */ 'c', 'v', 't', '.', 'd', '.', 'w', 9, 0,
     966             :   /* 8084 */ 'f', 'a', 'd', 'd', '.', 'w', 9, 0,
     967             :   /* 8092 */ 'f', 'm', 'a', 'd', 'd', '.', 'w', 9, 0,
     968             :   /* 8101 */ 's', 'l', 'd', '.', 'w', 9, 0,
     969             :   /* 8108 */ 'p', 'c', 'k', 'o', 'd', '.', 'w', 9, 0,
     970             :   /* 8117 */ 'i', 'l', 'v', 'o', 'd', '.', 'w', 9, 0,
     971             :   /* 8126 */ 'f', 'c', 'l', 'e', '.', 'w', 9, 0,
     972             :   /* 8134 */ 'f', 's', 'l', 'e', '.', 'w', 9, 0,
     973             :   /* 8142 */ 'f', 'c', 'u', 'l', 'e', '.', 'w', 9, 0,
     974             :   /* 8151 */ 'f', 's', 'u', 'l', 'e', '.', 'w', 9, 0,
     975             :   /* 8160 */ 'f', 'c', 'n', 'e', '.', 'w', 9, 0,
     976             :   /* 8168 */ 'f', 's', 'n', 'e', '.', 'w', 9, 0,
     977             :   /* 8176 */ 'f', 'c', 'u', 'n', 'e', '.', 'w', 9, 0,
     978             :   /* 8185 */ 'f', 's', 'u', 'n', 'e', '.', 'w', 9, 0,
     979             :   /* 8194 */ 'i', 'n', 's', 'v', 'e', '.', 'w', 9, 0,
     980             :   /* 8203 */ 'f', 'c', 'a', 'f', '.', 'w', 9, 0,
     981             :   /* 8211 */ 'f', 's', 'a', 'f', '.', 'w', 9, 0,
     982             :   /* 8219 */ 'v', 's', 'h', 'f', '.', 'w', 9, 0,
     983             :   /* 8227 */ 'b', 'n', 'e', 'g', '.', 'w', 9, 0,
     984             :   /* 8235 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '.', 'p', 'h', '.', 'w', 9, 0,
     985             :   /* 8251 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'p', 'h', '.', 'w', 9, 0,
     986             :   /* 8264 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '_', 'r', '.', 'p', 'h', '.', 'w', 9, 0,
     987             :   /* 8282 */ 'p', 'r', 'e', 'c', 'r', 'q', '_', 'r', 's', '.', 'p', 'h', '.', 'w', 9, 0,
     988             :   /* 8298 */ 's', 'u', 'b', 'q', 'h', '.', 'w', 9, 0,
     989             :   /* 8307 */ 'a', 'd', 'd', 'q', 'h', '.', 'w', 9, 0,
     990             :   /* 8316 */ 's', 'r', 'a', 'i', '.', 'w', 9, 0,
     991             :   /* 8324 */ 's', 'l', 'd', 'i', '.', 'w', 9, 0,
     992             :   /* 8332 */ 'b', 'n', 'e', 'g', 'i', '.', 'w', 9, 0,
     993             :   /* 8341 */ 's', 'l', 'l', 'i', '.', 'w', 9, 0,
     994             :   /* 8349 */ 's', 'r', 'l', 'i', '.', 'w', 9, 0,
     995             :   /* 8357 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'w', 9, 0,
     996             :   /* 8367 */ 'c', 'e', 'q', 'i', '.', 'w', 9, 0,
     997             :   /* 8375 */ 's', 'r', 'a', 'r', 'i', '.', 'w', 9, 0,
     998             :   /* 8384 */ 'b', 'c', 'l', 'r', 'i', '.', 'w', 9, 0,
     999             :   /* 8393 */ 's', 'r', 'l', 'r', 'i', '.', 'w', 9, 0,
    1000             :   /* 8402 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'w', 9, 0,
    1001             :   /* 8412 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'w', 9, 0,
    1002             :   /* 8422 */ 'b', 's', 'e', 't', 'i', '.', 'w', 9, 0,
    1003             :   /* 8431 */ 's', 'u', 'b', 'v', 'i', '.', 'w', 9, 0,
    1004             :   /* 8440 */ 'a', 'd', 'd', 'v', 'i', '.', 'w', 9, 0,
    1005             :   /* 8449 */ 'd', 'p', 'a', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0,
    1006             :   /* 8462 */ 'd', 'p', 's', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0,
    1007             :   /* 8475 */ 'f', 'i', 'l', 'l', '.', 'w', 9, 0,
    1008             :   /* 8483 */ 's', 'l', 'l', '.', 'w', 9, 0,
    1009             :   /* 8490 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'w', 9, 0,
    1010             :   /* 8500 */ 'f', 'f', 'q', 'l', '.', 'w', 9, 0,
    1011             :   /* 8508 */ 's', 'r', 'l', '.', 'w', 9, 0,
    1012             :   /* 8515 */ 'b', 'i', 'n', 's', 'l', '.', 'w', 9, 0,
    1013             :   /* 8524 */ 'f', 'm', 'u', 'l', '.', 'w', 9, 0,
    1014             :   /* 8532 */ 'i', 'l', 'v', 'l', '.', 'w', 9, 0,
    1015             :   /* 8540 */ 'f', 'm', 'i', 'n', '.', 'w', 9, 0,
    1016             :   /* 8548 */ 'f', 'c', 'u', 'n', '.', 'w', 9, 0,
    1017             :   /* 8556 */ 'f', 's', 'u', 'n', '.', 'w', 9, 0,
    1018             :   /* 8564 */ 'f', 'e', 'x', 'd', 'o', '.', 'w', 9, 0,
    1019             :   /* 8573 */ 'f', 'r', 'c', 'p', '.', 'w', 9, 0,
    1020             :   /* 8581 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'w', 9, 0,
    1021             :   /* 8591 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'w', 9, 0,
    1022             :   /* 8601 */ 'm', 'u', 'l', '_', 'q', '.', 'w', 9, 0,
    1023             :   /* 8610 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'w', 9, 0,
    1024             :   /* 8621 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'w', 9, 0,
    1025             :   /* 8632 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'w', 9, 0,
    1026             :   /* 8642 */ 'f', 'c', 'e', 'q', '.', 'w', 9, 0,
    1027             :   /* 8650 */ 'f', 's', 'e', 'q', '.', 'w', 9, 0,
    1028             :   /* 8658 */ 'f', 'c', 'u', 'e', 'q', '.', 'w', 9, 0,
    1029             :   /* 8667 */ 'f', 's', 'u', 'e', 'q', '.', 'w', 9, 0,
    1030             :   /* 8676 */ 'f', 't', 'q', '.', 'w', 9, 0,
    1031             :   /* 8683 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'w', 9, 0,
    1032             :   /* 8693 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'w', 9, 0,
    1033             :   /* 8704 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'w', 9, 0,
    1034             :   /* 8715 */ 'e', 'x', 't', 'r', '_', 'r', '.', 'w', 9, 0,
    1035             :   /* 8725 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'w', 9, 0,
    1036             :   /* 8736 */ 'e', 'x', 't', 'r', 'v', '_', 'r', '.', 'w', 9, 0,
    1037             :   /* 8747 */ 's', 'r', 'a', 'r', '.', 'w', 9, 0,
    1038             :   /* 8755 */ 'b', 'c', 'l', 'r', '.', 'w', 9, 0,
    1039             :   /* 8763 */ 's', 'r', 'l', 'r', '.', 'w', 9, 0,
    1040             :   /* 8771 */ 'f', 'c', 'o', 'r', '.', 'w', 9, 0,
    1041             :   /* 8779 */ 'f', 's', 'o', 'r', '.', 'w', 9, 0,
    1042             :   /* 8787 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'w', 9, 0,
    1043             :   /* 8797 */ 'f', 'f', 'q', 'r', '.', 'w', 9, 0,
    1044             :   /* 8805 */ 'b', 'i', 'n', 's', 'r', '.', 'w', 9, 0,
    1045             :   /* 8814 */ 'e', 'x', 't', 'r', '.', 'w', 9, 0,
    1046             :   /* 8822 */ 'i', 'l', 'v', 'r', '.', 'w', 9, 0,
    1047             :   /* 8830 */ 'c', 'v', 't', '.', 's', '.', 'w', 9, 0,
    1048             :   /* 8839 */ 'a', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1049             :   /* 8849 */ 'h', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1050             :   /* 8859 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1051             :   /* 8870 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'w', 9, 0,
    1052             :   /* 8882 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0,
    1053             :   /* 8892 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0,
    1054             :   /* 8903 */ 'm', 'o', 'd', '_', 's', '.', 'w', 9, 0,
    1055             :   /* 8912 */ 'c', 'l', 'e', '_', 's', '.', 'w', 9, 0,
    1056             :   /* 8921 */ 'a', 'v', 'e', '_', 's', '.', 'w', 9, 0,
    1057             :   /* 8930 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'w', 9, 0,
    1058             :   /* 8940 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'w', 9, 0,
    1059             :   /* 8950 */ 'c', 'l', 't', 'i', '_', 's', '.', 'w', 9, 0,
    1060             :   /* 8960 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'w', 9, 0,
    1061             :   /* 8970 */ 's', 'h', 'l', 'l', '_', 's', '.', 'w', 9, 0,
    1062             :   /* 8980 */ 'm', 'i', 'n', '_', 's', '.', 'w', 9, 0,
    1063             :   /* 8989 */ 'd', 'o', 't', 'p', '_', 's', '.', 'w', 9, 0,
    1064             :   /* 8999 */ 's', 'u', 'b', 'q', '_', 's', '.', 'w', 9, 0,
    1065             :   /* 9009 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'w', 9, 0,
    1066             :   /* 9019 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'w', 9, 0,
    1067             :   /* 9029 */ 'a', 'b', 's', 'q', '_', 's', '.', 'w', 9, 0,
    1068             :   /* 9039 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'w', 9, 0,
    1069             :   /* 9049 */ 's', 'u', 'b', 's', '_', 's', '.', 'w', 9, 0,
    1070             :   /* 9059 */ 'a', 'd', 'd', 's', '_', 's', '.', 'w', 9, 0,
    1071             :   /* 9069 */ 's', 'a', 't', '_', 's', '.', 'w', 9, 0,
    1072             :   /* 9078 */ 'c', 'l', 't', '_', 's', '.', 'w', 9, 0,
    1073             :   /* 9087 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0,
    1074             :   /* 9098 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0,
    1075             :   /* 9109 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'w', 9, 0,
    1076             :   /* 9121 */ 'd', 'i', 'v', '_', 's', '.', 'w', 9, 0,
    1077             :   /* 9130 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'w', 9, 0,
    1078             :   /* 9141 */ 'm', 'a', 'x', '_', 's', '.', 'w', 9, 0,
    1079             :   /* 9150 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'w', 9, 0,
    1080             :   /* 9160 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'w', 9, 0,
    1081             :   /* 9171 */ 'e', 'x', 't', 'r', '_', 'r', 's', '.', 'w', 9, 0,
    1082             :   /* 9182 */ 'e', 'x', 't', 'r', 'v', '_', 'r', 's', '.', 'w', 9, 0,
    1083             :   /* 9194 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'w', 9, 0,
    1084             :   /* 9204 */ 's', 'p', 'l', 'a', 't', '.', 'w', 9, 0,
    1085             :   /* 9213 */ 'b', 's', 'e', 't', '.', 'w', 9, 0,
    1086             :   /* 9221 */ 'f', 'c', 'l', 't', '.', 'w', 9, 0,
    1087             :   /* 9229 */ 'f', 's', 'l', 't', '.', 'w', 9, 0,
    1088             :   /* 9237 */ 'f', 'c', 'u', 'l', 't', '.', 'w', 9, 0,
    1089             :   /* 9246 */ 'f', 's', 'u', 'l', 't', '.', 'w', 9, 0,
    1090             :   /* 9255 */ 'p', 'c', 'n', 't', '.', 'w', 9, 0,
    1091             :   /* 9263 */ 'f', 'r', 'i', 'n', 't', '.', 'w', 9, 0,
    1092             :   /* 9272 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'w', 9, 0,
    1093             :   /* 9282 */ 'f', 's', 'q', 'r', 't', '.', 'w', 9, 0,
    1094             :   /* 9291 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'w', 9, 0,
    1095             :   /* 9301 */ 's', 't', '.', 'w', 9, 0,
    1096             :   /* 9307 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1097             :   /* 9317 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1098             :   /* 9327 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1099             :   /* 9338 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'w', 9, 0,
    1100             :   /* 9350 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0,
    1101             :   /* 9360 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0,
    1102             :   /* 9371 */ 'm', 'o', 'd', '_', 'u', '.', 'w', 9, 0,
    1103             :   /* 9380 */ 'c', 'l', 'e', '_', 'u', '.', 'w', 9, 0,
    1104             :   /* 9389 */ 'a', 'v', 'e', '_', 'u', '.', 'w', 9, 0,
    1105             :   /* 9398 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'w', 9, 0,
    1106             :   /* 9408 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'w', 9, 0,
    1107             :   /* 9418 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'w', 9, 0,
    1108             :   /* 9428 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'w', 9, 0,
    1109             :   /* 9438 */ 'm', 'i', 'n', '_', 'u', '.', 'w', 9, 0,
    1110             :   /* 9447 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'w', 9, 0,
    1111             :   /* 9457 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'w', 9, 0,
    1112             :   /* 9467 */ 's', 'u', 'b', 's', '_', 'u', '.', 'w', 9, 0,
    1113             :   /* 9477 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'w', 9, 0,
    1114             :   /* 9487 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'w', 9, 0,
    1115             :   /* 9499 */ 's', 'a', 't', '_', 'u', '.', 'w', 9, 0,
    1116             :   /* 9508 */ 'c', 'l', 't', '_', 'u', '.', 'w', 9, 0,
    1117             :   /* 9517 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0,
    1118             :   /* 9528 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0,
    1119             :   /* 9539 */ 'd', 'i', 'v', '_', 'u', '.', 'w', 9, 0,
    1120             :   /* 9548 */ 'm', 'a', 'x', '_', 'u', '.', 'w', 9, 0,
    1121             :   /* 9557 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'w', 9, 0,
    1122             :   /* 9567 */ 'm', 's', 'u', 'b', 'v', '.', 'w', 9, 0,
    1123             :   /* 9576 */ 'm', 'a', 'd', 'd', 'v', '.', 'w', 9, 0,
    1124             :   /* 9585 */ 'p', 'c', 'k', 'e', 'v', '.', 'w', 9, 0,
    1125             :   /* 9594 */ 'i', 'l', 'v', 'e', 'v', '.', 'w', 9, 0,
    1126             :   /* 9603 */ 'f', 'd', 'i', 'v', '.', 'w', 9, 0,
    1127             :   /* 9611 */ 'm', 'u', 'l', 'v', '.', 'w', 9, 0,
    1128             :   /* 9619 */ 'e', 'x', 't', 'r', 'v', '.', 'w', 9, 0,
    1129             :   /* 9628 */ 'f', 'm', 'a', 'x', '.', 'w', 9, 0,
    1130             :   /* 9636 */ 'b', 'z', '.', 'w', 9, 0,
    1131             :   /* 9642 */ 'b', 'n', 'z', '.', 'w', 9, 0,
    1132             :   /* 9649 */ 'c', 'r', 'c', '3', '2', 'w', 9, 0,
    1133             :   /* 9657 */ 'c', 'r', 'c', '3', '2', 'c', 'w', 9, 0,
    1134             :   /* 9666 */ 'u', 'l', 'w', 9, 0,
    1135             :   /* 9671 */ 'u', 's', 'w', 9, 0,
    1136             :   /* 9676 */ 'p', 'r', 'e', 'f', 'x', 9, 0,
    1137             :   /* 9683 */ 'l', 'h', 'x', 9, 0,
    1138             :   /* 9688 */ 'j', 'a', 'l', 'x', 9, 0,
    1139             :   /* 9694 */ 'l', 'b', 'u', 'x', 9, 0,
    1140             :   /* 9700 */ 'l', 'w', 'x', 9, 0,
    1141             :   /* 9705 */ 'b', 'g', 'e', 'z', 9, 0,
    1142             :   /* 9711 */ 'b', 'l', 'e', 'z', 9, 0,
    1143             :   /* 9717 */ 'b', 'n', 'e', 'z', 9, 0,
    1144             :   /* 9723 */ 's', 'e', 'l', 'n', 'e', 'z', 9, 0,
    1145             :   /* 9731 */ 'b', 't', 'n', 'e', 'z', 9, 0,
    1146             :   /* 9738 */ 'd', 'c', 'l', 'z', 9, 0,
    1147             :   /* 9744 */ 'b', 'e', 'q', 'z', 9, 0,
    1148             :   /* 9750 */ 's', 'e', 'l', 'e', 'q', 'z', 9, 0,
    1149             :   /* 9758 */ 'b', 't', 'e', 'q', 'z', 9, 0,
    1150             :   /* 9765 */ 'b', 'g', 't', 'z', 9, 0,
    1151             :   /* 9771 */ 'b', 'l', 't', 'z', 9, 0,
    1152             :   /* 9777 */ 'm', 'o', 'v', 'z', 9, 0,
    1153             :   /* 9783 */ 's', 'e', 'b', 9, 32, 0,
    1154             :   /* 9789 */ 's', 'e', 'h', 9, 32, 0,
    1155             :   /* 9795 */ 'd', 'd', 'i', 'v', 'u', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0,
    1156             :   /* 9809 */ 'd', 'd', 'i', 'v', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0,
    1157             :   /* 9822 */ 'a', 'd', 'd', 'i', 'u', 9, '$', 's', 'p', ',', 32, 0,
    1158             :   /* 9834 */ 'm', 'f', 't', 'c', '0', 32, 0,
    1159             :   /* 9841 */ 'm', 't', 't', 'c', '0', 32, 0,
    1160             :   /* 9848 */ 'm', 'f', 't', 'h', 'c', '1', 32, 0,
    1161             :   /* 9856 */ 'm', 't', 't', 'h', 'c', '1', 32, 0,
    1162             :   /* 9864 */ 'c', 'f', 't', 'c', '1', 32, 0,
    1163             :   /* 9871 */ 'm', 'f', 't', 'c', '1', 32, 0,
    1164             :   /* 9878 */ 'c', 't', 't', 'c', '1', 32, 0,
    1165             :   /* 9885 */ 'm', 't', 't', 'c', '1', 32, 0,
    1166             :   /* 9892 */ 's', 'y', 'n', 'c', 32, 0,
    1167             :   /* 9898 */ 'l', 'd', 32, 0,
    1168             :   /* 9902 */ 9, '.', 'w', 'o', 'r', 'd', 32, 0,
    1169             :   /* 9910 */ 's', 'd', 32, 0,
    1170             :   /* 9914 */ 'm', 'f', 't', 'h', 'i', 32, 0,
    1171             :   /* 9921 */ 'm', 't', 't', 'h', 'i', 32, 0,
    1172             :   /* 9928 */ 'm', 'f', 't', 'l', 'o', 32, 0,
    1173             :   /* 9935 */ 'm', 't', 't', 'l', 'o', 32, 0,
    1174             :   /* 9942 */ 'm', 'f', 't', 'd', 's', 'p', 32, 0,
    1175             :   /* 9950 */ 'm', 't', 't', 'd', 's', 'p', 32, 0,
    1176             :   /* 9958 */ 's', 'e', 'q', 32, 0,
    1177             :   /* 9963 */ 'm', 'f', 't', 'g', 'p', 'r', 32, 0,
    1178             :   /* 9971 */ 'm', 't', 't', 'g', 'p', 'r', 32, 0,
    1179             :   /* 9979 */ 'd', 'e', 'x', 't', 32, 0,
    1180             :   /* 9985 */ 'm', 'f', 't', 'a', 'c', 'x', 32, 0,
    1181             :   /* 9993 */ 'm', 't', 't', 'a', 'c', 'x', 32, 0,
    1182             :   /* 10001 */ 'b', 'c', '1', 'n', 'e', 'z', 32, 0,
    1183             :   /* 10009 */ 'b', 'c', '2', 'n', 'e', 'z', 32, 0,
    1184             :   /* 10017 */ 'b', 'c', '1', 'e', 'q', 'z', 32, 0,
    1185             :   /* 10025 */ 'b', 'c', '2', 'e', 'q', 'z', 32, 0,
    1186             :   /* 10033 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
    1187             :   /* 10064 */ 'c', '.', 0,
    1188             :   /* 10067 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
    1189             :   /* 10091 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
    1190             :   /* 10116 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
    1191             :   /* 10139 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
    1192             :   /* 10162 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
    1193             :   /* 10184 */ 'b', 'r', 'e', 'a', 'k', 32, '0', 0,
    1194             :   /* 10192 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
    1195             :   /* 10205 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
    1196             :   /* 10212 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
    1197             :   /* 10222 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
    1198             :   /* 10232 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
    1199             :   /* 10247 */ 'j', 'r', 'c', 9, '$', 'r', 'a', 0,
    1200             :   /* 10255 */ 'j', 'r', 9, '$', 'r', 'a', 0,
    1201             :   /* 10262 */ 'e', 'h', 'b', 0,
    1202             :   /* 10266 */ 'e', 'r', 'e', 't', 'n', 'c', 0,
    1203             :   /* 10273 */ 'p', 'a', 'u', 's', 'e', 0,
    1204             :   /* 10279 */ 't', 'l', 'b', 'i', 'n', 'v', 'f', 0,
    1205             :   /* 10287 */ 't', 'l', 'b', 'g', 'i', 'n', 'v', 'f', 0,
    1206             :   /* 10296 */ 't', 'l', 'b', 'w', 'i', 0,
    1207             :   /* 10302 */ 't', 'l', 'b', 'g', 'w', 'i', 0,
    1208             :   /* 10309 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
    1209             :   /* 10323 */ 'f', 'o', 'o', 0,
    1210             :   /* 10327 */ 't', 'l', 'b', 'p', 0,
    1211             :   /* 10332 */ 't', 'l', 'b', 'g', 'p', 0,
    1212             :   /* 10338 */ 's', 's', 'n', 'o', 'p', 0,
    1213             :   /* 10344 */ 't', 'l', 'b', 'r', 0,
    1214             :   /* 10349 */ 't', 'l', 'b', 'g', 'r', 0,
    1215             :   /* 10355 */ 't', 'l', 'b', 'w', 'r', 0,
    1216             :   /* 10361 */ 't', 'l', 'b', 'g', 'w', 'r', 0,
    1217             :   /* 10368 */ 'd', 'e', 'r', 'e', 't', 0,
    1218             :   /* 10374 */ 'w', 'a', 'i', 't', 0,
    1219             :   /* 10379 */ 't', 'l', 'b', 'i', 'n', 'v', 0,
    1220             :   /* 10386 */ 't', 'l', 'b', 'g', 'i', 'n', 'v', 0,
    1221             :   };
    1222             : 
    1223             :   static const uint32_t OpInfo0[] = {
    1224             :     0U, // PHI
    1225             :     0U, // INLINEASM
    1226             :     0U, // CFI_INSTRUCTION
    1227             :     0U, // EH_LABEL
    1228             :     0U, // GC_LABEL
    1229             :     0U, // ANNOTATION_LABEL
    1230             :     0U, // KILL
    1231             :     0U, // EXTRACT_SUBREG
    1232             :     0U, // INSERT_SUBREG
    1233             :     0U, // IMPLICIT_DEF
    1234             :     0U, // SUBREG_TO_REG
    1235             :     0U, // COPY_TO_REGCLASS
    1236             :     10213U,     // DBG_VALUE
    1237             :     10223U,     // DBG_LABEL
    1238             :     0U, // REG_SEQUENCE
    1239             :     0U, // COPY
    1240             :     10206U,     // BUNDLE
    1241             :     10233U,     // LIFETIME_START
    1242             :     10193U,     // LIFETIME_END
    1243             :     0U, // STACKMAP
    1244             :     10310U,     // FENTRY_CALL
    1245             :     0U, // PATCHPOINT
    1246             :     0U, // LOAD_STACK_GUARD
    1247             :     0U, // STATEPOINT
    1248             :     0U, // LOCAL_ESCAPE
    1249             :     0U, // FAULTING_OP
    1250             :     0U, // PATCHABLE_OP
    1251             :     10117U,     // PATCHABLE_FUNCTION_ENTER
    1252             :     10034U,     // PATCHABLE_RET
    1253             :     10163U,     // PATCHABLE_FUNCTION_EXIT
    1254             :     10140U,     // PATCHABLE_TAIL_CALL
    1255             :     10092U,     // PATCHABLE_EVENT_CALL
    1256             :     10068U,     // PATCHABLE_TYPED_EVENT_CALL
    1257             :     0U, // ICALL_BRANCH_FUNNEL
    1258             :     0U, // G_ADD
    1259             :     0U, // G_SUB
    1260             :     0U, // G_MUL
    1261             :     0U, // G_SDIV
    1262             :     0U, // G_UDIV
    1263             :     0U, // G_SREM
    1264             :     0U, // G_UREM
    1265             :     0U, // G_AND
    1266             :     0U, // G_OR
    1267             :     0U, // G_XOR
    1268             :     0U, // G_IMPLICIT_DEF
    1269             :     0U, // G_PHI
    1270             :     0U, // G_FRAME_INDEX
    1271             :     0U, // G_GLOBAL_VALUE
    1272             :     0U, // G_EXTRACT
    1273             :     0U, // G_UNMERGE_VALUES
    1274             :     0U, // G_INSERT
    1275             :     0U, // G_MERGE_VALUES
    1276             :     0U, // G_PTRTOINT
    1277             :     0U, // G_INTTOPTR
    1278             :     0U, // G_BITCAST
    1279             :     0U, // G_LOAD
    1280             :     0U, // G_SEXTLOAD
    1281             :     0U, // G_ZEXTLOAD
    1282             :     0U, // G_STORE
    1283             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
    1284             :     0U, // G_ATOMIC_CMPXCHG
    1285             :     0U, // G_ATOMICRMW_XCHG
    1286             :     0U, // G_ATOMICRMW_ADD
    1287             :     0U, // G_ATOMICRMW_SUB
    1288             :     0U, // G_ATOMICRMW_AND
    1289             :     0U, // G_ATOMICRMW_NAND
    1290             :     0U, // G_ATOMICRMW_OR
    1291             :     0U, // G_ATOMICRMW_XOR
    1292             :     0U, // G_ATOMICRMW_MAX
    1293             :     0U, // G_ATOMICRMW_MIN
    1294             :     0U, // G_ATOMICRMW_UMAX
    1295             :     0U, // G_ATOMICRMW_UMIN
    1296             :     0U, // G_BRCOND
    1297             :     0U, // G_BRINDIRECT
    1298             :     0U, // G_INTRINSIC
    1299             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
    1300             :     0U, // G_ANYEXT
    1301             :     0U, // G_TRUNC
    1302             :     0U, // G_CONSTANT
    1303             :     0U, // G_FCONSTANT
    1304             :     0U, // G_VASTART
    1305             :     0U, // G_VAARG
    1306             :     0U, // G_SEXT
    1307             :     0U, // G_ZEXT
    1308             :     0U, // G_SHL
    1309             :     0U, // G_LSHR
    1310             :     0U, // G_ASHR
    1311             :     0U, // G_ICMP
    1312             :     0U, // G_FCMP
    1313             :     0U, // G_SELECT
    1314             :     0U, // G_UADDE
    1315             :     0U, // G_USUBE
    1316             :     0U, // G_SADDO
    1317             :     0U, // G_SSUBO
    1318             :     0U, // G_UMULO
    1319             :     0U, // G_SMULO
    1320             :     0U, // G_UMULH
    1321             :     0U, // G_SMULH
    1322             :     0U, // G_FADD
    1323             :     0U, // G_FSUB
    1324             :     0U, // G_FMUL
    1325             :     0U, // G_FMA
    1326             :     0U, // G_FDIV
    1327             :     0U, // G_FREM
    1328             :     0U, // G_FPOW
    1329             :     0U, // G_FEXP
    1330             :     0U, // G_FEXP2
    1331             :     0U, // G_FLOG
    1332             :     0U, // G_FLOG2
    1333             :     0U, // G_FNEG
    1334             :     0U, // G_FPEXT
    1335             :     0U, // G_FPTRUNC
    1336             :     0U, // G_FPTOSI
    1337             :     0U, // G_FPTOUI
    1338             :     0U, // G_SITOFP
    1339             :     0U, // G_UITOFP
    1340             :     0U, // G_FABS
    1341             :     0U, // G_GEP
    1342             :     0U, // G_PTR_MASK
    1343             :     0U, // G_BR
    1344             :     0U, // G_INSERT_VECTOR_ELT
    1345             :     0U, // G_EXTRACT_VECTOR_ELT
    1346             :     0U, // G_SHUFFLE_VECTOR
    1347             :     0U, // G_BSWAP
    1348             :     23897U,     // ABSMacro
    1349             :     22007U,     // ABSQ_S_PH
    1350             :     22007U,     // ABSQ_S_PH_MM
    1351             :     18176U,     // ABSQ_S_QB
    1352             :     18176U,     // ABSQ_S_QB_MMR2
    1353             :     25414U,     // ABSQ_S_W
    1354             :     25414U,     // ABSQ_S_W_MM
    1355             :     268455947U, // ADD
    1356             :     18462U,     // ADDIUPC
    1357             :     18462U,     // ADDIUPC_MM
    1358             :     18462U,     // ADDIUPC_MMR6
    1359             :     22934U,     // ADDIUR1SP_MM
    1360             :     268452218U, // ADDIUR2_MM
    1361             :     8683931U,   // ADDIUS5_MM
    1362             :     547283U,    // ADDIUSP_MM
    1363             :     268459565U, // ADDIU_MMR6
    1364             :     268457268U, // ADDQH_PH
    1365             :     268457268U, // ADDQH_PH_MMR2
    1366             :     268457385U, // ADDQH_R_PH
    1367             :     268457385U, // ADDQH_R_PH_MMR2
    1368             :     268460545U, // ADDQH_R_W
    1369             :     268460545U, // ADDQH_R_W_MMR2
    1370             :     268460148U, // ADDQH_W
    1371             :     268460148U, // ADDQH_W_MMR2
    1372             :     268457342U, // ADDQ_PH
    1373             :     268457342U, // ADDQ_PH_MM
    1374             :     268457441U, // ADDQ_S_PH
    1375             :     268457441U, // ADDQ_S_PH_MM
    1376             :     268460850U, // ADDQ_S_W
    1377             :     268460850U, // ADDQ_S_W_MM
    1378             :     268453958U, // ADDSC
    1379             :     268453958U, // ADDSC_MM
    1380             :     268452582U, // ADDS_A_B
    1381             :     268454119U, // ADDS_A_D
    1382             :     268456195U, // ADDS_A_H
    1383             :     268459856U, // ADDS_A_W
    1384             :     268453050U, // ADDS_S_B
    1385             :     268455217U, // ADDS_S_D
    1386             :     268456752U, // ADDS_S_H
    1387             :     268460900U, // ADDS_S_W
    1388             :     268453265U, // ADDS_U_B
    1389             :     268455684U, // ADDS_U_D
    1390             :     268457030U, // ADDS_U_H
    1391             :     268461318U, // ADDS_U_W
    1392             :     268452422U, // ADDU16_MM
    1393             :     268452422U, // ADDU16_MMR6
    1394             :     268453500U, // ADDUH_QB
    1395             :     268453500U, // ADDUH_QB_MMR2
    1396             :     268453608U, // ADDUH_R_QB
    1397             :     268453608U, // ADDUH_R_QB_MMR2
    1398             :     268459506U, // ADDU_MMR6
    1399             :     268457540U, // ADDU_PH
    1400             :     268457540U, // ADDU_PH_MMR2
    1401             :     268453713U, // ADDU_QB
    1402             :     268453713U, // ADDU_QB_MM
    1403             :     268457485U, // ADDU_S_PH
    1404             :     268457485U, // ADDU_S_PH_MMR2
    1405             :     268453654U, // ADDU_S_QB
    1406             :     268453654U, // ADDU_S_QB_MM
    1407             :     268452831U, // ADDVI_B
    1408             :     268454639U, // ADDVI_D
    1409             :     268456411U, // ADDVI_H
    1410             :     268460281U, // ADDVI_W
    1411             :     268453343U, // ADDV_B
    1412             :     268455774U, // ADDV_D
    1413             :     268457108U, // ADDV_H
    1414             :     268461418U, // ADDV_W
    1415             :     268453997U, // ADDWC
    1416             :     268453997U, // ADDWC_MM
    1417             :     268452564U, // ADD_A_B
    1418             :     268454100U, // ADD_A_D
    1419             :     268456177U, // ADD_A_H
    1420             :     268459837U, // ADD_A_W
    1421             :     268455947U, // ADD_MM
    1422             :     268455947U, // ADD_MMR6
    1423             :     268457761U, // ADDi
    1424             :     268457761U, // ADDi_MM
    1425             :     268459565U, // ADDiu
    1426             :     268459565U, // ADDiu_MM
    1427             :     268459506U, // ADDu
    1428             :     268459506U, // ADDu_MM
    1429             :     0U, // ADJCALLSTACKDOWN
    1430             :     0U, // ADJCALLSTACKUP
    1431             :     268458286U, // ALIGN
    1432             :     268458286U, // ALIGN_MMR6
    1433             :     18454U,     // ALUIPC
    1434             :     18454U,     // ALUIPC_MMR6
    1435             :     268455976U, // AND
    1436             :     9224649U,   // AND16_MM
    1437             :     9224649U,   // AND16_MMR6
    1438             :     268455976U, // AND64
    1439             :     268452318U, // ANDI16_MM
    1440             :     268452318U, // ANDI16_MMR6
    1441             :     268452690U, // ANDI_B
    1442             :     268457767U, // ANDI_MMR6
    1443             :     268455976U, // AND_MM
    1444             :     268455976U, // AND_MMR6
    1445             :     268459681U, // AND_V
    1446             :     0U, // AND_V_D_PSEUDO
    1447             :     0U, // AND_V_H_PSEUDO
    1448             :     0U, // AND_V_W_PSEUDO
    1449             :     268457767U, // ANDi
    1450             :     268457767U, // ANDi64
    1451             :     268457767U, // ANDi_MM
    1452             :     268455990U, // APPEND
    1453             :     268455990U, // APPEND_MMR2
    1454             :     268452944U, // ASUB_S_B
    1455             :     268455047U, // ASUB_S_D
    1456             :     268456584U, // ASUB_S_H
    1457             :     268460680U, // ASUB_S_W
    1458             :     268453159U, // ASUB_U_B
    1459             :     268455514U, // ASUB_U_D
    1460             :     268456872U, // ASUB_U_H
    1461             :     268461148U, // ASUB_U_W
    1462             :     0U, // ATOMIC_CMP_SWAP_I16
    1463             :     0U, // ATOMIC_CMP_SWAP_I32
    1464             :     0U, // ATOMIC_CMP_SWAP_I64
    1465             :     0U, // ATOMIC_CMP_SWAP_I8
    1466             :     0U, // ATOMIC_LOAD_ADD_I16
    1467             :     0U, // ATOMIC_LOAD_ADD_I32
    1468             :     0U, // ATOMIC_LOAD_ADD_I64
    1469             :     0U, // ATOMIC_LOAD_ADD_I8
    1470             :     0U, // ATOMIC_LOAD_AND_I16
    1471             :     0U, // ATOMIC_LOAD_AND_I32
    1472             :     0U, // ATOMIC_LOAD_AND_I64
    1473             :     0U, // ATOMIC_LOAD_AND_I8
    1474             :     0U, // ATOMIC_LOAD_NAND_I16
    1475             :     0U, // ATOMIC_LOAD_NAND_I32
    1476             :     0U, // ATOMIC_LOAD_NAND_I64
    1477             :     0U, // ATOMIC_LOAD_NAND_I8
    1478             :     0U, // ATOMIC_LOAD_OR_I16
    1479             :     0U, // ATOMIC_LOAD_OR_I32
    1480             :     0U, // ATOMIC_LOAD_OR_I64
    1481             :     0U, // ATOMIC_LOAD_OR_I8
    1482             :     0U, // ATOMIC_LOAD_SUB_I16
    1483             :     0U, // ATOMIC_LOAD_SUB_I32
    1484             :     0U, // ATOMIC_LOAD_SUB_I64
    1485             :     0U, // ATOMIC_LOAD_SUB_I8
    1486             :     0U, // ATOMIC_LOAD_XOR_I16
    1487             :     0U, // ATOMIC_LOAD_XOR_I32
    1488             :     0U, // ATOMIC_LOAD_XOR_I64
    1489             :     0U, // ATOMIC_LOAD_XOR_I8
    1490             :     0U, // ATOMIC_SWAP_I16
    1491             :     0U, // ATOMIC_SWAP_I32
    1492             :     0U, // ATOMIC_SWAP_I64
    1493             :     0U, // ATOMIC_SWAP_I8
    1494             :     268457871U, // AUI
    1495             :     18447U,     // AUIPC
    1496             :     18447U,     // AUIPC_MMR6
    1497             :     268457871U, // AUI_MMR6
    1498             :     268453030U, // AVER_S_B
    1499             :     268455197U, // AVER_S_D
    1500             :     268456722U, // AVER_S_H
    1501             :     268460880U, // AVER_S_W
    1502             :     268453245U, // AVER_U_B
    1503             :     268455664U, // AVER_U_D
    1504             :     268457010U, // AVER_U_H
    1505             :     268461298U, // AVER_U_W
    1506             :     268452972U, // AVE_S_B
    1507             :     268455129U, // AVE_S_D
    1508             :     268456654U, // AVE_S_H
    1509             :     268460762U, // AVE_S_W
    1510             :     268453187U, // AVE_U_B
    1511             :     268455596U, // AVE_U_D
    1512             :     268456942U, // AVE_U_H
    1513             :     268461230U, // AVE_U_W
    1514             :     24109U,     // AddiuRxImmX16
    1515             :     1072685U,   // AddiuRxPcImmX16
    1516             :     553672237U, // AddiuRxRxImm16
    1517             :     16801325U,  // AddiuRxRxImmX16
    1518             :     25189933U,  // AddiuRxRyOffMemX16
    1519             :     1336927U,   // AddiuSpImm16
    1520             :     550495U,    // AddiuSpImmX16
    1521             :     268459506U, // AdduRxRyRz16
    1522             :     16797736U,  // AndRxRxRy16
    1523             :     0U, // B
    1524             :     541093U,    // B16_MM
    1525             :     268459505U, // BADDu
    1526             :     546754U,    // BAL
    1527             :     542656U,    // BALC
    1528             :     542656U,    // BALC_MMR6
    1529             :     268458285U, // BALIGN
    1530             :     268458285U, // BALIGN_MMR2
    1531             :     0U, // BAL_BR
    1532             :     0U, // BAL_BR_MM
    1533             :     33570895U,  // BBIT0
    1534             :     33571027U,  // BBIT032
    1535             :     33571020U,  // BBIT1
    1536             :     33571036U,  // BBIT132
    1537             :     542635U,    // BC
    1538             :     541098U,    // BC16_MMR6
    1539             :     26402U,     // BC1EQZ
    1540             :     18587U,     // BC1EQZC_MMR6
    1541             :     20698U,     // BC1F
    1542             :     22591U,     // BC1FL
    1543             :     20698U,     // BC1F_MM
    1544             :     26386U,     // BC1NEZ
    1545             :     18562U,     // BC1NEZC_MMR6
    1546             :     23957U,     // BC1T
    1547             :     22714U,     // BC1TL
    1548             :     23957U,     // BC1T_MM
    1549             :     26410U,     // BC2EQZ
    1550             :     18596U,     // BC2EQZC_MMR6
    1551             :     26394U,     // BC2NEZ
    1552             :     18571U,     // BC2NEZC_MMR6
    1553             :     268452759U, // BCLRI_B
    1554             :     268454583U, // BCLRI_D
    1555             :     268456355U, // BCLRI_H
    1556             :     268460225U, // BCLRI_W
    1557             :     268452911U, // BCLR_B
    1558             :     268454971U, // BCLR_D
    1559             :     268456551U, // BCLR_H
    1560             :     268460596U, // BCLR_W
    1561             :     542635U,    // BC_MMR6
    1562             :     268458497U, // BEQ
    1563             :     268458497U, // BEQ64
    1564             :     268453940U, // BEQC
    1565             :     268453940U, // BEQC64
    1566             :     268453940U, // BEQC_MMR6
    1567             :     268458158U, // BEQL
    1568             :     268458158U, // BEQLImmMacro
    1569             :     17001U,     // BEQZ16_MM
    1570             :     18408U,     // BEQZALC
    1571             :     18408U,     // BEQZALC_MMR6
    1572             :     18605U,     // BEQZC
    1573             :     16832U,     // BEQZC16_MMR6
    1574             :     18605U,     // BEQZC64
    1575             :     18605U,     // BEQZC_MM
    1576             :     18605U,     // BEQZC_MMR6
    1577             :     268458497U, // BEQ_MM
    1578             :     268456038U, // BGE
    1579             :     268453807U, // BGEC
    1580             :     268453807U, // BGEC64
    1581             :     268453807U, // BGEC_MMR6
    1582             :     268456038U, // BGEImmMacro
    1583             :     268458029U, // BGEL
    1584             :     268458029U, // BGELImmMacro
    1585             :     268459533U, // BGEU
    1586             :     268453971U, // BGEUC
    1587             :     268453971U, // BGEUC64
    1588             :     268453971U, // BGEUC_MMR6
    1589             :     268459533U, // BGEUImmMacro
    1590             :     268458189U, // BGEUL
    1591             :     268458189U, // BGEULImmMacro
    1592             :     26090U,     // BGEZ
    1593             :     26090U,     // BGEZ64
    1594             :     22476U,     // BGEZAL
    1595             :     18381U,     // BGEZALC
    1596             :     18381U,     // BGEZALC_MMR6
    1597             :     22672U,     // BGEZALL
    1598             :     23908U,     // BGEZALS_MM
    1599             :     22476U,     // BGEZAL_MM
    1600             :     18548U,     // BGEZC
    1601             :     18548U,     // BGEZC64
    1602             :     18548U,     // BGEZC_MMR6
    1603             :     22777U,     // BGEZL
    1604             :     26090U,     // BGEZ_MM
    1605             :     268459419U, // BGT
    1606             :     268459419U, // BGTImmMacro
    1607             :     268458177U, // BGTL
    1608             :     268458177U, // BGTLImmMacro
    1609             :     268459630U, // BGTU
    1610             :     268459630U, // BGTUImmMacro
    1611             :     268458209U, // BGTUL
    1612             :     268458209U, // BGTULImmMacro
    1613             :     26150U,     // BGTZ
    1614             :     26150U,     // BGTZ64
    1615             :     18417U,     // BGTZALC
    1616             :     18417U,     // BGTZALC_MMR6
    1617             :     18612U,     // BGTZC
    1618             :     18612U,     // BGTZC64
    1619             :     18612U,     // BGTZC_MMR6
    1620             :     22791U,     // BGTZL
    1621             :     26150U,     // BGTZ_MM
    1622             :     285229948U, // BINSLI_B
    1623             :     285231772U, // BINSLI_D
    1624             :     285233544U, // BINSLI_H
    1625             :     285237414U, // BINSLI_W
    1626             :     285230095U, // BINSL_B
    1627             :     285231972U, // BINSL_D
    1628             :     285233658U, // BINSL_H
    1629             :     285237572U, // BINSL_W
    1630             :     285230009U, // BINSRI_B
    1631             :     285231817U, // BINSRI_D
    1632             :     285233589U, // BINSRI_H
    1633             :     285237459U, // BINSRI_W
    1634             :     285230143U, // BINSR_B
    1635             :     285232237U, // BINSR_D
    1636             :     285233783U, // BINSR_H
    1637             :     285237862U, // BINSR_W
    1638             :     24297U,     // BITREV
    1639             :     24297U,     // BITREV_MM
    1640             :     22884U,     // BITSWAP
    1641             :     22884U,     // BITSWAP_MMR6
    1642             :     268456065U, // BLE
    1643             :     268456065U, // BLEImmMacro
    1644             :     268458035U, // BLEL
    1645             :     268458035U, // BLELImmMacro
    1646             :     268459545U, // BLEU
    1647             :     268459545U, // BLEUImmMacro
    1648             :     268458196U, // BLEUL
    1649             :     268458196U, // BLEULImmMacro
    1650             :     26096U,     // BLEZ
    1651             :     26096U,     // BLEZ64
    1652             :     18390U,     // BLEZALC
    1653             :     18390U,     // BLEZALC_MMR6
    1654             :     18555U,     // BLEZC
    1655             :     18555U,     // BLEZC64
    1656             :     18555U,     // BLEZC_MMR6
    1657             :     22784U,     // BLEZL
    1658             :     26096U,     // BLEZ_MM
    1659             :     268459430U, // BLT
    1660             :     268453965U, // BLTC
    1661             :     268453965U, // BLTC64
    1662             :     268453965U, // BLTC_MMR6
    1663             :     268459430U, // BLTImmMacro
    1664             :     268458183U, // BLTL
    1665             :     268458183U, // BLTLImmMacro
    1666             :     268459636U, // BLTU
    1667             :     268453978U, // BLTUC
    1668             :     268453978U, // BLTUC64
    1669             :     268453978U, // BLTUC_MMR6
    1670             :     268459636U, // BLTUImmMacro
    1671             :     268458216U, // BLTUL
    1672             :     268458216U, // BLTULImmMacro
    1673             :     26156U,     // BLTZ
    1674             :     26156U,     // BLTZ64
    1675             :     22484U,     // BLTZAL
    1676             :     18426U,     // BLTZALC
    1677             :     18426U,     // BLTZALC_MMR6
    1678             :     22681U,     // BLTZALL
    1679             :     23917U,     // BLTZALS_MM
    1680             :     22484U,     // BLTZAL_MM
    1681             :     18619U,     // BLTZC
    1682             :     18619U,     // BLTZC64
    1683             :     18619U,     // BLTZC_MMR6
    1684             :     22798U,     // BLTZL
    1685             :     26156U,     // BLTZ_MM
    1686             :     285230064U, // BMNZI_B
    1687             :     285236954U, // BMNZ_V
    1688             :     285230056U, // BMZI_B
    1689             :     285236940U, // BMZ_V
    1690             :     268456087U, // BNE
    1691             :     268456087U, // BNE64
    1692             :     268453813U, // BNEC
    1693             :     268453813U, // BNEC64
    1694             :     268453813U, // BNEC_MMR6
    1695             :     268452698U, // BNEGI_B
    1696             :     268454531U, // BNEGI_D
    1697             :     268456303U, // BNEGI_H
    1698             :     268460173U, // BNEGI_W
    1699             :     268452666U, // BNEG_B
    1700             :     268454507U, // BNEG_D
    1701             :     268456279U, // BNEG_H
    1702             :     268460068U, // BNEG_W
    1703             :     268458041U, // BNEL
    1704             :     268458041U, // BNELImmMacro
    1705             :     16993U,     // BNEZ16_MM
    1706             :     18399U,     // BNEZALC
    1707             :     18399U,     // BNEZALC_MMR6
    1708             :     18580U,     // BNEZC
    1709             :     16823U,     // BNEZC16_MMR6
    1710             :     18580U,     // BNEZC64
    1711             :     18580U,     // BNEZC_MM
    1712             :     18580U,     // BNEZC_MMR6
    1713             :     268456087U, // BNE_MM
    1714             :     268453985U, // BNVC
    1715             :     268453985U, // BNVC_MMR6
    1716             :     17927U,     // BNZ_B
    1717             :     20443U,     // BNZ_D
    1718             :     21692U,     // BNZ_H
    1719             :     24275U,     // BNZ_V
    1720             :     26027U,     // BNZ_W
    1721             :     268453991U, // BOVC
    1722             :     268453991U, // BOVC_MMR6
    1723             :     540909U,    // BPOSGE32
    1724             :     542624U,    // BPOSGE32C_MMR3
    1725             :     540909U,    // BPOSGE32_MM
    1726             :     0U, // BPOSGE32_PSEUDO
    1727             :     42014627U,  // BREAK
    1728             :     82412U,     // BREAK16_MM
    1729             :     82412U,     // BREAK16_MMR6
    1730             :     42014627U,  // BREAK_MM
    1731             :     42014627U,  // BREAK_MMR6
    1732             :     285229923U, // BSELI_B
    1733             :     0U, // BSEL_D_PSEUDO
    1734             :     0U, // BSEL_FD_PSEUDO
    1735             :     0U, // BSEL_FW_PSEUDO
    1736             :     0U, // BSEL_H_PSEUDO
    1737             :     285236912U, // BSEL_V
    1738             :     0U, // BSEL_W_PSEUDO
    1739             :     268452813U, // BSETI_B
    1740             :     268454621U, // BSETI_D
    1741             :     268456393U, // BSETI_H
    1742             :     268460263U, // BSETI_W
    1743             :     268453127U, // BSET_B
    1744             :     268455333U, // BSET_D
    1745             :     268456840U, // BSET_H
    1746             :     268461054U, // BSET_W
    1747             :     17921U,     // BZ_B
    1748             :     20427U,     // BZ_D
    1749             :     21686U,     // BZ_H
    1750             :     24262U,     // BZ_V
    1751             :     26021U,     // BZ_W
    1752             :     0U, // B_MM
    1753             :     541402U,    // B_MMR6_Pseudo
    1754             :     541402U,    // B_MM_Pseudo
    1755             :     268458497U, // BeqImm
    1756             :     805332497U, // BeqzRxImm16
    1757             :     26129U,     // BeqzRxImmX16
    1758             :     1327834U,   // Bimm16
    1759             :     541402U,    // BimmX16
    1760             :     268456087U, // BneImm
    1761             :     805332470U, // BnezRxImm16
    1762             :     26102U,     // BnezRxImmX16
    1763             :     10185U,     // Break16
    1764             :     1599007U,   // Bteqz16
    1765             :     1073764747U,        // BteqzT8CmpX16
    1766             :     1073764196U,        // BteqzT8CmpiX16
    1767             :     1073765803U,        // BteqzT8SltX16
    1768             :     1073764226U,        // BteqzT8SltiX16
    1769             :     1073765947U,        // BteqzT8SltiuX16
    1770             :     1073766010U,        // BteqzT8SltuX16
    1771             :     550431U,    // BteqzX16
    1772             :     1598980U,   // Btnez16
    1773             :     1342200203U,        // BtnezT8CmpX16
    1774             :     1342199652U,        // BtnezT8CmpiX16
    1775             :     1342201259U,        // BtnezT8SltX16
    1776             :     1342199682U,        // BtnezT8SltiX16
    1777             :     1342201403U,        // BtnezT8SltiuX16
    1778             :     1342201466U,        // BtnezT8SltuX16
    1779             :     550404U,    // BtnezX16
    1780             :     0U, // BuildPairF64
    1781             :     0U, // BuildPairF64_64
    1782             :     1937520U,   // CACHE
    1783             :     1937495U,   // CACHEE
    1784             :     1937495U,   // CACHEE_MM
    1785             :     1937520U,   // CACHE_MM
    1786             :     1937520U,   // CACHE_MMR6
    1787             :     1937520U,   // CACHE_R6
    1788             :     19214U,     // CEIL_L_D64
    1789             :     19214U,     // CEIL_L_D_MMR6
    1790             :     23500U,     // CEIL_L_S
    1791             :     23500U,     // CEIL_L_S_MMR6
    1792             :     20389U,     // CEIL_W_D32
    1793             :     20389U,     // CEIL_W_D64
    1794             :     20389U,     // CEIL_W_D_MMR6
    1795             :     20389U,     // CEIL_W_MM
    1796             :     23832U,     // CEIL_W_S
    1797             :     23832U,     // CEIL_W_S_MM
    1798             :     23832U,     // CEIL_W_S_MMR6
    1799             :     268452742U, // CEQI_B
    1800             :     268454566U, // CEQI_D
    1801             :     268456338U, // CEQI_H
    1802             :     268460208U, // CEQI_W
    1803             :     268452896U, // CEQ_B
    1804             :     268454878U, // CEQ_D
    1805             :     268456529U, // CEQ_H
    1806             :     268460484U, // CEQ_W
    1807             :     16482U,     // CFC1
    1808             :     16482U,     // CFC1_MM
    1809             :     16698U,     // CFC2_MM
    1810             :     17092U,     // CFCMSA
    1811             :     26249U,     // CFTC1
    1812             :     268459382U, // CINS
    1813             :     268452126U, // CINS32
    1814             :     268459382U, // CINS64_32
    1815             :     268459382U, // CINS_i32
    1816             :     19859U,     // CLASS_D
    1817             :     19859U,     // CLASS_D_MMR6
    1818             :     23683U,     // CLASS_S
    1819             :     23683U,     // CLASS_S_MMR6
    1820             :     268452981U, // CLEI_S_B
    1821             :     268455138U, // CLEI_S_D
    1822             :     268456663U, // CLEI_S_H
    1823             :     268460771U, // CLEI_S_W
    1824             :     268453196U, // CLEI_U_B
    1825             :     268455605U, // CLEI_U_D
    1826             :     268456951U, // CLEI_U_H
    1827             :     268461239U, // CLEI_U_W
    1828             :     268452963U, // CLE_S_B
    1829             :     268455120U, // CLE_S_D
    1830             :     268456645U, // CLE_S_H
    1831             :     268460753U, // CLE_S_W
    1832             :     268453178U, // CLE_U_B
    1833             :     268455587U, // CLE_U_D
    1834             :     268456933U, // CLE_U_H
    1835             :     268461221U, // CLE_U_W
    1836             :     22852U,     // CLO
    1837             :     22852U,     // CLO_MM
    1838             :     22852U,     // CLO_MMR6
    1839             :     22852U,     // CLO_R6
    1840             :     268453001U, // CLTI_S_B
    1841             :     268455158U, // CLTI_S_D
    1842             :     268456683U, // CLTI_S_H
    1843             :     268460791U, // CLTI_S_W
    1844             :     268453216U, // CLTI_U_B
    1845             :     268455625U, // CLTI_U_D
    1846             :     268456971U, // CLTI_U_H
    1847             :     268461259U, // CLTI_U_W
    1848             :     268453069U, // CLT_S_B
    1849             :     268455236U, // CLT_S_D
    1850             :     268456771U, // CLT_S_H
    1851             :     268460919U, // CLT_S_W
    1852             :     268453296U, // CLT_U_B
    1853             :     268455715U, // CLT_U_D
    1854             :     268457061U, // CLT_U_H
    1855             :     268461349U, // CLT_U_W
    1856             :     26124U,     // CLZ
    1857             :     26124U,     // CLZ_MM
    1858             :     26124U,     // CLZ_MMR6
    1859             :     26124U,     // CLZ_R6
    1860             :     268453546U, // CMPGDU_EQ_QB
    1861             :     268453546U, // CMPGDU_EQ_QB_MMR2
    1862             :     268453451U, // CMPGDU_LE_QB
    1863             :     268453451U, // CMPGDU_LE_QB_MMR2
    1864             :     268453665U, // CMPGDU_LT_QB
    1865             :     268453665U, // CMPGDU_LT_QB_MMR2
    1866             :     268453560U, // CMPGU_EQ_QB
    1867             :     268453560U, // CMPGU_EQ_QB_MM
    1868             :     268453465U, // CMPGU_LE_QB
    1869             :     268453465U, // CMPGU_LE_QB_MM
    1870             :     268453679U, // CMPGU_LT_QB
    1871             :     268453679U, // CMPGU_LT_QB_MM
    1872             :     18117U,     // CMPU_EQ_QB
    1873             :     18117U,     // CMPU_EQ_QB_MM
    1874             :     18022U,     // CMPU_LE_QB
    1875             :     18022U,     // CMPU_LE_QB_MM
    1876             :     18236U,     // CMPU_LT_QB
    1877             :     18236U,     // CMPU_LT_QB_MM
    1878             :     268454428U, // CMP_AF_D_MMR6
    1879             :     268458866U, // CMP_AF_S_MMR6
    1880             :     268454867U, // CMP_EQ_D
    1881             :     268454867U, // CMP_EQ_D_MMR6
    1882             :     21895U,     // CMP_EQ_PH
    1883             :     21895U,     // CMP_EQ_PH_MM
    1884             :     268459070U, // CMP_EQ_S
    1885             :     268459070U, // CMP_EQ_S_MMR6
    1886             :     268454428U, // CMP_F_D
    1887             :     268458866U, // CMP_F_S
    1888             :     268454272U, // CMP_LE_D
    1889             :     268454272U, // CMP_LE_D_MMR6
    1890             :     21791U,     // CMP_LE_PH
    1891             :     21791U,     // CMP_LE_PH_MM
    1892             :     268458787U, // CMP_LE_S
    1893             :     268458787U, // CMP_LE_S_MMR6
    1894             :     268455358U, // CMP_LT_D
    1895             :     268455358U, // CMP_LT_D_MMR6
    1896             :     22064U,     // CMP_LT_PH
    1897             :     22064U,     // CMP_LT_PH_MM
    1898             :     268459165U, // CMP_LT_S
    1899             :     268459165U, // CMP_LT_S_MMR6
    1900             :     268454446U, // CMP_SAF_D
    1901             :     268454446U, // CMP_SAF_D_MMR6
    1902             :     268458876U, // CMP_SAF_S
    1903             :     268458876U, // CMP_SAF_S_MMR6
    1904             :     268454894U, // CMP_SEQ_D
    1905             :     268454894U, // CMP_SEQ_D_MMR6
    1906             :     268459089U, // CMP_SEQ_S
    1907             :     268459089U, // CMP_SEQ_S_MMR6
    1908             :     268454309U, // CMP_SLE_D
    1909             :     268454309U, // CMP_SLE_D_MMR6
    1910             :     268458816U, // CMP_SLE_S
    1911             :     268458816U, // CMP_SLE_S_MMR6
    1912             :     268455385U, // CMP_SLT_D
    1913             :     268455385U, // CMP_SLT_D_MMR6
    1914             :     268459184U, // CMP_SLT_S
    1915             :     268459184U, // CMP_SLT_S_MMR6
    1916             :     268454942U, // CMP_SUEQ_D
    1917             :     268454942U, // CMP_SUEQ_D_MMR6
    1918             :     268459120U, // CMP_SUEQ_S
    1919             :     268459120U, // CMP_SUEQ_S_MMR6
    1920             :     268454357U, // CMP_SULE_D
    1921             :     268454357U, // CMP_SULE_D_MMR6
    1922             :     268458847U, // CMP_SULE_S
    1923             :     268458847U, // CMP_SULE_S_MMR6
    1924             :     268455433U, // CMP_SULT_D
    1925             :     268455433U, // CMP_SULT_D_MMR6
    1926             :     268459215U, // CMP_SULT_S
    1927             :     268459215U, // CMP_SULT_S_MMR6
    1928             :     268454815U, // CMP_SUN_D
    1929             :     268454815U, // CMP_SUN_D_MMR6
    1930             :     268459034U, // CMP_SUN_S
    1931             :     268459034U, // CMP_SUN_S_MMR6
    1932             :     268454922U, // CMP_UEQ_D
    1933             :     268454922U, // CMP_UEQ_D_MMR6
    1934             :     268459109U, // CMP_UEQ_S
    1935             :     268459109U, // CMP_UEQ_S_MMR6
    1936             :     268454337U, // CMP_ULE_D
    1937             :     268454337U, // CMP_ULE_D_MMR6
    1938             :     268458836U, // CMP_ULE_S
    1939             :     268458836U, // CMP_ULE_S_MMR6
    1940             :     268455413U, // CMP_ULT_D
    1941             :     268455413U, // CMP_ULT_D_MMR6
    1942             :     268459204U, // CMP_ULT_S
    1943             :     268459204U, // CMP_ULT_S_MMR6
    1944             :     268454797U, // CMP_UN_D
    1945             :     268454797U, // CMP_UN_D_MMR6
    1946             :     268459024U, // CMP_UN_S
    1947             :     268459024U, // CMP_UN_S_MMR6
    1948             :     10324U,     // CONSTPOOL_ENTRY
    1949             :     0U, // COPY_FD_PSEUDO
    1950             :     0U, // COPY_FW_PSEUDO
    1951             :     1610630388U,        // COPY_S_B
    1952             :     1610632577U,        // COPY_S_D
    1953             :     1610634101U,        // COPY_S_H
    1954             :     1610638271U,        // COPY_S_W
    1955             :     1610630603U,        // COPY_U_B
    1956             :     1610634368U,        // COPY_U_H
    1957             :     1610638678U,        // COPY_U_W
    1958             :     268453390U, // CRC32B
    1959             :     268453398U, // CRC32CB
    1960             :     268455932U, // CRC32CD
    1961             :     268457175U, // CRC32CH
    1962             :     268461498U, // CRC32CW
    1963             :     268455924U, // CRC32D
    1964             :     268457155U, // CRC32H
    1965             :     268461490U, // CRC32W
    1966             :     10518653U,  // CTC1
    1967             :     10518653U,  // CTC1_MM
    1968             :     10518869U,  // CTC2_MM
    1969             :     17100U,     // CTCMSA
    1970             :     10528407U,  // CTTC1
    1971             :     23296U,     // CVT_D32_S
    1972             :     23296U,     // CVT_D32_S_MM
    1973             :     24460U,     // CVT_D32_W
    1974             :     24460U,     // CVT_D32_W_MM
    1975             :     22448U,     // CVT_D64_L
    1976             :     23296U,     // CVT_D64_S
    1977             :     23296U,     // CVT_D64_S_MM
    1978             :     24460U,     // CVT_D64_W
    1979             :     24460U,     // CVT_D64_W_MM
    1980             :     22448U,     // CVT_D_L_MMR6
    1981             :     19235U,     // CVT_L_D64
    1982             :     19235U,     // CVT_L_D64_MM
    1983             :     19235U,     // CVT_L_D_MMR6
    1984             :     23521U,     // CVT_L_S
    1985             :     23521U,     // CVT_L_S_MM
    1986             :     23521U,     // CVT_L_S_MMR6
    1987             :     19582U,     // CVT_S_D32
    1988             :     19582U,     // CVT_S_D32_MM
    1989             :     19582U,     // CVT_S_D64
    1990             :     19582U,     // CVT_S_D64_MM
    1991             :     22457U,     // CVT_S_L
    1992             :     22457U,     // CVT_S_L_MMR6
    1993             :     25215U,     // CVT_S_W
    1994             :     25215U,     // CVT_S_W_MM
    1995             :     25215U,     // CVT_S_W_MMR6
    1996             :     20410U,     // CVT_W_D32
    1997             :     20410U,     // CVT_W_D32_MM
    1998             :     20410U,     // CVT_W_D64
    1999             :     20410U,     // CVT_W_D64_MM
    2000             :     23853U,     // CVT_W_S
    2001             :     23853U,     // CVT_W_S_MM
    2002             :     23853U,     // CVT_W_S_MMR6
    2003             :     268454859U, // C_EQ_D32
    2004             :     268454859U, // C_EQ_D32_MM
    2005             :     268454859U, // C_EQ_D64
    2006             :     268454859U, // C_EQ_D64_MM
    2007             :     268459062U, // C_EQ_S
    2008             :     268459062U, // C_EQ_S_MM
    2009             :     268454421U, // C_F_D32
    2010             :     268454421U, // C_F_D32_MM
    2011             :     268454421U, // C_F_D64
    2012             :     268454421U, // C_F_D64_MM
    2013             :     268458859U, // C_F_S
    2014             :     268458859U, // C_F_S_MM
    2015             :     268454264U, // C_LE_D32
    2016             :     268454264U, // C_LE_D32_MM
    2017             :     268454264U, // C_LE_D64
    2018             :     268454264U, // C_LE_D64_MM
    2019             :     268458779U, // C_LE_S
    2020             :     268458779U, // C_LE_S_MM
    2021             :     268455350U, // C_LT_D32
    2022             :     268455350U, // C_LT_D32_MM
    2023             :     268455350U, // C_LT_D64
    2024             :     268455350U, // C_LT_D64_MM
    2025             :     268459157U, // C_LT_S
    2026             :     268459157U, // C_LT_S_MM
    2027             :     268454255U, // C_NGE_D32
    2028             :     268454255U, // C_NGE_D32_MM
    2029             :     268454255U, // C_NGE_D64
    2030             :     268454255U, // C_NGE_D64_MM
    2031             :     268458770U, // C_NGE_S
    2032             :     268458770U, // C_NGE_S_MM
    2033             :     268454290U, // C_NGLE_D32
    2034             :     268454290U, // C_NGLE_D32_MM
    2035             :     268454290U, // C_NGLE_D64
    2036             :     268454290U, // C_NGLE_D64_MM
    2037             :     268458797U, // C_NGLE_S
    2038             :     268458797U, // C_NGLE_S_MM
    2039             :     268454707U, // C_NGL_D32
    2040             :     268454707U, // C_NGL_D32_MM
    2041             :     268454707U, // C_NGL_D64
    2042             :     268454707U, // C_NGL_D64_MM
    2043             :     268458993U, // C_NGL_S
    2044             :     268458993U, // C_NGL_S_MM
    2045             :     268455341U, // C_NGT_D32
    2046             :     268455341U, // C_NGT_D32_MM
    2047             :     268455341U, // C_NGT_D64
    2048             :     268455341U, // C_NGT_D64_MM
    2049             :     268459148U, // C_NGT_S
    2050             :     268459148U, // C_NGT_S_MM
    2051             :     268454300U, // C_OLE_D32
    2052             :     268454300U, // C_OLE_D32_MM
    2053             :     268454300U, // C_OLE_D64
    2054             :     268454300U, // C_OLE_D64_MM
    2055             :     268458807U, // C_OLE_S
    2056             :     268458807U, // C_OLE_S_MM
    2057             :     268455376U, // C_OLT_D32
    2058             :     268455376U, // C_OLT_D32_MM
    2059             :     268455376U, // C_OLT_D64
    2060             :     268455376U, // C_OLT_D64_MM
    2061             :     268459175U, // C_OLT_S
    2062             :     268459175U, // C_OLT_S_MM
    2063             :     268454885U, // C_SEQ_D32
    2064             :     268454885U, // C_SEQ_D32_MM
    2065             :     268454885U, // C_SEQ_D64
    2066             :     268454885U, // C_SEQ_D64_MM
    2067             :     268459080U, // C_SEQ_S
    2068             :     268459080U, // C_SEQ_S_MM
    2069             :     268454491U, // C_SF_D32
    2070             :     268454491U, // C_SF_D32_MM
    2071             :     268454491U, // C_SF_D64
    2072             :     268454491U, // C_SF_D64_MM
    2073             :     268458905U, // C_SF_S
    2074             :     268458905U, // C_SF_S_MM
    2075             :     268454913U, // C_UEQ_D32
    2076             :     268454913U, // C_UEQ_D32_MM
    2077             :     268454913U, // C_UEQ_D64
    2078             :     268454913U, // C_UEQ_D64_MM
    2079             :     268459100U, // C_UEQ_S
    2080             :     268459100U, // C_UEQ_S_MM
    2081             :     268454328U, // C_ULE_D32
    2082             :     268454328U, // C_ULE_D32_MM
    2083             :     268454328U, // C_ULE_D64
    2084             :     268454328U, // C_ULE_D64_MM
    2085             :     268458827U, // C_ULE_S
    2086             :     268458827U, // C_ULE_S_MM
    2087             :     268455404U, // C_ULT_D32
    2088             :     268455404U, // C_ULT_D32_MM
    2089             :     268455404U, // C_ULT_D64
    2090             :     268455404U, // C_ULT_D64_MM
    2091             :     268459195U, // C_ULT_S
    2092             :     268459195U, // C_ULT_S_MM
    2093             :     268454789U, // C_UN_D32
    2094             :     268454789U, // C_UN_D32_MM
    2095             :     268454789U, // C_UN_D64
    2096             :     268454789U, // C_UN_D64_MM
    2097             :     268459016U, // C_UN_S
    2098             :     268459016U, // C_UN_S_MM
    2099             :     22923U,     // CmpRxRy16
    2100             :     1879070564U,        // CmpiRxImm16
    2101             :     22372U,     // CmpiRxImmX16
    2102             :     550575U,    // Constant32
    2103             :     268455946U, // DADD
    2104             :     268457760U, // DADDi
    2105             :     268459564U, // DADDiu
    2106             :     268459512U, // DADDu
    2107             :     268457791U, // DAHI
    2108             :     268458293U, // DALIGN
    2109             :     268457852U, // DATI
    2110             :     268457870U, // DAUI
    2111             :     22883U,     // DBITSWAP
    2112             :     22851U,     // DCLO
    2113             :     22851U,     // DCLO_R6
    2114             :     26123U,     // DCLZ
    2115             :     26123U,     // DCLZ_R6
    2116             :     268459761U, // DDIV
    2117             :     268459669U, // DDIVU
    2118             :     10369U,     // DERET
    2119             :     10369U,     // DERET_MM
    2120             :     10369U,     // DERET_MMR6
    2121             :     268459480U, // DEXT
    2122             :     268461820U, // DEXT64_32
    2123             :     268458268U, // DEXTM
    2124             :     268459662U, // DEXTU
    2125             :     546595U,    // DI
    2126             :     268459388U, // DINS
    2127             :     268458261U, // DINSM
    2128             :     268459623U, // DINSU
    2129             :     268459762U, // DIV
    2130             :     268459670U, // DIVU
    2131             :     268459670U, // DIVU_MMR6
    2132             :     268459762U, // DIV_MMR6
    2133             :     268453090U, // DIV_S_B
    2134             :     268455279U, // DIV_S_D
    2135             :     268456792U, // DIV_S_H
    2136             :     268460962U, // DIV_S_W
    2137             :     268453305U, // DIV_U_B
    2138             :     268455746U, // DIV_U_D
    2139             :     268457070U, // DIV_U_H
    2140             :     268461380U, // DIV_U_W
    2141             :     546595U,    // DI_MM
    2142             :     546595U,    // DI_MMR6
    2143             :     268452542U, // DLSA
    2144             :     268452542U, // DLSA_R6
    2145             :     268451841U, // DMFC0
    2146             :     16488U,     // DMFC1
    2147             :     268452160U, // DMFC2
    2148             :     50348352U,  // DMFC2_OCTEON
    2149             :     268451848U, // DMFGC0
    2150             :     268455998U, // DMOD
    2151             :     268459526U, // DMODU
    2152             :     548284U,    // DMT
    2153             :     2208333878U,        // DMTC0
    2154             :     10518659U,  // DMTC1
    2155             :     2208334171U,        // DMTC2
    2156             :     50348379U,  // DMTC2_OCTEON
    2157             :     2208333856U,        // DMTGC0
    2158             :     268457747U, // DMUH
    2159             :     268459557U, // DMUHU
    2160             :     268458203U, // DMUL
    2161             :     268458203U, // DMULImmMacro
    2162             :     268458203U, // DMULMacro
    2163             :     268458332U, // DMULOMacro
    2164             :     268459615U, // DMULOUMacro
    2165             :     23989U,     // DMULT
    2166             :     24198U,     // DMULTu
    2167             :     268459601U, // DMULU
    2168             :     268458203U, // DMUL_R6
    2169             :     268455187U, // DOTP_S_D
    2170             :     268456712U, // DOTP_S_H
    2171             :     268460830U, // DOTP_S_W
    2172             :     268455654U, // DOTP_U_D
    2173             :     268457000U, // DOTP_U_H
    2174             :     268461288U, // DOTP_U_W
    2175             :     285232316U, // DPADD_S_D
    2176             :     285233841U, // DPADD_S_H
    2177             :     285237949U, // DPADD_S_W
    2178             :     285232783U, // DPADD_U_D
    2179             :     285234129U, // DPADD_U_H
    2180             :     285238417U, // DPADD_U_W
    2181             :     268457599U, // DPAQX_SA_W_PH
    2182             :     268457599U, // DPAQX_SA_W_PH_MMR2
    2183             :     268457682U, // DPAQX_S_W_PH
    2184             :     268457682U, // DPAQX_S_W_PH_MMR2
    2185             :     268460290U, // DPAQ_SA_L_W
    2186             :     268460290U, // DPAQ_SA_L_W_MM
    2187             :     268457641U, // DPAQ_S_W_PH
    2188             :     268457641U, // DPAQ_S_W_PH_MM
    2189             :     268457948U, // DPAU_H_QBL
    2190             :     268457948U, // DPAU_H_QBL_MM
    2191             :     268458512U, // DPAU_H_QBR
    2192             :     268458512U, // DPAU_H_QBR_MM
    2193             :     268457720U, // DPAX_W_PH
    2194             :     268457720U, // DPAX_W_PH_MMR2
    2195             :     268457589U, // DPA_W_PH
    2196             :     268457589U, // DPA_W_PH_MMR2
    2197             :     22928U,     // DPOP
    2198             :     268457614U, // DPSQX_SA_W_PH
    2199             :     268457614U, // DPSQX_SA_W_PH_MMR2
    2200             :     268457696U, // DPSQX_S_W_PH
    2201             :     268457696U, // DPSQX_S_W_PH_MMR2
    2202             :     268460303U, // DPSQ_SA_L_W
    2203             :     268460303U, // DPSQ_SA_L_W_MM
    2204             :     268457669U, // DPSQ_S_W_PH
    2205             :     268457669U, // DPSQ_S_W_PH_MM
    2206             :     285232283U, // DPSUB_S_D
    2207             :     285233820U, // DPSUB_S_H
    2208             :     285237916U, // DPSUB_S_W
    2209             :     285232750U, // DPSUB_U_D
    2210             :     285234108U, // DPSUB_U_H
    2211             :     285238384U, // DPSUB_U_W
    2212             :     268457960U, // DPSU_H_QBL
    2213             :     268457960U, // DPSU_H_QBL_MM
    2214             :     268458524U, // DPSU_H_QBR
    2215             :     268458524U, // DPSU_H_QBR_MM
    2216             :     268457731U, // DPSX_W_PH
    2217             :     268457731U, // DPSX_W_PH_MMR2
    2218             :     268457710U, // DPS_W_PH
    2219             :     268457710U, // DPS_W_PH_MMR2
    2220             :     268458152U, // DROL
    2221             :     268458152U, // DROLImm
    2222             :     268458664U, // DROR
    2223             :     268458664U, // DRORImm
    2224             :     268458697U, // DROTR
    2225             :     268452117U, // DROTR32
    2226             :     268459805U, // DROTRV
    2227             :     21707U,     // DSBH
    2228             :     26194U,     // DSDIV
    2229             :     268459761U, // DSDivIMacro
    2230             :     268459761U, // DSDivMacro
    2231             :     20502U,     // DSHD
    2232             :     268458146U, // DSLL
    2233             :     268452087U, // DSLL32
    2234             :     2415941794U,        // DSLL64_32
    2235             :     268459767U, // DSLLV
    2236             :     268452536U, // DSRA
    2237             :     268452069U, // DSRA32
    2238             :     268459746U, // DSRAV
    2239             :     268458164U, // DSRL
    2240             :     268452095U, // DSRL32
    2241             :     268459774U, // DSRLV
    2242             :     268453780U, // DSUB
    2243             :     268459491U, // DSUBu
    2244             :     26180U,     // DUDIV
    2245             :     268459669U, // DUDivIMacro
    2246             :     268459669U, // DUDivMacro
    2247             :     547309U,    // DVP
    2248             :     544934U,    // DVPE
    2249             :     547309U,    // DVP_MMR6
    2250             :     26195U,     // DivRxRy16
    2251             :     26181U,     // DivuRxRy16
    2252             :     10263U,     // EHB
    2253             :     10263U,     // EHB_MM
    2254             :     10263U,     // EHB_MMR6
    2255             :     546607U,    // EI
    2256             :     546607U,    // EI_MM
    2257             :     546607U,    // EI_MMR6
    2258             :     548289U,    // EMT
    2259             :     10370U,     // ERET
    2260             :     10267U,     // ERETNC
    2261             :     10267U,     // ERETNC_MMR6
    2262             :     10370U,     // ERET_MM
    2263             :     10370U,     // ERET_MMR6
    2264             :     0U, // ERet
    2265             :     547314U,    // EVP
    2266             :     544940U,    // EVPE
    2267             :     547314U,    // EVP_MMR6
    2268             :     268459481U, // EXT
    2269             :     268458471U, // EXTP
    2270             :     268458356U, // EXTPDP
    2271             :     268459789U, // EXTPDPV
    2272             :     268459789U, // EXTPDPV_MM
    2273             :     268458356U, // EXTPDP_MM
    2274             :     268459798U, // EXTPV
    2275             :     268459798U, // EXTPV_MM
    2276             :     268458471U, // EXTP_MM
    2277             :     268461023U, // EXTRV_RS_W
    2278             :     268461023U, // EXTRV_RS_W_MM
    2279             :     268460577U, // EXTRV_R_W
    2280             :     268460577U, // EXTRV_R_W_MM
    2281             :     268456801U, // EXTRV_S_H
    2282             :     268456801U, // EXTRV_S_H_MM
    2283             :     268461460U, // EXTRV_W
    2284             :     268461460U, // EXTRV_W_MM
    2285             :     268461012U, // EXTR_RS_W
    2286             :     268461012U, // EXTR_RS_W_MM
    2287             :     268460556U, // EXTR_R_W
    2288             :     268460556U, // EXTR_R_W_MM
    2289             :     268456732U, // EXTR_S_H
    2290             :     268456732U, // EXTR_S_H_MM
    2291             :     268460655U, // EXTR_W
    2292             :     268460655U, // EXTR_W_MM
    2293             :     268459401U, // EXTS
    2294             :     268452134U, // EXTS32
    2295             :     268459481U, // EXT_MM
    2296             :     268459481U, // EXT_MMR6
    2297             :     0U, // ExtractElementF64
    2298             :     0U, // ExtractElementF64_64
    2299             :     0U, // FABS_D
    2300             :     19851U,     // FABS_D32
    2301             :     19851U,     // FABS_D32_MM
    2302             :     19851U,     // FABS_D64
    2303             :     19851U,     // FABS_D64_MM
    2304             :     23676U,     // FABS_S
    2305             :     23676U,     // FABS_S_MM
    2306             :     0U, // FABS_W
    2307             :     268454204U, // FADD_D
    2308             :     268454205U, // FADD_D32
    2309             :     268454205U, // FADD_D32_MM
    2310             :     268454205U, // FADD_D64
    2311             :     268454205U, // FADD_D64_MM
    2312             :     268458763U, // FADD_S
    2313             :     268458763U, // FADD_S_MM
    2314             :     285235979U, // FADD_S_MMR6
    2315             :     268459925U, // FADD_W
    2316             :     268454438U, // FCAF_D
    2317             :     268460044U, // FCAF_W
    2318             :     268454877U, // FCEQ_D
    2319             :     268460483U, // FCEQ_W
    2320             :     19858U,     // FCLASS_D
    2321             :     25579U,     // FCLASS_W
    2322             :     268454282U, // FCLE_D
    2323             :     268459967U, // FCLE_W
    2324             :     268455368U, // FCLT_D
    2325             :     268461062U, // FCLT_W
    2326             :     2484049U,   // FCMP_D32
    2327             :     2484049U,   // FCMP_D32_MM
    2328             :     2484049U,   // FCMP_D64
    2329             :     2746193U,   // FCMP_S32
    2330             :     2746193U,   // FCMP_S32_MM
    2331             :     268454378U, // FCNE_D
    2332             :     268460001U, // FCNE_W
    2333             :     268454987U, // FCOR_D
    2334             :     268460612U, // FCOR_W
    2335             :     268454933U, // FCUEQ_D
    2336             :     268460499U, // FCUEQ_W
    2337             :     268454348U, // FCULE_D
    2338             :     268459983U, // FCULE_W
    2339             :     268455424U, // FCULT_D
    2340             :     268461078U, // FCULT_W
    2341             :     268454394U, // FCUNE_D
    2342             :     268460017U, // FCUNE_W
    2343             :     268454807U, // FCUN_D
    2344             :     268460389U, // FCUN_W
    2345             :     268455800U, // FDIV_D
    2346             :     268455801U, // FDIV_D32
    2347             :     268455801U, // FDIV_D32_MM
    2348             :     268455801U, // FDIV_D64
    2349             :     268455801U, // FDIV_D64_MM
    2350             :     268459252U, // FDIV_S
    2351             :     268459252U, // FDIV_S_MM
    2352             :     285236468U, // FDIV_S_MMR6
    2353             :     268461444U, // FDIV_W
    2354             :     268456459U, // FEXDO_H
    2355             :     268460405U, // FEXDO_W
    2356             :     268454091U, // FEXP2_D
    2357             :     0U, // FEXP2_D_1_PSEUDO
    2358             :     268459828U, // FEXP2_W
    2359             :     0U, // FEXP2_W_1_PSEUDO
    2360             :     19275U,     // FEXUPL_D
    2361             :     24875U,     // FEXUPL_W
    2362             :     19547U,     // FEXUPR_D
    2363             :     25172U,     // FEXUPR_W
    2364             :     19789U,     // FFINT_S_D
    2365             :     25472U,     // FFINT_S_W
    2366             :     20268U,     // FFINT_U_D
    2367             :     25902U,     // FFINT_U_W
    2368             :     19285U,     // FFQL_D
    2369             :     24885U,     // FFQL_W
    2370             :     19557U,     // FFQR_D
    2371             :     25182U,     // FFQR_W
    2372             :     17401U,     // FILL_B
    2373             :     19260U,     // FILL_D
    2374             :     0U, // FILL_FD_PSEUDO
    2375             :     0U, // FILL_FW_PSEUDO
    2376             :     20964U,     // FILL_H
    2377             :     24860U,     // FILL_W
    2378             :     18626U,     // FLOG2_D
    2379             :     24363U,     // FLOG2_W
    2380             :     19224U,     // FLOOR_L_D64
    2381             :     19224U,     // FLOOR_L_D_MMR6
    2382             :     23510U,     // FLOOR_L_S
    2383             :     23510U,     // FLOOR_L_S_MMR6
    2384             :     20399U,     // FLOOR_W_D32
    2385             :     20399U,     // FLOOR_W_D64
    2386             :     20399U,     // FLOOR_W_D_MMR6
    2387             :     20399U,     // FLOOR_W_MM
    2388             :     23842U,     // FLOOR_W_S
    2389             :     23842U,     // FLOOR_W_S_MM
    2390             :     23842U,     // FLOOR_W_S_MMR6
    2391             :     285231428U, // FMADD_D
    2392             :     285237149U, // FMADD_W
    2393             :     268454129U, // FMAX_A_D
    2394             :     268459866U, // FMAX_A_W
    2395             :     268455875U, // FMAX_D
    2396             :     268461469U, // FMAX_W
    2397             :     268454109U, // FMIN_A_D
    2398             :     268459846U, // FMIN_A_W
    2399             :     268454781U, // FMIN_D
    2400             :     268460381U, // FMIN_W
    2401             :     20360U,     // FMOV_D32
    2402             :     20360U,     // FMOV_D32_MM
    2403             :     20360U,     // FMOV_D64
    2404             :     20360U,     // FMOV_D64_MM
    2405             :     23803U,     // FMOV_S
    2406             :     23803U,     // FMOV_S_MM
    2407             :     23803U,     // FMOV_S_MMR6
    2408             :     285231386U, // FMSUB_D
    2409             :     285237107U, // FMSUB_W
    2410             :     268454765U, // FMUL_D
    2411             :     268454766U, // FMUL_D32
    2412             :     268454766U, // FMUL_D32_MM
    2413             :     268454766U, // FMUL_D64
    2414             :     268454766U, // FMUL_D64_MM
    2415             :     268459002U, // FMUL_S
    2416             :     268459002U, // FMUL_S_MM
    2417             :     285236218U, // FMUL_S_MMR6
    2418             :     268460365U, // FMUL_W
    2419             :     19052U,     // FNEG_D32
    2420             :     19052U,     // FNEG_D32_MM
    2421             :     19052U,     // FNEG_D64
    2422             :     19052U,     // FNEG_D64_MM
    2423             :     23465U,     // FNEG_S
    2424             :     23465U,     // FNEG_S_MM
    2425             :     23465U,     // FNEG_S_MMR6
    2426             :     2745210794U,        // FORK
    2427             :     19386U,     // FRCP_D
    2428             :     24958U,     // FRCP_W
    2429             :     20006U,     // FRINT_D
    2430             :     25648U,     // FRINT_W
    2431             :     20034U,     // FRSQRT_D
    2432             :     25676U,     // FRSQRT_W
    2433             :     268454457U, // FSAF_D
    2434             :     268460052U, // FSAF_W
    2435             :     268454905U, // FSEQ_D
    2436             :     268460491U, // FSEQ_W
    2437             :     268454320U, // FSLE_D
    2438             :     268459975U, // FSLE_W
    2439             :     268455396U, // FSLT_D
    2440             :     268461070U, // FSLT_W
    2441             :     268454386U, // FSNE_D
    2442             :     268460009U, // FSNE_W
    2443             :     268454995U, // FSOR_D
    2444             :     268460620U, // FSOR_W
    2445             :     20025U,     // FSQRT_D
    2446             :     20026U,     // FSQRT_D32
    2447             :     20026U,     // FSQRT_D32_MM
    2448             :     20026U,     // FSQRT_D64
    2449             :     20026U,     // FSQRT_D64_MM
    2450             :     23780U,     // FSQRT_S
    2451             :     23780U,     // FSQRT_S_MM
    2452             :     25667U,     // FSQRT_W
    2453             :     268454162U, // FSUB_D
    2454             :     268454163U, // FSUB_D32
    2455             :     268454163U, // FSUB_D32_MM
    2456             :     268454163U, // FSUB_D64
    2457             :     268454163U, // FSUB_D64_MM
    2458             :     268458745U, // FSUB_S
    2459             :     268458745U, // FSUB_S_MM
    2460             :     285235961U, // FSUB_S_MMR6
    2461             :     268459883U, // FSUB_W
    2462             :     268454954U, // FSUEQ_D
    2463             :     268460508U, // FSUEQ_W
    2464             :     268454369U, // FSULE_D
    2465             :     268459992U, // FSULE_W
    2466             :     268455445U, // FSULT_D
    2467             :     268461087U, // FSULT_W
    2468             :     268454403U, // FSUNE_D
    2469             :     268460026U, // FSUNE_W
    2470             :     268454826U, // FSUN_D
    2471             :     268460397U, // FSUN_W
    2472             :     19800U,     // FTINT_S_D
    2473             :     25483U,     // FTINT_S_W
    2474             :     20279U,     // FTINT_U_D
    2475             :     25913U,     // FTINT_U_W
    2476             :     268456536U, // FTQ_H
    2477             :     268460517U, // FTQ_W
    2478             :     19622U,     // FTRUNC_S_D
    2479             :     25255U,     // FTRUNC_S_W
    2480             :     20089U,     // FTRUNC_U_D
    2481             :     25723U,     // FTRUNC_U_W
    2482             :     546713U,    // GINVI
    2483             :     546713U,    // GINVI_MMR6
    2484             :     67132875U,  // GINVT
    2485             :     67132875U,  // GINVT_MMR6
    2486             :     2969589595U,        // GotPrologue16
    2487             :     268455090U, // HADD_S_D
    2488             :     268456615U, // HADD_S_H
    2489             :     268460723U, // HADD_S_W
    2490             :     268455557U, // HADD_U_D
    2491             :     268456903U, // HADD_U_H
    2492             :     268461191U, // HADD_U_W
    2493             :     268455057U, // HSUB_S_D
    2494             :     268456594U, // HSUB_S_H
    2495             :     268460690U, // HSUB_S_W
    2496             :     268455524U, // HSUB_U_D
    2497             :     268456882U, // HSUB_U_H
    2498             :     268461158U, // HSUB_U_W
    2499             :     596094U,    // HYPCALL
    2500             :     596094U,    // HYPCALL_MM
    2501             :     268453360U, // ILVEV_B
    2502             :     268455791U, // ILVEV_D
    2503             :     268457125U, // ILVEV_H
    2504             :     268461435U, // ILVEV_W
    2505             :     268452888U, // ILVL_B
    2506             :     268454773U, // ILVL_D
    2507             :     268456451U, // ILVL_H
    2508             :     268460373U, // ILVL_W
    2509             :     268452640U, // ILVOD_B
    2510             :     268454246U, // ILVOD_D
    2511             :     268456253U, // ILVOD_H
    2512             :     268459958U, // ILVOD_W
    2513             :     268452936U, // ILVR_B
    2514             :     268455030U, // ILVR_D
    2515             :     268456576U, // ILVR_H
    2516             :     268460663U, // ILVR_W
    2517             :     268459383U, // INS
    2518             :     78398743U,  // INSERT_B
    2519             :     0U, // INSERT_B_VIDX64_PSEUDO
    2520             :     0U, // INSERT_B_VIDX_PSEUDO
    2521             :     86789679U,  // INSERT_D
    2522             :     0U, // INSERT_D_VIDX64_PSEUDO
    2523             :     0U, // INSERT_D_VIDX_PSEUDO
    2524             :     0U, // INSERT_FD_PSEUDO
    2525             :     0U, // INSERT_FD_VIDX64_PSEUDO
    2526             :     0U, // INSERT_FD_VIDX_PSEUDO
    2527             :     0U, // INSERT_FW_PSEUDO
    2528             :     0U, // INSERT_FW_VIDX64_PSEUDO
    2529             :     0U, // INSERT_FW_VIDX_PSEUDO
    2530             :     95179672U,  // INSERT_H
    2531             :     0U, // INSERT_H_VIDX64_PSEUDO
    2532             :     0U, // INSERT_H_VIDX_PSEUDO
    2533             :     103572537U, // INSERT_W
    2534             :     0U, // INSERT_W_VIDX64_PSEUDO
    2535             :     0U, // INSERT_W_VIDX_PSEUDO
    2536             :     16801573U,  // INSV
    2537             :     111952681U, // INSVE_B
    2538             :     120343052U, // INSVE_D
    2539             :     128733510U, // INSVE_H
    2540             :     137125891U, // INSVE_W
    2541             :     16801573U,  // INSV_MM
    2542             :     268459383U, // INS_MM
    2543             :     268459383U, // INS_MMR6
    2544             :     546720U,    // J
    2545             :     546759U,    // JAL
    2546             :     23197U,     // JALR
    2547             :     547485U,    // JALR16_MM
    2548             :     23197U,     // JALR64
    2549             :     0U, // JALR64Pseudo
    2550             :     547485U,    // JALRC16_MMR6
    2551             :     17956U,     // JALRC_HB_MMR6
    2552             :     18495U,     // JALRC_MMR6
    2553             :     0U, // JALRHB64Pseudo
    2554             :     0U, // JALRHBPseudo
    2555             :     0U, // JALRPseudo
    2556             :     541223U,    // JALRS16_MM
    2557             :     23938U,     // JALRS_MM
    2558             :     17973U,     // JALR_HB
    2559             :     17973U,     // JALR_HB64
    2560             :     23197U,     // JALR_MM
    2561             :     548190U,    // JALS_MM
    2562             :     550361U,    // JALX
    2563             :     550361U,    // JALX_MM
    2564             :     546759U,    // JAL_MM
    2565             :     18374U,     // JIALC
    2566             :     18374U,     // JIALC64
    2567             :     18374U,     // JIALC_MMR6
    2568             :     18363U,     // JIC
    2569             :     18363U,     // JIC64
    2570             :     18363U,     // JIC_MMR6
    2571             :     547481U,    // JR
    2572             :     541210U,    // JR16_MM
    2573             :     547481U,    // JR64
    2574             :     547292U,    // JRADDIUSP
    2575             :     542778U,    // JRC16_MM
    2576             :     541104U,    // JRC16_MMR6
    2577             :     547280U,    // JRCADDIUSP_MMR6
    2578             :     542254U,    // JR_HB
    2579             :     542254U,    // JR_HB64
    2580             :     542254U,    // JR_HB64_R6
    2581             :     542254U,    // JR_HB_R6
    2582             :     547481U,    // JR_MM
    2583             :     546720U,    // J_MM
    2584             :     3282887U,   // Jal16
    2585             :     3545031U,   // JalB16
    2586             :     546759U,    // JalOneReg
    2587             :     22471U,     // JalTwoReg
    2588             :     10256U,     // JrRa16
    2589             :     10248U,     // JrcRa16
    2590             :     542778U,    // JrcRx16
    2591             :     542783U,    // JumpLinkReg16
    2592             :     142624318U, // LB
    2593             :     142624318U, // LB64
    2594             :     142626888U, // LBE
    2595             :     142626888U, // LBE_MM
    2596             :     142623287U, // LBU16_MM
    2597             :     3238028767U,        // LBUX
    2598             :     3238028767U,        // LBUX_MM
    2599             :     142630366U, // LBU_MMR6
    2600             :     142624318U, // LB_MM
    2601             :     142624318U, // LB_MMR6
    2602             :     142630366U, // LBu
    2603             :     142630366U, // LBu64
    2604             :     142627006U, // LBuE
    2605             :     142627006U, // LBuE_MM
    2606             :     142630366U, // LBu_MM
    2607             :     142626847U, // LD
    2608             :     142622806U, // LDC1
    2609             :     142622806U, // LDC164
    2610             :     142622806U, // LDC1_D64_MMR6
    2611             :     142622806U, // LDC1_MM
    2612             :     142623022U, // LDC2
    2613             :     142623022U, // LDC2_MMR6
    2614             :     142623022U, // LDC2_R6
    2615             :     142623107U, // LDC3
    2616             :     17227U,     // LDI_B
    2617             :     19068U,     // LDI_D
    2618             :     20840U,     // LDI_H
    2619             :     24710U,     // LDI_W
    2620             :     142628899U, // LDL
    2621             :     142632619U, // LDMacro
    2622             :     18441U,     // LDPC
    2623             :     142629463U, // LDR
    2624             :     3238019222U,        // LDXC1
    2625             :     3238019222U,        // LDXC164
    2626             :     142623505U, // LD_B
    2627             :     142625111U, // LD_D
    2628             :     0U, // LD_F16
    2629             :     142627118U, // LD_H
    2630             :     142630823U, // LD_W
    2631             :     25189933U,  // LEA_ADDiu
    2632             :     25189932U,  // LEA_ADDiu64
    2633             :     25189933U,  // LEA_ADDiu_MM
    2634             :     142628070U, // LH
    2635             :     142628070U, // LH64
    2636             :     142626935U, // LHE
    2637             :     142626935U, // LHE_MM
    2638             :     142623310U, // LHU16_MM
    2639             :     3238028756U,        // LHX
    2640             :     3238028756U,        // LHX_MM
    2641             :     142628070U, // LH_MM
    2642             :     142630432U, // LHu
    2643             :     142630432U, // LHu64
    2644             :     142627012U, // LHuE
    2645             :     142627012U, // LHuE_MM
    2646             :     142630432U, // LHu_MM
    2647             :     16870U,     // LI16_MM
    2648             :     16870U,     // LI16_MMR6
    2649             :     142628995U, // LL
    2650             :     142628995U, // LL64
    2651             :     142628995U, // LL64_R6
    2652             :     142626851U, // LLD
    2653             :     142626851U, // LLD_R6
    2654             :     142626950U, // LLE
    2655             :     142626950U, // LLE_MM
    2656             :     142628995U, // LL_MM
    2657             :     142628995U, // LL_R6
    2658             :     142622726U, // LOAD_ACC128
    2659             :     142622726U, // LOAD_ACC64
    2660             :     142622726U, // LOAD_ACC64DSP
    2661             :     142629281U, // LOAD_CCOND_DSP
    2662             :     0U, // LONG_BRANCH_ADDiu
    2663             :     0U, // LONG_BRANCH_DADDiu
    2664             :     0U, // LONG_BRANCH_LUi
    2665             :     268452543U, // LSA
    2666             :     3549217471U,        // LSA_MMR6
    2667             :     268452543U, // LSA_R6
    2668             :     50354068U,  // LUI_MMR6
    2669             :     3238019236U,        // LUXC1
    2670             :     3238019236U,        // LUXC164
    2671             :     3238019236U,        // LUXC1_MM
    2672             :     50354068U,  // LUi
    2673             :     50354068U,  // LUi64
    2674             :     50354068U,  // LUi_MM
    2675             :     142632388U, // LW
    2676             :     142623317U, // LW16_MM
    2677             :     142632388U, // LW64
    2678             :     142622858U, // LWC1
    2679             :     142622858U, // LWC1_MM
    2680             :     142623074U, // LWC2
    2681             :     142623074U, // LWC2_MMR6
    2682             :     142623074U, // LWC2_R6
    2683             :     142623119U, // LWC3
    2684             :     142632388U, // LWDSP
    2685             :     142632388U, // LWDSP_MM
    2686             :     142627024U, // LWE
    2687             :     142627024U, // LWE_MM
    2688             :     142632388U, // LWGP_MM
    2689             :     142629103U, // LWL
    2690             :     142629103U, // LWL64
    2691             :     142626955U, // LWLE
    2692             :     142626955U, // LWLE_MM
    2693             :     142629103U, // LWL_MM
    2694             :     3817987U,   // LWM16_MM
    2695             :     3817987U,   // LWM16_MMR6
    2696             :     3817735U,   // LWM32_MM
    2697             :     3823907U,   // LWM_MM
    2698             :     18478U,     // LWPC
    2699             :     18478U,     // LWPC_MMR6
    2700             :     170487U,    // LWP_MM
    2701             :     170487U,    // LWP_MMR6
    2702             :     142629597U, // LWR
    2703             :     142629597U, // LWR64
    2704             :     142626994U, // LWRE
    2705             :     142626994U, // LWRE_MM
    2706             :     142629597U, // LWR_MM
    2707             :     142632388U, // LWSP_MM
    2708             :     18471U,     // LWUPC
    2709             :     142630556U, // LWU_MM
    2710             :     3238028773U,        // LWX
    2711             :     3238019250U,        // LWXC1
    2712             :     3238019250U,        // LWXC1_MM
    2713             :     3238026639U,        // LWXS_MM
    2714             :     3238028773U,        // LWX_MM
    2715             :     142632388U, // LW_MM
    2716             :     142632388U, // LW_MMR6
    2717             :     142630556U, // LWu
    2718             :     142624318U, // LbRxRyOffMemX16
    2719             :     142630366U, // LbuRxRyOffMemX16
    2720             :     142628070U, // LhRxRyOffMemX16
    2721             :     142630432U, // LhuRxRyOffMemX16
    2722             :     1879070555U,        // LiRxImm16
    2723             :     22353U,     // LiRxImmAlignX16
    2724             :     22363U,     // LiRxImmX16
    2725             :     17021U,     // LoadAddrImm32
    2726             :     17042U,     // LoadAddrImm64
    2727             :     142623357U, // LoadAddrReg32
    2728             :     142623378U, // LoadAddrReg64
    2729             :     22363U,     // LoadImm32
    2730             :     22367U,     // LoadImm64
    2731             :     19086U,     // LoadImmDoubleFGR
    2732             :     19086U,     // LoadImmDoubleFGR_32
    2733             :     19086U,     // LoadImmDoubleGPR
    2734             :     23472U,     // LoadImmSingleFGR
    2735             :     23472U,     // LoadImmSingleGPR
    2736             :     3958212U,   // LwConstant32
    2737             :     536896964U, // LwRxPcTcp16
    2738             :     26052U,     // LwRxPcTcpX16
    2739             :     142632388U, // LwRxRyOffMemX16
    2740             :     142632388U, // LwRxSpImmX16
    2741             :     20496U,     // MADD
    2742             :     285231690U, // MADDF_D
    2743             :     285231690U, // MADDF_D_MMR6
    2744             :     285236112U, // MADDF_S
    2745             :     285236112U, // MADDF_S_MMR6
    2746             :     285233724U, // MADDR_Q_H
    2747             :     285237678U, // MADDR_Q_W
    2748             :     24063U,     // MADDU
    2749             :     268459519U, // MADDU_DSP
    2750             :     268459519U, // MADDU_DSP_MM
    2751             :     24063U,     // MADDU_MM
    2752             :     285230558U, // MADDV_B
    2753             :     285232989U, // MADDV_D
    2754             :     285234323U, // MADDV_H
    2755             :     285238633U, // MADDV_W
    2756             :     268454213U, // MADD_D32
    2757             :     268454213U, // MADD_D32_MM
    2758             :     268454213U, // MADD_D64
    2759             :     268455952U, // MADD_DSP
    2760             :     268455952U, // MADD_DSP_MM
    2761             :     20496U,     // MADD_MM
    2762             :     285233694U, // MADD_Q_H
    2763             :     285237648U, // MADD_Q_W
    2764             :     268458762U, // MADD_S
    2765             :     268458762U, // MADD_S_MM
    2766             :     268458054U, // MAQ_SA_W_PHL
    2767             :     268458054U, // MAQ_SA_W_PHL_MM
    2768             :     268458593U, // MAQ_SA_W_PHR
    2769             :     268458593U, // MAQ_SA_W_PHR_MM
    2770             :     268458082U, // MAQ_S_W_PHL
    2771             :     268458082U, // MAQ_S_W_PHL_MM
    2772             :     268458621U, // MAQ_S_W_PHR
    2773             :     268458621U, // MAQ_S_W_PHR_MM
    2774             :     268454154U, // MAXA_D
    2775             :     268454154U, // MAXA_D_MMR6
    2776             :     268458735U, // MAXA_S
    2777             :     268458735U, // MAXA_S_MMR6
    2778             :     268453011U, // MAXI_S_B
    2779             :     268455168U, // MAXI_S_D
    2780             :     268456693U, // MAXI_S_H
    2781             :     268460801U, // MAXI_S_W
    2782             :     268453226U, // MAXI_U_B
    2783             :     268455635U, // MAXI_U_D
    2784             :     268456981U, // MAXI_U_H
    2785             :     268461269U, // MAXI_U_W
    2786             :     268452592U, // MAX_A_B
    2787             :     268454130U, // MAX_A_D
    2788             :     268456205U, // MAX_A_H
    2789             :     268459867U, // MAX_A_W
    2790             :     268455876U, // MAX_D
    2791             :     268455876U, // MAX_D_MMR6
    2792             :     268459318U, // MAX_S
    2793             :     268453099U, // MAX_S_B
    2794             :     268455288U, // MAX_S_D
    2795             :     268456812U, // MAX_S_H
    2796             :     268459318U, // MAX_S_MMR6
    2797             :     268460982U, // MAX_S_W
    2798             :     268453314U, // MAX_U_B
    2799             :     268455755U, // MAX_U_D
    2800             :     268457079U, // MAX_U_H
    2801             :     268461389U, // MAX_U_W
    2802             :     268451842U, // MFC0
    2803             :     268451842U, // MFC0_MMR6
    2804             :     16489U,     // MFC1
    2805             :     16489U,     // MFC1_D64
    2806             :     16489U,     // MFC1_MM
    2807             :     16489U,     // MFC1_MMR6
    2808             :     268452161U, // MFC2
    2809             :     16705U,     // MFC2_MMR6
    2810             :     268451849U, // MFGC0
    2811             :     268451849U, // MFGC0_MM
    2812             :     268451880U, // MFHC0_MMR6
    2813             :     16495U,     // MFHC1_D32
    2814             :     16495U,     // MFHC1_D32_MM
    2815             :     16495U,     // MFHC1_D64
    2816             :     16495U,     // MFHC1_D64_MM
    2817             :     16711U,     // MFHC2_MMR6
    2818             :     268451856U, // MFHGC0
    2819             :     268451856U, // MFHGC0_MM
    2820             :     546629U,    // MFHI
    2821             :     546629U,    // MFHI16_MM
    2822             :     546629U,    // MFHI64
    2823             :     22341U,     // MFHI_DSP
    2824             :     22341U,     // MFHI_DSP_MM
    2825             :     546629U,    // MFHI_MM
    2826             :     547145U,    // MFLO
    2827             :     547145U,    // MFLO16_MM
    2828             :     547145U,    // MFLO64
    2829             :     22857U,     // MFLO_DSP
    2830             :     22857U,     // MFLO_DSP_MM
    2831             :     547145U,    // MFLO_MM
    2832             :     26370U,     // MFTACX
    2833             :     268461675U, // MFTC0
    2834             :     26256U,     // MFTC1
    2835             :     550615U,    // MFTDSP
    2836             :     26348U,     // MFTGPR
    2837             :     26233U,     // MFTHC1
    2838             :     26299U,     // MFTHI
    2839             :     26313U,     // MFTLO
    2840             :     268458691U, // MFTR
    2841             :     268454139U, // MINA_D
    2842             :     268454139U, // MINA_D_MMR6
    2843             :     268458727U, // MINA_S
    2844             :     268458727U, // MINA_S_MMR6
    2845             :     268452991U, // MINI_S_B
    2846             :     268455148U, // MINI_S_D
    2847             :     268456673U, // MINI_S_H
    2848             :     268460781U, // MINI_S_W
    2849             :     268453206U, // MINI_U_B
    2850             :     268455615U, // MINI_U_D
    2851             :     268456961U, // MINI_U_H
    2852             :     268461249U, // MINI_U_W
    2853             :     268452573U, // MIN_A_B
    2854             :     268454110U, // MIN_A_D
    2855             :     268456186U, // MIN_A_H
    2856             :     268459847U, // MIN_A_W
    2857             :     268454782U, // MIN_D
    2858             :     268454782U, // MIN_D_MMR6
    2859             :     268459009U, // MIN_S
    2860             :     268453021U, // MIN_S_B
    2861             :     268455178U, // MIN_S_D
    2862             :     268456703U, // MIN_S_H
    2863             :     268459009U, // MIN_S_MMR6
    2864             :     268460821U, // MIN_S_W
    2865             :     268453236U, // MIN_U_B
    2866             :     268455645U, // MIN_U_D
    2867             :     268456991U, // MIN_U_H
    2868             :     268461279U, // MIN_U_W
    2869             :     0U, // MIPSeh_return32
    2870             :     0U, // MIPSeh_return64
    2871             :     268455999U, // MOD
    2872             :     268453778U, // MODSUB
    2873             :     268453778U, // MODSUB_MM
    2874             :     268459527U, // MODU
    2875             :     268459527U, // MODU_MMR6
    2876             :     268455999U, // MOD_MMR6
    2877             :     268452954U, // MOD_S_B
    2878             :     268455111U, // MOD_S_D
    2879             :     268456636U, // MOD_S_H
    2880             :     268460744U, // MOD_S_W
    2881             :     268453169U, // MOD_U_B
    2882             :     268455578U, // MOD_U_D
    2883             :     268456924U, // MOD_U_H
    2884             :     268461212U, // MOD_U_W
    2885             :     20682U,     // MOVE16_MM
    2886             :     16848U,     // MOVE16_MMR6
    2887             :     3817232764U,        // MOVEP_MM
    2888             :     3817232764U,        // MOVEP_MMR6
    2889             :     24232U,     // MOVE_V
    2890             :     268454499U, // MOVF_D32
    2891             :     268454499U, // MOVF_D32_MM
    2892             :     268454499U, // MOVF_D64
    2893             :     268456166U, // MOVF_I
    2894             :     268456166U, // MOVF_I64
    2895             :     268456166U, // MOVF_I_MM
    2896             :     268458913U, // MOVF_S
    2897             :     268458913U, // MOVF_S_MM
    2898             :     268454834U, // MOVN_I64_D64
    2899             :     268458301U, // MOVN_I64_I
    2900             :     268458301U, // MOVN_I64_I64
    2901             :     268459045U, // MOVN_I64_S
    2902             :     268454834U, // MOVN_I_D32
    2903             :     268454834U, // MOVN_I_D32_MM
    2904             :     268454834U, // MOVN_I_D64
    2905             :     268458301U, // MOVN_I_I
    2906             :     268458301U, // MOVN_I_I64
    2907             :     268458301U, // MOVN_I_MM
    2908             :     268459045U, // MOVN_I_S
    2909             :     268459045U, // MOVN_I_S_MM
    2910             :     268455506U, // MOVT_D32
    2911             :     268455506U, // MOVT_D32_MM
    2912             :     268455506U, // MOVT_D64
    2913             :     268459474U, // MOVT_I
    2914             :     268459474U, // MOVT_I64
    2915             :     268459474U, // MOVT_I_MM
    2916             :     268459244U, // MOVT_S
    2917             :     268459244U, // MOVT_S_MM
    2918             :     268455916U, // MOVZ_I64_D64
    2919             :     268461618U, // MOVZ_I64_I
    2920             :     268461618U, // MOVZ_I64_I64
    2921             :     268459345U, // MOVZ_I64_S
    2922             :     268455916U, // MOVZ_I_D32
    2923             :     268455916U, // MOVZ_I_D32_MM
    2924             :     268455916U, // MOVZ_I_D64
    2925             :     268461618U, // MOVZ_I_I
    2926             :     268461618U, // MOVZ_I_I64
    2927             :     268461618U, // MOVZ_I_MM
    2928             :     268459345U, // MOVZ_I_S
    2929             :     268459345U, // MOVZ_I_S_MM
    2930             :     0U, // MSA_FP_EXTEND_D_PSEUDO
    2931             :     0U, // MSA_FP_EXTEND_W_PSEUDO
    2932             :     0U, // MSA_FP_ROUND_D_PSEUDO
    2933             :     0U, // MSA_FP_ROUND_W_PSEUDO
    2934             :     18330U,     // MSUB
    2935             :     285231681U, // MSUBF_D
    2936             :     285231681U, // MSUBF_D_MMR6
    2937             :     285236103U, // MSUBF_S
    2938             :     285236103U, // MSUBF_S_MMR6
    2939             :     285233713U, // MSUBR_Q_H
    2940             :     285237667U, // MSUBR_Q_W
    2941             :     24042U,     // MSUBU
    2942             :     268459498U, // MSUBU_DSP
    2943             :     268459498U, // MSUBU_DSP_MM
    2944             :     24042U,     // MSUBU_MM
    2945             :     285230549U, // MSUBV_B
    2946             :     285232980U, // MSUBV_D
    2947             :     285234314U, // MSUBV_H
    2948             :     285238624U, // MSUBV_W
    2949             :     268454171U, // MSUB_D32
    2950             :     268454171U, // MSUB_D32_MM
    2951             :     268454171U, // MSUB_D64
    2952             :     268453786U, // MSUB_DSP
    2953             :     268453786U, // MSUB_DSP_MM
    2954             :     18330U,     // MSUB_MM
    2955             :     285233684U, // MSUB_Q_H
    2956             :     285237638U, // MSUB_Q_W
    2957             :     268458744U, // MSUB_S
    2958             :     268458744U, // MSUB_S_MM
    2959             :     2208333879U,        // MTC0
    2960             :     2208333879U,        // MTC0_MMR6
    2961             :     10518660U,  // MTC1
    2962             :     10518660U,  // MTC1_D64
    2963             :     10518660U,  // MTC1_MM
    2964             :     10518660U,  // MTC1_MMR6
    2965             :     2208334172U,        // MTC2
    2966             :     10518876U,  // MTC2_MMR6
    2967             :     2208333857U,        // MTGC0
    2968             :     2208333857U,        // MTGC0_MM
    2969             :     2208333871U,        // MTHC0_MMR6
    2970             :     10535030U,  // MTHC1_D32
    2971             :     10535030U,  // MTHC1_D32_MM
    2972             :     10535030U,  // MTHC1_D64
    2973             :     10535030U,  // MTHC1_D64_MM
    2974             :     10518862U,  // MTHC2_MMR6
    2975             :     2208333848U,        // MTHGC0
    2976             :     2208333848U,        // MTHGC0_MM
    2977             :     546635U,    // MTHI
    2978             :     546635U,    // MTHI64
    2979             :     10524491U,  // MTHI_DSP
    2980             :     10524491U,  // MTHI_DSP_MM
    2981             :     546635U,    // MTHI_MM
    2982             :     10525059U,  // MTHLIP
    2983             :     10525059U,  // MTHLIP_MM
    2984             :     547158U,    // MTLO
    2985             :     547158U,    // MTLO64
    2986             :     10525014U,  // MTLO_DSP
    2987             :     10525014U,  // MTLO_DSP_MM
    2988             :     547158U,    // MTLO_MM
    2989             :     540739U,    // MTM0
    2990             :     540864U,    // MTM1
    2991             :     541038U,    // MTM2
    2992             :     540745U,    // MTP0
    2993             :     540870U,    // MTP1
    2994             :     541044U,    // MTP2
    2995             :     10528522U,  // MTTACX
    2996             :     2208343666U,        // MTTC0
    2997             :     10528414U,  // MTTC1
    2998             :     550623U,    // MTTDSP
    2999             :     10528500U,  // MTTGPR
    3000             :     10528385U,  // MTTHC1
    3001             :     10528450U,  // MTTHI
    3002             :     10528464U,  // MTTLO
    3003             :     4087388880U,        // MTTR
    3004             :     268457748U, // MUH
    3005             :     268459558U, // MUHU
    3006             :     268459558U, // MUHU_MMR6
    3007             :     268457748U, // MUH_MMR6
    3008             :     268458204U, // MUL
    3009             :     268458095U, // MULEQ_S_W_PHL
    3010             :     268458095U, // MULEQ_S_W_PHL_MM
    3011             :     268458634U, // MULEQ_S_W_PHR
    3012             :     268458634U, // MULEQ_S_W_PHR_MM
    3013             :     268457972U, // MULEU_S_PH_QBL
    3014             :     268457972U, // MULEU_S_PH_QBL_MM
    3015             :     268458536U, // MULEU_S_PH_QBR
    3016             :     268458536U, // MULEU_S_PH_QBR_MM
    3017             :     268458204U, // MULImmMacro
    3018             :     268458333U, // MULOMacro
    3019             :     268459616U, // MULOUMacro
    3020             :     268457508U, // MULQ_RS_PH
    3021             :     268457508U, // MULQ_RS_PH_MM
    3022             :     268461001U, // MULQ_RS_W
    3023             :     268461001U, // MULQ_RS_W_MMR2
    3024             :     268457452U, // MULQ_S_PH
    3025             :     268457452U, // MULQ_S_PH_MMR2
    3026             :     268460860U, // MULQ_S_W
    3027             :     268460860U, // MULQ_S_W_MMR2
    3028             :     268456519U, // MULR_Q_H
    3029             :     268460473U, // MULR_Q_W
    3030             :     268457654U, // MULSAQ_S_W_PH
    3031             :     268457654U, // MULSAQ_S_W_PH_MM
    3032             :     268457629U, // MULSA_W_PH
    3033             :     268457629U, // MULSA_W_PH_MMR2
    3034             :     23990U,     // MULT
    3035             :     268459655U, // MULTU_DSP
    3036             :     268459655U, // MULTU_DSP_MM
    3037             :     268459446U, // MULT_DSP
    3038             :     268459446U, // MULT_DSP_MM
    3039             :     23990U,     // MULT_MM
    3040             :     24199U,     // MULTu
    3041             :     24199U,     // MULTu_MM
    3042             :     268459595U, // MULU
    3043             :     268459595U, // MULU_MMR6
    3044             :     268453369U, // MULV_B
    3045             :     268455808U, // MULV_D
    3046             :     268457134U, // MULV_H
    3047             :     268461452U, // MULV_W
    3048             :     268458204U, // MUL_MM
    3049             :     268458204U, // MUL_MMR6
    3050             :     268457325U, // MUL_PH
    3051             :     268457325U, // MUL_PH_MMR2
    3052             :     268456488U, // MUL_Q_H
    3053             :     268460442U, // MUL_Q_W
    3054             :     268458204U, // MUL_R6
    3055             :     268457420U, // MUL_S_PH
    3056             :     268457420U, // MUL_S_PH_MMR2
    3057             :     546629U,    // Mfhi16
    3058             :     547145U,    // Mflo16
    3059             :     20682U,     // Move32R16
    3060             :     20682U,     // MoveR3216
    3061             :     23990U,     // MultRxRy16
    3062             :     151297462U, // MultRxRyRz16
    3063             :     24199U,     // MultuRxRy16
    3064             :     151297671U, // MultuRxRyRz16
    3065             :     17152U,     // NLOC_B
    3066             :     18732U,     // NLOC_D
    3067             :     20765U,     // NLOC_H
    3068             :     24444U,     // NLOC_W
    3069             :     17160U,     // NLZC_B
    3070             :     18740U,     // NLZC_D
    3071             :     20773U,     // NLZC_H
    3072             :     24452U,     // NLZC_W
    3073             :     268454221U, // NMADD_D32
    3074             :     268454221U, // NMADD_D32_MM
    3075             :     268454221U, // NMADD_D64
    3076             :     268458761U, // NMADD_S
    3077             :     268458761U, // NMADD_S_MM
    3078             :     268454179U, // NMSUB_D32
    3079             :     268454179U, // NMSUB_D32_MM
    3080             :     268454179U, // NMSUB_D64
    3081             :     268458743U, // NMSUB_S
    3082             :     268458743U, // NMSUB_S_MM
    3083             :     0U, // NOP
    3084             :     268458659U, // NOR
    3085             :     268458659U, // NOR64
    3086             :     268452777U, // NORI_B
    3087             :     268458659U, // NORImm
    3088             :     268458659U, // NORImm64
    3089             :     268458659U, // NOR_MM
    3090             :     268458659U, // NOR_MMR6
    3091             :     268459704U, // NOR_V
    3092             :     0U, // NOR_V_D_PSEUDO
    3093             :     0U, // NOR_V_H_PSEUDO
    3094             :     0U, // NOR_V_W_PSEUDO
    3095             :     16944U,     // NOT16_MM
    3096             :     16944U,     // NOT16_MMR6
    3097             :     20716U,     // NegRxRy16
    3098             :     24006U,     // NotRxRy16
    3099             :     268458660U, // OR
    3100             :     9224737U,   // OR16_MM
    3101             :     9224737U,   // OR16_MMR6
    3102             :     268458660U, // OR64
    3103             :     268452778U, // ORI_B
    3104             :     268457847U, // ORI_MMR6
    3105             :     268458660U, // OR_MM
    3106             :     268458660U, // OR_MMR6
    3107             :     268459705U, // OR_V
    3108             :     0U, // OR_V_D_PSEUDO
    3109             :     0U, // OR_V_H_PSEUDO
    3110             :     0U, // OR_V_W_PSEUDO
    3111             :     268457847U, // ORi
    3112             :     268457847U, // ORi64
    3113             :     268457847U, // ORi_MM
    3114             :     16800420U,  // OrRxRxRy16
    3115             :     268457314U, // PACKRL_PH
    3116             :     268457314U, // PACKRL_PH_MM
    3117             :     10274U,     // PAUSE
    3118             :     10274U,     // PAUSE_MM
    3119             :     10274U,     // PAUSE_MMR6
    3120             :     268453351U, // PCKEV_B
    3121             :     268455782U, // PCKEV_D
    3122             :     268457116U, // PCKEV_H
    3123             :     268461426U, // PCKEV_W
    3124             :     268452631U, // PCKOD_B
    3125             :     268454237U, // PCKOD_D
    3126             :     268456244U, // PCKOD_H
    3127             :     268459949U, // PCKOD_W
    3128             :     17679U,     // PCNT_B
    3129             :     19998U,     // PCNT_D
    3130             :     21392U,     // PCNT_H
    3131             :     25640U,     // PCNT_W
    3132             :     268457278U, // PICK_PH
    3133             :     268457278U, // PICK_PH_MM
    3134             :     268453510U, // PICK_QB
    3135             :     268453510U, // PICK_QB_MM
    3136             :     22929U,     // POP
    3137             :     22547U,     // PRECEQU_PH_QBL
    3138             :     17025U,     // PRECEQU_PH_QBLA
    3139             :     17025U,     // PRECEQU_PH_QBLA_MM
    3140             :     22547U,     // PRECEQU_PH_QBL_MM
    3141             :     23111U,     // PRECEQU_PH_QBR
    3142             :     17063U,     // PRECEQU_PH_QBRA
    3143             :     17063U,     // PRECEQU_PH_QBRA_MM
    3144             :     23111U,     // PRECEQU_PH_QBR_MM
    3145             :     22612U,     // PRECEQ_W_PHL
    3146             :     22612U,     // PRECEQ_W_PHL_MM
    3147             :     23151U,     // PRECEQ_W_PHR
    3148             :     23151U,     // PRECEQ_W_PHR_MM
    3149             :     22532U,     // PRECEU_PH_QBL
    3150             :     17009U,     // PRECEU_PH_QBLA
    3151             :     17009U,     // PRECEU_PH_QBLA_MM
    3152             :     22532U,     // PRECEU_PH_QBL_MM
    3153             :     23096U,     // PRECEU_PH_QBR
    3154             :     17047U,     // PRECEU_PH_QBRA
    3155             :     17047U,     // PRECEU_PH_QBRA_MM
    3156             :     23096U,     // PRECEU_PH_QBR_MM
    3157             :     268457230U, // PRECRQU_S_QB_PH
    3158             :     268457230U, // PRECRQU_S_QB_PH_MM
    3159             :     268460092U, // PRECRQ_PH_W
    3160             :     268460092U, // PRECRQ_PH_W_MM
    3161             :     268457203U, // PRECRQ_QB_PH
    3162             :     268457203U, // PRECRQ_QB_PH_MM
    3163             :     268460123U, // PRECRQ_RS_PH_W
    3164             :     268460123U, // PRECRQ_RS_PH_W_MM
    3165             :     268457217U, // PRECR_QB_PH
    3166             :     268457217U, // PRECR_QB_PH_MMR2
    3167             :     268460076U, // PRECR_SRA_PH_W
    3168             :     268460076U, // PRECR_SRA_PH_W_MMR2
    3169             :     268460105U, // PRECR_SRA_R_PH_W
    3170             :     268460105U, // PRECR_SRA_R_PH_W_MMR2
    3171             :     1937632U,   // PREF
    3172             :     1937503U,   // PREFE
    3173             :     1937503U,   // PREFE_MM
    3174             :     160277965U, // PREFX_MM
    3175             :     1937632U,   // PREF_MM
    3176             :     1937632U,   // PREF_MMR6
    3177             :     1937632U,   // PREF_R6
    3178             :     268455981U, // PREPEND
    3179             :     268455981U, // PREPEND_MMR2
    3180             :     0U, // PseudoCMPU_EQ_QB
    3181             :     0U, // PseudoCMPU_LE_QB
    3182             :     0U, // PseudoCMPU_LT_QB
    3183             :     0U, // PseudoCMP_EQ_PH
    3184             :     0U, // PseudoCMP_LE_PH
    3185             :     0U, // PseudoCMP_LT_PH
    3186             :     16390U,     // PseudoCVT_D32_W
    3187             :     16390U,     // PseudoCVT_D64_L
    3188             :     16390U,     // PseudoCVT_D64_W
    3189             :     16390U,     // PseudoCVT_S_L
    3190             :     16390U,     // PseudoCVT_S_W
    3191             :     0U, // PseudoDMULT
    3192             :     0U, // PseudoDMULTu
    3193             :     0U, // PseudoDSDIV
    3194             :     0U, // PseudoDUDIV
    3195             :     0U, // PseudoIndirectBranch
    3196             :     0U, // PseudoIndirectBranch64
    3197             :     0U, // PseudoIndirectBranch64R6
    3198             :     0U, // PseudoIndirectBranchR6
    3199             :     0U, // PseudoIndirectBranch_MM
    3200             :     0U, // PseudoIndirectBranch_MMR6
    3201             :     0U, // PseudoIndirectHazardBranch
    3202             :     0U, // PseudoIndirectHazardBranch64
    3203             :     0U, // PseudoIndrectHazardBranch64R6
    3204             :     0U, // PseudoIndrectHazardBranchR6
    3205             :     0U, // PseudoMADD
    3206             :     0U, // PseudoMADDU
    3207             :     0U, // PseudoMFHI
    3208             :     0U, // PseudoMFHI64
    3209             :     0U, // PseudoMFLO
    3210             :     0U, // PseudoMFLO64
    3211             :     0U, // PseudoMSUB
    3212             :     0U, // PseudoMSUBU
    3213             :     0U, // PseudoMTLOHI
    3214             :     0U, // PseudoMTLOHI64
    3215             :     0U, // PseudoMTLOHI_DSP
    3216             :     0U, // PseudoMULT
    3217             :     0U, // PseudoMULTu
    3218             :     0U, // PseudoPICK_PH
    3219             :     0U, // PseudoPICK_QB
    3220             :     0U, // PseudoReturn
    3221             :     0U, // PseudoReturn64
    3222             :     0U, // PseudoSDIV
    3223             :     0U, // PseudoSELECTFP_F_D32
    3224             :     0U, // PseudoSELECTFP_F_D64
    3225             :     0U, // PseudoSELECTFP_F_I
    3226             :     0U, // PseudoSELECTFP_F_I64
    3227             :     0U, // PseudoSELECTFP_F_S
    3228             :     0U, // PseudoSELECTFP_T_D32
    3229             :     0U, // PseudoSELECTFP_T_D64
    3230             :     0U, // PseudoSELECTFP_T_I
    3231             :     0U, // PseudoSELECTFP_T_I64
    3232             :     0U, // PseudoSELECTFP_T_S
    3233             :     0U, // PseudoSELECT_D32
    3234             :     0U, // PseudoSELECT_D64
    3235             :     0U, // PseudoSELECT_I
    3236             :     0U, // PseudoSELECT_I64
    3237             :     0U, // PseudoSELECT_S
    3238             :     268455823U, // PseudoTRUNC_W_D
    3239             :     268455823U, // PseudoTRUNC_W_D32
    3240             :     268459266U, // PseudoTRUNC_W_S
    3241             :     0U, // PseudoUDIV
    3242             :     18306U,     // RADDU_W_QB
    3243             :     18306U,     // RADDU_W_QB_MM
    3244             :     41966018U,  // RDDSP
    3245             :     167795138U, // RDDSP_MM
    3246             :     23254U,     // RDHWR
    3247             :     23254U,     // RDHWR64
    3248             :     23254U,     // RDHWR_MM
    3249             :     268458710U, // RDHWR_MMR6
    3250             :     23219U,     // RDPGPR_MMR6
    3251             :     19394U,     // RECIP_D32
    3252             :     19394U,     // RECIP_D32_MM
    3253             :     19394U,     // RECIP_D64
    3254             :     19394U,     // RECIP_D64_MM
    3255             :     23597U,     // RECIP_S
    3256             :     23597U,     // RECIP_S_MM
    3257             :     22113U,     // REPLV_PH
    3258             :     22113U,     // REPLV_PH_MM
    3259             :     18286U,     // REPLV_QB
    3260             :     18286U,     // REPLV_QB_MM
    3261             :     21840U,     // REPL_PH
    3262             :     21840U,     // REPL_PH_MM
    3263             :     176178840U, // REPL_QB
    3264             :     176178840U, // REPL_QB_MM
    3265             :     20007U,     // RINT_D
    3266             :     20007U,     // RINT_D_MMR6
    3267             :     23771U,     // RINT_S
    3268             :     23771U,     // RINT_S_MMR6
    3269             :     268458153U, // ROL
    3270             :     268458153U, // ROLImm
    3271             :     268458665U, // ROR
    3272             :     268458665U, // RORImm
    3273             :     268458698U, // ROTR
    3274             :     268459806U, // ROTRV
    3275             :     268459806U, // ROTRV_MM
    3276             :     268458698U, // ROTR_MM
    3277             :     19203U,     // ROUND_L_D64
    3278             :     19203U,     // ROUND_L_D_MMR6
    3279             :     23489U,     // ROUND_L_S
    3280             :     23489U,     // ROUND_L_S_MMR6
    3281             :     20378U,     // ROUND_W_D32
    3282             :     20378U,     // ROUND_W_D64
    3283             :     20378U,     // ROUND_W_D_MMR6
    3284             :     20378U,     // ROUND_W_MM
    3285             :     23821U,     // ROUND_W_S
    3286             :     23821U,     // ROUND_W_S_MM
    3287             :     23821U,     // ROUND_W_S_MMR6
    3288             :     20035U,     // RSQRT_D32
    3289             :     20035U,     // RSQRT_D32_MM
    3290             :     20035U,     // RSQRT_D64
    3291             :     20035U,     // RSQRT_D64_MM
    3292             :     23779U,     // RSQRT_S
    3293             :     23779U,     // RSQRT_S_MM
    3294             :     0U, // Restore16
    3295             :     0U, // RestoreX16
    3296             :     0U, // RetRA
    3297             :     0U, // RetRA16
    3298             :     268453060U, // SAT_S_B
    3299             :     268455227U, // SAT_S_D
    3300             :     268456762U, // SAT_S_H
    3301             :     268460910U, // SAT_S_W
    3302             :     268453287U, // SAT_U_B
    3303             :     268455706U, // SAT_U_D
    3304             :     268457052U, // SAT_U_H
    3305             :     268461340U, // SAT_U_W
    3306             :     142624654U, // SB
    3307             :     142623140U, // SB16_MM
    3308             :     142623140U, // SB16_MMR6
    3309             :     142624654U, // SB64
    3310             :     142626893U, // SBE
    3311             :     142626893U, // SBE_MM
    3312             :     142624654U, // SB_MM
    3313             :     142624654U, // SB_MMR6
    3314             :     4229193U,   // SC
    3315             :     4229193U,   // SC64
    3316             :     4229193U,   // SC64_R6
    3317             :     4231173U,   // SCD
    3318             :     4231173U,   // SCD_R6
    3319             :     4231250U,   // SCE
    3320             :     4231250U,   // SCE_MM
    3321             :     4229193U,   // SC_MM
    3322             :     4229193U,   // SC_R6
    3323             :     142626884U, // SD
    3324             :     186733U,    // SDBBP
    3325             :     82449U,     // SDBBP16_MM
    3326             :     82449U,     // SDBBP16_MMR6
    3327             :     596333U,    // SDBBP_MM
    3328             :     186733U,    // SDBBP_MMR6
    3329             :     186733U,    // SDBBP_R6
    3330             :     142622812U, // SDC1
    3331             :     142622812U, // SDC164
    3332             :     142622812U, // SDC1_D64_MMR6
    3333             :     142622812U, // SDC1_MM
    3334             :     142623028U, // SDC2
    3335             :     142623028U, // SDC2_MMR6
    3336             :     142623028U, // SDC2_R6
    3337             :     142623113U, // SDC3
    3338             :     26195U,     // SDIV
    3339             :     26195U,     // SDIV_MM
    3340             :     0U, // SDIV_MM_Pseudo
    3341             :     142628904U, // SDL
    3342             :     142632631U, // SDMacro
    3343             :     142629468U, // SDR
    3344             :     3238019229U,        // SDXC1
    3345             :     3238019229U,        // SDXC164
    3346             :     268459762U, // SDivIMacro
    3347             :     268459762U, // SDivMacro
    3348             :     17951U,     // SEB
    3349             :     17951U,     // SEB64
    3350             :     17951U,     // SEB_MM
    3351             :     21728U,     // SEH
    3352             :     21728U,     // SEH64
    3353             :     21728U,     // SEH_MM
    3354             :     268461591U, // SELEQZ
    3355             :     268461591U, // SELEQZ64
    3356             :     268455906U, // SELEQZ_D
    3357             :     268455906U, // SELEQZ_D_MMR6
    3358             :     268461591U, // SELEQZ_MMR6
    3359             :     268459335U, // SELEQZ_S
    3360             :     268459335U, // SELEQZ_S_MMR6
    3361             :     268461564U, // SELNEZ
    3362             :     268461564U, // SELNEZ64
    3363             :     268455889U, // SELNEZ_D
    3364             :     268455889U, // SELNEZ_D_MMR6
    3365             :     268461564U, // SELNEZ_MMR6
    3366             :     268459325U, // SELNEZ_S
    3367             :     268459325U, // SELNEZ_S_MMR6
    3368             :     285231916U, // SEL_D
    3369             :     285231916U, // SEL_D_MMR6
    3370             :     285236202U, // SEL_S
    3371             :     285236202U, // SEL_S_MMR6
    3372             :     268458502U, // SEQ
    3373             :     268461799U, // SEQIMacro
    3374             :     268461799U, // SEQMacro
    3375             :     268457834U, // SEQi
    3376             :     142628623U, // SH
    3377             :     142623192U, // SH16_MM
    3378             :     142623192U, // SH16_MMR6
    3379             :     142628623U, // SH64
    3380             :     142626940U, // SHE
    3381             :     142626940U, // SHE_MM
    3382             :     268452659U, // SHF_B
    3383             :     268456272U, // SHF_H
    3384             :     268460061U, // SHF_W
    3385             :     22863U,     // SHILO
    3386             :     24325U,     // SHILOV
    3387             :     24325U,     // SHILOV_MM
    3388             :     22863U,     // SHILO_MM
    3389             :     268457559U, // SHLLV_PH
    3390             :     268457559U, // SHLLV_PH_MM
    3391             :     268453732U, // SHLLV_QB
    3392             :     268453732U, // SHLLV_QB_MM
    3393             :     268457496U, // SHLLV_S_PH
    3394             :     268457496U, // SHLLV_S_PH_MM
    3395             :     268460971U, // SHLLV_S_W
    3396             :     268460971U, // SHLLV_S_W_MM
    3397             :     268457287U, // SHLL_PH
    3398             :     268457287U, // SHLL_PH_MM
    3399             :     268453519U, // SHLL_QB
    3400             :     268453519U, // SHLL_QB_MM
    3401             :     268457409U, // SHLL_S_PH
    3402             :     268457409U, // SHLL_S_PH_MM
    3403             :     268460811U, // SHLL_S_W
    3404             :     268460811U, // SHLL_S_W_MM
    3405             :     268457549U, // SHRAV_PH
    3406             :     268457549U, // SHRAV_PH_MM
    3407             :     268453722U, // SHRAV_QB
    3408             :     268453722U, // SHRAV_QB_MMR2
    3409             :     268457397U, // SHRAV_R_PH
    3410             :     268457397U, // SHRAV_R_PH_MM
    3411             :     268453620U, // SHRAV_R_QB
    3412             :     268453620U, // SHRAV_R_QB_MMR2
    3413             :     268460566U, // SHRAV_R_W
    3414             :     268460566U, // SHRAV_R_W_MM
    3415             :     268457194U, // SHRA_PH
    3416             :     268457194U, // SHRA_PH_MM
    3417             :     268453442U, // SHRA_QB
    3418             :     268453442U, // SHRA_QB_MMR2
    3419             :     268457362U, // SHRA_R_PH
    3420             :     268457362U, // SHRA_R_PH_MM
    3421             :     268453585U, // SHRA_R_QB
    3422             :     268453585U, // SHRA_R_QB_MMR2
    3423             :     268460524U, // SHRA_R_W
    3424             :     268460524U, // SHRA_R_W_MM
    3425             :     268457579U, // SHRLV_PH
    3426             :     268457579U, // SHRLV_PH_MMR2
    3427             :     268453752U, // SHRLV_QB
    3428             :     268453752U, // SHRLV_QB_MM
    3429             :     268457305U, // SHRL_PH
    3430             :     268457305U, // SHRL_PH_MMR2
    3431             :     268453537U, // SHRL_QB
    3432             :     268453537U, // SHRL_QB_MM
    3433             :     142628623U, // SH_MM
    3434             :     142628623U, // SH_MMR6
    3435             :     1627407178U,        // SLDI_B
    3436             :     1627409019U,        // SLDI_D
    3437             :     1627410791U,        // SLDI_H
    3438             :     1627414661U,        // SLDI_W
    3439             :     1627407120U,        // SLD_B
    3440             :     1627408726U,        // SLD_D
    3441             :     1627410733U,        // SLD_H
    3442             :     1627414438U,        // SLD_W
    3443             :     268458147U, // SLL
    3444             :     268452341U, // SLL16_MM
    3445             :     268452341U, // SLL16_MMR6
    3446             :     22691U,     // SLL64_32
    3447             :     22691U,     // SLL64_64
    3448             :     268452716U, // SLLI_B
    3449             :     268454540U, // SLLI_D
    3450             :     268456312U, // SLLI_H
    3451             :     268460182U, // SLLI_W
    3452             :     268459768U, // SLLV
    3453             :     268459768U, // SLLV_MM
    3454             :     268452865U, // SLL_B
    3455             :     268454724U, // SLL_D
    3456             :     268456428U, // SLL_H
    3457             :     268458147U, // SLL_MM
    3458             :     268458147U, // SLL_MMR6
    3459             :     268460324U, // SLL_W
    3460             :     268459435U, // SLT
    3461             :     268459435U, // SLT64
    3462             :     268459435U, // SLTImm64
    3463             :     268459642U, // SLTUImm64
    3464             :     268459435U, // SLT_MM
    3465             :     268457858U, // SLTi
    3466             :     268457858U, // SLTi64
    3467             :     268457858U, // SLTi_MM
    3468             :     268459579U, // SLTiu
    3469             :     268459579U, // SLTiu64
    3470             :     268459579U, // SLTiu_MM
    3471             :     268459642U, // SLTu
    3472             :     268459642U, // SLTu64
    3473             :     268459642U, // SLTu_MM
    3474             :     268456092U, // SNE
    3475             :     268457779U, // SNEi
    3476             :     0U, // SNZ_B_PSEUDO
    3477             :     0U, // SNZ_D_PSEUDO
    3478             :     0U, // SNZ_H_PSEUDO
    3479             :     0U, // SNZ_V_PSEUDO
    3480             :     0U, // SNZ_W_PSEUDO
    3481             :     1610630083U,        // SPLATI_B
    3482             :     1610631891U,        // SPLATI_D
    3483             :     1610633663U,        // SPLATI_H
    3484             :     1610637533U,        // SPLATI_W
    3485             :     1610630398U,        // SPLAT_B
    3486             :     1610632604U,        // SPLAT_D
    3487             :     1610634111U,        // SPLAT_H
    3488             :     1610638325U,        // SPLAT_W
    3489             :     268452537U, // SRA
    3490             :     268452674U, // SRAI_B
    3491             :     268454515U, // SRAI_D
    3492             :     268456287U, // SRAI_H
    3493             :     268460157U, // SRAI_W
    3494             :     268452750U, // SRARI_B
    3495             :     268454574U, // SRARI_D
    3496             :     268456346U, // SRARI_H
    3497             :     268460216U, // SRARI_W
    3498             :     268452903U, // SRAR_B
    3499             :     268454963U, // SRAR_D
    3500             :     268456543U, // SRAR_H
    3501             :     268460588U, // SRAR_W
    3502             :     268459747U, // SRAV
    3503             :     268459747U, // SRAV_MM
    3504             :     268452601U, // SRA_B
    3505             :     268454147U, // SRA_D
    3506             :     268456214U, // SRA_H
    3507             :     268452537U, // SRA_MM
    3508             :     268459876U, // SRA_W
    3509             :     268458165U, // SRL
    3510             :     268452348U, // SRL16_MM
    3511             :     268452348U, // SRL16_MMR6
    3512             :     268452724U, // SRLI_B
    3513             :     268454548U, // SRLI_D
    3514             :     268456320U, // SRLI_H
    3515             :     268460190U, // SRLI_W
    3516             :     268452768U, // SRLRI_B
    3517             :     268454592U, // SRLRI_D
    3518             :     268456364U, // SRLRI_H
    3519             :     268460234U, // SRLRI_W
    3520             :     268452919U, // SRLR_B
    3521             :     268454979U, // SRLR_D
    3522             :     268456559U, // SRLR_H
    3523             :     268460604U, // SRLR_W
    3524             :     268459775U, // SRLV
    3525             :     268459775U, // SRLV_MM
    3526             :     268452872U, // SRL_B
    3527             :     268454749U, // SRL_D
    3528             :     268456435U, // SRL_H
    3529             :     268458165U, // SRL_MM
    3530             :     268460349U, // SRL_W
    3531             :     10339U,     // SSNOP
    3532             :     10339U,     // SSNOP_MM
    3533             :     10339U,     // SSNOP_MMR6
    3534             :     142622726U, // STORE_ACC128
    3535             :     142622726U, // STORE_ACC64
    3536             :     142622726U, // STORE_ACC64DSP
    3537             :     142629297U, // STORE_CCOND_DSP
    3538             :     142624033U, // ST_B
    3539             :     142626380U, // ST_D
    3540             :     0U, // ST_F16
    3541             :     142627746U, // ST_H
    3542             :     142632022U, // ST_W
    3543             :     268453781U, // SUB
    3544             :     268457258U, // SUBQH_PH
    3545             :     268457258U, // SUBQH_PH_MMR2
    3546             :     268457373U, // SUBQH_R_PH
    3547             :     268457373U, // SUBQH_R_PH_MMR2
    3548             :     268460534U, // SUBQH_R_W
    3549             :     268460534U, // SUBQH_R_W_MMR2
    3550             :     268460139U, // SUBQH_W
    3551             :     268460139U, // SUBQH_W_MMR2
    3552             :     268457333U, // SUBQ_PH
    3553             :     268457333U, // SUBQ_PH_MM
    3554             :     268457430U, // SUBQ_S_PH
    3555             :     268457430U, // SUBQ_S_PH_MM
    3556             :     268460840U, // SUBQ_S_W
    3557             :     268460840U, // SUBQ_S_W_MM
    3558             :     268453275U, // SUBSUS_U_B
    3559             :     268455694U, // SUBSUS_U_D
    3560             :     268457040U, // SUBSUS_U_H
    3561             :     268461328U, // SUBSUS_U_W
    3562             :     268453078U, // SUBSUU_S_B
    3563             :     268455267U, // SUBSUU_S_D
    3564             :     268456780U, // SUBSUU_S_H
    3565             :     268460950U, // SUBSUU_S_W
    3566             :     268453040U, // SUBS_S_B
    3567             :     268455207U, // SUBS_S_D
    3568             :     268456742U, // SUBS_S_H
    3569             :     268460890U, // SUBS_S_W
    3570             :     268453255U, // SUBS_U_B
    3571             :     268455674U, // SUBS_U_D
    3572             :     268457020U, // SUBS_U_H
    3573             :     268461308U, // SUBS_U_W
    3574             :     268452414U, // SUBU16_MM
    3575             :     268452414U, // SUBU16_MMR6
    3576             :     268453490U, // SUBUH_QB
    3577             :     268453490U, // SUBUH_QB_MMR2
    3578             :     268453596U, // SUBUH_R_QB
    3579             :     268453596U, // SUBUH_R_QB_MMR2
    3580             :     268459492U, // SUBU_MMR6
    3581             :     268457531U, // SUBU_PH
    3582             :     268457531U, // SUBU_PH_MMR2
    3583             :     268453704U, // SUBU_QB
    3584             :     268453704U, // SUBU_QB_MM
    3585             :     268457474U, // SUBU_S_PH
    3586             :     268457474U, // SUBU_S_PH_MMR2
    3587             :     268453643U, // SUBU_S_QB
    3588             :     268453643U, // SUBU_S_QB_MM
    3589             :     268452822U, // SUBVI_B
    3590             :     268454630U, // SUBVI_D
    3591             :     268456402U, // SUBVI_H
    3592             :     268460272U, // SUBVI_W
    3593             :     268453334U, // SUBV_B
    3594             :     268455765U, // SUBV_D
    3595             :     268457099U, // SUBV_H
    3596             :     268461409U, // SUBV_W
    3597             :     268453781U, // SUB_MM
    3598             :     268453781U, // SUB_MMR6
    3599             :     268459492U, // SUBu
    3600             :     268459492U, // SUBu_MM
    3601             :     3238019243U,        // SUXC1
    3602             :     3238019243U,        // SUXC164
    3603             :     3238019243U,        // SUXC1_MM
    3604             :     142632393U, // SW
    3605             :     142623323U, // SW16_MM
    3606             :     142623323U, // SW16_MMR6
    3607             :     142632393U, // SW64
    3608             :     142622864U, // SWC1
    3609             :     142622864U, // SWC1_MM
    3610             :     142623080U, // SWC2
    3611             :     142623080U, // SWC2_MMR6
    3612             :     142623080U, // SWC2_R6
    3613             :     142623125U, // SWC3
    3614             :     142632393U, // SWDSP
    3615             :     142632393U, // SWDSP_MM
    3616             :     142627029U, // SWE
    3617             :     142627029U, // SWE_MM
    3618             :     142629108U, // SWL
    3619             :     142629108U, // SWL64
    3620             :     142626961U, // SWLE
    3621             :     142626961U, // SWLE_MM
    3622             :     142629108U, // SWL_MM
    3623             :     3817994U,   // SWM16_MM
    3624             :     3817994U,   // SWM16_MMR6
    3625             :     3817742U,   // SWM32_MM
    3626             :     3823912U,   // SWM_MM
    3627             :     170492U,    // SWP_MM
    3628             :     170492U,    // SWP_MMR6
    3629             :     142629602U, // SWR
    3630             :     142629602U, // SWR64
    3631             :     142627000U, // SWRE
    3632             :     142627000U, // SWRE_MM
    3633             :     142629602U, // SWR_MM
    3634             :     142632393U, // SWSP_MM
    3635             :     142632393U, // SWSP_MMR6
    3636             :     3238019257U,        // SWXC1
    3637             :     3238019257U,        // SWXC1_MM
    3638             :     142632393U, // SW_MM
    3639             :     142632393U, // SW_MMR6
    3640             :     206501U,    // SYNC
    3641             :     218905U,    // SYNCI
    3642             :     218905U,    // SYNCI_MM
    3643             :     218905U,    // SYNCI_MMR6
    3644             :     206501U,    // SYNC_MM
    3645             :     198659U,    // SYNC_MMR6
    3646             :     186503U,    // SYSCALL
    3647             :     596103U,    // SYSCALL_MM
    3648             :     0U, // SZ_B_PSEUDO
    3649             :     0U, // SZ_D_PSEUDO
    3650             :     0U, // SZ_H_PSEUDO
    3651             :     0U, // SZ_V_PSEUDO
    3652             :     0U, // SZ_W_PSEUDO
    3653             :     0U, // Save16
    3654             :     0U, // SaveX16
    3655             :     142624654U, // SbRxRyOffMemX16
    3656             :     550456U,    // SebRx16
    3657             :     550462U,    // SehRx16
    3658             :     4695569U,   // SelBeqZ
    3659             :     4695542U,   // SelBneZ
    3660             :     453220747U, // SelTBteqZCmp
    3661             :     453220196U, // SelTBteqZCmpi
    3662             :     453221803U, // SelTBteqZSlt
    3663             :     453220226U, // SelTBteqZSlti
    3664             :     453221947U, // SelTBteqZSltiu
    3665             :     453222010U, // SelTBteqZSltu
    3666             :     721656203U, // SelTBtneZCmp
    3667             :     721655652U, // SelTBtneZCmpi
    3668             :     721657259U, // SelTBtneZSlt
    3669             :     721655682U, // SelTBtneZSlti
    3670             :     721657403U, // SelTBtneZSltiu
    3671             :     721657466U, // SelTBtneZSltu
    3672             :     142628623U, // ShRxRyOffMemX16
    3673             :     268458147U, // SllX16
    3674             :     16801528U,  // SllvRxRy16
    3675             :     193240491U, // SltCCRxRy16
    3676             :     23979U,     // SltRxRy16
    3677             :     193238914U, // SltiCCRxImmX16
    3678             :     1879070594U,        // SltiRxImm16
    3679             :     22402U,     // SltiRxImmX16
    3680             :     193240635U, // SltiuCCRxImmX16
    3681             :     1879072315U,        // SltiuRxImm16
    3682             :     24123U,     // SltiuRxImmX16
    3683             :     193240698U, // SltuCCRxRy16
    3684             :     24186U,     // SltuRxRy16
    3685             :     193240698U, // SltuRxRyRz16
    3686             :     268452537U, // SraX16
    3687             :     16801507U,  // SravRxRy16
    3688             :     268458165U, // SrlX16
    3689             :     16801535U,  // SrlvRxRy16
    3690             :     268459492U, // SubuRxRyRz16
    3691             :     142632393U, // SwRxRyOffMemX16
    3692             :     142632393U, // SwRxSpImmX16
    3693             :     0U, // TAILCALL
    3694             :     0U, // TAILCALL64R6REG
    3695             :     0U, // TAILCALLHB64R6REG
    3696             :     0U, // TAILCALLHBR6REG
    3697             :     0U, // TAILCALLR6REG
    3698             :     0U, // TAILCALLREG
    3699             :     0U, // TAILCALLREG64
    3700             :     0U, // TAILCALLREGHB
    3701             :     0U, // TAILCALLREGHB64
    3702             :     0U, // TAILCALLREG_MM
    3703             :     0U, // TAILCALLREG_MMR6
    3704             :     0U, // TAILCALL_MM
    3705             :     0U, // TAILCALL_MMR6
    3706             :     268458507U, // TEQ
    3707             :     22384U,     // TEQI
    3708             :     22384U,     // TEQI_MM
    3709             :     268458507U, // TEQ_MM
    3710             :     268456043U, // TGE
    3711             :     22317U,     // TGEI
    3712             :     24116U,     // TGEIU
    3713             :     24116U,     // TGEIU_MM
    3714             :     22317U,     // TGEI_MM
    3715             :     268459539U, // TGEU
    3716             :     268459539U, // TGEU_MM
    3717             :     268456043U, // TGE_MM
    3718             :     10387U,     // TLBGINV
    3719             :     10288U,     // TLBGINVF
    3720             :     10288U,     // TLBGINVF_MM
    3721             :     10387U,     // TLBGINV_MM
    3722             :     10333U,     // TLBGP
    3723             :     10333U,     // TLBGP_MM
    3724             :     10350U,     // TLBGR
    3725             :     10350U,     // TLBGR_MM
    3726             :     10303U,     // TLBGWI
    3727             :     10303U,     // TLBGWI_MM
    3728             :     10362U,     // TLBGWR
    3729             :     10362U,     // TLBGWR_MM
    3730             :     10380U,     // TLBINV
    3731             :     10280U,     // TLBINVF
    3732             :     10280U,     // TLBINVF_MMR6
    3733             :     10380U,     // TLBINV_MMR6
    3734             :     10328U,     // TLBP
    3735             :     10328U,     // TLBP_MM
    3736             :     10345U,     // TLBR
    3737             :     10345U,     // TLBR_MM
    3738             :     10297U,     // TLBWI
    3739             :     10297U,     // TLBWI_MM
    3740             :     10356U,     // TLBWR
    3741             :     10356U,     // TLBWR_MM
    3742             :     268459440U, // TLT
    3743             :     22408U,     // TLTI
    3744             :     24130U,     // TLTIU_MM
    3745             :     22408U,     // TLTI_MM
    3746             :     268459648U, // TLTU
    3747             :     268459648U, // TLTU_MM
    3748             :     268459440U, // TLT_MM
    3749             :     268456097U, // TNE
    3750             :     22329U,     // TNEI
    3751             :     22329U,     // TNEI_MM
    3752             :     268456097U, // TNE_MM
    3753             :     0U, // TRAP
    3754             :     19192U,     // TRUNC_L_D64
    3755             :     19192U,     // TRUNC_L_D_MMR6
    3756             :     23478U,     // TRUNC_L_S
    3757             :     23478U,     // TRUNC_L_S_MMR6
    3758             :     20367U,     // TRUNC_W_D32
    3759             :     20367U,     // TRUNC_W_D64
    3760             :     20367U,     // TRUNC_W_D_MMR6
    3761             :     20367U,     // TRUNC_W_MM
    3762             :     23810U,     // TRUNC_W_S
    3763             :     23810U,     // TRUNC_W_S_MM
    3764             :     23810U,     // TRUNC_W_S_MMR6
    3765             :     24130U,     // TTLTIU
    3766             :     26181U,     // UDIV
    3767             :     26181U,     // UDIV_MM
    3768             :     0U, // UDIV_MM_Pseudo
    3769             :     268459670U, // UDivIMacro
    3770             :     268459670U, // UDivMacro
    3771             :     142628069U, // Ulh
    3772             :     142630431U, // Ulhu
    3773             :     142632387U, // Ulw
    3774             :     142628622U, // Ush
    3775             :     142632392U, // Usw
    3776             :     268459593U, // V3MULU
    3777             :     268451901U, // VMM0
    3778             :     268459608U, // VMULU
    3779             :     285229874U, // VSHF_B
    3780             :     285231699U, // VSHF_D
    3781             :     285233487U, // VSHF_H
    3782             :     285237276U, // VSHF_W
    3783             :     10375U,     // WAIT
    3784             :     597408U,    // WAIT_MM
    3785             :     597408U,    // WAIT_MMR6
    3786             :     41966025U,  // WRDSP
    3787             :     167795145U, // WRDSP_MM
    3788             :     23227U,     // WRPGPR_MMR6
    3789             :     21713U,     // WSBH
    3790             :     21713U,     // WSBH_MM
    3791             :     21713U,     // WSBH_MMR6
    3792             :     268458670U, // XOR
    3793             :     9224736U,   // XOR16_MM
    3794             :     9224736U,   // XOR16_MMR6
    3795             :     268458670U, // XOR64
    3796             :     268452785U, // XORI_B
    3797             :     268457846U, // XORI_MMR6
    3798             :     268458670U, // XOR_MM
    3799             :     268458670U, // XOR_MMR6
    3800             :     268459711U, // XOR_V
    3801             :     0U, // XOR_V_D_PSEUDO
    3802             :     0U, // XOR_V_H_PSEUDO
    3803             :     0U, // XOR_V_W_PSEUDO
    3804             :     268457846U, // XORi
    3805             :     268457846U, // XORi64
    3806             :     268457846U, // XORi_MM
    3807             :     16800430U,  // XorRxRxRy16
    3808             :     20508U,     // YIELD
    3809             :   };
    3810             : 
    3811             :   static const uint16_t OpInfo1[] = {
    3812             :     0U, // PHI
    3813             :     0U, // INLINEASM
    3814             :     0U, // CFI_INSTRUCTION
    3815             :     0U, // EH_LABEL
    3816             :     0U, // GC_LABEL
    3817             :     0U, // ANNOTATION_LABEL
    3818             :     0U, // KILL
    3819             :     0U, // EXTRACT_SUBREG
    3820             :     0U, // INSERT_SUBREG
    3821             :     0U, // IMPLICIT_DEF
    3822             :     0U, // SUBREG_TO_REG
    3823             :     0U, // COPY_TO_REGCLASS
    3824             :     0U, // DBG_VALUE
    3825             :     0U, // DBG_LABEL
    3826             :     0U, // REG_SEQUENCE
    3827             :     0U, // COPY
    3828             :     0U, // BUNDLE
    3829             :     0U, // LIFETIME_START
    3830             :     0U, // LIFETIME_END
    3831             :     0U, // STACKMAP
    3832             :     0U, // FENTRY_CALL
    3833             :     0U, // PATCHPOINT
    3834             :     0U, // LOAD_STACK_GUARD
    3835             :     0U, // STATEPOINT
    3836             :     0U, // LOCAL_ESCAPE
    3837             :     0U, // FAULTING_OP
    3838             :     0U, // PATCHABLE_OP
    3839             :     0U, // PATCHABLE_FUNCTION_ENTER
    3840             :     0U, // PATCHABLE_RET
    3841             :     0U, // PATCHABLE_FUNCTION_EXIT
    3842             :     0U, // PATCHABLE_TAIL_CALL
    3843             :     0U, // PATCHABLE_EVENT_CALL
    3844             :     0U, // PATCHABLE_TYPED_EVENT_CALL
    3845             :     0U, // ICALL_BRANCH_FUNNEL
    3846             :     0U, // G_ADD
    3847             :     0U, // G_SUB
    3848             :     0U, // G_MUL
    3849             :     0U, // G_SDIV
    3850             :     0U, // G_UDIV
    3851             :     0U, // G_SREM
    3852             :     0U, // G_UREM
    3853             :     0U, // G_AND
    3854             :     0U, // G_OR
    3855             :     0U, // G_XOR
    3856             :     0U, // G_IMPLICIT_DEF
    3857             :     0U, // G_PHI
    3858             :     0U, // G_FRAME_INDEX
    3859             :     0U, // G_GLOBAL_VALUE
    3860             :     0U, // G_EXTRACT
    3861             :     0U, // G_UNMERGE_VALUES
    3862             :     0U, // G_INSERT
    3863             :     0U, // G_MERGE_VALUES
    3864             :     0U, // G_PTRTOINT
    3865             :     0U, // G_INTTOPTR
    3866             :     0U, // G_BITCAST
    3867             :     0U, // G_LOAD
    3868             :     0U, // G_SEXTLOAD
    3869             :     0U, // G_ZEXTLOAD
    3870             :     0U, // G_STORE
    3871             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
    3872             :     0U, // G_ATOMIC_CMPXCHG
    3873             :     0U, // G_ATOMICRMW_XCHG
    3874             :     0U, // G_ATOMICRMW_ADD
    3875             :     0U, // G_ATOMICRMW_SUB
    3876             :     0U, // G_ATOMICRMW_AND
    3877             :     0U, // G_ATOMICRMW_NAND
    3878             :     0U, // G_ATOMICRMW_OR
    3879             :     0U, // G_ATOMICRMW_XOR
    3880             :     0U, // G_ATOMICRMW_MAX
    3881             :     0U, // G_ATOMICRMW_MIN
    3882             :     0U, // G_ATOMICRMW_UMAX
    3883             :     0U, // G_ATOMICRMW_UMIN
    3884             :     0U, // G_BRCOND
    3885             :     0U, // G_BRINDIRECT
    3886             :     0U, // G_INTRINSIC
    3887             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
    3888             :     0U, // G_ANYEXT
    3889             :     0U, // G_TRUNC
    3890             :     0U, // G_CONSTANT
    3891             :     0U, // G_FCONSTANT
    3892             :     0U, // G_VASTART
    3893             :     0U, // G_VAARG
    3894             :     0U, // G_SEXT
    3895             :     0U, // G_ZEXT
    3896             :     0U, // G_SHL
    3897             :     0U, // G_LSHR
    3898             :     0U, // G_ASHR
    3899             :     0U, // G_ICMP
    3900             :     0U, // G_FCMP
    3901             :     0U, // G_SELECT
    3902             :     0U, // G_UADDE
    3903             :     0U, // G_USUBE
    3904             :     0U, // G_SADDO
    3905             :     0U, // G_SSUBO
    3906             :     0U, // G_UMULO
    3907             :     0U, // G_SMULO
    3908             :     0U, // G_UMULH
    3909             :     0U, // G_SMULH
    3910             :     0U, // G_FADD
    3911             :     0U, // G_FSUB
    3912             :     0U, // G_FMUL
    3913             :     0U, // G_FMA
    3914             :     0U, // G_FDIV
    3915             :     0U, // G_FREM
    3916             :     0U, // G_FPOW
    3917             :     0U, // G_FEXP
    3918             :     0U, // G_FEXP2
    3919             :     0U, // G_FLOG
    3920             :     0U, // G_FLOG2
    3921             :     0U, // G_FNEG
    3922             :     0U, // G_FPEXT
    3923             :     0U, // G_FPTRUNC
    3924             :     0U, // G_FPTOSI
    3925             :     0U, // G_FPTOUI
    3926             :     0U, // G_SITOFP
    3927             :     0U, // G_UITOFP
    3928             :     0U, // G_FABS
    3929             :     0U, // G_GEP
    3930             :     0U, // G_PTR_MASK
    3931             :     0U, // G_BR
    3932             :     0U, // G_INSERT_VECTOR_ELT
    3933             :     0U, // G_EXTRACT_VECTOR_ELT
    3934             :     0U, // G_SHUFFLE_VECTOR
    3935             :     0U, // G_BSWAP
    3936             :     0U, // ABSMacro
    3937             :     0U, // ABSQ_S_PH
    3938             :     0U, // ABSQ_S_PH_MM
    3939             :     0U, // ABSQ_S_QB
    3940             :     0U, // ABSQ_S_QB_MMR2
    3941             :     0U, // ABSQ_S_W
    3942             :     0U, // ABSQ_S_W_MM
    3943             :     0U, // ADD
    3944             :     0U, // ADDIUPC
    3945             :     0U, // ADDIUPC_MM
    3946             :     0U, // ADDIUPC_MMR6
    3947             :     0U, // ADDIUR1SP_MM
    3948             :     0U, // ADDIUR2_MM
    3949             :     0U, // ADDIUS5_MM
    3950             :     0U, // ADDIUSP_MM
    3951             :     0U, // ADDIU_MMR6
    3952             :     0U, // ADDQH_PH
    3953             :     0U, // ADDQH_PH_MMR2
    3954             :     0U, // ADDQH_R_PH
    3955             :     0U, // ADDQH_R_PH_MMR2
    3956             :     0U, // ADDQH_R_W
    3957             :     0U, // ADDQH_R_W_MMR2
    3958             :     0U, // ADDQH_W
    3959             :     0U, // ADDQH_W_MMR2
    3960             :     0U, // ADDQ_PH
    3961             :     0U, // ADDQ_PH_MM
    3962             :     0U, // ADDQ_S_PH
    3963             :     0U, // ADDQ_S_PH_MM
    3964             :     0U, // ADDQ_S_W
    3965             :     0U, // ADDQ_S_W_MM
    3966             :     0U, // ADDSC
    3967             :     0U, // ADDSC_MM
    3968             :     0U, // ADDS_A_B
    3969             :     0U, // ADDS_A_D
    3970             :     0U, // ADDS_A_H
    3971             :     0U, // ADDS_A_W
    3972             :     0U, // ADDS_S_B
    3973             :     0U, // ADDS_S_D
    3974             :     0U, // ADDS_S_H
    3975             :     0U, // ADDS_S_W
    3976             :     0U, // ADDS_U_B
    3977             :     0U, // ADDS_U_D
    3978             :     0U, // ADDS_U_H
    3979             :     0U, // ADDS_U_W
    3980             :     0U, // ADDU16_MM
    3981             :     0U, // ADDU16_MMR6
    3982             :     0U, // ADDUH_QB
    3983             :     0U, // ADDUH_QB_MMR2
    3984             :     0U, // ADDUH_R_QB
    3985             :     0U, // ADDUH_R_QB_MMR2
    3986             :     0U, // ADDU_MMR6
    3987             :     0U, // ADDU_PH
    3988             :     0U, // ADDU_PH_MMR2
    3989             :     0U, // ADDU_QB
    3990             :     0U, // ADDU_QB_MM
    3991             :     0U, // ADDU_S_PH
    3992             :     0U, // ADDU_S_PH_MMR2
    3993             :     0U, // ADDU_S_QB
    3994             :     0U, // ADDU_S_QB_MM
    3995             :     2U, // ADDVI_B
    3996             :     2U, // ADDVI_D
    3997             :     2U, // ADDVI_H
    3998             :     2U, // ADDVI_W
    3999             :     0U, // ADDV_B
    4000             :     0U, // ADDV_D
    4001             :     0U, // ADDV_H
    4002             :     0U, // ADDV_W
    4003             :     0U, // ADDWC
    4004             :     0U, // ADDWC_MM
    4005             :     0U, // ADD_A_B
    4006             :     0U, // ADD_A_D
    4007             :     0U, // ADD_A_H
    4008             :     0U, // ADD_A_W
    4009             :     0U, // ADD_MM
    4010             :     0U, // ADD_MMR6
    4011             :     0U, // ADDi
    4012             :     0U, // ADDi_MM
    4013             :     0U, // ADDiu
    4014             :     0U, // ADDiu_MM
    4015             :     0U, // ADDu
    4016             :     0U, // ADDu_MM
    4017             :     0U, // ADJCALLSTACKDOWN
    4018             :     0U, // ADJCALLSTACKUP
    4019             :     64U,        // ALIGN
    4020             :     64U,        // ALIGN_MMR6
    4021             :     0U, // ALUIPC
    4022             :     0U, // ALUIPC_MMR6
    4023             :     0U, // AND
    4024             :     0U, // AND16_MM
    4025             :     0U, // AND16_MMR6
    4026             :     0U, // AND64
    4027             :     0U, // ANDI16_MM
    4028             :     0U, // ANDI16_MMR6
    4029             :     4U, // ANDI_B
    4030             :     6U, // ANDI_MMR6
    4031             :     0U, // AND_MM
    4032             :     0U, // AND_MMR6
    4033             :     0U, // AND_V
    4034             :     0U, // AND_V_D_PSEUDO
    4035             :     0U, // AND_V_H_PSEUDO
    4036             :     0U, // AND_V_W_PSEUDO
    4037             :     6U, // ANDi
    4038             :     6U, // ANDi64
    4039             :     6U, // ANDi_MM
    4040             :     2U, // APPEND
    4041             :     2U, // APPEND_MMR2
    4042             :     0U, // ASUB_S_B
    4043             :     0U, // ASUB_S_D
    4044             :     0U, // ASUB_S_H
    4045             :     0U, // ASUB_S_W
    4046             :     0U, // ASUB_U_B
    4047             :     0U, // ASUB_U_D
    4048             :     0U, // ASUB_U_H
    4049             :     0U, // ASUB_U_W
    4050             :     0U, // ATOMIC_CMP_SWAP_I16
    4051             :     0U, // ATOMIC_CMP_SWAP_I32
    4052             :     0U, // ATOMIC_CMP_SWAP_I64
    4053             :     0U, // ATOMIC_CMP_SWAP_I8
    4054             :     0U, // ATOMIC_LOAD_ADD_I16
    4055             :     0U, // ATOMIC_LOAD_ADD_I32
    4056             :     0U, // ATOMIC_LOAD_ADD_I64
    4057             :     0U, // ATOMIC_LOAD_ADD_I8
    4058             :     0U, // ATOMIC_LOAD_AND_I16
    4059             :     0U, // ATOMIC_LOAD_AND_I32
    4060             :     0U, // ATOMIC_LOAD_AND_I64
    4061             :     0U, // ATOMIC_LOAD_AND_I8
    4062             :     0U, // ATOMIC_LOAD_NAND_I16
    4063             :     0U, // ATOMIC_LOAD_NAND_I32
    4064             :     0U, // ATOMIC_LOAD_NAND_I64
    4065             :     0U, // ATOMIC_LOAD_NAND_I8
    4066             :     0U, // ATOMIC_LOAD_OR_I16
    4067             :     0U, // ATOMIC_LOAD_OR_I32
    4068             :     0U, // ATOMIC_LOAD_OR_I64
    4069             :     0U, // ATOMIC_LOAD_OR_I8
    4070             :     0U, // ATOMIC_LOAD_SUB_I16
    4071             :     0U, // ATOMIC_LOAD_SUB_I32
    4072             :     0U, // ATOMIC_LOAD_SUB_I64
    4073             :     0U, // ATOMIC_LOAD_SUB_I8
    4074             :     0U, // ATOMIC_LOAD_XOR_I16
    4075             :     0U, // ATOMIC_LOAD_XOR_I32
    4076             :     0U, // ATOMIC_LOAD_XOR_I64
    4077             :     0U, // ATOMIC_LOAD_XOR_I8
    4078             :     0U, // ATOMIC_SWAP_I16
    4079             :     0U, // ATOMIC_SWAP_I32
    4080             :     0U, // ATOMIC_SWAP_I64
    4081             :     0U, // ATOMIC_SWAP_I8
    4082             :     6U, // AUI
    4083             :     0U, // AUIPC
    4084             :     0U, // AUIPC_MMR6
    4085             :     6U, // AUI_MMR6
    4086             :     0U, // AVER_S_B
    4087             :     0U, // AVER_S_D
    4088             :     0U, // AVER_S_H
    4089             :     0U, // AVER_S_W
    4090             :     0U, // AVER_U_B
    4091             :     0U, // AVER_U_D
    4092             :     0U, // AVER_U_H
    4093             :     0U, // AVER_U_W
    4094             :     0U, // AVE_S_B
    4095             :     0U, // AVE_S_D
    4096             :     0U, // AVE_S_H
    4097             :     0U, // AVE_S_W
    4098             :     0U, // AVE_U_B
    4099             :     0U, // AVE_U_D
    4100             :     0U, // AVE_U_H
    4101             :     0U, // AVE_U_W
    4102             :     0U, // AddiuRxImmX16
    4103             :     0U, // AddiuRxPcImmX16
    4104             :     0U, // AddiuRxRxImm16
    4105             :     0U, // AddiuRxRxImmX16
    4106             :     0U, // AddiuRxRyOffMemX16
    4107             :     0U, // AddiuSpImm16
    4108             :     0U, // AddiuSpImmX16
    4109             :     0U, // AdduRxRyRz16
    4110             :     0U, // AndRxRxRy16
    4111             :     0U, // B
    4112             :     0U, // B16_MM
    4113             :     0U, // BADDu
    4114             :     0U, // BAL
    4115             :     0U, // BALC
    4116             :     0U, // BALC_MMR6
    4117             :     8U, // BALIGN
    4118             :     8U, // BALIGN_MMR2
    4119             :     0U, // BAL_BR
    4120             :     0U, // BAL_BR_MM
    4121             :     0U, // BBIT0
    4122             :     0U, // BBIT032
    4123             :     0U, // BBIT1
    4124             :     0U, // BBIT132
    4125             :     0U, // BC
    4126             :     0U, // BC16_MMR6
    4127             :     0U, // BC1EQZ
    4128             :     0U, // BC1EQZC_MMR6
    4129             :     0U, // BC1F
    4130             :     0U, // BC1FL
    4131             :     0U, // BC1F_MM
    4132             :     0U, // BC1NEZ
    4133             :     0U, // BC1NEZC_MMR6
    4134             :     0U, // BC1T
    4135             :     0U, // BC1TL
    4136             :     0U, // BC1T_MM
    4137             :     0U, // BC2EQZ
    4138             :     0U, // BC2EQZC_MMR6
    4139             :     0U, // BC2NEZ
    4140             :     0U, // BC2NEZC_MMR6
    4141             :     10U,        // BCLRI_B
    4142             :     12U,        // BCLRI_D
    4143             :     14U,        // BCLRI_H
    4144             :     2U, // BCLRI_W
    4145             :     0U, // BCLR_B
    4146             :     0U, // BCLR_D
    4147             :     0U, // BCLR_H
    4148             :     0U, // BCLR_W
    4149             :     0U, // BC_MMR6
    4150             :     0U, // BEQ
    4151             :     0U, // BEQ64
    4152             :     0U, // BEQC
    4153             :     0U, // BEQC64
    4154             :     0U, // BEQC_MMR6
    4155             :     0U, // BEQL
    4156             :     0U, // BEQLImmMacro
    4157             :     0U, // BEQZ16_MM
    4158             :     0U, // BEQZALC
    4159             :     0U, // BEQZALC_MMR6
    4160             :     0U, // BEQZC
    4161             :     0U, // BEQZC16_MMR6
    4162             :     0U, // BEQZC64
    4163             :     0U, // BEQZC_MM
    4164             :     0U, // BEQZC_MMR6
    4165             :     0U, // BEQ_MM
    4166             :     0U, // BGE
    4167             :     0U, // BGEC
    4168             :     0U, // BGEC64
    4169             :     0U, // BGEC_MMR6
    4170             :     0U, // BGEImmMacro
    4171             :     0U, // BGEL
    4172             :     0U, // BGELImmMacro
    4173             :     0U, // BGEU
    4174             :     0U, // BGEUC
    4175             :     0U, // BGEUC64
    4176             :     0U, // BGEUC_MMR6
    4177             :     0U, // BGEUImmMacro
    4178             :     0U, // BGEUL
    4179             :     0U, // BGEULImmMacro
    4180             :     0U, // BGEZ
    4181             :     0U, // BGEZ64
    4182             :     0U, // BGEZAL
    4183             :     0U, // BGEZALC
    4184             :     0U, // BGEZALC_MMR6
    4185             :     0U, // BGEZALL
    4186             :     0U, // BGEZALS_MM
    4187             :     0U, // BGEZAL_MM
    4188             :     0U, // BGEZC
    4189             :     0U, // BGEZC64
    4190             :     0U, // BGEZC_MMR6
    4191             :     0U, // BGEZL
    4192             :     0U, // BGEZ_MM
    4193             :     0U, // BGT
    4194             :     0U, // BGTImmMacro
    4195             :     0U, // BGTL
    4196             :     0U, // BGTLImmMacro
    4197             :     0U, // BGTU
    4198             :     0U, // BGTUImmMacro
    4199             :     0U, // BGTUL
    4200             :     0U, // BGTULImmMacro
    4201             :     0U, // BGTZ
    4202             :     0U, // BGTZ64
    4203             :     0U, // BGTZALC
    4204             :     0U, // BGTZALC_MMR6
    4205             :     0U, // BGTZC
    4206             :     0U, // BGTZC64
    4207             :     0U, // BGTZC_MMR6
    4208             :     0U, // BGTZL
    4209             :     0U, // BGTZ_MM
    4210             :     16U,        // BINSLI_B
    4211             :     18U,        // BINSLI_D
    4212             :     20U,        // BINSLI_H
    4213             :     22U,        // BINSLI_W
    4214             :     24U,        // BINSL_B
    4215             :     24U,        // BINSL_D
    4216             :     24U,        // BINSL_H
    4217             :     24U,        // BINSL_W
    4218             :     16U,        // BINSRI_B
    4219             :     18U,        // BINSRI_D
    4220             :     20U,        // BINSRI_H
    4221             :     22U,        // BINSRI_W
    4222             :     24U,        // BINSR_B
    4223             :     24U,        // BINSR_D
    4224             :     24U,        // BINSR_H
    4225             :     24U,        // BINSR_W
    4226             :     0U, // BITREV
    4227             :     0U, // BITREV_MM
    4228             :     0U, // BITSWAP
    4229             :     0U, // BITSWAP_MMR6
    4230             :     0U, // BLE
    4231             :     0U, // BLEImmMacro
    4232             :     0U, // BLEL
    4233             :     0U, // BLELImmMacro
    4234             :     0U, // BLEU
    4235             :     0U, // BLEUImmMacro
    4236             :     0U, // BLEUL
    4237             :     0U, // BLEULImmMacro
    4238             :     0U, // BLEZ
    4239             :     0U, // BLEZ64
    4240             :     0U, // BLEZALC
    4241             :     0U, // BLEZALC_MMR6
    4242             :     0U, // BLEZC
    4243             :     0U, // BLEZC64
    4244             :     0U, // BLEZC_MMR6
    4245             :     0U, // BLEZL
    4246             :     0U, // BLEZ_MM
    4247             :     0U, // BLT
    4248             :     0U, // BLTC
    4249             :     0U, // BLTC64
    4250             :     0U, // BLTC_MMR6
    4251             :     0U, // BLTImmMacro
    4252             :     0U, // BLTL
    4253             :     0U, // BLTLImmMacro
    4254             :     0U, // BLTU
    4255             :     0U, // BLTUC
    4256             :     0U, // BLTUC64
    4257             :     0U, // BLTUC_MMR6
    4258             :     0U, // BLTUImmMacro
    4259             :     0U, // BLTUL
    4260             :     0U, // BLTULImmMacro
    4261             :     0U, // BLTZ
    4262             :     0U, // BLTZ64
    4263             :     0U, // BLTZAL
    4264             :     0U, // BLTZALC
    4265             :     0U, // BLTZALC_MMR6
    4266             :     0U, // BLTZALL
    4267             :     0U, // BLTZALS_MM
    4268             :     0U, // BLTZAL_MM
    4269             :     0U, // BLTZC
    4270             :     0U, // BLTZC64
    4271             :     0U, // BLTZC_MMR6
    4272             :     0U, // BLTZL
    4273             :     0U, // BLTZ_MM
    4274             :     26U,        // BMNZI_B
    4275             :     24U,        // BMNZ_V
    4276             :     26U,        // BMZI_B
    4277             :     24U,        // BMZ_V
    4278             :     0U, // BNE
    4279             :     0U, // BNE64
    4280             :     0U, // BNEC
    4281             :     0U, // BNEC64
    4282             :     0U, // BNEC_MMR6
    4283             :     10U,        // BNEGI_B
    4284             :     12U,        // BNEGI_D
    4285             :     14U,        // BNEGI_H
    4286             :     2U, // BNEGI_W
    4287             :     0U, // BNEG_B
    4288             :     0U, // BNEG_D
    4289             :     0U, // BNEG_H
    4290             :     0U, // BNEG_W
    4291             :     0U, // BNEL
    4292             :     0U, // BNELImmMacro
    4293             :     0U, // BNEZ16_MM
    4294             :     0U, // BNEZALC
    4295             :     0U, // BNEZALC_MMR6
    4296             :     0U, // BNEZC
    4297             :     0U, // BNEZC16_MMR6
    4298             :     0U, // BNEZC64
    4299             :     0U, // BNEZC_MM
    4300             :     0U, // BNEZC_MMR6
    4301             :     0U, // BNE_MM
    4302             :     0U, // BNVC
    4303             :     0U, // BNVC_MMR6
    4304             :     0U, // BNZ_B
    4305             :     0U, // BNZ_D
    4306             :     0U, // BNZ_H
    4307             :     0U, // BNZ_V
    4308             :     0U, // BNZ_W
    4309             :     0U, // BOVC
    4310             :     0U, // BOVC_MMR6
    4311             :     0U, // BPOSGE32
    4312             :     0U, // BPOSGE32C_MMR3
    4313             :     0U, // BPOSGE32_MM
    4314             :     0U, // BPOSGE32_PSEUDO
    4315             :     0U, // BREAK
    4316             :     0U, // BREAK16_MM
    4317             :     0U, // BREAK16_MMR6
    4318             :     0U, // BREAK_MM
    4319             :     0U, // BREAK_MMR6
    4320             :     26U,        // BSELI_B
    4321             :     0U, // BSEL_D_PSEUDO
    4322             :     0U, // BSEL_FD_PSEUDO
    4323             :     0U, // BSEL_FW_PSEUDO
    4324             :     0U, // BSEL_H_PSEUDO
    4325             :     24U,        // BSEL_V
    4326             :     0U, // BSEL_W_PSEUDO
    4327             :     10U,        // BSETI_B
    4328             :     12U,        // BSETI_D
    4329             :     14U,        // BSETI_H
    4330             :     2U, // BSETI_W
    4331             :     0U, // BSET_B
    4332             :     0U, // BSET_D
    4333             :     0U, // BSET_H
    4334             :     0U, // BSET_W
    4335             :     0U, // BZ_B
    4336             :     0U, // BZ_D
    4337             :     0U, // BZ_H
    4338             :     0U, // BZ_V
    4339             :     0U, // BZ_W
    4340             :     0U, // B_MM
    4341             :     0U, // B_MMR6_Pseudo
    4342             :     0U, // B_MM_Pseudo
    4343             :     0U, // BeqImm
    4344             :     0U, // BeqzRxImm16
    4345             :     0U, // BeqzRxImmX16
    4346             :     0U, // Bimm16
    4347             :     0U, // BimmX16
    4348             :     0U, // BneImm
    4349             :     0U, // BnezRxImm16
    4350             :     0U, // BnezRxImmX16
    4351             :     0U, // Break16
    4352             :     0U, // Bteqz16
    4353             :     0U, // BteqzT8CmpX16
    4354             :     0U, // BteqzT8CmpiX16
    4355             :     0U, // BteqzT8SltX16
    4356             :     0U, // BteqzT8SltiX16
    4357             :     0U, // BteqzT8SltiuX16
    4358             :     0U, // BteqzT8SltuX16
    4359             :     0U, // BteqzX16
    4360             :     0U, // Btnez16
    4361             :     0U, // BtnezT8CmpX16
    4362             :     0U, // BtnezT8CmpiX16
    4363             :     0U, // BtnezT8SltX16
    4364             :     0U, // BtnezT8SltiX16
    4365             :     0U, // BtnezT8SltiuX16
    4366             :     0U, // BtnezT8SltuX16
    4367             :     0U, // BtnezX16
    4368             :     0U, // BuildPairF64
    4369             :     0U, // BuildPairF64_64
    4370             :     0U, // CACHE
    4371             :     0U, // CACHEE
    4372             :     0U, // CACHEE_MM
    4373             :     0U, // CACHE_MM
    4374             :     0U, // CACHE_MMR6
    4375             :     0U, // CACHE_R6
    4376             :     0U, // CEIL_L_D64
    4377             :     0U, // CEIL_L_D_MMR6
    4378             :     0U, // CEIL_L_S
    4379             :     0U, // CEIL_L_S_MMR6
    4380             :     0U, // CEIL_W_D32
    4381             :     0U, // CEIL_W_D64
    4382             :     0U, // CEIL_W_D_MMR6
    4383             :     0U, // CEIL_W_MM
    4384             :     0U, // CEIL_W_S
    4385             :     0U, // CEIL_W_S_MM
    4386             :     0U, // CEIL_W_S_MMR6
    4387             :     0U, // CEQI_B
    4388             :     0U, // CEQI_D
    4389             :     0U, // CEQI_H
    4390             :     0U, // CEQI_W
    4391             :     0U, // CEQ_B
    4392             :     0U, // CEQ_D
    4393             :     0U, // CEQ_H
    4394             :     0U, // CEQ_W
    4395             :     0U, // CFC1
    4396             :     0U, // CFC1_MM
    4397             :     0U, // CFC2_MM
    4398             :     0U, // CFCMSA
    4399             :     0U, // CFTC1
    4400             :     578U,       // CINS
    4401             :     578U,       // CINS32
    4402             :     578U,       // CINS64_32
    4403             :     578U,       // CINS_i32
    4404             :     0U, // CLASS_D
    4405             :     0U, // CLASS_D_MMR6
    4406             :     0U, // CLASS_S
    4407             :     0U, // CLASS_S_MMR6
    4408             :     0U, // CLEI_S_B
    4409             :     0U, // CLEI_S_D
    4410             :     0U, // CLEI_S_H
    4411             :     0U, // CLEI_S_W
    4412             :     2U, // CLEI_U_B
    4413             :     2U, // CLEI_U_D
    4414             :     2U, // CLEI_U_H
    4415             :     2U, // CLEI_U_W
    4416             :     0U, // CLE_S_B
    4417             :     0U, // CLE_S_D
    4418             :     0U, // CLE_S_H
    4419             :     0U, // CLE_S_W
    4420             :     0U, // CLE_U_B
    4421             :     0U, // CLE_U_D
    4422             :     0U, // CLE_U_H
    4423             :     0U, // CLE_U_W
    4424             :     0U, // CLO
    4425             :     0U, // CLO_MM
    4426             :     0U, // CLO_MMR6
    4427             :     0U, // CLO_R6
    4428             :     0U, // CLTI_S_B
    4429             :     0U, // CLTI_S_D
    4430             :     0U, // CLTI_S_H
    4431             :     0U, // CLTI_S_W
    4432             :     2U, // CLTI_U_B
    4433             :     2U, // CLTI_U_D
    4434             :     2U, // CLTI_U_H
    4435             :     2U, // CLTI_U_W
    4436             :     0U, // CLT_S_B
    4437             :     0U, // CLT_S_D
    4438             :     0U, // CLT_S_H
    4439             :     0U, // CLT_S_W
    4440             :     0U, // CLT_U_B
    4441             :     0U, // CLT_U_D
    4442             :     0U, // CLT_U_H
    4443             :     0U, // CLT_U_W
    4444             :     0U, // CLZ
    4445             :     0U, // CLZ_MM
    4446             :     0U, // CLZ_MMR6
    4447             :     0U, // CLZ_R6
    4448             :     0U, // CMPGDU_EQ_QB
    4449             :     0U, // CMPGDU_EQ_QB_MMR2
    4450             :     0U, // CMPGDU_LE_QB
    4451             :     0U, // CMPGDU_LE_QB_MMR2
    4452             :     0U, // CMPGDU_LT_QB
    4453             :     0U, // CMPGDU_LT_QB_MMR2
    4454             :     0U, // CMPGU_EQ_QB
    4455             :     0U, // CMPGU_EQ_QB_MM
    4456             :     0U, // CMPGU_LE_QB
    4457             :     0U, // CMPGU_LE_QB_MM
    4458             :     0U, // CMPGU_LT_QB
    4459             :     0U, // CMPGU_LT_QB_MM
    4460             :     0U, // CMPU_EQ_QB
    4461             :     0U, // CMPU_EQ_QB_MM
    4462             :     0U, // CMPU_LE_QB
    4463             :     0U, // CMPU_LE_QB_MM
    4464             :     0U, // CMPU_LT_QB
    4465             :     0U, // CMPU_LT_QB_MM
    4466             :     0U, // CMP_AF_D_MMR6
    4467             :     0U, // CMP_AF_S_MMR6
    4468             :     0U, // CMP_EQ_D
    4469             :     0U, // CMP_EQ_D_MMR6
    4470             :     0U, // CMP_EQ_PH
    4471             :     0U, // CMP_EQ_PH_MM
    4472             :     0U, // CMP_EQ_S
    4473             :     0U, // CMP_EQ_S_MMR6
    4474             :     0U, // CMP_F_D
    4475             :     0U, // CMP_F_S
    4476             :     0U, // CMP_LE_D
    4477             :     0U, // CMP_LE_D_MMR6
    4478             :     0U, // CMP_LE_PH
    4479             :     0U, // CMP_LE_PH_MM
    4480             :     0U, // CMP_LE_S
    4481             :     0U, // CMP_LE_S_MMR6
    4482             :     0U, // CMP_LT_D
    4483             :     0U, // CMP_LT_D_MMR6
    4484             :     0U, // CMP_LT_PH
    4485             :     0U, // CMP_LT_PH_MM
    4486             :     0U, // CMP_LT_S
    4487             :     0U, // CMP_LT_S_MMR6
    4488             :     0U, // CMP_SAF_D
    4489             :     0U, // CMP_SAF_D_MMR6
    4490             :     0U, // CMP_SAF_S
    4491             :     0U, // CMP_SAF_S_MMR6
    4492             :     0U, // CMP_SEQ_D
    4493             :     0U, // CMP_SEQ_D_MMR6
    4494             :     0U, // CMP_SEQ_S
    4495             :     0U, // CMP_SEQ_S_MMR6
    4496             :     0U, // CMP_SLE_D
    4497             :     0U, // CMP_SLE_D_MMR6
    4498             :     0U, // CMP_SLE_S
    4499             :     0U, // CMP_SLE_S_MMR6
    4500             :     0U, // CMP_SLT_D
    4501             :     0U, // CMP_SLT_D_MMR6
    4502             :     0U, // CMP_SLT_S
    4503             :     0U, // CMP_SLT_S_MMR6
    4504             :     0U, // CMP_SUEQ_D
    4505             :     0U, // CMP_SUEQ_D_MMR6
    4506             :     0U, // CMP_SUEQ_S
    4507             :     0U, // CMP_SUEQ_S_MMR6
    4508             :     0U, // CMP_SULE_D
    4509             :     0U, // CMP_SULE_D_MMR6
    4510             :     0U, // CMP_SULE_S
    4511             :     0U, // CMP_SULE_S_MMR6
    4512             :     0U, // CMP_SULT_D
    4513             :     0U, // CMP_SULT_D_MMR6
    4514             :     0U, // CMP_SULT_S
    4515             :     0U, // CMP_SULT_S_MMR6
    4516             :     0U, // CMP_SUN_D
    4517             :     0U, // CMP_SUN_D_MMR6
    4518             :     0U, // CMP_SUN_S
    4519             :     0U, // CMP_SUN_S_MMR6
    4520             :     0U, // CMP_UEQ_D
    4521             :     0U, // CMP_UEQ_D_MMR6
    4522             :     0U, // CMP_UEQ_S
    4523             :     0U, // CMP_UEQ_S_MMR6
    4524             :     0U, // CMP_ULE_D
    4525             :     0U, // CMP_ULE_D_MMR6
    4526             :     0U, // CMP_ULE_S
    4527             :     0U, // CMP_ULE_S_MMR6
    4528             :     0U, // CMP_ULT_D
    4529             :     0U, // CMP_ULT_D_MMR6
    4530             :     0U, // CMP_ULT_S
    4531             :     0U, // CMP_ULT_S_MMR6
    4532             :     0U, // CMP_UN_D
    4533             :     0U, // CMP_UN_D_MMR6
    4534             :     0U, // CMP_UN_S
    4535             :     0U, // CMP_UN_S_MMR6
    4536             :     0U, // CONSTPOOL_ENTRY
    4537             :     0U, // COPY_FD_PSEUDO
    4538             :     0U, // COPY_FW_PSEUDO
    4539             :     142U,       // COPY_S_B
    4540             :     156U,       // COPY_S_D
    4541             :     138U,       // COPY_S_H
    4542             :     136U,       // COPY_S_W
    4543             :     142U,       // COPY_U_B
    4544             :     138U,       // COPY_U_H
    4545             :     136U,       // COPY_U_W
    4546             :     0U, // CRC32B
    4547             :     0U, // CRC32CB
    4548             :     0U, // CRC32CD
    4549             :     0U, // CRC32CH
    4550             :     0U, // CRC32CW
    4551             :     0U, // CRC32D
    4552             :     0U, // CRC32H
    4553             :     0U, // CRC32W
    4554             :     0U, // CTC1
    4555             :     0U, // CTC1_MM
    4556             :     0U, // CTC2_MM
    4557             :     0U, // CTCMSA
    4558             :     0U, // CTTC1
    4559             :     0U, // CVT_D32_S
    4560             :     0U, // CVT_D32_S_MM
    4561             :     0U, // CVT_D32_W
    4562             :     0U, // CVT_D32_W_MM
    4563             :     0U, // CVT_D64_L
    4564             :     0U, // CVT_D64_S
    4565             :     0U, // CVT_D64_S_MM
    4566             :     0U, // CVT_D64_W
    4567             :     0U, // CVT_D64_W_MM
    4568             :     0U, // CVT_D_L_MMR6
    4569             :     0U, // CVT_L_D64
    4570             :     0U, // CVT_L_D64_MM
    4571             :     0U, // CVT_L_D_MMR6
    4572             :     0U, // CVT_L_S
    4573             :     0U, // CVT_L_S_MM
    4574             :     0U, // CVT_L_S_MMR6
    4575             :     0U, // CVT_S_D32
    4576             :     0U, // CVT_S_D32_MM
    4577             :     0U, // CVT_S_D64
    4578             :     0U, // CVT_S_D64_MM
    4579             :     0U, // CVT_S_L
    4580             :     0U, // CVT_S_L_MMR6
    4581             :     0U, // CVT_S_W
    4582             :     0U, // CVT_S_W_MM
    4583             :     0U, // CVT_S_W_MMR6
    4584             :     0U, // CVT_W_D32
    4585             :     0U, // CVT_W_D32_MM
    4586             :     0U, // CVT_W_D64
    4587             :     0U, // CVT_W_D64_MM
    4588             :     0U, // CVT_W_S
    4589             :     0U, // CVT_W_S_MM
    4590             :     0U, // CVT_W_S_MMR6
    4591             :     0U, // C_EQ_D32
    4592             :     0U, // C_EQ_D32_MM
    4593             :     0U, // C_EQ_D64
    4594             :     0U, // C_EQ_D64_MM
    4595             :     0U, // C_EQ_S
    4596             :     0U, // C_EQ_S_MM
    4597             :     0U, // C_F_D32
    4598             :     0U, // C_F_D32_MM
    4599             :     0U, // C_F_D64
    4600             :     0U, // C_F_D64_MM
    4601             :     0U, // C_F_S
    4602             :     0U, // C_F_S_MM
    4603             :     0U, // C_LE_D32
    4604             :     0U, // C_LE_D32_MM
    4605             :     0U, // C_LE_D64
    4606             :     0U, // C_LE_D64_MM
    4607             :     0U, // C_LE_S
    4608             :     0U, // C_LE_S_MM
    4609             :     0U, // C_LT_D32
    4610             :     0U, // C_LT_D32_MM
    4611             :     0U, // C_LT_D64
    4612             :     0U, // C_LT_D64_MM
    4613             :     0U, // C_LT_S
    4614             :     0U, // C_LT_S_MM
    4615             :     0U, // C_NGE_D32
    4616             :     0U, // C_NGE_D32_MM
    4617             :     0U, // C_NGE_D64
    4618             :     0U, // C_NGE_D64_MM
    4619             :     0U, // C_NGE_S
    4620             :     0U, // C_NGE_S_MM
    4621             :     0U, // C_NGLE_D32
    4622             :     0U, // C_NGLE_D32_MM
    4623             :     0U, // C_NGLE_D64
    4624             :     0U, // C_NGLE_D64_MM
    4625             :     0U, // C_NGLE_S
    4626             :     0U, // C_NGLE_S_MM
    4627             :     0U, // C_NGL_D32
    4628             :     0U, // C_NGL_D32_MM
    4629             :     0U, // C_NGL_D64
    4630             :     0U, // C_NGL_D64_MM
    4631             :     0U, // C_NGL_S
    4632             :     0U, // C_NGL_S_MM
    4633             :     0U, // C_NGT_D32
    4634             :     0U, // C_NGT_D32_MM
    4635             :     0U, // C_NGT_D64
    4636             :     0U, // C_NGT_D64_MM
    4637             :     0U, // C_NGT_S
    4638             :     0U, // C_NGT_S_MM
    4639             :     0U, // C_OLE_D32
    4640             :     0U, // C_OLE_D32_MM
    4641             :     0U, // C_OLE_D64
    4642             :     0U, // C_OLE_D64_MM
    4643             :     0U, // C_OLE_S
    4644             :     0U, // C_OLE_S_MM
    4645             :     0U, // C_OLT_D32
    4646             :     0U, // C_OLT_D32_MM
    4647             :     0U, // C_OLT_D64
    4648             :     0U, // C_OLT_D64_MM
    4649             :     0U, // C_OLT_S
    4650             :     0U, // C_OLT_S_MM
    4651             :     0U, // C_SEQ_D32
    4652             :     0U, // C_SEQ_D32_MM
    4653             :     0U, // C_SEQ_D64
    4654             :     0U, // C_SEQ_D64_MM
    4655             :     0U, // C_SEQ_S
    4656             :     0U, // C_SEQ_S_MM
    4657             :     0U, // C_SF_D32
    4658             :     0U, // C_SF_D32_MM
    4659             :     0U, // C_SF_D64
    4660             :     0U, // C_SF_D64_MM
    4661             :     0U, // C_SF_S
    4662             :     0U, // C_SF_S_MM
    4663             :     0U, // C_UEQ_D32
    4664             :     0U, // C_UEQ_D32_MM
    4665             :     0U, // C_UEQ_D64
    4666             :     0U, // C_UEQ_D64_MM
    4667             :     0U, // C_UEQ_S
    4668             :     0U, // C_UEQ_S_MM
    4669             :     0U, // C_ULE_D32
    4670             :     0U, // C_ULE_D32_MM
    4671             :     0U, // C_ULE_D64
    4672             :     0U, // C_ULE_D64_MM
    4673             :     0U, // C_ULE_S
    4674             :     0U, // C_ULE_S_MM
    4675             :     0U, // C_ULT_D32
    4676             :     0U, // C_ULT_D32_MM
    4677             :     0U, // C_ULT_D64
    4678             :     0U, // C_ULT_D64_MM
    4679             :     0U, // C_ULT_S
    4680             :     0U, // C_ULT_S_MM
    4681             :     0U, // C_UN_D32
    4682             :     0U, // C_UN_D32_MM
    4683             :     0U, // C_UN_D64
    4684             :     0U, // C_UN_D64_MM
    4685             :     0U, // C_UN_S
    4686             :     0U, // C_UN_S_MM
    4687             :     0U, // CmpRxRy16
    4688             :     0U, // CmpiRxImm16
    4689             :     0U, // CmpiRxImmX16
    4690             :     0U, // Constant32
    4691             :     0U, // DADD
    4692             :     0U, // DADDi
    4693             :     0U, // DADDiu
    4694             :     0U, // DADDu
    4695             :     6U, // DAHI
    4696             :     1088U,      // DALIGN
    4697             :     6U, // DATI
    4698             :     6U, // DAUI
    4699             :     0U, // DBITSWAP
    4700             :     0U, // DCLO
    4701             :     0U, // DCLO_R6
    4702             :     0U, // DCLZ
    4703             :     0U, // DCLZ_R6
    4704             :     0U, // DDIV
    4705             :     0U, // DDIVU
    4706             :     0U, // DERET
    4707             :     0U, // DERET_MM
    4708             :     0U, // DERET_MMR6
    4709             :     1612U,      // DEXT
    4710             :     2124U,      // DEXT64_32
    4711             :     2626U,      // DEXTM
    4712             :     222U,       // DEXTU
    4713             :     0U, // DI
    4714             :     3148U,      // DINS
    4715             :     3650U,      // DINSM
    4716             :     286U,       // DINSU
    4717             :     0U, // DIV
    4718             :     0U, // DIVU
    4719             :     0U, // DIVU_MMR6
    4720             :     0U, // DIV_MMR6
    4721             :     0U, // DIV_S_B
    4722             :     0U, // DIV_S_D
    4723             :     0U, // DIV_S_H
    4724             :     0U, // DIV_S_W
    4725             :     0U, // DIV_U_B
    4726             :     0U, // DIV_U_D
    4727             :     0U, // DIV_U_H
    4728             :     0U, // DIV_U_W
    4729             :     0U, // DI_MM
    4730             :     0U, // DI_MMR6
    4731             :     4160U,      // DLSA
    4732             :     4160U,      // DLSA_R6
    4733             :     10U,        // DMFC0
    4734             :     0U, // DMFC1
    4735             :     10U,        // DMFC2
    4736             :     0U, // DMFC2_OCTEON
    4737             :     10U,        // DMFGC0
    4738             :     0U, // DMOD
    4739             :     0U, // DMODU
    4740             :     0U, // DMT
    4741             :     0U, // DMTC0
    4742             :     0U, // DMTC1
    4743             :     0U, // DMTC2
    4744             :     0U, // DMTC2_OCTEON
    4745             :     0U, // DMTGC0
    4746             :     0U, // DMUH
    4747             :     0U, // DMUHU
    4748             :     0U, // DMUL
    4749             :     0U, // DMULImmMacro
    4750             :     0U, // DMULMacro
    4751             :     0U, // DMULOMacro
    4752             :     0U, // DMULOUMacro
    4753             :     0U, // DMULT
    4754             :     0U, // DMULTu
    4755             :     0U, // DMULU
    4756             :     0U, // DMUL_R6
    4757             :     0U, // DOTP_S_D
    4758             :     0U, // DOTP_S_H
    4759             :     0U, // DOTP_S_W
    4760             :     0U, // DOTP_U_D
    4761             :     0U, // DOTP_U_H
    4762             :     0U, // DOTP_U_W
    4763             :     24U,        // DPADD_S_D
    4764             :     24U,        // DPADD_S_H
    4765             :     24U,        // DPADD_S_W
    4766             :     24U,        // DPADD_U_D
    4767             :     24U,        // DPADD_U_H
    4768             :     24U,        // DPADD_U_W
    4769             :     0U, // DPAQX_SA_W_PH
    4770             :     0U, // DPAQX_SA_W_PH_MMR2
    4771             :     0U, // DPAQX_S_W_PH
    4772             :     0U, // DPAQX_S_W_PH_MMR2
    4773             :     0U, // DPAQ_SA_L_W
    4774             :     0U, // DPAQ_SA_L_W_MM
    4775             :     0U, // DPAQ_S_W_PH
    4776             :     0U, // DPAQ_S_W_PH_MM
    4777             :     0U, // DPAU_H_QBL
    4778             :     0U, // DPAU_H_QBL_MM
    4779             :     0U, // DPAU_H_QBR
    4780             :     0U, // DPAU_H_QBR_MM
    4781             :     0U, // DPAX_W_PH
    4782             :     0U, // DPAX_W_PH_MMR2
    4783             :     0U, // DPA_W_PH
    4784             :     0U, // DPA_W_PH_MMR2
    4785             :     0U, // DPOP
    4786             :     0U, // DPSQX_SA_W_PH
    4787             :     0U, // DPSQX_SA_W_PH_MMR2
    4788             :     0U, // DPSQX_S_W_PH
    4789             :     0U, // DPSQX_S_W_PH_MMR2
    4790             :     0U, // DPSQ_SA_L_W
    4791             :     0U, // DPSQ_SA_L_W_MM
    4792             :     0U, // DPSQ_S_W_PH
    4793             :     0U, // DPSQ_S_W_PH_MM
    4794             :     24U,        // DPSUB_S_D
    4795             :     24U,        // DPSUB_S_H
    4796             :     24U,        // DPSUB_S_W
    4797             :     24U,        // DPSUB_U_D
    4798             :     24U,        // DPSUB_U_H
    4799             :     24U,        // DPSUB_U_W
    4800             :     0U, // DPSU_H_QBL
    4801             :     0U, // DPSU_H_QBL_MM
    4802             :     0U, // DPSU_H_QBR
    4803             :     0U, // DPSU_H_QBR_MM
    4804             :     0U, // DPSX_W_PH
    4805             :     0U, // DPSX_W_PH_MMR2
    4806             :     0U, // DPS_W_PH
    4807             :     0U, // DPS_W_PH_MMR2
    4808             :     0U, // DROL
    4809             :     0U, // DROLImm
    4810             :     0U, // DROR
    4811             :     0U, // DRORImm
    4812             :     12U,        // DROTR
    4813             :     2U, // DROTR32
    4814             :     0U, // DROTRV
    4815             :     0U, // DSBH
    4816             :     0U, // DSDIV
    4817             :     0U, // DSDivIMacro
    4818             :     0U, // DSDivMacro
    4819             :     0U, // DSHD
    4820             :     12U,        // DSLL
    4821             :     2U, // DSLL32
    4822             :     0U, // DSLL64_32
    4823             :     0U, // DSLLV
    4824             :     12U,        // DSRA
    4825             :     2U, // DSRA32
    4826             :     0U, // DSRAV
    4827             :     12U,        // DSRL
    4828             :     2U, // DSRL32
    4829             :     0U, // DSRLV
    4830             :     0U, // DSUB
    4831             :     0U, // DSUBu
    4832             :     0U, // DUDIV
    4833             :     0U, // DUDivIMacro
    4834             :     0U, // DUDivMacro
    4835             :     0U, // DVP
    4836             :     0U, // DVPE
    4837             :     0U, // DVP_MMR6
    4838             :     0U, // DivRxRy16
    4839             :     0U, // DivuRxRy16
    4840             :     0U, // EHB
    4841             :     0U, // EHB_MM
    4842             :     0U, // EHB_MMR6
    4843             :     0U, // EI
    4844             :     0U, // EI_MM
    4845             :     0U, // EI_MMR6
    4846             :     0U, // EMT
    4847             :     0U, // ERET
    4848             :     0U, // ERETNC
    4849             :     0U, // ERETNC_MMR6
    4850             :     0U, // ERET_MM
    4851             :     0U, // ERET_MMR6
    4852             :     0U, // ERet
    4853             :     0U, // EVP
    4854             :     0U, // EVPE
    4855             :     0U, // EVP_MMR6
    4856             :     2114U,      // EXT
    4857             :     2U, // EXTP
    4858             :     2U, // EXTPDP
    4859             :     0U, // EXTPDPV
    4860             :     0U, // EXTPDPV_MM
    4861             :     2U, // EXTPDP_MM
    4862             :     0U, // EXTPV
    4863             :     0U, // EXTPV_MM
    4864             :     2U, // EXTP_MM
    4865             :     0U, // EXTRV_RS_W
    4866             :     0U, // EXTRV_RS_W_MM
    4867             :     0U, // EXTRV_R_W
    4868             :     0U, // EXTRV_R_W_MM
    4869             :     0U, // EXTRV_S_H
    4870             :     0U, // EXTRV_S_H_MM
    4871             :     0U, // EXTRV_W
    4872             :     0U, // EXTRV_W_MM
    4873             :     2U, // EXTR_RS_W
    4874             :     2U, // EXTR_RS_W_MM
    4875             :     2U, // EXTR_R_W
    4876             :     2U, // EXTR_R_W_MM
    4877             :     2U, // EXTR_S_H
    4878             :     2U, // EXTR_S_H_MM
    4879             :     2U, // EXTR_W
    4880             :     2U, // EXTR_W_MM
    4881             :     578U,       // EXTS
    4882             :     578U,       // EXTS32
    4883             :     2114U,      // EXT_MM
    4884             :     2114U,      // EXT_MMR6
    4885             :     0U, // ExtractElementF64
    4886             :     0U, // ExtractElementF64_64
    4887             :     0U, // FABS_D
    4888             :     0U, // FABS_D32
    4889             :     0U, // FABS_D32_MM
    4890             :     0U, // FABS_D64
    4891             :     0U, // FABS_D64_MM
    4892             :     0U, // FABS_S
    4893             :     0U, // FABS_S_MM
    4894             :     0U, // FABS_W
    4895             :     0U, // FADD_D
    4896             :     0U, // FADD_D32
    4897             :     0U, // FADD_D32_MM
    4898             :     0U, // FADD_D64
    4899             :     0U, // FADD_D64_MM
    4900             :     0U, // FADD_S
    4901             :     0U, // FADD_S_MM
    4902             :     32U,        // FADD_S_MMR6
    4903             :     0U, // FADD_W
    4904             :     0U, // FCAF_D
    4905             :     0U, // FCAF_W
    4906             :     0U, // FCEQ_D
    4907             :     0U, // FCEQ_W
    4908             :     0U, // FCLASS_D
    4909             :     0U, // FCLASS_W
    4910             :     0U, // FCLE_D
    4911             :     0U, // FCLE_W
    4912             :     0U, // FCLT_D
    4913             :     0U, // FCLT_W
    4914             :     0U, // FCMP_D32
    4915             :     0U, // FCMP_D32_MM
    4916             :     0U, // FCMP_D64
    4917             :     0U, // FCMP_S32
    4918             :     0U, // FCMP_S32_MM
    4919             :     0U, // FCNE_D
    4920             :     0U, // FCNE_W
    4921             :     0U, // FCOR_D
    4922             :     0U, // FCOR_W
    4923             :     0U, // FCUEQ_D
    4924             :     0U, // FCUEQ_W
    4925             :     0U, // FCULE_D
    4926             :     0U, // FCULE_W
    4927             :     0U, // FCULT_D
    4928             :     0U, // FCULT_W
    4929             :     0U, // FCUNE_D
    4930             :     0U, // FCUNE_W
    4931             :     0U, // FCUN_D
    4932             :     0U, // FCUN_W
    4933             :     0U, // FDIV_D
    4934             :     0U, // FDIV_D32
    4935             :     0U, // FDIV_D32_MM
    4936             :     0U, // FDIV_D64
    4937             :     0U, // FDIV_D64_MM
    4938             :     0U, // FDIV_S
    4939             :     0U, // FDIV_S_MM
    4940             :     32U,        // FDIV_S_MMR6
    4941             :     0U, // FDIV_W
    4942             :     0U, // FEXDO_H
    4943             :     0U, // FEXDO_W
    4944             :     0U, // FEXP2_D
    4945             :     0U, // FEXP2_D_1_PSEUDO
    4946             :     0U, // FEXP2_W
    4947             :     0U, // FEXP2_W_1_PSEUDO
    4948             :     0U, // FEXUPL_D
    4949             :     0U, // FEXUPL_W
    4950             :     0U, // FEXUPR_D
    4951             :     0U, // FEXUPR_W
    4952             :     0U, // FFINT_S_D
    4953             :     0U, // FFINT_S_W
    4954             :     0U, // FFINT_U_D
    4955             :     0U, // FFINT_U_W
    4956             :     0U, // FFQL_D
    4957             :     0U, // FFQL_W
    4958             :     0U, // FFQR_D
    4959             :     0U, // FFQR_W
    4960             :     0U, // FILL_B
    4961             :     0U, // FILL_D
    4962             :     0U, // FILL_FD_PSEUDO
    4963             :     0U, // FILL_FW_PSEUDO
    4964             :     0U, // FILL_H
    4965             :     0U, // FILL_W
    4966             :     0U, // FLOG2_D
    4967             :     0U, // FLOG2_W
    4968             :     0U, // FLOOR_L_D64
    4969             :     0U, // FLOOR_L_D_MMR6
    4970             :     0U, // FLOOR_L_S
    4971             :     0U, // FLOOR_L_S_MMR6
    4972             :     0U, // FLOOR_W_D32
    4973             :     0U, // FLOOR_W_D64
    4974             :     0U, // FLOOR_W_D_MMR6
    4975             :     0U, // FLOOR_W_MM
    4976             :     0U, // FLOOR_W_S
    4977             :     0U, // FLOOR_W_S_MM
    4978             :     0U, // FLOOR_W_S_MMR6
    4979             :     24U,        // FMADD_D
    4980             :     24U,        // FMADD_W
    4981             :     0U, // FMAX_A_D
    4982             :     0U, // FMAX_A_W
    4983             :     0U, // FMAX_D
    4984             :     0U, // FMAX_W
    4985             :     0U, // FMIN_A_D
    4986             :     0U, // FMIN_A_W
    4987             :     0U, // FMIN_D
    4988             :     0U, // FMIN_W
    4989             :     0U, // FMOV_D32
    4990             :     0U, // FMOV_D32_MM
    4991             :     0U, // FMOV_D64
    4992             :     0U, // FMOV_D64_MM
    4993             :     0U, // FMOV_S
    4994             :     0U, // FMOV_S_MM
    4995             :     0U, // FMOV_S_MMR6
    4996             :     24U,        // FMSUB_D
    4997             :     24U,        // FMSUB_W
    4998             :     0U, // FMUL_D
    4999             :     0U, // FMUL_D32
    5000             :     0U, // FMUL_D32_MM
    5001             :     0U, // FMUL_D64
    5002             :     0U, // FMUL_D64_MM
    5003             :     0U, // FMUL_S
    5004             :     0U, // FMUL_S_MM
    5005             :     32U,        // FMUL_S_MMR6
    5006             :     0U, // FMUL_W
    5007             :     0U, // FNEG_D32
    5008             :     0U, // FNEG_D32_MM
    5009             :     0U, // FNEG_D64
    5010             :     0U, // FNEG_D64_MM
    5011             :     0U, // FNEG_S
    5012             :     0U, // FNEG_S_MM
    5013             :     0U, // FNEG_S_MMR6
    5014             :     0U, // FORK
    5015             :     0U, // FRCP_D
    5016             :     0U, // FRCP_W
    5017             :     0U, // FRINT_D
    5018             :     0U, // FRINT_W
    5019             :     0U, // FRSQRT_D
    5020             :     0U, // FRSQRT_W
    5021             :     0U, // FSAF_D
    5022             :     0U, // FSAF_W
    5023             :     0U, // FSEQ_D
    5024             :     0U, // FSEQ_W
    5025             :     0U, // FSLE_D
    5026             :     0U, // FSLE_W
    5027             :     0U, // FSLT_D
    5028             :     0U, // FSLT_W
    5029             :     0U, // FSNE_D
    5030             :     0U, // FSNE_W
    5031             :     0U, // FSOR_D
    5032             :     0U, // FSOR_W
    5033             :     0U, // FSQRT_D
    5034             :     0U, // FSQRT_D32
    5035             :     0U, // FSQRT_D32_MM
    5036             :     0U, // FSQRT_D64
    5037             :     0U, // FSQRT_D64_MM
    5038             :     0U, // FSQRT_S
    5039             :     0U, // FSQRT_S_MM
    5040             :     0U, // FSQRT_W
    5041             :     0U, // FSUB_D
    5042             :     0U, // FSUB_D32
    5043             :     0U, // FSUB_D32_MM
    5044             :     0U, // FSUB_D64
    5045             :     0U, // FSUB_D64_MM
    5046             :     0U, // FSUB_S
    5047             :     0U, // FSUB_S_MM
    5048             :     32U,        // FSUB_S_MMR6
    5049             :     0U, // FSUB_W
    5050             :     0U, // FSUEQ_D
    5051             :     0U, // FSUEQ_W
    5052             :     0U, // FSULE_D
    5053             :     0U, // FSULE_W
    5054             :     0U, // FSULT_D
    5055             :     0U, // FSULT_W
    5056             :     0U, // FSUNE_D
    5057             :     0U, // FSUNE_W
    5058             :     0U, // FSUN_D
    5059             :     0U, // FSUN_W
    5060             :     0U, // FTINT_S_D
    5061             :     0U, // FTINT_S_W
    5062             :     0U, // FTINT_U_D
    5063             :     0U, // FTINT_U_W
    5064             :     0U, // FTQ_H
    5065             :     0U, // FTQ_W
    5066             :     0U, // FTRUNC_S_D
    5067             :     0U, // FTRUNC_S_W
    5068             :     0U, // FTRUNC_U_D
    5069             :     0U, // FTRUNC_U_W
    5070             :     0U, // GINVI
    5071             :     0U, // GINVI_MMR6
    5072             :     0U, // GINVT
    5073             :     0U, // GINVT_MMR6
    5074             :     0U, // GotPrologue16
    5075             :     0U, // HADD_S_D
    5076             :     0U, // HADD_S_H
    5077             :     0U, // HADD_S_W
    5078             :     0U, // HADD_U_D
    5079             :     0U, // HADD_U_H
    5080             :     0U, // HADD_U_W
    5081             :     0U, // HSUB_S_D
    5082             :     0U, // HSUB_S_H
    5083             :     0U, // HSUB_S_W
    5084             :     0U, // HSUB_U_D
    5085             :     0U, // HSUB_U_H
    5086             :     0U, // HSUB_U_W
    5087             :     0U, // HYPCALL
    5088             :     0U, // HYPCALL_MM
    5089             :     0U, // ILVEV_B
    5090             :     0U, // ILVEV_D
    5091             :     0U, // ILVEV_H
    5092             :     0U, // ILVEV_W
    5093             :     0U, // ILVL_B
    5094             :     0U, // ILVL_D
    5095             :     0U, // ILVL_H
    5096             :     0U, // ILVL_W
    5097             :     0U, // ILVOD_B
    5098             :     0U, // ILVOD_D
    5099             :     0U, // ILVOD_H
    5100             :     0U, // ILVOD_W
    5101             :     0U, // ILVR_B
    5102             :     0U, // ILVR_D
    5103             :     0U, // ILVR_H
    5104             :     0U, // ILVR_W
    5105             :     3138U,      // INS
    5106             :     0U, // INSERT_B
    5107             :     0U, // INSERT_B_VIDX64_PSEUDO
    5108             :     0U, // INSERT_B_VIDX_PSEUDO
    5109             :     0U, // INSERT_D
    5110             :     0U, // INSERT_D_VIDX64_PSEUDO
    5111             :     0U, // INSERT_D_VIDX_PSEUDO
    5112             :     0U, // INSERT_FD_PSEUDO
    5113             :     0U, // INSERT_FD_VIDX64_PSEUDO
    5114             :     0U, // INSERT_FD_VIDX_PSEUDO
    5115             :     0U, // INSERT_FW_PSEUDO
    5116             :     0U, // INSERT_FW_VIDX64_PSEUDO
    5117             :     0U, // INSERT_FW_VIDX_PSEUDO
    5118             :     0U, // INSERT_H
    5119             :     0U, // INSERT_H_VIDX64_PSEUDO
    5120             :     0U, // INSERT_H_VIDX_PSEUDO
    5121             :     0U, // INSERT_W
    5122             :     0U, // INSERT_W_VIDX64_PSEUDO
    5123             :     0U, // INSERT_W_VIDX_PSEUDO
    5124             :     0U, // INSV
    5125             :     0U, // INSVE_B
    5126             :     0U, // INSVE_D
    5127             :     0U, // INSVE_H
    5128             :     0U, // INSVE_W
    5129             :     0U, // INSV_MM
    5130             :     3138U,      // INS_MM
    5131             :     3138U,      // INS_MMR6
    5132             :     0U, // J
    5133             :     0U, // JAL
    5134             :     0U, // JALR
    5135             :     0U, // JALR16_MM
    5136             :     0U, // JALR64
    5137             :     0U, // JALR64Pseudo
    5138             :     0U, // JALRC16_MMR6
    5139             :     0U, // JALRC_HB_MMR6
    5140             :     0U, // JALRC_MMR6
    5141             :     0U, // JALRHB64Pseudo
    5142             :     0U, // JALRHBPseudo
    5143             :     0U, // JALRPseudo
    5144             :     0U, // JALRS16_MM
    5145             :     0U, // JALRS_MM
    5146             :     0U, // JALR_HB
    5147             :     0U, // JALR_HB64
    5148             :     0U, // JALR_MM
    5149             :     0U, // JALS_MM
    5150             :     0U, // JALX
    5151             :     0U, // JALX_MM
    5152             :     0U, // JAL_MM
    5153             :     0U, // JIALC
    5154             :     0U, // JIALC64
    5155             :     0U, // JIALC_MMR6
    5156             :     0U, // JIC
    5157             :     0U, // JIC64
    5158             :     0U, // JIC_MMR6
    5159             :     0U, // JR
    5160             :     0U, // JR16_MM
    5161             :     0U, // JR64
    5162             :     0U, // JRADDIUSP
    5163             :     0U, // JRC16_MM
    5164             :     0U, // JRC16_MMR6
    5165             :     0U, // JRCADDIUSP_MMR6
    5166             :     0U, // JR_HB
    5167             :     0U, // JR_HB64
    5168             :     0U, // JR_HB64_R6
    5169             :     0U, // JR_HB_R6
    5170             :     0U, // JR_MM
    5171             :     0U, // J_MM
    5172             :     0U, // Jal16
    5173             :     0U, // JalB16
    5174             :     0U, // JalOneReg
    5175             :     0U, // JalTwoReg
    5176             :     0U, // JrRa16
    5177             :     0U, // JrcRa16
    5178             :     0U, // JrcRx16
    5179             :     0U, // JumpLinkReg16
    5180             :     0U, // LB
    5181             :     0U, // LB64
    5182             :     0U, // LBE
    5183             :     0U, // LBE_MM
    5184             :     0U, // LBU16_MM
    5185             :     0U, // LBUX
    5186             :     0U, // LBUX_MM
    5187             :     0U, // LBU_MMR6
    5188             :     0U, // LB_MM
    5189             :     0U, // LB_MMR6
    5190             :     0U, // LBu
    5191             :     0U, // LBu64
    5192             :     0U, // LBuE
    5193             :     0U, // LBuE_MM
    5194             :     0U, // LBu_MM
    5195             :     0U, // LD
    5196             :     0U, // LDC1
    5197             :     0U, // LDC164
    5198             :     0U, // LDC1_D64_MMR6
    5199             :     0U, // LDC1_MM
    5200             :     0U, // LDC2
    5201             :     0U, // LDC2_MMR6
    5202             :     0U, // LDC2_R6
    5203             :     0U, // LDC3
    5204             :     0U, // LDI_B
    5205             :     0U, // LDI_D
    5206             :     0U, // LDI_H
    5207             :     0U, // LDI_W
    5208             :     0U, // LDL
    5209             :     0U, // LDMacro
    5210             :     0U, // LDPC
    5211             :     0U, // LDR
    5212             :     0U, // LDXC1
    5213             :     0U, // LDXC164
    5214             :     0U, // LD_B
    5215             :     0U, // LD_D
    5216             :     0U, // LD_F16
    5217             :     0U, // LD_H
    5218             :     0U, // LD_W
    5219             :     0U, // LEA_ADDiu
    5220             :     0U, // LEA_ADDiu64
    5221             :     0U, // LEA_ADDiu_MM
    5222             :     0U, // LH
    5223             :     0U, // LH64
    5224             :     0U, // LHE
    5225             :     0U, // LHE_MM
    5226             :     0U, // LHU16_MM
    5227             :     0U, // LHX
    5228             :     0U, // LHX_MM
    5229             :     0U, // LH_MM
    5230             :     0U, // LHu
    5231             :     0U, // LHu64
    5232             :     0U, // LHuE
    5233             :     0U, // LHuE_MM
    5234             :     0U, // LHu_MM
    5235             :     0U, // LI16_MM
    5236             :     0U, // LI16_MMR6
    5237             :     0U, // LL
    5238             :     0U, // LL64
    5239             :     0U, // LL64_R6
    5240             :     0U, // LLD
    5241             :     0U, // LLD_R6
    5242             :     0U, // LLE
    5243             :     0U, // LLE_MM
    5244             :     0U, // LL_MM
    5245             :     0U, // LL_R6
    5246             :     0U, // LOAD_ACC128
    5247             :     0U, // LOAD_ACC64
    5248             :     0U, // LOAD_ACC64DSP
    5249             :     0U, // LOAD_CCOND_DSP
    5250             :     0U, // LONG_BRANCH_ADDiu
    5251             :     0U, // LONG_BRANCH_DADDiu
    5252             :     0U, // LONG_BRANCH_LUi
    5253             :     4160U,      // LSA
    5254             :     0U, // LSA_MMR6
    5255             :     4160U,      // LSA_R6
    5256             :     0U, // LUI_MMR6
    5257             :     0U, // LUXC1
    5258             :     0U, // LUXC164
    5259             :     0U, // LUXC1_MM
    5260             :     0U, // LUi
    5261             :     0U, // LUi64
    5262             :     0U, // LUi_MM
    5263             :     0U, // LW
    5264             :     0U, // LW16_MM
    5265             :     0U, // LW64
    5266             :     0U, // LWC1
    5267             :     0U, // LWC1_MM
    5268             :     0U, // LWC2
    5269             :     0U, // LWC2_MMR6
    5270             :     0U, // LWC2_R6
    5271             :     0U, // LWC3
    5272             :     0U, // LWDSP
    5273             :     0U, // LWDSP_MM
    5274             :     0U, // LWE
    5275             :     0U, // LWE_MM
    5276             :     0U, // LWGP_MM
    5277             :     0U, // LWL
    5278             :     0U, // LWL64
    5279             :     0U, // LWLE
    5280             :     0U, // LWLE_MM
    5281             :     0U, // LWL_MM
    5282             :     0U, // LWM16_MM
    5283             :     0U, // LWM16_MMR6
    5284             :     0U, // LWM32_MM
    5285             :     0U, // LWM_MM
    5286             :     0U, // LWPC
    5287             :     0U, // LWPC_MMR6
    5288             :     0U, // LWP_MM
    5289             :     0U, // LWP_MMR6
    5290             :     0U, // LWR
    5291             :     0U, // LWR64
    5292             :     0U, // LWRE
    5293             :     0U, // LWRE_MM
    5294             :     0U, // LWR_MM
    5295             :     0U, // LWSP_MM
    5296             :     0U, // LWUPC
    5297             :     0U, // LWU_MM
    5298             :     0U, // LWX
    5299             :     0U, // LWXC1
    5300             :     0U, // LWXC1_MM
    5301             :     0U, // LWXS_MM
    5302             :     0U, // LWX_MM
    5303             :     0U, // LW_MM
    5304             :     0U, // LW_MMR6
    5305             :     0U, // LWu
    5306             :     0U, // LbRxRyOffMemX16
    5307             :     0U, // LbuRxRyOffMemX16
    5308             :     0U, // LhRxRyOffMemX16
    5309             :     0U, // LhuRxRyOffMemX16
    5310             :     0U, // LiRxImm16
    5311             :     0U, // LiRxImmAlignX16
    5312             :     0U, // LiRxImmX16
    5313             :     0U, // LoadAddrImm32
    5314             :     0U, // LoadAddrImm64
    5315             :     0U, // LoadAddrReg32
    5316             :     0U, // LoadAddrReg64
    5317             :     0U, // LoadImm32
    5318             :     0U, // LoadImm64
    5319             :     0U, // LoadImmDoubleFGR
    5320             :     0U, // LoadImmDoubleFGR_32
    5321             :     0U, // LoadImmDoubleGPR
    5322             :     0U, // LoadImmSingleFGR
    5323             :     0U, // LoadImmSingleGPR
    5324             :     0U, // LwConstant32
    5325             :     0U, // LwRxPcTcp16
    5326             :     0U, // LwRxPcTcpX16
    5327             :     0U, // LwRxRyOffMemX16
    5328             :     0U, // LwRxSpImmX16
    5329             :     0U, // MADD
    5330             :     24U,        // MADDF_D
    5331             :     24U,        // MADDF_D_MMR6
    5332             :     24U,        // MADDF_S
    5333             :     24U,        // MADDF_S_MMR6
    5334             :     24U,        // MADDR_Q_H
    5335             :     24U,        // MADDR_Q_W
    5336             :     0U, // MADDU
    5337             :     0U, // MADDU_DSP
    5338             :     0U, // MADDU_DSP_MM
    5339             :     0U, // MADDU_MM
    5340             :     24U,        // MADDV_B
    5341             :     24U,        // MADDV_D
    5342             :     24U,        // MADDV_H
    5343             :     24U,        // MADDV_W
    5344             :     4672U,      // MADD_D32
    5345             :     4672U,      // MADD_D32_MM
    5346             :     4672U,      // MADD_D64
    5347             :     0U, // MADD_DSP
    5348             :     0U, // MADD_DSP_MM
    5349             :     0U, // MADD_MM
    5350             :     24U,        // MADD_Q_H
    5351             :     24U,        // MADD_Q_W
    5352             :     4672U,      // MADD_S
    5353             :     4672U,      // MADD_S_MM
    5354             :     0U, // MAQ_SA_W_PHL
    5355             :     0U, // MAQ_SA_W_PHL_MM
    5356             :     0U, // MAQ_SA_W_PHR
    5357             :     0U, // MAQ_SA_W_PHR_MM
    5358             :     0U, // MAQ_S_W_PHL
    5359             :     0U, // MAQ_S_W_PHL_MM
    5360             :     0U, // MAQ_S_W_PHR
    5361             :     0U, // MAQ_S_W_PHR_MM
    5362             :     0U, // MAXA_D
    5363             :     0U, // MAXA_D_MMR6
    5364             :     0U, // MAXA_S
    5365             :     0U, // MAXA_S_MMR6
    5366             :     0U, // MAXI_S_B
    5367             :     0U, // MAXI_S_D
    5368             :     0U, // MAXI_S_H
    5369             :     0U, // MAXI_S_W
    5370             :     2U, // MAXI_U_B
    5371             :     2U, // MAXI_U_D
    5372             :     2U, // MAXI_U_H
    5373             :     2U, // MAXI_U_W
    5374             :     0U, // MAX_A_B
    5375             :     0U, // MAX_A_D
    5376             :     0U, // MAX_A_H
    5377             :     0U, // MAX_A_W
    5378             :     0U, // MAX_D
    5379             :     0U, // MAX_D_MMR6
    5380             :     0U, // MAX_S
    5381             :     0U, // MAX_S_B
    5382             :     0U, // MAX_S_D
    5383             :     0U, // MAX_S_H
    5384             :     0U, // MAX_S_MMR6
    5385             :     0U, // MAX_S_W
    5386             :     0U, // MAX_U_B
    5387             :     0U, // MAX_U_D
    5388             :     0U, // MAX_U_H
    5389             :     0U, // MAX_U_W
    5390             :     10U,        // MFC0
    5391             :     10U,        // MFC0_MMR6
    5392             :     0U, // MFC1
    5393             :     0U, // MFC1_D64
    5394             :     0U, // MFC1_MM
    5395             :     0U, // MFC1_MMR6
    5396             :     10U,        // MFC2
    5397             :     0U, // MFC2_MMR6
    5398             :     10U,        // MFGC0
    5399             :     10U,        // MFGC0_MM
    5400             :     10U,        // MFHC0_MMR6
    5401             :     0U, // MFHC1_D32
    5402             :     0U, // MFHC1_D32_MM
    5403             :     0U, // MFHC1_D64
    5404             :     0U, // MFHC1_D64_MM
    5405             :     0U, // MFHC2_MMR6
    5406             :     10U,        // MFHGC0
    5407             :     10U,        // MFHGC0_MM
    5408             :     0U, // MFHI
    5409             :     0U, // MFHI16_MM
    5410             :     0U, // MFHI64
    5411             :     0U, // MFHI_DSP
    5412             :     0U, // MFHI_DSP_MM
    5413             :     0U, // MFHI_MM
    5414             :     0U, // MFLO
    5415             :     0U, // MFLO16_MM
    5416             :     0U, // MFLO64
    5417             :     0U, // MFLO_DSP
    5418             :     0U, // MFLO_DSP_MM
    5419             :     0U, // MFLO_MM
    5420             :     0U, // MFTACX
    5421             :     10U,        // MFTC0
    5422             :     0U, // MFTC1
    5423             :     0U, // MFTDSP
    5424             :     0U, // MFTGPR
    5425             :     0U, // MFTHC1
    5426             :     0U, // MFTHI
    5427             :     0U, // MFTLO
    5428             :     9308U,      // MFTR
    5429             :     0U, // MINA_D
    5430             :     0U, // MINA_D_MMR6
    5431             :     0U, // MINA_S
    5432             :     0U, // MINA_S_MMR6
    5433             :     0U, // MINI_S_B
    5434             :     0U, // MINI_S_D
    5435             :     0U, // MINI_S_H
    5436             :     0U, // MINI_S_W
    5437             :     2U, // MINI_U_B
    5438             :     2U, // MINI_U_D
    5439             :     2U, // MINI_U_H
    5440             :     2U, // MINI_U_W
    5441             :     0U, // MIN_A_B
    5442             :     0U, // MIN_A_D
    5443             :     0U, // MIN_A_H
    5444             :     0U, // MIN_A_W
    5445             :     0U, // MIN_D
    5446             :     0U, // MIN_D_MMR6
    5447             :     0U, // MIN_S
    5448             :     0U, // MIN_S_B
    5449             :     0U, // MIN_S_D
    5450             :     0U, // MIN_S_H
    5451             :     0U, // MIN_S_MMR6
    5452             :     0U, // MIN_S_W
    5453             :     0U, // MIN_U_B
    5454             :     0U, // MIN_U_D
    5455             :     0U, // MIN_U_H
    5456             :     0U, // MIN_U_W
    5457             :     0U, // MIPSeh_return32
    5458             :     0U, // MIPSeh_return64
    5459             :     0U, // MOD
    5460             :     0U, // MODSUB
    5461             :     0U, // MODSUB_MM
    5462             :     0U, // MODU
    5463             :     0U, // MODU_MMR6
    5464             :     0U, // MOD_MMR6
    5465             :     0U, // MOD_S_B
    5466             :     0U, // MOD_S_D
    5467             :     0U, // MOD_S_H
    5468             :     0U, // MOD_S_W
    5469             :     0U, // MOD_U_B
    5470             :     0U, // MOD_U_D
    5471             :     0U, // MOD_U_H
    5472             :     0U, // MOD_U_W
    5473             :     0U, // MOVE16_MM
    5474             :     0U, // MOVE16_MMR6
    5475             :     0U, // MOVEP_MM
    5476             :     0U, // MOVEP_MMR6
    5477             :     0U, // MOVE_V
    5478             :     0U, // MOVF_D32
    5479             :     0U, // MOVF_D32_MM
    5480             :     0U, // MOVF_D64
    5481             :     0U, // MOVF_I
    5482             :     0U, // MOVF_I64
    5483             :     0U, // MOVF_I_MM
    5484             :     0U, // MOVF_S
    5485             :     0U, // MOVF_S_MM
    5486             :     0U, // MOVN_I64_D64
    5487             :     0U, // MOVN_I64_I
    5488             :     0U, // MOVN_I64_I64
    5489             :     0U, // MOVN_I64_S
    5490             :     0U, // MOVN_I_D32
    5491             :     0U, // MOVN_I_D32_MM
    5492             :     0U, // MOVN_I_D64
    5493             :     0U, // MOVN_I_I
    5494             :     0U, // MOVN_I_I64
    5495             :     0U, // MOVN_I_MM
    5496             :     0U, // MOVN_I_S
    5497             :     0U, // MOVN_I_S_MM
    5498             :     0U, // MOVT_D32
    5499             :     0U, // MOVT_D32_MM
    5500             :     0U, // MOVT_D64
    5501             :     0U, // MOVT_I
    5502             :     0U, // MOVT_I64
    5503             :     0U, // MOVT_I_MM
    5504             :     0U, // MOVT_S
    5505             :     0U, // MOVT_S_MM
    5506             :     0U, // MOVZ_I64_D64
    5507             :     0U, // MOVZ_I64_I
    5508             :     0U, // MOVZ_I64_I64
    5509             :     0U, // MOVZ_I64_S
    5510             :     0U, // MOVZ_I_D32
    5511             :     0U, // MOVZ_I_D32_MM
    5512             :     0U, // MOVZ_I_D64
    5513             :     0U, // MOVZ_I_I
    5514             :     0U, // MOVZ_I_I64
    5515             :     0U, // MOVZ_I_MM
    5516             :     0U, // MOVZ_I_S
    5517             :     0U, // MOVZ_I_S_MM
    5518             :     0U, // MSA_FP_EXTEND_D_PSEUDO
    5519             :     0U, // MSA_FP_EXTEND_W_PSEUDO
    5520             :     0U, // MSA_FP_ROUND_D_PSEUDO
    5521             :     0U, // MSA_FP_ROUND_W_PSEUDO
    5522             :     0U, // MSUB
    5523             :     24U,        // MSUBF_D
    5524             :     24U,        // MSUBF_D_MMR6
    5525             :     24U,        // MSUBF_S
    5526             :     24U,        // MSUBF_S_MMR6
    5527             :     24U,        // MSUBR_Q_H
    5528             :     24U,        // MSUBR_Q_W
    5529             :     0U, // MSUBU
    5530             :     0U, // MSUBU_DSP
    5531             :     0U, // MSUBU_DSP_MM
    5532             :     0U, // MSUBU_MM
    5533             :     24U,        // MSUBV_B
    5534             :     24U,        // MSUBV_D
    5535             :     24U,        // MSUBV_H
    5536             :     24U,        // MSUBV_W
    5537             :     4672U,      // MSUB_D32
    5538             :     4672U,      // MSUB_D32_MM
    5539             :     4672U,      // MSUB_D64
    5540             :     0U, // MSUB_DSP
    5541             :     0U, // MSUB_DSP_MM
    5542             :     0U, // MSUB_MM
    5543             :     24U,        // MSUB_Q_H
    5544             :     24U,        // MSUB_Q_W
    5545             :     4672U,      // MSUB_S
    5546             :     4672U,      // MSUB_S_MM
    5547             :     0U, // MTC0
    5548             :     0U, // MTC0_MMR6
    5549             :     0U, // MTC1
    5550             :     0U, // MTC1_D64
    5551             :     0U, // MTC1_MM
    5552             :     0U, // MTC1_MMR6
    5553             :     0U, // MTC2
    5554             :     0U, // MTC2_MMR6
    5555             :     0U, // MTGC0
    5556             :     0U, // MTGC0_MM
    5557             :     0U, // MTHC0_MMR6
    5558             :     0U, // MTHC1_D32
    5559             :     0U, // MTHC1_D32_MM
    5560             :     0U, // MTHC1_D64
    5561             :     0U, // MTHC1_D64_MM
    5562             :     0U, // MTHC2_MMR6
    5563             :     0U, // MTHGC0
    5564             :     0U, // MTHGC0_MM
    5565             :     0U, // MTHI
    5566             :     0U, // MTHI64
    5567             :     0U, // MTHI_DSP
    5568             :     0U, // MTHI_DSP_MM
    5569             :     0U, // MTHI_MM
    5570             :     0U, // MTHLIP
    5571             :     0U, // MTHLIP_MM
    5572             :     0U, // MTLO
    5573             :     0U, // MTLO64
    5574             :     0U, // MTLO_DSP
    5575             :     0U, // MTLO_DSP_MM
    5576             :     0U, // MTLO_MM
    5577             :     0U, // MTM0
    5578             :     0U, // MTM1
    5579             :     0U, // MTM2
    5580             :     0U, // MTP0
    5581             :     0U, // MTP1
    5582             :     0U, // MTP2
    5583             :     0U, // MTTACX
    5584             :     0U, // MTTC0
    5585             :     0U, // MTTC1
    5586             :     0U, // MTTDSP
    5587             :     0U, // MTTGPR
    5588             :     0U, // MTTHC1
    5589             :     0U, // MTTHI
    5590             :     0U, // MTTLO
    5591             :     0U, // MTTR
    5592             :     0U, // MUH
    5593             :     0U, // MUHU
    5594             :     0U, // MUHU_MMR6
    5595             :     0U, // MUH_MMR6
    5596             :     0U, // MUL
    5597             :     0U, // MULEQ_S_W_PHL
    5598             :     0U, // MULEQ_S_W_PHL_MM
    5599             :     0U, // MULEQ_S_W_PHR
    5600             :     0U, // MULEQ_S_W_PHR_MM
    5601             :     0U, // MULEU_S_PH_QBL
    5602             :     0U, // MULEU_S_PH_QBL_MM
    5603             :     0U, // MULEU_S_PH_QBR
    5604             :     0U, // MULEU_S_PH_QBR_MM
    5605             :     0U, // MULImmMacro
    5606             :     0U, // MULOMacro
    5607             :     0U, // MULOUMacro
    5608             :     0U, // MULQ_RS_PH
    5609             :     0U, // MULQ_RS_PH_MM
    5610             :     0U, // MULQ_RS_W
    5611             :     0U, // MULQ_RS_W_MMR2
    5612             :     0U, // MULQ_S_PH
    5613             :     0U, // MULQ_S_PH_MMR2
    5614             :     0U, // MULQ_S_W
    5615             :     0U, // MULQ_S_W_MMR2
    5616             :     0U, // MULR_Q_H
    5617             :     0U, // MULR_Q_W
    5618             :     0U, // MULSAQ_S_W_PH
    5619             :     0U, // MULSAQ_S_W_PH_MM
    5620             :     0U, // MULSA_W_PH
    5621             :     0U, // MULSA_W_PH_MMR2
    5622             :     0U, // MULT
    5623             :     0U, // MULTU_DSP
    5624             :     0U, // MULTU_DSP_MM
    5625             :     0U, // MULT_DSP
    5626             :     0U, // MULT_DSP_MM
    5627             :     0U, // MULT_MM
    5628             :     0U, // MULTu
    5629             :     0U, // MULTu_MM
    5630             :     0U, // MULU
    5631             :     0U, // MULU_MMR6
    5632             :     0U, // MULV_B
    5633             :     0U, // MULV_D
    5634             :     0U, // MULV_H
    5635             :     0U, // MULV_W
    5636             :     0U, // MUL_MM
    5637             :     0U, // MUL_MMR6
    5638             :     0U, // MUL_PH
    5639             :     0U, // MUL_PH_MMR2
    5640             :     0U, // MUL_Q_H
    5641             :     0U, // MUL_Q_W
    5642             :     0U, // MUL_R6
    5643             :     0U, // MUL_S_PH
    5644             :     0U, // MUL_S_PH_MMR2
    5645             :     0U, // Mfhi16
    5646             :     0U, // Mflo16
    5647             :     0U, // Move32R16
    5648             :     0U, // MoveR3216
    5649             :     0U, // MultRxRy16
    5650             :     0U, // MultRxRyRz16
    5651             :     0U, // MultuRxRy16
    5652             :     0U, // MultuRxRyRz16
    5653             :     0U, // NLOC_B
    5654             :     0U, // NLOC_D
    5655             :     0U, // NLOC_H
    5656             :     0U, // NLOC_W
    5657             :     0U, // NLZC_B
    5658             :     0U, // NLZC_D
    5659             :     0U, // NLZC_H
    5660             :     0U, // NLZC_W
    5661             :     4672U,      // NMADD_D32
    5662             :     4672U,      // NMADD_D32_MM
    5663             :     4672U,      // NMADD_D64
    5664             :     4672U,      // NMADD_S
    5665             :     4672U,      // NMADD_S_MM
    5666             :     4672U,      // NMSUB_D32
    5667             :     4672U,      // NMSUB_D32_MM
    5668             :     4672U,      // NMSUB_D64
    5669             :     4672U,      // NMSUB_S
    5670             :     4672U,      // NMSUB_S_MM
    5671             :     0U, // NOP
    5672             :     0U, // NOR
    5673             :     0U, // NOR64
    5674             :     4U, // NORI_B
    5675             :     0U, // NORImm
    5676             :     0U, // NORImm64
    5677             :     0U, // NOR_MM
    5678             :     0U, // NOR_MMR6
    5679             :     0U, // NOR_V
    5680             :     0U, // NOR_V_D_PSEUDO
    5681             :     0U, // NOR_V_H_PSEUDO
    5682             :     0U, // NOR_V_W_PSEUDO
    5683             :     0U, // NOT16_MM
    5684             :     0U, // NOT16_MMR6
    5685             :     0U, // NegRxRy16
    5686             :     0U, // NotRxRy16
    5687             :     0U, // OR
    5688             :     0U, // OR16_MM
    5689             :     0U, // OR16_MMR6
    5690             :     0U, // OR64
    5691             :     4U, // ORI_B
    5692             :     6U, // ORI_MMR6
    5693             :     0U, // OR_MM
    5694             :     0U, // OR_MMR6
    5695             :     0U, // OR_V
    5696             :     0U, // OR_V_D_PSEUDO
    5697             :     0U, // OR_V_H_PSEUDO
    5698             :     0U, // OR_V_W_PSEUDO
    5699             :     6U, // ORi
    5700             :     6U, // ORi64
    5701             :     6U, // ORi_MM
    5702             :     0U, // OrRxRxRy16
    5703             :     0U, // PACKRL_PH
    5704             :     0U, // PACKRL_PH_MM
    5705             :     0U, // PAUSE
    5706             :     0U, // PAUSE_MM
    5707             :     0U, // PAUSE_MMR6
    5708             :     0U, // PCKEV_B
    5709             :     0U, // PCKEV_D
    5710             :     0U, // PCKEV_H
    5711             :     0U, // PCKEV_W
    5712             :     0U, // PCKOD_B
    5713             :     0U, // PCKOD_D
    5714             :     0U, // PCKOD_H
    5715             :     0U, // PCKOD_W
    5716             :     0U, // PCNT_B
    5717             :     0U, // PCNT_D
    5718             :     0U, // PCNT_H
    5719             :     0U, // PCNT_W
    5720             :     0U, // PICK_PH
    5721             :     0U, // PICK_PH_MM
    5722             :     0U, // PICK_QB
    5723             :     0U, // PICK_QB_MM
    5724             :     0U, // POP
    5725             :     0U, // PRECEQU_PH_QBL
    5726             :     0U, // PRECEQU_PH_QBLA
    5727             :     0U, // PRECEQU_PH_QBLA_MM
    5728             :     0U, // PRECEQU_PH_QBL_MM
    5729             :     0U, // PRECEQU_PH_QBR
    5730             :     0U, // PRECEQU_PH_QBRA
    5731             :     0U, // PRECEQU_PH_QBRA_MM
    5732             :     0U, // PRECEQU_PH_QBR_MM
    5733             :     0U, // PRECEQ_W_PHL
    5734             :     0U, // PRECEQ_W_PHL_MM
    5735             :     0U, // PRECEQ_W_PHR
    5736             :     0U, // PRECEQ_W_PHR_MM
    5737             :     0U, // PRECEU_PH_QBL
    5738             :     0U, // PRECEU_PH_QBLA
    5739             :     0U, // PRECEU_PH_QBLA_MM
    5740             :     0U, // PRECEU_PH_QBL_MM
    5741             :     0U, // PRECEU_PH_QBR
    5742             :     0U, // PRECEU_PH_QBRA
    5743             :     0U, // PRECEU_PH_QBRA_MM
    5744             :     0U, // PRECEU_PH_QBR_MM
    5745             :     0U, // PRECRQU_S_QB_PH
    5746             :     0U, // PRECRQU_S_QB_PH_MM
    5747             :     0U, // PRECRQ_PH_W
    5748             :     0U, // PRECRQ_PH_W_MM
    5749             :     0U, // PRECRQ_QB_PH
    5750             :     0U, // PRECRQ_QB_PH_MM
    5751             :     0U, // PRECRQ_RS_PH_W
    5752             :     0U, // PRECRQ_RS_PH_W_MM
    5753             :     0U, // PRECR_QB_PH
    5754             :     0U, // PRECR_QB_PH_MMR2
    5755             :     2U, // PRECR_SRA_PH_W
    5756             :     2U, // PRECR_SRA_PH_W_MMR2
    5757             :     2U, // PRECR_SRA_R_PH_W
    5758             :     2U, // PRECR_SRA_R_PH_W_MMR2
    5759             :     0U, // PREF
    5760             :     0U, // PREFE
    5761             :     0U, // PREFE_MM
    5762             :     0U, // PREFX_MM
    5763             :     0U, // PREF_MM
    5764             :     0U, // PREF_MMR6
    5765             :     0U, // PREF_R6
    5766             :     2U, // PREPEND
    5767             :     2U, // PREPEND_MMR2
    5768             :     0U, // PseudoCMPU_EQ_QB
    5769             :     0U, // PseudoCMPU_LE_QB
    5770             :     0U, // PseudoCMPU_LT_QB
    5771             :     0U, // PseudoCMP_EQ_PH
    5772             :     0U, // PseudoCMP_LE_PH
    5773             :     0U, // PseudoCMP_LT_PH
    5774             :     0U, // PseudoCVT_D32_W
    5775             :     0U, // PseudoCVT_D64_L
    5776             :     0U, // PseudoCVT_D64_W
    5777             :     0U, // PseudoCVT_S_L
    5778             :     0U, // PseudoCVT_S_W
    5779             :     0U, // PseudoDMULT
    5780             :     0U, // PseudoDMULTu
    5781             :     0U, // PseudoDSDIV
    5782             :     0U, // PseudoDUDIV
    5783             :     0U, // PseudoIndirectBranch
    5784             :     0U, // PseudoIndirectBranch64
    5785             :     0U, // PseudoIndirectBranch64R6
    5786             :     0U, // PseudoIndirectBranchR6
    5787             :     0U, // PseudoIndirectBranch_MM
    5788             :     0U, // PseudoIndirectBranch_MMR6
    5789             :     0U, // PseudoIndirectHazardBranch
    5790             :     0U, // PseudoIndirectHazardBranch64
    5791             :     0U, // PseudoIndrectHazardBranch64R6
    5792             :     0U, // PseudoIndrectHazardBranchR6
    5793             :     0U, // PseudoMADD
    5794             :     0U, // PseudoMADDU
    5795             :     0U, // PseudoMFHI
    5796             :     0U, // PseudoMFHI64
    5797             :     0U, // PseudoMFLO
    5798             :     0U, // PseudoMFLO64
    5799             :     0U, // PseudoMSUB
    5800             :     0U, // PseudoMSUBU
    5801             :     0U, // PseudoMTLOHI
    5802             :     0U, // PseudoMTLOHI64
    5803             :     0U, // PseudoMTLOHI_DSP
    5804             :     0U, // PseudoMULT
    5805             :     0U, // PseudoMULTu
    5806             :     0U, // PseudoPICK_PH
    5807             :     0U, // PseudoPICK_QB
    5808             :     0U, // PseudoReturn
    5809             :     0U, // PseudoReturn64
    5810             :     0U, // PseudoSDIV
    5811             :     0U, // PseudoSELECTFP_F_D32
    5812             :     0U, // PseudoSELECTFP_F_D64
    5813             :     0U, // PseudoSELECTFP_F_I
    5814             :     0U, // PseudoSELECTFP_F_I64
    5815             :     0U, // PseudoSELECTFP_F_S
    5816             :     0U, // PseudoSELECTFP_T_D32
    5817             :     0U, // PseudoSELECTFP_T_D64
    5818             :     0U, // PseudoSELECTFP_T_I
    5819             :     0U, // PseudoSELECTFP_T_I64
    5820             :     0U, // PseudoSELECTFP_T_S
    5821             :     0U, // PseudoSELECT_D32
    5822             :     0U, // PseudoSELECT_D64
    5823             :     0U, // PseudoSELECT_I
    5824             :     0U, // PseudoSELECT_I64
    5825             :     0U, // PseudoSELECT_S
    5826             :     0U, // PseudoTRUNC_W_D
    5827             :     0U, // PseudoTRUNC_W_D32
    5828             :     0U, // PseudoTRUNC_W_S
    5829             :     0U, // PseudoUDIV
    5830             :     0U, // RADDU_W_QB
    5831             :     0U, // RADDU_W_QB_MM
    5832             :     0U, // RDDSP
    5833             :     0U, // RDDSP_MM
    5834             :     0U, // RDHWR
    5835             :     0U, // RDHWR64
    5836             :     0U, // RDHWR_MM
    5837             :     10U,        // RDHWR_MMR6
    5838             :     0U, // RDPGPR_MMR6
    5839             :     0U, // RECIP_D32
    5840             :     0U, // RECIP_D32_MM
    5841             :     0U, // RECIP_D64
    5842             :     0U, // RECIP_D64_MM
    5843             :     0U, // RECIP_S
    5844             :     0U, // RECIP_S_MM
    5845             :     0U, // REPLV_PH
    5846             :     0U, // REPLV_PH_MM
    5847             :     0U, // REPLV_QB
    5848             :     0U, // REPLV_QB_MM
    5849             :     0U, // REPL_PH
    5850             :     0U, // REPL_PH_MM
    5851             :     0U, // REPL_QB
    5852             :     0U, // REPL_QB_MM
    5853             :     0U, // RINT_D
    5854             :     0U, // RINT_D_MMR6
    5855             :     0U, // RINT_S
    5856             :     0U, // RINT_S_MMR6
    5857             :     0U, // ROL
    5858             :     0U, // ROLImm
    5859             :     0U, // ROR
    5860             :     0U, // RORImm
    5861             :     2U, // ROTR
    5862             :     0U, // ROTRV
    5863             :     0U, // ROTRV_MM
    5864             :     2U, // ROTR_MM
    5865             :     0U, // ROUND_L_D64
    5866             :     0U, // ROUND_L_D_MMR6
    5867             :     0U, // ROUND_L_S
    5868             :     0U, // ROUND_L_S_MMR6
    5869             :     0U, // ROUND_W_D32
    5870             :     0U, // ROUND_W_D64
    5871             :     0U, // ROUND_W_D_MMR6
    5872             :     0U, // ROUND_W_MM
    5873             :     0U, // ROUND_W_S
    5874             :     0U, // ROUND_W_S_MM
    5875             :     0U, // ROUND_W_S_MMR6
    5876             :     0U, // RSQRT_D32
    5877             :     0U, // RSQRT_D32_MM
    5878             :     0U, // RSQRT_D64
    5879             :     0U, // RSQRT_D64_MM
    5880             :     0U, // RSQRT_S
    5881             :     0U, // RSQRT_S_MM
    5882             :     0U, // Restore16
    5883             :     0U, // RestoreX16
    5884             :     0U, // RetRA
    5885             :     0U, // RetRA16
    5886             :     10U,        // SAT_S_B
    5887             :     12U,        // SAT_S_D
    5888             :     14U,        // SAT_S_H
    5889             :     2U, // SAT_S_W
    5890             :     10U,        // SAT_U_B
    5891             :     12U,        // SAT_U_D
    5892             :     14U,        // SAT_U_H
    5893             :     2U, // SAT_U_W
    5894             :     0U, // SB
    5895             :     0U, // SB16_MM
    5896             :     0U, // SB16_MMR6
    5897             :     0U, // SB64
    5898             :     0U, // SBE
    5899             :     0U, // SBE_MM
    5900             :     0U, // SB_MM
    5901             :     0U, // SB_MMR6
    5902             :     0U, // SC
    5903             :     0U, // SC64
    5904             :     0U, // SC64_R6
    5905             :     0U, // SCD
    5906             :     0U, // SCD_R6
    5907             :     0U, // SCE
    5908             :     0U, // SCE_MM
    5909             :     0U, // SC_MM
    5910             :     0U, // SC_R6
    5911             :     0U, // SD
    5912             :     0U, // SDBBP
    5913             :     0U, // SDBBP16_MM
    5914             :     0U, // SDBBP16_MMR6
    5915             :     0U, // SDBBP_MM
    5916             :     0U, // SDBBP_MMR6
    5917             :     0U, // SDBBP_R6
    5918             :     0U, // SDC1
    5919             :     0U, // SDC164
    5920             :     0U, // SDC1_D64_MMR6
    5921             :     0U, // SDC1_MM
    5922             :     0U, // SDC2
    5923             :     0U, // SDC2_MMR6
    5924             :     0U, // SDC2_R6
    5925             :     0U, // SDC3
    5926             :     0U, // SDIV
    5927             :     0U, // SDIV_MM
    5928             :     0U, // SDIV_MM_Pseudo
    5929             :     0U, // SDL
    5930             :     0U, // SDMacro
    5931             :     0U, // SDR
    5932             :     0U, // SDXC1
    5933             :     0U, // SDXC164
    5934             :     0U, // SDivIMacro
    5935             :     0U, // SDivMacro
    5936             :     0U, // SEB
    5937             :     0U, // SEB64
    5938             :     0U, // SEB_MM
    5939             :     0U, // SEH
    5940             :     0U, // SEH64
    5941             :     0U, // SEH_MM
    5942             :     0U, // SELEQZ
    5943             :     0U, // SELEQZ64
    5944             :     0U, // SELEQZ_D
    5945             :     0U, // SELEQZ_D_MMR6
    5946             :     0U, // SELEQZ_MMR6
    5947             :     0U, // SELEQZ_S
    5948             :     0U, // SELEQZ_S_MMR6
    5949             :     0U, // SELNEZ
    5950             :     0U, // SELNEZ64
    5951             :     0U, // SELNEZ_D
    5952             :     0U, // SELNEZ_D_MMR6
    5953             :     0U, // SELNEZ_MMR6
    5954             :     0U, // SELNEZ_S
    5955             :     0U, // SELNEZ_S_MMR6
    5956             :     24U,        // SEL_D
    5957             :     24U,        // SEL_D_MMR6
    5958             :     24U,        // SEL_S
    5959             :     24U,        // SEL_S_MMR6
    5960             :     0U, // SEQ
    5961             :     0U, // SEQIMacro
    5962             :     0U, // SEQMacro
    5963             :     0U, // SEQi
    5964             :     0U, // SH
    5965             :     0U, // SH16_MM
    5966             :     0U, // SH16_MMR6
    5967             :     0U, // SH64
    5968             :     0U, // SHE
    5969             :     0U, // SHE_MM
    5970             :     4U, // SHF_B
    5971             :     4U, // SHF_H
    5972             :     4U, // SHF_W
    5973             :     0U, // SHILO
    5974             :     0U, // SHILOV
    5975             :     0U, // SHILOV_MM
    5976             :     0U, // SHILO_MM
    5977             :     0U, // SHLLV_PH
    5978             :     0U, // SHLLV_PH_MM
    5979             :     0U, // SHLLV_QB
    5980             :     0U, // SHLLV_QB_MM
    5981             :     0U, // SHLLV_S_PH
    5982             :     0U, // SHLLV_S_PH_MM
    5983             :     0U, // SHLLV_S_W
    5984             :     0U, // SHLLV_S_W_MM
    5985             :     14U,        // SHLL_PH
    5986             :     14U,        // SHLL_PH_MM
    5987             :     10U,        // SHLL_QB
    5988             :     10U,        // SHLL_QB_MM
    5989             :     14U,        // SHLL_S_PH
    5990             :     14U,        // SHLL_S_PH_MM
    5991             :     2U, // SHLL_S_W
    5992             :     2U, // SHLL_S_W_MM
    5993             :     0U, // SHRAV_PH
    5994             :     0U, // SHRAV_PH_MM
    5995             :     0U, // SHRAV_QB
    5996             :     0U, // SHRAV_QB_MMR2
    5997             :     0U, // SHRAV_R_PH
    5998             :     0U, // SHRAV_R_PH_MM
    5999             :     0U, // SHRAV_R_QB
    6000             :     0U, // SHRAV_R_QB_MMR2
    6001             :     0U, // SHRAV_R_W
    6002             :     0U, // SHRAV_R_W_MM
    6003             :     14U,        // SHRA_PH
    6004             :     14U,        // SHRA_PH_MM
    6005             :     10U,        // SHRA_QB
    6006             :     10U,        // SHRA_QB_MMR2
    6007             :     14U,        // SHRA_R_PH
    6008             :     14U,        // SHRA_R_PH_MM
    6009             :     10U,        // SHRA_R_QB
    6010             :     10U,        // SHRA_R_QB_MMR2
    6011             :     2U, // SHRA_R_W
    6012             :     2U, // SHRA_R_W_MM
    6013             :     0U, // SHRLV_PH
    6014             :     0U, // SHRLV_PH_MMR2
    6015             :     0U, // SHRLV_QB
    6016             :     0U, // SHRLV_QB_MM
    6017             :     14U,        // SHRL_PH
    6018             :     14U,        // SHRL_PH_MMR2
    6019             :     10U,        // SHRL_QB
    6020             :     10U,        // SHRL_QB_MM
    6021             :     0U, // SH_MM
    6022             :     0U, // SH_MMR6
    6023             :     148U,       // SLDI_B
    6024             :     34U,        // SLDI_D
    6025             :     144U,       // SLDI_H
    6026             :     36U,        // SLDI_W
    6027             :     152U,       // SLD_B
    6028             :     152U,       // SLD_D
    6029             :     152U,       // SLD_H
    6030             :     152U,       // SLD_W
    6031             :     2U, // SLL
    6032             :     0U, // SLL16_MM
    6033             :     0U, // SLL16_MMR6
    6034             :     1U, // SLL64_32
    6035             :     1U, // SLL64_64
    6036             :     10U,        // SLLI_B
    6037             :     12U,        // SLLI_D
    6038             :     14U,        // SLLI_H
    6039             :     2U, // SLLI_W
    6040             :     0U, // SLLV
    6041             :     0U, // SLLV_MM
    6042             :     0U, // SLL_B
    6043             :     0U, // SLL_D
    6044             :     0U, // SLL_H
    6045             :     2U, // SLL_MM
    6046             :     2U, // SLL_MMR6
    6047             :     0U, // SLL_W
    6048             :     0U, // SLT
    6049             :     0U, // SLT64
    6050             :     0U, // SLTImm64
    6051             :     0U, // SLTUImm64
    6052             :     0U, // SLT_MM
    6053             :     0U, // SLTi
    6054             :     0U, // SLTi64
    6055             :     0U, // SLTi_MM
    6056             :     0U, // SLTiu
    6057             :     0U, // SLTiu64
    6058             :     0U, // SLTiu_MM
    6059             :     0U, // SLTu
    6060             :     0U, // SLTu64
    6061             :     0U, // SLTu_MM
    6062             :     0U, // SNE
    6063             :     0U, // SNEi
    6064             :     0U, // SNZ_B_PSEUDO
    6065             :     0U, // SNZ_D_PSEUDO
    6066             :     0U, // SNZ_H_PSEUDO
    6067             :     0U, // SNZ_V_PSEUDO
    6068             :     0U, // SNZ_W_PSEUDO
    6069             :     142U,       // SPLATI_B
    6070             :     156U,       // SPLATI_D
    6071             :     138U,       // SPLATI_H
    6072             :     136U,       // SPLATI_W
    6073             :     128U,       // SPLAT_B
    6074             :     128U,       // SPLAT_D
    6075             :     128U,       // SPLAT_H
    6076             :     128U,       // SPLAT_W
    6077             :     2U, // SRA
    6078             :     10U,        // SRAI_B
    6079             :     12U,        // SRAI_D
    6080             :     14U,        // SRAI_H
    6081             :     2U, // SRAI_W
    6082             :     10U,        // SRARI_B
    6083             :     12U,        // SRARI_D
    6084             :     14U,        // SRARI_H
    6085             :     2U, // SRARI_W
    6086             :     0U, // SRAR_B
    6087             :     0U, // SRAR_D
    6088             :     0U, // SRAR_H
    6089             :     0U, // SRAR_W
    6090             :     0U, // SRAV
    6091             :     0U, // SRAV_MM
    6092             :     0U, // SRA_B
    6093             :     0U, // SRA_D
    6094             :     0U, // SRA_H
    6095             :     2U, // SRA_MM
    6096             :     0U, // SRA_W
    6097             :     2U, // SRL
    6098             :     0U, // SRL16_MM
    6099             :     0U, // SRL16_MMR6
    6100             :     10U,        // SRLI_B
    6101             :     12U,        // SRLI_D
    6102             :     14U,        // SRLI_H
    6103             :     2U, // SRLI_W
    6104             :     10U,        // SRLRI_B
    6105             :     12U,        // SRLRI_D
    6106             :     14U,        // SRLRI_H
    6107             :     2U, // SRLRI_W
    6108             :     0U, // SRLR_B
    6109             :     0U, // SRLR_D
    6110             :     0U, // SRLR_H
    6111             :     0U, // SRLR_W
    6112             :     0U, // SRLV
    6113             :     0U, // SRLV_MM
    6114             :     0U, // SRL_B
    6115             :     0U, // SRL_D
    6116             :     0U, // SRL_H
    6117             :     2U, // SRL_MM
    6118             :     0U, // SRL_W
    6119             :     0U, // SSNOP
    6120             :     0U, // SSNOP_MM
    6121             :     0U, // SSNOP_MMR6
    6122             :     0U, // STORE_ACC128
    6123             :     0U, // STORE_ACC64
    6124             :     0U, // STORE_ACC64DSP
    6125             :     0U, // STORE_CCOND_DSP
    6126             :     0U, // ST_B
    6127             :     0U, // ST_D
    6128             :     0U, // ST_F16
    6129             :     0U, // ST_H
    6130             :     0U, // ST_W
    6131             :     0U, // SUB
    6132             :     0U, // SUBQH_PH
    6133             :     0U, // SUBQH_PH_MMR2
    6134             :     0U, // SUBQH_R_PH
    6135             :     0U, // SUBQH_R_PH_MMR2
    6136             :     0U, // SUBQH_R_W
    6137             :     0U, // SUBQH_R_W_MMR2
    6138             :     0U, // SUBQH_W
    6139             :     0U, // SUBQH_W_MMR2
    6140             :     0U, // SUBQ_PH
    6141             :     0U, // SUBQ_PH_MM
    6142             :     0U, // SUBQ_S_PH
    6143             :     0U, // SUBQ_S_PH_MM
    6144             :     0U, // SUBQ_S_W
    6145             :     0U, // SUBQ_S_W_MM
    6146             :     0U, // SUBSUS_U_B
    6147             :     0U, // SUBSUS_U_D
    6148             :     0U, // SUBSUS_U_H
    6149             :     0U, // SUBSUS_U_W
    6150             :     0U, // SUBSUU_S_B
    6151             :     0U, // SUBSUU_S_D
    6152             :     0U, // SUBSUU_S_H
    6153             :     0U, // SUBSUU_S_W
    6154             :     0U, // SUBS_S_B
    6155             :     0U, // SUBS_S_D
    6156             :     0U, // SUBS_S_H
    6157             :     0U, // SUBS_S_W
    6158             :     0U, // SUBS_U_B
    6159             :     0U, // SUBS_U_D
    6160             :     0U, // SUBS_U_H
    6161             :     0U, // SUBS_U_W
    6162             :     0U, // SUBU16_MM
    6163             :     0U, // SUBU16_MMR6
    6164             :     0U, // SUBUH_QB
    6165             :     0U, // SUBUH_QB_MMR2
    6166             :     0U, // SUBUH_R_QB
    6167             :     0U, // SUBUH_R_QB_MMR2
    6168             :     0U, // SUBU_MMR6
    6169             :     0U, // SUBU_PH
    6170             :     0U, // SUBU_PH_MMR2
    6171             :     0U, // SUBU_QB
    6172             :     0U, // SUBU_QB_MM
    6173             :     0U, // SUBU_S_PH
    6174             :     0U, // SUBU_S_PH_MMR2
    6175             :     0U, // SUBU_S_QB
    6176             :     0U, // SUBU_S_QB_MM
    6177             :     2U, // SUBVI_B
    6178             :     2U, // SUBVI_D
    6179             :     2U, // SUBVI_H
    6180             :     2U, // SUBVI_W
    6181             :     0U, // SUBV_B
    6182             :     0U, // SUBV_D
    6183             :     0U, // SUBV_H
    6184             :     0U, // SUBV_W
    6185             :     0U, // SUB_MM
    6186             :     0U, // SUB_MMR6
    6187             :     0U, // SUBu
    6188             :     0U, // SUBu_MM
    6189             :     0U, // SUXC1
    6190             :     0U, // SUXC164
    6191             :     0U, // SUXC1_MM
    6192             :     0U, // SW
    6193             :     0U, // SW16_MM
    6194             :     0U, // SW16_MMR6
    6195             :     0U, // SW64
    6196             :     0U, // SWC1
    6197             :     0U, // SWC1_MM
    6198             :     0U, // SWC2
    6199             :     0U, // SWC2_MMR6
    6200             :     0U, // SWC2_R6
    6201             :     0U, // SWC3
    6202             :     0U, // SWDSP
    6203             :     0U, // SWDSP_MM
    6204             :     0U, // SWE
    6205             :     0U, // SWE_MM
    6206             :     0U, // SWL
    6207             :     0U, // SWL64
    6208             :     0U, // SWLE
    6209             :     0U, // SWLE_MM
    6210             :     0U, // SWL_MM
    6211             :     0U, // SWM16_MM
    6212             :     0U, // SWM16_MMR6
    6213             :     0U, // SWM32_MM
    6214             :     0U, // SWM_MM
    6215             :     0U, // SWP_MM
    6216             :     0U, // SWP_MMR6
    6217             :     0U, // SWR
    6218             :     0U, // SWR64
    6219             :     0U, // SWRE
    6220             :     0U, // SWRE_MM
    6221             :     0U, // SWR_MM
    6222             :     0U, // SWSP_MM
    6223             :     0U, // SWSP_MMR6
    6224             :     0U, // SWXC1
    6225             :     0U, // SWXC1_MM
    6226             :     0U, // SW_MM
    6227             :     0U, // SW_MMR6
    6228             :     0U, // SYNC
    6229             :     0U, // SYNCI
    6230             :     0U, // SYNCI_MM
    6231             :     0U, // SYNCI_MMR6
    6232             :     0U, // SYNC_MM
    6233             :     0U, // SYNC_MMR6
    6234             :     0U, // SYSCALL
    6235             :     0U, // SYSCALL_MM
    6236             :     0U, // SZ_B_PSEUDO
    6237             :     0U, // SZ_D_PSEUDO
    6238             :     0U, // SZ_H_PSEUDO
    6239             :     0U, // SZ_V_PSEUDO
    6240             :     0U, // SZ_W_PSEUDO
    6241             :     0U, // Save16
    6242             :     0U, // SaveX16
    6243             :     0U, // SbRxRyOffMemX16
    6244             :     0U, // SebRx16
    6245             :     0U, // SehRx16
    6246             :     0U, // SelBeqZ
    6247             :     0U, // SelBneZ
    6248             :     1U, // SelTBteqZCmp
    6249             :     1U, // SelTBteqZCmpi
    6250             :     1U, // SelTBteqZSlt
    6251             :     1U, // SelTBteqZSlti
    6252             :     1U, // SelTBteqZSltiu
    6253             :     1U, // SelTBteqZSltu
    6254             :     1U, // SelTBtneZCmp
    6255             :     1U, // SelTBtneZCmpi
    6256             :     1U, // SelTBtneZSlt
    6257             :     1U, // SelTBtneZSlti
    6258             :     1U, // SelTBtneZSltiu
    6259             :     1U, // SelTBtneZSltu
    6260             :     0U, // ShRxRyOffMemX16
    6261             :     2U, // SllX16
    6262             :     0U, // SllvRxRy16
    6263             :     0U, // SltCCRxRy16
    6264             :     0U, // SltRxRy16
    6265             :     0U, // SltiCCRxImmX16
    6266             :     0U, // SltiRxImm16
    6267             :     0U, // SltiRxImmX16
    6268             :     0U, // SltiuCCRxImmX16
    6269             :     0U, // SltiuRxImm16
    6270             :     0U, // SltiuRxImmX16
    6271             :     0U, // SltuCCRxRy16
    6272             :     0U, // SltuRxRy16
    6273             :     0U, // SltuRxRyRz16
    6274             :     2U, // SraX16
    6275             :     0U, // SravRxRy16
    6276             :     2U, // SrlX16
    6277             :     0U, // SrlvRxRy16
    6278             :     0U, // SubuRxRyRz16
    6279             :     0U, // SwRxRyOffMemX16
    6280             :     0U, // SwRxSpImmX16
    6281             :     0U, // TAILCALL
    6282             :     0U, // TAILCALL64R6REG
    6283             :     0U, // TAILCALLHB64R6REG
    6284             :     0U, // TAILCALLHBR6REG
    6285             :     0U, // TAILCALLR6REG
    6286             :     0U, // TAILCALLREG
    6287             :     0U, // TAILCALLREG64
    6288             :     0U, // TAILCALLREGHB
    6289             :     0U, // TAILCALLREGHB64
    6290             :     0U, // TAILCALLREG_MM
    6291             :     0U, // TAILCALLREG_MMR6
    6292             :     0U, // TAILCALL_MM
    6293             :     0U, // TAILCALL_MMR6
    6294             :     38U,        // TEQ
    6295             :     0U, // TEQI
    6296             :     0U, // TEQI_MM
    6297             :     14U,        // TEQ_MM
    6298             :     38U,        // TGE
    6299             :     0U, // TGEI
    6300             :     0U, // TGEIU
    6301             :     0U, // TGEIU_MM
    6302             :     0U, // TGEI_MM
    6303             :     38U,        // TGEU
    6304             :     14U,        // TGEU_MM
    6305             :     14U,        // TGE_MM
    6306             :     0U, // TLBGINV
    6307             :     0U, // TLBGINVF
    6308             :     0U, // TLBGINVF_MM
    6309             :     0U, // TLBGINV_MM
    6310             :     0U, // TLBGP
    6311             :     0U, // TLBGP_MM
    6312             :     0U, // TLBGR
    6313             :     0U, // TLBGR_MM
    6314             :     0U, // TLBGWI
    6315             :     0U, // TLBGWI_MM
    6316             :     0U, // TLBGWR
    6317             :     0U, // TLBGWR_MM
    6318             :     0U, // TLBINV
    6319             :     0U, // TLBINVF
    6320             :     0U, // TLBINVF_MMR6
    6321             :     0U, // TLBINV_MMR6
    6322             :     0U, // TLBP
    6323             :     0U, // TLBP_MM
    6324             :     0U, // TLBR
    6325             :     0U, // TLBR_MM
    6326             :     0U, // TLBWI
    6327             :     0U, // TLBWI_MM
    6328             :     0U, // TLBWR
    6329             :     0U, // TLBWR_MM
    6330             :     38U,        // TLT
    6331             :     0U, // TLTI
    6332             :     0U, // TLTIU_MM
    6333             :     0U, // TLTI_MM
    6334             :     38U,        // TLTU
    6335             :     14U,        // TLTU_MM
    6336             :     14U,        // TLT_MM
    6337             :     38U,        // TNE
    6338             :     0U, // TNEI
    6339             :     0U, // TNEI_MM
    6340             :     14U,        // TNE_MM
    6341             :     0U, // TRAP
    6342             :     0U, // TRUNC_L_D64
    6343             :     0U, // TRUNC_L_D_MMR6
    6344             :     0U, // TRUNC_L_S
    6345             :     0U, // TRUNC_L_S_MMR6
    6346             :     0U, // TRUNC_W_D32
    6347             :     0U, // TRUNC_W_D64
    6348             :     0U, // TRUNC_W_D_MMR6
    6349             :     0U, // TRUNC_W_MM
    6350             :     0U, // TRUNC_W_S
    6351             :     0U, // TRUNC_W_S_MM
    6352             :     0U, // TRUNC_W_S_MMR6
    6353             :     0U, // TTLTIU
    6354             :     0U, // UDIV
    6355             :     0U, // UDIV_MM
    6356             :     0U, // UDIV_MM_Pseudo
    6357             :     0U, // UDivIMacro
    6358             :     0U, // UDivMacro
    6359             :     0U, // Ulh
    6360             :     0U, // Ulhu
    6361             :     0U, // Ulw
    6362             :     0U, // Ush
    6363             :     0U, // Usw
    6364             :     0U, // V3MULU
    6365             :     0U, // VMM0
    6366             :     0U, // VMULU
    6367             :     24U,        // VSHF_B
    6368             :     24U,        // VSHF_D
    6369             :     24U,        // VSHF_H
    6370             :     24U,        // VSHF_W
    6371             :     0U, // WAIT
    6372             :     0U, // WAIT_MM
    6373             :     0U, // WAIT_MMR6
    6374             :     0U, // WRDSP
    6375             :     0U, // WRDSP_MM
    6376             :     0U, // WRPGPR_MMR6
    6377             :     0U, // WSBH
    6378             :     0U, // WSBH_MM
    6379             :     0U, // WSBH_MMR6
    6380             :     0U, // XOR
    6381             :     0U, // XOR16_MM
    6382             :     0U, // XOR16_MMR6
    6383             :     0U, // XOR64
    6384             :     4U, // XORI_B
    6385             :     6U, // XORI_MMR6
    6386             :     0U, // XOR_MM
    6387             :     0U, // XOR_MMR6
    6388             :     0U, // XOR_V
    6389             :     0U, // XOR_V_D_PSEUDO
    6390             :     0U, // XOR_V_H_PSEUDO
    6391             :     0U, // XOR_V_W_PSEUDO
    6392             :     6U, // XORi
    6393             :     6U, // XORi64
    6394             :     6U, // XORi_MM
    6395             :     0U, // XorRxRxRy16
    6396             :     0U, // YIELD
    6397             :   };
    6398             : 
    6399      140400 :   O << "\t";
    6400             : 
    6401             :   // Emit the opcode for the instruction.
    6402             :   uint64_t Bits = 0;
    6403      140400 :   Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
    6404      140400 :   Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
    6405             :   assert(Bits != 0 && "Cannot print this instruction.");
    6406      140400 :   O << AsmStrs+(Bits & 16383)-1;
    6407             : 
    6408             : 
    6409             :   // Fragment 0 encoded into 4 bits for 15 unique commands.
    6410      140400 :   switch ((Bits >> 14) & 15) {
    6411           0 :   default: llvm_unreachable("Invalid command number.");
    6412             :   case 0:
    6413             :     // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
    6414             :     return;
    6415             :     break;
    6416      135822 :   case 1:
    6417             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6418      135822 :     printOperand(MI, 0, O);
    6419      135822 :     break;
    6420        2050 :   case 2:
    6421             :     // ADDIUS5_MM, CTC1, CTC1_MM, CTC2_MM, CTTC1, DMTC0, DMTC1, DMTC2, DMTGC0...
    6422        2050 :     printOperand(MI, 1, O);
    6423        2050 :     O << ", ";
    6424        2050 :     break;
    6425         257 :   case 3:
    6426             :     // AND16_MM, AND16_MMR6, LSA_MMR6, MTHC1_D32, MTHC1_D32_MM, MTHC1_D64, MT...
    6427         257 :     printOperand(MI, 2, O);
    6428         257 :     O << ", ";
    6429         257 :     break;
    6430          62 :   case 4:
    6431             :     // BREAK, BREAK_MM, BREAK_MMR6, HYPCALL, HYPCALL_MM, SDBBP_MM, SYSCALL_MM...
    6432          62 :     printUImm<10>(MI, 0, O);
    6433          62 :     break;
    6434          14 :   case 5:
    6435             :     // BREAK16_MM, BREAK16_MMR6, SDBBP16_MM, SDBBP16_MMR6
    6436          14 :     printUImm<4>(MI, 0, O);
    6437          14 :     return;
    6438             :     break;
    6439         232 :   case 6:
    6440             :     // CACHE, CACHEE, CACHEE_MM, CACHE_MM, CACHE_MMR6, CACHE_R6, PREF, PREFE,...
    6441         232 :     printUImm<5>(MI, 2, O);
    6442         232 :     O << ", ";
    6443         232 :     break;
    6444         455 :   case 7:
    6445             :     // FCMP_D32, FCMP_D32_MM, FCMP_D64, FCMP_S32, FCMP_S32_MM
    6446         455 :     printFCCOperand(MI, 2, O);
    6447         455 :     break;
    6448         417 :   case 8:
    6449             :     // Jal16, JalB16
    6450         417 :     printUImm<26>(MI, 0, O);
    6451         417 :     break;
    6452          88 :   case 9:
    6453             :     // LWM16_MM, LWM16_MMR6, LWM32_MM, LWM_MM, MOVEP_MM, MOVEP_MMR6, SWM16_MM...
    6454          88 :     printRegisterList(MI, 0, O);
    6455          88 :     O << ", ";
    6456          88 :     break;
    6457          14 :   case 10:
    6458             :     // LWP_MM, LWP_MMR6, SWP_MM, SWP_MMR6
    6459          14 :     printRegisterPair(MI, 0, O);
    6460          14 :     O << ", ";
    6461          14 :     printMemOperand(MI, 2, O);
    6462          14 :     return;
    6463             :     break;
    6464          59 :   case 11:
    6465             :     // SDBBP, SDBBP_MMR6, SDBBP_R6, SYSCALL
    6466          59 :     printUImm<20>(MI, 0, O);
    6467          59 :     return;
    6468             :     break;
    6469          48 :   case 12:
    6470             :     // SYNC, SYNC_MM, SYNC_MMR6
    6471          48 :     printUImm<5>(MI, 0, O);
    6472          48 :     return;
    6473             :     break;
    6474          26 :   case 13:
    6475             :     // SYNCI, SYNCI_MM, SYNCI_MMR6
    6476          26 :     printMemOperand(MI, 0, O);
    6477          26 :     return;
    6478             :     break;
    6479           0 :   case 14:
    6480             :     // SelBeqZ, SelBneZ, SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZ...
    6481           0 :     printOperand(MI, 3, O);
    6482           0 :     break;
    6483             :   }
    6484             : 
    6485             : 
    6486             :   // Fragment 1 encoded into 5 bits for 18 unique commands.
    6487      139383 :   switch ((Bits >> 18) & 31) {
    6488           0 :   default: llvm_unreachable("Invalid command number.");
    6489      120089 :   case 0:
    6490             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6491      120089 :     O << ", ";
    6492      120089 :     break;
    6493          40 :   case 1:
    6494             :     // ADDIUS5_MM, MOVEP_MM, MOVEP_MMR6, MultRxRyRz16, MultuRxRyRz16, SltCCRx...
    6495          40 :     printOperand(MI, 2, O);
    6496          40 :     break;
    6497             :   case 2:
    6498             :     // ADDIUSP_MM, AddiuSpImmX16, B16_MM, BAL, BALC, BALC_MMR6, BC, BC16_MMR6...
    6499             :     return;
    6500             :     break;
    6501          90 :   case 3:
    6502             :     // AND16_MM, AND16_MMR6, LSA_MMR6, OR16_MM, OR16_MMR6, PREFX_MM, XOR16_MM...
    6503          90 :     printOperand(MI, 1, O);
    6504          90 :     break;
    6505         198 :   case 4:
    6506             :     // AddiuRxPcImmX16
    6507         198 :     O << ", $pc, ";
    6508         198 :     printOperand(MI, 1, O);
    6509         198 :     return;
    6510             :     break;
    6511          73 :   case 5:
    6512             :     // AddiuSpImm16, Bimm16
    6513          73 :     O << " # 16 bit inst";
    6514          73 :     return;
    6515             :     break;
    6516         115 :   case 6:
    6517             :     // Bteqz16, Btnez16
    6518         115 :     O << "  # 16 bit inst";
    6519         115 :     return;
    6520             :     break;
    6521         227 :   case 7:
    6522             :     // CACHE, CACHEE, CACHEE_MM, CACHE_MM, CACHE_MMR6, CACHE_R6, PREF, PREFE,...
    6523         227 :     printMemOperand(MI, 0, O);
    6524         227 :     return;
    6525             :     break;
    6526        1865 :   case 8:
    6527             :     // CTC1, CTC1_MM, CTC2_MM, CTTC1, DMTC0, DMTC1, DMTC2, DMTGC0, FORK, MTC0...
    6528        1865 :     printOperand(MI, 0, O);
    6529        1865 :     break;
    6530         224 :   case 9:
    6531             :     // FCMP_D32, FCMP_D32_MM, FCMP_D64
    6532         224 :     O << ".d\t";
    6533         224 :     printOperand(MI, 0, O);
    6534         224 :     O << ", ";
    6535         224 :     printOperand(MI, 1, O);
    6536         224 :     return;
    6537             :     break;
    6538         231 :   case 10:
    6539             :     // FCMP_S32, FCMP_S32_MM
    6540         231 :     O << ".s\t";
    6541         231 :     printOperand(MI, 0, O);
    6542         231 :     O << ", ";
    6543         231 :     printOperand(MI, 1, O);
    6544         231 :     return;
    6545             :     break;
    6546             :   case 11:
    6547             :     // INSERT_B, INSERT_D, INSERT_H, INSERT_W, INSVE_B, INSVE_D, INSVE_H, INS...
    6548             :     O << '[';
    6549             :     break;
    6550         406 :   case 12:
    6551             :     // Jal16
    6552         406 :     O << "\n\tnop";
    6553         406 :     return;
    6554             :     break;
    6555          11 :   case 13:
    6556             :     // JalB16
    6557          11 :     O << "\t# branch\n\tnop";
    6558          11 :     return;
    6559             :     break;
    6560          78 :   case 14:
    6561             :     // LWM16_MM, LWM16_MMR6, LWM32_MM, LWM_MM, SWM16_MM, SWM16_MMR6, SWM32_MM...
    6562          78 :     printMemOperand(MI, 1, O);
    6563          78 :     return;
    6564             :     break;
    6565          91 :   case 15:
    6566             :     // LwConstant32
    6567          91 :     O << ", 1f\n\tb\t2f\n\t.align\t2\n1: \t.word\t";
    6568          91 :     printOperand(MI, 1, O);
    6569          91 :     O << "\n2:";
    6570          91 :     return;
    6571             :     break;
    6572         327 :   case 16:
    6573             :     // SC, SC64, SC64_R6, SCD, SCD_R6, SCE, SCE_MM, SC_MM, SC_R6
    6574         327 :     printMemOperand(MI, 2, O);
    6575         327 :     return;
    6576             :     break;
    6577           0 :   case 17:
    6578             :     // SelBeqZ, SelBneZ
    6579           0 :     O << ", .+4\n\t\n\tmove ";
    6580           0 :     printOperand(MI, 1, O);
    6581           0 :     O << ", ";
    6582           0 :     printOperand(MI, 2, O);
    6583           0 :     return;
    6584             :     break;
    6585             :   }
    6586             : 
    6587             : 
    6588             :   // Fragment 2 encoded into 5 bits for 24 unique commands.
    6589      122990 :   switch ((Bits >> 23) & 31) {
    6590           0 :   default: llvm_unreachable("Invalid command number.");
    6591       67327 :   case 0:
    6592             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6593       67327 :     printOperand(MI, 1, O);
    6594       67327 :     break;
    6595             :   case 1:
    6596             :     // ADDIUS5_MM, AND16_MM, AND16_MMR6, CTC1, CTC1_MM, CTC2_MM, CTTC1, DMTC1...
    6597             :     return;
    6598             :     break;
    6599        1431 :   case 2:
    6600             :     // AddiuRxRxImm16, AddiuRxRxImmX16, AndRxRxRy16, BINSLI_B, BINSLI_D, BINS...
    6601        1431 :     printOperand(MI, 2, O);
    6602        1431 :     break;
    6603         230 :   case 3:
    6604             :     // AddiuRxRyOffMemX16, LEA_ADDiu, LEA_ADDiu64, LEA_ADDiu_MM
    6605         230 :     printMemOperandEA(MI, 1, O);
    6606         230 :     return;
    6607             :     break;
    6608          18 :   case 4:
    6609             :     // BBIT0, BBIT032, BBIT1, BBIT132
    6610          18 :     printUImm<5>(MI, 1, O);
    6611          18 :     O << ", ";
    6612          18 :     printOperand(MI, 2, O);
    6613          18 :     return;
    6614             :     break;
    6615          62 :   case 5:
    6616             :     // BREAK, BREAK_MM, BREAK_MMR6, RDDSP, WRDSP
    6617          62 :     printUImm<10>(MI, 1, O);
    6618          62 :     return;
    6619             :     break;
    6620        8567 :   case 6:
    6621             :     // DMFC2_OCTEON, DMTC2_OCTEON, LUI_MMR6, LUi, LUi64, LUi_MM
    6622        8567 :     printUImm<16>(MI, 1, O);
    6623        8567 :     return;
    6624             :     break;
    6625         238 :   case 7:
    6626             :     // DMTC0, DMTC2, DMTGC0, FORK, LSA_MMR6, MOVEP_MM, MOVEP_MMR6, MTC0, MTC0...
    6627         238 :     O << ", ";
    6628         238 :     break;
    6629           7 :   case 8:
    6630             :     // GINVT, GINVT_MMR6
    6631           7 :     printUImm<2>(MI, 1, O);
    6632           7 :     return;
    6633             :     break;
    6634         114 :   case 9:
    6635             :     // INSERT_B
    6636         114 :     printUImm<4>(MI, 3, O);
    6637         114 :     O << "], ";
    6638         114 :     printOperand(MI, 2, O);
    6639         114 :     return;
    6640             :     break;
    6641         128 :   case 10:
    6642             :     // INSERT_D
    6643         128 :     printUImm<1>(MI, 3, O);
    6644         128 :     O << "], ";
    6645         128 :     printOperand(MI, 2, O);
    6646         128 :     return;
    6647             :     break;
    6648         290 :   case 11:
    6649             :     // INSERT_H
    6650         290 :     printUImm<3>(MI, 3, O);
    6651         290 :     O << "], ";
    6652         290 :     printOperand(MI, 2, O);
    6653         290 :     return;
    6654             :     break;
    6655         322 :   case 12:
    6656             :     // INSERT_W
    6657         322 :     printUImm<2>(MI, 3, O);
    6658         322 :     O << "], ";
    6659         322 :     printOperand(MI, 2, O);
    6660         322 :     return;
    6661             :     break;
    6662           6 :   case 13:
    6663             :     // INSVE_B
    6664           6 :     printUImm<4>(MI, 2, O);
    6665           6 :     O << "], ";
    6666           6 :     printOperand(MI, 3, O);
    6667             :     O << '[';
    6668           6 :     printUImm<0>(MI, 4, O);
    6669             :     O << ']';
    6670             :     return;
    6671             :     break;
    6672          18 :   case 14:
    6673             :     // INSVE_D
    6674          18 :     printUImm<1>(MI, 2, O);
    6675          18 :     O << "], ";
    6676          18 :     printOperand(MI, 3, O);
    6677             :     O << '[';
    6678          18 :     printUImm<0>(MI, 4, O);
    6679             :     O << ']';
    6680             :     return;
    6681             :     break;
    6682           6 :   case 15:
    6683             :     // INSVE_H
    6684           6 :     printUImm<3>(MI, 2, O);
    6685           6 :     O << "], ";
    6686           6 :     printOperand(MI, 3, O);
    6687             :     O << '[';
    6688           6 :     printUImm<0>(MI, 4, O);
    6689             :     O << ']';
    6690             :     return;
    6691             :     break;
    6692          22 :   case 16:
    6693             :     // INSVE_W
    6694          22 :     printUImm<2>(MI, 2, O);
    6695          22 :     O << "], ";
    6696          22 :     printOperand(MI, 3, O);
    6697             :     O << '[';
    6698          22 :     printUImm<0>(MI, 4, O);
    6699             :     O << ']';
    6700             :     return;
    6701             :     break;
    6702       42434 :   case 17:
    6703             :     // LB, LB64, LBE, LBE_MM, LBU16_MM, LBU_MMR6, LB_MM, LB_MMR6, LBu, LBu64,...
    6704       42434 :     printMemOperand(MI, 1, O);
    6705       42434 :     return;
    6706             :     break;
    6707           9 :   case 18:
    6708             :     // MultRxRyRz16, MultuRxRyRz16
    6709           9 :     O << "\n\tmflo\t";
    6710           9 :     printOperand(MI, 0, O);
    6711           9 :     return;
    6712             :     break;
    6713             :   case 19:
    6714             :     // PREFX_MM
    6715             :     O << '(';
    6716           5 :     printOperand(MI, 0, O);
    6717             :     O << ')';
    6718             :     return;
    6719             :     break;
    6720           6 :   case 20:
    6721             :     // RDDSP_MM, WRDSP_MM
    6722           6 :     printUImm<7>(MI, 1, O);
    6723           6 :     return;
    6724             :     break;
    6725           7 :   case 21:
    6726             :     // REPL_QB, REPL_QB_MM
    6727           7 :     printUImm<8>(MI, 1, O);
    6728           7 :     return;
    6729             :     break;
    6730           0 :   case 22:
    6731             :     // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt...
    6732           0 :     printOperand(MI, 4, O);
    6733           0 :     break;
    6734           0 :   case 23:
    6735             :     // SltCCRxRy16, SltiCCRxImmX16, SltiuCCRxImmX16, SltuCCRxRy16, SltuRxRyRz...
    6736           0 :     O << "\n\tmove\t";
    6737           0 :     printOperand(MI, 0, O);
    6738           0 :     O << ", $t8";
    6739           0 :     return;
    6740             :     break;
    6741             :   }
    6742             : 
    6743             : 
    6744             :   // Fragment 3 encoded into 5 bits for 19 unique commands.
    6745       68996 :   switch ((Bits >> 28) & 31) {
    6746           0 :   default: llvm_unreachable("Invalid command number.");
    6747             :   case 0:
    6748             :     // ABSMacro, ABSQ_S_PH, ABSQ_S_PH_MM, ABSQ_S_QB, ABSQ_S_QB_MMR2, ABSQ_S_W...
    6749             :     return;
    6750             :     break;
    6751       53295 :   case 1:
    6752             :     // ADD, ADDIUR2_MM, ADDIU_MMR6, ADDQH_PH, ADDQH_PH_MMR2, ADDQH_R_PH, ADDQ...
    6753       53295 :     O << ", ";
    6754       53295 :     break;
    6755          59 :   case 2:
    6756             :     // AddiuRxRxImm16, LwRxPcTcp16
    6757          59 :     O << "\t# 16 bit inst";
    6758          59 :     return;
    6759             :     break;
    6760          46 :   case 3:
    6761             :     // BeqzRxImm16, BnezRxImm16
    6762          46 :     O << "  # 16 bit inst";
    6763          46 :     return;
    6764             :     break;
    6765           0 :   case 4:
    6766             :     // BteqzT8CmpX16, BteqzT8CmpiX16, BteqzT8SltX16, BteqzT8SltiX16, BteqzT8S...
    6767           0 :     O << "\n\tbteqz\t";
    6768           0 :     printOperand(MI, 2, O);
    6769           0 :     return;
    6770             :     break;
    6771           0 :   case 5:
    6772             :     // BtnezT8CmpX16, BtnezT8CmpiX16, BtnezT8SltX16, BtnezT8SltiX16, BtnezT8S...
    6773           0 :     O << "\n\tbtnez\t";
    6774           0 :     printOperand(MI, 2, O);
    6775           0 :     return;
    6776             :     break;
    6777             :   case 6:
    6778             :     // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ...
    6779             :     O << '[';
    6780             :     break;
    6781          52 :   case 7:
    6782             :     // CmpiRxImm16, LiRxImm16, SltiRxImm16, SltiuRxImm16
    6783          52 :     O << " \t# 16 bit inst";
    6784          52 :     return;
    6785             :     break;
    6786         169 :   case 8:
    6787             :     // DMTC0, DMTC2, DMTGC0, MTC0, MTC0_MMR6, MTC2, MTGC0, MTGC0_MM, MTHC0_MM...
    6788         169 :     printUImm<3>(MI, 2, O);
    6789         169 :     return;
    6790             :     break;
    6791          60 :   case 9:
    6792             :     // DSLL64_32
    6793          60 :     O << ", 32";
    6794          60 :     return;
    6795             :     break;
    6796           3 :   case 10:
    6797             :     // FORK
    6798           3 :     printOperand(MI, 2, O);
    6799           3 :     return;
    6800             :     break;
    6801           0 :   case 11:
    6802             :     // GotPrologue16
    6803           0 :     O << "\n\taddiu\t";
    6804           0 :     printOperand(MI, 1, O);
    6805           0 :     O << ", $pc, ";
    6806           0 :     printOperand(MI, 3, O);
    6807           0 :     O << "\n ";
    6808           0 :     return;
    6809             :     break;
    6810             :   case 12:
    6811             :     // LBUX, LBUX_MM, LDXC1, LDXC164, LHX, LHX_MM, LUXC1, LUXC164, LUXC1_MM, ...
    6812             :     O << '(';
    6813         324 :     printOperand(MI, 1, O);
    6814             :     O << ')';
    6815             :     return;
    6816             :     break;
    6817           2 :   case 13:
    6818             :     // LSA_MMR6
    6819           2 :     printOperand(MI, 0, O);
    6820           2 :     O << ", ";
    6821           2 :     printUImm<2, 1>(MI, 3, O);
    6822           2 :     return;
    6823             :     break;
    6824          10 :   case 14:
    6825             :     // MOVEP_MM, MOVEP_MMR6
    6826          10 :     printOperand(MI, 3, O);
    6827          10 :     return;
    6828             :     break;
    6829          54 :   case 15:
    6830             :     // MTTR
    6831          54 :     printUImm<1>(MI, 2, O);
    6832          54 :     O << ", ";
    6833          54 :     printUImm<3>(MI, 3, O);
    6834          54 :     O << ", ";
    6835          54 :     printUImm<1>(MI, 4, O);
    6836          54 :     return;
    6837             :     break;
    6838         126 :   case 16:
    6839             :     // SLL64_32, SLL64_64
    6840         126 :     O << ", 0";
    6841         126 :     return;
    6842             :     break;
    6843           0 :   case 17:
    6844             :     // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt...
    6845           0 :     O << "\n\tbteqz\t.+4\n\tmove ";
    6846           0 :     printOperand(MI, 1, O);
    6847           0 :     O << ", ";
    6848           0 :     printOperand(MI, 2, O);
    6849           0 :     return;
    6850             :     break;
    6851           0 :   case 18:
    6852             :     // SelTBtneZCmp, SelTBtneZCmpi, SelTBtneZSlt, SelTBtneZSlti, SelTBtneZSlt...
    6853           0 :     O << "\n\tbtnez\t.+4\n\tmove ";
    6854           0 :     printOperand(MI, 1, O);
    6855           0 :     O << ", ";
    6856           0 :     printOperand(MI, 2, O);
    6857           0 :     return;
    6858             :     break;
    6859             :   }
    6860             : 
    6861             : 
    6862             :   // Fragment 4 encoded into 5 bits for 20 unique commands.
    6863       54565 :   switch ((Bits >> 33) & 31) {
    6864           0 :   default: llvm_unreachable("Invalid command number.");
    6865       39366 :   case 0:
    6866             :     // ADD, ADDIUR2_MM, ADDIU_MMR6, ADDQH_PH, ADDQH_PH_MMR2, ADDQH_R_PH, ADDQ...
    6867       39366 :     printOperand(MI, 2, O);
    6868       39366 :     break;
    6869        4636 :   case 1:
    6870             :     // ADDVI_B, ADDVI_D, ADDVI_H, ADDVI_W, APPEND, APPEND_MMR2, BCLRI_W, BNEG...
    6871        4636 :     printUImm<5>(MI, 2, O);
    6872        4636 :     break;
    6873         182 :   case 2:
    6874             :     // ANDI_B, NORI_B, ORI_B, SHF_B, SHF_H, SHF_W, XORI_B
    6875         182 :     printUImm<8>(MI, 2, O);
    6876         182 :     return;
    6877             :     break;
    6878        4747 :   case 3:
    6879             :     // ANDI_MMR6, ANDi, ANDi64, ANDi_MM, AUI, AUI_MMR6, DAHI, DATI, DAUI, ORI...
    6880        4747 :     printUImm<16>(MI, 2, O);
    6881        4747 :     return;
    6882             :     break;
    6883         526 :   case 4:
    6884             :     // BALIGN, BALIGN_MMR2, COPY_S_W, COPY_U_W, SPLATI_W
    6885         526 :     printUImm<2>(MI, 2, O);
    6886         526 :     break;
    6887         569 :   case 5:
    6888             :     // BCLRI_B, BNEGI_B, BSETI_B, COPY_S_H, COPY_U_H, DMFC0, DMFC2, DMFGC0, M...
    6889         569 :     printUImm<3>(MI, 2, O);
    6890         569 :     break;
    6891        2714 :   case 6:
    6892             :     // BCLRI_D, BNEGI_D, BSETI_D, DEXT, DEXT64_32, DINS, DROTR, DSLL, DSRA, D...
    6893        2714 :     printUImm<6>(MI, 2, O);
    6894        2714 :     break;
    6895         211 :   case 7:
    6896             :     // BCLRI_H, BNEGI_H, BSETI_H, COPY_S_B, COPY_U_B, SAT_S_H, SAT_U_H, SHLL_...
    6897         211 :     printUImm<4>(MI, 2, O);
    6898         211 :     break;
    6899          29 :   case 8:
    6900             :     // BINSLI_B, BINSRI_B, SLDI_H
    6901          29 :     printUImm<3>(MI, 3, O);
    6902          29 :     break;
    6903          18 :   case 9:
    6904             :     // BINSLI_D, BINSRI_D
    6905          18 :     printUImm<6>(MI, 3, O);
    6906          18 :     return;
    6907             :     break;
    6908          25 :   case 10:
    6909             :     // BINSLI_H, BINSRI_H, SLDI_B
    6910          25 :     printUImm<4>(MI, 3, O);
    6911          25 :     break;
    6912          18 :   case 11:
    6913             :     // BINSLI_W, BINSRI_W
    6914          18 :     printUImm<5>(MI, 3, O);
    6915          18 :     return;
    6916             :     break;
    6917         504 :   case 12:
    6918             :     // BINSL_B, BINSL_D, BINSL_H, BINSL_W, BINSR_B, BINSR_D, BINSR_H, BINSR_W...
    6919         504 :     printOperand(MI, 3, O);
    6920         504 :     break;
    6921          29 :   case 13:
    6922             :     // BMNZI_B, BMZI_B, BSELI_B
    6923          29 :     printUImm<8>(MI, 3, O);
    6924          29 :     return;
    6925             :     break;
    6926         260 :   case 14:
    6927             :     // COPY_S_D, MFTR, SPLATI_D
    6928         260 :     printUImm<1>(MI, 2, O);
    6929         260 :     break;
    6930          37 :   case 15:
    6931             :     // DEXTU, DINSU
    6932          37 :     printUImm<5, 32>(MI, 2, O);
    6933          37 :     O << ", ";
    6934          37 :     break;
    6935           8 :   case 16:
    6936             :     // FADD_S_MMR6, FDIV_S_MMR6, FMUL_S_MMR6, FSUB_S_MMR6
    6937           8 :     printOperand(MI, 1, O);
    6938           8 :     return;
    6939             :     break;
    6940           7 :   case 17:
    6941             :     // SLDI_D
    6942           7 :     printUImm<1>(MI, 3, O);
    6943             :     O << ']';
    6944             :     return;
    6945             :     break;
    6946           7 :   case 18:
    6947             :     // SLDI_W
    6948           7 :     printUImm<2>(MI, 3, O);
    6949             :     O << ']';
    6950             :     return;
    6951             :     break;
    6952         672 :   case 19:
    6953             :     // TEQ, TGE, TGEU, TLT, TLTU, TNE
    6954         672 :     printUImm<10>(MI, 2, O);
    6955         672 :     return;
    6956             :     break;
    6957             :   }
    6958             : 
    6959             : 
    6960             :   // Fragment 5 encoded into 3 bits for 5 unique commands.
    6961       48877 :   switch ((Bits >> 38) & 7) {
    6962           0 :   default: llvm_unreachable("Invalid command number.");
    6963             :   case 0:
    6964             :     // ADD, ADDIUR2_MM, ADDIU_MMR6, ADDQH_PH, ADDQH_PH_MMR2, ADDQH_R_PH, ADDQ...
    6965             :     return;
    6966             :     break;
    6967         686 :   case 1:
    6968             :     // ALIGN, ALIGN_MMR6, CINS, CINS32, CINS64_32, CINS_i32, DALIGN, DEXT, DE...
    6969         686 :     O << ", ";
    6970             :     break;
    6971             :   case 2:
    6972             :     // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ...
    6973             :     O << ']';
    6974             :     return;
    6975             :     break;
    6976           9 :   case 3:
    6977             :     // DEXTU
    6978           9 :     printUImm<5, 1>(MI, 3, O);
    6979           9 :     return;
    6980             :     break;
    6981          28 :   case 4:
    6982             :     // DINSU
    6983          28 :     printUImm<6>(MI, 3, O);
    6984          28 :     return;
    6985             :     break;
    6986             :   }
    6987             : 
    6988             : 
    6989             :   // Fragment 6 encoded into 4 bits for 10 unique commands.
    6990         686 :   switch ((Bits >> 41) & 15) {
    6991           0 :   default: llvm_unreachable("Invalid command number.");
    6992           8 :   case 0:
    6993             :     // ALIGN, ALIGN_MMR6
    6994           8 :     printUImm<2>(MI, 3, O);
    6995           8 :     return;
    6996             :     break;
    6997          20 :   case 1:
    6998             :     // CINS, CINS32, CINS64_32, CINS_i32, EXTS, EXTS32
    6999          20 :     printUImm<5>(MI, 3, O);
    7000          20 :     return;
    7001             :     break;
    7002          55 :   case 2:
    7003             :     // DALIGN, MFTR
    7004          55 :     printUImm<3>(MI, 3, O);
    7005             :     break;
    7006          39 :   case 3:
    7007             :     // DEXT
    7008          39 :     printUImm<6, 1>(MI, 3, O);
    7009          39 :     return;
    7010             :     break;
    7011          59 :   case 4:
    7012             :     // DEXT64_32, EXT, EXT_MM, EXT_MMR6
    7013          59 :     printUImm<5, 1>(MI, 3, O);
    7014          59 :     return;
    7015             :     break;
    7016           9 :   case 5:
    7017             :     // DEXTM
    7018           9 :     printUImm<5, 33>(MI, 3, O);
    7019           9 :     return;
    7020             :     break;
    7021          90 :   case 6:
    7022             :     // DINS, INS, INS_MM, INS_MMR6
    7023          90 :     printUImm<6>(MI, 3, O);
    7024          90 :     return;
    7025             :     break;
    7026          10 :   case 7:
    7027             :     // DINSM
    7028          10 :     printUImm<6, 2>(MI, 3, O);
    7029          10 :     return;
    7030             :     break;
    7031          41 :   case 8:
    7032             :     // DLSA, DLSA_R6, LSA, LSA_R6
    7033          41 :     printUImm<2, 1>(MI, 3, O);
    7034          41 :     return;
    7035             :     break;
    7036         355 :   case 9:
    7037             :     // MADD_D32, MADD_D32_MM, MADD_D64, MADD_S, MADD_S_MM, MSUB_D32, MSUB_D32...
    7038         355 :     printOperand(MI, 3, O);
    7039         355 :     return;
    7040             :     break;
    7041             :   }
    7042             : 
    7043             : 
    7044             :   // Fragment 7 encoded into 1 bits for 2 unique commands.
    7045          55 :   if ((Bits >> 45) & 1) {
    7046             :     // MFTR
    7047          52 :     O << ", ";
    7048          52 :     printUImm<1>(MI, 4, O);
    7049          52 :     return;
    7050             :   } else {
    7051             :     // DALIGN
    7052             :     return;
    7053             :   }
    7054             : 
    7055             : }
    7056             : 
    7057             : 
    7058             : /// getRegisterName - This method is automatically generated by tblgen
    7059             : /// from the register set description.  This returns the assembler name
    7060             : /// for the specified register.
    7061      310198 : const char *MipsInstPrinter::getRegisterName(unsigned RegNo) {
    7062             :   assert(RegNo && RegNo < 418 && "Invalid register number!");
    7063             : 
    7064             :   static const char AsmStrs[] = {
    7065             :   /* 0 */ 'f', '1', '0', 0,
    7066             :   /* 4 */ 'w', '1', '0', 0,
    7067             :   /* 8 */ 'f', '2', '0', 0,
    7068             :   /* 12 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '0', 0,
    7069             :   /* 25 */ 'w', '2', '0', 0,
    7070             :   /* 29 */ 'f', '3', '0', 0,
    7071             :   /* 33 */ 'w', '3', '0', 0,
    7072             :   /* 37 */ 'a', 'c', '0', 0,
    7073             :   /* 41 */ 'f', 'c', 'c', '0', 0,
    7074             :   /* 46 */ 'f', '0', 0,
    7075             :   /* 49 */ 'm', 'p', 'l', '0', 0,
    7076             :   /* 54 */ 'p', '0', 0,
    7077             :   /* 57 */ 'w', '0', 0,
    7078             :   /* 60 */ 'f', '1', '1', 0,
    7079             :   /* 64 */ 'w', '1', '1', 0,
    7080             :   /* 68 */ 'f', '2', '1', 0,
    7081             :   /* 72 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '1', 0,
    7082             :   /* 85 */ 'w', '2', '1', 0,
    7083             :   /* 89 */ 'f', '3', '1', 0,
    7084             :   /* 93 */ 'w', '3', '1', 0,
    7085             :   /* 97 */ 'a', 'c', '1', 0,
    7086             :   /* 101 */ 'f', 'c', 'c', '1', 0,
    7087             :   /* 106 */ 'f', '1', 0,
    7088             :   /* 109 */ 'm', 'p', 'l', '1', 0,
    7089             :   /* 114 */ 'p', '1', 0,
    7090             :   /* 117 */ 'w', '1', 0,
    7091             :   /* 120 */ 'f', '1', '2', 0,
    7092             :   /* 124 */ 'w', '1', '2', 0,
    7093             :   /* 128 */ 'f', '2', '2', 0,
    7094             :   /* 132 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '2', 0,
    7095             :   /* 145 */ 'w', '2', '2', 0,
    7096             :   /* 149 */ 'a', 'c', '2', 0,
    7097             :   /* 153 */ 'f', 'c', 'c', '2', 0,
    7098             :   /* 158 */ 'f', '2', 0,
    7099             :   /* 161 */ 'm', 'p', 'l', '2', 0,
    7100             :   /* 166 */ 'p', '2', 0,
    7101             :   /* 169 */ 'w', '2', 0,
    7102             :   /* 172 */ 'f', '1', '3', 0,
    7103             :   /* 176 */ 'w', '1', '3', 0,
    7104             :   /* 180 */ 'f', '2', '3', 0,
    7105             :   /* 184 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '3', 0,
    7106             :   /* 197 */ 'w', '2', '3', 0,
    7107             :   /* 201 */ 'a', 'c', '3', 0,
    7108             :   /* 205 */ 'f', 'c', 'c', '3', 0,
    7109             :   /* 210 */ 'f', '3', 0,
    7110             :   /* 213 */ 'w', '3', 0,
    7111             :   /* 216 */ 'f', '1', '4', 0,
    7112             :   /* 220 */ 'w', '1', '4', 0,
    7113             :   /* 224 */ 'f', '2', '4', 0,
    7114             :   /* 228 */ 'w', '2', '4', 0,
    7115             :   /* 232 */ 'f', 'c', 'c', '4', 0,
    7116             :   /* 237 */ 'f', '4', 0,
    7117             :   /* 240 */ 'w', '4', 0,
    7118             :   /* 243 */ 'f', '1', '5', 0,
    7119             :   /* 247 */ 'w', '1', '5', 0,
    7120             :   /* 251 */ 'f', '2', '5', 0,
    7121             :   /* 255 */ 'w', '2', '5', 0,
    7122             :   /* 259 */ 'f', 'c', 'c', '5', 0,
    7123             :   /* 264 */ 'f', '5', 0,
    7124             :   /* 267 */ 'w', '5', 0,
    7125             :   /* 270 */ 'f', '1', '6', 0,
    7126             :   /* 274 */ 'w', '1', '6', 0,
    7127             :   /* 278 */ 'f', '2', '6', 0,
    7128             :   /* 282 */ 'w', '2', '6', 0,
    7129             :   /* 286 */ 'f', 'c', 'c', '6', 0,
    7130             :   /* 291 */ 'f', '6', 0,
    7131             :   /* 294 */ 'w', '6', 0,
    7132             :   /* 297 */ 'f', '1', '7', 0,
    7133             :   /* 301 */ 'w', '1', '7', 0,
    7134             :   /* 305 */ 'f', '2', '7', 0,
    7135             :   /* 309 */ 'w', '2', '7', 0,
    7136             :   /* 313 */ 'f', 'c', 'c', '7', 0,
    7137             :   /* 318 */ 'f', '7', 0,
    7138             :   /* 321 */ 'w', '7', 0,
    7139             :   /* 324 */ 'f', '1', '8', 0,
    7140             :   /* 328 */ 'w', '1', '8', 0,
    7141             :   /* 332 */ 'f', '2', '8', 0,
    7142             :   /* 336 */ 'w', '2', '8', 0,
    7143             :   /* 340 */ 'f', '8', 0,
    7144             :   /* 343 */ 'w', '8', 0,
    7145             :   /* 346 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '1', '6', '_', '1', '9', 0,
    7146             :   /* 362 */ 'f', '1', '9', 0,
    7147             :   /* 366 */ 'w', '1', '9', 0,
    7148             :   /* 370 */ 'f', '2', '9', 0,
    7149             :   /* 374 */ 'w', '2', '9', 0,
    7150             :   /* 378 */ 'f', '9', 0,
    7151             :   /* 381 */ 'w', '9', 0,
    7152             :   /* 384 */ 'D', 'S', 'P', 'E', 'F', 'I', 0,
    7153             :   /* 391 */ 'r', 'a', 0,
    7154             :   /* 394 */ 'h', 'w', 'r', '_', 'c', 'c', 0,
    7155             :   /* 401 */ 'p', 'c', 0,
    7156             :   /* 404 */ 'D', 'S', 'P', 'C', 'C', 'o', 'n', 'd', 0,
    7157             :   /* 413 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', 0,
    7158             :   /* 424 */ 'h', 'i', 0,
    7159             :   /* 427 */ 'h', 'w', 'r', '_', 'c', 'p', 'u', 'n', 'u', 'm', 0,
    7160             :   /* 438 */ 'l', 'o', 0,
    7161             :   /* 441 */ 'z', 'e', 'r', 'o', 0,
    7162             :   /* 446 */ 'h', 'w', 'r', '_', 's', 'y', 'n', 'c', 'i', '_', 's', 't', 'e', 'p', 0,
    7163             :   /* 461 */ 'f', 'p', 0,
    7164             :   /* 464 */ 'g', 'p', 0,
    7165             :   /* 467 */ 's', 'p', 0,
    7166             :   /* 470 */ 'h', 'w', 'r', '_', 'c', 'c', 'r', 'e', 's', 0,
    7167             :   /* 480 */ 'D', 'S', 'P', 'P', 'o', 's', 0,
    7168             :   /* 487 */ 'D', 'S', 'P', 'S', 'C', 'o', 'u', 'n', 't', 0,
    7169             :   /* 497 */ 'D', 'S', 'P', 'C', 'a', 'r', 'r', 'y', 0,
    7170             :   };
    7171             : 
    7172             :   static const uint16_t RegAsmOffset[] = {
    7173             :     62, 404, 497, 384, 413, 480, 487, 461, 464, 122, 62, 2, 272, 218, 
    7174             :     245, 174, 299, 401, 391, 467, 441, 218, 245, 272, 299, 37, 97, 149, 
    7175             :     201, 62, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 
    7176             :     122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 122, 174, 218, 245, 
    7177             :     272, 299, 326, 360, 1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 
    7178             :     9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 1, 61, 
    7179             :     121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 225, 252, 
    7180             :     279, 306, 333, 371, 30, 90, 1, 61, 121, 173, 217, 244, 271, 298, 
    7181             :     325, 359, 9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 
    7182             :     46, 158, 237, 291, 340, 0, 120, 216, 270, 324, 8, 128, 224, 278, 
    7183             :     332, 29, 12, 72, 132, 184, 46, 106, 158, 210, 237, 264, 291, 318, 
    7184             :     340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 362, 8, 68, 
    7185             :     128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 41, 101, 153, 205, 
    7186             :     232, 259, 286, 313, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 
    7187             :     1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 
    7188             :     225, 252, 279, 306, 333, 371, 30, 90, 461, 46, 106, 158, 210, 237, 
    7189             :     264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 
    7190             :     362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 464, 
    7191             :     37, 97, 149, 201, 427, 446, 394, 470, 218, 245, 272, 299, 326, 360, 
    7192             :     1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 
    7193             :     225, 252, 279, 306, 333, 371, 30, 90, 279, 306, 37, 97, 149, 201, 
    7194             :     49, 109, 161, 54, 114, 166, 391, 271, 298, 325, 359, 9, 69, 129, 
    7195             :     181, 467, 326, 360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174, 
    7196             :     57, 117, 169, 213, 240, 267, 294, 321, 343, 381, 4, 64, 124, 176, 
    7197             :     220, 247, 274, 301, 328, 366, 25, 85, 145, 197, 228, 255, 282, 309, 
    7198             :     336, 374, 33, 93, 441, 218, 245, 272, 299, 37, 46, 106, 158, 210, 
    7199             :     237, 264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 
    7200             :     324, 362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 
    7201             :     346, 424, 279, 306, 438, 271, 298, 325, 359, 9, 69, 129, 181, 326, 
    7202             :     360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174, 
    7203             :   };
    7204             : 
    7205             :   assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
    7206             :           "Invalid alt name index for register!");
    7207      310198 :   return AsmStrs+RegAsmOffset[RegNo-1];
    7208             : }
    7209             : 
    7210             : #ifdef PRINT_ALIAS_INSTR
    7211             : #undef PRINT_ALIAS_INSTR
    7212             : 
    7213      204365 : bool MipsInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
    7214             :   const char *AsmString;
    7215      204365 :   switch (MI->getOpcode()) {
    7216             :   default: return false;
    7217             :   case Mips::ADDIUPC:
    7218          18 :     if (MI->getNumOperands() == 2 &&
    7219          36 :         MI->getOperand(0).isReg() &&
    7220          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) {
    7221             :       // (ADDIUPC GPR32Opnd:$rd, simm19_lsl2:$imm)
    7222             :       AsmString = "lapc $\x01, $\x02";
    7223             :       break;
    7224             :     }
    7225             :     return false;
    7226             :   case Mips::ADDIUPC_MMR6:
    7227           7 :     if (MI->getNumOperands() == 2 &&
    7228          14 :         MI->getOperand(0).isReg() &&
    7229           7 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) {
    7230             :       // (ADDIUPC_MMR6 GPR32Opnd:$rd, simm19_lsl2:$imm)
    7231             :       AsmString = "lapc $\x01, $\x02";
    7232             :       break;
    7233             :     }
    7234             :     return false;
    7235             :   case Mips::ADDu:
    7236        3806 :     if (MI->getNumOperands() == 3 &&
    7237        7538 :         MI->getOperand(0).isReg() &&
    7238        7536 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    7239        7460 :         MI->getOperand(1).isReg() &&
    7240       11204 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7241        3668 :         MI->getOperand(2).getReg() == Mips::ZERO) {
    7242             :       // (ADDu GPR32Opnd:$dst, GPR32Opnd:$src, ZERO)
    7243             :       AsmString = "move $\x01, $\x02";
    7244             :       break;
    7245             :     }
    7246             :     return false;
    7247             :   case Mips::BC1F:
    7248         360 :     if (MI->getNumOperands() == 2 &&
    7249         180 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7250             :       // (BC1F FCC0, brtarget:$offset)
    7251             :       AsmString = "bc1f $\x02";
    7252             :       break;
    7253             :     }
    7254             :     return false;
    7255             :   case Mips::BC1FL:
    7256         138 :     if (MI->getNumOperands() == 2 &&
    7257          69 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7258             :       // (BC1FL FCC0, brtarget:$offset)
    7259             :       AsmString = "bc1fl $\x02";
    7260             :       break;
    7261             :     }
    7262             :     return false;
    7263             :   case Mips::BC1F_MM:
    7264          28 :     if (MI->getNumOperands() == 2 &&
    7265          14 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7266             :       // (BC1F_MM FCC0, brtarget:$offset)
    7267             :       AsmString = "bc1f $\x02";
    7268             :       break;
    7269             :     }
    7270             :     return false;
    7271             :   case Mips::BC1T:
    7272         342 :     if (MI->getNumOperands() == 2 &&
    7273         171 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7274             :       // (BC1T FCC0, brtarget:$offset)
    7275             :       AsmString = "bc1t $\x02";
    7276             :       break;
    7277             :     }
    7278             :     return false;
    7279             :   case Mips::BC1TL:
    7280         138 :     if (MI->getNumOperands() == 2 &&
    7281          69 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7282             :       // (BC1TL FCC0, brtarget:$offset)
    7283             :       AsmString = "bc1tl $\x02";
    7284             :       break;
    7285             :     }
    7286             :     return false;
    7287             :   case Mips::BC1T_MM:
    7288          24 :     if (MI->getNumOperands() == 2 &&
    7289          12 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7290             :       // (BC1T_MM FCC0, brtarget:$offset)
    7291             :       AsmString = "bc1t $\x02";
    7292             :       break;
    7293             :     }
    7294             :     return false;
    7295             :   case Mips::BGEZAL_MM:
    7296          18 :     if (MI->getNumOperands() == 2 &&
    7297           9 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    7298             :       // (BGEZAL_MM ZERO, brtarget_mm:$offset)
    7299             :       AsmString = "bal $\x02";
    7300             :       break;
    7301             :     }
    7302             :     return false;
    7303             :   case Mips::BREAK:
    7304         153 :     if (MI->getNumOperands() == 2 &&
    7305         306 :         MI->getOperand(0).isImm() &&
    7306         188 :         MI->getOperand(0).getImm() == 0 &&
    7307         223 :         MI->getOperand(1).isImm() &&
    7308          35 :         MI->getOperand(1).getImm() == 0) {
    7309             :       // (BREAK 0, 0)
    7310             :       AsmString = "break";
    7311             :       break;
    7312             :     }
    7313         134 :     if (MI->getNumOperands() == 2 &&
    7314         268 :         MI->getOperand(1).isImm() &&
    7315         134 :         MI->getOperand(1).getImm() == 0) {
    7316             :       // (BREAK uimm10:$imm, 0)
    7317             :       AsmString = "break $\xFF\x01\x01";
    7318             :       break;
    7319             :     }
    7320             :     return false;
    7321             :   case Mips::BREAK_MM:
    7322           8 :     if (MI->getNumOperands() == 2 &&
    7323          16 :         MI->getOperand(0).isImm() &&
    7324          11 :         MI->getOperand(0).getImm() == 0 &&
    7325          14 :         MI->getOperand(1).isImm() &&
    7326           3 :         MI->getOperand(1).getImm() == 0) {
    7327             :       // (BREAK_MM 0, 0)
    7328             :       AsmString = "break";
    7329             :       break;
    7330             :     }
    7331           5 :     if (MI->getNumOperands() == 2 &&
    7332          10 :         MI->getOperand(1).isImm() &&
    7333           5 :         MI->getOperand(1).getImm() == 0) {
    7334             :       // (BREAK_MM uimm10:$imm, 0)
    7335             :       AsmString = "break $\xFF\x01\x01";
    7336             :       break;
    7337             :     }
    7338             :     return false;
    7339             :   case Mips::C_EQ_D32:
    7340          19 :     if (MI->getNumOperands() == 3 &&
    7341          34 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7342          30 :         MI->getOperand(1).isReg() &&
    7343          30 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7344          49 :         MI->getOperand(2).isReg() &&
    7345          15 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7346             :       // (C_EQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7347             :       AsmString = "c.eq.d $\x02, $\x03";
    7348             :       break;
    7349             :     }
    7350             :     return false;
    7351             :   case Mips::C_EQ_D32_MM:
    7352           4 :     if (MI->getNumOperands() == 3 &&
    7353           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7354           6 :         MI->getOperand(1).isReg() &&
    7355           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7356          10 :         MI->getOperand(2).isReg() &&
    7357           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7358             :       // (C_EQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7359             :       AsmString = "c.eq.d $\x02, $\x03";
    7360             :       break;
    7361             :     }
    7362             :     return false;
    7363             :   case Mips::C_EQ_D64:
    7364          26 :     if (MI->getNumOperands() == 3 &&
    7365          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7366          34 :         MI->getOperand(1).isReg() &&
    7367          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7368          60 :         MI->getOperand(2).isReg() &&
    7369          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7370             :       // (C_EQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7371             :       AsmString = "c.eq.d $\x02, $\x03";
    7372             :       break;
    7373             :     }
    7374             :     return false;
    7375             :   case Mips::C_EQ_D64_MM:
    7376           0 :     if (MI->getNumOperands() == 3 &&
    7377           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7378           0 :         MI->getOperand(1).isReg() &&
    7379           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7380           0 :         MI->getOperand(2).isReg() &&
    7381           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7382             :       // (C_EQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7383             :       AsmString = "c.eq.d $\x02, $\x03";
    7384             :       break;
    7385             :     }
    7386             :     return false;
    7387             :   case Mips::C_EQ_S:
    7388          50 :     if (MI->getNumOperands() == 3 &&
    7389          82 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7390          64 :         MI->getOperand(1).isReg() &&
    7391          64 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7392         114 :         MI->getOperand(2).isReg() &&
    7393          32 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7394             :       // (C_EQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7395             :       AsmString = "c.eq.s $\x02, $\x03";
    7396             :       break;
    7397             :     }
    7398             :     return false;
    7399             :   case Mips::C_EQ_S_MM:
    7400           4 :     if (MI->getNumOperands() == 3 &&
    7401           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7402           6 :         MI->getOperand(1).isReg() &&
    7403           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7404          10 :         MI->getOperand(2).isReg() &&
    7405           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7406             :       // (C_EQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7407             :       AsmString = "c.eq.s $\x02, $\x03";
    7408             :       break;
    7409             :     }
    7410             :     return false;
    7411             :   case Mips::C_F_D32:
    7412          15 :     if (MI->getNumOperands() == 3 &&
    7413          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7414          22 :         MI->getOperand(1).isReg() &&
    7415          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7416          37 :         MI->getOperand(2).isReg() &&
    7417          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7418             :       // (C_F_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7419             :       AsmString = "c.f.d $\x02, $\x03";
    7420             :       break;
    7421             :     }
    7422             :     return false;
    7423             :   case Mips::C_F_D32_MM:
    7424           4 :     if (MI->getNumOperands() == 3 &&
    7425           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7426           6 :         MI->getOperand(1).isReg() &&
    7427           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7428          10 :         MI->getOperand(2).isReg() &&
    7429           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7430             :       // (C_F_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7431             :       AsmString = "c.f.d $\x02, $\x03";
    7432             :       break;
    7433             :     }
    7434             :     return false;
    7435             :   case Mips::C_F_D64:
    7436          26 :     if (MI->getNumOperands() == 3 &&
    7437          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7438          34 :         MI->getOperand(1).isReg() &&
    7439          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7440          60 :         MI->getOperand(2).isReg() &&
    7441          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7442             :       // (C_F_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7443             :       AsmString = "c.f.d $\x02, $\x03";
    7444             :       break;
    7445             :     }
    7446             :     return false;
    7447             :   case Mips::C_F_D64_MM:
    7448           0 :     if (MI->getNumOperands() == 3 &&
    7449           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7450           0 :         MI->getOperand(1).isReg() &&
    7451           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7452           0 :         MI->getOperand(2).isReg() &&
    7453           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7454             :       // (C_F_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7455             :       AsmString = "c.f.d $\x02, $\x03";
    7456             :       break;
    7457             :     }
    7458             :     return false;
    7459             :   case Mips::C_F_S:
    7460          46 :     if (MI->getNumOperands() == 3 &&
    7461          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7462          56 :         MI->getOperand(1).isReg() &&
    7463          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7464         102 :         MI->getOperand(2).isReg() &&
    7465          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7466             :       // (C_F_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7467             :       AsmString = "c.f.s $\x02, $\x03";
    7468             :       break;
    7469             :     }
    7470             :     return false;
    7471             :   case Mips::C_F_S_MM:
    7472           4 :     if (MI->getNumOperands() == 3 &&
    7473           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7474           6 :         MI->getOperand(1).isReg() &&
    7475           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7476          10 :         MI->getOperand(2).isReg() &&
    7477           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7478             :       // (C_F_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7479             :       AsmString = "c.f.s $\x02, $\x03";
    7480             :       break;
    7481             :     }
    7482             :     return false;
    7483             :   case Mips::C_LE_D32:
    7484          15 :     if (MI->getNumOperands() == 3 &&
    7485          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7486          22 :         MI->getOperand(1).isReg() &&
    7487          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7488          37 :         MI->getOperand(2).isReg() &&
    7489          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7490             :       // (C_LE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7491             :       AsmString = "c.le.d $\x02, $\x03";
    7492             :       break;
    7493             :     }
    7494             :     return false;
    7495             :   case Mips::C_LE_D32_MM:
    7496           4 :     if (MI->getNumOperands() == 3 &&
    7497           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7498           6 :         MI->getOperand(1).isReg() &&
    7499           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7500          10 :         MI->getOperand(2).isReg() &&
    7501           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7502             :       // (C_LE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7503             :       AsmString = "c.le.d $\x02, $\x03";
    7504             :       break;
    7505             :     }
    7506             :     return false;
    7507             :   case Mips::C_LE_D64:
    7508          26 :     if (MI->getNumOperands() == 3 &&
    7509          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7510          34 :         MI->getOperand(1).isReg() &&
    7511          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7512          60 :         MI->getOperand(2).isReg() &&
    7513          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7514             :       // (C_LE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7515             :       AsmString = "c.le.d $\x02, $\x03";
    7516             :       break;
    7517             :     }
    7518             :     return false;
    7519             :   case Mips::C_LE_D64_MM:
    7520           0 :     if (MI->getNumOperands() == 3 &&
    7521           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7522           0 :         MI->getOperand(1).isReg() &&
    7523           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7524           0 :         MI->getOperand(2).isReg() &&
    7525           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7526             :       // (C_LE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7527             :       AsmString = "c.le.d $\x02, $\x03";
    7528             :       break;
    7529             :     }
    7530             :     return false;
    7531             :   case Mips::C_LE_S:
    7532          46 :     if (MI->getNumOperands() == 3 &&
    7533          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7534          56 :         MI->getOperand(1).isReg() &&
    7535          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7536         102 :         MI->getOperand(2).isReg() &&
    7537          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7538             :       // (C_LE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7539             :       AsmString = "c.le.s $\x02, $\x03";
    7540             :       break;
    7541             :     }
    7542             :     return false;
    7543             :   case Mips::C_LE_S_MM:
    7544           4 :     if (MI->getNumOperands() == 3 &&
    7545           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7546           6 :         MI->getOperand(1).isReg() &&
    7547           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7548          10 :         MI->getOperand(2).isReg() &&
    7549           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7550             :       // (C_LE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7551             :       AsmString = "c.le.s $\x02, $\x03";
    7552             :       break;
    7553             :     }
    7554             :     return false;
    7555             :   case Mips::C_LT_D32:
    7556          15 :     if (MI->getNumOperands() == 3 &&
    7557          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7558          22 :         MI->getOperand(1).isReg() &&
    7559          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7560          37 :         MI->getOperand(2).isReg() &&
    7561          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7562             :       // (C_LT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7563             :       AsmString = "c.lt.d $\x02, $\x03";
    7564             :       break;
    7565             :     }
    7566             :     return false;
    7567             :   case Mips::C_LT_D32_MM:
    7568           4 :     if (MI->getNumOperands() == 3 &&
    7569           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7570           6 :         MI->getOperand(1).isReg() &&
    7571           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7572          10 :         MI->getOperand(2).isReg() &&
    7573           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7574             :       // (C_LT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7575             :       AsmString = "c.lt.d $\x02, $\x03";
    7576             :       break;
    7577             :     }
    7578             :     return false;
    7579             :   case Mips::C_LT_D64:
    7580          26 :     if (MI->getNumOperands() == 3 &&
    7581          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7582          34 :         MI->getOperand(1).isReg() &&
    7583          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7584          60 :         MI->getOperand(2).isReg() &&
    7585          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7586             :       // (C_LT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7587             :       AsmString = "c.lt.d $\x02, $\x03";
    7588             :       break;
    7589             :     }
    7590             :     return false;
    7591             :   case Mips::C_LT_D64_MM:
    7592           0 :     if (MI->getNumOperands() == 3 &&
    7593           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7594           0 :         MI->getOperand(1).isReg() &&
    7595           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7596           0 :         MI->getOperand(2).isReg() &&
    7597           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7598             :       // (C_LT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7599             :       AsmString = "c.lt.d $\x02, $\x03";
    7600             :       break;
    7601             :     }
    7602             :     return false;
    7603             :   case Mips::C_LT_S:
    7604          46 :     if (MI->getNumOperands() == 3 &&
    7605          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7606          56 :         MI->getOperand(1).isReg() &&
    7607          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7608         102 :         MI->getOperand(2).isReg() &&
    7609          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7610             :       // (C_LT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7611             :       AsmString = "c.lt.s $\x02, $\x03";
    7612             :       break;
    7613             :     }
    7614             :     return false;
    7615             :   case Mips::C_LT_S_MM:
    7616           4 :     if (MI->getNumOperands() == 3 &&
    7617           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7618           6 :         MI->getOperand(1).isReg() &&
    7619           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7620          10 :         MI->getOperand(2).isReg() &&
    7621           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7622             :       // (C_LT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7623             :       AsmString = "c.lt.s $\x02, $\x03";
    7624             :       break;
    7625             :     }
    7626             :     return false;
    7627             :   case Mips::C_NGE_D32:
    7628          15 :     if (MI->getNumOperands() == 3 &&
    7629          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7630          22 :         MI->getOperand(1).isReg() &&
    7631          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7632          37 :         MI->getOperand(2).isReg() &&
    7633          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7634             :       // (C_NGE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7635             :       AsmString = "c.nge.d $\x02, $\x03";
    7636             :       break;
    7637             :     }
    7638             :     return false;
    7639             :   case Mips::C_NGE_D32_MM:
    7640           4 :     if (MI->getNumOperands() == 3 &&
    7641           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7642           6 :         MI->getOperand(1).isReg() &&
    7643           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7644          10 :         MI->getOperand(2).isReg() &&
    7645           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7646             :       // (C_NGE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7647             :       AsmString = "c.nge.d $\x02, $\x03";
    7648             :       break;
    7649             :     }
    7650             :     return false;
    7651             :   case Mips::C_NGE_D64:
    7652          26 :     if (MI->getNumOperands() == 3 &&
    7653          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7654          34 :         MI->getOperand(1).isReg() &&
    7655          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7656          60 :         MI->getOperand(2).isReg() &&
    7657          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7658             :       // (C_NGE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7659             :       AsmString = "c.nge.d $\x02, $\x03";
    7660             :       break;
    7661             :     }
    7662             :     return false;
    7663             :   case Mips::C_NGE_D64_MM:
    7664           0 :     if (MI->getNumOperands() == 3 &&
    7665           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7666           0 :         MI->getOperand(1).isReg() &&
    7667           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7668           0 :         MI->getOperand(2).isReg() &&
    7669           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7670             :       // (C_NGE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7671             :       AsmString = "c.nge.d $\x02, $\x03";
    7672             :       break;
    7673             :     }
    7674             :     return false;
    7675             :   case Mips::C_NGE_S:
    7676          46 :     if (MI->getNumOperands() == 3 &&
    7677          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7678          56 :         MI->getOperand(1).isReg() &&
    7679          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7680         102 :         MI->getOperand(2).isReg() &&
    7681          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7682             :       // (C_NGE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7683             :       AsmString = "c.nge.s $\x02, $\x03";
    7684             :       break;
    7685             :     }
    7686             :     return false;
    7687             :   case Mips::C_NGE_S_MM:
    7688           4 :     if (MI->getNumOperands() == 3 &&
    7689           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7690           6 :         MI->getOperand(1).isReg() &&
    7691           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7692          10 :         MI->getOperand(2).isReg() &&
    7693           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7694             :       // (C_NGE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7695             :       AsmString = "c.nge.s $\x02, $\x03";
    7696             :       break;
    7697             :     }
    7698             :     return false;
    7699             :   case Mips::C_NGLE_D32:
    7700          26 :     if (MI->getNumOperands() == 3 &&
    7701          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7702          52 :         MI->getOperand(1).isReg() &&
    7703          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7704          78 :         MI->getOperand(2).isReg() &&
    7705          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7706             :       // (C_NGLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7707             :       AsmString = "c.ngle.d $\x02, $\x03";
    7708             :       break;
    7709             :     }
    7710             :     return false;
    7711             :   case Mips::C_NGLE_D32_MM:
    7712           4 :     if (MI->getNumOperands() == 3 &&
    7713           8 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7714           8 :         MI->getOperand(1).isReg() &&
    7715           8 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7716          12 :         MI->getOperand(2).isReg() &&
    7717           4 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7718             :       // (C_NGLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7719             :       AsmString = "c.ngle.d $\x02, $\x03";
    7720             :       break;
    7721             :     }
    7722             :     return false;
    7723             :   case Mips::C_NGLE_D64:
    7724          36 :     if (MI->getNumOperands() == 3 &&
    7725          72 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7726          72 :         MI->getOperand(1).isReg() &&
    7727          72 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7728         108 :         MI->getOperand(2).isReg() &&
    7729          36 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7730             :       // (C_NGLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7731             :       AsmString = "c.ngle.d $\x02, $\x03";
    7732             :       break;
    7733             :     }
    7734             :     return false;
    7735             :   case Mips::C_NGLE_D64_MM:
    7736           0 :     if (MI->getNumOperands() == 3 &&
    7737           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7738           0 :         MI->getOperand(1).isReg() &&
    7739           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7740           0 :         MI->getOperand(2).isReg() &&
    7741           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7742             :       // (C_NGLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7743             :       AsmString = "c.ngle.d $\x02, $\x03";
    7744             :       break;
    7745             :     }
    7746             :     return false;
    7747             :   case Mips::C_NGLE_S:
    7748          46 :     if (MI->getNumOperands() == 3 &&
    7749          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7750          56 :         MI->getOperand(1).isReg() &&
    7751          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7752         102 :         MI->getOperand(2).isReg() &&
    7753          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7754             :       // (C_NGLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7755             :       AsmString = "c.ngle.s $\x02, $\x03";
    7756             :       break;
    7757             :     }
    7758             :     return false;
    7759             :   case Mips::C_NGLE_S_MM:
    7760           4 :     if (MI->getNumOperands() == 3 &&
    7761           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7762           6 :         MI->getOperand(1).isReg() &&
    7763           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7764          10 :         MI->getOperand(2).isReg() &&
    7765           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7766             :       // (C_NGLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7767             :       AsmString = "c.ngle.s $\x02, $\x03";
    7768             :       break;
    7769             :     }
    7770             :     return false;
    7771             :   case Mips::C_NGL_D32:
    7772          26 :     if (MI->getNumOperands() == 3 &&
    7773          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7774          52 :         MI->getOperand(1).isReg() &&
    7775          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7776          78 :         MI->getOperand(2).isReg() &&
    7777          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7778             :       // (C_NGL_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7779             :       AsmString = "c.ngl.d $\x02, $\x03";
    7780             :       break;
    7781             :     }
    7782             :     return false;
    7783             :   case Mips::C_NGL_D32_MM:
    7784           4 :     if (MI->getNumOperands() == 3 &&
    7785           8 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7786           8 :         MI->getOperand(1).isReg() &&
    7787           8 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7788          12 :         MI->getOperand(2).isReg() &&
    7789           4 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7790             :       // (C_NGL_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7791             :       AsmString = "c.ngl.d $\x02, $\x03";
    7792             :       break;
    7793             :     }
    7794             :     return false;
    7795             :   case Mips::C_NGL_D64:
    7796          36 :     if (MI->getNumOperands() == 3 &&
    7797          72 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7798          72 :         MI->getOperand(1).isReg() &&
    7799          72 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7800         108 :         MI->getOperand(2).isReg() &&
    7801          36 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7802             :       // (C_NGL_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7803             :       AsmString = "c.ngl.d $\x02, $\x03";
    7804             :       break;
    7805             :     }
    7806             :     return false;
    7807             :   case Mips::C_NGL_D64_MM:
    7808           0 :     if (MI->getNumOperands() == 3 &&
    7809           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7810           0 :         MI->getOperand(1).isReg() &&
    7811           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7812           0 :         MI->getOperand(2).isReg() &&
    7813           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7814             :       // (C_NGL_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7815             :       AsmString = "c.ngl.d $\x02, $\x03";
    7816             :       break;
    7817             :     }
    7818             :     return false;
    7819             :   case Mips::C_NGL_S:
    7820          46 :     if (MI->getNumOperands() == 3 &&
    7821          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7822          56 :         MI->getOperand(1).isReg() &&
    7823          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7824         102 :         MI->getOperand(2).isReg() &&
    7825          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7826             :       // (C_NGL_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7827             :       AsmString = "c.ngl.s $\x02, $\x03";
    7828             :       break;
    7829             :     }
    7830             :     return false;
    7831             :   case Mips::C_NGL_S_MM:
    7832           4 :     if (MI->getNumOperands() == 3 &&
    7833           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7834           6 :         MI->getOperand(1).isReg() &&
    7835           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7836          10 :         MI->getOperand(2).isReg() &&
    7837           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7838             :       // (C_NGL_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7839             :       AsmString = "c.ngl.s $\x02, $\x03";
    7840             :       break;
    7841             :     }
    7842             :     return false;
    7843             :   case Mips::C_NGT_D32:
    7844          15 :     if (MI->getNumOperands() == 3 &&
    7845          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7846          22 :         MI->getOperand(1).isReg() &&
    7847          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7848          37 :         MI->getOperand(2).isReg() &&
    7849          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7850             :       // (C_NGT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7851             :       AsmString = "c.ngt.d $\x02, $\x03";
    7852             :       break;
    7853             :     }
    7854             :     return false;
    7855             :   case Mips::C_NGT_D32_MM:
    7856           4 :     if (MI->getNumOperands() == 3 &&
    7857           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7858           6 :         MI->getOperand(1).isReg() &&
    7859           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7860          10 :         MI->getOperand(2).isReg() &&
    7861           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7862             :       // (C_NGT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7863             :       AsmString = "c.ngt.d $\x02, $\x03";
    7864             :       break;
    7865             :     }
    7866             :     return false;
    7867             :   case Mips::C_NGT_D64:
    7868          26 :     if (MI->getNumOperands() == 3 &&
    7869          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7870          34 :         MI->getOperand(1).isReg() &&
    7871          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7872          60 :         MI->getOperand(2).isReg() &&
    7873          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7874             :       // (C_NGT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7875             :       AsmString = "c.ngt.d $\x02, $\x03";
    7876             :       break;
    7877             :     }
    7878             :     return false;
    7879             :   case Mips::C_NGT_D64_MM:
    7880           0 :     if (MI->getNumOperands() == 3 &&
    7881           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7882           0 :         MI->getOperand(1).isReg() &&
    7883           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7884           0 :         MI->getOperand(2).isReg() &&
    7885           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7886             :       // (C_NGT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7887             :       AsmString = "c.ngt.d $\x02, $\x03";
    7888             :       break;
    7889             :     }
    7890             :     return false;
    7891             :   case Mips::C_NGT_S:
    7892          46 :     if (MI->getNumOperands() == 3 &&
    7893          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7894          56 :         MI->getOperand(1).isReg() &&
    7895          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7896         102 :         MI->getOperand(2).isReg() &&
    7897          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7898             :       // (C_NGT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7899             :       AsmString = "c.ngt.s $\x02, $\x03";
    7900             :       break;
    7901             :     }
    7902             :     return false;
    7903             :   case Mips::C_NGT_S_MM:
    7904           4 :     if (MI->getNumOperands() == 3 &&
    7905           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7906           6 :         MI->getOperand(1).isReg() &&
    7907           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7908          10 :         MI->getOperand(2).isReg() &&
    7909           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7910             :       // (C_NGT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7911             :       AsmString = "c.ngt.s $\x02, $\x03";
    7912             :       break;
    7913             :     }
    7914             :     return false;
    7915             :   case Mips::C_OLE_D32:
    7916          17 :     if (MI->getNumOperands() == 3 &&
    7917          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7918          26 :         MI->getOperand(1).isReg() &&
    7919          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7920          43 :         MI->getOperand(2).isReg() &&
    7921          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7922             :       // (C_OLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7923             :       AsmString = "c.ole.d $\x02, $\x03";
    7924             :       break;
    7925             :     }
    7926             :     return false;
    7927             :   case Mips::C_OLE_D32_MM:
    7928           4 :     if (MI->getNumOperands() == 3 &&
    7929           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7930           6 :         MI->getOperand(1).isReg() &&
    7931           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7932          10 :         MI->getOperand(2).isReg() &&
    7933           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7934             :       // (C_OLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7935             :       AsmString = "c.ole.d $\x02, $\x03";
    7936             :       break;
    7937             :     }
    7938             :     return false;
    7939             :   case Mips::C_OLE_D64:
    7940          26 :     if (MI->getNumOperands() == 3 &&
    7941          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7942          34 :         MI->getOperand(1).isReg() &&
    7943          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7944          60 :         MI->getOperand(2).isReg() &&
    7945          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7946             :       // (C_OLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7947             :       AsmString = "c.ole.d $\x02, $\x03";
    7948             :       break;
    7949             :     }
    7950             :     return false;
    7951             :   case Mips::C_OLE_D64_MM:
    7952           0 :     if (MI->getNumOperands() == 3 &&
    7953           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7954           0 :         MI->getOperand(1).isReg() &&
    7955           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7956           0 :         MI->getOperand(2).isReg() &&
    7957           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7958             :       // (C_OLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7959             :       AsmString = "c.ole.d $\x02, $\x03";
    7960             :       break;
    7961             :     }
    7962             :     return false;
    7963             :   case Mips::C_OLE_S:
    7964          48 :     if (MI->getNumOperands() == 3 &&
    7965          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7966          60 :         MI->getOperand(1).isReg() &&
    7967          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7968         108 :         MI->getOperand(2).isReg() &&
    7969          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7970             :       // (C_OLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7971             :       AsmString = "c.ole.s $\x02, $\x03";
    7972             :       break;
    7973             :     }
    7974             :     return false;
    7975             :   case Mips::C_OLE_S_MM:
    7976           4 :     if (MI->getNumOperands() == 3 &&
    7977           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7978           6 :         MI->getOperand(1).isReg() &&
    7979           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7980          10 :         MI->getOperand(2).isReg() &&
    7981           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7982             :       // (C_OLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7983             :       AsmString = "c.ole.s $\x02, $\x03";
    7984             :       break;
    7985             :     }
    7986             :     return false;
    7987             :   case Mips::C_OLT_D32:
    7988          17 :     if (MI->getNumOperands() == 3 &&
    7989          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7990          26 :         MI->getOperand(1).isReg() &&
    7991          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7992          43 :         MI->getOperand(2).isReg() &&
    7993          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7994             :       // (C_OLT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7995             :       AsmString = "c.olt.d $\x02, $\x03";
    7996             :       break;
    7997             :     }
    7998             :     return false;
    7999             :   case Mips::C_OLT_D32_MM:
    8000           4 :     if (MI->getNumOperands() == 3 &&
    8001           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8002           6 :         MI->getOperand(1).isReg() &&
    8003           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8004          10 :         MI->getOperand(2).isReg() &&
    8005           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8006             :       // (C_OLT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8007             :       AsmString = "c.olt.d $\x02, $\x03";
    8008             :       break;
    8009             :     }
    8010             :     return false;
    8011             :   case Mips::C_OLT_D64:
    8012          26 :     if (MI->getNumOperands() == 3 &&
    8013          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8014          34 :         MI->getOperand(1).isReg() &&
    8015          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8016          60 :         MI->getOperand(2).isReg() &&
    8017          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8018             :       // (C_OLT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8019             :       AsmString = "c.olt.d $\x02, $\x03";
    8020             :       break;
    8021             :     }
    8022             :     return false;
    8023             :   case Mips::C_OLT_D64_MM:
    8024           0 :     if (MI->getNumOperands() == 3 &&
    8025           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8026           0 :         MI->getOperand(1).isReg() &&
    8027           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8028           0 :         MI->getOperand(2).isReg() &&
    8029           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8030             :       // (C_OLT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8031             :       AsmString = "c.olt.d $\x02, $\x03";
    8032             :       break;
    8033             :     }
    8034             :     return false;
    8035             :   case Mips::C_OLT_S:
    8036          48 :     if (MI->getNumOperands() == 3 &&
    8037          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8038          60 :         MI->getOperand(1).isReg() &&
    8039          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8040         108 :         MI->getOperand(2).isReg() &&
    8041          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8042             :       // (C_OLT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8043             :       AsmString = "c.olt.s $\x02, $\x03";
    8044             :       break;
    8045             :     }
    8046             :     return false;
    8047             :   case Mips::C_OLT_S_MM:
    8048           4 :     if (MI->getNumOperands() == 3 &&
    8049           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8050           6 :         MI->getOperand(1).isReg() &&
    8051           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8052          10 :         MI->getOperand(2).isReg() &&
    8053           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8054             :       // (C_OLT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8055             :       AsmString = "c.olt.s $\x02, $\x03";
    8056             :       break;
    8057             :     }
    8058             :     return false;
    8059             :   case Mips::C_SEQ_D32:
    8060          15 :     if (MI->getNumOperands() == 3 &&
    8061          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8062          22 :         MI->getOperand(1).isReg() &&
    8063          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8064          37 :         MI->getOperand(2).isReg() &&
    8065          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8066             :       // (C_SEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8067             :       AsmString = "c.seq.d $\x02, $\x03";
    8068             :       break;
    8069             :     }
    8070             :     return false;
    8071             :   case Mips::C_SEQ_D32_MM:
    8072           4 :     if (MI->getNumOperands() == 3 &&
    8073           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8074           6 :         MI->getOperand(1).isReg() &&
    8075           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8076          10 :         MI->getOperand(2).isReg() &&
    8077           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8078             :       // (C_SEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8079             :       AsmString = "c.seq.d $\x02, $\x03";
    8080             :       break;
    8081             :     }
    8082             :     return false;
    8083             :   case Mips::C_SEQ_D64:
    8084          26 :     if (MI->getNumOperands() == 3 &&
    8085          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8086          34 :         MI->getOperand(1).isReg() &&
    8087          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8088          60 :         MI->getOperand(2).isReg() &&
    8089          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8090             :       // (C_SEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8091             :       AsmString = "c.seq.d $\x02, $\x03";
    8092             :       break;
    8093             :     }
    8094             :     return false;
    8095             :   case Mips::C_SEQ_D64_MM:
    8096           0 :     if (MI->getNumOperands() == 3 &&
    8097           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8098           0 :         MI->getOperand(1).isReg() &&
    8099           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8100           0 :         MI->getOperand(2).isReg() &&
    8101           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8102             :       // (C_SEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8103             :       AsmString = "c.seq.d $\x02, $\x03";
    8104             :       break;
    8105             :     }
    8106             :     return false;
    8107             :   case Mips::C_SEQ_S:
    8108          46 :     if (MI->getNumOperands() == 3 &&
    8109          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8110          56 :         MI->getOperand(1).isReg() &&
    8111          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8112         102 :         MI->getOperand(2).isReg() &&
    8113          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8114             :       // (C_SEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8115             :       AsmString = "c.seq.s $\x02, $\x03";
    8116             :       break;
    8117             :     }
    8118             :     return false;
    8119             :   case Mips::C_SEQ_S_MM:
    8120           4 :     if (MI->getNumOperands() == 3 &&
    8121           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8122           6 :         MI->getOperand(1).isReg() &&
    8123           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8124          10 :         MI->getOperand(2).isReg() &&
    8125           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8126             :       // (C_SEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8127             :       AsmString = "c.seq.s $\x02, $\x03";
    8128             :       break;
    8129             :     }
    8130             :     return false;
    8131             :   case Mips::C_SF_D32:
    8132          26 :     if (MI->getNumOperands() == 3 &&
    8133          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8134          52 :         MI->getOperand(1).isReg() &&
    8135          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8136          78 :         MI->getOperand(2).isReg() &&
    8137          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8138             :       // (C_SF_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8139             :       AsmString = "c.sf.d $\x02, $\x03";
    8140             :       break;
    8141             :     }
    8142             :     return false;
    8143             :   case Mips::C_SF_D32_MM:
    8144           7 :     if (MI->getNumOperands() == 3 &&
    8145          14 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8146          14 :         MI->getOperand(1).isReg() &&
    8147          14 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8148          21 :         MI->getOperand(2).isReg() &&
    8149           7 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8150             :       // (C_SF_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8151             :       AsmString = "c.sf.d $\x02, $\x03";
    8152             :       break;
    8153             :     }
    8154             :     return false;
    8155             :   case Mips::C_SF_D64:
    8156          36 :     if (MI->getNumOperands() == 3 &&
    8157          72 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8158          72 :         MI->getOperand(1).isReg() &&
    8159          72 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8160         108 :         MI->getOperand(2).isReg() &&
    8161          36 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8162             :       // (C_SF_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8163             :       AsmString = "c.sf.d $\x02, $\x03";
    8164             :       break;
    8165             :     }
    8166             :     return false;
    8167             :   case Mips::C_SF_D64_MM:
    8168           0 :     if (MI->getNumOperands() == 3 &&
    8169           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8170           0 :         MI->getOperand(1).isReg() &&
    8171           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8172           0 :         MI->getOperand(2).isReg() &&
    8173           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8174             :       // (C_SF_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8175             :       AsmString = "c.sf.d $\x02, $\x03";
    8176             :       break;
    8177             :     }
    8178             :     return false;
    8179             :   case Mips::C_SF_S:
    8180          62 :     if (MI->getNumOperands() == 3 &&
    8181         124 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8182         124 :         MI->getOperand(1).isReg() &&
    8183         124 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8184         186 :         MI->getOperand(2).isReg() &&
    8185          62 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8186             :       // (C_SF_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8187             :       AsmString = "c.sf.s $\x02, $\x03";
    8188             :       break;
    8189             :     }
    8190             :     return false;
    8191             :   case Mips::C_SF_S_MM:
    8192           4 :     if (MI->getNumOperands() == 3 &&
    8193           8 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8194           8 :         MI->getOperand(1).isReg() &&
    8195           8 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8196          12 :         MI->getOperand(2).isReg() &&
    8197           4 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8198             :       // (C_SF_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8199             :       AsmString = "c.sf.s $\x02, $\x03";
    8200             :       break;
    8201             :     }
    8202             :     return false;
    8203             :   case Mips::C_UEQ_D32:
    8204          15 :     if (MI->getNumOperands() == 3 &&
    8205          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8206          22 :         MI->getOperand(1).isReg() &&
    8207          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8208          37 :         MI->getOperand(2).isReg() &&
    8209          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8210             :       // (C_UEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8211             :       AsmString = "c.ueq.d $\x02, $\x03";
    8212             :       break;
    8213             :     }
    8214             :     return false;
    8215             :   case Mips::C_UEQ_D32_MM:
    8216           4 :     if (MI->getNumOperands() == 3 &&
    8217           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8218           6 :         MI->getOperand(1).isReg() &&
    8219           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8220          10 :         MI->getOperand(2).isReg() &&
    8221           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8222             :       // (C_UEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8223             :       AsmString = "c.ueq.d $\x02, $\x03";
    8224             :       break;
    8225             :     }
    8226             :     return false;
    8227             :   case Mips::C_UEQ_D64:
    8228          26 :     if (MI->getNumOperands() == 3 &&
    8229          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8230          34 :         MI->getOperand(1).isReg() &&
    8231          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8232          60 :         MI->getOperand(2).isReg() &&
    8233          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8234             :       // (C_UEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8235             :       AsmString = "c.ueq.d $\x02, $\x03";
    8236             :       break;
    8237             :     }
    8238             :     return false;
    8239             :   case Mips::C_UEQ_D64_MM:
    8240           0 :     if (MI->getNumOperands() == 3 &&
    8241           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8242           0 :         MI->getOperand(1).isReg() &&
    8243           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8244           0 :         MI->getOperand(2).isReg() &&
    8245           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8246             :       // (C_UEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8247             :       AsmString = "c.ueq.d $\x02, $\x03";
    8248             :       break;
    8249             :     }
    8250             :     return false;
    8251             :   case Mips::C_UEQ_S:
    8252          46 :     if (MI->getNumOperands() == 3 &&
    8253          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8254          56 :         MI->getOperand(1).isReg() &&
    8255          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8256         102 :         MI->getOperand(2).isReg() &&
    8257          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8258             :       // (C_UEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8259             :       AsmString = "c.ueq.s $\x02, $\x03";
    8260             :       break;
    8261             :     }
    8262             :     return false;
    8263             :   case Mips::C_UEQ_S_MM:
    8264           1 :     if (MI->getNumOperands() == 3 &&
    8265           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8266           0 :         MI->getOperand(1).isReg() &&
    8267           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8268           1 :         MI->getOperand(2).isReg() &&
    8269           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8270             :       // (C_UEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8271             :       AsmString = "c.ueq.s $\x02, $\x03";
    8272             :       break;
    8273             :     }
    8274             :     return false;
    8275             :   case Mips::C_ULE_D32:
    8276          17 :     if (MI->getNumOperands() == 3 &&
    8277          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8278          26 :         MI->getOperand(1).isReg() &&
    8279          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8280          43 :         MI->getOperand(2).isReg() &&
    8281          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8282             :       // (C_ULE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8283             :       AsmString = "c.ule.d $\x02, $\x03";
    8284             :       break;
    8285             :     }
    8286             :     return false;
    8287             :   case Mips::C_ULE_D32_MM:
    8288           4 :     if (MI->getNumOperands() == 3 &&
    8289           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8290           6 :         MI->getOperand(1).isReg() &&
    8291           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8292          10 :         MI->getOperand(2).isReg() &&
    8293           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8294             :       // (C_ULE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8295             :       AsmString = "c.ule.d $\x02, $\x03";
    8296             :       break;
    8297             :     }
    8298             :     return false;
    8299             :   case Mips::C_ULE_D64:
    8300          26 :     if (MI->getNumOperands() == 3 &&
    8301          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8302          34 :         MI->getOperand(1).isReg() &&
    8303          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8304          60 :         MI->getOperand(2).isReg() &&
    8305          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8306             :       // (C_ULE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8307             :       AsmString = "c.ule.d $\x02, $\x03";
    8308             :       break;
    8309             :     }
    8310             :     return false;
    8311             :   case Mips::C_ULE_D64_MM:
    8312           0 :     if (MI->getNumOperands() == 3 &&
    8313           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8314           0 :         MI->getOperand(1).isReg() &&
    8315           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8316           0 :         MI->getOperand(2).isReg() &&
    8317           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8318             :       // (C_ULE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8319             :       AsmString = "c.ule.d $\x02, $\x03";
    8320             :       break;
    8321             :     }
    8322             :     return false;
    8323             :   case Mips::C_ULE_S:
    8324          48 :     if (MI->getNumOperands() == 3 &&
    8325          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8326          60 :         MI->getOperand(1).isReg() &&
    8327          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8328         108 :         MI->getOperand(2).isReg() &&
    8329          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8330             :       // (C_ULE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8331             :       AsmString = "c.ule.s $\x02, $\x03";
    8332             :       break;
    8333             :     }
    8334             :     return false;
    8335             :   case Mips::C_ULE_S_MM:
    8336           4 :     if (MI->getNumOperands() == 3 &&
    8337           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8338           6 :         MI->getOperand(1).isReg() &&
    8339           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8340          10 :         MI->getOperand(2).isReg() &&
    8341           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8342             :       // (C_ULE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8343             :       AsmString = "c.ule.s $\x02, $\x03";
    8344             :       break;
    8345             :     }
    8346             :     return false;
    8347             :   case Mips::C_ULT_D32:
    8348          17 :     if (MI->getNumOperands() == 3 &&
    8349          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8350          26 :         MI->getOperand(1).isReg() &&
    8351          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8352          43 :         MI->getOperand(2).isReg() &&
    8353          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8354             :       // (C_ULT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8355             :       AsmString = "c.ult.d $\x02, $\x03";
    8356             :       break;
    8357             :     }
    8358             :     return false;
    8359             :   case Mips::C_ULT_D32_MM:
    8360           4 :     if (MI->getNumOperands() == 3 &&
    8361           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8362           6 :         MI->getOperand(1).isReg() &&
    8363           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8364          10 :         MI->getOperand(2).isReg() &&
    8365           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8366             :       // (C_ULT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8367             :       AsmString = "c.ult.d $\x02, $\x03";
    8368             :       break;
    8369             :     }
    8370             :     return false;
    8371             :   case Mips::C_ULT_D64:
    8372          26 :     if (MI->getNumOperands() == 3 &&
    8373          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8374          34 :         MI->getOperand(1).isReg() &&
    8375          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8376          60 :         MI->getOperand(2).isReg() &&
    8377          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8378             :       // (C_ULT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8379             :       AsmString = "c.ult.d $\x02, $\x03";
    8380             :       break;
    8381             :     }
    8382             :     return false;
    8383             :   case Mips::C_ULT_D64_MM:
    8384           0 :     if (MI->getNumOperands() == 3 &&
    8385           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8386           0 :         MI->getOperand(1).isReg() &&
    8387           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8388           0 :         MI->getOperand(2).isReg() &&
    8389           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8390             :       // (C_ULT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8391             :       AsmString = "c.ult.d $\x02, $\x03";
    8392             :       break;
    8393             :     }
    8394             :     return false;
    8395             :   case Mips::C_ULT_S:
    8396          48 :     if (MI->getNumOperands() == 3 &&
    8397          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8398          60 :         MI->getOperand(1).isReg() &&
    8399          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8400         108 :         MI->getOperand(2).isReg() &&
    8401          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8402             :       // (C_ULT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8403             :       AsmString = "c.ult.s $\x02, $\x03";
    8404             :       break;
    8405             :     }
    8406             :     return false;
    8407             :   case Mips::C_ULT_S_MM:
    8408           4 :     if (MI->getNumOperands() == 3 &&
    8409           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8410           6 :         MI->getOperand(1).isReg() &&
    8411           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8412          10 :         MI->getOperand(2).isReg() &&
    8413           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8414             :       // (C_ULT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8415             :       AsmString = "c.ult.s $\x02, $\x03";
    8416             :       break;
    8417             :     }
    8418             :     return false;
    8419             :   case Mips::C_UN_D32:
    8420          15 :     if (MI->getNumOperands() == 3 &&
    8421          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8422          22 :         MI->getOperand(1).isReg() &&
    8423          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8424          37 :         MI->getOperand(2).isReg() &&
    8425          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8426             :       // (C_UN_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8427             :       AsmString = "c.un.d $\x02, $\x03";
    8428             :       break;
    8429             :     }
    8430             :     return false;
    8431             :   case Mips::C_UN_D32_MM:
    8432           4 :     if (MI->getNumOperands() == 3 &&
    8433           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8434           6 :         MI->getOperand(1).isReg() &&
    8435           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8436          10 :         MI->getOperand(2).isReg() &&
    8437           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8438             :       // (C_UN_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8439             :       AsmString = "c.un.d $\x02, $\x03";
    8440             :       break;
    8441             :     }
    8442             :     return false;
    8443             :   case Mips::C_UN_D64:
    8444          26 :     if (MI->getNumOperands() == 3 &&
    8445          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8446          34 :         MI->getOperand(1).isReg() &&
    8447          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8448          60 :         MI->getOperand(2).isReg() &&
    8449          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8450             :       // (C_UN_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8451             :       AsmString = "c.un.d $\x02, $\x03";
    8452             :       break;
    8453             :     }
    8454             :     return false;
    8455             :   case Mips::C_UN_D64_MM:
    8456           0 :     if (MI->getNumOperands() == 3 &&
    8457           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8458           0 :         MI->getOperand(1).isReg() &&
    8459           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8460           0 :         MI->getOperand(2).isReg() &&
    8461           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8462             :       // (C_UN_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8463             :       AsmString = "c.un.d $\x02, $\x03";
    8464             :       break;
    8465             :     }
    8466             :     return false;
    8467             :   case Mips::C_UN_S:
    8468          46 :     if (MI->getNumOperands() == 3 &&
    8469          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8470          56 :         MI->getOperand(1).isReg() &&
    8471          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8472         102 :         MI->getOperand(2).isReg() &&
    8473          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8474             :       // (C_UN_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8475             :       AsmString = "c.un.s $\x02, $\x03";
    8476             :       break;
    8477             :     }
    8478             :     return false;
    8479             :   case Mips::C_UN_S_MM:
    8480           4 :     if (MI->getNumOperands() == 3 &&
    8481           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8482           6 :         MI->getOperand(1).isReg() &&
    8483           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8484          10 :         MI->getOperand(2).isReg() &&
    8485           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8486             :       // (C_UN_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8487             :       AsmString = "c.un.s $\x02, $\x03";
    8488             :       break;
    8489             :     }
    8490             :     return false;
    8491             :   case Mips::DADDu:
    8492        1435 :     if (MI->getNumOperands() == 3 &&
    8493        2870 :         MI->getOperand(0).isReg() &&
    8494        2869 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8495        2868 :         MI->getOperand(1).isReg() &&
    8496        4303 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8497        1434 :         MI->getOperand(2).getReg() == Mips::ZERO_64) {
    8498             :       // (DADDu GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64)
    8499             :       AsmString = "move $\x01, $\x02";
    8500             :       break;
    8501             :     }
    8502             :     return false;
    8503             :   case Mips::DI:
    8504         166 :     if (MI->getNumOperands() == 1 &&
    8505          83 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8506             :       // (DI ZERO)
    8507             :       AsmString = "di";
    8508             :       break;
    8509             :     }
    8510             :     return false;
    8511             :   case Mips::DIV:
    8512          30 :     if (MI->getNumOperands() == 3 &&
    8513          60 :         MI->getOperand(0).isReg() &&
    8514          60 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8515          60 :         MI->getOperand(1).isReg() &&
    8516          34 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
    8517          38 :         MI->getOperand(2).isReg() &&
    8518           4 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8519             :       // (DIV GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt)
    8520             :       AsmString = "div $\x01, $\x03";
    8521             :       break;
    8522             :     }
    8523             :     return false;
    8524             :   case Mips::DIVU:
    8525          27 :     if (MI->getNumOperands() == 3 &&
    8526          54 :         MI->getOperand(0).isReg() &&
    8527          54 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8528          54 :         MI->getOperand(1).isReg() &&
    8529          31 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
    8530          35 :         MI->getOperand(2).isReg() &&
    8531           4 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8532             :       // (DIVU GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt)
    8533             :       AsmString = "divu $\x01, $\x03";
    8534             :       break;
    8535             :     }
    8536             :     return false;
    8537             :   case Mips::DI_MM:
    8538          12 :     if (MI->getNumOperands() == 1 &&
    8539           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8540             :       // (DI_MM ZERO)
    8541             :       AsmString = "di";
    8542             :       break;
    8543             :     }
    8544             :     return false;
    8545             :   case Mips::DI_MMR6:
    8546          10 :     if (MI->getNumOperands() == 1 &&
    8547           5 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8548             :       // (DI_MMR6 ZERO)
    8549             :       AsmString = "di";
    8550             :       break;
    8551             :     }
    8552             :     return false;
    8553             :   case Mips::DMT:
    8554          12 :     if (MI->getNumOperands() == 1 &&
    8555           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8556             :       // (DMT ZERO)
    8557             :       AsmString = "dmt";
    8558             :       break;
    8559             :     }
    8560             :     return false;
    8561             :   case Mips::DSUB:
    8562          66 :     if (MI->getNumOperands() == 3 &&
    8563         132 :         MI->getOperand(0).isReg() &&
    8564         132 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8565         106 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8566         146 :         MI->getOperand(2).isReg() &&
    8567          40 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8568             :       // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
    8569             :       AsmString = "dneg $\x01, $\x03";
    8570             :       break;
    8571             :     }
    8572          26 :     if (MI->getNumOperands() == 3 &&
    8573          52 :         MI->getOperand(0).isReg() &&
    8574          52 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8575          26 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8576          26 :         MI->getOperand(2).isReg() &&
    8577           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8578             :       // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
    8579             :       AsmString = "dneg $\x01";
    8580             :       break;
    8581             :     }
    8582             :     return false;
    8583             :   case Mips::DSUBu:
    8584         147 :     if (MI->getNumOperands() == 3 &&
    8585         294 :         MI->getOperand(0).isReg() &&
    8586         290 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8587         160 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8588         181 :         MI->getOperand(2).isReg() &&
    8589          17 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8590             :       // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
    8591             :       AsmString = "dnegu $\x01, $\x03";
    8592             :       break;
    8593             :     }
    8594         130 :     if (MI->getNumOperands() == 3 &&
    8595         260 :         MI->getOperand(0).isReg() &&
    8596         256 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8597         126 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8598         130 :         MI->getOperand(2).isReg() &&
    8599           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8600             :       // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
    8601             :       AsmString = "dnegu $\x01";
    8602             :       break;
    8603             :     }
    8604             :     return false;
    8605             :   case Mips::DVPE:
    8606          12 :     if (MI->getNumOperands() == 1 &&
    8607           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8608             :       // (DVPE ZERO)
    8609             :       AsmString = "dvpe";
    8610             :       break;
    8611             :     }
    8612             :     return false;
    8613             :   case Mips::EI:
    8614         148 :     if (MI->getNumOperands() == 1 &&
    8615          74 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8616             :       // (EI ZERO)
    8617             :       AsmString = "ei";
    8618             :       break;
    8619             :     }
    8620             :     return false;
    8621             :   case Mips::EI_MM:
    8622          24 :     if (MI->getNumOperands() == 1 &&
    8623          12 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8624             :       // (EI_MM ZERO)
    8625             :       AsmString = "ei";
    8626             :       break;
    8627             :     }
    8628             :     return false;
    8629             :   case Mips::EI_MMR6:
    8630          10 :     if (MI->getNumOperands() == 1 &&
    8631           5 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8632             :       // (EI_MMR6 ZERO)
    8633             :       AsmString = "ei";
    8634             :       break;
    8635             :     }
    8636             :     return false;
    8637             :   case Mips::EMT:
    8638          12 :     if (MI->getNumOperands() == 1 &&
    8639           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8640             :       // (EMT ZERO)
    8641             :       AsmString = "emt";
    8642             :       break;
    8643             :     }
    8644             :     return false;
    8645             :   case Mips::EVPE:
    8646          12 :     if (MI->getNumOperands() == 1 &&
    8647           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8648             :       // (EVPE ZERO)
    8649             :       AsmString = "evpe";
    8650             :       break;
    8651             :     }
    8652             :     return false;
    8653             :   case Mips::HYPCALL:
    8654          11 :     if (MI->getNumOperands() == 1 &&
    8655          22 :         MI->getOperand(0).isImm() &&
    8656          11 :         MI->getOperand(0).getImm() == 0) {
    8657             :       // (HYPCALL 0)
    8658             :       AsmString = "hypcall";
    8659             :       break;
    8660             :     }
    8661             :     return false;
    8662             :   case Mips::HYPCALL_MM:
    8663           6 :     if (MI->getNumOperands() == 1 &&
    8664          12 :         MI->getOperand(0).isImm() &&
    8665           6 :         MI->getOperand(0).getImm() == 0) {
    8666             :       // (HYPCALL_MM 0)
    8667             :       AsmString = "hypcall";
    8668             :       break;
    8669             :     }
    8670             :     return false;
    8671             :   case Mips::JALR:
    8672        1621 :     if (MI->getNumOperands() == 2 &&
    8673        2135 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8674        2649 :         MI->getOperand(1).isReg() &&
    8675         514 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8676             :       // (JALR ZERO, GPR32Opnd:$rs)
    8677             :       AsmString = "jr $\x02";
    8678             :       break;
    8679             :     }
    8680             :     return false;
    8681             :   case Mips::JALR64:
    8682         543 :     if (MI->getNumOperands() == 2 &&
    8683        1047 :         MI->getOperand(0).getReg() == Mips::ZERO_64 &&
    8684        1551 :         MI->getOperand(1).isReg() &&
    8685         504 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
    8686             :       // (JALR64 ZERO_64, GPR64Opnd:$rs)
    8687             :       AsmString = "jr $\x02";
    8688             :       break;
    8689             :     }
    8690             :     return false;
    8691             :   case Mips::JALRC_HB_MMR6:
    8692           4 :     if (MI->getNumOperands() == 2 &&
    8693           6 :         MI->getOperand(0).getReg() == Mips::RA &&
    8694           8 :         MI->getOperand(1).isReg() &&
    8695           2 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8696             :       // (JALRC_HB_MMR6 RA, GPR32Opnd:$rs)
    8697             :       AsmString = "jalrc.hb $\x02";
    8698             :       break;
    8699             :     }
    8700             :     return false;
    8701             :   case Mips::JALRC_MMR6:
    8702           4 :     if (MI->getNumOperands() == 2 &&
    8703           6 :         MI->getOperand(0).getReg() == Mips::RA &&
    8704           8 :         MI->getOperand(1).isReg() &&
    8705           2 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8706             :       // (JALRC_MMR6 RA, GPR32Opnd:$rs)
    8707             :       AsmString = "jalrc $\x02";
    8708             :       break;
    8709             :     }
    8710             :     return false;
    8711             :   case Mips::JALR_HB:
    8712          67 :     if (MI->getNumOperands() == 2 &&
    8713         106 :         MI->getOperand(0).getReg() == Mips::RA &&
    8714         145 :         MI->getOperand(1).isReg() &&
    8715          39 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8716             :       // (JALR_HB RA, GPR32Opnd:$rs)
    8717             :       AsmString = "jalr.hb $\x02";
    8718             :       break;
    8719             :     }
    8720             :     return false;
    8721             :   case Mips::JALR_HB64:
    8722          26 :     if (MI->getNumOperands() == 2 &&
    8723          42 :         MI->getOperand(0).getReg() == Mips::RA_64 &&
    8724          58 :         MI->getOperand(1).isReg() &&
    8725          16 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
    8726             :       // (JALR_HB64 RA_64, GPR64Opnd:$rs)
    8727             :       AsmString = "jalr.hb $\x02";
    8728             :       break;
    8729             :     }
    8730             :     return false;
    8731             :   case Mips::JIALC:
    8732          71 :     if (MI->getNumOperands() == 2 &&
    8733         142 :         MI->getOperand(0).isReg() &&
    8734         142 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8735         213 :         MI->getOperand(1).isImm() &&
    8736          71 :         MI->getOperand(1).getImm() == 0) {
    8737             :       // (JIALC GPR32Opnd:$rs, 0)
    8738             :       AsmString = "jalrc $\x01";
    8739             :       break;
    8740             :     }
    8741             :     return false;
    8742             :   case Mips::JIALC64:
    8743         117 :     if (MI->getNumOperands() == 2 &&
    8744         234 :         MI->getOperand(0).isReg() &&
    8745         234 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8746         351 :         MI->getOperand(1).isImm() &&
    8747         117 :         MI->getOperand(1).getImm() == 0) {
    8748             :       // (JIALC64 GPR64Opnd:$rs, 0)
    8749             :       AsmString = "jalrc $\x01";
    8750             :       break;
    8751             :     }
    8752             :     return false;
    8753             :   case Mips::JIC:
    8754         166 :     if (MI->getNumOperands() == 2 &&
    8755         332 :         MI->getOperand(0).isReg() &&
    8756         332 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8757         498 :         MI->getOperand(1).isImm() &&
    8758         166 :         MI->getOperand(1).getImm() == 0) {
    8759             :       // (JIC GPR32Opnd:$rs, 0)
    8760             :       AsmString = "jrc $\x01";
    8761             :       break;
    8762             :     }
    8763             :     return false;
    8764             :   case Mips::JIC64:
    8765         238 :     if (MI->getNumOperands() == 2 &&
    8766         476 :         MI->getOperand(0).isReg() &&
    8767         476 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8768         714 :         MI->getOperand(1).isImm() &&
    8769         238 :         MI->getOperand(1).getImm() == 0) {
    8770             :       // (JIC64 GPR64Opnd:$rs, 0)
    8771             :       AsmString = "jrc $\x01";
    8772             :       break;
    8773             :     }
    8774             :     return false;
    8775             :   case Mips::MFTACX:
    8776           0 :     if (MI->getNumOperands() == 2 &&
    8777           0 :         MI->getOperand(0).isReg() &&
    8778           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8779           0 :         MI->getOperand(1).getReg() == Mips::AC0) {
    8780             :       // (MFTACX GPR32Opnd:$rt, AC0)
    8781             :       AsmString = "mftacx $\x01";
    8782             :       break;
    8783             :     }
    8784             :     return false;
    8785             :   case Mips::MFTC0:
    8786           0 :     if (MI->getNumOperands() == 3 &&
    8787           0 :         MI->getOperand(0).isReg() &&
    8788           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8789           0 :         MI->getOperand(1).isReg() &&
    8790           0 :         MRI.getRegClass(Mips::COP0RegClassID).contains(MI->getOperand(1).getReg()) &&
    8791           0 :         MI->getOperand(2).isImm() &&
    8792           0 :         MI->getOperand(2).getImm() == 0) {
    8793             :       // (MFTC0 GPR32Opnd:$rd, COP0Opnd:$rt, 0)
    8794             :       AsmString = "mftc0 $\x01, $\x02";
    8795             :       break;
    8796             :     }
    8797             :     return false;
    8798             :   case Mips::MFTHI:
    8799           0 :     if (MI->getNumOperands() == 2 &&
    8800           0 :         MI->getOperand(0).isReg() &&
    8801           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8802           0 :         MI->getOperand(1).getReg() == Mips::AC0) {
    8803             :       // (MFTHI GPR32Opnd:$rt, AC0)
    8804             :       AsmString = "mfthi $\x01";
    8805             :       break;
    8806             :     }
    8807             :     return false;
    8808             :   case Mips::MFTLO:
    8809           0 :     if (MI->getNumOperands() == 2 &&
    8810           0 :         MI->getOperand(0).isReg() &&
    8811           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8812           0 :         MI->getOperand(1).getReg() == Mips::AC0) {
    8813             :       // (MFTLO GPR32Opnd:$rt, AC0)
    8814             :       AsmString = "mftlo $\x01";
    8815             :       break;
    8816             :     }
    8817             :     return false;
    8818             :   case Mips::MOVE16_MM:
    8819         441 :     if (MI->getNumOperands() == 2 &&
    8820         482 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8821          41 :         MI->getOperand(1).getReg() == Mips::ZERO) {
    8822             :       // (MOVE16_MM ZERO, ZERO)
    8823             :       AsmString = "nop";
    8824             :       break;
    8825             :     }
    8826             :     return false;
    8827             :   case Mips::MTTACX:
    8828           0 :     if (MI->getNumOperands() == 2 &&
    8829           0 :         MI->getOperand(0).getReg() == Mips::AC0 &&
    8830           0 :         MI->getOperand(1).isReg() &&
    8831           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8832             :       // (MTTACX AC0, GPR32Opnd:$rt)
    8833             :       AsmString = "mttacx $\x02";
    8834             :       break;
    8835             :     }
    8836             :     return false;
    8837             :   case Mips::MTTC0:
    8838           0 :     if (MI->getNumOperands() == 3 &&
    8839           0 :         MI->getOperand(0).isReg() &&
    8840           0 :         MRI.getRegClass(Mips::COP0RegClassID).contains(MI->getOperand(0).getReg()) &&
    8841           0 :         MI->getOperand(1).isReg() &&
    8842           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8843           0 :         MI->getOperand(2).isImm() &&
    8844           0 :         MI->getOperand(2).getImm() == 0) {
    8845             :       // (MTTC0 COP0Opnd:$rt, GPR32Opnd:$rd, 0)
    8846             :       AsmString = "mttc0 $\x02, $\x01";
    8847             :       break;
    8848             :     }
    8849             :     return false;
    8850             :   case Mips::MTTHI:
    8851           0 :     if (MI->getNumOperands() == 2 &&
    8852           0 :         MI->getOperand(0).getReg() == Mips::AC0 &&
    8853           0 :         MI->getOperand(1).isReg() &&
    8854           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8855             :       // (MTTHI AC0, GPR32Opnd:$rt)
    8856             :       AsmString = "mtthi $\x02";
    8857             :       break;
    8858             :     }
    8859             :     return false;
    8860             :   case Mips::MTTLO:
    8861           0 :     if (MI->getNumOperands() == 2 &&
    8862           0 :         MI->getOperand(0).getReg() == Mips::AC0 &&
    8863           0 :         MI->getOperand(1).isReg() &&
    8864           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8865             :       // (MTTLO AC0, GPR32Opnd:$rt)
    8866             :       AsmString = "mttlo $\x02";
    8867             :       break;
    8868             :     }
    8869             :     return false;
    8870             :   case Mips::NORImm:
    8871           0 :     if (MI->getNumOperands() == 3 &&
    8872           0 :         MI->getOperand(0).isReg() &&
    8873           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8874           0 :         MI->getOperand(1).isReg() &&
    8875           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8876             :       // (NORImm GPR32Opnd:$rs, GPR32Opnd:$rs, simm32_relaxed:$imm)
    8877             :       AsmString = "nor     $\x01, $\x03";
    8878             :       break;
    8879             :     }
    8880             :     return false;
    8881             :   case Mips::NORImm64:
    8882           0 :     if (MI->getNumOperands() == 3 &&
    8883           0 :         MI->getOperand(0).isReg() &&
    8884           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8885           0 :         MI->getOperand(1).isReg() &&
    8886           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8887             :       // (NORImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    8888             :       AsmString = "nor     $\x01, $\x03";
    8889             :       break;
    8890             :     }
    8891             :     return false;
    8892             :   case Mips::OR:
    8893        2931 :     if (MI->getNumOperands() == 3 &&
    8894        5854 :         MI->getOperand(0).isReg() &&
    8895        5854 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8896        5846 :         MI->getOperand(1).isReg() &&
    8897        8777 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8898        2923 :         MI->getOperand(2).getReg() == Mips::ZERO) {
    8899             :       // (OR GPR32Opnd:$dst, GPR32Opnd:$src, ZERO)
    8900             :       AsmString = "move $\x01, $\x02";
    8901             :       break;
    8902             :     }
    8903             :     return false;
    8904             :   case Mips::OR64:
    8905         859 :     if (MI->getNumOperands() == 3 &&
    8906        1718 :         MI->getOperand(0).isReg() &&
    8907        1718 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8908        1718 :         MI->getOperand(1).isReg() &&
    8909        2577 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8910         859 :         MI->getOperand(2).getReg() == Mips::ZERO_64) {
    8911             :       // (OR64 GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64)
    8912             :       AsmString = "move $\x01, $\x02";
    8913             :       break;
    8914             :     }
    8915             :     return false;
    8916             :   case Mips::RDHWR_MMR6:
    8917           5 :     if (MI->getNumOperands() == 3 &&
    8918          10 :         MI->getOperand(0).isReg() &&
    8919          10 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8920          10 :         MI->getOperand(1).isReg() &&
    8921          10 :         MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
    8922          15 :         MI->getOperand(2).isImm() &&
    8923           5 :         MI->getOperand(2).getImm() == 0) {
    8924             :       // (RDHWR_MMR6 GPR32Opnd:$rt, HWRegsOpnd:$rs, 0)
    8925             :       AsmString = "rdhwr $\x01, $\x02";
    8926             :       break;
    8927             :     }
    8928             :     return false;
    8929             :   case Mips::SDBBP:
    8930          31 :     if (MI->getNumOperands() == 1 &&
    8931          62 :         MI->getOperand(0).isImm() &&
    8932          31 :         MI->getOperand(0).getImm() == 0) {
    8933             :       // (SDBBP 0)
    8934             :       AsmString = "sdbbp";
    8935             :       break;
    8936             :     }
    8937             :     return false;
    8938             :   case Mips::SDBBP_MMR6:
    8939           3 :     if (MI->getNumOperands() == 1 &&
    8940           6 :         MI->getOperand(0).isImm() &&
    8941           3 :         MI->getOperand(0).getImm() == 0) {
    8942             :       // (SDBBP_MMR6 0)
    8943             :       AsmString = "sdbbp";
    8944             :       break;
    8945             :     }
    8946             :     return false;
    8947             :   case Mips::SDBBP_R6:
    8948          12 :     if (MI->getNumOperands() == 1 &&
    8949          24 :         MI->getOperand(0).isImm() &&
    8950          12 :         MI->getOperand(0).getImm() == 0) {
    8951             :       // (SDBBP_R6 0)
    8952             :       AsmString = "sdbbp";
    8953             :       break;
    8954             :     }
    8955             :     return false;
    8956             :   case Mips::SLL:
    8957       56008 :     if (MI->getNumOperands() == 3 &&
    8958      110259 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8959      108486 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8960      164478 :         MI->getOperand(2).isImm() &&
    8961       54235 :         MI->getOperand(2).getImm() == 0) {
    8962             :       // (SLL ZERO, ZERO, 0)
    8963             :       AsmString = "nop";
    8964             :       break;
    8965             :     }
    8966             :     return false;
    8967             :   case Mips::SLL_MM:
    8968         117 :     if (MI->getNumOperands() == 3 &&
    8969         217 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8970         200 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8971         317 :         MI->getOperand(2).isImm() &&
    8972         100 :         MI->getOperand(2).getImm() == 0) {
    8973             :       // (SLL_MM ZERO, ZERO, 0)
    8974             :       AsmString = "nop";
    8975             :       break;
    8976             :     }
    8977             :     return false;
    8978             :   case Mips::SLL_MMR6:
    8979          22 :     if (MI->getNumOperands() == 3 &&
    8980          41 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8981          38 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    8982          60 :         MI->getOperand(2).isImm() &&
    8983          19 :         MI->getOperand(2).getImm() == 0) {
    8984             :       // (SLL_MMR6 ZERO, ZERO, 0)
    8985             :       AsmString = "nop";
    8986             :       break;
    8987             :     }
    8988             :     return false;
    8989             :   case Mips::SLTImm64:
    8990           0 :     if (MI->getNumOperands() == 3 &&
    8991           0 :         MI->getOperand(0).isReg() &&
    8992           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8993           0 :         MI->getOperand(1).isReg() &&
    8994           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8995             :       // (SLTImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    8996             :       AsmString = "slt     $\x01, $\x03";
    8997             :       break;
    8998             :     }
    8999             :     return false;
    9000             :   case Mips::SLTUImm64:
    9001           0 :     if (MI->getNumOperands() == 3 &&
    9002           0 :         MI->getOperand(0).isReg() &&
    9003           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    9004           0 :         MI->getOperand(1).isReg() &&
    9005           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    9006             :       // (SLTUImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    9007             :       AsmString = "sltu    $\x01, $\x03";
    9008             :       break;
    9009             :     }
    9010             :     return false;
    9011             :   case Mips::SUB:
    9012         153 :     if (MI->getNumOperands() == 3 &&
    9013         306 :         MI->getOperand(0).isReg() &&
    9014         306 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9015         235 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9016         317 :         MI->getOperand(2).isReg() &&
    9017          82 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    9018             :       // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    9019             :       AsmString = "neg $\x01, $\x03";
    9020             :       break;
    9021             :     }
    9022          71 :     if (MI->getNumOperands() == 3 &&
    9023         142 :         MI->getOperand(0).isReg() &&
    9024         142 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9025          71 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9026          71 :         MI->getOperand(2).isReg() &&
    9027           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    9028             :       // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    9029             :       AsmString = "neg $\x01";
    9030             :       break;
    9031             :     }
    9032             :     return false;
    9033             :   case Mips::SUBu:
    9034         563 :     if (MI->getNumOperands() == 3 &&
    9035        1126 :         MI->getOperand(0).isReg() &&
    9036        1118 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9037         752 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9038         957 :         MI->getOperand(2).isReg() &&
    9039         197 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    9040             :       // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    9041             :       AsmString = "negu $\x01, $\x03";
    9042             :       break;
    9043             :     }
    9044         366 :     if (MI->getNumOperands() == 3 &&
    9045         732 :         MI->getOperand(0).isReg() &&
    9046         724 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9047         358 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9048         366 :         MI->getOperand(2).isReg() &&
    9049           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    9050             :       // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    9051             :       AsmString = "negu $\x01";
    9052             :       break;
    9053             :     }
    9054             :     return false;
    9055             :   case Mips::SYNC:
    9056         180 :     if (MI->getNumOperands() == 1 &&
    9057         360 :         MI->getOperand(0).isImm() &&
    9058         180 :         MI->getOperand(0).getImm() == 0) {
    9059             :       // (SYNC 0)
    9060             :       AsmString = "sync";
    9061             :       break;
    9062             :     }
    9063             :     return false;
    9064             :   case Mips::SYNC_MM:
    9065           6 :     if (MI->getNumOperands() == 1 &&
    9066          12 :         MI->getOperand(0).isImm() &&
    9067           6 :         MI->getOperand(0).getImm() == 0) {
    9068             :       // (SYNC_MM 0)
    9069             :       AsmString = "sync";
    9070             :       break;
    9071             :     }
    9072             :     return false;
    9073             :   case Mips::SYNC_MMR6:
    9074           4 :     if (MI->getNumOperands() == 1 &&
    9075           8 :         MI->getOperand(0).isImm() &&
    9076           4 :         MI->getOperand(0).getImm() == 0) {
    9077             :       // (SYNC_MMR6 0)
    9078             :       AsmString = "sync";
    9079             :       break;
    9080             :     }
    9081             :     return false;
    9082             :   case Mips::SYSCALL:
    9083          61 :     if (MI->getNumOperands() == 1 &&
    9084         122 :         MI->getOperand(0).isImm() &&
    9085          61 :         MI->getOperand(0).getImm() == 0) {
    9086             :       // (SYSCALL 0)
    9087             :       AsmString = "syscall";
    9088             :       break;
    9089             :     }
    9090             :     return false;
    9091             :   case Mips::SYSCALL_MM:
    9092          14 :     if (MI->getNumOperands() == 1 &&
    9093          28 :         MI->getOperand(0).isImm() &&
    9094          14 :         MI->getOperand(0).getImm() == 0) {
    9095             :       // (SYSCALL_MM 0)
    9096             :       AsmString = "syscall";
    9097             :       break;
    9098             :     }
    9099             :     return false;
    9100             :   case Mips::TEQ:
    9101         492 :     if (MI->getNumOperands() == 3 &&
    9102         955 :         MI->getOperand(0).isReg() &&
    9103         955 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9104         926 :         MI->getOperand(1).isReg() &&
    9105         926 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9106        1418 :         MI->getOperand(2).isImm() &&
    9107         463 :         MI->getOperand(2).getImm() == 0) {
    9108             :       // (TEQ GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9109             :       AsmString = "teq $\x01, $\x02";
    9110             :       break;
    9111             :     }
    9112             :     return false;
    9113             :   case Mips::TEQ_MM:
    9114          41 :     if (MI->getNumOperands() == 3 &&
    9115          82 :         MI->getOperand(0).isReg() &&
    9116          82 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9117          82 :         MI->getOperand(1).isReg() &&
    9118          82 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9119         123 :         MI->getOperand(2).isImm() &&
    9120          41 :         MI->getOperand(2).getImm() == 0) {
    9121             :       // (TEQ_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9122             :       AsmString = "teq $\x01, $\x02";
    9123             :       break;
    9124             :     }
    9125             :     return false;
    9126             :   case Mips::TGE:
    9127          78 :     if (MI->getNumOperands() == 3 &&
    9128         156 :         MI->getOperand(0).isReg() &&
    9129         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9130         156 :         MI->getOperand(1).isReg() &&
    9131         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9132         234 :         MI->getOperand(2).isImm() &&
    9133          78 :         MI->getOperand(2).getImm() == 0) {
    9134             :       // (TGE GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9135             :       AsmString = "tge $\x01, $\x02";
    9136             :       break;
    9137             :     }
    9138             :     return false;
    9139             :   case Mips::TGEU:
    9140          78 :     if (MI->getNumOperands() == 3 &&
    9141         156 :         MI->getOperand(0).isReg() &&
    9142         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9143         156 :         MI->getOperand(1).isReg() &&
    9144         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9145         234 :         MI->getOperand(2).isImm() &&
    9146          78 :         MI->getOperand(2).getImm() == 0) {
    9147             :       // (TGEU GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9148             :       AsmString = "tgeu $\x01, $\x02";
    9149             :       break;
    9150             :     }
    9151             :     return false;
    9152             :   case Mips::TGEU_MM:
    9153           9 :     if (MI->getNumOperands() == 3 &&
    9154          18 :         MI->getOperand(0).isReg() &&
    9155          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9156          18 :         MI->getOperand(1).isReg() &&
    9157          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9158          27 :         MI->getOperand(2).isImm() &&
    9159           9 :         MI->getOperand(2).getImm() == 0) {
    9160             :       // (TGEU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9161             :       AsmString = "tgeu $\x01, $\x02";
    9162             :       break;
    9163             :     }
    9164             :     return false;
    9165             :   case Mips::TGE_MM:
    9166           9 :     if (MI->getNumOperands() == 3 &&
    9167          18 :         MI->getOperand(0).isReg() &&
    9168          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9169          18 :         MI->getOperand(1).isReg() &&
    9170          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9171          27 :         MI->getOperand(2).isImm() &&
    9172           9 :         MI->getOperand(2).getImm() == 0) {
    9173             :       // (TGE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9174             :       AsmString = "tge $\x01, $\x02";
    9175             :       break;
    9176             :     }
    9177             :     return false;
    9178             :   case Mips::TLT:
    9179          78 :     if (MI->getNumOperands() == 3 &&
    9180         156 :         MI->getOperand(0).isReg() &&
    9181         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9182         156 :         MI->getOperand(1).isReg() &&
    9183         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9184         234 :         MI->getOperand(2).isImm() &&
    9185          78 :         MI->getOperand(2).getImm() == 0) {
    9186             :       // (TLT GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9187             :       AsmString = "tlt $\x01, $\x02";
    9188             :       break;
    9189             :     }
    9190             :     return false;
    9191             :   case Mips::TLTU:
    9192          78 :     if (MI->getNumOperands() == 3 &&
    9193         156 :         MI->getOperand(0).isReg() &&
    9194         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9195         156 :         MI->getOperand(1).isReg() &&
    9196         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9197         234 :         MI->getOperand(2).isImm() &&
    9198          78 :         MI->getOperand(2).getImm() == 0) {
    9199             :       // (TLTU GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9200             :       AsmString = "tltu $\x01, $\x02";
    9201             :       break;
    9202             :     }
    9203             :     return false;
    9204             :   case Mips::TLTU_MM:
    9205           9 :     if (MI->getNumOperands() == 3 &&
    9206          18 :         MI->getOperand(0).isReg() &&
    9207          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9208          18 :         MI->getOperand(1).isReg() &&
    9209          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9210          27 :         MI->getOperand(2).isImm() &&
    9211           9 :         MI->getOperand(2).getImm() == 0) {
    9212             :       // (TLTU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9213             :       AsmString = "tltu $\x01, $\x02";
    9214             :       break;
    9215             :     }
    9216             :     return false;
    9217             :   case Mips::TLT_MM:
    9218           9 :     if (MI->getNumOperands() == 3 &&
    9219          18 :         MI->getOperand(0).isReg() &&
    9220          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9221          18 :         MI->getOperand(1).isReg() &&
    9222          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9223          27 :         MI->getOperand(2).isImm() &&
    9224           9 :         MI->getOperand(2).getImm() == 0) {
    9225             :       // (TLT_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9226             :       AsmString = "tlt $\x01, $\x02";
    9227             :       break;
    9228             :     }
    9229             :     return false;
    9230             :   case Mips::TNE:
    9231         102 :     if (MI->getNumOperands() == 3 &&
    9232         200 :         MI->getOperand(0).isReg() &&
    9233         188 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9234         172 :         MI->getOperand(1).isReg() &&
    9235         164 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9236         258 :         MI->getOperand(2).isImm() &&
    9237          78 :         MI->getOperand(2).getImm() == 0) {
    9238             :       // (TNE GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9239             :       AsmString = "tne $\x01, $\x02";
    9240             :       break;
    9241             :     }
    9242             :     return false;
    9243             :   case Mips::TNE_MM:
    9244           9 :     if (MI->getNumOperands() == 3 &&
    9245          18 :         MI->getOperand(0).isReg() &&
    9246          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9247          18 :         MI->getOperand(1).isReg() &&
    9248          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9249          27 :         MI->getOperand(2).isImm() &&
    9250           9 :         MI->getOperand(2).getImm() == 0) {
    9251             :       // (TNE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9252             :       AsmString = "tne $\x01, $\x02";
    9253             :       break;
    9254             :     }
    9255             :     return false;
    9256             :   case Mips::WAIT_MM:
    9257           5 :     if (MI->getNumOperands() == 1 &&
    9258          10 :         MI->getOperand(0).isImm() &&
    9259           5 :         MI->getOperand(0).getImm() == 0) {
    9260             :       // (WAIT_MM 0)
    9261             :       AsmString = "wait";
    9262             :       break;
    9263             :     }
    9264             :     return false;
    9265             :   case Mips::WRDSP:
    9266          16 :     if (MI->getNumOperands() == 2 &&
    9267          32 :         MI->getOperand(0).isReg() &&
    9268          32 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9269          48 :         MI->getOperand(1).isImm() &&
    9270          16 :         MI->getOperand(1).getImm() == 31) {
    9271             :       // (WRDSP GPR32Opnd:$rt, 31)
    9272             :       AsmString = "wrdsp $\x01";
    9273             :       break;
    9274             :     }
    9275             :     return false;
    9276             :   case Mips::WRDSP_MM:
    9277          10 :     if (MI->getNumOperands() == 2 &&
    9278          20 :         MI->getOperand(0).isReg() &&
    9279          20 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9280          30 :         MI->getOperand(1).isImm() &&
    9281          10 :         MI->getOperand(1).getImm() == 31) {
    9282             :       // (WRDSP_MM GPR32Opnd:$rt, 31)
    9283             :       AsmString = "wrdsp $\x01";
    9284             :       break;
    9285             :     }
    9286             :     return false;
    9287             :   case Mips::YIELD:
    9288           6 :     if (MI->getNumOperands() == 2 &&
    9289           9 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    9290          12 :         MI->getOperand(1).isReg() &&
    9291           3 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    9292             :       // (YIELD ZERO, GPR32Opnd:$rs)
    9293             :       AsmString = "yield $\x02";
    9294             :       break;
    9295             :     }
    9296             :     return false;
    9297             :   }
    9298             : 
    9299             :   unsigned I = 0;
    9300      693284 :   while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
    9301      500918 :          AsmString[I] != '$' && AsmString[I] != '\0')
    9302      192366 :     ++I;
    9303       61461 :   OS << '\t' << StringRef(AsmString, I);
    9304       61461 :   if (AsmString[I] != '\0') {
    9305        6736 :     if (AsmString[I] == ' ' || AsmString[I] == '\t') {
    9306             :       OS << '\t';
    9307        6736 :       ++I;
    9308             :     }
    9309             :     do {
    9310       20533 :       if (AsmString[I] == '$') {
    9311       11335 :         ++I;
    9312       11335 :         if (AsmString[I] == (char)0xff) {
    9313         103 :           ++I;
    9314         103 :           int OpIdx = AsmString[I++] - 1;
    9315         103 :           int PrintMethodIdx = AsmString[I++] - 1;
    9316         103 :           printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS);
    9317             :         } else
    9318       11232 :           printOperand(MI, unsigned(AsmString[I++]) - 1, OS);
    9319             :       } else {
    9320        9198 :         OS << AsmString[I++];
    9321             :       }
    9322       20533 :     } while (AsmString[I] != '\0');
    9323             :   }
    9324             : 
    9325             :   return true;
    9326             : }
    9327             : 
    9328         103 : void MipsInstPrinter::printCustomAliasOperand(
    9329             :          const MCInst *MI, unsigned OpIdx,
    9330             :          unsigned PrintMethodIdx,
    9331             :          raw_ostream &OS) {
    9332         103 :   switch (PrintMethodIdx) {
    9333           0 :   default:
    9334           0 :     llvm_unreachable("Unknown PrintMethod kind");
    9335             :     break;
    9336         103 :   case 0:
    9337         103 :     printUImm<10>(MI, OpIdx, OS);
    9338             :     break;
    9339             :   }
    9340         103 : }
    9341             : 
    9342             : #endif // PRINT_ALIAS_INSTR

Generated by: LCOV version 1.13