LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/Mips - MipsGenAsmWriter.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 1233 1451 85.0 %
Date: 2018-07-13 00:08:38 Functions: 4 4 100.0 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Assembly Writer Source Fragment                                            *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : /// printInstruction - This method is automatically generated by tablegen
      10             : /// from the instruction set description.
      11      144118 : void MipsInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
      12             :   static const char AsmStrs[] = {
      13             :   /* 0 */ 'd', 'm', 'f', 'c', '0', 9, 0,
      14             :   /* 7 */ 'd', 'm', 'f', 'g', 'c', '0', 9, 0,
      15             :   /* 15 */ 'm', 'f', 'h', 'g', 'c', '0', 9, 0,
      16             :   /* 23 */ 'm', 't', 'h', 'g', 'c', '0', 9, 0,
      17             :   /* 31 */ 'd', 'm', 't', 'g', 'c', '0', 9, 0,
      18             :   /* 39 */ 'm', 'f', 'h', 'c', '0', 9, 0,
      19             :   /* 46 */ 'm', 't', 'h', 'c', '0', 9, 0,
      20             :   /* 53 */ 'd', 'm', 't', 'c', '0', 9, 0,
      21             :   /* 60 */ 'v', 'm', 'm', '0', 9, 0,
      22             :   /* 66 */ 'm', 't', 'm', '0', 9, 0,
      23             :   /* 72 */ 'm', 't', 'p', '0', 9, 0,
      24             :   /* 78 */ 'b', 'b', 'i', 't', '0', 9, 0,
      25             :   /* 85 */ 'l', 'd', 'c', '1', 9, 0,
      26             :   /* 91 */ 's', 'd', 'c', '1', 9, 0,
      27             :   /* 97 */ 'c', 'f', 'c', '1', 9, 0,
      28             :   /* 103 */ 'd', 'm', 'f', 'c', '1', 9, 0,
      29             :   /* 110 */ 'm', 'f', 'h', 'c', '1', 9, 0,
      30             :   /* 117 */ 'm', 't', 'h', 'c', '1', 9, 0,
      31             :   /* 124 */ 'c', 't', 'c', '1', 9, 0,
      32             :   /* 130 */ 'd', 'm', 't', 'c', '1', 9, 0,
      33             :   /* 137 */ 'l', 'w', 'c', '1', 9, 0,
      34             :   /* 143 */ 's', 'w', 'c', '1', 9, 0,
      35             :   /* 149 */ 'l', 'd', 'x', 'c', '1', 9, 0,
      36             :   /* 156 */ 's', 'd', 'x', 'c', '1', 9, 0,
      37             :   /* 163 */ 'l', 'u', 'x', 'c', '1', 9, 0,
      38             :   /* 170 */ 's', 'u', 'x', 'c', '1', 9, 0,
      39             :   /* 177 */ 'l', 'w', 'x', 'c', '1', 9, 0,
      40             :   /* 184 */ 's', 'w', 'x', 'c', '1', 9, 0,
      41             :   /* 191 */ 'm', 't', 'm', '1', 9, 0,
      42             :   /* 197 */ 'm', 't', 'p', '1', 9, 0,
      43             :   /* 203 */ 'b', 'b', 'i', 't', '1', 9, 0,
      44             :   /* 210 */ 'b', 'b', 'i', 't', '0', '3', '2', 9, 0,
      45             :   /* 219 */ 'b', 'b', 'i', 't', '1', '3', '2', 9, 0,
      46             :   /* 228 */ 'd', 's', 'r', 'a', '3', '2', 9, 0,
      47             :   /* 236 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 9, 0,
      48             :   /* 246 */ 'd', 's', 'l', 'l', '3', '2', 9, 0,
      49             :   /* 254 */ 'd', 's', 'r', 'l', '3', '2', 9, 0,
      50             :   /* 262 */ 'l', 'w', 'm', '3', '2', 9, 0,
      51             :   /* 269 */ 's', 'w', 'm', '3', '2', 9, 0,
      52             :   /* 276 */ 'd', 'r', 'o', 't', 'r', '3', '2', 9, 0,
      53             :   /* 285 */ 'c', 'i', 'n', 's', '3', '2', 9, 0,
      54             :   /* 293 */ 'e', 'x', 't', 's', '3', '2', 9, 0,
      55             :   /* 301 */ 'l', 'd', 'c', '2', 9, 0,
      56             :   /* 307 */ 's', 'd', 'c', '2', 9, 0,
      57             :   /* 313 */ 'c', 'f', 'c', '2', 9, 0,
      58             :   /* 319 */ 'd', 'm', 'f', 'c', '2', 9, 0,
      59             :   /* 326 */ 'm', 'f', 'h', 'c', '2', 9, 0,
      60             :   /* 333 */ 'm', 't', 'h', 'c', '2', 9, 0,
      61             :   /* 340 */ 'c', 't', 'c', '2', 9, 0,
      62             :   /* 346 */ 'd', 'm', 't', 'c', '2', 9, 0,
      63             :   /* 353 */ 'l', 'w', 'c', '2', 9, 0,
      64             :   /* 359 */ 's', 'w', 'c', '2', 9, 0,
      65             :   /* 365 */ 'm', 't', 'm', '2', 9, 0,
      66             :   /* 371 */ 'm', 't', 'p', '2', 9, 0,
      67             :   /* 377 */ 'a', 'd', 'd', 'i', 'u', 'r', '2', 9, 0,
      68             :   /* 386 */ 'l', 'd', 'c', '3', 9, 0,
      69             :   /* 392 */ 's', 'd', 'c', '3', 9, 0,
      70             :   /* 398 */ 'l', 'w', 'c', '3', 9, 0,
      71             :   /* 404 */ 's', 'w', 'c', '3', 9, 0,
      72             :   /* 410 */ 'a', 'd', 'd', 'i', 'u', 's', '5', 9, 0,
      73             :   /* 419 */ 's', 'b', '1', '6', 9, 0,
      74             :   /* 425 */ 'b', 'c', '1', '6', 9, 0,
      75             :   /* 431 */ 'j', 'r', 'c', '1', '6', 9, 0,
      76             :   /* 438 */ 'b', 'n', 'e', 'z', 'c', '1', '6', 9, 0,
      77             :   /* 447 */ 'b', 'e', 'q', 'z', 'c', '1', '6', 9, 0,
      78             :   /* 456 */ 'a', 'n', 'd', '1', '6', 9, 0,
      79             :   /* 463 */ 'm', 'o', 'v', 'e', '1', '6', 9, 0,
      80             :   /* 471 */ 's', 'h', '1', '6', 9, 0,
      81             :   /* 477 */ 'a', 'n', 'd', 'i', '1', '6', 9, 0,
      82             :   /* 485 */ 'm', 'f', 'h', 'i', '1', '6', 9, 0,
      83             :   /* 493 */ 'l', 'i', '1', '6', 9, 0,
      84             :   /* 499 */ 'b', 'r', 'e', 'a', 'k', '1', '6', 9, 0,
      85             :   /* 508 */ 's', 'l', 'l', '1', '6', 9, 0,
      86             :   /* 515 */ 's', 'r', 'l', '1', '6', 9, 0,
      87             :   /* 522 */ 'l', 'w', 'm', '1', '6', 9, 0,
      88             :   /* 529 */ 's', 'w', 'm', '1', '6', 9, 0,
      89             :   /* 536 */ 'm', 'f', 'l', 'o', '1', '6', 9, 0,
      90             :   /* 544 */ 's', 'd', 'b', 'b', 'p', '1', '6', 9, 0,
      91             :   /* 553 */ 'j', 'r', '1', '6', 9, 0,
      92             :   /* 559 */ 'x', 'o', 'r', '1', '6', 9, 0,
      93             :   /* 566 */ 'j', 'a', 'l', 'r', 's', '1', '6', 9, 0,
      94             :   /* 575 */ 'n', 'o', 't', '1', '6', 9, 0,
      95             :   /* 582 */ 'l', 'b', 'u', '1', '6', 9, 0,
      96             :   /* 589 */ 's', 'u', 'b', 'u', '1', '6', 9, 0,
      97             :   /* 597 */ 'a', 'd', 'd', 'u', '1', '6', 9, 0,
      98             :   /* 605 */ 'l', 'h', 'u', '1', '6', 9, 0,
      99             :   /* 612 */ 'l', 'w', '1', '6', 9, 0,
     100             :   /* 618 */ 's', 'w', '1', '6', 9, 0,
     101             :   /* 624 */ 'b', 'n', 'e', 'z', '1', '6', 9, 0,
     102             :   /* 632 */ 'b', 'e', 'q', 'z', '1', '6', 9, 0,
     103             :   /* 640 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0,
     104             :   /* 656 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0,
     105             :   /* 673 */ 'd', 'l', 'a', 9, 0,
     106             :   /* 678 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0,
     107             :   /* 694 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0,
     108             :   /* 711 */ 'd', 's', 'r', 'a', 9, 0,
     109             :   /* 717 */ 'd', 'l', 's', 'a', 9, 0,
     110             :   /* 723 */ 'c', 'f', 'c', 'm', 's', 'a', 9, 0,
     111             :   /* 731 */ 'c', 't', 'c', 'm', 's', 'a', 9, 0,
     112             :   /* 739 */ 'a', 'd', 'd', '_', 'a', '.', 'b', 9, 0,
     113             :   /* 748 */ 'm', 'i', 'n', '_', 'a', '.', 'b', 9, 0,
     114             :   /* 757 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'b', 9, 0,
     115             :   /* 767 */ 'm', 'a', 'x', '_', 'a', '.', 'b', 9, 0,
     116             :   /* 776 */ 's', 'r', 'a', '.', 'b', 9, 0,
     117             :   /* 783 */ 'n', 'l', 'o', 'c', '.', 'b', 9, 0,
     118             :   /* 791 */ 'n', 'l', 'z', 'c', '.', 'b', 9, 0,
     119             :   /* 799 */ 's', 'l', 'd', '.', 'b', 9, 0,
     120             :   /* 806 */ 'p', 'c', 'k', 'o', 'd', '.', 'b', 9, 0,
     121             :   /* 815 */ 'i', 'l', 'v', 'o', 'd', '.', 'b', 9, 0,
     122             :   /* 824 */ 'i', 'n', 's', 'v', 'e', '.', 'b', 9, 0,
     123             :   /* 833 */ 'v', 's', 'h', 'f', '.', 'b', 9, 0,
     124             :   /* 841 */ 'b', 'n', 'e', 'g', '.', 'b', 9, 0,
     125             :   /* 849 */ 's', 'r', 'a', 'i', '.', 'b', 9, 0,
     126             :   /* 857 */ 's', 'l', 'd', 'i', '.', 'b', 9, 0,
     127             :   /* 865 */ 'a', 'n', 'd', 'i', '.', 'b', 9, 0,
     128             :   /* 873 */ 'b', 'n', 'e', 'g', 'i', '.', 'b', 9, 0,
     129             :   /* 882 */ 'b', 's', 'e', 'l', 'i', '.', 'b', 9, 0,
     130             :   /* 891 */ 's', 'l', 'l', 'i', '.', 'b', 9, 0,
     131             :   /* 899 */ 's', 'r', 'l', 'i', '.', 'b', 9, 0,
     132             :   /* 907 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'b', 9, 0,
     133             :   /* 917 */ 'c', 'e', 'q', 'i', '.', 'b', 9, 0,
     134             :   /* 925 */ 's', 'r', 'a', 'r', 'i', '.', 'b', 9, 0,
     135             :   /* 934 */ 'b', 'c', 'l', 'r', 'i', '.', 'b', 9, 0,
     136             :   /* 943 */ 's', 'r', 'l', 'r', 'i', '.', 'b', 9, 0,
     137             :   /* 952 */ 'n', 'o', 'r', 'i', '.', 'b', 9, 0,
     138             :   /* 960 */ 'x', 'o', 'r', 'i', '.', 'b', 9, 0,
     139             :   /* 968 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'b', 9, 0,
     140             :   /* 978 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'b', 9, 0,
     141             :   /* 988 */ 'b', 's', 'e', 't', 'i', '.', 'b', 9, 0,
     142             :   /* 997 */ 's', 'u', 'b', 'v', 'i', '.', 'b', 9, 0,
     143             :   /* 1006 */ 'a', 'd', 'd', 'v', 'i', '.', 'b', 9, 0,
     144             :   /* 1015 */ 'b', 'm', 'z', 'i', '.', 'b', 9, 0,
     145             :   /* 1023 */ 'b', 'm', 'n', 'z', 'i', '.', 'b', 9, 0,
     146             :   /* 1032 */ 'f', 'i', 'l', 'l', '.', 'b', 9, 0,
     147             :   /* 1040 */ 's', 'l', 'l', '.', 'b', 9, 0,
     148             :   /* 1047 */ 's', 'r', 'l', '.', 'b', 9, 0,
     149             :   /* 1054 */ 'b', 'i', 'n', 's', 'l', '.', 'b', 9, 0,
     150             :   /* 1063 */ 'i', 'l', 'v', 'l', '.', 'b', 9, 0,
     151             :   /* 1071 */ 'c', 'e', 'q', '.', 'b', 9, 0,
     152             :   /* 1078 */ 's', 'r', 'a', 'r', '.', 'b', 9, 0,
     153             :   /* 1086 */ 'b', 'c', 'l', 'r', '.', 'b', 9, 0,
     154             :   /* 1094 */ 's', 'r', 'l', 'r', '.', 'b', 9, 0,
     155             :   /* 1102 */ 'b', 'i', 'n', 's', 'r', '.', 'b', 9, 0,
     156             :   /* 1111 */ 'i', 'l', 'v', 'r', '.', 'b', 9, 0,
     157             :   /* 1119 */ 'a', 's', 'u', 'b', '_', 's', '.', 'b', 9, 0,
     158             :   /* 1129 */ 'm', 'o', 'd', '_', 's', '.', 'b', 9, 0,
     159             :   /* 1138 */ 'c', 'l', 'e', '_', 's', '.', 'b', 9, 0,
     160             :   /* 1147 */ 'a', 'v', 'e', '_', 's', '.', 'b', 9, 0,
     161             :   /* 1156 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'b', 9, 0,
     162             :   /* 1166 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'b', 9, 0,
     163             :   /* 1176 */ 'c', 'l', 't', 'i', '_', 's', '.', 'b', 9, 0,
     164             :   /* 1186 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'b', 9, 0,
     165             :   /* 1196 */ 'm', 'i', 'n', '_', 's', '.', 'b', 9, 0,
     166             :   /* 1205 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'b', 9, 0,
     167             :   /* 1215 */ 's', 'u', 'b', 's', '_', 's', '.', 'b', 9, 0,
     168             :   /* 1225 */ 'a', 'd', 'd', 's', '_', 's', '.', 'b', 9, 0,
     169             :   /* 1235 */ 's', 'a', 't', '_', 's', '.', 'b', 9, 0,
     170             :   /* 1244 */ 'c', 'l', 't', '_', 's', '.', 'b', 9, 0,
     171             :   /* 1253 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'b', 9, 0,
     172             :   /* 1265 */ 'd', 'i', 'v', '_', 's', '.', 'b', 9, 0,
     173             :   /* 1274 */ 'm', 'a', 'x', '_', 's', '.', 'b', 9, 0,
     174             :   /* 1283 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'b', 9, 0,
     175             :   /* 1293 */ 's', 'p', 'l', 'a', 't', '.', 'b', 9, 0,
     176             :   /* 1302 */ 'b', 's', 'e', 't', '.', 'b', 9, 0,
     177             :   /* 1310 */ 'p', 'c', 'n', 't', '.', 'b', 9, 0,
     178             :   /* 1318 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'b', 9, 0,
     179             :   /* 1328 */ 's', 't', '.', 'b', 9, 0,
     180             :   /* 1334 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'b', 9, 0,
     181             :   /* 1344 */ 'm', 'o', 'd', '_', 'u', '.', 'b', 9, 0,
     182             :   /* 1353 */ 'c', 'l', 'e', '_', 'u', '.', 'b', 9, 0,
     183             :   /* 1362 */ 'a', 'v', 'e', '_', 'u', '.', 'b', 9, 0,
     184             :   /* 1371 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'b', 9, 0,
     185             :   /* 1381 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'b', 9, 0,
     186             :   /* 1391 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'b', 9, 0,
     187             :   /* 1401 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'b', 9, 0,
     188             :   /* 1411 */ 'm', 'i', 'n', '_', 'u', '.', 'b', 9, 0,
     189             :   /* 1420 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'b', 9, 0,
     190             :   /* 1430 */ 's', 'u', 'b', 's', '_', 'u', '.', 'b', 9, 0,
     191             :   /* 1440 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'b', 9, 0,
     192             :   /* 1450 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'b', 9, 0,
     193             :   /* 1462 */ 's', 'a', 't', '_', 'u', '.', 'b', 9, 0,
     194             :   /* 1471 */ 'c', 'l', 't', '_', 'u', '.', 'b', 9, 0,
     195             :   /* 1480 */ 'd', 'i', 'v', '_', 'u', '.', 'b', 9, 0,
     196             :   /* 1489 */ 'm', 'a', 'x', '_', 'u', '.', 'b', 9, 0,
     197             :   /* 1498 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'b', 9, 0,
     198             :   /* 1508 */ 'm', 's', 'u', 'b', 'v', '.', 'b', 9, 0,
     199             :   /* 1517 */ 'm', 'a', 'd', 'd', 'v', '.', 'b', 9, 0,
     200             :   /* 1526 */ 'p', 'c', 'k', 'e', 'v', '.', 'b', 9, 0,
     201             :   /* 1535 */ 'i', 'l', 'v', 'e', 'v', '.', 'b', 9, 0,
     202             :   /* 1544 */ 'm', 'u', 'l', 'v', '.', 'b', 9, 0,
     203             :   /* 1552 */ 'b', 'z', '.', 'b', 9, 0,
     204             :   /* 1558 */ 'b', 'n', 'z', '.', 'b', 9, 0,
     205             :   /* 1565 */ 'c', 'r', 'c', '3', '2', 'b', 9, 0,
     206             :   /* 1573 */ 'c', 'r', 'c', '3', '2', 'c', 'b', 9, 0,
     207             :   /* 1582 */ 's', 'e', 'b', 9, 0,
     208             :   /* 1587 */ 'j', 'a', 'l', 'r', 'c', '.', 'h', 'b', 9, 0,
     209             :   /* 1597 */ 'j', 'r', '.', 'h', 'b', 9, 0,
     210             :   /* 1604 */ 'j', 'a', 'l', 'r', '.', 'h', 'b', 9, 0,
     211             :   /* 1613 */ 'l', 'b', 9, 0,
     212             :   /* 1617 */ 's', 'h', 'r', 'a', '.', 'q', 'b', 9, 0,
     213             :   /* 1626 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     214             :   /* 1640 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     215             :   /* 1653 */ 'c', 'm', 'p', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
     216             :   /* 1665 */ 's', 'u', 'b', 'u', 'h', '.', 'q', 'b', 9, 0,
     217             :   /* 1675 */ 'a', 'd', 'd', 'u', 'h', '.', 'q', 'b', 9, 0,
     218             :   /* 1685 */ 'p', 'i', 'c', 'k', '.', 'q', 'b', 9, 0,
     219             :   /* 1694 */ 's', 'h', 'l', 'l', '.', 'q', 'b', 9, 0,
     220             :   /* 1703 */ 'r', 'e', 'p', 'l', '.', 'q', 'b', 9, 0,
     221             :   /* 1712 */ 's', 'h', 'r', 'l', '.', 'q', 'b', 9, 0,
     222             :   /* 1721 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     223             :   /* 1735 */ 'c', 'm', 'p', 'g', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     224             :   /* 1748 */ 'c', 'm', 'p', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
     225             :   /* 1760 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'q', 'b', 9, 0,
     226             :   /* 1771 */ 's', 'u', 'b', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0,
     227             :   /* 1783 */ 'a', 'd', 'd', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0,
     228             :   /* 1795 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'q', 'b', 9, 0,
     229             :   /* 1807 */ 'a', 'b', 's', 'q', '_', 's', '.', 'q', 'b', 9, 0,
     230             :   /* 1818 */ 's', 'u', 'b', 'u', '_', 's', '.', 'q', 'b', 9, 0,
     231             :   /* 1829 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'q', 'b', 9, 0,
     232             :   /* 1840 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     233             :   /* 1854 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     234             :   /* 1867 */ 'c', 'm', 'p', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
     235             :   /* 1879 */ 's', 'u', 'b', 'u', '.', 'q', 'b', 9, 0,
     236             :   /* 1888 */ 'a', 'd', 'd', 'u', '.', 'q', 'b', 9, 0,
     237             :   /* 1897 */ 's', 'h', 'r', 'a', 'v', '.', 'q', 'b', 9, 0,
     238             :   /* 1907 */ 's', 'h', 'l', 'l', 'v', '.', 'q', 'b', 9, 0,
     239             :   /* 1917 */ 'r', 'e', 'p', 'l', 'v', '.', 'q', 'b', 9, 0,
     240             :   /* 1927 */ 's', 'h', 'r', 'l', 'v', '.', 'q', 'b', 9, 0,
     241             :   /* 1937 */ 'r', 'a', 'd', 'd', 'u', '.', 'w', '.', 'q', 'b', 9, 0,
     242             :   /* 1949 */ 's', 'b', 9, 0,
     243             :   /* 1953 */ 'm', 'o', 'd', 's', 'u', 'b', 9, 0,
     244             :   /* 1961 */ 'm', 's', 'u', 'b', 9, 0,
     245             :   /* 1967 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 'c', 9, 0,
     246             :   /* 1978 */ 'b', 'c', 9, 0,
     247             :   /* 1982 */ 'b', 'g', 'e', 'c', 9, 0,
     248             :   /* 1988 */ 'b', 'n', 'e', 'c', 9, 0,
     249             :   /* 1994 */ 'j', 'i', 'c', 9, 0,
     250             :   /* 1999 */ 'b', 'a', 'l', 'c', 9, 0,
     251             :   /* 2005 */ 'j', 'i', 'a', 'l', 'c', 9, 0,
     252             :   /* 2012 */ 'b', 'g', 'e', 'z', 'a', 'l', 'c', 9, 0,
     253             :   /* 2021 */ 'b', 'l', 'e', 'z', 'a', 'l', 'c', 9, 0,
     254             :   /* 2030 */ 'b', 'n', 'e', 'z', 'a', 'l', 'c', 9, 0,
     255             :   /* 2039 */ 'b', 'e', 'q', 'z', 'a', 'l', 'c', 9, 0,
     256             :   /* 2048 */ 'b', 'g', 't', 'z', 'a', 'l', 'c', 9, 0,
     257             :   /* 2057 */ 'b', 'l', 't', 'z', 'a', 'l', 'c', 9, 0,
     258             :   /* 2066 */ 's', 'y', 'n', 'c', 9, 0,
     259             :   /* 2072 */ 'l', 'd', 'p', 'c', 9, 0,
     260             :   /* 2078 */ 'a', 'u', 'i', 'p', 'c', 9, 0,
     261             :   /* 2085 */ 'a', 'l', 'u', 'i', 'p', 'c', 9, 0,
     262             :   /* 2093 */ 'a', 'd', 'd', 'i', 'u', 'p', 'c', 9, 0,
     263             :   /* 2102 */ 'l', 'w', 'u', 'p', 'c', 9, 0,
     264             :   /* 2109 */ 'l', 'w', 'p', 'c', 9, 0,
     265             :   /* 2115 */ 'b', 'e', 'q', 'c', 9, 0,
     266             :   /* 2121 */ 'j', 'r', 'c', 9, 0,
     267             :   /* 2126 */ 'j', 'a', 'l', 'r', 'c', 9, 0,
     268             :   /* 2133 */ 'a', 'd', 'd', 's', 'c', 9, 0,
     269             :   /* 2140 */ 'b', 'l', 't', 'c', 9, 0,
     270             :   /* 2146 */ 'b', 'g', 'e', 'u', 'c', 9, 0,
     271             :   /* 2153 */ 'b', 'l', 't', 'u', 'c', 9, 0,
     272             :   /* 2160 */ 'b', 'n', 'v', 'c', 9, 0,
     273             :   /* 2166 */ 'b', 'o', 'v', 'c', 9, 0,
     274             :   /* 2172 */ 'a', 'd', 'd', 'w', 'c', 9, 0,
     275             :   /* 2179 */ 'b', 'g', 'e', 'z', 'c', 9, 0,
     276             :   /* 2186 */ 'b', 'l', 'e', 'z', 'c', 9, 0,
     277             :   /* 2193 */ 'b', 'c', '1', 'n', 'e', 'z', 'c', 9, 0,
     278             :   /* 2202 */ 'b', 'c', '2', 'n', 'e', 'z', 'c', 9, 0,
     279             :   /* 2211 */ 'b', 'n', 'e', 'z', 'c', 9, 0,
     280             :   /* 2218 */ 'b', 'c', '1', 'e', 'q', 'z', 'c', 9, 0,
     281             :   /* 2227 */ 'b', 'c', '2', 'e', 'q', 'z', 'c', 9, 0,
     282             :   /* 2236 */ 'b', 'e', 'q', 'z', 'c', 9, 0,
     283             :   /* 2243 */ 'b', 'g', 't', 'z', 'c', 9, 0,
     284             :   /* 2250 */ 'b', 'l', 't', 'z', 'c', 9, 0,
     285             :   /* 2257 */ 'f', 'l', 'o', 'g', '2', '.', 'd', 9, 0,
     286             :   /* 2266 */ 'f', 'e', 'x', 'p', '2', '.', 'd', 9, 0,
     287             :   /* 2275 */ 'a', 'd', 'd', '_', 'a', '.', 'd', 9, 0,
     288             :   /* 2284 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'd', 9, 0,
     289             :   /* 2294 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'd', 9, 0,
     290             :   /* 2304 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'd', 9, 0,
     291             :   /* 2314 */ 'm', 'i', 'n', 'a', '.', 'd', 9, 0,
     292             :   /* 2322 */ 's', 'r', 'a', '.', 'd', 9, 0,
     293             :   /* 2329 */ 'm', 'a', 'x', 'a', '.', 'd', 9, 0,
     294             :   /* 2337 */ 'f', 's', 'u', 'b', '.', 'd', 9, 0,
     295             :   /* 2345 */ 'f', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
     296             :   /* 2354 */ 'n', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
     297             :   /* 2363 */ 'n', 'l', 'o', 'c', '.', 'd', 9, 0,
     298             :   /* 2371 */ 'n', 'l', 'z', 'c', '.', 'd', 9, 0,
     299             :   /* 2379 */ 'f', 'a', 'd', 'd', '.', 'd', 9, 0,
     300             :   /* 2387 */ 'f', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
     301             :   /* 2396 */ 'n', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
     302             :   /* 2405 */ 's', 'l', 'd', '.', 'd', 9, 0,
     303             :   /* 2412 */ 'p', 'c', 'k', 'o', 'd', '.', 'd', 9, 0,
     304             :   /* 2421 */ 'i', 'l', 'v', 'o', 'd', '.', 'd', 9, 0,
     305             :   /* 2430 */ 'c', '.', 'n', 'g', 'e', '.', 'd', 9, 0,
     306             :   /* 2439 */ 'c', '.', 'l', 'e', '.', 'd', 9, 0,
     307             :   /* 2447 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'd', 9, 0,
     308             :   /* 2457 */ 'f', 'c', 'l', 'e', '.', 'd', 9, 0,
     309             :   /* 2465 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 'd', 9, 0,
     310             :   /* 2475 */ 'c', '.', 'o', 'l', 'e', '.', 'd', 9, 0,
     311             :   /* 2484 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 'd', 9, 0,
     312             :   /* 2495 */ 'f', 's', 'l', 'e', '.', 'd', 9, 0,
     313             :   /* 2503 */ 'c', '.', 'u', 'l', 'e', '.', 'd', 9, 0,
     314             :   /* 2512 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 'd', 9, 0,
     315             :   /* 2523 */ 'f', 'c', 'u', 'l', 'e', '.', 'd', 9, 0,
     316             :   /* 2532 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 'd', 9, 0,
     317             :   /* 2544 */ 'f', 's', 'u', 'l', 'e', '.', 'd', 9, 0,
     318             :   /* 2553 */ 'f', 'c', 'n', 'e', '.', 'd', 9, 0,
     319             :   /* 2561 */ 'f', 's', 'n', 'e', '.', 'd', 9, 0,
     320             :   /* 2569 */ 'f', 'c', 'u', 'n', 'e', '.', 'd', 9, 0,
     321             :   /* 2578 */ 'f', 's', 'u', 'n', 'e', '.', 'd', 9, 0,
     322             :   /* 2587 */ 'i', 'n', 's', 'v', 'e', '.', 'd', 9, 0,
     323             :   /* 2596 */ 'c', '.', 'f', '.', 'd', 9, 0,
     324             :   /* 2603 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 'd', 9, 0,
     325             :   /* 2613 */ 'f', 'c', 'a', 'f', '.', 'd', 9, 0,
     326             :   /* 2621 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 'd', 9, 0,
     327             :   /* 2632 */ 'f', 's', 'a', 'f', '.', 'd', 9, 0,
     328             :   /* 2640 */ 'm', 's', 'u', 'b', 'f', '.', 'd', 9, 0,
     329             :   /* 2649 */ 'm', 'a', 'd', 'd', 'f', '.', 'd', 9, 0,
     330             :   /* 2658 */ 'v', 's', 'h', 'f', '.', 'd', 9, 0,
     331             :   /* 2666 */ 'c', '.', 's', 'f', '.', 'd', 9, 0,
     332             :   /* 2674 */ 'm', 'o', 'v', 'f', '.', 'd', 9, 0,
     333             :   /* 2682 */ 'b', 'n', 'e', 'g', '.', 'd', 9, 0,
     334             :   /* 2690 */ 's', 'r', 'a', 'i', '.', 'd', 9, 0,
     335             :   /* 2698 */ 's', 'l', 'd', 'i', '.', 'd', 9, 0,
     336             :   /* 2706 */ 'b', 'n', 'e', 'g', 'i', '.', 'd', 9, 0,
     337             :   /* 2715 */ 's', 'l', 'l', 'i', '.', 'd', 9, 0,
     338             :   /* 2723 */ 's', 'r', 'l', 'i', '.', 'd', 9, 0,
     339             :   /* 2731 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'd', 9, 0,
     340             :   /* 2741 */ 'c', 'e', 'q', 'i', '.', 'd', 9, 0,
     341             :   /* 2749 */ 's', 'r', 'a', 'r', 'i', '.', 'd', 9, 0,
     342             :   /* 2758 */ 'b', 'c', 'l', 'r', 'i', '.', 'd', 9, 0,
     343             :   /* 2767 */ 's', 'r', 'l', 'r', 'i', '.', 'd', 9, 0,
     344             :   /* 2776 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'd', 9, 0,
     345             :   /* 2786 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'd', 9, 0,
     346             :   /* 2796 */ 'b', 's', 'e', 't', 'i', '.', 'd', 9, 0,
     347             :   /* 2805 */ 's', 'u', 'b', 'v', 'i', '.', 'd', 9, 0,
     348             :   /* 2814 */ 'a', 'd', 'd', 'v', 'i', '.', 'd', 9, 0,
     349             :   /* 2823 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 'd', 9, 0,
     350             :   /* 2834 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 'd', 9, 0,
     351             :   /* 2845 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 'd', 9, 0,
     352             :   /* 2855 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 'd', 9, 0,
     353             :   /* 2866 */ 'c', 'v', 't', '.', 'l', '.', 'd', 9, 0,
     354             :   /* 2875 */ 's', 'e', 'l', '.', 'd', 9, 0,
     355             :   /* 2882 */ 'c', '.', 'n', 'g', 'l', '.', 'd', 9, 0,
     356             :   /* 2891 */ 'f', 'i', 'l', 'l', '.', 'd', 9, 0,
     357             :   /* 2899 */ 's', 'l', 'l', '.', 'd', 9, 0,
     358             :   /* 2906 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'd', 9, 0,
     359             :   /* 2916 */ 'f', 'f', 'q', 'l', '.', 'd', 9, 0,
     360             :   /* 2924 */ 's', 'r', 'l', '.', 'd', 9, 0,
     361             :   /* 2931 */ 'b', 'i', 'n', 's', 'l', '.', 'd', 9, 0,
     362             :   /* 2940 */ 'f', 'm', 'u', 'l', '.', 'd', 9, 0,
     363             :   /* 2948 */ 'i', 'l', 'v', 'l', '.', 'd', 9, 0,
     364             :   /* 2956 */ 'f', 'm', 'i', 'n', '.', 'd', 9, 0,
     365             :   /* 2964 */ 'c', '.', 'u', 'n', '.', 'd', 9, 0,
     366             :   /* 2972 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 'd', 9, 0,
     367             :   /* 2982 */ 'f', 'c', 'u', 'n', '.', 'd', 9, 0,
     368             :   /* 2990 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 'd', 9, 0,
     369             :   /* 3001 */ 'f', 's', 'u', 'n', '.', 'd', 9, 0,
     370             :   /* 3009 */ 'm', 'o', 'v', 'n', '.', 'd', 9, 0,
     371             :   /* 3017 */ 'f', 'r', 'c', 'p', '.', 'd', 9, 0,
     372             :   /* 3025 */ 'r', 'e', 'c', 'i', 'p', '.', 'd', 9, 0,
     373             :   /* 3034 */ 'c', '.', 'e', 'q', '.', 'd', 9, 0,
     374             :   /* 3042 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'd', 9, 0,
     375             :   /* 3052 */ 'f', 'c', 'e', 'q', '.', 'd', 9, 0,
     376             :   /* 3060 */ 'c', '.', 's', 'e', 'q', '.', 'd', 9, 0,
     377             :   /* 3069 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 'd', 9, 0,
     378             :   /* 3080 */ 'f', 's', 'e', 'q', '.', 'd', 9, 0,
     379             :   /* 3088 */ 'c', '.', 'u', 'e', 'q', '.', 'd', 9, 0,
     380             :   /* 3097 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 'd', 9, 0,
     381             :   /* 3108 */ 'f', 'c', 'u', 'e', 'q', '.', 'd', 9, 0,
     382             :   /* 3117 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 'd', 9, 0,
     383             :   /* 3129 */ 'f', 's', 'u', 'e', 'q', '.', 'd', 9, 0,
     384             :   /* 3138 */ 's', 'r', 'a', 'r', '.', 'd', 9, 0,
     385             :   /* 3146 */ 'b', 'c', 'l', 'r', '.', 'd', 9, 0,
     386             :   /* 3154 */ 's', 'r', 'l', 'r', '.', 'd', 9, 0,
     387             :   /* 3162 */ 'f', 'c', 'o', 'r', '.', 'd', 9, 0,
     388             :   /* 3170 */ 'f', 's', 'o', 'r', '.', 'd', 9, 0,
     389             :   /* 3178 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'd', 9, 0,
     390             :   /* 3188 */ 'f', 'f', 'q', 'r', '.', 'd', 9, 0,
     391             :   /* 3196 */ 'b', 'i', 'n', 's', 'r', '.', 'd', 9, 0,
     392             :   /* 3205 */ 'i', 'l', 'v', 'r', '.', 'd', 9, 0,
     393             :   /* 3213 */ 'c', 'v', 't', '.', 's', '.', 'd', 9, 0,
     394             :   /* 3222 */ 'a', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     395             :   /* 3232 */ 'h', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     396             :   /* 3242 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
     397             :   /* 3253 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'd', 9, 0,
     398             :   /* 3265 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0,
     399             :   /* 3275 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0,
     400             :   /* 3286 */ 'm', 'o', 'd', '_', 's', '.', 'd', 9, 0,
     401             :   /* 3295 */ 'c', 'l', 'e', '_', 's', '.', 'd', 9, 0,
     402             :   /* 3304 */ 'a', 'v', 'e', '_', 's', '.', 'd', 9, 0,
     403             :   /* 3313 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'd', 9, 0,
     404             :   /* 3323 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'd', 9, 0,
     405             :   /* 3333 */ 'c', 'l', 't', 'i', '_', 's', '.', 'd', 9, 0,
     406             :   /* 3343 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'd', 9, 0,
     407             :   /* 3353 */ 'm', 'i', 'n', '_', 's', '.', 'd', 9, 0,
     408             :   /* 3362 */ 'd', 'o', 't', 'p', '_', 's', '.', 'd', 9, 0,
     409             :   /* 3372 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'd', 9, 0,
     410             :   /* 3382 */ 's', 'u', 'b', 's', '_', 's', '.', 'd', 9, 0,
     411             :   /* 3392 */ 'a', 'd', 'd', 's', '_', 's', '.', 'd', 9, 0,
     412             :   /* 3402 */ 's', 'a', 't', '_', 's', '.', 'd', 9, 0,
     413             :   /* 3411 */ 'c', 'l', 't', '_', 's', '.', 'd', 9, 0,
     414             :   /* 3420 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0,
     415             :   /* 3431 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0,
     416             :   /* 3442 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'd', 9, 0,
     417             :   /* 3454 */ 'd', 'i', 'v', '_', 's', '.', 'd', 9, 0,
     418             :   /* 3463 */ 'm', 'a', 'x', '_', 's', '.', 'd', 9, 0,
     419             :   /* 3472 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'd', 9, 0,
     420             :   /* 3482 */ 'a', 'b', 's', '.', 'd', 9, 0,
     421             :   /* 3489 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'd', 9, 0,
     422             :   /* 3499 */ 's', 'p', 'l', 'a', 't', '.', 'd', 9, 0,
     423             :   /* 3508 */ 'b', 's', 'e', 't', '.', 'd', 9, 0,
     424             :   /* 3516 */ 'c', '.', 'n', 'g', 't', '.', 'd', 9, 0,
     425             :   /* 3525 */ 'c', '.', 'l', 't', '.', 'd', 9, 0,
     426             :   /* 3533 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'd', 9, 0,
     427             :   /* 3543 */ 'f', 'c', 'l', 't', '.', 'd', 9, 0,
     428             :   /* 3551 */ 'c', '.', 'o', 'l', 't', '.', 'd', 9, 0,
     429             :   /* 3560 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 'd', 9, 0,
     430             :   /* 3571 */ 'f', 's', 'l', 't', '.', 'd', 9, 0,
     431             :   /* 3579 */ 'c', '.', 'u', 'l', 't', '.', 'd', 9, 0,
     432             :   /* 3588 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 'd', 9, 0,
     433             :   /* 3599 */ 'f', 'c', 'u', 'l', 't', '.', 'd', 9, 0,
     434             :   /* 3608 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 'd', 9, 0,
     435             :   /* 3620 */ 'f', 's', 'u', 'l', 't', '.', 'd', 9, 0,
     436             :   /* 3629 */ 'p', 'c', 'n', 't', '.', 'd', 9, 0,
     437             :   /* 3637 */ 'f', 'r', 'i', 'n', 't', '.', 'd', 9, 0,
     438             :   /* 3646 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'd', 9, 0,
     439             :   /* 3656 */ 'f', 's', 'q', 'r', 't', '.', 'd', 9, 0,
     440             :   /* 3665 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'd', 9, 0,
     441             :   /* 3675 */ 's', 't', '.', 'd', 9, 0,
     442             :   /* 3681 */ 'm', 'o', 'v', 't', '.', 'd', 9, 0,
     443             :   /* 3689 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     444             :   /* 3699 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     445             :   /* 3709 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
     446             :   /* 3720 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'd', 9, 0,
     447             :   /* 3732 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0,
     448             :   /* 3742 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0,
     449             :   /* 3753 */ 'm', 'o', 'd', '_', 'u', '.', 'd', 9, 0,
     450             :   /* 3762 */ 'c', 'l', 'e', '_', 'u', '.', 'd', 9, 0,
     451             :   /* 3771 */ 'a', 'v', 'e', '_', 'u', '.', 'd', 9, 0,
     452             :   /* 3780 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'd', 9, 0,
     453             :   /* 3790 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'd', 9, 0,
     454             :   /* 3800 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'd', 9, 0,
     455             :   /* 3810 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'd', 9, 0,
     456             :   /* 3820 */ 'm', 'i', 'n', '_', 'u', '.', 'd', 9, 0,
     457             :   /* 3829 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'd', 9, 0,
     458             :   /* 3839 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'd', 9, 0,
     459             :   /* 3849 */ 's', 'u', 'b', 's', '_', 'u', '.', 'd', 9, 0,
     460             :   /* 3859 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'd', 9, 0,
     461             :   /* 3869 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'd', 9, 0,
     462             :   /* 3881 */ 's', 'a', 't', '_', 'u', '.', 'd', 9, 0,
     463             :   /* 3890 */ 'c', 'l', 't', '_', 'u', '.', 'd', 9, 0,
     464             :   /* 3899 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0,
     465             :   /* 3910 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0,
     466             :   /* 3921 */ 'd', 'i', 'v', '_', 'u', '.', 'd', 9, 0,
     467             :   /* 3930 */ 'm', 'a', 'x', '_', 'u', '.', 'd', 9, 0,
     468             :   /* 3939 */ 'm', 's', 'u', 'b', 'v', '.', 'd', 9, 0,
     469             :   /* 3948 */ 'm', 'a', 'd', 'd', 'v', '.', 'd', 9, 0,
     470             :   /* 3957 */ 'p', 'c', 'k', 'e', 'v', '.', 'd', 9, 0,
     471             :   /* 3966 */ 'i', 'l', 'v', 'e', 'v', '.', 'd', 9, 0,
     472             :   /* 3975 */ 'f', 'd', 'i', 'v', '.', 'd', 9, 0,
     473             :   /* 3983 */ 'm', 'u', 'l', 'v', '.', 'd', 9, 0,
     474             :   /* 3991 */ 'm', 'o', 'v', '.', 'd', 9, 0,
     475             :   /* 3998 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 'd', 9, 0,
     476             :   /* 4009 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 'd', 9, 0,
     477             :   /* 4020 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 'd', 9, 0,
     478             :   /* 4030 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 'd', 9, 0,
     479             :   /* 4041 */ 'c', 'v', 't', '.', 'w', '.', 'd', 9, 0,
     480             :   /* 4050 */ 'f', 'm', 'a', 'x', '.', 'd', 9, 0,
     481             :   /* 4058 */ 'b', 'z', '.', 'd', 9, 0,
     482             :   /* 4064 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 'd', 9, 0,
     483             :   /* 4074 */ 'b', 'n', 'z', '.', 'd', 9, 0,
     484             :   /* 4081 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 'd', 9, 0,
     485             :   /* 4091 */ 'm', 'o', 'v', 'z', '.', 'd', 9, 0,
     486             :   /* 4099 */ 'c', 'r', 'c', '3', '2', 'd', 9, 0,
     487             :   /* 4107 */ 'c', 'r', 'c', '3', '2', 'c', 'd', 9, 0,
     488             :   /* 4116 */ 's', 'c', 'd', 9, 0,
     489             :   /* 4121 */ 'd', 'a', 'd', 'd', 9, 0,
     490             :   /* 4127 */ 'm', 'a', 'd', 'd', 9, 0,
     491             :   /* 4133 */ 'd', 's', 'h', 'd', 9, 0,
     492             :   /* 4139 */ 'y', 'i', 'e', 'l', 'd', 9, 0,
     493             :   /* 4146 */ 'l', 'l', 'd', 9, 0,
     494             :   /* 4151 */ 'a', 'n', 'd', 9, 0,
     495             :   /* 4156 */ 'p', 'r', 'e', 'p', 'e', 'n', 'd', 9, 0,
     496             :   /* 4165 */ 'a', 'p', 'p', 'e', 'n', 'd', 9, 0,
     497             :   /* 4173 */ 'd', 'm', 'o', 'd', 9, 0,
     498             :   /* 4179 */ 's', 'd', 9, 0,
     499             :   /* 4183 */ 'l', 'b', 'e', 9, 0,
     500             :   /* 4188 */ 's', 'b', 'e', 9, 0,
     501             :   /* 4193 */ 's', 'c', 'e', 9, 0,
     502             :   /* 4198 */ 'c', 'a', 'c', 'h', 'e', 'e', 9, 0,
     503             :   /* 4206 */ 'p', 'r', 'e', 'f', 'e', 9, 0,
     504             :   /* 4213 */ 'b', 'g', 'e', 9, 0,
     505             :   /* 4218 */ 't', 'g', 'e', 9, 0,
     506             :   /* 4223 */ 'c', 'a', 'c', 'h', 'e', 9, 0,
     507             :   /* 4230 */ 'l', 'h', 'e', 9, 0,
     508             :   /* 4235 */ 's', 'h', 'e', 9, 0,
     509             :   /* 4240 */ 'b', 'l', 'e', 9, 0,
     510             :   /* 4245 */ 'l', 'l', 'e', 9, 0,
     511             :   /* 4250 */ 'l', 'w', 'l', 'e', 9, 0,
     512             :   /* 4256 */ 's', 'w', 'l', 'e', 9, 0,
     513             :   /* 4262 */ 'b', 'n', 'e', 9, 0,
     514             :   /* 4267 */ 's', 'n', 'e', 9, 0,
     515             :   /* 4272 */ 't', 'n', 'e', 9, 0,
     516             :   /* 4277 */ 'd', 'v', 'p', 'e', 9, 0,
     517             :   /* 4283 */ 'e', 'v', 'p', 'e', 9, 0,
     518             :   /* 4289 */ 'l', 'w', 'r', 'e', 9, 0,
     519             :   /* 4295 */ 's', 'w', 'r', 'e', 9, 0,
     520             :   /* 4301 */ 'l', 'b', 'u', 'e', 9, 0,
     521             :   /* 4307 */ 'l', 'h', 'u', 'e', 9, 0,
     522             :   /* 4313 */ 'm', 'o', 'v', 'e', 9, 0,
     523             :   /* 4319 */ 'l', 'w', 'e', 9, 0,
     524             :   /* 4324 */ 's', 'w', 'e', 9, 0,
     525             :   /* 4329 */ 'b', 'c', '1', 'f', 9, 0,
     526             :   /* 4335 */ 'p', 'r', 'e', 'f', 9, 0,
     527             :   /* 4341 */ 'm', 'o', 'v', 'f', 9, 0,
     528             :   /* 4347 */ 'n', 'e', 'g', 9, 0,
     529             :   /* 4352 */ 'a', 'd', 'd', '_', 'a', '.', 'h', 9, 0,
     530             :   /* 4361 */ 'm', 'i', 'n', '_', 'a', '.', 'h', 9, 0,
     531             :   /* 4370 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'h', 9, 0,
     532             :   /* 4380 */ 'm', 'a', 'x', '_', 'a', '.', 'h', 9, 0,
     533             :   /* 4389 */ 's', 'r', 'a', '.', 'h', 9, 0,
     534             :   /* 4396 */ 'n', 'l', 'o', 'c', '.', 'h', 9, 0,
     535             :   /* 4404 */ 'n', 'l', 'z', 'c', '.', 'h', 9, 0,
     536             :   /* 4412 */ 's', 'l', 'd', '.', 'h', 9, 0,
     537             :   /* 4419 */ 'p', 'c', 'k', 'o', 'd', '.', 'h', 9, 0,
     538             :   /* 4428 */ 'i', 'l', 'v', 'o', 'd', '.', 'h', 9, 0,
     539             :   /* 4437 */ 'i', 'n', 's', 'v', 'e', '.', 'h', 9, 0,
     540             :   /* 4446 */ 'v', 's', 'h', 'f', '.', 'h', 9, 0,
     541             :   /* 4454 */ 'b', 'n', 'e', 'g', '.', 'h', 9, 0,
     542             :   /* 4462 */ 's', 'r', 'a', 'i', '.', 'h', 9, 0,
     543             :   /* 4470 */ 's', 'l', 'd', 'i', '.', 'h', 9, 0,
     544             :   /* 4478 */ 'b', 'n', 'e', 'g', 'i', '.', 'h', 9, 0,
     545             :   /* 4487 */ 's', 'l', 'l', 'i', '.', 'h', 9, 0,
     546             :   /* 4495 */ 's', 'r', 'l', 'i', '.', 'h', 9, 0,
     547             :   /* 4503 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'h', 9, 0,
     548             :   /* 4513 */ 'c', 'e', 'q', 'i', '.', 'h', 9, 0,
     549             :   /* 4521 */ 's', 'r', 'a', 'r', 'i', '.', 'h', 9, 0,
     550             :   /* 4530 */ 'b', 'c', 'l', 'r', 'i', '.', 'h', 9, 0,
     551             :   /* 4539 */ 's', 'r', 'l', 'r', 'i', '.', 'h', 9, 0,
     552             :   /* 4548 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'h', 9, 0,
     553             :   /* 4558 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'h', 9, 0,
     554             :   /* 4568 */ 'b', 's', 'e', 't', 'i', '.', 'h', 9, 0,
     555             :   /* 4577 */ 's', 'u', 'b', 'v', 'i', '.', 'h', 9, 0,
     556             :   /* 4586 */ 'a', 'd', 'd', 'v', 'i', '.', 'h', 9, 0,
     557             :   /* 4595 */ 'f', 'i', 'l', 'l', '.', 'h', 9, 0,
     558             :   /* 4603 */ 's', 'l', 'l', '.', 'h', 9, 0,
     559             :   /* 4610 */ 's', 'r', 'l', '.', 'h', 9, 0,
     560             :   /* 4617 */ 'b', 'i', 'n', 's', 'l', '.', 'h', 9, 0,
     561             :   /* 4626 */ 'i', 'l', 'v', 'l', '.', 'h', 9, 0,
     562             :   /* 4634 */ 'f', 'e', 'x', 'd', 'o', '.', 'h', 9, 0,
     563             :   /* 4643 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'h', 9, 0,
     564             :   /* 4653 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'h', 9, 0,
     565             :   /* 4663 */ 'm', 'u', 'l', '_', 'q', '.', 'h', 9, 0,
     566             :   /* 4672 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'h', 9, 0,
     567             :   /* 4683 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'h', 9, 0,
     568             :   /* 4694 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'h', 9, 0,
     569             :   /* 4704 */ 'c', 'e', 'q', '.', 'h', 9, 0,
     570             :   /* 4711 */ 'f', 't', 'q', '.', 'h', 9, 0,
     571             :   /* 4718 */ 's', 'r', 'a', 'r', '.', 'h', 9, 0,
     572             :   /* 4726 */ 'b', 'c', 'l', 'r', '.', 'h', 9, 0,
     573             :   /* 4734 */ 's', 'r', 'l', 'r', '.', 'h', 9, 0,
     574             :   /* 4742 */ 'b', 'i', 'n', 's', 'r', '.', 'h', 9, 0,
     575             :   /* 4751 */ 'i', 'l', 'v', 'r', '.', 'h', 9, 0,
     576             :   /* 4759 */ 'a', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     577             :   /* 4769 */ 'h', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     578             :   /* 4779 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
     579             :   /* 4790 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0,
     580             :   /* 4800 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0,
     581             :   /* 4811 */ 'm', 'o', 'd', '_', 's', '.', 'h', 9, 0,
     582             :   /* 4820 */ 'c', 'l', 'e', '_', 's', '.', 'h', 9, 0,
     583             :   /* 4829 */ 'a', 'v', 'e', '_', 's', '.', 'h', 9, 0,
     584             :   /* 4838 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'h', 9, 0,
     585             :   /* 4848 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'h', 9, 0,
     586             :   /* 4858 */ 'c', 'l', 't', 'i', '_', 's', '.', 'h', 9, 0,
     587             :   /* 4868 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'h', 9, 0,
     588             :   /* 4878 */ 'm', 'i', 'n', '_', 's', '.', 'h', 9, 0,
     589             :   /* 4887 */ 'd', 'o', 't', 'p', '_', 's', '.', 'h', 9, 0,
     590             :   /* 4897 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'h', 9, 0,
     591             :   /* 4907 */ 'e', 'x', 't', 'r', '_', 's', '.', 'h', 9, 0,
     592             :   /* 4917 */ 's', 'u', 'b', 's', '_', 's', '.', 'h', 9, 0,
     593             :   /* 4927 */ 'a', 'd', 'd', 's', '_', 's', '.', 'h', 9, 0,
     594             :   /* 4937 */ 's', 'a', 't', '_', 's', '.', 'h', 9, 0,
     595             :   /* 4946 */ 'c', 'l', 't', '_', 's', '.', 'h', 9, 0,
     596             :   /* 4955 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'h', 9, 0,
     597             :   /* 4967 */ 'd', 'i', 'v', '_', 's', '.', 'h', 9, 0,
     598             :   /* 4976 */ 'e', 'x', 't', 'r', 'v', '_', 's', '.', 'h', 9, 0,
     599             :   /* 4987 */ 'm', 'a', 'x', '_', 's', '.', 'h', 9, 0,
     600             :   /* 4996 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'h', 9, 0,
     601             :   /* 5006 */ 's', 'p', 'l', 'a', 't', '.', 'h', 9, 0,
     602             :   /* 5015 */ 'b', 's', 'e', 't', '.', 'h', 9, 0,
     603             :   /* 5023 */ 'p', 'c', 'n', 't', '.', 'h', 9, 0,
     604             :   /* 5031 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'h', 9, 0,
     605             :   /* 5041 */ 's', 't', '.', 'h', 9, 0,
     606             :   /* 5047 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     607             :   /* 5057 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     608             :   /* 5067 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
     609             :   /* 5078 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0,
     610             :   /* 5088 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0,
     611             :   /* 5099 */ 'm', 'o', 'd', '_', 'u', '.', 'h', 9, 0,
     612             :   /* 5108 */ 'c', 'l', 'e', '_', 'u', '.', 'h', 9, 0,
     613             :   /* 5117 */ 'a', 'v', 'e', '_', 'u', '.', 'h', 9, 0,
     614             :   /* 5126 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'h', 9, 0,
     615             :   /* 5136 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'h', 9, 0,
     616             :   /* 5146 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'h', 9, 0,
     617             :   /* 5156 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'h', 9, 0,
     618             :   /* 5166 */ 'm', 'i', 'n', '_', 'u', '.', 'h', 9, 0,
     619             :   /* 5175 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'h', 9, 0,
     620             :   /* 5185 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'h', 9, 0,
     621             :   /* 5195 */ 's', 'u', 'b', 's', '_', 'u', '.', 'h', 9, 0,
     622             :   /* 5205 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'h', 9, 0,
     623             :   /* 5215 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'h', 9, 0,
     624             :   /* 5227 */ 's', 'a', 't', '_', 'u', '.', 'h', 9, 0,
     625             :   /* 5236 */ 'c', 'l', 't', '_', 'u', '.', 'h', 9, 0,
     626             :   /* 5245 */ 'd', 'i', 'v', '_', 'u', '.', 'h', 9, 0,
     627             :   /* 5254 */ 'm', 'a', 'x', '_', 'u', '.', 'h', 9, 0,
     628             :   /* 5263 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'h', 9, 0,
     629             :   /* 5273 */ 'm', 's', 'u', 'b', 'v', '.', 'h', 9, 0,
     630             :   /* 5282 */ 'm', 'a', 'd', 'd', 'v', '.', 'h', 9, 0,
     631             :   /* 5291 */ 'p', 'c', 'k', 'e', 'v', '.', 'h', 9, 0,
     632             :   /* 5300 */ 'i', 'l', 'v', 'e', 'v', '.', 'h', 9, 0,
     633             :   /* 5309 */ 'm', 'u', 'l', 'v', '.', 'h', 9, 0,
     634             :   /* 5317 */ 'b', 'z', '.', 'h', 9, 0,
     635             :   /* 5323 */ 'b', 'n', 'z', '.', 'h', 9, 0,
     636             :   /* 5330 */ 'c', 'r', 'c', '3', '2', 'h', 9, 0,
     637             :   /* 5338 */ 'd', 's', 'b', 'h', 9, 0,
     638             :   /* 5344 */ 'w', 's', 'b', 'h', 9, 0,
     639             :   /* 5350 */ 'c', 'r', 'c', '3', '2', 'c', 'h', 9, 0,
     640             :   /* 5359 */ 's', 'e', 'h', 9, 0,
     641             :   /* 5364 */ 'u', 'l', 'h', 9, 0,
     642             :   /* 5369 */ 's', 'h', 'r', 'a', '.', 'p', 'h', 9, 0,
     643             :   /* 5378 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     644             :   /* 5392 */ 'p', 'r', 'e', 'c', 'r', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     645             :   /* 5405 */ 'p', 'r', 'e', 'c', 'r', 'q', 'u', '_', 's', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
     646             :   /* 5422 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'p', 'h', 9, 0,
     647             :   /* 5433 */ 's', 'u', 'b', 'q', 'h', '.', 'p', 'h', 9, 0,
     648             :   /* 5443 */ 'a', 'd', 'd', 'q', 'h', '.', 'p', 'h', 9, 0,
     649             :   /* 5453 */ 'p', 'i', 'c', 'k', '.', 'p', 'h', 9, 0,
     650             :   /* 5462 */ 's', 'h', 'l', 'l', '.', 'p', 'h', 9, 0,
     651             :   /* 5471 */ 'r', 'e', 'p', 'l', '.', 'p', 'h', 9, 0,
     652             :   /* 5480 */ 's', 'h', 'r', 'l', '.', 'p', 'h', 9, 0,
     653             :   /* 5489 */ 'p', 'a', 'c', 'k', 'r', 'l', '.', 'p', 'h', 9, 0,
     654             :   /* 5500 */ 'm', 'u', 'l', '.', 'p', 'h', 9, 0,
     655             :   /* 5508 */ 's', 'u', 'b', 'q', '.', 'p', 'h', 9, 0,
     656             :   /* 5517 */ 'a', 'd', 'd', 'q', '.', 'p', 'h', 9, 0,
     657             :   /* 5526 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'p', 'h', 9, 0,
     658             :   /* 5537 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'p', 'h', 9, 0,
     659             :   /* 5548 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0,
     660             :   /* 5560 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0,
     661             :   /* 5572 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'p', 'h', 9, 0,
     662             :   /* 5584 */ 's', 'h', 'l', 'l', '_', 's', '.', 'p', 'h', 9, 0,
     663             :   /* 5595 */ 'm', 'u', 'l', '_', 's', '.', 'p', 'h', 9, 0,
     664             :   /* 5605 */ 's', 'u', 'b', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     665             :   /* 5616 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     666             :   /* 5627 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     667             :   /* 5638 */ 'a', 'b', 's', 'q', '_', 's', '.', 'p', 'h', 9, 0,
     668             :   /* 5649 */ 's', 'u', 'b', 'u', '_', 's', '.', 'p', 'h', 9, 0,
     669             :   /* 5660 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'p', 'h', 9, 0,
     670             :   /* 5671 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'p', 'h', 9, 0,
     671             :   /* 5683 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'p', 'h', 9, 0,
     672             :   /* 5695 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'p', 'h', 9, 0,
     673             :   /* 5706 */ 's', 'u', 'b', 'u', '.', 'p', 'h', 9, 0,
     674             :   /* 5715 */ 'a', 'd', 'd', 'u', '.', 'p', 'h', 9, 0,
     675             :   /* 5724 */ 's', 'h', 'r', 'a', 'v', '.', 'p', 'h', 9, 0,
     676             :   /* 5734 */ 's', 'h', 'l', 'l', 'v', '.', 'p', 'h', 9, 0,
     677             :   /* 5744 */ 'r', 'e', 'p', 'l', 'v', '.', 'p', 'h', 9, 0,
     678             :   /* 5754 */ 's', 'h', 'r', 'l', 'v', '.', 'p', 'h', 9, 0,
     679             :   /* 5764 */ 'd', 'p', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     680             :   /* 5774 */ 'd', 'p', 'a', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     681             :   /* 5789 */ 'd', 'p', 's', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     682             :   /* 5804 */ 'm', 'u', 'l', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
     683             :   /* 5816 */ 'd', 'p', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     684             :   /* 5829 */ 'm', 'u', 'l', 's', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     685             :   /* 5844 */ 'd', 'p', 's', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     686             :   /* 5857 */ 'd', 'p', 'a', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     687             :   /* 5871 */ 'd', 'p', 's', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     688             :   /* 5885 */ 'd', 'p', 's', '.', 'w', '.', 'p', 'h', 9, 0,
     689             :   /* 5895 */ 'd', 'p', 'a', 'x', '.', 'w', '.', 'p', 'h', 9, 0,
     690             :   /* 5906 */ 'd', 'p', 's', 'x', '.', 'w', '.', 'p', 'h', 9, 0,
     691             :   /* 5917 */ 'u', 's', 'h', 9, 0,
     692             :   /* 5922 */ 'd', 'm', 'u', 'h', 9, 0,
     693             :   /* 5928 */ 's', 'y', 'n', 'c', 'i', 9, 0,
     694             :   /* 5935 */ 'd', 'a', 'd', 'd', 'i', 9, 0,
     695             :   /* 5942 */ 'a', 'n', 'd', 'i', 9, 0,
     696             :   /* 5948 */ 't', 'g', 'e', 'i', 9, 0,
     697             :   /* 5954 */ 's', 'n', 'e', 'i', 9, 0,
     698             :   /* 5960 */ 't', 'n', 'e', 'i', 9, 0,
     699             :   /* 5966 */ 'd', 'a', 'h', 'i', 9, 0,
     700             :   /* 5972 */ 'm', 'f', 'h', 'i', 9, 0,
     701             :   /* 5978 */ 'm', 't', 'h', 'i', 9, 0,
     702             :   /* 5984 */ '.', 'a', 'l', 'i', 'g', 'n', 32, '2', 10, 9, 'l', 'i', 9, 0,
     703             :   /* 5998 */ 'd', 'l', 'i', 9, 0,
     704             :   /* 6003 */ 'c', 'm', 'p', 'i', 9, 0,
     705             :   /* 6009 */ 's', 'e', 'q', 'i', 9, 0,
     706             :   /* 6015 */ 't', 'e', 'q', 'i', 9, 0,
     707             :   /* 6021 */ 'x', 'o', 'r', 'i', 9, 0,
     708             :   /* 6027 */ 'd', 'a', 't', 'i', 9, 0,
     709             :   /* 6033 */ 's', 'l', 't', 'i', 9, 0,
     710             :   /* 6039 */ 't', 'l', 't', 'i', 9, 0,
     711             :   /* 6045 */ 'd', 'a', 'u', 'i', 9, 0,
     712             :   /* 6051 */ 'l', 'u', 'i', 9, 0,
     713             :   /* 6056 */ 'g', 'i', 'n', 'v', 'i', 9, 0,
     714             :   /* 6063 */ 'j', 9, 0,
     715             :   /* 6066 */ 'b', 'r', 'e', 'a', 'k', 9, 0,
     716             :   /* 6073 */ 'f', 'o', 'r', 'k', 9, 0,
     717             :   /* 6079 */ 'c', 'v', 't', '.', 'd', '.', 'l', 9, 0,
     718             :   /* 6088 */ 'c', 'v', 't', '.', 's', '.', 'l', 9, 0,
     719             :   /* 6097 */ 'b', 'a', 'l', 9, 0,
     720             :   /* 6102 */ 'j', 'a', 'l', 9, 0,
     721             :   /* 6107 */ 'b', 'g', 'e', 'z', 'a', 'l', 9, 0,
     722             :   /* 6115 */ 'b', 'l', 't', 'z', 'a', 'l', 9, 0,
     723             :   /* 6123 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0,
     724             :   /* 6135 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0,
     725             :   /* 6147 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     726             :   /* 6163 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     727             :   /* 6178 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
     728             :   /* 6194 */ 'l', 'd', 'l', 9, 0,
     729             :   /* 6199 */ 's', 'd', 'l', 9, 0,
     730             :   /* 6204 */ 'b', 'g', 'e', 'l', 9, 0,
     731             :   /* 6210 */ 'b', 'l', 'e', 'l', 9, 0,
     732             :   /* 6216 */ 'b', 'n', 'e', 'l', 9, 0,
     733             :   /* 6222 */ 'b', 'c', '1', 'f', 'l', 9, 0,
     734             :   /* 6229 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     735             :   /* 6243 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     736             :   /* 6257 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     737             :   /* 6270 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
     738             :   /* 6285 */ 'h', 'y', 'p', 'c', 'a', 'l', 'l', 9, 0,
     739             :   /* 6294 */ 's', 'y', 's', 'c', 'a', 'l', 'l', 9, 0,
     740             :   /* 6303 */ 'b', 'g', 'e', 'z', 'a', 'l', 'l', 9, 0,
     741             :   /* 6312 */ 'b', 'l', 't', 'z', 'a', 'l', 'l', 9, 0,
     742             :   /* 6321 */ 'd', 's', 'l', 'l', 9, 0,
     743             :   /* 6327 */ 'd', 'r', 'o', 'l', 9, 0,
     744             :   /* 6333 */ 'b', 'e', 'q', 'l', 9, 0,
     745             :   /* 6339 */ 'd', 's', 'r', 'l', 9, 0,
     746             :   /* 6345 */ 'b', 'c', '1', 't', 'l', 9, 0,
     747             :   /* 6352 */ 'b', 'g', 't', 'l', 9, 0,
     748             :   /* 6358 */ 'b', 'l', 't', 'l', 9, 0,
     749             :   /* 6364 */ 'b', 'g', 'e', 'u', 'l', 9, 0,
     750             :   /* 6371 */ 'b', 'l', 'e', 'u', 'l', 9, 0,
     751             :   /* 6378 */ 'd', 'm', 'u', 'l', 9, 0,
     752             :   /* 6384 */ 'b', 'g', 't', 'u', 'l', 9, 0,
     753             :   /* 6391 */ 'b', 'l', 't', 'u', 'l', 9, 0,
     754             :   /* 6398 */ 'l', 'w', 'l', 9, 0,
     755             :   /* 6403 */ 's', 'w', 'l', 9, 0,
     756             :   /* 6408 */ 'b', 'g', 'e', 'z', 'l', 9, 0,
     757             :   /* 6415 */ 'b', 'l', 'e', 'z', 'l', 9, 0,
     758             :   /* 6422 */ 'b', 'g', 't', 'z', 'l', 9, 0,
     759             :   /* 6429 */ 'b', 'l', 't', 'z', 'l', 9, 0,
     760             :   /* 6436 */ 'd', 'r', 'e', 'm', 9, 0,
     761             :   /* 6442 */ 'd', 'i', 'n', 's', 'm', 9, 0,
     762             :   /* 6449 */ 'd', 'e', 'x', 't', 'm', 9, 0,
     763             :   /* 6456 */ 'l', 'w', 'm', 9, 0,
     764             :   /* 6461 */ 's', 'w', 'm', 9, 0,
     765             :   /* 6466 */ 'b', 'a', 'l', 'i', 'g', 'n', 9, 0,
     766             :   /* 6474 */ 'd', 'a', 'l', 'i', 'g', 'n', 9, 0,
     767             :   /* 6482 */ 'm', 'o', 'v', 'n', 9, 0,
     768             :   /* 6488 */ 'd', 'c', 'l', 'o', 9, 0,
     769             :   /* 6494 */ 'm', 'f', 'l', 'o', 9, 0,
     770             :   /* 6500 */ 's', 'h', 'i', 'l', 'o', 9, 0,
     771             :   /* 6507 */ 'm', 't', 'l', 'o', 9, 0,
     772             :   /* 6513 */ 'd', 'm', 'u', 'l', 'o', 9, 0,
     773             :   /* 6520 */ 'd', 'b', 'i', 't', 's', 'w', 'a', 'p', 9, 0,
     774             :   /* 6530 */ 's', 'd', 'b', 'b', 'p', 9, 0,
     775             :   /* 6537 */ 'e', 'x', 't', 'p', 'd', 'p', 9, 0,
     776             :   /* 6545 */ 'm', 'o', 'v', 'e', 'p', 9, 0,
     777             :   /* 6552 */ 'm', 't', 'h', 'l', 'i', 'p', 9, 0,
     778             :   /* 6560 */ 'c', 'm', 'p', 9, 0,
     779             :   /* 6565 */ 'd', 'p', 'o', 'p', 9, 0,
     780             :   /* 6571 */ 'a', 'd', 'd', 'i', 'u', 'r', '1', 's', 'p', 9, 0,
     781             :   /* 6582 */ 'l', 'o', 'a', 'd', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0,
     782             :   /* 6598 */ 's', 't', 'o', 'r', 'e', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0,
     783             :   /* 6615 */ 'r', 'd', 'd', 's', 'p', 9, 0,
     784             :   /* 6622 */ 'w', 'r', 'd', 's', 'p', 9, 0,
     785             :   /* 6629 */ 'j', 'r', 'c', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0,
     786             :   /* 6641 */ 'j', 'r', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0,
     787             :   /* 6652 */ 'e', 'x', 't', 'p', 9, 0,
     788             :   /* 6658 */ 'd', 'v', 'p', 9, 0,
     789             :   /* 6663 */ 'e', 'v', 'p', 9, 0,
     790             :   /* 6668 */ 'l', 'w', 'p', 9, 0,
     791             :   /* 6673 */ 's', 'w', 'p', 9, 0,
     792             :   /* 6678 */ 'b', 'e', 'q', 9, 0,
     793             :   /* 6683 */ 's', 'e', 'q', 9, 0,
     794             :   /* 6688 */ 't', 'e', 'q', 9, 0,
     795             :   /* 6693 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0,
     796             :   /* 6705 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0,
     797             :   /* 6717 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     798             :   /* 6733 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     799             :   /* 6748 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
     800             :   /* 6764 */ 'l', 'd', 'r', 9, 0,
     801             :   /* 6769 */ 's', 'd', 'r', 9, 0,
     802             :   /* 6774 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     803             :   /* 6788 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     804             :   /* 6802 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     805             :   /* 6815 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
     806             :   /* 6830 */ 'j', 'r', 9, 0,
     807             :   /* 6834 */ 'j', 'a', 'l', 'r', 9, 0,
     808             :   /* 6840 */ 'n', 'o', 'r', 9, 0,
     809             :   /* 6845 */ 'd', 'r', 'o', 'r', 9, 0,
     810             :   /* 6851 */ 'x', 'o', 'r', 9, 0,
     811             :   /* 6856 */ 'r', 'd', 'p', 'g', 'p', 'r', 9, 0,
     812             :   /* 6864 */ 'w', 'r', 'p', 'g', 'p', 'r', 9, 0,
     813             :   /* 6872 */ 'm', 'f', 't', 'r', 9, 0,
     814             :   /* 6878 */ 'd', 'r', 'o', 't', 'r', 9, 0,
     815             :   /* 6885 */ 'm', 't', 't', 'r', 9, 0,
     816             :   /* 6891 */ 'r', 'd', 'h', 'w', 'r', 9, 0,
     817             :   /* 6898 */ 'l', 'w', 'r', 9, 0,
     818             :   /* 6903 */ 's', 'w', 'r', 9, 0,
     819             :   /* 6908 */ 'm', 'i', 'n', 'a', '.', 's', 9, 0,
     820             :   /* 6916 */ 'm', 'a', 'x', 'a', '.', 's', 9, 0,
     821             :   /* 6924 */ 'n', 'm', 's', 'u', 'b', '.', 's', 9, 0,
     822             :   /* 6933 */ 'c', 'v', 't', '.', 'd', '.', 's', 9, 0,
     823             :   /* 6942 */ 'n', 'm', 'a', 'd', 'd', '.', 's', 9, 0,
     824             :   /* 6951 */ 'c', '.', 'n', 'g', 'e', '.', 's', 9, 0,
     825             :   /* 6960 */ 'c', '.', 'l', 'e', '.', 's', 9, 0,
     826             :   /* 6968 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 's', 9, 0,
     827             :   /* 6978 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 's', 9, 0,
     828             :   /* 6988 */ 'c', '.', 'o', 'l', 'e', '.', 's', 9, 0,
     829             :   /* 6997 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 's', 9, 0,
     830             :   /* 7008 */ 'c', '.', 'u', 'l', 'e', '.', 's', 9, 0,
     831             :   /* 7017 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 's', 9, 0,
     832             :   /* 7028 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 's', 9, 0,
     833             :   /* 7040 */ 'c', '.', 'f', '.', 's', 9, 0,
     834             :   /* 7047 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 's', 9, 0,
     835             :   /* 7057 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 's', 9, 0,
     836             :   /* 7068 */ 'm', 's', 'u', 'b', 'f', '.', 's', 9, 0,
     837             :   /* 7077 */ 'm', 'a', 'd', 'd', 'f', '.', 's', 9, 0,
     838             :   /* 7086 */ 'c', '.', 's', 'f', '.', 's', 9, 0,
     839             :   /* 7094 */ 'm', 'o', 'v', 'f', '.', 's', 9, 0,
     840             :   /* 7102 */ 'n', 'e', 'g', '.', 's', 9, 0,
     841             :   /* 7109 */ 'l', 'i', '.', 's', 9, 0,
     842             :   /* 7115 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 's', 9, 0,
     843             :   /* 7126 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 's', 9, 0,
     844             :   /* 7137 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 's', 9, 0,
     845             :   /* 7147 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 's', 9, 0,
     846             :   /* 7158 */ 'c', 'v', 't', '.', 'l', '.', 's', 9, 0,
     847             :   /* 7167 */ 's', 'e', 'l', '.', 's', 9, 0,
     848             :   /* 7174 */ 'c', '.', 'n', 'g', 'l', '.', 's', 9, 0,
     849             :   /* 7183 */ 'm', 'u', 'l', '.', 's', 9, 0,
     850             :   /* 7190 */ 'm', 'i', 'n', '.', 's', 9, 0,
     851             :   /* 7197 */ 'c', '.', 'u', 'n', '.', 's', 9, 0,
     852             :   /* 7205 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 's', 9, 0,
     853             :   /* 7215 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 's', 9, 0,
     854             :   /* 7226 */ 'm', 'o', 'v', 'n', '.', 's', 9, 0,
     855             :   /* 7234 */ 'r', 'e', 'c', 'i', 'p', '.', 's', 9, 0,
     856             :   /* 7243 */ 'c', '.', 'e', 'q', '.', 's', 9, 0,
     857             :   /* 7251 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 's', 9, 0,
     858             :   /* 7261 */ 'c', '.', 's', 'e', 'q', '.', 's', 9, 0,
     859             :   /* 7270 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 's', 9, 0,
     860             :   /* 7281 */ 'c', '.', 'u', 'e', 'q', '.', 's', 9, 0,
     861             :   /* 7290 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 's', 9, 0,
     862             :   /* 7301 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 's', 9, 0,
     863             :   /* 7313 */ 'a', 'b', 's', '.', 's', 9, 0,
     864             :   /* 7320 */ 'c', 'l', 'a', 's', 's', '.', 's', 9, 0,
     865             :   /* 7329 */ 'c', '.', 'n', 'g', 't', '.', 's', 9, 0,
     866             :   /* 7338 */ 'c', '.', 'l', 't', '.', 's', 9, 0,
     867             :   /* 7346 */ 'c', 'm', 'p', '.', 'l', 't', '.', 's', 9, 0,
     868             :   /* 7356 */ 'c', '.', 'o', 'l', 't', '.', 's', 9, 0,
     869             :   /* 7365 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 's', 9, 0,
     870             :   /* 7376 */ 'c', '.', 'u', 'l', 't', '.', 's', 9, 0,
     871             :   /* 7385 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 's', 9, 0,
     872             :   /* 7396 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 's', 9, 0,
     873             :   /* 7408 */ 'r', 'i', 'n', 't', '.', 's', 9, 0,
     874             :   /* 7416 */ 'r', 's', 'q', 'r', 't', '.', 's', 9, 0,
     875             :   /* 7425 */ 'm', 'o', 'v', 't', '.', 's', 9, 0,
     876             :   /* 7433 */ 'd', 'i', 'v', '.', 's', 9, 0,
     877             :   /* 7440 */ 'm', 'o', 'v', '.', 's', 9, 0,
     878             :   /* 7447 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 's', 9, 0,
     879             :   /* 7458 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 's', 9, 0,
     880             :   /* 7469 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 's', 9, 0,
     881             :   /* 7479 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 's', 9, 0,
     882             :   /* 7490 */ 'c', 'v', 't', '.', 'w', '.', 's', 9, 0,
     883             :   /* 7499 */ 'm', 'a', 'x', '.', 's', 9, 0,
     884             :   /* 7506 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 's', 9, 0,
     885             :   /* 7516 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 's', 9, 0,
     886             :   /* 7526 */ 'm', 'o', 'v', 'z', '.', 's', 9, 0,
     887             :   /* 7534 */ 'a', 'b', 's', 9, 0,
     888             :   /* 7539 */ 'j', 'a', 'l', 's', 9, 0,
     889             :   /* 7545 */ 'b', 'g', 'e', 'z', 'a', 'l', 's', 9, 0,
     890             :   /* 7554 */ 'b', 'l', 't', 'z', 'a', 'l', 's', 9, 0,
     891             :   /* 7563 */ 'c', 'i', 'n', 's', 9, 0,
     892             :   /* 7569 */ 'd', 'i', 'n', 's', 9, 0,
     893             :   /* 7575 */ 'j', 'a', 'l', 'r', 's', 9, 0,
     894             :   /* 7582 */ 'e', 'x', 't', 's', 9, 0,
     895             :   /* 7588 */ 'l', 'w', 'x', 's', 9, 0,
     896             :   /* 7594 */ 'b', 'c', '1', 't', 9, 0,
     897             :   /* 7600 */ 'b', 'g', 't', 9, 0,
     898             :   /* 7605 */ 'w', 'a', 'i', 't', 9, 0,
     899             :   /* 7611 */ 'b', 'l', 't', 9, 0,
     900             :   /* 7616 */ 's', 'l', 't', 9, 0,
     901             :   /* 7621 */ 't', 'l', 't', 9, 0,
     902             :   /* 7626 */ 'd', 'm', 'u', 'l', 't', 9, 0,
     903             :   /* 7633 */ 'd', 'm', 't', 9, 0,
     904             :   /* 7638 */ 'e', 'm', 't', 9, 0,
     905             :   /* 7643 */ 'n', 'o', 't', 9, 0,
     906             :   /* 7648 */ 'g', 'i', 'n', 'v', 't', 9, 0,
     907             :   /* 7655 */ 'm', 'o', 'v', 't', 9, 0,
     908             :   /* 7661 */ 'd', 'e', 'x', 't', 9, 0,
     909             :   /* 7667 */ 'l', 'b', 'u', 9, 0,
     910             :   /* 7672 */ 'd', 's', 'u', 'b', 'u', 9, 0,
     911             :   /* 7679 */ 'm', 's', 'u', 'b', 'u', 9, 0,
     912             :   /* 7686 */ 'b', 'a', 'd', 'd', 'u', 9, 0,
     913             :   /* 7693 */ 'd', 'a', 'd', 'd', 'u', 9, 0,
     914             :   /* 7700 */ 'm', 'a', 'd', 'd', 'u', 9, 0,
     915             :   /* 7707 */ 'd', 'm', 'o', 'd', 'u', 9, 0,
     916             :   /* 7714 */ 'b', 'g', 'e', 'u', 9, 0,
     917             :   /* 7720 */ 't', 'g', 'e', 'u', 9, 0,
     918             :   /* 7726 */ 'b', 'l', 'e', 'u', 9, 0,
     919             :   /* 7732 */ 'u', 'l', 'h', 'u', 9, 0,
     920             :   /* 7738 */ 'd', 'm', 'u', 'h', 'u', 9, 0,
     921             :   /* 7745 */ 'd', 'a', 'd', 'd', 'i', 'u', 9, 0,
     922             :   /* 7753 */ 't', 'g', 'e', 'i', 'u', 9, 0,
     923             :   /* 7760 */ 's', 'l', 't', 'i', 'u', 9, 0,
     924             :   /* 7767 */ 't', 'l', 't', 'i', 'u', 9, 0,
     925             :   /* 7774 */ 'v', '3', 'm', 'u', 'l', 'u', 9, 0,
     926             :   /* 7782 */ 'd', 'm', 'u', 'l', 'u', 9, 0,
     927             :   /* 7789 */ 'v', 'm', 'u', 'l', 'u', 9, 0,
     928             :   /* 7796 */ 'd', 'r', 'e', 'm', 'u', 9, 0,
     929             :   /* 7803 */ 'd', 'm', 'u', 'l', 'o', 'u', 9, 0,
     930             :   /* 7811 */ 'd', 'i', 'n', 's', 'u', 9, 0,
     931             :   /* 7818 */ 'b', 'g', 't', 'u', 9, 0,
     932             :   /* 7824 */ 'b', 'l', 't', 'u', 9, 0,
     933             :   /* 7830 */ 's', 'l', 't', 'u', 9, 0,
     934             :   /* 7836 */ 't', 'l', 't', 'u', 9, 0,
     935             :   /* 7842 */ 'd', 'm', 'u', 'l', 't', 'u', 9, 0,
     936             :   /* 7850 */ 'd', 'e', 'x', 't', 'u', 9, 0,
     937             :   /* 7857 */ 'd', 'd', 'i', 'v', 'u', 9, 0,
     938             :   /* 7864 */ 'l', 'w', 'u', 9, 0,
     939             :   /* 7869 */ 'a', 'n', 'd', '.', 'v', 9, 0,
     940             :   /* 7876 */ 'm', 'o', 'v', 'e', '.', 'v', 9, 0,
     941             :   /* 7884 */ 'b', 's', 'e', 'l', '.', 'v', 9, 0,
     942             :   /* 7892 */ 'n', 'o', 'r', '.', 'v', 9, 0,
     943             :   /* 7899 */ 'x', 'o', 'r', '.', 'v', 9, 0,
     944             :   /* 7906 */ 'b', 'z', '.', 'v', 9, 0,
     945             :   /* 7912 */ 'b', 'm', 'z', '.', 'v', 9, 0,
     946             :   /* 7919 */ 'b', 'n', 'z', '.', 'v', 9, 0,
     947             :   /* 7926 */ 'b', 'm', 'n', 'z', '.', 'v', 9, 0,
     948             :   /* 7934 */ 'd', 's', 'r', 'a', 'v', 9, 0,
     949             :   /* 7941 */ 'b', 'i', 't', 'r', 'e', 'v', 9, 0,
     950             :   /* 7949 */ 'd', 'd', 'i', 'v', 9, 0,
     951             :   /* 7955 */ 'd', 's', 'l', 'l', 'v', 9, 0,
     952             :   /* 7962 */ 'd', 's', 'r', 'l', 'v', 9, 0,
     953             :   /* 7969 */ 's', 'h', 'i', 'l', 'o', 'v', 9, 0,
     954             :   /* 7977 */ 'e', 'x', 't', 'p', 'd', 'p', 'v', 9, 0,
     955             :   /* 7986 */ 'e', 'x', 't', 'p', 'v', 9, 0,
     956             :   /* 7993 */ 'd', 'r', 'o', 't', 'r', 'v', 9, 0,
     957             :   /* 8001 */ 'i', 'n', 's', 'v', 9, 0,
     958             :   /* 8007 */ 'f', 'l', 'o', 'g', '2', '.', 'w', 9, 0,
     959             :   /* 8016 */ 'f', 'e', 'x', 'p', '2', '.', 'w', 9, 0,
     960             :   /* 8025 */ 'a', 'd', 'd', '_', 'a', '.', 'w', 9, 0,
     961             :   /* 8034 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'w', 9, 0,
     962             :   /* 8044 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'w', 9, 0,
     963             :   /* 8054 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'w', 9, 0,
     964             :   /* 8064 */ 's', 'r', 'a', '.', 'w', 9, 0,
     965             :   /* 8071 */ 'f', 's', 'u', 'b', '.', 'w', 9, 0,
     966             :   /* 8079 */ 'f', 'm', 's', 'u', 'b', '.', 'w', 9, 0,
     967             :   /* 8088 */ 'n', 'l', 'o', 'c', '.', 'w', 9, 0,
     968             :   /* 8096 */ 'n', 'l', 'z', 'c', '.', 'w', 9, 0,
     969             :   /* 8104 */ 'c', 'v', 't', '.', 'd', '.', 'w', 9, 0,
     970             :   /* 8113 */ 'f', 'a', 'd', 'd', '.', 'w', 9, 0,
     971             :   /* 8121 */ 'f', 'm', 'a', 'd', 'd', '.', 'w', 9, 0,
     972             :   /* 8130 */ 's', 'l', 'd', '.', 'w', 9, 0,
     973             :   /* 8137 */ 'p', 'c', 'k', 'o', 'd', '.', 'w', 9, 0,
     974             :   /* 8146 */ 'i', 'l', 'v', 'o', 'd', '.', 'w', 9, 0,
     975             :   /* 8155 */ 'f', 'c', 'l', 'e', '.', 'w', 9, 0,
     976             :   /* 8163 */ 'f', 's', 'l', 'e', '.', 'w', 9, 0,
     977             :   /* 8171 */ 'f', 'c', 'u', 'l', 'e', '.', 'w', 9, 0,
     978             :   /* 8180 */ 'f', 's', 'u', 'l', 'e', '.', 'w', 9, 0,
     979             :   /* 8189 */ 'f', 'c', 'n', 'e', '.', 'w', 9, 0,
     980             :   /* 8197 */ 'f', 's', 'n', 'e', '.', 'w', 9, 0,
     981             :   /* 8205 */ 'f', 'c', 'u', 'n', 'e', '.', 'w', 9, 0,
     982             :   /* 8214 */ 'f', 's', 'u', 'n', 'e', '.', 'w', 9, 0,
     983             :   /* 8223 */ 'i', 'n', 's', 'v', 'e', '.', 'w', 9, 0,
     984             :   /* 8232 */ 'f', 'c', 'a', 'f', '.', 'w', 9, 0,
     985             :   /* 8240 */ 'f', 's', 'a', 'f', '.', 'w', 9, 0,
     986             :   /* 8248 */ 'v', 's', 'h', 'f', '.', 'w', 9, 0,
     987             :   /* 8256 */ 'b', 'n', 'e', 'g', '.', 'w', 9, 0,
     988             :   /* 8264 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '.', 'p', 'h', '.', 'w', 9, 0,
     989             :   /* 8280 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'p', 'h', '.', 'w', 9, 0,
     990             :   /* 8293 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '_', 'r', '.', 'p', 'h', '.', 'w', 9, 0,
     991             :   /* 8311 */ 'p', 'r', 'e', 'c', 'r', 'q', '_', 'r', 's', '.', 'p', 'h', '.', 'w', 9, 0,
     992             :   /* 8327 */ 's', 'u', 'b', 'q', 'h', '.', 'w', 9, 0,
     993             :   /* 8336 */ 'a', 'd', 'd', 'q', 'h', '.', 'w', 9, 0,
     994             :   /* 8345 */ 's', 'r', 'a', 'i', '.', 'w', 9, 0,
     995             :   /* 8353 */ 's', 'l', 'd', 'i', '.', 'w', 9, 0,
     996             :   /* 8361 */ 'b', 'n', 'e', 'g', 'i', '.', 'w', 9, 0,
     997             :   /* 8370 */ 's', 'l', 'l', 'i', '.', 'w', 9, 0,
     998             :   /* 8378 */ 's', 'r', 'l', 'i', '.', 'w', 9, 0,
     999             :   /* 8386 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'w', 9, 0,
    1000             :   /* 8396 */ 'c', 'e', 'q', 'i', '.', 'w', 9, 0,
    1001             :   /* 8404 */ 's', 'r', 'a', 'r', 'i', '.', 'w', 9, 0,
    1002             :   /* 8413 */ 'b', 'c', 'l', 'r', 'i', '.', 'w', 9, 0,
    1003             :   /* 8422 */ 's', 'r', 'l', 'r', 'i', '.', 'w', 9, 0,
    1004             :   /* 8431 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'w', 9, 0,
    1005             :   /* 8441 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'w', 9, 0,
    1006             :   /* 8451 */ 'b', 's', 'e', 't', 'i', '.', 'w', 9, 0,
    1007             :   /* 8460 */ 's', 'u', 'b', 'v', 'i', '.', 'w', 9, 0,
    1008             :   /* 8469 */ 'a', 'd', 'd', 'v', 'i', '.', 'w', 9, 0,
    1009             :   /* 8478 */ 'd', 'p', 'a', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0,
    1010             :   /* 8491 */ 'd', 'p', 's', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0,
    1011             :   /* 8504 */ 'f', 'i', 'l', 'l', '.', 'w', 9, 0,
    1012             :   /* 8512 */ 's', 'l', 'l', '.', 'w', 9, 0,
    1013             :   /* 8519 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'w', 9, 0,
    1014             :   /* 8529 */ 'f', 'f', 'q', 'l', '.', 'w', 9, 0,
    1015             :   /* 8537 */ 's', 'r', 'l', '.', 'w', 9, 0,
    1016             :   /* 8544 */ 'b', 'i', 'n', 's', 'l', '.', 'w', 9, 0,
    1017             :   /* 8553 */ 'f', 'm', 'u', 'l', '.', 'w', 9, 0,
    1018             :   /* 8561 */ 'i', 'l', 'v', 'l', '.', 'w', 9, 0,
    1019             :   /* 8569 */ 'f', 'm', 'i', 'n', '.', 'w', 9, 0,
    1020             :   /* 8577 */ 'f', 'c', 'u', 'n', '.', 'w', 9, 0,
    1021             :   /* 8585 */ 'f', 's', 'u', 'n', '.', 'w', 9, 0,
    1022             :   /* 8593 */ 'f', 'e', 'x', 'd', 'o', '.', 'w', 9, 0,
    1023             :   /* 8602 */ 'f', 'r', 'c', 'p', '.', 'w', 9, 0,
    1024             :   /* 8610 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'w', 9, 0,
    1025             :   /* 8620 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'w', 9, 0,
    1026             :   /* 8630 */ 'm', 'u', 'l', '_', 'q', '.', 'w', 9, 0,
    1027             :   /* 8639 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'w', 9, 0,
    1028             :   /* 8650 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'w', 9, 0,
    1029             :   /* 8661 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'w', 9, 0,
    1030             :   /* 8671 */ 'f', 'c', 'e', 'q', '.', 'w', 9, 0,
    1031             :   /* 8679 */ 'f', 's', 'e', 'q', '.', 'w', 9, 0,
    1032             :   /* 8687 */ 'f', 'c', 'u', 'e', 'q', '.', 'w', 9, 0,
    1033             :   /* 8696 */ 'f', 's', 'u', 'e', 'q', '.', 'w', 9, 0,
    1034             :   /* 8705 */ 'f', 't', 'q', '.', 'w', 9, 0,
    1035             :   /* 8712 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'w', 9, 0,
    1036             :   /* 8722 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'w', 9, 0,
    1037             :   /* 8733 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'w', 9, 0,
    1038             :   /* 8744 */ 'e', 'x', 't', 'r', '_', 'r', '.', 'w', 9, 0,
    1039             :   /* 8754 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'w', 9, 0,
    1040             :   /* 8765 */ 'e', 'x', 't', 'r', 'v', '_', 'r', '.', 'w', 9, 0,
    1041             :   /* 8776 */ 's', 'r', 'a', 'r', '.', 'w', 9, 0,
    1042             :   /* 8784 */ 'b', 'c', 'l', 'r', '.', 'w', 9, 0,
    1043             :   /* 8792 */ 's', 'r', 'l', 'r', '.', 'w', 9, 0,
    1044             :   /* 8800 */ 'f', 'c', 'o', 'r', '.', 'w', 9, 0,
    1045             :   /* 8808 */ 'f', 's', 'o', 'r', '.', 'w', 9, 0,
    1046             :   /* 8816 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'w', 9, 0,
    1047             :   /* 8826 */ 'f', 'f', 'q', 'r', '.', 'w', 9, 0,
    1048             :   /* 8834 */ 'b', 'i', 'n', 's', 'r', '.', 'w', 9, 0,
    1049             :   /* 8843 */ 'e', 'x', 't', 'r', '.', 'w', 9, 0,
    1050             :   /* 8851 */ 'i', 'l', 'v', 'r', '.', 'w', 9, 0,
    1051             :   /* 8859 */ 'c', 'v', 't', '.', 's', '.', 'w', 9, 0,
    1052             :   /* 8868 */ 'a', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1053             :   /* 8878 */ 'h', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1054             :   /* 8888 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
    1055             :   /* 8899 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'w', 9, 0,
    1056             :   /* 8911 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0,
    1057             :   /* 8921 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0,
    1058             :   /* 8932 */ 'm', 'o', 'd', '_', 's', '.', 'w', 9, 0,
    1059             :   /* 8941 */ 'c', 'l', 'e', '_', 's', '.', 'w', 9, 0,
    1060             :   /* 8950 */ 'a', 'v', 'e', '_', 's', '.', 'w', 9, 0,
    1061             :   /* 8959 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'w', 9, 0,
    1062             :   /* 8969 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'w', 9, 0,
    1063             :   /* 8979 */ 'c', 'l', 't', 'i', '_', 's', '.', 'w', 9, 0,
    1064             :   /* 8989 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'w', 9, 0,
    1065             :   /* 8999 */ 's', 'h', 'l', 'l', '_', 's', '.', 'w', 9, 0,
    1066             :   /* 9009 */ 'm', 'i', 'n', '_', 's', '.', 'w', 9, 0,
    1067             :   /* 9018 */ 'd', 'o', 't', 'p', '_', 's', '.', 'w', 9, 0,
    1068             :   /* 9028 */ 's', 'u', 'b', 'q', '_', 's', '.', 'w', 9, 0,
    1069             :   /* 9038 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'w', 9, 0,
    1070             :   /* 9048 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'w', 9, 0,
    1071             :   /* 9058 */ 'a', 'b', 's', 'q', '_', 's', '.', 'w', 9, 0,
    1072             :   /* 9068 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'w', 9, 0,
    1073             :   /* 9078 */ 's', 'u', 'b', 's', '_', 's', '.', 'w', 9, 0,
    1074             :   /* 9088 */ 'a', 'd', 'd', 's', '_', 's', '.', 'w', 9, 0,
    1075             :   /* 9098 */ 's', 'a', 't', '_', 's', '.', 'w', 9, 0,
    1076             :   /* 9107 */ 'c', 'l', 't', '_', 's', '.', 'w', 9, 0,
    1077             :   /* 9116 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0,
    1078             :   /* 9127 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0,
    1079             :   /* 9138 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'w', 9, 0,
    1080             :   /* 9150 */ 'd', 'i', 'v', '_', 's', '.', 'w', 9, 0,
    1081             :   /* 9159 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'w', 9, 0,
    1082             :   /* 9170 */ 'm', 'a', 'x', '_', 's', '.', 'w', 9, 0,
    1083             :   /* 9179 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'w', 9, 0,
    1084             :   /* 9189 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'w', 9, 0,
    1085             :   /* 9200 */ 'e', 'x', 't', 'r', '_', 'r', 's', '.', 'w', 9, 0,
    1086             :   /* 9211 */ 'e', 'x', 't', 'r', 'v', '_', 'r', 's', '.', 'w', 9, 0,
    1087             :   /* 9223 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'w', 9, 0,
    1088             :   /* 9233 */ 's', 'p', 'l', 'a', 't', '.', 'w', 9, 0,
    1089             :   /* 9242 */ 'b', 's', 'e', 't', '.', 'w', 9, 0,
    1090             :   /* 9250 */ 'f', 'c', 'l', 't', '.', 'w', 9, 0,
    1091             :   /* 9258 */ 'f', 's', 'l', 't', '.', 'w', 9, 0,
    1092             :   /* 9266 */ 'f', 'c', 'u', 'l', 't', '.', 'w', 9, 0,
    1093             :   /* 9275 */ 'f', 's', 'u', 'l', 't', '.', 'w', 9, 0,
    1094             :   /* 9284 */ 'p', 'c', 'n', 't', '.', 'w', 9, 0,
    1095             :   /* 9292 */ 'f', 'r', 'i', 'n', 't', '.', 'w', 9, 0,
    1096             :   /* 9301 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'w', 9, 0,
    1097             :   /* 9311 */ 'f', 's', 'q', 'r', 't', '.', 'w', 9, 0,
    1098             :   /* 9320 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'w', 9, 0,
    1099             :   /* 9330 */ 's', 't', '.', 'w', 9, 0,
    1100             :   /* 9336 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1101             :   /* 9346 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1102             :   /* 9356 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
    1103             :   /* 9367 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'w', 9, 0,
    1104             :   /* 9379 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0,
    1105             :   /* 9389 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0,
    1106             :   /* 9400 */ 'm', 'o', 'd', '_', 'u', '.', 'w', 9, 0,
    1107             :   /* 9409 */ 'c', 'l', 'e', '_', 'u', '.', 'w', 9, 0,
    1108             :   /* 9418 */ 'a', 'v', 'e', '_', 'u', '.', 'w', 9, 0,
    1109             :   /* 9427 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'w', 9, 0,
    1110             :   /* 9437 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'w', 9, 0,
    1111             :   /* 9447 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'w', 9, 0,
    1112             :   /* 9457 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'w', 9, 0,
    1113             :   /* 9467 */ 'm', 'i', 'n', '_', 'u', '.', 'w', 9, 0,
    1114             :   /* 9476 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'w', 9, 0,
    1115             :   /* 9486 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'w', 9, 0,
    1116             :   /* 9496 */ 's', 'u', 'b', 's', '_', 'u', '.', 'w', 9, 0,
    1117             :   /* 9506 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'w', 9, 0,
    1118             :   /* 9516 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'w', 9, 0,
    1119             :   /* 9528 */ 's', 'a', 't', '_', 'u', '.', 'w', 9, 0,
    1120             :   /* 9537 */ 'c', 'l', 't', '_', 'u', '.', 'w', 9, 0,
    1121             :   /* 9546 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0,
    1122             :   /* 9557 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0,
    1123             :   /* 9568 */ 'd', 'i', 'v', '_', 'u', '.', 'w', 9, 0,
    1124             :   /* 9577 */ 'm', 'a', 'x', '_', 'u', '.', 'w', 9, 0,
    1125             :   /* 9586 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'w', 9, 0,
    1126             :   /* 9596 */ 'm', 's', 'u', 'b', 'v', '.', 'w', 9, 0,
    1127             :   /* 9605 */ 'm', 'a', 'd', 'd', 'v', '.', 'w', 9, 0,
    1128             :   /* 9614 */ 'p', 'c', 'k', 'e', 'v', '.', 'w', 9, 0,
    1129             :   /* 9623 */ 'i', 'l', 'v', 'e', 'v', '.', 'w', 9, 0,
    1130             :   /* 9632 */ 'f', 'd', 'i', 'v', '.', 'w', 9, 0,
    1131             :   /* 9640 */ 'm', 'u', 'l', 'v', '.', 'w', 9, 0,
    1132             :   /* 9648 */ 'e', 'x', 't', 'r', 'v', '.', 'w', 9, 0,
    1133             :   /* 9657 */ 'f', 'm', 'a', 'x', '.', 'w', 9, 0,
    1134             :   /* 9665 */ 'b', 'z', '.', 'w', 9, 0,
    1135             :   /* 9671 */ 'b', 'n', 'z', '.', 'w', 9, 0,
    1136             :   /* 9678 */ 'c', 'r', 'c', '3', '2', 'w', 9, 0,
    1137             :   /* 9686 */ 'c', 'r', 'c', '3', '2', 'c', 'w', 9, 0,
    1138             :   /* 9695 */ 'u', 'l', 'w', 9, 0,
    1139             :   /* 9700 */ 'u', 's', 'w', 9, 0,
    1140             :   /* 9705 */ 'p', 'r', 'e', 'f', 'x', 9, 0,
    1141             :   /* 9712 */ 'l', 'h', 'x', 9, 0,
    1142             :   /* 9717 */ 'j', 'a', 'l', 'x', 9, 0,
    1143             :   /* 9723 */ 'l', 'b', 'u', 'x', 9, 0,
    1144             :   /* 9729 */ 'l', 'w', 'x', 9, 0,
    1145             :   /* 9734 */ 'b', 'g', 'e', 'z', 9, 0,
    1146             :   /* 9740 */ 'b', 'l', 'e', 'z', 9, 0,
    1147             :   /* 9746 */ 'b', 'n', 'e', 'z', 9, 0,
    1148             :   /* 9752 */ 's', 'e', 'l', 'n', 'e', 'z', 9, 0,
    1149             :   /* 9760 */ 'b', 't', 'n', 'e', 'z', 9, 0,
    1150             :   /* 9767 */ 'd', 'c', 'l', 'z', 9, 0,
    1151             :   /* 9773 */ 'b', 'e', 'q', 'z', 9, 0,
    1152             :   /* 9779 */ 's', 'e', 'l', 'e', 'q', 'z', 9, 0,
    1153             :   /* 9787 */ 'b', 't', 'e', 'q', 'z', 9, 0,
    1154             :   /* 9794 */ 'b', 'g', 't', 'z', 9, 0,
    1155             :   /* 9800 */ 'b', 'l', 't', 'z', 9, 0,
    1156             :   /* 9806 */ 'm', 'o', 'v', 'z', 9, 0,
    1157             :   /* 9812 */ 's', 'e', 'b', 9, 32, 0,
    1158             :   /* 9818 */ 's', 'e', 'h', 9, 32, 0,
    1159             :   /* 9824 */ 'd', 'd', 'i', 'v', 'u', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0,
    1160             :   /* 9838 */ 'd', 'd', 'i', 'v', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0,
    1161             :   /* 9851 */ 'a', 'd', 'd', 'i', 'u', 9, '$', 's', 'p', ',', 32, 0,
    1162             :   /* 9863 */ 'm', 'f', 't', 'c', '0', 32, 0,
    1163             :   /* 9870 */ 'm', 't', 't', 'c', '0', 32, 0,
    1164             :   /* 9877 */ 'm', 'f', 't', 'h', 'c', '1', 32, 0,
    1165             :   /* 9885 */ 'm', 't', 't', 'h', 'c', '1', 32, 0,
    1166             :   /* 9893 */ 'c', 'f', 't', 'c', '1', 32, 0,
    1167             :   /* 9900 */ 'm', 'f', 't', 'c', '1', 32, 0,
    1168             :   /* 9907 */ 'c', 't', 't', 'c', '1', 32, 0,
    1169             :   /* 9914 */ 'm', 't', 't', 'c', '1', 32, 0,
    1170             :   /* 9921 */ 's', 'y', 'n', 'c', 32, 0,
    1171             :   /* 9927 */ 'l', 'd', 32, 0,
    1172             :   /* 9931 */ 9, '.', 'w', 'o', 'r', 'd', 32, 0,
    1173             :   /* 9939 */ 's', 'd', 32, 0,
    1174             :   /* 9943 */ 'm', 'f', 't', 'h', 'i', 32, 0,
    1175             :   /* 9950 */ 'm', 't', 't', 'h', 'i', 32, 0,
    1176             :   /* 9957 */ 'm', 'f', 't', 'l', 'o', 32, 0,
    1177             :   /* 9964 */ 'm', 't', 't', 'l', 'o', 32, 0,
    1178             :   /* 9971 */ 'm', 'f', 't', 'd', 's', 'p', 32, 0,
    1179             :   /* 9979 */ 'm', 't', 't', 'd', 's', 'p', 32, 0,
    1180             :   /* 9987 */ 's', 'e', 'q', 32, 0,
    1181             :   /* 9992 */ 'm', 'f', 't', 'g', 'p', 'r', 32, 0,
    1182             :   /* 10000 */ 'm', 't', 't', 'g', 'p', 'r', 32, 0,
    1183             :   /* 10008 */ 'd', 'e', 'x', 't', 32, 0,
    1184             :   /* 10014 */ 'm', 'f', 't', 'a', 'c', 'x', 32, 0,
    1185             :   /* 10022 */ 'm', 't', 't', 'a', 'c', 'x', 32, 0,
    1186             :   /* 10030 */ 'b', 'c', '1', 'n', 'e', 'z', 32, 0,
    1187             :   /* 10038 */ 'b', 'c', '2', 'n', 'e', 'z', 32, 0,
    1188             :   /* 10046 */ 'b', 'c', '1', 'e', 'q', 'z', 32, 0,
    1189             :   /* 10054 */ 'b', 'c', '2', 'e', 'q', 'z', 32, 0,
    1190             :   /* 10062 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
    1191             :   /* 10093 */ 'c', '.', 0,
    1192             :   /* 10096 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
    1193             :   /* 10120 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
    1194             :   /* 10145 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
    1195             :   /* 10168 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
    1196             :   /* 10191 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
    1197             :   /* 10213 */ 'b', 'r', 'e', 'a', 'k', 32, '0', 0,
    1198             :   /* 10221 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
    1199             :   /* 10234 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
    1200             :   /* 10241 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
    1201             :   /* 10251 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
    1202             :   /* 10261 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
    1203             :   /* 10276 */ 'j', 'r', 'c', 9, '$', 'r', 'a', 0,
    1204             :   /* 10284 */ 'j', 'r', 9, '$', 'r', 'a', 0,
    1205             :   /* 10291 */ 'e', 'h', 'b', 0,
    1206             :   /* 10295 */ 'e', 'r', 'e', 't', 'n', 'c', 0,
    1207             :   /* 10302 */ 'p', 'a', 'u', 's', 'e', 0,
    1208             :   /* 10308 */ 't', 'l', 'b', 'i', 'n', 'v', 'f', 0,
    1209             :   /* 10316 */ 't', 'l', 'b', 'g', 'i', 'n', 'v', 'f', 0,
    1210             :   /* 10325 */ 't', 'l', 'b', 'w', 'i', 0,
    1211             :   /* 10331 */ 't', 'l', 'b', 'g', 'w', 'i', 0,
    1212             :   /* 10338 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
    1213             :   /* 10352 */ 'f', 'o', 'o', 0,
    1214             :   /* 10356 */ 't', 'l', 'b', 'p', 0,
    1215             :   /* 10361 */ 't', 'l', 'b', 'g', 'p', 0,
    1216             :   /* 10367 */ 's', 's', 'n', 'o', 'p', 0,
    1217             :   /* 10373 */ 't', 'l', 'b', 'r', 0,
    1218             :   /* 10378 */ 't', 'l', 'b', 'g', 'r', 0,
    1219             :   /* 10384 */ 't', 'l', 'b', 'w', 'r', 0,
    1220             :   /* 10390 */ 't', 'l', 'b', 'g', 'w', 'r', 0,
    1221             :   /* 10397 */ 'd', 'e', 'r', 'e', 't', 0,
    1222             :   /* 10403 */ 'w', 'a', 'i', 't', 0,
    1223             :   /* 10408 */ 't', 'l', 'b', 'i', 'n', 'v', 0,
    1224             :   /* 10415 */ 't', 'l', 'b', 'g', 'i', 'n', 'v', 0,
    1225             :   };
    1226             : 
    1227             :   static const uint32_t OpInfo0[] = {
    1228             :     0U, // PHI
    1229             :     0U, // INLINEASM
    1230             :     0U, // CFI_INSTRUCTION
    1231             :     0U, // EH_LABEL
    1232             :     0U, // GC_LABEL
    1233             :     0U, // ANNOTATION_LABEL
    1234             :     0U, // KILL
    1235             :     0U, // EXTRACT_SUBREG
    1236             :     0U, // INSERT_SUBREG
    1237             :     0U, // IMPLICIT_DEF
    1238             :     0U, // SUBREG_TO_REG
    1239             :     0U, // COPY_TO_REGCLASS
    1240             :     10242U,     // DBG_VALUE
    1241             :     10252U,     // DBG_LABEL
    1242             :     0U, // REG_SEQUENCE
    1243             :     0U, // COPY
    1244             :     10235U,     // BUNDLE
    1245             :     10262U,     // LIFETIME_START
    1246             :     10222U,     // LIFETIME_END
    1247             :     0U, // STACKMAP
    1248             :     10339U,     // FENTRY_CALL
    1249             :     0U, // PATCHPOINT
    1250             :     0U, // LOAD_STACK_GUARD
    1251             :     0U, // STATEPOINT
    1252             :     0U, // LOCAL_ESCAPE
    1253             :     0U, // FAULTING_OP
    1254             :     0U, // PATCHABLE_OP
    1255             :     10146U,     // PATCHABLE_FUNCTION_ENTER
    1256             :     10063U,     // PATCHABLE_RET
    1257             :     10192U,     // PATCHABLE_FUNCTION_EXIT
    1258             :     10169U,     // PATCHABLE_TAIL_CALL
    1259             :     10121U,     // PATCHABLE_EVENT_CALL
    1260             :     10097U,     // PATCHABLE_TYPED_EVENT_CALL
    1261             :     0U, // ICALL_BRANCH_FUNNEL
    1262             :     0U, // G_ADD
    1263             :     0U, // G_SUB
    1264             :     0U, // G_MUL
    1265             :     0U, // G_SDIV
    1266             :     0U, // G_UDIV
    1267             :     0U, // G_SREM
    1268             :     0U, // G_UREM
    1269             :     0U, // G_AND
    1270             :     0U, // G_OR
    1271             :     0U, // G_XOR
    1272             :     0U, // G_IMPLICIT_DEF
    1273             :     0U, // G_PHI
    1274             :     0U, // G_FRAME_INDEX
    1275             :     0U, // G_GLOBAL_VALUE
    1276             :     0U, // G_EXTRACT
    1277             :     0U, // G_UNMERGE_VALUES
    1278             :     0U, // G_INSERT
    1279             :     0U, // G_MERGE_VALUES
    1280             :     0U, // G_PTRTOINT
    1281             :     0U, // G_INTTOPTR
    1282             :     0U, // G_BITCAST
    1283             :     0U, // G_LOAD
    1284             :     0U, // G_SEXTLOAD
    1285             :     0U, // G_ZEXTLOAD
    1286             :     0U, // G_STORE
    1287             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
    1288             :     0U, // G_ATOMIC_CMPXCHG
    1289             :     0U, // G_ATOMICRMW_XCHG
    1290             :     0U, // G_ATOMICRMW_ADD
    1291             :     0U, // G_ATOMICRMW_SUB
    1292             :     0U, // G_ATOMICRMW_AND
    1293             :     0U, // G_ATOMICRMW_NAND
    1294             :     0U, // G_ATOMICRMW_OR
    1295             :     0U, // G_ATOMICRMW_XOR
    1296             :     0U, // G_ATOMICRMW_MAX
    1297             :     0U, // G_ATOMICRMW_MIN
    1298             :     0U, // G_ATOMICRMW_UMAX
    1299             :     0U, // G_ATOMICRMW_UMIN
    1300             :     0U, // G_BRCOND
    1301             :     0U, // G_BRINDIRECT
    1302             :     0U, // G_INTRINSIC
    1303             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
    1304             :     0U, // G_ANYEXT
    1305             :     0U, // G_TRUNC
    1306             :     0U, // G_CONSTANT
    1307             :     0U, // G_FCONSTANT
    1308             :     0U, // G_VASTART
    1309             :     0U, // G_VAARG
    1310             :     0U, // G_SEXT
    1311             :     0U, // G_ZEXT
    1312             :     0U, // G_SHL
    1313             :     0U, // G_LSHR
    1314             :     0U, // G_ASHR
    1315             :     0U, // G_ICMP
    1316             :     0U, // G_FCMP
    1317             :     0U, // G_SELECT
    1318             :     0U, // G_UADDE
    1319             :     0U, // G_USUBE
    1320             :     0U, // G_SADDO
    1321             :     0U, // G_SSUBO
    1322             :     0U, // G_UMULO
    1323             :     0U, // G_SMULO
    1324             :     0U, // G_UMULH
    1325             :     0U, // G_SMULH
    1326             :     0U, // G_FADD
    1327             :     0U, // G_FSUB
    1328             :     0U, // G_FMUL
    1329             :     0U, // G_FMA
    1330             :     0U, // G_FDIV
    1331             :     0U, // G_FREM
    1332             :     0U, // G_FPOW
    1333             :     0U, // G_FEXP
    1334             :     0U, // G_FEXP2
    1335             :     0U, // G_FLOG
    1336             :     0U, // G_FLOG2
    1337             :     0U, // G_FNEG
    1338             :     0U, // G_FPEXT
    1339             :     0U, // G_FPTRUNC
    1340             :     0U, // G_FPTOSI
    1341             :     0U, // G_FPTOUI
    1342             :     0U, // G_SITOFP
    1343             :     0U, // G_UITOFP
    1344             :     0U, // G_FABS
    1345             :     0U, // G_GEP
    1346             :     0U, // G_PTR_MASK
    1347             :     0U, // G_BR
    1348             :     0U, // G_INSERT_VECTOR_ELT
    1349             :     0U, // G_EXTRACT_VECTOR_ELT
    1350             :     0U, // G_SHUFFLE_VECTOR
    1351             :     0U, // G_BSWAP
    1352             :     0U, // G_ADDRSPACE_CAST
    1353             :     23919U,     // ABSMacro
    1354             :     0U, // ADJCALLSTACKDOWN
    1355             :     0U, // ADJCALLSTACKUP
    1356             :     0U, // AND_V_D_PSEUDO
    1357             :     0U, // AND_V_H_PSEUDO
    1358             :     0U, // AND_V_W_PSEUDO
    1359             :     0U, // ATOMIC_CMP_SWAP_I16
    1360             :     0U, // ATOMIC_CMP_SWAP_I16_POSTRA
    1361             :     0U, // ATOMIC_CMP_SWAP_I32
    1362             :     0U, // ATOMIC_CMP_SWAP_I32_POSTRA
    1363             :     0U, // ATOMIC_CMP_SWAP_I64
    1364             :     0U, // ATOMIC_CMP_SWAP_I64_POSTRA
    1365             :     0U, // ATOMIC_CMP_SWAP_I8
    1366             :     0U, // ATOMIC_CMP_SWAP_I8_POSTRA
    1367             :     0U, // ATOMIC_LOAD_ADD_I16
    1368             :     0U, // ATOMIC_LOAD_ADD_I16_POSTRA
    1369             :     0U, // ATOMIC_LOAD_ADD_I32
    1370             :     0U, // ATOMIC_LOAD_ADD_I32_POSTRA
    1371             :     0U, // ATOMIC_LOAD_ADD_I64
    1372             :     0U, // ATOMIC_LOAD_ADD_I64_POSTRA
    1373             :     0U, // ATOMIC_LOAD_ADD_I8
    1374             :     0U, // ATOMIC_LOAD_ADD_I8_POSTRA
    1375             :     0U, // ATOMIC_LOAD_AND_I16
    1376             :     0U, // ATOMIC_LOAD_AND_I16_POSTRA
    1377             :     0U, // ATOMIC_LOAD_AND_I32
    1378             :     0U, // ATOMIC_LOAD_AND_I32_POSTRA
    1379             :     0U, // ATOMIC_LOAD_AND_I64
    1380             :     0U, // ATOMIC_LOAD_AND_I64_POSTRA
    1381             :     0U, // ATOMIC_LOAD_AND_I8
    1382             :     0U, // ATOMIC_LOAD_AND_I8_POSTRA
    1383             :     0U, // ATOMIC_LOAD_NAND_I16
    1384             :     0U, // ATOMIC_LOAD_NAND_I16_POSTRA
    1385             :     0U, // ATOMIC_LOAD_NAND_I32
    1386             :     0U, // ATOMIC_LOAD_NAND_I32_POSTRA
    1387             :     0U, // ATOMIC_LOAD_NAND_I64
    1388             :     0U, // ATOMIC_LOAD_NAND_I64_POSTRA
    1389             :     0U, // ATOMIC_LOAD_NAND_I8
    1390             :     0U, // ATOMIC_LOAD_NAND_I8_POSTRA
    1391             :     0U, // ATOMIC_LOAD_OR_I16
    1392             :     0U, // ATOMIC_LOAD_OR_I16_POSTRA
    1393             :     0U, // ATOMIC_LOAD_OR_I32
    1394             :     0U, // ATOMIC_LOAD_OR_I32_POSTRA
    1395             :     0U, // ATOMIC_LOAD_OR_I64
    1396             :     0U, // ATOMIC_LOAD_OR_I64_POSTRA
    1397             :     0U, // ATOMIC_LOAD_OR_I8
    1398             :     0U, // ATOMIC_LOAD_OR_I8_POSTRA
    1399             :     0U, // ATOMIC_LOAD_SUB_I16
    1400             :     0U, // ATOMIC_LOAD_SUB_I16_POSTRA
    1401             :     0U, // ATOMIC_LOAD_SUB_I32
    1402             :     0U, // ATOMIC_LOAD_SUB_I32_POSTRA
    1403             :     0U, // ATOMIC_LOAD_SUB_I64
    1404             :     0U, // ATOMIC_LOAD_SUB_I64_POSTRA
    1405             :     0U, // ATOMIC_LOAD_SUB_I8
    1406             :     0U, // ATOMIC_LOAD_SUB_I8_POSTRA
    1407             :     0U, // ATOMIC_LOAD_XOR_I16
    1408             :     0U, // ATOMIC_LOAD_XOR_I16_POSTRA
    1409             :     0U, // ATOMIC_LOAD_XOR_I32
    1410             :     0U, // ATOMIC_LOAD_XOR_I32_POSTRA
    1411             :     0U, // ATOMIC_LOAD_XOR_I64
    1412             :     0U, // ATOMIC_LOAD_XOR_I64_POSTRA
    1413             :     0U, // ATOMIC_LOAD_XOR_I8
    1414             :     0U, // ATOMIC_LOAD_XOR_I8_POSTRA
    1415             :     0U, // ATOMIC_SWAP_I16
    1416             :     0U, // ATOMIC_SWAP_I16_POSTRA
    1417             :     0U, // ATOMIC_SWAP_I32
    1418             :     0U, // ATOMIC_SWAP_I32_POSTRA
    1419             :     0U, // ATOMIC_SWAP_I64
    1420             :     0U, // ATOMIC_SWAP_I64_POSTRA
    1421             :     0U, // ATOMIC_SWAP_I8
    1422             :     0U, // ATOMIC_SWAP_I8_POSTRA
    1423             :     0U, // B
    1424             :     0U, // BAL_BR
    1425             :     0U, // BAL_BR_MM
    1426             :     268458174U, // BEQLImmMacro
    1427             :     268456054U, // BGE
    1428             :     268456054U, // BGEImmMacro
    1429             :     268458045U, // BGEL
    1430             :     268458045U, // BGELImmMacro
    1431             :     268459555U, // BGEU
    1432             :     268459555U, // BGEUImmMacro
    1433             :     268458205U, // BGEUL
    1434             :     268458205U, // BGEULImmMacro
    1435             :     268459441U, // BGT
    1436             :     268459441U, // BGTImmMacro
    1437             :     268458193U, // BGTL
    1438             :     268458193U, // BGTLImmMacro
    1439             :     268459659U, // BGTU
    1440             :     268459659U, // BGTUImmMacro
    1441             :     268458225U, // BGTUL
    1442             :     268458225U, // BGTULImmMacro
    1443             :     268456081U, // BLE
    1444             :     268456081U, // BLEImmMacro
    1445             :     268458051U, // BLEL
    1446             :     268458051U, // BLELImmMacro
    1447             :     268459567U, // BLEU
    1448             :     268459567U, // BLEUImmMacro
    1449             :     268458212U, // BLEUL
    1450             :     268458212U, // BLEULImmMacro
    1451             :     268459452U, // BLT
    1452             :     268459452U, // BLTImmMacro
    1453             :     268458199U, // BLTL
    1454             :     268458199U, // BLTLImmMacro
    1455             :     268459665U, // BLTU
    1456             :     268459665U, // BLTUImmMacro
    1457             :     268458232U, // BLTUL
    1458             :     268458232U, // BLTULImmMacro
    1459             :     268458057U, // BNELImmMacro
    1460             :     0U, // BPOSGE32_PSEUDO
    1461             :     0U, // BSEL_D_PSEUDO
    1462             :     0U, // BSEL_FD_PSEUDO
    1463             :     0U, // BSEL_FW_PSEUDO
    1464             :     0U, // BSEL_H_PSEUDO
    1465             :     0U, // BSEL_W_PSEUDO
    1466             :     0U, // B_MM
    1467             :     279274U,    // B_MMR6_Pseudo
    1468             :     279274U,    // B_MM_Pseudo
    1469             :     268458519U, // BeqImm
    1470             :     268456103U, // BneImm
    1471             :     536893857U, // BteqzT8CmpX16
    1472             :     536893300U, // BteqzT8CmpiX16
    1473             :     536894913U, // BteqzT8SltX16
    1474             :     536893330U, // BteqzT8SltiX16
    1475             :     536895057U, // BteqzT8SltiuX16
    1476             :     536895127U, // BteqzT8SltuX16
    1477             :     805329313U, // BtnezT8CmpX16
    1478             :     805328756U, // BtnezT8CmpiX16
    1479             :     805330369U, // BtnezT8SltX16
    1480             :     805328786U, // BtnezT8SltiX16
    1481             :     805330513U, // BtnezT8SltiuX16
    1482             :     805330583U, // BtnezT8SltuX16
    1483             :     0U, // BuildPairF64
    1484             :     0U, // BuildPairF64_64
    1485             :     26278U,     // CFTC1
    1486             :     10353U,     // CONSTPOOL_ENTRY
    1487             :     0U, // COPY_FD_PSEUDO
    1488             :     0U, // COPY_FW_PSEUDO
    1489             :     8955572U,   // CTTC1
    1490             :     288460U,    // Constant32
    1491             :     268458219U, // DMULImmMacro
    1492             :     268458219U, // DMULMacro
    1493             :     268458354U, // DMULOMacro
    1494             :     268459644U, // DMULOUMacro
    1495             :     268458168U, // DROL
    1496             :     268458168U, // DROLImm
    1497             :     268458686U, // DROR
    1498             :     268458686U, // DRORImm
    1499             :     268459790U, // DSDivIMacro
    1500             :     268459790U, // DSDivMacro
    1501             :     268458277U, // DSRemIMacro
    1502             :     268458277U, // DSRemMacro
    1503             :     268459698U, // DUDivIMacro
    1504             :     268459698U, // DUDivMacro
    1505             :     268459637U, // DURemIMacro
    1506             :     268459637U, // DURemMacro
    1507             :     0U, // ERet
    1508             :     0U, // ExtractElementF64
    1509             :     0U, // ExtractElementF64_64
    1510             :     0U, // FABS_D
    1511             :     0U, // FABS_W
    1512             :     0U, // FEXP2_D_1_PSEUDO
    1513             :     0U, // FEXP2_W_1_PSEUDO
    1514             :     0U, // FILL_FD_PSEUDO
    1515             :     0U, // FILL_FW_PSEUDO
    1516             :     1090541419U,        // GotPrologue16
    1517             :     0U, // INSERT_B_VIDX64_PSEUDO
    1518             :     0U, // INSERT_B_VIDX_PSEUDO
    1519             :     0U, // INSERT_D_VIDX64_PSEUDO
    1520             :     0U, // INSERT_D_VIDX_PSEUDO
    1521             :     0U, // INSERT_FD_PSEUDO
    1522             :     0U, // INSERT_FD_VIDX64_PSEUDO
    1523             :     0U, // INSERT_FD_VIDX_PSEUDO
    1524             :     0U, // INSERT_FW_PSEUDO
    1525             :     0U, // INSERT_FW_VIDX64_PSEUDO
    1526             :     0U, // INSERT_FW_VIDX_PSEUDO
    1527             :     0U, // INSERT_H_VIDX64_PSEUDO
    1528             :     0U, // INSERT_H_VIDX_PSEUDO
    1529             :     0U, // INSERT_W_VIDX64_PSEUDO
    1530             :     0U, // INSERT_W_VIDX_PSEUDO
    1531             :     0U, // JALR64Pseudo
    1532             :     0U, // JALRHB64Pseudo
    1533             :     0U, // JALRHBPseudo
    1534             :     0U, // JALRPseudo
    1535             :     284631U,    // JalOneReg
    1536             :     22487U,     // JalTwoReg
    1537             :     25192136U,  // LDMacro
    1538             :     0U, // LD_F16
    1539             :     25182214U,  // LOAD_ACC128
    1540             :     25182214U,  // LOAD_ACC64
    1541             :     25182214U,  // LOAD_ACC64DSP
    1542             :     25188791U,  // LOAD_CCOND_DSP
    1543             :     0U, // LONG_BRANCH_ADDiu
    1544             :     0U, // LONG_BRANCH_DADDiu
    1545             :     0U, // LONG_BRANCH_LUi
    1546             :     842041U,    // LWM_MM
    1547             :     17037U,     // LoadAddrImm32
    1548             :     17058U,     // LoadAddrImm64
    1549             :     25182861U,  // LoadAddrReg32
    1550             :     25182882U,  // LoadAddrReg64
    1551             :     22379U,     // LoadImm32
    1552             :     22383U,     // LoadImm64
    1553             :     19102U,     // LoadImmDoubleFGR
    1554             :     19102U,     // LoadImmDoubleFGR_32
    1555             :     19102U,     // LoadImmDoubleGPR
    1556             :     23494U,     // LoadImmSingleFGR
    1557             :     23494U,     // LoadImmSingleGPR
    1558             :     1074657U,   // LwConstant32
    1559             :     26399U,     // MFTACX
    1560             :     268461704U, // MFTC0
    1561             :     26285U,     // MFTC1
    1562             :     288500U,    // MFTDSP
    1563             :     26377U,     // MFTGPR
    1564             :     26262U,     // MFTHC1
    1565             :     26328U,     // MFTHI
    1566             :     26342U,     // MFTLO
    1567             :     0U, // MIPSeh_return32
    1568             :     0U, // MIPSeh_return64
    1569             :     0U, // MSA_FP_EXTEND_D_PSEUDO
    1570             :     0U, // MSA_FP_EXTEND_W_PSEUDO
    1571             :     0U, // MSA_FP_ROUND_D_PSEUDO
    1572             :     0U, // MSA_FP_ROUND_W_PSEUDO
    1573             :     8955687U,   // MTTACX
    1574             :     1376298639U,        // MTTC0
    1575             :     8955579U,   // MTTC1
    1576             :     288508U,    // MTTDSP
    1577             :     8955665U,   // MTTGPR
    1578             :     8955550U,   // MTTHC1
    1579             :     8955615U,   // MTTHI
    1580             :     8955629U,   // MTTLO
    1581             :     268458220U, // MULImmMacro
    1582             :     268458355U, // MULOMacro
    1583             :     268459645U, // MULOUMacro
    1584             :     24012U,     // MultRxRy16
    1585             :     43294156U,  // MultRxRyRz16
    1586             :     24228U,     // MultuRxRy16
    1587             :     43294372U,  // MultuRxRyRz16
    1588             :     0U, // NOP
    1589             :     268458681U, // NORImm
    1590             :     268458681U, // NORImm64
    1591             :     0U, // NOR_V_D_PSEUDO
    1592             :     0U, // NOR_V_H_PSEUDO
    1593             :     0U, // NOR_V_W_PSEUDO
    1594             :     0U, // OR_V_D_PSEUDO
    1595             :     0U, // OR_V_H_PSEUDO
    1596             :     0U, // OR_V_W_PSEUDO
    1597             :     0U, // PseudoCMPU_EQ_QB
    1598             :     0U, // PseudoCMPU_LE_QB
    1599             :     0U, // PseudoCMPU_LT_QB
    1600             :     0U, // PseudoCMP_EQ_PH
    1601             :     0U, // PseudoCMP_LE_PH
    1602             :     0U, // PseudoCMP_LT_PH
    1603             :     16390U,     // PseudoCVT_D32_W
    1604             :     16390U,     // PseudoCVT_D64_L
    1605             :     16390U,     // PseudoCVT_D64_W
    1606             :     16390U,     // PseudoCVT_S_L
    1607             :     16390U,     // PseudoCVT_S_W
    1608             :     0U, // PseudoDMULT
    1609             :     0U, // PseudoDMULTu
    1610             :     0U, // PseudoDSDIV
    1611             :     0U, // PseudoDUDIV
    1612             :     0U, // PseudoIndirectBranch
    1613             :     0U, // PseudoIndirectBranch64
    1614             :     0U, // PseudoIndirectBranch64R6
    1615             :     0U, // PseudoIndirectBranchR6
    1616             :     0U, // PseudoIndirectBranch_MM
    1617             :     0U, // PseudoIndirectBranch_MMR6
    1618             :     0U, // PseudoIndirectHazardBranch
    1619             :     0U, // PseudoIndirectHazardBranch64
    1620             :     0U, // PseudoIndrectHazardBranch64R6
    1621             :     0U, // PseudoIndrectHazardBranchR6
    1622             :     0U, // PseudoMADD
    1623             :     0U, // PseudoMADDU
    1624             :     0U, // PseudoMFHI
    1625             :     0U, // PseudoMFHI64
    1626             :     0U, // PseudoMFLO
    1627             :     0U, // PseudoMFLO64
    1628             :     0U, // PseudoMSUB
    1629             :     0U, // PseudoMSUBU
    1630             :     0U, // PseudoMTLOHI
    1631             :     0U, // PseudoMTLOHI64
    1632             :     0U, // PseudoMTLOHI_DSP
    1633             :     0U, // PseudoMULT
    1634             :     0U, // PseudoMULTu
    1635             :     0U, // PseudoPICK_PH
    1636             :     0U, // PseudoPICK_QB
    1637             :     0U, // PseudoReturn
    1638             :     0U, // PseudoReturn64
    1639             :     0U, // PseudoSDIV
    1640             :     0U, // PseudoSELECTFP_F_D32
    1641             :     0U, // PseudoSELECTFP_F_D64
    1642             :     0U, // PseudoSELECTFP_F_I
    1643             :     0U, // PseudoSELECTFP_F_I64
    1644             :     0U, // PseudoSELECTFP_F_S
    1645             :     0U, // PseudoSELECTFP_T_D32
    1646             :     0U, // PseudoSELECTFP_T_D64
    1647             :     0U, // PseudoSELECTFP_T_I
    1648             :     0U, // PseudoSELECTFP_T_I64
    1649             :     0U, // PseudoSELECTFP_T_S
    1650             :     0U, // PseudoSELECT_D32
    1651             :     0U, // PseudoSELECT_D64
    1652             :     0U, // PseudoSELECT_I
    1653             :     0U, // PseudoSELECT_I64
    1654             :     0U, // PseudoSELECT_S
    1655             :     268455839U, // PseudoTRUNC_W_D
    1656             :     268455839U, // PseudoTRUNC_W_D32
    1657             :     268459288U, // PseudoTRUNC_W_S
    1658             :     0U, // PseudoUDIV
    1659             :     268458169U, // ROL
    1660             :     268458169U, // ROLImm
    1661             :     268458687U, // ROR
    1662             :     268458687U, // RORImm
    1663             :     0U, // RetRA
    1664             :     0U, // RetRA16
    1665             :     0U, // SDIV_MM_Pseudo
    1666             :     25192148U,  // SDMacro
    1667             :     268459791U, // SDivIMacro
    1668             :     268459791U, // SDivMacro
    1669             :     268461828U, // SEQIMacro
    1670             :     268461828U, // SEQMacro
    1671             :     268459457U, // SLTImm64
    1672             :     268459671U, // SLTUImm64
    1673             :     0U, // SNZ_B_PSEUDO
    1674             :     0U, // SNZ_D_PSEUDO
    1675             :     0U, // SNZ_H_PSEUDO
    1676             :     0U, // SNZ_V_PSEUDO
    1677             :     0U, // SNZ_W_PSEUDO
    1678             :     268458278U, // SRemIMacro
    1679             :     268458278U, // SRemMacro
    1680             :     25182214U,  // STORE_ACC128
    1681             :     25182214U,  // STORE_ACC64
    1682             :     25182214U,  // STORE_ACC64DSP
    1683             :     25188807U,  // STORE_CCOND_DSP
    1684             :     0U, // ST_F16
    1685             :     842046U,    // SWM_MM
    1686             :     0U, // SZ_B_PSEUDO
    1687             :     0U, // SZ_D_PSEUDO
    1688             :     0U, // SZ_H_PSEUDO
    1689             :     0U, // SZ_V_PSEUDO
    1690             :     0U, // SZ_W_PSEUDO
    1691             :     1648174U,   // SelBeqZ
    1692             :     1648147U,   // SelBneZ
    1693             :     1661016481U,        // SelTBteqZCmp
    1694             :     1661015924U,        // SelTBteqZCmpi
    1695             :     1661017537U,        // SelTBteqZSlt
    1696             :     1661015954U,        // SelTBteqZSlti
    1697             :     1661017681U,        // SelTBteqZSltiu
    1698             :     1661017751U,        // SelTBteqZSltu
    1699             :     1929451937U,        // SelTBtneZCmp
    1700             :     1929451380U,        // SelTBtneZCmpi
    1701             :     1929452993U,        // SelTBtneZSlt
    1702             :     1929451410U,        // SelTBtneZSlti
    1703             :     1929453137U,        // SelTBtneZSltiu
    1704             :     1929453207U,        // SelTBtneZSltu
    1705             :     60071361U,  // SltCCRxRy16
    1706             :     60069778U,  // SltiCCRxImmX16
    1707             :     60071505U,  // SltiuCCRxImmX16
    1708             :     60071575U,  // SltuCCRxRy16
    1709             :     60071575U,  // SltuRxRyRz16
    1710             :     0U, // TAILCALL
    1711             :     0U, // TAILCALL64R6REG
    1712             :     0U, // TAILCALLHB64R6REG
    1713             :     0U, // TAILCALLHBR6REG
    1714             :     0U, // TAILCALLR6REG
    1715             :     0U, // TAILCALLREG
    1716             :     0U, // TAILCALLREG64
    1717             :     0U, // TAILCALLREGHB
    1718             :     0U, // TAILCALLREGHB64
    1719             :     0U, // TAILCALLREG_MM
    1720             :     0U, // TAILCALLREG_MMR6
    1721             :     0U, // TAILCALL_MM
    1722             :     0U, // TAILCALL_MMR6
    1723             :     0U, // TRAP
    1724             :     0U, // TRAP_MM
    1725             :     0U, // UDIV_MM_Pseudo
    1726             :     268459699U, // UDivIMacro
    1727             :     268459699U, // UDivMacro
    1728             :     268459638U, // URemIMacro
    1729             :     268459638U, // URemMacro
    1730             :     25187573U,  // Ulh
    1731             :     25189941U,  // Ulhu
    1732             :     25191904U,  // Ulw
    1733             :     25188126U,  // Ush
    1734             :     25191909U,  // Usw
    1735             :     0U, // XOR_V_D_PSEUDO
    1736             :     0U, // XOR_V_H_PSEUDO
    1737             :     0U, // XOR_V_W_PSEUDO
    1738             :     22023U,     // ABSQ_S_PH
    1739             :     22023U,     // ABSQ_S_PH_MM
    1740             :     18192U,     // ABSQ_S_QB
    1741             :     18192U,     // ABSQ_S_QB_MMR2
    1742             :     25443U,     // ABSQ_S_W
    1743             :     25443U,     // ABSQ_S_W_MM
    1744             :     268455963U, // ADD
    1745             :     18478U,     // ADDIUPC
    1746             :     18478U,     // ADDIUPC_MM
    1747             :     18478U,     // ADDIUPC_MMR6
    1748             :     22956U,     // ADDIUR1SP_MM
    1749             :     268452218U, // ADDIUR2_MM
    1750             :     9732507U,   // ADDIUS5_MM
    1751             :     285161U,    // ADDIUSP_MM
    1752             :     268459587U, // ADDIU_MMR6
    1753             :     268457284U, // ADDQH_PH
    1754             :     268457284U, // ADDQH_PH_MMR2
    1755             :     268457401U, // ADDQH_R_PH
    1756             :     268457401U, // ADDQH_R_PH_MMR2
    1757             :     268460574U, // ADDQH_R_W
    1758             :     268460574U, // ADDQH_R_W_MMR2
    1759             :     268460177U, // ADDQH_W
    1760             :     268460177U, // ADDQH_W_MMR2
    1761             :     268457358U, // ADDQ_PH
    1762             :     268457358U, // ADDQ_PH_MM
    1763             :     268457457U, // ADDQ_S_PH
    1764             :     268457457U, // ADDQ_S_PH_MM
    1765             :     268460879U, // ADDQ_S_W
    1766             :     268460879U, // ADDQ_S_W_MM
    1767             :     268453974U, // ADDSC
    1768             :     268453974U, // ADDSC_MM
    1769             :     268452598U, // ADDS_A_B
    1770             :     268454135U, // ADDS_A_D
    1771             :     268456211U, // ADDS_A_H
    1772             :     268459885U, // ADDS_A_W
    1773             :     268453066U, // ADDS_S_B
    1774             :     268455233U, // ADDS_S_D
    1775             :     268456768U, // ADDS_S_H
    1776             :     268460929U, // ADDS_S_W
    1777             :     268453281U, // ADDS_U_B
    1778             :     268455700U, // ADDS_U_D
    1779             :     268457046U, // ADDS_U_H
    1780             :     268461347U, // ADDS_U_W
    1781             :     268452438U, // ADDU16_MM
    1782             :     268452438U, // ADDU16_MMR6
    1783             :     268453516U, // ADDUH_QB
    1784             :     268453516U, // ADDUH_QB_MMR2
    1785             :     268453624U, // ADDUH_R_QB
    1786             :     268453624U, // ADDUH_R_QB_MMR2
    1787             :     268459528U, // ADDU_MMR6
    1788             :     268457556U, // ADDU_PH
    1789             :     268457556U, // ADDU_PH_MMR2
    1790             :     268453729U, // ADDU_QB
    1791             :     268453729U, // ADDU_QB_MM
    1792             :     268457501U, // ADDU_S_PH
    1793             :     268457501U, // ADDU_S_PH_MMR2
    1794             :     268453670U, // ADDU_S_QB
    1795             :     268453670U, // ADDU_S_QB_MM
    1796             :     268452847U, // ADDVI_B
    1797             :     268454655U, // ADDVI_D
    1798             :     268456427U, // ADDVI_H
    1799             :     268460310U, // ADDVI_W
    1800             :     268453359U, // ADDV_B
    1801             :     268455790U, // ADDV_D
    1802             :     268457124U, // ADDV_H
    1803             :     268461447U, // ADDV_W
    1804             :     268454013U, // ADDWC
    1805             :     268454013U, // ADDWC_MM
    1806             :     268452580U, // ADD_A_B
    1807             :     268454116U, // ADD_A_D
    1808             :     268456193U, // ADD_A_H
    1809             :     268459866U, // ADD_A_W
    1810             :     268455963U, // ADD_MM
    1811             :     268455963U, // ADD_MMR6
    1812             :     268457777U, // ADDi
    1813             :     268457777U, // ADDi_MM
    1814             :     268459587U, // ADDiu
    1815             :     268459587U, // ADDiu_MM
    1816             :     268459528U, // ADDu
    1817             :     268459528U, // ADDu_MM
    1818             :     268458308U, // ALIGN
    1819             :     268458308U, // ALIGN_MMR6
    1820             :     18470U,     // ALUIPC
    1821             :     18470U,     // ALUIPC_MMR6
    1822             :     268455992U, // AND
    1823             :     10305993U,  // AND16_MM
    1824             :     10305993U,  // AND16_MMR6
    1825             :     268455992U, // AND64
    1826             :     268452318U, // ANDI16_MM
    1827             :     268452318U, // ANDI16_MMR6
    1828             :     268452706U, // ANDI_B
    1829             :     268457783U, // ANDI_MMR6
    1830             :     268455992U, // AND_MM
    1831             :     268455992U, // AND_MMR6
    1832             :     268459710U, // AND_V
    1833             :     268457783U, // ANDi
    1834             :     268457783U, // ANDi64
    1835             :     268457783U, // ANDi_MM
    1836             :     268456006U, // APPEND
    1837             :     268456006U, // APPEND_MMR2
    1838             :     268452960U, // ASUB_S_B
    1839             :     268455063U, // ASUB_S_D
    1840             :     268456600U, // ASUB_S_H
    1841             :     268460709U, // ASUB_S_W
    1842             :     268453175U, // ASUB_U_B
    1843             :     268455530U, // ASUB_U_D
    1844             :     268456888U, // ASUB_U_H
    1845             :     268461177U, // ASUB_U_W
    1846             :     268457887U, // AUI
    1847             :     18463U,     // AUIPC
    1848             :     18463U,     // AUIPC_MMR6
    1849             :     268457887U, // AUI_MMR6
    1850             :     268453046U, // AVER_S_B
    1851             :     268455213U, // AVER_S_D
    1852             :     268456738U, // AVER_S_H
    1853             :     268460909U, // AVER_S_W
    1854             :     268453261U, // AVER_U_B
    1855             :     268455680U, // AVER_U_D
    1856             :     268457026U, // AVER_U_H
    1857             :     268461327U, // AVER_U_W
    1858             :     268452988U, // AVE_S_B
    1859             :     268455145U, // AVE_S_D
    1860             :     268456670U, // AVE_S_H
    1861             :     268460791U, // AVE_S_W
    1862             :     268453203U, // AVE_U_B
    1863             :     268455612U, // AVE_U_D
    1864             :     268456958U, // AVE_U_H
    1865             :     268461259U, // AVE_U_W
    1866             :     24131U,     // AddiuRxImmX16
    1867             :     2121283U,   // AddiuRxPcImmX16
    1868             :     2164284995U,        // AddiuRxRxImm16
    1869             :     16801347U,  // AddiuRxRxImmX16
    1870             :     67132995U,  // AddiuRxRyOffMemX16
    1871             :     2385532U,   // AddiuSpImm16
    1872             :     288380U,    // AddiuSpImmX16
    1873             :     268459528U, // AdduRxRyRz16
    1874             :     16797752U,  // AndRxRxRy16
    1875             :     278949U,    // B16_MM
    1876             :     268459527U, // BADDu
    1877             :     284626U,    // BAL
    1878             :     280528U,    // BALC
    1879             :     280528U,    // BALC_MMR6
    1880             :     268458307U, // BALIGN
    1881             :     268458307U, // BALIGN_MMR2
    1882             :     75513935U,  // BBIT0
    1883             :     75514067U,  // BBIT032
    1884             :     75514060U,  // BBIT1
    1885             :     75514076U,  // BBIT132
    1886             :     280507U,    // BC
    1887             :     278954U,    // BC16_MMR6
    1888             :     26431U,     // BC1EQZ
    1889             :     18603U,     // BC1EQZC_MMR6
    1890             :     20714U,     // BC1F
    1891             :     22607U,     // BC1FL
    1892             :     20714U,     // BC1F_MM
    1893             :     26415U,     // BC1NEZ
    1894             :     18578U,     // BC1NEZC_MMR6
    1895             :     23979U,     // BC1T
    1896             :     22730U,     // BC1TL
    1897             :     23979U,     // BC1T_MM
    1898             :     26439U,     // BC2EQZ
    1899             :     18612U,     // BC2EQZC_MMR6
    1900             :     26423U,     // BC2NEZ
    1901             :     18587U,     // BC2NEZC_MMR6
    1902             :     268452775U, // BCLRI_B
    1903             :     268454599U, // BCLRI_D
    1904             :     268456371U, // BCLRI_H
    1905             :     268460254U, // BCLRI_W
    1906             :     268452927U, // BCLR_B
    1907             :     268454987U, // BCLR_D
    1908             :     268456567U, // BCLR_H
    1909             :     268460625U, // BCLR_W
    1910             :     280507U,    // BC_MMR6
    1911             :     268458519U, // BEQ
    1912             :     268458519U, // BEQ64
    1913             :     268453956U, // BEQC
    1914             :     268453956U, // BEQC64
    1915             :     268453956U, // BEQC_MMR6
    1916             :     268458174U, // BEQL
    1917             :     17017U,     // BEQZ16_MM
    1918             :     18424U,     // BEQZALC
    1919             :     18424U,     // BEQZALC_MMR6
    1920             :     18621U,     // BEQZC
    1921             :     16832U,     // BEQZC16_MMR6
    1922             :     18621U,     // BEQZC64
    1923             :     18621U,     // BEQZC_MM
    1924             :     18621U,     // BEQZC_MMR6
    1925             :     268458519U, // BEQ_MM
    1926             :     268453823U, // BGEC
    1927             :     268453823U, // BGEC64
    1928             :     268453823U, // BGEC_MMR6
    1929             :     268453987U, // BGEUC
    1930             :     268453987U, // BGEUC64
    1931             :     268453987U, // BGEUC_MMR6
    1932             :     26119U,     // BGEZ
    1933             :     26119U,     // BGEZ64
    1934             :     22492U,     // BGEZAL
    1935             :     18397U,     // BGEZALC
    1936             :     18397U,     // BGEZALC_MMR6
    1937             :     22688U,     // BGEZALL
    1938             :     23930U,     // BGEZALS_MM
    1939             :     22492U,     // BGEZAL_MM
    1940             :     18564U,     // BGEZC
    1941             :     18564U,     // BGEZC64
    1942             :     18564U,     // BGEZC_MMR6
    1943             :     22793U,     // BGEZL
    1944             :     26119U,     // BGEZ_MM
    1945             :     26179U,     // BGTZ
    1946             :     26179U,     // BGTZ64
    1947             :     18433U,     // BGTZALC
    1948             :     18433U,     // BGTZALC_MMR6
    1949             :     18628U,     // BGTZC
    1950             :     18628U,     // BGTZC64
    1951             :     18628U,     // BGTZC_MMR6
    1952             :     22807U,     // BGTZL
    1953             :     26179U,     // BGTZ_MM
    1954             :     285229964U, // BINSLI_B
    1955             :     285231788U, // BINSLI_D
    1956             :     285233560U, // BINSLI_H
    1957             :     285237443U, // BINSLI_W
    1958             :     285230111U, // BINSL_B
    1959             :     285231988U, // BINSL_D
    1960             :     285233674U, // BINSL_H
    1961             :     285237601U, // BINSL_W
    1962             :     285230025U, // BINSRI_B
    1963             :     285231833U, // BINSRI_D
    1964             :     285233605U, // BINSRI_H
    1965             :     285237488U, // BINSRI_W
    1966             :     285230159U, // BINSR_B
    1967             :     285232253U, // BINSR_D
    1968             :     285233799U, // BINSR_H
    1969             :     285237891U, // BINSR_W
    1970             :     24326U,     // BITREV
    1971             :     24326U,     // BITREV_MM
    1972             :     22906U,     // BITSWAP
    1973             :     22906U,     // BITSWAP_MMR6
    1974             :     26125U,     // BLEZ
    1975             :     26125U,     // BLEZ64
    1976             :     18406U,     // BLEZALC
    1977             :     18406U,     // BLEZALC_MMR6
    1978             :     18571U,     // BLEZC
    1979             :     18571U,     // BLEZC64
    1980             :     18571U,     // BLEZC_MMR6
    1981             :     22800U,     // BLEZL
    1982             :     26125U,     // BLEZ_MM
    1983             :     268453981U, // BLTC
    1984             :     268453981U, // BLTC64
    1985             :     268453981U, // BLTC_MMR6
    1986             :     268453994U, // BLTUC
    1987             :     268453994U, // BLTUC64
    1988             :     268453994U, // BLTUC_MMR6
    1989             :     26185U,     // BLTZ
    1990             :     26185U,     // BLTZ64
    1991             :     22500U,     // BLTZAL
    1992             :     18442U,     // BLTZALC
    1993             :     18442U,     // BLTZALC_MMR6
    1994             :     22697U,     // BLTZALL
    1995             :     23939U,     // BLTZALS_MM
    1996             :     22500U,     // BLTZAL_MM
    1997             :     18635U,     // BLTZC
    1998             :     18635U,     // BLTZC64
    1999             :     18635U,     // BLTZC_MMR6
    2000             :     22814U,     // BLTZL
    2001             :     26185U,     // BLTZ_MM
    2002             :     285230080U, // BMNZI_B
    2003             :     285236983U, // BMNZ_V
    2004             :     285230072U, // BMZI_B
    2005             :     285236969U, // BMZ_V
    2006             :     268456103U, // BNE
    2007             :     268456103U, // BNE64
    2008             :     268453829U, // BNEC
    2009             :     268453829U, // BNEC64
    2010             :     268453829U, // BNEC_MMR6
    2011             :     268452714U, // BNEGI_B
    2012             :     268454547U, // BNEGI_D
    2013             :     268456319U, // BNEGI_H
    2014             :     268460202U, // BNEGI_W
    2015             :     268452682U, // BNEG_B
    2016             :     268454523U, // BNEG_D
    2017             :     268456295U, // BNEG_H
    2018             :     268460097U, // BNEG_W
    2019             :     268458057U, // BNEL
    2020             :     17009U,     // BNEZ16_MM
    2021             :     18415U,     // BNEZALC
    2022             :     18415U,     // BNEZALC_MMR6
    2023             :     18596U,     // BNEZC
    2024             :     16823U,     // BNEZC16_MMR6
    2025             :     18596U,     // BNEZC64
    2026             :     18596U,     // BNEZC_MM
    2027             :     18596U,     // BNEZC_MMR6
    2028             :     268456103U, // BNE_MM
    2029             :     268454001U, // BNVC
    2030             :     268454001U, // BNVC_MMR6
    2031             :     17943U,     // BNZ_B
    2032             :     20459U,     // BNZ_D
    2033             :     21708U,     // BNZ_H
    2034             :     24304U,     // BNZ_V
    2035             :     26056U,     // BNZ_W
    2036             :     268454007U, // BOVC
    2037             :     268454007U, // BOVC_MMR6
    2038             :     278765U,    // BPOSGE32
    2039             :     280496U,    // BPOSGE32C_MMR3
    2040             :     278765U,    // BPOSGE32_MM
    2041             :     83990451U,  // BREAK
    2042             :     115188U,    // BREAK16_MM
    2043             :     115188U,    // BREAK16_MMR6
    2044             :     83990451U,  // BREAK_MM
    2045             :     83990451U,  // BREAK_MMR6
    2046             :     285229939U, // BSELI_B
    2047             :     285236941U, // BSEL_V
    2048             :     268452829U, // BSETI_B
    2049             :     268454637U, // BSETI_D
    2050             :     268456409U, // BSETI_H
    2051             :     268460292U, // BSETI_W
    2052             :     268453143U, // BSET_B
    2053             :     268455349U, // BSET_D
    2054             :     268456856U, // BSET_H
    2055             :     268461083U, // BSET_W
    2056             :     17937U,     // BZ_B
    2057             :     20443U,     // BZ_D
    2058             :     21702U,     // BZ_H
    2059             :     24291U,     // BZ_V
    2060             :     26050U,     // BZ_W
    2061             :     2415945262U,        // BeqzRxImm16
    2062             :     26158U,     // BeqzRxImmX16
    2063             :     2376426U,   // Bimm16
    2064             :     279274U,    // BimmX16
    2065             :     2415945235U,        // BnezRxImm16
    2066             :     26131U,     // BnezRxImmX16
    2067             :     10214U,     // Break16
    2068             :     2647612U,   // Bteqz16
    2069             :     288316U,    // BteqzX16
    2070             :     2647585U,   // Btnez16
    2071             :     288289U,    // BtnezX16
    2072             :     3018880U,   // CACHE
    2073             :     3018855U,   // CACHEE
    2074             :     3018855U,   // CACHEE_MM
    2075             :     3018880U,   // CACHE_MM
    2076             :     3018880U,   // CACHE_MMR6
    2077             :     3018880U,   // CACHE_R6
    2078             :     19230U,     // CEIL_L_D64
    2079             :     19230U,     // CEIL_L_D_MMR6
    2080             :     23522U,     // CEIL_L_S
    2081             :     23522U,     // CEIL_L_S_MMR6
    2082             :     20405U,     // CEIL_W_D32
    2083             :     20405U,     // CEIL_W_D64
    2084             :     20405U,     // CEIL_W_D_MMR6
    2085             :     20405U,     // CEIL_W_MM
    2086             :     23854U,     // CEIL_W_S
    2087             :     23854U,     // CEIL_W_S_MM
    2088             :     23854U,     // CEIL_W_S_MMR6
    2089             :     268452758U, // CEQI_B
    2090             :     268454582U, // CEQI_D
    2091             :     268456354U, // CEQI_H
    2092             :     268460237U, // CEQI_W
    2093             :     268452912U, // CEQ_B
    2094             :     268454894U, // CEQ_D
    2095             :     268456545U, // CEQ_H
    2096             :     268460513U, // CEQ_W
    2097             :     16482U,     // CFC1
    2098             :     16482U,     // CFC1_MM
    2099             :     16698U,     // CFC2_MM
    2100             :     17108U,     // CFCMSA
    2101             :     268459404U, // CINS
    2102             :     268452126U, // CINS32
    2103             :     268459404U, // CINS64_32
    2104             :     268459404U, // CINS_i32
    2105             :     19875U,     // CLASS_D
    2106             :     19875U,     // CLASS_D_MMR6
    2107             :     23705U,     // CLASS_S
    2108             :     23705U,     // CLASS_S_MMR6
    2109             :     268452997U, // CLEI_S_B
    2110             :     268455154U, // CLEI_S_D
    2111             :     268456679U, // CLEI_S_H
    2112             :     268460800U, // CLEI_S_W
    2113             :     268453212U, // CLEI_U_B
    2114             :     268455621U, // CLEI_U_D
    2115             :     268456967U, // CLEI_U_H
    2116             :     268461268U, // CLEI_U_W
    2117             :     268452979U, // CLE_S_B
    2118             :     268455136U, // CLE_S_D
    2119             :     268456661U, // CLE_S_H
    2120             :     268460782U, // CLE_S_W
    2121             :     268453194U, // CLE_U_B
    2122             :     268455603U, // CLE_U_D
    2123             :     268456949U, // CLE_U_H
    2124             :     268461250U, // CLE_U_W
    2125             :     22874U,     // CLO
    2126             :     22874U,     // CLO_MM
    2127             :     22874U,     // CLO_MMR6
    2128             :     22874U,     // CLO_R6
    2129             :     268453017U, // CLTI_S_B
    2130             :     268455174U, // CLTI_S_D
    2131             :     268456699U, // CLTI_S_H
    2132             :     268460820U, // CLTI_S_W
    2133             :     268453232U, // CLTI_U_B
    2134             :     268455641U, // CLTI_U_D
    2135             :     268456987U, // CLTI_U_H
    2136             :     268461288U, // CLTI_U_W
    2137             :     268453085U, // CLT_S_B
    2138             :     268455252U, // CLT_S_D
    2139             :     268456787U, // CLT_S_H
    2140             :     268460948U, // CLT_S_W
    2141             :     268453312U, // CLT_U_B
    2142             :     268455731U, // CLT_U_D
    2143             :     268457077U, // CLT_U_H
    2144             :     268461378U, // CLT_U_W
    2145             :     26153U,     // CLZ
    2146             :     26153U,     // CLZ_MM
    2147             :     26153U,     // CLZ_MMR6
    2148             :     26153U,     // CLZ_R6
    2149             :     268453562U, // CMPGDU_EQ_QB
    2150             :     268453562U, // CMPGDU_EQ_QB_MMR2
    2151             :     268453467U, // CMPGDU_LE_QB
    2152             :     268453467U, // CMPGDU_LE_QB_MMR2
    2153             :     268453681U, // CMPGDU_LT_QB
    2154             :     268453681U, // CMPGDU_LT_QB_MMR2
    2155             :     268453576U, // CMPGU_EQ_QB
    2156             :     268453576U, // CMPGU_EQ_QB_MM
    2157             :     268453481U, // CMPGU_LE_QB
    2158             :     268453481U, // CMPGU_LE_QB_MM
    2159             :     268453695U, // CMPGU_LT_QB
    2160             :     268453695U, // CMPGU_LT_QB_MM
    2161             :     18133U,     // CMPU_EQ_QB
    2162             :     18133U,     // CMPU_EQ_QB_MM
    2163             :     18038U,     // CMPU_LE_QB
    2164             :     18038U,     // CMPU_LE_QB_MM
    2165             :     18252U,     // CMPU_LT_QB
    2166             :     18252U,     // CMPU_LT_QB_MM
    2167             :     268454444U, // CMP_AF_D_MMR6
    2168             :     268458888U, // CMP_AF_S_MMR6
    2169             :     268454883U, // CMP_EQ_D
    2170             :     268454883U, // CMP_EQ_D_MMR6
    2171             :     21911U,     // CMP_EQ_PH
    2172             :     21911U,     // CMP_EQ_PH_MM
    2173             :     268459092U, // CMP_EQ_S
    2174             :     268459092U, // CMP_EQ_S_MMR6
    2175             :     268454444U, // CMP_F_D
    2176             :     268458888U, // CMP_F_S
    2177             :     268454288U, // CMP_LE_D
    2178             :     268454288U, // CMP_LE_D_MMR6
    2179             :     21807U,     // CMP_LE_PH
    2180             :     21807U,     // CMP_LE_PH_MM
    2181             :     268458809U, // CMP_LE_S
    2182             :     268458809U, // CMP_LE_S_MMR6
    2183             :     268455374U, // CMP_LT_D
    2184             :     268455374U, // CMP_LT_D_MMR6
    2185             :     22080U,     // CMP_LT_PH
    2186             :     22080U,     // CMP_LT_PH_MM
    2187             :     268459187U, // CMP_LT_S
    2188             :     268459187U, // CMP_LT_S_MMR6
    2189             :     268454462U, // CMP_SAF_D
    2190             :     268454462U, // CMP_SAF_D_MMR6
    2191             :     268458898U, // CMP_SAF_S
    2192             :     268458898U, // CMP_SAF_S_MMR6
    2193             :     268454910U, // CMP_SEQ_D
    2194             :     268454910U, // CMP_SEQ_D_MMR6
    2195             :     268459111U, // CMP_SEQ_S
    2196             :     268459111U, // CMP_SEQ_S_MMR6
    2197             :     268454325U, // CMP_SLE_D
    2198             :     268454325U, // CMP_SLE_D_MMR6
    2199             :     268458838U, // CMP_SLE_S
    2200             :     268458838U, // CMP_SLE_S_MMR6
    2201             :     268455401U, // CMP_SLT_D
    2202             :     268455401U, // CMP_SLT_D_MMR6
    2203             :     268459206U, // CMP_SLT_S
    2204             :     268459206U, // CMP_SLT_S_MMR6
    2205             :     268454958U, // CMP_SUEQ_D
    2206             :     268454958U, // CMP_SUEQ_D_MMR6
    2207             :     268459142U, // CMP_SUEQ_S
    2208             :     268459142U, // CMP_SUEQ_S_MMR6
    2209             :     268454373U, // CMP_SULE_D
    2210             :     268454373U, // CMP_SULE_D_MMR6
    2211             :     268458869U, // CMP_SULE_S
    2212             :     268458869U, // CMP_SULE_S_MMR6
    2213             :     268455449U, // CMP_SULT_D
    2214             :     268455449U, // CMP_SULT_D_MMR6
    2215             :     268459237U, // CMP_SULT_S
    2216             :     268459237U, // CMP_SULT_S_MMR6
    2217             :     268454831U, // CMP_SUN_D
    2218             :     268454831U, // CMP_SUN_D_MMR6
    2219             :     268459056U, // CMP_SUN_S
    2220             :     268459056U, // CMP_SUN_S_MMR6
    2221             :     268454938U, // CMP_UEQ_D
    2222             :     268454938U, // CMP_UEQ_D_MMR6
    2223             :     268459131U, // CMP_UEQ_S
    2224             :     268459131U, // CMP_UEQ_S_MMR6
    2225             :     268454353U, // CMP_ULE_D
    2226             :     268454353U, // CMP_ULE_D_MMR6
    2227             :     268458858U, // CMP_ULE_S
    2228             :     268458858U, // CMP_ULE_S_MMR6
    2229             :     268455429U, // CMP_ULT_D
    2230             :     268455429U, // CMP_ULT_D_MMR6
    2231             :     268459226U, // CMP_ULT_S
    2232             :     268459226U, // CMP_ULT_S_MMR6
    2233             :     268454813U, // CMP_UN_D
    2234             :     268454813U, // CMP_UN_D_MMR6
    2235             :     268459046U, // CMP_UN_S
    2236             :     268459046U, // CMP_UN_S_MMR6
    2237             :     2684372228U,        // COPY_S_B
    2238             :     2684374417U,        // COPY_S_D
    2239             :     2684375941U,        // COPY_S_H
    2240             :     2684380124U,        // COPY_S_W
    2241             :     2684372443U,        // COPY_U_B
    2242             :     2684376208U,        // COPY_U_H
    2243             :     2684380531U,        // COPY_U_W
    2244             :     268453406U, // CRC32B
    2245             :     268453414U, // CRC32CB
    2246             :     268455948U, // CRC32CD
    2247             :     268457191U, // CRC32CH
    2248             :     268461527U, // CRC32CW
    2249             :     268455940U, // CRC32D
    2250             :     268457171U, // CRC32H
    2251             :     268461519U, // CRC32W
    2252             :     8945789U,   // CTC1
    2253             :     8945789U,   // CTC1_MM
    2254             :     8946005U,   // CTC2_MM
    2255             :     17116U,     // CTCMSA
    2256             :     23318U,     // CVT_D32_S
    2257             :     23318U,     // CVT_D32_S_MM
    2258             :     24489U,     // CVT_D32_W
    2259             :     24489U,     // CVT_D32_W_MM
    2260             :     22464U,     // CVT_D64_L
    2261             :     23318U,     // CVT_D64_S
    2262             :     23318U,     // CVT_D64_S_MM
    2263             :     24489U,     // CVT_D64_W
    2264             :     24489U,     // CVT_D64_W_MM
    2265             :     22464U,     // CVT_D_L_MMR6
    2266             :     19251U,     // CVT_L_D64
    2267             :     19251U,     // CVT_L_D64_MM
    2268             :     19251U,     // CVT_L_D_MMR6
    2269             :     23543U,     // CVT_L_S
    2270             :     23543U,     // CVT_L_S_MM
    2271             :     23543U,     // CVT_L_S_MMR6
    2272             :     19598U,     // CVT_S_D32
    2273             :     19598U,     // CVT_S_D32_MM
    2274             :     19598U,     // CVT_S_D64
    2275             :     19598U,     // CVT_S_D64_MM
    2276             :     22473U,     // CVT_S_L
    2277             :     22473U,     // CVT_S_L_MMR6
    2278             :     25244U,     // CVT_S_W
    2279             :     25244U,     // CVT_S_W_MM
    2280             :     25244U,     // CVT_S_W_MMR6
    2281             :     20426U,     // CVT_W_D32
    2282             :     20426U,     // CVT_W_D32_MM
    2283             :     20426U,     // CVT_W_D64
    2284             :     20426U,     // CVT_W_D64_MM
    2285             :     23875U,     // CVT_W_S
    2286             :     23875U,     // CVT_W_S_MM
    2287             :     23875U,     // CVT_W_S_MMR6
    2288             :     268454875U, // C_EQ_D32
    2289             :     268454875U, // C_EQ_D32_MM
    2290             :     268454875U, // C_EQ_D64
    2291             :     268454875U, // C_EQ_D64_MM
    2292             :     268459084U, // C_EQ_S
    2293             :     268459084U, // C_EQ_S_MM
    2294             :     268454437U, // C_F_D32
    2295             :     268454437U, // C_F_D32_MM
    2296             :     268454437U, // C_F_D64
    2297             :     268454437U, // C_F_D64_MM
    2298             :     268458881U, // C_F_S
    2299             :     268458881U, // C_F_S_MM
    2300             :     268454280U, // C_LE_D32
    2301             :     268454280U, // C_LE_D32_MM
    2302             :     268454280U, // C_LE_D64
    2303             :     268454280U, // C_LE_D64_MM
    2304             :     268458801U, // C_LE_S
    2305             :     268458801U, // C_LE_S_MM
    2306             :     268455366U, // C_LT_D32
    2307             :     268455366U, // C_LT_D32_MM
    2308             :     268455366U, // C_LT_D64
    2309             :     268455366U, // C_LT_D64_MM
    2310             :     268459179U, // C_LT_S
    2311             :     268459179U, // C_LT_S_MM
    2312             :     268454271U, // C_NGE_D32
    2313             :     268454271U, // C_NGE_D32_MM
    2314             :     268454271U, // C_NGE_D64
    2315             :     268454271U, // C_NGE_D64_MM
    2316             :     268458792U, // C_NGE_S
    2317             :     268458792U, // C_NGE_S_MM
    2318             :     268454306U, // C_NGLE_D32
    2319             :     268454306U, // C_NGLE_D32_MM
    2320             :     268454306U, // C_NGLE_D64
    2321             :     268454306U, // C_NGLE_D64_MM
    2322             :     268458819U, // C_NGLE_S
    2323             :     268458819U, // C_NGLE_S_MM
    2324             :     268454723U, // C_NGL_D32
    2325             :     268454723U, // C_NGL_D32_MM
    2326             :     268454723U, // C_NGL_D64
    2327             :     268454723U, // C_NGL_D64_MM
    2328             :     268459015U, // C_NGL_S
    2329             :     268459015U, // C_NGL_S_MM
    2330             :     268455357U, // C_NGT_D32
    2331             :     268455357U, // C_NGT_D32_MM
    2332             :     268455357U, // C_NGT_D64
    2333             :     268455357U, // C_NGT_D64_MM
    2334             :     268459170U, // C_NGT_S
    2335             :     268459170U, // C_NGT_S_MM
    2336             :     268454316U, // C_OLE_D32
    2337             :     268454316U, // C_OLE_D32_MM
    2338             :     268454316U, // C_OLE_D64
    2339             :     268454316U, // C_OLE_D64_MM
    2340             :     268458829U, // C_OLE_S
    2341             :     268458829U, // C_OLE_S_MM
    2342             :     268455392U, // C_OLT_D32
    2343             :     268455392U, // C_OLT_D32_MM
    2344             :     268455392U, // C_OLT_D64
    2345             :     268455392U, // C_OLT_D64_MM
    2346             :     268459197U, // C_OLT_S
    2347             :     268459197U, // C_OLT_S_MM
    2348             :     268454901U, // C_SEQ_D32
    2349             :     268454901U, // C_SEQ_D32_MM
    2350             :     268454901U, // C_SEQ_D64
    2351             :     268454901U, // C_SEQ_D64_MM
    2352             :     268459102U, // C_SEQ_S
    2353             :     268459102U, // C_SEQ_S_MM
    2354             :     268454507U, // C_SF_D32
    2355             :     268454507U, // C_SF_D32_MM
    2356             :     268454507U, // C_SF_D64
    2357             :     268454507U, // C_SF_D64_MM
    2358             :     268458927U, // C_SF_S
    2359             :     268458927U, // C_SF_S_MM
    2360             :     268454929U, // C_UEQ_D32
    2361             :     268454929U, // C_UEQ_D32_MM
    2362             :     268454929U, // C_UEQ_D64
    2363             :     268454929U, // C_UEQ_D64_MM
    2364             :     268459122U, // C_UEQ_S
    2365             :     268459122U, // C_UEQ_S_MM
    2366             :     268454344U, // C_ULE_D32
    2367             :     268454344U, // C_ULE_D32_MM
    2368             :     268454344U, // C_ULE_D64
    2369             :     268454344U, // C_ULE_D64_MM
    2370             :     268458849U, // C_ULE_S
    2371             :     268458849U, // C_ULE_S_MM
    2372             :     268455420U, // C_ULT_D32
    2373             :     268455420U, // C_ULT_D32_MM
    2374             :     268455420U, // C_ULT_D64
    2375             :     268455420U, // C_ULT_D64_MM
    2376             :     268459217U, // C_ULT_S
    2377             :     268459217U, // C_ULT_S_MM
    2378             :     268454805U, // C_UN_D32
    2379             :     268454805U, // C_UN_D32_MM
    2380             :     268454805U, // C_UN_D64
    2381             :     268454805U, // C_UN_D64_MM
    2382             :     268459038U, // C_UN_S
    2383             :     268459038U, // C_UN_S_MM
    2384             :     22945U,     // CmpRxRy16
    2385             :     2952812404U,        // CmpiRxImm16
    2386             :     22388U,     // CmpiRxImmX16
    2387             :     268455962U, // DADD
    2388             :     268457776U, // DADDi
    2389             :     268459586U, // DADDiu
    2390             :     268459534U, // DADDu
    2391             :     268457807U, // DAHI
    2392             :     268458315U, // DALIGN
    2393             :     268457868U, // DATI
    2394             :     268457886U, // DAUI
    2395             :     22905U,     // DBITSWAP
    2396             :     22873U,     // DCLO
    2397             :     22873U,     // DCLO_R6
    2398             :     26152U,     // DCLZ
    2399             :     26152U,     // DCLZ_R6
    2400             :     268459790U, // DDIV
    2401             :     268459698U, // DDIVU
    2402             :     10398U,     // DERET
    2403             :     10398U,     // DERET_MM
    2404             :     10398U,     // DERET_MMR6
    2405             :     268459502U, // DEXT
    2406             :     268461849U, // DEXT64_32
    2407             :     268458290U, // DEXTM
    2408             :     268459691U, // DEXTU
    2409             :     284467U,    // DI
    2410             :     268459410U, // DINS
    2411             :     268458283U, // DINSM
    2412             :     268459652U, // DINSU
    2413             :     268459791U, // DIV
    2414             :     268459699U, // DIVU
    2415             :     268459699U, // DIVU_MMR6
    2416             :     268459791U, // DIV_MMR6
    2417             :     268453106U, // DIV_S_B
    2418             :     268455295U, // DIV_S_D
    2419             :     268456808U, // DIV_S_H
    2420             :     268460991U, // DIV_S_W
    2421             :     268453321U, // DIV_U_B
    2422             :     268455762U, // DIV_U_D
    2423             :     268457086U, // DIV_U_H
    2424             :     268461409U, // DIV_U_W
    2425             :     284467U,    // DI_MM
    2426             :     284467U,    // DI_MMR6
    2427             :     268452558U, // DLSA
    2428             :     268452558U, // DLSA_R6
    2429             :     268451841U, // DMFC0
    2430             :     16488U,     // DMFC1
    2431             :     268452160U, // DMFC2
    2432             :     92291392U,  // DMFC2_OCTEON
    2433             :     268451848U, // DMFGC0
    2434             :     268456014U, // DMOD
    2435             :     268459548U, // DMODU
    2436             :     286162U,    // DMT
    2437             :     1376288822U,        // DMTC0
    2438             :     8945795U,   // DMTC1
    2439             :     1376289115U,        // DMTC2
    2440             :     92291419U,  // DMTC2_OCTEON
    2441             :     1376288800U,        // DMTGC0
    2442             :     268457763U, // DMUH
    2443             :     268459579U, // DMUHU
    2444             :     268458219U, // DMUL
    2445             :     24011U,     // DMULT
    2446             :     24227U,     // DMULTu
    2447             :     268459623U, // DMULU
    2448             :     268458219U, // DMUL_R6
    2449             :     268455203U, // DOTP_S_D
    2450             :     268456728U, // DOTP_S_H
    2451             :     268460859U, // DOTP_S_W
    2452             :     268455670U, // DOTP_U_D
    2453             :     268457016U, // DOTP_U_H
    2454             :     268461317U, // DOTP_U_W
    2455             :     285232332U, // DPADD_S_D
    2456             :     285233857U, // DPADD_S_H
    2457             :     285237978U, // DPADD_S_W
    2458             :     285232799U, // DPADD_U_D
    2459             :     285234145U, // DPADD_U_H
    2460             :     285238446U, // DPADD_U_W
    2461             :     268457615U, // DPAQX_SA_W_PH
    2462             :     268457615U, // DPAQX_SA_W_PH_MMR2
    2463             :     268457698U, // DPAQX_S_W_PH
    2464             :     268457698U, // DPAQX_S_W_PH_MMR2
    2465             :     268460319U, // DPAQ_SA_L_W
    2466             :     268460319U, // DPAQ_SA_L_W_MM
    2467             :     268457657U, // DPAQ_S_W_PH
    2468             :     268457657U, // DPAQ_S_W_PH_MM
    2469             :     268457964U, // DPAU_H_QBL
    2470             :     268457964U, // DPAU_H_QBL_MM
    2471             :     268458534U, // DPAU_H_QBR
    2472             :     268458534U, // DPAU_H_QBR_MM
    2473             :     268457736U, // DPAX_W_PH
    2474             :     268457736U, // DPAX_W_PH_MMR2
    2475             :     268457605U, // DPA_W_PH
    2476             :     268457605U, // DPA_W_PH_MMR2
    2477             :     22950U,     // DPOP
    2478             :     268457630U, // DPSQX_SA_W_PH
    2479             :     268457630U, // DPSQX_SA_W_PH_MMR2
    2480             :     268457712U, // DPSQX_S_W_PH
    2481             :     268457712U, // DPSQX_S_W_PH_MMR2
    2482             :     268460332U, // DPSQ_SA_L_W
    2483             :     268460332U, // DPSQ_SA_L_W_MM
    2484             :     268457685U, // DPSQ_S_W_PH
    2485             :     268457685U, // DPSQ_S_W_PH_MM
    2486             :     285232299U, // DPSUB_S_D
    2487             :     285233836U, // DPSUB_S_H
    2488             :     285237945U, // DPSUB_S_W
    2489             :     285232766U, // DPSUB_U_D
    2490             :     285234124U, // DPSUB_U_H
    2491             :     285238413U, // DPSUB_U_W
    2492             :     268457976U, // DPSU_H_QBL
    2493             :     268457976U, // DPSU_H_QBL_MM
    2494             :     268458546U, // DPSU_H_QBR
    2495             :     268458546U, // DPSU_H_QBR_MM
    2496             :     268457747U, // DPSX_W_PH
    2497             :     268457747U, // DPSX_W_PH_MMR2
    2498             :     268457726U, // DPS_W_PH
    2499             :     268457726U, // DPS_W_PH_MMR2
    2500             :     268458719U, // DROTR
    2501             :     268452117U, // DROTR32
    2502             :     268459834U, // DROTRV
    2503             :     21723U,     // DSBH
    2504             :     26223U,     // DSDIV
    2505             :     20518U,     // DSHD
    2506             :     268458162U, // DSLL
    2507             :     268452087U, // DSLL32
    2508             :     3221248178U,        // DSLL64_32
    2509             :     268459796U, // DSLLV
    2510             :     268452552U, // DSRA
    2511             :     268452069U, // DSRA32
    2512             :     268459775U, // DSRAV
    2513             :     268458180U, // DSRL
    2514             :     268452095U, // DSRL32
    2515             :     268459803U, // DSRLV
    2516             :     268453796U, // DSUB
    2517             :     268459513U, // DSUBu
    2518             :     26209U,     // DUDIV
    2519             :     285187U,    // DVP
    2520             :     282806U,    // DVPE
    2521             :     285187U,    // DVP_MMR6
    2522             :     26224U,     // DivRxRy16
    2523             :     26210U,     // DivuRxRy16
    2524             :     10292U,     // EHB
    2525             :     10292U,     // EHB_MM
    2526             :     10292U,     // EHB_MMR6
    2527             :     284479U,    // EI
    2528             :     284479U,    // EI_MM
    2529             :     284479U,    // EI_MMR6
    2530             :     286167U,    // EMT
    2531             :     10399U,     // ERET
    2532             :     10296U,     // ERETNC
    2533             :     10296U,     // ERETNC_MMR6
    2534             :     10399U,     // ERET_MM
    2535             :     10399U,     // ERET_MMR6
    2536             :     285192U,    // EVP
    2537             :     282812U,    // EVPE
    2538             :     285192U,    // EVP_MMR6
    2539             :     268459503U, // EXT
    2540             :     268458493U, // EXTP
    2541             :     268458378U, // EXTPDP
    2542             :     268459818U, // EXTPDPV
    2543             :     268459818U, // EXTPDPV_MM
    2544             :     268458378U, // EXTPDP_MM
    2545             :     268459827U, // EXTPV
    2546             :     268459827U, // EXTPV_MM
    2547             :     268458493U, // EXTP_MM
    2548             :     268461052U, // EXTRV_RS_W
    2549             :     268461052U, // EXTRV_RS_W_MM
    2550             :     268460606U, // EXTRV_R_W
    2551             :     268460606U, // EXTRV_R_W_MM
    2552             :     268456817U, // EXTRV_S_H
    2553             :     268456817U, // EXTRV_S_H_MM
    2554             :     268461489U, // EXTRV_W
    2555             :     268461489U, // EXTRV_W_MM
    2556             :     268461041U, // EXTR_RS_W
    2557             :     268461041U, // EXTR_RS_W_MM
    2558             :     268460585U, // EXTR_R_W
    2559             :     268460585U, // EXTR_R_W_MM
    2560             :     268456748U, // EXTR_S_H
    2561             :     268456748U, // EXTR_S_H_MM
    2562             :     268460684U, // EXTR_W
    2563             :     268460684U, // EXTR_W_MM
    2564             :     268459423U, // EXTS
    2565             :     268452134U, // EXTS32
    2566             :     268459503U, // EXT_MM
    2567             :     268459503U, // EXT_MMR6
    2568             :     19867U,     // FABS_D32
    2569             :     19867U,     // FABS_D32_MM
    2570             :     19867U,     // FABS_D64
    2571             :     19867U,     // FABS_D64_MM
    2572             :     23698U,     // FABS_S
    2573             :     23698U,     // FABS_S_MM
    2574             :     268454220U, // FADD_D
    2575             :     268454221U, // FADD_D32
    2576             :     268454221U, // FADD_D32_MM
    2577             :     268454221U, // FADD_D64
    2578             :     268454221U, // FADD_D64_MM
    2579             :     268458785U, // FADD_S
    2580             :     268458785U, // FADD_S_MM
    2581             :     285236001U, // FADD_S_MMR6
    2582             :     268459954U, // FADD_W
    2583             :     268454454U, // FCAF_D
    2584             :     268460073U, // FCAF_W
    2585             :     268454893U, // FCEQ_D
    2586             :     268460512U, // FCEQ_W
    2587             :     19874U,     // FCLASS_D
    2588             :     25608U,     // FCLASS_W
    2589             :     268454298U, // FCLE_D
    2590             :     268459996U, // FCLE_W
    2591             :     268455384U, // FCLT_D
    2592             :     268461091U, // FCLT_W
    2593             :     3303278U,   // FCMP_D32
    2594             :     3303278U,   // FCMP_D32_MM
    2595             :     3303278U,   // FCMP_D64
    2596             :     3565422U,   // FCMP_S32
    2597             :     3565422U,   // FCMP_S32_MM
    2598             :     268454394U, // FCNE_D
    2599             :     268460030U, // FCNE_W
    2600             :     268455003U, // FCOR_D
    2601             :     268460641U, // FCOR_W
    2602             :     268454949U, // FCUEQ_D
    2603             :     268460528U, // FCUEQ_W
    2604             :     268454364U, // FCULE_D
    2605             :     268460012U, // FCULE_W
    2606             :     268455440U, // FCULT_D
    2607             :     268461107U, // FCULT_W
    2608             :     268454410U, // FCUNE_D
    2609             :     268460046U, // FCUNE_W
    2610             :     268454823U, // FCUN_D
    2611             :     268460418U, // FCUN_W
    2612             :     268455816U, // FDIV_D
    2613             :     268455817U, // FDIV_D32
    2614             :     268455817U, // FDIV_D32_MM
    2615             :     268455817U, // FDIV_D64
    2616             :     268455817U, // FDIV_D64_MM
    2617             :     268459274U, // FDIV_S
    2618             :     268459274U, // FDIV_S_MM
    2619             :     285236490U, // FDIV_S_MMR6
    2620             :     268461473U, // FDIV_W
    2621             :     268456475U, // FEXDO_H
    2622             :     268460434U, // FEXDO_W
    2623             :     268454107U, // FEXP2_D
    2624             :     268459857U, // FEXP2_W
    2625             :     19291U,     // FEXUPL_D
    2626             :     24904U,     // FEXUPL_W
    2627             :     19563U,     // FEXUPR_D
    2628             :     25201U,     // FEXUPR_W
    2629             :     19805U,     // FFINT_S_D
    2630             :     25501U,     // FFINT_S_W
    2631             :     20284U,     // FFINT_U_D
    2632             :     25931U,     // FFINT_U_W
    2633             :     19301U,     // FFQL_D
    2634             :     24914U,     // FFQL_W
    2635             :     19573U,     // FFQR_D
    2636             :     25211U,     // FFQR_W
    2637             :     17417U,     // FILL_B
    2638             :     19276U,     // FILL_D
    2639             :     20980U,     // FILL_H
    2640             :     24889U,     // FILL_W
    2641             :     18642U,     // FLOG2_D
    2642             :     24392U,     // FLOG2_W
    2643             :     19240U,     // FLOOR_L_D64
    2644             :     19240U,     // FLOOR_L_D_MMR6
    2645             :     23532U,     // FLOOR_L_S
    2646             :     23532U,     // FLOOR_L_S_MMR6
    2647             :     20415U,     // FLOOR_W_D32
    2648             :     20415U,     // FLOOR_W_D64
    2649             :     20415U,     // FLOOR_W_D_MMR6
    2650             :     20415U,     // FLOOR_W_MM
    2651             :     23864U,     // FLOOR_W_S
    2652             :     23864U,     // FLOOR_W_S_MM
    2653             :     23864U,     // FLOOR_W_S_MMR6
    2654             :     285231444U, // FMADD_D
    2655             :     285237178U, // FMADD_W
    2656             :     268454145U, // FMAX_A_D
    2657             :     268459895U, // FMAX_A_W
    2658             :     268455891U, // FMAX_D
    2659             :     268461498U, // FMAX_W
    2660             :     268454125U, // FMIN_A_D
    2661             :     268459875U, // FMIN_A_W
    2662             :     268454797U, // FMIN_D
    2663             :     268460410U, // FMIN_W
    2664             :     20376U,     // FMOV_D32
    2665             :     20376U,     // FMOV_D32_MM
    2666             :     20376U,     // FMOV_D64
    2667             :     20376U,     // FMOV_D64_MM
    2668             :     23825U,     // FMOV_S
    2669             :     23825U,     // FMOV_S_MM
    2670             :     23825U,     // FMOV_S_MMR6
    2671             :     285231402U, // FMSUB_D
    2672             :     285237136U, // FMSUB_W
    2673             :     268454781U, // FMUL_D
    2674             :     268454782U, // FMUL_D32
    2675             :     268454782U, // FMUL_D32_MM
    2676             :     268454782U, // FMUL_D64
    2677             :     268454782U, // FMUL_D64_MM
    2678             :     268459024U, // FMUL_S
    2679             :     268459024U, // FMUL_S_MM
    2680             :     285236240U, // FMUL_S_MMR6
    2681             :     268460394U, // FMUL_W
    2682             :     19068U,     // FNEG_D32
    2683             :     19068U,     // FNEG_D32_MM
    2684             :     19068U,     // FNEG_D64
    2685             :     19068U,     // FNEG_D64_MM
    2686             :     23487U,     // FNEG_S
    2687             :     23487U,     // FNEG_S_MM
    2688             :     23487U,     // FNEG_S_MMR6
    2689             :     3523778490U,        // FORK
    2690             :     19402U,     // FRCP_D
    2691             :     24987U,     // FRCP_W
    2692             :     20022U,     // FRINT_D
    2693             :     25677U,     // FRINT_W
    2694             :     20050U,     // FRSQRT_D
    2695             :     25705U,     // FRSQRT_W
    2696             :     268454473U, // FSAF_D
    2697             :     268460081U, // FSAF_W
    2698             :     268454921U, // FSEQ_D
    2699             :     268460520U, // FSEQ_W
    2700             :     268454336U, // FSLE_D
    2701             :     268460004U, // FSLE_W
    2702             :     268455412U, // FSLT_D
    2703             :     268461099U, // FSLT_W
    2704             :     268454402U, // FSNE_D
    2705             :     268460038U, // FSNE_W
    2706             :     268455011U, // FSOR_D
    2707             :     268460649U, // FSOR_W
    2708             :     20041U,     // FSQRT_D
    2709             :     20042U,     // FSQRT_D32
    2710             :     20042U,     // FSQRT_D32_MM
    2711             :     20042U,     // FSQRT_D64
    2712             :     20042U,     // FSQRT_D64_MM
    2713             :     23802U,     // FSQRT_S
    2714             :     23802U,     // FSQRT_S_MM
    2715             :     25696U,     // FSQRT_W
    2716             :     268454178U, // FSUB_D
    2717             :     268454179U, // FSUB_D32
    2718             :     268454179U, // FSUB_D32_MM
    2719             :     268454179U, // FSUB_D64
    2720             :     268454179U, // FSUB_D64_MM
    2721             :     268458767U, // FSUB_S
    2722             :     268458767U, // FSUB_S_MM
    2723             :     285235983U, // FSUB_S_MMR6
    2724             :     268459912U, // FSUB_W
    2725             :     268454970U, // FSUEQ_D
    2726             :     268460537U, // FSUEQ_W
    2727             :     268454385U, // FSULE_D
    2728             :     268460021U, // FSULE_W
    2729             :     268455461U, // FSULT_D
    2730             :     268461116U, // FSULT_W
    2731             :     268454419U, // FSUNE_D
    2732             :     268460055U, // FSUNE_W
    2733             :     268454842U, // FSUN_D
    2734             :     268460426U, // FSUN_W
    2735             :     19816U,     // FTINT_S_D
    2736             :     25512U,     // FTINT_S_W
    2737             :     20295U,     // FTINT_U_D
    2738             :     25942U,     // FTINT_U_W
    2739             :     268456552U, // FTQ_H
    2740             :     268460546U, // FTQ_W
    2741             :     19638U,     // FTRUNC_S_D
    2742             :     25284U,     // FTRUNC_S_W
    2743             :     20105U,     // FTRUNC_U_D
    2744             :     25752U,     // FTRUNC_U_W
    2745             :     284585U,    // GINVI
    2746             :     284585U,    // GINVI_MMR6
    2747             :     100687329U, // GINVT
    2748             :     100687329U, // GINVT_MMR6
    2749             :     268455106U, // HADD_S_D
    2750             :     268456631U, // HADD_S_H
    2751             :     268460752U, // HADD_S_W
    2752             :     268455573U, // HADD_U_D
    2753             :     268456919U, // HADD_U_H
    2754             :     268461220U, // HADD_U_W
    2755             :     268455073U, // HSUB_S_D
    2756             :     268456610U, // HSUB_S_H
    2757             :     268460719U, // HSUB_S_W
    2758             :     268455540U, // HSUB_U_D
    2759             :     268456898U, // HSUB_U_H
    2760             :     268461187U, // HSUB_U_W
    2761             :     366734U,    // HYPCALL
    2762             :     366734U,    // HYPCALL_MM
    2763             :     268453376U, // ILVEV_B
    2764             :     268455807U, // ILVEV_D
    2765             :     268457141U, // ILVEV_H
    2766             :     268461464U, // ILVEV_W
    2767             :     268452904U, // ILVL_B
    2768             :     268454789U, // ILVL_D
    2769             :     268456467U, // ILVL_H
    2770             :     268460402U, // ILVL_W
    2771             :     268452656U, // ILVOD_B
    2772             :     268454262U, // ILVOD_D
    2773             :     268456269U, // ILVOD_H
    2774             :     268459987U, // ILVOD_W
    2775             :     268452952U, // ILVR_B
    2776             :     268455046U, // ILVR_D
    2777             :     268456592U, // ILVR_H
    2778             :     268460692U, // ILVR_W
    2779             :     268459405U, // INS
    2780             :     112739623U, // INSERT_B
    2781             :     121130559U, // INSERT_D
    2782             :     129520552U, // INSERT_H
    2783             :     137913430U, // INSERT_W
    2784             :     16801602U,  // INSV
    2785             :     146293561U, // INSVE_B
    2786             :     154683932U, // INSVE_D
    2787             :     163074390U, // INSVE_H
    2788             :     171466784U, // INSVE_W
    2789             :     16801602U,  // INSV_MM
    2790             :     268459405U, // INS_MM
    2791             :     268459405U, // INS_MMR6
    2792             :     284592U,    // J
    2793             :     284631U,    // JAL
    2794             :     23219U,     // JALR
    2795             :     285363U,    // JALR16_MM
    2796             :     23219U,     // JALR64
    2797             :     285363U,    // JALRC16_MMR6
    2798             :     17972U,     // JALRC_HB_MMR6
    2799             :     18511U,     // JALRC_MMR6
    2800             :     279095U,    // JALRS16_MM
    2801             :     23960U,     // JALRS_MM
    2802             :     17989U,     // JALR_HB
    2803             :     17989U,     // JALR_HB64
    2804             :     23219U,     // JALR_MM
    2805             :     286068U,    // JALS_MM
    2806             :     288246U,    // JALX
    2807             :     288246U,    // JALX_MM
    2808             :     284631U,    // JAL_MM
    2809             :     18390U,     // JIALC
    2810             :     18390U,     // JIALC64
    2811             :     18390U,     // JIALC_MMR6
    2812             :     18379U,     // JIC
    2813             :     18379U,     // JIC64
    2814             :     18379U,     // JIC_MMR6
    2815             :     285359U,    // JR
    2816             :     279082U,    // JR16_MM
    2817             :     285359U,    // JR64
    2818             :     285170U,    // JRADDIUSP
    2819             :     280650U,    // JRC16_MM
    2820             :     278960U,    // JRC16_MMR6
    2821             :     285158U,    // JRCADDIUSP_MMR6
    2822             :     280126U,    // JR_HB
    2823             :     280126U,    // JR_HB64
    2824             :     280126U,    // JR_HB64_R6
    2825             :     280126U,    // JR_HB_R6
    2826             :     285359U,    // JR_MM
    2827             :     284592U,    // J_MM
    2828             :     4102103U,   // Jal16
    2829             :     4364247U,   // JalB16
    2830             :     10285U,     // JrRa16
    2831             :     10277U,     // JrcRa16
    2832             :     280650U,    // JrcRx16
    2833             :     280655U,    // JumpLinkReg16
    2834             :     25183822U,  // LB
    2835             :     25183822U,  // LB64
    2836             :     25186392U,  // LBE
    2837             :     25186392U,  // LBE_MM
    2838             :     25182791U,  // LBU16_MM
    2839             :     3774899708U,        // LBUX
    2840             :     3774899708U,        // LBUX_MM
    2841             :     25189876U,  // LBU_MMR6
    2842             :     25183822U,  // LB_MM
    2843             :     25183822U,  // LB_MMR6
    2844             :     25189876U,  // LBu
    2845             :     25189876U,  // LBu64
    2846             :     25186510U,  // LBuE
    2847             :     25186510U,  // LBuE_MM
    2848             :     25189876U,  // LBu_MM
    2849             :     25186351U,  // LD
    2850             :     25182294U,  // LDC1
    2851             :     25182294U,  // LDC164
    2852             :     25182294U,  // LDC1_D64_MMR6
    2853             :     25182294U,  // LDC1_MM
    2854             :     25182510U,  // LDC2
    2855             :     25182510U,  // LDC2_MMR6
    2856             :     25182510U,  // LDC2_R6
    2857             :     25182595U,  // LDC3
    2858             :     17243U,     // LDI_B
    2859             :     19084U,     // LDI_D
    2860             :     20856U,     // LDI_H
    2861             :     24739U,     // LDI_W
    2862             :     25188403U,  // LDL
    2863             :     18457U,     // LDPC
    2864             :     25188973U,  // LDR
    2865             :     3774890134U,        // LDXC1
    2866             :     3774890134U,        // LDXC164
    2867             :     25183009U,  // LD_B
    2868             :     25184615U,  // LD_D
    2869             :     25186622U,  // LD_H
    2870             :     25190340U,  // LD_W
    2871             :     67132995U,  // LEA_ADDiu
    2872             :     67132994U,  // LEA_ADDiu64
    2873             :     67132995U,  // LEA_ADDiu_MM
    2874             :     25187574U,  // LH
    2875             :     25187574U,  // LH64
    2876             :     25186439U,  // LHE
    2877             :     25186439U,  // LHE_MM
    2878             :     25182814U,  // LHU16_MM
    2879             :     3774899697U,        // LHX
    2880             :     3774899697U,        // LHX_MM
    2881             :     25187574U,  // LH_MM
    2882             :     25189942U,  // LHu
    2883             :     25189942U,  // LHu64
    2884             :     25186516U,  // LHuE
    2885             :     25186516U,  // LHuE_MM
    2886             :     25189942U,  // LHu_MM
    2887             :     16878U,     // LI16_MM
    2888             :     16878U,     // LI16_MMR6
    2889             :     25188499U,  // LL
    2890             :     25188499U,  // LL64
    2891             :     25188499U,  // LL64_R6
    2892             :     25186355U,  // LLD
    2893             :     25186355U,  // LLD_R6
    2894             :     25186454U,  // LLE
    2895             :     25186454U,  // LLE_MM
    2896             :     25188499U,  // LL_MM
    2897             :     25188499U,  // LL_MMR6
    2898             :     25188499U,  // LL_R6
    2899             :     268452559U, // LSA
    2900             :     4062003919U,        // LSA_MMR6
    2901             :     268452559U, // LSA_R6
    2902             :     92297124U,  // LUI_MMR6
    2903             :     3774890148U,        // LUXC1
    2904             :     3774890148U,        // LUXC164
    2905             :     3774890148U,        // LUXC1_MM
    2906             :     92297124U,  // LUi
    2907             :     92297124U,  // LUi64
    2908             :     92297124U,  // LUi_MM
    2909             :     25191905U,  // LW
    2910             :     25182821U,  // LW16_MM
    2911             :     25191905U,  // LW64
    2912             :     25182346U,  // LWC1
    2913             :     25182346U,  // LWC1_MM
    2914             :     25182562U,  // LWC2
    2915             :     25182562U,  // LWC2_MMR6
    2916             :     25182562U,  // LWC2_R6
    2917             :     25182607U,  // LWC3
    2918             :     25191905U,  // LWDSP
    2919             :     25191905U,  // LWDSP_MM
    2920             :     25186528U,  // LWE
    2921             :     25186528U,  // LWE_MM
    2922             :     25191905U,  // LWGP_MM
    2923             :     25188607U,  // LWL
    2924             :     25188607U,  // LWL64
    2925             :     25186459U,  // LWLE
    2926             :     25186459U,  // LWLE_MM
    2927             :     25188607U,  // LWL_MM
    2928             :     836107U,    // LWM16_MM
    2929             :     836107U,    // LWM16_MMR6
    2930             :     835847U,    // LWM32_MM
    2931             :     18494U,     // LWPC
    2932             :     18494U,     // LWPC_MMR6
    2933             :     176183821U, // LWP_MM
    2934             :     25189107U,  // LWR
    2935             :     25189107U,  // LWR64
    2936             :     25186498U,  // LWRE
    2937             :     25186498U,  // LWRE_MM
    2938             :     25189107U,  // LWR_MM
    2939             :     25191905U,  // LWSP_MM
    2940             :     18487U,     // LWUPC
    2941             :     25190073U,  // LWU_MM
    2942             :     3774899714U,        // LWX
    2943             :     3774890162U,        // LWXC1
    2944             :     3774890162U,        // LWXC1_MM
    2945             :     3774897573U,        // LWXS_MM
    2946             :     3774899714U,        // LWX_MM
    2947             :     25191905U,  // LW_MM
    2948             :     25191905U,  // LW_MMR6
    2949             :     25190073U,  // LWu
    2950             :     25183822U,  // LbRxRyOffMemX16
    2951             :     25189876U,  // LbuRxRyOffMemX16
    2952             :     25187574U,  // LhRxRyOffMemX16
    2953             :     25189942U,  // LhuRxRyOffMemX16
    2954             :     2952812395U,        // LiRxImm16
    2955             :     22369U,     // LiRxImmAlignX16
    2956             :     22379U,     // LiRxImmX16
    2957             :     2147509729U,        // LwRxPcTcp16
    2958             :     26081U,     // LwRxPcTcpX16
    2959             :     25191905U,  // LwRxRyOffMemX16
    2960             :     25191905U,  // LwRxSpImmX16
    2961             :     20512U,     // MADD
    2962             :     285231706U, // MADDF_D
    2963             :     285231706U, // MADDF_D_MMR6
    2964             :     285236134U, // MADDF_S
    2965             :     285236134U, // MADDF_S_MMR6
    2966             :     285233740U, // MADDR_Q_H
    2967             :     285237707U, // MADDR_Q_W
    2968             :     24085U,     // MADDU
    2969             :     268459541U, // MADDU_DSP
    2970             :     268459541U, // MADDU_DSP_MM
    2971             :     24085U,     // MADDU_MM
    2972             :     285230574U, // MADDV_B
    2973             :     285233005U, // MADDV_D
    2974             :     285234339U, // MADDV_H
    2975             :     285238662U, // MADDV_W
    2976             :     268454229U, // MADD_D32
    2977             :     268454229U, // MADD_D32_MM
    2978             :     268454229U, // MADD_D64
    2979             :     268455968U, // MADD_DSP
    2980             :     268455968U, // MADD_DSP_MM
    2981             :     20512U,     // MADD_MM
    2982             :     285233710U, // MADD_Q_H
    2983             :     285237677U, // MADD_Q_W
    2984             :     268458784U, // MADD_S
    2985             :     268458784U, // MADD_S_MM
    2986             :     268458070U, // MAQ_SA_W_PHL
    2987             :     268458070U, // MAQ_SA_W_PHL_MM
    2988             :     268458615U, // MAQ_SA_W_PHR
    2989             :     268458615U, // MAQ_SA_W_PHR_MM
    2990             :     268458098U, // MAQ_S_W_PHL
    2991             :     268458098U, // MAQ_S_W_PHL_MM
    2992             :     268458643U, // MAQ_S_W_PHR
    2993             :     268458643U, // MAQ_S_W_PHR_MM
    2994             :     268454170U, // MAXA_D
    2995             :     268454170U, // MAXA_D_MMR6
    2996             :     268458757U, // MAXA_S
    2997             :     268458757U, // MAXA_S_MMR6
    2998             :     268453027U, // MAXI_S_B
    2999             :     268455184U, // MAXI_S_D
    3000             :     268456709U, // MAXI_S_H
    3001             :     268460830U, // MAXI_S_W
    3002             :     268453242U, // MAXI_U_B
    3003             :     268455651U, // MAXI_U_D
    3004             :     268456997U, // MAXI_U_H
    3005             :     268461298U, // MAXI_U_W
    3006             :     268452608U, // MAX_A_B
    3007             :     268454146U, // MAX_A_D
    3008             :     268456221U, // MAX_A_H
    3009             :     268459896U, // MAX_A_W
    3010             :     268455892U, // MAX_D
    3011             :     268455892U, // MAX_D_MMR6
    3012             :     268459340U, // MAX_S
    3013             :     268453115U, // MAX_S_B
    3014             :     268455304U, // MAX_S_D
    3015             :     268456828U, // MAX_S_H
    3016             :     268459340U, // MAX_S_MMR6
    3017             :     268461011U, // MAX_S_W
    3018             :     268453330U, // MAX_U_B
    3019             :     268455771U, // MAX_U_D
    3020             :     268457095U, // MAX_U_H
    3021             :     268461418U, // MAX_U_W
    3022             :     268451842U, // MFC0
    3023             :     268451842U, // MFC0_MMR6
    3024             :     16489U,     // MFC1
    3025             :     16489U,     // MFC1_D64
    3026             :     16489U,     // MFC1_MM
    3027             :     16489U,     // MFC1_MMR6
    3028             :     268452161U, // MFC2
    3029             :     16705U,     // MFC2_MMR6
    3030             :     268451849U, // MFGC0
    3031             :     268451849U, // MFGC0_MM
    3032             :     268451880U, // MFHC0_MMR6
    3033             :     16495U,     // MFHC1_D32
    3034             :     16495U,     // MFHC1_D32_MM
    3035             :     16495U,     // MFHC1_D64
    3036             :     16495U,     // MFHC1_D64_MM
    3037             :     16711U,     // MFHC2_MMR6
    3038             :     268451856U, // MFHGC0
    3039             :     268451856U, // MFHGC0_MM
    3040             :     284501U,    // MFHI
    3041             :     279014U,    // MFHI16_MM
    3042             :     284501U,    // MFHI64
    3043             :     22357U,     // MFHI_DSP
    3044             :     22357U,     // MFHI_DSP_MM
    3045             :     284501U,    // MFHI_MM
    3046             :     285023U,    // MFLO
    3047             :     279065U,    // MFLO16_MM
    3048             :     285023U,    // MFLO64
    3049             :     22879U,     // MFLO_DSP
    3050             :     22879U,     // MFLO_DSP_MM
    3051             :     285023U,    // MFLO_MM
    3052             :     268458713U, // MFTR
    3053             :     268454155U, // MINA_D
    3054             :     268454155U, // MINA_D_MMR6
    3055             :     268458749U, // MINA_S
    3056             :     268458749U, // MINA_S_MMR6
    3057             :     268453007U, // MINI_S_B
    3058             :     268455164U, // MINI_S_D
    3059             :     268456689U, // MINI_S_H
    3060             :     268460810U, // MINI_S_W
    3061             :     268453222U, // MINI_U_B
    3062             :     268455631U, // MINI_U_D
    3063             :     268456977U, // MINI_U_H
    3064             :     268461278U, // MINI_U_W
    3065             :     268452589U, // MIN_A_B
    3066             :     268454126U, // MIN_A_D
    3067             :     268456202U, // MIN_A_H
    3068             :     268459876U, // MIN_A_W
    3069             :     268454798U, // MIN_D
    3070             :     268454798U, // MIN_D_MMR6
    3071             :     268459031U, // MIN_S
    3072             :     268453037U, // MIN_S_B
    3073             :     268455194U, // MIN_S_D
    3074             :     268456719U, // MIN_S_H
    3075             :     268459031U, // MIN_S_MMR6
    3076             :     268460850U, // MIN_S_W
    3077             :     268453252U, // MIN_U_B
    3078             :     268455661U, // MIN_U_D
    3079             :     268457007U, // MIN_U_H
    3080             :     268461308U, // MIN_U_W
    3081             :     268456015U, // MOD
    3082             :     268453794U, // MODSUB
    3083             :     268453794U, // MODSUB_MM
    3084             :     268459549U, // MODU
    3085             :     268459549U, // MODU_MMR6
    3086             :     268456015U, // MOD_MMR6
    3087             :     268452970U, // MOD_S_B
    3088             :     268455127U, // MOD_S_D
    3089             :     268456652U, // MOD_S_H
    3090             :     268460773U, // MOD_S_W
    3091             :     268453185U, // MOD_U_B
    3092             :     268455594U, // MOD_U_D
    3093             :     268456940U, // MOD_U_H
    3094             :     268461241U, // MOD_U_W
    3095             :     20698U,     // MOVE16_MM
    3096             :     16848U,     // MOVE16_MMR6
    3097             :     34920850U,  // MOVEP_MM
    3098             :     34920850U,  // MOVEP_MMR6
    3099             :     24261U,     // MOVE_V
    3100             :     268454515U, // MOVF_D32
    3101             :     268454515U, // MOVF_D32_MM
    3102             :     268454515U, // MOVF_D64
    3103             :     268456182U, // MOVF_I
    3104             :     268456182U, // MOVF_I64
    3105             :     268456182U, // MOVF_I_MM
    3106             :     268458935U, // MOVF_S
    3107             :     268458935U, // MOVF_S_MM
    3108             :     268454850U, // MOVN_I64_D64
    3109             :     268458323U, // MOVN_I64_I
    3110             :     268458323U, // MOVN_I64_I64
    3111             :     268459067U, // MOVN_I64_S
    3112             :     268454850U, // MOVN_I_D32
    3113             :     268454850U, // MOVN_I_D32_MM
    3114             :     268454850U, // MOVN_I_D64
    3115             :     268458323U, // MOVN_I_I
    3116             :     268458323U, // MOVN_I_I64
    3117             :     268458323U, // MOVN_I_MM
    3118             :     268459067U, // MOVN_I_S
    3119             :     268459067U, // MOVN_I_S_MM
    3120             :     268455522U, // MOVT_D32
    3121             :     268455522U, // MOVT_D32_MM
    3122             :     268455522U, // MOVT_D64
    3123             :     268459496U, // MOVT_I
    3124             :     268459496U, // MOVT_I64
    3125             :     268459496U, // MOVT_I_MM
    3126             :     268459266U, // MOVT_S
    3127             :     268459266U, // MOVT_S_MM
    3128             :     268455932U, // MOVZ_I64_D64
    3129             :     268461647U, // MOVZ_I64_I
    3130             :     268461647U, // MOVZ_I64_I64
    3131             :     268459367U, // MOVZ_I64_S
    3132             :     268455932U, // MOVZ_I_D32
    3133             :     268455932U, // MOVZ_I_D32_MM
    3134             :     268455932U, // MOVZ_I_D64
    3135             :     268461647U, // MOVZ_I_I
    3136             :     268461647U, // MOVZ_I_I64
    3137             :     268461647U, // MOVZ_I_MM
    3138             :     268459367U, // MOVZ_I_S
    3139             :     268459367U, // MOVZ_I_S_MM
    3140             :     18346U,     // MSUB
    3141             :     285231697U, // MSUBF_D
    3142             :     285231697U, // MSUBF_D_MMR6
    3143             :     285236125U, // MSUBF_S
    3144             :     285236125U, // MSUBF_S_MMR6
    3145             :     285233729U, // MSUBR_Q_H
    3146             :     285237696U, // MSUBR_Q_W
    3147             :     24064U,     // MSUBU
    3148             :     268459520U, // MSUBU_DSP
    3149             :     268459520U, // MSUBU_DSP_MM
    3150             :     24064U,     // MSUBU_MM
    3151             :     285230565U, // MSUBV_B
    3152             :     285232996U, // MSUBV_D
    3153             :     285234330U, // MSUBV_H
    3154             :     285238653U, // MSUBV_W
    3155             :     268454187U, // MSUB_D32
    3156             :     268454187U, // MSUB_D32_MM
    3157             :     268454187U, // MSUB_D64
    3158             :     268453802U, // MSUB_DSP
    3159             :     268453802U, // MSUB_DSP_MM
    3160             :     18346U,     // MSUB_MM
    3161             :     285233700U, // MSUB_Q_H
    3162             :     285237667U, // MSUB_Q_W
    3163             :     268458766U, // MSUB_S
    3164             :     268458766U, // MSUB_S_MM
    3165             :     1376288823U,        // MTC0
    3166             :     1376288823U,        // MTC0_MMR6
    3167             :     8945796U,   // MTC1
    3168             :     8945796U,   // MTC1_D64
    3169             :     8945796U,   // MTC1_MM
    3170             :     8945796U,   // MTC1_MMR6
    3171             :     1376289116U,        // MTC2
    3172             :     8946012U,   // MTC2_MMR6
    3173             :     1376288801U,        // MTGC0
    3174             :     1376288801U,        // MTGC0_MM
    3175             :     1376288815U,        // MTHC0_MMR6
    3176             :     8994934U,   // MTHC1_D32
    3177             :     8994934U,   // MTHC1_D32_MM
    3178             :     8994934U,   // MTHC1_D64
    3179             :     8994934U,   // MTHC1_D64_MM
    3180             :     8945998U,   // MTHC2_MMR6
    3181             :     1376288792U,        // MTHGC0
    3182             :     1376288792U,        // MTHGC0_MM
    3183             :     284507U,    // MTHI
    3184             :     284507U,    // MTHI64
    3185             :     8951643U,   // MTHI_DSP
    3186             :     8951643U,   // MTHI_DSP_MM
    3187             :     284507U,    // MTHI_MM
    3188             :     8952217U,   // MTHLIP
    3189             :     8952217U,   // MTHLIP_MM
    3190             :     285036U,    // MTLO
    3191             :     285036U,    // MTLO64
    3192             :     8952172U,   // MTLO_DSP
    3193             :     8952172U,   // MTLO_DSP_MM
    3194             :     285036U,    // MTLO_MM
    3195             :     278595U,    // MTM0
    3196             :     278720U,    // MTM1
    3197             :     278894U,    // MTM2
    3198             :     278601U,    // MTP0
    3199             :     278726U,    // MTP1
    3200             :     278900U,    // MTP2
    3201             :     302553830U, // MTTR
    3202             :     268457764U, // MUH
    3203             :     268459580U, // MUHU
    3204             :     268459580U, // MUHU_MMR6
    3205             :     268457764U, // MUH_MMR6
    3206             :     268458220U, // MUL
    3207             :     268458111U, // MULEQ_S_W_PHL
    3208             :     268458111U, // MULEQ_S_W_PHL_MM
    3209             :     268458656U, // MULEQ_S_W_PHR
    3210             :     268458656U, // MULEQ_S_W_PHR_MM
    3211             :     268457988U, // MULEU_S_PH_QBL
    3212             :     268457988U, // MULEU_S_PH_QBL_MM
    3213             :     268458558U, // MULEU_S_PH_QBR
    3214             :     268458558U, // MULEU_S_PH_QBR_MM
    3215             :     268457524U, // MULQ_RS_PH
    3216             :     268457524U, // MULQ_RS_PH_MM
    3217             :     268461030U, // MULQ_RS_W
    3218             :     268461030U, // MULQ_RS_W_MMR2
    3219             :     268457468U, // MULQ_S_PH
    3220             :     268457468U, // MULQ_S_PH_MMR2
    3221             :     268460889U, // MULQ_S_W
    3222             :     268460889U, // MULQ_S_W_MMR2
    3223             :     268456535U, // MULR_Q_H
    3224             :     268460502U, // MULR_Q_W
    3225             :     268457670U, // MULSAQ_S_W_PH
    3226             :     268457670U, // MULSAQ_S_W_PH_MM
    3227             :     268457645U, // MULSA_W_PH
    3228             :     268457645U, // MULSA_W_PH_MMR2
    3229             :     24012U,     // MULT
    3230             :     268459684U, // MULTU_DSP
    3231             :     268459684U, // MULTU_DSP_MM
    3232             :     268459468U, // MULT_DSP
    3233             :     268459468U, // MULT_DSP_MM
    3234             :     24012U,     // MULT_MM
    3235             :     24228U,     // MULTu
    3236             :     24228U,     // MULTu_MM
    3237             :     268459617U, // MULU
    3238             :     268459617U, // MULU_MMR6
    3239             :     268453385U, // MULV_B
    3240             :     268455824U, // MULV_D
    3241             :     268457150U, // MULV_H
    3242             :     268461481U, // MULV_W
    3243             :     268458220U, // MUL_MM
    3244             :     268458220U, // MUL_MMR6
    3245             :     268457341U, // MUL_PH
    3246             :     268457341U, // MUL_PH_MMR2
    3247             :     268456504U, // MUL_Q_H
    3248             :     268460471U, // MUL_Q_W
    3249             :     268458220U, // MUL_R6
    3250             :     268457436U, // MUL_S_PH
    3251             :     268457436U, // MUL_S_PH_MMR2
    3252             :     284501U,    // Mfhi16
    3253             :     285023U,    // Mflo16
    3254             :     20698U,     // Move32R16
    3255             :     20698U,     // MoveR3216
    3256             :     17168U,     // NLOC_B
    3257             :     18748U,     // NLOC_D
    3258             :     20781U,     // NLOC_H
    3259             :     24473U,     // NLOC_W
    3260             :     17176U,     // NLZC_B
    3261             :     18756U,     // NLZC_D
    3262             :     20789U,     // NLZC_H
    3263             :     24481U,     // NLZC_W
    3264             :     268454237U, // NMADD_D32
    3265             :     268454237U, // NMADD_D32_MM
    3266             :     268454237U, // NMADD_D64
    3267             :     268458783U, // NMADD_S
    3268             :     268458783U, // NMADD_S_MM
    3269             :     268454195U, // NMSUB_D32
    3270             :     268454195U, // NMSUB_D32_MM
    3271             :     268454195U, // NMSUB_D64
    3272             :     268458765U, // NMSUB_S
    3273             :     268458765U, // NMSUB_S_MM
    3274             :     268458681U, // NOR
    3275             :     268458681U, // NOR64
    3276             :     268452793U, // NORI_B
    3277             :     268458681U, // NOR_MM
    3278             :     268458681U, // NOR_MMR6
    3279             :     268459733U, // NOR_V
    3280             :     16960U,     // NOT16_MM
    3281             :     16960U,     // NOT16_MMR6
    3282             :     20732U,     // NegRxRy16
    3283             :     24028U,     // NotRxRy16
    3284             :     268458682U, // OR
    3285             :     10306097U,  // OR16_MM
    3286             :     10306097U,  // OR16_MMR6
    3287             :     268458682U, // OR64
    3288             :     268452794U, // ORI_B
    3289             :     268457863U, // ORI_MMR6
    3290             :     268458682U, // OR_MM
    3291             :     268458682U, // OR_MMR6
    3292             :     268459734U, // OR_V
    3293             :     268457863U, // ORi
    3294             :     268457863U, // ORi64
    3295             :     268457863U, // ORi_MM
    3296             :     16800442U,  // OrRxRxRy16
    3297             :     268457330U, // PACKRL_PH
    3298             :     268457330U, // PACKRL_PH_MM
    3299             :     10303U,     // PAUSE
    3300             :     10303U,     // PAUSE_MM
    3301             :     10303U,     // PAUSE_MMR6
    3302             :     268453367U, // PCKEV_B
    3303             :     268455798U, // PCKEV_D
    3304             :     268457132U, // PCKEV_H
    3305             :     268461455U, // PCKEV_W
    3306             :     268452647U, // PCKOD_B
    3307             :     268454253U, // PCKOD_D
    3308             :     268456260U, // PCKOD_H
    3309             :     268459978U, // PCKOD_W
    3310             :     17695U,     // PCNT_B
    3311             :     20014U,     // PCNT_D
    3312             :     21408U,     // PCNT_H
    3313             :     25669U,     // PCNT_W
    3314             :     268457294U, // PICK_PH
    3315             :     268457294U, // PICK_PH_MM
    3316             :     268453526U, // PICK_QB
    3317             :     268453526U, // PICK_QB_MM
    3318             :     22951U,     // POP
    3319             :     22563U,     // PRECEQU_PH_QBL
    3320             :     17041U,     // PRECEQU_PH_QBLA
    3321             :     17041U,     // PRECEQU_PH_QBLA_MM
    3322             :     22563U,     // PRECEQU_PH_QBL_MM
    3323             :     23133U,     // PRECEQU_PH_QBR
    3324             :     17079U,     // PRECEQU_PH_QBRA
    3325             :     17079U,     // PRECEQU_PH_QBRA_MM
    3326             :     23133U,     // PRECEQU_PH_QBR_MM
    3327             :     22628U,     // PRECEQ_W_PHL
    3328             :     22628U,     // PRECEQ_W_PHL_MM
    3329             :     23173U,     // PRECEQ_W_PHR
    3330             :     23173U,     // PRECEQ_W_PHR_MM
    3331             :     22548U,     // PRECEU_PH_QBL
    3332             :     17025U,     // PRECEU_PH_QBLA
    3333             :     17025U,     // PRECEU_PH_QBLA_MM
    3334             :     22548U,     // PRECEU_PH_QBL_MM
    3335             :     23118U,     // PRECEU_PH_QBR
    3336             :     17063U,     // PRECEU_PH_QBRA
    3337             :     17063U,     // PRECEU_PH_QBRA_MM
    3338             :     23118U,     // PRECEU_PH_QBR_MM
    3339             :     268457246U, // PRECRQU_S_QB_PH
    3340             :     268457246U, // PRECRQU_S_QB_PH_MM
    3341             :     268460121U, // PRECRQ_PH_W
    3342             :     268460121U, // PRECRQ_PH_W_MM
    3343             :     268457219U, // PRECRQ_QB_PH
    3344             :     268457219U, // PRECRQ_QB_PH_MM
    3345             :     268460152U, // PRECRQ_RS_PH_W
    3346             :     268460152U, // PRECRQ_RS_PH_W_MM
    3347             :     268457233U, // PRECR_QB_PH
    3348             :     268457233U, // PRECR_QB_PH_MMR2
    3349             :     268460105U, // PRECR_SRA_PH_W
    3350             :     268460105U, // PRECR_SRA_PH_W_MMR2
    3351             :     268460134U, // PRECR_SRA_R_PH_W
    3352             :     268460134U, // PRECR_SRA_R_PH_W_MMR2
    3353             :     3018992U,   // PREF
    3354             :     3018863U,   // PREFE
    3355             :     3018863U,   // PREFE_MM
    3356             :     186525162U, // PREFX_MM
    3357             :     3018992U,   // PREF_MM
    3358             :     3018992U,   // PREF_MMR6
    3359             :     3018992U,   // PREF_R6
    3360             :     268455997U, // PREPEND
    3361             :     268455997U, // PREPEND_MMR2
    3362             :     18322U,     // RADDU_W_QB
    3363             :     18322U,     // RADDU_W_QB_MM
    3364             :     83909080U,  // RDDSP
    3365             :     192960984U, // RDDSP_MM
    3366             :     268458732U, // RDHWR
    3367             :     268458732U, // RDHWR64
    3368             :     268458732U, // RDHWR_MM
    3369             :     268458732U, // RDHWR_MMR6
    3370             :     23241U,     // RDPGPR_MMR6
    3371             :     19410U,     // RECIP_D32
    3372             :     19410U,     // RECIP_D32_MM
    3373             :     19410U,     // RECIP_D64
    3374             :     19410U,     // RECIP_D64_MM
    3375             :     23619U,     // RECIP_S
    3376             :     23619U,     // RECIP_S_MM
    3377             :     22129U,     // REPLV_PH
    3378             :     22129U,     // REPLV_PH_MM
    3379             :     18302U,     // REPLV_QB
    3380             :     18302U,     // REPLV_QB_MM
    3381             :     21856U,     // REPL_PH
    3382             :     21856U,     // REPL_PH_MM
    3383             :     201344680U, // REPL_QB
    3384             :     201344680U, // REPL_QB_MM
    3385             :     20023U,     // RINT_D
    3386             :     20023U,     // RINT_D_MMR6
    3387             :     23793U,     // RINT_S
    3388             :     23793U,     // RINT_S_MMR6
    3389             :     268458720U, // ROTR
    3390             :     268459835U, // ROTRV
    3391             :     268459835U, // ROTRV_MM
    3392             :     268458720U, // ROTR_MM
    3393             :     19219U,     // ROUND_L_D64
    3394             :     19219U,     // ROUND_L_D_MMR6
    3395             :     23511U,     // ROUND_L_S
    3396             :     23511U,     // ROUND_L_S_MMR6
    3397             :     20394U,     // ROUND_W_D32
    3398             :     20394U,     // ROUND_W_D64
    3399             :     20394U,     // ROUND_W_D_MMR6
    3400             :     20394U,     // ROUND_W_MM
    3401             :     23843U,     // ROUND_W_S
    3402             :     23843U,     // ROUND_W_S_MM
    3403             :     23843U,     // ROUND_W_S_MMR6
    3404             :     20051U,     // RSQRT_D32
    3405             :     20051U,     // RSQRT_D32_MM
    3406             :     20051U,     // RSQRT_D64
    3407             :     20051U,     // RSQRT_D64_MM
    3408             :     23801U,     // RSQRT_S
    3409             :     23801U,     // RSQRT_S_MM
    3410             :     0U, // Restore16
    3411             :     0U, // RestoreX16
    3412             :     268453076U, // SAT_S_B
    3413             :     268455243U, // SAT_S_D
    3414             :     268456778U, // SAT_S_H
    3415             :     268460939U, // SAT_S_W
    3416             :     268453303U, // SAT_U_B
    3417             :     268455722U, // SAT_U_D
    3418             :     268457068U, // SAT_U_H
    3419             :     268461369U, // SAT_U_W
    3420             :     25184158U,  // SB
    3421             :     25182628U,  // SB16_MM
    3422             :     25182628U,  // SB16_MMR6
    3423             :     25184158U,  // SB64
    3424             :     25186397U,  // SBE
    3425             :     25186397U,  // SBE_MM
    3426             :     25184158U,  // SB_MM
    3427             :     25184158U,  // SB_MMR6
    3428             :     4491353U,   // SC
    3429             :     4491353U,   // SC64
    3430             :     4491353U,   // SC64_R6
    3431             :     4493333U,   // SCD
    3432             :     4493333U,   // SCD_R6
    3433             :     4493410U,   // SCE
    3434             :     4493410U,   // SCE_MM
    3435             :     4491353U,   // SC_MM
    3436             :     4491353U,   // SC_MMR6
    3437             :     4491353U,   // SC_R6
    3438             :     25186388U,  // SD
    3439             :     186755U,    // SDBBP
    3440             :     115233U,    // SDBBP16_MM
    3441             :     115233U,    // SDBBP16_MMR6
    3442             :     366979U,    // SDBBP_MM
    3443             :     186755U,    // SDBBP_MMR6
    3444             :     186755U,    // SDBBP_R6
    3445             :     25182300U,  // SDC1
    3446             :     25182300U,  // SDC164
    3447             :     25182300U,  // SDC1_D64_MMR6
    3448             :     25182300U,  // SDC1_MM
    3449             :     25182516U,  // SDC2
    3450             :     25182516U,  // SDC2_MMR6
    3451             :     25182516U,  // SDC2_R6
    3452             :     25182601U,  // SDC3
    3453             :     26224U,     // SDIV
    3454             :     26224U,     // SDIV_MM
    3455             :     25188408U,  // SDL
    3456             :     25188978U,  // SDR
    3457             :     3774890141U,        // SDXC1
    3458             :     3774890141U,        // SDXC164
    3459             :     17967U,     // SEB
    3460             :     17967U,     // SEB64
    3461             :     17967U,     // SEB_MM
    3462             :     21744U,     // SEH
    3463             :     21744U,     // SEH64
    3464             :     21744U,     // SEH_MM
    3465             :     268461620U, // SELEQZ
    3466             :     268461620U, // SELEQZ64
    3467             :     268455922U, // SELEQZ_D
    3468             :     268455922U, // SELEQZ_D_MMR6
    3469             :     268461620U, // SELEQZ_MMR6
    3470             :     268459357U, // SELEQZ_S
    3471             :     268459357U, // SELEQZ_S_MMR6
    3472             :     268461593U, // SELNEZ
    3473             :     268461593U, // SELNEZ64
    3474             :     268455905U, // SELNEZ_D
    3475             :     268455905U, // SELNEZ_D_MMR6
    3476             :     268461593U, // SELNEZ_MMR6
    3477             :     268459347U, // SELNEZ_S
    3478             :     268459347U, // SELNEZ_S_MMR6
    3479             :     285231932U, // SEL_D
    3480             :     285231932U, // SEL_D_MMR6
    3481             :     285236224U, // SEL_S
    3482             :     285236224U, // SEL_S_MMR6
    3483             :     268458524U, // SEQ
    3484             :     268457850U, // SEQi
    3485             :     25188127U,  // SH
    3486             :     25182680U,  // SH16_MM
    3487             :     25182680U,  // SH16_MMR6
    3488             :     25188127U,  // SH64
    3489             :     25186444U,  // SHE
    3490             :     25186444U,  // SHE_MM
    3491             :     268452675U, // SHF_B
    3492             :     268456288U, // SHF_H
    3493             :     268460090U, // SHF_W
    3494             :     22885U,     // SHILO
    3495             :     24354U,     // SHILOV
    3496             :     24354U,     // SHILOV_MM
    3497             :     22885U,     // SHILO_MM
    3498             :     268457575U, // SHLLV_PH
    3499             :     268457575U, // SHLLV_PH_MM
    3500             :     268453748U, // SHLLV_QB
    3501             :     268453748U, // SHLLV_QB_MM
    3502             :     268457512U, // SHLLV_S_PH
    3503             :     268457512U, // SHLLV_S_PH_MM
    3504             :     268461000U, // SHLLV_S_W
    3505             :     268461000U, // SHLLV_S_W_MM
    3506             :     268457303U, // SHLL_PH
    3507             :     268457303U, // SHLL_PH_MM
    3508             :     268453535U, // SHLL_QB
    3509             :     268453535U, // SHLL_QB_MM
    3510             :     268457425U, // SHLL_S_PH
    3511             :     268457425U, // SHLL_S_PH_MM
    3512             :     268460840U, // SHLL_S_W
    3513             :     268460840U, // SHLL_S_W_MM
    3514             :     268457565U, // SHRAV_PH
    3515             :     268457565U, // SHRAV_PH_MM
    3516             :     268453738U, // SHRAV_QB
    3517             :     268453738U, // SHRAV_QB_MMR2
    3518             :     268457413U, // SHRAV_R_PH
    3519             :     268457413U, // SHRAV_R_PH_MM
    3520             :     268453636U, // SHRAV_R_QB
    3521             :     268453636U, // SHRAV_R_QB_MMR2
    3522             :     268460595U, // SHRAV_R_W
    3523             :     268460595U, // SHRAV_R_W_MM
    3524             :     268457210U, // SHRA_PH
    3525             :     268457210U, // SHRA_PH_MM
    3526             :     268453458U, // SHRA_QB
    3527             :     268453458U, // SHRA_QB_MMR2
    3528             :     268457378U, // SHRA_R_PH
    3529             :     268457378U, // SHRA_R_PH_MM
    3530             :     268453601U, // SHRA_R_QB
    3531             :     268453601U, // SHRA_R_QB_MMR2
    3532             :     268460553U, // SHRA_R_W
    3533             :     268460553U, // SHRA_R_W_MM
    3534             :     268457595U, // SHRLV_PH
    3535             :     268457595U, // SHRLV_PH_MMR2
    3536             :     268453768U, // SHRLV_QB
    3537             :     268453768U, // SHRLV_QB_MM
    3538             :     268457321U, // SHRL_PH
    3539             :     268457321U, // SHRL_PH_MMR2
    3540             :     268453553U, // SHRL_QB
    3541             :     268453553U, // SHRL_QB_MM
    3542             :     25188127U,  // SH_MM
    3543             :     25188127U,  // SH_MMR6
    3544             :     2701149018U,        // SLDI_B
    3545             :     2701150859U,        // SLDI_D
    3546             :     2701152631U,        // SLDI_H
    3547             :     2701156514U,        // SLDI_W
    3548             :     2701148960U,        // SLD_B
    3549             :     2701150566U,        // SLD_D
    3550             :     2701152573U,        // SLD_H
    3551             :     2701156291U,        // SLD_W
    3552             :     268458163U, // SLL
    3553             :     268452349U, // SLL16_MM
    3554             :     268452349U, // SLL16_MMR6
    3555             :     536893619U, // SLL64_32
    3556             :     536893619U, // SLL64_64
    3557             :     268452732U, // SLLI_B
    3558             :     268454556U, // SLLI_D
    3559             :     268456328U, // SLLI_H
    3560             :     268460211U, // SLLI_W
    3561             :     268459797U, // SLLV
    3562             :     268459797U, // SLLV_MM
    3563             :     268452881U, // SLL_B
    3564             :     268454740U, // SLL_D
    3565             :     268456444U, // SLL_H
    3566             :     268458163U, // SLL_MM
    3567             :     268458163U, // SLL_MMR6
    3568             :     268460353U, // SLL_W
    3569             :     268459457U, // SLT
    3570             :     268459457U, // SLT64
    3571             :     268459457U, // SLT_MM
    3572             :     268457874U, // SLTi
    3573             :     268457874U, // SLTi64
    3574             :     268457874U, // SLTi_MM
    3575             :     268459601U, // SLTiu
    3576             :     268459601U, // SLTiu64
    3577             :     268459601U, // SLTiu_MM
    3578             :     268459671U, // SLTu
    3579             :     268459671U, // SLTu64
    3580             :     268459671U, // SLTu_MM
    3581             :     268456108U, // SNE
    3582             :     268457795U, // SNEi
    3583             :     2684371923U,        // SPLATI_B
    3584             :     2684373731U,        // SPLATI_D
    3585             :     2684375503U,        // SPLATI_H
    3586             :     2684379386U,        // SPLATI_W
    3587             :     2684372238U,        // SPLAT_B
    3588             :     2684374444U,        // SPLAT_D
    3589             :     2684375951U,        // SPLAT_H
    3590             :     2684380178U,        // SPLAT_W
    3591             :     268452553U, // SRA
    3592             :     268452690U, // SRAI_B
    3593             :     268454531U, // SRAI_D
    3594             :     268456303U, // SRAI_H
    3595             :     268460186U, // SRAI_W
    3596             :     268452766U, // SRARI_B
    3597             :     268454590U, // SRARI_D
    3598             :     268456362U, // SRARI_H
    3599             :     268460245U, // SRARI_W
    3600             :     268452919U, // SRAR_B
    3601             :     268454979U, // SRAR_D
    3602             :     268456559U, // SRAR_H
    3603             :     268460617U, // SRAR_W
    3604             :     268459776U, // SRAV
    3605             :     268459776U, // SRAV_MM
    3606             :     268452617U, // SRA_B
    3607             :     268454163U, // SRA_D
    3608             :     268456230U, // SRA_H
    3609             :     268452553U, // SRA_MM
    3610             :     268459905U, // SRA_W
    3611             :     268458181U, // SRL
    3612             :     268452356U, // SRL16_MM
    3613             :     268452356U, // SRL16_MMR6
    3614             :     268452740U, // SRLI_B
    3615             :     268454564U, // SRLI_D
    3616             :     268456336U, // SRLI_H
    3617             :     268460219U, // SRLI_W
    3618             :     268452784U, // SRLRI_B
    3619             :     268454608U, // SRLRI_D
    3620             :     268456380U, // SRLRI_H
    3621             :     268460263U, // SRLRI_W
    3622             :     268452935U, // SRLR_B
    3623             :     268454995U, // SRLR_D
    3624             :     268456575U, // SRLR_H
    3625             :     268460633U, // SRLR_W
    3626             :     268459804U, // SRLV
    3627             :     268459804U, // SRLV_MM
    3628             :     268452888U, // SRL_B
    3629             :     268454765U, // SRL_D
    3630             :     268456451U, // SRL_H
    3631             :     268458181U, // SRL_MM
    3632             :     268460378U, // SRL_W
    3633             :     10368U,     // SSNOP
    3634             :     10368U,     // SSNOP_MM
    3635             :     10368U,     // SSNOP_MMR6
    3636             :     25183537U,  // ST_B
    3637             :     25185884U,  // ST_D
    3638             :     25187250U,  // ST_H
    3639             :     25191539U,  // ST_W
    3640             :     268453797U, // SUB
    3641             :     268457274U, // SUBQH_PH
    3642             :     268457274U, // SUBQH_PH_MMR2
    3643             :     268457389U, // SUBQH_R_PH
    3644             :     268457389U, // SUBQH_R_PH_MMR2
    3645             :     268460563U, // SUBQH_R_W
    3646             :     268460563U, // SUBQH_R_W_MMR2
    3647             :     268460168U, // SUBQH_W
    3648             :     268460168U, // SUBQH_W_MMR2
    3649             :     268457349U, // SUBQ_PH
    3650             :     268457349U, // SUBQ_PH_MM
    3651             :     268457446U, // SUBQ_S_PH
    3652             :     268457446U, // SUBQ_S_PH_MM
    3653             :     268460869U, // SUBQ_S_W
    3654             :     268460869U, // SUBQ_S_W_MM
    3655             :     268453291U, // SUBSUS_U_B
    3656             :     268455710U, // SUBSUS_U_D
    3657             :     268457056U, // SUBSUS_U_H
    3658             :     268461357U, // SUBSUS_U_W
    3659             :     268453094U, // SUBSUU_S_B
    3660             :     268455283U, // SUBSUU_S_D
    3661             :     268456796U, // SUBSUU_S_H
    3662             :     268460979U, // SUBSUU_S_W
    3663             :     268453056U, // SUBS_S_B
    3664             :     268455223U, // SUBS_S_D
    3665             :     268456758U, // SUBS_S_H
    3666             :     268460919U, // SUBS_S_W
    3667             :     268453271U, // SUBS_U_B
    3668             :     268455690U, // SUBS_U_D
    3669             :     268457036U, // SUBS_U_H
    3670             :     268461337U, // SUBS_U_W
    3671             :     268452430U, // SUBU16_MM
    3672             :     268452430U, // SUBU16_MMR6
    3673             :     268453506U, // SUBUH_QB
    3674             :     268453506U, // SUBUH_QB_MMR2
    3675             :     268453612U, // SUBUH_R_QB
    3676             :     268453612U, // SUBUH_R_QB_MMR2
    3677             :     268459514U, // SUBU_MMR6
    3678             :     268457547U, // SUBU_PH
    3679             :     268457547U, // SUBU_PH_MMR2
    3680             :     268453720U, // SUBU_QB
    3681             :     268453720U, // SUBU_QB_MM
    3682             :     268457490U, // SUBU_S_PH
    3683             :     268457490U, // SUBU_S_PH_MMR2
    3684             :     268453659U, // SUBU_S_QB
    3685             :     268453659U, // SUBU_S_QB_MM
    3686             :     268452838U, // SUBVI_B
    3687             :     268454646U, // SUBVI_D
    3688             :     268456418U, // SUBVI_H
    3689             :     268460301U, // SUBVI_W
    3690             :     268453350U, // SUBV_B
    3691             :     268455781U, // SUBV_D
    3692             :     268457115U, // SUBV_H
    3693             :     268461438U, // SUBV_W
    3694             :     268453797U, // SUB_MM
    3695             :     268453797U, // SUB_MMR6
    3696             :     268459514U, // SUBu
    3697             :     268459514U, // SUBu_MM
    3698             :     3774890155U,        // SUXC1
    3699             :     3774890155U,        // SUXC164
    3700             :     3774890155U,        // SUXC1_MM
    3701             :     25191910U,  // SW
    3702             :     25182827U,  // SW16_MM
    3703             :     25182827U,  // SW16_MMR6
    3704             :     25191910U,  // SW64
    3705             :     25182352U,  // SWC1
    3706             :     25182352U,  // SWC1_MM
    3707             :     25182568U,  // SWC2
    3708             :     25182568U,  // SWC2_MMR6
    3709             :     25182568U,  // SWC2_R6
    3710             :     25182613U,  // SWC3
    3711             :     25191910U,  // SWDSP
    3712             :     25191910U,  // SWDSP_MM
    3713             :     25186533U,  // SWE
    3714             :     25186533U,  // SWE_MM
    3715             :     25188612U,  // SWL
    3716             :     25188612U,  // SWL64
    3717             :     25186465U,  // SWLE
    3718             :     25186465U,  // SWLE_MM
    3719             :     25188612U,  // SWL_MM
    3720             :     836114U,    // SWM16_MM
    3721             :     836114U,    // SWM16_MMR6
    3722             :     835854U,    // SWM32_MM
    3723             :     176183826U, // SWP_MM
    3724             :     25189112U,  // SWR
    3725             :     25189112U,  // SWR64
    3726             :     25186504U,  // SWRE
    3727             :     25186504U,  // SWRE_MM
    3728             :     25189112U,  // SWR_MM
    3729             :     25191910U,  // SWSP_MM
    3730             :     25191910U,  // SWSP_MMR6
    3731             :     3774890169U,        // SWXC1
    3732             :     3774890169U,        // SWXC1_MM
    3733             :     25191910U,  // SW_MM
    3734             :     25191910U,  // SW_MMR6
    3735             :     206530U,    // SYNC
    3736             :     218921U,    // SYNCI
    3737             :     218921U,    // SYNCI_MM
    3738             :     218921U,    // SYNCI_MMR6
    3739             :     206530U,    // SYNC_MM
    3740             :     198675U,    // SYNC_MMR6
    3741             :     186519U,    // SYSCALL
    3742             :     366743U,    // SYSCALL_MM
    3743             :     0U, // Save16
    3744             :     0U, // SaveX16
    3745             :     25184158U,  // SbRxRyOffMemX16
    3746             :     288341U,    // SebRx16
    3747             :     288347U,    // SehRx16
    3748             :     25188127U,  // ShRxRyOffMemX16
    3749             :     268458163U, // SllX16
    3750             :     16801557U,  // SllvRxRy16
    3751             :     24001U,     // SltRxRy16
    3752             :     2952812434U,        // SltiRxImm16
    3753             :     22418U,     // SltiRxImmX16
    3754             :     2952814161U,        // SltiuRxImm16
    3755             :     24145U,     // SltiuRxImmX16
    3756             :     24215U,     // SltuRxRy16
    3757             :     268452553U, // SraX16
    3758             :     16801536U,  // SravRxRy16
    3759             :     268458181U, // SrlX16
    3760             :     16801564U,  // SrlvRxRy16
    3761             :     268459514U, // SubuRxRyRz16
    3762             :     25191910U,  // SwRxRyOffMemX16
    3763             :     25191910U,  // SwRxSpImmX16
    3764             :     268458529U, // TEQ
    3765             :     22400U,     // TEQI
    3766             :     22400U,     // TEQI_MM
    3767             :     268458529U, // TEQ_MM
    3768             :     268456059U, // TGE
    3769             :     22333U,     // TGEI
    3770             :     24138U,     // TGEIU
    3771             :     24138U,     // TGEIU_MM
    3772             :     22333U,     // TGEI_MM
    3773             :     268459561U, // TGEU
    3774             :     268459561U, // TGEU_MM
    3775             :     268456059U, // TGE_MM
    3776             :     10416U,     // TLBGINV
    3777             :     10317U,     // TLBGINVF
    3778             :     10317U,     // TLBGINVF_MM
    3779             :     10416U,     // TLBGINV_MM
    3780             :     10362U,     // TLBGP
    3781             :     10362U,     // TLBGP_MM
    3782             :     10379U,     // TLBGR
    3783             :     10379U,     // TLBGR_MM
    3784             :     10332U,     // TLBGWI
    3785             :     10332U,     // TLBGWI_MM
    3786             :     10391U,     // TLBGWR
    3787             :     10391U,     // TLBGWR_MM
    3788             :     10409U,     // TLBINV
    3789             :     10309U,     // TLBINVF
    3790             :     10309U,     // TLBINVF_MMR6
    3791             :     10409U,     // TLBINV_MMR6
    3792             :     10357U,     // TLBP
    3793             :     10357U,     // TLBP_MM
    3794             :     10374U,     // TLBR
    3795             :     10374U,     // TLBR_MM
    3796             :     10326U,     // TLBWI
    3797             :     10326U,     // TLBWI_MM
    3798             :     10385U,     // TLBWR
    3799             :     10385U,     // TLBWR_MM
    3800             :     268459462U, // TLT
    3801             :     22424U,     // TLTI
    3802             :     24152U,     // TLTIU_MM
    3803             :     22424U,     // TLTI_MM
    3804             :     268459677U, // TLTU
    3805             :     268459677U, // TLTU_MM
    3806             :     268459462U, // TLT_MM
    3807             :     268456113U, // TNE
    3808             :     22345U,     // TNEI
    3809             :     22345U,     // TNEI_MM
    3810             :     268456113U, // TNE_MM
    3811             :     19208U,     // TRUNC_L_D64
    3812             :     19208U,     // TRUNC_L_D_MMR6
    3813             :     23500U,     // TRUNC_L_S
    3814             :     23500U,     // TRUNC_L_S_MMR6
    3815             :     20383U,     // TRUNC_W_D32
    3816             :     20383U,     // TRUNC_W_D64
    3817             :     20383U,     // TRUNC_W_D_MMR6
    3818             :     20383U,     // TRUNC_W_MM
    3819             :     23832U,     // TRUNC_W_S
    3820             :     23832U,     // TRUNC_W_S_MM
    3821             :     23832U,     // TRUNC_W_S_MMR6
    3822             :     24152U,     // TTLTIU
    3823             :     26210U,     // UDIV
    3824             :     26210U,     // UDIV_MM
    3825             :     268459615U, // V3MULU
    3826             :     268451901U, // VMM0
    3827             :     268459630U, // VMULU
    3828             :     285229890U, // VSHF_B
    3829             :     285231715U, // VSHF_D
    3830             :     285233503U, // VSHF_H
    3831             :     285237305U, // VSHF_W
    3832             :     10404U,     // WAIT
    3833             :     368054U,    // WAIT_MM
    3834             :     368054U,    // WAIT_MMR6
    3835             :     83909087U,  // WRDSP
    3836             :     192960991U, // WRDSP_MM
    3837             :     23249U,     // WRPGPR_MMR6
    3838             :     21729U,     // WSBH
    3839             :     21729U,     // WSBH_MM
    3840             :     21729U,     // WSBH_MMR6
    3841             :     268458692U, // XOR
    3842             :     10306096U,  // XOR16_MM
    3843             :     10306096U,  // XOR16_MMR6
    3844             :     268458692U, // XOR64
    3845             :     268452801U, // XORI_B
    3846             :     268457862U, // XORI_MMR6
    3847             :     268458692U, // XOR_MM
    3848             :     268458692U, // XOR_MMR6
    3849             :     268459740U, // XOR_V
    3850             :     268457862U, // XORi
    3851             :     268457862U, // XORi64
    3852             :     268457862U, // XORi_MM
    3853             :     16800452U,  // XorRxRxRy16
    3854             :     20524U,     // YIELD
    3855             :   };
    3856             : 
    3857             :   static const uint16_t OpInfo1[] = {
    3858             :     0U, // PHI
    3859             :     0U, // INLINEASM
    3860             :     0U, // CFI_INSTRUCTION
    3861             :     0U, // EH_LABEL
    3862             :     0U, // GC_LABEL
    3863             :     0U, // ANNOTATION_LABEL
    3864             :     0U, // KILL
    3865             :     0U, // EXTRACT_SUBREG
    3866             :     0U, // INSERT_SUBREG
    3867             :     0U, // IMPLICIT_DEF
    3868             :     0U, // SUBREG_TO_REG
    3869             :     0U, // COPY_TO_REGCLASS
    3870             :     0U, // DBG_VALUE
    3871             :     0U, // DBG_LABEL
    3872             :     0U, // REG_SEQUENCE
    3873             :     0U, // COPY
    3874             :     0U, // BUNDLE
    3875             :     0U, // LIFETIME_START
    3876             :     0U, // LIFETIME_END
    3877             :     0U, // STACKMAP
    3878             :     0U, // FENTRY_CALL
    3879             :     0U, // PATCHPOINT
    3880             :     0U, // LOAD_STACK_GUARD
    3881             :     0U, // STATEPOINT
    3882             :     0U, // LOCAL_ESCAPE
    3883             :     0U, // FAULTING_OP
    3884             :     0U, // PATCHABLE_OP
    3885             :     0U, // PATCHABLE_FUNCTION_ENTER
    3886             :     0U, // PATCHABLE_RET
    3887             :     0U, // PATCHABLE_FUNCTION_EXIT
    3888             :     0U, // PATCHABLE_TAIL_CALL
    3889             :     0U, // PATCHABLE_EVENT_CALL
    3890             :     0U, // PATCHABLE_TYPED_EVENT_CALL
    3891             :     0U, // ICALL_BRANCH_FUNNEL
    3892             :     0U, // G_ADD
    3893             :     0U, // G_SUB
    3894             :     0U, // G_MUL
    3895             :     0U, // G_SDIV
    3896             :     0U, // G_UDIV
    3897             :     0U, // G_SREM
    3898             :     0U, // G_UREM
    3899             :     0U, // G_AND
    3900             :     0U, // G_OR
    3901             :     0U, // G_XOR
    3902             :     0U, // G_IMPLICIT_DEF
    3903             :     0U, // G_PHI
    3904             :     0U, // G_FRAME_INDEX
    3905             :     0U, // G_GLOBAL_VALUE
    3906             :     0U, // G_EXTRACT
    3907             :     0U, // G_UNMERGE_VALUES
    3908             :     0U, // G_INSERT
    3909             :     0U, // G_MERGE_VALUES
    3910             :     0U, // G_PTRTOINT
    3911             :     0U, // G_INTTOPTR
    3912             :     0U, // G_BITCAST
    3913             :     0U, // G_LOAD
    3914             :     0U, // G_SEXTLOAD
    3915             :     0U, // G_ZEXTLOAD
    3916             :     0U, // G_STORE
    3917             :     0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
    3918             :     0U, // G_ATOMIC_CMPXCHG
    3919             :     0U, // G_ATOMICRMW_XCHG
    3920             :     0U, // G_ATOMICRMW_ADD
    3921             :     0U, // G_ATOMICRMW_SUB
    3922             :     0U, // G_ATOMICRMW_AND
    3923             :     0U, // G_ATOMICRMW_NAND
    3924             :     0U, // G_ATOMICRMW_OR
    3925             :     0U, // G_ATOMICRMW_XOR
    3926             :     0U, // G_ATOMICRMW_MAX
    3927             :     0U, // G_ATOMICRMW_MIN
    3928             :     0U, // G_ATOMICRMW_UMAX
    3929             :     0U, // G_ATOMICRMW_UMIN
    3930             :     0U, // G_BRCOND
    3931             :     0U, // G_BRINDIRECT
    3932             :     0U, // G_INTRINSIC
    3933             :     0U, // G_INTRINSIC_W_SIDE_EFFECTS
    3934             :     0U, // G_ANYEXT
    3935             :     0U, // G_TRUNC
    3936             :     0U, // G_CONSTANT
    3937             :     0U, // G_FCONSTANT
    3938             :     0U, // G_VASTART
    3939             :     0U, // G_VAARG
    3940             :     0U, // G_SEXT
    3941             :     0U, // G_ZEXT
    3942             :     0U, // G_SHL
    3943             :     0U, // G_LSHR
    3944             :     0U, // G_ASHR
    3945             :     0U, // G_ICMP
    3946             :     0U, // G_FCMP
    3947             :     0U, // G_SELECT
    3948             :     0U, // G_UADDE
    3949             :     0U, // G_USUBE
    3950             :     0U, // G_SADDO
    3951             :     0U, // G_SSUBO
    3952             :     0U, // G_UMULO
    3953             :     0U, // G_SMULO
    3954             :     0U, // G_UMULH
    3955             :     0U, // G_SMULH
    3956             :     0U, // G_FADD
    3957             :     0U, // G_FSUB
    3958             :     0U, // G_FMUL
    3959             :     0U, // G_FMA
    3960             :     0U, // G_FDIV
    3961             :     0U, // G_FREM
    3962             :     0U, // G_FPOW
    3963             :     0U, // G_FEXP
    3964             :     0U, // G_FEXP2
    3965             :     0U, // G_FLOG
    3966             :     0U, // G_FLOG2
    3967             :     0U, // G_FNEG
    3968             :     0U, // G_FPEXT
    3969             :     0U, // G_FPTRUNC
    3970             :     0U, // G_FPTOSI
    3971             :     0U, // G_FPTOUI
    3972             :     0U, // G_SITOFP
    3973             :     0U, // G_UITOFP
    3974             :     0U, // G_FABS
    3975             :     0U, // G_GEP
    3976             :     0U, // G_PTR_MASK
    3977             :     0U, // G_BR
    3978             :     0U, // G_INSERT_VECTOR_ELT
    3979             :     0U, // G_EXTRACT_VECTOR_ELT
    3980             :     0U, // G_SHUFFLE_VECTOR
    3981             :     0U, // G_BSWAP
    3982             :     0U, // G_ADDRSPACE_CAST
    3983             :     0U, // ABSMacro
    3984             :     0U, // ADJCALLSTACKDOWN
    3985             :     0U, // ADJCALLSTACKUP
    3986             :     0U, // AND_V_D_PSEUDO
    3987             :     0U, // AND_V_H_PSEUDO
    3988             :     0U, // AND_V_W_PSEUDO
    3989             :     0U, // ATOMIC_CMP_SWAP_I16
    3990             :     0U, // ATOMIC_CMP_SWAP_I16_POSTRA
    3991             :     0U, // ATOMIC_CMP_SWAP_I32
    3992             :     0U, // ATOMIC_CMP_SWAP_I32_POSTRA
    3993             :     0U, // ATOMIC_CMP_SWAP_I64
    3994             :     0U, // ATOMIC_CMP_SWAP_I64_POSTRA
    3995             :     0U, // ATOMIC_CMP_SWAP_I8
    3996             :     0U, // ATOMIC_CMP_SWAP_I8_POSTRA
    3997             :     0U, // ATOMIC_LOAD_ADD_I16
    3998             :     0U, // ATOMIC_LOAD_ADD_I16_POSTRA
    3999             :     0U, // ATOMIC_LOAD_ADD_I32
    4000             :     0U, // ATOMIC_LOAD_ADD_I32_POSTRA
    4001             :     0U, // ATOMIC_LOAD_ADD_I64
    4002             :     0U, // ATOMIC_LOAD_ADD_I64_POSTRA
    4003             :     0U, // ATOMIC_LOAD_ADD_I8
    4004             :     0U, // ATOMIC_LOAD_ADD_I8_POSTRA
    4005             :     0U, // ATOMIC_LOAD_AND_I16
    4006             :     0U, // ATOMIC_LOAD_AND_I16_POSTRA
    4007             :     0U, // ATOMIC_LOAD_AND_I32
    4008             :     0U, // ATOMIC_LOAD_AND_I32_POSTRA
    4009             :     0U, // ATOMIC_LOAD_AND_I64
    4010             :     0U, // ATOMIC_LOAD_AND_I64_POSTRA
    4011             :     0U, // ATOMIC_LOAD_AND_I8
    4012             :     0U, // ATOMIC_LOAD_AND_I8_POSTRA
    4013             :     0U, // ATOMIC_LOAD_NAND_I16
    4014             :     0U, // ATOMIC_LOAD_NAND_I16_POSTRA
    4015             :     0U, // ATOMIC_LOAD_NAND_I32
    4016             :     0U, // ATOMIC_LOAD_NAND_I32_POSTRA
    4017             :     0U, // ATOMIC_LOAD_NAND_I64
    4018             :     0U, // ATOMIC_LOAD_NAND_I64_POSTRA
    4019             :     0U, // ATOMIC_LOAD_NAND_I8
    4020             :     0U, // ATOMIC_LOAD_NAND_I8_POSTRA
    4021             :     0U, // ATOMIC_LOAD_OR_I16
    4022             :     0U, // ATOMIC_LOAD_OR_I16_POSTRA
    4023             :     0U, // ATOMIC_LOAD_OR_I32
    4024             :     0U, // ATOMIC_LOAD_OR_I32_POSTRA
    4025             :     0U, // ATOMIC_LOAD_OR_I64
    4026             :     0U, // ATOMIC_LOAD_OR_I64_POSTRA
    4027             :     0U, // ATOMIC_LOAD_OR_I8
    4028             :     0U, // ATOMIC_LOAD_OR_I8_POSTRA
    4029             :     0U, // ATOMIC_LOAD_SUB_I16
    4030             :     0U, // ATOMIC_LOAD_SUB_I16_POSTRA
    4031             :     0U, // ATOMIC_LOAD_SUB_I32
    4032             :     0U, // ATOMIC_LOAD_SUB_I32_POSTRA
    4033             :     0U, // ATOMIC_LOAD_SUB_I64
    4034             :     0U, // ATOMIC_LOAD_SUB_I64_POSTRA
    4035             :     0U, // ATOMIC_LOAD_SUB_I8
    4036             :     0U, // ATOMIC_LOAD_SUB_I8_POSTRA
    4037             :     0U, // ATOMIC_LOAD_XOR_I16
    4038             :     0U, // ATOMIC_LOAD_XOR_I16_POSTRA
    4039             :     0U, // ATOMIC_LOAD_XOR_I32
    4040             :     0U, // ATOMIC_LOAD_XOR_I32_POSTRA
    4041             :     0U, // ATOMIC_LOAD_XOR_I64
    4042             :     0U, // ATOMIC_LOAD_XOR_I64_POSTRA
    4043             :     0U, // ATOMIC_LOAD_XOR_I8
    4044             :     0U, // ATOMIC_LOAD_XOR_I8_POSTRA
    4045             :     0U, // ATOMIC_SWAP_I16
    4046             :     0U, // ATOMIC_SWAP_I16_POSTRA
    4047             :     0U, // ATOMIC_SWAP_I32
    4048             :     0U, // ATOMIC_SWAP_I32_POSTRA
    4049             :     0U, // ATOMIC_SWAP_I64
    4050             :     0U, // ATOMIC_SWAP_I64_POSTRA
    4051             :     0U, // ATOMIC_SWAP_I8
    4052             :     0U, // ATOMIC_SWAP_I8_POSTRA
    4053             :     0U, // B
    4054             :     0U, // BAL_BR
    4055             :     0U, // BAL_BR_MM
    4056             :     0U, // BEQLImmMacro
    4057             :     0U, // BGE
    4058             :     0U, // BGEImmMacro
    4059             :     0U, // BGEL
    4060             :     0U, // BGELImmMacro
    4061             :     0U, // BGEU
    4062             :     0U, // BGEUImmMacro
    4063             :     0U, // BGEUL
    4064             :     0U, // BGEULImmMacro
    4065             :     0U, // BGT
    4066             :     0U, // BGTImmMacro
    4067             :     0U, // BGTL
    4068             :     0U, // BGTLImmMacro
    4069             :     0U, // BGTU
    4070             :     0U, // BGTUImmMacro
    4071             :     0U, // BGTUL
    4072             :     0U, // BGTULImmMacro
    4073             :     0U, // BLE
    4074             :     0U, // BLEImmMacro
    4075             :     0U, // BLEL
    4076             :     0U, // BLELImmMacro
    4077             :     0U, // BLEU
    4078             :     0U, // BLEUImmMacro
    4079             :     0U, // BLEUL
    4080             :     0U, // BLEULImmMacro
    4081             :     0U, // BLT
    4082             :     0U, // BLTImmMacro
    4083             :     0U, // BLTL
    4084             :     0U, // BLTLImmMacro
    4085             :     0U, // BLTU
    4086             :     0U, // BLTUImmMacro
    4087             :     0U, // BLTUL
    4088             :     0U, // BLTULImmMacro
    4089             :     0U, // BNELImmMacro
    4090             :     0U, // BPOSGE32_PSEUDO
    4091             :     0U, // BSEL_D_PSEUDO
    4092             :     0U, // BSEL_FD_PSEUDO
    4093             :     0U, // BSEL_FW_PSEUDO
    4094             :     0U, // BSEL_H_PSEUDO
    4095             :     0U, // BSEL_W_PSEUDO
    4096             :     0U, // B_MM
    4097             :     0U, // B_MMR6_Pseudo
    4098             :     0U, // B_MM_Pseudo
    4099             :     0U, // BeqImm
    4100             :     0U, // BneImm
    4101             :     0U, // BteqzT8CmpX16
    4102             :     0U, // BteqzT8CmpiX16
    4103             :     0U, // BteqzT8SltX16
    4104             :     0U, // BteqzT8SltiX16
    4105             :     0U, // BteqzT8SltiuX16
    4106             :     0U, // BteqzT8SltuX16
    4107             :     0U, // BtnezT8CmpX16
    4108             :     0U, // BtnezT8CmpiX16
    4109             :     0U, // BtnezT8SltX16
    4110             :     0U, // BtnezT8SltiX16
    4111             :     0U, // BtnezT8SltiuX16
    4112             :     0U, // BtnezT8SltuX16
    4113             :     0U, // BuildPairF64
    4114             :     0U, // BuildPairF64_64
    4115             :     0U, // CFTC1
    4116             :     0U, // CONSTPOOL_ENTRY
    4117             :     0U, // COPY_FD_PSEUDO
    4118             :     0U, // COPY_FW_PSEUDO
    4119             :     0U, // CTTC1
    4120             :     0U, // Constant32
    4121             :     0U, // DMULImmMacro
    4122             :     0U, // DMULMacro
    4123             :     0U, // DMULOMacro
    4124             :     0U, // DMULOUMacro
    4125             :     0U, // DROL
    4126             :     0U, // DROLImm
    4127             :     0U, // DROR
    4128             :     0U, // DRORImm
    4129             :     0U, // DSDivIMacro
    4130             :     0U, // DSDivMacro
    4131             :     0U, // DSRemIMacro
    4132             :     0U, // DSRemMacro
    4133             :     0U, // DUDivIMacro
    4134             :     0U, // DUDivMacro
    4135             :     0U, // DURemIMacro
    4136             :     0U, // DURemMacro
    4137             :     0U, // ERet
    4138             :     0U, // ExtractElementF64
    4139             :     0U, // ExtractElementF64_64
    4140             :     0U, // FABS_D
    4141             :     0U, // FABS_W
    4142             :     0U, // FEXP2_D_1_PSEUDO
    4143             :     0U, // FEXP2_W_1_PSEUDO
    4144             :     0U, // FILL_FD_PSEUDO
    4145             :     0U, // FILL_FW_PSEUDO
    4146             :     0U, // GotPrologue16
    4147             :     0U, // INSERT_B_VIDX64_PSEUDO
    4148             :     0U, // INSERT_B_VIDX_PSEUDO
    4149             :     0U, // INSERT_D_VIDX64_PSEUDO
    4150             :     0U, // INSERT_D_VIDX_PSEUDO
    4151             :     0U, // INSERT_FD_PSEUDO
    4152             :     0U, // INSERT_FD_VIDX64_PSEUDO
    4153             :     0U, // INSERT_FD_VIDX_PSEUDO
    4154             :     0U, // INSERT_FW_PSEUDO
    4155             :     0U, // INSERT_FW_VIDX64_PSEUDO
    4156             :     0U, // INSERT_FW_VIDX_PSEUDO
    4157             :     0U, // INSERT_H_VIDX64_PSEUDO
    4158             :     0U, // INSERT_H_VIDX_PSEUDO
    4159             :     0U, // INSERT_W_VIDX64_PSEUDO
    4160             :     0U, // INSERT_W_VIDX_PSEUDO
    4161             :     0U, // JALR64Pseudo
    4162             :     0U, // JALRHB64Pseudo
    4163             :     0U, // JALRHBPseudo
    4164             :     0U, // JALRPseudo
    4165             :     0U, // JalOneReg
    4166             :     0U, // JalTwoReg
    4167             :     0U, // LDMacro
    4168             :     0U, // LD_F16
    4169             :     0U, // LOAD_ACC128
    4170             :     0U, // LOAD_ACC64
    4171             :     0U, // LOAD_ACC64DSP
    4172             :     0U, // LOAD_CCOND_DSP
    4173             :     0U, // LONG_BRANCH_ADDiu
    4174             :     0U, // LONG_BRANCH_DADDiu
    4175             :     0U, // LONG_BRANCH_LUi
    4176             :     0U, // LWM_MM
    4177             :     0U, // LoadAddrImm32
    4178             :     0U, // LoadAddrImm64
    4179             :     0U, // LoadAddrReg32
    4180             :     0U, // LoadAddrReg64
    4181             :     0U, // LoadImm32
    4182             :     0U, // LoadImm64
    4183             :     0U, // LoadImmDoubleFGR
    4184             :     0U, // LoadImmDoubleFGR_32
    4185             :     0U, // LoadImmDoubleGPR
    4186             :     0U, // LoadImmSingleFGR
    4187             :     0U, // LoadImmSingleGPR
    4188             :     0U, // LwConstant32
    4189             :     0U, // MFTACX
    4190             :     2U, // MFTC0
    4191             :     0U, // MFTC1
    4192             :     0U, // MFTDSP
    4193             :     0U, // MFTGPR
    4194             :     0U, // MFTHC1
    4195             :     0U, // MFTHI
    4196             :     0U, // MFTLO
    4197             :     0U, // MIPSeh_return32
    4198             :     0U, // MIPSeh_return64
    4199             :     0U, // MSA_FP_EXTEND_D_PSEUDO
    4200             :     0U, // MSA_FP_EXTEND_W_PSEUDO
    4201             :     0U, // MSA_FP_ROUND_D_PSEUDO
    4202             :     0U, // MSA_FP_ROUND_W_PSEUDO
    4203             :     0U, // MTTACX
    4204             :     0U, // MTTC0
    4205             :     0U, // MTTC1
    4206             :     0U, // MTTDSP
    4207             :     0U, // MTTGPR
    4208             :     0U, // MTTHC1
    4209             :     0U, // MTTHI
    4210             :     0U, // MTTLO
    4211             :     0U, // MULImmMacro
    4212             :     0U, // MULOMacro
    4213             :     0U, // MULOUMacro
    4214             :     0U, // MultRxRy16
    4215             :     0U, // MultRxRyRz16
    4216             :     0U, // MultuRxRy16
    4217             :     0U, // MultuRxRyRz16
    4218             :     0U, // NOP
    4219             :     0U, // NORImm
    4220             :     0U, // NORImm64
    4221             :     0U, // NOR_V_D_PSEUDO
    4222             :     0U, // NOR_V_H_PSEUDO
    4223             :     0U, // NOR_V_W_PSEUDO
    4224             :     0U, // OR_V_D_PSEUDO
    4225             :     0U, // OR_V_H_PSEUDO
    4226             :     0U, // OR_V_W_PSEUDO
    4227             :     0U, // PseudoCMPU_EQ_QB
    4228             :     0U, // PseudoCMPU_LE_QB
    4229             :     0U, // PseudoCMPU_LT_QB
    4230             :     0U, // PseudoCMP_EQ_PH
    4231             :     0U, // PseudoCMP_LE_PH
    4232             :     0U, // PseudoCMP_LT_PH
    4233             :     0U, // PseudoCVT_D32_W
    4234             :     0U, // PseudoCVT_D64_L
    4235             :     0U, // PseudoCVT_D64_W
    4236             :     0U, // PseudoCVT_S_L
    4237             :     0U, // PseudoCVT_S_W
    4238             :     0U, // PseudoDMULT
    4239             :     0U, // PseudoDMULTu
    4240             :     0U, // PseudoDSDIV
    4241             :     0U, // PseudoDUDIV
    4242             :     0U, // PseudoIndirectBranch
    4243             :     0U, // PseudoIndirectBranch64
    4244             :     0U, // PseudoIndirectBranch64R6
    4245             :     0U, // PseudoIndirectBranchR6
    4246             :     0U, // PseudoIndirectBranch_MM
    4247             :     0U, // PseudoIndirectBranch_MMR6
    4248             :     0U, // PseudoIndirectHazardBranch
    4249             :     0U, // PseudoIndirectHazardBranch64
    4250             :     0U, // PseudoIndrectHazardBranch64R6
    4251             :     0U, // PseudoIndrectHazardBranchR6
    4252             :     0U, // PseudoMADD
    4253             :     0U, // PseudoMADDU
    4254             :     0U, // PseudoMFHI
    4255             :     0U, // PseudoMFHI64
    4256             :     0U, // PseudoMFLO
    4257             :     0U, // PseudoMFLO64
    4258             :     0U, // PseudoMSUB
    4259             :     0U, // PseudoMSUBU
    4260             :     0U, // PseudoMTLOHI
    4261             :     0U, // PseudoMTLOHI64
    4262             :     0U, // PseudoMTLOHI_DSP
    4263             :     0U, // PseudoMULT
    4264             :     0U, // PseudoMULTu
    4265             :     0U, // PseudoPICK_PH
    4266             :     0U, // PseudoPICK_QB
    4267             :     0U, // PseudoReturn
    4268             :     0U, // PseudoReturn64
    4269             :     0U, // PseudoSDIV
    4270             :     0U, // PseudoSELECTFP_F_D32
    4271             :     0U, // PseudoSELECTFP_F_D64
    4272             :     0U, // PseudoSELECTFP_F_I
    4273             :     0U, // PseudoSELECTFP_F_I64
    4274             :     0U, // PseudoSELECTFP_F_S
    4275             :     0U, // PseudoSELECTFP_T_D32
    4276             :     0U, // PseudoSELECTFP_T_D64
    4277             :     0U, // PseudoSELECTFP_T_I
    4278             :     0U, // PseudoSELECTFP_T_I64
    4279             :     0U, // PseudoSELECTFP_T_S
    4280             :     0U, // PseudoSELECT_D32
    4281             :     0U, // PseudoSELECT_D64
    4282             :     0U, // PseudoSELECT_I
    4283             :     0U, // PseudoSELECT_I64
    4284             :     0U, // PseudoSELECT_S
    4285             :     0U, // PseudoTRUNC_W_D
    4286             :     0U, // PseudoTRUNC_W_D32
    4287             :     0U, // PseudoTRUNC_W_S
    4288             :     0U, // PseudoUDIV
    4289             :     0U, // ROL
    4290             :     0U, // ROLImm
    4291             :     0U, // ROR
    4292             :     0U, // RORImm
    4293             :     0U, // RetRA
    4294             :     0U, // RetRA16
    4295             :     0U, // SDIV_MM_Pseudo
    4296             :     0U, // SDMacro
    4297             :     0U, // SDivIMacro
    4298             :     0U, // SDivMacro
    4299             :     0U, // SEQIMacro
    4300             :     0U, // SEQMacro
    4301             :     0U, // SLTImm64
    4302             :     0U, // SLTUImm64
    4303             :     0U, // SNZ_B_PSEUDO
    4304             :     0U, // SNZ_D_PSEUDO
    4305             :     0U, // SNZ_H_PSEUDO
    4306             :     0U, // SNZ_V_PSEUDO
    4307             :     0U, // SNZ_W_PSEUDO
    4308             :     0U, // SRemIMacro
    4309             :     0U, // SRemMacro
    4310             :     0U, // STORE_ACC128
    4311             :     0U, // STORE_ACC64
    4312             :     0U, // STORE_ACC64DSP
    4313             :     0U, // STORE_CCOND_DSP
    4314             :     0U, // ST_F16
    4315             :     0U, // SWM_MM
    4316             :     0U, // SZ_B_PSEUDO
    4317             :     0U, // SZ_D_PSEUDO
    4318             :     0U, // SZ_H_PSEUDO
    4319             :     0U, // SZ_V_PSEUDO
    4320             :     0U, // SZ_W_PSEUDO
    4321             :     0U, // SelBeqZ
    4322             :     0U, // SelBneZ
    4323             :     0U, // SelTBteqZCmp
    4324             :     0U, // SelTBteqZCmpi
    4325             :     0U, // SelTBteqZSlt
    4326             :     0U, // SelTBteqZSlti
    4327             :     0U, // SelTBteqZSltiu
    4328             :     0U, // SelTBteqZSltu
    4329             :     0U, // SelTBtneZCmp
    4330             :     0U, // SelTBtneZCmpi
    4331             :     0U, // SelTBtneZSlt
    4332             :     0U, // SelTBtneZSlti
    4333             :     0U, // SelTBtneZSltiu
    4334             :     0U, // SelTBtneZSltu
    4335             :     0U, // SltCCRxRy16
    4336             :     0U, // SltiCCRxImmX16
    4337             :     0U, // SltiuCCRxImmX16
    4338             :     0U, // SltuCCRxRy16
    4339             :     0U, // SltuRxRyRz16
    4340             :     0U, // TAILCALL
    4341             :     0U, // TAILCALL64R6REG
    4342             :     0U, // TAILCALLHB64R6REG
    4343             :     0U, // TAILCALLHBR6REG
    4344             :     0U, // TAILCALLR6REG
    4345             :     0U, // TAILCALLREG
    4346             :     0U, // TAILCALLREG64
    4347             :     0U, // TAILCALLREGHB
    4348             :     0U, // TAILCALLREGHB64
    4349             :     0U, // TAILCALLREG_MM
    4350             :     0U, // TAILCALLREG_MMR6
    4351             :     0U, // TAILCALL_MM
    4352             :     0U, // TAILCALL_MMR6
    4353             :     0U, // TRAP
    4354             :     0U, // TRAP_MM
    4355             :     0U, // UDIV_MM_Pseudo
    4356             :     0U, // UDivIMacro
    4357             :     0U, // UDivMacro
    4358             :     0U, // URemIMacro
    4359             :     0U, // URemMacro
    4360             :     0U, // Ulh
    4361             :     0U, // Ulhu
    4362             :     0U, // Ulw
    4363             :     0U, // Ush
    4364             :     0U, // Usw
    4365             :     0U, // XOR_V_D_PSEUDO
    4366             :     0U, // XOR_V_H_PSEUDO
    4367             :     0U, // XOR_V_W_PSEUDO
    4368             :     0U, // ABSQ_S_PH
    4369             :     0U, // ABSQ_S_PH_MM
    4370             :     0U, // ABSQ_S_QB
    4371             :     0U, // ABSQ_S_QB_MMR2
    4372             :     0U, // ABSQ_S_W
    4373             :     0U, // ABSQ_S_W_MM
    4374             :     0U, // ADD
    4375             :     0U, // ADDIUPC
    4376             :     0U, // ADDIUPC_MM
    4377             :     0U, // ADDIUPC_MMR6
    4378             :     0U, // ADDIUR1SP_MM
    4379             :     0U, // ADDIUR2_MM
    4380             :     0U, // ADDIUS5_MM
    4381             :     0U, // ADDIUSP_MM
    4382             :     0U, // ADDIU_MMR6
    4383             :     0U, // ADDQH_PH
    4384             :     0U, // ADDQH_PH_MMR2
    4385             :     0U, // ADDQH_R_PH
    4386             :     0U, // ADDQH_R_PH_MMR2
    4387             :     0U, // ADDQH_R_W
    4388             :     0U, // ADDQH_R_W_MMR2
    4389             :     0U, // ADDQH_W
    4390             :     0U, // ADDQH_W_MMR2
    4391             :     0U, // ADDQ_PH
    4392             :     0U, // ADDQ_PH_MM
    4393             :     0U, // ADDQ_S_PH
    4394             :     0U, // ADDQ_S_PH_MM
    4395             :     0U, // ADDQ_S_W
    4396             :     0U, // ADDQ_S_W_MM
    4397             :     0U, // ADDSC
    4398             :     0U, // ADDSC_MM
    4399             :     0U, // ADDS_A_B
    4400             :     0U, // ADDS_A_D
    4401             :     0U, // ADDS_A_H
    4402             :     0U, // ADDS_A_W
    4403             :     0U, // ADDS_S_B
    4404             :     0U, // ADDS_S_D
    4405             :     0U, // ADDS_S_H
    4406             :     0U, // ADDS_S_W
    4407             :     0U, // ADDS_U_B
    4408             :     0U, // ADDS_U_D
    4409             :     0U, // ADDS_U_H
    4410             :     0U, // ADDS_U_W
    4411             :     0U, // ADDU16_MM
    4412             :     0U, // ADDU16_MMR6
    4413             :     0U, // ADDUH_QB
    4414             :     0U, // ADDUH_QB_MMR2
    4415             :     0U, // ADDUH_R_QB
    4416             :     0U, // ADDUH_R_QB_MMR2
    4417             :     0U, // ADDU_MMR6
    4418             :     0U, // ADDU_PH
    4419             :     0U, // ADDU_PH_MMR2
    4420             :     0U, // ADDU_QB
    4421             :     0U, // ADDU_QB_MM
    4422             :     0U, // ADDU_S_PH
    4423             :     0U, // ADDU_S_PH_MMR2
    4424             :     0U, // ADDU_S_QB
    4425             :     0U, // ADDU_S_QB_MM
    4426             :     4U, // ADDVI_B
    4427             :     4U, // ADDVI_D
    4428             :     4U, // ADDVI_H
    4429             :     4U, // ADDVI_W
    4430             :     0U, // ADDV_B
    4431             :     0U, // ADDV_D
    4432             :     0U, // ADDV_H
    4433             :     0U, // ADDV_W
    4434             :     0U, // ADDWC
    4435             :     0U, // ADDWC_MM
    4436             :     0U, // ADD_A_B
    4437             :     0U, // ADD_A_D
    4438             :     0U, // ADD_A_H
    4439             :     0U, // ADD_A_W
    4440             :     0U, // ADD_MM
    4441             :     0U, // ADD_MMR6
    4442             :     0U, // ADDi
    4443             :     0U, // ADDi_MM
    4444             :     0U, // ADDiu
    4445             :     0U, // ADDiu_MM
    4446             :     0U, // ADDu
    4447             :     0U, // ADDu_MM
    4448             :     64U,        // ALIGN
    4449             :     64U,        // ALIGN_MMR6
    4450             :     0U, // ALUIPC
    4451             :     0U, // ALUIPC_MMR6
    4452             :     0U, // AND
    4453             :     0U, // AND16_MM
    4454             :     0U, // AND16_MMR6
    4455             :     0U, // AND64
    4456             :     0U, // ANDI16_MM
    4457             :     0U, // ANDI16_MMR6
    4458             :     6U, // ANDI_B
    4459             :     8U, // ANDI_MMR6
    4460             :     0U, // AND_MM
    4461             :     0U, // AND_MMR6
    4462             :     0U, // AND_V
    4463             :     8U, // ANDi
    4464             :     8U, // ANDi64
    4465             :     8U, // ANDi_MM
    4466             :     4U, // APPEND
    4467             :     4U, // APPEND_MMR2
    4468             :     0U, // ASUB_S_B
    4469             :     0U, // ASUB_S_D
    4470             :     0U, // ASUB_S_H
    4471             :     0U, // ASUB_S_W
    4472             :     0U, // ASUB_U_B
    4473             :     0U, // ASUB_U_D
    4474             :     0U, // ASUB_U_H
    4475             :     0U, // ASUB_U_W
    4476             :     8U, // AUI
    4477             :     0U, // AUIPC
    4478             :     0U, // AUIPC_MMR6
    4479             :     8U, // AUI_MMR6
    4480             :     0U, // AVER_S_B
    4481             :     0U, // AVER_S_D
    4482             :     0U, // AVER_S_H
    4483             :     0U, // AVER_S_W
    4484             :     0U, // AVER_U_B
    4485             :     0U, // AVER_U_D
    4486             :     0U, // AVER_U_H
    4487             :     0U, // AVER_U_W
    4488             :     0U, // AVE_S_B
    4489             :     0U, // AVE_S_D
    4490             :     0U, // AVE_S_H
    4491             :     0U, // AVE_S_W
    4492             :     0U, // AVE_U_B
    4493             :     0U, // AVE_U_D
    4494             :     0U, // AVE_U_H
    4495             :     0U, // AVE_U_W
    4496             :     0U, // AddiuRxImmX16
    4497             :     0U, // AddiuRxPcImmX16
    4498             :     0U, // AddiuRxRxImm16
    4499             :     0U, // AddiuRxRxImmX16
    4500             :     0U, // AddiuRxRyOffMemX16
    4501             :     0U, // AddiuSpImm16
    4502             :     0U, // AddiuSpImmX16
    4503             :     0U, // AdduRxRyRz16
    4504             :     0U, // AndRxRxRy16
    4505             :     0U, // B16_MM
    4506             :     0U, // BADDu
    4507             :     0U, // BAL
    4508             :     0U, // BALC
    4509             :     0U, // BALC_MMR6
    4510             :     10U,        // BALIGN
    4511             :     10U,        // BALIGN_MMR2
    4512             :     0U, // BBIT0
    4513             :     0U, // BBIT032
    4514             :     0U, // BBIT1
    4515             :     0U, // BBIT132
    4516             :     0U, // BC
    4517             :     0U, // BC16_MMR6
    4518             :     0U, // BC1EQZ
    4519             :     0U, // BC1EQZC_MMR6
    4520             :     0U, // BC1F
    4521             :     0U, // BC1FL
    4522             :     0U, // BC1F_MM
    4523             :     0U, // BC1NEZ
    4524             :     0U, // BC1NEZC_MMR6
    4525             :     0U, // BC1T
    4526             :     0U, // BC1TL
    4527             :     0U, // BC1T_MM
    4528             :     0U, // BC2EQZ
    4529             :     0U, // BC2EQZC_MMR6
    4530             :     0U, // BC2NEZ
    4531             :     0U, // BC2NEZC_MMR6
    4532             :     2U, // BCLRI_B
    4533             :     12U,        // BCLRI_D
    4534             :     14U,        // BCLRI_H
    4535             :     4U, // BCLRI_W
    4536             :     0U, // BCLR_B
    4537             :     0U, // BCLR_D
    4538             :     0U, // BCLR_H
    4539             :     0U, // BCLR_W
    4540             :     0U, // BC_MMR6
    4541             :     0U, // BEQ
    4542             :     0U, // BEQ64
    4543             :     0U, // BEQC
    4544             :     0U, // BEQC64
    4545             :     0U, // BEQC_MMR6
    4546             :     0U, // BEQL
    4547             :     0U, // BEQZ16_MM
    4548             :     0U, // BEQZALC
    4549             :     0U, // BEQZALC_MMR6
    4550             :     0U, // BEQZC
    4551             :     0U, // BEQZC16_MMR6
    4552             :     0U, // BEQZC64
    4553             :     0U, // BEQZC_MM
    4554             :     0U, // BEQZC_MMR6
    4555             :     0U, // BEQ_MM
    4556             :     0U, // BGEC
    4557             :     0U, // BGEC64
    4558             :     0U, // BGEC_MMR6
    4559             :     0U, // BGEUC
    4560             :     0U, // BGEUC64
    4561             :     0U, // BGEUC_MMR6
    4562             :     0U, // BGEZ
    4563             :     0U, // BGEZ64
    4564             :     0U, // BGEZAL
    4565             :     0U, // BGEZALC
    4566             :     0U, // BGEZALC_MMR6
    4567             :     0U, // BGEZALL
    4568             :     0U, // BGEZALS_MM
    4569             :     0U, // BGEZAL_MM
    4570             :     0U, // BGEZC
    4571             :     0U, // BGEZC64
    4572             :     0U, // BGEZC_MMR6
    4573             :     0U, // BGEZL
    4574             :     0U, // BGEZ_MM
    4575             :     0U, // BGTZ
    4576             :     0U, // BGTZ64
    4577             :     0U, // BGTZALC
    4578             :     0U, // BGTZALC_MMR6
    4579             :     0U, // BGTZC
    4580             :     0U, // BGTZC64
    4581             :     0U, // BGTZC_MMR6
    4582             :     0U, // BGTZL
    4583             :     0U, // BGTZ_MM
    4584             :     16U,        // BINSLI_B
    4585             :     18U,        // BINSLI_D
    4586             :     20U,        // BINSLI_H
    4587             :     22U,        // BINSLI_W
    4588             :     24U,        // BINSL_B
    4589             :     24U,        // BINSL_D
    4590             :     24U,        // BINSL_H
    4591             :     24U,        // BINSL_W
    4592             :     16U,        // BINSRI_B
    4593             :     18U,        // BINSRI_D
    4594             :     20U,        // BINSRI_H
    4595             :     22U,        // BINSRI_W
    4596             :     24U,        // BINSR_B
    4597             :     24U,        // BINSR_D
    4598             :     24U,        // BINSR_H
    4599             :     24U,        // BINSR_W
    4600             :     0U, // BITREV
    4601             :     0U, // BITREV_MM
    4602             :     0U, // BITSWAP
    4603             :     0U, // BITSWAP_MMR6
    4604             :     0U, // BLEZ
    4605             :     0U, // BLEZ64
    4606             :     0U, // BLEZALC
    4607             :     0U, // BLEZALC_MMR6
    4608             :     0U, // BLEZC
    4609             :     0U, // BLEZC64
    4610             :     0U, // BLEZC_MMR6
    4611             :     0U, // BLEZL
    4612             :     0U, // BLEZ_MM
    4613             :     0U, // BLTC
    4614             :     0U, // BLTC64
    4615             :     0U, // BLTC_MMR6
    4616             :     0U, // BLTUC
    4617             :     0U, // BLTUC64
    4618             :     0U, // BLTUC_MMR6
    4619             :     0U, // BLTZ
    4620             :     0U, // BLTZ64
    4621             :     0U, // BLTZAL
    4622             :     0U, // BLTZALC
    4623             :     0U, // BLTZALC_MMR6
    4624             :     0U, // BLTZALL
    4625             :     0U, // BLTZALS_MM
    4626             :     0U, // BLTZAL_MM
    4627             :     0U, // BLTZC
    4628             :     0U, // BLTZC64
    4629             :     0U, // BLTZC_MMR6
    4630             :     0U, // BLTZL
    4631             :     0U, // BLTZ_MM
    4632             :     26U,        // BMNZI_B
    4633             :     24U,        // BMNZ_V
    4634             :     26U,        // BMZI_B
    4635             :     24U,        // BMZ_V
    4636             :     0U, // BNE
    4637             :     0U, // BNE64
    4638             :     0U, // BNEC
    4639             :     0U, // BNEC64
    4640             :     0U, // BNEC_MMR6
    4641             :     2U, // BNEGI_B
    4642             :     12U,        // BNEGI_D
    4643             :     14U,        // BNEGI_H
    4644             :     4U, // BNEGI_W
    4645             :     0U, // BNEG_B
    4646             :     0U, // BNEG_D
    4647             :     0U, // BNEG_H
    4648             :     0U, // BNEG_W
    4649             :     0U, // BNEL
    4650             :     0U, // BNEZ16_MM
    4651             :     0U, // BNEZALC
    4652             :     0U, // BNEZALC_MMR6
    4653             :     0U, // BNEZC
    4654             :     0U, // BNEZC16_MMR6
    4655             :     0U, // BNEZC64
    4656             :     0U, // BNEZC_MM
    4657             :     0U, // BNEZC_MMR6
    4658             :     0U, // BNE_MM
    4659             :     0U, // BNVC
    4660             :     0U, // BNVC_MMR6
    4661             :     0U, // BNZ_B
    4662             :     0U, // BNZ_D
    4663             :     0U, // BNZ_H
    4664             :     0U, // BNZ_V
    4665             :     0U, // BNZ_W
    4666             :     0U, // BOVC
    4667             :     0U, // BOVC_MMR6
    4668             :     0U, // BPOSGE32
    4669             :     0U, // BPOSGE32C_MMR3
    4670             :     0U, // BPOSGE32_MM
    4671             :     0U, // BREAK
    4672             :     0U, // BREAK16_MM
    4673             :     0U, // BREAK16_MMR6
    4674             :     0U, // BREAK_MM
    4675             :     0U, // BREAK_MMR6
    4676             :     26U,        // BSELI_B
    4677             :     24U,        // BSEL_V
    4678             :     2U, // BSETI_B
    4679             :     12U,        // BSETI_D
    4680             :     14U,        // BSETI_H
    4681             :     4U, // BSETI_W
    4682             :     0U, // BSET_B
    4683             :     0U, // BSET_D
    4684             :     0U, // BSET_H
    4685             :     0U, // BSET_W
    4686             :     0U, // BZ_B
    4687             :     0U, // BZ_D
    4688             :     0U, // BZ_H
    4689             :     0U, // BZ_V
    4690             :     0U, // BZ_W
    4691             :     0U, // BeqzRxImm16
    4692             :     0U, // BeqzRxImmX16
    4693             :     0U, // Bimm16
    4694             :     0U, // BimmX16
    4695             :     0U, // BnezRxImm16
    4696             :     0U, // BnezRxImmX16
    4697             :     0U, // Break16
    4698             :     0U, // Bteqz16
    4699             :     0U, // BteqzX16
    4700             :     0U, // Btnez16
    4701             :     0U, // BtnezX16
    4702             :     0U, // CACHE
    4703             :     0U, // CACHEE
    4704             :     0U, // CACHEE_MM
    4705             :     0U, // CACHE_MM
    4706             :     0U, // CACHE_MMR6
    4707             :     0U, // CACHE_R6
    4708             :     0U, // CEIL_L_D64
    4709             :     0U, // CEIL_L_D_MMR6
    4710             :     0U, // CEIL_L_S
    4711             :     0U, // CEIL_L_S_MMR6
    4712             :     0U, // CEIL_W_D32
    4713             :     0U, // CEIL_W_D64
    4714             :     0U, // CEIL_W_D_MMR6
    4715             :     0U, // CEIL_W_MM
    4716             :     0U, // CEIL_W_S
    4717             :     0U, // CEIL_W_S_MM
    4718             :     0U, // CEIL_W_S_MMR6
    4719             :     0U, // CEQI_B
    4720             :     0U, // CEQI_D
    4721             :     0U, // CEQI_H
    4722             :     0U, // CEQI_W
    4723             :     0U, // CEQ_B
    4724             :     0U, // CEQ_D
    4725             :     0U, // CEQ_H
    4726             :     0U, // CEQ_W
    4727             :     0U, // CFC1
    4728             :     0U, // CFC1_MM
    4729             :     0U, // CFC2_MM
    4730             :     0U, // CFCMSA
    4731             :     580U,       // CINS
    4732             :     580U,       // CINS32
    4733             :     580U,       // CINS64_32
    4734             :     580U,       // CINS_i32
    4735             :     0U, // CLASS_D
    4736             :     0U, // CLASS_D_MMR6
    4737             :     0U, // CLASS_S
    4738             :     0U, // CLASS_S_MMR6
    4739             :     0U, // CLEI_S_B
    4740             :     0U, // CLEI_S_D
    4741             :     0U, // CLEI_S_H
    4742             :     0U, // CLEI_S_W
    4743             :     4U, // CLEI_U_B
    4744             :     4U, // CLEI_U_D
    4745             :     4U, // CLEI_U_H
    4746             :     4U, // CLEI_U_W
    4747             :     0U, // CLE_S_B
    4748             :     0U, // CLE_S_D
    4749             :     0U, // CLE_S_H
    4750             :     0U, // CLE_S_W
    4751             :     0U, // CLE_U_B
    4752             :     0U, // CLE_U_D
    4753             :     0U, // CLE_U_H
    4754             :     0U, // CLE_U_W
    4755             :     0U, // CLO
    4756             :     0U, // CLO_MM
    4757             :     0U, // CLO_MMR6
    4758             :     0U, // CLO_R6
    4759             :     0U, // CLTI_S_B
    4760             :     0U, // CLTI_S_D
    4761             :     0U, // CLTI_S_H
    4762             :     0U, // CLTI_S_W
    4763             :     4U, // CLTI_U_B
    4764             :     4U, // CLTI_U_D
    4765             :     4U, // CLTI_U_H
    4766             :     4U, // CLTI_U_W
    4767             :     0U, // CLT_S_B
    4768             :     0U, // CLT_S_D
    4769             :     0U, // CLT_S_H
    4770             :     0U, // CLT_S_W
    4771             :     0U, // CLT_U_B
    4772             :     0U, // CLT_U_D
    4773             :     0U, // CLT_U_H
    4774             :     0U, // CLT_U_W
    4775             :     0U, // CLZ
    4776             :     0U, // CLZ_MM
    4777             :     0U, // CLZ_MMR6
    4778             :     0U, // CLZ_R6
    4779             :     0U, // CMPGDU_EQ_QB
    4780             :     0U, // CMPGDU_EQ_QB_MMR2
    4781             :     0U, // CMPGDU_LE_QB
    4782             :     0U, // CMPGDU_LE_QB_MMR2
    4783             :     0U, // CMPGDU_LT_QB
    4784             :     0U, // CMPGDU_LT_QB_MMR2
    4785             :     0U, // CMPGU_EQ_QB
    4786             :     0U, // CMPGU_EQ_QB_MM
    4787             :     0U, // CMPGU_LE_QB
    4788             :     0U, // CMPGU_LE_QB_MM
    4789             :     0U, // CMPGU_LT_QB
    4790             :     0U, // CMPGU_LT_QB_MM
    4791             :     0U, // CMPU_EQ_QB
    4792             :     0U, // CMPU_EQ_QB_MM
    4793             :     0U, // CMPU_LE_QB
    4794             :     0U, // CMPU_LE_QB_MM
    4795             :     0U, // CMPU_LT_QB
    4796             :     0U, // CMPU_LT_QB_MM
    4797             :     0U, // CMP_AF_D_MMR6
    4798             :     0U, // CMP_AF_S_MMR6
    4799             :     0U, // CMP_EQ_D
    4800             :     0U, // CMP_EQ_D_MMR6
    4801             :     0U, // CMP_EQ_PH
    4802             :     0U, // CMP_EQ_PH_MM
    4803             :     0U, // CMP_EQ_S
    4804             :     0U, // CMP_EQ_S_MMR6
    4805             :     0U, // CMP_F_D
    4806             :     0U, // CMP_F_S
    4807             :     0U, // CMP_LE_D
    4808             :     0U, // CMP_LE_D_MMR6
    4809             :     0U, // CMP_LE_PH
    4810             :     0U, // CMP_LE_PH_MM
    4811             :     0U, // CMP_LE_S
    4812             :     0U, // CMP_LE_S_MMR6
    4813             :     0U, // CMP_LT_D
    4814             :     0U, // CMP_LT_D_MMR6
    4815             :     0U, // CMP_LT_PH
    4816             :     0U, // CMP_LT_PH_MM
    4817             :     0U, // CMP_LT_S
    4818             :     0U, // CMP_LT_S_MMR6
    4819             :     0U, // CMP_SAF_D
    4820             :     0U, // CMP_SAF_D_MMR6
    4821             :     0U, // CMP_SAF_S
    4822             :     0U, // CMP_SAF_S_MMR6
    4823             :     0U, // CMP_SEQ_D
    4824             :     0U, // CMP_SEQ_D_MMR6
    4825             :     0U, // CMP_SEQ_S
    4826             :     0U, // CMP_SEQ_S_MMR6
    4827             :     0U, // CMP_SLE_D
    4828             :     0U, // CMP_SLE_D_MMR6
    4829             :     0U, // CMP_SLE_S
    4830             :     0U, // CMP_SLE_S_MMR6
    4831             :     0U, // CMP_SLT_D
    4832             :     0U, // CMP_SLT_D_MMR6
    4833             :     0U, // CMP_SLT_S
    4834             :     0U, // CMP_SLT_S_MMR6
    4835             :     0U, // CMP_SUEQ_D
    4836             :     0U, // CMP_SUEQ_D_MMR6
    4837             :     0U, // CMP_SUEQ_S
    4838             :     0U, // CMP_SUEQ_S_MMR6
    4839             :     0U, // CMP_SULE_D
    4840             :     0U, // CMP_SULE_D_MMR6
    4841             :     0U, // CMP_SULE_S
    4842             :     0U, // CMP_SULE_S_MMR6
    4843             :     0U, // CMP_SULT_D
    4844             :     0U, // CMP_SULT_D_MMR6
    4845             :     0U, // CMP_SULT_S
    4846             :     0U, // CMP_SULT_S_MMR6
    4847             :     0U, // CMP_SUN_D
    4848             :     0U, // CMP_SUN_D_MMR6
    4849             :     0U, // CMP_SUN_S
    4850             :     0U, // CMP_SUN_S_MMR6
    4851             :     0U, // CMP_UEQ_D
    4852             :     0U, // CMP_UEQ_D_MMR6
    4853             :     0U, // CMP_UEQ_S
    4854             :     0U, // CMP_UEQ_S_MMR6
    4855             :     0U, // CMP_ULE_D
    4856             :     0U, // CMP_ULE_D_MMR6
    4857             :     0U, // CMP_ULE_S
    4858             :     0U, // CMP_ULE_S_MMR6
    4859             :     0U, // CMP_ULT_D
    4860             :     0U, // CMP_ULT_D_MMR6
    4861             :     0U, // CMP_ULT_S
    4862             :     0U, // CMP_ULT_S_MMR6
    4863             :     0U, // CMP_UN_D
    4864             :     0U, // CMP_UN_D_MMR6
    4865             :     0U, // CMP_UN_S
    4866             :     0U, // CMP_UN_S_MMR6
    4867             :     142U,       // COPY_S_B
    4868             :     156U,       // COPY_S_D
    4869             :     130U,       // COPY_S_H
    4870             :     138U,       // COPY_S_W
    4871             :     142U,       // COPY_U_B
    4872             :     130U,       // COPY_U_H
    4873             :     138U,       // COPY_U_W
    4874             :     0U, // CRC32B
    4875             :     0U, // CRC32CB
    4876             :     0U, // CRC32CD
    4877             :     0U, // CRC32CH
    4878             :     0U, // CRC32CW
    4879             :     0U, // CRC32D
    4880             :     0U, // CRC32H
    4881             :     0U, // CRC32W
    4882             :     0U, // CTC1
    4883             :     0U, // CTC1_MM
    4884             :     0U, // CTC2_MM
    4885             :     0U, // CTCMSA
    4886             :     0U, // CVT_D32_S
    4887             :     0U, // CVT_D32_S_MM
    4888             :     0U, // CVT_D32_W
    4889             :     0U, // CVT_D32_W_MM
    4890             :     0U, // CVT_D64_L
    4891             :     0U, // CVT_D64_S
    4892             :     0U, // CVT_D64_S_MM
    4893             :     0U, // CVT_D64_W
    4894             :     0U, // CVT_D64_W_MM
    4895             :     0U, // CVT_D_L_MMR6
    4896             :     0U, // CVT_L_D64
    4897             :     0U, // CVT_L_D64_MM
    4898             :     0U, // CVT_L_D_MMR6
    4899             :     0U, // CVT_L_S
    4900             :     0U, // CVT_L_S_MM
    4901             :     0U, // CVT_L_S_MMR6
    4902             :     0U, // CVT_S_D32
    4903             :     0U, // CVT_S_D32_MM
    4904             :     0U, // CVT_S_D64
    4905             :     0U, // CVT_S_D64_MM
    4906             :     0U, // CVT_S_L
    4907             :     0U, // CVT_S_L_MMR6
    4908             :     0U, // CVT_S_W
    4909             :     0U, // CVT_S_W_MM
    4910             :     0U, // CVT_S_W_MMR6
    4911             :     0U, // CVT_W_D32
    4912             :     0U, // CVT_W_D32_MM
    4913             :     0U, // CVT_W_D64
    4914             :     0U, // CVT_W_D64_MM
    4915             :     0U, // CVT_W_S
    4916             :     0U, // CVT_W_S_MM
    4917             :     0U, // CVT_W_S_MMR6
    4918             :     0U, // C_EQ_D32
    4919             :     0U, // C_EQ_D32_MM
    4920             :     0U, // C_EQ_D64
    4921             :     0U, // C_EQ_D64_MM
    4922             :     0U, // C_EQ_S
    4923             :     0U, // C_EQ_S_MM
    4924             :     0U, // C_F_D32
    4925             :     0U, // C_F_D32_MM
    4926             :     0U, // C_F_D64
    4927             :     0U, // C_F_D64_MM
    4928             :     0U, // C_F_S
    4929             :     0U, // C_F_S_MM
    4930             :     0U, // C_LE_D32
    4931             :     0U, // C_LE_D32_MM
    4932             :     0U, // C_LE_D64
    4933             :     0U, // C_LE_D64_MM
    4934             :     0U, // C_LE_S
    4935             :     0U, // C_LE_S_MM
    4936             :     0U, // C_LT_D32
    4937             :     0U, // C_LT_D32_MM
    4938             :     0U, // C_LT_D64
    4939             :     0U, // C_LT_D64_MM
    4940             :     0U, // C_LT_S
    4941             :     0U, // C_LT_S_MM
    4942             :     0U, // C_NGE_D32
    4943             :     0U, // C_NGE_D32_MM
    4944             :     0U, // C_NGE_D64
    4945             :     0U, // C_NGE_D64_MM
    4946             :     0U, // C_NGE_S
    4947             :     0U, // C_NGE_S_MM
    4948             :     0U, // C_NGLE_D32
    4949             :     0U, // C_NGLE_D32_MM
    4950             :     0U, // C_NGLE_D64
    4951             :     0U, // C_NGLE_D64_MM
    4952             :     0U, // C_NGLE_S
    4953             :     0U, // C_NGLE_S_MM
    4954             :     0U, // C_NGL_D32
    4955             :     0U, // C_NGL_D32_MM
    4956             :     0U, // C_NGL_D64
    4957             :     0U, // C_NGL_D64_MM
    4958             :     0U, // C_NGL_S
    4959             :     0U, // C_NGL_S_MM
    4960             :     0U, // C_NGT_D32
    4961             :     0U, // C_NGT_D32_MM
    4962             :     0U, // C_NGT_D64
    4963             :     0U, // C_NGT_D64_MM
    4964             :     0U, // C_NGT_S
    4965             :     0U, // C_NGT_S_MM
    4966             :     0U, // C_OLE_D32
    4967             :     0U, // C_OLE_D32_MM
    4968             :     0U, // C_OLE_D64
    4969             :     0U, // C_OLE_D64_MM
    4970             :     0U, // C_OLE_S
    4971             :     0U, // C_OLE_S_MM
    4972             :     0U, // C_OLT_D32
    4973             :     0U, // C_OLT_D32_MM
    4974             :     0U, // C_OLT_D64
    4975             :     0U, // C_OLT_D64_MM
    4976             :     0U, // C_OLT_S
    4977             :     0U, // C_OLT_S_MM
    4978             :     0U, // C_SEQ_D32
    4979             :     0U, // C_SEQ_D32_MM
    4980             :     0U, // C_SEQ_D64
    4981             :     0U, // C_SEQ_D64_MM
    4982             :     0U, // C_SEQ_S
    4983             :     0U, // C_SEQ_S_MM
    4984             :     0U, // C_SF_D32
    4985             :     0U, // C_SF_D32_MM
    4986             :     0U, // C_SF_D64
    4987             :     0U, // C_SF_D64_MM
    4988             :     0U, // C_SF_S
    4989             :     0U, // C_SF_S_MM
    4990             :     0U, // C_UEQ_D32
    4991             :     0U, // C_UEQ_D32_MM
    4992             :     0U, // C_UEQ_D64
    4993             :     0U, // C_UEQ_D64_MM
    4994             :     0U, // C_UEQ_S
    4995             :     0U, // C_UEQ_S_MM
    4996             :     0U, // C_ULE_D32
    4997             :     0U, // C_ULE_D32_MM
    4998             :     0U, // C_ULE_D64
    4999             :     0U, // C_ULE_D64_MM
    5000             :     0U, // C_ULE_S
    5001             :     0U, // C_ULE_S_MM
    5002             :     0U, // C_ULT_D32
    5003             :     0U, // C_ULT_D32_MM
    5004             :     0U, // C_ULT_D64
    5005             :     0U, // C_ULT_D64_MM
    5006             :     0U, // C_ULT_S
    5007             :     0U, // C_ULT_S_MM
    5008             :     0U, // C_UN_D32
    5009             :     0U, // C_UN_D32_MM
    5010             :     0U, // C_UN_D64
    5011             :     0U, // C_UN_D64_MM
    5012             :     0U, // C_UN_S
    5013             :     0U, // C_UN_S_MM
    5014             :     0U, // CmpRxRy16
    5015             :     0U, // CmpiRxImm16
    5016             :     0U, // CmpiRxImmX16
    5017             :     0U, // DADD
    5018             :     0U, // DADDi
    5019             :     0U, // DADDiu
    5020             :     0U, // DADDu
    5021             :     8U, // DAHI
    5022             :     1088U,      // DALIGN
    5023             :     8U, // DATI
    5024             :     8U, // DAUI
    5025             :     0U, // DBITSWAP
    5026             :     0U, // DCLO
    5027             :     0U, // DCLO_R6
    5028             :     0U, // DCLZ
    5029             :     0U, // DCLZ_R6
    5030             :     0U, // DDIV
    5031             :     0U, // DDIVU
    5032             :     0U, // DERET
    5033             :     0U, // DERET_MM
    5034             :     0U, // DERET_MMR6
    5035             :     1612U,      // DEXT
    5036             :     2124U,      // DEXT64_32
    5037             :     2628U,      // DEXTM
    5038             :     222U,       // DEXTU
    5039             :     0U, // DI
    5040             :     3148U,      // DINS
    5041             :     3652U,      // DINSM
    5042             :     286U,       // DINSU
    5043             :     0U, // DIV
    5044             :     0U, // DIVU
    5045             :     0U, // DIVU_MMR6
    5046             :     0U, // DIV_MMR6
    5047             :     0U, // DIV_S_B
    5048             :     0U, // DIV_S_D
    5049             :     0U, // DIV_S_H
    5050             :     0U, // DIV_S_W
    5051             :     0U, // DIV_U_B
    5052             :     0U, // DIV_U_D
    5053             :     0U, // DIV_U_H
    5054             :     0U, // DIV_U_W
    5055             :     0U, // DI_MM
    5056             :     0U, // DI_MMR6
    5057             :     4160U,      // DLSA
    5058             :     4160U,      // DLSA_R6
    5059             :     2U, // DMFC0
    5060             :     0U, // DMFC1
    5061             :     2U, // DMFC2
    5062             :     0U, // DMFC2_OCTEON
    5063             :     2U, // DMFGC0
    5064             :     0U, // DMOD
    5065             :     0U, // DMODU
    5066             :     0U, // DMT
    5067             :     0U, // DMTC0
    5068             :     0U, // DMTC1
    5069             :     0U, // DMTC2
    5070             :     0U, // DMTC2_OCTEON
    5071             :     0U, // DMTGC0
    5072             :     0U, // DMUH
    5073             :     0U, // DMUHU
    5074             :     0U, // DMUL
    5075             :     0U, // DMULT
    5076             :     0U, // DMULTu
    5077             :     0U, // DMULU
    5078             :     0U, // DMUL_R6
    5079             :     0U, // DOTP_S_D
    5080             :     0U, // DOTP_S_H
    5081             :     0U, // DOTP_S_W
    5082             :     0U, // DOTP_U_D
    5083             :     0U, // DOTP_U_H
    5084             :     0U, // DOTP_U_W
    5085             :     24U,        // DPADD_S_D
    5086             :     24U,        // DPADD_S_H
    5087             :     24U,        // DPADD_S_W
    5088             :     24U,        // DPADD_U_D
    5089             :     24U,        // DPADD_U_H
    5090             :     24U,        // DPADD_U_W
    5091             :     0U, // DPAQX_SA_W_PH
    5092             :     0U, // DPAQX_SA_W_PH_MMR2
    5093             :     0U, // DPAQX_S_W_PH
    5094             :     0U, // DPAQX_S_W_PH_MMR2
    5095             :     0U, // DPAQ_SA_L_W
    5096             :     0U, // DPAQ_SA_L_W_MM
    5097             :     0U, // DPAQ_S_W_PH
    5098             :     0U, // DPAQ_S_W_PH_MM
    5099             :     0U, // DPAU_H_QBL
    5100             :     0U, // DPAU_H_QBL_MM
    5101             :     0U, // DPAU_H_QBR
    5102             :     0U, // DPAU_H_QBR_MM
    5103             :     0U, // DPAX_W_PH
    5104             :     0U, // DPAX_W_PH_MMR2
    5105             :     0U, // DPA_W_PH
    5106             :     0U, // DPA_W_PH_MMR2
    5107             :     0U, // DPOP
    5108             :     0U, // DPSQX_SA_W_PH
    5109             :     0U, // DPSQX_SA_W_PH_MMR2
    5110             :     0U, // DPSQX_S_W_PH
    5111             :     0U, // DPSQX_S_W_PH_MMR2
    5112             :     0U, // DPSQ_SA_L_W
    5113             :     0U, // DPSQ_SA_L_W_MM
    5114             :     0U, // DPSQ_S_W_PH
    5115             :     0U, // DPSQ_S_W_PH_MM
    5116             :     24U,        // DPSUB_S_D
    5117             :     24U,        // DPSUB_S_H
    5118             :     24U,        // DPSUB_S_W
    5119             :     24U,        // DPSUB_U_D
    5120             :     24U,        // DPSUB_U_H
    5121             :     24U,        // DPSUB_U_W
    5122             :     0U, // DPSU_H_QBL
    5123             :     0U, // DPSU_H_QBL_MM
    5124             :     0U, // DPSU_H_QBR
    5125             :     0U, // DPSU_H_QBR_MM
    5126             :     0U, // DPSX_W_PH
    5127             :     0U, // DPSX_W_PH_MMR2
    5128             :     0U, // DPS_W_PH
    5129             :     0U, // DPS_W_PH_MMR2
    5130             :     12U,        // DROTR
    5131             :     4U, // DROTR32
    5132             :     0U, // DROTRV
    5133             :     0U, // DSBH
    5134             :     0U, // DSDIV
    5135             :     0U, // DSHD
    5136             :     12U,        // DSLL
    5137             :     4U, // DSLL32
    5138             :     0U, // DSLL64_32
    5139             :     0U, // DSLLV
    5140             :     12U,        // DSRA
    5141             :     4U, // DSRA32
    5142             :     0U, // DSRAV
    5143             :     12U,        // DSRL
    5144             :     4U, // DSRL32
    5145             :     0U, // DSRLV
    5146             :     0U, // DSUB
    5147             :     0U, // DSUBu
    5148             :     0U, // DUDIV
    5149             :     0U, // DVP
    5150             :     0U, // DVPE
    5151             :     0U, // DVP_MMR6
    5152             :     0U, // DivRxRy16
    5153             :     0U, // DivuRxRy16
    5154             :     0U, // EHB
    5155             :     0U, // EHB_MM
    5156             :     0U, // EHB_MMR6
    5157             :     0U, // EI
    5158             :     0U, // EI_MM
    5159             :     0U, // EI_MMR6
    5160             :     0U, // EMT
    5161             :     0U, // ERET
    5162             :     0U, // ERETNC
    5163             :     0U, // ERETNC_MMR6
    5164             :     0U, // ERET_MM
    5165             :     0U, // ERET_MMR6
    5166             :     0U, // EVP
    5167             :     0U, // EVPE
    5168             :     0U, // EVP_MMR6
    5169             :     2116U,      // EXT
    5170             :     4U, // EXTP
    5171             :     4U, // EXTPDP
    5172             :     0U, // EXTPDPV
    5173             :     0U, // EXTPDPV_MM
    5174             :     4U, // EXTPDP_MM
    5175             :     0U, // EXTPV
    5176             :     0U, // EXTPV_MM
    5177             :     4U, // EXTP_MM
    5178             :     0U, // EXTRV_RS_W
    5179             :     0U, // EXTRV_RS_W_MM
    5180             :     0U, // EXTRV_R_W
    5181             :     0U, // EXTRV_R_W_MM
    5182             :     0U, // EXTRV_S_H
    5183             :     0U, // EXTRV_S_H_MM
    5184             :     0U, // EXTRV_W
    5185             :     0U, // EXTRV_W_MM
    5186             :     4U, // EXTR_RS_W
    5187             :     4U, // EXTR_RS_W_MM
    5188             :     4U, // EXTR_R_W
    5189             :     4U, // EXTR_R_W_MM
    5190             :     4U, // EXTR_S_H
    5191             :     4U, // EXTR_S_H_MM
    5192             :     4U, // EXTR_W
    5193             :     4U, // EXTR_W_MM
    5194             :     580U,       // EXTS
    5195             :     580U,       // EXTS32
    5196             :     2116U,      // EXT_MM
    5197             :     2116U,      // EXT_MMR6
    5198             :     0U, // FABS_D32
    5199             :     0U, // FABS_D32_MM
    5200             :     0U, // FABS_D64
    5201             :     0U, // FABS_D64_MM
    5202             :     0U, // FABS_S
    5203             :     0U, // FABS_S_MM
    5204             :     0U, // FADD_D
    5205             :     0U, // FADD_D32
    5206             :     0U, // FADD_D32_MM
    5207             :     0U, // FADD_D64
    5208             :     0U, // FADD_D64_MM
    5209             :     0U, // FADD_S
    5210             :     0U, // FADD_S_MM
    5211             :     32U,        // FADD_S_MMR6
    5212             :     0U, // FADD_W
    5213             :     0U, // FCAF_D
    5214             :     0U, // FCAF_W
    5215             :     0U, // FCEQ_D
    5216             :     0U, // FCEQ_W
    5217             :     0U, // FCLASS_D
    5218             :     0U, // FCLASS_W
    5219             :     0U, // FCLE_D
    5220             :     0U, // FCLE_W
    5221             :     0U, // FCLT_D
    5222             :     0U, // FCLT_W
    5223             :     0U, // FCMP_D32
    5224             :     0U, // FCMP_D32_MM
    5225             :     0U, // FCMP_D64
    5226             :     0U, // FCMP_S32
    5227             :     0U, // FCMP_S32_MM
    5228             :     0U, // FCNE_D
    5229             :     0U, // FCNE_W
    5230             :     0U, // FCOR_D
    5231             :     0U, // FCOR_W
    5232             :     0U, // FCUEQ_D
    5233             :     0U, // FCUEQ_W
    5234             :     0U, // FCULE_D
    5235             :     0U, // FCULE_W
    5236             :     0U, // FCULT_D
    5237             :     0U, // FCULT_W
    5238             :     0U, // FCUNE_D
    5239             :     0U, // FCUNE_W
    5240             :     0U, // FCUN_D
    5241             :     0U, // FCUN_W
    5242             :     0U, // FDIV_D
    5243             :     0U, // FDIV_D32
    5244             :     0U, // FDIV_D32_MM
    5245             :     0U, // FDIV_D64
    5246             :     0U, // FDIV_D64_MM
    5247             :     0U, // FDIV_S
    5248             :     0U, // FDIV_S_MM
    5249             :     32U,        // FDIV_S_MMR6
    5250             :     0U, // FDIV_W
    5251             :     0U, // FEXDO_H
    5252             :     0U, // FEXDO_W
    5253             :     0U, // FEXP2_D
    5254             :     0U, // FEXP2_W
    5255             :     0U, // FEXUPL_D
    5256             :     0U, // FEXUPL_W
    5257             :     0U, // FEXUPR_D
    5258             :     0U, // FEXUPR_W
    5259             :     0U, // FFINT_S_D
    5260             :     0U, // FFINT_S_W
    5261             :     0U, // FFINT_U_D
    5262             :     0U, // FFINT_U_W
    5263             :     0U, // FFQL_D
    5264             :     0U, // FFQL_W
    5265             :     0U, // FFQR_D
    5266             :     0U, // FFQR_W
    5267             :     0U, // FILL_B
    5268             :     0U, // FILL_D
    5269             :     0U, // FILL_H
    5270             :     0U, // FILL_W
    5271             :     0U, // FLOG2_D
    5272             :     0U, // FLOG2_W
    5273             :     0U, // FLOOR_L_D64
    5274             :     0U, // FLOOR_L_D_MMR6
    5275             :     0U, // FLOOR_L_S
    5276             :     0U, // FLOOR_L_S_MMR6
    5277             :     0U, // FLOOR_W_D32
    5278             :     0U, // FLOOR_W_D64
    5279             :     0U, // FLOOR_W_D_MMR6
    5280             :     0U, // FLOOR_W_MM
    5281             :     0U, // FLOOR_W_S
    5282             :     0U, // FLOOR_W_S_MM
    5283             :     0U, // FLOOR_W_S_MMR6
    5284             :     24U,        // FMADD_D
    5285             :     24U,        // FMADD_W
    5286             :     0U, // FMAX_A_D
    5287             :     0U, // FMAX_A_W
    5288             :     0U, // FMAX_D
    5289             :     0U, // FMAX_W
    5290             :     0U, // FMIN_A_D
    5291             :     0U, // FMIN_A_W
    5292             :     0U, // FMIN_D
    5293             :     0U, // FMIN_W
    5294             :     0U, // FMOV_D32
    5295             :     0U, // FMOV_D32_MM
    5296             :     0U, // FMOV_D64
    5297             :     0U, // FMOV_D64_MM
    5298             :     0U, // FMOV_S
    5299             :     0U, // FMOV_S_MM
    5300             :     0U, // FMOV_S_MMR6
    5301             :     24U,        // FMSUB_D
    5302             :     24U,        // FMSUB_W
    5303             :     0U, // FMUL_D
    5304             :     0U, // FMUL_D32
    5305             :     0U, // FMUL_D32_MM
    5306             :     0U, // FMUL_D64
    5307             :     0U, // FMUL_D64_MM
    5308             :     0U, // FMUL_S
    5309             :     0U, // FMUL_S_MM
    5310             :     32U,        // FMUL_S_MMR6
    5311             :     0U, // FMUL_W
    5312             :     0U, // FNEG_D32
    5313             :     0U, // FNEG_D32_MM
    5314             :     0U, // FNEG_D64
    5315             :     0U, // FNEG_D64_MM
    5316             :     0U, // FNEG_S
    5317             :     0U, // FNEG_S_MM
    5318             :     0U, // FNEG_S_MMR6
    5319             :     0U, // FORK
    5320             :     0U, // FRCP_D
    5321             :     0U, // FRCP_W
    5322             :     0U, // FRINT_D
    5323             :     0U, // FRINT_W
    5324             :     0U, // FRSQRT_D
    5325             :     0U, // FRSQRT_W
    5326             :     0U, // FSAF_D
    5327             :     0U, // FSAF_W
    5328             :     0U, // FSEQ_D
    5329             :     0U, // FSEQ_W
    5330             :     0U, // FSLE_D
    5331             :     0U, // FSLE_W
    5332             :     0U, // FSLT_D
    5333             :     0U, // FSLT_W
    5334             :     0U, // FSNE_D
    5335             :     0U, // FSNE_W
    5336             :     0U, // FSOR_D
    5337             :     0U, // FSOR_W
    5338             :     0U, // FSQRT_D
    5339             :     0U, // FSQRT_D32
    5340             :     0U, // FSQRT_D32_MM
    5341             :     0U, // FSQRT_D64
    5342             :     0U, // FSQRT_D64_MM
    5343             :     0U, // FSQRT_S
    5344             :     0U, // FSQRT_S_MM
    5345             :     0U, // FSQRT_W
    5346             :     0U, // FSUB_D
    5347             :     0U, // FSUB_D32
    5348             :     0U, // FSUB_D32_MM
    5349             :     0U, // FSUB_D64
    5350             :     0U, // FSUB_D64_MM
    5351             :     0U, // FSUB_S
    5352             :     0U, // FSUB_S_MM
    5353             :     32U,        // FSUB_S_MMR6
    5354             :     0U, // FSUB_W
    5355             :     0U, // FSUEQ_D
    5356             :     0U, // FSUEQ_W
    5357             :     0U, // FSULE_D
    5358             :     0U, // FSULE_W
    5359             :     0U, // FSULT_D
    5360             :     0U, // FSULT_W
    5361             :     0U, // FSUNE_D
    5362             :     0U, // FSUNE_W
    5363             :     0U, // FSUN_D
    5364             :     0U, // FSUN_W
    5365             :     0U, // FTINT_S_D
    5366             :     0U, // FTINT_S_W
    5367             :     0U, // FTINT_U_D
    5368             :     0U, // FTINT_U_W
    5369             :     0U, // FTQ_H
    5370             :     0U, // FTQ_W
    5371             :     0U, // FTRUNC_S_D
    5372             :     0U, // FTRUNC_S_W
    5373             :     0U, // FTRUNC_U_D
    5374             :     0U, // FTRUNC_U_W
    5375             :     0U, // GINVI
    5376             :     0U, // GINVI_MMR6
    5377             :     0U, // GINVT
    5378             :     0U, // GINVT_MMR6
    5379             :     0U, // HADD_S_D
    5380             :     0U, // HADD_S_H
    5381             :     0U, // HADD_S_W
    5382             :     0U, // HADD_U_D
    5383             :     0U, // HADD_U_H
    5384             :     0U, // HADD_U_W
    5385             :     0U, // HSUB_S_D
    5386             :     0U, // HSUB_S_H
    5387             :     0U, // HSUB_S_W
    5388             :     0U, // HSUB_U_D
    5389             :     0U, // HSUB_U_H
    5390             :     0U, // HSUB_U_W
    5391             :     0U, // HYPCALL
    5392             :     0U, // HYPCALL_MM
    5393             :     0U, // ILVEV_B
    5394             :     0U, // ILVEV_D
    5395             :     0U, // ILVEV_H
    5396             :     0U, // ILVEV_W
    5397             :     0U, // ILVL_B
    5398             :     0U, // ILVL_D
    5399             :     0U, // ILVL_H
    5400             :     0U, // ILVL_W
    5401             :     0U, // ILVOD_B
    5402             :     0U, // ILVOD_D
    5403             :     0U, // ILVOD_H
    5404             :     0U, // ILVOD_W
    5405             :     0U, // ILVR_B
    5406             :     0U, // ILVR_D
    5407             :     0U, // ILVR_H
    5408             :     0U, // ILVR_W
    5409             :     3140U,      // INS
    5410             :     0U, // INSERT_B
    5411             :     0U, // INSERT_D
    5412             :     0U, // INSERT_H
    5413             :     0U, // INSERT_W
    5414             :     0U, // INSV
    5415             :     0U, // INSVE_B
    5416             :     0U, // INSVE_D
    5417             :     0U, // INSVE_H
    5418             :     0U, // INSVE_W
    5419             :     0U, // INSV_MM
    5420             :     3140U,      // INS_MM
    5421             :     3140U,      // INS_MMR6
    5422             :     0U, // J
    5423             :     0U, // JAL
    5424             :     0U, // JALR
    5425             :     0U, // JALR16_MM
    5426             :     0U, // JALR64
    5427             :     0U, // JALRC16_MMR6
    5428             :     0U, // JALRC_HB_MMR6
    5429             :     0U, // JALRC_MMR6
    5430             :     0U, // JALRS16_MM
    5431             :     0U, // JALRS_MM
    5432             :     0U, // JALR_HB
    5433             :     0U, // JALR_HB64
    5434             :     0U, // JALR_MM
    5435             :     0U, // JALS_MM
    5436             :     0U, // JALX
    5437             :     0U, // JALX_MM
    5438             :     0U, // JAL_MM
    5439             :     0U, // JIALC
    5440             :     0U, // JIALC64
    5441             :     0U, // JIALC_MMR6
    5442             :     0U, // JIC
    5443             :     0U, // JIC64
    5444             :     0U, // JIC_MMR6
    5445             :     0U, // JR
    5446             :     0U, // JR16_MM
    5447             :     0U, // JR64
    5448             :     0U, // JRADDIUSP
    5449             :     0U, // JRC16_MM
    5450             :     0U, // JRC16_MMR6
    5451             :     0U, // JRCADDIUSP_MMR6
    5452             :     0U, // JR_HB
    5453             :     0U, // JR_HB64
    5454             :     0U, // JR_HB64_R6
    5455             :     0U, // JR_HB_R6
    5456             :     0U, // JR_MM
    5457             :     0U, // J_MM
    5458             :     0U, // Jal16
    5459             :     0U, // JalB16
    5460             :     0U, // JrRa16
    5461             :     0U, // JrcRa16
    5462             :     0U, // JrcRx16
    5463             :     0U, // JumpLinkReg16
    5464             :     0U, // LB
    5465             :     0U, // LB64
    5466             :     0U, // LBE
    5467             :     0U, // LBE_MM
    5468             :     0U, // LBU16_MM
    5469             :     0U, // LBUX
    5470             :     0U, // LBUX_MM
    5471             :     0U, // LBU_MMR6
    5472             :     0U, // LB_MM
    5473             :     0U, // LB_MMR6
    5474             :     0U, // LBu
    5475             :     0U, // LBu64
    5476             :     0U, // LBuE
    5477             :     0U, // LBuE_MM
    5478             :     0U, // LBu_MM
    5479             :     0U, // LD
    5480             :     0U, // LDC1
    5481             :     0U, // LDC164
    5482             :     0U, // LDC1_D64_MMR6
    5483             :     0U, // LDC1_MM
    5484             :     0U, // LDC2
    5485             :     0U, // LDC2_MMR6
    5486             :     0U, // LDC2_R6
    5487             :     0U, // LDC3
    5488             :     0U, // LDI_B
    5489             :     0U, // LDI_D
    5490             :     0U, // LDI_H
    5491             :     0U, // LDI_W
    5492             :     0U, // LDL
    5493             :     0U, // LDPC
    5494             :     0U, // LDR
    5495             :     0U, // LDXC1
    5496             :     0U, // LDXC164
    5497             :     0U, // LD_B
    5498             :     0U, // LD_D
    5499             :     0U, // LD_H
    5500             :     0U, // LD_W
    5501             :     0U, // LEA_ADDiu
    5502             :     0U, // LEA_ADDiu64
    5503             :     0U, // LEA_ADDiu_MM
    5504             :     0U, // LH
    5505             :     0U, // LH64
    5506             :     0U, // LHE
    5507             :     0U, // LHE_MM
    5508             :     0U, // LHU16_MM
    5509             :     0U, // LHX
    5510             :     0U, // LHX_MM
    5511             :     0U, // LH_MM
    5512             :     0U, // LHu
    5513             :     0U, // LHu64
    5514             :     0U, // LHuE
    5515             :     0U, // LHuE_MM
    5516             :     0U, // LHu_MM
    5517             :     0U, // LI16_MM
    5518             :     0U, // LI16_MMR6
    5519             :     0U, // LL
    5520             :     0U, // LL64
    5521             :     0U, // LL64_R6
    5522             :     0U, // LLD
    5523             :     0U, // LLD_R6
    5524             :     0U, // LLE
    5525             :     0U, // LLE_MM
    5526             :     0U, // LL_MM
    5527             :     0U, // LL_MMR6
    5528             :     0U, // LL_R6
    5529             :     4160U,      // LSA
    5530             :     0U, // LSA_MMR6
    5531             :     4160U,      // LSA_R6
    5532             :     0U, // LUI_MMR6
    5533             :     0U, // LUXC1
    5534             :     0U, // LUXC164
    5535             :     0U, // LUXC1_MM
    5536             :     0U, // LUi
    5537             :     0U, // LUi64
    5538             :     0U, // LUi_MM
    5539             :     0U, // LW
    5540             :     0U, // LW16_MM
    5541             :     0U, // LW64
    5542             :     0U, // LWC1
    5543             :     0U, // LWC1_MM
    5544             :     0U, // LWC2
    5545             :     0U, // LWC2_MMR6
    5546             :     0U, // LWC2_R6
    5547             :     0U, // LWC3
    5548             :     0U, // LWDSP
    5549             :     0U, // LWDSP_MM
    5550             :     0U, // LWE
    5551             :     0U, // LWE_MM
    5552             :     0U, // LWGP_MM
    5553             :     0U, // LWL
    5554             :     0U, // LWL64
    5555             :     0U, // LWLE
    5556             :     0U, // LWLE_MM
    5557             :     0U, // LWL_MM
    5558             :     0U, // LWM16_MM
    5559             :     0U, // LWM16_MMR6
    5560             :     0U, // LWM32_MM
    5561             :     0U, // LWPC
    5562             :     0U, // LWPC_MMR6
    5563             :     0U, // LWP_MM
    5564             :     0U, // LWR
    5565             :     0U, // LWR64
    5566             :     0U, // LWRE
    5567             :     0U, // LWRE_MM
    5568             :     0U, // LWR_MM
    5569             :     0U, // LWSP_MM
    5570             :     0U, // LWUPC
    5571             :     0U, // LWU_MM
    5572             :     0U, // LWX
    5573             :     0U, // LWXC1
    5574             :     0U, // LWXC1_MM
    5575             :     0U, // LWXS_MM
    5576             :     0U, // LWX_MM
    5577             :     0U, // LW_MM
    5578             :     0U, // LW_MMR6
    5579             :     0U, // LWu
    5580             :     0U, // LbRxRyOffMemX16
    5581             :     0U, // LbuRxRyOffMemX16
    5582             :     0U, // LhRxRyOffMemX16
    5583             :     0U, // LhuRxRyOffMemX16
    5584             :     0U, // LiRxImm16
    5585             :     0U, // LiRxImmAlignX16
    5586             :     0U, // LiRxImmX16
    5587             :     0U, // LwRxPcTcp16
    5588             :     0U, // LwRxPcTcpX16
    5589             :     0U, // LwRxRyOffMemX16
    5590             :     0U, // LwRxSpImmX16
    5591             :     0U, // MADD
    5592             :     24U,        // MADDF_D
    5593             :     24U,        // MADDF_D_MMR6
    5594             :     24U,        // MADDF_S
    5595             :     24U,        // MADDF_S_MMR6
    5596             :     24U,        // MADDR_Q_H
    5597             :     24U,        // MADDR_Q_W
    5598             :     0U, // MADDU
    5599             :     0U, // MADDU_DSP
    5600             :     0U, // MADDU_DSP_MM
    5601             :     0U, // MADDU_MM
    5602             :     24U,        // MADDV_B
    5603             :     24U,        // MADDV_D
    5604             :     24U,        // MADDV_H
    5605             :     24U,        // MADDV_W
    5606             :     4672U,      // MADD_D32
    5607             :     4672U,      // MADD_D32_MM
    5608             :     4672U,      // MADD_D64
    5609             :     0U, // MADD_DSP
    5610             :     0U, // MADD_DSP_MM
    5611             :     0U, // MADD_MM
    5612             :     24U,        // MADD_Q_H
    5613             :     24U,        // MADD_Q_W
    5614             :     4672U,      // MADD_S
    5615             :     4672U,      // MADD_S_MM
    5616             :     0U, // MAQ_SA_W_PHL
    5617             :     0U, // MAQ_SA_W_PHL_MM
    5618             :     0U, // MAQ_SA_W_PHR
    5619             :     0U, // MAQ_SA_W_PHR_MM
    5620             :     0U, // MAQ_S_W_PHL
    5621             :     0U, // MAQ_S_W_PHL_MM
    5622             :     0U, // MAQ_S_W_PHR
    5623             :     0U, // MAQ_S_W_PHR_MM
    5624             :     0U, // MAXA_D
    5625             :     0U, // MAXA_D_MMR6
    5626             :     0U, // MAXA_S
    5627             :     0U, // MAXA_S_MMR6
    5628             :     0U, // MAXI_S_B
    5629             :     0U, // MAXI_S_D
    5630             :     0U, // MAXI_S_H
    5631             :     0U, // MAXI_S_W
    5632             :     4U, // MAXI_U_B
    5633             :     4U, // MAXI_U_D
    5634             :     4U, // MAXI_U_H
    5635             :     4U, // MAXI_U_W
    5636             :     0U, // MAX_A_B
    5637             :     0U, // MAX_A_D
    5638             :     0U, // MAX_A_H
    5639             :     0U, // MAX_A_W
    5640             :     0U, // MAX_D
    5641             :     0U, // MAX_D_MMR6
    5642             :     0U, // MAX_S
    5643             :     0U, // MAX_S_B
    5644             :     0U, // MAX_S_D
    5645             :     0U, // MAX_S_H
    5646             :     0U, // MAX_S_MMR6
    5647             :     0U, // MAX_S_W
    5648             :     0U, // MAX_U_B
    5649             :     0U, // MAX_U_D
    5650             :     0U, // MAX_U_H
    5651             :     0U, // MAX_U_W
    5652             :     2U, // MFC0
    5653             :     2U, // MFC0_MMR6
    5654             :     0U, // MFC1
    5655             :     0U, // MFC1_D64
    5656             :     0U, // MFC1_MM
    5657             :     0U, // MFC1_MMR6
    5658             :     2U, // MFC2
    5659             :     0U, // MFC2_MMR6
    5660             :     2U, // MFGC0
    5661             :     2U, // MFGC0_MM
    5662             :     2U, // MFHC0_MMR6
    5663             :     0U, // MFHC1_D32
    5664             :     0U, // MFHC1_D32_MM
    5665             :     0U, // MFHC1_D64
    5666             :     0U, // MFHC1_D64_MM
    5667             :     0U, // MFHC2_MMR6
    5668             :     2U, // MFHGC0
    5669             :     2U, // MFHGC0_MM
    5670             :     0U, // MFHI
    5671             :     0U, // MFHI16_MM
    5672             :     0U, // MFHI64
    5673             :     0U, // MFHI_DSP
    5674             :     0U, // MFHI_DSP_MM
    5675             :     0U, // MFHI_MM
    5676             :     0U, // MFLO
    5677             :     0U, // MFLO16_MM
    5678             :     0U, // MFLO64
    5679             :     0U, // MFLO_DSP
    5680             :     0U, // MFLO_DSP_MM
    5681             :     0U, // MFLO_MM
    5682             :     9308U,      // MFTR
    5683             :     0U, // MINA_D
    5684             :     0U, // MINA_D_MMR6
    5685             :     0U, // MINA_S
    5686             :     0U, // MINA_S_MMR6
    5687             :     0U, // MINI_S_B
    5688             :     0U, // MINI_S_D
    5689             :     0U, // MINI_S_H
    5690             :     0U, // MINI_S_W
    5691             :     4U, // MINI_U_B
    5692             :     4U, // MINI_U_D
    5693             :     4U, // MINI_U_H
    5694             :     4U, // MINI_U_W
    5695             :     0U, // MIN_A_B
    5696             :     0U, // MIN_A_D
    5697             :     0U, // MIN_A_H
    5698             :     0U, // MIN_A_W
    5699             :     0U, // MIN_D
    5700             :     0U, // MIN_D_MMR6
    5701             :     0U, // MIN_S
    5702             :     0U, // MIN_S_B
    5703             :     0U, // MIN_S_D
    5704             :     0U, // MIN_S_H
    5705             :     0U, // MIN_S_MMR6
    5706             :     0U, // MIN_S_W
    5707             :     0U, // MIN_U_B
    5708             :     0U, // MIN_U_D
    5709             :     0U, // MIN_U_H
    5710             :     0U, // MIN_U_W
    5711             :     0U, // MOD
    5712             :     0U, // MODSUB
    5713             :     0U, // MODSUB_MM
    5714             :     0U, // MODU
    5715             :     0U, // MODU_MMR6
    5716             :     0U, // MOD_MMR6
    5717             :     0U, // MOD_S_B
    5718             :     0U, // MOD_S_D
    5719             :     0U, // MOD_S_H
    5720             :     0U, // MOD_S_W
    5721             :     0U, // MOD_U_B
    5722             :     0U, // MOD_U_D
    5723             :     0U, // MOD_U_H
    5724             :     0U, // MOD_U_W
    5725             :     0U, // MOVE16_MM
    5726             :     0U, // MOVE16_MMR6
    5727             :     1U, // MOVEP_MM
    5728             :     1U, // MOVEP_MMR6
    5729             :     0U, // MOVE_V
    5730             :     0U, // MOVF_D32
    5731             :     0U, // MOVF_D32_MM
    5732             :     0U, // MOVF_D64
    5733             :     0U, // MOVF_I
    5734             :     0U, // MOVF_I64
    5735             :     0U, // MOVF_I_MM
    5736             :     0U, // MOVF_S
    5737             :     0U, // MOVF_S_MM
    5738             :     0U, // MOVN_I64_D64
    5739             :     0U, // MOVN_I64_I
    5740             :     0U, // MOVN_I64_I64
    5741             :     0U, // MOVN_I64_S
    5742             :     0U, // MOVN_I_D32
    5743             :     0U, // MOVN_I_D32_MM
    5744             :     0U, // MOVN_I_D64
    5745             :     0U, // MOVN_I_I
    5746             :     0U, // MOVN_I_I64
    5747             :     0U, // MOVN_I_MM
    5748             :     0U, // MOVN_I_S
    5749             :     0U, // MOVN_I_S_MM
    5750             :     0U, // MOVT_D32
    5751             :     0U, // MOVT_D32_MM
    5752             :     0U, // MOVT_D64
    5753             :     0U, // MOVT_I
    5754             :     0U, // MOVT_I64
    5755             :     0U, // MOVT_I_MM
    5756             :     0U, // MOVT_S
    5757             :     0U, // MOVT_S_MM
    5758             :     0U, // MOVZ_I64_D64
    5759             :     0U, // MOVZ_I64_I
    5760             :     0U, // MOVZ_I64_I64
    5761             :     0U, // MOVZ_I64_S
    5762             :     0U, // MOVZ_I_D32
    5763             :     0U, // MOVZ_I_D32_MM
    5764             :     0U, // MOVZ_I_D64
    5765             :     0U, // MOVZ_I_I
    5766             :     0U, // MOVZ_I_I64
    5767             :     0U, // MOVZ_I_MM
    5768             :     0U, // MOVZ_I_S
    5769             :     0U, // MOVZ_I_S_MM
    5770             :     0U, // MSUB
    5771             :     24U,        // MSUBF_D
    5772             :     24U,        // MSUBF_D_MMR6
    5773             :     24U,        // MSUBF_S
    5774             :     24U,        // MSUBF_S_MMR6
    5775             :     24U,        // MSUBR_Q_H
    5776             :     24U,        // MSUBR_Q_W
    5777             :     0U, // MSUBU
    5778             :     0U, // MSUBU_DSP
    5779             :     0U, // MSUBU_DSP_MM
    5780             :     0U, // MSUBU_MM
    5781             :     24U,        // MSUBV_B
    5782             :     24U,        // MSUBV_D
    5783             :     24U,        // MSUBV_H
    5784             :     24U,        // MSUBV_W
    5785             :     4672U,      // MSUB_D32
    5786             :     4672U,      // MSUB_D32_MM
    5787             :     4672U,      // MSUB_D64
    5788             :     0U, // MSUB_DSP
    5789             :     0U, // MSUB_DSP_MM
    5790             :     0U, // MSUB_MM
    5791             :     24U,        // MSUB_Q_H
    5792             :     24U,        // MSUB_Q_W
    5793             :     4672U,      // MSUB_S
    5794             :     4672U,      // MSUB_S_MM
    5795             :     0U, // MTC0
    5796             :     0U, // MTC0_MMR6
    5797             :     0U, // MTC1
    5798             :     0U, // MTC1_D64
    5799             :     0U, // MTC1_MM
    5800             :     0U, // MTC1_MMR6
    5801             :     0U, // MTC2
    5802             :     0U, // MTC2_MMR6
    5803             :     0U, // MTGC0
    5804             :     0U, // MTGC0_MM
    5805             :     0U, // MTHC0_MMR6
    5806             :     0U, // MTHC1_D32
    5807             :     0U, // MTHC1_D32_MM
    5808             :     0U, // MTHC1_D64
    5809             :     0U, // MTHC1_D64_MM
    5810             :     0U, // MTHC2_MMR6
    5811             :     0U, // MTHGC0
    5812             :     0U, // MTHGC0_MM
    5813             :     0U, // MTHI
    5814             :     0U, // MTHI64
    5815             :     0U, // MTHI_DSP
    5816             :     0U, // MTHI_DSP_MM
    5817             :     0U, // MTHI_MM
    5818             :     0U, // MTHLIP
    5819             :     0U, // MTHLIP_MM
    5820             :     0U, // MTLO
    5821             :     0U, // MTLO64
    5822             :     0U, // MTLO_DSP
    5823             :     0U, // MTLO_DSP_MM
    5824             :     0U, // MTLO_MM
    5825             :     0U, // MTM0
    5826             :     0U, // MTM1
    5827             :     0U, // MTM2
    5828             :     0U, // MTP0
    5829             :     0U, // MTP1
    5830             :     0U, // MTP2
    5831             :     1U, // MTTR
    5832             :     0U, // MUH
    5833             :     0U, // MUHU
    5834             :     0U, // MUHU_MMR6
    5835             :     0U, // MUH_MMR6
    5836             :     0U, // MUL
    5837             :     0U, // MULEQ_S_W_PHL
    5838             :     0U, // MULEQ_S_W_PHL_MM
    5839             :     0U, // MULEQ_S_W_PHR
    5840             :     0U, // MULEQ_S_W_PHR_MM
    5841             :     0U, // MULEU_S_PH_QBL
    5842             :     0U, // MULEU_S_PH_QBL_MM
    5843             :     0U, // MULEU_S_PH_QBR
    5844             :     0U, // MULEU_S_PH_QBR_MM
    5845             :     0U, // MULQ_RS_PH
    5846             :     0U, // MULQ_RS_PH_MM
    5847             :     0U, // MULQ_RS_W
    5848             :     0U, // MULQ_RS_W_MMR2
    5849             :     0U, // MULQ_S_PH
    5850             :     0U, // MULQ_S_PH_MMR2
    5851             :     0U, // MULQ_S_W
    5852             :     0U, // MULQ_S_W_MMR2
    5853             :     0U, // MULR_Q_H
    5854             :     0U, // MULR_Q_W
    5855             :     0U, // MULSAQ_S_W_PH
    5856             :     0U, // MULSAQ_S_W_PH_MM
    5857             :     0U, // MULSA_W_PH
    5858             :     0U, // MULSA_W_PH_MMR2
    5859             :     0U, // MULT
    5860             :     0U, // MULTU_DSP
    5861             :     0U, // MULTU_DSP_MM
    5862             :     0U, // MULT_DSP
    5863             :     0U, // MULT_DSP_MM
    5864             :     0U, // MULT_MM
    5865             :     0U, // MULTu
    5866             :     0U, // MULTu_MM
    5867             :     0U, // MULU
    5868             :     0U, // MULU_MMR6
    5869             :     0U, // MULV_B
    5870             :     0U, // MULV_D
    5871             :     0U, // MULV_H
    5872             :     0U, // MULV_W
    5873             :     0U, // MUL_MM
    5874             :     0U, // MUL_MMR6
    5875             :     0U, // MUL_PH
    5876             :     0U, // MUL_PH_MMR2
    5877             :     0U, // MUL_Q_H
    5878             :     0U, // MUL_Q_W
    5879             :     0U, // MUL_R6
    5880             :     0U, // MUL_S_PH
    5881             :     0U, // MUL_S_PH_MMR2
    5882             :     0U, // Mfhi16
    5883             :     0U, // Mflo16
    5884             :     0U, // Move32R16
    5885             :     0U, // MoveR3216
    5886             :     0U, // NLOC_B
    5887             :     0U, // NLOC_D
    5888             :     0U, // NLOC_H
    5889             :     0U, // NLOC_W
    5890             :     0U, // NLZC_B
    5891             :     0U, // NLZC_D
    5892             :     0U, // NLZC_H
    5893             :     0U, // NLZC_W
    5894             :     4672U,      // NMADD_D32
    5895             :     4672U,      // NMADD_D32_MM
    5896             :     4672U,      // NMADD_D64
    5897             :     4672U,      // NMADD_S
    5898             :     4672U,      // NMADD_S_MM
    5899             :     4672U,      // NMSUB_D32
    5900             :     4672U,      // NMSUB_D32_MM
    5901             :     4672U,      // NMSUB_D64
    5902             :     4672U,      // NMSUB_S
    5903             :     4672U,      // NMSUB_S_MM
    5904             :     0U, // NOR
    5905             :     0U, // NOR64
    5906             :     6U, // NORI_B
    5907             :     0U, // NOR_MM
    5908             :     0U, // NOR_MMR6
    5909             :     0U, // NOR_V
    5910             :     0U, // NOT16_MM
    5911             :     0U, // NOT16_MMR6
    5912             :     0U, // NegRxRy16
    5913             :     0U, // NotRxRy16
    5914             :     0U, // OR
    5915             :     0U, // OR16_MM
    5916             :     0U, // OR16_MMR6
    5917             :     0U, // OR64
    5918             :     6U, // ORI_B
    5919             :     8U, // ORI_MMR6
    5920             :     0U, // OR_MM
    5921             :     0U, // OR_MMR6
    5922             :     0U, // OR_V
    5923             :     8U, // ORi
    5924             :     8U, // ORi64
    5925             :     8U, // ORi_MM
    5926             :     0U, // OrRxRxRy16
    5927             :     0U, // PACKRL_PH
    5928             :     0U, // PACKRL_PH_MM
    5929             :     0U, // PAUSE
    5930             :     0U, // PAUSE_MM
    5931             :     0U, // PAUSE_MMR6
    5932             :     0U, // PCKEV_B
    5933             :     0U, // PCKEV_D
    5934             :     0U, // PCKEV_H
    5935             :     0U, // PCKEV_W
    5936             :     0U, // PCKOD_B
    5937             :     0U, // PCKOD_D
    5938             :     0U, // PCKOD_H
    5939             :     0U, // PCKOD_W
    5940             :     0U, // PCNT_B
    5941             :     0U, // PCNT_D
    5942             :     0U, // PCNT_H
    5943             :     0U, // PCNT_W
    5944             :     0U, // PICK_PH
    5945             :     0U, // PICK_PH_MM
    5946             :     0U, // PICK_QB
    5947             :     0U, // PICK_QB_MM
    5948             :     0U, // POP
    5949             :     0U, // PRECEQU_PH_QBL
    5950             :     0U, // PRECEQU_PH_QBLA
    5951             :     0U, // PRECEQU_PH_QBLA_MM
    5952             :     0U, // PRECEQU_PH_QBL_MM
    5953             :     0U, // PRECEQU_PH_QBR
    5954             :     0U, // PRECEQU_PH_QBRA
    5955             :     0U, // PRECEQU_PH_QBRA_MM
    5956             :     0U, // PRECEQU_PH_QBR_MM
    5957             :     0U, // PRECEQ_W_PHL
    5958             :     0U, // PRECEQ_W_PHL_MM
    5959             :     0U, // PRECEQ_W_PHR
    5960             :     0U, // PRECEQ_W_PHR_MM
    5961             :     0U, // PRECEU_PH_QBL
    5962             :     0U, // PRECEU_PH_QBLA
    5963             :     0U, // PRECEU_PH_QBLA_MM
    5964             :     0U, // PRECEU_PH_QBL_MM
    5965             :     0U, // PRECEU_PH_QBR
    5966             :     0U, // PRECEU_PH_QBRA
    5967             :     0U, // PRECEU_PH_QBRA_MM
    5968             :     0U, // PRECEU_PH_QBR_MM
    5969             :     0U, // PRECRQU_S_QB_PH
    5970             :     0U, // PRECRQU_S_QB_PH_MM
    5971             :     0U, // PRECRQ_PH_W
    5972             :     0U, // PRECRQ_PH_W_MM
    5973             :     0U, // PRECRQ_QB_PH
    5974             :     0U, // PRECRQ_QB_PH_MM
    5975             :     0U, // PRECRQ_RS_PH_W
    5976             :     0U, // PRECRQ_RS_PH_W_MM
    5977             :     0U, // PRECR_QB_PH
    5978             :     0U, // PRECR_QB_PH_MMR2
    5979             :     4U, // PRECR_SRA_PH_W
    5980             :     4U, // PRECR_SRA_PH_W_MMR2
    5981             :     4U, // PRECR_SRA_R_PH_W
    5982             :     4U, // PRECR_SRA_R_PH_W_MMR2
    5983             :     0U, // PREF
    5984             :     0U, // PREFE
    5985             :     0U, // PREFE_MM
    5986             :     0U, // PREFX_MM
    5987             :     0U, // PREF_MM
    5988             :     0U, // PREF_MMR6
    5989             :     0U, // PREF_R6
    5990             :     4U, // PREPEND
    5991             :     4U, // PREPEND_MMR2
    5992             :     0U, // RADDU_W_QB
    5993             :     0U, // RADDU_W_QB_MM
    5994             :     0U, // RDDSP
    5995             :     0U, // RDDSP_MM
    5996             :     6U, // RDHWR
    5997             :     6U, // RDHWR64
    5998             :     6U, // RDHWR_MM
    5999             :     2U, // RDHWR_MMR6
    6000             :     0U, // RDPGPR_MMR6
    6001             :     0U, // RECIP_D32
    6002             :     0U, // RECIP_D32_MM
    6003             :     0U, // RECIP_D64
    6004             :     0U, // RECIP_D64_MM
    6005             :     0U, // RECIP_S
    6006             :     0U, // RECIP_S_MM
    6007             :     0U, // REPLV_PH
    6008             :     0U, // REPLV_PH_MM
    6009             :     0U, // REPLV_QB
    6010             :     0U, // REPLV_QB_MM
    6011             :     0U, // REPL_PH
    6012             :     0U, // REPL_PH_MM
    6013             :     0U, // REPL_QB
    6014             :     0U, // REPL_QB_MM
    6015             :     0U, // RINT_D
    6016             :     0U, // RINT_D_MMR6
    6017             :     0U, // RINT_S
    6018             :     0U, // RINT_S_MMR6
    6019             :     4U, // ROTR
    6020             :     0U, // ROTRV
    6021             :     0U, // ROTRV_MM
    6022             :     4U, // ROTR_MM
    6023             :     0U, // ROUND_L_D64
    6024             :     0U, // ROUND_L_D_MMR6
    6025             :     0U, // ROUND_L_S
    6026             :     0U, // ROUND_L_S_MMR6
    6027             :     0U, // ROUND_W_D32
    6028             :     0U, // ROUND_W_D64
    6029             :     0U, // ROUND_W_D_MMR6
    6030             :     0U, // ROUND_W_MM
    6031             :     0U, // ROUND_W_S
    6032             :     0U, // ROUND_W_S_MM
    6033             :     0U, // ROUND_W_S_MMR6
    6034             :     0U, // RSQRT_D32
    6035             :     0U, // RSQRT_D32_MM
    6036             :     0U, // RSQRT_D64
    6037             :     0U, // RSQRT_D64_MM
    6038             :     0U, // RSQRT_S
    6039             :     0U, // RSQRT_S_MM
    6040             :     0U, // Restore16
    6041             :     0U, // RestoreX16
    6042             :     2U, // SAT_S_B
    6043             :     12U,        // SAT_S_D
    6044             :     14U,        // SAT_S_H
    6045             :     4U, // SAT_S_W
    6046             :     2U, // SAT_U_B
    6047             :     12U,        // SAT_U_D
    6048             :     14U,        // SAT_U_H
    6049             :     4U, // SAT_U_W
    6050             :     0U, // SB
    6051             :     0U, // SB16_MM
    6052             :     0U, // SB16_MMR6
    6053             :     0U, // SB64
    6054             :     0U, // SBE
    6055             :     0U, // SBE_MM
    6056             :     0U, // SB_MM
    6057             :     0U, // SB_MMR6
    6058             :     0U, // SC
    6059             :     0U, // SC64
    6060             :     0U, // SC64_R6
    6061             :     0U, // SCD
    6062             :     0U, // SCD_R6
    6063             :     0U, // SCE
    6064             :     0U, // SCE_MM
    6065             :     0U, // SC_MM
    6066             :     0U, // SC_MMR6
    6067             :     0U, // SC_R6
    6068             :     0U, // SD
    6069             :     0U, // SDBBP
    6070             :     0U, // SDBBP16_MM
    6071             :     0U, // SDBBP16_MMR6
    6072             :     0U, // SDBBP_MM
    6073             :     0U, // SDBBP_MMR6
    6074             :     0U, // SDBBP_R6
    6075             :     0U, // SDC1
    6076             :     0U, // SDC164
    6077             :     0U, // SDC1_D64_MMR6
    6078             :     0U, // SDC1_MM
    6079             :     0U, // SDC2
    6080             :     0U, // SDC2_MMR6
    6081             :     0U, // SDC2_R6
    6082             :     0U, // SDC3
    6083             :     0U, // SDIV
    6084             :     0U, // SDIV_MM
    6085             :     0U, // SDL
    6086             :     0U, // SDR
    6087             :     0U, // SDXC1
    6088             :     0U, // SDXC164
    6089             :     0U, // SEB
    6090             :     0U, // SEB64
    6091             :     0U, // SEB_MM
    6092             :     0U, // SEH
    6093             :     0U, // SEH64
    6094             :     0U, // SEH_MM
    6095             :     0U, // SELEQZ
    6096             :     0U, // SELEQZ64
    6097             :     0U, // SELEQZ_D
    6098             :     0U, // SELEQZ_D_MMR6
    6099             :     0U, // SELEQZ_MMR6
    6100             :     0U, // SELEQZ_S
    6101             :     0U, // SELEQZ_S_MMR6
    6102             :     0U, // SELNEZ
    6103             :     0U, // SELNEZ64
    6104             :     0U, // SELNEZ_D
    6105             :     0U, // SELNEZ_D_MMR6
    6106             :     0U, // SELNEZ_MMR6
    6107             :     0U, // SELNEZ_S
    6108             :     0U, // SELNEZ_S_MMR6
    6109             :     24U,        // SEL_D
    6110             :     24U,        // SEL_D_MMR6
    6111             :     24U,        // SEL_S
    6112             :     24U,        // SEL_S_MMR6
    6113             :     0U, // SEQ
    6114             :     0U, // SEQi
    6115             :     0U, // SH
    6116             :     0U, // SH16_MM
    6117             :     0U, // SH16_MMR6
    6118             :     0U, // SH64
    6119             :     0U, // SHE
    6120             :     0U, // SHE_MM
    6121             :     6U, // SHF_B
    6122             :     6U, // SHF_H
    6123             :     6U, // SHF_W
    6124             :     0U, // SHILO
    6125             :     0U, // SHILOV
    6126             :     0U, // SHILOV_MM
    6127             :     0U, // SHILO_MM
    6128             :     0U, // SHLLV_PH
    6129             :     0U, // SHLLV_PH_MM
    6130             :     0U, // SHLLV_QB
    6131             :     0U, // SHLLV_QB_MM
    6132             :     0U, // SHLLV_S_PH
    6133             :     0U, // SHLLV_S_PH_MM
    6134             :     0U, // SHLLV_S_W
    6135             :     0U, // SHLLV_S_W_MM
    6136             :     14U,        // SHLL_PH
    6137             :     14U,        // SHLL_PH_MM
    6138             :     2U, // SHLL_QB
    6139             :     2U, // SHLL_QB_MM
    6140             :     14U,        // SHLL_S_PH
    6141             :     14U,        // SHLL_S_PH_MM
    6142             :     4U, // SHLL_S_W
    6143             :     4U, // SHLL_S_W_MM
    6144             :     0U, // SHRAV_PH
    6145             :     0U, // SHRAV_PH_MM
    6146             :     0U, // SHRAV_QB
    6147             :     0U, // SHRAV_QB_MMR2
    6148             :     0U, // SHRAV_R_PH
    6149             :     0U, // SHRAV_R_PH_MM
    6150             :     0U, // SHRAV_R_QB
    6151             :     0U, // SHRAV_R_QB_MMR2
    6152             :     0U, // SHRAV_R_W
    6153             :     0U, // SHRAV_R_W_MM
    6154             :     14U,        // SHRA_PH
    6155             :     14U,        // SHRA_PH_MM
    6156             :     2U, // SHRA_QB
    6157             :     2U, // SHRA_QB_MMR2
    6158             :     14U,        // SHRA_R_PH
    6159             :     14U,        // SHRA_R_PH_MM
    6160             :     2U, // SHRA_R_QB
    6161             :     2U, // SHRA_R_QB_MMR2
    6162             :     4U, // SHRA_R_W
    6163             :     4U, // SHRA_R_W_MM
    6164             :     0U, // SHRLV_PH
    6165             :     0U, // SHRLV_PH_MMR2
    6166             :     0U, // SHRLV_QB
    6167             :     0U, // SHRLV_QB_MM
    6168             :     14U,        // SHRL_PH
    6169             :     14U,        // SHRL_PH_MMR2
    6170             :     2U, // SHRL_QB
    6171             :     2U, // SHRL_QB_MM
    6172             :     0U, // SH_MM
    6173             :     0U, // SH_MMR6
    6174             :     148U,       // SLDI_B
    6175             :     34U,        // SLDI_D
    6176             :     144U,       // SLDI_H
    6177             :     36U,        // SLDI_W
    6178             :     152U,       // SLD_B
    6179             :     152U,       // SLD_D
    6180             :     152U,       // SLD_H
    6181             :     152U,       // SLD_W
    6182             :     4U, // SLL
    6183             :     0U, // SLL16_MM
    6184             :     0U, // SLL16_MMR6
    6185             :     1U, // SLL64_32
    6186             :     1U, // SLL64_64
    6187             :     2U, // SLLI_B
    6188             :     12U,        // SLLI_D
    6189             :     14U,        // SLLI_H
    6190             :     4U, // SLLI_W
    6191             :     0U, // SLLV
    6192             :     0U, // SLLV_MM
    6193             :     0U, // SLL_B
    6194             :     0U, // SLL_D
    6195             :     0U, // SLL_H
    6196             :     4U, // SLL_MM
    6197             :     4U, // SLL_MMR6
    6198             :     0U, // SLL_W
    6199             :     0U, // SLT
    6200             :     0U, // SLT64
    6201             :     0U, // SLT_MM
    6202             :     0U, // SLTi
    6203             :     0U, // SLTi64
    6204             :     0U, // SLTi_MM
    6205             :     0U, // SLTiu
    6206             :     0U, // SLTiu64
    6207             :     0U, // SLTiu_MM
    6208             :     0U, // SLTu
    6209             :     0U, // SLTu64
    6210             :     0U, // SLTu_MM
    6211             :     0U, // SNE
    6212             :     0U, // SNEi
    6213             :     142U,       // SPLATI_B
    6214             :     156U,       // SPLATI_D
    6215             :     130U,       // SPLATI_H
    6216             :     138U,       // SPLATI_W
    6217             :     128U,       // SPLAT_B
    6218             :     128U,       // SPLAT_D
    6219             :     128U,       // SPLAT_H
    6220             :     128U,       // SPLAT_W
    6221             :     4U, // SRA
    6222             :     2U, // SRAI_B
    6223             :     12U,        // SRAI_D
    6224             :     14U,        // SRAI_H
    6225             :     4U, // SRAI_W
    6226             :     2U, // SRARI_B
    6227             :     12U,        // SRARI_D
    6228             :     14U,        // SRARI_H
    6229             :     4U, // SRARI_W
    6230             :     0U, // SRAR_B
    6231             :     0U, // SRAR_D
    6232             :     0U, // SRAR_H
    6233             :     0U, // SRAR_W
    6234             :     0U, // SRAV
    6235             :     0U, // SRAV_MM
    6236             :     0U, // SRA_B
    6237             :     0U, // SRA_D
    6238             :     0U, // SRA_H
    6239             :     4U, // SRA_MM
    6240             :     0U, // SRA_W
    6241             :     4U, // SRL
    6242             :     0U, // SRL16_MM
    6243             :     0U, // SRL16_MMR6
    6244             :     2U, // SRLI_B
    6245             :     12U,        // SRLI_D
    6246             :     14U,        // SRLI_H
    6247             :     4U, // SRLI_W
    6248             :     2U, // SRLRI_B
    6249             :     12U,        // SRLRI_D
    6250             :     14U,        // SRLRI_H
    6251             :     4U, // SRLRI_W
    6252             :     0U, // SRLR_B
    6253             :     0U, // SRLR_D
    6254             :     0U, // SRLR_H
    6255             :     0U, // SRLR_W
    6256             :     0U, // SRLV
    6257             :     0U, // SRLV_MM
    6258             :     0U, // SRL_B
    6259             :     0U, // SRL_D
    6260             :     0U, // SRL_H
    6261             :     4U, // SRL_MM
    6262             :     0U, // SRL_W
    6263             :     0U, // SSNOP
    6264             :     0U, // SSNOP_MM
    6265             :     0U, // SSNOP_MMR6
    6266             :     0U, // ST_B
    6267             :     0U, // ST_D
    6268             :     0U, // ST_H
    6269             :     0U, // ST_W
    6270             :     0U, // SUB
    6271             :     0U, // SUBQH_PH
    6272             :     0U, // SUBQH_PH_MMR2
    6273             :     0U, // SUBQH_R_PH
    6274             :     0U, // SUBQH_R_PH_MMR2
    6275             :     0U, // SUBQH_R_W
    6276             :     0U, // SUBQH_R_W_MMR2
    6277             :     0U, // SUBQH_W
    6278             :     0U, // SUBQH_W_MMR2
    6279             :     0U, // SUBQ_PH
    6280             :     0U, // SUBQ_PH_MM
    6281             :     0U, // SUBQ_S_PH
    6282             :     0U, // SUBQ_S_PH_MM
    6283             :     0U, // SUBQ_S_W
    6284             :     0U, // SUBQ_S_W_MM
    6285             :     0U, // SUBSUS_U_B
    6286             :     0U, // SUBSUS_U_D
    6287             :     0U, // SUBSUS_U_H
    6288             :     0U, // SUBSUS_U_W
    6289             :     0U, // SUBSUU_S_B
    6290             :     0U, // SUBSUU_S_D
    6291             :     0U, // SUBSUU_S_H
    6292             :     0U, // SUBSUU_S_W
    6293             :     0U, // SUBS_S_B
    6294             :     0U, // SUBS_S_D
    6295             :     0U, // SUBS_S_H
    6296             :     0U, // SUBS_S_W
    6297             :     0U, // SUBS_U_B
    6298             :     0U, // SUBS_U_D
    6299             :     0U, // SUBS_U_H
    6300             :     0U, // SUBS_U_W
    6301             :     0U, // SUBU16_MM
    6302             :     0U, // SUBU16_MMR6
    6303             :     0U, // SUBUH_QB
    6304             :     0U, // SUBUH_QB_MMR2
    6305             :     0U, // SUBUH_R_QB
    6306             :     0U, // SUBUH_R_QB_MMR2
    6307             :     0U, // SUBU_MMR6
    6308             :     0U, // SUBU_PH
    6309             :     0U, // SUBU_PH_MMR2
    6310             :     0U, // SUBU_QB
    6311             :     0U, // SUBU_QB_MM
    6312             :     0U, // SUBU_S_PH
    6313             :     0U, // SUBU_S_PH_MMR2
    6314             :     0U, // SUBU_S_QB
    6315             :     0U, // SUBU_S_QB_MM
    6316             :     4U, // SUBVI_B
    6317             :     4U, // SUBVI_D
    6318             :     4U, // SUBVI_H
    6319             :     4U, // SUBVI_W
    6320             :     0U, // SUBV_B
    6321             :     0U, // SUBV_D
    6322             :     0U, // SUBV_H
    6323             :     0U, // SUBV_W
    6324             :     0U, // SUB_MM
    6325             :     0U, // SUB_MMR6
    6326             :     0U, // SUBu
    6327             :     0U, // SUBu_MM
    6328             :     0U, // SUXC1
    6329             :     0U, // SUXC164
    6330             :     0U, // SUXC1_MM
    6331             :     0U, // SW
    6332             :     0U, // SW16_MM
    6333             :     0U, // SW16_MMR6
    6334             :     0U, // SW64
    6335             :     0U, // SWC1
    6336             :     0U, // SWC1_MM
    6337             :     0U, // SWC2
    6338             :     0U, // SWC2_MMR6
    6339             :     0U, // SWC2_R6
    6340             :     0U, // SWC3
    6341             :     0U, // SWDSP
    6342             :     0U, // SWDSP_MM
    6343             :     0U, // SWE
    6344             :     0U, // SWE_MM
    6345             :     0U, // SWL
    6346             :     0U, // SWL64
    6347             :     0U, // SWLE
    6348             :     0U, // SWLE_MM
    6349             :     0U, // SWL_MM
    6350             :     0U, // SWM16_MM
    6351             :     0U, // SWM16_MMR6
    6352             :     0U, // SWM32_MM
    6353             :     0U, // SWP_MM
    6354             :     0U, // SWR
    6355             :     0U, // SWR64
    6356             :     0U, // SWRE
    6357             :     0U, // SWRE_MM
    6358             :     0U, // SWR_MM
    6359             :     0U, // SWSP_MM
    6360             :     0U, // SWSP_MMR6
    6361             :     0U, // SWXC1
    6362             :     0U, // SWXC1_MM
    6363             :     0U, // SW_MM
    6364             :     0U, // SW_MMR6
    6365             :     0U, // SYNC
    6366             :     0U, // SYNCI
    6367             :     0U, // SYNCI_MM
    6368             :     0U, // SYNCI_MMR6
    6369             :     0U, // SYNC_MM
    6370             :     0U, // SYNC_MMR6
    6371             :     0U, // SYSCALL
    6372             :     0U, // SYSCALL_MM
    6373             :     0U, // Save16
    6374             :     0U, // SaveX16
    6375             :     0U, // SbRxRyOffMemX16
    6376             :     0U, // SebRx16
    6377             :     0U, // SehRx16
    6378             :     0U, // ShRxRyOffMemX16
    6379             :     4U, // SllX16
    6380             :     0U, // SllvRxRy16
    6381             :     0U, // SltRxRy16
    6382             :     0U, // SltiRxImm16
    6383             :     0U, // SltiRxImmX16
    6384             :     0U, // SltiuRxImm16
    6385             :     0U, // SltiuRxImmX16
    6386             :     0U, // SltuRxRy16
    6387             :     4U, // SraX16
    6388             :     0U, // SravRxRy16
    6389             :     4U, // SrlX16
    6390             :     0U, // SrlvRxRy16
    6391             :     0U, // SubuRxRyRz16
    6392             :     0U, // SwRxRyOffMemX16
    6393             :     0U, // SwRxSpImmX16
    6394             :     38U,        // TEQ
    6395             :     0U, // TEQI
    6396             :     0U, // TEQI_MM
    6397             :     14U,        // TEQ_MM
    6398             :     38U,        // TGE
    6399             :     0U, // TGEI
    6400             :     0U, // TGEIU
    6401             :     0U, // TGEIU_MM
    6402             :     0U, // TGEI_MM
    6403             :     38U,        // TGEU
    6404             :     14U,        // TGEU_MM
    6405             :     14U,        // TGE_MM
    6406             :     0U, // TLBGINV
    6407             :     0U, // TLBGINVF
    6408             :     0U, // TLBGINVF_MM
    6409             :     0U, // TLBGINV_MM
    6410             :     0U, // TLBGP
    6411             :     0U, // TLBGP_MM
    6412             :     0U, // TLBGR
    6413             :     0U, // TLBGR_MM
    6414             :     0U, // TLBGWI
    6415             :     0U, // TLBGWI_MM
    6416             :     0U, // TLBGWR
    6417             :     0U, // TLBGWR_MM
    6418             :     0U, // TLBINV
    6419             :     0U, // TLBINVF
    6420             :     0U, // TLBINVF_MMR6
    6421             :     0U, // TLBINV_MMR6
    6422             :     0U, // TLBP
    6423             :     0U, // TLBP_MM
    6424             :     0U, // TLBR
    6425             :     0U, // TLBR_MM
    6426             :     0U, // TLBWI
    6427             :     0U, // TLBWI_MM
    6428             :     0U, // TLBWR
    6429             :     0U, // TLBWR_MM
    6430             :     38U,        // TLT
    6431             :     0U, // TLTI
    6432             :     0U, // TLTIU_MM
    6433             :     0U, // TLTI_MM
    6434             :     38U,        // TLTU
    6435             :     14U,        // TLTU_MM
    6436             :     14U,        // TLT_MM
    6437             :     38U,        // TNE
    6438             :     0U, // TNEI
    6439             :     0U, // TNEI_MM
    6440             :     14U,        // TNE_MM
    6441             :     0U, // TRUNC_L_D64
    6442             :     0U, // TRUNC_L_D_MMR6
    6443             :     0U, // TRUNC_L_S
    6444             :     0U, // TRUNC_L_S_MMR6
    6445             :     0U, // TRUNC_W_D32
    6446             :     0U, // TRUNC_W_D64
    6447             :     0U, // TRUNC_W_D_MMR6
    6448             :     0U, // TRUNC_W_MM
    6449             :     0U, // TRUNC_W_S
    6450             :     0U, // TRUNC_W_S_MM
    6451             :     0U, // TRUNC_W_S_MMR6
    6452             :     0U, // TTLTIU
    6453             :     0U, // UDIV
    6454             :     0U, // UDIV_MM
    6455             :     0U, // V3MULU
    6456             :     0U, // VMM0
    6457             :     0U, // VMULU
    6458             :     24U,        // VSHF_B
    6459             :     24U,        // VSHF_D
    6460             :     24U,        // VSHF_H
    6461             :     24U,        // VSHF_W
    6462             :     0U, // WAIT
    6463             :     0U, // WAIT_MM
    6464             :     0U, // WAIT_MMR6
    6465             :     0U, // WRDSP
    6466             :     0U, // WRDSP_MM
    6467             :     0U, // WRPGPR_MMR6
    6468             :     0U, // WSBH
    6469             :     0U, // WSBH_MM
    6470             :     0U, // WSBH_MMR6
    6471             :     0U, // XOR
    6472             :     0U, // XOR16_MM
    6473             :     0U, // XOR16_MMR6
    6474             :     0U, // XOR64
    6475             :     6U, // XORI_B
    6476             :     8U, // XORI_MMR6
    6477             :     0U, // XOR_MM
    6478             :     0U, // XOR_MMR6
    6479             :     0U, // XOR_V
    6480             :     8U, // XORi
    6481             :     8U, // XORi64
    6482             :     8U, // XORi_MM
    6483             :     0U, // XorRxRxRy16
    6484             :     0U, // YIELD
    6485             :   };
    6486             : 
    6487      144118 :   O << "\t";
    6488             : 
    6489             :   // Emit the opcode for the instruction.
    6490             :   uint64_t Bits = 0;
    6491      144118 :   Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
    6492      144118 :   Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
    6493             :   assert(Bits != 0 && "Cannot print this instruction.");
    6494      144118 :   O << AsmStrs+(Bits & 16383)-1;
    6495             : 
    6496             : 
    6497             :   // Fragment 0 encoded into 4 bits for 14 unique commands.
    6498      144118 :   switch ((Bits >> 14) & 15) {
    6499           0 :   default: llvm_unreachable("Invalid command number.");
    6500             :   case 0:
    6501             :     // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
    6502             :     return;
    6503             :     break;
    6504      139344 :   case 1:
    6505             :     // ABSMacro, BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BG...
    6506      139344 :     printOperand(MI, 0, O);
    6507      139344 :     break;
    6508        2260 :   case 2:
    6509             :     // CTTC1, MTTACX, MTTC0, MTTC1, MTTGPR, MTTHC1, MTTHI, MTTLO, MultRxRyRz1...
    6510        2260 :     printOperand(MI, 1, O);
    6511        2260 :     O << ", ";
    6512        2260 :     break;
    6513          88 :   case 3:
    6514             :     // LWM_MM, SWM_MM, LWM16_MM, LWM16_MMR6, LWM32_MM, MOVEP_MM, MOVEP_MMR6, ...
    6515          88 :     printRegisterList(MI, 0, O);
    6516          88 :     O << ", ";
    6517          88 :     break;
    6518           0 :   case 4:
    6519             :     // SelBeqZ, SelBneZ, SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZ...
    6520           0 :     printOperand(MI, 3, O);
    6521           0 :     break;
    6522         257 :   case 5:
    6523             :     // AND16_MM, AND16_MMR6, LSA_MMR6, MTHC1_D32, MTHC1_D32_MM, MTHC1_D64, MT...
    6524         257 :     printOperand(MI, 2, O);
    6525         257 :     O << ", ";
    6526         257 :     break;
    6527          62 :   case 6:
    6528             :     // BREAK, BREAK_MM, BREAK_MMR6, HYPCALL, HYPCALL_MM, SDBBP_MM, SYSCALL_MM...
    6529          62 :     printUImm<10>(MI, 0, O);
    6530          62 :     break;
    6531          14 :   case 7:
    6532             :     // BREAK16_MM, BREAK16_MMR6, SDBBP16_MM, SDBBP16_MMR6
    6533          14 :     printUImm<4>(MI, 0, O);
    6534          14 :     return;
    6535             :     break;
    6536         232 :   case 8:
    6537             :     // CACHE, CACHEE, CACHEE_MM, CACHE_MM, CACHE_MMR6, CACHE_R6, PREF, PREFE,...
    6538         232 :     printUImm<5>(MI, 2, O);
    6539         232 :     O << ", ";
    6540         232 :     break;
    6541         455 :   case 9:
    6542             :     // FCMP_D32, FCMP_D32_MM, FCMP_D64, FCMP_S32, FCMP_S32_MM
    6543         455 :     printFCCOperand(MI, 2, O);
    6544         455 :     break;
    6545         417 :   case 10:
    6546             :     // Jal16, JalB16
    6547         417 :     printUImm<26>(MI, 0, O);
    6548         417 :     break;
    6549          59 :   case 11:
    6550             :     // SDBBP, SDBBP_MMR6, SDBBP_R6, SYSCALL
    6551          59 :     printUImm<20>(MI, 0, O);
    6552          59 :     return;
    6553             :     break;
    6554          48 :   case 12:
    6555             :     // SYNC, SYNC_MM, SYNC_MMR6
    6556          48 :     printUImm<5>(MI, 0, O);
    6557          48 :     return;
    6558             :     break;
    6559          26 :   case 13:
    6560             :     // SYNCI, SYNCI_MM, SYNCI_MMR6
    6561          26 :     printMemOperand(MI, 0, O);
    6562          26 :     return;
    6563             :     break;
    6564             :   }
    6565             : 
    6566             : 
    6567             :   // Fragment 1 encoded into 5 bits for 18 unique commands.
    6568      143115 :   switch ((Bits >> 18) & 31) {
    6569           0 :   default: llvm_unreachable("Invalid command number.");
    6570      123240 :   case 0:
    6571             :     // ABSMacro, BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BG...
    6572      123240 :     O << ", ";
    6573      123240 :     break;
    6574             :   case 1:
    6575             :     // B_MMR6_Pseudo, B_MM_Pseudo, Constant32, JalOneReg, MFTDSP, MTTDSP, ADD...
    6576             :     return;
    6577             :     break;
    6578        1866 :   case 2:
    6579             :     // CTTC1, MTTACX, MTTC0, MTTC1, MTTGPR, MTTHC1, MTTHI, MTTLO, CTC1, CTC1_...
    6580        1866 :     printOperand(MI, 0, O);
    6581        1866 :     break;
    6582          78 :   case 3:
    6583             :     // LWM_MM, SWM_MM, LWM16_MM, LWM16_MMR6, LWM32_MM, SWM16_MM, SWM16_MMR6, ...
    6584          78 :     printMemOperand(MI, 1, O);
    6585          78 :     return;
    6586             :     break;
    6587          91 :   case 4:
    6588             :     // LwConstant32
    6589          91 :     O << ", 1f\n\tb\t2f\n\t.align\t2\n1: \t.word\t";
    6590          91 :     printOperand(MI, 1, O);
    6591          91 :     O << "\n2:";
    6592          91 :     return;
    6593             :     break;
    6594          40 :   case 5:
    6595             :     // MultRxRyRz16, MultuRxRyRz16, SltCCRxRy16, SltiCCRxImmX16, SltiuCCRxImm...
    6596          40 :     printOperand(MI, 2, O);
    6597          40 :     break;
    6598           0 :   case 6:
    6599             :     // SelBeqZ, SelBneZ
    6600           0 :     O << ", .+4\n\t\n\tmove ";
    6601           0 :     printOperand(MI, 1, O);
    6602           0 :     O << ", ";
    6603           0 :     printOperand(MI, 2, O);
    6604           0 :     return;
    6605             :     break;
    6606          90 :   case 7:
    6607             :     // AND16_MM, AND16_MMR6, LSA_MMR6, OR16_MM, OR16_MMR6, PREFX_MM, XOR16_MM...
    6608          90 :     printOperand(MI, 1, O);
    6609          90 :     break;
    6610         198 :   case 8:
    6611             :     // AddiuRxPcImmX16
    6612         198 :     O << ", $pc, ";
    6613         198 :     printOperand(MI, 1, O);
    6614         198 :     return;
    6615             :     break;
    6616          73 :   case 9:
    6617             :     // AddiuSpImm16, Bimm16
    6618          73 :     O << " # 16 bit inst";
    6619          73 :     return;
    6620             :     break;
    6621         115 :   case 10:
    6622             :     // Bteqz16, Btnez16
    6623         115 :     O << "  # 16 bit inst";
    6624         115 :     return;
    6625             :     break;
    6626         227 :   case 11:
    6627             :     // CACHE, CACHEE, CACHEE_MM, CACHE_MM, CACHE_MMR6, CACHE_R6, PREF, PREFE,...
    6628         227 :     printMemOperand(MI, 0, O);
    6629         227 :     return;
    6630             :     break;
    6631         224 :   case 12:
    6632             :     // FCMP_D32, FCMP_D32_MM, FCMP_D64
    6633         224 :     O << ".d\t";
    6634         224 :     printOperand(MI, 0, O);
    6635         224 :     O << ", ";
    6636         224 :     printOperand(MI, 1, O);
    6637         224 :     return;
    6638             :     break;
    6639         231 :   case 13:
    6640             :     // FCMP_S32, FCMP_S32_MM
    6641         231 :     O << ".s\t";
    6642         231 :     printOperand(MI, 0, O);
    6643         231 :     O << ", ";
    6644         231 :     printOperand(MI, 1, O);
    6645         231 :     return;
    6646             :     break;
    6647             :   case 14:
    6648             :     // INSERT_B, INSERT_D, INSERT_H, INSERT_W, INSVE_B, INSVE_D, INSVE_H, INS...
    6649             :     O << '[';
    6650             :     break;
    6651         406 :   case 15:
    6652             :     // Jal16
    6653         406 :     O << "\n\tnop";
    6654         406 :     return;
    6655             :     break;
    6656          11 :   case 16:
    6657             :     // JalB16
    6658          11 :     O << "\t# branch\n\tnop";
    6659          11 :     return;
    6660             :     break;
    6661         536 :   case 17:
    6662             :     // SC, SC64, SC64_R6, SCD, SCD_R6, SCE, SCE_MM, SC_MM, SC_MMR6, SC_R6
    6663         536 :     printMemOperand(MI, 2, O);
    6664         536 :     return;
    6665             :     break;
    6666             :   }
    6667             : 
    6668             : 
    6669             :   // Fragment 2 encoded into 5 bits for 25 unique commands.
    6670      126142 :   switch ((Bits >> 23) & 31) {
    6671           0 :   default: llvm_unreachable("Invalid command number.");
    6672       69555 :   case 0:
    6673             :     // ABSMacro, BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BG...
    6674       69555 :     printOperand(MI, 1, O);
    6675       69555 :     break;
    6676             :   case 1:
    6677             :     // CTTC1, MTTACX, MTTC1, MTTGPR, MTTHC1, MTTHI, MTTLO, ADDIUS5_MM, AND16_...
    6678             :     return;
    6679             :     break;
    6680        1431 :   case 2:
    6681             :     // GotPrologue16, AddiuRxRxImm16, AddiuRxRxImmX16, AndRxRxRy16, BINSLI_B,...
    6682        1431 :     printOperand(MI, 2, O);
    6683        1431 :     break;
    6684       42813 :   case 3:
    6685             :     // LDMacro, LOAD_ACC128, LOAD_ACC64, LOAD_ACC64DSP, LOAD_CCOND_DSP, LoadA...
    6686       42813 :     printMemOperand(MI, 1, O);
    6687       42813 :     return;
    6688             :     break;
    6689         238 :   case 4:
    6690             :     // MTTC0, DMTC0, DMTC2, DMTGC0, FORK, LSA_MMR6, MOVEP_MM, MOVEP_MMR6, MTC...
    6691         238 :     O << ", ";
    6692         238 :     break;
    6693           9 :   case 5:
    6694             :     // MultRxRyRz16, MultuRxRyRz16
    6695           9 :     O << "\n\tmflo\t";
    6696           9 :     printOperand(MI, 0, O);
    6697           9 :     return;
    6698             :     break;
    6699           0 :   case 6:
    6700             :     // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt...
    6701           0 :     printOperand(MI, 4, O);
    6702           0 :     break;
    6703           0 :   case 7:
    6704             :     // SltCCRxRy16, SltiCCRxImmX16, SltiuCCRxImmX16, SltuCCRxRy16, SltuRxRyRz...
    6705           0 :     O << "\n\tmove\t";
    6706           0 :     printOperand(MI, 0, O);
    6707           0 :     O << ", $t8";
    6708           0 :     return;
    6709             :     break;
    6710         230 :   case 8:
    6711             :     // AddiuRxRyOffMemX16, LEA_ADDiu, LEA_ADDiu64, LEA_ADDiu_MM
    6712         230 :     printMemOperandEA(MI, 1, O);
    6713         230 :     return;
    6714             :     break;
    6715          18 :   case 9:
    6716             :     // BBIT0, BBIT032, BBIT1, BBIT132
    6717          18 :     printUImm<5>(MI, 1, O);
    6718          18 :     O << ", ";
    6719          18 :     printOperand(MI, 2, O);
    6720          18 :     return;
    6721             :     break;
    6722          70 :   case 10:
    6723             :     // BREAK, BREAK_MM, BREAK_MMR6, RDDSP, WRDSP
    6724          70 :     printUImm<10>(MI, 1, O);
    6725          70 :     return;
    6726             :     break;
    6727        9053 :   case 11:
    6728             :     // DMFC2_OCTEON, DMTC2_OCTEON, LUI_MMR6, LUi, LUi64, LUi_MM
    6729        9053 :     printUImm<16>(MI, 1, O);
    6730        9053 :     return;
    6731             :     break;
    6732           7 :   case 12:
    6733             :     // GINVT, GINVT_MMR6
    6734           7 :     printUImm<2>(MI, 1, O);
    6735           7 :     return;
    6736             :     break;
    6737         114 :   case 13:
    6738             :     // INSERT_B
    6739         114 :     printUImm<4>(MI, 3, O);
    6740         114 :     O << "], ";
    6741         114 :     printOperand(MI, 2, O);
    6742         114 :     return;
    6743             :     break;
    6744         128 :   case 14:
    6745             :     // INSERT_D
    6746         128 :     printUImm<1>(MI, 3, O);
    6747         128 :     O << "], ";
    6748         128 :     printOperand(MI, 2, O);
    6749         128 :     return;
    6750             :     break;
    6751         290 :   case 15:
    6752             :     // INSERT_H
    6753         290 :     printUImm<3>(MI, 3, O);
    6754         290 :     O << "], ";
    6755         290 :     printOperand(MI, 2, O);
    6756         290 :     return;
    6757             :     break;
    6758         322 :   case 16:
    6759             :     // INSERT_W
    6760         322 :     printUImm<2>(MI, 3, O);
    6761         322 :     O << "], ";
    6762         322 :     printOperand(MI, 2, O);
    6763         322 :     return;
    6764             :     break;
    6765           6 :   case 17:
    6766             :     // INSVE_B
    6767           6 :     printUImm<4>(MI, 2, O);
    6768           6 :     O << "], ";
    6769           6 :     printOperand(MI, 3, O);
    6770             :     O << '[';
    6771           6 :     printUImm<0>(MI, 4, O);
    6772             :     O << ']';
    6773             :     return;
    6774             :     break;
    6775          18 :   case 18:
    6776             :     // INSVE_D
    6777          18 :     printUImm<1>(MI, 2, O);
    6778          18 :     O << "], ";
    6779          18 :     printOperand(MI, 3, O);
    6780             :     O << '[';
    6781          18 :     printUImm<0>(MI, 4, O);
    6782             :     O << ']';
    6783             :     return;
    6784             :     break;
    6785           6 :   case 19:
    6786             :     // INSVE_H
    6787           6 :     printUImm<3>(MI, 2, O);
    6788           6 :     O << "], ";
    6789           6 :     printOperand(MI, 3, O);
    6790             :     O << '[';
    6791           6 :     printUImm<0>(MI, 4, O);
    6792             :     O << ']';
    6793             :     return;
    6794             :     break;
    6795          22 :   case 20:
    6796             :     // INSVE_W
    6797          22 :     printUImm<2>(MI, 2, O);
    6798          22 :     O << "], ";
    6799          22 :     printOperand(MI, 3, O);
    6800             :     O << '[';
    6801          22 :     printUImm<0>(MI, 4, O);
    6802             :     O << ']';
    6803             :     return;
    6804             :     break;
    6805          50 :   case 21:
    6806             :     // LWP_MM, SWP_MM
    6807          50 :     printMemOperand(MI, 2, O);
    6808          50 :     return;
    6809             :     break;
    6810             :   case 22:
    6811             :     // PREFX_MM
    6812             :     O << '(';
    6813           5 :     printOperand(MI, 0, O);
    6814             :     O << ')';
    6815             :     return;
    6816             :     break;
    6817           6 :   case 23:
    6818             :     // RDDSP_MM, WRDSP_MM
    6819           6 :     printUImm<7>(MI, 1, O);
    6820           6 :     return;
    6821             :     break;
    6822           7 :   case 24:
    6823             :     // REPL_QB, REPL_QB_MM
    6824           7 :     printUImm<8>(MI, 1, O);
    6825           7 :     return;
    6826             :     break;
    6827             :   }
    6828             : 
    6829             : 
    6830             :   // Fragment 3 encoded into 5 bits for 19 unique commands.
    6831       71224 :   switch ((Bits >> 28) & 31) {
    6832           0 :   default: llvm_unreachable("Invalid command number.");
    6833             :   case 0:
    6834             :     // ABSMacro, CFTC1, JalTwoReg, LoadAddrImm32, LoadAddrImm64, LoadImm32, L...
    6835             :     return;
    6836             :     break;
    6837       55391 :   case 1:
    6838             :     // BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BGEUImmMacro...
    6839       55391 :     O << ", ";
    6840       55391 :     break;
    6841           0 :   case 2:
    6842             :     // BteqzT8CmpX16, BteqzT8CmpiX16, BteqzT8SltX16, BteqzT8SltiX16, BteqzT8S...
    6843           0 :     O << "\n\tbteqz\t";
    6844           0 :     printOperand(MI, 2, O);
    6845           0 :     return;
    6846             :     break;
    6847           0 :   case 3:
    6848             :     // BtnezT8CmpX16, BtnezT8CmpiX16, BtnezT8SltX16, BtnezT8SltiX16, BtnezT8S...
    6849           0 :     O << "\n\tbtnez\t";
    6850           0 :     printOperand(MI, 2, O);
    6851           0 :     return;
    6852             :     break;
    6853           0 :   case 4:
    6854             :     // GotPrologue16
    6855           0 :     O << "\n\taddiu\t";
    6856           0 :     printOperand(MI, 1, O);
    6857           0 :     O << ", $pc, ";
    6858           0 :     printOperand(MI, 3, O);
    6859           0 :     O << "\n ";
    6860           0 :     return;
    6861             :     break;
    6862         169 :   case 5:
    6863             :     // MTTC0, DMTC0, DMTC2, DMTGC0, MTC0, MTC0_MMR6, MTC2, MTGC0, MTGC0_MM, M...
    6864         169 :     printUImm<3>(MI, 2, O);
    6865         169 :     return;
    6866             :     break;
    6867           0 :   case 6:
    6868             :     // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt...
    6869           0 :     O << "\n\tbteqz\t.+4\n\tmove ";
    6870           0 :     printOperand(MI, 1, O);
    6871           0 :     O << ", ";
    6872           0 :     printOperand(MI, 2, O);
    6873           0 :     return;
    6874             :     break;
    6875           0 :   case 7:
    6876             :     // SelTBtneZCmp, SelTBtneZCmpi, SelTBtneZSlt, SelTBtneZSlti, SelTBtneZSlt...
    6877           0 :     O << "\n\tbtnez\t.+4\n\tmove ";
    6878           0 :     printOperand(MI, 1, O);
    6879           0 :     O << ", ";
    6880           0 :     printOperand(MI, 2, O);
    6881           0 :     return;
    6882             :     break;
    6883          59 :   case 8:
    6884             :     // AddiuRxRxImm16, LwRxPcTcp16
    6885          59 :     O << "\t# 16 bit inst";
    6886          59 :     return;
    6887             :     break;
    6888          46 :   case 9:
    6889             :     // BeqzRxImm16, BnezRxImm16
    6890          46 :     O << "  # 16 bit inst";
    6891          46 :     return;
    6892             :     break;
    6893             :   case 10:
    6894             :     // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ...
    6895             :     O << '[';
    6896             :     break;
    6897          52 :   case 11:
    6898             :     // CmpiRxImm16, LiRxImm16, SltiRxImm16, SltiuRxImm16
    6899          52 :     O << " \t# 16 bit inst";
    6900          52 :     return;
    6901             :     break;
    6902          69 :   case 12:
    6903             :     // DSLL64_32
    6904          69 :     O << ", 32";
    6905          69 :     return;
    6906             :     break;
    6907           3 :   case 13:
    6908             :     // FORK
    6909           3 :     printOperand(MI, 2, O);
    6910           3 :     return;
    6911             :     break;
    6912             :   case 14:
    6913             :     // LBUX, LBUX_MM, LDXC1, LDXC164, LHX, LHX_MM, LUXC1, LUXC164, LUXC1_MM, ...
    6914             :     O << '(';
    6915         324 :     printOperand(MI, 1, O);
    6916             :     O << ')';
    6917             :     return;
    6918             :     break;
    6919           2 :   case 15:
    6920             :     // LSA_MMR6
    6921           2 :     printOperand(MI, 0, O);
    6922           2 :     O << ", ";
    6923           2 :     printUImm<2, 1>(MI, 3, O);
    6924           2 :     return;
    6925             :     break;
    6926          10 :   case 16:
    6927             :     // MOVEP_MM, MOVEP_MMR6
    6928          10 :     printOperand(MI, 3, O);
    6929          10 :     return;
    6930             :     break;
    6931          54 :   case 17:
    6932             :     // MTTR
    6933          54 :     printUImm<1>(MI, 2, O);
    6934          54 :     O << ", ";
    6935          54 :     printUImm<3>(MI, 3, O);
    6936          54 :     O << ", ";
    6937          54 :     printUImm<1>(MI, 4, O);
    6938          54 :     return;
    6939             :     break;
    6940         138 :   case 18:
    6941             :     // SLL64_32, SLL64_64
    6942         138 :     O << ", 0";
    6943         138 :     return;
    6944             :     break;
    6945             :   }
    6946             : 
    6947             : 
    6948             :   // Fragment 4 encoded into 5 bits for 20 unique commands.
    6949       56661 :   switch ((Bits >> 33) & 31) {
    6950           0 :   default: llvm_unreachable("Invalid command number.");
    6951       40996 :   case 0:
    6952             :     // BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BGEUImmMacro...
    6953       40996 :     printOperand(MI, 2, O);
    6954       40996 :     break;
    6955         569 :   case 1:
    6956             :     // MFTC0, BCLRI_B, BNEGI_B, BSETI_B, COPY_S_H, COPY_U_H, DMFC0, DMFC2, DM...
    6957         569 :     printUImm<3>(MI, 2, O);
    6958         569 :     break;
    6959        4820 :   case 2:
    6960             :     // ADDVI_B, ADDVI_D, ADDVI_H, ADDVI_W, APPEND, APPEND_MMR2, BCLRI_W, BNEG...
    6961        4820 :     printUImm<5>(MI, 2, O);
    6962        4820 :     break;
    6963         185 :   case 3:
    6964             :     // ANDI_B, NORI_B, ORI_B, RDHWR, RDHWR64, RDHWR_MM, SHF_B, SHF_H, SHF_W, ...
    6965         185 :     printUImm<8>(MI, 2, O);
    6966         185 :     return;
    6967             :     break;
    6968        4918 :   case 4:
    6969             :     // ANDI_MMR6, ANDi, ANDi64, ANDi_MM, AUI, AUI_MMR6, DAHI, DATI, DAUI, ORI...
    6970        4918 :     printUImm<16>(MI, 2, O);
    6971        4918 :     return;
    6972             :     break;
    6973         526 :   case 5:
    6974             :     // BALIGN, BALIGN_MMR2, COPY_S_W, COPY_U_W, SPLATI_W
    6975         526 :     printUImm<2>(MI, 2, O);
    6976         526 :     break;
    6977        2771 :   case 6:
    6978             :     // BCLRI_D, BNEGI_D, BSETI_D, DEXT, DEXT64_32, DINS, DROTR, DSLL, DSRA, D...
    6979        2771 :     printUImm<6>(MI, 2, O);
    6980        2771 :     break;
    6981         211 :   case 7:
    6982             :     // BCLRI_H, BNEGI_H, BSETI_H, COPY_S_B, COPY_U_B, SAT_S_H, SAT_U_H, SHLL_...
    6983         211 :     printUImm<4>(MI, 2, O);
    6984         211 :     break;
    6985          29 :   case 8:
    6986             :     // BINSLI_B, BINSRI_B, SLDI_H
    6987          29 :     printUImm<3>(MI, 3, O);
    6988          29 :     break;
    6989          18 :   case 9:
    6990             :     // BINSLI_D, BINSRI_D
    6991          18 :     printUImm<6>(MI, 3, O);
    6992          18 :     return;
    6993             :     break;
    6994          25 :   case 10:
    6995             :     // BINSLI_H, BINSRI_H, SLDI_B
    6996          25 :     printUImm<4>(MI, 3, O);
    6997          25 :     break;
    6998          18 :   case 11:
    6999             :     // BINSLI_W, BINSRI_W
    7000          18 :     printUImm<5>(MI, 3, O);
    7001          18 :     return;
    7002             :     break;
    7003         504 :   case 12:
    7004             :     // BINSL_B, BINSL_D, BINSL_H, BINSL_W, BINSR_B, BINSR_D, BINSR_H, BINSR_W...
    7005         504 :     printOperand(MI, 3, O);
    7006         504 :     break;
    7007          29 :   case 13:
    7008             :     // BMNZI_B, BMZI_B, BSELI_B
    7009          29 :     printUImm<8>(MI, 3, O);
    7010          29 :     return;
    7011             :     break;
    7012         260 :   case 14:
    7013             :     // COPY_S_D, MFTR, SPLATI_D
    7014         260 :     printUImm<1>(MI, 2, O);
    7015         260 :     break;
    7016          37 :   case 15:
    7017             :     // DEXTU, DINSU
    7018          37 :     printUImm<5, 32>(MI, 2, O);
    7019          37 :     O << ", ";
    7020          37 :     break;
    7021           8 :   case 16:
    7022             :     // FADD_S_MMR6, FDIV_S_MMR6, FMUL_S_MMR6, FSUB_S_MMR6
    7023           8 :     printOperand(MI, 1, O);
    7024           8 :     return;
    7025             :     break;
    7026           7 :   case 17:
    7027             :     // SLDI_D
    7028           7 :     printUImm<1>(MI, 3, O);
    7029             :     O << ']';
    7030             :     return;
    7031             :     break;
    7032           7 :   case 18:
    7033             :     // SLDI_W
    7034           7 :     printUImm<2>(MI, 3, O);
    7035             :     O << ']';
    7036             :     return;
    7037             :     break;
    7038         723 :   case 19:
    7039             :     // TEQ, TGE, TGEU, TLT, TLTU, TNE
    7040         723 :     printUImm<10>(MI, 2, O);
    7041         723 :     return;
    7042             :     break;
    7043             :   }
    7044             : 
    7045             : 
    7046             :   // Fragment 5 encoded into 3 bits for 5 unique commands.
    7047       50748 :   switch ((Bits >> 38) & 7) {
    7048           0 :   default: llvm_unreachable("Invalid command number.");
    7049             :   case 0:
    7050             :     // BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BGEUImmMacro...
    7051             :     return;
    7052             :     break;
    7053         698 :   case 1:
    7054             :     // ALIGN, ALIGN_MMR6, CINS, CINS32, CINS64_32, CINS_i32, DALIGN, DEXT, DE...
    7055         698 :     O << ", ";
    7056             :     break;
    7057             :   case 2:
    7058             :     // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ...
    7059             :     O << ']';
    7060             :     return;
    7061             :     break;
    7062           9 :   case 3:
    7063             :     // DEXTU
    7064           9 :     printUImm<5, 1>(MI, 3, O);
    7065           9 :     return;
    7066             :     break;
    7067          28 :   case 4:
    7068             :     // DINSU
    7069          28 :     printUImm<6>(MI, 3, O);
    7070          28 :     return;
    7071             :     break;
    7072             :   }
    7073             : 
    7074             : 
    7075             :   // Fragment 6 encoded into 4 bits for 10 unique commands.
    7076         698 :   switch ((Bits >> 41) & 15) {
    7077           0 :   default: llvm_unreachable("Invalid command number.");
    7078           8 :   case 0:
    7079             :     // ALIGN, ALIGN_MMR6
    7080           8 :     printUImm<2>(MI, 3, O);
    7081           8 :     return;
    7082             :     break;
    7083          20 :   case 1:
    7084             :     // CINS, CINS32, CINS64_32, CINS_i32, EXTS, EXTS32
    7085          20 :     printUImm<5>(MI, 3, O);
    7086          20 :     return;
    7087             :     break;
    7088          55 :   case 2:
    7089             :     // DALIGN, MFTR
    7090          55 :     printUImm<3>(MI, 3, O);
    7091             :     break;
    7092          39 :   case 3:
    7093             :     // DEXT
    7094          39 :     printUImm<6, 1>(MI, 3, O);
    7095          39 :     return;
    7096             :     break;
    7097          63 :   case 4:
    7098             :     // DEXT64_32, EXT, EXT_MM, EXT_MMR6
    7099          63 :     printUImm<5, 1>(MI, 3, O);
    7100          63 :     return;
    7101             :     break;
    7102           9 :   case 5:
    7103             :     // DEXTM
    7104           9 :     printUImm<5, 33>(MI, 3, O);
    7105           9 :     return;
    7106             :     break;
    7107          98 :   case 6:
    7108             :     // DINS, INS, INS_MM, INS_MMR6
    7109          98 :     printUImm<6>(MI, 3, O);
    7110          98 :     return;
    7111             :     break;
    7112          10 :   case 7:
    7113             :     // DINSM
    7114          10 :     printUImm<6, 2>(MI, 3, O);
    7115          10 :     return;
    7116             :     break;
    7117          41 :   case 8:
    7118             :     // DLSA, DLSA_R6, LSA, LSA_R6
    7119          41 :     printUImm<2, 1>(MI, 3, O);
    7120          41 :     return;
    7121             :     break;
    7122         355 :   case 9:
    7123             :     // MADD_D32, MADD_D32_MM, MADD_D64, MADD_S, MADD_S_MM, MSUB_D32, MSUB_D32...
    7124         355 :     printOperand(MI, 3, O);
    7125         355 :     return;
    7126             :     break;
    7127             :   }
    7128             : 
    7129             : 
    7130             :   // Fragment 7 encoded into 1 bits for 2 unique commands.
    7131          55 :   if ((Bits >> 45) & 1) {
    7132             :     // MFTR
    7133          52 :     O << ", ";
    7134          52 :     printUImm<1>(MI, 4, O);
    7135          52 :     return;
    7136             :   } else {
    7137             :     // DALIGN
    7138             :     return;
    7139             :   }
    7140             : 
    7141             : }
    7142             : 
    7143             : 
    7144             : /// getRegisterName - This method is automatically generated by tblgen
    7145             : /// from the register set description.  This returns the assembler name
    7146             : /// for the specified register.
    7147      318677 : const char *MipsInstPrinter::getRegisterName(unsigned RegNo) {
    7148             :   assert(RegNo && RegNo < 418 && "Invalid register number!");
    7149             : 
    7150             :   static const char AsmStrs[] = {
    7151             :   /* 0 */ 'f', '1', '0', 0,
    7152             :   /* 4 */ 'w', '1', '0', 0,
    7153             :   /* 8 */ 'f', '2', '0', 0,
    7154             :   /* 12 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '0', 0,
    7155             :   /* 25 */ 'w', '2', '0', 0,
    7156             :   /* 29 */ 'f', '3', '0', 0,
    7157             :   /* 33 */ 'w', '3', '0', 0,
    7158             :   /* 37 */ 'a', 'c', '0', 0,
    7159             :   /* 41 */ 'f', 'c', 'c', '0', 0,
    7160             :   /* 46 */ 'f', '0', 0,
    7161             :   /* 49 */ 'm', 'p', 'l', '0', 0,
    7162             :   /* 54 */ 'p', '0', 0,
    7163             :   /* 57 */ 'w', '0', 0,
    7164             :   /* 60 */ 'f', '1', '1', 0,
    7165             :   /* 64 */ 'w', '1', '1', 0,
    7166             :   /* 68 */ 'f', '2', '1', 0,
    7167             :   /* 72 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '1', 0,
    7168             :   /* 85 */ 'w', '2', '1', 0,
    7169             :   /* 89 */ 'f', '3', '1', 0,
    7170             :   /* 93 */ 'w', '3', '1', 0,
    7171             :   /* 97 */ 'a', 'c', '1', 0,
    7172             :   /* 101 */ 'f', 'c', 'c', '1', 0,
    7173             :   /* 106 */ 'f', '1', 0,
    7174             :   /* 109 */ 'm', 'p', 'l', '1', 0,
    7175             :   /* 114 */ 'p', '1', 0,
    7176             :   /* 117 */ 'w', '1', 0,
    7177             :   /* 120 */ 'f', '1', '2', 0,
    7178             :   /* 124 */ 'w', '1', '2', 0,
    7179             :   /* 128 */ 'f', '2', '2', 0,
    7180             :   /* 132 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '2', 0,
    7181             :   /* 145 */ 'w', '2', '2', 0,
    7182             :   /* 149 */ 'a', 'c', '2', 0,
    7183             :   /* 153 */ 'f', 'c', 'c', '2', 0,
    7184             :   /* 158 */ 'f', '2', 0,
    7185             :   /* 161 */ 'm', 'p', 'l', '2', 0,
    7186             :   /* 166 */ 'p', '2', 0,
    7187             :   /* 169 */ 'w', '2', 0,
    7188             :   /* 172 */ 'f', '1', '3', 0,
    7189             :   /* 176 */ 'w', '1', '3', 0,
    7190             :   /* 180 */ 'f', '2', '3', 0,
    7191             :   /* 184 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '3', 0,
    7192             :   /* 197 */ 'w', '2', '3', 0,
    7193             :   /* 201 */ 'a', 'c', '3', 0,
    7194             :   /* 205 */ 'f', 'c', 'c', '3', 0,
    7195             :   /* 210 */ 'f', '3', 0,
    7196             :   /* 213 */ 'w', '3', 0,
    7197             :   /* 216 */ 'f', '1', '4', 0,
    7198             :   /* 220 */ 'w', '1', '4', 0,
    7199             :   /* 224 */ 'f', '2', '4', 0,
    7200             :   /* 228 */ 'w', '2', '4', 0,
    7201             :   /* 232 */ 'f', 'c', 'c', '4', 0,
    7202             :   /* 237 */ 'f', '4', 0,
    7203             :   /* 240 */ 'w', '4', 0,
    7204             :   /* 243 */ 'f', '1', '5', 0,
    7205             :   /* 247 */ 'w', '1', '5', 0,
    7206             :   /* 251 */ 'f', '2', '5', 0,
    7207             :   /* 255 */ 'w', '2', '5', 0,
    7208             :   /* 259 */ 'f', 'c', 'c', '5', 0,
    7209             :   /* 264 */ 'f', '5', 0,
    7210             :   /* 267 */ 'w', '5', 0,
    7211             :   /* 270 */ 'f', '1', '6', 0,
    7212             :   /* 274 */ 'w', '1', '6', 0,
    7213             :   /* 278 */ 'f', '2', '6', 0,
    7214             :   /* 282 */ 'w', '2', '6', 0,
    7215             :   /* 286 */ 'f', 'c', 'c', '6', 0,
    7216             :   /* 291 */ 'f', '6', 0,
    7217             :   /* 294 */ 'w', '6', 0,
    7218             :   /* 297 */ 'f', '1', '7', 0,
    7219             :   /* 301 */ 'w', '1', '7', 0,
    7220             :   /* 305 */ 'f', '2', '7', 0,
    7221             :   /* 309 */ 'w', '2', '7', 0,
    7222             :   /* 313 */ 'f', 'c', 'c', '7', 0,
    7223             :   /* 318 */ 'f', '7', 0,
    7224             :   /* 321 */ 'w', '7', 0,
    7225             :   /* 324 */ 'f', '1', '8', 0,
    7226             :   /* 328 */ 'w', '1', '8', 0,
    7227             :   /* 332 */ 'f', '2', '8', 0,
    7228             :   /* 336 */ 'w', '2', '8', 0,
    7229             :   /* 340 */ 'f', '8', 0,
    7230             :   /* 343 */ 'w', '8', 0,
    7231             :   /* 346 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '1', '6', '_', '1', '9', 0,
    7232             :   /* 362 */ 'f', '1', '9', 0,
    7233             :   /* 366 */ 'w', '1', '9', 0,
    7234             :   /* 370 */ 'f', '2', '9', 0,
    7235             :   /* 374 */ 'w', '2', '9', 0,
    7236             :   /* 378 */ 'f', '9', 0,
    7237             :   /* 381 */ 'w', '9', 0,
    7238             :   /* 384 */ 'D', 'S', 'P', 'E', 'F', 'I', 0,
    7239             :   /* 391 */ 'r', 'a', 0,
    7240             :   /* 394 */ 'h', 'w', 'r', '_', 'c', 'c', 0,
    7241             :   /* 401 */ 'p', 'c', 0,
    7242             :   /* 404 */ 'D', 'S', 'P', 'C', 'C', 'o', 'n', 'd', 0,
    7243             :   /* 413 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', 0,
    7244             :   /* 424 */ 'h', 'i', 0,
    7245             :   /* 427 */ 'h', 'w', 'r', '_', 'c', 'p', 'u', 'n', 'u', 'm', 0,
    7246             :   /* 438 */ 'l', 'o', 0,
    7247             :   /* 441 */ 'z', 'e', 'r', 'o', 0,
    7248             :   /* 446 */ 'h', 'w', 'r', '_', 's', 'y', 'n', 'c', 'i', '_', 's', 't', 'e', 'p', 0,
    7249             :   /* 461 */ 'f', 'p', 0,
    7250             :   /* 464 */ 'g', 'p', 0,
    7251             :   /* 467 */ 's', 'p', 0,
    7252             :   /* 470 */ 'h', 'w', 'r', '_', 'c', 'c', 'r', 'e', 's', 0,
    7253             :   /* 480 */ 'D', 'S', 'P', 'P', 'o', 's', 0,
    7254             :   /* 487 */ 'D', 'S', 'P', 'S', 'C', 'o', 'u', 'n', 't', 0,
    7255             :   /* 497 */ 'D', 'S', 'P', 'C', 'a', 'r', 'r', 'y', 0,
    7256             :   };
    7257             : 
    7258             :   static const uint16_t RegAsmOffset[] = {
    7259             :     62, 404, 497, 384, 413, 480, 487, 461, 464, 122, 62, 2, 272, 218, 
    7260             :     245, 174, 299, 401, 391, 467, 441, 218, 245, 272, 299, 37, 97, 149, 
    7261             :     201, 62, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 
    7262             :     122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 122, 174, 218, 245, 
    7263             :     272, 299, 326, 360, 1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 
    7264             :     9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 1, 61, 
    7265             :     121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 225, 252, 
    7266             :     279, 306, 333, 371, 30, 90, 1, 61, 121, 173, 217, 244, 271, 298, 
    7267             :     325, 359, 9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 
    7268             :     46, 158, 237, 291, 340, 0, 120, 216, 270, 324, 8, 128, 224, 278, 
    7269             :     332, 29, 12, 72, 132, 184, 46, 106, 158, 210, 237, 264, 291, 318, 
    7270             :     340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 362, 8, 68, 
    7271             :     128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 41, 101, 153, 205, 
    7272             :     232, 259, 286, 313, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 
    7273             :     1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 
    7274             :     225, 252, 279, 306, 333, 371, 30, 90, 461, 46, 106, 158, 210, 237, 
    7275             :     264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 
    7276             :     362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 464, 
    7277             :     37, 97, 149, 201, 427, 446, 394, 470, 218, 245, 272, 299, 326, 360, 
    7278             :     1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 
    7279             :     225, 252, 279, 306, 333, 371, 30, 90, 279, 306, 37, 97, 149, 201, 
    7280             :     49, 109, 161, 54, 114, 166, 391, 271, 298, 325, 359, 9, 69, 129, 
    7281             :     181, 467, 326, 360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174, 
    7282             :     57, 117, 169, 213, 240, 267, 294, 321, 343, 381, 4, 64, 124, 176, 
    7283             :     220, 247, 274, 301, 328, 366, 25, 85, 145, 197, 228, 255, 282, 309, 
    7284             :     336, 374, 33, 93, 441, 218, 245, 272, 299, 37, 46, 106, 158, 210, 
    7285             :     237, 264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 
    7286             :     324, 362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 
    7287             :     346, 424, 279, 306, 438, 271, 298, 325, 359, 9, 69, 129, 181, 326, 
    7288             :     360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174, 
    7289             :   };
    7290             : 
    7291             :   assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
    7292             :           "Invalid alt name index for register!");
    7293      318677 :   return AsmStrs+RegAsmOffset[RegNo-1];
    7294             : }
    7295             : 
    7296             : #ifdef PRINT_ALIAS_INSTR
    7297             : #undef PRINT_ALIAS_INSTR
    7298             : 
    7299      209064 : bool MipsInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
    7300             :   const char *AsmString;
    7301      209064 :   switch (MI->getOpcode()) {
    7302             :   default: return false;
    7303             :   case Mips::ADDIUPC:
    7304          18 :     if (MI->getNumOperands() == 2 &&
    7305          36 :         MI->getOperand(0).isReg() &&
    7306          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) {
    7307             :       // (ADDIUPC GPR32Opnd:$rd, simm19_lsl2:$imm)
    7308             :       AsmString = "lapc $\x01, $\x02";
    7309             :       break;
    7310             :     }
    7311             :     return false;
    7312             :   case Mips::ADDIUPC_MMR6:
    7313           7 :     if (MI->getNumOperands() == 2 &&
    7314          14 :         MI->getOperand(0).isReg() &&
    7315           7 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) {
    7316             :       // (ADDIUPC_MMR6 GPR32Opnd:$rd, simm19_lsl2:$imm)
    7317             :       AsmString = "lapc $\x01, $\x02";
    7318             :       break;
    7319             :     }
    7320             :     return false;
    7321             :   case Mips::ADDu:
    7322        3940 :     if (MI->getNumOperands() == 3 &&
    7323        7810 :         MI->getOperand(0).isReg() &&
    7324        7810 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    7325        7740 :         MI->getOperand(1).isReg() &&
    7326       11618 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7327        3808 :         MI->getOperand(2).getReg() == Mips::ZERO) {
    7328             :       // (ADDu GPR32Opnd:$dst, GPR32Opnd:$src, ZERO)
    7329             :       AsmString = "move $\x01, $\x02";
    7330             :       break;
    7331             :     }
    7332             :     return false;
    7333             :   case Mips::BC1F:
    7334         344 :     if (MI->getNumOperands() == 2 &&
    7335         172 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7336             :       // (BC1F FCC0, brtarget:$offset)
    7337             :       AsmString = "bc1f $\x02";
    7338             :       break;
    7339             :     }
    7340             :     return false;
    7341             :   case Mips::BC1FL:
    7342         138 :     if (MI->getNumOperands() == 2 &&
    7343          69 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7344             :       // (BC1FL FCC0, brtarget:$offset)
    7345             :       AsmString = "bc1fl $\x02";
    7346             :       break;
    7347             :     }
    7348             :     return false;
    7349             :   case Mips::BC1F_MM:
    7350          28 :     if (MI->getNumOperands() == 2 &&
    7351          14 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7352             :       // (BC1F_MM FCC0, brtarget:$offset)
    7353             :       AsmString = "bc1f $\x02";
    7354             :       break;
    7355             :     }
    7356             :     return false;
    7357             :   case Mips::BC1T:
    7358         358 :     if (MI->getNumOperands() == 2 &&
    7359         179 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7360             :       // (BC1T FCC0, brtarget:$offset)
    7361             :       AsmString = "bc1t $\x02";
    7362             :       break;
    7363             :     }
    7364             :     return false;
    7365             :   case Mips::BC1TL:
    7366         138 :     if (MI->getNumOperands() == 2 &&
    7367          69 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7368             :       // (BC1TL FCC0, brtarget:$offset)
    7369             :       AsmString = "bc1tl $\x02";
    7370             :       break;
    7371             :     }
    7372             :     return false;
    7373             :   case Mips::BC1T_MM:
    7374          24 :     if (MI->getNumOperands() == 2 &&
    7375          12 :         MI->getOperand(0).getReg() == Mips::FCC0) {
    7376             :       // (BC1T_MM FCC0, brtarget:$offset)
    7377             :       AsmString = "bc1t $\x02";
    7378             :       break;
    7379             :     }
    7380             :     return false;
    7381             :   case Mips::BGEZAL:
    7382         262 :     if (MI->getNumOperands() == 2 &&
    7383         131 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    7384             :       // (BGEZAL ZERO, brtarget:$offset)
    7385             :       AsmString = "bal $\x02";
    7386             :       break;
    7387             :     }
    7388             :     return false;
    7389             :   case Mips::BGEZAL_MM:
    7390          26 :     if (MI->getNumOperands() == 2 &&
    7391          13 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    7392             :       // (BGEZAL_MM ZERO, brtarget_mm:$offset)
    7393             :       AsmString = "bal $\x02";
    7394             :       break;
    7395             :     }
    7396             :     return false;
    7397             :   case Mips::BREAK:
    7398         206 :     if (MI->getNumOperands() == 2 &&
    7399         412 :         MI->getOperand(0).isImm() &&
    7400         243 :         MI->getOperand(0).getImm() == 0 &&
    7401         280 :         MI->getOperand(1).isImm() &&
    7402          37 :         MI->getOperand(1).getImm() == 0) {
    7403             :       // (BREAK 0, 0)
    7404             :       AsmString = "break";
    7405             :       break;
    7406             :     }
    7407         185 :     if (MI->getNumOperands() == 2 &&
    7408         370 :         MI->getOperand(1).isImm() &&
    7409         185 :         MI->getOperand(1).getImm() == 0) {
    7410             :       // (BREAK uimm10:$imm, 0)
    7411             :       AsmString = "break $\xFF\x01\x01";
    7412             :       break;
    7413             :     }
    7414             :     return false;
    7415             :   case Mips::BREAK_MM:
    7416          10 :     if (MI->getNumOperands() == 2 &&
    7417          20 :         MI->getOperand(0).isImm() &&
    7418          15 :         MI->getOperand(0).getImm() == 0 &&
    7419          20 :         MI->getOperand(1).isImm() &&
    7420           5 :         MI->getOperand(1).getImm() == 0) {
    7421             :       // (BREAK_MM 0, 0)
    7422             :       AsmString = "break";
    7423             :       break;
    7424             :     }
    7425           5 :     if (MI->getNumOperands() == 2 &&
    7426          10 :         MI->getOperand(1).isImm() &&
    7427           5 :         MI->getOperand(1).getImm() == 0) {
    7428             :       // (BREAK_MM uimm10:$imm, 0)
    7429             :       AsmString = "break $\xFF\x01\x01";
    7430             :       break;
    7431             :     }
    7432             :     return false;
    7433             :   case Mips::C_EQ_D32:
    7434          19 :     if (MI->getNumOperands() == 3 &&
    7435          34 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7436          30 :         MI->getOperand(1).isReg() &&
    7437          30 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7438          49 :         MI->getOperand(2).isReg() &&
    7439          15 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7440             :       // (C_EQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7441             :       AsmString = "c.eq.d $\x02, $\x03";
    7442             :       break;
    7443             :     }
    7444             :     return false;
    7445             :   case Mips::C_EQ_D32_MM:
    7446           4 :     if (MI->getNumOperands() == 3 &&
    7447           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7448           6 :         MI->getOperand(1).isReg() &&
    7449           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7450          10 :         MI->getOperand(2).isReg() &&
    7451           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7452             :       // (C_EQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7453             :       AsmString = "c.eq.d $\x02, $\x03";
    7454             :       break;
    7455             :     }
    7456             :     return false;
    7457             :   case Mips::C_EQ_D64:
    7458          26 :     if (MI->getNumOperands() == 3 &&
    7459          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7460          34 :         MI->getOperand(1).isReg() &&
    7461          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7462          60 :         MI->getOperand(2).isReg() &&
    7463          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7464             :       // (C_EQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7465             :       AsmString = "c.eq.d $\x02, $\x03";
    7466             :       break;
    7467             :     }
    7468             :     return false;
    7469             :   case Mips::C_EQ_D64_MM:
    7470           0 :     if (MI->getNumOperands() == 3 &&
    7471           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7472           0 :         MI->getOperand(1).isReg() &&
    7473           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7474           0 :         MI->getOperand(2).isReg() &&
    7475           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7476             :       // (C_EQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7477             :       AsmString = "c.eq.d $\x02, $\x03";
    7478             :       break;
    7479             :     }
    7480             :     return false;
    7481             :   case Mips::C_EQ_S:
    7482          50 :     if (MI->getNumOperands() == 3 &&
    7483          82 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7484          64 :         MI->getOperand(1).isReg() &&
    7485          64 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7486         114 :         MI->getOperand(2).isReg() &&
    7487          32 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7488             :       // (C_EQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7489             :       AsmString = "c.eq.s $\x02, $\x03";
    7490             :       break;
    7491             :     }
    7492             :     return false;
    7493             :   case Mips::C_EQ_S_MM:
    7494           4 :     if (MI->getNumOperands() == 3 &&
    7495           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7496           6 :         MI->getOperand(1).isReg() &&
    7497           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7498          10 :         MI->getOperand(2).isReg() &&
    7499           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7500             :       // (C_EQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7501             :       AsmString = "c.eq.s $\x02, $\x03";
    7502             :       break;
    7503             :     }
    7504             :     return false;
    7505             :   case Mips::C_F_D32:
    7506          15 :     if (MI->getNumOperands() == 3 &&
    7507          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7508          22 :         MI->getOperand(1).isReg() &&
    7509          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7510          37 :         MI->getOperand(2).isReg() &&
    7511          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7512             :       // (C_F_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7513             :       AsmString = "c.f.d $\x02, $\x03";
    7514             :       break;
    7515             :     }
    7516             :     return false;
    7517             :   case Mips::C_F_D32_MM:
    7518           4 :     if (MI->getNumOperands() == 3 &&
    7519           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7520           6 :         MI->getOperand(1).isReg() &&
    7521           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7522          10 :         MI->getOperand(2).isReg() &&
    7523           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7524             :       // (C_F_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7525             :       AsmString = "c.f.d $\x02, $\x03";
    7526             :       break;
    7527             :     }
    7528             :     return false;
    7529             :   case Mips::C_F_D64:
    7530          26 :     if (MI->getNumOperands() == 3 &&
    7531          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7532          34 :         MI->getOperand(1).isReg() &&
    7533          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7534          60 :         MI->getOperand(2).isReg() &&
    7535          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7536             :       // (C_F_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7537             :       AsmString = "c.f.d $\x02, $\x03";
    7538             :       break;
    7539             :     }
    7540             :     return false;
    7541             :   case Mips::C_F_D64_MM:
    7542           0 :     if (MI->getNumOperands() == 3 &&
    7543           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7544           0 :         MI->getOperand(1).isReg() &&
    7545           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7546           0 :         MI->getOperand(2).isReg() &&
    7547           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7548             :       // (C_F_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7549             :       AsmString = "c.f.d $\x02, $\x03";
    7550             :       break;
    7551             :     }
    7552             :     return false;
    7553             :   case Mips::C_F_S:
    7554          46 :     if (MI->getNumOperands() == 3 &&
    7555          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7556          56 :         MI->getOperand(1).isReg() &&
    7557          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7558         102 :         MI->getOperand(2).isReg() &&
    7559          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7560             :       // (C_F_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7561             :       AsmString = "c.f.s $\x02, $\x03";
    7562             :       break;
    7563             :     }
    7564             :     return false;
    7565             :   case Mips::C_F_S_MM:
    7566           4 :     if (MI->getNumOperands() == 3 &&
    7567           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7568           6 :         MI->getOperand(1).isReg() &&
    7569           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7570          10 :         MI->getOperand(2).isReg() &&
    7571           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7572             :       // (C_F_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7573             :       AsmString = "c.f.s $\x02, $\x03";
    7574             :       break;
    7575             :     }
    7576             :     return false;
    7577             :   case Mips::C_LE_D32:
    7578          15 :     if (MI->getNumOperands() == 3 &&
    7579          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7580          22 :         MI->getOperand(1).isReg() &&
    7581          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7582          37 :         MI->getOperand(2).isReg() &&
    7583          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7584             :       // (C_LE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7585             :       AsmString = "c.le.d $\x02, $\x03";
    7586             :       break;
    7587             :     }
    7588             :     return false;
    7589             :   case Mips::C_LE_D32_MM:
    7590           4 :     if (MI->getNumOperands() == 3 &&
    7591           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7592           6 :         MI->getOperand(1).isReg() &&
    7593           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7594          10 :         MI->getOperand(2).isReg() &&
    7595           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7596             :       // (C_LE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7597             :       AsmString = "c.le.d $\x02, $\x03";
    7598             :       break;
    7599             :     }
    7600             :     return false;
    7601             :   case Mips::C_LE_D64:
    7602          26 :     if (MI->getNumOperands() == 3 &&
    7603          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7604          34 :         MI->getOperand(1).isReg() &&
    7605          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7606          60 :         MI->getOperand(2).isReg() &&
    7607          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7608             :       // (C_LE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7609             :       AsmString = "c.le.d $\x02, $\x03";
    7610             :       break;
    7611             :     }
    7612             :     return false;
    7613             :   case Mips::C_LE_D64_MM:
    7614           0 :     if (MI->getNumOperands() == 3 &&
    7615           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7616           0 :         MI->getOperand(1).isReg() &&
    7617           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7618           0 :         MI->getOperand(2).isReg() &&
    7619           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7620             :       // (C_LE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7621             :       AsmString = "c.le.d $\x02, $\x03";
    7622             :       break;
    7623             :     }
    7624             :     return false;
    7625             :   case Mips::C_LE_S:
    7626          46 :     if (MI->getNumOperands() == 3 &&
    7627          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7628          56 :         MI->getOperand(1).isReg() &&
    7629          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7630         102 :         MI->getOperand(2).isReg() &&
    7631          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7632             :       // (C_LE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7633             :       AsmString = "c.le.s $\x02, $\x03";
    7634             :       break;
    7635             :     }
    7636             :     return false;
    7637             :   case Mips::C_LE_S_MM:
    7638           4 :     if (MI->getNumOperands() == 3 &&
    7639           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7640           6 :         MI->getOperand(1).isReg() &&
    7641           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7642          10 :         MI->getOperand(2).isReg() &&
    7643           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7644             :       // (C_LE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7645             :       AsmString = "c.le.s $\x02, $\x03";
    7646             :       break;
    7647             :     }
    7648             :     return false;
    7649             :   case Mips::C_LT_D32:
    7650          15 :     if (MI->getNumOperands() == 3 &&
    7651          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7652          22 :         MI->getOperand(1).isReg() &&
    7653          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7654          37 :         MI->getOperand(2).isReg() &&
    7655          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7656             :       // (C_LT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7657             :       AsmString = "c.lt.d $\x02, $\x03";
    7658             :       break;
    7659             :     }
    7660             :     return false;
    7661             :   case Mips::C_LT_D32_MM:
    7662           4 :     if (MI->getNumOperands() == 3 &&
    7663           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7664           6 :         MI->getOperand(1).isReg() &&
    7665           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7666          10 :         MI->getOperand(2).isReg() &&
    7667           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7668             :       // (C_LT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7669             :       AsmString = "c.lt.d $\x02, $\x03";
    7670             :       break;
    7671             :     }
    7672             :     return false;
    7673             :   case Mips::C_LT_D64:
    7674          26 :     if (MI->getNumOperands() == 3 &&
    7675          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7676          34 :         MI->getOperand(1).isReg() &&
    7677          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7678          60 :         MI->getOperand(2).isReg() &&
    7679          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7680             :       // (C_LT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7681             :       AsmString = "c.lt.d $\x02, $\x03";
    7682             :       break;
    7683             :     }
    7684             :     return false;
    7685             :   case Mips::C_LT_D64_MM:
    7686           0 :     if (MI->getNumOperands() == 3 &&
    7687           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7688           0 :         MI->getOperand(1).isReg() &&
    7689           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7690           0 :         MI->getOperand(2).isReg() &&
    7691           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7692             :       // (C_LT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7693             :       AsmString = "c.lt.d $\x02, $\x03";
    7694             :       break;
    7695             :     }
    7696             :     return false;
    7697             :   case Mips::C_LT_S:
    7698          46 :     if (MI->getNumOperands() == 3 &&
    7699          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7700          56 :         MI->getOperand(1).isReg() &&
    7701          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7702         102 :         MI->getOperand(2).isReg() &&
    7703          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7704             :       // (C_LT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7705             :       AsmString = "c.lt.s $\x02, $\x03";
    7706             :       break;
    7707             :     }
    7708             :     return false;
    7709             :   case Mips::C_LT_S_MM:
    7710           4 :     if (MI->getNumOperands() == 3 &&
    7711           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7712           6 :         MI->getOperand(1).isReg() &&
    7713           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7714          10 :         MI->getOperand(2).isReg() &&
    7715           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7716             :       // (C_LT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7717             :       AsmString = "c.lt.s $\x02, $\x03";
    7718             :       break;
    7719             :     }
    7720             :     return false;
    7721             :   case Mips::C_NGE_D32:
    7722          15 :     if (MI->getNumOperands() == 3 &&
    7723          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7724          22 :         MI->getOperand(1).isReg() &&
    7725          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7726          37 :         MI->getOperand(2).isReg() &&
    7727          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7728             :       // (C_NGE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7729             :       AsmString = "c.nge.d $\x02, $\x03";
    7730             :       break;
    7731             :     }
    7732             :     return false;
    7733             :   case Mips::C_NGE_D32_MM:
    7734           4 :     if (MI->getNumOperands() == 3 &&
    7735           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7736           6 :         MI->getOperand(1).isReg() &&
    7737           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7738          10 :         MI->getOperand(2).isReg() &&
    7739           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7740             :       // (C_NGE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7741             :       AsmString = "c.nge.d $\x02, $\x03";
    7742             :       break;
    7743             :     }
    7744             :     return false;
    7745             :   case Mips::C_NGE_D64:
    7746          26 :     if (MI->getNumOperands() == 3 &&
    7747          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7748          34 :         MI->getOperand(1).isReg() &&
    7749          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7750          60 :         MI->getOperand(2).isReg() &&
    7751          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7752             :       // (C_NGE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7753             :       AsmString = "c.nge.d $\x02, $\x03";
    7754             :       break;
    7755             :     }
    7756             :     return false;
    7757             :   case Mips::C_NGE_D64_MM:
    7758           0 :     if (MI->getNumOperands() == 3 &&
    7759           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7760           0 :         MI->getOperand(1).isReg() &&
    7761           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7762           0 :         MI->getOperand(2).isReg() &&
    7763           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7764             :       // (C_NGE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7765             :       AsmString = "c.nge.d $\x02, $\x03";
    7766             :       break;
    7767             :     }
    7768             :     return false;
    7769             :   case Mips::C_NGE_S:
    7770          46 :     if (MI->getNumOperands() == 3 &&
    7771          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7772          56 :         MI->getOperand(1).isReg() &&
    7773          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7774         102 :         MI->getOperand(2).isReg() &&
    7775          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7776             :       // (C_NGE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7777             :       AsmString = "c.nge.s $\x02, $\x03";
    7778             :       break;
    7779             :     }
    7780             :     return false;
    7781             :   case Mips::C_NGE_S_MM:
    7782           4 :     if (MI->getNumOperands() == 3 &&
    7783           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7784           6 :         MI->getOperand(1).isReg() &&
    7785           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7786          10 :         MI->getOperand(2).isReg() &&
    7787           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7788             :       // (C_NGE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7789             :       AsmString = "c.nge.s $\x02, $\x03";
    7790             :       break;
    7791             :     }
    7792             :     return false;
    7793             :   case Mips::C_NGLE_D32:
    7794          26 :     if (MI->getNumOperands() == 3 &&
    7795          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7796          52 :         MI->getOperand(1).isReg() &&
    7797          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7798          78 :         MI->getOperand(2).isReg() &&
    7799          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7800             :       // (C_NGLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7801             :       AsmString = "c.ngle.d $\x02, $\x03";
    7802             :       break;
    7803             :     }
    7804             :     return false;
    7805             :   case Mips::C_NGLE_D32_MM:
    7806           4 :     if (MI->getNumOperands() == 3 &&
    7807           8 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7808           8 :         MI->getOperand(1).isReg() &&
    7809           8 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7810          12 :         MI->getOperand(2).isReg() &&
    7811           4 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7812             :       // (C_NGLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7813             :       AsmString = "c.ngle.d $\x02, $\x03";
    7814             :       break;
    7815             :     }
    7816             :     return false;
    7817             :   case Mips::C_NGLE_D64:
    7818          36 :     if (MI->getNumOperands() == 3 &&
    7819          72 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7820          72 :         MI->getOperand(1).isReg() &&
    7821          72 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7822         108 :         MI->getOperand(2).isReg() &&
    7823          36 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7824             :       // (C_NGLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7825             :       AsmString = "c.ngle.d $\x02, $\x03";
    7826             :       break;
    7827             :     }
    7828             :     return false;
    7829             :   case Mips::C_NGLE_D64_MM:
    7830           0 :     if (MI->getNumOperands() == 3 &&
    7831           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7832           0 :         MI->getOperand(1).isReg() &&
    7833           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7834           0 :         MI->getOperand(2).isReg() &&
    7835           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7836             :       // (C_NGLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7837             :       AsmString = "c.ngle.d $\x02, $\x03";
    7838             :       break;
    7839             :     }
    7840             :     return false;
    7841             :   case Mips::C_NGLE_S:
    7842          46 :     if (MI->getNumOperands() == 3 &&
    7843          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7844          56 :         MI->getOperand(1).isReg() &&
    7845          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7846         102 :         MI->getOperand(2).isReg() &&
    7847          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7848             :       // (C_NGLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7849             :       AsmString = "c.ngle.s $\x02, $\x03";
    7850             :       break;
    7851             :     }
    7852             :     return false;
    7853             :   case Mips::C_NGLE_S_MM:
    7854           4 :     if (MI->getNumOperands() == 3 &&
    7855           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7856           6 :         MI->getOperand(1).isReg() &&
    7857           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7858          10 :         MI->getOperand(2).isReg() &&
    7859           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7860             :       // (C_NGLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7861             :       AsmString = "c.ngle.s $\x02, $\x03";
    7862             :       break;
    7863             :     }
    7864             :     return false;
    7865             :   case Mips::C_NGL_D32:
    7866          26 :     if (MI->getNumOperands() == 3 &&
    7867          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7868          52 :         MI->getOperand(1).isReg() &&
    7869          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7870          78 :         MI->getOperand(2).isReg() &&
    7871          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7872             :       // (C_NGL_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7873             :       AsmString = "c.ngl.d $\x02, $\x03";
    7874             :       break;
    7875             :     }
    7876             :     return false;
    7877             :   case Mips::C_NGL_D32_MM:
    7878           4 :     if (MI->getNumOperands() == 3 &&
    7879           8 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7880           8 :         MI->getOperand(1).isReg() &&
    7881           8 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7882          12 :         MI->getOperand(2).isReg() &&
    7883           4 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7884             :       // (C_NGL_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7885             :       AsmString = "c.ngl.d $\x02, $\x03";
    7886             :       break;
    7887             :     }
    7888             :     return false;
    7889             :   case Mips::C_NGL_D64:
    7890          36 :     if (MI->getNumOperands() == 3 &&
    7891          72 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7892          72 :         MI->getOperand(1).isReg() &&
    7893          72 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7894         108 :         MI->getOperand(2).isReg() &&
    7895          36 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7896             :       // (C_NGL_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7897             :       AsmString = "c.ngl.d $\x02, $\x03";
    7898             :       break;
    7899             :     }
    7900             :     return false;
    7901             :   case Mips::C_NGL_D64_MM:
    7902           0 :     if (MI->getNumOperands() == 3 &&
    7903           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7904           0 :         MI->getOperand(1).isReg() &&
    7905           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7906           0 :         MI->getOperand(2).isReg() &&
    7907           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7908             :       // (C_NGL_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7909             :       AsmString = "c.ngl.d $\x02, $\x03";
    7910             :       break;
    7911             :     }
    7912             :     return false;
    7913             :   case Mips::C_NGL_S:
    7914          46 :     if (MI->getNumOperands() == 3 &&
    7915          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7916          56 :         MI->getOperand(1).isReg() &&
    7917          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7918         102 :         MI->getOperand(2).isReg() &&
    7919          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7920             :       // (C_NGL_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7921             :       AsmString = "c.ngl.s $\x02, $\x03";
    7922             :       break;
    7923             :     }
    7924             :     return false;
    7925             :   case Mips::C_NGL_S_MM:
    7926           4 :     if (MI->getNumOperands() == 3 &&
    7927           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7928           6 :         MI->getOperand(1).isReg() &&
    7929           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7930          10 :         MI->getOperand(2).isReg() &&
    7931           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7932             :       // (C_NGL_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7933             :       AsmString = "c.ngl.s $\x02, $\x03";
    7934             :       break;
    7935             :     }
    7936             :     return false;
    7937             :   case Mips::C_NGT_D32:
    7938          15 :     if (MI->getNumOperands() == 3 &&
    7939          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7940          22 :         MI->getOperand(1).isReg() &&
    7941          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7942          37 :         MI->getOperand(2).isReg() &&
    7943          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7944             :       // (C_NGT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7945             :       AsmString = "c.ngt.d $\x02, $\x03";
    7946             :       break;
    7947             :     }
    7948             :     return false;
    7949             :   case Mips::C_NGT_D32_MM:
    7950           4 :     if (MI->getNumOperands() == 3 &&
    7951           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7952           6 :         MI->getOperand(1).isReg() &&
    7953           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7954          10 :         MI->getOperand(2).isReg() &&
    7955           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7956             :       // (C_NGT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    7957             :       AsmString = "c.ngt.d $\x02, $\x03";
    7958             :       break;
    7959             :     }
    7960             :     return false;
    7961             :   case Mips::C_NGT_D64:
    7962          26 :     if (MI->getNumOperands() == 3 &&
    7963          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7964          34 :         MI->getOperand(1).isReg() &&
    7965          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7966          60 :         MI->getOperand(2).isReg() &&
    7967          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7968             :       // (C_NGT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7969             :       AsmString = "c.ngt.d $\x02, $\x03";
    7970             :       break;
    7971             :     }
    7972             :     return false;
    7973             :   case Mips::C_NGT_D64_MM:
    7974           0 :     if (MI->getNumOperands() == 3 &&
    7975           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7976           0 :         MI->getOperand(1).isReg() &&
    7977           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    7978           0 :         MI->getOperand(2).isReg() &&
    7979           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    7980             :       // (C_NGT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    7981             :       AsmString = "c.ngt.d $\x02, $\x03";
    7982             :       break;
    7983             :     }
    7984             :     return false;
    7985             :   case Mips::C_NGT_S:
    7986          46 :     if (MI->getNumOperands() == 3 &&
    7987          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    7988          56 :         MI->getOperand(1).isReg() &&
    7989          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    7990         102 :         MI->getOperand(2).isReg() &&
    7991          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    7992             :       // (C_NGT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    7993             :       AsmString = "c.ngt.s $\x02, $\x03";
    7994             :       break;
    7995             :     }
    7996             :     return false;
    7997             :   case Mips::C_NGT_S_MM:
    7998           4 :     if (MI->getNumOperands() == 3 &&
    7999           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8000           6 :         MI->getOperand(1).isReg() &&
    8001           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8002          10 :         MI->getOperand(2).isReg() &&
    8003           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8004             :       // (C_NGT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8005             :       AsmString = "c.ngt.s $\x02, $\x03";
    8006             :       break;
    8007             :     }
    8008             :     return false;
    8009             :   case Mips::C_OLE_D32:
    8010          17 :     if (MI->getNumOperands() == 3 &&
    8011          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8012          26 :         MI->getOperand(1).isReg() &&
    8013          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8014          43 :         MI->getOperand(2).isReg() &&
    8015          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8016             :       // (C_OLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8017             :       AsmString = "c.ole.d $\x02, $\x03";
    8018             :       break;
    8019             :     }
    8020             :     return false;
    8021             :   case Mips::C_OLE_D32_MM:
    8022           4 :     if (MI->getNumOperands() == 3 &&
    8023           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8024           6 :         MI->getOperand(1).isReg() &&
    8025           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8026          10 :         MI->getOperand(2).isReg() &&
    8027           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8028             :       // (C_OLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8029             :       AsmString = "c.ole.d $\x02, $\x03";
    8030             :       break;
    8031             :     }
    8032             :     return false;
    8033             :   case Mips::C_OLE_D64:
    8034          26 :     if (MI->getNumOperands() == 3 &&
    8035          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8036          34 :         MI->getOperand(1).isReg() &&
    8037          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8038          60 :         MI->getOperand(2).isReg() &&
    8039          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8040             :       // (C_OLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8041             :       AsmString = "c.ole.d $\x02, $\x03";
    8042             :       break;
    8043             :     }
    8044             :     return false;
    8045             :   case Mips::C_OLE_D64_MM:
    8046           0 :     if (MI->getNumOperands() == 3 &&
    8047           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8048           0 :         MI->getOperand(1).isReg() &&
    8049           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8050           0 :         MI->getOperand(2).isReg() &&
    8051           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8052             :       // (C_OLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8053             :       AsmString = "c.ole.d $\x02, $\x03";
    8054             :       break;
    8055             :     }
    8056             :     return false;
    8057             :   case Mips::C_OLE_S:
    8058          48 :     if (MI->getNumOperands() == 3 &&
    8059          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8060          60 :         MI->getOperand(1).isReg() &&
    8061          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8062         108 :         MI->getOperand(2).isReg() &&
    8063          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8064             :       // (C_OLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8065             :       AsmString = "c.ole.s $\x02, $\x03";
    8066             :       break;
    8067             :     }
    8068             :     return false;
    8069             :   case Mips::C_OLE_S_MM:
    8070           4 :     if (MI->getNumOperands() == 3 &&
    8071           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8072           6 :         MI->getOperand(1).isReg() &&
    8073           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8074          10 :         MI->getOperand(2).isReg() &&
    8075           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8076             :       // (C_OLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8077             :       AsmString = "c.ole.s $\x02, $\x03";
    8078             :       break;
    8079             :     }
    8080             :     return false;
    8081             :   case Mips::C_OLT_D32:
    8082          17 :     if (MI->getNumOperands() == 3 &&
    8083          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8084          26 :         MI->getOperand(1).isReg() &&
    8085          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8086          43 :         MI->getOperand(2).isReg() &&
    8087          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8088             :       // (C_OLT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8089             :       AsmString = "c.olt.d $\x02, $\x03";
    8090             :       break;
    8091             :     }
    8092             :     return false;
    8093             :   case Mips::C_OLT_D32_MM:
    8094           4 :     if (MI->getNumOperands() == 3 &&
    8095           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8096           6 :         MI->getOperand(1).isReg() &&
    8097           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8098          10 :         MI->getOperand(2).isReg() &&
    8099           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8100             :       // (C_OLT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8101             :       AsmString = "c.olt.d $\x02, $\x03";
    8102             :       break;
    8103             :     }
    8104             :     return false;
    8105             :   case Mips::C_OLT_D64:
    8106          26 :     if (MI->getNumOperands() == 3 &&
    8107          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8108          34 :         MI->getOperand(1).isReg() &&
    8109          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8110          60 :         MI->getOperand(2).isReg() &&
    8111          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8112             :       // (C_OLT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8113             :       AsmString = "c.olt.d $\x02, $\x03";
    8114             :       break;
    8115             :     }
    8116             :     return false;
    8117             :   case Mips::C_OLT_D64_MM:
    8118           0 :     if (MI->getNumOperands() == 3 &&
    8119           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8120           0 :         MI->getOperand(1).isReg() &&
    8121           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8122           0 :         MI->getOperand(2).isReg() &&
    8123           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8124             :       // (C_OLT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8125             :       AsmString = "c.olt.d $\x02, $\x03";
    8126             :       break;
    8127             :     }
    8128             :     return false;
    8129             :   case Mips::C_OLT_S:
    8130          48 :     if (MI->getNumOperands() == 3 &&
    8131          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8132          60 :         MI->getOperand(1).isReg() &&
    8133          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8134         108 :         MI->getOperand(2).isReg() &&
    8135          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8136             :       // (C_OLT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8137             :       AsmString = "c.olt.s $\x02, $\x03";
    8138             :       break;
    8139             :     }
    8140             :     return false;
    8141             :   case Mips::C_OLT_S_MM:
    8142           4 :     if (MI->getNumOperands() == 3 &&
    8143           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8144           6 :         MI->getOperand(1).isReg() &&
    8145           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8146          10 :         MI->getOperand(2).isReg() &&
    8147           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8148             :       // (C_OLT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8149             :       AsmString = "c.olt.s $\x02, $\x03";
    8150             :       break;
    8151             :     }
    8152             :     return false;
    8153             :   case Mips::C_SEQ_D32:
    8154          15 :     if (MI->getNumOperands() == 3 &&
    8155          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8156          22 :         MI->getOperand(1).isReg() &&
    8157          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8158          37 :         MI->getOperand(2).isReg() &&
    8159          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8160             :       // (C_SEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8161             :       AsmString = "c.seq.d $\x02, $\x03";
    8162             :       break;
    8163             :     }
    8164             :     return false;
    8165             :   case Mips::C_SEQ_D32_MM:
    8166           4 :     if (MI->getNumOperands() == 3 &&
    8167           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8168           6 :         MI->getOperand(1).isReg() &&
    8169           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8170          10 :         MI->getOperand(2).isReg() &&
    8171           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8172             :       // (C_SEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8173             :       AsmString = "c.seq.d $\x02, $\x03";
    8174             :       break;
    8175             :     }
    8176             :     return false;
    8177             :   case Mips::C_SEQ_D64:
    8178          26 :     if (MI->getNumOperands() == 3 &&
    8179          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8180          34 :         MI->getOperand(1).isReg() &&
    8181          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8182          60 :         MI->getOperand(2).isReg() &&
    8183          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8184             :       // (C_SEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8185             :       AsmString = "c.seq.d $\x02, $\x03";
    8186             :       break;
    8187             :     }
    8188             :     return false;
    8189             :   case Mips::C_SEQ_D64_MM:
    8190           0 :     if (MI->getNumOperands() == 3 &&
    8191           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8192           0 :         MI->getOperand(1).isReg() &&
    8193           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8194           0 :         MI->getOperand(2).isReg() &&
    8195           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8196             :       // (C_SEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8197             :       AsmString = "c.seq.d $\x02, $\x03";
    8198             :       break;
    8199             :     }
    8200             :     return false;
    8201             :   case Mips::C_SEQ_S:
    8202          46 :     if (MI->getNumOperands() == 3 &&
    8203          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8204          56 :         MI->getOperand(1).isReg() &&
    8205          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8206         102 :         MI->getOperand(2).isReg() &&
    8207          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8208             :       // (C_SEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8209             :       AsmString = "c.seq.s $\x02, $\x03";
    8210             :       break;
    8211             :     }
    8212             :     return false;
    8213             :   case Mips::C_SEQ_S_MM:
    8214           4 :     if (MI->getNumOperands() == 3 &&
    8215           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8216           6 :         MI->getOperand(1).isReg() &&
    8217           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8218          10 :         MI->getOperand(2).isReg() &&
    8219           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8220             :       // (C_SEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8221             :       AsmString = "c.seq.s $\x02, $\x03";
    8222             :       break;
    8223             :     }
    8224             :     return false;
    8225             :   case Mips::C_SF_D32:
    8226          26 :     if (MI->getNumOperands() == 3 &&
    8227          52 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8228          52 :         MI->getOperand(1).isReg() &&
    8229          52 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8230          78 :         MI->getOperand(2).isReg() &&
    8231          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8232             :       // (C_SF_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8233             :       AsmString = "c.sf.d $\x02, $\x03";
    8234             :       break;
    8235             :     }
    8236             :     return false;
    8237             :   case Mips::C_SF_D32_MM:
    8238           7 :     if (MI->getNumOperands() == 3 &&
    8239          14 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8240          14 :         MI->getOperand(1).isReg() &&
    8241          14 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8242          21 :         MI->getOperand(2).isReg() &&
    8243           7 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8244             :       // (C_SF_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8245             :       AsmString = "c.sf.d $\x02, $\x03";
    8246             :       break;
    8247             :     }
    8248             :     return false;
    8249             :   case Mips::C_SF_D64:
    8250          36 :     if (MI->getNumOperands() == 3 &&
    8251          72 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8252          72 :         MI->getOperand(1).isReg() &&
    8253          72 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8254         108 :         MI->getOperand(2).isReg() &&
    8255          36 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8256             :       // (C_SF_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8257             :       AsmString = "c.sf.d $\x02, $\x03";
    8258             :       break;
    8259             :     }
    8260             :     return false;
    8261             :   case Mips::C_SF_D64_MM:
    8262           0 :     if (MI->getNumOperands() == 3 &&
    8263           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8264           0 :         MI->getOperand(1).isReg() &&
    8265           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8266           0 :         MI->getOperand(2).isReg() &&
    8267           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8268             :       // (C_SF_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8269             :       AsmString = "c.sf.d $\x02, $\x03";
    8270             :       break;
    8271             :     }
    8272             :     return false;
    8273             :   case Mips::C_SF_S:
    8274          62 :     if (MI->getNumOperands() == 3 &&
    8275         124 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8276         124 :         MI->getOperand(1).isReg() &&
    8277         124 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8278         186 :         MI->getOperand(2).isReg() &&
    8279          62 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8280             :       // (C_SF_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8281             :       AsmString = "c.sf.s $\x02, $\x03";
    8282             :       break;
    8283             :     }
    8284             :     return false;
    8285             :   case Mips::C_SF_S_MM:
    8286           4 :     if (MI->getNumOperands() == 3 &&
    8287           8 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8288           8 :         MI->getOperand(1).isReg() &&
    8289           8 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8290          12 :         MI->getOperand(2).isReg() &&
    8291           4 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8292             :       // (C_SF_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8293             :       AsmString = "c.sf.s $\x02, $\x03";
    8294             :       break;
    8295             :     }
    8296             :     return false;
    8297             :   case Mips::C_UEQ_D32:
    8298          15 :     if (MI->getNumOperands() == 3 &&
    8299          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8300          22 :         MI->getOperand(1).isReg() &&
    8301          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8302          37 :         MI->getOperand(2).isReg() &&
    8303          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8304             :       // (C_UEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8305             :       AsmString = "c.ueq.d $\x02, $\x03";
    8306             :       break;
    8307             :     }
    8308             :     return false;
    8309             :   case Mips::C_UEQ_D32_MM:
    8310           4 :     if (MI->getNumOperands() == 3 &&
    8311           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8312           6 :         MI->getOperand(1).isReg() &&
    8313           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8314          10 :         MI->getOperand(2).isReg() &&
    8315           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8316             :       // (C_UEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8317             :       AsmString = "c.ueq.d $\x02, $\x03";
    8318             :       break;
    8319             :     }
    8320             :     return false;
    8321             :   case Mips::C_UEQ_D64:
    8322          26 :     if (MI->getNumOperands() == 3 &&
    8323          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8324          34 :         MI->getOperand(1).isReg() &&
    8325          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8326          60 :         MI->getOperand(2).isReg() &&
    8327          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8328             :       // (C_UEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8329             :       AsmString = "c.ueq.d $\x02, $\x03";
    8330             :       break;
    8331             :     }
    8332             :     return false;
    8333             :   case Mips::C_UEQ_D64_MM:
    8334           0 :     if (MI->getNumOperands() == 3 &&
    8335           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8336           0 :         MI->getOperand(1).isReg() &&
    8337           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8338           0 :         MI->getOperand(2).isReg() &&
    8339           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8340             :       // (C_UEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8341             :       AsmString = "c.ueq.d $\x02, $\x03";
    8342             :       break;
    8343             :     }
    8344             :     return false;
    8345             :   case Mips::C_UEQ_S:
    8346          46 :     if (MI->getNumOperands() == 3 &&
    8347          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8348          56 :         MI->getOperand(1).isReg() &&
    8349          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8350         102 :         MI->getOperand(2).isReg() &&
    8351          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8352             :       // (C_UEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8353             :       AsmString = "c.ueq.s $\x02, $\x03";
    8354             :       break;
    8355             :     }
    8356             :     return false;
    8357             :   case Mips::C_UEQ_S_MM:
    8358           1 :     if (MI->getNumOperands() == 3 &&
    8359           1 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8360           0 :         MI->getOperand(1).isReg() &&
    8361           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8362           1 :         MI->getOperand(2).isReg() &&
    8363           0 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8364             :       // (C_UEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8365             :       AsmString = "c.ueq.s $\x02, $\x03";
    8366             :       break;
    8367             :     }
    8368             :     return false;
    8369             :   case Mips::C_ULE_D32:
    8370          17 :     if (MI->getNumOperands() == 3 &&
    8371          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8372          26 :         MI->getOperand(1).isReg() &&
    8373          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8374          43 :         MI->getOperand(2).isReg() &&
    8375          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8376             :       // (C_ULE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8377             :       AsmString = "c.ule.d $\x02, $\x03";
    8378             :       break;
    8379             :     }
    8380             :     return false;
    8381             :   case Mips::C_ULE_D32_MM:
    8382           4 :     if (MI->getNumOperands() == 3 &&
    8383           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8384           6 :         MI->getOperand(1).isReg() &&
    8385           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8386          10 :         MI->getOperand(2).isReg() &&
    8387           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8388             :       // (C_ULE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8389             :       AsmString = "c.ule.d $\x02, $\x03";
    8390             :       break;
    8391             :     }
    8392             :     return false;
    8393             :   case Mips::C_ULE_D64:
    8394          26 :     if (MI->getNumOperands() == 3 &&
    8395          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8396          34 :         MI->getOperand(1).isReg() &&
    8397          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8398          60 :         MI->getOperand(2).isReg() &&
    8399          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8400             :       // (C_ULE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8401             :       AsmString = "c.ule.d $\x02, $\x03";
    8402             :       break;
    8403             :     }
    8404             :     return false;
    8405             :   case Mips::C_ULE_D64_MM:
    8406           0 :     if (MI->getNumOperands() == 3 &&
    8407           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8408           0 :         MI->getOperand(1).isReg() &&
    8409           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8410           0 :         MI->getOperand(2).isReg() &&
    8411           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8412             :       // (C_ULE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8413             :       AsmString = "c.ule.d $\x02, $\x03";
    8414             :       break;
    8415             :     }
    8416             :     return false;
    8417             :   case Mips::C_ULE_S:
    8418          48 :     if (MI->getNumOperands() == 3 &&
    8419          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8420          60 :         MI->getOperand(1).isReg() &&
    8421          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8422         108 :         MI->getOperand(2).isReg() &&
    8423          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8424             :       // (C_ULE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8425             :       AsmString = "c.ule.s $\x02, $\x03";
    8426             :       break;
    8427             :     }
    8428             :     return false;
    8429             :   case Mips::C_ULE_S_MM:
    8430           4 :     if (MI->getNumOperands() == 3 &&
    8431           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8432           6 :         MI->getOperand(1).isReg() &&
    8433           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8434          10 :         MI->getOperand(2).isReg() &&
    8435           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8436             :       // (C_ULE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8437             :       AsmString = "c.ule.s $\x02, $\x03";
    8438             :       break;
    8439             :     }
    8440             :     return false;
    8441             :   case Mips::C_ULT_D32:
    8442          17 :     if (MI->getNumOperands() == 3 &&
    8443          30 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8444          26 :         MI->getOperand(1).isReg() &&
    8445          26 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8446          43 :         MI->getOperand(2).isReg() &&
    8447          13 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8448             :       // (C_ULT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8449             :       AsmString = "c.ult.d $\x02, $\x03";
    8450             :       break;
    8451             :     }
    8452             :     return false;
    8453             :   case Mips::C_ULT_D32_MM:
    8454           4 :     if (MI->getNumOperands() == 3 &&
    8455           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8456           6 :         MI->getOperand(1).isReg() &&
    8457           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8458          10 :         MI->getOperand(2).isReg() &&
    8459           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8460             :       // (C_ULT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8461             :       AsmString = "c.ult.d $\x02, $\x03";
    8462             :       break;
    8463             :     }
    8464             :     return false;
    8465             :   case Mips::C_ULT_D64:
    8466          26 :     if (MI->getNumOperands() == 3 &&
    8467          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8468          34 :         MI->getOperand(1).isReg() &&
    8469          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8470          60 :         MI->getOperand(2).isReg() &&
    8471          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8472             :       // (C_ULT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8473             :       AsmString = "c.ult.d $\x02, $\x03";
    8474             :       break;
    8475             :     }
    8476             :     return false;
    8477             :   case Mips::C_ULT_D64_MM:
    8478           0 :     if (MI->getNumOperands() == 3 &&
    8479           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8480           0 :         MI->getOperand(1).isReg() &&
    8481           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8482           0 :         MI->getOperand(2).isReg() &&
    8483           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8484             :       // (C_ULT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8485             :       AsmString = "c.ult.d $\x02, $\x03";
    8486             :       break;
    8487             :     }
    8488             :     return false;
    8489             :   case Mips::C_ULT_S:
    8490          48 :     if (MI->getNumOperands() == 3 &&
    8491          78 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8492          60 :         MI->getOperand(1).isReg() &&
    8493          60 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8494         108 :         MI->getOperand(2).isReg() &&
    8495          30 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8496             :       // (C_ULT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8497             :       AsmString = "c.ult.s $\x02, $\x03";
    8498             :       break;
    8499             :     }
    8500             :     return false;
    8501             :   case Mips::C_ULT_S_MM:
    8502           4 :     if (MI->getNumOperands() == 3 &&
    8503           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8504           6 :         MI->getOperand(1).isReg() &&
    8505           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8506          10 :         MI->getOperand(2).isReg() &&
    8507           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8508             :       // (C_ULT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8509             :       AsmString = "c.ult.s $\x02, $\x03";
    8510             :       break;
    8511             :     }
    8512             :     return false;
    8513             :   case Mips::C_UN_D32:
    8514          15 :     if (MI->getNumOperands() == 3 &&
    8515          26 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8516          22 :         MI->getOperand(1).isReg() &&
    8517          22 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8518          37 :         MI->getOperand(2).isReg() &&
    8519          11 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8520             :       // (C_UN_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8521             :       AsmString = "c.un.d $\x02, $\x03";
    8522             :       break;
    8523             :     }
    8524             :     return false;
    8525             :   case Mips::C_UN_D32_MM:
    8526           4 :     if (MI->getNumOperands() == 3 &&
    8527           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8528           6 :         MI->getOperand(1).isReg() &&
    8529           6 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8530          10 :         MI->getOperand(2).isReg() &&
    8531           3 :         MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8532             :       // (C_UN_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
    8533             :       AsmString = "c.un.d $\x02, $\x03";
    8534             :       break;
    8535             :     }
    8536             :     return false;
    8537             :   case Mips::C_UN_D64:
    8538          26 :     if (MI->getNumOperands() == 3 &&
    8539          43 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8540          34 :         MI->getOperand(1).isReg() &&
    8541          34 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8542          60 :         MI->getOperand(2).isReg() &&
    8543          17 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8544             :       // (C_UN_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8545             :       AsmString = "c.un.d $\x02, $\x03";
    8546             :       break;
    8547             :     }
    8548             :     return false;
    8549             :   case Mips::C_UN_D64_MM:
    8550           0 :     if (MI->getNumOperands() == 3 &&
    8551           0 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8552           0 :         MI->getOperand(1).isReg() &&
    8553           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8554           0 :         MI->getOperand(2).isReg() &&
    8555           0 :         MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8556             :       // (C_UN_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
    8557             :       AsmString = "c.un.d $\x02, $\x03";
    8558             :       break;
    8559             :     }
    8560             :     return false;
    8561             :   case Mips::C_UN_S:
    8562          46 :     if (MI->getNumOperands() == 3 &&
    8563          74 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8564          56 :         MI->getOperand(1).isReg() &&
    8565          56 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8566         102 :         MI->getOperand(2).isReg() &&
    8567          28 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8568             :       // (C_UN_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8569             :       AsmString = "c.un.s $\x02, $\x03";
    8570             :       break;
    8571             :     }
    8572             :     return false;
    8573             :   case Mips::C_UN_S_MM:
    8574           4 :     if (MI->getNumOperands() == 3 &&
    8575           7 :         MI->getOperand(0).getReg() == Mips::FCC0 &&
    8576           6 :         MI->getOperand(1).isReg() &&
    8577           6 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8578          10 :         MI->getOperand(2).isReg() &&
    8579           3 :         MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8580             :       // (C_UN_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
    8581             :       AsmString = "c.un.s $\x02, $\x03";
    8582             :       break;
    8583             :     }
    8584             :     return false;
    8585             :   case Mips::DADDu:
    8586        1572 :     if (MI->getNumOperands() == 3 &&
    8587        3144 :         MI->getOperand(0).isReg() &&
    8588        3136 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8589        3128 :         MI->getOperand(1).isReg() &&
    8590        4700 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    8591        1564 :         MI->getOperand(2).getReg() == Mips::ZERO_64) {
    8592             :       // (DADDu GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64)
    8593             :       AsmString = "move $\x01, $\x02";
    8594             :       break;
    8595             :     }
    8596             :     return false;
    8597             :   case Mips::DI:
    8598         166 :     if (MI->getNumOperands() == 1 &&
    8599          83 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8600             :       // (DI ZERO)
    8601             :       AsmString = "di";
    8602             :       break;
    8603             :     }
    8604             :     return false;
    8605             :   case Mips::DIV:
    8606          30 :     if (MI->getNumOperands() == 3 &&
    8607          60 :         MI->getOperand(0).isReg() &&
    8608          60 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8609          60 :         MI->getOperand(1).isReg() &&
    8610          34 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
    8611          38 :         MI->getOperand(2).isReg() &&
    8612           4 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8613             :       // (DIV GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt)
    8614             :       AsmString = "div $\x01, $\x03";
    8615             :       break;
    8616             :     }
    8617             :     return false;
    8618             :   case Mips::DIVU:
    8619          27 :     if (MI->getNumOperands() == 3 &&
    8620          54 :         MI->getOperand(0).isReg() &&
    8621          54 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8622          54 :         MI->getOperand(1).isReg() &&
    8623          31 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
    8624          35 :         MI->getOperand(2).isReg() &&
    8625           4 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    8626             :       // (DIVU GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt)
    8627             :       AsmString = "divu $\x01, $\x03";
    8628             :       break;
    8629             :     }
    8630             :     return false;
    8631             :   case Mips::DI_MM:
    8632          12 :     if (MI->getNumOperands() == 1 &&
    8633           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8634             :       // (DI_MM ZERO)
    8635             :       AsmString = "di";
    8636             :       break;
    8637             :     }
    8638             :     return false;
    8639             :   case Mips::DI_MMR6:
    8640          10 :     if (MI->getNumOperands() == 1 &&
    8641           5 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8642             :       // (DI_MMR6 ZERO)
    8643             :       AsmString = "di";
    8644             :       break;
    8645             :     }
    8646             :     return false;
    8647             :   case Mips::DMT:
    8648          12 :     if (MI->getNumOperands() == 1 &&
    8649           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8650             :       // (DMT ZERO)
    8651             :       AsmString = "dmt";
    8652             :       break;
    8653             :     }
    8654             :     return false;
    8655             :   case Mips::DSUB:
    8656          66 :     if (MI->getNumOperands() == 3 &&
    8657         132 :         MI->getOperand(0).isReg() &&
    8658         132 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8659         106 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8660         146 :         MI->getOperand(2).isReg() &&
    8661          40 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8662             :       // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
    8663             :       AsmString = "dneg $\x01, $\x03";
    8664             :       break;
    8665             :     }
    8666          26 :     if (MI->getNumOperands() == 3 &&
    8667          52 :         MI->getOperand(0).isReg() &&
    8668          52 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8669          26 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8670          26 :         MI->getOperand(2).isReg() &&
    8671           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8672             :       // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
    8673             :       AsmString = "dneg $\x01";
    8674             :       break;
    8675             :     }
    8676             :     return false;
    8677             :   case Mips::DSUBu:
    8678         157 :     if (MI->getNumOperands() == 3 &&
    8679         314 :         MI->getOperand(0).isReg() &&
    8680         310 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8681         171 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8682         193 :         MI->getOperand(2).isReg() &&
    8683          18 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
    8684             :       // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
    8685             :       AsmString = "dnegu $\x01, $\x03";
    8686             :       break;
    8687             :     }
    8688         139 :     if (MI->getNumOperands() == 3 &&
    8689         278 :         MI->getOperand(0).isReg() &&
    8690         274 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8691         135 :         MI->getOperand(1).getReg() == Mips::ZERO_64 &&
    8692         139 :         MI->getOperand(2).isReg() &&
    8693           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    8694             :       // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
    8695             :       AsmString = "dnegu $\x01";
    8696             :       break;
    8697             :     }
    8698             :     return false;
    8699             :   case Mips::DVPE:
    8700          12 :     if (MI->getNumOperands() == 1 &&
    8701           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8702             :       // (DVPE ZERO)
    8703             :       AsmString = "dvpe";
    8704             :       break;
    8705             :     }
    8706             :     return false;
    8707             :   case Mips::EI:
    8708         148 :     if (MI->getNumOperands() == 1 &&
    8709          74 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8710             :       // (EI ZERO)
    8711             :       AsmString = "ei";
    8712             :       break;
    8713             :     }
    8714             :     return false;
    8715             :   case Mips::EI_MM:
    8716          24 :     if (MI->getNumOperands() == 1 &&
    8717          12 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8718             :       // (EI_MM ZERO)
    8719             :       AsmString = "ei";
    8720             :       break;
    8721             :     }
    8722             :     return false;
    8723             :   case Mips::EI_MMR6:
    8724          10 :     if (MI->getNumOperands() == 1 &&
    8725           5 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8726             :       // (EI_MMR6 ZERO)
    8727             :       AsmString = "ei";
    8728             :       break;
    8729             :     }
    8730             :     return false;
    8731             :   case Mips::EMT:
    8732          12 :     if (MI->getNumOperands() == 1 &&
    8733           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8734             :       // (EMT ZERO)
    8735             :       AsmString = "emt";
    8736             :       break;
    8737             :     }
    8738             :     return false;
    8739             :   case Mips::EVPE:
    8740          12 :     if (MI->getNumOperands() == 1 &&
    8741           6 :         MI->getOperand(0).getReg() == Mips::ZERO) {
    8742             :       // (EVPE ZERO)
    8743             :       AsmString = "evpe";
    8744             :       break;
    8745             :     }
    8746             :     return false;
    8747             :   case Mips::HYPCALL:
    8748          11 :     if (MI->getNumOperands() == 1 &&
    8749          22 :         MI->getOperand(0).isImm() &&
    8750          11 :         MI->getOperand(0).getImm() == 0) {
    8751             :       // (HYPCALL 0)
    8752             :       AsmString = "hypcall";
    8753             :       break;
    8754             :     }
    8755             :     return false;
    8756             :   case Mips::HYPCALL_MM:
    8757           6 :     if (MI->getNumOperands() == 1 &&
    8758          12 :         MI->getOperand(0).isImm() &&
    8759           6 :         MI->getOperand(0).getImm() == 0) {
    8760             :       // (HYPCALL_MM 0)
    8761             :       AsmString = "hypcall";
    8762             :       break;
    8763             :     }
    8764             :     return false;
    8765             :   case Mips::JALR:
    8766        1628 :     if (MI->getNumOperands() == 2 &&
    8767        2141 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8768        2654 :         MI->getOperand(1).isReg() &&
    8769         513 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8770             :       // (JALR ZERO, GPR32Opnd:$rs)
    8771             :       AsmString = "jr $\x02";
    8772             :       break;
    8773             :     }
    8774             :     return false;
    8775             :   case Mips::JALR64:
    8776         544 :     if (MI->getNumOperands() == 2 &&
    8777        1049 :         MI->getOperand(0).getReg() == Mips::ZERO_64 &&
    8778        1554 :         MI->getOperand(1).isReg() &&
    8779         505 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
    8780             :       // (JALR64 ZERO_64, GPR64Opnd:$rs)
    8781             :       AsmString = "jr $\x02";
    8782             :       break;
    8783             :     }
    8784             :     return false;
    8785             :   case Mips::JALRC_HB_MMR6:
    8786           4 :     if (MI->getNumOperands() == 2 &&
    8787           6 :         MI->getOperand(0).getReg() == Mips::RA &&
    8788           8 :         MI->getOperand(1).isReg() &&
    8789           2 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8790             :       // (JALRC_HB_MMR6 RA, GPR32Opnd:$rs)
    8791             :       AsmString = "jalrc.hb $\x02";
    8792             :       break;
    8793             :     }
    8794             :     return false;
    8795             :   case Mips::JALRC_MMR6:
    8796           4 :     if (MI->getNumOperands() == 2 &&
    8797           6 :         MI->getOperand(0).getReg() == Mips::RA &&
    8798           8 :         MI->getOperand(1).isReg() &&
    8799           2 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8800             :       // (JALRC_MMR6 RA, GPR32Opnd:$rs)
    8801             :       AsmString = "jalrc $\x02";
    8802             :       break;
    8803             :     }
    8804             :     return false;
    8805             :   case Mips::JALR_HB:
    8806          67 :     if (MI->getNumOperands() == 2 &&
    8807         106 :         MI->getOperand(0).getReg() == Mips::RA &&
    8808         145 :         MI->getOperand(1).isReg() &&
    8809          39 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8810             :       // (JALR_HB RA, GPR32Opnd:$rs)
    8811             :       AsmString = "jalr.hb $\x02";
    8812             :       break;
    8813             :     }
    8814             :     return false;
    8815             :   case Mips::JALR_HB64:
    8816          26 :     if (MI->getNumOperands() == 2 &&
    8817          42 :         MI->getOperand(0).getReg() == Mips::RA_64 &&
    8818          58 :         MI->getOperand(1).isReg() &&
    8819          16 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
    8820             :       // (JALR_HB64 RA_64, GPR64Opnd:$rs)
    8821             :       AsmString = "jalr.hb $\x02";
    8822             :       break;
    8823             :     }
    8824             :     return false;
    8825             :   case Mips::JIALC:
    8826          73 :     if (MI->getNumOperands() == 2 &&
    8827         146 :         MI->getOperand(0).isReg() &&
    8828         146 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8829         219 :         MI->getOperand(1).isImm() &&
    8830          73 :         MI->getOperand(1).getImm() == 0) {
    8831             :       // (JIALC GPR32Opnd:$rs, 0)
    8832             :       AsmString = "jalrc $\x01";
    8833             :       break;
    8834             :     }
    8835             :     return false;
    8836             :   case Mips::JIALC64:
    8837         117 :     if (MI->getNumOperands() == 2 &&
    8838         234 :         MI->getOperand(0).isReg() &&
    8839         234 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8840         351 :         MI->getOperand(1).isImm() &&
    8841         117 :         MI->getOperand(1).getImm() == 0) {
    8842             :       // (JIALC64 GPR64Opnd:$rs, 0)
    8843             :       AsmString = "jalrc $\x01";
    8844             :       break;
    8845             :     }
    8846             :     return false;
    8847             :   case Mips::JIC:
    8848         192 :     if (MI->getNumOperands() == 2 &&
    8849         384 :         MI->getOperand(0).isReg() &&
    8850         384 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8851         576 :         MI->getOperand(1).isImm() &&
    8852         192 :         MI->getOperand(1).getImm() == 0) {
    8853             :       // (JIC GPR32Opnd:$rs, 0)
    8854             :       AsmString = "jrc $\x01";
    8855             :       break;
    8856             :     }
    8857             :     return false;
    8858             :   case Mips::JIC64:
    8859         261 :     if (MI->getNumOperands() == 2 &&
    8860         522 :         MI->getOperand(0).isReg() &&
    8861         522 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8862         783 :         MI->getOperand(1).isImm() &&
    8863         261 :         MI->getOperand(1).getImm() == 0) {
    8864             :       // (JIC64 GPR64Opnd:$rs, 0)
    8865             :       AsmString = "jrc $\x01";
    8866             :       break;
    8867             :     }
    8868             :     return false;
    8869             :   case Mips::MFTACX:
    8870           0 :     if (MI->getNumOperands() == 2 &&
    8871           0 :         MI->getOperand(0).isReg() &&
    8872           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8873           0 :         MI->getOperand(1).getReg() == Mips::AC0) {
    8874             :       // (MFTACX GPR32Opnd:$rt, AC0)
    8875             :       AsmString = "mftacx $\x01";
    8876             :       break;
    8877             :     }
    8878             :     return false;
    8879             :   case Mips::MFTC0:
    8880           0 :     if (MI->getNumOperands() == 3 &&
    8881           0 :         MI->getOperand(0).isReg() &&
    8882           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8883           0 :         MI->getOperand(1).isReg() &&
    8884           0 :         MRI.getRegClass(Mips::COP0RegClassID).contains(MI->getOperand(1).getReg()) &&
    8885           0 :         MI->getOperand(2).isImm() &&
    8886           0 :         MI->getOperand(2).getImm() == 0) {
    8887             :       // (MFTC0 GPR32Opnd:$rd, COP0Opnd:$rt, 0)
    8888             :       AsmString = "mftc0 $\x01, $\x02";
    8889             :       break;
    8890             :     }
    8891             :     return false;
    8892             :   case Mips::MFTHI:
    8893           0 :     if (MI->getNumOperands() == 2 &&
    8894           0 :         MI->getOperand(0).isReg() &&
    8895           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8896           0 :         MI->getOperand(1).getReg() == Mips::AC0) {
    8897             :       // (MFTHI GPR32Opnd:$rt, AC0)
    8898             :       AsmString = "mfthi $\x01";
    8899             :       break;
    8900             :     }
    8901             :     return false;
    8902             :   case Mips::MFTLO:
    8903           0 :     if (MI->getNumOperands() == 2 &&
    8904           0 :         MI->getOperand(0).isReg() &&
    8905           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8906           0 :         MI->getOperand(1).getReg() == Mips::AC0) {
    8907             :       // (MFTLO GPR32Opnd:$rt, AC0)
    8908             :       AsmString = "mftlo $\x01";
    8909             :       break;
    8910             :     }
    8911             :     return false;
    8912             :   case Mips::MOVE16_MM:
    8913         443 :     if (MI->getNumOperands() == 2 &&
    8914         484 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8915          41 :         MI->getOperand(1).getReg() == Mips::ZERO) {
    8916             :       // (MOVE16_MM ZERO, ZERO)
    8917             :       AsmString = "nop";
    8918             :       break;
    8919             :     }
    8920             :     return false;
    8921             :   case Mips::MTTACX:
    8922           0 :     if (MI->getNumOperands() == 2 &&
    8923           0 :         MI->getOperand(0).getReg() == Mips::AC0 &&
    8924           0 :         MI->getOperand(1).isReg() &&
    8925           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8926             :       // (MTTACX AC0, GPR32Opnd:$rt)
    8927             :       AsmString = "mttacx $\x02";
    8928             :       break;
    8929             :     }
    8930             :     return false;
    8931             :   case Mips::MTTC0:
    8932           0 :     if (MI->getNumOperands() == 3 &&
    8933           0 :         MI->getOperand(0).isReg() &&
    8934           0 :         MRI.getRegClass(Mips::COP0RegClassID).contains(MI->getOperand(0).getReg()) &&
    8935           0 :         MI->getOperand(1).isReg() &&
    8936           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    8937           0 :         MI->getOperand(2).isImm() &&
    8938           0 :         MI->getOperand(2).getImm() == 0) {
    8939             :       // (MTTC0 COP0Opnd:$rt, GPR32Opnd:$rd, 0)
    8940             :       AsmString = "mttc0 $\x02, $\x01";
    8941             :       break;
    8942             :     }
    8943             :     return false;
    8944             :   case Mips::MTTHI:
    8945           0 :     if (MI->getNumOperands() == 2 &&
    8946           0 :         MI->getOperand(0).getReg() == Mips::AC0 &&
    8947           0 :         MI->getOperand(1).isReg() &&
    8948           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8949             :       // (MTTHI AC0, GPR32Opnd:$rt)
    8950             :       AsmString = "mtthi $\x02";
    8951             :       break;
    8952             :     }
    8953             :     return false;
    8954             :   case Mips::MTTLO:
    8955           0 :     if (MI->getNumOperands() == 2 &&
    8956           0 :         MI->getOperand(0).getReg() == Mips::AC0 &&
    8957           0 :         MI->getOperand(1).isReg() &&
    8958           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    8959             :       // (MTTLO AC0, GPR32Opnd:$rt)
    8960             :       AsmString = "mttlo $\x02";
    8961             :       break;
    8962             :     }
    8963             :     return false;
    8964             :   case Mips::Move32R16:
    8965        1226 :     if (MI->getNumOperands() == 2 &&
    8966        1227 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    8967           1 :         MI->getOperand(1).getReg() == Mips::S0) {
    8968             :       // (Move32R16 ZERO, S0)
    8969             :       AsmString = "nop";
    8970             :       break;
    8971             :     }
    8972             :     return false;
    8973             :   case Mips::NORImm:
    8974           0 :     if (MI->getNumOperands() == 3 &&
    8975           0 :         MI->getOperand(0).isReg() &&
    8976           0 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8977           0 :         MI->getOperand(1).isReg() &&
    8978           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8979             :       // (NORImm GPR32Opnd:$rs, GPR32Opnd:$rs, simm32_relaxed:$imm)
    8980             :       AsmString = "nor     $\x01, $\x03";
    8981             :       break;
    8982             :     }
    8983             :     return false;
    8984             :   case Mips::NORImm64:
    8985           0 :     if (MI->getNumOperands() == 3 &&
    8986           0 :         MI->getOperand(0).isReg() &&
    8987           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    8988           0 :         MI->getOperand(1).isReg() &&
    8989           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    8990             :       // (NORImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    8991             :       AsmString = "nor     $\x01, $\x03";
    8992             :       break;
    8993             :     }
    8994             :     return false;
    8995             :   case Mips::OR:
    8996        3115 :     if (MI->getNumOperands() == 3 &&
    8997        6202 :         MI->getOperand(0).isReg() &&
    8998        6202 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    8999        6174 :         MI->getOperand(1).isReg() &&
    9000        9289 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9001        3087 :         MI->getOperand(2).getReg() == Mips::ZERO) {
    9002             :       // (OR GPR32Opnd:$dst, GPR32Opnd:$src, ZERO)
    9003             :       AsmString = "move $\x01, $\x02";
    9004             :       break;
    9005             :     }
    9006             :     return false;
    9007             :   case Mips::OR64:
    9008         895 :     if (MI->getNumOperands() == 3 &&
    9009        1790 :         MI->getOperand(0).isReg() &&
    9010        1790 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    9011        1790 :         MI->getOperand(1).isReg() &&
    9012        2685 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
    9013         895 :         MI->getOperand(2).getReg() == Mips::ZERO_64) {
    9014             :       // (OR64 GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64)
    9015             :       AsmString = "move $\x01, $\x02";
    9016             :       break;
    9017             :     }
    9018             :     return false;
    9019             :   case Mips::RDHWR:
    9020          89 :     if (MI->getNumOperands() == 3 &&
    9021         178 :         MI->getOperand(0).isReg() &&
    9022         178 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9023         178 :         MI->getOperand(1).isReg() &&
    9024         178 :         MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
    9025         267 :         MI->getOperand(2).isImm() &&
    9026          89 :         MI->getOperand(2).getImm() == 0) {
    9027             :       // (RDHWR GPR32Opnd:$rt, HWRegsOpnd:$rs, 0)
    9028             :       AsmString = "rdhwr $\x01, $\x02";
    9029             :       break;
    9030             :     }
    9031             :     return false;
    9032             :   case Mips::RDHWR_MM:
    9033           5 :     if (MI->getNumOperands() == 3 &&
    9034          10 :         MI->getOperand(0).isReg() &&
    9035          10 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9036          10 :         MI->getOperand(1).isReg() &&
    9037          10 :         MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
    9038          15 :         MI->getOperand(2).isImm() &&
    9039           5 :         MI->getOperand(2).getImm() == 0) {
    9040             :       // (RDHWR_MM GPR32Opnd:$rt, HWRegsOpnd:$rs, 0)
    9041             :       AsmString = "rdhwr $\x01, $\x02";
    9042             :       break;
    9043             :     }
    9044             :     return false;
    9045             :   case Mips::RDHWR_MMR6:
    9046           5 :     if (MI->getNumOperands() == 3 &&
    9047          10 :         MI->getOperand(0).isReg() &&
    9048          10 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9049          10 :         MI->getOperand(1).isReg() &&
    9050          10 :         MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
    9051          15 :         MI->getOperand(2).isImm() &&
    9052           5 :         MI->getOperand(2).getImm() == 0) {
    9053             :       // (RDHWR_MMR6 GPR32Opnd:$rt, HWRegsOpnd:$rs, 0)
    9054             :       AsmString = "rdhwr $\x01, $\x02";
    9055             :       break;
    9056             :     }
    9057             :     return false;
    9058             :   case Mips::SDBBP:
    9059          31 :     if (MI->getNumOperands() == 1 &&
    9060          62 :         MI->getOperand(0).isImm() &&
    9061          31 :         MI->getOperand(0).getImm() == 0) {
    9062             :       // (SDBBP 0)
    9063             :       AsmString = "sdbbp";
    9064             :       break;
    9065             :     }
    9066             :     return false;
    9067             :   case Mips::SDBBP_MMR6:
    9068           3 :     if (MI->getNumOperands() == 1 &&
    9069           6 :         MI->getOperand(0).isImm() &&
    9070           3 :         MI->getOperand(0).getImm() == 0) {
    9071             :       // (SDBBP_MMR6 0)
    9072             :       AsmString = "sdbbp";
    9073             :       break;
    9074             :     }
    9075             :     return false;
    9076             :   case Mips::SDBBP_R6:
    9077          12 :     if (MI->getNumOperands() == 1 &&
    9078          24 :         MI->getOperand(0).isImm() &&
    9079          12 :         MI->getOperand(0).getImm() == 0) {
    9080             :       // (SDBBP_R6 0)
    9081             :       AsmString = "sdbbp";
    9082             :       break;
    9083             :     }
    9084             :     return false;
    9085             :   case Mips::SLL:
    9086       56571 :     if (MI->getNumOperands() == 3 &&
    9087      111285 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    9088      109412 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9089      165967 :         MI->getOperand(2).isImm() &&
    9090       54698 :         MI->getOperand(2).getImm() == 0) {
    9091             :       // (SLL ZERO, ZERO, 0)
    9092             :       AsmString = "nop";
    9093             :       break;
    9094             :     }
    9095             :     return false;
    9096             :   case Mips::SLL_MM:
    9097          85 :     if (MI->getNumOperands() == 3 &&
    9098         153 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    9099         136 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9100         221 :         MI->getOperand(2).isImm() &&
    9101          68 :         MI->getOperand(2).getImm() == 0) {
    9102             :       // (SLL_MM ZERO, ZERO, 0)
    9103             :       AsmString = "nop";
    9104             :       break;
    9105             :     }
    9106             :     return false;
    9107             :   case Mips::SLL_MMR6:
    9108          20 :     if (MI->getNumOperands() == 3 &&
    9109          37 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    9110          34 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9111          54 :         MI->getOperand(2).isImm() &&
    9112          17 :         MI->getOperand(2).getImm() == 0) {
    9113             :       // (SLL_MMR6 ZERO, ZERO, 0)
    9114             :       AsmString = "nop";
    9115             :       break;
    9116             :     }
    9117             :     return false;
    9118             :   case Mips::SLTImm64:
    9119           0 :     if (MI->getNumOperands() == 3 &&
    9120           0 :         MI->getOperand(0).isReg() &&
    9121           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    9122           0 :         MI->getOperand(1).isReg() &&
    9123           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    9124             :       // (SLTImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    9125             :       AsmString = "slt     $\x01, $\x03";
    9126             :       break;
    9127             :     }
    9128             :     return false;
    9129             :   case Mips::SLTUImm64:
    9130           0 :     if (MI->getNumOperands() == 3 &&
    9131           0 :         MI->getOperand(0).isReg() &&
    9132           0 :         MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
    9133           0 :         MI->getOperand(1).isReg() &&
    9134           0 :         MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
    9135             :       // (SLTUImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
    9136             :       AsmString = "sltu    $\x01, $\x03";
    9137             :       break;
    9138             :     }
    9139             :     return false;
    9140             :   case Mips::SUB:
    9141         147 :     if (MI->getNumOperands() == 3 &&
    9142         294 :         MI->getOperand(0).isReg() &&
    9143         294 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9144         226 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9145         305 :         MI->getOperand(2).isReg() &&
    9146          79 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    9147             :       // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    9148             :       AsmString = "neg $\x01, $\x03";
    9149             :       break;
    9150             :     }
    9151          68 :     if (MI->getNumOperands() == 3 &&
    9152         136 :         MI->getOperand(0).isReg() &&
    9153         136 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9154          68 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9155          68 :         MI->getOperand(2).isReg() &&
    9156           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    9157             :       // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    9158             :       AsmString = "neg $\x01";
    9159             :       break;
    9160             :     }
    9161             :     return false;
    9162             :   case Mips::SUBU_MMR6:
    9163           6 :     if (MI->getNumOperands() == 3 &&
    9164          12 :         MI->getOperand(0).isReg() &&
    9165          12 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9166          10 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9167          14 :         MI->getOperand(2).isReg() &&
    9168           4 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    9169             :       // (SUBU_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    9170             :       AsmString = "negu $\x01, $\x03";
    9171             :       break;
    9172             :     }
    9173           2 :     if (MI->getNumOperands() == 3 &&
    9174           4 :         MI->getOperand(0).isReg() &&
    9175           4 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9176           2 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9177           2 :         MI->getOperand(2).isReg() &&
    9178           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    9179             :       // (SUBU_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    9180             :       AsmString = "negu $\x01";
    9181             :       break;
    9182             :     }
    9183             :     return false;
    9184             :   case Mips::SUB_MM:
    9185          10 :     if (MI->getNumOperands() == 3 &&
    9186          20 :         MI->getOperand(0).isReg() &&
    9187          20 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9188          15 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9189          20 :         MI->getOperand(2).isReg() &&
    9190           5 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    9191             :       // (SUB_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    9192             :       AsmString = "neg $\x01, $\x03";
    9193             :       break;
    9194             :     }
    9195           5 :     if (MI->getNumOperands() == 3 &&
    9196          10 :         MI->getOperand(0).isReg() &&
    9197          10 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9198           5 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9199           5 :         MI->getOperand(2).isReg() &&
    9200           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    9201             :       // (SUB_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    9202             :       AsmString = "neg $\x01";
    9203             :       break;
    9204             :     }
    9205             :     return false;
    9206             :   case Mips::SUB_MMR6:
    9207           6 :     if (MI->getNumOperands() == 3 &&
    9208          12 :         MI->getOperand(0).isReg() &&
    9209          12 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9210          10 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9211          14 :         MI->getOperand(2).isReg() &&
    9212           4 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    9213             :       // (SUB_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    9214             :       AsmString = "neg $\x01, $\x03";
    9215             :       break;
    9216             :     }
    9217           2 :     if (MI->getNumOperands() == 3 &&
    9218           4 :         MI->getOperand(0).isReg() &&
    9219           4 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9220           2 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9221           2 :         MI->getOperand(2).isReg() &&
    9222           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    9223             :       // (SUB_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    9224             :       AsmString = "neg $\x01";
    9225             :       break;
    9226             :     }
    9227             :     return false;
    9228             :   case Mips::SUBu:
    9229         580 :     if (MI->getNumOperands() == 3 &&
    9230        1160 :         MI->getOperand(0).isReg() &&
    9231        1152 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9232         767 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9233         970 :         MI->getOperand(2).isReg() &&
    9234         195 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    9235             :       // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    9236             :       AsmString = "negu $\x01, $\x03";
    9237             :       break;
    9238             :     }
    9239         385 :     if (MI->getNumOperands() == 3 &&
    9240         770 :         MI->getOperand(0).isReg() &&
    9241         762 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9242         377 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9243         385 :         MI->getOperand(2).isReg() &&
    9244           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    9245             :       // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    9246             :       AsmString = "negu $\x01";
    9247             :       break;
    9248             :     }
    9249             :     return false;
    9250             :   case Mips::SUBu_MM:
    9251          10 :     if (MI->getNumOperands() == 3 &&
    9252          20 :         MI->getOperand(0).isReg() &&
    9253          20 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9254          15 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9255          20 :         MI->getOperand(2).isReg() &&
    9256           5 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
    9257             :       // (SUBu_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
    9258             :       AsmString = "negu $\x01, $\x03";
    9259             :       break;
    9260             :     }
    9261           5 :     if (MI->getNumOperands() == 3 &&
    9262          10 :         MI->getOperand(0).isReg() &&
    9263          10 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9264           5 :         MI->getOperand(1).getReg() == Mips::ZERO &&
    9265           5 :         MI->getOperand(2).isReg() &&
    9266           0 :         MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
    9267             :       // (SUBu_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
    9268             :       AsmString = "negu $\x01";
    9269             :       break;
    9270             :     }
    9271             :     return false;
    9272             :   case Mips::SYNC:
    9273         210 :     if (MI->getNumOperands() == 1 &&
    9274         420 :         MI->getOperand(0).isImm() &&
    9275         210 :         MI->getOperand(0).getImm() == 0) {
    9276             :       // (SYNC 0)
    9277             :       AsmString = "sync";
    9278             :       break;
    9279             :     }
    9280             :     return false;
    9281             :   case Mips::SYNC_MM:
    9282           6 :     if (MI->getNumOperands() == 1 &&
    9283          12 :         MI->getOperand(0).isImm() &&
    9284           6 :         MI->getOperand(0).getImm() == 0) {
    9285             :       // (SYNC_MM 0)
    9286             :       AsmString = "sync";
    9287             :       break;
    9288             :     }
    9289             :     return false;
    9290             :   case Mips::SYNC_MMR6:
    9291           4 :     if (MI->getNumOperands() == 1 &&
    9292           8 :         MI->getOperand(0).isImm() &&
    9293           4 :         MI->getOperand(0).getImm() == 0) {
    9294             :       // (SYNC_MMR6 0)
    9295             :       AsmString = "sync";
    9296             :       break;
    9297             :     }
    9298             :     return false;
    9299             :   case Mips::SYSCALL:
    9300          61 :     if (MI->getNumOperands() == 1 &&
    9301         122 :         MI->getOperand(0).isImm() &&
    9302          61 :         MI->getOperand(0).getImm() == 0) {
    9303             :       // (SYSCALL 0)
    9304             :       AsmString = "syscall";
    9305             :       break;
    9306             :     }
    9307             :     return false;
    9308             :   case Mips::SYSCALL_MM:
    9309          14 :     if (MI->getNumOperands() == 1 &&
    9310          28 :         MI->getOperand(0).isImm() &&
    9311          14 :         MI->getOperand(0).getImm() == 0) {
    9312             :       // (SYSCALL_MM 0)
    9313             :       AsmString = "syscall";
    9314             :       break;
    9315             :     }
    9316             :     return false;
    9317             :   case Mips::TEQ:
    9318         543 :     if (MI->getNumOperands() == 3 &&
    9319        1026 :         MI->getOperand(0).isReg() &&
    9320        1026 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9321         966 :         MI->getOperand(1).isReg() &&
    9322         966 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9323        1509 :         MI->getOperand(2).isImm() &&
    9324         483 :         MI->getOperand(2).getImm() == 0) {
    9325             :       // (TEQ GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9326             :       AsmString = "teq $\x01, $\x02";
    9327             :       break;
    9328             :     }
    9329             :     return false;
    9330             :   case Mips::TEQ_MM:
    9331          41 :     if (MI->getNumOperands() == 3 &&
    9332          82 :         MI->getOperand(0).isReg() &&
    9333          82 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9334          82 :         MI->getOperand(1).isReg() &&
    9335          82 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9336         123 :         MI->getOperand(2).isImm() &&
    9337          41 :         MI->getOperand(2).getImm() == 0) {
    9338             :       // (TEQ_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9339             :       AsmString = "teq $\x01, $\x02";
    9340             :       break;
    9341             :     }
    9342             :     return false;
    9343             :   case Mips::TGE:
    9344          78 :     if (MI->getNumOperands() == 3 &&
    9345         156 :         MI->getOperand(0).isReg() &&
    9346         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9347         156 :         MI->getOperand(1).isReg() &&
    9348         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9349         234 :         MI->getOperand(2).isImm() &&
    9350          78 :         MI->getOperand(2).getImm() == 0) {
    9351             :       // (TGE GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9352             :       AsmString = "tge $\x01, $\x02";
    9353             :       break;
    9354             :     }
    9355             :     return false;
    9356             :   case Mips::TGEU:
    9357          78 :     if (MI->getNumOperands() == 3 &&
    9358         156 :         MI->getOperand(0).isReg() &&
    9359         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9360         156 :         MI->getOperand(1).isReg() &&
    9361         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9362         234 :         MI->getOperand(2).isImm() &&
    9363          78 :         MI->getOperand(2).getImm() == 0) {
    9364             :       // (TGEU GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9365             :       AsmString = "tgeu $\x01, $\x02";
    9366             :       break;
    9367             :     }
    9368             :     return false;
    9369             :   case Mips::TGEU_MM:
    9370           9 :     if (MI->getNumOperands() == 3 &&
    9371          18 :         MI->getOperand(0).isReg() &&
    9372          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9373          18 :         MI->getOperand(1).isReg() &&
    9374          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9375          27 :         MI->getOperand(2).isImm() &&
    9376           9 :         MI->getOperand(2).getImm() == 0) {
    9377             :       // (TGEU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9378             :       AsmString = "tgeu $\x01, $\x02";
    9379             :       break;
    9380             :     }
    9381             :     return false;
    9382             :   case Mips::TGE_MM:
    9383           9 :     if (MI->getNumOperands() == 3 &&
    9384          18 :         MI->getOperand(0).isReg() &&
    9385          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9386          18 :         MI->getOperand(1).isReg() &&
    9387          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9388          27 :         MI->getOperand(2).isImm() &&
    9389           9 :         MI->getOperand(2).getImm() == 0) {
    9390             :       // (TGE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9391             :       AsmString = "tge $\x01, $\x02";
    9392             :       break;
    9393             :     }
    9394             :     return false;
    9395             :   case Mips::TLT:
    9396          78 :     if (MI->getNumOperands() == 3 &&
    9397         156 :         MI->getOperand(0).isReg() &&
    9398         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9399         156 :         MI->getOperand(1).isReg() &&
    9400         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9401         234 :         MI->getOperand(2).isImm() &&
    9402          78 :         MI->getOperand(2).getImm() == 0) {
    9403             :       // (TLT GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9404             :       AsmString = "tlt $\x01, $\x02";
    9405             :       break;
    9406             :     }
    9407             :     return false;
    9408             :   case Mips::TLTU:
    9409          78 :     if (MI->getNumOperands() == 3 &&
    9410         156 :         MI->getOperand(0).isReg() &&
    9411         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9412         156 :         MI->getOperand(1).isReg() &&
    9413         156 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9414         234 :         MI->getOperand(2).isImm() &&
    9415          78 :         MI->getOperand(2).getImm() == 0) {
    9416             :       // (TLTU GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9417             :       AsmString = "tltu $\x01, $\x02";
    9418             :       break;
    9419             :     }
    9420             :     return false;
    9421             :   case Mips::TLTU_MM:
    9422           9 :     if (MI->getNumOperands() == 3 &&
    9423          18 :         MI->getOperand(0).isReg() &&
    9424          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9425          18 :         MI->getOperand(1).isReg() &&
    9426          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9427          27 :         MI->getOperand(2).isImm() &&
    9428           9 :         MI->getOperand(2).getImm() == 0) {
    9429             :       // (TLTU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9430             :       AsmString = "tltu $\x01, $\x02";
    9431             :       break;
    9432             :     }
    9433             :     return false;
    9434             :   case Mips::TLT_MM:
    9435           9 :     if (MI->getNumOperands() == 3 &&
    9436          18 :         MI->getOperand(0).isReg() &&
    9437          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9438          18 :         MI->getOperand(1).isReg() &&
    9439          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9440          27 :         MI->getOperand(2).isImm() &&
    9441           9 :         MI->getOperand(2).getImm() == 0) {
    9442             :       // (TLT_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9443             :       AsmString = "tlt $\x01, $\x02";
    9444             :       break;
    9445             :     }
    9446             :     return false;
    9447             :   case Mips::TNE:
    9448         102 :     if (MI->getNumOperands() == 3 &&
    9449         200 :         MI->getOperand(0).isReg() &&
    9450         188 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9451         172 :         MI->getOperand(1).isReg() &&
    9452         164 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9453         258 :         MI->getOperand(2).isImm() &&
    9454          78 :         MI->getOperand(2).getImm() == 0) {
    9455             :       // (TNE GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9456             :       AsmString = "tne $\x01, $\x02";
    9457             :       break;
    9458             :     }
    9459             :     return false;
    9460             :   case Mips::TNE_MM:
    9461           9 :     if (MI->getNumOperands() == 3 &&
    9462          18 :         MI->getOperand(0).isReg() &&
    9463          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9464          18 :         MI->getOperand(1).isReg() &&
    9465          18 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
    9466          27 :         MI->getOperand(2).isImm() &&
    9467           9 :         MI->getOperand(2).getImm() == 0) {
    9468             :       // (TNE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
    9469             :       AsmString = "tne $\x01, $\x02";
    9470             :       break;
    9471             :     }
    9472             :     return false;
    9473             :   case Mips::WAIT_MM:
    9474           5 :     if (MI->getNumOperands() == 1 &&
    9475          10 :         MI->getOperand(0).isImm() &&
    9476           5 :         MI->getOperand(0).getImm() == 0) {
    9477             :       // (WAIT_MM 0)
    9478             :       AsmString = "wait";
    9479             :       break;
    9480             :     }
    9481             :     return false;
    9482             :   case Mips::WRDSP:
    9483          20 :     if (MI->getNumOperands() == 2 &&
    9484          40 :         MI->getOperand(0).isReg() &&
    9485          40 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9486          60 :         MI->getOperand(1).isImm() &&
    9487          20 :         MI->getOperand(1).getImm() == 31) {
    9488             :       // (WRDSP GPR32Opnd:$rt, 31)
    9489             :       AsmString = "wrdsp $\x01";
    9490             :       break;
    9491             :     }
    9492             :     return false;
    9493             :   case Mips::WRDSP_MM:
    9494          10 :     if (MI->getNumOperands() == 2 &&
    9495          20 :         MI->getOperand(0).isReg() &&
    9496          20 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
    9497          30 :         MI->getOperand(1).isImm() &&
    9498          10 :         MI->getOperand(1).getImm() == 31) {
    9499             :       // (WRDSP_MM GPR32Opnd:$rt, 31)
    9500             :       AsmString = "wrdsp $\x01";
    9501             :       break;
    9502             :     }
    9503             :     return false;
    9504             :   case Mips::YIELD:
    9505           6 :     if (MI->getNumOperands() == 2 &&
    9506           9 :         MI->getOperand(0).getReg() == Mips::ZERO &&
    9507          12 :         MI->getOperand(1).isReg() &&
    9508           3 :         MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
    9509             :       // (YIELD ZERO, GPR32Opnd:$rs)
    9510             :       AsmString = "yield $\x02";
    9511             :       break;
    9512             :     }
    9513             :     return false;
    9514             :   }
    9515             : 
    9516             :   unsigned I = 0;
    9517      704012 :   while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
    9518      508519 :          AsmString[I] != '$' && AsmString[I] != '\0')
    9519      195493 :     ++I;
    9520       62344 :   OS << '\t' << StringRef(AsmString, I);
    9521       62344 :   if (AsmString[I] != '\0') {
    9522        7155 :     if (AsmString[I] == ' ' || AsmString[I] == '\t') {
    9523             :       OS << '\t';
    9524        7155 :       ++I;
    9525             :     }
    9526             :     do {
    9527       21690 :       if (AsmString[I] == '$') {
    9528       12000 :         ++I;
    9529       12000 :         if (AsmString[I] == (char)0xff) {
    9530         154 :           ++I;
    9531         154 :           int OpIdx = AsmString[I++] - 1;
    9532         154 :           int PrintMethodIdx = AsmString[I++] - 1;
    9533         154 :           printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS);
    9534             :         } else
    9535       11846 :           printOperand(MI, unsigned(AsmString[I++]) - 1, OS);
    9536             :       } else {
    9537        9690 :         OS << AsmString[I++];
    9538             :       }
    9539       21690 :     } while (AsmString[I] != '\0');
    9540             :   }
    9541             : 
    9542             :   return true;
    9543             : }
    9544             : 
    9545         154 : void MipsInstPrinter::printCustomAliasOperand(
    9546             :          const MCInst *MI, unsigned OpIdx,
    9547             :          unsigned PrintMethodIdx,
    9548             :          raw_ostream &OS) {
    9549         154 :   switch (PrintMethodIdx) {
    9550           0 :   default:
    9551           0 :     llvm_unreachable("Unknown PrintMethod kind");
    9552             :     break;
    9553         154 :   case 0:
    9554         154 :     printUImm<10>(MI, OpIdx, OS);
    9555             :     break;
    9556             :   }
    9557         154 : }
    9558             : 
    9559             : #endif // PRINT_ALIAS_INSTR

Generated by: LCOV version 1.13