Line data Source code
1 : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2 : |* *|
3 : |* Assembly Writer Source Fragment *|
4 : |* *|
5 : |* Automatically generated file, do not edit! *|
6 : |* *|
7 : \*===----------------------------------------------------------------------===*/
8 :
9 : /// printInstruction - This method is automatically generated by tablegen
10 : /// from the instruction set description.
11 144918 : void MipsInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
12 : static const char AsmStrs[] = {
13 : /* 0 */ 'd', 'm', 'f', 'c', '0', 9, 0,
14 : /* 7 */ 'd', 'm', 'f', 'g', 'c', '0', 9, 0,
15 : /* 15 */ 'm', 'f', 'h', 'g', 'c', '0', 9, 0,
16 : /* 23 */ 'm', 't', 'h', 'g', 'c', '0', 9, 0,
17 : /* 31 */ 'd', 'm', 't', 'g', 'c', '0', 9, 0,
18 : /* 39 */ 'm', 'f', 'h', 'c', '0', 9, 0,
19 : /* 46 */ 'm', 't', 'h', 'c', '0', 9, 0,
20 : /* 53 */ 'd', 'm', 't', 'c', '0', 9, 0,
21 : /* 60 */ 'v', 'm', 'm', '0', 9, 0,
22 : /* 66 */ 'm', 't', 'm', '0', 9, 0,
23 : /* 72 */ 'm', 't', 'p', '0', 9, 0,
24 : /* 78 */ 'b', 'b', 'i', 't', '0', 9, 0,
25 : /* 85 */ 'l', 'd', 'c', '1', 9, 0,
26 : /* 91 */ 's', 'd', 'c', '1', 9, 0,
27 : /* 97 */ 'c', 'f', 'c', '1', 9, 0,
28 : /* 103 */ 'd', 'm', 'f', 'c', '1', 9, 0,
29 : /* 110 */ 'm', 'f', 'h', 'c', '1', 9, 0,
30 : /* 117 */ 'm', 't', 'h', 'c', '1', 9, 0,
31 : /* 124 */ 'c', 't', 'c', '1', 9, 0,
32 : /* 130 */ 'd', 'm', 't', 'c', '1', 9, 0,
33 : /* 137 */ 'l', 'w', 'c', '1', 9, 0,
34 : /* 143 */ 's', 'w', 'c', '1', 9, 0,
35 : /* 149 */ 'l', 'd', 'x', 'c', '1', 9, 0,
36 : /* 156 */ 's', 'd', 'x', 'c', '1', 9, 0,
37 : /* 163 */ 'l', 'u', 'x', 'c', '1', 9, 0,
38 : /* 170 */ 's', 'u', 'x', 'c', '1', 9, 0,
39 : /* 177 */ 'l', 'w', 'x', 'c', '1', 9, 0,
40 : /* 184 */ 's', 'w', 'x', 'c', '1', 9, 0,
41 : /* 191 */ 'm', 't', 'm', '1', 9, 0,
42 : /* 197 */ 'm', 't', 'p', '1', 9, 0,
43 : /* 203 */ 'b', 'b', 'i', 't', '1', 9, 0,
44 : /* 210 */ 'b', 'b', 'i', 't', '0', '3', '2', 9, 0,
45 : /* 219 */ 'b', 'b', 'i', 't', '1', '3', '2', 9, 0,
46 : /* 228 */ 'd', 's', 'r', 'a', '3', '2', 9, 0,
47 : /* 236 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 9, 0,
48 : /* 246 */ 'd', 's', 'l', 'l', '3', '2', 9, 0,
49 : /* 254 */ 'd', 's', 'r', 'l', '3', '2', 9, 0,
50 : /* 262 */ 'l', 'w', 'm', '3', '2', 9, 0,
51 : /* 269 */ 's', 'w', 'm', '3', '2', 9, 0,
52 : /* 276 */ 'd', 'r', 'o', 't', 'r', '3', '2', 9, 0,
53 : /* 285 */ 'c', 'i', 'n', 's', '3', '2', 9, 0,
54 : /* 293 */ 'e', 'x', 't', 's', '3', '2', 9, 0,
55 : /* 301 */ 'l', 'd', 'c', '2', 9, 0,
56 : /* 307 */ 's', 'd', 'c', '2', 9, 0,
57 : /* 313 */ 'c', 'f', 'c', '2', 9, 0,
58 : /* 319 */ 'd', 'm', 'f', 'c', '2', 9, 0,
59 : /* 326 */ 'm', 'f', 'h', 'c', '2', 9, 0,
60 : /* 333 */ 'm', 't', 'h', 'c', '2', 9, 0,
61 : /* 340 */ 'c', 't', 'c', '2', 9, 0,
62 : /* 346 */ 'd', 'm', 't', 'c', '2', 9, 0,
63 : /* 353 */ 'l', 'w', 'c', '2', 9, 0,
64 : /* 359 */ 's', 'w', 'c', '2', 9, 0,
65 : /* 365 */ 'm', 't', 'm', '2', 9, 0,
66 : /* 371 */ 'm', 't', 'p', '2', 9, 0,
67 : /* 377 */ 'a', 'd', 'd', 'i', 'u', 'r', '2', 9, 0,
68 : /* 386 */ 'l', 'd', 'c', '3', 9, 0,
69 : /* 392 */ 's', 'd', 'c', '3', 9, 0,
70 : /* 398 */ 'l', 'w', 'c', '3', 9, 0,
71 : /* 404 */ 's', 'w', 'c', '3', 9, 0,
72 : /* 410 */ 'a', 'd', 'd', 'i', 'u', 's', '5', 9, 0,
73 : /* 419 */ 's', 'b', '1', '6', 9, 0,
74 : /* 425 */ 'b', 'c', '1', '6', 9, 0,
75 : /* 431 */ 'j', 'r', 'c', '1', '6', 9, 0,
76 : /* 438 */ 'b', 'n', 'e', 'z', 'c', '1', '6', 9, 0,
77 : /* 447 */ 'b', 'e', 'q', 'z', 'c', '1', '6', 9, 0,
78 : /* 456 */ 'a', 'n', 'd', '1', '6', 9, 0,
79 : /* 463 */ 'm', 'o', 'v', 'e', '1', '6', 9, 0,
80 : /* 471 */ 's', 'h', '1', '6', 9, 0,
81 : /* 477 */ 'a', 'n', 'd', 'i', '1', '6', 9, 0,
82 : /* 485 */ 'm', 'f', 'h', 'i', '1', '6', 9, 0,
83 : /* 493 */ 'l', 'i', '1', '6', 9, 0,
84 : /* 499 */ 'b', 'r', 'e', 'a', 'k', '1', '6', 9, 0,
85 : /* 508 */ 's', 'l', 'l', '1', '6', 9, 0,
86 : /* 515 */ 's', 'r', 'l', '1', '6', 9, 0,
87 : /* 522 */ 'l', 'w', 'm', '1', '6', 9, 0,
88 : /* 529 */ 's', 'w', 'm', '1', '6', 9, 0,
89 : /* 536 */ 'm', 'f', 'l', 'o', '1', '6', 9, 0,
90 : /* 544 */ 's', 'd', 'b', 'b', 'p', '1', '6', 9, 0,
91 : /* 553 */ 'j', 'r', '1', '6', 9, 0,
92 : /* 559 */ 'x', 'o', 'r', '1', '6', 9, 0,
93 : /* 566 */ 'j', 'a', 'l', 'r', 's', '1', '6', 9, 0,
94 : /* 575 */ 'n', 'o', 't', '1', '6', 9, 0,
95 : /* 582 */ 'l', 'b', 'u', '1', '6', 9, 0,
96 : /* 589 */ 's', 'u', 'b', 'u', '1', '6', 9, 0,
97 : /* 597 */ 'a', 'd', 'd', 'u', '1', '6', 9, 0,
98 : /* 605 */ 'l', 'h', 'u', '1', '6', 9, 0,
99 : /* 612 */ 'l', 'w', '1', '6', 9, 0,
100 : /* 618 */ 's', 'w', '1', '6', 9, 0,
101 : /* 624 */ 'b', 'n', 'e', 'z', '1', '6', 9, 0,
102 : /* 632 */ 'b', 'e', 'q', 'z', '1', '6', 9, 0,
103 : /* 640 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0,
104 : /* 656 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 'a', 9, 0,
105 : /* 673 */ 'd', 'l', 'a', 9, 0,
106 : /* 678 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0,
107 : /* 694 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 'a', 9, 0,
108 : /* 711 */ 'd', 's', 'r', 'a', 9, 0,
109 : /* 717 */ 'd', 'l', 's', 'a', 9, 0,
110 : /* 723 */ 'c', 'f', 'c', 'm', 's', 'a', 9, 0,
111 : /* 731 */ 'c', 't', 'c', 'm', 's', 'a', 9, 0,
112 : /* 739 */ 'a', 'd', 'd', '_', 'a', '.', 'b', 9, 0,
113 : /* 748 */ 'm', 'i', 'n', '_', 'a', '.', 'b', 9, 0,
114 : /* 757 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'b', 9, 0,
115 : /* 767 */ 'm', 'a', 'x', '_', 'a', '.', 'b', 9, 0,
116 : /* 776 */ 's', 'r', 'a', '.', 'b', 9, 0,
117 : /* 783 */ 'n', 'l', 'o', 'c', '.', 'b', 9, 0,
118 : /* 791 */ 'n', 'l', 'z', 'c', '.', 'b', 9, 0,
119 : /* 799 */ 's', 'l', 'd', '.', 'b', 9, 0,
120 : /* 806 */ 'p', 'c', 'k', 'o', 'd', '.', 'b', 9, 0,
121 : /* 815 */ 'i', 'l', 'v', 'o', 'd', '.', 'b', 9, 0,
122 : /* 824 */ 'i', 'n', 's', 'v', 'e', '.', 'b', 9, 0,
123 : /* 833 */ 'v', 's', 'h', 'f', '.', 'b', 9, 0,
124 : /* 841 */ 'b', 'n', 'e', 'g', '.', 'b', 9, 0,
125 : /* 849 */ 's', 'r', 'a', 'i', '.', 'b', 9, 0,
126 : /* 857 */ 's', 'l', 'd', 'i', '.', 'b', 9, 0,
127 : /* 865 */ 'a', 'n', 'd', 'i', '.', 'b', 9, 0,
128 : /* 873 */ 'b', 'n', 'e', 'g', 'i', '.', 'b', 9, 0,
129 : /* 882 */ 'b', 's', 'e', 'l', 'i', '.', 'b', 9, 0,
130 : /* 891 */ 's', 'l', 'l', 'i', '.', 'b', 9, 0,
131 : /* 899 */ 's', 'r', 'l', 'i', '.', 'b', 9, 0,
132 : /* 907 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'b', 9, 0,
133 : /* 917 */ 'c', 'e', 'q', 'i', '.', 'b', 9, 0,
134 : /* 925 */ 's', 'r', 'a', 'r', 'i', '.', 'b', 9, 0,
135 : /* 934 */ 'b', 'c', 'l', 'r', 'i', '.', 'b', 9, 0,
136 : /* 943 */ 's', 'r', 'l', 'r', 'i', '.', 'b', 9, 0,
137 : /* 952 */ 'n', 'o', 'r', 'i', '.', 'b', 9, 0,
138 : /* 960 */ 'x', 'o', 'r', 'i', '.', 'b', 9, 0,
139 : /* 968 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'b', 9, 0,
140 : /* 978 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'b', 9, 0,
141 : /* 988 */ 'b', 's', 'e', 't', 'i', '.', 'b', 9, 0,
142 : /* 997 */ 's', 'u', 'b', 'v', 'i', '.', 'b', 9, 0,
143 : /* 1006 */ 'a', 'd', 'd', 'v', 'i', '.', 'b', 9, 0,
144 : /* 1015 */ 'b', 'm', 'z', 'i', '.', 'b', 9, 0,
145 : /* 1023 */ 'b', 'm', 'n', 'z', 'i', '.', 'b', 9, 0,
146 : /* 1032 */ 'f', 'i', 'l', 'l', '.', 'b', 9, 0,
147 : /* 1040 */ 's', 'l', 'l', '.', 'b', 9, 0,
148 : /* 1047 */ 's', 'r', 'l', '.', 'b', 9, 0,
149 : /* 1054 */ 'b', 'i', 'n', 's', 'l', '.', 'b', 9, 0,
150 : /* 1063 */ 'i', 'l', 'v', 'l', '.', 'b', 9, 0,
151 : /* 1071 */ 'c', 'e', 'q', '.', 'b', 9, 0,
152 : /* 1078 */ 's', 'r', 'a', 'r', '.', 'b', 9, 0,
153 : /* 1086 */ 'b', 'c', 'l', 'r', '.', 'b', 9, 0,
154 : /* 1094 */ 's', 'r', 'l', 'r', '.', 'b', 9, 0,
155 : /* 1102 */ 'b', 'i', 'n', 's', 'r', '.', 'b', 9, 0,
156 : /* 1111 */ 'i', 'l', 'v', 'r', '.', 'b', 9, 0,
157 : /* 1119 */ 'a', 's', 'u', 'b', '_', 's', '.', 'b', 9, 0,
158 : /* 1129 */ 'm', 'o', 'd', '_', 's', '.', 'b', 9, 0,
159 : /* 1138 */ 'c', 'l', 'e', '_', 's', '.', 'b', 9, 0,
160 : /* 1147 */ 'a', 'v', 'e', '_', 's', '.', 'b', 9, 0,
161 : /* 1156 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'b', 9, 0,
162 : /* 1166 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'b', 9, 0,
163 : /* 1176 */ 'c', 'l', 't', 'i', '_', 's', '.', 'b', 9, 0,
164 : /* 1186 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'b', 9, 0,
165 : /* 1196 */ 'm', 'i', 'n', '_', 's', '.', 'b', 9, 0,
166 : /* 1205 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'b', 9, 0,
167 : /* 1215 */ 's', 'u', 'b', 's', '_', 's', '.', 'b', 9, 0,
168 : /* 1225 */ 'a', 'd', 'd', 's', '_', 's', '.', 'b', 9, 0,
169 : /* 1235 */ 's', 'a', 't', '_', 's', '.', 'b', 9, 0,
170 : /* 1244 */ 'c', 'l', 't', '_', 's', '.', 'b', 9, 0,
171 : /* 1253 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'b', 9, 0,
172 : /* 1265 */ 'd', 'i', 'v', '_', 's', '.', 'b', 9, 0,
173 : /* 1274 */ 'm', 'a', 'x', '_', 's', '.', 'b', 9, 0,
174 : /* 1283 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'b', 9, 0,
175 : /* 1293 */ 's', 'p', 'l', 'a', 't', '.', 'b', 9, 0,
176 : /* 1302 */ 'b', 's', 'e', 't', '.', 'b', 9, 0,
177 : /* 1310 */ 'p', 'c', 'n', 't', '.', 'b', 9, 0,
178 : /* 1318 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'b', 9, 0,
179 : /* 1328 */ 's', 't', '.', 'b', 9, 0,
180 : /* 1334 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'b', 9, 0,
181 : /* 1344 */ 'm', 'o', 'd', '_', 'u', '.', 'b', 9, 0,
182 : /* 1353 */ 'c', 'l', 'e', '_', 'u', '.', 'b', 9, 0,
183 : /* 1362 */ 'a', 'v', 'e', '_', 'u', '.', 'b', 9, 0,
184 : /* 1371 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'b', 9, 0,
185 : /* 1381 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'b', 9, 0,
186 : /* 1391 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'b', 9, 0,
187 : /* 1401 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'b', 9, 0,
188 : /* 1411 */ 'm', 'i', 'n', '_', 'u', '.', 'b', 9, 0,
189 : /* 1420 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'b', 9, 0,
190 : /* 1430 */ 's', 'u', 'b', 's', '_', 'u', '.', 'b', 9, 0,
191 : /* 1440 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'b', 9, 0,
192 : /* 1450 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'b', 9, 0,
193 : /* 1462 */ 's', 'a', 't', '_', 'u', '.', 'b', 9, 0,
194 : /* 1471 */ 'c', 'l', 't', '_', 'u', '.', 'b', 9, 0,
195 : /* 1480 */ 'd', 'i', 'v', '_', 'u', '.', 'b', 9, 0,
196 : /* 1489 */ 'm', 'a', 'x', '_', 'u', '.', 'b', 9, 0,
197 : /* 1498 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'b', 9, 0,
198 : /* 1508 */ 'm', 's', 'u', 'b', 'v', '.', 'b', 9, 0,
199 : /* 1517 */ 'm', 'a', 'd', 'd', 'v', '.', 'b', 9, 0,
200 : /* 1526 */ 'p', 'c', 'k', 'e', 'v', '.', 'b', 9, 0,
201 : /* 1535 */ 'i', 'l', 'v', 'e', 'v', '.', 'b', 9, 0,
202 : /* 1544 */ 'm', 'u', 'l', 'v', '.', 'b', 9, 0,
203 : /* 1552 */ 'b', 'z', '.', 'b', 9, 0,
204 : /* 1558 */ 'b', 'n', 'z', '.', 'b', 9, 0,
205 : /* 1565 */ 'c', 'r', 'c', '3', '2', 'b', 9, 0,
206 : /* 1573 */ 'c', 'r', 'c', '3', '2', 'c', 'b', 9, 0,
207 : /* 1582 */ 's', 'e', 'b', 9, 0,
208 : /* 1587 */ 'j', 'a', 'l', 'r', 'c', '.', 'h', 'b', 9, 0,
209 : /* 1597 */ 'j', 'r', '.', 'h', 'b', 9, 0,
210 : /* 1604 */ 'j', 'a', 'l', 'r', '.', 'h', 'b', 9, 0,
211 : /* 1613 */ 'l', 'b', 9, 0,
212 : /* 1617 */ 's', 'h', 'r', 'a', '.', 'q', 'b', 9, 0,
213 : /* 1626 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
214 : /* 1640 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
215 : /* 1653 */ 'c', 'm', 'p', 'u', '.', 'l', 'e', '.', 'q', 'b', 9, 0,
216 : /* 1665 */ 's', 'u', 'b', 'u', 'h', '.', 'q', 'b', 9, 0,
217 : /* 1675 */ 'a', 'd', 'd', 'u', 'h', '.', 'q', 'b', 9, 0,
218 : /* 1685 */ 'p', 'i', 'c', 'k', '.', 'q', 'b', 9, 0,
219 : /* 1694 */ 's', 'h', 'l', 'l', '.', 'q', 'b', 9, 0,
220 : /* 1703 */ 'r', 'e', 'p', 'l', '.', 'q', 'b', 9, 0,
221 : /* 1712 */ 's', 'h', 'r', 'l', '.', 'q', 'b', 9, 0,
222 : /* 1721 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
223 : /* 1735 */ 'c', 'm', 'p', 'g', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
224 : /* 1748 */ 'c', 'm', 'p', 'u', '.', 'e', 'q', '.', 'q', 'b', 9, 0,
225 : /* 1760 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'q', 'b', 9, 0,
226 : /* 1771 */ 's', 'u', 'b', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0,
227 : /* 1783 */ 'a', 'd', 'd', 'u', 'h', '_', 'r', '.', 'q', 'b', 9, 0,
228 : /* 1795 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'q', 'b', 9, 0,
229 : /* 1807 */ 'a', 'b', 's', 'q', '_', 's', '.', 'q', 'b', 9, 0,
230 : /* 1818 */ 's', 'u', 'b', 'u', '_', 's', '.', 'q', 'b', 9, 0,
231 : /* 1829 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'q', 'b', 9, 0,
232 : /* 1840 */ 'c', 'm', 'p', 'g', 'd', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
233 : /* 1854 */ 'c', 'm', 'p', 'g', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
234 : /* 1867 */ 'c', 'm', 'p', 'u', '.', 'l', 't', '.', 'q', 'b', 9, 0,
235 : /* 1879 */ 's', 'u', 'b', 'u', '.', 'q', 'b', 9, 0,
236 : /* 1888 */ 'a', 'd', 'd', 'u', '.', 'q', 'b', 9, 0,
237 : /* 1897 */ 's', 'h', 'r', 'a', 'v', '.', 'q', 'b', 9, 0,
238 : /* 1907 */ 's', 'h', 'l', 'l', 'v', '.', 'q', 'b', 9, 0,
239 : /* 1917 */ 'r', 'e', 'p', 'l', 'v', '.', 'q', 'b', 9, 0,
240 : /* 1927 */ 's', 'h', 'r', 'l', 'v', '.', 'q', 'b', 9, 0,
241 : /* 1937 */ 'r', 'a', 'd', 'd', 'u', '.', 'w', '.', 'q', 'b', 9, 0,
242 : /* 1949 */ 's', 'b', 9, 0,
243 : /* 1953 */ 'm', 'o', 'd', 's', 'u', 'b', 9, 0,
244 : /* 1961 */ 'm', 's', 'u', 'b', 9, 0,
245 : /* 1967 */ 'b', 'p', 'o', 's', 'g', 'e', '3', '2', 'c', 9, 0,
246 : /* 1978 */ 'b', 'c', 9, 0,
247 : /* 1982 */ 'b', 'g', 'e', 'c', 9, 0,
248 : /* 1988 */ 'b', 'n', 'e', 'c', 9, 0,
249 : /* 1994 */ 'j', 'i', 'c', 9, 0,
250 : /* 1999 */ 'b', 'a', 'l', 'c', 9, 0,
251 : /* 2005 */ 'j', 'i', 'a', 'l', 'c', 9, 0,
252 : /* 2012 */ 'b', 'g', 'e', 'z', 'a', 'l', 'c', 9, 0,
253 : /* 2021 */ 'b', 'l', 'e', 'z', 'a', 'l', 'c', 9, 0,
254 : /* 2030 */ 'b', 'n', 'e', 'z', 'a', 'l', 'c', 9, 0,
255 : /* 2039 */ 'b', 'e', 'q', 'z', 'a', 'l', 'c', 9, 0,
256 : /* 2048 */ 'b', 'g', 't', 'z', 'a', 'l', 'c', 9, 0,
257 : /* 2057 */ 'b', 'l', 't', 'z', 'a', 'l', 'c', 9, 0,
258 : /* 2066 */ 's', 'y', 'n', 'c', 9, 0,
259 : /* 2072 */ 'l', 'd', 'p', 'c', 9, 0,
260 : /* 2078 */ 'a', 'u', 'i', 'p', 'c', 9, 0,
261 : /* 2085 */ 'a', 'l', 'u', 'i', 'p', 'c', 9, 0,
262 : /* 2093 */ 'a', 'd', 'd', 'i', 'u', 'p', 'c', 9, 0,
263 : /* 2102 */ 'l', 'w', 'u', 'p', 'c', 9, 0,
264 : /* 2109 */ 'l', 'w', 'p', 'c', 9, 0,
265 : /* 2115 */ 'b', 'e', 'q', 'c', 9, 0,
266 : /* 2121 */ 'j', 'r', 'c', 9, 0,
267 : /* 2126 */ 'j', 'a', 'l', 'r', 'c', 9, 0,
268 : /* 2133 */ 'a', 'd', 'd', 's', 'c', 9, 0,
269 : /* 2140 */ 'b', 'l', 't', 'c', 9, 0,
270 : /* 2146 */ 'b', 'g', 'e', 'u', 'c', 9, 0,
271 : /* 2153 */ 'b', 'l', 't', 'u', 'c', 9, 0,
272 : /* 2160 */ 'b', 'n', 'v', 'c', 9, 0,
273 : /* 2166 */ 'b', 'o', 'v', 'c', 9, 0,
274 : /* 2172 */ 'a', 'd', 'd', 'w', 'c', 9, 0,
275 : /* 2179 */ 'b', 'g', 'e', 'z', 'c', 9, 0,
276 : /* 2186 */ 'b', 'l', 'e', 'z', 'c', 9, 0,
277 : /* 2193 */ 'b', 'c', '1', 'n', 'e', 'z', 'c', 9, 0,
278 : /* 2202 */ 'b', 'c', '2', 'n', 'e', 'z', 'c', 9, 0,
279 : /* 2211 */ 'b', 'n', 'e', 'z', 'c', 9, 0,
280 : /* 2218 */ 'b', 'c', '1', 'e', 'q', 'z', 'c', 9, 0,
281 : /* 2227 */ 'b', 'c', '2', 'e', 'q', 'z', 'c', 9, 0,
282 : /* 2236 */ 'b', 'e', 'q', 'z', 'c', 9, 0,
283 : /* 2243 */ 'b', 'g', 't', 'z', 'c', 9, 0,
284 : /* 2250 */ 'b', 'l', 't', 'z', 'c', 9, 0,
285 : /* 2257 */ 'f', 'l', 'o', 'g', '2', '.', 'd', 9, 0,
286 : /* 2266 */ 'f', 'e', 'x', 'p', '2', '.', 'd', 9, 0,
287 : /* 2275 */ 'a', 'd', 'd', '_', 'a', '.', 'd', 9, 0,
288 : /* 2284 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'd', 9, 0,
289 : /* 2294 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'd', 9, 0,
290 : /* 2304 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'd', 9, 0,
291 : /* 2314 */ 'm', 'i', 'n', 'a', '.', 'd', 9, 0,
292 : /* 2322 */ 's', 'r', 'a', '.', 'd', 9, 0,
293 : /* 2329 */ 'm', 'a', 'x', 'a', '.', 'd', 9, 0,
294 : /* 2337 */ 'f', 's', 'u', 'b', '.', 'd', 9, 0,
295 : /* 2345 */ 'f', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
296 : /* 2354 */ 'n', 'm', 's', 'u', 'b', '.', 'd', 9, 0,
297 : /* 2363 */ 'n', 'l', 'o', 'c', '.', 'd', 9, 0,
298 : /* 2371 */ 'n', 'l', 'z', 'c', '.', 'd', 9, 0,
299 : /* 2379 */ 'f', 'a', 'd', 'd', '.', 'd', 9, 0,
300 : /* 2387 */ 'f', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
301 : /* 2396 */ 'n', 'm', 'a', 'd', 'd', '.', 'd', 9, 0,
302 : /* 2405 */ 's', 'l', 'd', '.', 'd', 9, 0,
303 : /* 2412 */ 'p', 'c', 'k', 'o', 'd', '.', 'd', 9, 0,
304 : /* 2421 */ 'i', 'l', 'v', 'o', 'd', '.', 'd', 9, 0,
305 : /* 2430 */ 'c', '.', 'n', 'g', 'e', '.', 'd', 9, 0,
306 : /* 2439 */ 'c', '.', 'l', 'e', '.', 'd', 9, 0,
307 : /* 2447 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'd', 9, 0,
308 : /* 2457 */ 'f', 'c', 'l', 'e', '.', 'd', 9, 0,
309 : /* 2465 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 'd', 9, 0,
310 : /* 2475 */ 'c', '.', 'o', 'l', 'e', '.', 'd', 9, 0,
311 : /* 2484 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 'd', 9, 0,
312 : /* 2495 */ 'f', 's', 'l', 'e', '.', 'd', 9, 0,
313 : /* 2503 */ 'c', '.', 'u', 'l', 'e', '.', 'd', 9, 0,
314 : /* 2512 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 'd', 9, 0,
315 : /* 2523 */ 'f', 'c', 'u', 'l', 'e', '.', 'd', 9, 0,
316 : /* 2532 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 'd', 9, 0,
317 : /* 2544 */ 'f', 's', 'u', 'l', 'e', '.', 'd', 9, 0,
318 : /* 2553 */ 'f', 'c', 'n', 'e', '.', 'd', 9, 0,
319 : /* 2561 */ 'f', 's', 'n', 'e', '.', 'd', 9, 0,
320 : /* 2569 */ 'f', 'c', 'u', 'n', 'e', '.', 'd', 9, 0,
321 : /* 2578 */ 'f', 's', 'u', 'n', 'e', '.', 'd', 9, 0,
322 : /* 2587 */ 'i', 'n', 's', 'v', 'e', '.', 'd', 9, 0,
323 : /* 2596 */ 'c', '.', 'f', '.', 'd', 9, 0,
324 : /* 2603 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 'd', 9, 0,
325 : /* 2613 */ 'f', 'c', 'a', 'f', '.', 'd', 9, 0,
326 : /* 2621 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 'd', 9, 0,
327 : /* 2632 */ 'f', 's', 'a', 'f', '.', 'd', 9, 0,
328 : /* 2640 */ 'm', 's', 'u', 'b', 'f', '.', 'd', 9, 0,
329 : /* 2649 */ 'm', 'a', 'd', 'd', 'f', '.', 'd', 9, 0,
330 : /* 2658 */ 'v', 's', 'h', 'f', '.', 'd', 9, 0,
331 : /* 2666 */ 'c', '.', 's', 'f', '.', 'd', 9, 0,
332 : /* 2674 */ 'm', 'o', 'v', 'f', '.', 'd', 9, 0,
333 : /* 2682 */ 'b', 'n', 'e', 'g', '.', 'd', 9, 0,
334 : /* 2690 */ 's', 'r', 'a', 'i', '.', 'd', 9, 0,
335 : /* 2698 */ 's', 'l', 'd', 'i', '.', 'd', 9, 0,
336 : /* 2706 */ 'b', 'n', 'e', 'g', 'i', '.', 'd', 9, 0,
337 : /* 2715 */ 's', 'l', 'l', 'i', '.', 'd', 9, 0,
338 : /* 2723 */ 's', 'r', 'l', 'i', '.', 'd', 9, 0,
339 : /* 2731 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'd', 9, 0,
340 : /* 2741 */ 'c', 'e', 'q', 'i', '.', 'd', 9, 0,
341 : /* 2749 */ 's', 'r', 'a', 'r', 'i', '.', 'd', 9, 0,
342 : /* 2758 */ 'b', 'c', 'l', 'r', 'i', '.', 'd', 9, 0,
343 : /* 2767 */ 's', 'r', 'l', 'r', 'i', '.', 'd', 9, 0,
344 : /* 2776 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'd', 9, 0,
345 : /* 2786 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'd', 9, 0,
346 : /* 2796 */ 'b', 's', 'e', 't', 'i', '.', 'd', 9, 0,
347 : /* 2805 */ 's', 'u', 'b', 'v', 'i', '.', 'd', 9, 0,
348 : /* 2814 */ 'a', 'd', 'd', 'v', 'i', '.', 'd', 9, 0,
349 : /* 2823 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 'd', 9, 0,
350 : /* 2834 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 'd', 9, 0,
351 : /* 2845 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 'd', 9, 0,
352 : /* 2855 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 'd', 9, 0,
353 : /* 2866 */ 'c', 'v', 't', '.', 'l', '.', 'd', 9, 0,
354 : /* 2875 */ 's', 'e', 'l', '.', 'd', 9, 0,
355 : /* 2882 */ 'c', '.', 'n', 'g', 'l', '.', 'd', 9, 0,
356 : /* 2891 */ 'f', 'i', 'l', 'l', '.', 'd', 9, 0,
357 : /* 2899 */ 's', 'l', 'l', '.', 'd', 9, 0,
358 : /* 2906 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'd', 9, 0,
359 : /* 2916 */ 'f', 'f', 'q', 'l', '.', 'd', 9, 0,
360 : /* 2924 */ 's', 'r', 'l', '.', 'd', 9, 0,
361 : /* 2931 */ 'b', 'i', 'n', 's', 'l', '.', 'd', 9, 0,
362 : /* 2940 */ 'f', 'm', 'u', 'l', '.', 'd', 9, 0,
363 : /* 2948 */ 'i', 'l', 'v', 'l', '.', 'd', 9, 0,
364 : /* 2956 */ 'f', 'm', 'i', 'n', '.', 'd', 9, 0,
365 : /* 2964 */ 'c', '.', 'u', 'n', '.', 'd', 9, 0,
366 : /* 2972 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 'd', 9, 0,
367 : /* 2982 */ 'f', 'c', 'u', 'n', '.', 'd', 9, 0,
368 : /* 2990 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 'd', 9, 0,
369 : /* 3001 */ 'f', 's', 'u', 'n', '.', 'd', 9, 0,
370 : /* 3009 */ 'm', 'o', 'v', 'n', '.', 'd', 9, 0,
371 : /* 3017 */ 'f', 'r', 'c', 'p', '.', 'd', 9, 0,
372 : /* 3025 */ 'r', 'e', 'c', 'i', 'p', '.', 'd', 9, 0,
373 : /* 3034 */ 'c', '.', 'e', 'q', '.', 'd', 9, 0,
374 : /* 3042 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'd', 9, 0,
375 : /* 3052 */ 'f', 'c', 'e', 'q', '.', 'd', 9, 0,
376 : /* 3060 */ 'c', '.', 's', 'e', 'q', '.', 'd', 9, 0,
377 : /* 3069 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 'd', 9, 0,
378 : /* 3080 */ 'f', 's', 'e', 'q', '.', 'd', 9, 0,
379 : /* 3088 */ 'c', '.', 'u', 'e', 'q', '.', 'd', 9, 0,
380 : /* 3097 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 'd', 9, 0,
381 : /* 3108 */ 'f', 'c', 'u', 'e', 'q', '.', 'd', 9, 0,
382 : /* 3117 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 'd', 9, 0,
383 : /* 3129 */ 'f', 's', 'u', 'e', 'q', '.', 'd', 9, 0,
384 : /* 3138 */ 's', 'r', 'a', 'r', '.', 'd', 9, 0,
385 : /* 3146 */ 'b', 'c', 'l', 'r', '.', 'd', 9, 0,
386 : /* 3154 */ 's', 'r', 'l', 'r', '.', 'd', 9, 0,
387 : /* 3162 */ 'f', 'c', 'o', 'r', '.', 'd', 9, 0,
388 : /* 3170 */ 'f', 's', 'o', 'r', '.', 'd', 9, 0,
389 : /* 3178 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'd', 9, 0,
390 : /* 3188 */ 'f', 'f', 'q', 'r', '.', 'd', 9, 0,
391 : /* 3196 */ 'b', 'i', 'n', 's', 'r', '.', 'd', 9, 0,
392 : /* 3205 */ 'i', 'l', 'v', 'r', '.', 'd', 9, 0,
393 : /* 3213 */ 'c', 'v', 't', '.', 's', '.', 'd', 9, 0,
394 : /* 3222 */ 'a', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
395 : /* 3232 */ 'h', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
396 : /* 3242 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'd', 9, 0,
397 : /* 3253 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'd', 9, 0,
398 : /* 3265 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0,
399 : /* 3275 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'd', 9, 0,
400 : /* 3286 */ 'm', 'o', 'd', '_', 's', '.', 'd', 9, 0,
401 : /* 3295 */ 'c', 'l', 'e', '_', 's', '.', 'd', 9, 0,
402 : /* 3304 */ 'a', 'v', 'e', '_', 's', '.', 'd', 9, 0,
403 : /* 3313 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'd', 9, 0,
404 : /* 3323 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'd', 9, 0,
405 : /* 3333 */ 'c', 'l', 't', 'i', '_', 's', '.', 'd', 9, 0,
406 : /* 3343 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'd', 9, 0,
407 : /* 3353 */ 'm', 'i', 'n', '_', 's', '.', 'd', 9, 0,
408 : /* 3362 */ 'd', 'o', 't', 'p', '_', 's', '.', 'd', 9, 0,
409 : /* 3372 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'd', 9, 0,
410 : /* 3382 */ 's', 'u', 'b', 's', '_', 's', '.', 'd', 9, 0,
411 : /* 3392 */ 'a', 'd', 'd', 's', '_', 's', '.', 'd', 9, 0,
412 : /* 3402 */ 's', 'a', 't', '_', 's', '.', 'd', 9, 0,
413 : /* 3411 */ 'c', 'l', 't', '_', 's', '.', 'd', 9, 0,
414 : /* 3420 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0,
415 : /* 3431 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'd', 9, 0,
416 : /* 3442 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'd', 9, 0,
417 : /* 3454 */ 'd', 'i', 'v', '_', 's', '.', 'd', 9, 0,
418 : /* 3463 */ 'm', 'a', 'x', '_', 's', '.', 'd', 9, 0,
419 : /* 3472 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'd', 9, 0,
420 : /* 3482 */ 'a', 'b', 's', '.', 'd', 9, 0,
421 : /* 3489 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'd', 9, 0,
422 : /* 3499 */ 's', 'p', 'l', 'a', 't', '.', 'd', 9, 0,
423 : /* 3508 */ 'b', 's', 'e', 't', '.', 'd', 9, 0,
424 : /* 3516 */ 'c', '.', 'n', 'g', 't', '.', 'd', 9, 0,
425 : /* 3525 */ 'c', '.', 'l', 't', '.', 'd', 9, 0,
426 : /* 3533 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'd', 9, 0,
427 : /* 3543 */ 'f', 'c', 'l', 't', '.', 'd', 9, 0,
428 : /* 3551 */ 'c', '.', 'o', 'l', 't', '.', 'd', 9, 0,
429 : /* 3560 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 'd', 9, 0,
430 : /* 3571 */ 'f', 's', 'l', 't', '.', 'd', 9, 0,
431 : /* 3579 */ 'c', '.', 'u', 'l', 't', '.', 'd', 9, 0,
432 : /* 3588 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 'd', 9, 0,
433 : /* 3599 */ 'f', 'c', 'u', 'l', 't', '.', 'd', 9, 0,
434 : /* 3608 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 'd', 9, 0,
435 : /* 3620 */ 'f', 's', 'u', 'l', 't', '.', 'd', 9, 0,
436 : /* 3629 */ 'p', 'c', 'n', 't', '.', 'd', 9, 0,
437 : /* 3637 */ 'f', 'r', 'i', 'n', 't', '.', 'd', 9, 0,
438 : /* 3646 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'd', 9, 0,
439 : /* 3656 */ 'f', 's', 'q', 'r', 't', '.', 'd', 9, 0,
440 : /* 3665 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'd', 9, 0,
441 : /* 3675 */ 's', 't', '.', 'd', 9, 0,
442 : /* 3681 */ 'm', 'o', 'v', 't', '.', 'd', 9, 0,
443 : /* 3689 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
444 : /* 3699 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
445 : /* 3709 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'd', 9, 0,
446 : /* 3720 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'd', 9, 0,
447 : /* 3732 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0,
448 : /* 3742 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'd', 9, 0,
449 : /* 3753 */ 'm', 'o', 'd', '_', 'u', '.', 'd', 9, 0,
450 : /* 3762 */ 'c', 'l', 'e', '_', 'u', '.', 'd', 9, 0,
451 : /* 3771 */ 'a', 'v', 'e', '_', 'u', '.', 'd', 9, 0,
452 : /* 3780 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'd', 9, 0,
453 : /* 3790 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'd', 9, 0,
454 : /* 3800 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'd', 9, 0,
455 : /* 3810 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'd', 9, 0,
456 : /* 3820 */ 'm', 'i', 'n', '_', 'u', '.', 'd', 9, 0,
457 : /* 3829 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'd', 9, 0,
458 : /* 3839 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'd', 9, 0,
459 : /* 3849 */ 's', 'u', 'b', 's', '_', 'u', '.', 'd', 9, 0,
460 : /* 3859 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'd', 9, 0,
461 : /* 3869 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'd', 9, 0,
462 : /* 3881 */ 's', 'a', 't', '_', 'u', '.', 'd', 9, 0,
463 : /* 3890 */ 'c', 'l', 't', '_', 'u', '.', 'd', 9, 0,
464 : /* 3899 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0,
465 : /* 3910 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'd', 9, 0,
466 : /* 3921 */ 'd', 'i', 'v', '_', 'u', '.', 'd', 9, 0,
467 : /* 3930 */ 'm', 'a', 'x', '_', 'u', '.', 'd', 9, 0,
468 : /* 3939 */ 'm', 's', 'u', 'b', 'v', '.', 'd', 9, 0,
469 : /* 3948 */ 'm', 'a', 'd', 'd', 'v', '.', 'd', 9, 0,
470 : /* 3957 */ 'p', 'c', 'k', 'e', 'v', '.', 'd', 9, 0,
471 : /* 3966 */ 'i', 'l', 'v', 'e', 'v', '.', 'd', 9, 0,
472 : /* 3975 */ 'f', 'd', 'i', 'v', '.', 'd', 9, 0,
473 : /* 3983 */ 'm', 'u', 'l', 'v', '.', 'd', 9, 0,
474 : /* 3991 */ 'm', 'o', 'v', '.', 'd', 9, 0,
475 : /* 3998 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 'd', 9, 0,
476 : /* 4009 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 'd', 9, 0,
477 : /* 4020 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 'd', 9, 0,
478 : /* 4030 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 'd', 9, 0,
479 : /* 4041 */ 'c', 'v', 't', '.', 'w', '.', 'd', 9, 0,
480 : /* 4050 */ 'f', 'm', 'a', 'x', '.', 'd', 9, 0,
481 : /* 4058 */ 'b', 'z', '.', 'd', 9, 0,
482 : /* 4064 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 'd', 9, 0,
483 : /* 4074 */ 'b', 'n', 'z', '.', 'd', 9, 0,
484 : /* 4081 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 'd', 9, 0,
485 : /* 4091 */ 'm', 'o', 'v', 'z', '.', 'd', 9, 0,
486 : /* 4099 */ 'c', 'r', 'c', '3', '2', 'd', 9, 0,
487 : /* 4107 */ 'c', 'r', 'c', '3', '2', 'c', 'd', 9, 0,
488 : /* 4116 */ 's', 'c', 'd', 9, 0,
489 : /* 4121 */ 'd', 'a', 'd', 'd', 9, 0,
490 : /* 4127 */ 'm', 'a', 'd', 'd', 9, 0,
491 : /* 4133 */ 'd', 's', 'h', 'd', 9, 0,
492 : /* 4139 */ 'y', 'i', 'e', 'l', 'd', 9, 0,
493 : /* 4146 */ 'l', 'l', 'd', 9, 0,
494 : /* 4151 */ 'a', 'n', 'd', 9, 0,
495 : /* 4156 */ 'p', 'r', 'e', 'p', 'e', 'n', 'd', 9, 0,
496 : /* 4165 */ 'a', 'p', 'p', 'e', 'n', 'd', 9, 0,
497 : /* 4173 */ 'd', 'm', 'o', 'd', 9, 0,
498 : /* 4179 */ 's', 'd', 9, 0,
499 : /* 4183 */ 'l', 'b', 'e', 9, 0,
500 : /* 4188 */ 's', 'b', 'e', 9, 0,
501 : /* 4193 */ 's', 'c', 'e', 9, 0,
502 : /* 4198 */ 'c', 'a', 'c', 'h', 'e', 'e', 9, 0,
503 : /* 4206 */ 'p', 'r', 'e', 'f', 'e', 9, 0,
504 : /* 4213 */ 'b', 'g', 'e', 9, 0,
505 : /* 4218 */ 't', 'g', 'e', 9, 0,
506 : /* 4223 */ 'c', 'a', 'c', 'h', 'e', 9, 0,
507 : /* 4230 */ 'l', 'h', 'e', 9, 0,
508 : /* 4235 */ 's', 'h', 'e', 9, 0,
509 : /* 4240 */ 'b', 'l', 'e', 9, 0,
510 : /* 4245 */ 'l', 'l', 'e', 9, 0,
511 : /* 4250 */ 'l', 'w', 'l', 'e', 9, 0,
512 : /* 4256 */ 's', 'w', 'l', 'e', 9, 0,
513 : /* 4262 */ 'b', 'n', 'e', 9, 0,
514 : /* 4267 */ 's', 'n', 'e', 9, 0,
515 : /* 4272 */ 't', 'n', 'e', 9, 0,
516 : /* 4277 */ 'd', 'v', 'p', 'e', 9, 0,
517 : /* 4283 */ 'e', 'v', 'p', 'e', 9, 0,
518 : /* 4289 */ 'l', 'w', 'r', 'e', 9, 0,
519 : /* 4295 */ 's', 'w', 'r', 'e', 9, 0,
520 : /* 4301 */ 'l', 'b', 'u', 'e', 9, 0,
521 : /* 4307 */ 'l', 'h', 'u', 'e', 9, 0,
522 : /* 4313 */ 'm', 'o', 'v', 'e', 9, 0,
523 : /* 4319 */ 'l', 'w', 'e', 9, 0,
524 : /* 4324 */ 's', 'w', 'e', 9, 0,
525 : /* 4329 */ 'b', 'c', '1', 'f', 9, 0,
526 : /* 4335 */ 'p', 'r', 'e', 'f', 9, 0,
527 : /* 4341 */ 'm', 'o', 'v', 'f', 9, 0,
528 : /* 4347 */ 'n', 'e', 'g', 9, 0,
529 : /* 4352 */ 'a', 'd', 'd', '_', 'a', '.', 'h', 9, 0,
530 : /* 4361 */ 'm', 'i', 'n', '_', 'a', '.', 'h', 9, 0,
531 : /* 4370 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'h', 9, 0,
532 : /* 4380 */ 'm', 'a', 'x', '_', 'a', '.', 'h', 9, 0,
533 : /* 4389 */ 's', 'r', 'a', '.', 'h', 9, 0,
534 : /* 4396 */ 'n', 'l', 'o', 'c', '.', 'h', 9, 0,
535 : /* 4404 */ 'n', 'l', 'z', 'c', '.', 'h', 9, 0,
536 : /* 4412 */ 's', 'l', 'd', '.', 'h', 9, 0,
537 : /* 4419 */ 'p', 'c', 'k', 'o', 'd', '.', 'h', 9, 0,
538 : /* 4428 */ 'i', 'l', 'v', 'o', 'd', '.', 'h', 9, 0,
539 : /* 4437 */ 'i', 'n', 's', 'v', 'e', '.', 'h', 9, 0,
540 : /* 4446 */ 'v', 's', 'h', 'f', '.', 'h', 9, 0,
541 : /* 4454 */ 'b', 'n', 'e', 'g', '.', 'h', 9, 0,
542 : /* 4462 */ 's', 'r', 'a', 'i', '.', 'h', 9, 0,
543 : /* 4470 */ 's', 'l', 'd', 'i', '.', 'h', 9, 0,
544 : /* 4478 */ 'b', 'n', 'e', 'g', 'i', '.', 'h', 9, 0,
545 : /* 4487 */ 's', 'l', 'l', 'i', '.', 'h', 9, 0,
546 : /* 4495 */ 's', 'r', 'l', 'i', '.', 'h', 9, 0,
547 : /* 4503 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'h', 9, 0,
548 : /* 4513 */ 'c', 'e', 'q', 'i', '.', 'h', 9, 0,
549 : /* 4521 */ 's', 'r', 'a', 'r', 'i', '.', 'h', 9, 0,
550 : /* 4530 */ 'b', 'c', 'l', 'r', 'i', '.', 'h', 9, 0,
551 : /* 4539 */ 's', 'r', 'l', 'r', 'i', '.', 'h', 9, 0,
552 : /* 4548 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'h', 9, 0,
553 : /* 4558 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'h', 9, 0,
554 : /* 4568 */ 'b', 's', 'e', 't', 'i', '.', 'h', 9, 0,
555 : /* 4577 */ 's', 'u', 'b', 'v', 'i', '.', 'h', 9, 0,
556 : /* 4586 */ 'a', 'd', 'd', 'v', 'i', '.', 'h', 9, 0,
557 : /* 4595 */ 'f', 'i', 'l', 'l', '.', 'h', 9, 0,
558 : /* 4603 */ 's', 'l', 'l', '.', 'h', 9, 0,
559 : /* 4610 */ 's', 'r', 'l', '.', 'h', 9, 0,
560 : /* 4617 */ 'b', 'i', 'n', 's', 'l', '.', 'h', 9, 0,
561 : /* 4626 */ 'i', 'l', 'v', 'l', '.', 'h', 9, 0,
562 : /* 4634 */ 'f', 'e', 'x', 'd', 'o', '.', 'h', 9, 0,
563 : /* 4643 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'h', 9, 0,
564 : /* 4653 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'h', 9, 0,
565 : /* 4663 */ 'm', 'u', 'l', '_', 'q', '.', 'h', 9, 0,
566 : /* 4672 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'h', 9, 0,
567 : /* 4683 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'h', 9, 0,
568 : /* 4694 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'h', 9, 0,
569 : /* 4704 */ 'c', 'e', 'q', '.', 'h', 9, 0,
570 : /* 4711 */ 'f', 't', 'q', '.', 'h', 9, 0,
571 : /* 4718 */ 's', 'r', 'a', 'r', '.', 'h', 9, 0,
572 : /* 4726 */ 'b', 'c', 'l', 'r', '.', 'h', 9, 0,
573 : /* 4734 */ 's', 'r', 'l', 'r', '.', 'h', 9, 0,
574 : /* 4742 */ 'b', 'i', 'n', 's', 'r', '.', 'h', 9, 0,
575 : /* 4751 */ 'i', 'l', 'v', 'r', '.', 'h', 9, 0,
576 : /* 4759 */ 'a', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
577 : /* 4769 */ 'h', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
578 : /* 4779 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'h', 9, 0,
579 : /* 4790 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0,
580 : /* 4800 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'h', 9, 0,
581 : /* 4811 */ 'm', 'o', 'd', '_', 's', '.', 'h', 9, 0,
582 : /* 4820 */ 'c', 'l', 'e', '_', 's', '.', 'h', 9, 0,
583 : /* 4829 */ 'a', 'v', 'e', '_', 's', '.', 'h', 9, 0,
584 : /* 4838 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'h', 9, 0,
585 : /* 4848 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'h', 9, 0,
586 : /* 4858 */ 'c', 'l', 't', 'i', '_', 's', '.', 'h', 9, 0,
587 : /* 4868 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'h', 9, 0,
588 : /* 4878 */ 'm', 'i', 'n', '_', 's', '.', 'h', 9, 0,
589 : /* 4887 */ 'd', 'o', 't', 'p', '_', 's', '.', 'h', 9, 0,
590 : /* 4897 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'h', 9, 0,
591 : /* 4907 */ 'e', 'x', 't', 'r', '_', 's', '.', 'h', 9, 0,
592 : /* 4917 */ 's', 'u', 'b', 's', '_', 's', '.', 'h', 9, 0,
593 : /* 4927 */ 'a', 'd', 'd', 's', '_', 's', '.', 'h', 9, 0,
594 : /* 4937 */ 's', 'a', 't', '_', 's', '.', 'h', 9, 0,
595 : /* 4946 */ 'c', 'l', 't', '_', 's', '.', 'h', 9, 0,
596 : /* 4955 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'h', 9, 0,
597 : /* 4967 */ 'd', 'i', 'v', '_', 's', '.', 'h', 9, 0,
598 : /* 4976 */ 'e', 'x', 't', 'r', 'v', '_', 's', '.', 'h', 9, 0,
599 : /* 4987 */ 'm', 'a', 'x', '_', 's', '.', 'h', 9, 0,
600 : /* 4996 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'h', 9, 0,
601 : /* 5006 */ 's', 'p', 'l', 'a', 't', '.', 'h', 9, 0,
602 : /* 5015 */ 'b', 's', 'e', 't', '.', 'h', 9, 0,
603 : /* 5023 */ 'p', 'c', 'n', 't', '.', 'h', 9, 0,
604 : /* 5031 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'h', 9, 0,
605 : /* 5041 */ 's', 't', '.', 'h', 9, 0,
606 : /* 5047 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
607 : /* 5057 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
608 : /* 5067 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'h', 9, 0,
609 : /* 5078 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0,
610 : /* 5088 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'h', 9, 0,
611 : /* 5099 */ 'm', 'o', 'd', '_', 'u', '.', 'h', 9, 0,
612 : /* 5108 */ 'c', 'l', 'e', '_', 'u', '.', 'h', 9, 0,
613 : /* 5117 */ 'a', 'v', 'e', '_', 'u', '.', 'h', 9, 0,
614 : /* 5126 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'h', 9, 0,
615 : /* 5136 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'h', 9, 0,
616 : /* 5146 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'h', 9, 0,
617 : /* 5156 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'h', 9, 0,
618 : /* 5166 */ 'm', 'i', 'n', '_', 'u', '.', 'h', 9, 0,
619 : /* 5175 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'h', 9, 0,
620 : /* 5185 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'h', 9, 0,
621 : /* 5195 */ 's', 'u', 'b', 's', '_', 'u', '.', 'h', 9, 0,
622 : /* 5205 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'h', 9, 0,
623 : /* 5215 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'h', 9, 0,
624 : /* 5227 */ 's', 'a', 't', '_', 'u', '.', 'h', 9, 0,
625 : /* 5236 */ 'c', 'l', 't', '_', 'u', '.', 'h', 9, 0,
626 : /* 5245 */ 'd', 'i', 'v', '_', 'u', '.', 'h', 9, 0,
627 : /* 5254 */ 'm', 'a', 'x', '_', 'u', '.', 'h', 9, 0,
628 : /* 5263 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'h', 9, 0,
629 : /* 5273 */ 'm', 's', 'u', 'b', 'v', '.', 'h', 9, 0,
630 : /* 5282 */ 'm', 'a', 'd', 'd', 'v', '.', 'h', 9, 0,
631 : /* 5291 */ 'p', 'c', 'k', 'e', 'v', '.', 'h', 9, 0,
632 : /* 5300 */ 'i', 'l', 'v', 'e', 'v', '.', 'h', 9, 0,
633 : /* 5309 */ 'm', 'u', 'l', 'v', '.', 'h', 9, 0,
634 : /* 5317 */ 'b', 'z', '.', 'h', 9, 0,
635 : /* 5323 */ 'b', 'n', 'z', '.', 'h', 9, 0,
636 : /* 5330 */ 'c', 'r', 'c', '3', '2', 'h', 9, 0,
637 : /* 5338 */ 'd', 's', 'b', 'h', 9, 0,
638 : /* 5344 */ 'w', 's', 'b', 'h', 9, 0,
639 : /* 5350 */ 'c', 'r', 'c', '3', '2', 'c', 'h', 9, 0,
640 : /* 5359 */ 's', 'e', 'h', 9, 0,
641 : /* 5364 */ 'u', 'l', 'h', 9, 0,
642 : /* 5369 */ 's', 'h', 'r', 'a', '.', 'p', 'h', 9, 0,
643 : /* 5378 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
644 : /* 5392 */ 'p', 'r', 'e', 'c', 'r', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
645 : /* 5405 */ 'p', 'r', 'e', 'c', 'r', 'q', 'u', '_', 's', '.', 'q', 'b', '.', 'p', 'h', 9, 0,
646 : /* 5422 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 'p', 'h', 9, 0,
647 : /* 5433 */ 's', 'u', 'b', 'q', 'h', '.', 'p', 'h', 9, 0,
648 : /* 5443 */ 'a', 'd', 'd', 'q', 'h', '.', 'p', 'h', 9, 0,
649 : /* 5453 */ 'p', 'i', 'c', 'k', '.', 'p', 'h', 9, 0,
650 : /* 5462 */ 's', 'h', 'l', 'l', '.', 'p', 'h', 9, 0,
651 : /* 5471 */ 'r', 'e', 'p', 'l', '.', 'p', 'h', 9, 0,
652 : /* 5480 */ 's', 'h', 'r', 'l', '.', 'p', 'h', 9, 0,
653 : /* 5489 */ 'p', 'a', 'c', 'k', 'r', 'l', '.', 'p', 'h', 9, 0,
654 : /* 5500 */ 'm', 'u', 'l', '.', 'p', 'h', 9, 0,
655 : /* 5508 */ 's', 'u', 'b', 'q', '.', 'p', 'h', 9, 0,
656 : /* 5517 */ 'a', 'd', 'd', 'q', '.', 'p', 'h', 9, 0,
657 : /* 5526 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 'p', 'h', 9, 0,
658 : /* 5537 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'p', 'h', 9, 0,
659 : /* 5548 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0,
660 : /* 5560 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'p', 'h', 9, 0,
661 : /* 5572 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'p', 'h', 9, 0,
662 : /* 5584 */ 's', 'h', 'l', 'l', '_', 's', '.', 'p', 'h', 9, 0,
663 : /* 5595 */ 'm', 'u', 'l', '_', 's', '.', 'p', 'h', 9, 0,
664 : /* 5605 */ 's', 'u', 'b', 'q', '_', 's', '.', 'p', 'h', 9, 0,
665 : /* 5616 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'p', 'h', 9, 0,
666 : /* 5627 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'p', 'h', 9, 0,
667 : /* 5638 */ 'a', 'b', 's', 'q', '_', 's', '.', 'p', 'h', 9, 0,
668 : /* 5649 */ 's', 'u', 'b', 'u', '_', 's', '.', 'p', 'h', 9, 0,
669 : /* 5660 */ 'a', 'd', 'd', 'u', '_', 's', '.', 'p', 'h', 9, 0,
670 : /* 5671 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'p', 'h', 9, 0,
671 : /* 5683 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'p', 'h', 9, 0,
672 : /* 5695 */ 'c', 'm', 'p', '.', 'l', 't', '.', 'p', 'h', 9, 0,
673 : /* 5706 */ 's', 'u', 'b', 'u', '.', 'p', 'h', 9, 0,
674 : /* 5715 */ 'a', 'd', 'd', 'u', '.', 'p', 'h', 9, 0,
675 : /* 5724 */ 's', 'h', 'r', 'a', 'v', '.', 'p', 'h', 9, 0,
676 : /* 5734 */ 's', 'h', 'l', 'l', 'v', '.', 'p', 'h', 9, 0,
677 : /* 5744 */ 'r', 'e', 'p', 'l', 'v', '.', 'p', 'h', 9, 0,
678 : /* 5754 */ 's', 'h', 'r', 'l', 'v', '.', 'p', 'h', 9, 0,
679 : /* 5764 */ 'd', 'p', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
680 : /* 5774 */ 'd', 'p', 'a', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
681 : /* 5789 */ 'd', 'p', 's', 'q', 'x', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
682 : /* 5804 */ 'm', 'u', 'l', 's', 'a', '.', 'w', '.', 'p', 'h', 9, 0,
683 : /* 5816 */ 'd', 'p', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
684 : /* 5829 */ 'm', 'u', 'l', 's', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
685 : /* 5844 */ 'd', 'p', 's', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
686 : /* 5857 */ 'd', 'p', 'a', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
687 : /* 5871 */ 'd', 'p', 's', 'q', 'x', '_', 's', '.', 'w', '.', 'p', 'h', 9, 0,
688 : /* 5885 */ 'd', 'p', 's', '.', 'w', '.', 'p', 'h', 9, 0,
689 : /* 5895 */ 'd', 'p', 'a', 'x', '.', 'w', '.', 'p', 'h', 9, 0,
690 : /* 5906 */ 'd', 'p', 's', 'x', '.', 'w', '.', 'p', 'h', 9, 0,
691 : /* 5917 */ 'u', 's', 'h', 9, 0,
692 : /* 5922 */ 'd', 'm', 'u', 'h', 9, 0,
693 : /* 5928 */ 's', 'y', 'n', 'c', 'i', 9, 0,
694 : /* 5935 */ 'd', 'a', 'd', 'd', 'i', 9, 0,
695 : /* 5942 */ 'a', 'n', 'd', 'i', 9, 0,
696 : /* 5948 */ 't', 'g', 'e', 'i', 9, 0,
697 : /* 5954 */ 's', 'n', 'e', 'i', 9, 0,
698 : /* 5960 */ 't', 'n', 'e', 'i', 9, 0,
699 : /* 5966 */ 'd', 'a', 'h', 'i', 9, 0,
700 : /* 5972 */ 'm', 'f', 'h', 'i', 9, 0,
701 : /* 5978 */ 'm', 't', 'h', 'i', 9, 0,
702 : /* 5984 */ '.', 'a', 'l', 'i', 'g', 'n', 32, '2', 10, 9, 'l', 'i', 9, 0,
703 : /* 5998 */ 'd', 'l', 'i', 9, 0,
704 : /* 6003 */ 'c', 'm', 'p', 'i', 9, 0,
705 : /* 6009 */ 's', 'e', 'q', 'i', 9, 0,
706 : /* 6015 */ 't', 'e', 'q', 'i', 9, 0,
707 : /* 6021 */ 'x', 'o', 'r', 'i', 9, 0,
708 : /* 6027 */ 'd', 'a', 't', 'i', 9, 0,
709 : /* 6033 */ 's', 'l', 't', 'i', 9, 0,
710 : /* 6039 */ 't', 'l', 't', 'i', 9, 0,
711 : /* 6045 */ 'd', 'a', 'u', 'i', 9, 0,
712 : /* 6051 */ 'l', 'u', 'i', 9, 0,
713 : /* 6056 */ 'g', 'i', 'n', 'v', 'i', 9, 0,
714 : /* 6063 */ 'j', 9, 0,
715 : /* 6066 */ 'b', 'r', 'e', 'a', 'k', 9, 0,
716 : /* 6073 */ 'f', 'o', 'r', 'k', 9, 0,
717 : /* 6079 */ 'c', 'v', 't', '.', 'd', '.', 'l', 9, 0,
718 : /* 6088 */ 'c', 'v', 't', '.', 's', '.', 'l', 9, 0,
719 : /* 6097 */ 'b', 'a', 'l', 9, 0,
720 : /* 6102 */ 'j', 'a', 'l', 9, 0,
721 : /* 6107 */ 'b', 'g', 'e', 'z', 'a', 'l', 9, 0,
722 : /* 6115 */ 'b', 'l', 't', 'z', 'a', 'l', 9, 0,
723 : /* 6123 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0,
724 : /* 6135 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'l', 9, 0,
725 : /* 6147 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
726 : /* 6163 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
727 : /* 6178 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'l', 9, 0,
728 : /* 6194 */ 'l', 'd', 'l', 9, 0,
729 : /* 6199 */ 's', 'd', 'l', 9, 0,
730 : /* 6204 */ 'b', 'g', 'e', 'l', 9, 0,
731 : /* 6210 */ 'b', 'l', 'e', 'l', 9, 0,
732 : /* 6216 */ 'b', 'n', 'e', 'l', 9, 0,
733 : /* 6222 */ 'b', 'c', '1', 'f', 'l', 9, 0,
734 : /* 6229 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
735 : /* 6243 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
736 : /* 6257 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
737 : /* 6270 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'l', 9, 0,
738 : /* 6285 */ 'h', 'y', 'p', 'c', 'a', 'l', 'l', 9, 0,
739 : /* 6294 */ 's', 'y', 's', 'c', 'a', 'l', 'l', 9, 0,
740 : /* 6303 */ 'b', 'g', 'e', 'z', 'a', 'l', 'l', 9, 0,
741 : /* 6312 */ 'b', 'l', 't', 'z', 'a', 'l', 'l', 9, 0,
742 : /* 6321 */ 'd', 's', 'l', 'l', 9, 0,
743 : /* 6327 */ 'd', 'r', 'o', 'l', 9, 0,
744 : /* 6333 */ 'c', 'v', 't', '.', 's', '.', 'p', 'l', 9, 0,
745 : /* 6343 */ 'b', 'e', 'q', 'l', 9, 0,
746 : /* 6349 */ 'd', 's', 'r', 'l', 9, 0,
747 : /* 6355 */ 'b', 'c', '1', 't', 'l', 9, 0,
748 : /* 6362 */ 'b', 'g', 't', 'l', 9, 0,
749 : /* 6368 */ 'b', 'l', 't', 'l', 9, 0,
750 : /* 6374 */ 'b', 'g', 'e', 'u', 'l', 9, 0,
751 : /* 6381 */ 'b', 'l', 'e', 'u', 'l', 9, 0,
752 : /* 6388 */ 'd', 'm', 'u', 'l', 9, 0,
753 : /* 6394 */ 'b', 'g', 't', 'u', 'l', 9, 0,
754 : /* 6401 */ 'b', 'l', 't', 'u', 'l', 9, 0,
755 : /* 6408 */ 'l', 'w', 'l', 9, 0,
756 : /* 6413 */ 's', 'w', 'l', 9, 0,
757 : /* 6418 */ 'b', 'g', 'e', 'z', 'l', 9, 0,
758 : /* 6425 */ 'b', 'l', 'e', 'z', 'l', 9, 0,
759 : /* 6432 */ 'b', 'g', 't', 'z', 'l', 9, 0,
760 : /* 6439 */ 'b', 'l', 't', 'z', 'l', 9, 0,
761 : /* 6446 */ 'd', 'r', 'e', 'm', 9, 0,
762 : /* 6452 */ 'd', 'i', 'n', 's', 'm', 9, 0,
763 : /* 6459 */ 'd', 'e', 'x', 't', 'm', 9, 0,
764 : /* 6466 */ 'l', 'w', 'm', 9, 0,
765 : /* 6471 */ 's', 'w', 'm', 9, 0,
766 : /* 6476 */ 'b', 'a', 'l', 'i', 'g', 'n', 9, 0,
767 : /* 6484 */ 'd', 'a', 'l', 'i', 'g', 'n', 9, 0,
768 : /* 6492 */ 'm', 'o', 'v', 'n', 9, 0,
769 : /* 6498 */ 'd', 'c', 'l', 'o', 9, 0,
770 : /* 6504 */ 'm', 'f', 'l', 'o', 9, 0,
771 : /* 6510 */ 's', 'h', 'i', 'l', 'o', 9, 0,
772 : /* 6517 */ 'm', 't', 'l', 'o', 9, 0,
773 : /* 6523 */ 'd', 'm', 'u', 'l', 'o', 9, 0,
774 : /* 6530 */ 'd', 'b', 'i', 't', 's', 'w', 'a', 'p', 9, 0,
775 : /* 6540 */ 's', 'd', 'b', 'b', 'p', 9, 0,
776 : /* 6547 */ 'e', 'x', 't', 'p', 'd', 'p', 9, 0,
777 : /* 6555 */ 'm', 'o', 'v', 'e', 'p', 9, 0,
778 : /* 6562 */ 'm', 't', 'h', 'l', 'i', 'p', 9, 0,
779 : /* 6570 */ 'c', 'm', 'p', 9, 0,
780 : /* 6575 */ 'd', 'p', 'o', 'p', 9, 0,
781 : /* 6581 */ 'a', 'd', 'd', 'i', 'u', 'r', '1', 's', 'p', 9, 0,
782 : /* 6592 */ 'l', 'o', 'a', 'd', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0,
783 : /* 6608 */ 's', 't', 'o', 'r', 'e', '_', 'c', 'c', 'o', 'n', 'd', '_', 'd', 's', 'p', 9, 0,
784 : /* 6625 */ 'r', 'd', 'd', 's', 'p', 9, 0,
785 : /* 6632 */ 'w', 'r', 'd', 's', 'p', 9, 0,
786 : /* 6639 */ 'j', 'r', 'c', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0,
787 : /* 6651 */ 'j', 'r', 'a', 'd', 'd', 'i', 'u', 's', 'p', 9, 0,
788 : /* 6662 */ 'e', 'x', 't', 'p', 9, 0,
789 : /* 6668 */ 'd', 'v', 'p', 9, 0,
790 : /* 6673 */ 'e', 'v', 'p', 9, 0,
791 : /* 6678 */ 'l', 'w', 'p', 9, 0,
792 : /* 6683 */ 's', 'w', 'p', 9, 0,
793 : /* 6688 */ 'b', 'e', 'q', 9, 0,
794 : /* 6693 */ 's', 'e', 'q', 9, 0,
795 : /* 6698 */ 't', 'e', 'q', 9, 0,
796 : /* 6703 */ 'd', 'p', 'a', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0,
797 : /* 6715 */ 'd', 'p', 's', 'u', '.', 'h', '.', 'q', 'b', 'r', 9, 0,
798 : /* 6727 */ 'm', 'u', 'l', 'e', 'u', '_', 's', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
799 : /* 6743 */ 'p', 'r', 'e', 'c', 'e', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
800 : /* 6758 */ 'p', 'r', 'e', 'c', 'e', 'q', 'u', '.', 'p', 'h', '.', 'q', 'b', 'r', 9, 0,
801 : /* 6774 */ 'l', 'd', 'r', 9, 0,
802 : /* 6779 */ 's', 'd', 'r', 9, 0,
803 : /* 6784 */ 'm', 'a', 'q', '_', 's', 'a', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
804 : /* 6798 */ 'p', 'r', 'e', 'c', 'e', 'q', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
805 : /* 6812 */ 'm', 'a', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
806 : /* 6825 */ 'm', 'u', 'l', 'e', 'q', '_', 's', '.', 'w', '.', 'p', 'h', 'r', 9, 0,
807 : /* 6840 */ 'j', 'r', 9, 0,
808 : /* 6844 */ 'j', 'a', 'l', 'r', 9, 0,
809 : /* 6850 */ 'n', 'o', 'r', 9, 0,
810 : /* 6855 */ 'd', 'r', 'o', 'r', 9, 0,
811 : /* 6861 */ 'x', 'o', 'r', 9, 0,
812 : /* 6866 */ 'r', 'd', 'p', 'g', 'p', 'r', 9, 0,
813 : /* 6874 */ 'w', 'r', 'p', 'g', 'p', 'r', 9, 0,
814 : /* 6882 */ 'm', 'f', 't', 'r', 9, 0,
815 : /* 6888 */ 'd', 'r', 'o', 't', 'r', 9, 0,
816 : /* 6895 */ 'm', 't', 't', 'r', 9, 0,
817 : /* 6901 */ 'r', 'd', 'h', 'w', 'r', 9, 0,
818 : /* 6908 */ 'l', 'w', 'r', 9, 0,
819 : /* 6913 */ 's', 'w', 'r', 9, 0,
820 : /* 6918 */ 'm', 'i', 'n', 'a', '.', 's', 9, 0,
821 : /* 6926 */ 'm', 'a', 'x', 'a', '.', 's', 9, 0,
822 : /* 6934 */ 'n', 'm', 's', 'u', 'b', '.', 's', 9, 0,
823 : /* 6943 */ 'c', 'v', 't', '.', 'd', '.', 's', 9, 0,
824 : /* 6952 */ 'n', 'm', 'a', 'd', 'd', '.', 's', 9, 0,
825 : /* 6961 */ 'c', '.', 'n', 'g', 'e', '.', 's', 9, 0,
826 : /* 6970 */ 'c', '.', 'l', 'e', '.', 's', 9, 0,
827 : /* 6978 */ 'c', 'm', 'p', '.', 'l', 'e', '.', 's', 9, 0,
828 : /* 6988 */ 'c', '.', 'n', 'g', 'l', 'e', '.', 's', 9, 0,
829 : /* 6998 */ 'c', '.', 'o', 'l', 'e', '.', 's', 9, 0,
830 : /* 7007 */ 'c', 'm', 'p', '.', 's', 'l', 'e', '.', 's', 9, 0,
831 : /* 7018 */ 'c', '.', 'u', 'l', 'e', '.', 's', 9, 0,
832 : /* 7027 */ 'c', 'm', 'p', '.', 'u', 'l', 'e', '.', 's', 9, 0,
833 : /* 7038 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 'e', '.', 's', 9, 0,
834 : /* 7050 */ 'c', '.', 'f', '.', 's', 9, 0,
835 : /* 7057 */ 'c', 'm', 'p', '.', 'a', 'f', '.', 's', 9, 0,
836 : /* 7067 */ 'c', 'm', 'p', '.', 's', 'a', 'f', '.', 's', 9, 0,
837 : /* 7078 */ 'm', 's', 'u', 'b', 'f', '.', 's', 9, 0,
838 : /* 7087 */ 'm', 'a', 'd', 'd', 'f', '.', 's', 9, 0,
839 : /* 7096 */ 'c', '.', 's', 'f', '.', 's', 9, 0,
840 : /* 7104 */ 'm', 'o', 'v', 'f', '.', 's', 9, 0,
841 : /* 7112 */ 'n', 'e', 'g', '.', 's', 9, 0,
842 : /* 7119 */ 'l', 'i', '.', 's', 9, 0,
843 : /* 7125 */ 't', 'r', 'u', 'n', 'c', '.', 'l', '.', 's', 9, 0,
844 : /* 7136 */ 'r', 'o', 'u', 'n', 'd', '.', 'l', '.', 's', 9, 0,
845 : /* 7147 */ 'c', 'e', 'i', 'l', '.', 'l', '.', 's', 9, 0,
846 : /* 7157 */ 'f', 'l', 'o', 'o', 'r', '.', 'l', '.', 's', 9, 0,
847 : /* 7168 */ 'c', 'v', 't', '.', 'l', '.', 's', 9, 0,
848 : /* 7177 */ 's', 'e', 'l', '.', 's', 9, 0,
849 : /* 7184 */ 'c', '.', 'n', 'g', 'l', '.', 's', 9, 0,
850 : /* 7193 */ 'm', 'u', 'l', '.', 's', 9, 0,
851 : /* 7200 */ 'm', 'i', 'n', '.', 's', 9, 0,
852 : /* 7207 */ 'c', '.', 'u', 'n', '.', 's', 9, 0,
853 : /* 7215 */ 'c', 'm', 'p', '.', 'u', 'n', '.', 's', 9, 0,
854 : /* 7225 */ 'c', 'm', 'p', '.', 's', 'u', 'n', '.', 's', 9, 0,
855 : /* 7236 */ 'm', 'o', 'v', 'n', '.', 's', 9, 0,
856 : /* 7244 */ 'r', 'e', 'c', 'i', 'p', '.', 's', 9, 0,
857 : /* 7253 */ 'c', '.', 'e', 'q', '.', 's', 9, 0,
858 : /* 7261 */ 'c', 'm', 'p', '.', 'e', 'q', '.', 's', 9, 0,
859 : /* 7271 */ 'c', '.', 's', 'e', 'q', '.', 's', 9, 0,
860 : /* 7280 */ 'c', 'm', 'p', '.', 's', 'e', 'q', '.', 's', 9, 0,
861 : /* 7291 */ 'c', '.', 'u', 'e', 'q', '.', 's', 9, 0,
862 : /* 7300 */ 'c', 'm', 'p', '.', 'u', 'e', 'q', '.', 's', 9, 0,
863 : /* 7311 */ 'c', 'm', 'p', '.', 's', 'u', 'e', 'q', '.', 's', 9, 0,
864 : /* 7323 */ 'a', 'b', 's', '.', 's', 9, 0,
865 : /* 7330 */ 'c', 'v', 't', '.', 'p', 's', '.', 's', 9, 0,
866 : /* 7340 */ 'c', 'l', 'a', 's', 's', '.', 's', 9, 0,
867 : /* 7349 */ 'c', '.', 'n', 'g', 't', '.', 's', 9, 0,
868 : /* 7358 */ 'c', '.', 'l', 't', '.', 's', 9, 0,
869 : /* 7366 */ 'c', 'm', 'p', '.', 'l', 't', '.', 's', 9, 0,
870 : /* 7376 */ 'c', '.', 'o', 'l', 't', '.', 's', 9, 0,
871 : /* 7385 */ 'c', 'm', 'p', '.', 's', 'l', 't', '.', 's', 9, 0,
872 : /* 7396 */ 'c', '.', 'u', 'l', 't', '.', 's', 9, 0,
873 : /* 7405 */ 'c', 'm', 'p', '.', 'u', 'l', 't', '.', 's', 9, 0,
874 : /* 7416 */ 'c', 'm', 'p', '.', 's', 'u', 'l', 't', '.', 's', 9, 0,
875 : /* 7428 */ 'r', 'i', 'n', 't', '.', 's', 9, 0,
876 : /* 7436 */ 'r', 's', 'q', 'r', 't', '.', 's', 9, 0,
877 : /* 7445 */ 'm', 'o', 'v', 't', '.', 's', 9, 0,
878 : /* 7453 */ 'd', 'i', 'v', '.', 's', 9, 0,
879 : /* 7460 */ 'm', 'o', 'v', '.', 's', 9, 0,
880 : /* 7467 */ 't', 'r', 'u', 'n', 'c', '.', 'w', '.', 's', 9, 0,
881 : /* 7478 */ 'r', 'o', 'u', 'n', 'd', '.', 'w', '.', 's', 9, 0,
882 : /* 7489 */ 'c', 'e', 'i', 'l', '.', 'w', '.', 's', 9, 0,
883 : /* 7499 */ 'f', 'l', 'o', 'o', 'r', '.', 'w', '.', 's', 9, 0,
884 : /* 7510 */ 'c', 'v', 't', '.', 'w', '.', 's', 9, 0,
885 : /* 7519 */ 'm', 'a', 'x', '.', 's', 9, 0,
886 : /* 7526 */ 's', 'e', 'l', 'n', 'e', 'z', '.', 's', 9, 0,
887 : /* 7536 */ 's', 'e', 'l', 'e', 'q', 'z', '.', 's', 9, 0,
888 : /* 7546 */ 'm', 'o', 'v', 'z', '.', 's', 9, 0,
889 : /* 7554 */ 'a', 'b', 's', 9, 0,
890 : /* 7559 */ 'j', 'a', 'l', 's', 9, 0,
891 : /* 7565 */ 'b', 'g', 'e', 'z', 'a', 'l', 's', 9, 0,
892 : /* 7574 */ 'b', 'l', 't', 'z', 'a', 'l', 's', 9, 0,
893 : /* 7583 */ 'c', 'i', 'n', 's', 9, 0,
894 : /* 7589 */ 'd', 'i', 'n', 's', 9, 0,
895 : /* 7595 */ 'p', 'l', 'l', '.', 'p', 's', 9, 0,
896 : /* 7603 */ 'p', 'l', 'u', '.', 'p', 's', 9, 0,
897 : /* 7611 */ 'j', 'a', 'l', 'r', 's', 9, 0,
898 : /* 7618 */ 'e', 'x', 't', 's', 9, 0,
899 : /* 7624 */ 'l', 'w', 'x', 's', 9, 0,
900 : /* 7630 */ 'b', 'c', '1', 't', 9, 0,
901 : /* 7636 */ 'b', 'g', 't', 9, 0,
902 : /* 7641 */ 'w', 'a', 'i', 't', 9, 0,
903 : /* 7647 */ 'b', 'l', 't', 9, 0,
904 : /* 7652 */ 's', 'l', 't', 9, 0,
905 : /* 7657 */ 't', 'l', 't', 9, 0,
906 : /* 7662 */ 'd', 'm', 'u', 'l', 't', 9, 0,
907 : /* 7669 */ 'd', 'm', 't', 9, 0,
908 : /* 7674 */ 'e', 'm', 't', 9, 0,
909 : /* 7679 */ 'n', 'o', 't', 9, 0,
910 : /* 7684 */ 'g', 'i', 'n', 'v', 't', 9, 0,
911 : /* 7691 */ 'm', 'o', 'v', 't', 9, 0,
912 : /* 7697 */ 'd', 'e', 'x', 't', 9, 0,
913 : /* 7703 */ 'l', 'b', 'u', 9, 0,
914 : /* 7708 */ 'd', 's', 'u', 'b', 'u', 9, 0,
915 : /* 7715 */ 'm', 's', 'u', 'b', 'u', 9, 0,
916 : /* 7722 */ 'b', 'a', 'd', 'd', 'u', 9, 0,
917 : /* 7729 */ 'd', 'a', 'd', 'd', 'u', 9, 0,
918 : /* 7736 */ 'm', 'a', 'd', 'd', 'u', 9, 0,
919 : /* 7743 */ 'd', 'm', 'o', 'd', 'u', 9, 0,
920 : /* 7750 */ 'b', 'g', 'e', 'u', 9, 0,
921 : /* 7756 */ 't', 'g', 'e', 'u', 9, 0,
922 : /* 7762 */ 'b', 'l', 'e', 'u', 9, 0,
923 : /* 7768 */ 'u', 'l', 'h', 'u', 9, 0,
924 : /* 7774 */ 'd', 'm', 'u', 'h', 'u', 9, 0,
925 : /* 7781 */ 'd', 'a', 'd', 'd', 'i', 'u', 9, 0,
926 : /* 7789 */ 't', 'g', 'e', 'i', 'u', 9, 0,
927 : /* 7796 */ 's', 'l', 't', 'i', 'u', 9, 0,
928 : /* 7803 */ 't', 'l', 't', 'i', 'u', 9, 0,
929 : /* 7810 */ 'v', '3', 'm', 'u', 'l', 'u', 9, 0,
930 : /* 7818 */ 'd', 'm', 'u', 'l', 'u', 9, 0,
931 : /* 7825 */ 'v', 'm', 'u', 'l', 'u', 9, 0,
932 : /* 7832 */ 'd', 'r', 'e', 'm', 'u', 9, 0,
933 : /* 7839 */ 'd', 'm', 'u', 'l', 'o', 'u', 9, 0,
934 : /* 7847 */ 'c', 'v', 't', '.', 's', '.', 'p', 'u', 9, 0,
935 : /* 7857 */ 'd', 'i', 'n', 's', 'u', 9, 0,
936 : /* 7864 */ 'b', 'g', 't', 'u', 9, 0,
937 : /* 7870 */ 'b', 'l', 't', 'u', 9, 0,
938 : /* 7876 */ 's', 'l', 't', 'u', 9, 0,
939 : /* 7882 */ 't', 'l', 't', 'u', 9, 0,
940 : /* 7888 */ 'd', 'm', 'u', 'l', 't', 'u', 9, 0,
941 : /* 7896 */ 'd', 'e', 'x', 't', 'u', 9, 0,
942 : /* 7903 */ 'd', 'd', 'i', 'v', 'u', 9, 0,
943 : /* 7910 */ 'l', 'w', 'u', 9, 0,
944 : /* 7915 */ 'a', 'n', 'd', '.', 'v', 9, 0,
945 : /* 7922 */ 'm', 'o', 'v', 'e', '.', 'v', 9, 0,
946 : /* 7930 */ 'b', 's', 'e', 'l', '.', 'v', 9, 0,
947 : /* 7938 */ 'n', 'o', 'r', '.', 'v', 9, 0,
948 : /* 7945 */ 'x', 'o', 'r', '.', 'v', 9, 0,
949 : /* 7952 */ 'b', 'z', '.', 'v', 9, 0,
950 : /* 7958 */ 'b', 'm', 'z', '.', 'v', 9, 0,
951 : /* 7965 */ 'b', 'n', 'z', '.', 'v', 9, 0,
952 : /* 7972 */ 'b', 'm', 'n', 'z', '.', 'v', 9, 0,
953 : /* 7980 */ 'd', 's', 'r', 'a', 'v', 9, 0,
954 : /* 7987 */ 'b', 'i', 't', 'r', 'e', 'v', 9, 0,
955 : /* 7995 */ 'd', 'd', 'i', 'v', 9, 0,
956 : /* 8001 */ 'd', 's', 'l', 'l', 'v', 9, 0,
957 : /* 8008 */ 'd', 's', 'r', 'l', 'v', 9, 0,
958 : /* 8015 */ 's', 'h', 'i', 'l', 'o', 'v', 9, 0,
959 : /* 8023 */ 'e', 'x', 't', 'p', 'd', 'p', 'v', 9, 0,
960 : /* 8032 */ 'e', 'x', 't', 'p', 'v', 9, 0,
961 : /* 8039 */ 'd', 'r', 'o', 't', 'r', 'v', 9, 0,
962 : /* 8047 */ 'i', 'n', 's', 'v', 9, 0,
963 : /* 8053 */ 'f', 'l', 'o', 'g', '2', '.', 'w', 9, 0,
964 : /* 8062 */ 'f', 'e', 'x', 'p', '2', '.', 'w', 9, 0,
965 : /* 8071 */ 'a', 'd', 'd', '_', 'a', '.', 'w', 9, 0,
966 : /* 8080 */ 'f', 'm', 'i', 'n', '_', 'a', '.', 'w', 9, 0,
967 : /* 8090 */ 'a', 'd', 'd', 's', '_', 'a', '.', 'w', 9, 0,
968 : /* 8100 */ 'f', 'm', 'a', 'x', '_', 'a', '.', 'w', 9, 0,
969 : /* 8110 */ 's', 'r', 'a', '.', 'w', 9, 0,
970 : /* 8117 */ 'f', 's', 'u', 'b', '.', 'w', 9, 0,
971 : /* 8125 */ 'f', 'm', 's', 'u', 'b', '.', 'w', 9, 0,
972 : /* 8134 */ 'n', 'l', 'o', 'c', '.', 'w', 9, 0,
973 : /* 8142 */ 'n', 'l', 'z', 'c', '.', 'w', 9, 0,
974 : /* 8150 */ 'c', 'v', 't', '.', 'd', '.', 'w', 9, 0,
975 : /* 8159 */ 'f', 'a', 'd', 'd', '.', 'w', 9, 0,
976 : /* 8167 */ 'f', 'm', 'a', 'd', 'd', '.', 'w', 9, 0,
977 : /* 8176 */ 's', 'l', 'd', '.', 'w', 9, 0,
978 : /* 8183 */ 'p', 'c', 'k', 'o', 'd', '.', 'w', 9, 0,
979 : /* 8192 */ 'i', 'l', 'v', 'o', 'd', '.', 'w', 9, 0,
980 : /* 8201 */ 'f', 'c', 'l', 'e', '.', 'w', 9, 0,
981 : /* 8209 */ 'f', 's', 'l', 'e', '.', 'w', 9, 0,
982 : /* 8217 */ 'f', 'c', 'u', 'l', 'e', '.', 'w', 9, 0,
983 : /* 8226 */ 'f', 's', 'u', 'l', 'e', '.', 'w', 9, 0,
984 : /* 8235 */ 'f', 'c', 'n', 'e', '.', 'w', 9, 0,
985 : /* 8243 */ 'f', 's', 'n', 'e', '.', 'w', 9, 0,
986 : /* 8251 */ 'f', 'c', 'u', 'n', 'e', '.', 'w', 9, 0,
987 : /* 8260 */ 'f', 's', 'u', 'n', 'e', '.', 'w', 9, 0,
988 : /* 8269 */ 'i', 'n', 's', 'v', 'e', '.', 'w', 9, 0,
989 : /* 8278 */ 'f', 'c', 'a', 'f', '.', 'w', 9, 0,
990 : /* 8286 */ 'f', 's', 'a', 'f', '.', 'w', 9, 0,
991 : /* 8294 */ 'v', 's', 'h', 'f', '.', 'w', 9, 0,
992 : /* 8302 */ 'b', 'n', 'e', 'g', '.', 'w', 9, 0,
993 : /* 8310 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '.', 'p', 'h', '.', 'w', 9, 0,
994 : /* 8326 */ 'p', 'r', 'e', 'c', 'r', 'q', '.', 'p', 'h', '.', 'w', 9, 0,
995 : /* 8339 */ 'p', 'r', 'e', 'c', 'r', '_', 's', 'r', 'a', '_', 'r', '.', 'p', 'h', '.', 'w', 9, 0,
996 : /* 8357 */ 'p', 'r', 'e', 'c', 'r', 'q', '_', 'r', 's', '.', 'p', 'h', '.', 'w', 9, 0,
997 : /* 8373 */ 's', 'u', 'b', 'q', 'h', '.', 'w', 9, 0,
998 : /* 8382 */ 'a', 'd', 'd', 'q', 'h', '.', 'w', 9, 0,
999 : /* 8391 */ 's', 'r', 'a', 'i', '.', 'w', 9, 0,
1000 : /* 8399 */ 's', 'l', 'd', 'i', '.', 'w', 9, 0,
1001 : /* 8407 */ 'b', 'n', 'e', 'g', 'i', '.', 'w', 9, 0,
1002 : /* 8416 */ 's', 'l', 'l', 'i', '.', 'w', 9, 0,
1003 : /* 8424 */ 's', 'r', 'l', 'i', '.', 'w', 9, 0,
1004 : /* 8432 */ 'b', 'i', 'n', 's', 'l', 'i', '.', 'w', 9, 0,
1005 : /* 8442 */ 'c', 'e', 'q', 'i', '.', 'w', 9, 0,
1006 : /* 8450 */ 's', 'r', 'a', 'r', 'i', '.', 'w', 9, 0,
1007 : /* 8459 */ 'b', 'c', 'l', 'r', 'i', '.', 'w', 9, 0,
1008 : /* 8468 */ 's', 'r', 'l', 'r', 'i', '.', 'w', 9, 0,
1009 : /* 8477 */ 'b', 'i', 'n', 's', 'r', 'i', '.', 'w', 9, 0,
1010 : /* 8487 */ 's', 'p', 'l', 'a', 't', 'i', '.', 'w', 9, 0,
1011 : /* 8497 */ 'b', 's', 'e', 't', 'i', '.', 'w', 9, 0,
1012 : /* 8506 */ 's', 'u', 'b', 'v', 'i', '.', 'w', 9, 0,
1013 : /* 8515 */ 'a', 'd', 'd', 'v', 'i', '.', 'w', 9, 0,
1014 : /* 8524 */ 'd', 'p', 'a', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0,
1015 : /* 8537 */ 'd', 'p', 's', 'q', '_', 's', 'a', '.', 'l', '.', 'w', 9, 0,
1016 : /* 8550 */ 'f', 'i', 'l', 'l', '.', 'w', 9, 0,
1017 : /* 8558 */ 's', 'l', 'l', '.', 'w', 9, 0,
1018 : /* 8565 */ 'f', 'e', 'x', 'u', 'p', 'l', '.', 'w', 9, 0,
1019 : /* 8575 */ 'f', 'f', 'q', 'l', '.', 'w', 9, 0,
1020 : /* 8583 */ 's', 'r', 'l', '.', 'w', 9, 0,
1021 : /* 8590 */ 'b', 'i', 'n', 's', 'l', '.', 'w', 9, 0,
1022 : /* 8599 */ 'f', 'm', 'u', 'l', '.', 'w', 9, 0,
1023 : /* 8607 */ 'i', 'l', 'v', 'l', '.', 'w', 9, 0,
1024 : /* 8615 */ 'f', 'm', 'i', 'n', '.', 'w', 9, 0,
1025 : /* 8623 */ 'f', 'c', 'u', 'n', '.', 'w', 9, 0,
1026 : /* 8631 */ 'f', 's', 'u', 'n', '.', 'w', 9, 0,
1027 : /* 8639 */ 'f', 'e', 'x', 'd', 'o', '.', 'w', 9, 0,
1028 : /* 8648 */ 'f', 'r', 'c', 'p', '.', 'w', 9, 0,
1029 : /* 8656 */ 'm', 's', 'u', 'b', '_', 'q', '.', 'w', 9, 0,
1030 : /* 8666 */ 'm', 'a', 'd', 'd', '_', 'q', '.', 'w', 9, 0,
1031 : /* 8676 */ 'm', 'u', 'l', '_', 'q', '.', 'w', 9, 0,
1032 : /* 8685 */ 'm', 's', 'u', 'b', 'r', '_', 'q', '.', 'w', 9, 0,
1033 : /* 8696 */ 'm', 'a', 'd', 'd', 'r', '_', 'q', '.', 'w', 9, 0,
1034 : /* 8707 */ 'm', 'u', 'l', 'r', '_', 'q', '.', 'w', 9, 0,
1035 : /* 8717 */ 'f', 'c', 'e', 'q', '.', 'w', 9, 0,
1036 : /* 8725 */ 'f', 's', 'e', 'q', '.', 'w', 9, 0,
1037 : /* 8733 */ 'f', 'c', 'u', 'e', 'q', '.', 'w', 9, 0,
1038 : /* 8742 */ 'f', 's', 'u', 'e', 'q', '.', 'w', 9, 0,
1039 : /* 8751 */ 'f', 't', 'q', '.', 'w', 9, 0,
1040 : /* 8758 */ 's', 'h', 'r', 'a', '_', 'r', '.', 'w', 9, 0,
1041 : /* 8768 */ 's', 'u', 'b', 'q', 'h', '_', 'r', '.', 'w', 9, 0,
1042 : /* 8779 */ 'a', 'd', 'd', 'q', 'h', '_', 'r', '.', 'w', 9, 0,
1043 : /* 8790 */ 'e', 'x', 't', 'r', '_', 'r', '.', 'w', 9, 0,
1044 : /* 8800 */ 's', 'h', 'r', 'a', 'v', '_', 'r', '.', 'w', 9, 0,
1045 : /* 8811 */ 'e', 'x', 't', 'r', 'v', '_', 'r', '.', 'w', 9, 0,
1046 : /* 8822 */ 's', 'r', 'a', 'r', '.', 'w', 9, 0,
1047 : /* 8830 */ 'b', 'c', 'l', 'r', '.', 'w', 9, 0,
1048 : /* 8838 */ 's', 'r', 'l', 'r', '.', 'w', 9, 0,
1049 : /* 8846 */ 'f', 'c', 'o', 'r', '.', 'w', 9, 0,
1050 : /* 8854 */ 'f', 's', 'o', 'r', '.', 'w', 9, 0,
1051 : /* 8862 */ 'f', 'e', 'x', 'u', 'p', 'r', '.', 'w', 9, 0,
1052 : /* 8872 */ 'f', 'f', 'q', 'r', '.', 'w', 9, 0,
1053 : /* 8880 */ 'b', 'i', 'n', 's', 'r', '.', 'w', 9, 0,
1054 : /* 8889 */ 'e', 'x', 't', 'r', '.', 'w', 9, 0,
1055 : /* 8897 */ 'i', 'l', 'v', 'r', '.', 'w', 9, 0,
1056 : /* 8905 */ 'c', 'v', 't', '.', 's', '.', 'w', 9, 0,
1057 : /* 8914 */ 'a', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
1058 : /* 8924 */ 'h', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
1059 : /* 8934 */ 'd', 'p', 's', 'u', 'b', '_', 's', '.', 'w', 9, 0,
1060 : /* 8945 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 's', '.', 'w', 9, 0,
1061 : /* 8957 */ 'h', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0,
1062 : /* 8967 */ 'd', 'p', 'a', 'd', 'd', '_', 's', '.', 'w', 9, 0,
1063 : /* 8978 */ 'm', 'o', 'd', '_', 's', '.', 'w', 9, 0,
1064 : /* 8987 */ 'c', 'l', 'e', '_', 's', '.', 'w', 9, 0,
1065 : /* 8996 */ 'a', 'v', 'e', '_', 's', '.', 'w', 9, 0,
1066 : /* 9005 */ 'c', 'l', 'e', 'i', '_', 's', '.', 'w', 9, 0,
1067 : /* 9015 */ 'm', 'i', 'n', 'i', '_', 's', '.', 'w', 9, 0,
1068 : /* 9025 */ 'c', 'l', 't', 'i', '_', 's', '.', 'w', 9, 0,
1069 : /* 9035 */ 'm', 'a', 'x', 'i', '_', 's', '.', 'w', 9, 0,
1070 : /* 9045 */ 's', 'h', 'l', 'l', '_', 's', '.', 'w', 9, 0,
1071 : /* 9055 */ 'm', 'i', 'n', '_', 's', '.', 'w', 9, 0,
1072 : /* 9064 */ 'd', 'o', 't', 'p', '_', 's', '.', 'w', 9, 0,
1073 : /* 9074 */ 's', 'u', 'b', 'q', '_', 's', '.', 'w', 9, 0,
1074 : /* 9084 */ 'a', 'd', 'd', 'q', '_', 's', '.', 'w', 9, 0,
1075 : /* 9094 */ 'm', 'u', 'l', 'q', '_', 's', '.', 'w', 9, 0,
1076 : /* 9104 */ 'a', 'b', 's', 'q', '_', 's', '.', 'w', 9, 0,
1077 : /* 9114 */ 'a', 'v', 'e', 'r', '_', 's', '.', 'w', 9, 0,
1078 : /* 9124 */ 's', 'u', 'b', 's', '_', 's', '.', 'w', 9, 0,
1079 : /* 9134 */ 'a', 'd', 'd', 's', '_', 's', '.', 'w', 9, 0,
1080 : /* 9144 */ 's', 'a', 't', '_', 's', '.', 'w', 9, 0,
1081 : /* 9153 */ 'c', 'l', 't', '_', 's', '.', 'w', 9, 0,
1082 : /* 9162 */ 'f', 'f', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0,
1083 : /* 9173 */ 'f', 't', 'i', 'n', 't', '_', 's', '.', 'w', 9, 0,
1084 : /* 9184 */ 's', 'u', 'b', 's', 'u', 'u', '_', 's', '.', 'w', 9, 0,
1085 : /* 9196 */ 'd', 'i', 'v', '_', 's', '.', 'w', 9, 0,
1086 : /* 9205 */ 's', 'h', 'l', 'l', 'v', '_', 's', '.', 'w', 9, 0,
1087 : /* 9216 */ 'm', 'a', 'x', '_', 's', '.', 'w', 9, 0,
1088 : /* 9225 */ 'c', 'o', 'p', 'y', '_', 's', '.', 'w', 9, 0,
1089 : /* 9235 */ 'm', 'u', 'l', 'q', '_', 'r', 's', '.', 'w', 9, 0,
1090 : /* 9246 */ 'e', 'x', 't', 'r', '_', 'r', 's', '.', 'w', 9, 0,
1091 : /* 9257 */ 'e', 'x', 't', 'r', 'v', '_', 'r', 's', '.', 'w', 9, 0,
1092 : /* 9269 */ 'f', 'c', 'l', 'a', 's', 's', '.', 'w', 9, 0,
1093 : /* 9279 */ 's', 'p', 'l', 'a', 't', '.', 'w', 9, 0,
1094 : /* 9288 */ 'b', 's', 'e', 't', '.', 'w', 9, 0,
1095 : /* 9296 */ 'f', 'c', 'l', 't', '.', 'w', 9, 0,
1096 : /* 9304 */ 'f', 's', 'l', 't', '.', 'w', 9, 0,
1097 : /* 9312 */ 'f', 'c', 'u', 'l', 't', '.', 'w', 9, 0,
1098 : /* 9321 */ 'f', 's', 'u', 'l', 't', '.', 'w', 9, 0,
1099 : /* 9330 */ 'p', 'c', 'n', 't', '.', 'w', 9, 0,
1100 : /* 9338 */ 'f', 'r', 'i', 'n', 't', '.', 'w', 9, 0,
1101 : /* 9347 */ 'i', 'n', 's', 'e', 'r', 't', '.', 'w', 9, 0,
1102 : /* 9357 */ 'f', 's', 'q', 'r', 't', '.', 'w', 9, 0,
1103 : /* 9366 */ 'f', 'r', 's', 'q', 'r', 't', '.', 'w', 9, 0,
1104 : /* 9376 */ 's', 't', '.', 'w', 9, 0,
1105 : /* 9382 */ 'a', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
1106 : /* 9392 */ 'h', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
1107 : /* 9402 */ 'd', 'p', 's', 'u', 'b', '_', 'u', '.', 'w', 9, 0,
1108 : /* 9413 */ 'f', 't', 'r', 'u', 'n', 'c', '_', 'u', '.', 'w', 9, 0,
1109 : /* 9425 */ 'h', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0,
1110 : /* 9435 */ 'd', 'p', 'a', 'd', 'd', '_', 'u', '.', 'w', 9, 0,
1111 : /* 9446 */ 'm', 'o', 'd', '_', 'u', '.', 'w', 9, 0,
1112 : /* 9455 */ 'c', 'l', 'e', '_', 'u', '.', 'w', 9, 0,
1113 : /* 9464 */ 'a', 'v', 'e', '_', 'u', '.', 'w', 9, 0,
1114 : /* 9473 */ 'c', 'l', 'e', 'i', '_', 'u', '.', 'w', 9, 0,
1115 : /* 9483 */ 'm', 'i', 'n', 'i', '_', 'u', '.', 'w', 9, 0,
1116 : /* 9493 */ 'c', 'l', 't', 'i', '_', 'u', '.', 'w', 9, 0,
1117 : /* 9503 */ 'm', 'a', 'x', 'i', '_', 'u', '.', 'w', 9, 0,
1118 : /* 9513 */ 'm', 'i', 'n', '_', 'u', '.', 'w', 9, 0,
1119 : /* 9522 */ 'd', 'o', 't', 'p', '_', 'u', '.', 'w', 9, 0,
1120 : /* 9532 */ 'a', 'v', 'e', 'r', '_', 'u', '.', 'w', 9, 0,
1121 : /* 9542 */ 's', 'u', 'b', 's', '_', 'u', '.', 'w', 9, 0,
1122 : /* 9552 */ 'a', 'd', 'd', 's', '_', 'u', '.', 'w', 9, 0,
1123 : /* 9562 */ 's', 'u', 'b', 's', 'u', 's', '_', 'u', '.', 'w', 9, 0,
1124 : /* 9574 */ 's', 'a', 't', '_', 'u', '.', 'w', 9, 0,
1125 : /* 9583 */ 'c', 'l', 't', '_', 'u', '.', 'w', 9, 0,
1126 : /* 9592 */ 'f', 'f', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0,
1127 : /* 9603 */ 'f', 't', 'i', 'n', 't', '_', 'u', '.', 'w', 9, 0,
1128 : /* 9614 */ 'd', 'i', 'v', '_', 'u', '.', 'w', 9, 0,
1129 : /* 9623 */ 'm', 'a', 'x', '_', 'u', '.', 'w', 9, 0,
1130 : /* 9632 */ 'c', 'o', 'p', 'y', '_', 'u', '.', 'w', 9, 0,
1131 : /* 9642 */ 'm', 's', 'u', 'b', 'v', '.', 'w', 9, 0,
1132 : /* 9651 */ 'm', 'a', 'd', 'd', 'v', '.', 'w', 9, 0,
1133 : /* 9660 */ 'p', 'c', 'k', 'e', 'v', '.', 'w', 9, 0,
1134 : /* 9669 */ 'i', 'l', 'v', 'e', 'v', '.', 'w', 9, 0,
1135 : /* 9678 */ 'f', 'd', 'i', 'v', '.', 'w', 9, 0,
1136 : /* 9686 */ 'm', 'u', 'l', 'v', '.', 'w', 9, 0,
1137 : /* 9694 */ 'e', 'x', 't', 'r', 'v', '.', 'w', 9, 0,
1138 : /* 9703 */ 'f', 'm', 'a', 'x', '.', 'w', 9, 0,
1139 : /* 9711 */ 'b', 'z', '.', 'w', 9, 0,
1140 : /* 9717 */ 'b', 'n', 'z', '.', 'w', 9, 0,
1141 : /* 9724 */ 'c', 'r', 'c', '3', '2', 'w', 9, 0,
1142 : /* 9732 */ 'c', 'r', 'c', '3', '2', 'c', 'w', 9, 0,
1143 : /* 9741 */ 'u', 'l', 'w', 9, 0,
1144 : /* 9746 */ 'u', 's', 'w', 9, 0,
1145 : /* 9751 */ 'p', 'r', 'e', 'f', 'x', 9, 0,
1146 : /* 9758 */ 'l', 'h', 'x', 9, 0,
1147 : /* 9763 */ 'j', 'a', 'l', 'x', 9, 0,
1148 : /* 9769 */ 'l', 'b', 'u', 'x', 9, 0,
1149 : /* 9775 */ 'l', 'w', 'x', 9, 0,
1150 : /* 9780 */ 'b', 'g', 'e', 'z', 9, 0,
1151 : /* 9786 */ 'b', 'l', 'e', 'z', 9, 0,
1152 : /* 9792 */ 'b', 'n', 'e', 'z', 9, 0,
1153 : /* 9798 */ 's', 'e', 'l', 'n', 'e', 'z', 9, 0,
1154 : /* 9806 */ 'b', 't', 'n', 'e', 'z', 9, 0,
1155 : /* 9813 */ 'd', 'c', 'l', 'z', 9, 0,
1156 : /* 9819 */ 'b', 'e', 'q', 'z', 9, 0,
1157 : /* 9825 */ 's', 'e', 'l', 'e', 'q', 'z', 9, 0,
1158 : /* 9833 */ 'b', 't', 'e', 'q', 'z', 9, 0,
1159 : /* 9840 */ 'b', 'g', 't', 'z', 9, 0,
1160 : /* 9846 */ 'b', 'l', 't', 'z', 9, 0,
1161 : /* 9852 */ 'm', 'o', 'v', 'z', 9, 0,
1162 : /* 9858 */ 's', 'e', 'b', 9, 32, 0,
1163 : /* 9864 */ 's', 'e', 'h', 9, 32, 0,
1164 : /* 9870 */ 'd', 'd', 'i', 'v', 'u', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0,
1165 : /* 9884 */ 'd', 'd', 'i', 'v', 9, '$', 'z', 'e', 'r', 'o', ',', 32, 0,
1166 : /* 9897 */ 'a', 'd', 'd', 'i', 'u', 9, '$', 's', 'p', ',', 32, 0,
1167 : /* 9909 */ 'm', 'f', 't', 'c', '0', 32, 0,
1168 : /* 9916 */ 'm', 't', 't', 'c', '0', 32, 0,
1169 : /* 9923 */ 'm', 'f', 't', 'h', 'c', '1', 32, 0,
1170 : /* 9931 */ 'm', 't', 't', 'h', 'c', '1', 32, 0,
1171 : /* 9939 */ 'c', 'f', 't', 'c', '1', 32, 0,
1172 : /* 9946 */ 'm', 'f', 't', 'c', '1', 32, 0,
1173 : /* 9953 */ 'c', 't', 't', 'c', '1', 32, 0,
1174 : /* 9960 */ 'm', 't', 't', 'c', '1', 32, 0,
1175 : /* 9967 */ 's', 'y', 'n', 'c', 32, 0,
1176 : /* 9973 */ 'l', 'd', 32, 0,
1177 : /* 9977 */ 9, '.', 'w', 'o', 'r', 'd', 32, 0,
1178 : /* 9985 */ 's', 'd', 32, 0,
1179 : /* 9989 */ 'm', 'f', 't', 'h', 'i', 32, 0,
1180 : /* 9996 */ 'm', 't', 't', 'h', 'i', 32, 0,
1181 : /* 10003 */ 'm', 'f', 't', 'l', 'o', 32, 0,
1182 : /* 10010 */ 'm', 't', 't', 'l', 'o', 32, 0,
1183 : /* 10017 */ 'm', 'f', 't', 'd', 's', 'p', 32, 0,
1184 : /* 10025 */ 'm', 't', 't', 'd', 's', 'p', 32, 0,
1185 : /* 10033 */ 's', 'e', 'q', 32, 0,
1186 : /* 10038 */ 'm', 'f', 't', 'g', 'p', 'r', 32, 0,
1187 : /* 10046 */ 'm', 't', 't', 'g', 'p', 'r', 32, 0,
1188 : /* 10054 */ 'd', 'e', 'x', 't', 32, 0,
1189 : /* 10060 */ 'm', 'f', 't', 'a', 'c', 'x', 32, 0,
1190 : /* 10068 */ 'm', 't', 't', 'a', 'c', 'x', 32, 0,
1191 : /* 10076 */ 'b', 'c', '1', 'n', 'e', 'z', 32, 0,
1192 : /* 10084 */ 'b', 'c', '2', 'n', 'e', 'z', 32, 0,
1193 : /* 10092 */ 'b', 'c', '1', 'e', 'q', 'z', 32, 0,
1194 : /* 10100 */ 'b', 'c', '2', 'e', 'q', 'z', 32, 0,
1195 : /* 10108 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
1196 : /* 10139 */ 'c', '.', 0,
1197 : /* 10142 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
1198 : /* 10166 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
1199 : /* 10191 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
1200 : /* 10214 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
1201 : /* 10237 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
1202 : /* 10259 */ 'b', 'r', 'e', 'a', 'k', 32, '0', 0,
1203 : /* 10267 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
1204 : /* 10280 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
1205 : /* 10287 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
1206 : /* 10297 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
1207 : /* 10307 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
1208 : /* 10322 */ 'j', 'r', 'c', 9, '$', 'r', 'a', 0,
1209 : /* 10330 */ 'j', 'r', 9, '$', 'r', 'a', 0,
1210 : /* 10337 */ 'e', 'h', 'b', 0,
1211 : /* 10341 */ 'e', 'r', 'e', 't', 'n', 'c', 0,
1212 : /* 10348 */ 'p', 'a', 'u', 's', 'e', 0,
1213 : /* 10354 */ 't', 'l', 'b', 'i', 'n', 'v', 'f', 0,
1214 : /* 10362 */ 't', 'l', 'b', 'g', 'i', 'n', 'v', 'f', 0,
1215 : /* 10371 */ 't', 'l', 'b', 'w', 'i', 0,
1216 : /* 10377 */ 't', 'l', 'b', 'g', 'w', 'i', 0,
1217 : /* 10384 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
1218 : /* 10398 */ 'f', 'o', 'o', 0,
1219 : /* 10402 */ 't', 'l', 'b', 'p', 0,
1220 : /* 10407 */ 't', 'l', 'b', 'g', 'p', 0,
1221 : /* 10413 */ 's', 's', 'n', 'o', 'p', 0,
1222 : /* 10419 */ 't', 'l', 'b', 'r', 0,
1223 : /* 10424 */ 't', 'l', 'b', 'g', 'r', 0,
1224 : /* 10430 */ 't', 'l', 'b', 'w', 'r', 0,
1225 : /* 10436 */ 't', 'l', 'b', 'g', 'w', 'r', 0,
1226 : /* 10443 */ 'd', 'e', 'r', 'e', 't', 0,
1227 : /* 10449 */ 'w', 'a', 'i', 't', 0,
1228 : /* 10454 */ 't', 'l', 'b', 'i', 'n', 'v', 0,
1229 : /* 10461 */ 't', 'l', 'b', 'g', 'i', 'n', 'v', 0,
1230 : };
1231 :
1232 : static const uint32_t OpInfo0[] = {
1233 : 0U, // PHI
1234 : 0U, // INLINEASM
1235 : 0U, // CFI_INSTRUCTION
1236 : 0U, // EH_LABEL
1237 : 0U, // GC_LABEL
1238 : 0U, // ANNOTATION_LABEL
1239 : 0U, // KILL
1240 : 0U, // EXTRACT_SUBREG
1241 : 0U, // INSERT_SUBREG
1242 : 0U, // IMPLICIT_DEF
1243 : 0U, // SUBREG_TO_REG
1244 : 0U, // COPY_TO_REGCLASS
1245 : 10288U, // DBG_VALUE
1246 : 10298U, // DBG_LABEL
1247 : 0U, // REG_SEQUENCE
1248 : 0U, // COPY
1249 : 10281U, // BUNDLE
1250 : 10308U, // LIFETIME_START
1251 : 10268U, // LIFETIME_END
1252 : 0U, // STACKMAP
1253 : 10385U, // FENTRY_CALL
1254 : 0U, // PATCHPOINT
1255 : 0U, // LOAD_STACK_GUARD
1256 : 0U, // STATEPOINT
1257 : 0U, // LOCAL_ESCAPE
1258 : 0U, // FAULTING_OP
1259 : 0U, // PATCHABLE_OP
1260 : 10192U, // PATCHABLE_FUNCTION_ENTER
1261 : 10109U, // PATCHABLE_RET
1262 : 10238U, // PATCHABLE_FUNCTION_EXIT
1263 : 10215U, // PATCHABLE_TAIL_CALL
1264 : 10167U, // PATCHABLE_EVENT_CALL
1265 : 10143U, // PATCHABLE_TYPED_EVENT_CALL
1266 : 0U, // ICALL_BRANCH_FUNNEL
1267 : 0U, // G_ADD
1268 : 0U, // G_SUB
1269 : 0U, // G_MUL
1270 : 0U, // G_SDIV
1271 : 0U, // G_UDIV
1272 : 0U, // G_SREM
1273 : 0U, // G_UREM
1274 : 0U, // G_AND
1275 : 0U, // G_OR
1276 : 0U, // G_XOR
1277 : 0U, // G_IMPLICIT_DEF
1278 : 0U, // G_PHI
1279 : 0U, // G_FRAME_INDEX
1280 : 0U, // G_GLOBAL_VALUE
1281 : 0U, // G_EXTRACT
1282 : 0U, // G_UNMERGE_VALUES
1283 : 0U, // G_INSERT
1284 : 0U, // G_MERGE_VALUES
1285 : 0U, // G_PTRTOINT
1286 : 0U, // G_INTTOPTR
1287 : 0U, // G_BITCAST
1288 : 0U, // G_INTRINSIC_TRUNC
1289 : 0U, // G_INTRINSIC_ROUND
1290 : 0U, // G_LOAD
1291 : 0U, // G_SEXTLOAD
1292 : 0U, // G_ZEXTLOAD
1293 : 0U, // G_STORE
1294 : 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
1295 : 0U, // G_ATOMIC_CMPXCHG
1296 : 0U, // G_ATOMICRMW_XCHG
1297 : 0U, // G_ATOMICRMW_ADD
1298 : 0U, // G_ATOMICRMW_SUB
1299 : 0U, // G_ATOMICRMW_AND
1300 : 0U, // G_ATOMICRMW_NAND
1301 : 0U, // G_ATOMICRMW_OR
1302 : 0U, // G_ATOMICRMW_XOR
1303 : 0U, // G_ATOMICRMW_MAX
1304 : 0U, // G_ATOMICRMW_MIN
1305 : 0U, // G_ATOMICRMW_UMAX
1306 : 0U, // G_ATOMICRMW_UMIN
1307 : 0U, // G_BRCOND
1308 : 0U, // G_BRINDIRECT
1309 : 0U, // G_INTRINSIC
1310 : 0U, // G_INTRINSIC_W_SIDE_EFFECTS
1311 : 0U, // G_ANYEXT
1312 : 0U, // G_TRUNC
1313 : 0U, // G_CONSTANT
1314 : 0U, // G_FCONSTANT
1315 : 0U, // G_VASTART
1316 : 0U, // G_VAARG
1317 : 0U, // G_SEXT
1318 : 0U, // G_ZEXT
1319 : 0U, // G_SHL
1320 : 0U, // G_LSHR
1321 : 0U, // G_ASHR
1322 : 0U, // G_ICMP
1323 : 0U, // G_FCMP
1324 : 0U, // G_SELECT
1325 : 0U, // G_UADDO
1326 : 0U, // G_UADDE
1327 : 0U, // G_USUBO
1328 : 0U, // G_USUBE
1329 : 0U, // G_SADDO
1330 : 0U, // G_SADDE
1331 : 0U, // G_SSUBO
1332 : 0U, // G_SSUBE
1333 : 0U, // G_UMULO
1334 : 0U, // G_SMULO
1335 : 0U, // G_UMULH
1336 : 0U, // G_SMULH
1337 : 0U, // G_FADD
1338 : 0U, // G_FSUB
1339 : 0U, // G_FMUL
1340 : 0U, // G_FMA
1341 : 0U, // G_FDIV
1342 : 0U, // G_FREM
1343 : 0U, // G_FPOW
1344 : 0U, // G_FEXP
1345 : 0U, // G_FEXP2
1346 : 0U, // G_FLOG
1347 : 0U, // G_FLOG2
1348 : 0U, // G_FNEG
1349 : 0U, // G_FPEXT
1350 : 0U, // G_FPTRUNC
1351 : 0U, // G_FPTOSI
1352 : 0U, // G_FPTOUI
1353 : 0U, // G_SITOFP
1354 : 0U, // G_UITOFP
1355 : 0U, // G_FABS
1356 : 0U, // G_GEP
1357 : 0U, // G_PTR_MASK
1358 : 0U, // G_BR
1359 : 0U, // G_INSERT_VECTOR_ELT
1360 : 0U, // G_EXTRACT_VECTOR_ELT
1361 : 0U, // G_SHUFFLE_VECTOR
1362 : 0U, // G_CTTZ
1363 : 0U, // G_CTTZ_ZERO_UNDEF
1364 : 0U, // G_CTLZ
1365 : 0U, // G_CTLZ_ZERO_UNDEF
1366 : 0U, // G_CTPOP
1367 : 0U, // G_BSWAP
1368 : 0U, // G_ADDRSPACE_CAST
1369 : 0U, // G_BLOCK_ADDR
1370 : 23939U, // ABSMacro
1371 : 0U, // ADJCALLSTACKDOWN
1372 : 0U, // ADJCALLSTACKUP
1373 : 0U, // AND_V_D_PSEUDO
1374 : 0U, // AND_V_H_PSEUDO
1375 : 0U, // AND_V_W_PSEUDO
1376 : 0U, // ATOMIC_CMP_SWAP_I16
1377 : 0U, // ATOMIC_CMP_SWAP_I16_POSTRA
1378 : 0U, // ATOMIC_CMP_SWAP_I32
1379 : 0U, // ATOMIC_CMP_SWAP_I32_POSTRA
1380 : 0U, // ATOMIC_CMP_SWAP_I64
1381 : 0U, // ATOMIC_CMP_SWAP_I64_POSTRA
1382 : 0U, // ATOMIC_CMP_SWAP_I8
1383 : 0U, // ATOMIC_CMP_SWAP_I8_POSTRA
1384 : 0U, // ATOMIC_LOAD_ADD_I16
1385 : 0U, // ATOMIC_LOAD_ADD_I16_POSTRA
1386 : 0U, // ATOMIC_LOAD_ADD_I32
1387 : 0U, // ATOMIC_LOAD_ADD_I32_POSTRA
1388 : 0U, // ATOMIC_LOAD_ADD_I64
1389 : 0U, // ATOMIC_LOAD_ADD_I64_POSTRA
1390 : 0U, // ATOMIC_LOAD_ADD_I8
1391 : 0U, // ATOMIC_LOAD_ADD_I8_POSTRA
1392 : 0U, // ATOMIC_LOAD_AND_I16
1393 : 0U, // ATOMIC_LOAD_AND_I16_POSTRA
1394 : 0U, // ATOMIC_LOAD_AND_I32
1395 : 0U, // ATOMIC_LOAD_AND_I32_POSTRA
1396 : 0U, // ATOMIC_LOAD_AND_I64
1397 : 0U, // ATOMIC_LOAD_AND_I64_POSTRA
1398 : 0U, // ATOMIC_LOAD_AND_I8
1399 : 0U, // ATOMIC_LOAD_AND_I8_POSTRA
1400 : 0U, // ATOMIC_LOAD_NAND_I16
1401 : 0U, // ATOMIC_LOAD_NAND_I16_POSTRA
1402 : 0U, // ATOMIC_LOAD_NAND_I32
1403 : 0U, // ATOMIC_LOAD_NAND_I32_POSTRA
1404 : 0U, // ATOMIC_LOAD_NAND_I64
1405 : 0U, // ATOMIC_LOAD_NAND_I64_POSTRA
1406 : 0U, // ATOMIC_LOAD_NAND_I8
1407 : 0U, // ATOMIC_LOAD_NAND_I8_POSTRA
1408 : 0U, // ATOMIC_LOAD_OR_I16
1409 : 0U, // ATOMIC_LOAD_OR_I16_POSTRA
1410 : 0U, // ATOMIC_LOAD_OR_I32
1411 : 0U, // ATOMIC_LOAD_OR_I32_POSTRA
1412 : 0U, // ATOMIC_LOAD_OR_I64
1413 : 0U, // ATOMIC_LOAD_OR_I64_POSTRA
1414 : 0U, // ATOMIC_LOAD_OR_I8
1415 : 0U, // ATOMIC_LOAD_OR_I8_POSTRA
1416 : 0U, // ATOMIC_LOAD_SUB_I16
1417 : 0U, // ATOMIC_LOAD_SUB_I16_POSTRA
1418 : 0U, // ATOMIC_LOAD_SUB_I32
1419 : 0U, // ATOMIC_LOAD_SUB_I32_POSTRA
1420 : 0U, // ATOMIC_LOAD_SUB_I64
1421 : 0U, // ATOMIC_LOAD_SUB_I64_POSTRA
1422 : 0U, // ATOMIC_LOAD_SUB_I8
1423 : 0U, // ATOMIC_LOAD_SUB_I8_POSTRA
1424 : 0U, // ATOMIC_LOAD_XOR_I16
1425 : 0U, // ATOMIC_LOAD_XOR_I16_POSTRA
1426 : 0U, // ATOMIC_LOAD_XOR_I32
1427 : 0U, // ATOMIC_LOAD_XOR_I32_POSTRA
1428 : 0U, // ATOMIC_LOAD_XOR_I64
1429 : 0U, // ATOMIC_LOAD_XOR_I64_POSTRA
1430 : 0U, // ATOMIC_LOAD_XOR_I8
1431 : 0U, // ATOMIC_LOAD_XOR_I8_POSTRA
1432 : 0U, // ATOMIC_SWAP_I16
1433 : 0U, // ATOMIC_SWAP_I16_POSTRA
1434 : 0U, // ATOMIC_SWAP_I32
1435 : 0U, // ATOMIC_SWAP_I32_POSTRA
1436 : 0U, // ATOMIC_SWAP_I64
1437 : 0U, // ATOMIC_SWAP_I64_POSTRA
1438 : 0U, // ATOMIC_SWAP_I8
1439 : 0U, // ATOMIC_SWAP_I8_POSTRA
1440 : 0U, // B
1441 : 0U, // BAL_BR
1442 : 0U, // BAL_BR_MM
1443 : 268458184U, // BEQLImmMacro
1444 : 268456054U, // BGE
1445 : 268456054U, // BGEImmMacro
1446 : 268458045U, // BGEL
1447 : 268458045U, // BGELImmMacro
1448 : 268459591U, // BGEU
1449 : 268459591U, // BGEUImmMacro
1450 : 268458215U, // BGEUL
1451 : 268458215U, // BGEULImmMacro
1452 : 268459477U, // BGT
1453 : 268459477U, // BGTImmMacro
1454 : 268458203U, // BGTL
1455 : 268458203U, // BGTLImmMacro
1456 : 268459705U, // BGTU
1457 : 268459705U, // BGTUImmMacro
1458 : 268458235U, // BGTUL
1459 : 268458235U, // BGTULImmMacro
1460 : 268456081U, // BLE
1461 : 268456081U, // BLEImmMacro
1462 : 268458051U, // BLEL
1463 : 268458051U, // BLELImmMacro
1464 : 268459603U, // BLEU
1465 : 268459603U, // BLEUImmMacro
1466 : 268458222U, // BLEUL
1467 : 268458222U, // BLEULImmMacro
1468 : 268459488U, // BLT
1469 : 268459488U, // BLTImmMacro
1470 : 268458209U, // BLTL
1471 : 268458209U, // BLTLImmMacro
1472 : 268459711U, // BLTU
1473 : 268459711U, // BLTUImmMacro
1474 : 268458242U, // BLTUL
1475 : 268458242U, // BLTULImmMacro
1476 : 268458057U, // BNELImmMacro
1477 : 0U, // BPOSGE32_PSEUDO
1478 : 0U, // BSEL_D_PSEUDO
1479 : 0U, // BSEL_FD_PSEUDO
1480 : 0U, // BSEL_FW_PSEUDO
1481 : 0U, // BSEL_H_PSEUDO
1482 : 0U, // BSEL_W_PSEUDO
1483 : 0U, // B_MM
1484 : 279274U, // B_MMR6_Pseudo
1485 : 279274U, // B_MM_Pseudo
1486 : 268458529U, // BeqImm
1487 : 268456103U, // BneImm
1488 : 536893867U, // BteqzT8CmpX16
1489 : 536893300U, // BteqzT8CmpiX16
1490 : 536894949U, // BteqzT8SltX16
1491 : 536893330U, // BteqzT8SltiX16
1492 : 536895093U, // BteqzT8SltiuX16
1493 : 536895173U, // BteqzT8SltuX16
1494 : 805329323U, // BtnezT8CmpX16
1495 : 805328756U, // BtnezT8CmpiX16
1496 : 805330405U, // BtnezT8SltX16
1497 : 805328786U, // BtnezT8SltiX16
1498 : 805330549U, // BtnezT8SltiuX16
1499 : 805330629U, // BtnezT8SltuX16
1500 : 0U, // BuildPairF64
1501 : 0U, // BuildPairF64_64
1502 : 26324U, // CFTC1
1503 : 10399U, // CONSTPOOL_ENTRY
1504 : 0U, // COPY_FD_PSEUDO
1505 : 0U, // COPY_FW_PSEUDO
1506 : 8955618U, // CTTC1
1507 : 288506U, // Constant32
1508 : 268458229U, // DMULImmMacro
1509 : 268458229U, // DMULMacro
1510 : 268458364U, // DMULOMacro
1511 : 268459680U, // DMULOUMacro
1512 : 268458168U, // DROL
1513 : 268458168U, // DROLImm
1514 : 268458696U, // DROR
1515 : 268458696U, // DRORImm
1516 : 268459836U, // DSDivIMacro
1517 : 268459836U, // DSDivMacro
1518 : 268458287U, // DSRemIMacro
1519 : 268458287U, // DSRemMacro
1520 : 268459744U, // DUDivIMacro
1521 : 268459744U, // DUDivMacro
1522 : 268459673U, // DURemIMacro
1523 : 268459673U, // DURemMacro
1524 : 0U, // ERet
1525 : 0U, // ExtractElementF64
1526 : 0U, // ExtractElementF64_64
1527 : 0U, // FABS_D
1528 : 0U, // FABS_W
1529 : 0U, // FEXP2_D_1_PSEUDO
1530 : 0U, // FEXP2_W_1_PSEUDO
1531 : 0U, // FILL_FD_PSEUDO
1532 : 0U, // FILL_FW_PSEUDO
1533 : 1090541419U, // GotPrologue16
1534 : 0U, // INSERT_B_VIDX64_PSEUDO
1535 : 0U, // INSERT_B_VIDX_PSEUDO
1536 : 0U, // INSERT_D_VIDX64_PSEUDO
1537 : 0U, // INSERT_D_VIDX_PSEUDO
1538 : 0U, // INSERT_FD_PSEUDO
1539 : 0U, // INSERT_FD_VIDX64_PSEUDO
1540 : 0U, // INSERT_FD_VIDX_PSEUDO
1541 : 0U, // INSERT_FW_PSEUDO
1542 : 0U, // INSERT_FW_VIDX64_PSEUDO
1543 : 0U, // INSERT_FW_VIDX_PSEUDO
1544 : 0U, // INSERT_H_VIDX64_PSEUDO
1545 : 0U, // INSERT_H_VIDX_PSEUDO
1546 : 0U, // INSERT_W_VIDX64_PSEUDO
1547 : 0U, // INSERT_W_VIDX_PSEUDO
1548 : 0U, // JALR64Pseudo
1549 : 0U, // JALRHB64Pseudo
1550 : 0U, // JALRHBPseudo
1551 : 0U, // JALRPseudo
1552 : 284631U, // JalOneReg
1553 : 22487U, // JalTwoReg
1554 : 25192182U, // LDMacro
1555 : 0U, // LD_F16
1556 : 25182214U, // LOAD_ACC128
1557 : 25182214U, // LOAD_ACC64
1558 : 25182214U, // LOAD_ACC64DSP
1559 : 25188801U, // LOAD_CCOND_DSP
1560 : 0U, // LONG_BRANCH_ADDiu
1561 : 0U, // LONG_BRANCH_DADDiu
1562 : 0U, // LONG_BRANCH_LUi
1563 : 55619U, // LWM_MM
1564 : 17037U, // LoadAddrImm32
1565 : 17058U, // LoadAddrImm64
1566 : 25182861U, // LoadAddrReg32
1567 : 25182882U, // LoadAddrReg64
1568 : 22379U, // LoadImm32
1569 : 22383U, // LoadImm64
1570 : 19102U, // LoadImmDoubleFGR
1571 : 19102U, // LoadImmDoubleFGR_32
1572 : 19102U, // LoadImmDoubleGPR
1573 : 23504U, // LoadImmSingleFGR
1574 : 23504U, // LoadImmSingleGPR
1575 : 812559U, // LwConstant32
1576 : 26445U, // MFTACX
1577 : 268461750U, // MFTC0
1578 : 26331U, // MFTC1
1579 : 288546U, // MFTDSP
1580 : 26423U, // MFTGPR
1581 : 26308U, // MFTHC1
1582 : 26374U, // MFTHI
1583 : 26388U, // MFTLO
1584 : 0U, // MIPSeh_return32
1585 : 0U, // MIPSeh_return64
1586 : 0U, // MSA_FP_EXTEND_D_PSEUDO
1587 : 0U, // MSA_FP_EXTEND_W_PSEUDO
1588 : 0U, // MSA_FP_ROUND_D_PSEUDO
1589 : 0U, // MSA_FP_ROUND_W_PSEUDO
1590 : 8955733U, // MTTACX
1591 : 1376298685U, // MTTC0
1592 : 8955625U, // MTTC1
1593 : 288554U, // MTTDSP
1594 : 8955711U, // MTTGPR
1595 : 8955596U, // MTTHC1
1596 : 8955661U, // MTTHI
1597 : 8955675U, // MTTLO
1598 : 268458230U, // MULImmMacro
1599 : 268458365U, // MULOMacro
1600 : 268459681U, // MULOUMacro
1601 : 24048U, // MultRxRy16
1602 : 43032048U, // MultRxRyRz16
1603 : 24274U, // MultuRxRy16
1604 : 43032274U, // MultuRxRyRz16
1605 : 0U, // NOP
1606 : 268458691U, // NORImm
1607 : 268458691U, // NORImm64
1608 : 0U, // NOR_V_D_PSEUDO
1609 : 0U, // NOR_V_H_PSEUDO
1610 : 0U, // NOR_V_W_PSEUDO
1611 : 0U, // OR_V_D_PSEUDO
1612 : 0U, // OR_V_H_PSEUDO
1613 : 0U, // OR_V_W_PSEUDO
1614 : 0U, // PseudoCMPU_EQ_QB
1615 : 0U, // PseudoCMPU_LE_QB
1616 : 0U, // PseudoCMPU_LT_QB
1617 : 0U, // PseudoCMP_EQ_PH
1618 : 0U, // PseudoCMP_LE_PH
1619 : 0U, // PseudoCMP_LT_PH
1620 : 16390U, // PseudoCVT_D32_W
1621 : 16390U, // PseudoCVT_D64_L
1622 : 16390U, // PseudoCVT_D64_W
1623 : 16390U, // PseudoCVT_S_L
1624 : 16390U, // PseudoCVT_S_W
1625 : 0U, // PseudoDMULT
1626 : 0U, // PseudoDMULTu
1627 : 0U, // PseudoDSDIV
1628 : 0U, // PseudoDUDIV
1629 : 0U, // PseudoIndirectBranch
1630 : 0U, // PseudoIndirectBranch64
1631 : 0U, // PseudoIndirectBranch64R6
1632 : 0U, // PseudoIndirectBranchR6
1633 : 0U, // PseudoIndirectBranch_MM
1634 : 0U, // PseudoIndirectBranch_MMR6
1635 : 0U, // PseudoIndirectHazardBranch
1636 : 0U, // PseudoIndirectHazardBranch64
1637 : 0U, // PseudoIndrectHazardBranch64R6
1638 : 0U, // PseudoIndrectHazardBranchR6
1639 : 0U, // PseudoMADD
1640 : 0U, // PseudoMADDU
1641 : 0U, // PseudoMADDU_MM
1642 : 0U, // PseudoMADD_MM
1643 : 0U, // PseudoMFHI
1644 : 0U, // PseudoMFHI64
1645 : 0U, // PseudoMFHI_MM
1646 : 0U, // PseudoMFLO
1647 : 0U, // PseudoMFLO64
1648 : 0U, // PseudoMFLO_MM
1649 : 0U, // PseudoMSUB
1650 : 0U, // PseudoMSUBU
1651 : 0U, // PseudoMSUBU_MM
1652 : 0U, // PseudoMSUB_MM
1653 : 0U, // PseudoMTLOHI
1654 : 0U, // PseudoMTLOHI64
1655 : 0U, // PseudoMTLOHI_DSP
1656 : 0U, // PseudoMTLOHI_MM
1657 : 0U, // PseudoMULT
1658 : 0U, // PseudoMULT_MM
1659 : 0U, // PseudoMULTu
1660 : 0U, // PseudoMULTu_MM
1661 : 0U, // PseudoPICK_PH
1662 : 0U, // PseudoPICK_QB
1663 : 0U, // PseudoReturn
1664 : 0U, // PseudoReturn64
1665 : 0U, // PseudoSDIV
1666 : 0U, // PseudoSELECTFP_F_D32
1667 : 0U, // PseudoSELECTFP_F_D64
1668 : 0U, // PseudoSELECTFP_F_I
1669 : 0U, // PseudoSELECTFP_F_I64
1670 : 0U, // PseudoSELECTFP_F_S
1671 : 0U, // PseudoSELECTFP_T_D32
1672 : 0U, // PseudoSELECTFP_T_D64
1673 : 0U, // PseudoSELECTFP_T_I
1674 : 0U, // PseudoSELECTFP_T_I64
1675 : 0U, // PseudoSELECTFP_T_S
1676 : 0U, // PseudoSELECT_D32
1677 : 0U, // PseudoSELECT_D64
1678 : 0U, // PseudoSELECT_I
1679 : 0U, // PseudoSELECT_I64
1680 : 0U, // PseudoSELECT_S
1681 : 268455839U, // PseudoTRUNC_W_D
1682 : 268455839U, // PseudoTRUNC_W_D32
1683 : 268459308U, // PseudoTRUNC_W_S
1684 : 0U, // PseudoUDIV
1685 : 268458169U, // ROL
1686 : 268458169U, // ROLImm
1687 : 268458697U, // ROR
1688 : 268458697U, // RORImm
1689 : 0U, // RetRA
1690 : 0U, // RetRA16
1691 : 0U, // SDIV_MM_Pseudo
1692 : 25192194U, // SDMacro
1693 : 268459837U, // SDivIMacro
1694 : 268459837U, // SDivMacro
1695 : 268461874U, // SEQIMacro
1696 : 268461874U, // SEQMacro
1697 : 268459493U, // SLTImm64
1698 : 268459717U, // SLTUImm64
1699 : 0U, // SNZ_B_PSEUDO
1700 : 0U, // SNZ_D_PSEUDO
1701 : 0U, // SNZ_H_PSEUDO
1702 : 0U, // SNZ_V_PSEUDO
1703 : 0U, // SNZ_W_PSEUDO
1704 : 268458288U, // SRemIMacro
1705 : 268458288U, // SRemMacro
1706 : 25182214U, // STORE_ACC128
1707 : 25182214U, // STORE_ACC64
1708 : 25182214U, // STORE_ACC64DSP
1709 : 25188817U, // STORE_CCOND_DSP
1710 : 0U, // ST_F16
1711 : 55624U, // SWM_MM
1712 : 0U, // SZ_B_PSEUDO
1713 : 0U, // SZ_D_PSEUDO
1714 : 0U, // SZ_H_PSEUDO
1715 : 0U, // SZ_V_PSEUDO
1716 : 0U, // SZ_W_PSEUDO
1717 : 1386076U, // SelBeqZ
1718 : 1386049U, // SelBneZ
1719 : 1661016491U, // SelTBteqZCmp
1720 : 1661015924U, // SelTBteqZCmpi
1721 : 1661017573U, // SelTBteqZSlt
1722 : 1661015954U, // SelTBteqZSlti
1723 : 1661017717U, // SelTBteqZSltiu
1724 : 1661017797U, // SelTBteqZSltu
1725 : 1929451947U, // SelTBtneZCmp
1726 : 1929451380U, // SelTBtneZCmpi
1727 : 1929453029U, // SelTBtneZSlt
1728 : 1929451410U, // SelTBtneZSlti
1729 : 1929453173U, // SelTBtneZSltiu
1730 : 1929453253U, // SelTBtneZSltu
1731 : 59809253U, // SltCCRxRy16
1732 : 59807634U, // SltiCCRxImmX16
1733 : 59809397U, // SltiuCCRxImmX16
1734 : 59809477U, // SltuCCRxRy16
1735 : 59809477U, // SltuRxRyRz16
1736 : 0U, // TAILCALL
1737 : 0U, // TAILCALL64R6REG
1738 : 0U, // TAILCALLHB64R6REG
1739 : 0U, // TAILCALLHBR6REG
1740 : 0U, // TAILCALLR6REG
1741 : 0U, // TAILCALLREG
1742 : 0U, // TAILCALLREG64
1743 : 0U, // TAILCALLREGHB
1744 : 0U, // TAILCALLREGHB64
1745 : 0U, // TAILCALLREG_MM
1746 : 0U, // TAILCALLREG_MMR6
1747 : 0U, // TAILCALL_MM
1748 : 0U, // TAILCALL_MMR6
1749 : 0U, // TRAP
1750 : 0U, // TRAP_MM
1751 : 0U, // UDIV_MM_Pseudo
1752 : 268459745U, // UDivIMacro
1753 : 268459745U, // UDivMacro
1754 : 268459674U, // URemIMacro
1755 : 268459674U, // URemMacro
1756 : 25187573U, // Ulh
1757 : 25189977U, // Ulhu
1758 : 25191950U, // Ulw
1759 : 25188126U, // Ush
1760 : 25191955U, // Usw
1761 : 0U, // XOR_V_D_PSEUDO
1762 : 0U, // XOR_V_H_PSEUDO
1763 : 0U, // XOR_V_W_PSEUDO
1764 : 22023U, // ABSQ_S_PH
1765 : 22023U, // ABSQ_S_PH_MM
1766 : 18192U, // ABSQ_S_QB
1767 : 18192U, // ABSQ_S_QB_MMR2
1768 : 25489U, // ABSQ_S_W
1769 : 25489U, // ABSQ_S_W_MM
1770 : 268455963U, // ADD
1771 : 18478U, // ADDIUPC
1772 : 18478U, // ADDIUPC_MM
1773 : 18478U, // ADDIUPC_MMR6
1774 : 22966U, // ADDIUR1SP_MM
1775 : 268452218U, // ADDIUR2_MM
1776 : 9470363U, // ADDIUS5_MM
1777 : 285171U, // ADDIUSP_MM
1778 : 268459623U, // ADDIU_MMR6
1779 : 268457284U, // ADDQH_PH
1780 : 268457284U, // ADDQH_PH_MMR2
1781 : 268457401U, // ADDQH_R_PH
1782 : 268457401U, // ADDQH_R_PH_MMR2
1783 : 268460620U, // ADDQH_R_W
1784 : 268460620U, // ADDQH_R_W_MMR2
1785 : 268460223U, // ADDQH_W
1786 : 268460223U, // ADDQH_W_MMR2
1787 : 268457358U, // ADDQ_PH
1788 : 268457358U, // ADDQ_PH_MM
1789 : 268457457U, // ADDQ_S_PH
1790 : 268457457U, // ADDQ_S_PH_MM
1791 : 268460925U, // ADDQ_S_W
1792 : 268460925U, // ADDQ_S_W_MM
1793 : 268453974U, // ADDSC
1794 : 268453974U, // ADDSC_MM
1795 : 268452598U, // ADDS_A_B
1796 : 268454135U, // ADDS_A_D
1797 : 268456211U, // ADDS_A_H
1798 : 268459931U, // ADDS_A_W
1799 : 268453066U, // ADDS_S_B
1800 : 268455233U, // ADDS_S_D
1801 : 268456768U, // ADDS_S_H
1802 : 268460975U, // ADDS_S_W
1803 : 268453281U, // ADDS_U_B
1804 : 268455700U, // ADDS_U_D
1805 : 268457046U, // ADDS_U_H
1806 : 268461393U, // ADDS_U_W
1807 : 268452438U, // ADDU16_MM
1808 : 268452438U, // ADDU16_MMR6
1809 : 268453516U, // ADDUH_QB
1810 : 268453516U, // ADDUH_QB_MMR2
1811 : 268453624U, // ADDUH_R_QB
1812 : 268453624U, // ADDUH_R_QB_MMR2
1813 : 268459564U, // ADDU_MMR6
1814 : 268457556U, // ADDU_PH
1815 : 268457556U, // ADDU_PH_MMR2
1816 : 268453729U, // ADDU_QB
1817 : 268453729U, // ADDU_QB_MM
1818 : 268457501U, // ADDU_S_PH
1819 : 268457501U, // ADDU_S_PH_MMR2
1820 : 268453670U, // ADDU_S_QB
1821 : 268453670U, // ADDU_S_QB_MM
1822 : 268452847U, // ADDVI_B
1823 : 268454655U, // ADDVI_D
1824 : 268456427U, // ADDVI_H
1825 : 268460356U, // ADDVI_W
1826 : 268453359U, // ADDV_B
1827 : 268455790U, // ADDV_D
1828 : 268457124U, // ADDV_H
1829 : 268461493U, // ADDV_W
1830 : 268454013U, // ADDWC
1831 : 268454013U, // ADDWC_MM
1832 : 268452580U, // ADD_A_B
1833 : 268454116U, // ADD_A_D
1834 : 268456193U, // ADD_A_H
1835 : 268459912U, // ADD_A_W
1836 : 268455963U, // ADD_MM
1837 : 268455963U, // ADD_MMR6
1838 : 268457777U, // ADDi
1839 : 268457777U, // ADDi_MM
1840 : 268459623U, // ADDiu
1841 : 268459623U, // ADDiu_MM
1842 : 268459564U, // ADDu
1843 : 268459564U, // ADDu_MM
1844 : 268458318U, // ALIGN
1845 : 268458318U, // ALIGN_MMR6
1846 : 18470U, // ALUIPC
1847 : 18470U, // ALUIPC_MMR6
1848 : 268455992U, // AND
1849 : 10043849U, // AND16_MM
1850 : 10043849U, // AND16_MMR6
1851 : 268455992U, // AND64
1852 : 268452318U, // ANDI16_MM
1853 : 268452318U, // ANDI16_MMR6
1854 : 268452706U, // ANDI_B
1855 : 268457783U, // ANDI_MMR6
1856 : 268455992U, // AND_MM
1857 : 268455992U, // AND_MMR6
1858 : 268459756U, // AND_V
1859 : 268457783U, // ANDi
1860 : 268457783U, // ANDi64
1861 : 268457783U, // ANDi_MM
1862 : 268456006U, // APPEND
1863 : 268456006U, // APPEND_MMR2
1864 : 268452960U, // ASUB_S_B
1865 : 268455063U, // ASUB_S_D
1866 : 268456600U, // ASUB_S_H
1867 : 268460755U, // ASUB_S_W
1868 : 268453175U, // ASUB_U_B
1869 : 268455530U, // ASUB_U_D
1870 : 268456888U, // ASUB_U_H
1871 : 268461223U, // ASUB_U_W
1872 : 268457887U, // AUI
1873 : 18463U, // AUIPC
1874 : 18463U, // AUIPC_MMR6
1875 : 268457887U, // AUI_MMR6
1876 : 268453046U, // AVER_S_B
1877 : 268455213U, // AVER_S_D
1878 : 268456738U, // AVER_S_H
1879 : 268460955U, // AVER_S_W
1880 : 268453261U, // AVER_U_B
1881 : 268455680U, // AVER_U_D
1882 : 268457026U, // AVER_U_H
1883 : 268461373U, // AVER_U_W
1884 : 268452988U, // AVE_S_B
1885 : 268455145U, // AVE_S_D
1886 : 268456670U, // AVE_S_H
1887 : 268460837U, // AVE_S_W
1888 : 268453203U, // AVE_U_B
1889 : 268455612U, // AVE_U_D
1890 : 268456958U, // AVE_U_H
1891 : 268461305U, // AVE_U_W
1892 : 24167U, // AddiuRxImmX16
1893 : 1859175U, // AddiuRxPcImmX16
1894 : 2164285031U, // AddiuRxRxImm16
1895 : 16801383U, // AddiuRxRxImmX16
1896 : 67133031U, // AddiuRxRyOffMemX16
1897 : 2123434U, // AddiuSpImm16
1898 : 288426U, // AddiuSpImmX16
1899 : 268459564U, // AdduRxRyRz16
1900 : 16797752U, // AndRxRxRy16
1901 : 278949U, // B16_MM
1902 : 268459563U, // BADDu
1903 : 284626U, // BAL
1904 : 280528U, // BALC
1905 : 280528U, // BALC_MMR6
1906 : 268458317U, // BALIGN
1907 : 268458317U, // BALIGN_MMR2
1908 : 75513935U, // BBIT0
1909 : 75514067U, // BBIT032
1910 : 75514060U, // BBIT1
1911 : 75514076U, // BBIT132
1912 : 280507U, // BC
1913 : 278954U, // BC16_MMR6
1914 : 26477U, // BC1EQZ
1915 : 18603U, // BC1EQZC_MMR6
1916 : 20714U, // BC1F
1917 : 22607U, // BC1FL
1918 : 20714U, // BC1F_MM
1919 : 26461U, // BC1NEZ
1920 : 18578U, // BC1NEZC_MMR6
1921 : 24015U, // BC1T
1922 : 22740U, // BC1TL
1923 : 24015U, // BC1T_MM
1924 : 26485U, // BC2EQZ
1925 : 18612U, // BC2EQZC_MMR6
1926 : 26469U, // BC2NEZ
1927 : 18587U, // BC2NEZC_MMR6
1928 : 268452775U, // BCLRI_B
1929 : 268454599U, // BCLRI_D
1930 : 268456371U, // BCLRI_H
1931 : 268460300U, // BCLRI_W
1932 : 268452927U, // BCLR_B
1933 : 268454987U, // BCLR_D
1934 : 268456567U, // BCLR_H
1935 : 268460671U, // BCLR_W
1936 : 280507U, // BC_MMR6
1937 : 268458529U, // BEQ
1938 : 268458529U, // BEQ64
1939 : 268453956U, // BEQC
1940 : 268453956U, // BEQC64
1941 : 268453956U, // BEQC_MMR6
1942 : 268458184U, // BEQL
1943 : 17017U, // BEQZ16_MM
1944 : 18424U, // BEQZALC
1945 : 18424U, // BEQZALC_MMR6
1946 : 18621U, // BEQZC
1947 : 16832U, // BEQZC16_MMR6
1948 : 18621U, // BEQZC64
1949 : 18621U, // BEQZC_MM
1950 : 18621U, // BEQZC_MMR6
1951 : 268458529U, // BEQ_MM
1952 : 268453823U, // BGEC
1953 : 268453823U, // BGEC64
1954 : 268453823U, // BGEC_MMR6
1955 : 268453987U, // BGEUC
1956 : 268453987U, // BGEUC64
1957 : 268453987U, // BGEUC_MMR6
1958 : 26165U, // BGEZ
1959 : 26165U, // BGEZ64
1960 : 22492U, // BGEZAL
1961 : 18397U, // BGEZALC
1962 : 18397U, // BGEZALC_MMR6
1963 : 22688U, // BGEZALL
1964 : 23950U, // BGEZALS_MM
1965 : 22492U, // BGEZAL_MM
1966 : 18564U, // BGEZC
1967 : 18564U, // BGEZC64
1968 : 18564U, // BGEZC_MMR6
1969 : 22803U, // BGEZL
1970 : 26165U, // BGEZ_MM
1971 : 26225U, // BGTZ
1972 : 26225U, // BGTZ64
1973 : 18433U, // BGTZALC
1974 : 18433U, // BGTZALC_MMR6
1975 : 18628U, // BGTZC
1976 : 18628U, // BGTZC64
1977 : 18628U, // BGTZC_MMR6
1978 : 22817U, // BGTZL
1979 : 26225U, // BGTZ_MM
1980 : 285229964U, // BINSLI_B
1981 : 285231788U, // BINSLI_D
1982 : 285233560U, // BINSLI_H
1983 : 285237489U, // BINSLI_W
1984 : 285230111U, // BINSL_B
1985 : 285231988U, // BINSL_D
1986 : 285233674U, // BINSL_H
1987 : 285237647U, // BINSL_W
1988 : 285230025U, // BINSRI_B
1989 : 285231833U, // BINSRI_D
1990 : 285233605U, // BINSRI_H
1991 : 285237534U, // BINSRI_W
1992 : 285230159U, // BINSR_B
1993 : 285232253U, // BINSR_D
1994 : 285233799U, // BINSR_H
1995 : 285237937U, // BINSR_W
1996 : 24372U, // BITREV
1997 : 24372U, // BITREV_MM
1998 : 22916U, // BITSWAP
1999 : 22916U, // BITSWAP_MMR6
2000 : 26171U, // BLEZ
2001 : 26171U, // BLEZ64
2002 : 18406U, // BLEZALC
2003 : 18406U, // BLEZALC_MMR6
2004 : 18571U, // BLEZC
2005 : 18571U, // BLEZC64
2006 : 18571U, // BLEZC_MMR6
2007 : 22810U, // BLEZL
2008 : 26171U, // BLEZ_MM
2009 : 268453981U, // BLTC
2010 : 268453981U, // BLTC64
2011 : 268453981U, // BLTC_MMR6
2012 : 268453994U, // BLTUC
2013 : 268453994U, // BLTUC64
2014 : 268453994U, // BLTUC_MMR6
2015 : 26231U, // BLTZ
2016 : 26231U, // BLTZ64
2017 : 22500U, // BLTZAL
2018 : 18442U, // BLTZALC
2019 : 18442U, // BLTZALC_MMR6
2020 : 22697U, // BLTZALL
2021 : 23959U, // BLTZALS_MM
2022 : 22500U, // BLTZAL_MM
2023 : 18635U, // BLTZC
2024 : 18635U, // BLTZC64
2025 : 18635U, // BLTZC_MMR6
2026 : 22824U, // BLTZL
2027 : 26231U, // BLTZ_MM
2028 : 285230080U, // BMNZI_B
2029 : 285237029U, // BMNZ_V
2030 : 285230072U, // BMZI_B
2031 : 285237015U, // BMZ_V
2032 : 268456103U, // BNE
2033 : 268456103U, // BNE64
2034 : 268453829U, // BNEC
2035 : 268453829U, // BNEC64
2036 : 268453829U, // BNEC_MMR6
2037 : 268452714U, // BNEGI_B
2038 : 268454547U, // BNEGI_D
2039 : 268456319U, // BNEGI_H
2040 : 268460248U, // BNEGI_W
2041 : 268452682U, // BNEG_B
2042 : 268454523U, // BNEG_D
2043 : 268456295U, // BNEG_H
2044 : 268460143U, // BNEG_W
2045 : 268458057U, // BNEL
2046 : 17009U, // BNEZ16_MM
2047 : 18415U, // BNEZALC
2048 : 18415U, // BNEZALC_MMR6
2049 : 18596U, // BNEZC
2050 : 16823U, // BNEZC16_MMR6
2051 : 18596U, // BNEZC64
2052 : 18596U, // BNEZC_MM
2053 : 18596U, // BNEZC_MMR6
2054 : 268456103U, // BNE_MM
2055 : 268454001U, // BNVC
2056 : 268454001U, // BNVC_MMR6
2057 : 17943U, // BNZ_B
2058 : 20459U, // BNZ_D
2059 : 21708U, // BNZ_H
2060 : 24350U, // BNZ_V
2061 : 26102U, // BNZ_W
2062 : 268454007U, // BOVC
2063 : 268454007U, // BOVC_MMR6
2064 : 278765U, // BPOSGE32
2065 : 280496U, // BPOSGE32C_MMR3
2066 : 278765U, // BPOSGE32_MM
2067 : 83990451U, // BREAK
2068 : 115188U, // BREAK16_MM
2069 : 115188U, // BREAK16_MMR6
2070 : 83990451U, // BREAK_MM
2071 : 83990451U, // BREAK_MMR6
2072 : 285229939U, // BSELI_B
2073 : 285236987U, // BSEL_V
2074 : 268452829U, // BSETI_B
2075 : 268454637U, // BSETI_D
2076 : 268456409U, // BSETI_H
2077 : 268460338U, // BSETI_W
2078 : 268453143U, // BSET_B
2079 : 268455349U, // BSET_D
2080 : 268456856U, // BSET_H
2081 : 268461129U, // BSET_W
2082 : 17937U, // BZ_B
2083 : 20443U, // BZ_D
2084 : 21702U, // BZ_H
2085 : 24337U, // BZ_V
2086 : 26096U, // BZ_W
2087 : 2415945308U, // BeqzRxImm16
2088 : 26204U, // BeqzRxImmX16
2089 : 2114282U, // Bimm16
2090 : 279274U, // BimmX16
2091 : 2415945281U, // BnezRxImm16
2092 : 26177U, // BnezRxImmX16
2093 : 10260U, // Break16
2094 : 2385514U, // Bteqz16
2095 : 288362U, // BteqzX16
2096 : 2385487U, // Btnez16
2097 : 288335U, // BtnezX16
2098 : 2756736U, // CACHE
2099 : 2756711U, // CACHEE
2100 : 2756711U, // CACHEE_MM
2101 : 2756736U, // CACHE_MM
2102 : 2756736U, // CACHE_MMR6
2103 : 2756736U, // CACHE_R6
2104 : 19230U, // CEIL_L_D64
2105 : 19230U, // CEIL_L_D_MMR6
2106 : 23532U, // CEIL_L_S
2107 : 23532U, // CEIL_L_S_MMR6
2108 : 20405U, // CEIL_W_D32
2109 : 20405U, // CEIL_W_D64
2110 : 20405U, // CEIL_W_D_MMR6
2111 : 20405U, // CEIL_W_MM
2112 : 23874U, // CEIL_W_S
2113 : 23874U, // CEIL_W_S_MM
2114 : 23874U, // CEIL_W_S_MMR6
2115 : 268452758U, // CEQI_B
2116 : 268454582U, // CEQI_D
2117 : 268456354U, // CEQI_H
2118 : 268460283U, // CEQI_W
2119 : 268452912U, // CEQ_B
2120 : 268454894U, // CEQ_D
2121 : 268456545U, // CEQ_H
2122 : 268460559U, // CEQ_W
2123 : 16482U, // CFC1
2124 : 16482U, // CFC1_MM
2125 : 16698U, // CFC2_MM
2126 : 17108U, // CFCMSA
2127 : 268459424U, // CINS
2128 : 268452126U, // CINS32
2129 : 268459424U, // CINS64_32
2130 : 268459424U, // CINS_i32
2131 : 19875U, // CLASS_D
2132 : 19875U, // CLASS_D_MMR6
2133 : 23725U, // CLASS_S
2134 : 23725U, // CLASS_S_MMR6
2135 : 268452997U, // CLEI_S_B
2136 : 268455154U, // CLEI_S_D
2137 : 268456679U, // CLEI_S_H
2138 : 268460846U, // CLEI_S_W
2139 : 268453212U, // CLEI_U_B
2140 : 268455621U, // CLEI_U_D
2141 : 268456967U, // CLEI_U_H
2142 : 268461314U, // CLEI_U_W
2143 : 268452979U, // CLE_S_B
2144 : 268455136U, // CLE_S_D
2145 : 268456661U, // CLE_S_H
2146 : 268460828U, // CLE_S_W
2147 : 268453194U, // CLE_U_B
2148 : 268455603U, // CLE_U_D
2149 : 268456949U, // CLE_U_H
2150 : 268461296U, // CLE_U_W
2151 : 22884U, // CLO
2152 : 22884U, // CLO_MM
2153 : 22884U, // CLO_MMR6
2154 : 22884U, // CLO_R6
2155 : 268453017U, // CLTI_S_B
2156 : 268455174U, // CLTI_S_D
2157 : 268456699U, // CLTI_S_H
2158 : 268460866U, // CLTI_S_W
2159 : 268453232U, // CLTI_U_B
2160 : 268455641U, // CLTI_U_D
2161 : 268456987U, // CLTI_U_H
2162 : 268461334U, // CLTI_U_W
2163 : 268453085U, // CLT_S_B
2164 : 268455252U, // CLT_S_D
2165 : 268456787U, // CLT_S_H
2166 : 268460994U, // CLT_S_W
2167 : 268453312U, // CLT_U_B
2168 : 268455731U, // CLT_U_D
2169 : 268457077U, // CLT_U_H
2170 : 268461424U, // CLT_U_W
2171 : 26199U, // CLZ
2172 : 26199U, // CLZ_MM
2173 : 26199U, // CLZ_MMR6
2174 : 26199U, // CLZ_R6
2175 : 268453562U, // CMPGDU_EQ_QB
2176 : 268453562U, // CMPGDU_EQ_QB_MMR2
2177 : 268453467U, // CMPGDU_LE_QB
2178 : 268453467U, // CMPGDU_LE_QB_MMR2
2179 : 268453681U, // CMPGDU_LT_QB
2180 : 268453681U, // CMPGDU_LT_QB_MMR2
2181 : 268453576U, // CMPGU_EQ_QB
2182 : 268453576U, // CMPGU_EQ_QB_MM
2183 : 268453481U, // CMPGU_LE_QB
2184 : 268453481U, // CMPGU_LE_QB_MM
2185 : 268453695U, // CMPGU_LT_QB
2186 : 268453695U, // CMPGU_LT_QB_MM
2187 : 18133U, // CMPU_EQ_QB
2188 : 18133U, // CMPU_EQ_QB_MM
2189 : 18038U, // CMPU_LE_QB
2190 : 18038U, // CMPU_LE_QB_MM
2191 : 18252U, // CMPU_LT_QB
2192 : 18252U, // CMPU_LT_QB_MM
2193 : 268454444U, // CMP_AF_D_MMR6
2194 : 268458898U, // CMP_AF_S_MMR6
2195 : 268454883U, // CMP_EQ_D
2196 : 268454883U, // CMP_EQ_D_MMR6
2197 : 21911U, // CMP_EQ_PH
2198 : 21911U, // CMP_EQ_PH_MM
2199 : 268459102U, // CMP_EQ_S
2200 : 268459102U, // CMP_EQ_S_MMR6
2201 : 268454444U, // CMP_F_D
2202 : 268458898U, // CMP_F_S
2203 : 268454288U, // CMP_LE_D
2204 : 268454288U, // CMP_LE_D_MMR6
2205 : 21807U, // CMP_LE_PH
2206 : 21807U, // CMP_LE_PH_MM
2207 : 268458819U, // CMP_LE_S
2208 : 268458819U, // CMP_LE_S_MMR6
2209 : 268455374U, // CMP_LT_D
2210 : 268455374U, // CMP_LT_D_MMR6
2211 : 22080U, // CMP_LT_PH
2212 : 22080U, // CMP_LT_PH_MM
2213 : 268459207U, // CMP_LT_S
2214 : 268459207U, // CMP_LT_S_MMR6
2215 : 268454462U, // CMP_SAF_D
2216 : 268454462U, // CMP_SAF_D_MMR6
2217 : 268458908U, // CMP_SAF_S
2218 : 268458908U, // CMP_SAF_S_MMR6
2219 : 268454910U, // CMP_SEQ_D
2220 : 268454910U, // CMP_SEQ_D_MMR6
2221 : 268459121U, // CMP_SEQ_S
2222 : 268459121U, // CMP_SEQ_S_MMR6
2223 : 268454325U, // CMP_SLE_D
2224 : 268454325U, // CMP_SLE_D_MMR6
2225 : 268458848U, // CMP_SLE_S
2226 : 268458848U, // CMP_SLE_S_MMR6
2227 : 268455401U, // CMP_SLT_D
2228 : 268455401U, // CMP_SLT_D_MMR6
2229 : 268459226U, // CMP_SLT_S
2230 : 268459226U, // CMP_SLT_S_MMR6
2231 : 268454958U, // CMP_SUEQ_D
2232 : 268454958U, // CMP_SUEQ_D_MMR6
2233 : 268459152U, // CMP_SUEQ_S
2234 : 268459152U, // CMP_SUEQ_S_MMR6
2235 : 268454373U, // CMP_SULE_D
2236 : 268454373U, // CMP_SULE_D_MMR6
2237 : 268458879U, // CMP_SULE_S
2238 : 268458879U, // CMP_SULE_S_MMR6
2239 : 268455449U, // CMP_SULT_D
2240 : 268455449U, // CMP_SULT_D_MMR6
2241 : 268459257U, // CMP_SULT_S
2242 : 268459257U, // CMP_SULT_S_MMR6
2243 : 268454831U, // CMP_SUN_D
2244 : 268454831U, // CMP_SUN_D_MMR6
2245 : 268459066U, // CMP_SUN_S
2246 : 268459066U, // CMP_SUN_S_MMR6
2247 : 268454938U, // CMP_UEQ_D
2248 : 268454938U, // CMP_UEQ_D_MMR6
2249 : 268459141U, // CMP_UEQ_S
2250 : 268459141U, // CMP_UEQ_S_MMR6
2251 : 268454353U, // CMP_ULE_D
2252 : 268454353U, // CMP_ULE_D_MMR6
2253 : 268458868U, // CMP_ULE_S
2254 : 268458868U, // CMP_ULE_S_MMR6
2255 : 268455429U, // CMP_ULT_D
2256 : 268455429U, // CMP_ULT_D_MMR6
2257 : 268459246U, // CMP_ULT_S
2258 : 268459246U, // CMP_ULT_S_MMR6
2259 : 268454813U, // CMP_UN_D
2260 : 268454813U, // CMP_UN_D_MMR6
2261 : 268459056U, // CMP_UN_S
2262 : 268459056U, // CMP_UN_S_MMR6
2263 : 2684372228U, // COPY_S_B
2264 : 2684374417U, // COPY_S_D
2265 : 2684375941U, // COPY_S_H
2266 : 2684380170U, // COPY_S_W
2267 : 2684372443U, // COPY_U_B
2268 : 2684376208U, // COPY_U_H
2269 : 2684380577U, // COPY_U_W
2270 : 268453406U, // CRC32B
2271 : 268453414U, // CRC32CB
2272 : 268455948U, // CRC32CD
2273 : 268457191U, // CRC32CH
2274 : 268461573U, // CRC32CW
2275 : 268455940U, // CRC32D
2276 : 268457171U, // CRC32H
2277 : 268461565U, // CRC32W
2278 : 8945789U, // CTC1
2279 : 8945789U, // CTC1_MM
2280 : 8946005U, // CTC2_MM
2281 : 17116U, // CTCMSA
2282 : 23328U, // CVT_D32_S
2283 : 23328U, // CVT_D32_S_MM
2284 : 24535U, // CVT_D32_W
2285 : 24535U, // CVT_D32_W_MM
2286 : 22464U, // CVT_D64_L
2287 : 23328U, // CVT_D64_S
2288 : 23328U, // CVT_D64_S_MM
2289 : 24535U, // CVT_D64_W
2290 : 24535U, // CVT_D64_W_MM
2291 : 22464U, // CVT_D_L_MMR6
2292 : 19251U, // CVT_L_D64
2293 : 19251U, // CVT_L_D64_MM
2294 : 19251U, // CVT_L_D_MMR6
2295 : 23553U, // CVT_L_S
2296 : 23553U, // CVT_L_S_MM
2297 : 23553U, // CVT_L_S_MMR6
2298 : 268459171U, // CVT_PS_S64
2299 : 19598U, // CVT_S_D32
2300 : 19598U, // CVT_S_D32_MM
2301 : 19598U, // CVT_S_D64
2302 : 19598U, // CVT_S_D64_MM
2303 : 22473U, // CVT_S_L
2304 : 22473U, // CVT_S_L_MMR6
2305 : 22718U, // CVT_S_PL64
2306 : 24232U, // CVT_S_PU64
2307 : 25290U, // CVT_S_W
2308 : 25290U, // CVT_S_W_MM
2309 : 25290U, // CVT_S_W_MMR6
2310 : 20426U, // CVT_W_D32
2311 : 20426U, // CVT_W_D32_MM
2312 : 20426U, // CVT_W_D64
2313 : 20426U, // CVT_W_D64_MM
2314 : 23895U, // CVT_W_S
2315 : 23895U, // CVT_W_S_MM
2316 : 23895U, // CVT_W_S_MMR6
2317 : 268454875U, // C_EQ_D32
2318 : 268454875U, // C_EQ_D32_MM
2319 : 268454875U, // C_EQ_D64
2320 : 268454875U, // C_EQ_D64_MM
2321 : 268459094U, // C_EQ_S
2322 : 268459094U, // C_EQ_S_MM
2323 : 268454437U, // C_F_D32
2324 : 268454437U, // C_F_D32_MM
2325 : 268454437U, // C_F_D64
2326 : 268454437U, // C_F_D64_MM
2327 : 268458891U, // C_F_S
2328 : 268458891U, // C_F_S_MM
2329 : 268454280U, // C_LE_D32
2330 : 268454280U, // C_LE_D32_MM
2331 : 268454280U, // C_LE_D64
2332 : 268454280U, // C_LE_D64_MM
2333 : 268458811U, // C_LE_S
2334 : 268458811U, // C_LE_S_MM
2335 : 268455366U, // C_LT_D32
2336 : 268455366U, // C_LT_D32_MM
2337 : 268455366U, // C_LT_D64
2338 : 268455366U, // C_LT_D64_MM
2339 : 268459199U, // C_LT_S
2340 : 268459199U, // C_LT_S_MM
2341 : 268454271U, // C_NGE_D32
2342 : 268454271U, // C_NGE_D32_MM
2343 : 268454271U, // C_NGE_D64
2344 : 268454271U, // C_NGE_D64_MM
2345 : 268458802U, // C_NGE_S
2346 : 268458802U, // C_NGE_S_MM
2347 : 268454306U, // C_NGLE_D32
2348 : 268454306U, // C_NGLE_D32_MM
2349 : 268454306U, // C_NGLE_D64
2350 : 268454306U, // C_NGLE_D64_MM
2351 : 268458829U, // C_NGLE_S
2352 : 268458829U, // C_NGLE_S_MM
2353 : 268454723U, // C_NGL_D32
2354 : 268454723U, // C_NGL_D32_MM
2355 : 268454723U, // C_NGL_D64
2356 : 268454723U, // C_NGL_D64_MM
2357 : 268459025U, // C_NGL_S
2358 : 268459025U, // C_NGL_S_MM
2359 : 268455357U, // C_NGT_D32
2360 : 268455357U, // C_NGT_D32_MM
2361 : 268455357U, // C_NGT_D64
2362 : 268455357U, // C_NGT_D64_MM
2363 : 268459190U, // C_NGT_S
2364 : 268459190U, // C_NGT_S_MM
2365 : 268454316U, // C_OLE_D32
2366 : 268454316U, // C_OLE_D32_MM
2367 : 268454316U, // C_OLE_D64
2368 : 268454316U, // C_OLE_D64_MM
2369 : 268458839U, // C_OLE_S
2370 : 268458839U, // C_OLE_S_MM
2371 : 268455392U, // C_OLT_D32
2372 : 268455392U, // C_OLT_D32_MM
2373 : 268455392U, // C_OLT_D64
2374 : 268455392U, // C_OLT_D64_MM
2375 : 268459217U, // C_OLT_S
2376 : 268459217U, // C_OLT_S_MM
2377 : 268454901U, // C_SEQ_D32
2378 : 268454901U, // C_SEQ_D32_MM
2379 : 268454901U, // C_SEQ_D64
2380 : 268454901U, // C_SEQ_D64_MM
2381 : 268459112U, // C_SEQ_S
2382 : 268459112U, // C_SEQ_S_MM
2383 : 268454507U, // C_SF_D32
2384 : 268454507U, // C_SF_D32_MM
2385 : 268454507U, // C_SF_D64
2386 : 268454507U, // C_SF_D64_MM
2387 : 268458937U, // C_SF_S
2388 : 268458937U, // C_SF_S_MM
2389 : 268454929U, // C_UEQ_D32
2390 : 268454929U, // C_UEQ_D32_MM
2391 : 268454929U, // C_UEQ_D64
2392 : 268454929U, // C_UEQ_D64_MM
2393 : 268459132U, // C_UEQ_S
2394 : 268459132U, // C_UEQ_S_MM
2395 : 268454344U, // C_ULE_D32
2396 : 268454344U, // C_ULE_D32_MM
2397 : 268454344U, // C_ULE_D64
2398 : 268454344U, // C_ULE_D64_MM
2399 : 268458859U, // C_ULE_S
2400 : 268458859U, // C_ULE_S_MM
2401 : 268455420U, // C_ULT_D32
2402 : 268455420U, // C_ULT_D32_MM
2403 : 268455420U, // C_ULT_D64
2404 : 268455420U, // C_ULT_D64_MM
2405 : 268459237U, // C_ULT_S
2406 : 268459237U, // C_ULT_S_MM
2407 : 268454805U, // C_UN_D32
2408 : 268454805U, // C_UN_D32_MM
2409 : 268454805U, // C_UN_D64
2410 : 268454805U, // C_UN_D64_MM
2411 : 268459048U, // C_UN_S
2412 : 268459048U, // C_UN_S_MM
2413 : 22955U, // CmpRxRy16
2414 : 2952812404U, // CmpiRxImm16
2415 : 22388U, // CmpiRxImmX16
2416 : 268455962U, // DADD
2417 : 268457776U, // DADDi
2418 : 268459622U, // DADDiu
2419 : 268459570U, // DADDu
2420 : 268457807U, // DAHI
2421 : 268458325U, // DALIGN
2422 : 268457868U, // DATI
2423 : 268457886U, // DAUI
2424 : 22915U, // DBITSWAP
2425 : 22883U, // DCLO
2426 : 22883U, // DCLO_R6
2427 : 26198U, // DCLZ
2428 : 26198U, // DCLZ_R6
2429 : 268459836U, // DDIV
2430 : 268459744U, // DDIVU
2431 : 10444U, // DERET
2432 : 10444U, // DERET_MM
2433 : 10444U, // DERET_MMR6
2434 : 268459538U, // DEXT
2435 : 268461895U, // DEXT64_32
2436 : 268458300U, // DEXTM
2437 : 268459737U, // DEXTU
2438 : 284467U, // DI
2439 : 268459430U, // DINS
2440 : 268458293U, // DINSM
2441 : 268459698U, // DINSU
2442 : 268459837U, // DIV
2443 : 268459745U, // DIVU
2444 : 268459745U, // DIVU_MMR6
2445 : 268459837U, // DIV_MMR6
2446 : 268453106U, // DIV_S_B
2447 : 268455295U, // DIV_S_D
2448 : 268456808U, // DIV_S_H
2449 : 268461037U, // DIV_S_W
2450 : 268453321U, // DIV_U_B
2451 : 268455762U, // DIV_U_D
2452 : 268457086U, // DIV_U_H
2453 : 268461455U, // DIV_U_W
2454 : 284467U, // DI_MM
2455 : 284467U, // DI_MMR6
2456 : 268452558U, // DLSA
2457 : 268452558U, // DLSA_R6
2458 : 268451841U, // DMFC0
2459 : 16488U, // DMFC1
2460 : 268452160U, // DMFC2
2461 : 92291392U, // DMFC2_OCTEON
2462 : 268451848U, // DMFGC0
2463 : 268456014U, // DMOD
2464 : 268459584U, // DMODU
2465 : 286198U, // DMT
2466 : 1376288822U, // DMTC0
2467 : 8945795U, // DMTC1
2468 : 1376289115U, // DMTC2
2469 : 92291419U, // DMTC2_OCTEON
2470 : 1376288800U, // DMTGC0
2471 : 268457763U, // DMUH
2472 : 268459615U, // DMUHU
2473 : 268458229U, // DMUL
2474 : 24047U, // DMULT
2475 : 24273U, // DMULTu
2476 : 268459659U, // DMULU
2477 : 268458229U, // DMUL_R6
2478 : 268455203U, // DOTP_S_D
2479 : 268456728U, // DOTP_S_H
2480 : 268460905U, // DOTP_S_W
2481 : 268455670U, // DOTP_U_D
2482 : 268457016U, // DOTP_U_H
2483 : 268461363U, // DOTP_U_W
2484 : 285232332U, // DPADD_S_D
2485 : 285233857U, // DPADD_S_H
2486 : 285238024U, // DPADD_S_W
2487 : 285232799U, // DPADD_U_D
2488 : 285234145U, // DPADD_U_H
2489 : 285238492U, // DPADD_U_W
2490 : 268457615U, // DPAQX_SA_W_PH
2491 : 268457615U, // DPAQX_SA_W_PH_MMR2
2492 : 268457698U, // DPAQX_S_W_PH
2493 : 268457698U, // DPAQX_S_W_PH_MMR2
2494 : 268460365U, // DPAQ_SA_L_W
2495 : 268460365U, // DPAQ_SA_L_W_MM
2496 : 268457657U, // DPAQ_S_W_PH
2497 : 268457657U, // DPAQ_S_W_PH_MM
2498 : 268457964U, // DPAU_H_QBL
2499 : 268457964U, // DPAU_H_QBL_MM
2500 : 268458544U, // DPAU_H_QBR
2501 : 268458544U, // DPAU_H_QBR_MM
2502 : 268457736U, // DPAX_W_PH
2503 : 268457736U, // DPAX_W_PH_MMR2
2504 : 268457605U, // DPA_W_PH
2505 : 268457605U, // DPA_W_PH_MMR2
2506 : 22960U, // DPOP
2507 : 268457630U, // DPSQX_SA_W_PH
2508 : 268457630U, // DPSQX_SA_W_PH_MMR2
2509 : 268457712U, // DPSQX_S_W_PH
2510 : 268457712U, // DPSQX_S_W_PH_MMR2
2511 : 268460378U, // DPSQ_SA_L_W
2512 : 268460378U, // DPSQ_SA_L_W_MM
2513 : 268457685U, // DPSQ_S_W_PH
2514 : 268457685U, // DPSQ_S_W_PH_MM
2515 : 285232299U, // DPSUB_S_D
2516 : 285233836U, // DPSUB_S_H
2517 : 285237991U, // DPSUB_S_W
2518 : 285232766U, // DPSUB_U_D
2519 : 285234124U, // DPSUB_U_H
2520 : 285238459U, // DPSUB_U_W
2521 : 268457976U, // DPSU_H_QBL
2522 : 268457976U, // DPSU_H_QBL_MM
2523 : 268458556U, // DPSU_H_QBR
2524 : 268458556U, // DPSU_H_QBR_MM
2525 : 268457747U, // DPSX_W_PH
2526 : 268457747U, // DPSX_W_PH_MMR2
2527 : 268457726U, // DPS_W_PH
2528 : 268457726U, // DPS_W_PH_MMR2
2529 : 268458729U, // DROTR
2530 : 268452117U, // DROTR32
2531 : 268459880U, // DROTRV
2532 : 21723U, // DSBH
2533 : 26269U, // DSDIV
2534 : 20518U, // DSHD
2535 : 268458162U, // DSLL
2536 : 268452087U, // DSLL32
2537 : 3221248178U, // DSLL64_32
2538 : 268459842U, // DSLLV
2539 : 268452552U, // DSRA
2540 : 268452069U, // DSRA32
2541 : 268459821U, // DSRAV
2542 : 268458190U, // DSRL
2543 : 268452095U, // DSRL32
2544 : 268459849U, // DSRLV
2545 : 268453796U, // DSUB
2546 : 268459549U, // DSUBu
2547 : 26255U, // DUDIV
2548 : 285197U, // DVP
2549 : 282806U, // DVPE
2550 : 285197U, // DVP_MMR6
2551 : 26270U, // DivRxRy16
2552 : 26256U, // DivuRxRy16
2553 : 10338U, // EHB
2554 : 10338U, // EHB_MM
2555 : 10338U, // EHB_MMR6
2556 : 284479U, // EI
2557 : 284479U, // EI_MM
2558 : 284479U, // EI_MMR6
2559 : 286203U, // EMT
2560 : 10445U, // ERET
2561 : 10342U, // ERETNC
2562 : 10342U, // ERETNC_MMR6
2563 : 10445U, // ERET_MM
2564 : 10445U, // ERET_MMR6
2565 : 285202U, // EVP
2566 : 282812U, // EVPE
2567 : 285202U, // EVP_MMR6
2568 : 268459539U, // EXT
2569 : 268458503U, // EXTP
2570 : 268458388U, // EXTPDP
2571 : 268459864U, // EXTPDPV
2572 : 268459864U, // EXTPDPV_MM
2573 : 268458388U, // EXTPDP_MM
2574 : 268459873U, // EXTPV
2575 : 268459873U, // EXTPV_MM
2576 : 268458503U, // EXTP_MM
2577 : 268461098U, // EXTRV_RS_W
2578 : 268461098U, // EXTRV_RS_W_MM
2579 : 268460652U, // EXTRV_R_W
2580 : 268460652U, // EXTRV_R_W_MM
2581 : 268456817U, // EXTRV_S_H
2582 : 268456817U, // EXTRV_S_H_MM
2583 : 268461535U, // EXTRV_W
2584 : 268461535U, // EXTRV_W_MM
2585 : 268461087U, // EXTR_RS_W
2586 : 268461087U, // EXTR_RS_W_MM
2587 : 268460631U, // EXTR_R_W
2588 : 268460631U, // EXTR_R_W_MM
2589 : 268456748U, // EXTR_S_H
2590 : 268456748U, // EXTR_S_H_MM
2591 : 268460730U, // EXTR_W
2592 : 268460730U, // EXTR_W_MM
2593 : 268459459U, // EXTS
2594 : 268452134U, // EXTS32
2595 : 268459539U, // EXT_MM
2596 : 268459539U, // EXT_MMR6
2597 : 19867U, // FABS_D32
2598 : 19867U, // FABS_D32_MM
2599 : 19867U, // FABS_D64
2600 : 19867U, // FABS_D64_MM
2601 : 23708U, // FABS_S
2602 : 23708U, // FABS_S_MM
2603 : 268454220U, // FADD_D
2604 : 268454221U, // FADD_D32
2605 : 268454221U, // FADD_D32_MM
2606 : 268454221U, // FADD_D64
2607 : 268454221U, // FADD_D64_MM
2608 : 268458795U, // FADD_S
2609 : 268458795U, // FADD_S_MM
2610 : 285236011U, // FADD_S_MMR6
2611 : 268460000U, // FADD_W
2612 : 268454454U, // FCAF_D
2613 : 268460119U, // FCAF_W
2614 : 268454893U, // FCEQ_D
2615 : 268460558U, // FCEQ_W
2616 : 19874U, // FCLASS_D
2617 : 25654U, // FCLASS_W
2618 : 268454298U, // FCLE_D
2619 : 268460042U, // FCLE_W
2620 : 268455384U, // FCLT_D
2621 : 268461137U, // FCLT_W
2622 : 3041180U, // FCMP_D32
2623 : 3041180U, // FCMP_D32_MM
2624 : 3041180U, // FCMP_D64
2625 : 3303324U, // FCMP_S32
2626 : 3303324U, // FCMP_S32_MM
2627 : 268454394U, // FCNE_D
2628 : 268460076U, // FCNE_W
2629 : 268455003U, // FCOR_D
2630 : 268460687U, // FCOR_W
2631 : 268454949U, // FCUEQ_D
2632 : 268460574U, // FCUEQ_W
2633 : 268454364U, // FCULE_D
2634 : 268460058U, // FCULE_W
2635 : 268455440U, // FCULT_D
2636 : 268461153U, // FCULT_W
2637 : 268454410U, // FCUNE_D
2638 : 268460092U, // FCUNE_W
2639 : 268454823U, // FCUN_D
2640 : 268460464U, // FCUN_W
2641 : 268455816U, // FDIV_D
2642 : 268455817U, // FDIV_D32
2643 : 268455817U, // FDIV_D32_MM
2644 : 268455817U, // FDIV_D64
2645 : 268455817U, // FDIV_D64_MM
2646 : 268459294U, // FDIV_S
2647 : 268459294U, // FDIV_S_MM
2648 : 285236510U, // FDIV_S_MMR6
2649 : 268461519U, // FDIV_W
2650 : 268456475U, // FEXDO_H
2651 : 268460480U, // FEXDO_W
2652 : 268454107U, // FEXP2_D
2653 : 268459903U, // FEXP2_W
2654 : 19291U, // FEXUPL_D
2655 : 24950U, // FEXUPL_W
2656 : 19563U, // FEXUPR_D
2657 : 25247U, // FEXUPR_W
2658 : 19805U, // FFINT_S_D
2659 : 25547U, // FFINT_S_W
2660 : 20284U, // FFINT_U_D
2661 : 25977U, // FFINT_U_W
2662 : 19301U, // FFQL_D
2663 : 24960U, // FFQL_W
2664 : 19573U, // FFQR_D
2665 : 25257U, // FFQR_W
2666 : 17417U, // FILL_B
2667 : 19276U, // FILL_D
2668 : 20980U, // FILL_H
2669 : 24935U, // FILL_W
2670 : 18642U, // FLOG2_D
2671 : 24438U, // FLOG2_W
2672 : 19240U, // FLOOR_L_D64
2673 : 19240U, // FLOOR_L_D_MMR6
2674 : 23542U, // FLOOR_L_S
2675 : 23542U, // FLOOR_L_S_MMR6
2676 : 20415U, // FLOOR_W_D32
2677 : 20415U, // FLOOR_W_D64
2678 : 20415U, // FLOOR_W_D_MMR6
2679 : 20415U, // FLOOR_W_MM
2680 : 23884U, // FLOOR_W_S
2681 : 23884U, // FLOOR_W_S_MM
2682 : 23884U, // FLOOR_W_S_MMR6
2683 : 285231444U, // FMADD_D
2684 : 285237224U, // FMADD_W
2685 : 268454145U, // FMAX_A_D
2686 : 268459941U, // FMAX_A_W
2687 : 268455891U, // FMAX_D
2688 : 268461544U, // FMAX_W
2689 : 268454125U, // FMIN_A_D
2690 : 268459921U, // FMIN_A_W
2691 : 268454797U, // FMIN_D
2692 : 268460456U, // FMIN_W
2693 : 20376U, // FMOV_D32
2694 : 20376U, // FMOV_D32_MM
2695 : 20376U, // FMOV_D64
2696 : 20376U, // FMOV_D64_MM
2697 : 23845U, // FMOV_S
2698 : 23845U, // FMOV_S_MM
2699 : 23845U, // FMOV_S_MMR6
2700 : 285231402U, // FMSUB_D
2701 : 285237182U, // FMSUB_W
2702 : 268454781U, // FMUL_D
2703 : 268454782U, // FMUL_D32
2704 : 268454782U, // FMUL_D32_MM
2705 : 268454782U, // FMUL_D64
2706 : 268454782U, // FMUL_D64_MM
2707 : 268459034U, // FMUL_S
2708 : 268459034U, // FMUL_S_MM
2709 : 285236250U, // FMUL_S_MMR6
2710 : 268460440U, // FMUL_W
2711 : 19068U, // FNEG_D32
2712 : 19068U, // FNEG_D32_MM
2713 : 19068U, // FNEG_D64
2714 : 19068U, // FNEG_D64_MM
2715 : 23497U, // FNEG_S
2716 : 23497U, // FNEG_S_MM
2717 : 23497U, // FNEG_S_MMR6
2718 : 3523778490U, // FORK
2719 : 19402U, // FRCP_D
2720 : 25033U, // FRCP_W
2721 : 20022U, // FRINT_D
2722 : 25723U, // FRINT_W
2723 : 20050U, // FRSQRT_D
2724 : 25751U, // FRSQRT_W
2725 : 268454473U, // FSAF_D
2726 : 268460127U, // FSAF_W
2727 : 268454921U, // FSEQ_D
2728 : 268460566U, // FSEQ_W
2729 : 268454336U, // FSLE_D
2730 : 268460050U, // FSLE_W
2731 : 268455412U, // FSLT_D
2732 : 268461145U, // FSLT_W
2733 : 268454402U, // FSNE_D
2734 : 268460084U, // FSNE_W
2735 : 268455011U, // FSOR_D
2736 : 268460695U, // FSOR_W
2737 : 20041U, // FSQRT_D
2738 : 20042U, // FSQRT_D32
2739 : 20042U, // FSQRT_D32_MM
2740 : 20042U, // FSQRT_D64
2741 : 20042U, // FSQRT_D64_MM
2742 : 23822U, // FSQRT_S
2743 : 23822U, // FSQRT_S_MM
2744 : 25742U, // FSQRT_W
2745 : 268454178U, // FSUB_D
2746 : 268454179U, // FSUB_D32
2747 : 268454179U, // FSUB_D32_MM
2748 : 268454179U, // FSUB_D64
2749 : 268454179U, // FSUB_D64_MM
2750 : 268458777U, // FSUB_S
2751 : 268458777U, // FSUB_S_MM
2752 : 285235993U, // FSUB_S_MMR6
2753 : 268459958U, // FSUB_W
2754 : 268454970U, // FSUEQ_D
2755 : 268460583U, // FSUEQ_W
2756 : 268454385U, // FSULE_D
2757 : 268460067U, // FSULE_W
2758 : 268455461U, // FSULT_D
2759 : 268461162U, // FSULT_W
2760 : 268454419U, // FSUNE_D
2761 : 268460101U, // FSUNE_W
2762 : 268454842U, // FSUN_D
2763 : 268460472U, // FSUN_W
2764 : 19816U, // FTINT_S_D
2765 : 25558U, // FTINT_S_W
2766 : 20295U, // FTINT_U_D
2767 : 25988U, // FTINT_U_W
2768 : 268456552U, // FTQ_H
2769 : 268460592U, // FTQ_W
2770 : 19638U, // FTRUNC_S_D
2771 : 25330U, // FTRUNC_S_W
2772 : 20105U, // FTRUNC_U_D
2773 : 25798U, // FTRUNC_U_W
2774 : 284585U, // GINVI
2775 : 284585U, // GINVI_MMR6
2776 : 100687365U, // GINVT
2777 : 100687365U, // GINVT_MMR6
2778 : 268455106U, // HADD_S_D
2779 : 268456631U, // HADD_S_H
2780 : 268460798U, // HADD_S_W
2781 : 268455573U, // HADD_U_D
2782 : 268456919U, // HADD_U_H
2783 : 268461266U, // HADD_U_W
2784 : 268455073U, // HSUB_S_D
2785 : 268456610U, // HSUB_S_H
2786 : 268460765U, // HSUB_S_W
2787 : 268455540U, // HSUB_U_D
2788 : 268456898U, // HSUB_U_H
2789 : 268461233U, // HSUB_U_W
2790 : 366734U, // HYPCALL
2791 : 366734U, // HYPCALL_MM
2792 : 268453376U, // ILVEV_B
2793 : 268455807U, // ILVEV_D
2794 : 268457141U, // ILVEV_H
2795 : 268461510U, // ILVEV_W
2796 : 268452904U, // ILVL_B
2797 : 268454789U, // ILVL_D
2798 : 268456467U, // ILVL_H
2799 : 268460448U, // ILVL_W
2800 : 268452656U, // ILVOD_B
2801 : 268454262U, // ILVOD_D
2802 : 268456269U, // ILVOD_H
2803 : 268460033U, // ILVOD_W
2804 : 268452952U, // ILVR_B
2805 : 268455046U, // ILVR_D
2806 : 268456592U, // ILVR_H
2807 : 268460738U, // ILVR_W
2808 : 268459425U, // INS
2809 : 112477479U, // INSERT_B
2810 : 120868415U, // INSERT_D
2811 : 129258408U, // INSERT_H
2812 : 137651332U, // INSERT_W
2813 : 16801648U, // INSV
2814 : 146031417U, // INSVE_B
2815 : 154421788U, // INSVE_D
2816 : 162812246U, // INSVE_H
2817 : 171204686U, // INSVE_W
2818 : 16801648U, // INSV_MM
2819 : 268459425U, // INS_MM
2820 : 268459425U, // INS_MMR6
2821 : 284592U, // J
2822 : 284631U, // JAL
2823 : 23229U, // JALR
2824 : 285373U, // JALR16_MM
2825 : 23229U, // JALR64
2826 : 285373U, // JALRC16_MMR6
2827 : 17972U, // JALRC_HB_MMR6
2828 : 18511U, // JALRC_MMR6
2829 : 279095U, // JALRS16_MM
2830 : 23996U, // JALRS_MM
2831 : 17989U, // JALR_HB
2832 : 17989U, // JALR_HB64
2833 : 23229U, // JALR_MM
2834 : 286088U, // JALS_MM
2835 : 288292U, // JALX
2836 : 288292U, // JALX_MM
2837 : 284631U, // JAL_MM
2838 : 18390U, // JIALC
2839 : 18390U, // JIALC64
2840 : 18390U, // JIALC_MMR6
2841 : 18379U, // JIC
2842 : 18379U, // JIC64
2843 : 18379U, // JIC_MMR6
2844 : 285369U, // JR
2845 : 279082U, // JR16_MM
2846 : 285369U, // JR64
2847 : 285180U, // JRADDIUSP
2848 : 280650U, // JRC16_MM
2849 : 278960U, // JRC16_MMR6
2850 : 285168U, // JRCADDIUSP_MMR6
2851 : 280126U, // JR_HB
2852 : 280126U, // JR_HB64
2853 : 280126U, // JR_HB64_R6
2854 : 280126U, // JR_HB_R6
2855 : 285369U, // JR_MM
2856 : 284592U, // J_MM
2857 : 3839959U, // Jal16
2858 : 4102103U, // JalB16
2859 : 10331U, // JrRa16
2860 : 10323U, // JrcRa16
2861 : 280650U, // JrcRx16
2862 : 280655U, // JumpLinkReg16
2863 : 25183822U, // LB
2864 : 25183822U, // LB64
2865 : 25186392U, // LBE
2866 : 25186392U, // LBE_MM
2867 : 25182791U, // LBU16_MM
2868 : 3774899754U, // LBUX
2869 : 3774899754U, // LBUX_MM
2870 : 25189912U, // LBU_MMR6
2871 : 25183822U, // LB_MM
2872 : 25183822U, // LB_MMR6
2873 : 25189912U, // LBu
2874 : 25189912U, // LBu64
2875 : 25186510U, // LBuE
2876 : 25186510U, // LBuE_MM
2877 : 25189912U, // LBu_MM
2878 : 25186351U, // LD
2879 : 25182294U, // LDC1
2880 : 25182294U, // LDC164
2881 : 25182294U, // LDC1_D64_MMR6
2882 : 25182294U, // LDC1_MM
2883 : 25182510U, // LDC2
2884 : 25182510U, // LDC2_MMR6
2885 : 25182510U, // LDC2_R6
2886 : 25182595U, // LDC3
2887 : 17243U, // LDI_B
2888 : 19084U, // LDI_D
2889 : 20856U, // LDI_H
2890 : 24785U, // LDI_W
2891 : 25188403U, // LDL
2892 : 18457U, // LDPC
2893 : 25188983U, // LDR
2894 : 3774890134U, // LDXC1
2895 : 3774890134U, // LDXC164
2896 : 25183009U, // LD_B
2897 : 25184615U, // LD_D
2898 : 25186622U, // LD_H
2899 : 25190386U, // LD_W
2900 : 67133031U, // LEA_ADDiu
2901 : 67133030U, // LEA_ADDiu64
2902 : 67133031U, // LEA_ADDiu_MM
2903 : 25187574U, // LH
2904 : 25187574U, // LH64
2905 : 25186439U, // LHE
2906 : 25186439U, // LHE_MM
2907 : 25182814U, // LHU16_MM
2908 : 3774899743U, // LHX
2909 : 3774899743U, // LHX_MM
2910 : 25187574U, // LH_MM
2911 : 25189978U, // LHu
2912 : 25189978U, // LHu64
2913 : 25186516U, // LHuE
2914 : 25186516U, // LHuE_MM
2915 : 25189978U, // LHu_MM
2916 : 16878U, // LI16_MM
2917 : 16878U, // LI16_MMR6
2918 : 25188499U, // LL
2919 : 25188499U, // LL64
2920 : 25188499U, // LL64_R6
2921 : 25186355U, // LLD
2922 : 25186355U, // LLD_R6
2923 : 25186454U, // LLE
2924 : 25186454U, // LLE_MM
2925 : 25188499U, // LL_MM
2926 : 25188499U, // LL_MMR6
2927 : 25188499U, // LL_R6
2928 : 268452559U, // LSA
2929 : 4061741775U, // LSA_MMR6
2930 : 268452559U, // LSA_R6
2931 : 92297124U, // LUI_MMR6
2932 : 3774890148U, // LUXC1
2933 : 3774890148U, // LUXC164
2934 : 3774890148U, // LUXC1_MM
2935 : 92297124U, // LUi
2936 : 92297124U, // LUi64
2937 : 92297124U, // LUi_MM
2938 : 25191951U, // LW
2939 : 25182821U, // LW16_MM
2940 : 25191951U, // LW64
2941 : 25182346U, // LWC1
2942 : 25182346U, // LWC1_MM
2943 : 25182562U, // LWC2
2944 : 25182562U, // LWC2_MMR6
2945 : 25182562U, // LWC2_R6
2946 : 25182607U, // LWC3
2947 : 25191951U, // LWDSP
2948 : 25191951U, // LWDSP_MM
2949 : 25186528U, // LWE
2950 : 25186528U, // LWE_MM
2951 : 25191951U, // LWGP_MM
2952 : 25188617U, // LWL
2953 : 25188617U, // LWL64
2954 : 25186459U, // LWLE
2955 : 25186459U, // LWLE_MM
2956 : 25188617U, // LWL_MM
2957 : 49675U, // LWM16_MM
2958 : 49675U, // LWM16_MMR6
2959 : 49415U, // LWM32_MM
2960 : 18494U, // LWPC
2961 : 18494U, // LWPC_MMR6
2962 : 176183831U, // LWP_MM
2963 : 25189117U, // LWR
2964 : 25189117U, // LWR64
2965 : 25186498U, // LWRE
2966 : 25186498U, // LWRE_MM
2967 : 25189117U, // LWR_MM
2968 : 25191951U, // LWSP_MM
2969 : 18487U, // LWUPC
2970 : 25190119U, // LWU_MM
2971 : 3774899760U, // LWX
2972 : 3774890162U, // LWXC1
2973 : 3774890162U, // LWXC1_MM
2974 : 3774897609U, // LWXS_MM
2975 : 3774899760U, // LWX_MM
2976 : 25191951U, // LW_MM
2977 : 25191951U, // LW_MMR6
2978 : 25190119U, // LWu
2979 : 25183822U, // LbRxRyOffMemX16
2980 : 25189912U, // LbuRxRyOffMemX16
2981 : 25187574U, // LhRxRyOffMemX16
2982 : 25189978U, // LhuRxRyOffMemX16
2983 : 2952812395U, // LiRxImm16
2984 : 22369U, // LiRxImmAlignX16
2985 : 22379U, // LiRxImmX16
2986 : 2147509775U, // LwRxPcTcp16
2987 : 26127U, // LwRxPcTcpX16
2988 : 25191951U, // LwRxRyOffMemX16
2989 : 25191951U, // LwRxSpImmX16
2990 : 20512U, // MADD
2991 : 285231706U, // MADDF_D
2992 : 285231706U, // MADDF_D_MMR6
2993 : 285236144U, // MADDF_S
2994 : 285236144U, // MADDF_S_MMR6
2995 : 285233740U, // MADDR_Q_H
2996 : 285237753U, // MADDR_Q_W
2997 : 24121U, // MADDU
2998 : 268459577U, // MADDU_DSP
2999 : 268459577U, // MADDU_DSP_MM
3000 : 24121U, // MADDU_MM
3001 : 285230574U, // MADDV_B
3002 : 285233005U, // MADDV_D
3003 : 285234339U, // MADDV_H
3004 : 285238708U, // MADDV_W
3005 : 268454229U, // MADD_D32
3006 : 268454229U, // MADD_D32_MM
3007 : 268454229U, // MADD_D64
3008 : 268455968U, // MADD_DSP
3009 : 268455968U, // MADD_DSP_MM
3010 : 20512U, // MADD_MM
3011 : 285233710U, // MADD_Q_H
3012 : 285237723U, // MADD_Q_W
3013 : 268458794U, // MADD_S
3014 : 268458794U, // MADD_S_MM
3015 : 268458070U, // MAQ_SA_W_PHL
3016 : 268458070U, // MAQ_SA_W_PHL_MM
3017 : 268458625U, // MAQ_SA_W_PHR
3018 : 268458625U, // MAQ_SA_W_PHR_MM
3019 : 268458098U, // MAQ_S_W_PHL
3020 : 268458098U, // MAQ_S_W_PHL_MM
3021 : 268458653U, // MAQ_S_W_PHR
3022 : 268458653U, // MAQ_S_W_PHR_MM
3023 : 268454170U, // MAXA_D
3024 : 268454170U, // MAXA_D_MMR6
3025 : 268458767U, // MAXA_S
3026 : 268458767U, // MAXA_S_MMR6
3027 : 268453027U, // MAXI_S_B
3028 : 268455184U, // MAXI_S_D
3029 : 268456709U, // MAXI_S_H
3030 : 268460876U, // MAXI_S_W
3031 : 268453242U, // MAXI_U_B
3032 : 268455651U, // MAXI_U_D
3033 : 268456997U, // MAXI_U_H
3034 : 268461344U, // MAXI_U_W
3035 : 268452608U, // MAX_A_B
3036 : 268454146U, // MAX_A_D
3037 : 268456221U, // MAX_A_H
3038 : 268459942U, // MAX_A_W
3039 : 268455892U, // MAX_D
3040 : 268455892U, // MAX_D_MMR6
3041 : 268459360U, // MAX_S
3042 : 268453115U, // MAX_S_B
3043 : 268455304U, // MAX_S_D
3044 : 268456828U, // MAX_S_H
3045 : 268459360U, // MAX_S_MMR6
3046 : 268461057U, // MAX_S_W
3047 : 268453330U, // MAX_U_B
3048 : 268455771U, // MAX_U_D
3049 : 268457095U, // MAX_U_H
3050 : 268461464U, // MAX_U_W
3051 : 268451842U, // MFC0
3052 : 268451842U, // MFC0_MMR6
3053 : 16489U, // MFC1
3054 : 16489U, // MFC1_D64
3055 : 16489U, // MFC1_MM
3056 : 16489U, // MFC1_MMR6
3057 : 268452161U, // MFC2
3058 : 16705U, // MFC2_MMR6
3059 : 268451849U, // MFGC0
3060 : 268451849U, // MFGC0_MM
3061 : 268451880U, // MFHC0_MMR6
3062 : 16495U, // MFHC1_D32
3063 : 16495U, // MFHC1_D32_MM
3064 : 16495U, // MFHC1_D64
3065 : 16495U, // MFHC1_D64_MM
3066 : 16711U, // MFHC2_MMR6
3067 : 268451856U, // MFHGC0
3068 : 268451856U, // MFHGC0_MM
3069 : 284501U, // MFHI
3070 : 279014U, // MFHI16_MM
3071 : 284501U, // MFHI64
3072 : 22357U, // MFHI_DSP
3073 : 22357U, // MFHI_DSP_MM
3074 : 284501U, // MFHI_MM
3075 : 285033U, // MFLO
3076 : 279065U, // MFLO16_MM
3077 : 285033U, // MFLO64
3078 : 22889U, // MFLO_DSP
3079 : 22889U, // MFLO_DSP_MM
3080 : 285033U, // MFLO_MM
3081 : 268458723U, // MFTR
3082 : 268454155U, // MINA_D
3083 : 268454155U, // MINA_D_MMR6
3084 : 268458759U, // MINA_S
3085 : 268458759U, // MINA_S_MMR6
3086 : 268453007U, // MINI_S_B
3087 : 268455164U, // MINI_S_D
3088 : 268456689U, // MINI_S_H
3089 : 268460856U, // MINI_S_W
3090 : 268453222U, // MINI_U_B
3091 : 268455631U, // MINI_U_D
3092 : 268456977U, // MINI_U_H
3093 : 268461324U, // MINI_U_W
3094 : 268452589U, // MIN_A_B
3095 : 268454126U, // MIN_A_D
3096 : 268456202U, // MIN_A_H
3097 : 268459922U, // MIN_A_W
3098 : 268454798U, // MIN_D
3099 : 268454798U, // MIN_D_MMR6
3100 : 268459041U, // MIN_S
3101 : 268453037U, // MIN_S_B
3102 : 268455194U, // MIN_S_D
3103 : 268456719U, // MIN_S_H
3104 : 268459041U, // MIN_S_MMR6
3105 : 268460896U, // MIN_S_W
3106 : 268453252U, // MIN_U_B
3107 : 268455661U, // MIN_U_D
3108 : 268457007U, // MIN_U_H
3109 : 268461354U, // MIN_U_W
3110 : 268456015U, // MOD
3111 : 268453794U, // MODSUB
3112 : 268453794U, // MODSUB_MM
3113 : 268459585U, // MODU
3114 : 268459585U, // MODU_MMR6
3115 : 268456015U, // MOD_MMR6
3116 : 268452970U, // MOD_S_B
3117 : 268455127U, // MOD_S_D
3118 : 268456652U, // MOD_S_H
3119 : 268460819U, // MOD_S_W
3120 : 268453185U, // MOD_U_B
3121 : 268455594U, // MOD_U_D
3122 : 268456940U, // MOD_U_H
3123 : 268461287U, // MOD_U_W
3124 : 20698U, // MOVE16_MM
3125 : 16848U, // MOVE16_MMR6
3126 : 268458396U, // MOVEP_MM
3127 : 268458396U, // MOVEP_MMR6
3128 : 24307U, // MOVE_V
3129 : 268454515U, // MOVF_D32
3130 : 268454515U, // MOVF_D32_MM
3131 : 268454515U, // MOVF_D64
3132 : 268456182U, // MOVF_I
3133 : 268456182U, // MOVF_I64
3134 : 268456182U, // MOVF_I_MM
3135 : 268458945U, // MOVF_S
3136 : 268458945U, // MOVF_S_MM
3137 : 268454850U, // MOVN_I64_D64
3138 : 268458333U, // MOVN_I64_I
3139 : 268458333U, // MOVN_I64_I64
3140 : 268459077U, // MOVN_I64_S
3141 : 268454850U, // MOVN_I_D32
3142 : 268454850U, // MOVN_I_D32_MM
3143 : 268454850U, // MOVN_I_D64
3144 : 268458333U, // MOVN_I_I
3145 : 268458333U, // MOVN_I_I64
3146 : 268458333U, // MOVN_I_MM
3147 : 268459077U, // MOVN_I_S
3148 : 268459077U, // MOVN_I_S_MM
3149 : 268455522U, // MOVT_D32
3150 : 268455522U, // MOVT_D32_MM
3151 : 268455522U, // MOVT_D64
3152 : 268459532U, // MOVT_I
3153 : 268459532U, // MOVT_I64
3154 : 268459532U, // MOVT_I_MM
3155 : 268459286U, // MOVT_S
3156 : 268459286U, // MOVT_S_MM
3157 : 268455932U, // MOVZ_I64_D64
3158 : 268461693U, // MOVZ_I64_I
3159 : 268461693U, // MOVZ_I64_I64
3160 : 268459387U, // MOVZ_I64_S
3161 : 268455932U, // MOVZ_I_D32
3162 : 268455932U, // MOVZ_I_D32_MM
3163 : 268455932U, // MOVZ_I_D64
3164 : 268461693U, // MOVZ_I_I
3165 : 268461693U, // MOVZ_I_I64
3166 : 268461693U, // MOVZ_I_MM
3167 : 268459387U, // MOVZ_I_S
3168 : 268459387U, // MOVZ_I_S_MM
3169 : 18346U, // MSUB
3170 : 285231697U, // MSUBF_D
3171 : 285231697U, // MSUBF_D_MMR6
3172 : 285236135U, // MSUBF_S
3173 : 285236135U, // MSUBF_S_MMR6
3174 : 285233729U, // MSUBR_Q_H
3175 : 285237742U, // MSUBR_Q_W
3176 : 24100U, // MSUBU
3177 : 268459556U, // MSUBU_DSP
3178 : 268459556U, // MSUBU_DSP_MM
3179 : 24100U, // MSUBU_MM
3180 : 285230565U, // MSUBV_B
3181 : 285232996U, // MSUBV_D
3182 : 285234330U, // MSUBV_H
3183 : 285238699U, // MSUBV_W
3184 : 268454187U, // MSUB_D32
3185 : 268454187U, // MSUB_D32_MM
3186 : 268454187U, // MSUB_D64
3187 : 268453802U, // MSUB_DSP
3188 : 268453802U, // MSUB_DSP_MM
3189 : 18346U, // MSUB_MM
3190 : 285233700U, // MSUB_Q_H
3191 : 285237713U, // MSUB_Q_W
3192 : 268458776U, // MSUB_S
3193 : 268458776U, // MSUB_S_MM
3194 : 1376288823U, // MTC0
3195 : 1376288823U, // MTC0_MMR6
3196 : 8945796U, // MTC1
3197 : 8945796U, // MTC1_D64
3198 : 8945796U, // MTC1_D64_MM
3199 : 8945796U, // MTC1_MM
3200 : 8945796U, // MTC1_MMR6
3201 : 1376289116U, // MTC2
3202 : 8946012U, // MTC2_MMR6
3203 : 1376288801U, // MTGC0
3204 : 1376288801U, // MTGC0_MM
3205 : 1376288815U, // MTHC0_MMR6
3206 : 8994934U, // MTHC1_D32
3207 : 8994934U, // MTHC1_D32_MM
3208 : 8994934U, // MTHC1_D64
3209 : 8994934U, // MTHC1_D64_MM
3210 : 8945998U, // MTHC2_MMR6
3211 : 1376288792U, // MTHGC0
3212 : 1376288792U, // MTHGC0_MM
3213 : 284507U, // MTHI
3214 : 284507U, // MTHI64
3215 : 8951643U, // MTHI_DSP
3216 : 8951643U, // MTHI_DSP_MM
3217 : 284507U, // MTHI_MM
3218 : 8952227U, // MTHLIP
3219 : 8952227U, // MTHLIP_MM
3220 : 285046U, // MTLO
3221 : 285046U, // MTLO64
3222 : 8952182U, // MTLO_DSP
3223 : 8952182U, // MTLO_DSP_MM
3224 : 285046U, // MTLO_MM
3225 : 278595U, // MTM0
3226 : 278720U, // MTM1
3227 : 278894U, // MTM2
3228 : 278601U, // MTP0
3229 : 278726U, // MTP1
3230 : 278900U, // MTP2
3231 : 34118384U, // MTTR
3232 : 268457764U, // MUH
3233 : 268459616U, // MUHU
3234 : 268459616U, // MUHU_MMR6
3235 : 268457764U, // MUH_MMR6
3236 : 268458230U, // MUL
3237 : 268458111U, // MULEQ_S_W_PHL
3238 : 268458111U, // MULEQ_S_W_PHL_MM
3239 : 268458666U, // MULEQ_S_W_PHR
3240 : 268458666U, // MULEQ_S_W_PHR_MM
3241 : 268457988U, // MULEU_S_PH_QBL
3242 : 268457988U, // MULEU_S_PH_QBL_MM
3243 : 268458568U, // MULEU_S_PH_QBR
3244 : 268458568U, // MULEU_S_PH_QBR_MM
3245 : 268457524U, // MULQ_RS_PH
3246 : 268457524U, // MULQ_RS_PH_MM
3247 : 268461076U, // MULQ_RS_W
3248 : 268461076U, // MULQ_RS_W_MMR2
3249 : 268457468U, // MULQ_S_PH
3250 : 268457468U, // MULQ_S_PH_MMR2
3251 : 268460935U, // MULQ_S_W
3252 : 268460935U, // MULQ_S_W_MMR2
3253 : 268456535U, // MULR_Q_H
3254 : 268460548U, // MULR_Q_W
3255 : 268457670U, // MULSAQ_S_W_PH
3256 : 268457670U, // MULSAQ_S_W_PH_MM
3257 : 268457645U, // MULSA_W_PH
3258 : 268457645U, // MULSA_W_PH_MMR2
3259 : 24048U, // MULT
3260 : 268459730U, // MULTU_DSP
3261 : 268459730U, // MULTU_DSP_MM
3262 : 268459504U, // MULT_DSP
3263 : 268459504U, // MULT_DSP_MM
3264 : 24048U, // MULT_MM
3265 : 24274U, // MULTu
3266 : 24274U, // MULTu_MM
3267 : 268459653U, // MULU
3268 : 268459653U, // MULU_MMR6
3269 : 268453385U, // MULV_B
3270 : 268455824U, // MULV_D
3271 : 268457150U, // MULV_H
3272 : 268461527U, // MULV_W
3273 : 268458230U, // MUL_MM
3274 : 268458230U, // MUL_MMR6
3275 : 268457341U, // MUL_PH
3276 : 268457341U, // MUL_PH_MMR2
3277 : 268456504U, // MUL_Q_H
3278 : 268460517U, // MUL_Q_W
3279 : 268458230U, // MUL_R6
3280 : 268457436U, // MUL_S_PH
3281 : 268457436U, // MUL_S_PH_MMR2
3282 : 284501U, // Mfhi16
3283 : 285033U, // Mflo16
3284 : 20698U, // Move32R16
3285 : 20698U, // MoveR3216
3286 : 17168U, // NLOC_B
3287 : 18748U, // NLOC_D
3288 : 20781U, // NLOC_H
3289 : 24519U, // NLOC_W
3290 : 17176U, // NLZC_B
3291 : 18756U, // NLZC_D
3292 : 20789U, // NLZC_H
3293 : 24527U, // NLZC_W
3294 : 268454237U, // NMADD_D32
3295 : 268454237U, // NMADD_D32_MM
3296 : 268454237U, // NMADD_D64
3297 : 268458793U, // NMADD_S
3298 : 268458793U, // NMADD_S_MM
3299 : 268454195U, // NMSUB_D32
3300 : 268454195U, // NMSUB_D32_MM
3301 : 268454195U, // NMSUB_D64
3302 : 268458775U, // NMSUB_S
3303 : 268458775U, // NMSUB_S_MM
3304 : 268458691U, // NOR
3305 : 268458691U, // NOR64
3306 : 268452793U, // NORI_B
3307 : 268458691U, // NOR_MM
3308 : 268458691U, // NOR_MMR6
3309 : 268459779U, // NOR_V
3310 : 16960U, // NOT16_MM
3311 : 16960U, // NOT16_MMR6
3312 : 20732U, // NegRxRy16
3313 : 24064U, // NotRxRy16
3314 : 268458692U, // OR
3315 : 10043953U, // OR16_MM
3316 : 10043953U, // OR16_MMR6
3317 : 268458692U, // OR64
3318 : 268452794U, // ORI_B
3319 : 268457863U, // ORI_MMR6
3320 : 268458692U, // OR_MM
3321 : 268458692U, // OR_MMR6
3322 : 268459780U, // OR_V
3323 : 268457863U, // ORi
3324 : 268457863U, // ORi64
3325 : 268457863U, // ORi_MM
3326 : 16800452U, // OrRxRxRy16
3327 : 268457330U, // PACKRL_PH
3328 : 268457330U, // PACKRL_PH_MM
3329 : 10349U, // PAUSE
3330 : 10349U, // PAUSE_MM
3331 : 10349U, // PAUSE_MMR6
3332 : 268453367U, // PCKEV_B
3333 : 268455798U, // PCKEV_D
3334 : 268457132U, // PCKEV_H
3335 : 268461501U, // PCKEV_W
3336 : 268452647U, // PCKOD_B
3337 : 268454253U, // PCKOD_D
3338 : 268456260U, // PCKOD_H
3339 : 268460024U, // PCKOD_W
3340 : 17695U, // PCNT_B
3341 : 20014U, // PCNT_D
3342 : 21408U, // PCNT_H
3343 : 25715U, // PCNT_W
3344 : 268457294U, // PICK_PH
3345 : 268457294U, // PICK_PH_MM
3346 : 268453526U, // PICK_QB
3347 : 268453526U, // PICK_QB_MM
3348 : 268459436U, // PLL_PS64
3349 : 268459444U, // PLU_PS64
3350 : 22961U, // POP
3351 : 22563U, // PRECEQU_PH_QBL
3352 : 17041U, // PRECEQU_PH_QBLA
3353 : 17041U, // PRECEQU_PH_QBLA_MM
3354 : 22563U, // PRECEQU_PH_QBL_MM
3355 : 23143U, // PRECEQU_PH_QBR
3356 : 17079U, // PRECEQU_PH_QBRA
3357 : 17079U, // PRECEQU_PH_QBRA_MM
3358 : 23143U, // PRECEQU_PH_QBR_MM
3359 : 22628U, // PRECEQ_W_PHL
3360 : 22628U, // PRECEQ_W_PHL_MM
3361 : 23183U, // PRECEQ_W_PHR
3362 : 23183U, // PRECEQ_W_PHR_MM
3363 : 22548U, // PRECEU_PH_QBL
3364 : 17025U, // PRECEU_PH_QBLA
3365 : 17025U, // PRECEU_PH_QBLA_MM
3366 : 22548U, // PRECEU_PH_QBL_MM
3367 : 23128U, // PRECEU_PH_QBR
3368 : 17063U, // PRECEU_PH_QBRA
3369 : 17063U, // PRECEU_PH_QBRA_MM
3370 : 23128U, // PRECEU_PH_QBR_MM
3371 : 268457246U, // PRECRQU_S_QB_PH
3372 : 268457246U, // PRECRQU_S_QB_PH_MM
3373 : 268460167U, // PRECRQ_PH_W
3374 : 268460167U, // PRECRQ_PH_W_MM
3375 : 268457219U, // PRECRQ_QB_PH
3376 : 268457219U, // PRECRQ_QB_PH_MM
3377 : 268460198U, // PRECRQ_RS_PH_W
3378 : 268460198U, // PRECRQ_RS_PH_W_MM
3379 : 268457233U, // PRECR_QB_PH
3380 : 268457233U, // PRECR_QB_PH_MMR2
3381 : 268460151U, // PRECR_SRA_PH_W
3382 : 268460151U, // PRECR_SRA_PH_W_MMR2
3383 : 268460180U, // PRECR_SRA_R_PH_W
3384 : 268460180U, // PRECR_SRA_R_PH_W_MMR2
3385 : 2756848U, // PREF
3386 : 2756719U, // PREFE
3387 : 2756719U, // PREFE_MM
3388 : 186263064U, // PREFX_MM
3389 : 2756848U, // PREF_MM
3390 : 2756848U, // PREF_MMR6
3391 : 2756848U, // PREF_R6
3392 : 268455997U, // PREPEND
3393 : 268455997U, // PREPEND_MMR2
3394 : 18322U, // RADDU_W_QB
3395 : 18322U, // RADDU_W_QB_MM
3396 : 83909090U, // RDDSP
3397 : 192960994U, // RDDSP_MM
3398 : 268458742U, // RDHWR
3399 : 268458742U, // RDHWR64
3400 : 268458742U, // RDHWR_MM
3401 : 268458742U, // RDHWR_MMR6
3402 : 23251U, // RDPGPR_MMR6
3403 : 19410U, // RECIP_D32
3404 : 19410U, // RECIP_D32_MM
3405 : 19410U, // RECIP_D64
3406 : 19410U, // RECIP_D64_MM
3407 : 23629U, // RECIP_S
3408 : 23629U, // RECIP_S_MM
3409 : 22129U, // REPLV_PH
3410 : 22129U, // REPLV_PH_MM
3411 : 18302U, // REPLV_QB
3412 : 18302U, // REPLV_QB_MM
3413 : 21856U, // REPL_PH
3414 : 21856U, // REPL_PH_MM
3415 : 201344680U, // REPL_QB
3416 : 201344680U, // REPL_QB_MM
3417 : 20023U, // RINT_D
3418 : 20023U, // RINT_D_MMR6
3419 : 23813U, // RINT_S
3420 : 23813U, // RINT_S_MMR6
3421 : 268458730U, // ROTR
3422 : 268459881U, // ROTRV
3423 : 268459881U, // ROTRV_MM
3424 : 268458730U, // ROTR_MM
3425 : 19219U, // ROUND_L_D64
3426 : 19219U, // ROUND_L_D_MMR6
3427 : 23521U, // ROUND_L_S
3428 : 23521U, // ROUND_L_S_MMR6
3429 : 20394U, // ROUND_W_D32
3430 : 20394U, // ROUND_W_D64
3431 : 20394U, // ROUND_W_D_MMR6
3432 : 20394U, // ROUND_W_MM
3433 : 23863U, // ROUND_W_S
3434 : 23863U, // ROUND_W_S_MM
3435 : 23863U, // ROUND_W_S_MMR6
3436 : 20051U, // RSQRT_D32
3437 : 20051U, // RSQRT_D32_MM
3438 : 20051U, // RSQRT_D64
3439 : 20051U, // RSQRT_D64_MM
3440 : 23821U, // RSQRT_S
3441 : 23821U, // RSQRT_S_MM
3442 : 0U, // Restore16
3443 : 0U, // RestoreX16
3444 : 268453076U, // SAT_S_B
3445 : 268455243U, // SAT_S_D
3446 : 268456778U, // SAT_S_H
3447 : 268460985U, // SAT_S_W
3448 : 268453303U, // SAT_U_B
3449 : 268455722U, // SAT_U_D
3450 : 268457068U, // SAT_U_H
3451 : 268461415U, // SAT_U_W
3452 : 25184158U, // SB
3453 : 25182628U, // SB16_MM
3454 : 25182628U, // SB16_MMR6
3455 : 25184158U, // SB64
3456 : 25186397U, // SBE
3457 : 25186397U, // SBE_MM
3458 : 25184158U, // SB_MM
3459 : 25184158U, // SB_MMR6
3460 : 4229209U, // SC
3461 : 4229209U, // SC64
3462 : 4229209U, // SC64_R6
3463 : 4231189U, // SCD
3464 : 4231189U, // SCD_R6
3465 : 4231266U, // SCE
3466 : 4231266U, // SCE_MM
3467 : 4229209U, // SC_MM
3468 : 4229209U, // SC_MMR6
3469 : 4229209U, // SC_R6
3470 : 25186388U, // SD
3471 : 186765U, // SDBBP
3472 : 115233U, // SDBBP16_MM
3473 : 115233U, // SDBBP16_MMR6
3474 : 366989U, // SDBBP_MM
3475 : 186765U, // SDBBP_MMR6
3476 : 186765U, // SDBBP_R6
3477 : 25182300U, // SDC1
3478 : 25182300U, // SDC164
3479 : 25182300U, // SDC1_D64_MMR6
3480 : 25182300U, // SDC1_MM
3481 : 25182516U, // SDC2
3482 : 25182516U, // SDC2_MMR6
3483 : 25182516U, // SDC2_R6
3484 : 25182601U, // SDC3
3485 : 26270U, // SDIV
3486 : 26270U, // SDIV_MM
3487 : 25188408U, // SDL
3488 : 25188988U, // SDR
3489 : 3774890141U, // SDXC1
3490 : 3774890141U, // SDXC164
3491 : 17967U, // SEB
3492 : 17967U, // SEB64
3493 : 17967U, // SEB_MM
3494 : 21744U, // SEH
3495 : 21744U, // SEH64
3496 : 21744U, // SEH_MM
3497 : 268461666U, // SELEQZ
3498 : 268461666U, // SELEQZ64
3499 : 268455922U, // SELEQZ_D
3500 : 268455922U, // SELEQZ_D_MMR6
3501 : 268461666U, // SELEQZ_MMR6
3502 : 268459377U, // SELEQZ_S
3503 : 268459377U, // SELEQZ_S_MMR6
3504 : 268461639U, // SELNEZ
3505 : 268461639U, // SELNEZ64
3506 : 268455905U, // SELNEZ_D
3507 : 268455905U, // SELNEZ_D_MMR6
3508 : 268461639U, // SELNEZ_MMR6
3509 : 268459367U, // SELNEZ_S
3510 : 268459367U, // SELNEZ_S_MMR6
3511 : 285231932U, // SEL_D
3512 : 285231932U, // SEL_D_MMR6
3513 : 285236234U, // SEL_S
3514 : 285236234U, // SEL_S_MMR6
3515 : 268458534U, // SEQ
3516 : 268457850U, // SEQi
3517 : 25188127U, // SH
3518 : 25182680U, // SH16_MM
3519 : 25182680U, // SH16_MMR6
3520 : 25188127U, // SH64
3521 : 25186444U, // SHE
3522 : 25186444U, // SHE_MM
3523 : 268452675U, // SHF_B
3524 : 268456288U, // SHF_H
3525 : 268460136U, // SHF_W
3526 : 22895U, // SHILO
3527 : 24400U, // SHILOV
3528 : 24400U, // SHILOV_MM
3529 : 22895U, // SHILO_MM
3530 : 268457575U, // SHLLV_PH
3531 : 268457575U, // SHLLV_PH_MM
3532 : 268453748U, // SHLLV_QB
3533 : 268453748U, // SHLLV_QB_MM
3534 : 268457512U, // SHLLV_S_PH
3535 : 268457512U, // SHLLV_S_PH_MM
3536 : 268461046U, // SHLLV_S_W
3537 : 268461046U, // SHLLV_S_W_MM
3538 : 268457303U, // SHLL_PH
3539 : 268457303U, // SHLL_PH_MM
3540 : 268453535U, // SHLL_QB
3541 : 268453535U, // SHLL_QB_MM
3542 : 268457425U, // SHLL_S_PH
3543 : 268457425U, // SHLL_S_PH_MM
3544 : 268460886U, // SHLL_S_W
3545 : 268460886U, // SHLL_S_W_MM
3546 : 268457565U, // SHRAV_PH
3547 : 268457565U, // SHRAV_PH_MM
3548 : 268453738U, // SHRAV_QB
3549 : 268453738U, // SHRAV_QB_MMR2
3550 : 268457413U, // SHRAV_R_PH
3551 : 268457413U, // SHRAV_R_PH_MM
3552 : 268453636U, // SHRAV_R_QB
3553 : 268453636U, // SHRAV_R_QB_MMR2
3554 : 268460641U, // SHRAV_R_W
3555 : 268460641U, // SHRAV_R_W_MM
3556 : 268457210U, // SHRA_PH
3557 : 268457210U, // SHRA_PH_MM
3558 : 268453458U, // SHRA_QB
3559 : 268453458U, // SHRA_QB_MMR2
3560 : 268457378U, // SHRA_R_PH
3561 : 268457378U, // SHRA_R_PH_MM
3562 : 268453601U, // SHRA_R_QB
3563 : 268453601U, // SHRA_R_QB_MMR2
3564 : 268460599U, // SHRA_R_W
3565 : 268460599U, // SHRA_R_W_MM
3566 : 268457595U, // SHRLV_PH
3567 : 268457595U, // SHRLV_PH_MMR2
3568 : 268453768U, // SHRLV_QB
3569 : 268453768U, // SHRLV_QB_MM
3570 : 268457321U, // SHRL_PH
3571 : 268457321U, // SHRL_PH_MMR2
3572 : 268453553U, // SHRL_QB
3573 : 268453553U, // SHRL_QB_MM
3574 : 25188127U, // SH_MM
3575 : 25188127U, // SH_MMR6
3576 : 2701149018U, // SLDI_B
3577 : 2701150859U, // SLDI_D
3578 : 2701152631U, // SLDI_H
3579 : 2701156560U, // SLDI_W
3580 : 2701148960U, // SLD_B
3581 : 2701150566U, // SLD_D
3582 : 2701152573U, // SLD_H
3583 : 2701156337U, // SLD_W
3584 : 268458163U, // SLL
3585 : 268452349U, // SLL16_MM
3586 : 268452349U, // SLL16_MMR6
3587 : 268458163U, // SLL64_32
3588 : 268458163U, // SLL64_64
3589 : 268452732U, // SLLI_B
3590 : 268454556U, // SLLI_D
3591 : 268456328U, // SLLI_H
3592 : 268460257U, // SLLI_W
3593 : 268459843U, // SLLV
3594 : 268459843U, // SLLV_MM
3595 : 268452881U, // SLL_B
3596 : 268454740U, // SLL_D
3597 : 268456444U, // SLL_H
3598 : 268458163U, // SLL_MM
3599 : 268458163U, // SLL_MMR6
3600 : 268460399U, // SLL_W
3601 : 268459493U, // SLT
3602 : 268459493U, // SLT64
3603 : 268459493U, // SLT_MM
3604 : 268457874U, // SLTi
3605 : 268457874U, // SLTi64
3606 : 268457874U, // SLTi_MM
3607 : 268459637U, // SLTiu
3608 : 268459637U, // SLTiu64
3609 : 268459637U, // SLTiu_MM
3610 : 268459717U, // SLTu
3611 : 268459717U, // SLTu64
3612 : 268459717U, // SLTu_MM
3613 : 268456108U, // SNE
3614 : 268457795U, // SNEi
3615 : 2684371923U, // SPLATI_B
3616 : 2684373731U, // SPLATI_D
3617 : 2684375503U, // SPLATI_H
3618 : 2684379432U, // SPLATI_W
3619 : 2684372238U, // SPLAT_B
3620 : 2684374444U, // SPLAT_D
3621 : 2684375951U, // SPLAT_H
3622 : 2684380224U, // SPLAT_W
3623 : 268452553U, // SRA
3624 : 268452690U, // SRAI_B
3625 : 268454531U, // SRAI_D
3626 : 268456303U, // SRAI_H
3627 : 268460232U, // SRAI_W
3628 : 268452766U, // SRARI_B
3629 : 268454590U, // SRARI_D
3630 : 268456362U, // SRARI_H
3631 : 268460291U, // SRARI_W
3632 : 268452919U, // SRAR_B
3633 : 268454979U, // SRAR_D
3634 : 268456559U, // SRAR_H
3635 : 268460663U, // SRAR_W
3636 : 268459822U, // SRAV
3637 : 268459822U, // SRAV_MM
3638 : 268452617U, // SRA_B
3639 : 268454163U, // SRA_D
3640 : 268456230U, // SRA_H
3641 : 268452553U, // SRA_MM
3642 : 268459951U, // SRA_W
3643 : 268458191U, // SRL
3644 : 268452356U, // SRL16_MM
3645 : 268452356U, // SRL16_MMR6
3646 : 268452740U, // SRLI_B
3647 : 268454564U, // SRLI_D
3648 : 268456336U, // SRLI_H
3649 : 268460265U, // SRLI_W
3650 : 268452784U, // SRLRI_B
3651 : 268454608U, // SRLRI_D
3652 : 268456380U, // SRLRI_H
3653 : 268460309U, // SRLRI_W
3654 : 268452935U, // SRLR_B
3655 : 268454995U, // SRLR_D
3656 : 268456575U, // SRLR_H
3657 : 268460679U, // SRLR_W
3658 : 268459850U, // SRLV
3659 : 268459850U, // SRLV_MM
3660 : 268452888U, // SRL_B
3661 : 268454765U, // SRL_D
3662 : 268456451U, // SRL_H
3663 : 268458191U, // SRL_MM
3664 : 268460424U, // SRL_W
3665 : 10414U, // SSNOP
3666 : 10414U, // SSNOP_MM
3667 : 10414U, // SSNOP_MMR6
3668 : 25183537U, // ST_B
3669 : 25185884U, // ST_D
3670 : 25187250U, // ST_H
3671 : 25191585U, // ST_W
3672 : 268453797U, // SUB
3673 : 268457274U, // SUBQH_PH
3674 : 268457274U, // SUBQH_PH_MMR2
3675 : 268457389U, // SUBQH_R_PH
3676 : 268457389U, // SUBQH_R_PH_MMR2
3677 : 268460609U, // SUBQH_R_W
3678 : 268460609U, // SUBQH_R_W_MMR2
3679 : 268460214U, // SUBQH_W
3680 : 268460214U, // SUBQH_W_MMR2
3681 : 268457349U, // SUBQ_PH
3682 : 268457349U, // SUBQ_PH_MM
3683 : 268457446U, // SUBQ_S_PH
3684 : 268457446U, // SUBQ_S_PH_MM
3685 : 268460915U, // SUBQ_S_W
3686 : 268460915U, // SUBQ_S_W_MM
3687 : 268453291U, // SUBSUS_U_B
3688 : 268455710U, // SUBSUS_U_D
3689 : 268457056U, // SUBSUS_U_H
3690 : 268461403U, // SUBSUS_U_W
3691 : 268453094U, // SUBSUU_S_B
3692 : 268455283U, // SUBSUU_S_D
3693 : 268456796U, // SUBSUU_S_H
3694 : 268461025U, // SUBSUU_S_W
3695 : 268453056U, // SUBS_S_B
3696 : 268455223U, // SUBS_S_D
3697 : 268456758U, // SUBS_S_H
3698 : 268460965U, // SUBS_S_W
3699 : 268453271U, // SUBS_U_B
3700 : 268455690U, // SUBS_U_D
3701 : 268457036U, // SUBS_U_H
3702 : 268461383U, // SUBS_U_W
3703 : 268452430U, // SUBU16_MM
3704 : 268452430U, // SUBU16_MMR6
3705 : 268453506U, // SUBUH_QB
3706 : 268453506U, // SUBUH_QB_MMR2
3707 : 268453612U, // SUBUH_R_QB
3708 : 268453612U, // SUBUH_R_QB_MMR2
3709 : 268459550U, // SUBU_MMR6
3710 : 268457547U, // SUBU_PH
3711 : 268457547U, // SUBU_PH_MMR2
3712 : 268453720U, // SUBU_QB
3713 : 268453720U, // SUBU_QB_MM
3714 : 268457490U, // SUBU_S_PH
3715 : 268457490U, // SUBU_S_PH_MMR2
3716 : 268453659U, // SUBU_S_QB
3717 : 268453659U, // SUBU_S_QB_MM
3718 : 268452838U, // SUBVI_B
3719 : 268454646U, // SUBVI_D
3720 : 268456418U, // SUBVI_H
3721 : 268460347U, // SUBVI_W
3722 : 268453350U, // SUBV_B
3723 : 268455781U, // SUBV_D
3724 : 268457115U, // SUBV_H
3725 : 268461484U, // SUBV_W
3726 : 268453797U, // SUB_MM
3727 : 268453797U, // SUB_MMR6
3728 : 268459550U, // SUBu
3729 : 268459550U, // SUBu_MM
3730 : 3774890155U, // SUXC1
3731 : 3774890155U, // SUXC164
3732 : 3774890155U, // SUXC1_MM
3733 : 25191956U, // SW
3734 : 25182827U, // SW16_MM
3735 : 25182827U, // SW16_MMR6
3736 : 25191956U, // SW64
3737 : 25182352U, // SWC1
3738 : 25182352U, // SWC1_MM
3739 : 25182568U, // SWC2
3740 : 25182568U, // SWC2_MMR6
3741 : 25182568U, // SWC2_R6
3742 : 25182613U, // SWC3
3743 : 25191956U, // SWDSP
3744 : 25191956U, // SWDSP_MM
3745 : 25186533U, // SWE
3746 : 25186533U, // SWE_MM
3747 : 25188622U, // SWL
3748 : 25188622U, // SWL64
3749 : 25186465U, // SWLE
3750 : 25186465U, // SWLE_MM
3751 : 25188622U, // SWL_MM
3752 : 49682U, // SWM16_MM
3753 : 49682U, // SWM16_MMR6
3754 : 49422U, // SWM32_MM
3755 : 176183836U, // SWP_MM
3756 : 25189122U, // SWR
3757 : 25189122U, // SWR64
3758 : 25186504U, // SWRE
3759 : 25186504U, // SWRE_MM
3760 : 25189122U, // SWR_MM
3761 : 25191956U, // SWSP_MM
3762 : 25191956U, // SWSP_MMR6
3763 : 3774890169U, // SWXC1
3764 : 3774890169U, // SWXC1_MM
3765 : 25191956U, // SW_MM
3766 : 25191956U, // SW_MMR6
3767 : 206576U, // SYNC
3768 : 218921U, // SYNCI
3769 : 218921U, // SYNCI_MM
3770 : 218921U, // SYNCI_MMR6
3771 : 206576U, // SYNC_MM
3772 : 198675U, // SYNC_MMR6
3773 : 186519U, // SYSCALL
3774 : 366743U, // SYSCALL_MM
3775 : 0U, // Save16
3776 : 0U, // SaveX16
3777 : 25184158U, // SbRxRyOffMemX16
3778 : 288387U, // SebRx16
3779 : 288393U, // SehRx16
3780 : 25188127U, // ShRxRyOffMemX16
3781 : 268458163U, // SllX16
3782 : 16801603U, // SllvRxRy16
3783 : 24037U, // SltRxRy16
3784 : 2952812434U, // SltiRxImm16
3785 : 22418U, // SltiRxImmX16
3786 : 2952814197U, // SltiuRxImm16
3787 : 24181U, // SltiuRxImmX16
3788 : 24261U, // SltuRxRy16
3789 : 268452553U, // SraX16
3790 : 16801582U, // SravRxRy16
3791 : 268458191U, // SrlX16
3792 : 16801610U, // SrlvRxRy16
3793 : 268459550U, // SubuRxRyRz16
3794 : 25191956U, // SwRxRyOffMemX16
3795 : 25191956U, // SwRxSpImmX16
3796 : 268458539U, // TEQ
3797 : 22400U, // TEQI
3798 : 22400U, // TEQI_MM
3799 : 268458539U, // TEQ_MM
3800 : 268456059U, // TGE
3801 : 22333U, // TGEI
3802 : 24174U, // TGEIU
3803 : 24174U, // TGEIU_MM
3804 : 22333U, // TGEI_MM
3805 : 268459597U, // TGEU
3806 : 268459597U, // TGEU_MM
3807 : 268456059U, // TGE_MM
3808 : 10462U, // TLBGINV
3809 : 10363U, // TLBGINVF
3810 : 10363U, // TLBGINVF_MM
3811 : 10462U, // TLBGINV_MM
3812 : 10408U, // TLBGP
3813 : 10408U, // TLBGP_MM
3814 : 10425U, // TLBGR
3815 : 10425U, // TLBGR_MM
3816 : 10378U, // TLBGWI
3817 : 10378U, // TLBGWI_MM
3818 : 10437U, // TLBGWR
3819 : 10437U, // TLBGWR_MM
3820 : 10455U, // TLBINV
3821 : 10355U, // TLBINVF
3822 : 10355U, // TLBINVF_MMR6
3823 : 10455U, // TLBINV_MMR6
3824 : 10403U, // TLBP
3825 : 10403U, // TLBP_MM
3826 : 10420U, // TLBR
3827 : 10420U, // TLBR_MM
3828 : 10372U, // TLBWI
3829 : 10372U, // TLBWI_MM
3830 : 10431U, // TLBWR
3831 : 10431U, // TLBWR_MM
3832 : 268459498U, // TLT
3833 : 22424U, // TLTI
3834 : 24188U, // TLTIU_MM
3835 : 22424U, // TLTI_MM
3836 : 268459723U, // TLTU
3837 : 268459723U, // TLTU_MM
3838 : 268459498U, // TLT_MM
3839 : 268456113U, // TNE
3840 : 22345U, // TNEI
3841 : 22345U, // TNEI_MM
3842 : 268456113U, // TNE_MM
3843 : 19208U, // TRUNC_L_D64
3844 : 19208U, // TRUNC_L_D_MMR6
3845 : 23510U, // TRUNC_L_S
3846 : 23510U, // TRUNC_L_S_MMR6
3847 : 20383U, // TRUNC_W_D32
3848 : 20383U, // TRUNC_W_D64
3849 : 20383U, // TRUNC_W_D_MMR6
3850 : 20383U, // TRUNC_W_MM
3851 : 23852U, // TRUNC_W_S
3852 : 23852U, // TRUNC_W_S_MM
3853 : 23852U, // TRUNC_W_S_MMR6
3854 : 24188U, // TTLTIU
3855 : 26256U, // UDIV
3856 : 26256U, // UDIV_MM
3857 : 268459651U, // V3MULU
3858 : 268451901U, // VMM0
3859 : 268459666U, // VMULU
3860 : 285229890U, // VSHF_B
3861 : 285231715U, // VSHF_D
3862 : 285233503U, // VSHF_H
3863 : 285237351U, // VSHF_W
3864 : 10450U, // WAIT
3865 : 368090U, // WAIT_MM
3866 : 368090U, // WAIT_MMR6
3867 : 83909097U, // WRDSP
3868 : 192961001U, // WRDSP_MM
3869 : 23259U, // WRPGPR_MMR6
3870 : 21729U, // WSBH
3871 : 21729U, // WSBH_MM
3872 : 21729U, // WSBH_MMR6
3873 : 268458702U, // XOR
3874 : 10043952U, // XOR16_MM
3875 : 10043952U, // XOR16_MMR6
3876 : 268458702U, // XOR64
3877 : 268452801U, // XORI_B
3878 : 268457862U, // XORI_MMR6
3879 : 268458702U, // XOR_MM
3880 : 268458702U, // XOR_MMR6
3881 : 268459786U, // XOR_V
3882 : 268457862U, // XORi
3883 : 268457862U, // XORi64
3884 : 268457862U, // XORi_MM
3885 : 16800462U, // XorRxRxRy16
3886 : 20524U, // YIELD
3887 : };
3888 :
3889 : static const uint16_t OpInfo1[] = {
3890 : 0U, // PHI
3891 : 0U, // INLINEASM
3892 : 0U, // CFI_INSTRUCTION
3893 : 0U, // EH_LABEL
3894 : 0U, // GC_LABEL
3895 : 0U, // ANNOTATION_LABEL
3896 : 0U, // KILL
3897 : 0U, // EXTRACT_SUBREG
3898 : 0U, // INSERT_SUBREG
3899 : 0U, // IMPLICIT_DEF
3900 : 0U, // SUBREG_TO_REG
3901 : 0U, // COPY_TO_REGCLASS
3902 : 0U, // DBG_VALUE
3903 : 0U, // DBG_LABEL
3904 : 0U, // REG_SEQUENCE
3905 : 0U, // COPY
3906 : 0U, // BUNDLE
3907 : 0U, // LIFETIME_START
3908 : 0U, // LIFETIME_END
3909 : 0U, // STACKMAP
3910 : 0U, // FENTRY_CALL
3911 : 0U, // PATCHPOINT
3912 : 0U, // LOAD_STACK_GUARD
3913 : 0U, // STATEPOINT
3914 : 0U, // LOCAL_ESCAPE
3915 : 0U, // FAULTING_OP
3916 : 0U, // PATCHABLE_OP
3917 : 0U, // PATCHABLE_FUNCTION_ENTER
3918 : 0U, // PATCHABLE_RET
3919 : 0U, // PATCHABLE_FUNCTION_EXIT
3920 : 0U, // PATCHABLE_TAIL_CALL
3921 : 0U, // PATCHABLE_EVENT_CALL
3922 : 0U, // PATCHABLE_TYPED_EVENT_CALL
3923 : 0U, // ICALL_BRANCH_FUNNEL
3924 : 0U, // G_ADD
3925 : 0U, // G_SUB
3926 : 0U, // G_MUL
3927 : 0U, // G_SDIV
3928 : 0U, // G_UDIV
3929 : 0U, // G_SREM
3930 : 0U, // G_UREM
3931 : 0U, // G_AND
3932 : 0U, // G_OR
3933 : 0U, // G_XOR
3934 : 0U, // G_IMPLICIT_DEF
3935 : 0U, // G_PHI
3936 : 0U, // G_FRAME_INDEX
3937 : 0U, // G_GLOBAL_VALUE
3938 : 0U, // G_EXTRACT
3939 : 0U, // G_UNMERGE_VALUES
3940 : 0U, // G_INSERT
3941 : 0U, // G_MERGE_VALUES
3942 : 0U, // G_PTRTOINT
3943 : 0U, // G_INTTOPTR
3944 : 0U, // G_BITCAST
3945 : 0U, // G_INTRINSIC_TRUNC
3946 : 0U, // G_INTRINSIC_ROUND
3947 : 0U, // G_LOAD
3948 : 0U, // G_SEXTLOAD
3949 : 0U, // G_ZEXTLOAD
3950 : 0U, // G_STORE
3951 : 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
3952 : 0U, // G_ATOMIC_CMPXCHG
3953 : 0U, // G_ATOMICRMW_XCHG
3954 : 0U, // G_ATOMICRMW_ADD
3955 : 0U, // G_ATOMICRMW_SUB
3956 : 0U, // G_ATOMICRMW_AND
3957 : 0U, // G_ATOMICRMW_NAND
3958 : 0U, // G_ATOMICRMW_OR
3959 : 0U, // G_ATOMICRMW_XOR
3960 : 0U, // G_ATOMICRMW_MAX
3961 : 0U, // G_ATOMICRMW_MIN
3962 : 0U, // G_ATOMICRMW_UMAX
3963 : 0U, // G_ATOMICRMW_UMIN
3964 : 0U, // G_BRCOND
3965 : 0U, // G_BRINDIRECT
3966 : 0U, // G_INTRINSIC
3967 : 0U, // G_INTRINSIC_W_SIDE_EFFECTS
3968 : 0U, // G_ANYEXT
3969 : 0U, // G_TRUNC
3970 : 0U, // G_CONSTANT
3971 : 0U, // G_FCONSTANT
3972 : 0U, // G_VASTART
3973 : 0U, // G_VAARG
3974 : 0U, // G_SEXT
3975 : 0U, // G_ZEXT
3976 : 0U, // G_SHL
3977 : 0U, // G_LSHR
3978 : 0U, // G_ASHR
3979 : 0U, // G_ICMP
3980 : 0U, // G_FCMP
3981 : 0U, // G_SELECT
3982 : 0U, // G_UADDO
3983 : 0U, // G_UADDE
3984 : 0U, // G_USUBO
3985 : 0U, // G_USUBE
3986 : 0U, // G_SADDO
3987 : 0U, // G_SADDE
3988 : 0U, // G_SSUBO
3989 : 0U, // G_SSUBE
3990 : 0U, // G_UMULO
3991 : 0U, // G_SMULO
3992 : 0U, // G_UMULH
3993 : 0U, // G_SMULH
3994 : 0U, // G_FADD
3995 : 0U, // G_FSUB
3996 : 0U, // G_FMUL
3997 : 0U, // G_FMA
3998 : 0U, // G_FDIV
3999 : 0U, // G_FREM
4000 : 0U, // G_FPOW
4001 : 0U, // G_FEXP
4002 : 0U, // G_FEXP2
4003 : 0U, // G_FLOG
4004 : 0U, // G_FLOG2
4005 : 0U, // G_FNEG
4006 : 0U, // G_FPEXT
4007 : 0U, // G_FPTRUNC
4008 : 0U, // G_FPTOSI
4009 : 0U, // G_FPTOUI
4010 : 0U, // G_SITOFP
4011 : 0U, // G_UITOFP
4012 : 0U, // G_FABS
4013 : 0U, // G_GEP
4014 : 0U, // G_PTR_MASK
4015 : 0U, // G_BR
4016 : 0U, // G_INSERT_VECTOR_ELT
4017 : 0U, // G_EXTRACT_VECTOR_ELT
4018 : 0U, // G_SHUFFLE_VECTOR
4019 : 0U, // G_CTTZ
4020 : 0U, // G_CTTZ_ZERO_UNDEF
4021 : 0U, // G_CTLZ
4022 : 0U, // G_CTLZ_ZERO_UNDEF
4023 : 0U, // G_CTPOP
4024 : 0U, // G_BSWAP
4025 : 0U, // G_ADDRSPACE_CAST
4026 : 0U, // G_BLOCK_ADDR
4027 : 0U, // ABSMacro
4028 : 0U, // ADJCALLSTACKDOWN
4029 : 0U, // ADJCALLSTACKUP
4030 : 0U, // AND_V_D_PSEUDO
4031 : 0U, // AND_V_H_PSEUDO
4032 : 0U, // AND_V_W_PSEUDO
4033 : 0U, // ATOMIC_CMP_SWAP_I16
4034 : 0U, // ATOMIC_CMP_SWAP_I16_POSTRA
4035 : 0U, // ATOMIC_CMP_SWAP_I32
4036 : 0U, // ATOMIC_CMP_SWAP_I32_POSTRA
4037 : 0U, // ATOMIC_CMP_SWAP_I64
4038 : 0U, // ATOMIC_CMP_SWAP_I64_POSTRA
4039 : 0U, // ATOMIC_CMP_SWAP_I8
4040 : 0U, // ATOMIC_CMP_SWAP_I8_POSTRA
4041 : 0U, // ATOMIC_LOAD_ADD_I16
4042 : 0U, // ATOMIC_LOAD_ADD_I16_POSTRA
4043 : 0U, // ATOMIC_LOAD_ADD_I32
4044 : 0U, // ATOMIC_LOAD_ADD_I32_POSTRA
4045 : 0U, // ATOMIC_LOAD_ADD_I64
4046 : 0U, // ATOMIC_LOAD_ADD_I64_POSTRA
4047 : 0U, // ATOMIC_LOAD_ADD_I8
4048 : 0U, // ATOMIC_LOAD_ADD_I8_POSTRA
4049 : 0U, // ATOMIC_LOAD_AND_I16
4050 : 0U, // ATOMIC_LOAD_AND_I16_POSTRA
4051 : 0U, // ATOMIC_LOAD_AND_I32
4052 : 0U, // ATOMIC_LOAD_AND_I32_POSTRA
4053 : 0U, // ATOMIC_LOAD_AND_I64
4054 : 0U, // ATOMIC_LOAD_AND_I64_POSTRA
4055 : 0U, // ATOMIC_LOAD_AND_I8
4056 : 0U, // ATOMIC_LOAD_AND_I8_POSTRA
4057 : 0U, // ATOMIC_LOAD_NAND_I16
4058 : 0U, // ATOMIC_LOAD_NAND_I16_POSTRA
4059 : 0U, // ATOMIC_LOAD_NAND_I32
4060 : 0U, // ATOMIC_LOAD_NAND_I32_POSTRA
4061 : 0U, // ATOMIC_LOAD_NAND_I64
4062 : 0U, // ATOMIC_LOAD_NAND_I64_POSTRA
4063 : 0U, // ATOMIC_LOAD_NAND_I8
4064 : 0U, // ATOMIC_LOAD_NAND_I8_POSTRA
4065 : 0U, // ATOMIC_LOAD_OR_I16
4066 : 0U, // ATOMIC_LOAD_OR_I16_POSTRA
4067 : 0U, // ATOMIC_LOAD_OR_I32
4068 : 0U, // ATOMIC_LOAD_OR_I32_POSTRA
4069 : 0U, // ATOMIC_LOAD_OR_I64
4070 : 0U, // ATOMIC_LOAD_OR_I64_POSTRA
4071 : 0U, // ATOMIC_LOAD_OR_I8
4072 : 0U, // ATOMIC_LOAD_OR_I8_POSTRA
4073 : 0U, // ATOMIC_LOAD_SUB_I16
4074 : 0U, // ATOMIC_LOAD_SUB_I16_POSTRA
4075 : 0U, // ATOMIC_LOAD_SUB_I32
4076 : 0U, // ATOMIC_LOAD_SUB_I32_POSTRA
4077 : 0U, // ATOMIC_LOAD_SUB_I64
4078 : 0U, // ATOMIC_LOAD_SUB_I64_POSTRA
4079 : 0U, // ATOMIC_LOAD_SUB_I8
4080 : 0U, // ATOMIC_LOAD_SUB_I8_POSTRA
4081 : 0U, // ATOMIC_LOAD_XOR_I16
4082 : 0U, // ATOMIC_LOAD_XOR_I16_POSTRA
4083 : 0U, // ATOMIC_LOAD_XOR_I32
4084 : 0U, // ATOMIC_LOAD_XOR_I32_POSTRA
4085 : 0U, // ATOMIC_LOAD_XOR_I64
4086 : 0U, // ATOMIC_LOAD_XOR_I64_POSTRA
4087 : 0U, // ATOMIC_LOAD_XOR_I8
4088 : 0U, // ATOMIC_LOAD_XOR_I8_POSTRA
4089 : 0U, // ATOMIC_SWAP_I16
4090 : 0U, // ATOMIC_SWAP_I16_POSTRA
4091 : 0U, // ATOMIC_SWAP_I32
4092 : 0U, // ATOMIC_SWAP_I32_POSTRA
4093 : 0U, // ATOMIC_SWAP_I64
4094 : 0U, // ATOMIC_SWAP_I64_POSTRA
4095 : 0U, // ATOMIC_SWAP_I8
4096 : 0U, // ATOMIC_SWAP_I8_POSTRA
4097 : 0U, // B
4098 : 0U, // BAL_BR
4099 : 0U, // BAL_BR_MM
4100 : 0U, // BEQLImmMacro
4101 : 0U, // BGE
4102 : 0U, // BGEImmMacro
4103 : 0U, // BGEL
4104 : 0U, // BGELImmMacro
4105 : 0U, // BGEU
4106 : 0U, // BGEUImmMacro
4107 : 0U, // BGEUL
4108 : 0U, // BGEULImmMacro
4109 : 0U, // BGT
4110 : 0U, // BGTImmMacro
4111 : 0U, // BGTL
4112 : 0U, // BGTLImmMacro
4113 : 0U, // BGTU
4114 : 0U, // BGTUImmMacro
4115 : 0U, // BGTUL
4116 : 0U, // BGTULImmMacro
4117 : 0U, // BLE
4118 : 0U, // BLEImmMacro
4119 : 0U, // BLEL
4120 : 0U, // BLELImmMacro
4121 : 0U, // BLEU
4122 : 0U, // BLEUImmMacro
4123 : 0U, // BLEUL
4124 : 0U, // BLEULImmMacro
4125 : 0U, // BLT
4126 : 0U, // BLTImmMacro
4127 : 0U, // BLTL
4128 : 0U, // BLTLImmMacro
4129 : 0U, // BLTU
4130 : 0U, // BLTUImmMacro
4131 : 0U, // BLTUL
4132 : 0U, // BLTULImmMacro
4133 : 0U, // BNELImmMacro
4134 : 0U, // BPOSGE32_PSEUDO
4135 : 0U, // BSEL_D_PSEUDO
4136 : 0U, // BSEL_FD_PSEUDO
4137 : 0U, // BSEL_FW_PSEUDO
4138 : 0U, // BSEL_H_PSEUDO
4139 : 0U, // BSEL_W_PSEUDO
4140 : 0U, // B_MM
4141 : 0U, // B_MMR6_Pseudo
4142 : 0U, // B_MM_Pseudo
4143 : 0U, // BeqImm
4144 : 0U, // BneImm
4145 : 0U, // BteqzT8CmpX16
4146 : 0U, // BteqzT8CmpiX16
4147 : 0U, // BteqzT8SltX16
4148 : 0U, // BteqzT8SltiX16
4149 : 0U, // BteqzT8SltiuX16
4150 : 0U, // BteqzT8SltuX16
4151 : 0U, // BtnezT8CmpX16
4152 : 0U, // BtnezT8CmpiX16
4153 : 0U, // BtnezT8SltX16
4154 : 0U, // BtnezT8SltiX16
4155 : 0U, // BtnezT8SltiuX16
4156 : 0U, // BtnezT8SltuX16
4157 : 0U, // BuildPairF64
4158 : 0U, // BuildPairF64_64
4159 : 0U, // CFTC1
4160 : 0U, // CONSTPOOL_ENTRY
4161 : 0U, // COPY_FD_PSEUDO
4162 : 0U, // COPY_FW_PSEUDO
4163 : 0U, // CTTC1
4164 : 0U, // Constant32
4165 : 0U, // DMULImmMacro
4166 : 0U, // DMULMacro
4167 : 0U, // DMULOMacro
4168 : 0U, // DMULOUMacro
4169 : 0U, // DROL
4170 : 0U, // DROLImm
4171 : 0U, // DROR
4172 : 0U, // DRORImm
4173 : 0U, // DSDivIMacro
4174 : 0U, // DSDivMacro
4175 : 0U, // DSRemIMacro
4176 : 0U, // DSRemMacro
4177 : 0U, // DUDivIMacro
4178 : 0U, // DUDivMacro
4179 : 0U, // DURemIMacro
4180 : 0U, // DURemMacro
4181 : 0U, // ERet
4182 : 0U, // ExtractElementF64
4183 : 0U, // ExtractElementF64_64
4184 : 0U, // FABS_D
4185 : 0U, // FABS_W
4186 : 0U, // FEXP2_D_1_PSEUDO
4187 : 0U, // FEXP2_W_1_PSEUDO
4188 : 0U, // FILL_FD_PSEUDO
4189 : 0U, // FILL_FW_PSEUDO
4190 : 0U, // GotPrologue16
4191 : 0U, // INSERT_B_VIDX64_PSEUDO
4192 : 0U, // INSERT_B_VIDX_PSEUDO
4193 : 0U, // INSERT_D_VIDX64_PSEUDO
4194 : 0U, // INSERT_D_VIDX_PSEUDO
4195 : 0U, // INSERT_FD_PSEUDO
4196 : 0U, // INSERT_FD_VIDX64_PSEUDO
4197 : 0U, // INSERT_FD_VIDX_PSEUDO
4198 : 0U, // INSERT_FW_PSEUDO
4199 : 0U, // INSERT_FW_VIDX64_PSEUDO
4200 : 0U, // INSERT_FW_VIDX_PSEUDO
4201 : 0U, // INSERT_H_VIDX64_PSEUDO
4202 : 0U, // INSERT_H_VIDX_PSEUDO
4203 : 0U, // INSERT_W_VIDX64_PSEUDO
4204 : 0U, // INSERT_W_VIDX_PSEUDO
4205 : 0U, // JALR64Pseudo
4206 : 0U, // JALRHB64Pseudo
4207 : 0U, // JALRHBPseudo
4208 : 0U, // JALRPseudo
4209 : 0U, // JalOneReg
4210 : 0U, // JalTwoReg
4211 : 0U, // LDMacro
4212 : 0U, // LD_F16
4213 : 0U, // LOAD_ACC128
4214 : 0U, // LOAD_ACC64
4215 : 0U, // LOAD_ACC64DSP
4216 : 0U, // LOAD_CCOND_DSP
4217 : 0U, // LONG_BRANCH_ADDiu
4218 : 0U, // LONG_BRANCH_DADDiu
4219 : 0U, // LONG_BRANCH_LUi
4220 : 0U, // LWM_MM
4221 : 0U, // LoadAddrImm32
4222 : 0U, // LoadAddrImm64
4223 : 0U, // LoadAddrReg32
4224 : 0U, // LoadAddrReg64
4225 : 0U, // LoadImm32
4226 : 0U, // LoadImm64
4227 : 0U, // LoadImmDoubleFGR
4228 : 0U, // LoadImmDoubleFGR_32
4229 : 0U, // LoadImmDoubleGPR
4230 : 0U, // LoadImmSingleFGR
4231 : 0U, // LoadImmSingleGPR
4232 : 0U, // LwConstant32
4233 : 0U, // MFTACX
4234 : 2U, // MFTC0
4235 : 0U, // MFTC1
4236 : 0U, // MFTDSP
4237 : 0U, // MFTGPR
4238 : 0U, // MFTHC1
4239 : 0U, // MFTHI
4240 : 0U, // MFTLO
4241 : 0U, // MIPSeh_return32
4242 : 0U, // MIPSeh_return64
4243 : 0U, // MSA_FP_EXTEND_D_PSEUDO
4244 : 0U, // MSA_FP_EXTEND_W_PSEUDO
4245 : 0U, // MSA_FP_ROUND_D_PSEUDO
4246 : 0U, // MSA_FP_ROUND_W_PSEUDO
4247 : 0U, // MTTACX
4248 : 0U, // MTTC0
4249 : 0U, // MTTC1
4250 : 0U, // MTTDSP
4251 : 0U, // MTTGPR
4252 : 0U, // MTTHC1
4253 : 0U, // MTTHI
4254 : 0U, // MTTLO
4255 : 0U, // MULImmMacro
4256 : 0U, // MULOMacro
4257 : 0U, // MULOUMacro
4258 : 0U, // MultRxRy16
4259 : 0U, // MultRxRyRz16
4260 : 0U, // MultuRxRy16
4261 : 0U, // MultuRxRyRz16
4262 : 0U, // NOP
4263 : 0U, // NORImm
4264 : 0U, // NORImm64
4265 : 0U, // NOR_V_D_PSEUDO
4266 : 0U, // NOR_V_H_PSEUDO
4267 : 0U, // NOR_V_W_PSEUDO
4268 : 0U, // OR_V_D_PSEUDO
4269 : 0U, // OR_V_H_PSEUDO
4270 : 0U, // OR_V_W_PSEUDO
4271 : 0U, // PseudoCMPU_EQ_QB
4272 : 0U, // PseudoCMPU_LE_QB
4273 : 0U, // PseudoCMPU_LT_QB
4274 : 0U, // PseudoCMP_EQ_PH
4275 : 0U, // PseudoCMP_LE_PH
4276 : 0U, // PseudoCMP_LT_PH
4277 : 0U, // PseudoCVT_D32_W
4278 : 0U, // PseudoCVT_D64_L
4279 : 0U, // PseudoCVT_D64_W
4280 : 0U, // PseudoCVT_S_L
4281 : 0U, // PseudoCVT_S_W
4282 : 0U, // PseudoDMULT
4283 : 0U, // PseudoDMULTu
4284 : 0U, // PseudoDSDIV
4285 : 0U, // PseudoDUDIV
4286 : 0U, // PseudoIndirectBranch
4287 : 0U, // PseudoIndirectBranch64
4288 : 0U, // PseudoIndirectBranch64R6
4289 : 0U, // PseudoIndirectBranchR6
4290 : 0U, // PseudoIndirectBranch_MM
4291 : 0U, // PseudoIndirectBranch_MMR6
4292 : 0U, // PseudoIndirectHazardBranch
4293 : 0U, // PseudoIndirectHazardBranch64
4294 : 0U, // PseudoIndrectHazardBranch64R6
4295 : 0U, // PseudoIndrectHazardBranchR6
4296 : 0U, // PseudoMADD
4297 : 0U, // PseudoMADDU
4298 : 0U, // PseudoMADDU_MM
4299 : 0U, // PseudoMADD_MM
4300 : 0U, // PseudoMFHI
4301 : 0U, // PseudoMFHI64
4302 : 0U, // PseudoMFHI_MM
4303 : 0U, // PseudoMFLO
4304 : 0U, // PseudoMFLO64
4305 : 0U, // PseudoMFLO_MM
4306 : 0U, // PseudoMSUB
4307 : 0U, // PseudoMSUBU
4308 : 0U, // PseudoMSUBU_MM
4309 : 0U, // PseudoMSUB_MM
4310 : 0U, // PseudoMTLOHI
4311 : 0U, // PseudoMTLOHI64
4312 : 0U, // PseudoMTLOHI_DSP
4313 : 0U, // PseudoMTLOHI_MM
4314 : 0U, // PseudoMULT
4315 : 0U, // PseudoMULT_MM
4316 : 0U, // PseudoMULTu
4317 : 0U, // PseudoMULTu_MM
4318 : 0U, // PseudoPICK_PH
4319 : 0U, // PseudoPICK_QB
4320 : 0U, // PseudoReturn
4321 : 0U, // PseudoReturn64
4322 : 0U, // PseudoSDIV
4323 : 0U, // PseudoSELECTFP_F_D32
4324 : 0U, // PseudoSELECTFP_F_D64
4325 : 0U, // PseudoSELECTFP_F_I
4326 : 0U, // PseudoSELECTFP_F_I64
4327 : 0U, // PseudoSELECTFP_F_S
4328 : 0U, // PseudoSELECTFP_T_D32
4329 : 0U, // PseudoSELECTFP_T_D64
4330 : 0U, // PseudoSELECTFP_T_I
4331 : 0U, // PseudoSELECTFP_T_I64
4332 : 0U, // PseudoSELECTFP_T_S
4333 : 0U, // PseudoSELECT_D32
4334 : 0U, // PseudoSELECT_D64
4335 : 0U, // PseudoSELECT_I
4336 : 0U, // PseudoSELECT_I64
4337 : 0U, // PseudoSELECT_S
4338 : 0U, // PseudoTRUNC_W_D
4339 : 0U, // PseudoTRUNC_W_D32
4340 : 0U, // PseudoTRUNC_W_S
4341 : 0U, // PseudoUDIV
4342 : 0U, // ROL
4343 : 0U, // ROLImm
4344 : 0U, // ROR
4345 : 0U, // RORImm
4346 : 0U, // RetRA
4347 : 0U, // RetRA16
4348 : 0U, // SDIV_MM_Pseudo
4349 : 0U, // SDMacro
4350 : 0U, // SDivIMacro
4351 : 0U, // SDivMacro
4352 : 0U, // SEQIMacro
4353 : 0U, // SEQMacro
4354 : 0U, // SLTImm64
4355 : 0U, // SLTUImm64
4356 : 0U, // SNZ_B_PSEUDO
4357 : 0U, // SNZ_D_PSEUDO
4358 : 0U, // SNZ_H_PSEUDO
4359 : 0U, // SNZ_V_PSEUDO
4360 : 0U, // SNZ_W_PSEUDO
4361 : 0U, // SRemIMacro
4362 : 0U, // SRemMacro
4363 : 0U, // STORE_ACC128
4364 : 0U, // STORE_ACC64
4365 : 0U, // STORE_ACC64DSP
4366 : 0U, // STORE_CCOND_DSP
4367 : 0U, // ST_F16
4368 : 0U, // SWM_MM
4369 : 0U, // SZ_B_PSEUDO
4370 : 0U, // SZ_D_PSEUDO
4371 : 0U, // SZ_H_PSEUDO
4372 : 0U, // SZ_V_PSEUDO
4373 : 0U, // SZ_W_PSEUDO
4374 : 0U, // SelBeqZ
4375 : 0U, // SelBneZ
4376 : 0U, // SelTBteqZCmp
4377 : 0U, // SelTBteqZCmpi
4378 : 0U, // SelTBteqZSlt
4379 : 0U, // SelTBteqZSlti
4380 : 0U, // SelTBteqZSltiu
4381 : 0U, // SelTBteqZSltu
4382 : 0U, // SelTBtneZCmp
4383 : 0U, // SelTBtneZCmpi
4384 : 0U, // SelTBtneZSlt
4385 : 0U, // SelTBtneZSlti
4386 : 0U, // SelTBtneZSltiu
4387 : 0U, // SelTBtneZSltu
4388 : 0U, // SltCCRxRy16
4389 : 0U, // SltiCCRxImmX16
4390 : 0U, // SltiuCCRxImmX16
4391 : 0U, // SltuCCRxRy16
4392 : 0U, // SltuRxRyRz16
4393 : 0U, // TAILCALL
4394 : 0U, // TAILCALL64R6REG
4395 : 0U, // TAILCALLHB64R6REG
4396 : 0U, // TAILCALLHBR6REG
4397 : 0U, // TAILCALLR6REG
4398 : 0U, // TAILCALLREG
4399 : 0U, // TAILCALLREG64
4400 : 0U, // TAILCALLREGHB
4401 : 0U, // TAILCALLREGHB64
4402 : 0U, // TAILCALLREG_MM
4403 : 0U, // TAILCALLREG_MMR6
4404 : 0U, // TAILCALL_MM
4405 : 0U, // TAILCALL_MMR6
4406 : 0U, // TRAP
4407 : 0U, // TRAP_MM
4408 : 0U, // UDIV_MM_Pseudo
4409 : 0U, // UDivIMacro
4410 : 0U, // UDivMacro
4411 : 0U, // URemIMacro
4412 : 0U, // URemMacro
4413 : 0U, // Ulh
4414 : 0U, // Ulhu
4415 : 0U, // Ulw
4416 : 0U, // Ush
4417 : 0U, // Usw
4418 : 0U, // XOR_V_D_PSEUDO
4419 : 0U, // XOR_V_H_PSEUDO
4420 : 0U, // XOR_V_W_PSEUDO
4421 : 0U, // ABSQ_S_PH
4422 : 0U, // ABSQ_S_PH_MM
4423 : 0U, // ABSQ_S_QB
4424 : 0U, // ABSQ_S_QB_MMR2
4425 : 0U, // ABSQ_S_W
4426 : 0U, // ABSQ_S_W_MM
4427 : 0U, // ADD
4428 : 0U, // ADDIUPC
4429 : 0U, // ADDIUPC_MM
4430 : 0U, // ADDIUPC_MMR6
4431 : 0U, // ADDIUR1SP_MM
4432 : 0U, // ADDIUR2_MM
4433 : 0U, // ADDIUS5_MM
4434 : 0U, // ADDIUSP_MM
4435 : 0U, // ADDIU_MMR6
4436 : 0U, // ADDQH_PH
4437 : 0U, // ADDQH_PH_MMR2
4438 : 0U, // ADDQH_R_PH
4439 : 0U, // ADDQH_R_PH_MMR2
4440 : 0U, // ADDQH_R_W
4441 : 0U, // ADDQH_R_W_MMR2
4442 : 0U, // ADDQH_W
4443 : 0U, // ADDQH_W_MMR2
4444 : 0U, // ADDQ_PH
4445 : 0U, // ADDQ_PH_MM
4446 : 0U, // ADDQ_S_PH
4447 : 0U, // ADDQ_S_PH_MM
4448 : 0U, // ADDQ_S_W
4449 : 0U, // ADDQ_S_W_MM
4450 : 0U, // ADDSC
4451 : 0U, // ADDSC_MM
4452 : 0U, // ADDS_A_B
4453 : 0U, // ADDS_A_D
4454 : 0U, // ADDS_A_H
4455 : 0U, // ADDS_A_W
4456 : 0U, // ADDS_S_B
4457 : 0U, // ADDS_S_D
4458 : 0U, // ADDS_S_H
4459 : 0U, // ADDS_S_W
4460 : 0U, // ADDS_U_B
4461 : 0U, // ADDS_U_D
4462 : 0U, // ADDS_U_H
4463 : 0U, // ADDS_U_W
4464 : 0U, // ADDU16_MM
4465 : 0U, // ADDU16_MMR6
4466 : 0U, // ADDUH_QB
4467 : 0U, // ADDUH_QB_MMR2
4468 : 0U, // ADDUH_R_QB
4469 : 0U, // ADDUH_R_QB_MMR2
4470 : 0U, // ADDU_MMR6
4471 : 0U, // ADDU_PH
4472 : 0U, // ADDU_PH_MMR2
4473 : 0U, // ADDU_QB
4474 : 0U, // ADDU_QB_MM
4475 : 0U, // ADDU_S_PH
4476 : 0U, // ADDU_S_PH_MMR2
4477 : 0U, // ADDU_S_QB
4478 : 0U, // ADDU_S_QB_MM
4479 : 4U, // ADDVI_B
4480 : 4U, // ADDVI_D
4481 : 4U, // ADDVI_H
4482 : 4U, // ADDVI_W
4483 : 0U, // ADDV_B
4484 : 0U, // ADDV_D
4485 : 0U, // ADDV_H
4486 : 0U, // ADDV_W
4487 : 0U, // ADDWC
4488 : 0U, // ADDWC_MM
4489 : 0U, // ADD_A_B
4490 : 0U, // ADD_A_D
4491 : 0U, // ADD_A_H
4492 : 0U, // ADD_A_W
4493 : 0U, // ADD_MM
4494 : 0U, // ADD_MMR6
4495 : 0U, // ADDi
4496 : 0U, // ADDi_MM
4497 : 0U, // ADDiu
4498 : 0U, // ADDiu_MM
4499 : 0U, // ADDu
4500 : 0U, // ADDu_MM
4501 : 64U, // ALIGN
4502 : 64U, // ALIGN_MMR6
4503 : 0U, // ALUIPC
4504 : 0U, // ALUIPC_MMR6
4505 : 0U, // AND
4506 : 0U, // AND16_MM
4507 : 0U, // AND16_MMR6
4508 : 0U, // AND64
4509 : 0U, // ANDI16_MM
4510 : 0U, // ANDI16_MMR6
4511 : 6U, // ANDI_B
4512 : 8U, // ANDI_MMR6
4513 : 0U, // AND_MM
4514 : 0U, // AND_MMR6
4515 : 0U, // AND_V
4516 : 8U, // ANDi
4517 : 8U, // ANDi64
4518 : 8U, // ANDi_MM
4519 : 4U, // APPEND
4520 : 4U, // APPEND_MMR2
4521 : 0U, // ASUB_S_B
4522 : 0U, // ASUB_S_D
4523 : 0U, // ASUB_S_H
4524 : 0U, // ASUB_S_W
4525 : 0U, // ASUB_U_B
4526 : 0U, // ASUB_U_D
4527 : 0U, // ASUB_U_H
4528 : 0U, // ASUB_U_W
4529 : 8U, // AUI
4530 : 0U, // AUIPC
4531 : 0U, // AUIPC_MMR6
4532 : 8U, // AUI_MMR6
4533 : 0U, // AVER_S_B
4534 : 0U, // AVER_S_D
4535 : 0U, // AVER_S_H
4536 : 0U, // AVER_S_W
4537 : 0U, // AVER_U_B
4538 : 0U, // AVER_U_D
4539 : 0U, // AVER_U_H
4540 : 0U, // AVER_U_W
4541 : 0U, // AVE_S_B
4542 : 0U, // AVE_S_D
4543 : 0U, // AVE_S_H
4544 : 0U, // AVE_S_W
4545 : 0U, // AVE_U_B
4546 : 0U, // AVE_U_D
4547 : 0U, // AVE_U_H
4548 : 0U, // AVE_U_W
4549 : 0U, // AddiuRxImmX16
4550 : 0U, // AddiuRxPcImmX16
4551 : 0U, // AddiuRxRxImm16
4552 : 0U, // AddiuRxRxImmX16
4553 : 0U, // AddiuRxRyOffMemX16
4554 : 0U, // AddiuSpImm16
4555 : 0U, // AddiuSpImmX16
4556 : 0U, // AdduRxRyRz16
4557 : 0U, // AndRxRxRy16
4558 : 0U, // B16_MM
4559 : 0U, // BADDu
4560 : 0U, // BAL
4561 : 0U, // BALC
4562 : 0U, // BALC_MMR6
4563 : 10U, // BALIGN
4564 : 10U, // BALIGN_MMR2
4565 : 0U, // BBIT0
4566 : 0U, // BBIT032
4567 : 0U, // BBIT1
4568 : 0U, // BBIT132
4569 : 0U, // BC
4570 : 0U, // BC16_MMR6
4571 : 0U, // BC1EQZ
4572 : 0U, // BC1EQZC_MMR6
4573 : 0U, // BC1F
4574 : 0U, // BC1FL
4575 : 0U, // BC1F_MM
4576 : 0U, // BC1NEZ
4577 : 0U, // BC1NEZC_MMR6
4578 : 0U, // BC1T
4579 : 0U, // BC1TL
4580 : 0U, // BC1T_MM
4581 : 0U, // BC2EQZ
4582 : 0U, // BC2EQZC_MMR6
4583 : 0U, // BC2NEZ
4584 : 0U, // BC2NEZC_MMR6
4585 : 2U, // BCLRI_B
4586 : 12U, // BCLRI_D
4587 : 14U, // BCLRI_H
4588 : 4U, // BCLRI_W
4589 : 0U, // BCLR_B
4590 : 0U, // BCLR_D
4591 : 0U, // BCLR_H
4592 : 0U, // BCLR_W
4593 : 0U, // BC_MMR6
4594 : 0U, // BEQ
4595 : 0U, // BEQ64
4596 : 0U, // BEQC
4597 : 0U, // BEQC64
4598 : 0U, // BEQC_MMR6
4599 : 0U, // BEQL
4600 : 0U, // BEQZ16_MM
4601 : 0U, // BEQZALC
4602 : 0U, // BEQZALC_MMR6
4603 : 0U, // BEQZC
4604 : 0U, // BEQZC16_MMR6
4605 : 0U, // BEQZC64
4606 : 0U, // BEQZC_MM
4607 : 0U, // BEQZC_MMR6
4608 : 0U, // BEQ_MM
4609 : 0U, // BGEC
4610 : 0U, // BGEC64
4611 : 0U, // BGEC_MMR6
4612 : 0U, // BGEUC
4613 : 0U, // BGEUC64
4614 : 0U, // BGEUC_MMR6
4615 : 0U, // BGEZ
4616 : 0U, // BGEZ64
4617 : 0U, // BGEZAL
4618 : 0U, // BGEZALC
4619 : 0U, // BGEZALC_MMR6
4620 : 0U, // BGEZALL
4621 : 0U, // BGEZALS_MM
4622 : 0U, // BGEZAL_MM
4623 : 0U, // BGEZC
4624 : 0U, // BGEZC64
4625 : 0U, // BGEZC_MMR6
4626 : 0U, // BGEZL
4627 : 0U, // BGEZ_MM
4628 : 0U, // BGTZ
4629 : 0U, // BGTZ64
4630 : 0U, // BGTZALC
4631 : 0U, // BGTZALC_MMR6
4632 : 0U, // BGTZC
4633 : 0U, // BGTZC64
4634 : 0U, // BGTZC_MMR6
4635 : 0U, // BGTZL
4636 : 0U, // BGTZ_MM
4637 : 16U, // BINSLI_B
4638 : 18U, // BINSLI_D
4639 : 20U, // BINSLI_H
4640 : 22U, // BINSLI_W
4641 : 24U, // BINSL_B
4642 : 24U, // BINSL_D
4643 : 24U, // BINSL_H
4644 : 24U, // BINSL_W
4645 : 16U, // BINSRI_B
4646 : 18U, // BINSRI_D
4647 : 20U, // BINSRI_H
4648 : 22U, // BINSRI_W
4649 : 24U, // BINSR_B
4650 : 24U, // BINSR_D
4651 : 24U, // BINSR_H
4652 : 24U, // BINSR_W
4653 : 0U, // BITREV
4654 : 0U, // BITREV_MM
4655 : 0U, // BITSWAP
4656 : 0U, // BITSWAP_MMR6
4657 : 0U, // BLEZ
4658 : 0U, // BLEZ64
4659 : 0U, // BLEZALC
4660 : 0U, // BLEZALC_MMR6
4661 : 0U, // BLEZC
4662 : 0U, // BLEZC64
4663 : 0U, // BLEZC_MMR6
4664 : 0U, // BLEZL
4665 : 0U, // BLEZ_MM
4666 : 0U, // BLTC
4667 : 0U, // BLTC64
4668 : 0U, // BLTC_MMR6
4669 : 0U, // BLTUC
4670 : 0U, // BLTUC64
4671 : 0U, // BLTUC_MMR6
4672 : 0U, // BLTZ
4673 : 0U, // BLTZ64
4674 : 0U, // BLTZAL
4675 : 0U, // BLTZALC
4676 : 0U, // BLTZALC_MMR6
4677 : 0U, // BLTZALL
4678 : 0U, // BLTZALS_MM
4679 : 0U, // BLTZAL_MM
4680 : 0U, // BLTZC
4681 : 0U, // BLTZC64
4682 : 0U, // BLTZC_MMR6
4683 : 0U, // BLTZL
4684 : 0U, // BLTZ_MM
4685 : 26U, // BMNZI_B
4686 : 24U, // BMNZ_V
4687 : 26U, // BMZI_B
4688 : 24U, // BMZ_V
4689 : 0U, // BNE
4690 : 0U, // BNE64
4691 : 0U, // BNEC
4692 : 0U, // BNEC64
4693 : 0U, // BNEC_MMR6
4694 : 2U, // BNEGI_B
4695 : 12U, // BNEGI_D
4696 : 14U, // BNEGI_H
4697 : 4U, // BNEGI_W
4698 : 0U, // BNEG_B
4699 : 0U, // BNEG_D
4700 : 0U, // BNEG_H
4701 : 0U, // BNEG_W
4702 : 0U, // BNEL
4703 : 0U, // BNEZ16_MM
4704 : 0U, // BNEZALC
4705 : 0U, // BNEZALC_MMR6
4706 : 0U, // BNEZC
4707 : 0U, // BNEZC16_MMR6
4708 : 0U, // BNEZC64
4709 : 0U, // BNEZC_MM
4710 : 0U, // BNEZC_MMR6
4711 : 0U, // BNE_MM
4712 : 0U, // BNVC
4713 : 0U, // BNVC_MMR6
4714 : 0U, // BNZ_B
4715 : 0U, // BNZ_D
4716 : 0U, // BNZ_H
4717 : 0U, // BNZ_V
4718 : 0U, // BNZ_W
4719 : 0U, // BOVC
4720 : 0U, // BOVC_MMR6
4721 : 0U, // BPOSGE32
4722 : 0U, // BPOSGE32C_MMR3
4723 : 0U, // BPOSGE32_MM
4724 : 0U, // BREAK
4725 : 0U, // BREAK16_MM
4726 : 0U, // BREAK16_MMR6
4727 : 0U, // BREAK_MM
4728 : 0U, // BREAK_MMR6
4729 : 26U, // BSELI_B
4730 : 24U, // BSEL_V
4731 : 2U, // BSETI_B
4732 : 12U, // BSETI_D
4733 : 14U, // BSETI_H
4734 : 4U, // BSETI_W
4735 : 0U, // BSET_B
4736 : 0U, // BSET_D
4737 : 0U, // BSET_H
4738 : 0U, // BSET_W
4739 : 0U, // BZ_B
4740 : 0U, // BZ_D
4741 : 0U, // BZ_H
4742 : 0U, // BZ_V
4743 : 0U, // BZ_W
4744 : 0U, // BeqzRxImm16
4745 : 0U, // BeqzRxImmX16
4746 : 0U, // Bimm16
4747 : 0U, // BimmX16
4748 : 0U, // BnezRxImm16
4749 : 0U, // BnezRxImmX16
4750 : 0U, // Break16
4751 : 0U, // Bteqz16
4752 : 0U, // BteqzX16
4753 : 0U, // Btnez16
4754 : 0U, // BtnezX16
4755 : 0U, // CACHE
4756 : 0U, // CACHEE
4757 : 0U, // CACHEE_MM
4758 : 0U, // CACHE_MM
4759 : 0U, // CACHE_MMR6
4760 : 0U, // CACHE_R6
4761 : 0U, // CEIL_L_D64
4762 : 0U, // CEIL_L_D_MMR6
4763 : 0U, // CEIL_L_S
4764 : 0U, // CEIL_L_S_MMR6
4765 : 0U, // CEIL_W_D32
4766 : 0U, // CEIL_W_D64
4767 : 0U, // CEIL_W_D_MMR6
4768 : 0U, // CEIL_W_MM
4769 : 0U, // CEIL_W_S
4770 : 0U, // CEIL_W_S_MM
4771 : 0U, // CEIL_W_S_MMR6
4772 : 0U, // CEQI_B
4773 : 0U, // CEQI_D
4774 : 0U, // CEQI_H
4775 : 0U, // CEQI_W
4776 : 0U, // CEQ_B
4777 : 0U, // CEQ_D
4778 : 0U, // CEQ_H
4779 : 0U, // CEQ_W
4780 : 0U, // CFC1
4781 : 0U, // CFC1_MM
4782 : 0U, // CFC2_MM
4783 : 0U, // CFCMSA
4784 : 580U, // CINS
4785 : 580U, // CINS32
4786 : 580U, // CINS64_32
4787 : 580U, // CINS_i32
4788 : 0U, // CLASS_D
4789 : 0U, // CLASS_D_MMR6
4790 : 0U, // CLASS_S
4791 : 0U, // CLASS_S_MMR6
4792 : 0U, // CLEI_S_B
4793 : 0U, // CLEI_S_D
4794 : 0U, // CLEI_S_H
4795 : 0U, // CLEI_S_W
4796 : 4U, // CLEI_U_B
4797 : 4U, // CLEI_U_D
4798 : 4U, // CLEI_U_H
4799 : 4U, // CLEI_U_W
4800 : 0U, // CLE_S_B
4801 : 0U, // CLE_S_D
4802 : 0U, // CLE_S_H
4803 : 0U, // CLE_S_W
4804 : 0U, // CLE_U_B
4805 : 0U, // CLE_U_D
4806 : 0U, // CLE_U_H
4807 : 0U, // CLE_U_W
4808 : 0U, // CLO
4809 : 0U, // CLO_MM
4810 : 0U, // CLO_MMR6
4811 : 0U, // CLO_R6
4812 : 0U, // CLTI_S_B
4813 : 0U, // CLTI_S_D
4814 : 0U, // CLTI_S_H
4815 : 0U, // CLTI_S_W
4816 : 4U, // CLTI_U_B
4817 : 4U, // CLTI_U_D
4818 : 4U, // CLTI_U_H
4819 : 4U, // CLTI_U_W
4820 : 0U, // CLT_S_B
4821 : 0U, // CLT_S_D
4822 : 0U, // CLT_S_H
4823 : 0U, // CLT_S_W
4824 : 0U, // CLT_U_B
4825 : 0U, // CLT_U_D
4826 : 0U, // CLT_U_H
4827 : 0U, // CLT_U_W
4828 : 0U, // CLZ
4829 : 0U, // CLZ_MM
4830 : 0U, // CLZ_MMR6
4831 : 0U, // CLZ_R6
4832 : 0U, // CMPGDU_EQ_QB
4833 : 0U, // CMPGDU_EQ_QB_MMR2
4834 : 0U, // CMPGDU_LE_QB
4835 : 0U, // CMPGDU_LE_QB_MMR2
4836 : 0U, // CMPGDU_LT_QB
4837 : 0U, // CMPGDU_LT_QB_MMR2
4838 : 0U, // CMPGU_EQ_QB
4839 : 0U, // CMPGU_EQ_QB_MM
4840 : 0U, // CMPGU_LE_QB
4841 : 0U, // CMPGU_LE_QB_MM
4842 : 0U, // CMPGU_LT_QB
4843 : 0U, // CMPGU_LT_QB_MM
4844 : 0U, // CMPU_EQ_QB
4845 : 0U, // CMPU_EQ_QB_MM
4846 : 0U, // CMPU_LE_QB
4847 : 0U, // CMPU_LE_QB_MM
4848 : 0U, // CMPU_LT_QB
4849 : 0U, // CMPU_LT_QB_MM
4850 : 0U, // CMP_AF_D_MMR6
4851 : 0U, // CMP_AF_S_MMR6
4852 : 0U, // CMP_EQ_D
4853 : 0U, // CMP_EQ_D_MMR6
4854 : 0U, // CMP_EQ_PH
4855 : 0U, // CMP_EQ_PH_MM
4856 : 0U, // CMP_EQ_S
4857 : 0U, // CMP_EQ_S_MMR6
4858 : 0U, // CMP_F_D
4859 : 0U, // CMP_F_S
4860 : 0U, // CMP_LE_D
4861 : 0U, // CMP_LE_D_MMR6
4862 : 0U, // CMP_LE_PH
4863 : 0U, // CMP_LE_PH_MM
4864 : 0U, // CMP_LE_S
4865 : 0U, // CMP_LE_S_MMR6
4866 : 0U, // CMP_LT_D
4867 : 0U, // CMP_LT_D_MMR6
4868 : 0U, // CMP_LT_PH
4869 : 0U, // CMP_LT_PH_MM
4870 : 0U, // CMP_LT_S
4871 : 0U, // CMP_LT_S_MMR6
4872 : 0U, // CMP_SAF_D
4873 : 0U, // CMP_SAF_D_MMR6
4874 : 0U, // CMP_SAF_S
4875 : 0U, // CMP_SAF_S_MMR6
4876 : 0U, // CMP_SEQ_D
4877 : 0U, // CMP_SEQ_D_MMR6
4878 : 0U, // CMP_SEQ_S
4879 : 0U, // CMP_SEQ_S_MMR6
4880 : 0U, // CMP_SLE_D
4881 : 0U, // CMP_SLE_D_MMR6
4882 : 0U, // CMP_SLE_S
4883 : 0U, // CMP_SLE_S_MMR6
4884 : 0U, // CMP_SLT_D
4885 : 0U, // CMP_SLT_D_MMR6
4886 : 0U, // CMP_SLT_S
4887 : 0U, // CMP_SLT_S_MMR6
4888 : 0U, // CMP_SUEQ_D
4889 : 0U, // CMP_SUEQ_D_MMR6
4890 : 0U, // CMP_SUEQ_S
4891 : 0U, // CMP_SUEQ_S_MMR6
4892 : 0U, // CMP_SULE_D
4893 : 0U, // CMP_SULE_D_MMR6
4894 : 0U, // CMP_SULE_S
4895 : 0U, // CMP_SULE_S_MMR6
4896 : 0U, // CMP_SULT_D
4897 : 0U, // CMP_SULT_D_MMR6
4898 : 0U, // CMP_SULT_S
4899 : 0U, // CMP_SULT_S_MMR6
4900 : 0U, // CMP_SUN_D
4901 : 0U, // CMP_SUN_D_MMR6
4902 : 0U, // CMP_SUN_S
4903 : 0U, // CMP_SUN_S_MMR6
4904 : 0U, // CMP_UEQ_D
4905 : 0U, // CMP_UEQ_D_MMR6
4906 : 0U, // CMP_UEQ_S
4907 : 0U, // CMP_UEQ_S_MMR6
4908 : 0U, // CMP_ULE_D
4909 : 0U, // CMP_ULE_D_MMR6
4910 : 0U, // CMP_ULE_S
4911 : 0U, // CMP_ULE_S_MMR6
4912 : 0U, // CMP_ULT_D
4913 : 0U, // CMP_ULT_D_MMR6
4914 : 0U, // CMP_ULT_S
4915 : 0U, // CMP_ULT_S_MMR6
4916 : 0U, // CMP_UN_D
4917 : 0U, // CMP_UN_D_MMR6
4918 : 0U, // CMP_UN_S
4919 : 0U, // CMP_UN_S_MMR6
4920 : 142U, // COPY_S_B
4921 : 156U, // COPY_S_D
4922 : 130U, // COPY_S_H
4923 : 138U, // COPY_S_W
4924 : 142U, // COPY_U_B
4925 : 130U, // COPY_U_H
4926 : 138U, // COPY_U_W
4927 : 0U, // CRC32B
4928 : 0U, // CRC32CB
4929 : 0U, // CRC32CD
4930 : 0U, // CRC32CH
4931 : 0U, // CRC32CW
4932 : 0U, // CRC32D
4933 : 0U, // CRC32H
4934 : 0U, // CRC32W
4935 : 0U, // CTC1
4936 : 0U, // CTC1_MM
4937 : 0U, // CTC2_MM
4938 : 0U, // CTCMSA
4939 : 0U, // CVT_D32_S
4940 : 0U, // CVT_D32_S_MM
4941 : 0U, // CVT_D32_W
4942 : 0U, // CVT_D32_W_MM
4943 : 0U, // CVT_D64_L
4944 : 0U, // CVT_D64_S
4945 : 0U, // CVT_D64_S_MM
4946 : 0U, // CVT_D64_W
4947 : 0U, // CVT_D64_W_MM
4948 : 0U, // CVT_D_L_MMR6
4949 : 0U, // CVT_L_D64
4950 : 0U, // CVT_L_D64_MM
4951 : 0U, // CVT_L_D_MMR6
4952 : 0U, // CVT_L_S
4953 : 0U, // CVT_L_S_MM
4954 : 0U, // CVT_L_S_MMR6
4955 : 0U, // CVT_PS_S64
4956 : 0U, // CVT_S_D32
4957 : 0U, // CVT_S_D32_MM
4958 : 0U, // CVT_S_D64
4959 : 0U, // CVT_S_D64_MM
4960 : 0U, // CVT_S_L
4961 : 0U, // CVT_S_L_MMR6
4962 : 0U, // CVT_S_PL64
4963 : 0U, // CVT_S_PU64
4964 : 0U, // CVT_S_W
4965 : 0U, // CVT_S_W_MM
4966 : 0U, // CVT_S_W_MMR6
4967 : 0U, // CVT_W_D32
4968 : 0U, // CVT_W_D32_MM
4969 : 0U, // CVT_W_D64
4970 : 0U, // CVT_W_D64_MM
4971 : 0U, // CVT_W_S
4972 : 0U, // CVT_W_S_MM
4973 : 0U, // CVT_W_S_MMR6
4974 : 0U, // C_EQ_D32
4975 : 0U, // C_EQ_D32_MM
4976 : 0U, // C_EQ_D64
4977 : 0U, // C_EQ_D64_MM
4978 : 0U, // C_EQ_S
4979 : 0U, // C_EQ_S_MM
4980 : 0U, // C_F_D32
4981 : 0U, // C_F_D32_MM
4982 : 0U, // C_F_D64
4983 : 0U, // C_F_D64_MM
4984 : 0U, // C_F_S
4985 : 0U, // C_F_S_MM
4986 : 0U, // C_LE_D32
4987 : 0U, // C_LE_D32_MM
4988 : 0U, // C_LE_D64
4989 : 0U, // C_LE_D64_MM
4990 : 0U, // C_LE_S
4991 : 0U, // C_LE_S_MM
4992 : 0U, // C_LT_D32
4993 : 0U, // C_LT_D32_MM
4994 : 0U, // C_LT_D64
4995 : 0U, // C_LT_D64_MM
4996 : 0U, // C_LT_S
4997 : 0U, // C_LT_S_MM
4998 : 0U, // C_NGE_D32
4999 : 0U, // C_NGE_D32_MM
5000 : 0U, // C_NGE_D64
5001 : 0U, // C_NGE_D64_MM
5002 : 0U, // C_NGE_S
5003 : 0U, // C_NGE_S_MM
5004 : 0U, // C_NGLE_D32
5005 : 0U, // C_NGLE_D32_MM
5006 : 0U, // C_NGLE_D64
5007 : 0U, // C_NGLE_D64_MM
5008 : 0U, // C_NGLE_S
5009 : 0U, // C_NGLE_S_MM
5010 : 0U, // C_NGL_D32
5011 : 0U, // C_NGL_D32_MM
5012 : 0U, // C_NGL_D64
5013 : 0U, // C_NGL_D64_MM
5014 : 0U, // C_NGL_S
5015 : 0U, // C_NGL_S_MM
5016 : 0U, // C_NGT_D32
5017 : 0U, // C_NGT_D32_MM
5018 : 0U, // C_NGT_D64
5019 : 0U, // C_NGT_D64_MM
5020 : 0U, // C_NGT_S
5021 : 0U, // C_NGT_S_MM
5022 : 0U, // C_OLE_D32
5023 : 0U, // C_OLE_D32_MM
5024 : 0U, // C_OLE_D64
5025 : 0U, // C_OLE_D64_MM
5026 : 0U, // C_OLE_S
5027 : 0U, // C_OLE_S_MM
5028 : 0U, // C_OLT_D32
5029 : 0U, // C_OLT_D32_MM
5030 : 0U, // C_OLT_D64
5031 : 0U, // C_OLT_D64_MM
5032 : 0U, // C_OLT_S
5033 : 0U, // C_OLT_S_MM
5034 : 0U, // C_SEQ_D32
5035 : 0U, // C_SEQ_D32_MM
5036 : 0U, // C_SEQ_D64
5037 : 0U, // C_SEQ_D64_MM
5038 : 0U, // C_SEQ_S
5039 : 0U, // C_SEQ_S_MM
5040 : 0U, // C_SF_D32
5041 : 0U, // C_SF_D32_MM
5042 : 0U, // C_SF_D64
5043 : 0U, // C_SF_D64_MM
5044 : 0U, // C_SF_S
5045 : 0U, // C_SF_S_MM
5046 : 0U, // C_UEQ_D32
5047 : 0U, // C_UEQ_D32_MM
5048 : 0U, // C_UEQ_D64
5049 : 0U, // C_UEQ_D64_MM
5050 : 0U, // C_UEQ_S
5051 : 0U, // C_UEQ_S_MM
5052 : 0U, // C_ULE_D32
5053 : 0U, // C_ULE_D32_MM
5054 : 0U, // C_ULE_D64
5055 : 0U, // C_ULE_D64_MM
5056 : 0U, // C_ULE_S
5057 : 0U, // C_ULE_S_MM
5058 : 0U, // C_ULT_D32
5059 : 0U, // C_ULT_D32_MM
5060 : 0U, // C_ULT_D64
5061 : 0U, // C_ULT_D64_MM
5062 : 0U, // C_ULT_S
5063 : 0U, // C_ULT_S_MM
5064 : 0U, // C_UN_D32
5065 : 0U, // C_UN_D32_MM
5066 : 0U, // C_UN_D64
5067 : 0U, // C_UN_D64_MM
5068 : 0U, // C_UN_S
5069 : 0U, // C_UN_S_MM
5070 : 0U, // CmpRxRy16
5071 : 0U, // CmpiRxImm16
5072 : 0U, // CmpiRxImmX16
5073 : 0U, // DADD
5074 : 0U, // DADDi
5075 : 0U, // DADDiu
5076 : 0U, // DADDu
5077 : 8U, // DAHI
5078 : 1088U, // DALIGN
5079 : 8U, // DATI
5080 : 8U, // DAUI
5081 : 0U, // DBITSWAP
5082 : 0U, // DCLO
5083 : 0U, // DCLO_R6
5084 : 0U, // DCLZ
5085 : 0U, // DCLZ_R6
5086 : 0U, // DDIV
5087 : 0U, // DDIVU
5088 : 0U, // DERET
5089 : 0U, // DERET_MM
5090 : 0U, // DERET_MMR6
5091 : 1612U, // DEXT
5092 : 2124U, // DEXT64_32
5093 : 2628U, // DEXTM
5094 : 222U, // DEXTU
5095 : 0U, // DI
5096 : 3148U, // DINS
5097 : 3652U, // DINSM
5098 : 286U, // DINSU
5099 : 0U, // DIV
5100 : 0U, // DIVU
5101 : 0U, // DIVU_MMR6
5102 : 0U, // DIV_MMR6
5103 : 0U, // DIV_S_B
5104 : 0U, // DIV_S_D
5105 : 0U, // DIV_S_H
5106 : 0U, // DIV_S_W
5107 : 0U, // DIV_U_B
5108 : 0U, // DIV_U_D
5109 : 0U, // DIV_U_H
5110 : 0U, // DIV_U_W
5111 : 0U, // DI_MM
5112 : 0U, // DI_MMR6
5113 : 4160U, // DLSA
5114 : 4160U, // DLSA_R6
5115 : 2U, // DMFC0
5116 : 0U, // DMFC1
5117 : 2U, // DMFC2
5118 : 0U, // DMFC2_OCTEON
5119 : 2U, // DMFGC0
5120 : 0U, // DMOD
5121 : 0U, // DMODU
5122 : 0U, // DMT
5123 : 0U, // DMTC0
5124 : 0U, // DMTC1
5125 : 0U, // DMTC2
5126 : 0U, // DMTC2_OCTEON
5127 : 0U, // DMTGC0
5128 : 0U, // DMUH
5129 : 0U, // DMUHU
5130 : 0U, // DMUL
5131 : 0U, // DMULT
5132 : 0U, // DMULTu
5133 : 0U, // DMULU
5134 : 0U, // DMUL_R6
5135 : 0U, // DOTP_S_D
5136 : 0U, // DOTP_S_H
5137 : 0U, // DOTP_S_W
5138 : 0U, // DOTP_U_D
5139 : 0U, // DOTP_U_H
5140 : 0U, // DOTP_U_W
5141 : 24U, // DPADD_S_D
5142 : 24U, // DPADD_S_H
5143 : 24U, // DPADD_S_W
5144 : 24U, // DPADD_U_D
5145 : 24U, // DPADD_U_H
5146 : 24U, // DPADD_U_W
5147 : 0U, // DPAQX_SA_W_PH
5148 : 0U, // DPAQX_SA_W_PH_MMR2
5149 : 0U, // DPAQX_S_W_PH
5150 : 0U, // DPAQX_S_W_PH_MMR2
5151 : 0U, // DPAQ_SA_L_W
5152 : 0U, // DPAQ_SA_L_W_MM
5153 : 0U, // DPAQ_S_W_PH
5154 : 0U, // DPAQ_S_W_PH_MM
5155 : 0U, // DPAU_H_QBL
5156 : 0U, // DPAU_H_QBL_MM
5157 : 0U, // DPAU_H_QBR
5158 : 0U, // DPAU_H_QBR_MM
5159 : 0U, // DPAX_W_PH
5160 : 0U, // DPAX_W_PH_MMR2
5161 : 0U, // DPA_W_PH
5162 : 0U, // DPA_W_PH_MMR2
5163 : 0U, // DPOP
5164 : 0U, // DPSQX_SA_W_PH
5165 : 0U, // DPSQX_SA_W_PH_MMR2
5166 : 0U, // DPSQX_S_W_PH
5167 : 0U, // DPSQX_S_W_PH_MMR2
5168 : 0U, // DPSQ_SA_L_W
5169 : 0U, // DPSQ_SA_L_W_MM
5170 : 0U, // DPSQ_S_W_PH
5171 : 0U, // DPSQ_S_W_PH_MM
5172 : 24U, // DPSUB_S_D
5173 : 24U, // DPSUB_S_H
5174 : 24U, // DPSUB_S_W
5175 : 24U, // DPSUB_U_D
5176 : 24U, // DPSUB_U_H
5177 : 24U, // DPSUB_U_W
5178 : 0U, // DPSU_H_QBL
5179 : 0U, // DPSU_H_QBL_MM
5180 : 0U, // DPSU_H_QBR
5181 : 0U, // DPSU_H_QBR_MM
5182 : 0U, // DPSX_W_PH
5183 : 0U, // DPSX_W_PH_MMR2
5184 : 0U, // DPS_W_PH
5185 : 0U, // DPS_W_PH_MMR2
5186 : 12U, // DROTR
5187 : 4U, // DROTR32
5188 : 0U, // DROTRV
5189 : 0U, // DSBH
5190 : 0U, // DSDIV
5191 : 0U, // DSHD
5192 : 12U, // DSLL
5193 : 4U, // DSLL32
5194 : 0U, // DSLL64_32
5195 : 0U, // DSLLV
5196 : 12U, // DSRA
5197 : 4U, // DSRA32
5198 : 0U, // DSRAV
5199 : 12U, // DSRL
5200 : 4U, // DSRL32
5201 : 0U, // DSRLV
5202 : 0U, // DSUB
5203 : 0U, // DSUBu
5204 : 0U, // DUDIV
5205 : 0U, // DVP
5206 : 0U, // DVPE
5207 : 0U, // DVP_MMR6
5208 : 0U, // DivRxRy16
5209 : 0U, // DivuRxRy16
5210 : 0U, // EHB
5211 : 0U, // EHB_MM
5212 : 0U, // EHB_MMR6
5213 : 0U, // EI
5214 : 0U, // EI_MM
5215 : 0U, // EI_MMR6
5216 : 0U, // EMT
5217 : 0U, // ERET
5218 : 0U, // ERETNC
5219 : 0U, // ERETNC_MMR6
5220 : 0U, // ERET_MM
5221 : 0U, // ERET_MMR6
5222 : 0U, // EVP
5223 : 0U, // EVPE
5224 : 0U, // EVP_MMR6
5225 : 2116U, // EXT
5226 : 4U, // EXTP
5227 : 4U, // EXTPDP
5228 : 0U, // EXTPDPV
5229 : 0U, // EXTPDPV_MM
5230 : 4U, // EXTPDP_MM
5231 : 0U, // EXTPV
5232 : 0U, // EXTPV_MM
5233 : 4U, // EXTP_MM
5234 : 0U, // EXTRV_RS_W
5235 : 0U, // EXTRV_RS_W_MM
5236 : 0U, // EXTRV_R_W
5237 : 0U, // EXTRV_R_W_MM
5238 : 0U, // EXTRV_S_H
5239 : 0U, // EXTRV_S_H_MM
5240 : 0U, // EXTRV_W
5241 : 0U, // EXTRV_W_MM
5242 : 4U, // EXTR_RS_W
5243 : 4U, // EXTR_RS_W_MM
5244 : 4U, // EXTR_R_W
5245 : 4U, // EXTR_R_W_MM
5246 : 4U, // EXTR_S_H
5247 : 4U, // EXTR_S_H_MM
5248 : 4U, // EXTR_W
5249 : 4U, // EXTR_W_MM
5250 : 580U, // EXTS
5251 : 580U, // EXTS32
5252 : 2116U, // EXT_MM
5253 : 2116U, // EXT_MMR6
5254 : 0U, // FABS_D32
5255 : 0U, // FABS_D32_MM
5256 : 0U, // FABS_D64
5257 : 0U, // FABS_D64_MM
5258 : 0U, // FABS_S
5259 : 0U, // FABS_S_MM
5260 : 0U, // FADD_D
5261 : 0U, // FADD_D32
5262 : 0U, // FADD_D32_MM
5263 : 0U, // FADD_D64
5264 : 0U, // FADD_D64_MM
5265 : 0U, // FADD_S
5266 : 0U, // FADD_S_MM
5267 : 32U, // FADD_S_MMR6
5268 : 0U, // FADD_W
5269 : 0U, // FCAF_D
5270 : 0U, // FCAF_W
5271 : 0U, // FCEQ_D
5272 : 0U, // FCEQ_W
5273 : 0U, // FCLASS_D
5274 : 0U, // FCLASS_W
5275 : 0U, // FCLE_D
5276 : 0U, // FCLE_W
5277 : 0U, // FCLT_D
5278 : 0U, // FCLT_W
5279 : 0U, // FCMP_D32
5280 : 0U, // FCMP_D32_MM
5281 : 0U, // FCMP_D64
5282 : 0U, // FCMP_S32
5283 : 0U, // FCMP_S32_MM
5284 : 0U, // FCNE_D
5285 : 0U, // FCNE_W
5286 : 0U, // FCOR_D
5287 : 0U, // FCOR_W
5288 : 0U, // FCUEQ_D
5289 : 0U, // FCUEQ_W
5290 : 0U, // FCULE_D
5291 : 0U, // FCULE_W
5292 : 0U, // FCULT_D
5293 : 0U, // FCULT_W
5294 : 0U, // FCUNE_D
5295 : 0U, // FCUNE_W
5296 : 0U, // FCUN_D
5297 : 0U, // FCUN_W
5298 : 0U, // FDIV_D
5299 : 0U, // FDIV_D32
5300 : 0U, // FDIV_D32_MM
5301 : 0U, // FDIV_D64
5302 : 0U, // FDIV_D64_MM
5303 : 0U, // FDIV_S
5304 : 0U, // FDIV_S_MM
5305 : 32U, // FDIV_S_MMR6
5306 : 0U, // FDIV_W
5307 : 0U, // FEXDO_H
5308 : 0U, // FEXDO_W
5309 : 0U, // FEXP2_D
5310 : 0U, // FEXP2_W
5311 : 0U, // FEXUPL_D
5312 : 0U, // FEXUPL_W
5313 : 0U, // FEXUPR_D
5314 : 0U, // FEXUPR_W
5315 : 0U, // FFINT_S_D
5316 : 0U, // FFINT_S_W
5317 : 0U, // FFINT_U_D
5318 : 0U, // FFINT_U_W
5319 : 0U, // FFQL_D
5320 : 0U, // FFQL_W
5321 : 0U, // FFQR_D
5322 : 0U, // FFQR_W
5323 : 0U, // FILL_B
5324 : 0U, // FILL_D
5325 : 0U, // FILL_H
5326 : 0U, // FILL_W
5327 : 0U, // FLOG2_D
5328 : 0U, // FLOG2_W
5329 : 0U, // FLOOR_L_D64
5330 : 0U, // FLOOR_L_D_MMR6
5331 : 0U, // FLOOR_L_S
5332 : 0U, // FLOOR_L_S_MMR6
5333 : 0U, // FLOOR_W_D32
5334 : 0U, // FLOOR_W_D64
5335 : 0U, // FLOOR_W_D_MMR6
5336 : 0U, // FLOOR_W_MM
5337 : 0U, // FLOOR_W_S
5338 : 0U, // FLOOR_W_S_MM
5339 : 0U, // FLOOR_W_S_MMR6
5340 : 24U, // FMADD_D
5341 : 24U, // FMADD_W
5342 : 0U, // FMAX_A_D
5343 : 0U, // FMAX_A_W
5344 : 0U, // FMAX_D
5345 : 0U, // FMAX_W
5346 : 0U, // FMIN_A_D
5347 : 0U, // FMIN_A_W
5348 : 0U, // FMIN_D
5349 : 0U, // FMIN_W
5350 : 0U, // FMOV_D32
5351 : 0U, // FMOV_D32_MM
5352 : 0U, // FMOV_D64
5353 : 0U, // FMOV_D64_MM
5354 : 0U, // FMOV_S
5355 : 0U, // FMOV_S_MM
5356 : 0U, // FMOV_S_MMR6
5357 : 24U, // FMSUB_D
5358 : 24U, // FMSUB_W
5359 : 0U, // FMUL_D
5360 : 0U, // FMUL_D32
5361 : 0U, // FMUL_D32_MM
5362 : 0U, // FMUL_D64
5363 : 0U, // FMUL_D64_MM
5364 : 0U, // FMUL_S
5365 : 0U, // FMUL_S_MM
5366 : 32U, // FMUL_S_MMR6
5367 : 0U, // FMUL_W
5368 : 0U, // FNEG_D32
5369 : 0U, // FNEG_D32_MM
5370 : 0U, // FNEG_D64
5371 : 0U, // FNEG_D64_MM
5372 : 0U, // FNEG_S
5373 : 0U, // FNEG_S_MM
5374 : 0U, // FNEG_S_MMR6
5375 : 0U, // FORK
5376 : 0U, // FRCP_D
5377 : 0U, // FRCP_W
5378 : 0U, // FRINT_D
5379 : 0U, // FRINT_W
5380 : 0U, // FRSQRT_D
5381 : 0U, // FRSQRT_W
5382 : 0U, // FSAF_D
5383 : 0U, // FSAF_W
5384 : 0U, // FSEQ_D
5385 : 0U, // FSEQ_W
5386 : 0U, // FSLE_D
5387 : 0U, // FSLE_W
5388 : 0U, // FSLT_D
5389 : 0U, // FSLT_W
5390 : 0U, // FSNE_D
5391 : 0U, // FSNE_W
5392 : 0U, // FSOR_D
5393 : 0U, // FSOR_W
5394 : 0U, // FSQRT_D
5395 : 0U, // FSQRT_D32
5396 : 0U, // FSQRT_D32_MM
5397 : 0U, // FSQRT_D64
5398 : 0U, // FSQRT_D64_MM
5399 : 0U, // FSQRT_S
5400 : 0U, // FSQRT_S_MM
5401 : 0U, // FSQRT_W
5402 : 0U, // FSUB_D
5403 : 0U, // FSUB_D32
5404 : 0U, // FSUB_D32_MM
5405 : 0U, // FSUB_D64
5406 : 0U, // FSUB_D64_MM
5407 : 0U, // FSUB_S
5408 : 0U, // FSUB_S_MM
5409 : 32U, // FSUB_S_MMR6
5410 : 0U, // FSUB_W
5411 : 0U, // FSUEQ_D
5412 : 0U, // FSUEQ_W
5413 : 0U, // FSULE_D
5414 : 0U, // FSULE_W
5415 : 0U, // FSULT_D
5416 : 0U, // FSULT_W
5417 : 0U, // FSUNE_D
5418 : 0U, // FSUNE_W
5419 : 0U, // FSUN_D
5420 : 0U, // FSUN_W
5421 : 0U, // FTINT_S_D
5422 : 0U, // FTINT_S_W
5423 : 0U, // FTINT_U_D
5424 : 0U, // FTINT_U_W
5425 : 0U, // FTQ_H
5426 : 0U, // FTQ_W
5427 : 0U, // FTRUNC_S_D
5428 : 0U, // FTRUNC_S_W
5429 : 0U, // FTRUNC_U_D
5430 : 0U, // FTRUNC_U_W
5431 : 0U, // GINVI
5432 : 0U, // GINVI_MMR6
5433 : 0U, // GINVT
5434 : 0U, // GINVT_MMR6
5435 : 0U, // HADD_S_D
5436 : 0U, // HADD_S_H
5437 : 0U, // HADD_S_W
5438 : 0U, // HADD_U_D
5439 : 0U, // HADD_U_H
5440 : 0U, // HADD_U_W
5441 : 0U, // HSUB_S_D
5442 : 0U, // HSUB_S_H
5443 : 0U, // HSUB_S_W
5444 : 0U, // HSUB_U_D
5445 : 0U, // HSUB_U_H
5446 : 0U, // HSUB_U_W
5447 : 0U, // HYPCALL
5448 : 0U, // HYPCALL_MM
5449 : 0U, // ILVEV_B
5450 : 0U, // ILVEV_D
5451 : 0U, // ILVEV_H
5452 : 0U, // ILVEV_W
5453 : 0U, // ILVL_B
5454 : 0U, // ILVL_D
5455 : 0U, // ILVL_H
5456 : 0U, // ILVL_W
5457 : 0U, // ILVOD_B
5458 : 0U, // ILVOD_D
5459 : 0U, // ILVOD_H
5460 : 0U, // ILVOD_W
5461 : 0U, // ILVR_B
5462 : 0U, // ILVR_D
5463 : 0U, // ILVR_H
5464 : 0U, // ILVR_W
5465 : 3140U, // INS
5466 : 0U, // INSERT_B
5467 : 0U, // INSERT_D
5468 : 0U, // INSERT_H
5469 : 0U, // INSERT_W
5470 : 0U, // INSV
5471 : 0U, // INSVE_B
5472 : 0U, // INSVE_D
5473 : 0U, // INSVE_H
5474 : 0U, // INSVE_W
5475 : 0U, // INSV_MM
5476 : 3140U, // INS_MM
5477 : 3140U, // INS_MMR6
5478 : 0U, // J
5479 : 0U, // JAL
5480 : 0U, // JALR
5481 : 0U, // JALR16_MM
5482 : 0U, // JALR64
5483 : 0U, // JALRC16_MMR6
5484 : 0U, // JALRC_HB_MMR6
5485 : 0U, // JALRC_MMR6
5486 : 0U, // JALRS16_MM
5487 : 0U, // JALRS_MM
5488 : 0U, // JALR_HB
5489 : 0U, // JALR_HB64
5490 : 0U, // JALR_MM
5491 : 0U, // JALS_MM
5492 : 0U, // JALX
5493 : 0U, // JALX_MM
5494 : 0U, // JAL_MM
5495 : 0U, // JIALC
5496 : 0U, // JIALC64
5497 : 0U, // JIALC_MMR6
5498 : 0U, // JIC
5499 : 0U, // JIC64
5500 : 0U, // JIC_MMR6
5501 : 0U, // JR
5502 : 0U, // JR16_MM
5503 : 0U, // JR64
5504 : 0U, // JRADDIUSP
5505 : 0U, // JRC16_MM
5506 : 0U, // JRC16_MMR6
5507 : 0U, // JRCADDIUSP_MMR6
5508 : 0U, // JR_HB
5509 : 0U, // JR_HB64
5510 : 0U, // JR_HB64_R6
5511 : 0U, // JR_HB_R6
5512 : 0U, // JR_MM
5513 : 0U, // J_MM
5514 : 0U, // Jal16
5515 : 0U, // JalB16
5516 : 0U, // JrRa16
5517 : 0U, // JrcRa16
5518 : 0U, // JrcRx16
5519 : 0U, // JumpLinkReg16
5520 : 0U, // LB
5521 : 0U, // LB64
5522 : 0U, // LBE
5523 : 0U, // LBE_MM
5524 : 0U, // LBU16_MM
5525 : 0U, // LBUX
5526 : 0U, // LBUX_MM
5527 : 0U, // LBU_MMR6
5528 : 0U, // LB_MM
5529 : 0U, // LB_MMR6
5530 : 0U, // LBu
5531 : 0U, // LBu64
5532 : 0U, // LBuE
5533 : 0U, // LBuE_MM
5534 : 0U, // LBu_MM
5535 : 0U, // LD
5536 : 0U, // LDC1
5537 : 0U, // LDC164
5538 : 0U, // LDC1_D64_MMR6
5539 : 0U, // LDC1_MM
5540 : 0U, // LDC2
5541 : 0U, // LDC2_MMR6
5542 : 0U, // LDC2_R6
5543 : 0U, // LDC3
5544 : 0U, // LDI_B
5545 : 0U, // LDI_D
5546 : 0U, // LDI_H
5547 : 0U, // LDI_W
5548 : 0U, // LDL
5549 : 0U, // LDPC
5550 : 0U, // LDR
5551 : 0U, // LDXC1
5552 : 0U, // LDXC164
5553 : 0U, // LD_B
5554 : 0U, // LD_D
5555 : 0U, // LD_H
5556 : 0U, // LD_W
5557 : 0U, // LEA_ADDiu
5558 : 0U, // LEA_ADDiu64
5559 : 0U, // LEA_ADDiu_MM
5560 : 0U, // LH
5561 : 0U, // LH64
5562 : 0U, // LHE
5563 : 0U, // LHE_MM
5564 : 0U, // LHU16_MM
5565 : 0U, // LHX
5566 : 0U, // LHX_MM
5567 : 0U, // LH_MM
5568 : 0U, // LHu
5569 : 0U, // LHu64
5570 : 0U, // LHuE
5571 : 0U, // LHuE_MM
5572 : 0U, // LHu_MM
5573 : 0U, // LI16_MM
5574 : 0U, // LI16_MMR6
5575 : 0U, // LL
5576 : 0U, // LL64
5577 : 0U, // LL64_R6
5578 : 0U, // LLD
5579 : 0U, // LLD_R6
5580 : 0U, // LLE
5581 : 0U, // LLE_MM
5582 : 0U, // LL_MM
5583 : 0U, // LL_MMR6
5584 : 0U, // LL_R6
5585 : 4160U, // LSA
5586 : 0U, // LSA_MMR6
5587 : 4160U, // LSA_R6
5588 : 0U, // LUI_MMR6
5589 : 0U, // LUXC1
5590 : 0U, // LUXC164
5591 : 0U, // LUXC1_MM
5592 : 0U, // LUi
5593 : 0U, // LUi64
5594 : 0U, // LUi_MM
5595 : 0U, // LW
5596 : 0U, // LW16_MM
5597 : 0U, // LW64
5598 : 0U, // LWC1
5599 : 0U, // LWC1_MM
5600 : 0U, // LWC2
5601 : 0U, // LWC2_MMR6
5602 : 0U, // LWC2_R6
5603 : 0U, // LWC3
5604 : 0U, // LWDSP
5605 : 0U, // LWDSP_MM
5606 : 0U, // LWE
5607 : 0U, // LWE_MM
5608 : 0U, // LWGP_MM
5609 : 0U, // LWL
5610 : 0U, // LWL64
5611 : 0U, // LWLE
5612 : 0U, // LWLE_MM
5613 : 0U, // LWL_MM
5614 : 0U, // LWM16_MM
5615 : 0U, // LWM16_MMR6
5616 : 0U, // LWM32_MM
5617 : 0U, // LWPC
5618 : 0U, // LWPC_MMR6
5619 : 0U, // LWP_MM
5620 : 0U, // LWR
5621 : 0U, // LWR64
5622 : 0U, // LWRE
5623 : 0U, // LWRE_MM
5624 : 0U, // LWR_MM
5625 : 0U, // LWSP_MM
5626 : 0U, // LWUPC
5627 : 0U, // LWU_MM
5628 : 0U, // LWX
5629 : 0U, // LWXC1
5630 : 0U, // LWXC1_MM
5631 : 0U, // LWXS_MM
5632 : 0U, // LWX_MM
5633 : 0U, // LW_MM
5634 : 0U, // LW_MMR6
5635 : 0U, // LWu
5636 : 0U, // LbRxRyOffMemX16
5637 : 0U, // LbuRxRyOffMemX16
5638 : 0U, // LhRxRyOffMemX16
5639 : 0U, // LhuRxRyOffMemX16
5640 : 0U, // LiRxImm16
5641 : 0U, // LiRxImmAlignX16
5642 : 0U, // LiRxImmX16
5643 : 0U, // LwRxPcTcp16
5644 : 0U, // LwRxPcTcpX16
5645 : 0U, // LwRxRyOffMemX16
5646 : 0U, // LwRxSpImmX16
5647 : 0U, // MADD
5648 : 24U, // MADDF_D
5649 : 24U, // MADDF_D_MMR6
5650 : 24U, // MADDF_S
5651 : 24U, // MADDF_S_MMR6
5652 : 24U, // MADDR_Q_H
5653 : 24U, // MADDR_Q_W
5654 : 0U, // MADDU
5655 : 0U, // MADDU_DSP
5656 : 0U, // MADDU_DSP_MM
5657 : 0U, // MADDU_MM
5658 : 24U, // MADDV_B
5659 : 24U, // MADDV_D
5660 : 24U, // MADDV_H
5661 : 24U, // MADDV_W
5662 : 4672U, // MADD_D32
5663 : 4672U, // MADD_D32_MM
5664 : 4672U, // MADD_D64
5665 : 0U, // MADD_DSP
5666 : 0U, // MADD_DSP_MM
5667 : 0U, // MADD_MM
5668 : 24U, // MADD_Q_H
5669 : 24U, // MADD_Q_W
5670 : 4672U, // MADD_S
5671 : 4672U, // MADD_S_MM
5672 : 0U, // MAQ_SA_W_PHL
5673 : 0U, // MAQ_SA_W_PHL_MM
5674 : 0U, // MAQ_SA_W_PHR
5675 : 0U, // MAQ_SA_W_PHR_MM
5676 : 0U, // MAQ_S_W_PHL
5677 : 0U, // MAQ_S_W_PHL_MM
5678 : 0U, // MAQ_S_W_PHR
5679 : 0U, // MAQ_S_W_PHR_MM
5680 : 0U, // MAXA_D
5681 : 0U, // MAXA_D_MMR6
5682 : 0U, // MAXA_S
5683 : 0U, // MAXA_S_MMR6
5684 : 0U, // MAXI_S_B
5685 : 0U, // MAXI_S_D
5686 : 0U, // MAXI_S_H
5687 : 0U, // MAXI_S_W
5688 : 4U, // MAXI_U_B
5689 : 4U, // MAXI_U_D
5690 : 4U, // MAXI_U_H
5691 : 4U, // MAXI_U_W
5692 : 0U, // MAX_A_B
5693 : 0U, // MAX_A_D
5694 : 0U, // MAX_A_H
5695 : 0U, // MAX_A_W
5696 : 0U, // MAX_D
5697 : 0U, // MAX_D_MMR6
5698 : 0U, // MAX_S
5699 : 0U, // MAX_S_B
5700 : 0U, // MAX_S_D
5701 : 0U, // MAX_S_H
5702 : 0U, // MAX_S_MMR6
5703 : 0U, // MAX_S_W
5704 : 0U, // MAX_U_B
5705 : 0U, // MAX_U_D
5706 : 0U, // MAX_U_H
5707 : 0U, // MAX_U_W
5708 : 2U, // MFC0
5709 : 2U, // MFC0_MMR6
5710 : 0U, // MFC1
5711 : 0U, // MFC1_D64
5712 : 0U, // MFC1_MM
5713 : 0U, // MFC1_MMR6
5714 : 2U, // MFC2
5715 : 0U, // MFC2_MMR6
5716 : 2U, // MFGC0
5717 : 2U, // MFGC0_MM
5718 : 2U, // MFHC0_MMR6
5719 : 0U, // MFHC1_D32
5720 : 0U, // MFHC1_D32_MM
5721 : 0U, // MFHC1_D64
5722 : 0U, // MFHC1_D64_MM
5723 : 0U, // MFHC2_MMR6
5724 : 2U, // MFHGC0
5725 : 2U, // MFHGC0_MM
5726 : 0U, // MFHI
5727 : 0U, // MFHI16_MM
5728 : 0U, // MFHI64
5729 : 0U, // MFHI_DSP
5730 : 0U, // MFHI_DSP_MM
5731 : 0U, // MFHI_MM
5732 : 0U, // MFLO
5733 : 0U, // MFLO16_MM
5734 : 0U, // MFLO64
5735 : 0U, // MFLO_DSP
5736 : 0U, // MFLO_DSP_MM
5737 : 0U, // MFLO_MM
5738 : 9308U, // MFTR
5739 : 0U, // MINA_D
5740 : 0U, // MINA_D_MMR6
5741 : 0U, // MINA_S
5742 : 0U, // MINA_S_MMR6
5743 : 0U, // MINI_S_B
5744 : 0U, // MINI_S_D
5745 : 0U, // MINI_S_H
5746 : 0U, // MINI_S_W
5747 : 4U, // MINI_U_B
5748 : 4U, // MINI_U_D
5749 : 4U, // MINI_U_H
5750 : 4U, // MINI_U_W
5751 : 0U, // MIN_A_B
5752 : 0U, // MIN_A_D
5753 : 0U, // MIN_A_H
5754 : 0U, // MIN_A_W
5755 : 0U, // MIN_D
5756 : 0U, // MIN_D_MMR6
5757 : 0U, // MIN_S
5758 : 0U, // MIN_S_B
5759 : 0U, // MIN_S_D
5760 : 0U, // MIN_S_H
5761 : 0U, // MIN_S_MMR6
5762 : 0U, // MIN_S_W
5763 : 0U, // MIN_U_B
5764 : 0U, // MIN_U_D
5765 : 0U, // MIN_U_H
5766 : 0U, // MIN_U_W
5767 : 0U, // MOD
5768 : 0U, // MODSUB
5769 : 0U, // MODSUB_MM
5770 : 0U, // MODU
5771 : 0U, // MODU_MMR6
5772 : 0U, // MOD_MMR6
5773 : 0U, // MOD_S_B
5774 : 0U, // MOD_S_D
5775 : 0U, // MOD_S_H
5776 : 0U, // MOD_S_W
5777 : 0U, // MOD_U_B
5778 : 0U, // MOD_U_D
5779 : 0U, // MOD_U_H
5780 : 0U, // MOD_U_W
5781 : 0U, // MOVE16_MM
5782 : 0U, // MOVE16_MMR6
5783 : 4672U, // MOVEP_MM
5784 : 4672U, // MOVEP_MMR6
5785 : 0U, // MOVE_V
5786 : 0U, // MOVF_D32
5787 : 0U, // MOVF_D32_MM
5788 : 0U, // MOVF_D64
5789 : 0U, // MOVF_I
5790 : 0U, // MOVF_I64
5791 : 0U, // MOVF_I_MM
5792 : 0U, // MOVF_S
5793 : 0U, // MOVF_S_MM
5794 : 0U, // MOVN_I64_D64
5795 : 0U, // MOVN_I64_I
5796 : 0U, // MOVN_I64_I64
5797 : 0U, // MOVN_I64_S
5798 : 0U, // MOVN_I_D32
5799 : 0U, // MOVN_I_D32_MM
5800 : 0U, // MOVN_I_D64
5801 : 0U, // MOVN_I_I
5802 : 0U, // MOVN_I_I64
5803 : 0U, // MOVN_I_MM
5804 : 0U, // MOVN_I_S
5805 : 0U, // MOVN_I_S_MM
5806 : 0U, // MOVT_D32
5807 : 0U, // MOVT_D32_MM
5808 : 0U, // MOVT_D64
5809 : 0U, // MOVT_I
5810 : 0U, // MOVT_I64
5811 : 0U, // MOVT_I_MM
5812 : 0U, // MOVT_S
5813 : 0U, // MOVT_S_MM
5814 : 0U, // MOVZ_I64_D64
5815 : 0U, // MOVZ_I64_I
5816 : 0U, // MOVZ_I64_I64
5817 : 0U, // MOVZ_I64_S
5818 : 0U, // MOVZ_I_D32
5819 : 0U, // MOVZ_I_D32_MM
5820 : 0U, // MOVZ_I_D64
5821 : 0U, // MOVZ_I_I
5822 : 0U, // MOVZ_I_I64
5823 : 0U, // MOVZ_I_MM
5824 : 0U, // MOVZ_I_S
5825 : 0U, // MOVZ_I_S_MM
5826 : 0U, // MSUB
5827 : 24U, // MSUBF_D
5828 : 24U, // MSUBF_D_MMR6
5829 : 24U, // MSUBF_S
5830 : 24U, // MSUBF_S_MMR6
5831 : 24U, // MSUBR_Q_H
5832 : 24U, // MSUBR_Q_W
5833 : 0U, // MSUBU
5834 : 0U, // MSUBU_DSP
5835 : 0U, // MSUBU_DSP_MM
5836 : 0U, // MSUBU_MM
5837 : 24U, // MSUBV_B
5838 : 24U, // MSUBV_D
5839 : 24U, // MSUBV_H
5840 : 24U, // MSUBV_W
5841 : 4672U, // MSUB_D32
5842 : 4672U, // MSUB_D32_MM
5843 : 4672U, // MSUB_D64
5844 : 0U, // MSUB_DSP
5845 : 0U, // MSUB_DSP_MM
5846 : 0U, // MSUB_MM
5847 : 24U, // MSUB_Q_H
5848 : 24U, // MSUB_Q_W
5849 : 4672U, // MSUB_S
5850 : 4672U, // MSUB_S_MM
5851 : 0U, // MTC0
5852 : 0U, // MTC0_MMR6
5853 : 0U, // MTC1
5854 : 0U, // MTC1_D64
5855 : 0U, // MTC1_D64_MM
5856 : 0U, // MTC1_MM
5857 : 0U, // MTC1_MMR6
5858 : 0U, // MTC2
5859 : 0U, // MTC2_MMR6
5860 : 0U, // MTGC0
5861 : 0U, // MTGC0_MM
5862 : 0U, // MTHC0_MMR6
5863 : 0U, // MTHC1_D32
5864 : 0U, // MTHC1_D32_MM
5865 : 0U, // MTHC1_D64
5866 : 0U, // MTHC1_D64_MM
5867 : 0U, // MTHC2_MMR6
5868 : 0U, // MTHGC0
5869 : 0U, // MTHGC0_MM
5870 : 0U, // MTHI
5871 : 0U, // MTHI64
5872 : 0U, // MTHI_DSP
5873 : 0U, // MTHI_DSP_MM
5874 : 0U, // MTHI_MM
5875 : 0U, // MTHLIP
5876 : 0U, // MTHLIP_MM
5877 : 0U, // MTLO
5878 : 0U, // MTLO64
5879 : 0U, // MTLO_DSP
5880 : 0U, // MTLO_DSP_MM
5881 : 0U, // MTLO_MM
5882 : 0U, // MTM0
5883 : 0U, // MTM1
5884 : 0U, // MTM2
5885 : 0U, // MTP0
5886 : 0U, // MTP1
5887 : 0U, // MTP2
5888 : 1U, // MTTR
5889 : 0U, // MUH
5890 : 0U, // MUHU
5891 : 0U, // MUHU_MMR6
5892 : 0U, // MUH_MMR6
5893 : 0U, // MUL
5894 : 0U, // MULEQ_S_W_PHL
5895 : 0U, // MULEQ_S_W_PHL_MM
5896 : 0U, // MULEQ_S_W_PHR
5897 : 0U, // MULEQ_S_W_PHR_MM
5898 : 0U, // MULEU_S_PH_QBL
5899 : 0U, // MULEU_S_PH_QBL_MM
5900 : 0U, // MULEU_S_PH_QBR
5901 : 0U, // MULEU_S_PH_QBR_MM
5902 : 0U, // MULQ_RS_PH
5903 : 0U, // MULQ_RS_PH_MM
5904 : 0U, // MULQ_RS_W
5905 : 0U, // MULQ_RS_W_MMR2
5906 : 0U, // MULQ_S_PH
5907 : 0U, // MULQ_S_PH_MMR2
5908 : 0U, // MULQ_S_W
5909 : 0U, // MULQ_S_W_MMR2
5910 : 0U, // MULR_Q_H
5911 : 0U, // MULR_Q_W
5912 : 0U, // MULSAQ_S_W_PH
5913 : 0U, // MULSAQ_S_W_PH_MM
5914 : 0U, // MULSA_W_PH
5915 : 0U, // MULSA_W_PH_MMR2
5916 : 0U, // MULT
5917 : 0U, // MULTU_DSP
5918 : 0U, // MULTU_DSP_MM
5919 : 0U, // MULT_DSP
5920 : 0U, // MULT_DSP_MM
5921 : 0U, // MULT_MM
5922 : 0U, // MULTu
5923 : 0U, // MULTu_MM
5924 : 0U, // MULU
5925 : 0U, // MULU_MMR6
5926 : 0U, // MULV_B
5927 : 0U, // MULV_D
5928 : 0U, // MULV_H
5929 : 0U, // MULV_W
5930 : 0U, // MUL_MM
5931 : 0U, // MUL_MMR6
5932 : 0U, // MUL_PH
5933 : 0U, // MUL_PH_MMR2
5934 : 0U, // MUL_Q_H
5935 : 0U, // MUL_Q_W
5936 : 0U, // MUL_R6
5937 : 0U, // MUL_S_PH
5938 : 0U, // MUL_S_PH_MMR2
5939 : 0U, // Mfhi16
5940 : 0U, // Mflo16
5941 : 0U, // Move32R16
5942 : 0U, // MoveR3216
5943 : 0U, // NLOC_B
5944 : 0U, // NLOC_D
5945 : 0U, // NLOC_H
5946 : 0U, // NLOC_W
5947 : 0U, // NLZC_B
5948 : 0U, // NLZC_D
5949 : 0U, // NLZC_H
5950 : 0U, // NLZC_W
5951 : 4672U, // NMADD_D32
5952 : 4672U, // NMADD_D32_MM
5953 : 4672U, // NMADD_D64
5954 : 4672U, // NMADD_S
5955 : 4672U, // NMADD_S_MM
5956 : 4672U, // NMSUB_D32
5957 : 4672U, // NMSUB_D32_MM
5958 : 4672U, // NMSUB_D64
5959 : 4672U, // NMSUB_S
5960 : 4672U, // NMSUB_S_MM
5961 : 0U, // NOR
5962 : 0U, // NOR64
5963 : 6U, // NORI_B
5964 : 0U, // NOR_MM
5965 : 0U, // NOR_MMR6
5966 : 0U, // NOR_V
5967 : 0U, // NOT16_MM
5968 : 0U, // NOT16_MMR6
5969 : 0U, // NegRxRy16
5970 : 0U, // NotRxRy16
5971 : 0U, // OR
5972 : 0U, // OR16_MM
5973 : 0U, // OR16_MMR6
5974 : 0U, // OR64
5975 : 6U, // ORI_B
5976 : 8U, // ORI_MMR6
5977 : 0U, // OR_MM
5978 : 0U, // OR_MMR6
5979 : 0U, // OR_V
5980 : 8U, // ORi
5981 : 8U, // ORi64
5982 : 8U, // ORi_MM
5983 : 0U, // OrRxRxRy16
5984 : 0U, // PACKRL_PH
5985 : 0U, // PACKRL_PH_MM
5986 : 0U, // PAUSE
5987 : 0U, // PAUSE_MM
5988 : 0U, // PAUSE_MMR6
5989 : 0U, // PCKEV_B
5990 : 0U, // PCKEV_D
5991 : 0U, // PCKEV_H
5992 : 0U, // PCKEV_W
5993 : 0U, // PCKOD_B
5994 : 0U, // PCKOD_D
5995 : 0U, // PCKOD_H
5996 : 0U, // PCKOD_W
5997 : 0U, // PCNT_B
5998 : 0U, // PCNT_D
5999 : 0U, // PCNT_H
6000 : 0U, // PCNT_W
6001 : 0U, // PICK_PH
6002 : 0U, // PICK_PH_MM
6003 : 0U, // PICK_QB
6004 : 0U, // PICK_QB_MM
6005 : 0U, // PLL_PS64
6006 : 0U, // PLU_PS64
6007 : 0U, // POP
6008 : 0U, // PRECEQU_PH_QBL
6009 : 0U, // PRECEQU_PH_QBLA
6010 : 0U, // PRECEQU_PH_QBLA_MM
6011 : 0U, // PRECEQU_PH_QBL_MM
6012 : 0U, // PRECEQU_PH_QBR
6013 : 0U, // PRECEQU_PH_QBRA
6014 : 0U, // PRECEQU_PH_QBRA_MM
6015 : 0U, // PRECEQU_PH_QBR_MM
6016 : 0U, // PRECEQ_W_PHL
6017 : 0U, // PRECEQ_W_PHL_MM
6018 : 0U, // PRECEQ_W_PHR
6019 : 0U, // PRECEQ_W_PHR_MM
6020 : 0U, // PRECEU_PH_QBL
6021 : 0U, // PRECEU_PH_QBLA
6022 : 0U, // PRECEU_PH_QBLA_MM
6023 : 0U, // PRECEU_PH_QBL_MM
6024 : 0U, // PRECEU_PH_QBR
6025 : 0U, // PRECEU_PH_QBRA
6026 : 0U, // PRECEU_PH_QBRA_MM
6027 : 0U, // PRECEU_PH_QBR_MM
6028 : 0U, // PRECRQU_S_QB_PH
6029 : 0U, // PRECRQU_S_QB_PH_MM
6030 : 0U, // PRECRQ_PH_W
6031 : 0U, // PRECRQ_PH_W_MM
6032 : 0U, // PRECRQ_QB_PH
6033 : 0U, // PRECRQ_QB_PH_MM
6034 : 0U, // PRECRQ_RS_PH_W
6035 : 0U, // PRECRQ_RS_PH_W_MM
6036 : 0U, // PRECR_QB_PH
6037 : 0U, // PRECR_QB_PH_MMR2
6038 : 4U, // PRECR_SRA_PH_W
6039 : 4U, // PRECR_SRA_PH_W_MMR2
6040 : 4U, // PRECR_SRA_R_PH_W
6041 : 4U, // PRECR_SRA_R_PH_W_MMR2
6042 : 0U, // PREF
6043 : 0U, // PREFE
6044 : 0U, // PREFE_MM
6045 : 0U, // PREFX_MM
6046 : 0U, // PREF_MM
6047 : 0U, // PREF_MMR6
6048 : 0U, // PREF_R6
6049 : 4U, // PREPEND
6050 : 4U, // PREPEND_MMR2
6051 : 0U, // RADDU_W_QB
6052 : 0U, // RADDU_W_QB_MM
6053 : 0U, // RDDSP
6054 : 0U, // RDDSP_MM
6055 : 6U, // RDHWR
6056 : 6U, // RDHWR64
6057 : 6U, // RDHWR_MM
6058 : 2U, // RDHWR_MMR6
6059 : 0U, // RDPGPR_MMR6
6060 : 0U, // RECIP_D32
6061 : 0U, // RECIP_D32_MM
6062 : 0U, // RECIP_D64
6063 : 0U, // RECIP_D64_MM
6064 : 0U, // RECIP_S
6065 : 0U, // RECIP_S_MM
6066 : 0U, // REPLV_PH
6067 : 0U, // REPLV_PH_MM
6068 : 0U, // REPLV_QB
6069 : 0U, // REPLV_QB_MM
6070 : 0U, // REPL_PH
6071 : 0U, // REPL_PH_MM
6072 : 0U, // REPL_QB
6073 : 0U, // REPL_QB_MM
6074 : 0U, // RINT_D
6075 : 0U, // RINT_D_MMR6
6076 : 0U, // RINT_S
6077 : 0U, // RINT_S_MMR6
6078 : 4U, // ROTR
6079 : 0U, // ROTRV
6080 : 0U, // ROTRV_MM
6081 : 4U, // ROTR_MM
6082 : 0U, // ROUND_L_D64
6083 : 0U, // ROUND_L_D_MMR6
6084 : 0U, // ROUND_L_S
6085 : 0U, // ROUND_L_S_MMR6
6086 : 0U, // ROUND_W_D32
6087 : 0U, // ROUND_W_D64
6088 : 0U, // ROUND_W_D_MMR6
6089 : 0U, // ROUND_W_MM
6090 : 0U, // ROUND_W_S
6091 : 0U, // ROUND_W_S_MM
6092 : 0U, // ROUND_W_S_MMR6
6093 : 0U, // RSQRT_D32
6094 : 0U, // RSQRT_D32_MM
6095 : 0U, // RSQRT_D64
6096 : 0U, // RSQRT_D64_MM
6097 : 0U, // RSQRT_S
6098 : 0U, // RSQRT_S_MM
6099 : 0U, // Restore16
6100 : 0U, // RestoreX16
6101 : 2U, // SAT_S_B
6102 : 12U, // SAT_S_D
6103 : 14U, // SAT_S_H
6104 : 4U, // SAT_S_W
6105 : 2U, // SAT_U_B
6106 : 12U, // SAT_U_D
6107 : 14U, // SAT_U_H
6108 : 4U, // SAT_U_W
6109 : 0U, // SB
6110 : 0U, // SB16_MM
6111 : 0U, // SB16_MMR6
6112 : 0U, // SB64
6113 : 0U, // SBE
6114 : 0U, // SBE_MM
6115 : 0U, // SB_MM
6116 : 0U, // SB_MMR6
6117 : 0U, // SC
6118 : 0U, // SC64
6119 : 0U, // SC64_R6
6120 : 0U, // SCD
6121 : 0U, // SCD_R6
6122 : 0U, // SCE
6123 : 0U, // SCE_MM
6124 : 0U, // SC_MM
6125 : 0U, // SC_MMR6
6126 : 0U, // SC_R6
6127 : 0U, // SD
6128 : 0U, // SDBBP
6129 : 0U, // SDBBP16_MM
6130 : 0U, // SDBBP16_MMR6
6131 : 0U, // SDBBP_MM
6132 : 0U, // SDBBP_MMR6
6133 : 0U, // SDBBP_R6
6134 : 0U, // SDC1
6135 : 0U, // SDC164
6136 : 0U, // SDC1_D64_MMR6
6137 : 0U, // SDC1_MM
6138 : 0U, // SDC2
6139 : 0U, // SDC2_MMR6
6140 : 0U, // SDC2_R6
6141 : 0U, // SDC3
6142 : 0U, // SDIV
6143 : 0U, // SDIV_MM
6144 : 0U, // SDL
6145 : 0U, // SDR
6146 : 0U, // SDXC1
6147 : 0U, // SDXC164
6148 : 0U, // SEB
6149 : 0U, // SEB64
6150 : 0U, // SEB_MM
6151 : 0U, // SEH
6152 : 0U, // SEH64
6153 : 0U, // SEH_MM
6154 : 0U, // SELEQZ
6155 : 0U, // SELEQZ64
6156 : 0U, // SELEQZ_D
6157 : 0U, // SELEQZ_D_MMR6
6158 : 0U, // SELEQZ_MMR6
6159 : 0U, // SELEQZ_S
6160 : 0U, // SELEQZ_S_MMR6
6161 : 0U, // SELNEZ
6162 : 0U, // SELNEZ64
6163 : 0U, // SELNEZ_D
6164 : 0U, // SELNEZ_D_MMR6
6165 : 0U, // SELNEZ_MMR6
6166 : 0U, // SELNEZ_S
6167 : 0U, // SELNEZ_S_MMR6
6168 : 24U, // SEL_D
6169 : 24U, // SEL_D_MMR6
6170 : 24U, // SEL_S
6171 : 24U, // SEL_S_MMR6
6172 : 0U, // SEQ
6173 : 0U, // SEQi
6174 : 0U, // SH
6175 : 0U, // SH16_MM
6176 : 0U, // SH16_MMR6
6177 : 0U, // SH64
6178 : 0U, // SHE
6179 : 0U, // SHE_MM
6180 : 6U, // SHF_B
6181 : 6U, // SHF_H
6182 : 6U, // SHF_W
6183 : 0U, // SHILO
6184 : 0U, // SHILOV
6185 : 0U, // SHILOV_MM
6186 : 0U, // SHILO_MM
6187 : 0U, // SHLLV_PH
6188 : 0U, // SHLLV_PH_MM
6189 : 0U, // SHLLV_QB
6190 : 0U, // SHLLV_QB_MM
6191 : 0U, // SHLLV_S_PH
6192 : 0U, // SHLLV_S_PH_MM
6193 : 0U, // SHLLV_S_W
6194 : 0U, // SHLLV_S_W_MM
6195 : 14U, // SHLL_PH
6196 : 14U, // SHLL_PH_MM
6197 : 2U, // SHLL_QB
6198 : 2U, // SHLL_QB_MM
6199 : 14U, // SHLL_S_PH
6200 : 14U, // SHLL_S_PH_MM
6201 : 4U, // SHLL_S_W
6202 : 4U, // SHLL_S_W_MM
6203 : 0U, // SHRAV_PH
6204 : 0U, // SHRAV_PH_MM
6205 : 0U, // SHRAV_QB
6206 : 0U, // SHRAV_QB_MMR2
6207 : 0U, // SHRAV_R_PH
6208 : 0U, // SHRAV_R_PH_MM
6209 : 0U, // SHRAV_R_QB
6210 : 0U, // SHRAV_R_QB_MMR2
6211 : 0U, // SHRAV_R_W
6212 : 0U, // SHRAV_R_W_MM
6213 : 14U, // SHRA_PH
6214 : 14U, // SHRA_PH_MM
6215 : 2U, // SHRA_QB
6216 : 2U, // SHRA_QB_MMR2
6217 : 14U, // SHRA_R_PH
6218 : 14U, // SHRA_R_PH_MM
6219 : 2U, // SHRA_R_QB
6220 : 2U, // SHRA_R_QB_MMR2
6221 : 4U, // SHRA_R_W
6222 : 4U, // SHRA_R_W_MM
6223 : 0U, // SHRLV_PH
6224 : 0U, // SHRLV_PH_MMR2
6225 : 0U, // SHRLV_QB
6226 : 0U, // SHRLV_QB_MM
6227 : 14U, // SHRL_PH
6228 : 14U, // SHRL_PH_MMR2
6229 : 2U, // SHRL_QB
6230 : 2U, // SHRL_QB_MM
6231 : 0U, // SH_MM
6232 : 0U, // SH_MMR6
6233 : 148U, // SLDI_B
6234 : 34U, // SLDI_D
6235 : 144U, // SLDI_H
6236 : 36U, // SLDI_W
6237 : 152U, // SLD_B
6238 : 152U, // SLD_D
6239 : 152U, // SLD_H
6240 : 152U, // SLD_W
6241 : 4U, // SLL
6242 : 0U, // SLL16_MM
6243 : 0U, // SLL16_MMR6
6244 : 1U, // SLL64_32
6245 : 1U, // SLL64_64
6246 : 2U, // SLLI_B
6247 : 12U, // SLLI_D
6248 : 14U, // SLLI_H
6249 : 4U, // SLLI_W
6250 : 0U, // SLLV
6251 : 0U, // SLLV_MM
6252 : 0U, // SLL_B
6253 : 0U, // SLL_D
6254 : 0U, // SLL_H
6255 : 4U, // SLL_MM
6256 : 4U, // SLL_MMR6
6257 : 0U, // SLL_W
6258 : 0U, // SLT
6259 : 0U, // SLT64
6260 : 0U, // SLT_MM
6261 : 0U, // SLTi
6262 : 0U, // SLTi64
6263 : 0U, // SLTi_MM
6264 : 0U, // SLTiu
6265 : 0U, // SLTiu64
6266 : 0U, // SLTiu_MM
6267 : 0U, // SLTu
6268 : 0U, // SLTu64
6269 : 0U, // SLTu_MM
6270 : 0U, // SNE
6271 : 0U, // SNEi
6272 : 142U, // SPLATI_B
6273 : 156U, // SPLATI_D
6274 : 130U, // SPLATI_H
6275 : 138U, // SPLATI_W
6276 : 128U, // SPLAT_B
6277 : 128U, // SPLAT_D
6278 : 128U, // SPLAT_H
6279 : 128U, // SPLAT_W
6280 : 4U, // SRA
6281 : 2U, // SRAI_B
6282 : 12U, // SRAI_D
6283 : 14U, // SRAI_H
6284 : 4U, // SRAI_W
6285 : 2U, // SRARI_B
6286 : 12U, // SRARI_D
6287 : 14U, // SRARI_H
6288 : 4U, // SRARI_W
6289 : 0U, // SRAR_B
6290 : 0U, // SRAR_D
6291 : 0U, // SRAR_H
6292 : 0U, // SRAR_W
6293 : 0U, // SRAV
6294 : 0U, // SRAV_MM
6295 : 0U, // SRA_B
6296 : 0U, // SRA_D
6297 : 0U, // SRA_H
6298 : 4U, // SRA_MM
6299 : 0U, // SRA_W
6300 : 4U, // SRL
6301 : 0U, // SRL16_MM
6302 : 0U, // SRL16_MMR6
6303 : 2U, // SRLI_B
6304 : 12U, // SRLI_D
6305 : 14U, // SRLI_H
6306 : 4U, // SRLI_W
6307 : 2U, // SRLRI_B
6308 : 12U, // SRLRI_D
6309 : 14U, // SRLRI_H
6310 : 4U, // SRLRI_W
6311 : 0U, // SRLR_B
6312 : 0U, // SRLR_D
6313 : 0U, // SRLR_H
6314 : 0U, // SRLR_W
6315 : 0U, // SRLV
6316 : 0U, // SRLV_MM
6317 : 0U, // SRL_B
6318 : 0U, // SRL_D
6319 : 0U, // SRL_H
6320 : 4U, // SRL_MM
6321 : 0U, // SRL_W
6322 : 0U, // SSNOP
6323 : 0U, // SSNOP_MM
6324 : 0U, // SSNOP_MMR6
6325 : 0U, // ST_B
6326 : 0U, // ST_D
6327 : 0U, // ST_H
6328 : 0U, // ST_W
6329 : 0U, // SUB
6330 : 0U, // SUBQH_PH
6331 : 0U, // SUBQH_PH_MMR2
6332 : 0U, // SUBQH_R_PH
6333 : 0U, // SUBQH_R_PH_MMR2
6334 : 0U, // SUBQH_R_W
6335 : 0U, // SUBQH_R_W_MMR2
6336 : 0U, // SUBQH_W
6337 : 0U, // SUBQH_W_MMR2
6338 : 0U, // SUBQ_PH
6339 : 0U, // SUBQ_PH_MM
6340 : 0U, // SUBQ_S_PH
6341 : 0U, // SUBQ_S_PH_MM
6342 : 0U, // SUBQ_S_W
6343 : 0U, // SUBQ_S_W_MM
6344 : 0U, // SUBSUS_U_B
6345 : 0U, // SUBSUS_U_D
6346 : 0U, // SUBSUS_U_H
6347 : 0U, // SUBSUS_U_W
6348 : 0U, // SUBSUU_S_B
6349 : 0U, // SUBSUU_S_D
6350 : 0U, // SUBSUU_S_H
6351 : 0U, // SUBSUU_S_W
6352 : 0U, // SUBS_S_B
6353 : 0U, // SUBS_S_D
6354 : 0U, // SUBS_S_H
6355 : 0U, // SUBS_S_W
6356 : 0U, // SUBS_U_B
6357 : 0U, // SUBS_U_D
6358 : 0U, // SUBS_U_H
6359 : 0U, // SUBS_U_W
6360 : 0U, // SUBU16_MM
6361 : 0U, // SUBU16_MMR6
6362 : 0U, // SUBUH_QB
6363 : 0U, // SUBUH_QB_MMR2
6364 : 0U, // SUBUH_R_QB
6365 : 0U, // SUBUH_R_QB_MMR2
6366 : 0U, // SUBU_MMR6
6367 : 0U, // SUBU_PH
6368 : 0U, // SUBU_PH_MMR2
6369 : 0U, // SUBU_QB
6370 : 0U, // SUBU_QB_MM
6371 : 0U, // SUBU_S_PH
6372 : 0U, // SUBU_S_PH_MMR2
6373 : 0U, // SUBU_S_QB
6374 : 0U, // SUBU_S_QB_MM
6375 : 4U, // SUBVI_B
6376 : 4U, // SUBVI_D
6377 : 4U, // SUBVI_H
6378 : 4U, // SUBVI_W
6379 : 0U, // SUBV_B
6380 : 0U, // SUBV_D
6381 : 0U, // SUBV_H
6382 : 0U, // SUBV_W
6383 : 0U, // SUB_MM
6384 : 0U, // SUB_MMR6
6385 : 0U, // SUBu
6386 : 0U, // SUBu_MM
6387 : 0U, // SUXC1
6388 : 0U, // SUXC164
6389 : 0U, // SUXC1_MM
6390 : 0U, // SW
6391 : 0U, // SW16_MM
6392 : 0U, // SW16_MMR6
6393 : 0U, // SW64
6394 : 0U, // SWC1
6395 : 0U, // SWC1_MM
6396 : 0U, // SWC2
6397 : 0U, // SWC2_MMR6
6398 : 0U, // SWC2_R6
6399 : 0U, // SWC3
6400 : 0U, // SWDSP
6401 : 0U, // SWDSP_MM
6402 : 0U, // SWE
6403 : 0U, // SWE_MM
6404 : 0U, // SWL
6405 : 0U, // SWL64
6406 : 0U, // SWLE
6407 : 0U, // SWLE_MM
6408 : 0U, // SWL_MM
6409 : 0U, // SWM16_MM
6410 : 0U, // SWM16_MMR6
6411 : 0U, // SWM32_MM
6412 : 0U, // SWP_MM
6413 : 0U, // SWR
6414 : 0U, // SWR64
6415 : 0U, // SWRE
6416 : 0U, // SWRE_MM
6417 : 0U, // SWR_MM
6418 : 0U, // SWSP_MM
6419 : 0U, // SWSP_MMR6
6420 : 0U, // SWXC1
6421 : 0U, // SWXC1_MM
6422 : 0U, // SW_MM
6423 : 0U, // SW_MMR6
6424 : 0U, // SYNC
6425 : 0U, // SYNCI
6426 : 0U, // SYNCI_MM
6427 : 0U, // SYNCI_MMR6
6428 : 0U, // SYNC_MM
6429 : 0U, // SYNC_MMR6
6430 : 0U, // SYSCALL
6431 : 0U, // SYSCALL_MM
6432 : 0U, // Save16
6433 : 0U, // SaveX16
6434 : 0U, // SbRxRyOffMemX16
6435 : 0U, // SebRx16
6436 : 0U, // SehRx16
6437 : 0U, // ShRxRyOffMemX16
6438 : 4U, // SllX16
6439 : 0U, // SllvRxRy16
6440 : 0U, // SltRxRy16
6441 : 0U, // SltiRxImm16
6442 : 0U, // SltiRxImmX16
6443 : 0U, // SltiuRxImm16
6444 : 0U, // SltiuRxImmX16
6445 : 0U, // SltuRxRy16
6446 : 4U, // SraX16
6447 : 0U, // SravRxRy16
6448 : 4U, // SrlX16
6449 : 0U, // SrlvRxRy16
6450 : 0U, // SubuRxRyRz16
6451 : 0U, // SwRxRyOffMemX16
6452 : 0U, // SwRxSpImmX16
6453 : 38U, // TEQ
6454 : 0U, // TEQI
6455 : 0U, // TEQI_MM
6456 : 14U, // TEQ_MM
6457 : 38U, // TGE
6458 : 0U, // TGEI
6459 : 0U, // TGEIU
6460 : 0U, // TGEIU_MM
6461 : 0U, // TGEI_MM
6462 : 38U, // TGEU
6463 : 14U, // TGEU_MM
6464 : 14U, // TGE_MM
6465 : 0U, // TLBGINV
6466 : 0U, // TLBGINVF
6467 : 0U, // TLBGINVF_MM
6468 : 0U, // TLBGINV_MM
6469 : 0U, // TLBGP
6470 : 0U, // TLBGP_MM
6471 : 0U, // TLBGR
6472 : 0U, // TLBGR_MM
6473 : 0U, // TLBGWI
6474 : 0U, // TLBGWI_MM
6475 : 0U, // TLBGWR
6476 : 0U, // TLBGWR_MM
6477 : 0U, // TLBINV
6478 : 0U, // TLBINVF
6479 : 0U, // TLBINVF_MMR6
6480 : 0U, // TLBINV_MMR6
6481 : 0U, // TLBP
6482 : 0U, // TLBP_MM
6483 : 0U, // TLBR
6484 : 0U, // TLBR_MM
6485 : 0U, // TLBWI
6486 : 0U, // TLBWI_MM
6487 : 0U, // TLBWR
6488 : 0U, // TLBWR_MM
6489 : 38U, // TLT
6490 : 0U, // TLTI
6491 : 0U, // TLTIU_MM
6492 : 0U, // TLTI_MM
6493 : 38U, // TLTU
6494 : 14U, // TLTU_MM
6495 : 14U, // TLT_MM
6496 : 38U, // TNE
6497 : 0U, // TNEI
6498 : 0U, // TNEI_MM
6499 : 14U, // TNE_MM
6500 : 0U, // TRUNC_L_D64
6501 : 0U, // TRUNC_L_D_MMR6
6502 : 0U, // TRUNC_L_S
6503 : 0U, // TRUNC_L_S_MMR6
6504 : 0U, // TRUNC_W_D32
6505 : 0U, // TRUNC_W_D64
6506 : 0U, // TRUNC_W_D_MMR6
6507 : 0U, // TRUNC_W_MM
6508 : 0U, // TRUNC_W_S
6509 : 0U, // TRUNC_W_S_MM
6510 : 0U, // TRUNC_W_S_MMR6
6511 : 0U, // TTLTIU
6512 : 0U, // UDIV
6513 : 0U, // UDIV_MM
6514 : 0U, // V3MULU
6515 : 0U, // VMM0
6516 : 0U, // VMULU
6517 : 24U, // VSHF_B
6518 : 24U, // VSHF_D
6519 : 24U, // VSHF_H
6520 : 24U, // VSHF_W
6521 : 0U, // WAIT
6522 : 0U, // WAIT_MM
6523 : 0U, // WAIT_MMR6
6524 : 0U, // WRDSP
6525 : 0U, // WRDSP_MM
6526 : 0U, // WRPGPR_MMR6
6527 : 0U, // WSBH
6528 : 0U, // WSBH_MM
6529 : 0U, // WSBH_MMR6
6530 : 0U, // XOR
6531 : 0U, // XOR16_MM
6532 : 0U, // XOR16_MMR6
6533 : 0U, // XOR64
6534 : 6U, // XORI_B
6535 : 8U, // XORI_MMR6
6536 : 0U, // XOR_MM
6537 : 0U, // XOR_MMR6
6538 : 0U, // XOR_V
6539 : 8U, // XORi
6540 : 8U, // XORi64
6541 : 8U, // XORi_MM
6542 : 0U, // XorRxRxRy16
6543 : 0U, // YIELD
6544 : };
6545 :
6546 144918 : O << "\t";
6547 :
6548 : // Emit the opcode for the instruction.
6549 : uint64_t Bits = 0;
6550 144918 : Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
6551 144918 : Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
6552 : assert(Bits != 0 && "Cannot print this instruction.");
6553 144918 : O << AsmStrs+(Bits & 16383)-1;
6554 :
6555 :
6556 : // Fragment 0 encoded into 4 bits for 14 unique commands.
6557 144918 : switch ((Bits >> 14) & 15) {
6558 0 : default: llvm_unreachable("Invalid command number.");
6559 : case 0:
6560 : // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
6561 : return;
6562 : break;
6563 140154 : case 1:
6564 : // ABSMacro, BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BG...
6565 140154 : printOperand(MI, 0, O);
6566 140154 : break;
6567 2256 : case 2:
6568 : // CTTC1, MTTACX, MTTC0, MTTC1, MTTGPR, MTTHC1, MTTHI, MTTLO, MultRxRyRz1...
6569 2256 : printOperand(MI, 1, O);
6570 2256 : O << ", ";
6571 2256 : break;
6572 78 : case 3:
6573 : // LWM_MM, SWM_MM, LWM16_MM, LWM16_MMR6, LWM32_MM, SWM16_MM, SWM16_MMR6, ...
6574 78 : printRegisterList(MI, 0, O);
6575 78 : O << ", ";
6576 78 : printMemOperand(MI, 1, O);
6577 78 : return;
6578 : break;
6579 0 : case 4:
6580 : // SelBeqZ, SelBneZ, SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZ...
6581 0 : printOperand(MI, 3, O);
6582 0 : break;
6583 259 : case 5:
6584 : // AND16_MM, AND16_MMR6, LSA_MMR6, MTHC1_D32, MTHC1_D32_MM, MTHC1_D64, MT...
6585 259 : printOperand(MI, 2, O);
6586 259 : O << ", ";
6587 259 : break;
6588 62 : case 6:
6589 : // BREAK, BREAK_MM, BREAK_MMR6, HYPCALL, HYPCALL_MM, SDBBP_MM, SYSCALL_MM...
6590 62 : printUImm<10>(MI, 0, O);
6591 62 : break;
6592 14 : case 7:
6593 : // BREAK16_MM, BREAK16_MMR6, SDBBP16_MM, SDBBP16_MMR6
6594 14 : printUImm<4>(MI, 0, O);
6595 14 : return;
6596 : break;
6597 232 : case 8:
6598 : // CACHE, CACHEE, CACHEE_MM, CACHE_MM, CACHE_MMR6, CACHE_R6, PREF, PREFE,...
6599 232 : printUImm<5>(MI, 2, O);
6600 232 : O << ", ";
6601 232 : break;
6602 457 : case 9:
6603 : // FCMP_D32, FCMP_D32_MM, FCMP_D64, FCMP_S32, FCMP_S32_MM
6604 457 : printFCCOperand(MI, 2, O);
6605 457 : break;
6606 417 : case 10:
6607 : // Jal16, JalB16
6608 417 : printUImm<26>(MI, 0, O);
6609 417 : break;
6610 59 : case 11:
6611 : // SDBBP, SDBBP_MMR6, SDBBP_R6, SYSCALL
6612 59 : printUImm<20>(MI, 0, O);
6613 59 : return;
6614 : break;
6615 48 : case 12:
6616 : // SYNC, SYNC_MM, SYNC_MMR6
6617 48 : printUImm<5>(MI, 0, O);
6618 48 : return;
6619 : break;
6620 26 : case 13:
6621 : // SYNCI, SYNCI_MM, SYNCI_MMR6
6622 26 : printMemOperand(MI, 0, O);
6623 26 : return;
6624 : break;
6625 : }
6626 :
6627 :
6628 : // Fragment 1 encoded into 5 bits for 17 unique commands.
6629 143837 : switch ((Bits >> 18) & 31) {
6630 0 : default: llvm_unreachable("Invalid command number.");
6631 124002 : case 0:
6632 : // ABSMacro, BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BG...
6633 124002 : O << ", ";
6634 124002 : break;
6635 : case 1:
6636 : // B_MMR6_Pseudo, B_MM_Pseudo, Constant32, JalOneReg, MFTDSP, MTTDSP, ADD...
6637 : return;
6638 : break;
6639 1864 : case 2:
6640 : // CTTC1, MTTACX, MTTC0, MTTC1, MTTGPR, MTTHC1, MTTHI, MTTLO, CTC1, CTC1_...
6641 1864 : printOperand(MI, 0, O);
6642 1864 : break;
6643 91 : case 3:
6644 : // LwConstant32
6645 91 : O << ", 1f\n\tb\t2f\n\t.align\t2\n1: \t.word\t";
6646 91 : printOperand(MI, 1, O);
6647 91 : O << "\n2:";
6648 91 : return;
6649 : break;
6650 30 : case 4:
6651 : // MultRxRyRz16, MultuRxRyRz16, SltCCRxRy16, SltiCCRxImmX16, SltiuCCRxImm...
6652 30 : printOperand(MI, 2, O);
6653 30 : break;
6654 0 : case 5:
6655 : // SelBeqZ, SelBneZ
6656 0 : O << ", .+4\n\t\n\tmove ";
6657 0 : printOperand(MI, 1, O);
6658 0 : O << ", ";
6659 0 : printOperand(MI, 2, O);
6660 0 : return;
6661 : break;
6662 90 : case 6:
6663 : // AND16_MM, AND16_MMR6, LSA_MMR6, OR16_MM, OR16_MMR6, PREFX_MM, XOR16_MM...
6664 90 : printOperand(MI, 1, O);
6665 90 : break;
6666 198 : case 7:
6667 : // AddiuRxPcImmX16
6668 198 : O << ", $pc, ";
6669 198 : printOperand(MI, 1, O);
6670 198 : return;
6671 : break;
6672 73 : case 8:
6673 : // AddiuSpImm16, Bimm16
6674 73 : O << " # 16 bit inst";
6675 73 : return;
6676 : break;
6677 115 : case 9:
6678 : // Bteqz16, Btnez16
6679 115 : O << " # 16 bit inst";
6680 115 : return;
6681 : break;
6682 227 : case 10:
6683 : // CACHE, CACHEE, CACHEE_MM, CACHE_MM, CACHE_MMR6, CACHE_R6, PREF, PREFE,...
6684 227 : printMemOperand(MI, 0, O);
6685 227 : return;
6686 : break;
6687 226 : case 11:
6688 : // FCMP_D32, FCMP_D32_MM, FCMP_D64
6689 226 : O << ".d\t";
6690 226 : printOperand(MI, 0, O);
6691 226 : O << ", ";
6692 226 : printOperand(MI, 1, O);
6693 226 : return;
6694 : break;
6695 231 : case 12:
6696 : // FCMP_S32, FCMP_S32_MM
6697 231 : O << ".s\t";
6698 231 : printOperand(MI, 0, O);
6699 231 : O << ", ";
6700 231 : printOperand(MI, 1, O);
6701 231 : return;
6702 : break;
6703 : case 13:
6704 : // INSERT_B, INSERT_D, INSERT_H, INSERT_W, INSVE_B, INSVE_D, INSVE_H, INS...
6705 : O << '[';
6706 : break;
6707 406 : case 14:
6708 : // Jal16
6709 406 : O << "\n\tnop";
6710 406 : return;
6711 : break;
6712 11 : case 15:
6713 : // JalB16
6714 11 : O << "\t# branch\n\tnop";
6715 11 : return;
6716 : break;
6717 536 : case 16:
6718 : // SC, SC64, SC64_R6, SCD, SCD_R6, SCE, SCE_MM, SC_MM, SC_MMR6, SC_R6
6719 536 : printMemOperand(MI, 2, O);
6720 536 : return;
6721 : break;
6722 : }
6723 :
6724 :
6725 : // Fragment 2 encoded into 5 bits for 25 unique commands.
6726 126764 : switch ((Bits >> 23) & 31) {
6727 0 : default: llvm_unreachable("Invalid command number.");
6728 70176 : case 0:
6729 : // ABSMacro, BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BG...
6730 70176 : printOperand(MI, 1, O);
6731 70176 : break;
6732 : case 1:
6733 : // CTTC1, MTTACX, MTTC1, MTTGPR, MTTHC1, MTTHI, MTTLO, ADDIUS5_MM, AND16_...
6734 : return;
6735 : break;
6736 1432 : case 2:
6737 : // GotPrologue16, AddiuRxRxImm16, AddiuRxRxImmX16, AndRxRxRy16, BINSLI_B,...
6738 1432 : printOperand(MI, 2, O);
6739 1432 : break;
6740 42894 : case 3:
6741 : // LDMacro, LOAD_ACC128, LOAD_ACC64, LOAD_ACC64DSP, LOAD_CCOND_DSP, LoadA...
6742 42894 : printMemOperand(MI, 1, O);
6743 42894 : return;
6744 : break;
6745 228 : case 4:
6746 : // MTTC0, DMTC0, DMTC2, DMTGC0, FORK, LSA_MMR6, MTC0, MTC0_MMR6, MTC2, MT...
6747 228 : O << ", ";
6748 228 : break;
6749 9 : case 5:
6750 : // MultRxRyRz16, MultuRxRyRz16
6751 9 : O << "\n\tmflo\t";
6752 9 : printOperand(MI, 0, O);
6753 9 : return;
6754 : break;
6755 0 : case 6:
6756 : // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt...
6757 0 : printOperand(MI, 4, O);
6758 0 : break;
6759 0 : case 7:
6760 : // SltCCRxRy16, SltiCCRxImmX16, SltiuCCRxImmX16, SltuCCRxRy16, SltuRxRyRz...
6761 0 : O << "\n\tmove\t";
6762 0 : printOperand(MI, 0, O);
6763 0 : O << ", $t8";
6764 0 : return;
6765 : break;
6766 230 : case 8:
6767 : // AddiuRxRyOffMemX16, LEA_ADDiu, LEA_ADDiu64, LEA_ADDiu_MM
6768 230 : printMemOperandEA(MI, 1, O);
6769 230 : return;
6770 : break;
6771 18 : case 9:
6772 : // BBIT0, BBIT032, BBIT1, BBIT132
6773 18 : printUImm<5>(MI, 1, O);
6774 18 : O << ", ";
6775 18 : printOperand(MI, 2, O);
6776 18 : return;
6777 : break;
6778 70 : case 10:
6779 : // BREAK, BREAK_MM, BREAK_MMR6, RDDSP, WRDSP
6780 70 : printUImm<10>(MI, 1, O);
6781 70 : return;
6782 : break;
6783 9116 : case 11:
6784 : // DMFC2_OCTEON, DMTC2_OCTEON, LUI_MMR6, LUi, LUi64, LUi_MM
6785 9116 : printUImm<16>(MI, 1, O);
6786 9116 : return;
6787 : break;
6788 7 : case 12:
6789 : // GINVT, GINVT_MMR6
6790 7 : printUImm<2>(MI, 1, O);
6791 7 : return;
6792 : break;
6793 114 : case 13:
6794 : // INSERT_B
6795 114 : printUImm<4>(MI, 3, O);
6796 114 : O << "], ";
6797 114 : printOperand(MI, 2, O);
6798 114 : return;
6799 : break;
6800 160 : case 14:
6801 : // INSERT_D
6802 160 : printUImm<1>(MI, 3, O);
6803 160 : O << "], ";
6804 160 : printOperand(MI, 2, O);
6805 160 : return;
6806 : break;
6807 130 : case 15:
6808 : // INSERT_H
6809 130 : printUImm<3>(MI, 3, O);
6810 130 : O << "], ";
6811 130 : printOperand(MI, 2, O);
6812 130 : return;
6813 : break;
6814 322 : case 16:
6815 : // INSERT_W
6816 322 : printUImm<2>(MI, 3, O);
6817 322 : O << "], ";
6818 322 : printOperand(MI, 2, O);
6819 322 : return;
6820 : break;
6821 6 : case 17:
6822 : // INSVE_B
6823 6 : printUImm<4>(MI, 2, O);
6824 6 : O << "], ";
6825 6 : printOperand(MI, 3, O);
6826 : O << '[';
6827 6 : printUImm<0>(MI, 4, O);
6828 : O << ']';
6829 : return;
6830 : break;
6831 18 : case 18:
6832 : // INSVE_D
6833 18 : printUImm<1>(MI, 2, O);
6834 18 : O << "], ";
6835 18 : printOperand(MI, 3, O);
6836 : O << '[';
6837 18 : printUImm<0>(MI, 4, O);
6838 : O << ']';
6839 : return;
6840 : break;
6841 6 : case 19:
6842 : // INSVE_H
6843 6 : printUImm<3>(MI, 2, O);
6844 6 : O << "], ";
6845 6 : printOperand(MI, 3, O);
6846 : O << '[';
6847 6 : printUImm<0>(MI, 4, O);
6848 : O << ']';
6849 : return;
6850 : break;
6851 22 : case 20:
6852 : // INSVE_W
6853 22 : printUImm<2>(MI, 2, O);
6854 22 : O << "], ";
6855 22 : printOperand(MI, 3, O);
6856 : O << '[';
6857 22 : printUImm<0>(MI, 4, O);
6858 : O << ']';
6859 : return;
6860 : break;
6861 46 : case 21:
6862 : // LWP_MM, SWP_MM
6863 46 : printMemOperand(MI, 2, O);
6864 46 : return;
6865 : break;
6866 : case 22:
6867 : // PREFX_MM
6868 : O << '(';
6869 5 : printOperand(MI, 0, O);
6870 : O << ')';
6871 : return;
6872 : break;
6873 6 : case 23:
6874 : // RDDSP_MM, WRDSP_MM
6875 6 : printUImm<7>(MI, 1, O);
6876 6 : return;
6877 : break;
6878 7 : case 24:
6879 : // REPL_QB, REPL_QB_MM
6880 7 : printUImm<8>(MI, 1, O);
6881 7 : return;
6882 : break;
6883 : }
6884 :
6885 :
6886 : // Fragment 3 encoded into 5 bits for 18 unique commands.
6887 71836 : switch ((Bits >> 28) & 31) {
6888 0 : default: llvm_unreachable("Invalid command number.");
6889 : case 0:
6890 : // ABSMacro, CFTC1, JalTwoReg, LoadAddrImm32, LoadAddrImm64, LoadImm32, L...
6891 : return;
6892 : break;
6893 55838 : case 1:
6894 : // BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BGEUImmMacro...
6895 55838 : O << ", ";
6896 55838 : break;
6897 0 : case 2:
6898 : // BteqzT8CmpX16, BteqzT8CmpiX16, BteqzT8SltX16, BteqzT8SltiX16, BteqzT8S...
6899 0 : O << "\n\tbteqz\t";
6900 0 : printOperand(MI, 2, O);
6901 0 : return;
6902 : break;
6903 0 : case 3:
6904 : // BtnezT8CmpX16, BtnezT8CmpiX16, BtnezT8SltX16, BtnezT8SltiX16, BtnezT8S...
6905 0 : O << "\n\tbtnez\t";
6906 0 : printOperand(MI, 2, O);
6907 0 : return;
6908 : break;
6909 0 : case 4:
6910 : // GotPrologue16
6911 0 : O << "\n\taddiu\t";
6912 0 : printOperand(MI, 1, O);
6913 0 : O << ", $pc, ";
6914 0 : printOperand(MI, 3, O);
6915 0 : O << "\n ";
6916 0 : return;
6917 : break;
6918 169 : case 5:
6919 : // MTTC0, DMTC0, DMTC2, DMTGC0, MTC0, MTC0_MMR6, MTC2, MTGC0, MTGC0_MM, M...
6920 169 : printUImm<3>(MI, 2, O);
6921 169 : return;
6922 : break;
6923 0 : case 6:
6924 : // SelTBteqZCmp, SelTBteqZCmpi, SelTBteqZSlt, SelTBteqZSlti, SelTBteqZSlt...
6925 0 : O << "\n\tbteqz\t.+4\n\tmove ";
6926 0 : printOperand(MI, 1, O);
6927 0 : O << ", ";
6928 0 : printOperand(MI, 2, O);
6929 0 : return;
6930 : break;
6931 0 : case 7:
6932 : // SelTBtneZCmp, SelTBtneZCmpi, SelTBtneZSlt, SelTBtneZSlti, SelTBtneZSlt...
6933 0 : O << "\n\tbtnez\t.+4\n\tmove ";
6934 0 : printOperand(MI, 1, O);
6935 0 : O << ", ";
6936 0 : printOperand(MI, 2, O);
6937 0 : return;
6938 : break;
6939 59 : case 8:
6940 : // AddiuRxRxImm16, LwRxPcTcp16
6941 59 : O << "\t# 16 bit inst";
6942 59 : return;
6943 : break;
6944 46 : case 9:
6945 : // BeqzRxImm16, BnezRxImm16
6946 46 : O << " # 16 bit inst";
6947 46 : return;
6948 : break;
6949 : case 10:
6950 : // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ...
6951 : O << '[';
6952 : break;
6953 52 : case 11:
6954 : // CmpiRxImm16, LiRxImm16, SltiRxImm16, SltiuRxImm16
6955 52 : O << " \t# 16 bit inst";
6956 52 : return;
6957 : break;
6958 70 : case 12:
6959 : // DSLL64_32
6960 70 : O << ", 32";
6961 70 : return;
6962 : break;
6963 3 : case 13:
6964 : // FORK
6965 3 : printOperand(MI, 2, O);
6966 3 : return;
6967 : break;
6968 : case 14:
6969 : // LBUX, LBUX_MM, LDXC1, LDXC164, LHX, LHX_MM, LUXC1, LUXC164, LUXC1_MM, ...
6970 : O << '(';
6971 324 : printOperand(MI, 1, O);
6972 : O << ')';
6973 : return;
6974 : break;
6975 2 : case 15:
6976 : // LSA_MMR6
6977 2 : printOperand(MI, 0, O);
6978 2 : O << ", ";
6979 2 : printUImm<2, 1>(MI, 3, O);
6980 2 : return;
6981 : break;
6982 54 : case 16:
6983 : // MTTR
6984 54 : printUImm<1>(MI, 2, O);
6985 54 : O << ", ";
6986 54 : printUImm<3>(MI, 3, O);
6987 54 : O << ", ";
6988 54 : printUImm<1>(MI, 4, O);
6989 54 : return;
6990 : break;
6991 204 : case 17:
6992 : // SLL64_32, SLL64_64
6993 204 : O << ", 0";
6994 204 : return;
6995 : break;
6996 : }
6997 :
6998 :
6999 : // Fragment 4 encoded into 5 bits for 20 unique commands.
7000 57132 : switch ((Bits >> 33) & 31) {
7001 0 : default: llvm_unreachable("Invalid command number.");
7002 41325 : case 0:
7003 : // BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BGEUImmMacro...
7004 41325 : printOperand(MI, 2, O);
7005 41325 : break;
7006 569 : case 1:
7007 : // MFTC0, BCLRI_B, BNEGI_B, BSETI_B, COPY_S_H, COPY_U_H, DMFC0, DMFC2, DM...
7008 569 : printUImm<3>(MI, 2, O);
7009 569 : break;
7010 4839 : case 2:
7011 : // ADDVI_B, ADDVI_D, ADDVI_H, ADDVI_W, APPEND, APPEND_MMR2, BCLRI_W, BNEG...
7012 4839 : printUImm<5>(MI, 2, O);
7013 4839 : break;
7014 186 : case 3:
7015 : // ANDI_B, NORI_B, ORI_B, RDHWR, RDHWR64, RDHWR_MM, SHF_B, SHF_H, SHF_W, ...
7016 186 : printUImm<8>(MI, 2, O);
7017 186 : return;
7018 : break;
7019 4997 : case 4:
7020 : // ANDI_MMR6, ANDi, ANDi64, ANDi_MM, AUI, AUI_MMR6, DAHI, DATI, DAUI, ORI...
7021 4997 : printUImm<16>(MI, 2, O);
7022 4997 : return;
7023 : break;
7024 542 : case 5:
7025 : // BALIGN, BALIGN_MMR2, COPY_S_W, COPY_U_W, SPLATI_W
7026 542 : printUImm<2>(MI, 2, O);
7027 542 : break;
7028 2789 : case 6:
7029 : // BCLRI_D, BNEGI_D, BSETI_D, DEXT, DEXT64_32, DINS, DROTR, DSLL, DSRA, D...
7030 2789 : printUImm<6>(MI, 2, O);
7031 2789 : break;
7032 211 : case 7:
7033 : // BCLRI_H, BNEGI_H, BSETI_H, COPY_S_B, COPY_U_B, SAT_S_H, SAT_U_H, SHLL_...
7034 211 : printUImm<4>(MI, 2, O);
7035 211 : break;
7036 29 : case 8:
7037 : // BINSLI_B, BINSRI_B, SLDI_H
7038 29 : printUImm<3>(MI, 3, O);
7039 29 : break;
7040 18 : case 9:
7041 : // BINSLI_D, BINSRI_D
7042 18 : printUImm<6>(MI, 3, O);
7043 18 : return;
7044 : break;
7045 25 : case 10:
7046 : // BINSLI_H, BINSRI_H, SLDI_B
7047 25 : printUImm<4>(MI, 3, O);
7048 25 : break;
7049 18 : case 11:
7050 : // BINSLI_W, BINSRI_W
7051 18 : printUImm<5>(MI, 3, O);
7052 18 : return;
7053 : break;
7054 505 : case 12:
7055 : // BINSL_B, BINSL_D, BINSL_H, BINSL_W, BINSR_B, BINSR_D, BINSR_H, BINSR_W...
7056 505 : printOperand(MI, 3, O);
7057 505 : break;
7058 29 : case 13:
7059 : // BMNZI_B, BMZI_B, BSELI_B
7060 29 : printUImm<8>(MI, 3, O);
7061 29 : return;
7062 : break;
7063 268 : case 14:
7064 : // COPY_S_D, MFTR, SPLATI_D
7065 268 : printUImm<1>(MI, 2, O);
7066 268 : break;
7067 37 : case 15:
7068 : // DEXTU, DINSU
7069 37 : printUImm<5, 32>(MI, 2, O);
7070 37 : O << ", ";
7071 37 : break;
7072 8 : case 16:
7073 : // FADD_S_MMR6, FDIV_S_MMR6, FMUL_S_MMR6, FSUB_S_MMR6
7074 8 : printOperand(MI, 1, O);
7075 8 : return;
7076 : break;
7077 7 : case 17:
7078 : // SLDI_D
7079 7 : printUImm<1>(MI, 3, O);
7080 : O << ']';
7081 : return;
7082 : break;
7083 7 : case 18:
7084 : // SLDI_W
7085 7 : printUImm<2>(MI, 3, O);
7086 : O << ']';
7087 : return;
7088 : break;
7089 723 : case 19:
7090 : // TEQ, TGE, TGEU, TLT, TLTU, TNE
7091 723 : printUImm<10>(MI, 2, O);
7092 723 : return;
7093 : break;
7094 : }
7095 :
7096 :
7097 : // Fragment 5 encoded into 3 bits for 5 unique commands.
7098 51139 : switch ((Bits >> 38) & 7) {
7099 0 : default: llvm_unreachable("Invalid command number.");
7100 : case 0:
7101 : // BEQLImmMacro, BGE, BGEImmMacro, BGEL, BGELImmMacro, BGEU, BGEUImmMacro...
7102 : return;
7103 : break;
7104 717 : case 1:
7105 : // ALIGN, ALIGN_MMR6, CINS, CINS32, CINS64_32, CINS_i32, DALIGN, DEXT, DE...
7106 717 : O << ", ";
7107 : break;
7108 : case 2:
7109 : // COPY_S_B, COPY_S_D, COPY_S_H, COPY_S_W, COPY_U_B, COPY_U_H, COPY_U_W, ...
7110 : O << ']';
7111 : return;
7112 : break;
7113 9 : case 3:
7114 : // DEXTU
7115 9 : printUImm<5, 1>(MI, 3, O);
7116 9 : return;
7117 : break;
7118 28 : case 4:
7119 : // DINSU
7120 28 : printUImm<6>(MI, 3, O);
7121 28 : return;
7122 : break;
7123 : }
7124 :
7125 :
7126 : // Fragment 6 encoded into 4 bits for 10 unique commands.
7127 717 : switch ((Bits >> 41) & 15) {
7128 0 : default: llvm_unreachable("Invalid command number.");
7129 8 : case 0:
7130 : // ALIGN, ALIGN_MMR6
7131 8 : printUImm<2>(MI, 3, O);
7132 8 : return;
7133 : break;
7134 20 : case 1:
7135 : // CINS, CINS32, CINS64_32, CINS_i32, EXTS, EXTS32
7136 20 : printUImm<5>(MI, 3, O);
7137 20 : return;
7138 : break;
7139 55 : case 2:
7140 : // DALIGN, MFTR
7141 55 : printUImm<3>(MI, 3, O);
7142 : break;
7143 43 : case 3:
7144 : // DEXT
7145 43 : printUImm<6, 1>(MI, 3, O);
7146 43 : return;
7147 : break;
7148 67 : case 4:
7149 : // DEXT64_32, EXT, EXT_MM, EXT_MMR6
7150 67 : printUImm<5, 1>(MI, 3, O);
7151 67 : return;
7152 : break;
7153 9 : case 5:
7154 : // DEXTM
7155 9 : printUImm<5, 33>(MI, 3, O);
7156 9 : return;
7157 : break;
7158 98 : case 6:
7159 : // DINS, INS, INS_MM, INS_MMR6
7160 98 : printUImm<6>(MI, 3, O);
7161 98 : return;
7162 : break;
7163 10 : case 7:
7164 : // DINSM
7165 10 : printUImm<6, 2>(MI, 3, O);
7166 10 : return;
7167 : break;
7168 41 : case 8:
7169 : // DLSA, DLSA_R6, LSA, LSA_R6
7170 41 : printUImm<2, 1>(MI, 3, O);
7171 41 : return;
7172 : break;
7173 366 : case 9:
7174 : // MADD_D32, MADD_D32_MM, MADD_D64, MADD_S, MADD_S_MM, MOVEP_MM, MOVEP_MM...
7175 366 : printOperand(MI, 3, O);
7176 366 : return;
7177 : break;
7178 : }
7179 :
7180 :
7181 : // Fragment 7 encoded into 1 bits for 2 unique commands.
7182 55 : if ((Bits >> 45) & 1) {
7183 : // MFTR
7184 52 : O << ", ";
7185 52 : printUImm<1>(MI, 4, O);
7186 52 : return;
7187 : } else {
7188 : // DALIGN
7189 : return;
7190 : }
7191 :
7192 : }
7193 :
7194 :
7195 : /// getRegisterName - This method is automatically generated by tblgen
7196 : /// from the register set description. This returns the assembler name
7197 : /// for the specified register.
7198 320389 : const char *MipsInstPrinter::getRegisterName(unsigned RegNo) {
7199 : assert(RegNo && RegNo < 418 && "Invalid register number!");
7200 :
7201 : static const char AsmStrs[] = {
7202 : /* 0 */ 'f', '1', '0', 0,
7203 : /* 4 */ 'w', '1', '0', 0,
7204 : /* 8 */ 'f', '2', '0', 0,
7205 : /* 12 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '0', 0,
7206 : /* 25 */ 'w', '2', '0', 0,
7207 : /* 29 */ 'f', '3', '0', 0,
7208 : /* 33 */ 'w', '3', '0', 0,
7209 : /* 37 */ 'a', 'c', '0', 0,
7210 : /* 41 */ 'f', 'c', 'c', '0', 0,
7211 : /* 46 */ 'f', '0', 0,
7212 : /* 49 */ 'm', 'p', 'l', '0', 0,
7213 : /* 54 */ 'p', '0', 0,
7214 : /* 57 */ 'w', '0', 0,
7215 : /* 60 */ 'f', '1', '1', 0,
7216 : /* 64 */ 'w', '1', '1', 0,
7217 : /* 68 */ 'f', '2', '1', 0,
7218 : /* 72 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '1', 0,
7219 : /* 85 */ 'w', '2', '1', 0,
7220 : /* 89 */ 'f', '3', '1', 0,
7221 : /* 93 */ 'w', '3', '1', 0,
7222 : /* 97 */ 'a', 'c', '1', 0,
7223 : /* 101 */ 'f', 'c', 'c', '1', 0,
7224 : /* 106 */ 'f', '1', 0,
7225 : /* 109 */ 'm', 'p', 'l', '1', 0,
7226 : /* 114 */ 'p', '1', 0,
7227 : /* 117 */ 'w', '1', 0,
7228 : /* 120 */ 'f', '1', '2', 0,
7229 : /* 124 */ 'w', '1', '2', 0,
7230 : /* 128 */ 'f', '2', '2', 0,
7231 : /* 132 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '2', 0,
7232 : /* 145 */ 'w', '2', '2', 0,
7233 : /* 149 */ 'a', 'c', '2', 0,
7234 : /* 153 */ 'f', 'c', 'c', '2', 0,
7235 : /* 158 */ 'f', '2', 0,
7236 : /* 161 */ 'm', 'p', 'l', '2', 0,
7237 : /* 166 */ 'p', '2', 0,
7238 : /* 169 */ 'w', '2', 0,
7239 : /* 172 */ 'f', '1', '3', 0,
7240 : /* 176 */ 'w', '1', '3', 0,
7241 : /* 180 */ 'f', '2', '3', 0,
7242 : /* 184 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '2', '3', 0,
7243 : /* 197 */ 'w', '2', '3', 0,
7244 : /* 201 */ 'a', 'c', '3', 0,
7245 : /* 205 */ 'f', 'c', 'c', '3', 0,
7246 : /* 210 */ 'f', '3', 0,
7247 : /* 213 */ 'w', '3', 0,
7248 : /* 216 */ 'f', '1', '4', 0,
7249 : /* 220 */ 'w', '1', '4', 0,
7250 : /* 224 */ 'f', '2', '4', 0,
7251 : /* 228 */ 'w', '2', '4', 0,
7252 : /* 232 */ 'f', 'c', 'c', '4', 0,
7253 : /* 237 */ 'f', '4', 0,
7254 : /* 240 */ 'w', '4', 0,
7255 : /* 243 */ 'f', '1', '5', 0,
7256 : /* 247 */ 'w', '1', '5', 0,
7257 : /* 251 */ 'f', '2', '5', 0,
7258 : /* 255 */ 'w', '2', '5', 0,
7259 : /* 259 */ 'f', 'c', 'c', '5', 0,
7260 : /* 264 */ 'f', '5', 0,
7261 : /* 267 */ 'w', '5', 0,
7262 : /* 270 */ 'f', '1', '6', 0,
7263 : /* 274 */ 'w', '1', '6', 0,
7264 : /* 278 */ 'f', '2', '6', 0,
7265 : /* 282 */ 'w', '2', '6', 0,
7266 : /* 286 */ 'f', 'c', 'c', '6', 0,
7267 : /* 291 */ 'f', '6', 0,
7268 : /* 294 */ 'w', '6', 0,
7269 : /* 297 */ 'f', '1', '7', 0,
7270 : /* 301 */ 'w', '1', '7', 0,
7271 : /* 305 */ 'f', '2', '7', 0,
7272 : /* 309 */ 'w', '2', '7', 0,
7273 : /* 313 */ 'f', 'c', 'c', '7', 0,
7274 : /* 318 */ 'f', '7', 0,
7275 : /* 321 */ 'w', '7', 0,
7276 : /* 324 */ 'f', '1', '8', 0,
7277 : /* 328 */ 'w', '1', '8', 0,
7278 : /* 332 */ 'f', '2', '8', 0,
7279 : /* 336 */ 'w', '2', '8', 0,
7280 : /* 340 */ 'f', '8', 0,
7281 : /* 343 */ 'w', '8', 0,
7282 : /* 346 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', '1', '6', '_', '1', '9', 0,
7283 : /* 362 */ 'f', '1', '9', 0,
7284 : /* 366 */ 'w', '1', '9', 0,
7285 : /* 370 */ 'f', '2', '9', 0,
7286 : /* 374 */ 'w', '2', '9', 0,
7287 : /* 378 */ 'f', '9', 0,
7288 : /* 381 */ 'w', '9', 0,
7289 : /* 384 */ 'D', 'S', 'P', 'E', 'F', 'I', 0,
7290 : /* 391 */ 'r', 'a', 0,
7291 : /* 394 */ 'h', 'w', 'r', '_', 'c', 'c', 0,
7292 : /* 401 */ 'p', 'c', 0,
7293 : /* 404 */ 'D', 'S', 'P', 'C', 'C', 'o', 'n', 'd', 0,
7294 : /* 413 */ 'D', 'S', 'P', 'O', 'u', 't', 'F', 'l', 'a', 'g', 0,
7295 : /* 424 */ 'h', 'i', 0,
7296 : /* 427 */ 'h', 'w', 'r', '_', 'c', 'p', 'u', 'n', 'u', 'm', 0,
7297 : /* 438 */ 'l', 'o', 0,
7298 : /* 441 */ 'z', 'e', 'r', 'o', 0,
7299 : /* 446 */ 'h', 'w', 'r', '_', 's', 'y', 'n', 'c', 'i', '_', 's', 't', 'e', 'p', 0,
7300 : /* 461 */ 'f', 'p', 0,
7301 : /* 464 */ 'g', 'p', 0,
7302 : /* 467 */ 's', 'p', 0,
7303 : /* 470 */ 'h', 'w', 'r', '_', 'c', 'c', 'r', 'e', 's', 0,
7304 : /* 480 */ 'D', 'S', 'P', 'P', 'o', 's', 0,
7305 : /* 487 */ 'D', 'S', 'P', 'S', 'C', 'o', 'u', 'n', 't', 0,
7306 : /* 497 */ 'D', 'S', 'P', 'C', 'a', 'r', 'r', 'y', 0,
7307 : };
7308 :
7309 : static const uint16_t RegAsmOffset[] = {
7310 : 62, 404, 497, 384, 413, 480, 487, 461, 464, 122, 62, 2, 272, 218,
7311 : 245, 174, 299, 401, 391, 467, 441, 218, 245, 272, 299, 37, 97, 149,
7312 : 201, 62, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360, 2, 62,
7313 : 122, 174, 218, 245, 272, 299, 326, 360, 2, 62, 122, 174, 218, 245,
7314 : 272, 299, 326, 360, 1, 61, 121, 173, 217, 244, 271, 298, 325, 359,
7315 : 9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90, 1, 61,
7316 : 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181, 225, 252,
7317 : 279, 306, 333, 371, 30, 90, 1, 61, 121, 173, 217, 244, 271, 298,
7318 : 325, 359, 9, 69, 129, 181, 225, 252, 279, 306, 333, 371, 30, 90,
7319 : 46, 158, 237, 291, 340, 0, 120, 216, 270, 324, 8, 128, 224, 278,
7320 : 332, 29, 12, 72, 132, 184, 46, 106, 158, 210, 237, 264, 291, 318,
7321 : 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324, 362, 8, 68,
7322 : 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 41, 101, 153, 205,
7323 : 232, 259, 286, 313, 2, 62, 122, 174, 218, 245, 272, 299, 326, 360,
7324 : 1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181,
7325 : 225, 252, 279, 306, 333, 371, 30, 90, 461, 46, 106, 158, 210, 237,
7326 : 264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297, 324,
7327 : 362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89, 464,
7328 : 37, 97, 149, 201, 427, 446, 394, 470, 218, 245, 272, 299, 326, 360,
7329 : 1, 61, 121, 173, 217, 244, 271, 298, 325, 359, 9, 69, 129, 181,
7330 : 225, 252, 279, 306, 333, 371, 30, 90, 279, 306, 37, 97, 149, 201,
7331 : 49, 109, 161, 54, 114, 166, 391, 271, 298, 325, 359, 9, 69, 129,
7332 : 181, 467, 326, 360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174,
7333 : 57, 117, 169, 213, 240, 267, 294, 321, 343, 381, 4, 64, 124, 176,
7334 : 220, 247, 274, 301, 328, 366, 25, 85, 145, 197, 228, 255, 282, 309,
7335 : 336, 374, 33, 93, 441, 218, 245, 272, 299, 37, 46, 106, 158, 210,
7336 : 237, 264, 291, 318, 340, 378, 0, 60, 120, 172, 216, 243, 270, 297,
7337 : 324, 362, 8, 68, 128, 180, 224, 251, 278, 305, 332, 370, 29, 89,
7338 : 346, 424, 279, 306, 438, 271, 298, 325, 359, 9, 69, 129, 181, 326,
7339 : 360, 1, 61, 121, 173, 217, 244, 225, 252, 122, 174,
7340 : };
7341 :
7342 : assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
7343 : "Invalid alt name index for register!");
7344 320389 : return AsmStrs+RegAsmOffset[RegNo-1];
7345 : }
7346 :
7347 : #ifdef PRINT_ALIAS_INSTR
7348 : #undef PRINT_ALIAS_INSTR
7349 :
7350 243381 : bool MipsInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
7351 : const char *AsmString;
7352 243381 : switch (MI->getOpcode()) {
7353 : default: return false;
7354 : case Mips::ADDIUPC:
7355 18 : if (MI->getNumOperands() == 2 &&
7356 36 : MI->getOperand(0).isReg() &&
7357 18 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) {
7358 : // (ADDIUPC GPR32Opnd:$rd, simm19_lsl2:$imm)
7359 : AsmString = "lapc $\x01, $\x02";
7360 : break;
7361 : }
7362 : return false;
7363 : case Mips::ADDIUPC_MMR6:
7364 7 : if (MI->getNumOperands() == 2 &&
7365 14 : MI->getOperand(0).isReg() &&
7366 7 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg())) {
7367 : // (ADDIUPC_MMR6 GPR32Opnd:$rd, simm19_lsl2:$imm)
7368 : AsmString = "lapc $\x01, $\x02";
7369 : break;
7370 : }
7371 : return false;
7372 : case Mips::ADDu:
7373 3964 : if (MI->getNumOperands() == 3 &&
7374 7858 : MI->getOperand(0).isReg() &&
7375 3964 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
7376 7788 : MI->getOperand(1).isReg() &&
7377 7858 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7378 3832 : MI->getOperand(2).getReg() == Mips::ZERO) {
7379 : // (ADDu GPR32Opnd:$dst, GPR32Opnd:$src, ZERO)
7380 : AsmString = "move $\x01, $\x02";
7381 : break;
7382 : }
7383 : return false;
7384 : case Mips::BC1F:
7385 172 : if (MI->getNumOperands() == 2 &&
7386 172 : MI->getOperand(0).getReg() == Mips::FCC0) {
7387 : // (BC1F FCC0, brtarget:$offset)
7388 : AsmString = "bc1f $\x02";
7389 : break;
7390 : }
7391 : return false;
7392 : case Mips::BC1FL:
7393 69 : if (MI->getNumOperands() == 2 &&
7394 69 : MI->getOperand(0).getReg() == Mips::FCC0) {
7395 : // (BC1FL FCC0, brtarget:$offset)
7396 : AsmString = "bc1fl $\x02";
7397 : break;
7398 : }
7399 : return false;
7400 : case Mips::BC1F_MM:
7401 14 : if (MI->getNumOperands() == 2 &&
7402 14 : MI->getOperand(0).getReg() == Mips::FCC0) {
7403 : // (BC1F_MM FCC0, brtarget:$offset)
7404 : AsmString = "bc1f $\x02";
7405 : break;
7406 : }
7407 : return false;
7408 : case Mips::BC1T:
7409 179 : if (MI->getNumOperands() == 2 &&
7410 179 : MI->getOperand(0).getReg() == Mips::FCC0) {
7411 : // (BC1T FCC0, brtarget:$offset)
7412 : AsmString = "bc1t $\x02";
7413 : break;
7414 : }
7415 : return false;
7416 : case Mips::BC1TL:
7417 69 : if (MI->getNumOperands() == 2 &&
7418 69 : MI->getOperand(0).getReg() == Mips::FCC0) {
7419 : // (BC1TL FCC0, brtarget:$offset)
7420 : AsmString = "bc1tl $\x02";
7421 : break;
7422 : }
7423 : return false;
7424 : case Mips::BC1T_MM:
7425 13 : if (MI->getNumOperands() == 2 &&
7426 13 : MI->getOperand(0).getReg() == Mips::FCC0) {
7427 : // (BC1T_MM FCC0, brtarget:$offset)
7428 : AsmString = "bc1t $\x02";
7429 : break;
7430 : }
7431 : return false;
7432 : case Mips::BGEZAL:
7433 131 : if (MI->getNumOperands() == 2 &&
7434 131 : MI->getOperand(0).getReg() == Mips::ZERO) {
7435 : // (BGEZAL ZERO, brtarget:$offset)
7436 : AsmString = "bal $\x02";
7437 : break;
7438 : }
7439 : return false;
7440 : case Mips::BGEZAL_MM:
7441 18 : if (MI->getNumOperands() == 2 &&
7442 18 : MI->getOperand(0).getReg() == Mips::ZERO) {
7443 : // (BGEZAL_MM ZERO, brtarget_mm:$offset)
7444 : AsmString = "bal $\x02";
7445 : break;
7446 : }
7447 : return false;
7448 : case Mips::BREAK:
7449 216 : if (MI->getNumOperands() == 2 &&
7450 216 : MI->getOperand(0).isImm() &&
7451 216 : MI->getOperand(0).getImm() == 0 &&
7452 263 : MI->getOperand(1).isImm() &&
7453 47 : MI->getOperand(1).getImm() == 0) {
7454 : // (BREAK 0, 0)
7455 : AsmString = "break";
7456 : break;
7457 : }
7458 185 : if (MI->getNumOperands() == 2 &&
7459 185 : MI->getOperand(1).isImm() &&
7460 185 : MI->getOperand(1).getImm() == 0) {
7461 : // (BREAK uimm10:$imm, 0)
7462 : AsmString = "break $\xFF\x01\x01";
7463 : break;
7464 : }
7465 : return false;
7466 : case Mips::BREAK_MM:
7467 10 : if (MI->getNumOperands() == 2 &&
7468 10 : MI->getOperand(0).isImm() &&
7469 10 : MI->getOperand(0).getImm() == 0 &&
7470 15 : MI->getOperand(1).isImm() &&
7471 5 : MI->getOperand(1).getImm() == 0) {
7472 : // (BREAK_MM 0, 0)
7473 : AsmString = "break";
7474 : break;
7475 : }
7476 5 : if (MI->getNumOperands() == 2 &&
7477 5 : MI->getOperand(1).isImm() &&
7478 5 : MI->getOperand(1).getImm() == 0) {
7479 : // (BREAK_MM uimm10:$imm, 0)
7480 : AsmString = "break $\xFF\x01\x01";
7481 : break;
7482 : }
7483 : return false;
7484 : case Mips::C_EQ_D32:
7485 19 : if (MI->getNumOperands() == 3 &&
7486 19 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7487 30 : MI->getOperand(1).isReg() &&
7488 15 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7489 49 : MI->getOperand(2).isReg() &&
7490 15 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7491 : // (C_EQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7492 : AsmString = "c.eq.d $\x02, $\x03";
7493 : break;
7494 : }
7495 : return false;
7496 : case Mips::C_EQ_D32_MM:
7497 4 : if (MI->getNumOperands() == 3 &&
7498 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7499 6 : MI->getOperand(1).isReg() &&
7500 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7501 10 : MI->getOperand(2).isReg() &&
7502 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7503 : // (C_EQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7504 : AsmString = "c.eq.d $\x02, $\x03";
7505 : break;
7506 : }
7507 : return false;
7508 : case Mips::C_EQ_D64:
7509 26 : if (MI->getNumOperands() == 3 &&
7510 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7511 34 : MI->getOperand(1).isReg() &&
7512 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7513 60 : MI->getOperand(2).isReg() &&
7514 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7515 : // (C_EQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7516 : AsmString = "c.eq.d $\x02, $\x03";
7517 : break;
7518 : }
7519 : return false;
7520 : case Mips::C_EQ_D64_MM:
7521 0 : if (MI->getNumOperands() == 3 &&
7522 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7523 0 : MI->getOperand(1).isReg() &&
7524 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7525 0 : MI->getOperand(2).isReg() &&
7526 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7527 : // (C_EQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7528 : AsmString = "c.eq.d $\x02, $\x03";
7529 : break;
7530 : }
7531 : return false;
7532 : case Mips::C_EQ_S:
7533 50 : if (MI->getNumOperands() == 3 &&
7534 50 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7535 64 : MI->getOperand(1).isReg() &&
7536 32 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7537 114 : MI->getOperand(2).isReg() &&
7538 32 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7539 : // (C_EQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7540 : AsmString = "c.eq.s $\x02, $\x03";
7541 : break;
7542 : }
7543 : return false;
7544 : case Mips::C_EQ_S_MM:
7545 4 : if (MI->getNumOperands() == 3 &&
7546 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7547 6 : MI->getOperand(1).isReg() &&
7548 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7549 10 : MI->getOperand(2).isReg() &&
7550 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7551 : // (C_EQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7552 : AsmString = "c.eq.s $\x02, $\x03";
7553 : break;
7554 : }
7555 : return false;
7556 : case Mips::C_F_D32:
7557 15 : if (MI->getNumOperands() == 3 &&
7558 15 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7559 22 : MI->getOperand(1).isReg() &&
7560 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7561 37 : MI->getOperand(2).isReg() &&
7562 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7563 : // (C_F_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7564 : AsmString = "c.f.d $\x02, $\x03";
7565 : break;
7566 : }
7567 : return false;
7568 : case Mips::C_F_D32_MM:
7569 4 : if (MI->getNumOperands() == 3 &&
7570 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7571 6 : MI->getOperand(1).isReg() &&
7572 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7573 10 : MI->getOperand(2).isReg() &&
7574 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7575 : // (C_F_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7576 : AsmString = "c.f.d $\x02, $\x03";
7577 : break;
7578 : }
7579 : return false;
7580 : case Mips::C_F_D64:
7581 26 : if (MI->getNumOperands() == 3 &&
7582 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7583 34 : MI->getOperand(1).isReg() &&
7584 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7585 60 : MI->getOperand(2).isReg() &&
7586 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7587 : // (C_F_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7588 : AsmString = "c.f.d $\x02, $\x03";
7589 : break;
7590 : }
7591 : return false;
7592 : case Mips::C_F_D64_MM:
7593 0 : if (MI->getNumOperands() == 3 &&
7594 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7595 0 : MI->getOperand(1).isReg() &&
7596 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7597 0 : MI->getOperand(2).isReg() &&
7598 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7599 : // (C_F_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7600 : AsmString = "c.f.d $\x02, $\x03";
7601 : break;
7602 : }
7603 : return false;
7604 : case Mips::C_F_S:
7605 46 : if (MI->getNumOperands() == 3 &&
7606 46 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7607 56 : MI->getOperand(1).isReg() &&
7608 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7609 102 : MI->getOperand(2).isReg() &&
7610 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7611 : // (C_F_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7612 : AsmString = "c.f.s $\x02, $\x03";
7613 : break;
7614 : }
7615 : return false;
7616 : case Mips::C_F_S_MM:
7617 4 : if (MI->getNumOperands() == 3 &&
7618 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7619 6 : MI->getOperand(1).isReg() &&
7620 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7621 10 : MI->getOperand(2).isReg() &&
7622 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7623 : // (C_F_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7624 : AsmString = "c.f.s $\x02, $\x03";
7625 : break;
7626 : }
7627 : return false;
7628 : case Mips::C_LE_D32:
7629 15 : if (MI->getNumOperands() == 3 &&
7630 15 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7631 22 : MI->getOperand(1).isReg() &&
7632 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7633 37 : MI->getOperand(2).isReg() &&
7634 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7635 : // (C_LE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7636 : AsmString = "c.le.d $\x02, $\x03";
7637 : break;
7638 : }
7639 : return false;
7640 : case Mips::C_LE_D32_MM:
7641 4 : if (MI->getNumOperands() == 3 &&
7642 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7643 6 : MI->getOperand(1).isReg() &&
7644 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7645 10 : MI->getOperand(2).isReg() &&
7646 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7647 : // (C_LE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7648 : AsmString = "c.le.d $\x02, $\x03";
7649 : break;
7650 : }
7651 : return false;
7652 : case Mips::C_LE_D64:
7653 26 : if (MI->getNumOperands() == 3 &&
7654 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7655 34 : MI->getOperand(1).isReg() &&
7656 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7657 60 : MI->getOperand(2).isReg() &&
7658 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7659 : // (C_LE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7660 : AsmString = "c.le.d $\x02, $\x03";
7661 : break;
7662 : }
7663 : return false;
7664 : case Mips::C_LE_D64_MM:
7665 0 : if (MI->getNumOperands() == 3 &&
7666 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7667 0 : MI->getOperand(1).isReg() &&
7668 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7669 0 : MI->getOperand(2).isReg() &&
7670 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7671 : // (C_LE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7672 : AsmString = "c.le.d $\x02, $\x03";
7673 : break;
7674 : }
7675 : return false;
7676 : case Mips::C_LE_S:
7677 46 : if (MI->getNumOperands() == 3 &&
7678 46 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7679 56 : MI->getOperand(1).isReg() &&
7680 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7681 102 : MI->getOperand(2).isReg() &&
7682 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7683 : // (C_LE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7684 : AsmString = "c.le.s $\x02, $\x03";
7685 : break;
7686 : }
7687 : return false;
7688 : case Mips::C_LE_S_MM:
7689 4 : if (MI->getNumOperands() == 3 &&
7690 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7691 6 : MI->getOperand(1).isReg() &&
7692 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7693 10 : MI->getOperand(2).isReg() &&
7694 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7695 : // (C_LE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7696 : AsmString = "c.le.s $\x02, $\x03";
7697 : break;
7698 : }
7699 : return false;
7700 : case Mips::C_LT_D32:
7701 15 : if (MI->getNumOperands() == 3 &&
7702 15 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7703 22 : MI->getOperand(1).isReg() &&
7704 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7705 37 : MI->getOperand(2).isReg() &&
7706 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7707 : // (C_LT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7708 : AsmString = "c.lt.d $\x02, $\x03";
7709 : break;
7710 : }
7711 : return false;
7712 : case Mips::C_LT_D32_MM:
7713 4 : if (MI->getNumOperands() == 3 &&
7714 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7715 6 : MI->getOperand(1).isReg() &&
7716 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7717 10 : MI->getOperand(2).isReg() &&
7718 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7719 : // (C_LT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7720 : AsmString = "c.lt.d $\x02, $\x03";
7721 : break;
7722 : }
7723 : return false;
7724 : case Mips::C_LT_D64:
7725 26 : if (MI->getNumOperands() == 3 &&
7726 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7727 34 : MI->getOperand(1).isReg() &&
7728 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7729 60 : MI->getOperand(2).isReg() &&
7730 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7731 : // (C_LT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7732 : AsmString = "c.lt.d $\x02, $\x03";
7733 : break;
7734 : }
7735 : return false;
7736 : case Mips::C_LT_D64_MM:
7737 0 : if (MI->getNumOperands() == 3 &&
7738 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7739 0 : MI->getOperand(1).isReg() &&
7740 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7741 0 : MI->getOperand(2).isReg() &&
7742 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7743 : // (C_LT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7744 : AsmString = "c.lt.d $\x02, $\x03";
7745 : break;
7746 : }
7747 : return false;
7748 : case Mips::C_LT_S:
7749 46 : if (MI->getNumOperands() == 3 &&
7750 46 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7751 56 : MI->getOperand(1).isReg() &&
7752 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7753 102 : MI->getOperand(2).isReg() &&
7754 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7755 : // (C_LT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7756 : AsmString = "c.lt.s $\x02, $\x03";
7757 : break;
7758 : }
7759 : return false;
7760 : case Mips::C_LT_S_MM:
7761 4 : if (MI->getNumOperands() == 3 &&
7762 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7763 6 : MI->getOperand(1).isReg() &&
7764 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7765 10 : MI->getOperand(2).isReg() &&
7766 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7767 : // (C_LT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7768 : AsmString = "c.lt.s $\x02, $\x03";
7769 : break;
7770 : }
7771 : return false;
7772 : case Mips::C_NGE_D32:
7773 15 : if (MI->getNumOperands() == 3 &&
7774 15 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7775 22 : MI->getOperand(1).isReg() &&
7776 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7777 37 : MI->getOperand(2).isReg() &&
7778 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7779 : // (C_NGE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7780 : AsmString = "c.nge.d $\x02, $\x03";
7781 : break;
7782 : }
7783 : return false;
7784 : case Mips::C_NGE_D32_MM:
7785 4 : if (MI->getNumOperands() == 3 &&
7786 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7787 6 : MI->getOperand(1).isReg() &&
7788 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7789 10 : MI->getOperand(2).isReg() &&
7790 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7791 : // (C_NGE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7792 : AsmString = "c.nge.d $\x02, $\x03";
7793 : break;
7794 : }
7795 : return false;
7796 : case Mips::C_NGE_D64:
7797 26 : if (MI->getNumOperands() == 3 &&
7798 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7799 34 : MI->getOperand(1).isReg() &&
7800 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7801 60 : MI->getOperand(2).isReg() &&
7802 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7803 : // (C_NGE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7804 : AsmString = "c.nge.d $\x02, $\x03";
7805 : break;
7806 : }
7807 : return false;
7808 : case Mips::C_NGE_D64_MM:
7809 0 : if (MI->getNumOperands() == 3 &&
7810 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7811 0 : MI->getOperand(1).isReg() &&
7812 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7813 0 : MI->getOperand(2).isReg() &&
7814 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7815 : // (C_NGE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7816 : AsmString = "c.nge.d $\x02, $\x03";
7817 : break;
7818 : }
7819 : return false;
7820 : case Mips::C_NGE_S:
7821 46 : if (MI->getNumOperands() == 3 &&
7822 46 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7823 56 : MI->getOperand(1).isReg() &&
7824 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7825 102 : MI->getOperand(2).isReg() &&
7826 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7827 : // (C_NGE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7828 : AsmString = "c.nge.s $\x02, $\x03";
7829 : break;
7830 : }
7831 : return false;
7832 : case Mips::C_NGE_S_MM:
7833 4 : if (MI->getNumOperands() == 3 &&
7834 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7835 6 : MI->getOperand(1).isReg() &&
7836 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7837 10 : MI->getOperand(2).isReg() &&
7838 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7839 : // (C_NGE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7840 : AsmString = "c.nge.s $\x02, $\x03";
7841 : break;
7842 : }
7843 : return false;
7844 : case Mips::C_NGLE_D32:
7845 26 : if (MI->getNumOperands() == 3 &&
7846 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7847 52 : MI->getOperand(1).isReg() &&
7848 26 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7849 78 : MI->getOperand(2).isReg() &&
7850 26 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7851 : // (C_NGLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7852 : AsmString = "c.ngle.d $\x02, $\x03";
7853 : break;
7854 : }
7855 : return false;
7856 : case Mips::C_NGLE_D32_MM:
7857 4 : if (MI->getNumOperands() == 3 &&
7858 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7859 8 : MI->getOperand(1).isReg() &&
7860 4 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7861 12 : MI->getOperand(2).isReg() &&
7862 4 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7863 : // (C_NGLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7864 : AsmString = "c.ngle.d $\x02, $\x03";
7865 : break;
7866 : }
7867 : return false;
7868 : case Mips::C_NGLE_D64:
7869 36 : if (MI->getNumOperands() == 3 &&
7870 36 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7871 72 : MI->getOperand(1).isReg() &&
7872 36 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7873 108 : MI->getOperand(2).isReg() &&
7874 36 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7875 : // (C_NGLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7876 : AsmString = "c.ngle.d $\x02, $\x03";
7877 : break;
7878 : }
7879 : return false;
7880 : case Mips::C_NGLE_D64_MM:
7881 0 : if (MI->getNumOperands() == 3 &&
7882 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7883 0 : MI->getOperand(1).isReg() &&
7884 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7885 0 : MI->getOperand(2).isReg() &&
7886 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7887 : // (C_NGLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7888 : AsmString = "c.ngle.d $\x02, $\x03";
7889 : break;
7890 : }
7891 : return false;
7892 : case Mips::C_NGLE_S:
7893 46 : if (MI->getNumOperands() == 3 &&
7894 46 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7895 56 : MI->getOperand(1).isReg() &&
7896 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7897 102 : MI->getOperand(2).isReg() &&
7898 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7899 : // (C_NGLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7900 : AsmString = "c.ngle.s $\x02, $\x03";
7901 : break;
7902 : }
7903 : return false;
7904 : case Mips::C_NGLE_S_MM:
7905 4 : if (MI->getNumOperands() == 3 &&
7906 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7907 6 : MI->getOperand(1).isReg() &&
7908 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7909 10 : MI->getOperand(2).isReg() &&
7910 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7911 : // (C_NGLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7912 : AsmString = "c.ngle.s $\x02, $\x03";
7913 : break;
7914 : }
7915 : return false;
7916 : case Mips::C_NGL_D32:
7917 26 : if (MI->getNumOperands() == 3 &&
7918 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7919 52 : MI->getOperand(1).isReg() &&
7920 26 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7921 78 : MI->getOperand(2).isReg() &&
7922 26 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7923 : // (C_NGL_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7924 : AsmString = "c.ngl.d $\x02, $\x03";
7925 : break;
7926 : }
7927 : return false;
7928 : case Mips::C_NGL_D32_MM:
7929 4 : if (MI->getNumOperands() == 3 &&
7930 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7931 8 : MI->getOperand(1).isReg() &&
7932 4 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7933 12 : MI->getOperand(2).isReg() &&
7934 4 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7935 : // (C_NGL_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7936 : AsmString = "c.ngl.d $\x02, $\x03";
7937 : break;
7938 : }
7939 : return false;
7940 : case Mips::C_NGL_D64:
7941 36 : if (MI->getNumOperands() == 3 &&
7942 36 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7943 72 : MI->getOperand(1).isReg() &&
7944 36 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7945 108 : MI->getOperand(2).isReg() &&
7946 36 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7947 : // (C_NGL_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7948 : AsmString = "c.ngl.d $\x02, $\x03";
7949 : break;
7950 : }
7951 : return false;
7952 : case Mips::C_NGL_D64_MM:
7953 0 : if (MI->getNumOperands() == 3 &&
7954 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7955 0 : MI->getOperand(1).isReg() &&
7956 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7957 0 : MI->getOperand(2).isReg() &&
7958 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7959 : // (C_NGL_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
7960 : AsmString = "c.ngl.d $\x02, $\x03";
7961 : break;
7962 : }
7963 : return false;
7964 : case Mips::C_NGL_S:
7965 46 : if (MI->getNumOperands() == 3 &&
7966 46 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7967 56 : MI->getOperand(1).isReg() &&
7968 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7969 102 : MI->getOperand(2).isReg() &&
7970 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7971 : // (C_NGL_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7972 : AsmString = "c.ngl.s $\x02, $\x03";
7973 : break;
7974 : }
7975 : return false;
7976 : case Mips::C_NGL_S_MM:
7977 4 : if (MI->getNumOperands() == 3 &&
7978 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7979 6 : MI->getOperand(1).isReg() &&
7980 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
7981 10 : MI->getOperand(2).isReg() &&
7982 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
7983 : // (C_NGL_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
7984 : AsmString = "c.ngl.s $\x02, $\x03";
7985 : break;
7986 : }
7987 : return false;
7988 : case Mips::C_NGT_D32:
7989 15 : if (MI->getNumOperands() == 3 &&
7990 15 : MI->getOperand(0).getReg() == Mips::FCC0 &&
7991 22 : MI->getOperand(1).isReg() &&
7992 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
7993 37 : MI->getOperand(2).isReg() &&
7994 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
7995 : // (C_NGT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
7996 : AsmString = "c.ngt.d $\x02, $\x03";
7997 : break;
7998 : }
7999 : return false;
8000 : case Mips::C_NGT_D32_MM:
8001 4 : if (MI->getNumOperands() == 3 &&
8002 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8003 6 : MI->getOperand(1).isReg() &&
8004 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8005 10 : MI->getOperand(2).isReg() &&
8006 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8007 : // (C_NGT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8008 : AsmString = "c.ngt.d $\x02, $\x03";
8009 : break;
8010 : }
8011 : return false;
8012 : case Mips::C_NGT_D64:
8013 26 : if (MI->getNumOperands() == 3 &&
8014 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8015 34 : MI->getOperand(1).isReg() &&
8016 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8017 60 : MI->getOperand(2).isReg() &&
8018 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8019 : // (C_NGT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8020 : AsmString = "c.ngt.d $\x02, $\x03";
8021 : break;
8022 : }
8023 : return false;
8024 : case Mips::C_NGT_D64_MM:
8025 0 : if (MI->getNumOperands() == 3 &&
8026 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8027 0 : MI->getOperand(1).isReg() &&
8028 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8029 0 : MI->getOperand(2).isReg() &&
8030 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8031 : // (C_NGT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8032 : AsmString = "c.ngt.d $\x02, $\x03";
8033 : break;
8034 : }
8035 : return false;
8036 : case Mips::C_NGT_S:
8037 46 : if (MI->getNumOperands() == 3 &&
8038 46 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8039 56 : MI->getOperand(1).isReg() &&
8040 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8041 102 : MI->getOperand(2).isReg() &&
8042 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8043 : // (C_NGT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8044 : AsmString = "c.ngt.s $\x02, $\x03";
8045 : break;
8046 : }
8047 : return false;
8048 : case Mips::C_NGT_S_MM:
8049 4 : if (MI->getNumOperands() == 3 &&
8050 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8051 6 : MI->getOperand(1).isReg() &&
8052 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8053 10 : MI->getOperand(2).isReg() &&
8054 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8055 : // (C_NGT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8056 : AsmString = "c.ngt.s $\x02, $\x03";
8057 : break;
8058 : }
8059 : return false;
8060 : case Mips::C_OLE_D32:
8061 17 : if (MI->getNumOperands() == 3 &&
8062 17 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8063 26 : MI->getOperand(1).isReg() &&
8064 13 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8065 43 : MI->getOperand(2).isReg() &&
8066 13 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8067 : // (C_OLE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8068 : AsmString = "c.ole.d $\x02, $\x03";
8069 : break;
8070 : }
8071 : return false;
8072 : case Mips::C_OLE_D32_MM:
8073 4 : if (MI->getNumOperands() == 3 &&
8074 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8075 6 : MI->getOperand(1).isReg() &&
8076 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8077 10 : MI->getOperand(2).isReg() &&
8078 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8079 : // (C_OLE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8080 : AsmString = "c.ole.d $\x02, $\x03";
8081 : break;
8082 : }
8083 : return false;
8084 : case Mips::C_OLE_D64:
8085 26 : if (MI->getNumOperands() == 3 &&
8086 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8087 34 : MI->getOperand(1).isReg() &&
8088 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8089 60 : MI->getOperand(2).isReg() &&
8090 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8091 : // (C_OLE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8092 : AsmString = "c.ole.d $\x02, $\x03";
8093 : break;
8094 : }
8095 : return false;
8096 : case Mips::C_OLE_D64_MM:
8097 0 : if (MI->getNumOperands() == 3 &&
8098 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8099 0 : MI->getOperand(1).isReg() &&
8100 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8101 0 : MI->getOperand(2).isReg() &&
8102 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8103 : // (C_OLE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8104 : AsmString = "c.ole.d $\x02, $\x03";
8105 : break;
8106 : }
8107 : return false;
8108 : case Mips::C_OLE_S:
8109 48 : if (MI->getNumOperands() == 3 &&
8110 48 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8111 60 : MI->getOperand(1).isReg() &&
8112 30 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8113 108 : MI->getOperand(2).isReg() &&
8114 30 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8115 : // (C_OLE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8116 : AsmString = "c.ole.s $\x02, $\x03";
8117 : break;
8118 : }
8119 : return false;
8120 : case Mips::C_OLE_S_MM:
8121 4 : if (MI->getNumOperands() == 3 &&
8122 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8123 6 : MI->getOperand(1).isReg() &&
8124 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8125 10 : MI->getOperand(2).isReg() &&
8126 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8127 : // (C_OLE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8128 : AsmString = "c.ole.s $\x02, $\x03";
8129 : break;
8130 : }
8131 : return false;
8132 : case Mips::C_OLT_D32:
8133 17 : if (MI->getNumOperands() == 3 &&
8134 17 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8135 26 : MI->getOperand(1).isReg() &&
8136 13 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8137 43 : MI->getOperand(2).isReg() &&
8138 13 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8139 : // (C_OLT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8140 : AsmString = "c.olt.d $\x02, $\x03";
8141 : break;
8142 : }
8143 : return false;
8144 : case Mips::C_OLT_D32_MM:
8145 4 : if (MI->getNumOperands() == 3 &&
8146 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8147 6 : MI->getOperand(1).isReg() &&
8148 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8149 10 : MI->getOperand(2).isReg() &&
8150 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8151 : // (C_OLT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8152 : AsmString = "c.olt.d $\x02, $\x03";
8153 : break;
8154 : }
8155 : return false;
8156 : case Mips::C_OLT_D64:
8157 26 : if (MI->getNumOperands() == 3 &&
8158 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8159 34 : MI->getOperand(1).isReg() &&
8160 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8161 60 : MI->getOperand(2).isReg() &&
8162 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8163 : // (C_OLT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8164 : AsmString = "c.olt.d $\x02, $\x03";
8165 : break;
8166 : }
8167 : return false;
8168 : case Mips::C_OLT_D64_MM:
8169 0 : if (MI->getNumOperands() == 3 &&
8170 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8171 0 : MI->getOperand(1).isReg() &&
8172 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8173 0 : MI->getOperand(2).isReg() &&
8174 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8175 : // (C_OLT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8176 : AsmString = "c.olt.d $\x02, $\x03";
8177 : break;
8178 : }
8179 : return false;
8180 : case Mips::C_OLT_S:
8181 48 : if (MI->getNumOperands() == 3 &&
8182 48 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8183 60 : MI->getOperand(1).isReg() &&
8184 30 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8185 108 : MI->getOperand(2).isReg() &&
8186 30 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8187 : // (C_OLT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8188 : AsmString = "c.olt.s $\x02, $\x03";
8189 : break;
8190 : }
8191 : return false;
8192 : case Mips::C_OLT_S_MM:
8193 4 : if (MI->getNumOperands() == 3 &&
8194 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8195 6 : MI->getOperand(1).isReg() &&
8196 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8197 10 : MI->getOperand(2).isReg() &&
8198 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8199 : // (C_OLT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8200 : AsmString = "c.olt.s $\x02, $\x03";
8201 : break;
8202 : }
8203 : return false;
8204 : case Mips::C_SEQ_D32:
8205 15 : if (MI->getNumOperands() == 3 &&
8206 15 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8207 22 : MI->getOperand(1).isReg() &&
8208 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8209 37 : MI->getOperand(2).isReg() &&
8210 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8211 : // (C_SEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8212 : AsmString = "c.seq.d $\x02, $\x03";
8213 : break;
8214 : }
8215 : return false;
8216 : case Mips::C_SEQ_D32_MM:
8217 4 : if (MI->getNumOperands() == 3 &&
8218 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8219 6 : MI->getOperand(1).isReg() &&
8220 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8221 10 : MI->getOperand(2).isReg() &&
8222 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8223 : // (C_SEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8224 : AsmString = "c.seq.d $\x02, $\x03";
8225 : break;
8226 : }
8227 : return false;
8228 : case Mips::C_SEQ_D64:
8229 26 : if (MI->getNumOperands() == 3 &&
8230 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8231 34 : MI->getOperand(1).isReg() &&
8232 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8233 60 : MI->getOperand(2).isReg() &&
8234 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8235 : // (C_SEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8236 : AsmString = "c.seq.d $\x02, $\x03";
8237 : break;
8238 : }
8239 : return false;
8240 : case Mips::C_SEQ_D64_MM:
8241 0 : if (MI->getNumOperands() == 3 &&
8242 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8243 0 : MI->getOperand(1).isReg() &&
8244 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8245 0 : MI->getOperand(2).isReg() &&
8246 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8247 : // (C_SEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8248 : AsmString = "c.seq.d $\x02, $\x03";
8249 : break;
8250 : }
8251 : return false;
8252 : case Mips::C_SEQ_S:
8253 46 : if (MI->getNumOperands() == 3 &&
8254 46 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8255 56 : MI->getOperand(1).isReg() &&
8256 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8257 102 : MI->getOperand(2).isReg() &&
8258 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8259 : // (C_SEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8260 : AsmString = "c.seq.s $\x02, $\x03";
8261 : break;
8262 : }
8263 : return false;
8264 : case Mips::C_SEQ_S_MM:
8265 4 : if (MI->getNumOperands() == 3 &&
8266 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8267 6 : MI->getOperand(1).isReg() &&
8268 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8269 10 : MI->getOperand(2).isReg() &&
8270 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8271 : // (C_SEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8272 : AsmString = "c.seq.s $\x02, $\x03";
8273 : break;
8274 : }
8275 : return false;
8276 : case Mips::C_SF_D32:
8277 26 : if (MI->getNumOperands() == 3 &&
8278 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8279 52 : MI->getOperand(1).isReg() &&
8280 26 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8281 78 : MI->getOperand(2).isReg() &&
8282 26 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8283 : // (C_SF_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8284 : AsmString = "c.sf.d $\x02, $\x03";
8285 : break;
8286 : }
8287 : return false;
8288 : case Mips::C_SF_D32_MM:
8289 7 : if (MI->getNumOperands() == 3 &&
8290 7 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8291 14 : MI->getOperand(1).isReg() &&
8292 7 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8293 21 : MI->getOperand(2).isReg() &&
8294 7 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8295 : // (C_SF_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8296 : AsmString = "c.sf.d $\x02, $\x03";
8297 : break;
8298 : }
8299 : return false;
8300 : case Mips::C_SF_D64:
8301 36 : if (MI->getNumOperands() == 3 &&
8302 36 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8303 72 : MI->getOperand(1).isReg() &&
8304 36 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8305 108 : MI->getOperand(2).isReg() &&
8306 36 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8307 : // (C_SF_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8308 : AsmString = "c.sf.d $\x02, $\x03";
8309 : break;
8310 : }
8311 : return false;
8312 : case Mips::C_SF_D64_MM:
8313 0 : if (MI->getNumOperands() == 3 &&
8314 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8315 0 : MI->getOperand(1).isReg() &&
8316 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8317 0 : MI->getOperand(2).isReg() &&
8318 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8319 : // (C_SF_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8320 : AsmString = "c.sf.d $\x02, $\x03";
8321 : break;
8322 : }
8323 : return false;
8324 : case Mips::C_SF_S:
8325 62 : if (MI->getNumOperands() == 3 &&
8326 62 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8327 124 : MI->getOperand(1).isReg() &&
8328 62 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8329 186 : MI->getOperand(2).isReg() &&
8330 62 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8331 : // (C_SF_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8332 : AsmString = "c.sf.s $\x02, $\x03";
8333 : break;
8334 : }
8335 : return false;
8336 : case Mips::C_SF_S_MM:
8337 4 : if (MI->getNumOperands() == 3 &&
8338 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8339 8 : MI->getOperand(1).isReg() &&
8340 4 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8341 12 : MI->getOperand(2).isReg() &&
8342 4 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8343 : // (C_SF_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8344 : AsmString = "c.sf.s $\x02, $\x03";
8345 : break;
8346 : }
8347 : return false;
8348 : case Mips::C_UEQ_D32:
8349 15 : if (MI->getNumOperands() == 3 &&
8350 15 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8351 22 : MI->getOperand(1).isReg() &&
8352 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8353 37 : MI->getOperand(2).isReg() &&
8354 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8355 : // (C_UEQ_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8356 : AsmString = "c.ueq.d $\x02, $\x03";
8357 : break;
8358 : }
8359 : return false;
8360 : case Mips::C_UEQ_D32_MM:
8361 4 : if (MI->getNumOperands() == 3 &&
8362 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8363 6 : MI->getOperand(1).isReg() &&
8364 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8365 10 : MI->getOperand(2).isReg() &&
8366 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8367 : // (C_UEQ_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8368 : AsmString = "c.ueq.d $\x02, $\x03";
8369 : break;
8370 : }
8371 : return false;
8372 : case Mips::C_UEQ_D64:
8373 26 : if (MI->getNumOperands() == 3 &&
8374 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8375 34 : MI->getOperand(1).isReg() &&
8376 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8377 60 : MI->getOperand(2).isReg() &&
8378 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8379 : // (C_UEQ_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8380 : AsmString = "c.ueq.d $\x02, $\x03";
8381 : break;
8382 : }
8383 : return false;
8384 : case Mips::C_UEQ_D64_MM:
8385 0 : if (MI->getNumOperands() == 3 &&
8386 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8387 0 : MI->getOperand(1).isReg() &&
8388 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8389 0 : MI->getOperand(2).isReg() &&
8390 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8391 : // (C_UEQ_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8392 : AsmString = "c.ueq.d $\x02, $\x03";
8393 : break;
8394 : }
8395 : return false;
8396 : case Mips::C_UEQ_S:
8397 46 : if (MI->getNumOperands() == 3 &&
8398 46 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8399 56 : MI->getOperand(1).isReg() &&
8400 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8401 102 : MI->getOperand(2).isReg() &&
8402 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8403 : // (C_UEQ_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8404 : AsmString = "c.ueq.s $\x02, $\x03";
8405 : break;
8406 : }
8407 : return false;
8408 : case Mips::C_UEQ_S_MM:
8409 1 : if (MI->getNumOperands() == 3 &&
8410 1 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8411 0 : MI->getOperand(1).isReg() &&
8412 0 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8413 1 : MI->getOperand(2).isReg() &&
8414 0 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8415 : // (C_UEQ_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8416 : AsmString = "c.ueq.s $\x02, $\x03";
8417 : break;
8418 : }
8419 : return false;
8420 : case Mips::C_ULE_D32:
8421 17 : if (MI->getNumOperands() == 3 &&
8422 17 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8423 26 : MI->getOperand(1).isReg() &&
8424 13 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8425 43 : MI->getOperand(2).isReg() &&
8426 13 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8427 : // (C_ULE_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8428 : AsmString = "c.ule.d $\x02, $\x03";
8429 : break;
8430 : }
8431 : return false;
8432 : case Mips::C_ULE_D32_MM:
8433 4 : if (MI->getNumOperands() == 3 &&
8434 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8435 6 : MI->getOperand(1).isReg() &&
8436 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8437 10 : MI->getOperand(2).isReg() &&
8438 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8439 : // (C_ULE_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8440 : AsmString = "c.ule.d $\x02, $\x03";
8441 : break;
8442 : }
8443 : return false;
8444 : case Mips::C_ULE_D64:
8445 26 : if (MI->getNumOperands() == 3 &&
8446 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8447 34 : MI->getOperand(1).isReg() &&
8448 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8449 60 : MI->getOperand(2).isReg() &&
8450 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8451 : // (C_ULE_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8452 : AsmString = "c.ule.d $\x02, $\x03";
8453 : break;
8454 : }
8455 : return false;
8456 : case Mips::C_ULE_D64_MM:
8457 0 : if (MI->getNumOperands() == 3 &&
8458 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8459 0 : MI->getOperand(1).isReg() &&
8460 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8461 0 : MI->getOperand(2).isReg() &&
8462 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8463 : // (C_ULE_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8464 : AsmString = "c.ule.d $\x02, $\x03";
8465 : break;
8466 : }
8467 : return false;
8468 : case Mips::C_ULE_S:
8469 48 : if (MI->getNumOperands() == 3 &&
8470 48 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8471 60 : MI->getOperand(1).isReg() &&
8472 30 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8473 108 : MI->getOperand(2).isReg() &&
8474 30 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8475 : // (C_ULE_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8476 : AsmString = "c.ule.s $\x02, $\x03";
8477 : break;
8478 : }
8479 : return false;
8480 : case Mips::C_ULE_S_MM:
8481 4 : if (MI->getNumOperands() == 3 &&
8482 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8483 6 : MI->getOperand(1).isReg() &&
8484 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8485 10 : MI->getOperand(2).isReg() &&
8486 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8487 : // (C_ULE_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8488 : AsmString = "c.ule.s $\x02, $\x03";
8489 : break;
8490 : }
8491 : return false;
8492 : case Mips::C_ULT_D32:
8493 17 : if (MI->getNumOperands() == 3 &&
8494 17 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8495 26 : MI->getOperand(1).isReg() &&
8496 13 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8497 43 : MI->getOperand(2).isReg() &&
8498 13 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8499 : // (C_ULT_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8500 : AsmString = "c.ult.d $\x02, $\x03";
8501 : break;
8502 : }
8503 : return false;
8504 : case Mips::C_ULT_D32_MM:
8505 4 : if (MI->getNumOperands() == 3 &&
8506 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8507 6 : MI->getOperand(1).isReg() &&
8508 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8509 10 : MI->getOperand(2).isReg() &&
8510 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8511 : // (C_ULT_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8512 : AsmString = "c.ult.d $\x02, $\x03";
8513 : break;
8514 : }
8515 : return false;
8516 : case Mips::C_ULT_D64:
8517 26 : if (MI->getNumOperands() == 3 &&
8518 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8519 34 : MI->getOperand(1).isReg() &&
8520 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8521 60 : MI->getOperand(2).isReg() &&
8522 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8523 : // (C_ULT_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8524 : AsmString = "c.ult.d $\x02, $\x03";
8525 : break;
8526 : }
8527 : return false;
8528 : case Mips::C_ULT_D64_MM:
8529 0 : if (MI->getNumOperands() == 3 &&
8530 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8531 0 : MI->getOperand(1).isReg() &&
8532 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8533 0 : MI->getOperand(2).isReg() &&
8534 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8535 : // (C_ULT_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8536 : AsmString = "c.ult.d $\x02, $\x03";
8537 : break;
8538 : }
8539 : return false;
8540 : case Mips::C_ULT_S:
8541 48 : if (MI->getNumOperands() == 3 &&
8542 48 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8543 60 : MI->getOperand(1).isReg() &&
8544 30 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8545 108 : MI->getOperand(2).isReg() &&
8546 30 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8547 : // (C_ULT_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8548 : AsmString = "c.ult.s $\x02, $\x03";
8549 : break;
8550 : }
8551 : return false;
8552 : case Mips::C_ULT_S_MM:
8553 4 : if (MI->getNumOperands() == 3 &&
8554 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8555 6 : MI->getOperand(1).isReg() &&
8556 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8557 10 : MI->getOperand(2).isReg() &&
8558 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8559 : // (C_ULT_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8560 : AsmString = "c.ult.s $\x02, $\x03";
8561 : break;
8562 : }
8563 : return false;
8564 : case Mips::C_UN_D32:
8565 15 : if (MI->getNumOperands() == 3 &&
8566 15 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8567 22 : MI->getOperand(1).isReg() &&
8568 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8569 37 : MI->getOperand(2).isReg() &&
8570 11 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8571 : // (C_UN_D32 FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8572 : AsmString = "c.un.d $\x02, $\x03";
8573 : break;
8574 : }
8575 : return false;
8576 : case Mips::C_UN_D32_MM:
8577 4 : if (MI->getNumOperands() == 3 &&
8578 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8579 6 : MI->getOperand(1).isReg() &&
8580 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8581 10 : MI->getOperand(2).isReg() &&
8582 3 : MRI.getRegClass(Mips::AFGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8583 : // (C_UN_D32_MM FCC0, AFGR64Opnd:$fs, AFGR64Opnd:$ft)
8584 : AsmString = "c.un.d $\x02, $\x03";
8585 : break;
8586 : }
8587 : return false;
8588 : case Mips::C_UN_D64:
8589 26 : if (MI->getNumOperands() == 3 &&
8590 26 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8591 34 : MI->getOperand(1).isReg() &&
8592 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8593 60 : MI->getOperand(2).isReg() &&
8594 17 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8595 : // (C_UN_D64 FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8596 : AsmString = "c.un.d $\x02, $\x03";
8597 : break;
8598 : }
8599 : return false;
8600 : case Mips::C_UN_D64_MM:
8601 0 : if (MI->getNumOperands() == 3 &&
8602 0 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8603 0 : MI->getOperand(1).isReg() &&
8604 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8605 0 : MI->getOperand(2).isReg() &&
8606 0 : MRI.getRegClass(Mips::FGR64RegClassID).contains(MI->getOperand(2).getReg())) {
8607 : // (C_UN_D64_MM FCC0, FGR64Opnd:$fs, FGR64Opnd:$ft)
8608 : AsmString = "c.un.d $\x02, $\x03";
8609 : break;
8610 : }
8611 : return false;
8612 : case Mips::C_UN_S:
8613 46 : if (MI->getNumOperands() == 3 &&
8614 46 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8615 56 : MI->getOperand(1).isReg() &&
8616 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8617 102 : MI->getOperand(2).isReg() &&
8618 28 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8619 : // (C_UN_S FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8620 : AsmString = "c.un.s $\x02, $\x03";
8621 : break;
8622 : }
8623 : return false;
8624 : case Mips::C_UN_S_MM:
8625 4 : if (MI->getNumOperands() == 3 &&
8626 4 : MI->getOperand(0).getReg() == Mips::FCC0 &&
8627 6 : MI->getOperand(1).isReg() &&
8628 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8629 10 : MI->getOperand(2).isReg() &&
8630 3 : MRI.getRegClass(Mips::FGR32RegClassID).contains(MI->getOperand(2).getReg())) {
8631 : // (C_UN_S_MM FCC0, FGR32Opnd:$fs, FGR32Opnd:$ft)
8632 : AsmString = "c.un.s $\x02, $\x03";
8633 : break;
8634 : }
8635 : return false;
8636 : case Mips::DADDu:
8637 1588 : if (MI->getNumOperands() == 3 &&
8638 3176 : MI->getOperand(0).isReg() &&
8639 1588 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
8640 3160 : MI->getOperand(1).isReg() &&
8641 3168 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
8642 1580 : MI->getOperand(2).getReg() == Mips::ZERO_64) {
8643 : // (DADDu GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64)
8644 : AsmString = "move $\x01, $\x02";
8645 : break;
8646 : }
8647 : return false;
8648 : case Mips::DI:
8649 83 : if (MI->getNumOperands() == 1 &&
8650 83 : MI->getOperand(0).getReg() == Mips::ZERO) {
8651 : // (DI ZERO)
8652 : AsmString = "di";
8653 : break;
8654 : }
8655 : return false;
8656 : case Mips::DIV:
8657 30 : if (MI->getNumOperands() == 3 &&
8658 60 : MI->getOperand(0).isReg() &&
8659 30 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
8660 30 : MI->getOperand(1).isReg() &&
8661 30 : MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
8662 38 : MI->getOperand(2).isReg() &&
8663 4 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
8664 : // (DIV GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt)
8665 : AsmString = "div $\x01, $\x03";
8666 : break;
8667 : }
8668 : return false;
8669 : case Mips::DIVU:
8670 27 : if (MI->getNumOperands() == 3 &&
8671 54 : MI->getOperand(0).isReg() &&
8672 27 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
8673 27 : MI->getOperand(1).isReg() &&
8674 27 : MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
8675 35 : MI->getOperand(2).isReg() &&
8676 4 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
8677 : // (DIVU GPR32Opnd:$rs, GPR32Opnd:$rs, GPR32Opnd:$rt)
8678 : AsmString = "divu $\x01, $\x03";
8679 : break;
8680 : }
8681 : return false;
8682 : case Mips::DI_MM:
8683 6 : if (MI->getNumOperands() == 1 &&
8684 6 : MI->getOperand(0).getReg() == Mips::ZERO) {
8685 : // (DI_MM ZERO)
8686 : AsmString = "di";
8687 : break;
8688 : }
8689 : return false;
8690 : case Mips::DI_MMR6:
8691 5 : if (MI->getNumOperands() == 1 &&
8692 5 : MI->getOperand(0).getReg() == Mips::ZERO) {
8693 : // (DI_MMR6 ZERO)
8694 : AsmString = "di";
8695 : break;
8696 : }
8697 : return false;
8698 : case Mips::DMT:
8699 6 : if (MI->getNumOperands() == 1 &&
8700 6 : MI->getOperand(0).getReg() == Mips::ZERO) {
8701 : // (DMT ZERO)
8702 : AsmString = "dmt";
8703 : break;
8704 : }
8705 : return false;
8706 : case Mips::DSUB:
8707 66 : if (MI->getNumOperands() == 3 &&
8708 132 : MI->getOperand(0).isReg() &&
8709 66 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
8710 66 : MI->getOperand(1).getReg() == Mips::ZERO_64 &&
8711 146 : MI->getOperand(2).isReg() &&
8712 40 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
8713 : // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
8714 : AsmString = "dneg $\x01, $\x03";
8715 : break;
8716 : }
8717 26 : if (MI->getNumOperands() == 3 &&
8718 52 : MI->getOperand(0).isReg() &&
8719 26 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
8720 26 : MI->getOperand(1).getReg() == Mips::ZERO_64 &&
8721 26 : MI->getOperand(2).isReg() &&
8722 0 : MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
8723 : // (DSUB GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
8724 : AsmString = "dneg $\x01";
8725 : break;
8726 : }
8727 : return false;
8728 : case Mips::DSUBu:
8729 155 : if (MI->getNumOperands() == 3 &&
8730 310 : MI->getOperand(0).isReg() &&
8731 155 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
8732 151 : MI->getOperand(1).getReg() == Mips::ZERO_64 &&
8733 191 : MI->getOperand(2).isReg() &&
8734 18 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(2).getReg())) {
8735 : // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rs)
8736 : AsmString = "dnegu $\x01, $\x03";
8737 : break;
8738 : }
8739 137 : if (MI->getNumOperands() == 3 &&
8740 274 : MI->getOperand(0).isReg() &&
8741 137 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
8742 133 : MI->getOperand(1).getReg() == Mips::ZERO_64 &&
8743 137 : MI->getOperand(2).isReg() &&
8744 0 : MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
8745 : // (DSUBu GPR64Opnd:$rt, ZERO_64, GPR64Opnd:$rt)
8746 : AsmString = "dnegu $\x01";
8747 : break;
8748 : }
8749 : return false;
8750 : case Mips::DVPE:
8751 6 : if (MI->getNumOperands() == 1 &&
8752 6 : MI->getOperand(0).getReg() == Mips::ZERO) {
8753 : // (DVPE ZERO)
8754 : AsmString = "dvpe";
8755 : break;
8756 : }
8757 : return false;
8758 : case Mips::EI:
8759 74 : if (MI->getNumOperands() == 1 &&
8760 74 : MI->getOperand(0).getReg() == Mips::ZERO) {
8761 : // (EI ZERO)
8762 : AsmString = "ei";
8763 : break;
8764 : }
8765 : return false;
8766 : case Mips::EI_MM:
8767 12 : if (MI->getNumOperands() == 1 &&
8768 12 : MI->getOperand(0).getReg() == Mips::ZERO) {
8769 : // (EI_MM ZERO)
8770 : AsmString = "ei";
8771 : break;
8772 : }
8773 : return false;
8774 : case Mips::EI_MMR6:
8775 5 : if (MI->getNumOperands() == 1 &&
8776 5 : MI->getOperand(0).getReg() == Mips::ZERO) {
8777 : // (EI_MMR6 ZERO)
8778 : AsmString = "ei";
8779 : break;
8780 : }
8781 : return false;
8782 : case Mips::EMT:
8783 6 : if (MI->getNumOperands() == 1 &&
8784 6 : MI->getOperand(0).getReg() == Mips::ZERO) {
8785 : // (EMT ZERO)
8786 : AsmString = "emt";
8787 : break;
8788 : }
8789 : return false;
8790 : case Mips::EVPE:
8791 6 : if (MI->getNumOperands() == 1 &&
8792 6 : MI->getOperand(0).getReg() == Mips::ZERO) {
8793 : // (EVPE ZERO)
8794 : AsmString = "evpe";
8795 : break;
8796 : }
8797 : return false;
8798 : case Mips::HYPCALL:
8799 11 : if (MI->getNumOperands() == 1 &&
8800 11 : MI->getOperand(0).isImm() &&
8801 11 : MI->getOperand(0).getImm() == 0) {
8802 : // (HYPCALL 0)
8803 : AsmString = "hypcall";
8804 : break;
8805 : }
8806 : return false;
8807 : case Mips::HYPCALL_MM:
8808 6 : if (MI->getNumOperands() == 1 &&
8809 6 : MI->getOperand(0).isImm() &&
8810 6 : MI->getOperand(0).getImm() == 0) {
8811 : // (HYPCALL_MM 0)
8812 : AsmString = "hypcall";
8813 : break;
8814 : }
8815 : return false;
8816 : case Mips::JALR:
8817 1632 : if (MI->getNumOperands() == 2 &&
8818 1632 : MI->getOperand(0).getReg() == Mips::ZERO &&
8819 2660 : MI->getOperand(1).isReg() &&
8820 514 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
8821 : // (JALR ZERO, GPR32Opnd:$rs)
8822 : AsmString = "jr $\x02";
8823 : break;
8824 : }
8825 : return false;
8826 : case Mips::JALR64:
8827 544 : if (MI->getNumOperands() == 2 &&
8828 544 : MI->getOperand(0).getReg() == Mips::ZERO_64 &&
8829 1554 : MI->getOperand(1).isReg() &&
8830 505 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
8831 : // (JALR64 ZERO_64, GPR64Opnd:$rs)
8832 : AsmString = "jr $\x02";
8833 : break;
8834 : }
8835 : return false;
8836 : case Mips::JALRC_HB_MMR6:
8837 4 : if (MI->getNumOperands() == 2 &&
8838 4 : MI->getOperand(0).getReg() == Mips::RA &&
8839 8 : MI->getOperand(1).isReg() &&
8840 2 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
8841 : // (JALRC_HB_MMR6 RA, GPR32Opnd:$rs)
8842 : AsmString = "jalrc.hb $\x02";
8843 : break;
8844 : }
8845 : return false;
8846 : case Mips::JALRC_MMR6:
8847 4 : if (MI->getNumOperands() == 2 &&
8848 4 : MI->getOperand(0).getReg() == Mips::RA &&
8849 8 : MI->getOperand(1).isReg() &&
8850 2 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
8851 : // (JALRC_MMR6 RA, GPR32Opnd:$rs)
8852 : AsmString = "jalrc $\x02";
8853 : break;
8854 : }
8855 : return false;
8856 : case Mips::JALR_HB:
8857 67 : if (MI->getNumOperands() == 2 &&
8858 67 : MI->getOperand(0).getReg() == Mips::RA &&
8859 145 : MI->getOperand(1).isReg() &&
8860 39 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
8861 : // (JALR_HB RA, GPR32Opnd:$rs)
8862 : AsmString = "jalr.hb $\x02";
8863 : break;
8864 : }
8865 : return false;
8866 : case Mips::JALR_HB64:
8867 26 : if (MI->getNumOperands() == 2 &&
8868 26 : MI->getOperand(0).getReg() == Mips::RA_64 &&
8869 58 : MI->getOperand(1).isReg() &&
8870 16 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg())) {
8871 : // (JALR_HB64 RA_64, GPR64Opnd:$rs)
8872 : AsmString = "jalr.hb $\x02";
8873 : break;
8874 : }
8875 : return false;
8876 : case Mips::JIALC:
8877 73 : if (MI->getNumOperands() == 2 &&
8878 146 : MI->getOperand(0).isReg() &&
8879 73 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
8880 146 : MI->getOperand(1).isImm() &&
8881 73 : MI->getOperand(1).getImm() == 0) {
8882 : // (JIALC GPR32Opnd:$rs, 0)
8883 : AsmString = "jalrc $\x01";
8884 : break;
8885 : }
8886 : return false;
8887 : case Mips::JIALC64:
8888 117 : if (MI->getNumOperands() == 2 &&
8889 234 : MI->getOperand(0).isReg() &&
8890 117 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
8891 234 : MI->getOperand(1).isImm() &&
8892 117 : MI->getOperand(1).getImm() == 0) {
8893 : // (JIALC64 GPR64Opnd:$rs, 0)
8894 : AsmString = "jalrc $\x01";
8895 : break;
8896 : }
8897 : return false;
8898 : case Mips::JIC:
8899 197 : if (MI->getNumOperands() == 2 &&
8900 394 : MI->getOperand(0).isReg() &&
8901 197 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
8902 394 : MI->getOperand(1).isImm() &&
8903 197 : MI->getOperand(1).getImm() == 0) {
8904 : // (JIC GPR32Opnd:$rs, 0)
8905 : AsmString = "jrc $\x01";
8906 : break;
8907 : }
8908 : return false;
8909 : case Mips::JIC64:
8910 266 : if (MI->getNumOperands() == 2 &&
8911 532 : MI->getOperand(0).isReg() &&
8912 266 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
8913 532 : MI->getOperand(1).isImm() &&
8914 266 : MI->getOperand(1).getImm() == 0) {
8915 : // (JIC64 GPR64Opnd:$rs, 0)
8916 : AsmString = "jrc $\x01";
8917 : break;
8918 : }
8919 : return false;
8920 : case Mips::MFTACX:
8921 0 : if (MI->getNumOperands() == 2 &&
8922 0 : MI->getOperand(0).isReg() &&
8923 0 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
8924 0 : MI->getOperand(1).getReg() == Mips::AC0) {
8925 : // (MFTACX GPR32Opnd:$rt, AC0)
8926 : AsmString = "mftacx $\x01";
8927 : break;
8928 : }
8929 : return false;
8930 : case Mips::MFTC0:
8931 0 : if (MI->getNumOperands() == 3 &&
8932 0 : MI->getOperand(0).isReg() &&
8933 0 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
8934 0 : MI->getOperand(1).isReg() &&
8935 0 : MRI.getRegClass(Mips::COP0RegClassID).contains(MI->getOperand(1).getReg()) &&
8936 0 : MI->getOperand(2).isImm() &&
8937 0 : MI->getOperand(2).getImm() == 0) {
8938 : // (MFTC0 GPR32Opnd:$rd, COP0Opnd:$rt, 0)
8939 : AsmString = "mftc0 $\x01, $\x02";
8940 : break;
8941 : }
8942 : return false;
8943 : case Mips::MFTHI:
8944 0 : if (MI->getNumOperands() == 2 &&
8945 0 : MI->getOperand(0).isReg() &&
8946 0 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
8947 0 : MI->getOperand(1).getReg() == Mips::AC0) {
8948 : // (MFTHI GPR32Opnd:$rt, AC0)
8949 : AsmString = "mfthi $\x01";
8950 : break;
8951 : }
8952 : return false;
8953 : case Mips::MFTLO:
8954 0 : if (MI->getNumOperands() == 2 &&
8955 0 : MI->getOperand(0).isReg() &&
8956 0 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
8957 0 : MI->getOperand(1).getReg() == Mips::AC0) {
8958 : // (MFTLO GPR32Opnd:$rt, AC0)
8959 : AsmString = "mftlo $\x01";
8960 : break;
8961 : }
8962 : return false;
8963 : case Mips::MOVE16_MM:
8964 446 : if (MI->getNumOperands() == 2 &&
8965 446 : MI->getOperand(0).getReg() == Mips::ZERO &&
8966 41 : MI->getOperand(1).getReg() == Mips::ZERO) {
8967 : // (MOVE16_MM ZERO, ZERO)
8968 : AsmString = "nop";
8969 : break;
8970 : }
8971 : return false;
8972 : case Mips::MTTACX:
8973 0 : if (MI->getNumOperands() == 2 &&
8974 0 : MI->getOperand(0).getReg() == Mips::AC0 &&
8975 0 : MI->getOperand(1).isReg() &&
8976 0 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
8977 : // (MTTACX AC0, GPR32Opnd:$rt)
8978 : AsmString = "mttacx $\x02";
8979 : break;
8980 : }
8981 : return false;
8982 : case Mips::MTTC0:
8983 0 : if (MI->getNumOperands() == 3 &&
8984 0 : MI->getOperand(0).isReg() &&
8985 0 : MRI.getRegClass(Mips::COP0RegClassID).contains(MI->getOperand(0).getReg()) &&
8986 0 : MI->getOperand(1).isReg() &&
8987 0 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
8988 0 : MI->getOperand(2).isImm() &&
8989 0 : MI->getOperand(2).getImm() == 0) {
8990 : // (MTTC0 COP0Opnd:$rt, GPR32Opnd:$rd, 0)
8991 : AsmString = "mttc0 $\x02, $\x01";
8992 : break;
8993 : }
8994 : return false;
8995 : case Mips::MTTHI:
8996 0 : if (MI->getNumOperands() == 2 &&
8997 0 : MI->getOperand(0).getReg() == Mips::AC0 &&
8998 0 : MI->getOperand(1).isReg() &&
8999 0 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
9000 : // (MTTHI AC0, GPR32Opnd:$rt)
9001 : AsmString = "mtthi $\x02";
9002 : break;
9003 : }
9004 : return false;
9005 : case Mips::MTTLO:
9006 0 : if (MI->getNumOperands() == 2 &&
9007 0 : MI->getOperand(0).getReg() == Mips::AC0 &&
9008 0 : MI->getOperand(1).isReg() &&
9009 0 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
9010 : // (MTTLO AC0, GPR32Opnd:$rt)
9011 : AsmString = "mttlo $\x02";
9012 : break;
9013 : }
9014 : return false;
9015 : case Mips::Move32R16:
9016 1226 : if (MI->getNumOperands() == 2 &&
9017 1226 : MI->getOperand(0).getReg() == Mips::ZERO &&
9018 1 : MI->getOperand(1).getReg() == Mips::S0) {
9019 : // (Move32R16 ZERO, S0)
9020 : AsmString = "nop";
9021 : break;
9022 : }
9023 : return false;
9024 : case Mips::NORImm:
9025 0 : if (MI->getNumOperands() == 3 &&
9026 0 : MI->getOperand(0).isReg() &&
9027 0 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9028 0 : MI->getOperand(1).isReg() &&
9029 0 : MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
9030 : // (NORImm GPR32Opnd:$rs, GPR32Opnd:$rs, simm32_relaxed:$imm)
9031 : AsmString = "nor $\x01, $\x03";
9032 : break;
9033 : }
9034 : return false;
9035 : case Mips::NORImm64:
9036 0 : if (MI->getNumOperands() == 3 &&
9037 0 : MI->getOperand(0).isReg() &&
9038 0 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
9039 0 : MI->getOperand(1).isReg() &&
9040 0 : MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
9041 : // (NORImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
9042 : AsmString = "nor $\x01, $\x03";
9043 : break;
9044 : }
9045 : return false;
9046 : case Mips::OR:
9047 3148 : if (MI->getNumOperands() == 3 &&
9048 6268 : MI->getOperand(0).isReg() &&
9049 3148 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9050 6240 : MI->getOperand(1).isReg() &&
9051 6268 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9052 3120 : MI->getOperand(2).getReg() == Mips::ZERO) {
9053 : // (OR GPR32Opnd:$dst, GPR32Opnd:$src, ZERO)
9054 : AsmString = "move $\x01, $\x02";
9055 : break;
9056 : }
9057 : return false;
9058 : case Mips::OR64:
9059 895 : if (MI->getNumOperands() == 3 &&
9060 1790 : MI->getOperand(0).isReg() &&
9061 895 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
9062 1790 : MI->getOperand(1).isReg() &&
9063 1790 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(1).getReg()) &&
9064 895 : MI->getOperand(2).getReg() == Mips::ZERO_64) {
9065 : // (OR64 GPR64Opnd:$dst, GPR64Opnd:$src, ZERO_64)
9066 : AsmString = "move $\x01, $\x02";
9067 : break;
9068 : }
9069 : return false;
9070 : case Mips::RDHWR:
9071 89 : if (MI->getNumOperands() == 3 &&
9072 178 : MI->getOperand(0).isReg() &&
9073 89 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9074 178 : MI->getOperand(1).isReg() &&
9075 89 : MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
9076 178 : MI->getOperand(2).isImm() &&
9077 89 : MI->getOperand(2).getImm() == 0) {
9078 : // (RDHWR GPR32Opnd:$rt, HWRegsOpnd:$rs, 0)
9079 : AsmString = "rdhwr $\x01, $\x02";
9080 : break;
9081 : }
9082 : return false;
9083 : case Mips::RDHWR64:
9084 8 : if (MI->getNumOperands() == 3 &&
9085 16 : MI->getOperand(0).isReg() &&
9086 8 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
9087 16 : MI->getOperand(1).isReg() &&
9088 8 : MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
9089 16 : MI->getOperand(2).isImm() &&
9090 8 : MI->getOperand(2).getImm() == 0) {
9091 : // (RDHWR64 GPR64Opnd:$rt, HWRegsOpnd:$rs, 0)
9092 : AsmString = "rdhwr $\x01, $\x02";
9093 : break;
9094 : }
9095 : return false;
9096 : case Mips::RDHWR_MM:
9097 5 : if (MI->getNumOperands() == 3 &&
9098 10 : MI->getOperand(0).isReg() &&
9099 5 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9100 10 : MI->getOperand(1).isReg() &&
9101 5 : MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
9102 10 : MI->getOperand(2).isImm() &&
9103 5 : MI->getOperand(2).getImm() == 0) {
9104 : // (RDHWR_MM GPR32Opnd:$rt, HWRegsOpnd:$rs, 0)
9105 : AsmString = "rdhwr $\x01, $\x02";
9106 : break;
9107 : }
9108 : return false;
9109 : case Mips::RDHWR_MMR6:
9110 5 : if (MI->getNumOperands() == 3 &&
9111 10 : MI->getOperand(0).isReg() &&
9112 5 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9113 10 : MI->getOperand(1).isReg() &&
9114 5 : MRI.getRegClass(Mips::HWRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
9115 10 : MI->getOperand(2).isImm() &&
9116 5 : MI->getOperand(2).getImm() == 0) {
9117 : // (RDHWR_MMR6 GPR32Opnd:$rt, HWRegsOpnd:$rs, 0)
9118 : AsmString = "rdhwr $\x01, $\x02";
9119 : break;
9120 : }
9121 : return false;
9122 : case Mips::SDBBP:
9123 31 : if (MI->getNumOperands() == 1 &&
9124 31 : MI->getOperand(0).isImm() &&
9125 31 : MI->getOperand(0).getImm() == 0) {
9126 : // (SDBBP 0)
9127 : AsmString = "sdbbp";
9128 : break;
9129 : }
9130 : return false;
9131 : case Mips::SDBBP_MMR6:
9132 3 : if (MI->getNumOperands() == 1 &&
9133 3 : MI->getOperand(0).isImm() &&
9134 3 : MI->getOperand(0).getImm() == 0) {
9135 : // (SDBBP_MMR6 0)
9136 : AsmString = "sdbbp";
9137 : break;
9138 : }
9139 : return false;
9140 : case Mips::SDBBP_R6:
9141 12 : if (MI->getNumOperands() == 1 &&
9142 12 : MI->getOperand(0).isImm() &&
9143 12 : MI->getOperand(0).getImm() == 0) {
9144 : // (SDBBP_R6 0)
9145 : AsmString = "sdbbp";
9146 : break;
9147 : }
9148 : return false;
9149 : case Mips::SLL:
9150 56751 : if (MI->getNumOperands() == 3 &&
9151 56751 : MI->getOperand(0).getReg() == Mips::ZERO &&
9152 54885 : MI->getOperand(1).getReg() == Mips::ZERO &&
9153 111620 : MI->getOperand(2).isImm() &&
9154 54869 : MI->getOperand(2).getImm() == 0) {
9155 : // (SLL ZERO, ZERO, 0)
9156 : AsmString = "nop";
9157 : break;
9158 : }
9159 : return false;
9160 : case Mips::SLL_MM:
9161 33341 : if (MI->getNumOperands() == 3 &&
9162 33341 : MI->getOperand(0).getReg() == Mips::ZERO &&
9163 33324 : MI->getOperand(1).getReg() == Mips::ZERO &&
9164 66665 : MI->getOperand(2).isImm() &&
9165 33324 : MI->getOperand(2).getImm() == 0) {
9166 : // (SLL_MM ZERO, ZERO, 0)
9167 : AsmString = "nop";
9168 : break;
9169 : }
9170 : return false;
9171 : case Mips::SLL_MMR6:
9172 20 : if (MI->getNumOperands() == 3 &&
9173 20 : MI->getOperand(0).getReg() == Mips::ZERO &&
9174 17 : MI->getOperand(1).getReg() == Mips::ZERO &&
9175 37 : MI->getOperand(2).isImm() &&
9176 17 : MI->getOperand(2).getImm() == 0) {
9177 : // (SLL_MMR6 ZERO, ZERO, 0)
9178 : AsmString = "nop";
9179 : break;
9180 : }
9181 : return false;
9182 : case Mips::SLTImm64:
9183 0 : if (MI->getNumOperands() == 3 &&
9184 0 : MI->getOperand(0).isReg() &&
9185 0 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
9186 0 : MI->getOperand(1).isReg() &&
9187 0 : MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
9188 : // (SLTImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
9189 : AsmString = "slt $\x01, $\x03";
9190 : break;
9191 : }
9192 : return false;
9193 : case Mips::SLTUImm64:
9194 0 : if (MI->getNumOperands() == 3 &&
9195 0 : MI->getOperand(0).isReg() &&
9196 0 : MRI.getRegClass(Mips::GPR64RegClassID).contains(MI->getOperand(0).getReg()) &&
9197 0 : MI->getOperand(1).isReg() &&
9198 0 : MI->getOperand(1).getReg() == MI->getOperand(0).getReg()) {
9199 : // (SLTUImm64 GPR64Opnd:$rs, GPR64Opnd:$rs, imm64:$imm)
9200 : AsmString = "sltu $\x01, $\x03";
9201 : break;
9202 : }
9203 : return false;
9204 : case Mips::SUB:
9205 147 : if (MI->getNumOperands() == 3 &&
9206 294 : MI->getOperand(0).isReg() &&
9207 147 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9208 147 : MI->getOperand(1).getReg() == Mips::ZERO &&
9209 305 : MI->getOperand(2).isReg() &&
9210 79 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
9211 : // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
9212 : AsmString = "neg $\x01, $\x03";
9213 : break;
9214 : }
9215 68 : if (MI->getNumOperands() == 3 &&
9216 136 : MI->getOperand(0).isReg() &&
9217 68 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9218 68 : MI->getOperand(1).getReg() == Mips::ZERO &&
9219 68 : MI->getOperand(2).isReg() &&
9220 0 : MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
9221 : // (SUB GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
9222 : AsmString = "neg $\x01";
9223 : break;
9224 : }
9225 : return false;
9226 : case Mips::SUBU_MMR6:
9227 6 : if (MI->getNumOperands() == 3 &&
9228 12 : MI->getOperand(0).isReg() &&
9229 6 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9230 6 : MI->getOperand(1).getReg() == Mips::ZERO &&
9231 14 : MI->getOperand(2).isReg() &&
9232 4 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
9233 : // (SUBU_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
9234 : AsmString = "negu $\x01, $\x03";
9235 : break;
9236 : }
9237 2 : if (MI->getNumOperands() == 3 &&
9238 4 : MI->getOperand(0).isReg() &&
9239 2 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9240 2 : MI->getOperand(1).getReg() == Mips::ZERO &&
9241 2 : MI->getOperand(2).isReg() &&
9242 0 : MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
9243 : // (SUBU_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
9244 : AsmString = "negu $\x01";
9245 : break;
9246 : }
9247 : return false;
9248 : case Mips::SUB_MM:
9249 10 : if (MI->getNumOperands() == 3 &&
9250 20 : MI->getOperand(0).isReg() &&
9251 10 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9252 10 : MI->getOperand(1).getReg() == Mips::ZERO &&
9253 20 : MI->getOperand(2).isReg() &&
9254 5 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
9255 : // (SUB_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
9256 : AsmString = "neg $\x01, $\x03";
9257 : break;
9258 : }
9259 5 : if (MI->getNumOperands() == 3 &&
9260 10 : MI->getOperand(0).isReg() &&
9261 5 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9262 5 : MI->getOperand(1).getReg() == Mips::ZERO &&
9263 5 : MI->getOperand(2).isReg() &&
9264 0 : MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
9265 : // (SUB_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
9266 : AsmString = "neg $\x01";
9267 : break;
9268 : }
9269 : return false;
9270 : case Mips::SUB_MMR6:
9271 6 : if (MI->getNumOperands() == 3 &&
9272 12 : MI->getOperand(0).isReg() &&
9273 6 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9274 6 : MI->getOperand(1).getReg() == Mips::ZERO &&
9275 14 : MI->getOperand(2).isReg() &&
9276 4 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
9277 : // (SUB_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
9278 : AsmString = "neg $\x01, $\x03";
9279 : break;
9280 : }
9281 2 : if (MI->getNumOperands() == 3 &&
9282 4 : MI->getOperand(0).isReg() &&
9283 2 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9284 2 : MI->getOperand(1).getReg() == Mips::ZERO &&
9285 2 : MI->getOperand(2).isReg() &&
9286 0 : MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
9287 : // (SUB_MMR6 GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
9288 : AsmString = "neg $\x01";
9289 : break;
9290 : }
9291 : return false;
9292 : case Mips::SUBu:
9293 580 : if (MI->getNumOperands() == 3 &&
9294 1160 : MI->getOperand(0).isReg() &&
9295 580 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9296 572 : MI->getOperand(1).getReg() == Mips::ZERO &&
9297 986 : MI->getOperand(2).isReg() &&
9298 203 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
9299 : // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
9300 : AsmString = "negu $\x01, $\x03";
9301 : break;
9302 : }
9303 377 : if (MI->getNumOperands() == 3 &&
9304 754 : MI->getOperand(0).isReg() &&
9305 377 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9306 369 : MI->getOperand(1).getReg() == Mips::ZERO &&
9307 377 : MI->getOperand(2).isReg() &&
9308 0 : MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
9309 : // (SUBu GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
9310 : AsmString = "negu $\x01";
9311 : break;
9312 : }
9313 : return false;
9314 : case Mips::SUBu_MM:
9315 10 : if (MI->getNumOperands() == 3 &&
9316 20 : MI->getOperand(0).isReg() &&
9317 10 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9318 10 : MI->getOperand(1).getReg() == Mips::ZERO &&
9319 20 : MI->getOperand(2).isReg() &&
9320 5 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(2).getReg())) {
9321 : // (SUBu_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rs)
9322 : AsmString = "negu $\x01, $\x03";
9323 : break;
9324 : }
9325 5 : if (MI->getNumOperands() == 3 &&
9326 10 : MI->getOperand(0).isReg() &&
9327 5 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9328 5 : MI->getOperand(1).getReg() == Mips::ZERO &&
9329 5 : MI->getOperand(2).isReg() &&
9330 0 : MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
9331 : // (SUBu_MM GPR32Opnd:$rt, ZERO, GPR32Opnd:$rt)
9332 : AsmString = "negu $\x01";
9333 : break;
9334 : }
9335 : return false;
9336 : case Mips::SYNC:
9337 201 : if (MI->getNumOperands() == 1 &&
9338 201 : MI->getOperand(0).isImm() &&
9339 201 : MI->getOperand(0).getImm() == 0) {
9340 : // (SYNC 0)
9341 : AsmString = "sync";
9342 : break;
9343 : }
9344 : return false;
9345 : case Mips::SYNC_MM:
9346 15 : if (MI->getNumOperands() == 1 &&
9347 15 : MI->getOperand(0).isImm() &&
9348 15 : MI->getOperand(0).getImm() == 0) {
9349 : // (SYNC_MM 0)
9350 : AsmString = "sync";
9351 : break;
9352 : }
9353 : return false;
9354 : case Mips::SYNC_MMR6:
9355 4 : if (MI->getNumOperands() == 1 &&
9356 4 : MI->getOperand(0).isImm() &&
9357 4 : MI->getOperand(0).getImm() == 0) {
9358 : // (SYNC_MMR6 0)
9359 : AsmString = "sync";
9360 : break;
9361 : }
9362 : return false;
9363 : case Mips::SYSCALL:
9364 61 : if (MI->getNumOperands() == 1 &&
9365 61 : MI->getOperand(0).isImm() &&
9366 61 : MI->getOperand(0).getImm() == 0) {
9367 : // (SYSCALL 0)
9368 : AsmString = "syscall";
9369 : break;
9370 : }
9371 : return false;
9372 : case Mips::SYSCALL_MM:
9373 14 : if (MI->getNumOperands() == 1 &&
9374 14 : MI->getOperand(0).isImm() &&
9375 14 : MI->getOperand(0).getImm() == 0) {
9376 : // (SYSCALL_MM 0)
9377 : AsmString = "syscall";
9378 : break;
9379 : }
9380 : return false;
9381 : case Mips::TEQ:
9382 543 : if (MI->getNumOperands() == 3 &&
9383 1026 : MI->getOperand(0).isReg() &&
9384 543 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9385 966 : MI->getOperand(1).isReg() &&
9386 483 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9387 1026 : MI->getOperand(2).isImm() &&
9388 483 : MI->getOperand(2).getImm() == 0) {
9389 : // (TEQ GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9390 : AsmString = "teq $\x01, $\x02";
9391 : break;
9392 : }
9393 : return false;
9394 : case Mips::TEQ_MM:
9395 41 : if (MI->getNumOperands() == 3 &&
9396 82 : MI->getOperand(0).isReg() &&
9397 41 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9398 82 : MI->getOperand(1).isReg() &&
9399 41 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9400 82 : MI->getOperand(2).isImm() &&
9401 41 : MI->getOperand(2).getImm() == 0) {
9402 : // (TEQ_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9403 : AsmString = "teq $\x01, $\x02";
9404 : break;
9405 : }
9406 : return false;
9407 : case Mips::TGE:
9408 78 : if (MI->getNumOperands() == 3 &&
9409 156 : MI->getOperand(0).isReg() &&
9410 78 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9411 156 : MI->getOperand(1).isReg() &&
9412 78 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9413 156 : MI->getOperand(2).isImm() &&
9414 78 : MI->getOperand(2).getImm() == 0) {
9415 : // (TGE GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9416 : AsmString = "tge $\x01, $\x02";
9417 : break;
9418 : }
9419 : return false;
9420 : case Mips::TGEU:
9421 78 : if (MI->getNumOperands() == 3 &&
9422 156 : MI->getOperand(0).isReg() &&
9423 78 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9424 156 : MI->getOperand(1).isReg() &&
9425 78 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9426 156 : MI->getOperand(2).isImm() &&
9427 78 : MI->getOperand(2).getImm() == 0) {
9428 : // (TGEU GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9429 : AsmString = "tgeu $\x01, $\x02";
9430 : break;
9431 : }
9432 : return false;
9433 : case Mips::TGEU_MM:
9434 9 : if (MI->getNumOperands() == 3 &&
9435 18 : MI->getOperand(0).isReg() &&
9436 9 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9437 18 : MI->getOperand(1).isReg() &&
9438 9 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9439 18 : MI->getOperand(2).isImm() &&
9440 9 : MI->getOperand(2).getImm() == 0) {
9441 : // (TGEU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9442 : AsmString = "tgeu $\x01, $\x02";
9443 : break;
9444 : }
9445 : return false;
9446 : case Mips::TGE_MM:
9447 9 : if (MI->getNumOperands() == 3 &&
9448 18 : MI->getOperand(0).isReg() &&
9449 9 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9450 18 : MI->getOperand(1).isReg() &&
9451 9 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9452 18 : MI->getOperand(2).isImm() &&
9453 9 : MI->getOperand(2).getImm() == 0) {
9454 : // (TGE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9455 : AsmString = "tge $\x01, $\x02";
9456 : break;
9457 : }
9458 : return false;
9459 : case Mips::TLT:
9460 78 : if (MI->getNumOperands() == 3 &&
9461 156 : MI->getOperand(0).isReg() &&
9462 78 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9463 156 : MI->getOperand(1).isReg() &&
9464 78 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9465 156 : MI->getOperand(2).isImm() &&
9466 78 : MI->getOperand(2).getImm() == 0) {
9467 : // (TLT GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9468 : AsmString = "tlt $\x01, $\x02";
9469 : break;
9470 : }
9471 : return false;
9472 : case Mips::TLTU:
9473 78 : if (MI->getNumOperands() == 3 &&
9474 156 : MI->getOperand(0).isReg() &&
9475 78 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9476 156 : MI->getOperand(1).isReg() &&
9477 78 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9478 156 : MI->getOperand(2).isImm() &&
9479 78 : MI->getOperand(2).getImm() == 0) {
9480 : // (TLTU GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9481 : AsmString = "tltu $\x01, $\x02";
9482 : break;
9483 : }
9484 : return false;
9485 : case Mips::TLTU_MM:
9486 9 : if (MI->getNumOperands() == 3 &&
9487 18 : MI->getOperand(0).isReg() &&
9488 9 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9489 18 : MI->getOperand(1).isReg() &&
9490 9 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9491 18 : MI->getOperand(2).isImm() &&
9492 9 : MI->getOperand(2).getImm() == 0) {
9493 : // (TLTU_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9494 : AsmString = "tltu $\x01, $\x02";
9495 : break;
9496 : }
9497 : return false;
9498 : case Mips::TLT_MM:
9499 9 : if (MI->getNumOperands() == 3 &&
9500 18 : MI->getOperand(0).isReg() &&
9501 9 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9502 18 : MI->getOperand(1).isReg() &&
9503 9 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9504 18 : MI->getOperand(2).isImm() &&
9505 9 : MI->getOperand(2).getImm() == 0) {
9506 : // (TLT_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9507 : AsmString = "tlt $\x01, $\x02";
9508 : break;
9509 : }
9510 : return false;
9511 : case Mips::TNE:
9512 102 : if (MI->getNumOperands() == 3 &&
9513 200 : MI->getOperand(0).isReg() &&
9514 102 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9515 172 : MI->getOperand(1).isReg() &&
9516 86 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9517 180 : MI->getOperand(2).isImm() &&
9518 78 : MI->getOperand(2).getImm() == 0) {
9519 : // (TNE GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9520 : AsmString = "tne $\x01, $\x02";
9521 : break;
9522 : }
9523 : return false;
9524 : case Mips::TNE_MM:
9525 9 : if (MI->getNumOperands() == 3 &&
9526 18 : MI->getOperand(0).isReg() &&
9527 9 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9528 18 : MI->getOperand(1).isReg() &&
9529 9 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg()) &&
9530 18 : MI->getOperand(2).isImm() &&
9531 9 : MI->getOperand(2).getImm() == 0) {
9532 : // (TNE_MM GPR32Opnd:$rs, GPR32Opnd:$rt, 0)
9533 : AsmString = "tne $\x01, $\x02";
9534 : break;
9535 : }
9536 : return false;
9537 : case Mips::WAIT_MM:
9538 5 : if (MI->getNumOperands() == 1 &&
9539 5 : MI->getOperand(0).isImm() &&
9540 5 : MI->getOperand(0).getImm() == 0) {
9541 : // (WAIT_MM 0)
9542 : AsmString = "wait";
9543 : break;
9544 : }
9545 : return false;
9546 : case Mips::WRDSP:
9547 20 : if (MI->getNumOperands() == 2 &&
9548 40 : MI->getOperand(0).isReg() &&
9549 20 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9550 40 : MI->getOperand(1).isImm() &&
9551 20 : MI->getOperand(1).getImm() == 31) {
9552 : // (WRDSP GPR32Opnd:$rt, 31)
9553 : AsmString = "wrdsp $\x01";
9554 : break;
9555 : }
9556 : return false;
9557 : case Mips::WRDSP_MM:
9558 10 : if (MI->getNumOperands() == 2 &&
9559 20 : MI->getOperand(0).isReg() &&
9560 10 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(0).getReg()) &&
9561 20 : MI->getOperand(1).isImm() &&
9562 10 : MI->getOperand(1).getImm() == 31) {
9563 : // (WRDSP_MM GPR32Opnd:$rt, 31)
9564 : AsmString = "wrdsp $\x01";
9565 : break;
9566 : }
9567 : return false;
9568 : case Mips::YIELD:
9569 6 : if (MI->getNumOperands() == 2 &&
9570 6 : MI->getOperand(0).getReg() == Mips::ZERO &&
9571 12 : MI->getOperand(1).isReg() &&
9572 3 : MRI.getRegClass(Mips::GPR32RegClassID).contains(MI->getOperand(1).getReg())) {
9573 : // (YIELD ZERO, GPR32Opnd:$rs)
9574 : AsmString = "yield $\x02";
9575 : break;
9576 : }
9577 : return false;
9578 : }
9579 :
9580 : unsigned I = 0;
9581 384633 : while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
9582 776469 : AsmString[I] != '$' && AsmString[I] != '\0')
9583 296007 : ++I;
9584 95829 : OS << '\t' << StringRef(AsmString, I);
9585 95829 : if (AsmString[I] != '\0') {
9586 7203 : if (AsmString[I] == ' ' || AsmString[I] == '\t') {
9587 : OS << '\t';
9588 7203 : ++I;
9589 : }
9590 : do {
9591 21831 : if (AsmString[I] == '$') {
9592 12079 : ++I;
9593 12079 : if (AsmString[I] == (char)0xff) {
9594 154 : ++I;
9595 154 : int OpIdx = AsmString[I++] - 1;
9596 154 : int PrintMethodIdx = AsmString[I++] - 1;
9597 154 : printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS);
9598 : } else
9599 11925 : printOperand(MI, unsigned(AsmString[I++]) - 1, OS);
9600 : } else {
9601 9752 : OS << AsmString[I++];
9602 : }
9603 21831 : } while (AsmString[I] != '\0');
9604 : }
9605 :
9606 : return true;
9607 : }
9608 :
9609 154 : void MipsInstPrinter::printCustomAliasOperand(
9610 : const MCInst *MI, unsigned OpIdx,
9611 : unsigned PrintMethodIdx,
9612 : raw_ostream &OS) {
9613 154 : switch (PrintMethodIdx) {
9614 0 : default:
9615 0 : llvm_unreachable("Unknown PrintMethod kind");
9616 : break;
9617 154 : case 0:
9618 154 : printUImm<10>(MI, OpIdx, OS);
9619 : break;
9620 : }
9621 154 : }
9622 :
9623 : #endif // PRINT_ALIAS_INSTR
|
