LCOV - code coverage report
Current view: top level - build-llvm/lib/Target/X86 - X86GenRegisterInfo.inc (source / functions) Hit Total Coverage
Test: llvm-toolchain.info Lines: 92 135 68.1 %
Date: 2017-09-14 15:23:50 Functions: 15 18 83.3 %
Legend: Lines: hit not hit

          Line data    Source code
       1             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
       2             : |*                                                                            *|
       3             : |* Target Register Enum Values                                                *|
       4             : |*                                                                            *|
       5             : |* Automatically generated file, do not edit!                                 *|
       6             : |*                                                                            *|
       7             : \*===----------------------------------------------------------------------===*/
       8             : 
       9             : 
      10             : #ifdef GET_REGINFO_ENUM
      11             : #undef GET_REGINFO_ENUM
      12             : 
      13             : namespace llvm {
      14             : 
      15             : class MCRegisterClass;
      16             : extern const MCRegisterClass X86MCRegisterClasses[];
      17             : 
      18             : namespace X86 {
      19             : enum {
      20             :   NoRegister,
      21             :   AH = 1,
      22             :   AL = 2,
      23             :   AX = 3,
      24             :   BH = 4,
      25             :   BL = 5,
      26             :   BP = 6,
      27             :   BPL = 7,
      28             :   BX = 8,
      29             :   CH = 9,
      30             :   CL = 10,
      31             :   CS = 11,
      32             :   CX = 12,
      33             :   DH = 13,
      34             :   DI = 14,
      35             :   DIL = 15,
      36             :   DL = 16,
      37             :   DS = 17,
      38             :   DX = 18,
      39             :   EAX = 19,
      40             :   EBP = 20,
      41             :   EBX = 21,
      42             :   ECX = 22,
      43             :   EDI = 23,
      44             :   EDX = 24,
      45             :   EFLAGS = 25,
      46             :   EIP = 26,
      47             :   EIZ = 27,
      48             :   ES = 28,
      49             :   ESI = 29,
      50             :   ESP = 30,
      51             :   FPSW = 31,
      52             :   FS = 32,
      53             :   GS = 33,
      54             :   IP = 34,
      55             :   RAX = 35,
      56             :   RBP = 36,
      57             :   RBX = 37,
      58             :   RCX = 38,
      59             :   RDI = 39,
      60             :   RDX = 40,
      61             :   RIP = 41,
      62             :   RIZ = 42,
      63             :   RSI = 43,
      64             :   RSP = 44,
      65             :   SI = 45,
      66             :   SIL = 46,
      67             :   SP = 47,
      68             :   SPL = 48,
      69             :   SS = 49,
      70             :   BND0 = 50,
      71             :   BND1 = 51,
      72             :   BND2 = 52,
      73             :   BND3 = 53,
      74             :   CR0 = 54,
      75             :   CR1 = 55,
      76             :   CR2 = 56,
      77             :   CR3 = 57,
      78             :   CR4 = 58,
      79             :   CR5 = 59,
      80             :   CR6 = 60,
      81             :   CR7 = 61,
      82             :   CR8 = 62,
      83             :   CR9 = 63,
      84             :   CR10 = 64,
      85             :   CR11 = 65,
      86             :   CR12 = 66,
      87             :   CR13 = 67,
      88             :   CR14 = 68,
      89             :   CR15 = 69,
      90             :   DR0 = 70,
      91             :   DR1 = 71,
      92             :   DR2 = 72,
      93             :   DR3 = 73,
      94             :   DR4 = 74,
      95             :   DR5 = 75,
      96             :   DR6 = 76,
      97             :   DR7 = 77,
      98             :   DR8 = 78,
      99             :   DR9 = 79,
     100             :   DR10 = 80,
     101             :   DR11 = 81,
     102             :   DR12 = 82,
     103             :   DR13 = 83,
     104             :   DR14 = 84,
     105             :   DR15 = 85,
     106             :   FP0 = 86,
     107             :   FP1 = 87,
     108             :   FP2 = 88,
     109             :   FP3 = 89,
     110             :   FP4 = 90,
     111             :   FP5 = 91,
     112             :   FP6 = 92,
     113             :   FP7 = 93,
     114             :   K0 = 94,
     115             :   K1 = 95,
     116             :   K2 = 96,
     117             :   K3 = 97,
     118             :   K4 = 98,
     119             :   K5 = 99,
     120             :   K6 = 100,
     121             :   K7 = 101,
     122             :   MM0 = 102,
     123             :   MM1 = 103,
     124             :   MM2 = 104,
     125             :   MM3 = 105,
     126             :   MM4 = 106,
     127             :   MM5 = 107,
     128             :   MM6 = 108,
     129             :   MM7 = 109,
     130             :   R8 = 110,
     131             :   R9 = 111,
     132             :   R10 = 112,
     133             :   R11 = 113,
     134             :   R12 = 114,
     135             :   R13 = 115,
     136             :   R14 = 116,
     137             :   R15 = 117,
     138             :   ST0 = 118,
     139             :   ST1 = 119,
     140             :   ST2 = 120,
     141             :   ST3 = 121,
     142             :   ST4 = 122,
     143             :   ST5 = 123,
     144             :   ST6 = 124,
     145             :   ST7 = 125,
     146             :   XMM0 = 126,
     147             :   XMM1 = 127,
     148             :   XMM2 = 128,
     149             :   XMM3 = 129,
     150             :   XMM4 = 130,
     151             :   XMM5 = 131,
     152             :   XMM6 = 132,
     153             :   XMM7 = 133,
     154             :   XMM8 = 134,
     155             :   XMM9 = 135,
     156             :   XMM10 = 136,
     157             :   XMM11 = 137,
     158             :   XMM12 = 138,
     159             :   XMM13 = 139,
     160             :   XMM14 = 140,
     161             :   XMM15 = 141,
     162             :   XMM16 = 142,
     163             :   XMM17 = 143,
     164             :   XMM18 = 144,
     165             :   XMM19 = 145,
     166             :   XMM20 = 146,
     167             :   XMM21 = 147,
     168             :   XMM22 = 148,
     169             :   XMM23 = 149,
     170             :   XMM24 = 150,
     171             :   XMM25 = 151,
     172             :   XMM26 = 152,
     173             :   XMM27 = 153,
     174             :   XMM28 = 154,
     175             :   XMM29 = 155,
     176             :   XMM30 = 156,
     177             :   XMM31 = 157,
     178             :   YMM0 = 158,
     179             :   YMM1 = 159,
     180             :   YMM2 = 160,
     181             :   YMM3 = 161,
     182             :   YMM4 = 162,
     183             :   YMM5 = 163,
     184             :   YMM6 = 164,
     185             :   YMM7 = 165,
     186             :   YMM8 = 166,
     187             :   YMM9 = 167,
     188             :   YMM10 = 168,
     189             :   YMM11 = 169,
     190             :   YMM12 = 170,
     191             :   YMM13 = 171,
     192             :   YMM14 = 172,
     193             :   YMM15 = 173,
     194             :   YMM16 = 174,
     195             :   YMM17 = 175,
     196             :   YMM18 = 176,
     197             :   YMM19 = 177,
     198             :   YMM20 = 178,
     199             :   YMM21 = 179,
     200             :   YMM22 = 180,
     201             :   YMM23 = 181,
     202             :   YMM24 = 182,
     203             :   YMM25 = 183,
     204             :   YMM26 = 184,
     205             :   YMM27 = 185,
     206             :   YMM28 = 186,
     207             :   YMM29 = 187,
     208             :   YMM30 = 188,
     209             :   YMM31 = 189,
     210             :   ZMM0 = 190,
     211             :   ZMM1 = 191,
     212             :   ZMM2 = 192,
     213             :   ZMM3 = 193,
     214             :   ZMM4 = 194,
     215             :   ZMM5 = 195,
     216             :   ZMM6 = 196,
     217             :   ZMM7 = 197,
     218             :   ZMM8 = 198,
     219             :   ZMM9 = 199,
     220             :   ZMM10 = 200,
     221             :   ZMM11 = 201,
     222             :   ZMM12 = 202,
     223             :   ZMM13 = 203,
     224             :   ZMM14 = 204,
     225             :   ZMM15 = 205,
     226             :   ZMM16 = 206,
     227             :   ZMM17 = 207,
     228             :   ZMM18 = 208,
     229             :   ZMM19 = 209,
     230             :   ZMM20 = 210,
     231             :   ZMM21 = 211,
     232             :   ZMM22 = 212,
     233             :   ZMM23 = 213,
     234             :   ZMM24 = 214,
     235             :   ZMM25 = 215,
     236             :   ZMM26 = 216,
     237             :   ZMM27 = 217,
     238             :   ZMM28 = 218,
     239             :   ZMM29 = 219,
     240             :   ZMM30 = 220,
     241             :   ZMM31 = 221,
     242             :   R8B = 222,
     243             :   R9B = 223,
     244             :   R10B = 224,
     245             :   R11B = 225,
     246             :   R12B = 226,
     247             :   R13B = 227,
     248             :   R14B = 228,
     249             :   R15B = 229,
     250             :   R8D = 230,
     251             :   R9D = 231,
     252             :   R10D = 232,
     253             :   R11D = 233,
     254             :   R12D = 234,
     255             :   R13D = 235,
     256             :   R14D = 236,
     257             :   R15D = 237,
     258             :   R8W = 238,
     259             :   R9W = 239,
     260             :   R10W = 240,
     261             :   R11W = 241,
     262             :   R12W = 242,
     263             :   R13W = 243,
     264             :   R14W = 244,
     265             :   R15W = 245,
     266             :   NUM_TARGET_REGS       // 246
     267             : };
     268             : } // end namespace X86
     269             : 
     270             : // Register classes
     271             : 
     272             : namespace X86 {
     273             : enum {
     274             :   GR8RegClassID = 0,
     275             :   GR8_NOREXRegClassID = 1,
     276             :   GR8_ABCD_HRegClassID = 2,
     277             :   GR8_ABCD_LRegClassID = 3,
     278             :   GR16RegClassID = 4,
     279             :   GR16_NOREXRegClassID = 5,
     280             :   VK1RegClassID = 6,
     281             :   VK16RegClassID = 7,
     282             :   VK2RegClassID = 8,
     283             :   VK4RegClassID = 9,
     284             :   VK8RegClassID = 10,
     285             :   VK16WMRegClassID = 11,
     286             :   VK1WMRegClassID = 12,
     287             :   VK2WMRegClassID = 13,
     288             :   VK4WMRegClassID = 14,
     289             :   VK8WMRegClassID = 15,
     290             :   SEGMENT_REGRegClassID = 16,
     291             :   GR16_ABCDRegClassID = 17,
     292             :   FPCCRRegClassID = 18,
     293             :   FR32XRegClassID = 19,
     294             :   LOW32_ADDR_ACCESS_RBPRegClassID = 20,
     295             :   LOW32_ADDR_ACCESSRegClassID = 21,
     296             :   LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClassID = 22,
     297             :   FR32RegClassID = 23,
     298             :   GR32RegClassID = 24,
     299             :   GR32_NOAXRegClassID = 25,
     300             :   GR32_NOSPRegClassID = 26,
     301             :   GR32_NOAX_and_GR32_NOSPRegClassID = 27,
     302             :   LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClassID = 28,
     303             :   DEBUG_REGRegClassID = 29,
     304             :   GR32_NOREXRegClassID = 30,
     305             :   VK32RegClassID = 31,
     306             :   GR32_NOAX_and_GR32_NOREXRegClassID = 32,
     307             :   GR32_NOREX_NOSPRegClassID = 33,
     308             :   RFP32RegClassID = 34,
     309             :   VK32WMRegClassID = 35,
     310             :   GR32_NOAX_and_GR32_NOREX_NOSPRegClassID = 36,
     311             :   GR32_ABCDRegClassID = 37,
     312             :   GR32_ABCD_and_GR32_NOAXRegClassID = 38,
     313             :   GR32_TCRegClassID = 39,
     314             :   GR32_ADRegClassID = 40,
     315             :   GR32_NOAX_and_GR32_TCRegClassID = 41,
     316             :   LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClassID = 42,
     317             :   CCRRegClassID = 43,
     318             :   GR32_AD_and_GR32_NOAXRegClassID = 44,
     319             :   LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitRegClassID = 45,
     320             :   LOW32_ADDR_ACCESS_with_sub_32bitRegClassID = 46,
     321             :   RFP64RegClassID = 47,
     322             :   FR64XRegClassID = 48,
     323             :   GR64RegClassID = 49,
     324             :   CONTROL_REGRegClassID = 50,
     325             :   FR64RegClassID = 51,
     326             :   GR64_with_sub_8bitRegClassID = 52,
     327             :   GR64_NOSPRegClassID = 53,
     328             :   GR64_with_sub_32bit_in_GR32_NOAXRegClassID = 54,
     329             :   GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClassID = 55,
     330             :   GR64_NOREXRegClassID = 56,
     331             :   GR64_TCRegClassID = 57,
     332             :   GR64_NOSP_and_GR64_TCRegClassID = 58,
     333             :   GR64_TCW64RegClassID = 59,
     334             :   GR64_with_sub_16bit_in_GR16_NOREXRegClassID = 60,
     335             :   VK64RegClassID = 61,
     336             :   VR64RegClassID = 62,
     337             :   GR64_NOREX_NOSPRegClassID = 63,
     338             :   GR64_NOSP_and_GR64_TCW64RegClassID = 64,
     339             :   GR64_TC_and_GR64_TCW64RegClassID = 65,
     340             :   GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClassID = 66,
     341             :   GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClassID = 67,
     342             :   VK64WMRegClassID = 68,
     343             :   GR64_NOREX_and_GR64_TCRegClassID = 69,
     344             :   GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXRegClassID = 70,
     345             :   GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClassID = 71,
     346             :   GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClassID = 72,
     347             :   GR64_NOREX_NOSP_and_GR64_TCRegClassID = 73,
     348             :   GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClassID = 74,
     349             :   GR64_ABCDRegClassID = 75,
     350             :   GR64_NOREX_and_GR64_TCW64RegClassID = 76,
     351             :   GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClassID = 77,
     352             :   GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXRegClassID = 78,
     353             :   GR64_with_sub_32bit_in_GR32_TCRegClassID = 79,
     354             :   GR64_ADRegClassID = 80,
     355             :   GR64_and_LOW32_ADDR_ACCESS_RBPRegClassID = 81,
     356             :   GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCRegClassID = 82,
     357             :   GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPRegClassID = 83,
     358             :   GR64_and_LOW32_ADDR_ACCESSRegClassID = 84,
     359             :   GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXRegClassID = 85,
     360             :   RSTRegClassID = 86,
     361             :   RFP80RegClassID = 87,
     362             :   VR128XRegClassID = 88,
     363             :   FR128RegClassID = 89,
     364             :   VR128RegClassID = 90,
     365             :   VR128HRegClassID = 91,
     366             :   VR128LRegClassID = 92,
     367             :   BNDRRegClassID = 93,
     368             :   VR256XRegClassID = 94,
     369             :   VR256RegClassID = 95,
     370             :   VR256HRegClassID = 96,
     371             :   VR256LRegClassID = 97,
     372             :   VR512RegClassID = 98,
     373             :   VR512_with_sub_xmm_in_FR128RegClassID = 99,
     374             :   VR512_with_sub_xmm_in_VR128HRegClassID = 100,
     375             :   VR512_with_sub_xmm_in_VR128LRegClassID = 101,
     376             : 
     377             :   };
     378             : } // end namespace X86
     379             : 
     380             : 
     381             : // Subregister indices
     382             : 
     383             : namespace X86 {
     384             : enum {
     385             :   NoSubRegister,
     386             :   sub_8bit,     // 1
     387             :   sub_8bit_hi,  // 2
     388             :   sub_16bit,    // 3
     389             :   sub_32bit,    // 4
     390             :   sub_xmm,      // 5
     391             :   sub_ymm,      // 6
     392             :   NUM_TARGET_SUBREGS
     393             : };
     394             : } // end namespace X86
     395             : 
     396             : } // end namespace llvm
     397             : 
     398             : #endif // GET_REGINFO_ENUM
     399             : 
     400             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
     401             : |*                                                                            *|
     402             : |* MC Register Information                                                    *|
     403             : |*                                                                            *|
     404             : |* Automatically generated file, do not edit!                                 *|
     405             : |*                                                                            *|
     406             : \*===----------------------------------------------------------------------===*/
     407             : 
     408             : 
     409             : #ifdef GET_REGINFO_MC_DESC
     410             : #undef GET_REGINFO_MC_DESC
     411             : 
     412             : namespace llvm {
     413             : 
     414             : extern const MCPhysReg X86RegDiffLists[] = {
     415             :   /* 0 */ 0, 1, 0,
     416             :   /* 3 */ 2, 1, 0,
     417             :   /* 6 */ 5, 1, 0,
     418             :   /* 9 */ 65522, 16, 1, 0,
     419             :   /* 13 */ 65522, 17, 1, 0,
     420             :   /* 17 */ 65427, 1, 0,
     421             :   /* 20 */ 65475, 1, 0,
     422             :   /* 23 */ 65520, 65522, 1, 0,
     423             :   /* 27 */ 65520, 65527, 1, 0,
     424             :   /* 31 */ 8, 2, 0,
     425             :   /* 34 */ 4, 0,
     426             :   /* 36 */ 65521, 8, 0,
     427             :   /* 39 */ 9, 0,
     428             :   /* 41 */ 13, 0,
     429             :   /* 43 */ 65535, 65519, 14, 0,
     430             :   /* 47 */ 65535, 65520, 14, 0,
     431             :   /* 51 */ 65528, 15, 0,
     432             :   /* 54 */ 2, 6, 16, 0,
     433             :   /* 58 */ 5, 6, 16, 0,
     434             :   /* 62 */ 65535, 9, 16, 0,
     435             :   /* 66 */ 2, 10, 16, 0,
     436             :   /* 70 */ 3, 10, 16, 0,
     437             :   /* 74 */ 3, 13, 16, 0,
     438             :   /* 78 */ 4, 13, 16, 0,
     439             :   /* 82 */ 65535, 14, 16, 0,
     440             :   /* 86 */ 1, 16, 16, 0,
     441             :   /* 90 */ 2, 16, 16, 0,
     442             :   /* 94 */ 17, 0,
     443             :   /* 96 */ 32, 32, 0,
     444             :   /* 99 */ 65221, 0,
     445             :   /* 101 */ 65381, 0,
     446             :   /* 103 */ 65389, 0,
     447             :   /* 105 */ 65397, 0,
     448             :   /* 107 */ 16, 65528, 65416, 0,
     449             :   /* 111 */ 65445, 0,
     450             :   /* 113 */ 65477, 0,
     451             :   /* 115 */ 65504, 65504, 0,
     452             :   /* 118 */ 65509, 0,
     453             :   /* 120 */ 120, 8, 65520, 0,
     454             :   /* 124 */ 65523, 0,
     455             :   /* 126 */ 65530, 0,
     456             :   /* 128 */ 65531, 0,
     457             :   /* 130 */ 65532, 0,
     458             :   /* 132 */ 65520, 65530, 65534, 65533, 0,
     459             :   /* 137 */ 65534, 0,
     460             :   /* 139 */ 65520, 65523, 65533, 65535, 0,
     461             :   /* 144 */ 65520, 65526, 65534, 65535, 0,
     462             :   /* 149 */ 65520, 65520, 65535, 65535, 0,
     463             : };
     464             : 
     465             : extern const LaneBitmask X86LaneMaskLists[] = {
     466             :   /* 0 */ LaneBitmask(0x00000000), LaneBitmask::getAll(),
     467             :   /* 2 */ LaneBitmask(0x00000002), LaneBitmask(0x00000001), LaneBitmask::getAll(),
     468             :   /* 5 */ LaneBitmask(0x00000003), LaneBitmask::getAll(),
     469             :   /* 7 */ LaneBitmask(0x00000004), LaneBitmask::getAll(),
     470       72306 : };
     471             : 
     472             : extern const uint16_t X86SubRegIdxLists[] = {
     473             :   /* 0 */ 4, 3, 1, 0,
     474             :   /* 4 */ 4, 3, 1, 2, 0,
     475             :   /* 9 */ 4, 3, 0,
     476             :   /* 12 */ 6, 5, 0,
     477             : };
     478             : 
     479             : extern const MCRegisterInfo::SubRegCoveredBits X86SubRegIdxRanges[] = {
     480             :   { 65535, 65535 },
     481             :   { 0, 8 },     // sub_8bit
     482             :   { 8, 8 },     // sub_8bit_hi
     483             :   { 0, 16 },    // sub_16bit
     484             :   { 0, 32 },    // sub_32bit
     485             :   { 0, 128 },   // sub_xmm
     486             :   { 0, 256 },   // sub_ymm
     487             : };
     488             : 
     489             : extern const char X86RegStrings[] = {
     490             :   /* 0 */ 'X', 'M', 'M', '1', '0', 0,
     491             :   /* 6 */ 'Y', 'M', 'M', '1', '0', 0,
     492             :   /* 12 */ 'Z', 'M', 'M', '1', '0', 0,
     493             :   /* 18 */ 'C', 'R', '1', '0', 0,
     494             :   /* 23 */ 'D', 'R', '1', '0', 0,
     495             :   /* 28 */ 'X', 'M', 'M', '2', '0', 0,
     496             :   /* 34 */ 'Y', 'M', 'M', '2', '0', 0,
     497             :   /* 40 */ 'Z', 'M', 'M', '2', '0', 0,
     498             :   /* 46 */ 'X', 'M', 'M', '3', '0', 0,
     499             :   /* 52 */ 'Y', 'M', 'M', '3', '0', 0,
     500             :   /* 58 */ 'Z', 'M', 'M', '3', '0', 0,
     501             :   /* 64 */ 'B', 'N', 'D', '0', 0,
     502             :   /* 69 */ 'K', '0', 0,
     503             :   /* 72 */ 'X', 'M', 'M', '0', 0,
     504             :   /* 77 */ 'Y', 'M', 'M', '0', 0,
     505             :   /* 82 */ 'Z', 'M', 'M', '0', 0,
     506             :   /* 87 */ 'F', 'P', '0', 0,
     507             :   /* 91 */ 'C', 'R', '0', 0,
     508             :   /* 95 */ 'D', 'R', '0', 0,
     509             :   /* 99 */ 'S', 'T', '0', 0,
     510             :   /* 103 */ 'X', 'M', 'M', '1', '1', 0,
     511             :   /* 109 */ 'Y', 'M', 'M', '1', '1', 0,
     512             :   /* 115 */ 'Z', 'M', 'M', '1', '1', 0,
     513             :   /* 121 */ 'C', 'R', '1', '1', 0,
     514             :   /* 126 */ 'D', 'R', '1', '1', 0,
     515             :   /* 131 */ 'X', 'M', 'M', '2', '1', 0,
     516             :   /* 137 */ 'Y', 'M', 'M', '2', '1', 0,
     517             :   /* 143 */ 'Z', 'M', 'M', '2', '1', 0,
     518             :   /* 149 */ 'X', 'M', 'M', '3', '1', 0,
     519             :   /* 155 */ 'Y', 'M', 'M', '3', '1', 0,
     520             :   /* 161 */ 'Z', 'M', 'M', '3', '1', 0,
     521             :   /* 167 */ 'B', 'N', 'D', '1', 0,
     522             :   /* 172 */ 'K', '1', 0,
     523             :   /* 175 */ 'X', 'M', 'M', '1', 0,
     524             :   /* 180 */ 'Y', 'M', 'M', '1', 0,
     525             :   /* 185 */ 'Z', 'M', 'M', '1', 0,
     526             :   /* 190 */ 'F', 'P', '1', 0,
     527             :   /* 194 */ 'C', 'R', '1', 0,
     528             :   /* 198 */ 'D', 'R', '1', 0,
     529             :   /* 202 */ 'S', 'T', '1', 0,
     530             :   /* 206 */ 'X', 'M', 'M', '1', '2', 0,
     531             :   /* 212 */ 'Y', 'M', 'M', '1', '2', 0,
     532             :   /* 218 */ 'Z', 'M', 'M', '1', '2', 0,
     533             :   /* 224 */ 'C', 'R', '1', '2', 0,
     534             :   /* 229 */ 'D', 'R', '1', '2', 0,
     535             :   /* 234 */ 'X', 'M', 'M', '2', '2', 0,
     536             :   /* 240 */ 'Y', 'M', 'M', '2', '2', 0,
     537             :   /* 246 */ 'Z', 'M', 'M', '2', '2', 0,
     538             :   /* 252 */ 'B', 'N', 'D', '2', 0,
     539             :   /* 257 */ 'K', '2', 0,
     540             :   /* 260 */ 'X', 'M', 'M', '2', 0,
     541             :   /* 265 */ 'Y', 'M', 'M', '2', 0,
     542             :   /* 270 */ 'Z', 'M', 'M', '2', 0,
     543             :   /* 275 */ 'F', 'P', '2', 0,
     544             :   /* 279 */ 'C', 'R', '2', 0,
     545             :   /* 283 */ 'D', 'R', '2', 0,
     546             :   /* 287 */ 'S', 'T', '2', 0,
     547             :   /* 291 */ 'X', 'M', 'M', '1', '3', 0,
     548             :   /* 297 */ 'Y', 'M', 'M', '1', '3', 0,
     549             :   /* 303 */ 'Z', 'M', 'M', '1', '3', 0,
     550             :   /* 309 */ 'C', 'R', '1', '3', 0,
     551             :   /* 314 */ 'D', 'R', '1', '3', 0,
     552             :   /* 319 */ 'X', 'M', 'M', '2', '3', 0,
     553             :   /* 325 */ 'Y', 'M', 'M', '2', '3', 0,
     554             :   /* 331 */ 'Z', 'M', 'M', '2', '3', 0,
     555             :   /* 337 */ 'B', 'N', 'D', '3', 0,
     556             :   /* 342 */ 'K', '3', 0,
     557             :   /* 345 */ 'X', 'M', 'M', '3', 0,
     558             :   /* 350 */ 'Y', 'M', 'M', '3', 0,
     559             :   /* 355 */ 'Z', 'M', 'M', '3', 0,
     560             :   /* 360 */ 'F', 'P', '3', 0,
     561             :   /* 364 */ 'C', 'R', '3', 0,
     562             :   /* 368 */ 'D', 'R', '3', 0,
     563             :   /* 372 */ 'S', 'T', '3', 0,
     564             :   /* 376 */ 'X', 'M', 'M', '1', '4', 0,
     565             :   /* 382 */ 'Y', 'M', 'M', '1', '4', 0,
     566             :   /* 388 */ 'Z', 'M', 'M', '1', '4', 0,
     567             :   /* 394 */ 'C', 'R', '1', '4', 0,
     568             :   /* 399 */ 'D', 'R', '1', '4', 0,
     569             :   /* 404 */ 'X', 'M', 'M', '2', '4', 0,
     570             :   /* 410 */ 'Y', 'M', 'M', '2', '4', 0,
     571             :   /* 416 */ 'Z', 'M', 'M', '2', '4', 0,
     572             :   /* 422 */ 'K', '4', 0,
     573             :   /* 425 */ 'X', 'M', 'M', '4', 0,
     574             :   /* 430 */ 'Y', 'M', 'M', '4', 0,
     575             :   /* 435 */ 'Z', 'M', 'M', '4', 0,
     576             :   /* 440 */ 'F', 'P', '4', 0,
     577             :   /* 444 */ 'C', 'R', '4', 0,
     578             :   /* 448 */ 'D', 'R', '4', 0,
     579             :   /* 452 */ 'S', 'T', '4', 0,
     580             :   /* 456 */ 'X', 'M', 'M', '1', '5', 0,
     581             :   /* 462 */ 'Y', 'M', 'M', '1', '5', 0,
     582             :   /* 468 */ 'Z', 'M', 'M', '1', '5', 0,
     583             :   /* 474 */ 'C', 'R', '1', '5', 0,
     584             :   /* 479 */ 'D', 'R', '1', '5', 0,
     585             :   /* 484 */ 'X', 'M', 'M', '2', '5', 0,
     586             :   /* 490 */ 'Y', 'M', 'M', '2', '5', 0,
     587             :   /* 496 */ 'Z', 'M', 'M', '2', '5', 0,
     588             :   /* 502 */ 'K', '5', 0,
     589             :   /* 505 */ 'X', 'M', 'M', '5', 0,
     590             :   /* 510 */ 'Y', 'M', 'M', '5', 0,
     591             :   /* 515 */ 'Z', 'M', 'M', '5', 0,
     592             :   /* 520 */ 'F', 'P', '5', 0,
     593             :   /* 524 */ 'C', 'R', '5', 0,
     594             :   /* 528 */ 'D', 'R', '5', 0,
     595             :   /* 532 */ 'S', 'T', '5', 0,
     596             :   /* 536 */ 'X', 'M', 'M', '1', '6', 0,
     597             :   /* 542 */ 'Y', 'M', 'M', '1', '6', 0,
     598             :   /* 548 */ 'Z', 'M', 'M', '1', '6', 0,
     599             :   /* 554 */ 'X', 'M', 'M', '2', '6', 0,
     600             :   /* 560 */ 'Y', 'M', 'M', '2', '6', 0,
     601             :   /* 566 */ 'Z', 'M', 'M', '2', '6', 0,
     602             :   /* 572 */ 'K', '6', 0,
     603             :   /* 575 */ 'X', 'M', 'M', '6', 0,
     604             :   /* 580 */ 'Y', 'M', 'M', '6', 0,
     605             :   /* 585 */ 'Z', 'M', 'M', '6', 0,
     606             :   /* 590 */ 'F', 'P', '6', 0,
     607             :   /* 594 */ 'C', 'R', '6', 0,
     608             :   /* 598 */ 'D', 'R', '6', 0,
     609             :   /* 602 */ 'S', 'T', '6', 0,
     610             :   /* 606 */ 'X', 'M', 'M', '1', '7', 0,
     611             :   /* 612 */ 'Y', 'M', 'M', '1', '7', 0,
     612             :   /* 618 */ 'Z', 'M', 'M', '1', '7', 0,
     613             :   /* 624 */ 'X', 'M', 'M', '2', '7', 0,
     614             :   /* 630 */ 'Y', 'M', 'M', '2', '7', 0,
     615             :   /* 636 */ 'Z', 'M', 'M', '2', '7', 0,
     616             :   /* 642 */ 'K', '7', 0,
     617             :   /* 645 */ 'X', 'M', 'M', '7', 0,
     618             :   /* 650 */ 'Y', 'M', 'M', '7', 0,
     619             :   /* 655 */ 'Z', 'M', 'M', '7', 0,
     620             :   /* 660 */ 'F', 'P', '7', 0,
     621             :   /* 664 */ 'C', 'R', '7', 0,
     622             :   /* 668 */ 'D', 'R', '7', 0,
     623             :   /* 672 */ 'S', 'T', '7', 0,
     624             :   /* 676 */ 'X', 'M', 'M', '1', '8', 0,
     625             :   /* 682 */ 'Y', 'M', 'M', '1', '8', 0,
     626             :   /* 688 */ 'Z', 'M', 'M', '1', '8', 0,
     627             :   /* 694 */ 'X', 'M', 'M', '2', '8', 0,
     628             :   /* 700 */ 'Y', 'M', 'M', '2', '8', 0,
     629             :   /* 706 */ 'Z', 'M', 'M', '2', '8', 0,
     630             :   /* 712 */ 'X', 'M', 'M', '8', 0,
     631             :   /* 717 */ 'Y', 'M', 'M', '8', 0,
     632             :   /* 722 */ 'Z', 'M', 'M', '8', 0,
     633             :   /* 727 */ 'C', 'R', '8', 0,
     634             :   /* 731 */ 'D', 'R', '8', 0,
     635             :   /* 735 */ 'X', 'M', 'M', '1', '9', 0,
     636             :   /* 741 */ 'Y', 'M', 'M', '1', '9', 0,
     637             :   /* 747 */ 'Z', 'M', 'M', '1', '9', 0,
     638             :   /* 753 */ 'X', 'M', 'M', '2', '9', 0,
     639             :   /* 759 */ 'Y', 'M', 'M', '2', '9', 0,
     640             :   /* 765 */ 'Z', 'M', 'M', '2', '9', 0,
     641             :   /* 771 */ 'X', 'M', 'M', '9', 0,
     642             :   /* 776 */ 'Y', 'M', 'M', '9', 0,
     643             :   /* 781 */ 'Z', 'M', 'M', '9', 0,
     644             :   /* 786 */ 'C', 'R', '9', 0,
     645             :   /* 790 */ 'D', 'R', '9', 0,
     646             :   /* 794 */ 'R', '1', '0', 'B', 0,
     647             :   /* 799 */ 'R', '1', '1', 'B', 0,
     648             :   /* 804 */ 'R', '1', '2', 'B', 0,
     649             :   /* 809 */ 'R', '1', '3', 'B', 0,
     650             :   /* 814 */ 'R', '1', '4', 'B', 0,
     651             :   /* 819 */ 'R', '1', '5', 'B', 0,
     652             :   /* 824 */ 'R', '8', 'B', 0,
     653             :   /* 828 */ 'R', '9', 'B', 0,
     654             :   /* 832 */ 'R', '1', '0', 'D', 0,
     655             :   /* 837 */ 'R', '1', '1', 'D', 0,
     656             :   /* 842 */ 'R', '1', '2', 'D', 0,
     657             :   /* 847 */ 'R', '1', '3', 'D', 0,
     658             :   /* 852 */ 'R', '1', '4', 'D', 0,
     659             :   /* 857 */ 'R', '1', '5', 'D', 0,
     660             :   /* 862 */ 'R', '8', 'D', 0,
     661             :   /* 866 */ 'R', '9', 'D', 0,
     662             :   /* 870 */ 'A', 'H', 0,
     663             :   /* 873 */ 'B', 'H', 0,
     664             :   /* 876 */ 'C', 'H', 0,
     665             :   /* 879 */ 'D', 'H', 0,
     666             :   /* 882 */ 'E', 'D', 'I', 0,
     667             :   /* 886 */ 'R', 'D', 'I', 0,
     668             :   /* 890 */ 'E', 'S', 'I', 0,
     669             :   /* 894 */ 'R', 'S', 'I', 0,
     670             :   /* 898 */ 'A', 'L', 0,
     671             :   /* 901 */ 'B', 'L', 0,
     672             :   /* 904 */ 'C', 'L', 0,
     673             :   /* 907 */ 'D', 'L', 0,
     674             :   /* 910 */ 'D', 'I', 'L', 0,
     675             :   /* 914 */ 'S', 'I', 'L', 0,
     676             :   /* 918 */ 'B', 'P', 'L', 0,
     677             :   /* 922 */ 'S', 'P', 'L', 0,
     678             :   /* 926 */ 'E', 'B', 'P', 0,
     679             :   /* 930 */ 'R', 'B', 'P', 0,
     680             :   /* 934 */ 'E', 'I', 'P', 0,
     681             :   /* 938 */ 'R', 'I', 'P', 0,
     682             :   /* 942 */ 'E', 'S', 'P', 0,
     683             :   /* 946 */ 'R', 'S', 'P', 0,
     684             :   /* 950 */ 'C', 'S', 0,
     685             :   /* 953 */ 'D', 'S', 0,
     686             :   /* 956 */ 'E', 'S', 0,
     687             :   /* 959 */ 'F', 'S', 0,
     688             :   /* 962 */ 'E', 'F', 'L', 'A', 'G', 'S', 0,
     689             :   /* 969 */ 'S', 'S', 0,
     690             :   /* 972 */ 'R', '1', '0', 'W', 0,
     691             :   /* 977 */ 'R', '1', '1', 'W', 0,
     692             :   /* 982 */ 'R', '1', '2', 'W', 0,
     693             :   /* 987 */ 'R', '1', '3', 'W', 0,
     694             :   /* 992 */ 'R', '1', '4', 'W', 0,
     695             :   /* 997 */ 'R', '1', '5', 'W', 0,
     696             :   /* 1002 */ 'R', '8', 'W', 0,
     697             :   /* 1006 */ 'R', '9', 'W', 0,
     698             :   /* 1010 */ 'F', 'P', 'S', 'W', 0,
     699             :   /* 1015 */ 'E', 'A', 'X', 0,
     700             :   /* 1019 */ 'R', 'A', 'X', 0,
     701             :   /* 1023 */ 'E', 'B', 'X', 0,
     702             :   /* 1027 */ 'R', 'B', 'X', 0,
     703             :   /* 1031 */ 'E', 'C', 'X', 0,
     704             :   /* 1035 */ 'R', 'C', 'X', 0,
     705             :   /* 1039 */ 'E', 'D', 'X', 0,
     706             :   /* 1043 */ 'R', 'D', 'X', 0,
     707             :   /* 1047 */ 'E', 'I', 'Z', 0,
     708             :   /* 1051 */ 'R', 'I', 'Z', 0,
     709             : };
     710             : 
     711             : extern const MCRegisterDesc X86RegDesc[] = { // Descriptors
     712             :   { 5, 0, 0, 0, 0, 0 },
     713             :   { 870, 2, 90, 3, 2273, 0 },
     714             :   { 898, 2, 86, 3, 2273, 0 },
     715             :   { 1016, 151, 87, 6, 0, 2 },
     716             :   { 873, 2, 78, 3, 2193, 0 },
     717             :   { 901, 2, 74, 3, 2193, 0 },
     718             :   { 927, 1, 83, 2, 544, 3 },
     719             :   { 918, 2, 82, 3, 544, 0 },
     720             :   { 1024, 141, 75, 6, 48, 2 },
     721             :   { 876, 2, 70, 3, 2081, 0 },
     722             :   { 904, 2, 66, 3, 2081, 0 },
     723             :   { 950, 2, 2, 3, 2081, 0 },
     724             :   { 1032, 146, 67, 6, 96, 2 },
     725             :   { 879, 2, 58, 3, 2049, 0 },
     726             :   { 883, 1, 63, 2, 624, 3 },
     727             :   { 910, 2, 62, 3, 624, 0 },
     728             :   { 907, 2, 54, 3, 2017, 0 },
     729             :   { 953, 2, 2, 3, 2017, 0 },
     730             :   { 1040, 134, 55, 6, 496, 2 },
     731             :   { 1015, 150, 56, 5, 0, 2 },
     732             :   { 926, 24, 56, 1, 544, 3 },
     733             :   { 1023, 140, 56, 5, 323, 2 },
     734             :   { 1031, 145, 56, 5, 323, 2 },
     735             :   { 882, 28, 56, 1, 624, 3 },
     736             :   { 1039, 133, 56, 5, 496, 2 },
     737             :   { 962, 2, 2, 3, 1985, 0 },
     738             :   { 934, 37, 52, 10, 1985, 5 },
     739             :   { 1047, 2, 2, 3, 1985, 0 },
     740             :   { 956, 2, 2, 3, 1985, 0 },
     741             :   { 890, 10, 45, 1, 1985, 3 },
     742             :   { 942, 14, 45, 1, 1985, 3 },
     743             :   { 1010, 2, 2, 3, 1985, 0 },
     744             :   { 959, 2, 2, 3, 1985, 0 },
     745             :   { 966, 2, 2, 3, 1985, 0 },
     746             :   { 935, 2, 51, 3, 656, 0 },
     747             :   { 1019, 149, 2, 4, 0, 2 },
     748             :   { 930, 23, 2, 0, 544, 3 },
     749             :   { 1027, 139, 2, 4, 275, 2 },
     750             :   { 1035, 144, 2, 4, 275, 2 },
     751             :   { 886, 27, 2, 0, 624, 3 },
     752             :   { 1043, 132, 2, 4, 496, 2 },
     753             :   { 938, 36, 2, 9, 1592, 5 },
     754             :   { 1051, 2, 2, 3, 1592, 0 },
     755             :   { 894, 9, 2, 0, 1889, 3 },
     756             :   { 946, 13, 2, 0, 1889, 3 },
     757             :   { 891, 1, 48, 2, 896, 3 },
     758             :   { 914, 2, 47, 3, 896, 0 },
     759             :   { 943, 1, 44, 2, 1504, 3 },
     760             :   { 922, 2, 43, 3, 1504, 0 },
     761             :   { 969, 2, 2, 3, 1889, 0 },
     762             :   { 64, 2, 2, 3, 1889, 0 },
     763             :   { 167, 2, 2, 3, 1889, 0 },
     764             :   { 252, 2, 2, 3, 1889, 0 },
     765             :   { 337, 2, 2, 3, 1889, 0 },
     766             :   { 91, 2, 2, 3, 1889, 0 },
     767             :   { 194, 2, 2, 3, 1889, 0 },
     768             :   { 279, 2, 2, 3, 1889, 0 },
     769             :   { 364, 2, 2, 3, 1889, 0 },
     770             :   { 444, 2, 2, 3, 1889, 0 },
     771             :   { 524, 2, 2, 3, 1889, 0 },
     772             :   { 594, 2, 2, 3, 1889, 0 },
     773             :   { 664, 2, 2, 3, 1889, 0 },
     774             :   { 727, 2, 2, 3, 1889, 0 },
     775             :   { 786, 2, 2, 3, 1889, 0 },
     776             :   { 18, 2, 2, 3, 1889, 0 },
     777             :   { 121, 2, 2, 3, 1889, 0 },
     778             :   { 224, 2, 2, 3, 1889, 0 },
     779             :   { 309, 2, 2, 3, 1889, 0 },
     780             :   { 394, 2, 2, 3, 1889, 0 },
     781             :   { 474, 2, 2, 3, 1889, 0 },
     782             :   { 95, 2, 2, 3, 1889, 0 },
     783             :   { 198, 2, 2, 3, 1889, 0 },
     784             :   { 283, 2, 2, 3, 1889, 0 },
     785             :   { 368, 2, 2, 3, 1889, 0 },
     786             :   { 448, 2, 2, 3, 1889, 0 },
     787             :   { 528, 2, 2, 3, 1889, 0 },
     788             :   { 598, 2, 2, 3, 1889, 0 },
     789             :   { 668, 2, 2, 3, 1889, 0 },
     790             :   { 731, 2, 2, 3, 1889, 0 },
     791             :   { 790, 2, 2, 3, 1889, 0 },
     792             :   { 23, 2, 2, 3, 1889, 0 },
     793             :   { 126, 2, 2, 3, 1889, 0 },
     794             :   { 229, 2, 2, 3, 1889, 0 },
     795             :   { 314, 2, 2, 3, 1889, 0 },
     796             :   { 399, 2, 2, 3, 1889, 0 },
     797             :   { 479, 2, 2, 3, 1889, 0 },
     798             :   { 87, 2, 2, 3, 1889, 0 },
     799             :   { 190, 2, 2, 3, 1889, 0 },
     800             :   { 275, 2, 2, 3, 1889, 0 },
     801             :   { 360, 2, 2, 3, 1889, 0 },
     802             :   { 440, 2, 2, 3, 1889, 0 },
     803             :   { 520, 2, 2, 3, 1889, 0 },
     804             :   { 590, 2, 2, 3, 1889, 0 },
     805             :   { 660, 2, 2, 3, 1889, 0 },
     806             :   { 69, 2, 2, 3, 1889, 0 },
     807             :   { 172, 2, 2, 3, 1889, 0 },
     808             :   { 257, 2, 2, 3, 1889, 0 },
     809             :   { 342, 2, 2, 3, 1889, 0 },
     810             :   { 422, 2, 2, 3, 1889, 0 },
     811             :   { 502, 2, 2, 3, 1889, 0 },
     812             :   { 572, 2, 2, 3, 1889, 0 },
     813             :   { 642, 2, 2, 3, 1889, 0 },
     814             :   { 73, 2, 2, 3, 1889, 0 },
     815             :   { 176, 2, 2, 3, 1889, 0 },
     816             :   { 261, 2, 2, 3, 1889, 0 },
     817             :   { 346, 2, 2, 3, 1889, 0 },
     818             :   { 426, 2, 2, 3, 1889, 0 },
     819             :   { 506, 2, 2, 3, 1889, 0 },
     820             :   { 576, 2, 2, 3, 1889, 0 },
     821             :   { 646, 2, 2, 3, 1889, 0 },
     822             :   { 728, 120, 2, 0, 1889, 3 },
     823             :   { 787, 120, 2, 0, 1889, 3 },
     824             :   { 19, 120, 2, 0, 1889, 3 },
     825             :   { 122, 120, 2, 0, 1889, 3 },
     826             :   { 225, 120, 2, 0, 1889, 3 },
     827             :   { 310, 120, 2, 0, 1889, 3 },
     828             :   { 395, 120, 2, 0, 1889, 3 },
     829             :   { 475, 120, 2, 0, 1889, 3 },
     830             :   { 99, 2, 2, 3, 1889, 0 },
     831             :   { 202, 2, 2, 3, 1889, 0 },
     832             :   { 287, 2, 2, 3, 1889, 0 },
     833             :   { 372, 2, 2, 3, 1889, 0 },
     834             :   { 452, 2, 2, 3, 1889, 0 },
     835             :   { 532, 2, 2, 3, 1889, 0 },
     836             :   { 602, 2, 2, 3, 1889, 0 },
     837             :   { 672, 2, 2, 3, 1889, 0 },
     838             :   { 72, 2, 96, 3, 1889, 0 },
     839             :   { 175, 2, 96, 3, 1889, 0 },
     840             :   { 260, 2, 96, 3, 1889, 0 },
     841             :   { 345, 2, 96, 3, 1889, 0 },
     842             :   { 425, 2, 96, 3, 1889, 0 },
     843             :   { 505, 2, 96, 3, 1889, 0 },
     844             :   { 575, 2, 96, 3, 1889, 0 },
     845             :   { 645, 2, 96, 3, 1889, 0 },
     846             :   { 712, 2, 96, 3, 1889, 0 },
     847             :   { 771, 2, 96, 3, 1889, 0 },
     848             :   { 0, 2, 96, 3, 1889, 0 },
     849             :   { 103, 2, 96, 3, 1889, 0 },
     850             :   { 206, 2, 96, 3, 1889, 0 },
     851             :   { 291, 2, 96, 3, 1889, 0 },
     852             :   { 376, 2, 96, 3, 1889, 0 },
     853             :   { 456, 2, 96, 3, 1889, 0 },
     854             :   { 536, 2, 96, 3, 1889, 0 },
     855             :   { 606, 2, 96, 3, 1889, 0 },
     856             :   { 676, 2, 96, 3, 1889, 0 },
     857             :   { 735, 2, 96, 3, 1889, 0 },
     858             :   { 28, 2, 96, 3, 1889, 0 },
     859             :   { 131, 2, 96, 3, 1889, 0 },
     860             :   { 234, 2, 96, 3, 1889, 0 },
     861             :   { 319, 2, 96, 3, 1889, 0 },
     862             :   { 404, 2, 96, 3, 1889, 0 },
     863             :   { 484, 2, 96, 3, 1889, 0 },
     864             :   { 554, 2, 96, 3, 1889, 0 },
     865             :   { 624, 2, 96, 3, 1889, 0 },
     866             :   { 694, 2, 96, 3, 1889, 0 },
     867             :   { 753, 2, 96, 3, 1889, 0 },
     868             :   { 46, 2, 96, 3, 1889, 0 },
     869             :   { 149, 2, 96, 3, 1889, 0 },
     870             :   { 77, 116, 97, 13, 1809, 7 },
     871             :   { 180, 116, 97, 13, 1809, 7 },
     872             :   { 265, 116, 97, 13, 1809, 7 },
     873             :   { 350, 116, 97, 13, 1809, 7 },
     874             :   { 430, 116, 97, 13, 1809, 7 },
     875             :   { 510, 116, 97, 13, 1809, 7 },
     876             :   { 580, 116, 97, 13, 1809, 7 },
     877             :   { 650, 116, 97, 13, 1809, 7 },
     878             :   { 717, 116, 97, 13, 1809, 7 },
     879             :   { 776, 116, 97, 13, 1809, 7 },
     880             :   { 6, 116, 97, 13, 1809, 7 },
     881             :   { 109, 116, 97, 13, 1809, 7 },
     882             :   { 212, 116, 97, 13, 1809, 7 },
     883             :   { 297, 116, 97, 13, 1809, 7 },
     884             :   { 382, 116, 97, 13, 1809, 7 },
     885             :   { 462, 116, 97, 13, 1809, 7 },
     886             :   { 542, 116, 97, 13, 1809, 7 },
     887             :   { 612, 116, 97, 13, 1809, 7 },
     888             :   { 682, 116, 97, 13, 1809, 7 },
     889             :   { 741, 116, 97, 13, 1809, 7 },
     890             :   { 34, 116, 97, 13, 1809, 7 },
     891             :   { 137, 116, 97, 13, 1809, 7 },
     892             :   { 240, 116, 97, 13, 1809, 7 },
     893             :   { 325, 116, 97, 13, 1809, 7 },
     894             :   { 410, 116, 97, 13, 1809, 7 },
     895             :   { 490, 116, 97, 13, 1809, 7 },
     896             :   { 560, 116, 97, 13, 1809, 7 },
     897             :   { 630, 116, 97, 13, 1809, 7 },
     898             :   { 700, 116, 97, 13, 1809, 7 },
     899             :   { 759, 116, 97, 13, 1809, 7 },
     900             :   { 52, 116, 97, 13, 1809, 7 },
     901             :   { 155, 116, 97, 13, 1809, 7 },
     902             :   { 82, 115, 2, 12, 1777, 7 },
     903             :   { 185, 115, 2, 12, 1777, 7 },
     904             :   { 270, 115, 2, 12, 1777, 7 },
     905             :   { 355, 115, 2, 12, 1777, 7 },
     906             :   { 435, 115, 2, 12, 1777, 7 },
     907             :   { 515, 115, 2, 12, 1777, 7 },
     908             :   { 585, 115, 2, 12, 1777, 7 },
     909             :   { 655, 115, 2, 12, 1777, 7 },
     910             :   { 722, 115, 2, 12, 1777, 7 },
     911             :   { 781, 115, 2, 12, 1777, 7 },
     912             :   { 12, 115, 2, 12, 1777, 7 },
     913             :   { 115, 115, 2, 12, 1777, 7 },
     914             :   { 218, 115, 2, 12, 1777, 7 },
     915             :   { 303, 115, 2, 12, 1777, 7 },
     916             :   { 388, 115, 2, 12, 1777, 7 },
     917             :   { 468, 115, 2, 12, 1777, 7 },
     918             :   { 548, 115, 2, 12, 1777, 7 },
     919             :   { 618, 115, 2, 12, 1777, 7 },
     920             :   { 688, 115, 2, 12, 1777, 7 },
     921             :   { 747, 115, 2, 12, 1777, 7 },
     922             :   { 40, 115, 2, 12, 1777, 7 },
     923             :   { 143, 115, 2, 12, 1777, 7 },
     924             :   { 246, 115, 2, 12, 1777, 7 },
     925             :   { 331, 115, 2, 12, 1777, 7 },
     926             :   { 416, 115, 2, 12, 1777, 7 },
     927             :   { 496, 115, 2, 12, 1777, 7 },
     928             :   { 566, 115, 2, 12, 1777, 7 },
     929             :   { 636, 115, 2, 12, 1777, 7 },
     930             :   { 706, 115, 2, 12, 1777, 7 },
     931             :   { 765, 115, 2, 12, 1777, 7 },
     932             :   { 58, 115, 2, 12, 1777, 7 },
     933             :   { 161, 115, 2, 12, 1777, 7 },
     934             :   { 824, 2, 107, 3, 1681, 0 },
     935             :   { 828, 2, 107, 3, 1681, 0 },
     936             :   { 794, 2, 107, 3, 1681, 0 },
     937             :   { 799, 2, 107, 3, 1681, 0 },
     938             :   { 804, 2, 107, 3, 1681, 0 },
     939             :   { 809, 2, 107, 3, 1681, 0 },
     940             :   { 814, 2, 107, 3, 1681, 0 },
     941             :   { 819, 2, 107, 3, 1681, 0 },
     942             :   { 862, 121, 109, 1, 1649, 3 },
     943             :   { 866, 121, 109, 1, 1649, 3 },
     944             :   { 832, 121, 109, 1, 1649, 3 },
     945             :   { 837, 121, 109, 1, 1649, 3 },
     946             :   { 842, 121, 109, 1, 1649, 3 },
     947             :   { 847, 121, 109, 1, 1649, 3 },
     948             :   { 852, 121, 109, 1, 1649, 3 },
     949             :   { 857, 121, 109, 1, 1649, 3 },
     950             :   { 1002, 122, 108, 2, 1617, 3 },
     951             :   { 1006, 122, 108, 2, 1617, 3 },
     952             :   { 972, 122, 108, 2, 1617, 3 },
     953             :   { 977, 122, 108, 2, 1617, 3 },
     954             :   { 982, 122, 108, 2, 1617, 3 },
     955             :   { 987, 122, 108, 2, 1617, 3 },
     956             :   { 992, 122, 108, 2, 1617, 3 },
     957             :   { 997, 122, 108, 2, 1617, 3 },
     958             : };
     959             : 
     960             : extern const MCPhysReg X86RegUnitRoots[][2] = {
     961             :   { X86::AH },
     962             :   { X86::AL },
     963             :   { X86::BH },
     964             :   { X86::BL },
     965             :   { X86::BPL },
     966             :   { X86::CH },
     967             :   { X86::CL },
     968             :   { X86::CS },
     969             :   { X86::DH },
     970             :   { X86::DIL },
     971             :   { X86::DL },
     972             :   { X86::DS },
     973             :   { X86::EFLAGS },
     974             :   { X86::IP },
     975             :   { X86::EIZ },
     976             :   { X86::ES },
     977             :   { X86::SIL },
     978             :   { X86::SPL },
     979             :   { X86::FPSW },
     980             :   { X86::FS },
     981             :   { X86::GS },
     982             :   { X86::RIZ },
     983             :   { X86::SS },
     984             :   { X86::BND0 },
     985             :   { X86::BND1 },
     986             :   { X86::BND2 },
     987             :   { X86::BND3 },
     988             :   { X86::CR0 },
     989             :   { X86::CR1 },
     990             :   { X86::CR2 },
     991             :   { X86::CR3 },
     992             :   { X86::CR4 },
     993             :   { X86::CR5 },
     994             :   { X86::CR6 },
     995             :   { X86::CR7 },
     996             :   { X86::CR8 },
     997             :   { X86::CR9 },
     998             :   { X86::CR10 },
     999             :   { X86::CR11 },
    1000             :   { X86::CR12 },
    1001             :   { X86::CR13 },
    1002             :   { X86::CR14 },
    1003             :   { X86::CR15 },
    1004             :   { X86::DR0 },
    1005             :   { X86::DR1 },
    1006             :   { X86::DR2 },
    1007             :   { X86::DR3 },
    1008             :   { X86::DR4 },
    1009             :   { X86::DR5 },
    1010             :   { X86::DR6 },
    1011             :   { X86::DR7 },
    1012             :   { X86::DR8 },
    1013             :   { X86::DR9 },
    1014             :   { X86::DR10 },
    1015             :   { X86::DR11 },
    1016             :   { X86::DR12 },
    1017             :   { X86::DR13 },
    1018             :   { X86::DR14 },
    1019             :   { X86::DR15 },
    1020             :   { X86::FP0 },
    1021             :   { X86::FP1 },
    1022             :   { X86::FP2 },
    1023             :   { X86::FP3 },
    1024             :   { X86::FP4 },
    1025             :   { X86::FP5 },
    1026             :   { X86::FP6 },
    1027             :   { X86::FP7 },
    1028             :   { X86::K0 },
    1029             :   { X86::K1 },
    1030             :   { X86::K2 },
    1031             :   { X86::K3 },
    1032             :   { X86::K4 },
    1033             :   { X86::K5 },
    1034             :   { X86::K6 },
    1035             :   { X86::K7 },
    1036             :   { X86::MM0 },
    1037             :   { X86::MM1 },
    1038             :   { X86::MM2 },
    1039             :   { X86::MM3 },
    1040             :   { X86::MM4 },
    1041             :   { X86::MM5 },
    1042             :   { X86::MM6 },
    1043             :   { X86::MM7 },
    1044             :   { X86::R8B },
    1045             :   { X86::R9B },
    1046             :   { X86::R10B },
    1047             :   { X86::R11B },
    1048             :   { X86::R12B },
    1049             :   { X86::R13B },
    1050             :   { X86::R14B },
    1051             :   { X86::R15B },
    1052             :   { X86::ST0 },
    1053             :   { X86::ST1 },
    1054             :   { X86::ST2 },
    1055             :   { X86::ST3 },
    1056             :   { X86::ST4 },
    1057             :   { X86::ST5 },
    1058             :   { X86::ST6 },
    1059             :   { X86::ST7 },
    1060             :   { X86::XMM0 },
    1061             :   { X86::XMM1 },
    1062             :   { X86::XMM2 },
    1063             :   { X86::XMM3 },
    1064             :   { X86::XMM4 },
    1065             :   { X86::XMM5 },
    1066             :   { X86::XMM6 },
    1067             :   { X86::XMM7 },
    1068             :   { X86::XMM8 },
    1069             :   { X86::XMM9 },
    1070             :   { X86::XMM10 },
    1071             :   { X86::XMM11 },
    1072             :   { X86::XMM12 },
    1073             :   { X86::XMM13 },
    1074             :   { X86::XMM14 },
    1075             :   { X86::XMM15 },
    1076             :   { X86::XMM16 },
    1077             :   { X86::XMM17 },
    1078             :   { X86::XMM18 },
    1079             :   { X86::XMM19 },
    1080             :   { X86::XMM20 },
    1081             :   { X86::XMM21 },
    1082             :   { X86::XMM22 },
    1083             :   { X86::XMM23 },
    1084             :   { X86::XMM24 },
    1085             :   { X86::XMM25 },
    1086             :   { X86::XMM26 },
    1087             :   { X86::XMM27 },
    1088             :   { X86::XMM28 },
    1089             :   { X86::XMM29 },
    1090             :   { X86::XMM30 },
    1091             :   { X86::XMM31 },
    1092             : };
    1093             : 
    1094             : namespace {     // Register classes...
    1095             :   // GR8 Register Class...
    1096             :   const MCPhysReg GR8[] = {
    1097             :     X86::AL, X86::CL, X86::DL, X86::AH, X86::CH, X86::DH, X86::BL, X86::BH, X86::SIL, X86::DIL, X86::BPL, X86::SPL, X86::R8B, X86::R9B, X86::R10B, X86::R11B, X86::R14B, X86::R15B, X86::R12B, X86::R13B, 
    1098             :   };
    1099             : 
    1100             :   // GR8 Bit set.
    1101             :   const uint8_t GR8Bits[] = {
    1102             :     0xb6, 0xa6, 0x01, 0x00, 0x00, 0x40, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1103             :   };
    1104             : 
    1105             :   // GR8_NOREX Register Class...
    1106             :   const MCPhysReg GR8_NOREX[] = {
    1107             :     X86::AL, X86::CL, X86::DL, X86::AH, X86::CH, X86::DH, X86::BL, X86::BH, 
    1108             :   };
    1109             : 
    1110             :   // GR8_NOREX Bit set.
    1111             :   const uint8_t GR8_NOREXBits[] = {
    1112             :     0x36, 0x26, 0x01, 
    1113             :   };
    1114             : 
    1115             :   // GR8_ABCD_H Register Class...
    1116             :   const MCPhysReg GR8_ABCD_H[] = {
    1117             :     X86::AH, X86::CH, X86::DH, X86::BH, 
    1118             :   };
    1119             : 
    1120             :   // GR8_ABCD_H Bit set.
    1121             :   const uint8_t GR8_ABCD_HBits[] = {
    1122             :     0x12, 0x22, 
    1123             :   };
    1124             : 
    1125             :   // GR8_ABCD_L Register Class...
    1126             :   const MCPhysReg GR8_ABCD_L[] = {
    1127             :     X86::AL, X86::CL, X86::DL, X86::BL, 
    1128             :   };
    1129             : 
    1130             :   // GR8_ABCD_L Bit set.
    1131             :   const uint8_t GR8_ABCD_LBits[] = {
    1132             :     0x24, 0x04, 0x01, 
    1133             :   };
    1134             : 
    1135             :   // GR16 Register Class...
    1136             :   const MCPhysReg GR16[] = {
    1137             :     X86::AX, X86::CX, X86::DX, X86::SI, X86::DI, X86::BX, X86::BP, X86::SP, X86::R8W, X86::R9W, X86::R10W, X86::R11W, X86::R14W, X86::R15W, X86::R12W, X86::R13W, 
    1138             :   };
    1139             : 
    1140             :   // GR16 Bit set.
    1141             :   const uint8_t GR16Bits[] = {
    1142             :     0x48, 0x51, 0x04, 0x00, 0x00, 0xa0, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1143             :   };
    1144             : 
    1145             :   // GR16_NOREX Register Class...
    1146             :   const MCPhysReg GR16_NOREX[] = {
    1147             :     X86::AX, X86::CX, X86::DX, X86::SI, X86::DI, X86::BX, X86::BP, X86::SP, 
    1148             :   };
    1149             : 
    1150             :   // GR16_NOREX Bit set.
    1151             :   const uint8_t GR16_NOREXBits[] = {
    1152             :     0x48, 0x51, 0x04, 0x00, 0x00, 0xa0, 
    1153             :   };
    1154             : 
    1155             :   // VK1 Register Class...
    1156             :   const MCPhysReg VK1[] = {
    1157             :     X86::K0, X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1158             :   };
    1159             : 
    1160             :   // VK1 Bit set.
    1161             :   const uint8_t VK1Bits[] = {
    1162             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1163             :   };
    1164             : 
    1165             :   // VK16 Register Class...
    1166             :   const MCPhysReg VK16[] = {
    1167             :     X86::K0, X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1168             :   };
    1169             : 
    1170             :   // VK16 Bit set.
    1171             :   const uint8_t VK16Bits[] = {
    1172             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1173             :   };
    1174             : 
    1175             :   // VK2 Register Class...
    1176             :   const MCPhysReg VK2[] = {
    1177             :     X86::K0, X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1178             :   };
    1179             : 
    1180             :   // VK2 Bit set.
    1181             :   const uint8_t VK2Bits[] = {
    1182             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1183             :   };
    1184             : 
    1185             :   // VK4 Register Class...
    1186             :   const MCPhysReg VK4[] = {
    1187             :     X86::K0, X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1188             :   };
    1189             : 
    1190             :   // VK4 Bit set.
    1191             :   const uint8_t VK4Bits[] = {
    1192             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1193             :   };
    1194             : 
    1195             :   // VK8 Register Class...
    1196             :   const MCPhysReg VK8[] = {
    1197             :     X86::K0, X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1198             :   };
    1199             : 
    1200             :   // VK8 Bit set.
    1201             :   const uint8_t VK8Bits[] = {
    1202             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1203             :   };
    1204             : 
    1205             :   // VK16WM Register Class...
    1206             :   const MCPhysReg VK16WM[] = {
    1207             :     X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1208             :   };
    1209             : 
    1210             :   // VK16WM Bit set.
    1211             :   const uint8_t VK16WMBits[] = {
    1212             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 
    1213             :   };
    1214             : 
    1215             :   // VK1WM Register Class...
    1216             :   const MCPhysReg VK1WM[] = {
    1217             :     X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1218             :   };
    1219             : 
    1220             :   // VK1WM Bit set.
    1221             :   const uint8_t VK1WMBits[] = {
    1222             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 
    1223             :   };
    1224             : 
    1225             :   // VK2WM Register Class...
    1226             :   const MCPhysReg VK2WM[] = {
    1227             :     X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1228             :   };
    1229             : 
    1230             :   // VK2WM Bit set.
    1231             :   const uint8_t VK2WMBits[] = {
    1232             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 
    1233             :   };
    1234             : 
    1235             :   // VK4WM Register Class...
    1236             :   const MCPhysReg VK4WM[] = {
    1237             :     X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1238             :   };
    1239             : 
    1240             :   // VK4WM Bit set.
    1241             :   const uint8_t VK4WMBits[] = {
    1242             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 
    1243             :   };
    1244             : 
    1245             :   // VK8WM Register Class...
    1246             :   const MCPhysReg VK8WM[] = {
    1247             :     X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1248             :   };
    1249             : 
    1250             :   // VK8WM Bit set.
    1251             :   const uint8_t VK8WMBits[] = {
    1252             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 
    1253             :   };
    1254             : 
    1255             :   // SEGMENT_REG Register Class...
    1256             :   const MCPhysReg SEGMENT_REG[] = {
    1257             :     X86::CS, X86::DS, X86::SS, X86::ES, X86::FS, X86::GS, 
    1258             :   };
    1259             : 
    1260             :   // SEGMENT_REG Bit set.
    1261             :   const uint8_t SEGMENT_REGBits[] = {
    1262             :     0x00, 0x08, 0x02, 0x10, 0x03, 0x00, 0x02, 
    1263             :   };
    1264             : 
    1265             :   // GR16_ABCD Register Class...
    1266             :   const MCPhysReg GR16_ABCD[] = {
    1267             :     X86::AX, X86::CX, X86::DX, X86::BX, 
    1268             :   };
    1269             : 
    1270             :   // GR16_ABCD Bit set.
    1271             :   const uint8_t GR16_ABCDBits[] = {
    1272             :     0x08, 0x11, 0x04, 
    1273             :   };
    1274             : 
    1275             :   // FPCCR Register Class...
    1276             :   const MCPhysReg FPCCR[] = {
    1277             :     X86::FPSW, 
    1278             :   };
    1279             : 
    1280             :   // FPCCR Bit set.
    1281             :   const uint8_t FPCCRBits[] = {
    1282             :     0x00, 0x00, 0x00, 0x80, 
    1283             :   };
    1284             : 
    1285             :   // FR32X Register Class...
    1286             :   const MCPhysReg FR32X[] = {
    1287             :     X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, X86::XMM16, X86::XMM17, X86::XMM18, X86::XMM19, X86::XMM20, X86::XMM21, X86::XMM22, X86::XMM23, X86::XMM24, X86::XMM25, X86::XMM26, X86::XMM27, X86::XMM28, X86::XMM29, X86::XMM30, X86::XMM31, 
    1288             :   };
    1289             : 
    1290             :   // FR32X Bit set.
    1291             :   const uint8_t FR32XBits[] = {
    1292             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0xff, 0xff, 0x3f, 
    1293             :   };
    1294             : 
    1295             :   // LOW32_ADDR_ACCESS_RBP Register Class...
    1296             :   const MCPhysReg LOW32_ADDR_ACCESS_RBP[] = {
    1297             :     X86::EAX, X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::ESP, X86::R8D, X86::R9D, X86::R10D, X86::R11D, X86::R14D, X86::R15D, X86::R12D, X86::R13D, X86::RIP, X86::RBP, 
    1298             :   };
    1299             : 
    1300             :   // LOW32_ADDR_ACCESS_RBP Bit set.
    1301             :   const uint8_t LOW32_ADDR_ACCESS_RBPBits[] = {
    1302             :     0x00, 0x00, 0xf8, 0x61, 0x10, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1303             :   };
    1304             : 
    1305             :   // LOW32_ADDR_ACCESS Register Class...
    1306             :   const MCPhysReg LOW32_ADDR_ACCESS[] = {
    1307             :     X86::EAX, X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::ESP, X86::R8D, X86::R9D, X86::R10D, X86::R11D, X86::R14D, X86::R15D, X86::R12D, X86::R13D, X86::RIP, 
    1308             :   };
    1309             : 
    1310             :   // LOW32_ADDR_ACCESS Bit set.
    1311             :   const uint8_t LOW32_ADDR_ACCESSBits[] = {
    1312             :     0x00, 0x00, 0xf8, 0x61, 0x00, 0x02, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1313             :   };
    1314             : 
    1315             :   // LOW32_ADDR_ACCESS_RBP_with_sub_8bit Register Class...
    1316             :   const MCPhysReg LOW32_ADDR_ACCESS_RBP_with_sub_8bit[] = {
    1317             :     X86::EAX, X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::ESP, X86::R8D, X86::R9D, X86::R10D, X86::R11D, X86::R14D, X86::R15D, X86::R12D, X86::R13D, X86::RBP, 
    1318             :   };
    1319             : 
    1320             :   // LOW32_ADDR_ACCESS_RBP_with_sub_8bit Bit set.
    1321             :   const uint8_t LOW32_ADDR_ACCESS_RBP_with_sub_8bitBits[] = {
    1322             :     0x00, 0x00, 0xf8, 0x61, 0x10, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1323             :   };
    1324             : 
    1325             :   // FR32 Register Class...
    1326             :   const MCPhysReg FR32[] = {
    1327             :     X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 
    1328             :   };
    1329             : 
    1330             :   // FR32 Bit set.
    1331             :   const uint8_t FR32Bits[] = {
    1332             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0x3f, 
    1333             :   };
    1334             : 
    1335             :   // GR32 Register Class...
    1336             :   const MCPhysReg GR32[] = {
    1337             :     X86::EAX, X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::ESP, X86::R8D, X86::R9D, X86::R10D, X86::R11D, X86::R14D, X86::R15D, X86::R12D, X86::R13D, 
    1338             :   };
    1339             : 
    1340             :   // GR32 Bit set.
    1341             :   const uint8_t GR32Bits[] = {
    1342             :     0x00, 0x00, 0xf8, 0x61, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1343             :   };
    1344             : 
    1345             :   // GR32_NOAX Register Class...
    1346             :   const MCPhysReg GR32_NOAX[] = {
    1347             :     X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::ESP, X86::R8D, X86::R9D, X86::R10D, X86::R11D, X86::R14D, X86::R15D, X86::R12D, X86::R13D, 
    1348             :   };
    1349             : 
    1350             :   // GR32_NOAX Bit set.
    1351             :   const uint8_t GR32_NOAXBits[] = {
    1352             :     0x00, 0x00, 0xf0, 0x61, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1353             :   };
    1354             : 
    1355             :   // GR32_NOSP Register Class...
    1356             :   const MCPhysReg GR32_NOSP[] = {
    1357             :     X86::EAX, X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::R8D, X86::R9D, X86::R10D, X86::R11D, X86::R14D, X86::R15D, X86::R12D, X86::R13D, 
    1358             :   };
    1359             : 
    1360             :   // GR32_NOSP Bit set.
    1361             :   const uint8_t GR32_NOSPBits[] = {
    1362             :     0x00, 0x00, 0xf8, 0x21, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1363             :   };
    1364             : 
    1365             :   // GR32_NOAX_and_GR32_NOSP Register Class...
    1366             :   const MCPhysReg GR32_NOAX_and_GR32_NOSP[] = {
    1367             :     X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::R8D, X86::R9D, X86::R10D, X86::R11D, X86::R14D, X86::R15D, X86::R12D, X86::R13D, 
    1368             :   };
    1369             : 
    1370             :   // GR32_NOAX_and_GR32_NOSP Bit set.
    1371             :   const uint8_t GR32_NOAX_and_GR32_NOSPBits[] = {
    1372             :     0x00, 0x00, 0xf0, 0x21, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1373             :   };
    1374             : 
    1375             :   // LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREX Register Class...
    1376             :   const MCPhysReg LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREX[] = {
    1377             :     X86::EAX, X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::ESP, X86::RBP, 
    1378             :   };
    1379             : 
    1380             :   // LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREX Bit set.
    1381             :   const uint8_t LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXBits[] = {
    1382             :     0x00, 0x00, 0xf8, 0x61, 0x10, 
    1383             :   };
    1384             : 
    1385             :   // DEBUG_REG Register Class...
    1386             :   const MCPhysReg DEBUG_REG[] = {
    1387             :     X86::DR0, X86::DR1, X86::DR2, X86::DR3, X86::DR4, X86::DR5, X86::DR6, X86::DR7, 
    1388             :   };
    1389             : 
    1390             :   // DEBUG_REG Bit set.
    1391             :   const uint8_t DEBUG_REGBits[] = {
    1392             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1393             :   };
    1394             : 
    1395             :   // GR32_NOREX Register Class...
    1396             :   const MCPhysReg GR32_NOREX[] = {
    1397             :     X86::EAX, X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::ESP, 
    1398             :   };
    1399             : 
    1400             :   // GR32_NOREX Bit set.
    1401             :   const uint8_t GR32_NOREXBits[] = {
    1402             :     0x00, 0x00, 0xf8, 0x61, 
    1403             :   };
    1404             : 
    1405             :   // VK32 Register Class...
    1406             :   const MCPhysReg VK32[] = {
    1407             :     X86::K0, X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1408             :   };
    1409             : 
    1410             :   // VK32 Bit set.
    1411             :   const uint8_t VK32Bits[] = {
    1412             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1413             :   };
    1414             : 
    1415             :   // GR32_NOAX_and_GR32_NOREX Register Class...
    1416             :   const MCPhysReg GR32_NOAX_and_GR32_NOREX[] = {
    1417             :     X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::ESP, 
    1418             :   };
    1419             : 
    1420             :   // GR32_NOAX_and_GR32_NOREX Bit set.
    1421             :   const uint8_t GR32_NOAX_and_GR32_NOREXBits[] = {
    1422             :     0x00, 0x00, 0xf0, 0x61, 
    1423             :   };
    1424             : 
    1425             :   // GR32_NOREX_NOSP Register Class...
    1426             :   const MCPhysReg GR32_NOREX_NOSP[] = {
    1427             :     X86::EAX, X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, 
    1428             :   };
    1429             : 
    1430             :   // GR32_NOREX_NOSP Bit set.
    1431             :   const uint8_t GR32_NOREX_NOSPBits[] = {
    1432             :     0x00, 0x00, 0xf8, 0x21, 
    1433             :   };
    1434             : 
    1435             :   // RFP32 Register Class...
    1436             :   const MCPhysReg RFP32[] = {
    1437             :     X86::FP0, X86::FP1, X86::FP2, X86::FP3, X86::FP4, X86::FP5, X86::FP6, 
    1438             :   };
    1439             : 
    1440             :   // RFP32 Bit set.
    1441             :   const uint8_t RFP32Bits[] = {
    1442             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x1f, 
    1443             :   };
    1444             : 
    1445             :   // VK32WM Register Class...
    1446             :   const MCPhysReg VK32WM[] = {
    1447             :     X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1448             :   };
    1449             : 
    1450             :   // VK32WM Bit set.
    1451             :   const uint8_t VK32WMBits[] = {
    1452             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 
    1453             :   };
    1454             : 
    1455             :   // GR32_NOAX_and_GR32_NOREX_NOSP Register Class...
    1456             :   const MCPhysReg GR32_NOAX_and_GR32_NOREX_NOSP[] = {
    1457             :     X86::ECX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, 
    1458             :   };
    1459             : 
    1460             :   // GR32_NOAX_and_GR32_NOREX_NOSP Bit set.
    1461             :   const uint8_t GR32_NOAX_and_GR32_NOREX_NOSPBits[] = {
    1462             :     0x00, 0x00, 0xf0, 0x21, 
    1463             :   };
    1464             : 
    1465             :   // GR32_ABCD Register Class...
    1466             :   const MCPhysReg GR32_ABCD[] = {
    1467             :     X86::EAX, X86::ECX, X86::EDX, X86::EBX, 
    1468             :   };
    1469             : 
    1470             :   // GR32_ABCD Bit set.
    1471             :   const uint8_t GR32_ABCDBits[] = {
    1472             :     0x00, 0x00, 0x68, 0x01, 
    1473             :   };
    1474             : 
    1475             :   // GR32_ABCD_and_GR32_NOAX Register Class...
    1476             :   const MCPhysReg GR32_ABCD_and_GR32_NOAX[] = {
    1477             :     X86::ECX, X86::EDX, X86::EBX, 
    1478             :   };
    1479             : 
    1480             :   // GR32_ABCD_and_GR32_NOAX Bit set.
    1481             :   const uint8_t GR32_ABCD_and_GR32_NOAXBits[] = {
    1482             :     0x00, 0x00, 0x60, 0x01, 
    1483             :   };
    1484             : 
    1485             :   // GR32_TC Register Class...
    1486             :   const MCPhysReg GR32_TC[] = {
    1487             :     X86::EAX, X86::ECX, X86::EDX, 
    1488             :   };
    1489             : 
    1490             :   // GR32_TC Bit set.
    1491             :   const uint8_t GR32_TCBits[] = {
    1492             :     0x00, 0x00, 0x48, 0x01, 
    1493             :   };
    1494             : 
    1495             :   // GR32_AD Register Class...
    1496             :   const MCPhysReg GR32_AD[] = {
    1497             :     X86::EAX, X86::EDX, 
    1498             :   };
    1499             : 
    1500             :   // GR32_AD Bit set.
    1501             :   const uint8_t GR32_ADBits[] = {
    1502             :     0x00, 0x00, 0x08, 0x01, 
    1503             :   };
    1504             : 
    1505             :   // GR32_NOAX_and_GR32_TC Register Class...
    1506             :   const MCPhysReg GR32_NOAX_and_GR32_TC[] = {
    1507             :     X86::ECX, X86::EDX, 
    1508             :   };
    1509             : 
    1510             :   // GR32_NOAX_and_GR32_TC Bit set.
    1511             :   const uint8_t GR32_NOAX_and_GR32_TCBits[] = {
    1512             :     0x00, 0x00, 0x40, 0x01, 
    1513             :   };
    1514             : 
    1515             :   // LOW32_ADDR_ACCESS_RBP_with_sub_32bit Register Class...
    1516             :   const MCPhysReg LOW32_ADDR_ACCESS_RBP_with_sub_32bit[] = {
    1517             :     X86::RIP, X86::RBP, 
    1518             :   };
    1519             : 
    1520             :   // LOW32_ADDR_ACCESS_RBP_with_sub_32bit Bit set.
    1521             :   const uint8_t LOW32_ADDR_ACCESS_RBP_with_sub_32bitBits[] = {
    1522             :     0x00, 0x00, 0x00, 0x00, 0x10, 0x02, 
    1523             :   };
    1524             : 
    1525             :   // CCR Register Class...
    1526             :   const MCPhysReg CCR[] = {
    1527             :     X86::EFLAGS, 
    1528             :   };
    1529             : 
    1530             :   // CCR Bit set.
    1531             :   const uint8_t CCRBits[] = {
    1532             :     0x00, 0x00, 0x00, 0x02, 
    1533             :   };
    1534             : 
    1535             :   // GR32_AD_and_GR32_NOAX Register Class...
    1536             :   const MCPhysReg GR32_AD_and_GR32_NOAX[] = {
    1537             :     X86::EDX, 
    1538             :   };
    1539             : 
    1540             :   // GR32_AD_and_GR32_NOAX Bit set.
    1541             :   const uint8_t GR32_AD_and_GR32_NOAXBits[] = {
    1542             :     0x00, 0x00, 0x00, 0x01, 
    1543             :   };
    1544             : 
    1545             :   // LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit Register Class...
    1546             :   const MCPhysReg LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit[] = {
    1547             :     X86::RBP, 
    1548             :   };
    1549             : 
    1550             :   // LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit Bit set.
    1551             :   const uint8_t LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitBits[] = {
    1552             :     0x00, 0x00, 0x00, 0x00, 0x10, 
    1553             :   };
    1554             : 
    1555             :   // LOW32_ADDR_ACCESS_with_sub_32bit Register Class...
    1556             :   const MCPhysReg LOW32_ADDR_ACCESS_with_sub_32bit[] = {
    1557             :     X86::RIP, 
    1558             :   };
    1559             : 
    1560             :   // LOW32_ADDR_ACCESS_with_sub_32bit Bit set.
    1561             :   const uint8_t LOW32_ADDR_ACCESS_with_sub_32bitBits[] = {
    1562             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x02, 
    1563             :   };
    1564             : 
    1565             :   // RFP64 Register Class...
    1566             :   const MCPhysReg RFP64[] = {
    1567             :     X86::FP0, X86::FP1, X86::FP2, X86::FP3, X86::FP4, X86::FP5, X86::FP6, 
    1568             :   };
    1569             : 
    1570             :   // RFP64 Bit set.
    1571             :   const uint8_t RFP64Bits[] = {
    1572             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x1f, 
    1573             :   };
    1574             : 
    1575             :   // FR64X Register Class...
    1576             :   const MCPhysReg FR64X[] = {
    1577             :     X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, X86::XMM16, X86::XMM17, X86::XMM18, X86::XMM19, X86::XMM20, X86::XMM21, X86::XMM22, X86::XMM23, X86::XMM24, X86::XMM25, X86::XMM26, X86::XMM27, X86::XMM28, X86::XMM29, X86::XMM30, X86::XMM31, 
    1578             :   };
    1579             : 
    1580             :   // FR64X Bit set.
    1581             :   const uint8_t FR64XBits[] = {
    1582             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0xff, 0xff, 0x3f, 
    1583             :   };
    1584             : 
    1585             :   // GR64 Register Class...
    1586             :   const MCPhysReg GR64[] = {
    1587             :     X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::R11, X86::RBX, X86::R14, X86::R15, X86::R12, X86::R13, X86::RBP, X86::RSP, X86::RIP, 
    1588             :   };
    1589             : 
    1590             :   // GR64 Bit set.
    1591             :   const uint8_t GR64Bits[] = {
    1592             :     0x00, 0x00, 0x00, 0x00, 0xf8, 0x1b, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1593             :   };
    1594             : 
    1595             :   // CONTROL_REG Register Class...
    1596             :   const MCPhysReg CONTROL_REG[] = {
    1597             :     X86::CR0, X86::CR1, X86::CR2, X86::CR3, X86::CR4, X86::CR5, X86::CR6, X86::CR7, X86::CR8, X86::CR9, X86::CR10, X86::CR11, X86::CR12, X86::CR13, X86::CR14, X86::CR15, 
    1598             :   };
    1599             : 
    1600             :   // CONTROL_REG Bit set.
    1601             :   const uint8_t CONTROL_REGBits[] = {
    1602             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0x3f, 
    1603             :   };
    1604             : 
    1605             :   // FR64 Register Class...
    1606             :   const MCPhysReg FR64[] = {
    1607             :     X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 
    1608             :   };
    1609             : 
    1610             :   // FR64 Bit set.
    1611             :   const uint8_t FR64Bits[] = {
    1612             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0x3f, 
    1613             :   };
    1614             : 
    1615             :   // GR64_with_sub_8bit Register Class...
    1616             :   const MCPhysReg GR64_with_sub_8bit[] = {
    1617             :     X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::R11, X86::RBX, X86::R14, X86::R15, X86::R12, X86::R13, X86::RBP, X86::RSP, 
    1618             :   };
    1619             : 
    1620             :   // GR64_with_sub_8bit Bit set.
    1621             :   const uint8_t GR64_with_sub_8bitBits[] = {
    1622             :     0x00, 0x00, 0x00, 0x00, 0xf8, 0x19, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1623             :   };
    1624             : 
    1625             :   // GR64_NOSP Register Class...
    1626             :   const MCPhysReg GR64_NOSP[] = {
    1627             :     X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::R11, X86::RBX, X86::R14, X86::R15, X86::R12, X86::R13, X86::RBP, 
    1628             :   };
    1629             : 
    1630             :   // GR64_NOSP Bit set.
    1631             :   const uint8_t GR64_NOSPBits[] = {
    1632             :     0x00, 0x00, 0x00, 0x00, 0xf8, 0x09, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1633             :   };
    1634             : 
    1635             :   // GR64_with_sub_32bit_in_GR32_NOAX Register Class...
    1636             :   const MCPhysReg GR64_with_sub_32bit_in_GR32_NOAX[] = {
    1637             :     X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::R11, X86::RBX, X86::R14, X86::R15, X86::R12, X86::R13, X86::RBP, X86::RSP, 
    1638             :   };
    1639             : 
    1640             :   // GR64_with_sub_32bit_in_GR32_NOAX Bit set.
    1641             :   const uint8_t GR64_with_sub_32bit_in_GR32_NOAXBits[] = {
    1642             :     0x00, 0x00, 0x00, 0x00, 0xf0, 0x19, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1643             :   };
    1644             : 
    1645             :   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSP Register Class...
    1646             :   const MCPhysReg GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSP[] = {
    1647             :     X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::R11, X86::RBX, X86::R14, X86::R15, X86::R12, X86::R13, X86::RBP, 
    1648             :   };
    1649             : 
    1650             :   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSP Bit set.
    1651             :   const uint8_t GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPBits[] = {
    1652             :     0x00, 0x00, 0x00, 0x00, 0xf0, 0x09, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1653             :   };
    1654             : 
    1655             :   // GR64_NOREX Register Class...
    1656             :   const MCPhysReg GR64_NOREX[] = {
    1657             :     X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::RBX, X86::RBP, X86::RSP, X86::RIP, 
    1658             :   };
    1659             : 
    1660             :   // GR64_NOREX Bit set.
    1661             :   const uint8_t GR64_NOREXBits[] = {
    1662             :     0x00, 0x00, 0x00, 0x00, 0xf8, 0x1b, 
    1663             :   };
    1664             : 
    1665             :   // GR64_TC Register Class...
    1666             :   const MCPhysReg GR64_TC[] = {
    1667             :     X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R11, X86::RIP, 
    1668             :   };
    1669             : 
    1670             :   // GR64_TC Bit set.
    1671             :   const uint8_t GR64_TCBits[] = {
    1672             :     0x00, 0x00, 0x00, 0x00, 0xc8, 0x0b, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x02, 
    1673             :   };
    1674             : 
    1675             :   // GR64_NOSP_and_GR64_TC Register Class...
    1676             :   const MCPhysReg GR64_NOSP_and_GR64_TC[] = {
    1677             :     X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R11, 
    1678             :   };
    1679             : 
    1680             :   // GR64_NOSP_and_GR64_TC Bit set.
    1681             :   const uint8_t GR64_NOSP_and_GR64_TCBits[] = {
    1682             :     0x00, 0x00, 0x00, 0x00, 0xc8, 0x09, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x02, 
    1683             :   };
    1684             : 
    1685             :   // GR64_TCW64 Register Class...
    1686             :   const MCPhysReg GR64_TCW64[] = {
    1687             :     X86::RAX, X86::RCX, X86::RDX, X86::R8, X86::R9, X86::R10, X86::R11, X86::RIP, 
    1688             :   };
    1689             : 
    1690             :   // GR64_TCW64 Bit set.
    1691             :   const uint8_t GR64_TCW64Bits[] = {
    1692             :     0x00, 0x00, 0x00, 0x00, 0x48, 0x03, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x03, 
    1693             :   };
    1694             : 
    1695             :   // GR64_with_sub_16bit_in_GR16_NOREX Register Class...
    1696             :   const MCPhysReg GR64_with_sub_16bit_in_GR16_NOREX[] = {
    1697             :     X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::RBX, X86::RBP, X86::RSP, 
    1698             :   };
    1699             : 
    1700             :   // GR64_with_sub_16bit_in_GR16_NOREX Bit set.
    1701             :   const uint8_t GR64_with_sub_16bit_in_GR16_NOREXBits[] = {
    1702             :     0x00, 0x00, 0x00, 0x00, 0xf8, 0x19, 
    1703             :   };
    1704             : 
    1705             :   // VK64 Register Class...
    1706             :   const MCPhysReg VK64[] = {
    1707             :     X86::K0, X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1708             :   };
    1709             : 
    1710             :   // VK64 Bit set.
    1711             :   const uint8_t VK64Bits[] = {
    1712             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1713             :   };
    1714             : 
    1715             :   // VR64 Register Class...
    1716             :   const MCPhysReg VR64[] = {
    1717             :     X86::MM0, X86::MM1, X86::MM2, X86::MM3, X86::MM4, X86::MM5, X86::MM6, X86::MM7, 
    1718             :   };
    1719             : 
    1720             :   // VR64 Bit set.
    1721             :   const uint8_t VR64Bits[] = {
    1722             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1723             :   };
    1724             : 
    1725             :   // GR64_NOREX_NOSP Register Class...
    1726             :   const MCPhysReg GR64_NOREX_NOSP[] = {
    1727             :     X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::RBX, X86::RBP, 
    1728             :   };
    1729             : 
    1730             :   // GR64_NOREX_NOSP Bit set.
    1731             :   const uint8_t GR64_NOREX_NOSPBits[] = {
    1732             :     0x00, 0x00, 0x00, 0x00, 0xf8, 0x09, 
    1733             :   };
    1734             : 
    1735             :   // GR64_NOSP_and_GR64_TCW64 Register Class...
    1736             :   const MCPhysReg GR64_NOSP_and_GR64_TCW64[] = {
    1737             :     X86::RAX, X86::RCX, X86::RDX, X86::R8, X86::R9, X86::R10, X86::R11, 
    1738             :   };
    1739             : 
    1740             :   // GR64_NOSP_and_GR64_TCW64 Bit set.
    1741             :   const uint8_t GR64_NOSP_and_GR64_TCW64Bits[] = {
    1742             :     0x00, 0x00, 0x00, 0x00, 0x48, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x03, 
    1743             :   };
    1744             : 
    1745             :   // GR64_TC_and_GR64_TCW64 Register Class...
    1746             :   const MCPhysReg GR64_TC_and_GR64_TCW64[] = {
    1747             :     X86::RAX, X86::RCX, X86::RDX, X86::R8, X86::R9, X86::R11, X86::RIP, 
    1748             :   };
    1749             : 
    1750             :   // GR64_TC_and_GR64_TCW64 Bit set.
    1751             :   const uint8_t GR64_TC_and_GR64_TCW64Bits[] = {
    1752             :     0x00, 0x00, 0x00, 0x00, 0x48, 0x03, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x02, 
    1753             :   };
    1754             : 
    1755             :   // GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX Register Class...
    1756             :   const MCPhysReg GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX[] = {
    1757             :     X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R11, 
    1758             :   };
    1759             : 
    1760             :   // GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX Bit set.
    1761             :   const uint8_t GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXBits[] = {
    1762             :     0x00, 0x00, 0x00, 0x00, 0xc0, 0x09, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x02, 
    1763             :   };
    1764             : 
    1765             :   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX Register Class...
    1766             :   const MCPhysReg GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX[] = {
    1767             :     X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::RBX, X86::RBP, X86::RSP, 
    1768             :   };
    1769             : 
    1770             :   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX Bit set.
    1771             :   const uint8_t GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXBits[] = {
    1772             :     0x00, 0x00, 0x00, 0x00, 0xf0, 0x19, 
    1773             :   };
    1774             : 
    1775             :   // VK64WM Register Class...
    1776             :   const MCPhysReg VK64WM[] = {
    1777             :     X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 
    1778             :   };
    1779             : 
    1780             :   // VK64WM Bit set.
    1781             :   const uint8_t VK64WMBits[] = {
    1782             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x80, 0x3f, 
    1783             :   };
    1784             : 
    1785             :   // GR64_NOREX_and_GR64_TC Register Class...
    1786             :   const MCPhysReg GR64_NOREX_and_GR64_TC[] = {
    1787             :     X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::RIP, 
    1788             :   };
    1789             : 
    1790             :   // GR64_NOREX_and_GR64_TC Bit set.
    1791             :   const uint8_t GR64_NOREX_and_GR64_TCBits[] = {
    1792             :     0x00, 0x00, 0x00, 0x00, 0xc8, 0x0b, 
    1793             :   };
    1794             : 
    1795             :   // GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAX Register Class...
    1796             :   const MCPhysReg GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAX[] = {
    1797             :     X86::RCX, X86::RDX, X86::R8, X86::R9, X86::R10, X86::R11, 
    1798             :   };
    1799             : 
    1800             :   // GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAX Bit set.
    1801             :   const uint8_t GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXBits[] = {
    1802             :     0x00, 0x00, 0x00, 0x00, 0x40, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x03, 
    1803             :   };
    1804             : 
    1805             :   // GR64_TC_and_GR64_NOSP_and_GR64_TCW64 Register Class...
    1806             :   const MCPhysReg GR64_TC_and_GR64_NOSP_and_GR64_TCW64[] = {
    1807             :     X86::RAX, X86::RCX, X86::RDX, X86::R8, X86::R9, X86::R11, 
    1808             :   };
    1809             : 
    1810             :   // GR64_TC_and_GR64_NOSP_and_GR64_TCW64 Bit set.
    1811             :   const uint8_t GR64_TC_and_GR64_NOSP_and_GR64_TCW64Bits[] = {
    1812             :     0x00, 0x00, 0x00, 0x00, 0x48, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x02, 
    1813             :   };
    1814             : 
    1815             :   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSP Register Class...
    1816             :   const MCPhysReg GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSP[] = {
    1817             :     X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::RBX, X86::RBP, 
    1818             :   };
    1819             : 
    1820             :   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSP Bit set.
    1821             :   const uint8_t GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPBits[] = {
    1822             :     0x00, 0x00, 0x00, 0x00, 0xf0, 0x09, 
    1823             :   };
    1824             : 
    1825             :   // GR64_NOREX_NOSP_and_GR64_TC Register Class...
    1826             :   const MCPhysReg GR64_NOREX_NOSP_and_GR64_TC[] = {
    1827             :     X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, 
    1828             :   };
    1829             : 
    1830             :   // GR64_NOREX_NOSP_and_GR64_TC Bit set.
    1831             :   const uint8_t GR64_NOREX_NOSP_and_GR64_TCBits[] = {
    1832             :     0x00, 0x00, 0x00, 0x00, 0xc8, 0x09, 
    1833             :   };
    1834             : 
    1835             :   // GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX Register Class...
    1836             :   const MCPhysReg GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX[] = {
    1837             :     X86::RCX, X86::RDX, X86::R8, X86::R9, X86::R11, 
    1838             :   };
    1839             : 
    1840             :   // GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX Bit set.
    1841             :   const uint8_t GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXBits[] = {
    1842             :     0x00, 0x00, 0x00, 0x00, 0x40, 0x01, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x02, 
    1843             :   };
    1844             : 
    1845             :   // GR64_ABCD Register Class...
    1846             :   const MCPhysReg GR64_ABCD[] = {
    1847             :     X86::RAX, X86::RCX, X86::RDX, X86::RBX, 
    1848             :   };
    1849             : 
    1850             :   // GR64_ABCD Bit set.
    1851             :   const uint8_t GR64_ABCDBits[] = {
    1852             :     0x00, 0x00, 0x00, 0x00, 0x68, 0x01, 
    1853             :   };
    1854             : 
    1855             :   // GR64_NOREX_and_GR64_TCW64 Register Class...
    1856             :   const MCPhysReg GR64_NOREX_and_GR64_TCW64[] = {
    1857             :     X86::RAX, X86::RCX, X86::RDX, X86::RIP, 
    1858             :   };
    1859             : 
    1860             :   // GR64_NOREX_and_GR64_TCW64 Bit set.
    1861             :   const uint8_t GR64_NOREX_and_GR64_TCW64Bits[] = {
    1862             :     0x00, 0x00, 0x00, 0x00, 0x48, 0x03, 
    1863             :   };
    1864             : 
    1865             :   // GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX Register Class...
    1866             :   const MCPhysReg GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX[] = {
    1867             :     X86::RCX, X86::RDX, X86::RSI, X86::RDI, 
    1868             :   };
    1869             : 
    1870             :   // GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX Bit set.
    1871             :   const uint8_t GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXBits[] = {
    1872             :     0x00, 0x00, 0x00, 0x00, 0xc0, 0x09, 
    1873             :   };
    1874             : 
    1875             :   // GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX Register Class...
    1876             :   const MCPhysReg GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX[] = {
    1877             :     X86::RCX, X86::RDX, X86::RBX, 
    1878             :   };
    1879             : 
    1880             :   // GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX Bit set.
    1881             :   const uint8_t GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXBits[] = {
    1882             :     0x00, 0x00, 0x00, 0x00, 0x60, 0x01, 
    1883             :   };
    1884             : 
    1885             :   // GR64_with_sub_32bit_in_GR32_TC Register Class...
    1886             :   const MCPhysReg GR64_with_sub_32bit_in_GR32_TC[] = {
    1887             :     X86::RAX, X86::RCX, X86::RDX, 
    1888             :   };
    1889             : 
    1890             :   // GR64_with_sub_32bit_in_GR32_TC Bit set.
    1891             :   const uint8_t GR64_with_sub_32bit_in_GR32_TCBits[] = {
    1892             :     0x00, 0x00, 0x00, 0x00, 0x48, 0x01, 
    1893             :   };
    1894             : 
    1895             :   // GR64_AD Register Class...
    1896             :   const MCPhysReg GR64_AD[] = {
    1897             :     X86::RAX, X86::RDX, 
    1898             :   };
    1899             : 
    1900             :   // GR64_AD Bit set.
    1901             :   const uint8_t GR64_ADBits[] = {
    1902             :     0x00, 0x00, 0x00, 0x00, 0x08, 0x01, 
    1903             :   };
    1904             : 
    1905             :   // GR64_and_LOW32_ADDR_ACCESS_RBP Register Class...
    1906             :   const MCPhysReg GR64_and_LOW32_ADDR_ACCESS_RBP[] = {
    1907             :     X86::RBP, X86::RIP, 
    1908             :   };
    1909             : 
    1910             :   // GR64_and_LOW32_ADDR_ACCESS_RBP Bit set.
    1911             :   const uint8_t GR64_and_LOW32_ADDR_ACCESS_RBPBits[] = {
    1912             :     0x00, 0x00, 0x00, 0x00, 0x10, 0x02, 
    1913             :   };
    1914             : 
    1915             :   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC Register Class...
    1916             :   const MCPhysReg GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC[] = {
    1917             :     X86::RCX, X86::RDX, 
    1918             :   };
    1919             : 
    1920             :   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC Bit set.
    1921             :   const uint8_t GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCBits[] = {
    1922             :     0x00, 0x00, 0x00, 0x00, 0x40, 0x01, 
    1923             :   };
    1924             : 
    1925             :   // GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBP Register Class...
    1926             :   const MCPhysReg GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBP[] = {
    1927             :     X86::RBP, 
    1928             :   };
    1929             : 
    1930             :   // GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBP Bit set.
    1931             :   const uint8_t GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPBits[] = {
    1932             :     0x00, 0x00, 0x00, 0x00, 0x10, 
    1933             :   };
    1934             : 
    1935             :   // GR64_and_LOW32_ADDR_ACCESS Register Class...
    1936             :   const MCPhysReg GR64_and_LOW32_ADDR_ACCESS[] = {
    1937             :     X86::RIP, 
    1938             :   };
    1939             : 
    1940             :   // GR64_and_LOW32_ADDR_ACCESS Bit set.
    1941             :   const uint8_t GR64_and_LOW32_ADDR_ACCESSBits[] = {
    1942             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x02, 
    1943             :   };
    1944             : 
    1945             :   // GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAX Register Class...
    1946             :   const MCPhysReg GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAX[] = {
    1947             :     X86::RDX, 
    1948             :   };
    1949             : 
    1950             :   // GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAX Bit set.
    1951             :   const uint8_t GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXBits[] = {
    1952             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x01, 
    1953             :   };
    1954             : 
    1955             :   // RST Register Class...
    1956             :   const MCPhysReg RST[] = {
    1957             :     X86::ST0, X86::ST1, X86::ST2, X86::ST3, X86::ST4, X86::ST5, X86::ST6, X86::ST7, 
    1958             :   };
    1959             : 
    1960             :   // RST Bit set.
    1961             :   const uint8_t RSTBits[] = {
    1962             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    1963             :   };
    1964             : 
    1965             :   // RFP80 Register Class...
    1966             :   const MCPhysReg RFP80[] = {
    1967             :     X86::FP0, X86::FP1, X86::FP2, X86::FP3, X86::FP4, X86::FP5, X86::FP6, 
    1968             :   };
    1969             : 
    1970             :   // RFP80 Bit set.
    1971             :   const uint8_t RFP80Bits[] = {
    1972             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x1f, 
    1973             :   };
    1974             : 
    1975             :   // VR128X Register Class...
    1976             :   const MCPhysReg VR128X[] = {
    1977             :     X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, X86::XMM16, X86::XMM17, X86::XMM18, X86::XMM19, X86::XMM20, X86::XMM21, X86::XMM22, X86::XMM23, X86::XMM24, X86::XMM25, X86::XMM26, X86::XMM27, X86::XMM28, X86::XMM29, X86::XMM30, X86::XMM31, 
    1978             :   };
    1979             : 
    1980             :   // VR128X Bit set.
    1981             :   const uint8_t VR128XBits[] = {
    1982             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0xff, 0xff, 0x3f, 
    1983             :   };
    1984             : 
    1985             :   // FR128 Register Class...
    1986             :   const MCPhysReg FR128[] = {
    1987             :     X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 
    1988             :   };
    1989             : 
    1990             :   // FR128 Bit set.
    1991             :   const uint8_t FR128Bits[] = {
    1992             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0x3f, 
    1993             :   };
    1994             : 
    1995             :   // VR128 Register Class...
    1996             :   const MCPhysReg VR128[] = {
    1997             :     X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 
    1998             :   };
    1999             : 
    2000             :   // VR128 Bit set.
    2001             :   const uint8_t VR128Bits[] = {
    2002             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0x3f, 
    2003             :   };
    2004             : 
    2005             :   // VR128H Register Class...
    2006             :   const MCPhysReg VR128H[] = {
    2007             :     X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 
    2008             :   };
    2009             : 
    2010             :   // VR128H Bit set.
    2011             :   const uint8_t VR128HBits[] = {
    2012             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    2013             :   };
    2014             : 
    2015             :   // VR128L Register Class...
    2016             :   const MCPhysReg VR128L[] = {
    2017             :     X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, 
    2018             :   };
    2019             : 
    2020             :   // VR128L Bit set.
    2021             :   const uint8_t VR128LBits[] = {
    2022             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    2023             :   };
    2024             : 
    2025             :   // BNDR Register Class...
    2026             :   const MCPhysReg BNDR[] = {
    2027             :     X86::BND0, X86::BND1, X86::BND2, X86::BND3, 
    2028             :   };
    2029             : 
    2030             :   // BNDR Bit set.
    2031             :   const uint8_t BNDRBits[] = {
    2032             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x3c, 
    2033             :   };
    2034             : 
    2035             :   // VR256X Register Class...
    2036             :   const MCPhysReg VR256X[] = {
    2037             :     X86::YMM0, X86::YMM1, X86::YMM2, X86::YMM3, X86::YMM4, X86::YMM5, X86::YMM6, X86::YMM7, X86::YMM8, X86::YMM9, X86::YMM10, X86::YMM11, X86::YMM12, X86::YMM13, X86::YMM14, X86::YMM15, X86::YMM16, X86::YMM17, X86::YMM18, X86::YMM19, X86::YMM20, X86::YMM21, X86::YMM22, X86::YMM23, X86::YMM24, X86::YMM25, X86::YMM26, X86::YMM27, X86::YMM28, X86::YMM29, X86::YMM30, X86::YMM31, 
    2038             :   };
    2039             : 
    2040             :   // VR256X Bit set.
    2041             :   const uint8_t VR256XBits[] = {
    2042             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0xff, 0xff, 0x3f, 
    2043             :   };
    2044             : 
    2045             :   // VR256 Register Class...
    2046             :   const MCPhysReg VR256[] = {
    2047             :     X86::YMM0, X86::YMM1, X86::YMM2, X86::YMM3, X86::YMM4, X86::YMM5, X86::YMM6, X86::YMM7, X86::YMM8, X86::YMM9, X86::YMM10, X86::YMM11, X86::YMM12, X86::YMM13, X86::YMM14, X86::YMM15, 
    2048             :   };
    2049             : 
    2050             :   // VR256 Bit set.
    2051             :   const uint8_t VR256Bits[] = {
    2052             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0x3f, 
    2053             :   };
    2054             : 
    2055             :   // VR256H Register Class...
    2056             :   const MCPhysReg VR256H[] = {
    2057             :     X86::YMM8, X86::YMM9, X86::YMM10, X86::YMM11, X86::YMM12, X86::YMM13, X86::YMM14, X86::YMM15, 
    2058             :   };
    2059             : 
    2060             :   // VR256H Bit set.
    2061             :   const uint8_t VR256HBits[] = {
    2062             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    2063             :   };
    2064             : 
    2065             :   // VR256L Register Class...
    2066             :   const MCPhysReg VR256L[] = {
    2067             :     X86::YMM0, X86::YMM1, X86::YMM2, X86::YMM3, X86::YMM4, X86::YMM5, X86::YMM6, X86::YMM7, 
    2068             :   };
    2069             : 
    2070             :   // VR256L Bit set.
    2071             :   const uint8_t VR256LBits[] = {
    2072             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    2073             :   };
    2074             : 
    2075             :   // VR512 Register Class...
    2076             :   const MCPhysReg VR512[] = {
    2077             :     X86::ZMM0, X86::ZMM1, X86::ZMM2, X86::ZMM3, X86::ZMM4, X86::ZMM5, X86::ZMM6, X86::ZMM7, X86::ZMM8, X86::ZMM9, X86::ZMM10, X86::ZMM11, X86::ZMM12, X86::ZMM13, X86::ZMM14, X86::ZMM15, X86::ZMM16, X86::ZMM17, X86::ZMM18, X86::ZMM19, X86::ZMM20, X86::ZMM21, X86::ZMM22, X86::ZMM23, X86::ZMM24, X86::ZMM25, X86::ZMM26, X86::ZMM27, X86::ZMM28, X86::ZMM29, X86::ZMM30, X86::ZMM31, 
    2078             :   };
    2079             : 
    2080             :   // VR512 Bit set.
    2081             :   const uint8_t VR512Bits[] = {
    2082             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0xff, 0xff, 0x3f, 
    2083             :   };
    2084             : 
    2085             :   // VR512_with_sub_xmm_in_FR128 Register Class...
    2086             :   const MCPhysReg VR512_with_sub_xmm_in_FR128[] = {
    2087             :     X86::ZMM0, X86::ZMM1, X86::ZMM2, X86::ZMM3, X86::ZMM4, X86::ZMM5, X86::ZMM6, X86::ZMM7, X86::ZMM8, X86::ZMM9, X86::ZMM10, X86::ZMM11, X86::ZMM12, X86::ZMM13, X86::ZMM14, X86::ZMM15, 
    2088             :   };
    2089             : 
    2090             :   // VR512_with_sub_xmm_in_FR128 Bit set.
    2091             :   const uint8_t VR512_with_sub_xmm_in_FR128Bits[] = {
    2092             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0xff, 0x3f, 
    2093             :   };
    2094             : 
    2095             :   // VR512_with_sub_xmm_in_VR128H Register Class...
    2096             :   const MCPhysReg VR512_with_sub_xmm_in_VR128H[] = {
    2097             :     X86::ZMM8, X86::ZMM9, X86::ZMM10, X86::ZMM11, X86::ZMM12, X86::ZMM13, X86::ZMM14, X86::ZMM15, 
    2098             :   };
    2099             : 
    2100             :   // VR512_with_sub_xmm_in_VR128H Bit set.
    2101             :   const uint8_t VR512_with_sub_xmm_in_VR128HBits[] = {
    2102             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    2103             :   };
    2104             : 
    2105             :   // VR512_with_sub_xmm_in_VR128L Register Class...
    2106             :   const MCPhysReg VR512_with_sub_xmm_in_VR128L[] = {
    2107             :     X86::ZMM0, X86::ZMM1, X86::ZMM2, X86::ZMM3, X86::ZMM4, X86::ZMM5, X86::ZMM6, X86::ZMM7, 
    2108             :   };
    2109             : 
    2110             :   // VR512_with_sub_xmm_in_VR128L Bit set.
    2111             :   const uint8_t VR512_with_sub_xmm_in_VR128LBits[] = {
    2112             :     0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xc0, 0x3f, 
    2113             :   };
    2114             : 
    2115             : } // end anonymous namespace
    2116             : 
    2117             : extern const char X86RegClassStrings[] = {
    2118             :   /* 0 */ 'R', 'F', 'P', '8', '0', 0,
    2119             :   /* 6 */ 'V', 'K', '1', 0,
    2120             :   /* 10 */ 'V', 'R', '5', '1', '2', 0,
    2121             :   /* 16 */ 'V', 'K', '3', '2', 0,
    2122             :   /* 21 */ 'R', 'F', 'P', '3', '2', 0,
    2123             :   /* 27 */ 'F', 'R', '3', '2', 0,
    2124             :   /* 32 */ 'G', 'R', '3', '2', 0,
    2125             :   /* 37 */ 'V', 'K', '2', 0,
    2126             :   /* 41 */ 'V', 'K', '6', '4', 0,
    2127             :   /* 46 */ 'R', 'F', 'P', '6', '4', 0,
    2128             :   /* 52 */ 'F', 'R', '6', '4', 0,
    2129             :   /* 57 */ 'G', 'R', '6', '4', 0,
    2130             :   /* 62 */ 'V', 'R', '6', '4', 0,
    2131             :   /* 67 */ 'G', 'R', '6', '4', '_', 'T', 'C', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'T', 'C', 'W', '6', '4', 0,
    2132             :   /* 90 */ 'G', 'R', '6', '4', '_', 'T', 'C', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'N', 'O', 'S', 'P', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'T', 'C', 'W', '6', '4', 0,
    2133             :   /* 127 */ 'G', 'R', '6', '4', '_', 'N', 'O', 'R', 'E', 'X', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'T', 'C', 'W', '6', '4', 0,
    2134             :   /* 153 */ 'V', 'K', '4', 0,
    2135             :   /* 157 */ 'V', 'K', '1', '6', 0,
    2136             :   /* 162 */ 'G', 'R', '1', '6', 0,
    2137             :   /* 167 */ 'V', 'R', '2', '5', '6', 0,
    2138             :   /* 173 */ 'V', 'R', '5', '1', '2', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', 'x', 'm', 'm', '_', 'i', 'n', '_', 'F', 'R', '1', '2', '8', 0,
    2139             :   /* 201 */ 'V', 'R', '1', '2', '8', 0,
    2140             :   /* 207 */ 'V', 'K', '8', 0,
    2141             :   /* 211 */ 'G', 'R', '8', 0,
    2142             :   /* 215 */ 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'A', 'X', '_', 'a', 'n', 'd', '_', 'G', 'R', '3', '2', '_', 'T', 'C', 0,
    2143             :   /* 260 */ 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '3', '2', '_', 'T', 'C', 0,
    2144             :   /* 291 */ 'G', 'R', '6', '4', '_', 'N', 'O', 'S', 'P', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'T', 'C', 0,
    2145             :   /* 313 */ 'G', 'R', '6', '4', '_', 'N', 'O', 'R', 'E', 'X', '_', 'N', 'O', 'S', 'P', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'T', 'C', 0,
    2146             :   /* 341 */ 'G', 'R', '6', '4', '_', 'N', 'O', 'R', 'E', 'X', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'T', 'C', 0,
    2147             :   /* 364 */ 'G', 'R', '3', '2', '_', 'A', 'D', 0,
    2148             :   /* 372 */ 'G', 'R', '6', '4', '_', 'A', 'D', 0,
    2149             :   /* 380 */ 'G', 'R', '3', '2', '_', 'A', 'B', 'C', 'D', 0,
    2150             :   /* 390 */ 'G', 'R', '6', '4', '_', 'A', 'B', 'C', 'D', 0,
    2151             :   /* 400 */ 'G', 'R', '1', '6', '_', 'A', 'B', 'C', 'D', 0,
    2152             :   /* 410 */ 'D', 'E', 'B', 'U', 'G', '_', 'R', 'E', 'G', 0,
    2153             :   /* 420 */ 'C', 'O', 'N', 'T', 'R', 'O', 'L', '_', 'R', 'E', 'G', 0,
    2154             :   /* 432 */ 'S', 'E', 'G', 'M', 'E', 'N', 'T', '_', 'R', 'E', 'G', 0,
    2155             :   /* 444 */ 'V', 'R', '2', '5', '6', 'H', 0,
    2156             :   /* 451 */ 'V', 'R', '5', '1', '2', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', 'x', 'm', 'm', '_', 'i', 'n', '_', 'V', 'R', '1', '2', '8', 'H', 0,
    2157             :   /* 480 */ 'G', 'R', '8', '_', 'A', 'B', 'C', 'D', '_', 'H', 0,
    2158             :   /* 491 */ 'V', 'R', '2', '5', '6', 'L', 0,
    2159             :   /* 498 */ 'V', 'R', '5', '1', '2', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', 'x', 'm', 'm', '_', 'i', 'n', '_', 'V', 'R', '1', '2', '8', 'L', 0,
    2160             :   /* 527 */ 'G', 'R', '8', '_', 'A', 'B', 'C', 'D', '_', 'L', 0,
    2161             :   /* 538 */ 'V', 'K', '1', 'W', 'M', 0,
    2162             :   /* 544 */ 'V', 'K', '3', '2', 'W', 'M', 0,
    2163             :   /* 551 */ 'V', 'K', '2', 'W', 'M', 0,
    2164             :   /* 557 */ 'V', 'K', '6', '4', 'W', 'M', 0,
    2165             :   /* 564 */ 'V', 'K', '4', 'W', 'M', 0,
    2166             :   /* 570 */ 'V', 'K', '1', '6', 'W', 'M', 0,
    2167             :   /* 577 */ 'V', 'K', '8', 'W', 'M', 0,
    2168             :   /* 583 */ 'G', 'R', '6', '4', '_', 'a', 'n', 'd', '_', 'L', 'O', 'W', '3', '2', '_', 'A', 'D', 'D', 'R', '_', 'A', 'C', 'C', 'E', 'S', 'S', '_', 'R', 'B', 'P', 0,
    2169             :   /* 614 */ 'G', 'R', '6', '4', '_', 'N', 'O', 'R', 'E', 'X', '_', 'N', 'O', 'S', 'P', '_', 'a', 'n', 'd', '_', 'L', 'O', 'W', '3', '2', '_', 'A', 'D', 'D', 'R', '_', 'A', 'C', 'C', 'E', 'S', 'S', '_', 'R', 'B', 'P', 0,
    2170             :   /* 656 */ 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'A', 'X', '_', 'a', 'n', 'd', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'S', 'P', 0,
    2171             :   /* 703 */ 'G', 'R', '6', '4', '_', 'N', 'O', 'S', 'P', 0,
    2172             :   /* 713 */ 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'A', 'X', '_', 'a', 'n', 'd', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'R', 'E', 'X', '_', 'N', 'O', 'S', 'P', 0,
    2173             :   /* 766 */ 'G', 'R', '6', '4', '_', 'N', 'O', 'R', 'E', 'X', '_', 'N', 'O', 'S', 'P', 0,
    2174             :   /* 782 */ 'F', 'P', 'C', 'C', 'R', 0,
    2175             :   /* 788 */ 'B', 'N', 'D', 'R', 0,
    2176             :   /* 793 */ 'G', 'R', '6', '4', '_', 'a', 'n', 'd', '_', 'L', 'O', 'W', '3', '2', '_', 'A', 'D', 'D', 'R', '_', 'A', 'C', 'C', 'E', 'S', 'S', 0,
    2177             :   /* 820 */ 'R', 'S', 'T', 0,
    2178             :   /* 824 */ 'F', 'R', '3', '2', 'X', 0,
    2179             :   /* 830 */ 'F', 'R', '6', '4', 'X', 0,
    2180             :   /* 836 */ 'V', 'R', '2', '5', '6', 'X', 0,
    2181             :   /* 843 */ 'V', 'R', '1', '2', '8', 'X', 0,
    2182             :   /* 850 */ 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '3', '2', '_', 'A', 'D', '_', 'a', 'n', 'd', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'A', 'X', 0,
    2183             :   /* 895 */ 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '3', '2', '_', 'A', 'B', 'C', 'D', '_', 'a', 'n', 'd', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'A', 'X', 0,
    2184             :   /* 942 */ 'G', 'R', '6', '4', '_', 'T', 'C', 'W', '6', '4', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'A', 'X', 0,
    2185             :   /* 990 */ 'G', 'R', '6', '4', '_', 'T', 'C', 'W', '6', '4', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'T', 'C', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'A', 'X', 0,
    2186             :   /* 1050 */ 'G', 'R', '6', '4', '_', 'T', 'C', '_', 'a', 'n', 'd', '_', 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'A', 'X', '_', 'a', 'n', 'd', '_', 'G', 'R', '3', '2', '_', 'N', 'O', 'R', 'E', 'X', 0,
    2187             :   /* 1110 */ 'G', 'R', '6', '4', '_', 'N', 'O', 'R', 'E', 'X', 0,
    2188             :   /* 1121 */ 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '1', '6', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '1', '6', '_', 'N', 'O', 'R', 'E', 'X', 0,
    2189             :   /* 1155 */ 'L', 'O', 'W', '3', '2', '_', 'A', 'D', 'D', 'R', '_', 'A', 'C', 'C', 'E', 'S', 'S', '_', 'R', 'B', 'P', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '1', '6', 'b', 'i', 't', '_', 'i', 'n', '_', 'G', 'R', '1', '6', '_', 'N', 'O', 'R', 'E', 'X', 0,
    2190             :   /* 1206 */ 'G', 'R', '8', '_', 'N', 'O', 'R', 'E', 'X', 0,
    2191             :   /* 1216 */ 'L', 'O', 'W', '3', '2', '_', 'A', 'D', 'D', 'R', '_', 'A', 'C', 'C', 'E', 'S', 'S', '_', 'R', 'B', 'P', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', 0,
    2192             :   /* 1253 */ 'L', 'O', 'W', '3', '2', '_', 'A', 'D', 'D', 'R', '_', 'A', 'C', 'C', 'E', 'S', 'S', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', 0,
    2193             :   /* 1286 */ 'L', 'O', 'W', '3', '2', '_', 'A', 'D', 'D', 'R', '_', 'A', 'C', 'C', 'E', 'S', 'S', '_', 'R', 'B', 'P', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '8', 'b', 'i', 't', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '3', '2', 'b', 'i', 't', 0,
    2194             :   /* 1337 */ 'G', 'R', '6', '4', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '8', 'b', 'i', 't', 0,
    2195             :   /* 1356 */ 'L', 'O', 'W', '3', '2', '_', 'A', 'D', 'D', 'R', '_', 'A', 'C', 'C', 'E', 'S', 'S', '_', 'R', 'B', 'P', '_', 'w', 'i', 't', 'h', '_', 's', 'u', 'b', '_', '8', 'b', 'i', 't', 0,
    2196             : };
    2197             : 
    2198             : extern const MCRegisterClass X86MCRegisterClasses[] = {
    2199             :   { GR8, GR8Bits, 211, 20, sizeof(GR8Bits), X86::GR8RegClassID, 1, 1, true },
    2200             :   { GR8_NOREX, GR8_NOREXBits, 1206, 8, sizeof(GR8_NOREXBits), X86::GR8_NOREXRegClassID, 1, 1, true },
    2201             :   { GR8_ABCD_H, GR8_ABCD_HBits, 480, 4, sizeof(GR8_ABCD_HBits), X86::GR8_ABCD_HRegClassID, 1, 1, true },
    2202             :   { GR8_ABCD_L, GR8_ABCD_LBits, 527, 4, sizeof(GR8_ABCD_LBits), X86::GR8_ABCD_LRegClassID, 1, 1, true },
    2203             :   { GR16, GR16Bits, 162, 16, sizeof(GR16Bits), X86::GR16RegClassID, 2, 1, true },
    2204             :   { GR16_NOREX, GR16_NOREXBits, 1144, 8, sizeof(GR16_NOREXBits), X86::GR16_NOREXRegClassID, 2, 1, true },
    2205             :   { VK1, VK1Bits, 6, 8, sizeof(VK1Bits), X86::VK1RegClassID, 2, 1, true },
    2206             :   { VK16, VK16Bits, 157, 8, sizeof(VK16Bits), X86::VK16RegClassID, 2, 1, true },
    2207             :   { VK2, VK2Bits, 37, 8, sizeof(VK2Bits), X86::VK2RegClassID, 2, 1, true },
    2208             :   { VK4, VK4Bits, 153, 8, sizeof(VK4Bits), X86::VK4RegClassID, 2, 1, true },
    2209             :   { VK8, VK8Bits, 207, 8, sizeof(VK8Bits), X86::VK8RegClassID, 2, 1, true },
    2210             :   { VK16WM, VK16WMBits, 570, 7, sizeof(VK16WMBits), X86::VK16WMRegClassID, 2, 1, true },
    2211             :   { VK1WM, VK1WMBits, 538, 7, sizeof(VK1WMBits), X86::VK1WMRegClassID, 2, 1, true },
    2212             :   { VK2WM, VK2WMBits, 551, 7, sizeof(VK2WMBits), X86::VK2WMRegClassID, 2, 1, true },
    2213             :   { VK4WM, VK4WMBits, 564, 7, sizeof(VK4WMBits), X86::VK4WMRegClassID, 2, 1, true },
    2214             :   { VK8WM, VK8WMBits, 577, 7, sizeof(VK8WMBits), X86::VK8WMRegClassID, 2, 1, true },
    2215             :   { SEGMENT_REG, SEGMENT_REGBits, 432, 6, sizeof(SEGMENT_REGBits), X86::SEGMENT_REGRegClassID, 2, 1, true },
    2216             :   { GR16_ABCD, GR16_ABCDBits, 400, 4, sizeof(GR16_ABCDBits), X86::GR16_ABCDRegClassID, 2, 1, true },
    2217             :   { FPCCR, FPCCRBits, 782, 1, sizeof(FPCCRBits), X86::FPCCRRegClassID, 2, -1, false },
    2218             :   { FR32X, FR32XBits, 824, 32, sizeof(FR32XBits), X86::FR32XRegClassID, 4, 1, true },
    2219             :   { LOW32_ADDR_ACCESS_RBP, LOW32_ADDR_ACCESS_RBPBits, 592, 18, sizeof(LOW32_ADDR_ACCESS_RBPBits), X86::LOW32_ADDR_ACCESS_RBPRegClassID, 4, 1, true },
    2220             :   { LOW32_ADDR_ACCESS, LOW32_ADDR_ACCESSBits, 802, 17, sizeof(LOW32_ADDR_ACCESSBits), X86::LOW32_ADDR_ACCESSRegClassID, 4, 1, true },
    2221             :   { LOW32_ADDR_ACCESS_RBP_with_sub_8bit, LOW32_ADDR_ACCESS_RBP_with_sub_8bitBits, 1356, 17, sizeof(LOW32_ADDR_ACCESS_RBP_with_sub_8bitBits), X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClassID, 4, 1, true },
    2222             :   { FR32, FR32Bits, 27, 16, sizeof(FR32Bits), X86::FR32RegClassID, 4, 1, true },
    2223             :   { GR32, GR32Bits, 32, 16, sizeof(GR32Bits), X86::GR32RegClassID, 4, 1, true },
    2224             :   { GR32_NOAX, GR32_NOAXBits, 885, 15, sizeof(GR32_NOAXBits), X86::GR32_NOAXRegClassID, 4, 1, true },
    2225             :   { GR32_NOSP, GR32_NOSPBits, 693, 15, sizeof(GR32_NOSPBits), X86::GR32_NOSPRegClassID, 4, 1, true },
    2226             :   { GR32_NOAX_and_GR32_NOSP, GR32_NOAX_and_GR32_NOSPBits, 679, 14, sizeof(GR32_NOAX_and_GR32_NOSPBits), X86::GR32_NOAX_and_GR32_NOSPRegClassID, 4, 1, true },
    2227             :   { LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREX, LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXBits, 1155, 9, sizeof(LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXBits), X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClassID, 4, 1, true },
    2228             :   { DEBUG_REG, DEBUG_REGBits, 410, 8, sizeof(DEBUG_REGBits), X86::DEBUG_REGRegClassID, 4, 1, true },
    2229             :   { GR32_NOREX, GR32_NOREXBits, 1099, 8, sizeof(GR32_NOREXBits), X86::GR32_NOREXRegClassID, 4, 1, true },
    2230             :   { VK32, VK32Bits, 16, 8, sizeof(VK32Bits), X86::VK32RegClassID, 4, 1, true },
    2231             :   { GR32_NOAX_and_GR32_NOREX, GR32_NOAX_and_GR32_NOREXBits, 1085, 7, sizeof(GR32_NOAX_and_GR32_NOREXBits), X86::GR32_NOAX_and_GR32_NOREXRegClassID, 4, 1, true },
    2232             :   { GR32_NOREX_NOSP, GR32_NOREX_NOSPBits, 750, 7, sizeof(GR32_NOREX_NOSPBits), X86::GR32_NOREX_NOSPRegClassID, 4, 1, true },
    2233             :   { RFP32, RFP32Bits, 21, 7, sizeof(RFP32Bits), X86::RFP32RegClassID, 4, 1, true },
    2234             :   { VK32WM, VK32WMBits, 544, 7, sizeof(VK32WMBits), X86::VK32WMRegClassID, 4, 1, true },
    2235             :   { GR32_NOAX_and_GR32_NOREX_NOSP, GR32_NOAX_and_GR32_NOREX_NOSPBits, 736, 6, sizeof(GR32_NOAX_and_GR32_NOREX_NOSPBits), X86::GR32_NOAX_and_GR32_NOREX_NOSPRegClassID, 4, 1, true },
    2236             :   { GR32_ABCD, GR32_ABCDBits, 380, 4, sizeof(GR32_ABCDBits), X86::GR32_ABCDRegClassID, 4, 1, true },
    2237             :   { GR32_ABCD_and_GR32_NOAX, GR32_ABCD_and_GR32_NOAXBits, 918, 3, sizeof(GR32_ABCD_and_GR32_NOAXBits), X86::GR32_ABCD_and_GR32_NOAXRegClassID, 4, 1, true },
    2238             :   { GR32_TC, GR32_TCBits, 252, 3, sizeof(GR32_TCBits), X86::GR32_TCRegClassID, 4, 1, true },
    2239             :   { GR32_AD, GR32_ADBits, 364, 2, sizeof(GR32_ADBits), X86::GR32_ADRegClassID, 4, 1, true },
    2240             :   { GR32_NOAX_and_GR32_TC, GR32_NOAX_and_GR32_TCBits, 238, 2, sizeof(GR32_NOAX_and_GR32_TCBits), X86::GR32_NOAX_and_GR32_TCRegClassID, 4, 1, true },
    2241             :   { LOW32_ADDR_ACCESS_RBP_with_sub_32bit, LOW32_ADDR_ACCESS_RBP_with_sub_32bitBits, 1216, 2, sizeof(LOW32_ADDR_ACCESS_RBP_with_sub_32bitBits), X86::LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClassID, 4, 1, true },
    2242             :   { CCR, CCRBits, 784, 1, sizeof(CCRBits), X86::CCRRegClassID, 4, -1, false },
    2243             :   { GR32_AD_and_GR32_NOAX, GR32_AD_and_GR32_NOAXBits, 873, 1, sizeof(GR32_AD_and_GR32_NOAXBits), X86::GR32_AD_and_GR32_NOAXRegClassID, 4, 1, true },
    2244             :   { LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit, LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitBits, 1286, 1, sizeof(LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitBits), X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitRegClassID, 4, 1, true },
    2245             :   { LOW32_ADDR_ACCESS_with_sub_32bit, LOW32_ADDR_ACCESS_with_sub_32bitBits, 1253, 1, sizeof(LOW32_ADDR_ACCESS_with_sub_32bitBits), X86::LOW32_ADDR_ACCESS_with_sub_32bitRegClassID, 4, 1, true },
    2246             :   { RFP64, RFP64Bits, 46, 7, sizeof(RFP64Bits), X86::RFP64RegClassID, 8, 1, true },
    2247             :   { FR64X, FR64XBits, 830, 32, sizeof(FR64XBits), X86::FR64XRegClassID, 8, 1, true },
    2248             :   { GR64, GR64Bits, 57, 17, sizeof(GR64Bits), X86::GR64RegClassID, 8, 1, true },
    2249             :   { CONTROL_REG, CONTROL_REGBits, 420, 16, sizeof(CONTROL_REGBits), X86::CONTROL_REGRegClassID, 8, 1, true },
    2250             :   { FR64, FR64Bits, 52, 16, sizeof(FR64Bits), X86::FR64RegClassID, 8, 1, true },
    2251             :   { GR64_with_sub_8bit, GR64_with_sub_8bitBits, 1337, 16, sizeof(GR64_with_sub_8bitBits), X86::GR64_with_sub_8bitRegClassID, 8, 1, true },
    2252             :   { GR64_NOSP, GR64_NOSPBits, 703, 15, sizeof(GR64_NOSPBits), X86::GR64_NOSPRegClassID, 8, 1, true },
    2253             :   { GR64_with_sub_32bit_in_GR32_NOAX, GR64_with_sub_32bit_in_GR32_NOAXBits, 957, 15, sizeof(GR64_with_sub_32bit_in_GR32_NOAXBits), X86::GR64_with_sub_32bit_in_GR32_NOAXRegClassID, 8, 1, true },
    2254             :   { GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSP, GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPBits, 656, 14, sizeof(GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPBits), X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClassID, 8, 1, true },
    2255             :   { GR64_NOREX, GR64_NOREXBits, 1110, 9, sizeof(GR64_NOREXBits), X86::GR64_NOREXRegClassID, 8, 1, true },
    2256             :   { GR64_TC, GR64_TCBits, 305, 9, sizeof(GR64_TCBits), X86::GR64_TCRegClassID, 8, 1, true },
    2257             :   { GR64_NOSP_and_GR64_TC, GR64_NOSP_and_GR64_TCBits, 291, 8, sizeof(GR64_NOSP_and_GR64_TCBits), X86::GR64_NOSP_and_GR64_TCRegClassID, 8, 1, true },
    2258             :   { GR64_TCW64, GR64_TCW64Bits, 79, 8, sizeof(GR64_TCW64Bits), X86::GR64_TCW64RegClassID, 8, 1, true },
    2259             :   { GR64_with_sub_16bit_in_GR16_NOREX, GR64_with_sub_16bit_in_GR16_NOREXBits, 1121, 8, sizeof(GR64_with_sub_16bit_in_GR16_NOREXBits), X86::GR64_with_sub_16bit_in_GR16_NOREXRegClassID, 8, 1, true },
    2260             :   { VK64, VK64Bits, 41, 8, sizeof(VK64Bits), X86::VK64RegClassID, 8, 1, true },
    2261             :   { VR64, VR64Bits, 62, 8, sizeof(VR64Bits), X86::VR64RegClassID, 8, 1, true },
    2262             :   { GR64_NOREX_NOSP, GR64_NOREX_NOSPBits, 766, 7, sizeof(GR64_NOREX_NOSPBits), X86::GR64_NOREX_NOSPRegClassID, 8, 1, true },
    2263             :   { GR64_NOSP_and_GR64_TCW64, GR64_NOSP_and_GR64_TCW64Bits, 102, 7, sizeof(GR64_NOSP_and_GR64_TCW64Bits), X86::GR64_NOSP_and_GR64_TCW64RegClassID, 8, 1, true },
    2264             :   { GR64_TC_and_GR64_TCW64, GR64_TC_and_GR64_TCW64Bits, 67, 7, sizeof(GR64_TC_and_GR64_TCW64Bits), X86::GR64_TC_and_GR64_TCW64RegClassID, 8, 1, true },
    2265             :   { GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX, GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXBits, 1005, 7, sizeof(GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXBits), X86::GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClassID, 8, 1, true },
    2266             :   { GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX, GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXBits, 1062, 7, sizeof(GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXBits), X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClassID, 8, 1, true },
    2267             :   { VK64WM, VK64WMBits, 557, 7, sizeof(VK64WMBits), X86::VK64WMRegClassID, 8, 1, true },
    2268             :   { GR64_NOREX_and_GR64_TC, GR64_NOREX_and_GR64_TCBits, 341, 6, sizeof(GR64_NOREX_and_GR64_TCBits), X86::GR64_NOREX_and_GR64_TCRegClassID, 8, 1, true },
    2269             :   { GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAX, GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXBits, 942, 6, sizeof(GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXBits), X86::GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXRegClassID, 8, 1, true },
    2270             :   { GR64_TC_and_GR64_NOSP_and_GR64_TCW64, GR64_TC_and_GR64_NOSP_and_GR64_TCW64Bits, 90, 6, sizeof(GR64_TC_and_GR64_NOSP_and_GR64_TCW64Bits), X86::GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClassID, 8, 1, true },
    2271             :   { GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSP, GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPBits, 713, 6, sizeof(GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPBits), X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClassID, 8, 1, true },
    2272             :   { GR64_NOREX_NOSP_and_GR64_TC, GR64_NOREX_NOSP_and_GR64_TCBits, 313, 5, sizeof(GR64_NOREX_NOSP_and_GR64_TCBits), X86::GR64_NOREX_NOSP_and_GR64_TCRegClassID, 8, 1, true },
    2273             :   { GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX, GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXBits, 990, 5, sizeof(GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXBits), X86::GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClassID, 8, 1, true },
    2274             :   { GR64_ABCD, GR64_ABCDBits, 390, 4, sizeof(GR64_ABCDBits), X86::GR64_ABCDRegClassID, 8, 1, true },
    2275             :   { GR64_NOREX_and_GR64_TCW64, GR64_NOREX_and_GR64_TCW64Bits, 127, 4, sizeof(GR64_NOREX_and_GR64_TCW64Bits), X86::GR64_NOREX_and_GR64_TCW64RegClassID, 8, 1, true },
    2276             :   { GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX, GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXBits, 1050, 4, sizeof(GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXBits), X86::GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClassID, 8, 1, true },
    2277             :   { GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX, GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXBits, 895, 3, sizeof(GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXBits), X86::GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXRegClassID, 8, 1, true },
    2278             :   { GR64_with_sub_32bit_in_GR32_TC, GR64_with_sub_32bit_in_GR32_TCBits, 260, 3, sizeof(GR64_with_sub_32bit_in_GR32_TCBits), X86::GR64_with_sub_32bit_in_GR32_TCRegClassID, 8, 1, true },
    2279             :   { GR64_AD, GR64_ADBits, 372, 2, sizeof(GR64_ADBits), X86::GR64_ADRegClassID, 8, 1, true },
    2280             :   { GR64_and_LOW32_ADDR_ACCESS_RBP, GR64_and_LOW32_ADDR_ACCESS_RBPBits, 583, 2, sizeof(GR64_and_LOW32_ADDR_ACCESS_RBPBits), X86::GR64_and_LOW32_ADDR_ACCESS_RBPRegClassID, 8, 1, true },
    2281             :   { GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC, GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCBits, 215, 2, sizeof(GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCBits), X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCRegClassID, 8, 1, true },
    2282             :   { GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBP, GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPBits, 614, 1, sizeof(GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPBits), X86::GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPRegClassID, 8, 1, true },
    2283             :   { GR64_and_LOW32_ADDR_ACCESS, GR64_and_LOW32_ADDR_ACCESSBits, 793, 1, sizeof(GR64_and_LOW32_ADDR_ACCESSBits), X86::GR64_and_LOW32_ADDR_ACCESSRegClassID, 8, 1, true },
    2284             :   { GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAX, GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXBits, 850, 1, sizeof(GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXBits), X86::GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXRegClassID, 8, 1, true },
    2285             :   { RST, RSTBits, 820, 8, sizeof(RSTBits), X86::RSTRegClassID, 10, 1, false },
    2286             :   { RFP80, RFP80Bits, 0, 7, sizeof(RFP80Bits), X86::RFP80RegClassID, 10, 1, true },
    2287             :   { VR128X, VR128XBits, 843, 32, sizeof(VR128XBits), X86::VR128XRegClassID, 16, 1, true },
    2288             :   { FR128, FR128Bits, 195, 16, sizeof(FR128Bits), X86::FR128RegClassID, 16, 1, true },
    2289             :   { VR128, VR128Bits, 201, 16, sizeof(VR128Bits), X86::VR128RegClassID, 16, 1, true },
    2290             :   { VR128H, VR128HBits, 473, 8, sizeof(VR128HBits), X86::VR128HRegClassID, 16, 1, true },
    2291             :   { VR128L, VR128LBits, 520, 8, sizeof(VR128LBits), X86::VR128LRegClassID, 16, 1, true },
    2292             :   { BNDR, BNDRBits, 788, 4, sizeof(BNDRBits), X86::BNDRRegClassID, 16, 1, true },
    2293             :   { VR256X, VR256XBits, 836, 32, sizeof(VR256XBits), X86::VR256XRegClassID, 32, 1, true },
    2294             :   { VR256, VR256Bits, 167, 16, sizeof(VR256Bits), X86::VR256RegClassID, 32, 1, true },
    2295             :   { VR256H, VR256HBits, 444, 8, sizeof(VR256HBits), X86::VR256HRegClassID, 32, 1, true },
    2296             :   { VR256L, VR256LBits, 491, 8, sizeof(VR256LBits), X86::VR256LRegClassID, 32, 1, true },
    2297             :   { VR512, VR512Bits, 10, 32, sizeof(VR512Bits), X86::VR512RegClassID, 64, 1, true },
    2298             :   { VR512_with_sub_xmm_in_FR128, VR512_with_sub_xmm_in_FR128Bits, 173, 16, sizeof(VR512_with_sub_xmm_in_FR128Bits), X86::VR512_with_sub_xmm_in_FR128RegClassID, 64, 1, true },
    2299             :   { VR512_with_sub_xmm_in_VR128H, VR512_with_sub_xmm_in_VR128HBits, 451, 8, sizeof(VR512_with_sub_xmm_in_VR128HBits), X86::VR512_with_sub_xmm_in_VR128HRegClassID, 64, 1, true },
    2300             :   { VR512_with_sub_xmm_in_VR128L, VR512_with_sub_xmm_in_VR128LBits, 498, 8, sizeof(VR512_with_sub_xmm_in_VR128LBits), X86::VR512_with_sub_xmm_in_VR128LRegClassID, 64, 1, true },
    2301             : };
    2302             : 
    2303             : // X86 Dwarf<->LLVM register mappings.
    2304             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour0Dwarf2L[] = {
    2305             :   { 0U, X86::RAX },
    2306             :   { 1U, X86::RDX },
    2307             :   { 2U, X86::RCX },
    2308             :   { 3U, X86::RBX },
    2309             :   { 4U, X86::RSI },
    2310             :   { 5U, X86::RDI },
    2311             :   { 6U, X86::RBP },
    2312             :   { 7U, X86::RSP },
    2313             :   { 8U, X86::R8 },
    2314             :   { 9U, X86::R9 },
    2315             :   { 10U, X86::R10 },
    2316             :   { 11U, X86::R11 },
    2317             :   { 12U, X86::R12 },
    2318             :   { 13U, X86::R13 },
    2319             :   { 14U, X86::R14 },
    2320             :   { 15U, X86::R15 },
    2321             :   { 16U, X86::RIP },
    2322             :   { 17U, X86::XMM0 },
    2323             :   { 18U, X86::XMM1 },
    2324             :   { 19U, X86::XMM2 },
    2325             :   { 20U, X86::XMM3 },
    2326             :   { 21U, X86::XMM4 },
    2327             :   { 22U, X86::XMM5 },
    2328             :   { 23U, X86::XMM6 },
    2329             :   { 24U, X86::XMM7 },
    2330             :   { 25U, X86::XMM8 },
    2331             :   { 26U, X86::XMM9 },
    2332             :   { 27U, X86::XMM10 },
    2333             :   { 28U, X86::XMM11 },
    2334             :   { 29U, X86::XMM12 },
    2335             :   { 30U, X86::XMM13 },
    2336             :   { 31U, X86::XMM14 },
    2337             :   { 32U, X86::XMM15 },
    2338             :   { 33U, X86::ST0 },
    2339             :   { 34U, X86::ST1 },
    2340             :   { 35U, X86::ST2 },
    2341             :   { 36U, X86::ST3 },
    2342             :   { 37U, X86::ST4 },
    2343             :   { 38U, X86::ST5 },
    2344             :   { 39U, X86::ST6 },
    2345             :   { 40U, X86::ST7 },
    2346             :   { 41U, X86::MM0 },
    2347             :   { 42U, X86::MM1 },
    2348             :   { 43U, X86::MM2 },
    2349             :   { 44U, X86::MM3 },
    2350             :   { 45U, X86::MM4 },
    2351             :   { 46U, X86::MM5 },
    2352             :   { 47U, X86::MM6 },
    2353             :   { 48U, X86::MM7 },
    2354             :   { 67U, X86::XMM16 },
    2355             :   { 68U, X86::XMM17 },
    2356             :   { 69U, X86::XMM18 },
    2357             :   { 70U, X86::XMM19 },
    2358             :   { 71U, X86::XMM20 },
    2359             :   { 72U, X86::XMM21 },
    2360             :   { 73U, X86::XMM22 },
    2361             :   { 74U, X86::XMM23 },
    2362             :   { 75U, X86::XMM24 },
    2363             :   { 76U, X86::XMM25 },
    2364             :   { 77U, X86::XMM26 },
    2365             :   { 78U, X86::XMM27 },
    2366             :   { 79U, X86::XMM28 },
    2367             :   { 80U, X86::XMM29 },
    2368             :   { 81U, X86::XMM30 },
    2369             :   { 82U, X86::XMM31 },
    2370             :   { 118U, X86::K0 },
    2371             :   { 119U, X86::K1 },
    2372             :   { 120U, X86::K2 },
    2373             :   { 121U, X86::K3 },
    2374             :   { 122U, X86::K4 },
    2375             :   { 123U, X86::K5 },
    2376             :   { 124U, X86::K6 },
    2377             :   { 125U, X86::K7 },
    2378             : };
    2379             : extern const unsigned X86DwarfFlavour0Dwarf2LSize = array_lengthof(X86DwarfFlavour0Dwarf2L);
    2380             : 
    2381             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour1Dwarf2L[] = {
    2382             :   { 0U, X86::EAX },
    2383             :   { 1U, X86::ECX },
    2384             :   { 2U, X86::EDX },
    2385             :   { 3U, X86::EBX },
    2386             :   { 4U, X86::EBP },
    2387             :   { 5U, X86::ESP },
    2388             :   { 6U, X86::ESI },
    2389             :   { 7U, X86::EDI },
    2390             :   { 8U, X86::EIP },
    2391             :   { 12U, X86::ST0 },
    2392             :   { 13U, X86::ST1 },
    2393             :   { 14U, X86::ST2 },
    2394             :   { 15U, X86::ST3 },
    2395             :   { 16U, X86::ST4 },
    2396             :   { 17U, X86::ST5 },
    2397             :   { 18U, X86::ST6 },
    2398             :   { 19U, X86::ST7 },
    2399             :   { 21U, X86::XMM0 },
    2400             :   { 22U, X86::XMM1 },
    2401             :   { 23U, X86::XMM2 },
    2402             :   { 24U, X86::XMM3 },
    2403             :   { 25U, X86::XMM4 },
    2404             :   { 26U, X86::XMM5 },
    2405             :   { 27U, X86::XMM6 },
    2406             :   { 28U, X86::XMM7 },
    2407             :   { 29U, X86::MM0 },
    2408             :   { 30U, X86::MM1 },
    2409             :   { 31U, X86::MM2 },
    2410             :   { 32U, X86::MM3 },
    2411             :   { 33U, X86::MM4 },
    2412             :   { 34U, X86::MM5 },
    2413             :   { 35U, X86::MM6 },
    2414             :   { 36U, X86::MM7 },
    2415             :   { 93U, X86::K0 },
    2416             :   { 94U, X86::K1 },
    2417             :   { 95U, X86::K2 },
    2418             :   { 96U, X86::K3 },
    2419             :   { 97U, X86::K4 },
    2420             :   { 98U, X86::K5 },
    2421             :   { 99U, X86::K6 },
    2422             :   { 100U, X86::K7 },
    2423             : };
    2424             : extern const unsigned X86DwarfFlavour1Dwarf2LSize = array_lengthof(X86DwarfFlavour1Dwarf2L);
    2425             : 
    2426             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour2Dwarf2L[] = {
    2427             :   { 0U, X86::EAX },
    2428             :   { 1U, X86::ECX },
    2429             :   { 2U, X86::EDX },
    2430             :   { 3U, X86::EBX },
    2431             :   { 4U, X86::ESP },
    2432             :   { 5U, X86::EBP },
    2433             :   { 6U, X86::ESI },
    2434             :   { 7U, X86::EDI },
    2435             :   { 8U, X86::EIP },
    2436             :   { 11U, X86::ST0 },
    2437             :   { 12U, X86::ST1 },
    2438             :   { 13U, X86::ST2 },
    2439             :   { 14U, X86::ST3 },
    2440             :   { 15U, X86::ST4 },
    2441             :   { 16U, X86::ST5 },
    2442             :   { 17U, X86::ST6 },
    2443             :   { 18U, X86::ST7 },
    2444             :   { 21U, X86::XMM0 },
    2445             :   { 22U, X86::XMM1 },
    2446             :   { 23U, X86::XMM2 },
    2447             :   { 24U, X86::XMM3 },
    2448             :   { 25U, X86::XMM4 },
    2449             :   { 26U, X86::XMM5 },
    2450             :   { 27U, X86::XMM6 },
    2451             :   { 28U, X86::XMM7 },
    2452             :   { 29U, X86::MM0 },
    2453             :   { 30U, X86::MM1 },
    2454             :   { 31U, X86::MM2 },
    2455             :   { 32U, X86::MM3 },
    2456             :   { 33U, X86::MM4 },
    2457             :   { 34U, X86::MM5 },
    2458             :   { 35U, X86::MM6 },
    2459             :   { 36U, X86::MM7 },
    2460             :   { 93U, X86::K0 },
    2461             :   { 94U, X86::K1 },
    2462             :   { 95U, X86::K2 },
    2463             :   { 96U, X86::K3 },
    2464             :   { 97U, X86::K4 },
    2465             :   { 98U, X86::K5 },
    2466             :   { 99U, X86::K6 },
    2467             :   { 100U, X86::K7 },
    2468             : };
    2469             : extern const unsigned X86DwarfFlavour2Dwarf2LSize = array_lengthof(X86DwarfFlavour2Dwarf2L);
    2470             : 
    2471             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour0Dwarf2L[] = {
    2472             :   { 0U, X86::RAX },
    2473             :   { 1U, X86::RDX },
    2474             :   { 2U, X86::RCX },
    2475             :   { 3U, X86::RBX },
    2476             :   { 4U, X86::RSI },
    2477             :   { 5U, X86::RDI },
    2478             :   { 6U, X86::RBP },
    2479             :   { 7U, X86::RSP },
    2480             :   { 8U, X86::R8 },
    2481             :   { 9U, X86::R9 },
    2482             :   { 10U, X86::R10 },
    2483             :   { 11U, X86::R11 },
    2484             :   { 12U, X86::R12 },
    2485             :   { 13U, X86::R13 },
    2486             :   { 14U, X86::R14 },
    2487             :   { 15U, X86::R15 },
    2488             :   { 16U, X86::RIP },
    2489             :   { 17U, X86::XMM0 },
    2490             :   { 18U, X86::XMM1 },
    2491             :   { 19U, X86::XMM2 },
    2492             :   { 20U, X86::XMM3 },
    2493             :   { 21U, X86::XMM4 },
    2494             :   { 22U, X86::XMM5 },
    2495             :   { 23U, X86::XMM6 },
    2496             :   { 24U, X86::XMM7 },
    2497             :   { 25U, X86::XMM8 },
    2498             :   { 26U, X86::XMM9 },
    2499             :   { 27U, X86::XMM10 },
    2500             :   { 28U, X86::XMM11 },
    2501             :   { 29U, X86::XMM12 },
    2502             :   { 30U, X86::XMM13 },
    2503             :   { 31U, X86::XMM14 },
    2504             :   { 32U, X86::XMM15 },
    2505             :   { 33U, X86::ST0 },
    2506             :   { 34U, X86::ST1 },
    2507             :   { 35U, X86::ST2 },
    2508             :   { 36U, X86::ST3 },
    2509             :   { 37U, X86::ST4 },
    2510             :   { 38U, X86::ST5 },
    2511             :   { 39U, X86::ST6 },
    2512             :   { 40U, X86::ST7 },
    2513             :   { 41U, X86::MM0 },
    2514             :   { 42U, X86::MM1 },
    2515             :   { 43U, X86::MM2 },
    2516             :   { 44U, X86::MM3 },
    2517             :   { 45U, X86::MM4 },
    2518             :   { 46U, X86::MM5 },
    2519             :   { 47U, X86::MM6 },
    2520             :   { 48U, X86::MM7 },
    2521             :   { 67U, X86::XMM16 },
    2522             :   { 68U, X86::XMM17 },
    2523             :   { 69U, X86::XMM18 },
    2524             :   { 70U, X86::XMM19 },
    2525             :   { 71U, X86::XMM20 },
    2526             :   { 72U, X86::XMM21 },
    2527             :   { 73U, X86::XMM22 },
    2528             :   { 74U, X86::XMM23 },
    2529             :   { 75U, X86::XMM24 },
    2530             :   { 76U, X86::XMM25 },
    2531             :   { 77U, X86::XMM26 },
    2532             :   { 78U, X86::XMM27 },
    2533             :   { 79U, X86::XMM28 },
    2534             :   { 80U, X86::XMM29 },
    2535             :   { 81U, X86::XMM30 },
    2536             :   { 82U, X86::XMM31 },
    2537             :   { 118U, X86::K0 },
    2538             :   { 119U, X86::K1 },
    2539             :   { 120U, X86::K2 },
    2540             :   { 121U, X86::K3 },
    2541             :   { 122U, X86::K4 },
    2542             :   { 123U, X86::K5 },
    2543             :   { 124U, X86::K6 },
    2544             :   { 125U, X86::K7 },
    2545             : };
    2546             : extern const unsigned X86EHFlavour0Dwarf2LSize = array_lengthof(X86EHFlavour0Dwarf2L);
    2547             : 
    2548             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour1Dwarf2L[] = {
    2549             :   { 0U, X86::EAX },
    2550             :   { 1U, X86::ECX },
    2551             :   { 2U, X86::EDX },
    2552             :   { 3U, X86::EBX },
    2553             :   { 4U, X86::EBP },
    2554             :   { 5U, X86::ESP },
    2555             :   { 6U, X86::ESI },
    2556             :   { 7U, X86::EDI },
    2557             :   { 8U, X86::EIP },
    2558             :   { 12U, X86::ST0 },
    2559             :   { 13U, X86::ST1 },
    2560             :   { 14U, X86::ST2 },
    2561             :   { 15U, X86::ST3 },
    2562             :   { 16U, X86::ST4 },
    2563             :   { 17U, X86::ST5 },
    2564             :   { 18U, X86::ST6 },
    2565             :   { 19U, X86::ST7 },
    2566             :   { 21U, X86::XMM0 },
    2567             :   { 22U, X86::XMM1 },
    2568             :   { 23U, X86::XMM2 },
    2569             :   { 24U, X86::XMM3 },
    2570             :   { 25U, X86::XMM4 },
    2571             :   { 26U, X86::XMM5 },
    2572             :   { 27U, X86::XMM6 },
    2573             :   { 28U, X86::XMM7 },
    2574             :   { 29U, X86::MM0 },
    2575             :   { 30U, X86::MM1 },
    2576             :   { 31U, X86::MM2 },
    2577             :   { 32U, X86::MM3 },
    2578             :   { 33U, X86::MM4 },
    2579             :   { 34U, X86::MM5 },
    2580             :   { 35U, X86::MM6 },
    2581             :   { 36U, X86::MM7 },
    2582             :   { 93U, X86::K0 },
    2583             :   { 94U, X86::K1 },
    2584             :   { 95U, X86::K2 },
    2585             :   { 96U, X86::K3 },
    2586             :   { 97U, X86::K4 },
    2587             :   { 98U, X86::K5 },
    2588             :   { 99U, X86::K6 },
    2589             :   { 100U, X86::K7 },
    2590             : };
    2591             : extern const unsigned X86EHFlavour1Dwarf2LSize = array_lengthof(X86EHFlavour1Dwarf2L);
    2592             : 
    2593             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour2Dwarf2L[] = {
    2594             :   { 0U, X86::EAX },
    2595             :   { 1U, X86::ECX },
    2596             :   { 2U, X86::EDX },
    2597             :   { 3U, X86::EBX },
    2598             :   { 4U, X86::ESP },
    2599             :   { 5U, X86::EBP },
    2600             :   { 6U, X86::ESI },
    2601             :   { 7U, X86::EDI },
    2602             :   { 8U, X86::EIP },
    2603             :   { 11U, X86::ST0 },
    2604             :   { 12U, X86::ST1 },
    2605             :   { 13U, X86::ST2 },
    2606             :   { 14U, X86::ST3 },
    2607             :   { 15U, X86::ST4 },
    2608             :   { 16U, X86::ST5 },
    2609             :   { 17U, X86::ST6 },
    2610             :   { 18U, X86::ST7 },
    2611             :   { 21U, X86::XMM0 },
    2612             :   { 22U, X86::XMM1 },
    2613             :   { 23U, X86::XMM2 },
    2614             :   { 24U, X86::XMM3 },
    2615             :   { 25U, X86::XMM4 },
    2616             :   { 26U, X86::XMM5 },
    2617             :   { 27U, X86::XMM6 },
    2618             :   { 28U, X86::XMM7 },
    2619             :   { 29U, X86::MM0 },
    2620             :   { 30U, X86::MM1 },
    2621             :   { 31U, X86::MM2 },
    2622             :   { 32U, X86::MM3 },
    2623             :   { 33U, X86::MM4 },
    2624             :   { 34U, X86::MM5 },
    2625             :   { 35U, X86::MM6 },
    2626             :   { 36U, X86::MM7 },
    2627             :   { 93U, X86::K0 },
    2628             :   { 94U, X86::K1 },
    2629             :   { 95U, X86::K2 },
    2630             :   { 96U, X86::K3 },
    2631             :   { 97U, X86::K4 },
    2632             :   { 98U, X86::K5 },
    2633             :   { 99U, X86::K6 },
    2634             :   { 100U, X86::K7 },
    2635             : };
    2636             : extern const unsigned X86EHFlavour2Dwarf2LSize = array_lengthof(X86EHFlavour2Dwarf2L);
    2637             : 
    2638             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour0L2Dwarf[] = {
    2639             :   { X86::EAX, -2U },
    2640             :   { X86::EBP, -2U },
    2641             :   { X86::EBX, -2U },
    2642             :   { X86::ECX, -2U },
    2643             :   { X86::EDI, -2U },
    2644             :   { X86::EDX, -2U },
    2645             :   { X86::EIP, -2U },
    2646             :   { X86::ESI, -2U },
    2647             :   { X86::ESP, -2U },
    2648             :   { X86::RAX, 0U },
    2649             :   { X86::RBP, 6U },
    2650             :   { X86::RBX, 3U },
    2651             :   { X86::RCX, 2U },
    2652             :   { X86::RDI, 5U },
    2653             :   { X86::RDX, 1U },
    2654             :   { X86::RIP, 16U },
    2655             :   { X86::RSI, 4U },
    2656             :   { X86::RSP, 7U },
    2657             :   { X86::K0, 118U },
    2658             :   { X86::K1, 119U },
    2659             :   { X86::K2, 120U },
    2660             :   { X86::K3, 121U },
    2661             :   { X86::K4, 122U },
    2662             :   { X86::K5, 123U },
    2663             :   { X86::K6, 124U },
    2664             :   { X86::K7, 125U },
    2665             :   { X86::MM0, 41U },
    2666             :   { X86::MM1, 42U },
    2667             :   { X86::MM2, 43U },
    2668             :   { X86::MM3, 44U },
    2669             :   { X86::MM4, 45U },
    2670             :   { X86::MM5, 46U },
    2671             :   { X86::MM6, 47U },
    2672             :   { X86::MM7, 48U },
    2673             :   { X86::R8, 8U },
    2674             :   { X86::R9, 9U },
    2675             :   { X86::R10, 10U },
    2676             :   { X86::R11, 11U },
    2677             :   { X86::R12, 12U },
    2678             :   { X86::R13, 13U },
    2679             :   { X86::R14, 14U },
    2680             :   { X86::R15, 15U },
    2681             :   { X86::ST0, 33U },
    2682             :   { X86::ST1, 34U },
    2683             :   { X86::ST2, 35U },
    2684             :   { X86::ST3, 36U },
    2685             :   { X86::ST4, 37U },
    2686             :   { X86::ST5, 38U },
    2687             :   { X86::ST6, 39U },
    2688             :   { X86::ST7, 40U },
    2689             :   { X86::XMM0, 17U },
    2690             :   { X86::XMM1, 18U },
    2691             :   { X86::XMM2, 19U },
    2692             :   { X86::XMM3, 20U },
    2693             :   { X86::XMM4, 21U },
    2694             :   { X86::XMM5, 22U },
    2695             :   { X86::XMM6, 23U },
    2696             :   { X86::XMM7, 24U },
    2697             :   { X86::XMM8, 25U },
    2698             :   { X86::XMM9, 26U },
    2699             :   { X86::XMM10, 27U },
    2700             :   { X86::XMM11, 28U },
    2701             :   { X86::XMM12, 29U },
    2702             :   { X86::XMM13, 30U },
    2703             :   { X86::XMM14, 31U },
    2704             :   { X86::XMM15, 32U },
    2705             :   { X86::XMM16, 67U },
    2706             :   { X86::XMM17, 68U },
    2707             :   { X86::XMM18, 69U },
    2708             :   { X86::XMM19, 70U },
    2709             :   { X86::XMM20, 71U },
    2710             :   { X86::XMM21, 72U },
    2711             :   { X86::XMM22, 73U },
    2712             :   { X86::XMM23, 74U },
    2713             :   { X86::XMM24, 75U },
    2714             :   { X86::XMM25, 76U },
    2715             :   { X86::XMM26, 77U },
    2716             :   { X86::XMM27, 78U },
    2717             :   { X86::XMM28, 79U },
    2718             :   { X86::XMM29, 80U },
    2719             :   { X86::XMM30, 81U },
    2720             :   { X86::XMM31, 82U },
    2721             :   { X86::YMM0, 17U },
    2722             :   { X86::YMM1, 18U },
    2723             :   { X86::YMM2, 19U },
    2724             :   { X86::YMM3, 20U },
    2725             :   { X86::YMM4, 21U },
    2726             :   { X86::YMM5, 22U },
    2727             :   { X86::YMM6, 23U },
    2728             :   { X86::YMM7, 24U },
    2729             :   { X86::YMM8, 25U },
    2730             :   { X86::YMM9, 26U },
    2731             :   { X86::YMM10, 27U },
    2732             :   { X86::YMM11, 28U },
    2733             :   { X86::YMM12, 29U },
    2734             :   { X86::YMM13, 30U },
    2735             :   { X86::YMM14, 31U },
    2736             :   { X86::YMM15, 32U },
    2737             :   { X86::YMM16, 67U },
    2738             :   { X86::YMM17, 68U },
    2739             :   { X86::YMM18, 69U },
    2740             :   { X86::YMM19, 70U },
    2741             :   { X86::YMM20, 71U },
    2742             :   { X86::YMM21, 72U },
    2743             :   { X86::YMM22, 73U },
    2744             :   { X86::YMM23, 74U },
    2745             :   { X86::YMM24, 75U },
    2746             :   { X86::YMM25, 76U },
    2747             :   { X86::YMM26, 77U },
    2748             :   { X86::YMM27, 78U },
    2749             :   { X86::YMM28, 79U },
    2750             :   { X86::YMM29, 80U },
    2751             :   { X86::YMM30, 81U },
    2752             :   { X86::YMM31, 82U },
    2753             :   { X86::ZMM0, 17U },
    2754             :   { X86::ZMM1, 18U },
    2755             :   { X86::ZMM2, 19U },
    2756             :   { X86::ZMM3, 20U },
    2757             :   { X86::ZMM4, 21U },
    2758             :   { X86::ZMM5, 22U },
    2759             :   { X86::ZMM6, 23U },
    2760             :   { X86::ZMM7, 24U },
    2761             :   { X86::ZMM8, 25U },
    2762             :   { X86::ZMM9, 26U },
    2763             :   { X86::ZMM10, 27U },
    2764             :   { X86::ZMM11, 28U },
    2765             :   { X86::ZMM12, 29U },
    2766             :   { X86::ZMM13, 30U },
    2767             :   { X86::ZMM14, 31U },
    2768             :   { X86::ZMM15, 32U },
    2769             :   { X86::ZMM16, 67U },
    2770             :   { X86::ZMM17, 68U },
    2771             :   { X86::ZMM18, 69U },
    2772             :   { X86::ZMM19, 70U },
    2773             :   { X86::ZMM20, 71U },
    2774             :   { X86::ZMM21, 72U },
    2775             :   { X86::ZMM22, 73U },
    2776             :   { X86::ZMM23, 74U },
    2777             :   { X86::ZMM24, 75U },
    2778             :   { X86::ZMM25, 76U },
    2779             :   { X86::ZMM26, 77U },
    2780             :   { X86::ZMM27, 78U },
    2781             :   { X86::ZMM28, 79U },
    2782             :   { X86::ZMM29, 80U },
    2783             :   { X86::ZMM30, 81U },
    2784             :   { X86::ZMM31, 82U },
    2785             : };
    2786             : extern const unsigned X86DwarfFlavour0L2DwarfSize = array_lengthof(X86DwarfFlavour0L2Dwarf);
    2787             : 
    2788             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour1L2Dwarf[] = {
    2789             :   { X86::EAX, 0U },
    2790             :   { X86::EBP, 4U },
    2791             :   { X86::EBX, 3U },
    2792             :   { X86::ECX, 1U },
    2793             :   { X86::EDI, 7U },
    2794             :   { X86::EDX, 2U },
    2795             :   { X86::EIP, 8U },
    2796             :   { X86::ESI, 6U },
    2797             :   { X86::ESP, 5U },
    2798             :   { X86::RAX, -2U },
    2799             :   { X86::RBP, -2U },
    2800             :   { X86::RBX, -2U },
    2801             :   { X86::RCX, -2U },
    2802             :   { X86::RDI, -2U },
    2803             :   { X86::RDX, -2U },
    2804             :   { X86::RIP, -2U },
    2805             :   { X86::RSI, -2U },
    2806             :   { X86::RSP, -2U },
    2807             :   { X86::K0, 93U },
    2808             :   { X86::K1, 94U },
    2809             :   { X86::K2, 95U },
    2810             :   { X86::K3, 96U },
    2811             :   { X86::K4, 97U },
    2812             :   { X86::K5, 98U },
    2813             :   { X86::K6, 99U },
    2814             :   { X86::K7, 100U },
    2815             :   { X86::MM0, 29U },
    2816             :   { X86::MM1, 30U },
    2817             :   { X86::MM2, 31U },
    2818             :   { X86::MM3, 32U },
    2819             :   { X86::MM4, 33U },
    2820             :   { X86::MM5, 34U },
    2821             :   { X86::MM6, 35U },
    2822             :   { X86::MM7, 36U },
    2823             :   { X86::R8, -2U },
    2824             :   { X86::R9, -2U },
    2825             :   { X86::R10, -2U },
    2826             :   { X86::R11, -2U },
    2827             :   { X86::R12, -2U },
    2828             :   { X86::R13, -2U },
    2829             :   { X86::R14, -2U },
    2830             :   { X86::R15, -2U },
    2831             :   { X86::ST0, 12U },
    2832             :   { X86::ST1, 13U },
    2833             :   { X86::ST2, 14U },
    2834             :   { X86::ST3, 15U },
    2835             :   { X86::ST4, 16U },
    2836             :   { X86::ST5, 17U },
    2837             :   { X86::ST6, 18U },
    2838             :   { X86::ST7, 19U },
    2839             :   { X86::XMM0, 21U },
    2840             :   { X86::XMM1, 22U },
    2841             :   { X86::XMM2, 23U },
    2842             :   { X86::XMM3, 24U },
    2843             :   { X86::XMM4, 25U },
    2844             :   { X86::XMM5, 26U },
    2845             :   { X86::XMM6, 27U },
    2846             :   { X86::XMM7, 28U },
    2847             :   { X86::XMM8, -2U },
    2848             :   { X86::XMM9, -2U },
    2849             :   { X86::XMM10, -2U },
    2850             :   { X86::XMM11, -2U },
    2851             :   { X86::XMM12, -2U },
    2852             :   { X86::XMM13, -2U },
    2853             :   { X86::XMM14, -2U },
    2854             :   { X86::XMM15, -2U },
    2855             :   { X86::XMM16, -2U },
    2856             :   { X86::XMM17, -2U },
    2857             :   { X86::XMM18, -2U },
    2858             :   { X86::XMM19, -2U },
    2859             :   { X86::XMM20, -2U },
    2860             :   { X86::XMM21, -2U },
    2861             :   { X86::XMM22, -2U },
    2862             :   { X86::XMM23, -2U },
    2863             :   { X86::XMM24, -2U },
    2864             :   { X86::XMM25, -2U },
    2865             :   { X86::XMM26, -2U },
    2866             :   { X86::XMM27, -2U },
    2867             :   { X86::XMM28, -2U },
    2868             :   { X86::XMM29, -2U },
    2869             :   { X86::XMM30, -2U },
    2870             :   { X86::XMM31, -2U },
    2871             :   { X86::YMM0, 21U },
    2872             :   { X86::YMM1, 22U },
    2873             :   { X86::YMM2, 23U },
    2874             :   { X86::YMM3, 24U },
    2875             :   { X86::YMM4, 25U },
    2876             :   { X86::YMM5, 26U },
    2877             :   { X86::YMM6, 27U },
    2878             :   { X86::YMM7, 28U },
    2879             :   { X86::YMM8, -2U },
    2880             :   { X86::YMM9, -2U },
    2881             :   { X86::YMM10, -2U },
    2882             :   { X86::YMM11, -2U },
    2883             :   { X86::YMM12, -2U },
    2884             :   { X86::YMM13, -2U },
    2885             :   { X86::YMM14, -2U },
    2886             :   { X86::YMM15, -2U },
    2887             :   { X86::YMM16, -2U },
    2888             :   { X86::YMM17, -2U },
    2889             :   { X86::YMM18, -2U },
    2890             :   { X86::YMM19, -2U },
    2891             :   { X86::YMM20, -2U },
    2892             :   { X86::YMM21, -2U },
    2893             :   { X86::YMM22, -2U },
    2894             :   { X86::YMM23, -2U },
    2895             :   { X86::YMM24, -2U },
    2896             :   { X86::YMM25, -2U },
    2897             :   { X86::YMM26, -2U },
    2898             :   { X86::YMM27, -2U },
    2899             :   { X86::YMM28, -2U },
    2900             :   { X86::YMM29, -2U },
    2901             :   { X86::YMM30, -2U },
    2902             :   { X86::YMM31, -2U },
    2903             :   { X86::ZMM0, 21U },
    2904             :   { X86::ZMM1, 22U },
    2905             :   { X86::ZMM2, 23U },
    2906             :   { X86::ZMM3, 24U },
    2907             :   { X86::ZMM4, 25U },
    2908             :   { X86::ZMM5, 26U },
    2909             :   { X86::ZMM6, 27U },
    2910             :   { X86::ZMM7, 28U },
    2911             :   { X86::ZMM8, -2U },
    2912             :   { X86::ZMM9, -2U },
    2913             :   { X86::ZMM10, -2U },
    2914             :   { X86::ZMM11, -2U },
    2915             :   { X86::ZMM12, -2U },
    2916             :   { X86::ZMM13, -2U },
    2917             :   { X86::ZMM14, -2U },
    2918             :   { X86::ZMM15, -2U },
    2919             :   { X86::ZMM16, -2U },
    2920             :   { X86::ZMM17, -2U },
    2921             :   { X86::ZMM18, -2U },
    2922             :   { X86::ZMM19, -2U },
    2923             :   { X86::ZMM20, -2U },
    2924             :   { X86::ZMM21, -2U },
    2925             :   { X86::ZMM22, -2U },
    2926             :   { X86::ZMM23, -2U },
    2927             :   { X86::ZMM24, -2U },
    2928             :   { X86::ZMM25, -2U },
    2929             :   { X86::ZMM26, -2U },
    2930             :   { X86::ZMM27, -2U },
    2931             :   { X86::ZMM28, -2U },
    2932             :   { X86::ZMM29, -2U },
    2933             :   { X86::ZMM30, -2U },
    2934             :   { X86::ZMM31, -2U },
    2935             : };
    2936             : extern const unsigned X86DwarfFlavour1L2DwarfSize = array_lengthof(X86DwarfFlavour1L2Dwarf);
    2937             : 
    2938             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour2L2Dwarf[] = {
    2939             :   { X86::EAX, 0U },
    2940             :   { X86::EBP, 5U },
    2941             :   { X86::EBX, 3U },
    2942             :   { X86::ECX, 1U },
    2943             :   { X86::EDI, 7U },
    2944             :   { X86::EDX, 2U },
    2945             :   { X86::EIP, 8U },
    2946             :   { X86::ESI, 6U },
    2947             :   { X86::ESP, 4U },
    2948             :   { X86::RAX, -2U },
    2949             :   { X86::RBP, -2U },
    2950             :   { X86::RBX, -2U },
    2951             :   { X86::RCX, -2U },
    2952             :   { X86::RDI, -2U },
    2953             :   { X86::RDX, -2U },
    2954             :   { X86::RIP, -2U },
    2955             :   { X86::RSI, -2U },
    2956             :   { X86::RSP, -2U },
    2957             :   { X86::K0, 93U },
    2958             :   { X86::K1, 94U },
    2959             :   { X86::K2, 95U },
    2960             :   { X86::K3, 96U },
    2961             :   { X86::K4, 97U },
    2962             :   { X86::K5, 98U },
    2963             :   { X86::K6, 99U },
    2964             :   { X86::K7, 100U },
    2965             :   { X86::MM0, 29U },
    2966             :   { X86::MM1, 30U },
    2967             :   { X86::MM2, 31U },
    2968             :   { X86::MM3, 32U },
    2969             :   { X86::MM4, 33U },
    2970             :   { X86::MM5, 34U },
    2971             :   { X86::MM6, 35U },
    2972             :   { X86::MM7, 36U },
    2973             :   { X86::R8, -2U },
    2974             :   { X86::R9, -2U },
    2975             :   { X86::R10, -2U },
    2976             :   { X86::R11, -2U },
    2977             :   { X86::R12, -2U },
    2978             :   { X86::R13, -2U },
    2979             :   { X86::R14, -2U },
    2980             :   { X86::R15, -2U },
    2981             :   { X86::ST0, 11U },
    2982             :   { X86::ST1, 12U },
    2983             :   { X86::ST2, 13U },
    2984             :   { X86::ST3, 14U },
    2985             :   { X86::ST4, 15U },
    2986             :   { X86::ST5, 16U },
    2987             :   { X86::ST6, 17U },
    2988             :   { X86::ST7, 18U },
    2989             :   { X86::XMM0, 21U },
    2990             :   { X86::XMM1, 22U },
    2991             :   { X86::XMM2, 23U },
    2992             :   { X86::XMM3, 24U },
    2993             :   { X86::XMM4, 25U },
    2994             :   { X86::XMM5, 26U },
    2995             :   { X86::XMM6, 27U },
    2996             :   { X86::XMM7, 28U },
    2997             :   { X86::XMM8, -2U },
    2998             :   { X86::XMM9, -2U },
    2999             :   { X86::XMM10, -2U },
    3000             :   { X86::XMM11, -2U },
    3001             :   { X86::XMM12, -2U },
    3002             :   { X86::XMM13, -2U },
    3003             :   { X86::XMM14, -2U },
    3004             :   { X86::XMM15, -2U },
    3005             :   { X86::XMM16, -2U },
    3006             :   { X86::XMM17, -2U },
    3007             :   { X86::XMM18, -2U },
    3008             :   { X86::XMM19, -2U },
    3009             :   { X86::XMM20, -2U },
    3010             :   { X86::XMM21, -2U },
    3011             :   { X86::XMM22, -2U },
    3012             :   { X86::XMM23, -2U },
    3013             :   { X86::XMM24, -2U },
    3014             :   { X86::XMM25, -2U },
    3015             :   { X86::XMM26, -2U },
    3016             :   { X86::XMM27, -2U },
    3017             :   { X86::XMM28, -2U },
    3018             :   { X86::XMM29, -2U },
    3019             :   { X86::XMM30, -2U },
    3020             :   { X86::XMM31, -2U },
    3021             :   { X86::YMM0, 21U },
    3022             :   { X86::YMM1, 22U },
    3023             :   { X86::YMM2, 23U },
    3024             :   { X86::YMM3, 24U },
    3025             :   { X86::YMM4, 25U },
    3026             :   { X86::YMM5, 26U },
    3027             :   { X86::YMM6, 27U },
    3028             :   { X86::YMM7, 28U },
    3029             :   { X86::YMM8, -2U },
    3030             :   { X86::YMM9, -2U },
    3031             :   { X86::YMM10, -2U },
    3032             :   { X86::YMM11, -2U },
    3033             :   { X86::YMM12, -2U },
    3034             :   { X86::YMM13, -2U },
    3035             :   { X86::YMM14, -2U },
    3036             :   { X86::YMM15, -2U },
    3037             :   { X86::YMM16, -2U },
    3038             :   { X86::YMM17, -2U },
    3039             :   { X86::YMM18, -2U },
    3040             :   { X86::YMM19, -2U },
    3041             :   { X86::YMM20, -2U },
    3042             :   { X86::YMM21, -2U },
    3043             :   { X86::YMM22, -2U },
    3044             :   { X86::YMM23, -2U },
    3045             :   { X86::YMM24, -2U },
    3046             :   { X86::YMM25, -2U },
    3047             :   { X86::YMM26, -2U },
    3048             :   { X86::YMM27, -2U },
    3049             :   { X86::YMM28, -2U },
    3050             :   { X86::YMM29, -2U },
    3051             :   { X86::YMM30, -2U },
    3052             :   { X86::YMM31, -2U },
    3053             :   { X86::ZMM0, 21U },
    3054             :   { X86::ZMM1, 22U },
    3055             :   { X86::ZMM2, 23U },
    3056             :   { X86::ZMM3, 24U },
    3057             :   { X86::ZMM4, 25U },
    3058             :   { X86::ZMM5, 26U },
    3059             :   { X86::ZMM6, 27U },
    3060             :   { X86::ZMM7, 28U },
    3061             :   { X86::ZMM8, -2U },
    3062             :   { X86::ZMM9, -2U },
    3063             :   { X86::ZMM10, -2U },
    3064             :   { X86::ZMM11, -2U },
    3065             :   { X86::ZMM12, -2U },
    3066             :   { X86::ZMM13, -2U },
    3067             :   { X86::ZMM14, -2U },
    3068             :   { X86::ZMM15, -2U },
    3069             :   { X86::ZMM16, -2U },
    3070             :   { X86::ZMM17, -2U },
    3071             :   { X86::ZMM18, -2U },
    3072             :   { X86::ZMM19, -2U },
    3073             :   { X86::ZMM20, -2U },
    3074             :   { X86::ZMM21, -2U },
    3075             :   { X86::ZMM22, -2U },
    3076             :   { X86::ZMM23, -2U },
    3077             :   { X86::ZMM24, -2U },
    3078             :   { X86::ZMM25, -2U },
    3079             :   { X86::ZMM26, -2U },
    3080             :   { X86::ZMM27, -2U },
    3081             :   { X86::ZMM28, -2U },
    3082             :   { X86::ZMM29, -2U },
    3083             :   { X86::ZMM30, -2U },
    3084             :   { X86::ZMM31, -2U },
    3085             : };
    3086             : extern const unsigned X86DwarfFlavour2L2DwarfSize = array_lengthof(X86DwarfFlavour2L2Dwarf);
    3087             : 
    3088             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour0L2Dwarf[] = {
    3089             :   { X86::EAX, -2U },
    3090             :   { X86::EBP, -2U },
    3091             :   { X86::EBX, -2U },
    3092             :   { X86::ECX, -2U },
    3093             :   { X86::EDI, -2U },
    3094             :   { X86::EDX, -2U },
    3095             :   { X86::EIP, -2U },
    3096             :   { X86::ESI, -2U },
    3097             :   { X86::ESP, -2U },
    3098             :   { X86::RAX, 0U },
    3099             :   { X86::RBP, 6U },
    3100             :   { X86::RBX, 3U },
    3101             :   { X86::RCX, 2U },
    3102             :   { X86::RDI, 5U },
    3103             :   { X86::RDX, 1U },
    3104             :   { X86::RIP, 16U },
    3105             :   { X86::RSI, 4U },
    3106             :   { X86::RSP, 7U },
    3107             :   { X86::K0, 118U },
    3108             :   { X86::K1, 119U },
    3109             :   { X86::K2, 120U },
    3110             :   { X86::K3, 121U },
    3111             :   { X86::K4, 122U },
    3112             :   { X86::K5, 123U },
    3113             :   { X86::K6, 124U },
    3114             :   { X86::K7, 125U },
    3115             :   { X86::MM0, 41U },
    3116             :   { X86::MM1, 42U },
    3117             :   { X86::MM2, 43U },
    3118             :   { X86::MM3, 44U },
    3119             :   { X86::MM4, 45U },
    3120             :   { X86::MM5, 46U },
    3121             :   { X86::MM6, 47U },
    3122             :   { X86::MM7, 48U },
    3123             :   { X86::R8, 8U },
    3124             :   { X86::R9, 9U },
    3125             :   { X86::R10, 10U },
    3126             :   { X86::R11, 11U },
    3127             :   { X86::R12, 12U },
    3128             :   { X86::R13, 13U },
    3129             :   { X86::R14, 14U },
    3130             :   { X86::R15, 15U },
    3131             :   { X86::ST0, 33U },
    3132             :   { X86::ST1, 34U },
    3133             :   { X86::ST2, 35U },
    3134             :   { X86::ST3, 36U },
    3135             :   { X86::ST4, 37U },
    3136             :   { X86::ST5, 38U },
    3137             :   { X86::ST6, 39U },
    3138             :   { X86::ST7, 40U },
    3139             :   { X86::XMM0, 17U },
    3140             :   { X86::XMM1, 18U },
    3141             :   { X86::XMM2, 19U },
    3142             :   { X86::XMM3, 20U },
    3143             :   { X86::XMM4, 21U },
    3144             :   { X86::XMM5, 22U },
    3145             :   { X86::XMM6, 23U },
    3146             :   { X86::XMM7, 24U },
    3147             :   { X86::XMM8, 25U },
    3148             :   { X86::XMM9, 26U },
    3149             :   { X86::XMM10, 27U },
    3150             :   { X86::XMM11, 28U },
    3151             :   { X86::XMM12, 29U },
    3152             :   { X86::XMM13, 30U },
    3153             :   { X86::XMM14, 31U },
    3154             :   { X86::XMM15, 32U },
    3155             :   { X86::XMM16, 67U },
    3156             :   { X86::XMM17, 68U },
    3157             :   { X86::XMM18, 69U },
    3158             :   { X86::XMM19, 70U },
    3159             :   { X86::XMM20, 71U },
    3160             :   { X86::XMM21, 72U },
    3161             :   { X86::XMM22, 73U },
    3162             :   { X86::XMM23, 74U },
    3163             :   { X86::XMM24, 75U },
    3164             :   { X86::XMM25, 76U },
    3165             :   { X86::XMM26, 77U },
    3166             :   { X86::XMM27, 78U },
    3167             :   { X86::XMM28, 79U },
    3168             :   { X86::XMM29, 80U },
    3169             :   { X86::XMM30, 81U },
    3170             :   { X86::XMM31, 82U },
    3171             :   { X86::YMM0, 17U },
    3172             :   { X86::YMM1, 18U },
    3173             :   { X86::YMM2, 19U },
    3174             :   { X86::YMM3, 20U },
    3175             :   { X86::YMM4, 21U },
    3176             :   { X86::YMM5, 22U },
    3177             :   { X86::YMM6, 23U },
    3178             :   { X86::YMM7, 24U },
    3179             :   { X86::YMM8, 25U },
    3180             :   { X86::YMM9, 26U },
    3181             :   { X86::YMM10, 27U },
    3182             :   { X86::YMM11, 28U },
    3183             :   { X86::YMM12, 29U },
    3184             :   { X86::YMM13, 30U },
    3185             :   { X86::YMM14, 31U },
    3186             :   { X86::YMM15, 32U },
    3187             :   { X86::YMM16, 67U },
    3188             :   { X86::YMM17, 68U },
    3189             :   { X86::YMM18, 69U },
    3190             :   { X86::YMM19, 70U },
    3191             :   { X86::YMM20, 71U },
    3192             :   { X86::YMM21, 72U },
    3193             :   { X86::YMM22, 73U },
    3194             :   { X86::YMM23, 74U },
    3195             :   { X86::YMM24, 75U },
    3196             :   { X86::YMM25, 76U },
    3197             :   { X86::YMM26, 77U },
    3198             :   { X86::YMM27, 78U },
    3199             :   { X86::YMM28, 79U },
    3200             :   { X86::YMM29, 80U },
    3201             :   { X86::YMM30, 81U },
    3202             :   { X86::YMM31, 82U },
    3203             :   { X86::ZMM0, 17U },
    3204             :   { X86::ZMM1, 18U },
    3205             :   { X86::ZMM2, 19U },
    3206             :   { X86::ZMM3, 20U },
    3207             :   { X86::ZMM4, 21U },
    3208             :   { X86::ZMM5, 22U },
    3209             :   { X86::ZMM6, 23U },
    3210             :   { X86::ZMM7, 24U },
    3211             :   { X86::ZMM8, 25U },
    3212             :   { X86::ZMM9, 26U },
    3213             :   { X86::ZMM10, 27U },
    3214             :   { X86::ZMM11, 28U },
    3215             :   { X86::ZMM12, 29U },
    3216             :   { X86::ZMM13, 30U },
    3217             :   { X86::ZMM14, 31U },
    3218             :   { X86::ZMM15, 32U },
    3219             :   { X86::ZMM16, 67U },
    3220             :   { X86::ZMM17, 68U },
    3221             :   { X86::ZMM18, 69U },
    3222             :   { X86::ZMM19, 70U },
    3223             :   { X86::ZMM20, 71U },
    3224             :   { X86::ZMM21, 72U },
    3225             :   { X86::ZMM22, 73U },
    3226             :   { X86::ZMM23, 74U },
    3227             :   { X86::ZMM24, 75U },
    3228             :   { X86::ZMM25, 76U },
    3229             :   { X86::ZMM26, 77U },
    3230             :   { X86::ZMM27, 78U },
    3231             :   { X86::ZMM28, 79U },
    3232             :   { X86::ZMM29, 80U },
    3233             :   { X86::ZMM30, 81U },
    3234             :   { X86::ZMM31, 82U },
    3235             : };
    3236             : extern const unsigned X86EHFlavour0L2DwarfSize = array_lengthof(X86EHFlavour0L2Dwarf);
    3237             : 
    3238             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour1L2Dwarf[] = {
    3239             :   { X86::EAX, 0U },
    3240             :   { X86::EBP, 4U },
    3241             :   { X86::EBX, 3U },
    3242             :   { X86::ECX, 1U },
    3243             :   { X86::EDI, 7U },
    3244             :   { X86::EDX, 2U },
    3245             :   { X86::EIP, 8U },
    3246             :   { X86::ESI, 6U },
    3247             :   { X86::ESP, 5U },
    3248             :   { X86::RAX, -2U },
    3249             :   { X86::RBP, -2U },
    3250             :   { X86::RBX, -2U },
    3251             :   { X86::RCX, -2U },
    3252             :   { X86::RDI, -2U },
    3253             :   { X86::RDX, -2U },
    3254             :   { X86::RIP, -2U },
    3255             :   { X86::RSI, -2U },
    3256             :   { X86::RSP, -2U },
    3257             :   { X86::K0, 93U },
    3258             :   { X86::K1, 94U },
    3259             :   { X86::K2, 95U },
    3260             :   { X86::K3, 96U },
    3261             :   { X86::K4, 97U },
    3262             :   { X86::K5, 98U },
    3263             :   { X86::K6, 99U },
    3264             :   { X86::K7, 100U },
    3265             :   { X86::MM0, 29U },
    3266             :   { X86::MM1, 30U },
    3267             :   { X86::MM2, 31U },
    3268             :   { X86::MM3, 32U },
    3269             :   { X86::MM4, 33U },
    3270             :   { X86::MM5, 34U },
    3271             :   { X86::MM6, 35U },
    3272             :   { X86::MM7, 36U },
    3273             :   { X86::R8, -2U },
    3274             :   { X86::R9, -2U },
    3275             :   { X86::R10, -2U },
    3276             :   { X86::R11, -2U },
    3277             :   { X86::R12, -2U },
    3278             :   { X86::R13, -2U },
    3279             :   { X86::R14, -2U },
    3280             :   { X86::R15, -2U },
    3281             :   { X86::ST0, 12U },
    3282             :   { X86::ST1, 13U },
    3283             :   { X86::ST2, 14U },
    3284             :   { X86::ST3, 15U },
    3285             :   { X86::ST4, 16U },
    3286             :   { X86::ST5, 17U },
    3287             :   { X86::ST6, 18U },
    3288             :   { X86::ST7, 19U },
    3289             :   { X86::XMM0, 21U },
    3290             :   { X86::XMM1, 22U },
    3291             :   { X86::XMM2, 23U },
    3292             :   { X86::XMM3, 24U },
    3293             :   { X86::XMM4, 25U },
    3294             :   { X86::XMM5, 26U },
    3295             :   { X86::XMM6, 27U },
    3296             :   { X86::XMM7, 28U },
    3297             :   { X86::XMM8, -2U },
    3298             :   { X86::XMM9, -2U },
    3299             :   { X86::XMM10, -2U },
    3300             :   { X86::XMM11, -2U },
    3301             :   { X86::XMM12, -2U },
    3302             :   { X86::XMM13, -2U },
    3303             :   { X86::XMM14, -2U },
    3304             :   { X86::XMM15, -2U },
    3305             :   { X86::XMM16, -2U },
    3306             :   { X86::XMM17, -2U },
    3307             :   { X86::XMM18, -2U },
    3308             :   { X86::XMM19, -2U },
    3309             :   { X86::XMM20, -2U },
    3310             :   { X86::XMM21, -2U },
    3311             :   { X86::XMM22, -2U },
    3312             :   { X86::XMM23, -2U },
    3313             :   { X86::XMM24, -2U },
    3314             :   { X86::XMM25, -2U },
    3315             :   { X86::XMM26, -2U },
    3316             :   { X86::XMM27, -2U },
    3317             :   { X86::XMM28, -2U },
    3318             :   { X86::XMM29, -2U },
    3319             :   { X86::XMM30, -2U },
    3320             :   { X86::XMM31, -2U },
    3321             :   { X86::YMM0, 21U },
    3322             :   { X86::YMM1, 22U },
    3323             :   { X86::YMM2, 23U },
    3324             :   { X86::YMM3, 24U },
    3325             :   { X86::YMM4, 25U },
    3326             :   { X86::YMM5, 26U },
    3327             :   { X86::YMM6, 27U },
    3328             :   { X86::YMM7, 28U },
    3329             :   { X86::YMM8, -2U },
    3330             :   { X86::YMM9, -2U },
    3331             :   { X86::YMM10, -2U },
    3332             :   { X86::YMM11, -2U },
    3333             :   { X86::YMM12, -2U },
    3334             :   { X86::YMM13, -2U },
    3335             :   { X86::YMM14, -2U },
    3336             :   { X86::YMM15, -2U },
    3337             :   { X86::YMM16, -2U },
    3338             :   { X86::YMM17, -2U },
    3339             :   { X86::YMM18, -2U },
    3340             :   { X86::YMM19, -2U },
    3341             :   { X86::YMM20, -2U },
    3342             :   { X86::YMM21, -2U },
    3343             :   { X86::YMM22, -2U },
    3344             :   { X86::YMM23, -2U },
    3345             :   { X86::YMM24, -2U },
    3346             :   { X86::YMM25, -2U },
    3347             :   { X86::YMM26, -2U },
    3348             :   { X86::YMM27, -2U },
    3349             :   { X86::YMM28, -2U },
    3350             :   { X86::YMM29, -2U },
    3351             :   { X86::YMM30, -2U },
    3352             :   { X86::YMM31, -2U },
    3353             :   { X86::ZMM0, 21U },
    3354             :   { X86::ZMM1, 22U },
    3355             :   { X86::ZMM2, 23U },
    3356             :   { X86::ZMM3, 24U },
    3357             :   { X86::ZMM4, 25U },
    3358             :   { X86::ZMM5, 26U },
    3359             :   { X86::ZMM6, 27U },
    3360             :   { X86::ZMM7, 28U },
    3361             :   { X86::ZMM8, -2U },
    3362             :   { X86::ZMM9, -2U },
    3363             :   { X86::ZMM10, -2U },
    3364             :   { X86::ZMM11, -2U },
    3365             :   { X86::ZMM12, -2U },
    3366             :   { X86::ZMM13, -2U },
    3367             :   { X86::ZMM14, -2U },
    3368             :   { X86::ZMM15, -2U },
    3369             :   { X86::ZMM16, -2U },
    3370             :   { X86::ZMM17, -2U },
    3371             :   { X86::ZMM18, -2U },
    3372             :   { X86::ZMM19, -2U },
    3373             :   { X86::ZMM20, -2U },
    3374             :   { X86::ZMM21, -2U },
    3375             :   { X86::ZMM22, -2U },
    3376             :   { X86::ZMM23, -2U },
    3377             :   { X86::ZMM24, -2U },
    3378             :   { X86::ZMM25, -2U },
    3379             :   { X86::ZMM26, -2U },
    3380             :   { X86::ZMM27, -2U },
    3381             :   { X86::ZMM28, -2U },
    3382             :   { X86::ZMM29, -2U },
    3383             :   { X86::ZMM30, -2U },
    3384             :   { X86::ZMM31, -2U },
    3385             : };
    3386             : extern const unsigned X86EHFlavour1L2DwarfSize = array_lengthof(X86EHFlavour1L2Dwarf);
    3387             : 
    3388             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour2L2Dwarf[] = {
    3389             :   { X86::EAX, 0U },
    3390             :   { X86::EBP, 5U },
    3391             :   { X86::EBX, 3U },
    3392             :   { X86::ECX, 1U },
    3393             :   { X86::EDI, 7U },
    3394             :   { X86::EDX, 2U },
    3395             :   { X86::EIP, 8U },
    3396             :   { X86::ESI, 6U },
    3397             :   { X86::ESP, 4U },
    3398             :   { X86::RAX, -2U },
    3399             :   { X86::RBP, -2U },
    3400             :   { X86::RBX, -2U },
    3401             :   { X86::RCX, -2U },
    3402             :   { X86::RDI, -2U },
    3403             :   { X86::RDX, -2U },
    3404             :   { X86::RIP, -2U },
    3405             :   { X86::RSI, -2U },
    3406             :   { X86::RSP, -2U },
    3407             :   { X86::K0, 93U },
    3408             :   { X86::K1, 94U },
    3409             :   { X86::K2, 95U },
    3410             :   { X86::K3, 96U },
    3411             :   { X86::K4, 97U },
    3412             :   { X86::K5, 98U },
    3413             :   { X86::K6, 99U },
    3414             :   { X86::K7, 100U },
    3415             :   { X86::MM0, 29U },
    3416             :   { X86::MM1, 30U },
    3417             :   { X86::MM2, 31U },
    3418             :   { X86::MM3, 32U },
    3419             :   { X86::MM4, 33U },
    3420             :   { X86::MM5, 34U },
    3421             :   { X86::MM6, 35U },
    3422             :   { X86::MM7, 36U },
    3423             :   { X86::R8, -2U },
    3424             :   { X86::R9, -2U },
    3425             :   { X86::R10, -2U },
    3426             :   { X86::R11, -2U },
    3427             :   { X86::R12, -2U },
    3428             :   { X86::R13, -2U },
    3429             :   { X86::R14, -2U },
    3430             :   { X86::R15, -2U },
    3431             :   { X86::ST0, 11U },
    3432             :   { X86::ST1, 12U },
    3433             :   { X86::ST2, 13U },
    3434             :   { X86::ST3, 14U },
    3435             :   { X86::ST4, 15U },
    3436             :   { X86::ST5, 16U },
    3437             :   { X86::ST6, 17U },
    3438             :   { X86::ST7, 18U },
    3439             :   { X86::XMM0, 21U },
    3440             :   { X86::XMM1, 22U },
    3441             :   { X86::XMM2, 23U },
    3442             :   { X86::XMM3, 24U },
    3443             :   { X86::XMM4, 25U },
    3444             :   { X86::XMM5, 26U },
    3445             :   { X86::XMM6, 27U },
    3446             :   { X86::XMM7, 28U },
    3447             :   { X86::XMM8, -2U },
    3448             :   { X86::XMM9, -2U },
    3449             :   { X86::XMM10, -2U },
    3450             :   { X86::XMM11, -2U },
    3451             :   { X86::XMM12, -2U },
    3452             :   { X86::XMM13, -2U },
    3453             :   { X86::XMM14, -2U },
    3454             :   { X86::XMM15, -2U },
    3455             :   { X86::XMM16, -2U },
    3456             :   { X86::XMM17, -2U },
    3457             :   { X86::XMM18, -2U },
    3458             :   { X86::XMM19, -2U },
    3459             :   { X86::XMM20, -2U },
    3460             :   { X86::XMM21, -2U },
    3461             :   { X86::XMM22, -2U },
    3462             :   { X86::XMM23, -2U },
    3463             :   { X86::XMM24, -2U },
    3464             :   { X86::XMM25, -2U },
    3465             :   { X86::XMM26, -2U },
    3466             :   { X86::XMM27, -2U },
    3467             :   { X86::XMM28, -2U },
    3468             :   { X86::XMM29, -2U },
    3469             :   { X86::XMM30, -2U },
    3470             :   { X86::XMM31, -2U },
    3471             :   { X86::YMM0, 21U },
    3472             :   { X86::YMM1, 22U },
    3473             :   { X86::YMM2, 23U },
    3474             :   { X86::YMM3, 24U },
    3475             :   { X86::YMM4, 25U },
    3476             :   { X86::YMM5, 26U },
    3477             :   { X86::YMM6, 27U },
    3478             :   { X86::YMM7, 28U },
    3479             :   { X86::YMM8, -2U },
    3480             :   { X86::YMM9, -2U },
    3481             :   { X86::YMM10, -2U },
    3482             :   { X86::YMM11, -2U },
    3483             :   { X86::YMM12, -2U },
    3484             :   { X86::YMM13, -2U },
    3485             :   { X86::YMM14, -2U },
    3486             :   { X86::YMM15, -2U },
    3487             :   { X86::YMM16, -2U },
    3488             :   { X86::YMM17, -2U },
    3489             :   { X86::YMM18, -2U },
    3490             :   { X86::YMM19, -2U },
    3491             :   { X86::YMM20, -2U },
    3492             :   { X86::YMM21, -2U },
    3493             :   { X86::YMM22, -2U },
    3494             :   { X86::YMM23, -2U },
    3495             :   { X86::YMM24, -2U },
    3496             :   { X86::YMM25, -2U },
    3497             :   { X86::YMM26, -2U },
    3498             :   { X86::YMM27, -2U },
    3499             :   { X86::YMM28, -2U },
    3500             :   { X86::YMM29, -2U },
    3501             :   { X86::YMM30, -2U },
    3502             :   { X86::YMM31, -2U },
    3503             :   { X86::ZMM0, 21U },
    3504             :   { X86::ZMM1, 22U },
    3505             :   { X86::ZMM2, 23U },
    3506             :   { X86::ZMM3, 24U },
    3507             :   { X86::ZMM4, 25U },
    3508             :   { X86::ZMM5, 26U },
    3509             :   { X86::ZMM6, 27U },
    3510             :   { X86::ZMM7, 28U },
    3511             :   { X86::ZMM8, -2U },
    3512             :   { X86::ZMM9, -2U },
    3513             :   { X86::ZMM10, -2U },
    3514             :   { X86::ZMM11, -2U },
    3515             :   { X86::ZMM12, -2U },
    3516             :   { X86::ZMM13, -2U },
    3517             :   { X86::ZMM14, -2U },
    3518             :   { X86::ZMM15, -2U },
    3519             :   { X86::ZMM16, -2U },
    3520             :   { X86::ZMM17, -2U },
    3521             :   { X86::ZMM18, -2U },
    3522             :   { X86::ZMM19, -2U },
    3523             :   { X86::ZMM20, -2U },
    3524             :   { X86::ZMM21, -2U },
    3525             :   { X86::ZMM22, -2U },
    3526             :   { X86::ZMM23, -2U },
    3527             :   { X86::ZMM24, -2U },
    3528             :   { X86::ZMM25, -2U },
    3529             :   { X86::ZMM26, -2U },
    3530             :   { X86::ZMM27, -2U },
    3531             :   { X86::ZMM28, -2U },
    3532             :   { X86::ZMM29, -2U },
    3533             :   { X86::ZMM30, -2U },
    3534             :   { X86::ZMM31, -2U },
    3535             : };
    3536             : extern const unsigned X86EHFlavour2L2DwarfSize = array_lengthof(X86EHFlavour2L2Dwarf);
    3537             : 
    3538             : extern const uint16_t X86RegEncodingTable[] = {
    3539             :   0,
    3540             :   4,
    3541             :   0,
    3542             :   0,
    3543             :   7,
    3544             :   3,
    3545             :   5,
    3546             :   5,
    3547             :   3,
    3548             :   5,
    3549             :   1,
    3550             :   1,
    3551             :   1,
    3552             :   6,
    3553             :   7,
    3554             :   7,
    3555             :   2,
    3556             :   3,
    3557             :   2,
    3558             :   0,
    3559             :   5,
    3560             :   3,
    3561             :   1,
    3562             :   7,
    3563             :   2,
    3564             :   0,
    3565             :   0,
    3566             :   4,
    3567             :   0,
    3568             :   6,
    3569             :   4,
    3570             :   0,
    3571             :   4,
    3572             :   5,
    3573             :   0,
    3574             :   0,
    3575             :   5,
    3576             :   3,
    3577             :   1,
    3578             :   7,
    3579             :   2,
    3580             :   0,
    3581             :   4,
    3582             :   6,
    3583             :   4,
    3584             :   6,
    3585             :   6,
    3586             :   4,
    3587             :   4,
    3588             :   2,
    3589             :   0,
    3590             :   1,
    3591             :   2,
    3592             :   3,
    3593             :   0,
    3594             :   1,
    3595             :   2,
    3596             :   3,
    3597             :   4,
    3598             :   5,
    3599             :   6,
    3600             :   7,
    3601             :   8,
    3602             :   9,
    3603             :   10,
    3604             :   11,
    3605             :   12,
    3606             :   13,
    3607             :   14,
    3608             :   15,
    3609             :   0,
    3610             :   1,
    3611             :   2,
    3612             :   3,
    3613             :   4,
    3614             :   5,
    3615             :   6,
    3616             :   7,
    3617             :   8,
    3618             :   9,
    3619             :   10,
    3620             :   11,
    3621             :   12,
    3622             :   13,
    3623             :   14,
    3624             :   15,
    3625             :   0,
    3626             :   0,
    3627             :   0,
    3628             :   0,
    3629             :   0,
    3630             :   0,
    3631             :   0,
    3632             :   0,
    3633             :   0,
    3634             :   1,
    3635             :   2,
    3636             :   3,
    3637             :   4,
    3638             :   5,
    3639             :   6,
    3640             :   7,
    3641             :   0,
    3642             :   1,
    3643             :   2,
    3644             :   3,
    3645             :   4,
    3646             :   5,
    3647             :   6,
    3648             :   7,
    3649             :   8,
    3650             :   9,
    3651             :   10,
    3652             :   11,
    3653             :   12,
    3654             :   13,
    3655             :   14,
    3656             :   15,
    3657             :   0,
    3658             :   1,
    3659             :   2,
    3660             :   3,
    3661             :   4,
    3662             :   5,
    3663             :   6,
    3664             :   7,
    3665             :   0,
    3666             :   1,
    3667             :   2,
    3668             :   3,
    3669             :   4,
    3670             :   5,
    3671             :   6,
    3672             :   7,
    3673             :   8,
    3674             :   9,
    3675             :   10,
    3676             :   11,
    3677             :   12,
    3678             :   13,
    3679             :   14,
    3680             :   15,
    3681             :   16,
    3682             :   17,
    3683             :   18,
    3684             :   19,
    3685             :   20,
    3686             :   21,
    3687             :   22,
    3688             :   23,
    3689             :   24,
    3690             :   25,
    3691             :   26,
    3692             :   27,
    3693             :   28,
    3694             :   29,
    3695             :   30,
    3696             :   31,
    3697             :   0,
    3698             :   1,
    3699             :   2,
    3700             :   3,
    3701             :   4,
    3702             :   5,
    3703             :   6,
    3704             :   7,
    3705             :   8,
    3706             :   9,
    3707             :   10,
    3708             :   11,
    3709             :   12,
    3710             :   13,
    3711             :   14,
    3712             :   15,
    3713             :   16,
    3714             :   17,
    3715             :   18,
    3716             :   19,
    3717             :   20,
    3718             :   21,
    3719             :   22,
    3720             :   23,
    3721             :   24,
    3722             :   25,
    3723             :   26,
    3724             :   27,
    3725             :   28,
    3726             :   29,
    3727             :   30,
    3728             :   31,
    3729             :   0,
    3730             :   1,
    3731             :   2,
    3732             :   3,
    3733             :   4,
    3734             :   5,
    3735             :   6,
    3736             :   7,
    3737             :   8,
    3738             :   9,
    3739             :   10,
    3740             :   11,
    3741             :   12,
    3742             :   13,
    3743             :   14,
    3744             :   15,
    3745             :   16,
    3746             :   17,
    3747             :   18,
    3748             :   19,
    3749             :   20,
    3750             :   21,
    3751             :   22,
    3752             :   23,
    3753             :   24,
    3754             :   25,
    3755             :   26,
    3756             :   27,
    3757             :   28,
    3758             :   29,
    3759             :   30,
    3760             :   31,
    3761             :   8,
    3762             :   9,
    3763             :   10,
    3764             :   11,
    3765             :   12,
    3766             :   13,
    3767             :   14,
    3768             :   15,
    3769             :   8,
    3770             :   9,
    3771             :   10,
    3772             :   11,
    3773             :   12,
    3774             :   13,
    3775             :   14,
    3776             :   15,
    3777             :   8,
    3778             :   9,
    3779             :   10,
    3780             :   11,
    3781             :   12,
    3782             :   13,
    3783             :   14,
    3784             :   15,
    3785             : };
    3786       16392 : static inline void InitX86MCRegisterInfo(MCRegisterInfo *RI, unsigned RA, unsigned DwarfFlavour = 0, unsigned EHFlavour = 0, unsigned PC = 0) {
    3787       16392 :   RI->InitMCRegisterInfo(X86RegDesc, 246, RA, PC, X86MCRegisterClasses, 102, X86RegUnitRoots, 131, X86RegDiffLists, X86LaneMaskLists, X86RegStrings, X86RegClassStrings, X86SubRegIdxLists, 7,
    3788             : X86SubRegIdxRanges, X86RegEncodingTable);
    3789             : 
    3790       16392 :   switch (DwarfFlavour) {
    3791           0 :   default:
    3792           0 :     llvm_unreachable("Unknown DWARF flavour");
    3793       12556 :   case 0:
    3794             :     RI->mapDwarfRegsToLLVMRegs(X86DwarfFlavour0Dwarf2L, X86DwarfFlavour0Dwarf2LSize, false);
    3795             :     break;
    3796           0 :   case 1:
    3797             :     RI->mapDwarfRegsToLLVMRegs(X86DwarfFlavour1Dwarf2L, X86DwarfFlavour1Dwarf2LSize, false);
    3798             :     break;
    3799        3836 :   case 2:
    3800             :     RI->mapDwarfRegsToLLVMRegs(X86DwarfFlavour2Dwarf2L, X86DwarfFlavour2Dwarf2LSize, false);
    3801             :     break;
    3802             :   }
    3803       16392 :   switch (EHFlavour) {
    3804           0 :   default:
    3805           0 :     llvm_unreachable("Unknown DWARF flavour");
    3806       12556 :   case 0:
    3807             :     RI->mapDwarfRegsToLLVMRegs(X86EHFlavour0Dwarf2L, X86EHFlavour0Dwarf2LSize, true);
    3808             :     break;
    3809         919 :   case 1:
    3810             :     RI->mapDwarfRegsToLLVMRegs(X86EHFlavour1Dwarf2L, X86EHFlavour1Dwarf2LSize, true);
    3811             :     break;
    3812        2917 :   case 2:
    3813             :     RI->mapDwarfRegsToLLVMRegs(X86EHFlavour2Dwarf2L, X86EHFlavour2Dwarf2LSize, true);
    3814             :     break;
    3815             :   }
    3816       16392 :   switch (DwarfFlavour) {
    3817           0 :   default:
    3818           0 :     llvm_unreachable("Unknown DWARF flavour");
    3819       12556 :   case 0:
    3820             :     RI->mapLLVMRegsToDwarfRegs(X86DwarfFlavour0L2Dwarf, X86DwarfFlavour0L2DwarfSize, false);
    3821             :     break;
    3822           0 :   case 1:
    3823             :     RI->mapLLVMRegsToDwarfRegs(X86DwarfFlavour1L2Dwarf, X86DwarfFlavour1L2DwarfSize, false);
    3824             :     break;
    3825        3836 :   case 2:
    3826             :     RI->mapLLVMRegsToDwarfRegs(X86DwarfFlavour2L2Dwarf, X86DwarfFlavour2L2DwarfSize, false);
    3827             :     break;
    3828             :   }
    3829       16392 :   switch (EHFlavour) {
    3830           0 :   default:
    3831           0 :     llvm_unreachable("Unknown DWARF flavour");
    3832       12556 :   case 0:
    3833             :     RI->mapLLVMRegsToDwarfRegs(X86EHFlavour0L2Dwarf, X86EHFlavour0L2DwarfSize, true);
    3834             :     break;
    3835         919 :   case 1:
    3836             :     RI->mapLLVMRegsToDwarfRegs(X86EHFlavour1L2Dwarf, X86EHFlavour1L2DwarfSize, true);
    3837             :     break;
    3838        2917 :   case 2:
    3839             :     RI->mapLLVMRegsToDwarfRegs(X86EHFlavour2L2Dwarf, X86EHFlavour2L2DwarfSize, true);
    3840             :     break;
    3841             :   }
    3842       16392 : }
    3843             : 
    3844             : } // end namespace llvm
    3845             : 
    3846             : #endif // GET_REGINFO_MC_DESC
    3847             : 
    3848             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
    3849             : |*                                                                            *|
    3850             : |* Register Information Header Fragment                                       *|
    3851             : |*                                                                            *|
    3852             : |* Automatically generated file, do not edit!                                 *|
    3853             : |*                                                                            *|
    3854             : \*===----------------------------------------------------------------------===*/
    3855             : 
    3856             : 
    3857             : #ifdef GET_REGINFO_HEADER
    3858             : #undef GET_REGINFO_HEADER
    3859             : 
    3860             : #include "llvm/Target/TargetRegisterInfo.h"
    3861             : 
    3862             : namespace llvm {
    3863             : 
    3864             : class X86FrameLowering;
    3865             : 
    3866        7749 : struct X86GenRegisterInfo : public TargetRegisterInfo {
    3867             :   explicit X86GenRegisterInfo(unsigned RA, unsigned D = 0, unsigned E = 0, unsigned PC = 0);
    3868             :   unsigned composeSubRegIndicesImpl(unsigned, unsigned) const override;
    3869             :   LaneBitmask composeSubRegIndexLaneMaskImpl(unsigned, LaneBitmask) const override;
    3870             :   LaneBitmask reverseComposeSubRegIndexLaneMaskImpl(unsigned, LaneBitmask) const override;
    3871             :   const TargetRegisterClass *getSubClassWithSubReg(const TargetRegisterClass*, unsigned) const override;
    3872             :   const RegClassWeight &getRegClassWeight(const TargetRegisterClass *RC) const override;
    3873             :   unsigned getRegUnitWeight(unsigned RegUnit) const override;
    3874             :   unsigned getNumRegPressureSets() const override;
    3875             :   const char *getRegPressureSetName(unsigned Idx) const override;
    3876             :   unsigned getRegPressureSetLimit(const MachineFunction &MF, unsigned Idx) const override;
    3877             :   const int *getRegClassPressureSets(const TargetRegisterClass *RC) const override;
    3878             :   const int *getRegUnitPressureSets(unsigned RegUnit) const override;
    3879             :   ArrayRef<const char *> getRegMaskNames() const override;
    3880             :   ArrayRef<const uint32_t *> getRegMasks() const override;
    3881             :   /// Devirtualized TargetFrameLowering.
    3882             :   static const X86FrameLowering *getFrameLowering(
    3883             :       const MachineFunction &MF);
    3884             : };
    3885             : 
    3886             : namespace X86 { // Register classes
    3887             :   extern const TargetRegisterClass GR8RegClass;
    3888             :   extern const TargetRegisterClass GR8_NOREXRegClass;
    3889             :   extern const TargetRegisterClass GR8_ABCD_HRegClass;
    3890             :   extern const TargetRegisterClass GR8_ABCD_LRegClass;
    3891             :   extern const TargetRegisterClass GR16RegClass;
    3892             :   extern const TargetRegisterClass GR16_NOREXRegClass;
    3893             :   extern const TargetRegisterClass VK1RegClass;
    3894             :   extern const TargetRegisterClass VK16RegClass;
    3895             :   extern const TargetRegisterClass VK2RegClass;
    3896             :   extern const TargetRegisterClass VK4RegClass;
    3897             :   extern const TargetRegisterClass VK8RegClass;
    3898             :   extern const TargetRegisterClass VK16WMRegClass;
    3899             :   extern const TargetRegisterClass VK1WMRegClass;
    3900             :   extern const TargetRegisterClass VK2WMRegClass;
    3901             :   extern const TargetRegisterClass VK4WMRegClass;
    3902             :   extern const TargetRegisterClass VK8WMRegClass;
    3903             :   extern const TargetRegisterClass SEGMENT_REGRegClass;
    3904             :   extern const TargetRegisterClass GR16_ABCDRegClass;
    3905             :   extern const TargetRegisterClass FPCCRRegClass;
    3906             :   extern const TargetRegisterClass FR32XRegClass;
    3907             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_RBPRegClass;
    3908             :   extern const TargetRegisterClass LOW32_ADDR_ACCESSRegClass;
    3909             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass;
    3910             :   extern const TargetRegisterClass FR32RegClass;
    3911             :   extern const TargetRegisterClass GR32RegClass;
    3912             :   extern const TargetRegisterClass GR32_NOAXRegClass;
    3913             :   extern const TargetRegisterClass GR32_NOSPRegClass;
    3914             :   extern const TargetRegisterClass GR32_NOAX_and_GR32_NOSPRegClass;
    3915             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass;
    3916             :   extern const TargetRegisterClass DEBUG_REGRegClass;
    3917             :   extern const TargetRegisterClass GR32_NOREXRegClass;
    3918             :   extern const TargetRegisterClass VK32RegClass;
    3919             :   extern const TargetRegisterClass GR32_NOAX_and_GR32_NOREXRegClass;
    3920             :   extern const TargetRegisterClass GR32_NOREX_NOSPRegClass;
    3921             :   extern const TargetRegisterClass RFP32RegClass;
    3922             :   extern const TargetRegisterClass VK32WMRegClass;
    3923             :   extern const TargetRegisterClass GR32_NOAX_and_GR32_NOREX_NOSPRegClass;
    3924             :   extern const TargetRegisterClass GR32_ABCDRegClass;
    3925             :   extern const TargetRegisterClass GR32_ABCD_and_GR32_NOAXRegClass;
    3926             :   extern const TargetRegisterClass GR32_TCRegClass;
    3927             :   extern const TargetRegisterClass GR32_ADRegClass;
    3928             :   extern const TargetRegisterClass GR32_NOAX_and_GR32_TCRegClass;
    3929             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClass;
    3930             :   extern const TargetRegisterClass CCRRegClass;
    3931             :   extern const TargetRegisterClass GR32_AD_and_GR32_NOAXRegClass;
    3932             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitRegClass;
    3933             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_with_sub_32bitRegClass;
    3934             :   extern const TargetRegisterClass RFP64RegClass;
    3935             :   extern const TargetRegisterClass FR64XRegClass;
    3936             :   extern const TargetRegisterClass GR64RegClass;
    3937             :   extern const TargetRegisterClass CONTROL_REGRegClass;
    3938             :   extern const TargetRegisterClass FR64RegClass;
    3939             :   extern const TargetRegisterClass GR64_with_sub_8bitRegClass;
    3940             :   extern const TargetRegisterClass GR64_NOSPRegClass;
    3941             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_NOAXRegClass;
    3942             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass;
    3943             :   extern const TargetRegisterClass GR64_NOREXRegClass;
    3944             :   extern const TargetRegisterClass GR64_TCRegClass;
    3945             :   extern const TargetRegisterClass GR64_NOSP_and_GR64_TCRegClass;
    3946             :   extern const TargetRegisterClass GR64_TCW64RegClass;
    3947             :   extern const TargetRegisterClass GR64_with_sub_16bit_in_GR16_NOREXRegClass;
    3948             :   extern const TargetRegisterClass VK64RegClass;
    3949             :   extern const TargetRegisterClass VR64RegClass;
    3950             :   extern const TargetRegisterClass GR64_NOREX_NOSPRegClass;
    3951             :   extern const TargetRegisterClass GR64_NOSP_and_GR64_TCW64RegClass;
    3952             :   extern const TargetRegisterClass GR64_TC_and_GR64_TCW64RegClass;
    3953             :   extern const TargetRegisterClass GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass;
    3954             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass;
    3955             :   extern const TargetRegisterClass VK64WMRegClass;
    3956             :   extern const TargetRegisterClass GR64_NOREX_and_GR64_TCRegClass;
    3957             :   extern const TargetRegisterClass GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass;
    3958             :   extern const TargetRegisterClass GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClass;
    3959             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClass;
    3960             :   extern const TargetRegisterClass GR64_NOREX_NOSP_and_GR64_TCRegClass;
    3961             :   extern const TargetRegisterClass GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass;
    3962             :   extern const TargetRegisterClass GR64_ABCDRegClass;
    3963             :   extern const TargetRegisterClass GR64_NOREX_and_GR64_TCW64RegClass;
    3964             :   extern const TargetRegisterClass GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass;
    3965             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXRegClass;
    3966             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_TCRegClass;
    3967             :   extern const TargetRegisterClass GR64_ADRegClass;
    3968             :   extern const TargetRegisterClass GR64_and_LOW32_ADDR_ACCESS_RBPRegClass;
    3969             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCRegClass;
    3970             :   extern const TargetRegisterClass GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPRegClass;
    3971             :   extern const TargetRegisterClass GR64_and_LOW32_ADDR_ACCESSRegClass;
    3972             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXRegClass;
    3973             :   extern const TargetRegisterClass RSTRegClass;
    3974             :   extern const TargetRegisterClass RFP80RegClass;
    3975             :   extern const TargetRegisterClass VR128XRegClass;
    3976             :   extern const TargetRegisterClass FR128RegClass;
    3977             :   extern const TargetRegisterClass VR128RegClass;
    3978             :   extern const TargetRegisterClass VR128HRegClass;
    3979             :   extern const TargetRegisterClass VR128LRegClass;
    3980             :   extern const TargetRegisterClass BNDRRegClass;
    3981             :   extern const TargetRegisterClass VR256XRegClass;
    3982             :   extern const TargetRegisterClass VR256RegClass;
    3983             :   extern const TargetRegisterClass VR256HRegClass;
    3984             :   extern const TargetRegisterClass VR256LRegClass;
    3985             :   extern const TargetRegisterClass VR512RegClass;
    3986             :   extern const TargetRegisterClass VR512_with_sub_xmm_in_FR128RegClass;
    3987             :   extern const TargetRegisterClass VR512_with_sub_xmm_in_VR128HRegClass;
    3988             :   extern const TargetRegisterClass VR512_with_sub_xmm_in_VR128LRegClass;
    3989             : } // end namespace X86
    3990             : 
    3991             : } // end namespace llvm
    3992             : 
    3993             : #endif // GET_REGINFO_HEADER
    3994             : 
    3995             : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
    3996             : |*                                                                            *|
    3997             : |* Target Register and Register Classes Information                           *|
    3998             : |*                                                                            *|
    3999             : |* Automatically generated file, do not edit!                                 *|
    4000             : |*                                                                            *|
    4001             : \*===----------------------------------------------------------------------===*/
    4002             : 
    4003             : 
    4004             : #ifdef GET_REGINFO_TARGET_DESC
    4005             : #undef GET_REGINFO_TARGET_DESC
    4006             : 
    4007             : namespace llvm {
    4008             : 
    4009             : extern const MCRegisterClass X86MCRegisterClasses[];
    4010             : 
    4011             : static const MVT::SimpleValueType VTLists[] = {
    4012             :   /* 0 */ MVT::i8, MVT::Other,
    4013             :   /* 2 */ MVT::i16, MVT::Other,
    4014             :   /* 4 */ MVT::i32, MVT::Other,
    4015             :   /* 6 */ MVT::i64, MVT::Other,
    4016             :   /* 8 */ MVT::f80, MVT::f64, MVT::f32, MVT::Other,
    4017             :   /* 12 */ MVT::f64, MVT::Other,
    4018             :   /* 14 */ MVT::f80, MVT::Other,
    4019             :   /* 16 */ MVT::i128, MVT::f128, MVT::Other,
    4020             :   /* 19 */ MVT::v1i1, MVT::Other,
    4021             :   /* 21 */ MVT::v2i1, MVT::Other,
    4022             :   /* 23 */ MVT::v4i1, MVT::Other,
    4023             :   /* 25 */ MVT::v8i1, MVT::Other,
    4024             :   /* 27 */ MVT::v16i1, MVT::Other,
    4025             :   /* 29 */ MVT::v32i1, MVT::Other,
    4026             :   /* 31 */ MVT::v64i1, MVT::Other,
    4027             :   /* 33 */ MVT::v4f32, MVT::v2f64, MVT::v16i8, MVT::v8i16, MVT::v4i32, MVT::v2i64, MVT::Other,
    4028             :   /* 40 */ MVT::v8f32, MVT::v4f64, MVT::v32i8, MVT::v16i16, MVT::v8i32, MVT::v4i64, MVT::Other,
    4029             :   /* 47 */ MVT::v16f32, MVT::v8f64, MVT::v64i8, MVT::v32i16, MVT::v16i32, MVT::v8i64, MVT::Other,
    4030             :   /* 54 */ MVT::x86mmx, MVT::Other,
    4031             : };
    4032             : 
    4033             : static const char *const SubRegIndexNameTable[] = { "sub_8bit", "sub_8bit_hi", "sub_16bit", "sub_32bit", "sub_xmm", "sub_ymm", "" };
    4034             : 
    4035             : 
    4036             : static const LaneBitmask SubRegIndexLaneMaskTable[] = {
    4037             :   LaneBitmask::getAll(),
    4038             :   LaneBitmask(0x00000001), // sub_8bit
    4039             :   LaneBitmask(0x00000002), // sub_8bit_hi
    4040             :   LaneBitmask(0x00000003), // sub_16bit
    4041             :   LaneBitmask(0x00000003), // sub_32bit
    4042             :   LaneBitmask(0x00000004), // sub_xmm
    4043             :   LaneBitmask(0x00000004), // sub_ymm
    4044       72306 :  };
    4045             : 
    4046             : 
    4047             : 
    4048             : static const TargetRegisterClass *const NullRegClasses[] = { nullptr };
    4049             : 
    4050             : static const uint32_t GR8SubClassMask[] = {
    4051             :   0x0000000f, 0x00000000, 0x00000000, 0x00000000, 
    4052             :   0x5f420030, 0x94f033f3, 0x002defcd, 0x00000000, // sub_8bit
    4053             :   0x00020000, 0x000013e0, 0x0025c800, 0x00000000, // sub_8bit_hi
    4054             : };
    4055             : 
    4056             : static const uint32_t GR8_NOREXSubClassMask[] = {
    4057             :   0x0000000e, 0x00000000, 0x00000000, 0x00000000, 
    4058             :   0x00020000, 0x000013e0, 0x0025c800, 0x00000000, // sub_8bit
    4059             :   0x00020000, 0x000013e0, 0x0025c800, 0x00000000, // sub_8bit_hi
    4060             : };
    4061             : 
    4062             : static const uint32_t GR8_ABCD_HSubClassMask[] = {
    4063             :   0x00000004, 0x00000000, 0x00000000, 0x00000000, 
    4064             :   0x00020000, 0x000013e0, 0x0025c800, 0x00000000, // sub_8bit_hi
    4065             : };
    4066             : 
    4067             : static const uint32_t GR8_ABCD_LSubClassMask[] = {
    4068             :   0x00000008, 0x00000000, 0x00000000, 0x00000000, 
    4069             :   0x00020000, 0x000013e0, 0x0025c800, 0x00000000, // sub_8bit
    4070             : };
    4071             : 
    4072             : static const uint32_t GR16SubClassMask[] = {
    4073             :   0x00020030, 0x00000000, 0x00000000, 0x00000000, 
    4074             :   0x5f400000, 0x94f033f3, 0x002defcd, 0x00000000, // sub_16bit
    4075             : };
    4076             : 
    4077             : static const uint32_t GR16_NOREXSubClassMask[] = {
    4078             :   0x00020020, 0x00000000, 0x00000000, 0x00000000, 
    4079             :   0x50000000, 0x900033f3, 0x002deb08, 0x00000000, // sub_16bit
    4080             : };
    4081             : 
    4082             : static const uint32_t VK1SubClassMask[] = {
    4083             :   0x8000ffc0, 0x20000008, 0x00000010, 0x00000000, 
    4084             : };
    4085             : 
    4086             : static const uint32_t VK16SubClassMask[] = {
    4087             :   0x8000ffc0, 0x20000008, 0x00000010, 0x00000000, 
    4088             : };
    4089             : 
    4090             : static const uint32_t VK2SubClassMask[] = {
    4091             :   0x8000ffc0, 0x20000008, 0x00000010, 0x00000000, 
    4092             : };
    4093             : 
    4094             : static const uint32_t VK4SubClassMask[] = {
    4095             :   0x8000ffc0, 0x20000008, 0x00000010, 0x00000000, 
    4096             : };
    4097             : 
    4098             : static const uint32_t VK8SubClassMask[] = {
    4099             :   0x8000ffc0, 0x20000008, 0x00000010, 0x00000000, 
    4100             : };
    4101             : 
    4102             : static const uint32_t VK16WMSubClassMask[] = {
    4103             :   0x0000f800, 0x00000008, 0x00000010, 0x00000000, 
    4104             : };
    4105             : 
    4106             : static const uint32_t VK1WMSubClassMask[] = {
    4107             :   0x0000f800, 0x00000008, 0x00000010, 0x00000000, 
    4108             : };
    4109             : 
    4110             : static const uint32_t VK2WMSubClassMask[] = {
    4111             :   0x0000f800, 0x00000008, 0x00000010, 0x00000000, 
    4112             : };
    4113             : 
    4114             : static const uint32_t VK4WMSubClassMask[] = {
    4115             :   0x0000f800, 0x00000008, 0x00000010, 0x00000000, 
    4116             : };
    4117             : 
    4118             : static const uint32_t VK8WMSubClassMask[] = {
    4119             :   0x0000f800, 0x00000008, 0x00000010, 0x00000000, 
    4120             : };
    4121             : 
    4122             : static const uint32_t SEGMENT_REGSubClassMask[] = {
    4123             :   0x00010000, 0x00000000, 0x00000000, 0x00000000, 
    4124             : };
    4125             : 
    4126             : static const uint32_t GR16_ABCDSubClassMask[] = {
    4127             :   0x00020000, 0x00000000, 0x00000000, 0x00000000, 
    4128             :   0x00000000, 0x000013e0, 0x0025c800, 0x00000000, // sub_16bit
    4129             : };
    4130             : 
    4131             : static const uint32_t FPCCRSubClassMask[] = {
    4132             :   0x00040000, 0x00000000, 0x00000000, 0x00000000, 
    4133             : };
    4134             : 
    4135             : static const uint32_t FR32XSubClassMask[] = {
    4136             :   0x00880000, 0x00090000, 0x1f000000, 0x00000000, 
    4137             :   0x00000000, 0x00000000, 0xc0000000, 0x0000003f, // sub_xmm
    4138             : };
    4139             : 
    4140             : static const uint32_t LOW32_ADDR_ACCESS_RBPSubClassMask[] = {
    4141             :   0x5f700000, 0x000077f3, 0x001a0000, 0x00000000, 
    4142             :   0x00000000, 0x94f02000, 0x002defcd, 0x00000000, // sub_32bit
    4143             : };
    4144             : 
    4145             : static const uint32_t LOW32_ADDR_ACCESSSubClassMask[] = {
    4146             :   0x4f200000, 0x000053f3, 0x00100000, 0x00000000, 
    4147             :   0x00000000, 0x94f02000, 0x002defcd, 0x00000000, // sub_32bit
    4148             : };
    4149             : 
    4150             : static const uint32_t LOW32_ADDR_ACCESS_RBP_with_sub_8bitSubClassMask[] = {
    4151             :   0x5f400000, 0x000033f3, 0x00080000, 0x00000000, 
    4152             :   0x00000000, 0x94f02000, 0x002defcd, 0x00000000, // sub_32bit
    4153             : };
    4154             : 
    4155             : static const uint32_t FR32SubClassMask[] = {
    4156             :   0x00800000, 0x00080000, 0x1e000000, 0x00000000, 
    4157             :   0x00000000, 0x00000000, 0x80000000, 0x0000003b, // sub_xmm
    4158             : };
    4159             : 
    4160             : static const uint32_t GR32SubClassMask[] = {
    4161             :   0x4f000000, 0x000013f3, 0x00000000, 0x00000000, 
    4162             :   0x00000000, 0x94f02000, 0x002defcd, 0x00000000, // sub_32bit
    4163             : };
    4164             : 
    4165             : static const uint32_t GR32_NOAXSubClassMask[] = {
    4166             :   0x0a000000, 0x00001251, 0x00000000, 0x00000000, 
    4167             :   0x00000000, 0x00c02000, 0x002c654c, 0x00000000, // sub_32bit
    4168             : };
    4169             : 
    4170             : static const uint32_t GR32_NOSPSubClassMask[] = {
    4171             :   0x0c000000, 0x000013f2, 0x00000000, 0x00000000, 
    4172             :   0x00000000, 0x84a02000, 0x002defc5, 0x00000000, // sub_32bit
    4173             : };
    4174             : 
    4175             : static const uint32_t GR32_NOAX_and_GR32_NOSPSubClassMask[] = {
    4176             :   0x08000000, 0x00001250, 0x00000000, 0x00000000, 
    4177             :   0x00000000, 0x00802000, 0x002c6544, 0x00000000, // sub_32bit
    4178             : };
    4179             : 
    4180             : static const uint32_t LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXSubClassMask[] = {
    4181             :   0x50000000, 0x000033f3, 0x00080000, 0x00000000, 
    4182             :   0x00000000, 0x90002000, 0x002deb08, 0x00000000, // sub_32bit
    4183             : };
    4184             : 
    4185             : static const uint32_t DEBUG_REGSubClassMask[] = {
    4186             :   0x20000000, 0x00000000, 0x00000000, 0x00000000, 
    4187             : };
    4188             : 
    4189             : static const uint32_t GR32_NOREXSubClassMask[] = {
    4190             :   0x40000000, 0x000013f3, 0x00000000, 0x00000000, 
    4191             :   0x00000000, 0x90002000, 0x002deb08, 0x00000000, // sub_32bit
    4192             : };
    4193             : 
    4194             : static const uint32_t VK32SubClassMask[] = {
    4195             :   0x80000000, 0x20000008, 0x00000010, 0x00000000, 
    4196             : };
    4197             : 
    4198             : static const uint32_t GR32_NOAX_and_GR32_NOREXSubClassMask[] = {
    4199             :   0x00000000, 0x00001251, 0x00000000, 0x00000000, 
    4200             :   0x00000000, 0x00002000, 0x002c6108, 0x00000000, // sub_32bit
    4201             : };
    4202             : 
    4203             : static const uint32_t GR32_NOREX_NOSPSubClassMask[] = {
    4204             :   0x00000000, 0x000013f2, 0x00000000, 0x00000000, 
    4205             :   0x00000000, 0x80002000, 0x002deb00, 0x00000000, // sub_32bit
    4206             : };
    4207             : 
    4208             : static const uint32_t RFP32SubClassMask[] = {
    4209             :   0x00000000, 0x00008004, 0x00800000, 0x00000000, 
    4210             : };
    4211             : 
    4212             : static const uint32_t VK32WMSubClassMask[] = {
    4213             :   0x00000000, 0x00000008, 0x00000010, 0x00000000, 
    4214             : };
    4215             : 
    4216             : static const uint32_t GR32_NOAX_and_GR32_NOREX_NOSPSubClassMask[] = {
    4217             :   0x00000000, 0x00001250, 0x00000000, 0x00000000, 
    4218             :   0x00000000, 0x00002000, 0x002c6100, 0x00000000, // sub_32bit
    4219             : };
    4220             : 
    4221             : static const uint32_t GR32_ABCDSubClassMask[] = {
    4222             :   0x00000000, 0x000013e0, 0x00000000, 0x00000000, 
    4223             :   0x00000000, 0x00000000, 0x0025c800, 0x00000000, // sub_32bit
    4224             : };
    4225             : 
    4226             : static const uint32_t GR32_ABCD_and_GR32_NOAXSubClassMask[] = {
    4227             :   0x00000000, 0x00001240, 0x00000000, 0x00000000, 
    4228             :   0x00000000, 0x00000000, 0x00244000, 0x00000000, // sub_32bit
    4229             : };
    4230             : 
    4231             : static const uint32_t GR32_TCSubClassMask[] = {
    4232             :   0x00000000, 0x00001380, 0x00000000, 0x00000000, 
    4233             :   0x00000000, 0x00000000, 0x00258000, 0x00000000, // sub_32bit
    4234             : };
    4235             : 
    4236             : static const uint32_t GR32_ADSubClassMask[] = {
    4237             :   0x00000000, 0x00001100, 0x00000000, 0x00000000, 
    4238             :   0x00000000, 0x00000000, 0x00210000, 0x00000000, // sub_32bit
    4239             : };
    4240             : 
    4241             : static const uint32_t GR32_NOAX_and_GR32_TCSubClassMask[] = {
    4242             :   0x00000000, 0x00001200, 0x00000000, 0x00000000, 
    4243             :   0x00000000, 0x00000000, 0x00240000, 0x00000000, // sub_32bit
    4244             : };
    4245             : 
    4246             : static const uint32_t LOW32_ADDR_ACCESS_RBP_with_sub_32bitSubClassMask[] = {
    4247             :   0x00000000, 0x00006400, 0x001a0000, 0x00000000, 
    4248             : };
    4249             : 
    4250             : static const uint32_t CCRSubClassMask[] = {
    4251             :   0x00000000, 0x00000800, 0x00000000, 0x00000000, 
    4252             : };
    4253             : 
    4254             : static const uint32_t GR32_AD_and_GR32_NOAXSubClassMask[] = {
    4255             :   0x00000000, 0x00001000, 0x00000000, 0x00000000, 
    4256             :   0x00000000, 0x00000000, 0x00200000, 0x00000000, // sub_32bit
    4257             : };
    4258             : 
    4259             : static const uint32_t LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitSubClassMask[] = {
    4260             :   0x00000000, 0x00002000, 0x00080000, 0x00000000, 
    4261             : };
    4262             : 
    4263             : static const uint32_t LOW32_ADDR_ACCESS_with_sub_32bitSubClassMask[] = {
    4264             :   0x00000000, 0x00004000, 0x00100000, 0x00000000, 
    4265             : };
    4266             : 
    4267             : static const uint32_t RFP64SubClassMask[] = {
    4268             :   0x00000000, 0x00008000, 0x00800000, 0x00000000, 
    4269             : };
    4270             : 
    4271             : static const uint32_t FR64XSubClassMask[] = {
    4272             :   0x00000000, 0x00090000, 0x1f000000, 0x00000000, 
    4273             :   0x00000000, 0x00000000, 0xc0000000, 0x0000003f, // sub_xmm
    4274             : };
    4275             : 
    4276             : static const uint32_t GR64SubClassMask[] = {
    4277             :   0x00000000, 0x9ff20000, 0x003fffef, 0x00000000, 
    4278             : };
    4279             : 
    4280             : static const uint32_t CONTROL_REGSubClassMask[] = {
    4281             :   0x00000000, 0x00040000, 0x00000000, 0x00000000, 
    4282             : };
    4283             : 
    4284             : static const uint32_t FR64SubClassMask[] = {
    4285             :   0x00000000, 0x00080000, 0x1e000000, 0x00000000, 
    4286             :   0x00000000, 0x00000000, 0x80000000, 0x0000003b, // sub_xmm
    4287             : };
    4288             : 
    4289             : static const uint32_t GR64_with_sub_8bitSubClassMask[] = {
    4290             :   0x00000000, 0x94f00000, 0x002defcd, 0x00000000, 
    4291             : };
    4292             : 
    4293             : static const uint32_t GR64_NOSPSubClassMask[] = {
    4294             :   0x00000000, 0x84a00000, 0x002defc5, 0x00000000, 
    4295             : };
    4296             : 
    4297             : static const uint32_t GR64_with_sub_32bit_in_GR32_NOAXSubClassMask[] = {
    4298             :   0x00000000, 0x00c00000, 0x002c654c, 0x00000000, 
    4299             : };
    4300             : 
    4301             : static const uint32_t GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPSubClassMask[] = {
    4302             :   0x00000000, 0x00800000, 0x002c6544, 0x00000000, 
    4303             : };
    4304             : 
    4305             : static const uint32_t GR64_NOREXSubClassMask[] = {
    4306             :   0x00000000, 0x91000000, 0x003ffb28, 0x00000000, 
    4307             : };
    4308             : 
    4309             : static const uint32_t GR64_TCSubClassMask[] = {
    4310             :   0x00000000, 0x06000000, 0x0035b6a6, 0x00000000, 
    4311             : };
    4312             : 
    4313             : static const uint32_t GR64_NOSP_and_GR64_TCSubClassMask[] = {
    4314             :   0x00000000, 0x04000000, 0x0025a684, 0x00000000, 
    4315             : };
    4316             : 
    4317             : static const uint32_t GR64_TCW64SubClassMask[] = {
    4318             :   0x00000000, 0x08000000, 0x003594c3, 0x00000000, 
    4319             : };
    4320             : 
    4321             : static const uint32_t GR64_with_sub_16bit_in_GR16_NOREXSubClassMask[] = {
    4322             :   0x00000000, 0x90000000, 0x002deb08, 0x00000000, 
    4323             : };
    4324             : 
    4325             : static const uint32_t VK64SubClassMask[] = {
    4326             :   0x00000000, 0x20000000, 0x00000010, 0x00000000, 
    4327             : };
    4328             : 
    4329             : static const uint32_t VR64SubClassMask[] = {
    4330             :   0x00000000, 0x40000000, 0x00000000, 0x00000000, 
    4331             : };
    4332             : 
    4333             : static const uint32_t GR64_NOREX_NOSPSubClassMask[] = {
    4334             :   0x00000000, 0x80000000, 0x002deb00, 0x00000000, 
    4335             : };
    4336             : 
    4337             : static const uint32_t GR64_NOSP_and_GR64_TCW64SubClassMask[] = {
    4338             :   0x00000000, 0x00000000, 0x002584c1, 0x00000000, 
    4339             : };
    4340             : 
    4341             : static const uint32_t GR64_TC_and_GR64_TCW64SubClassMask[] = {
    4342             :   0x00000000, 0x00000000, 0x00359482, 0x00000000, 
    4343             : };
    4344             : 
    4345             : static const uint32_t GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXSubClassMask[] = {
    4346             :   0x00000000, 0x00000000, 0x00242404, 0x00000000, 
    4347             : };
    4348             : 
    4349             : static const uint32_t GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXSubClassMask[] = {
    4350             :   0x00000000, 0x00000000, 0x002c6108, 0x00000000, 
    4351             : };
    4352             : 
    4353             : static const uint32_t VK64WMSubClassMask[] = {
    4354             :   0x00000000, 0x00000000, 0x00000010, 0x00000000, 
    4355             : };
    4356             : 
    4357             : static const uint32_t GR64_NOREX_and_GR64_TCSubClassMask[] = {
    4358             :   0x00000000, 0x00000000, 0x0035b220, 0x00000000, 
    4359             : };
    4360             : 
    4361             : static const uint32_t GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXSubClassMask[] = {
    4362             :   0x00000000, 0x00000000, 0x00240440, 0x00000000, 
    4363             : };
    4364             : 
    4365             : static const uint32_t GR64_TC_and_GR64_NOSP_and_GR64_TCW64SubClassMask[] = {
    4366             :   0x00000000, 0x00000000, 0x00258480, 0x00000000, 
    4367             : };
    4368             : 
    4369             : static const uint32_t GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPSubClassMask[] = {
    4370             :   0x00000000, 0x00000000, 0x002c6100, 0x00000000, 
    4371             : };
    4372             : 
    4373             : static const uint32_t GR64_NOREX_NOSP_and_GR64_TCSubClassMask[] = {
    4374             :   0x00000000, 0x00000000, 0x0025a200, 0x00000000, 
    4375             : };
    4376             : 
    4377             : static const uint32_t GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXSubClassMask[] = {
    4378             :   0x00000000, 0x00000000, 0x00240400, 0x00000000, 
    4379             : };
    4380             : 
    4381             : static const uint32_t GR64_ABCDSubClassMask[] = {
    4382             :   0x00000000, 0x00000000, 0x0025c800, 0x00000000, 
    4383             : };
    4384             : 
    4385             : static const uint32_t GR64_NOREX_and_GR64_TCW64SubClassMask[] = {
    4386             :   0x00000000, 0x00000000, 0x00359000, 0x00000000, 
    4387             : };
    4388             : 
    4389             : static const uint32_t GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXSubClassMask[] = {
    4390             :   0x00000000, 0x00000000, 0x00242000, 0x00000000, 
    4391             : };
    4392             : 
    4393             : static const uint32_t GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXSubClassMask[] = {
    4394             :   0x00000000, 0x00000000, 0x00244000, 0x00000000, 
    4395             : };
    4396             : 
    4397             : static const uint32_t GR64_with_sub_32bit_in_GR32_TCSubClassMask[] = {
    4398             :   0x00000000, 0x00000000, 0x00258000, 0x00000000, 
    4399             : };
    4400             : 
    4401             : static const uint32_t GR64_ADSubClassMask[] = {
    4402             :   0x00000000, 0x00000000, 0x00210000, 0x00000000, 
    4403             : };
    4404             : 
    4405             : static const uint32_t GR64_and_LOW32_ADDR_ACCESS_RBPSubClassMask[] = {
    4406             :   0x00000000, 0x00000000, 0x001a0000, 0x00000000, 
    4407             : };
    4408             : 
    4409             : static const uint32_t GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCSubClassMask[] = {
    4410             :   0x00000000, 0x00000000, 0x00240000, 0x00000000, 
    4411             : };
    4412             : 
    4413             : static const uint32_t GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPSubClassMask[] = {
    4414             :   0x00000000, 0x00000000, 0x00080000, 0x00000000, 
    4415             : };
    4416             : 
    4417             : static const uint32_t GR64_and_LOW32_ADDR_ACCESSSubClassMask[] = {
    4418             :   0x00000000, 0x00000000, 0x00100000, 0x00000000, 
    4419             : };
    4420             : 
    4421             : static const uint32_t GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXSubClassMask[] = {
    4422             :   0x00000000, 0x00000000, 0x00200000, 0x00000000, 
    4423             : };
    4424             : 
    4425             : static const uint32_t RSTSubClassMask[] = {
    4426             :   0x00000000, 0x00000000, 0x00400000, 0x00000000, 
    4427             : };
    4428             : 
    4429             : static const uint32_t RFP80SubClassMask[] = {
    4430             :   0x00000000, 0x00000000, 0x00800000, 0x00000000, 
    4431             : };
    4432             : 
    4433             : static const uint32_t VR128XSubClassMask[] = {
    4434             :   0x00000000, 0x00000000, 0x1f000000, 0x00000000, 
    4435             :   0x00000000, 0x00000000, 0xc0000000, 0x0000003f, // sub_xmm
    4436             : };
    4437             : 
    4438             : static const uint32_t FR128SubClassMask[] = {
    4439             :   0x00000000, 0x00000000, 0x1e000000, 0x00000000, 
    4440             :   0x00000000, 0x00000000, 0x80000000, 0x0000003b, // sub_xmm
    4441             : };
    4442             : 
    4443             : static const uint32_t VR128SubClassMask[] = {
    4444             :   0x00000000, 0x00000000, 0x1e000000, 0x00000000, 
    4445             :   0x00000000, 0x00000000, 0x80000000, 0x0000003b, // sub_xmm
    4446             : };
    4447             : 
    4448             : static const uint32_t VR128HSubClassMask[] = {
    4449             :   0x00000000, 0x00000000, 0x08000000, 0x00000000, 
    4450             :   0x00000000, 0x00000000, 0x00000000, 0x00000011, // sub_xmm
    4451             : };
    4452             : 
    4453             : static const uint32_t VR128LSubClassMask[] = {
    4454             :   0x00000000, 0x00000000, 0x10000000, 0x00000000, 
    4455             :   0x00000000, 0x00000000, 0x00000000, 0x00000022, // sub_xmm
    4456             : };
    4457             : 
    4458             : static const uint32_t BNDRSubClassMask[] = {
    4459             :   0x00000000, 0x00000000, 0x20000000, 0x00000000, 
    4460             : };
    4461             : 
    4462             : static const uint32_t VR256XSubClassMask[] = {
    4463             :   0x00000000, 0x00000000, 0xc0000000, 0x00000003, 
    4464             :   0x00000000, 0x00000000, 0x00000000, 0x0000003c, // sub_ymm
    4465             : };
    4466             : 
    4467             : static const uint32_t VR256SubClassMask[] = {
    4468             :   0x00000000, 0x00000000, 0x80000000, 0x00000003, 
    4469             :   0x00000000, 0x00000000, 0x00000000, 0x00000038, // sub_ymm
    4470             : };
    4471             : 
    4472             : static const uint32_t VR256HSubClassMask[] = {
    4473             :   0x00000000, 0x00000000, 0x00000000, 0x00000001, 
    4474             :   0x00000000, 0x00000000, 0x00000000, 0x00000010, // sub_ymm
    4475             : };
    4476             : 
    4477             : static const uint32_t VR256LSubClassMask[] = {
    4478             :   0x00000000, 0x00000000, 0x00000000, 0x00000002, 
    4479             :   0x00000000, 0x00000000, 0x00000000, 0x00000020, // sub_ymm
    4480             : };
    4481             : 
    4482             : static const uint32_t VR512SubClassMask[] = {
    4483             :   0x00000000, 0x00000000, 0x00000000, 0x0000003c, 
    4484             : };
    4485             : 
    4486             : static const uint32_t VR512_with_sub_xmm_in_FR128SubClassMask[] = {
    4487             :   0x00000000, 0x00000000, 0x00000000, 0x00000038, 
    4488             : };
    4489             : 
    4490             : static const uint32_t VR512_with_sub_xmm_in_VR128HSubClassMask[] = {
    4491             :   0x00000000, 0x00000000, 0x00000000, 0x00000010, 
    4492             : };
    4493             : 
    4494             : static const uint32_t VR512_with_sub_xmm_in_VR128LSubClassMask[] = {
    4495             :   0x00000000, 0x00000000, 0x00000000, 0x00000020, 
    4496             : };
    4497             : 
    4498             : static const uint16_t SuperRegIdxSeqs[] = {
    4499             :   /* 0 */ 1, 0,
    4500             :   /* 2 */ 1, 2, 0,
    4501             :   /* 5 */ 3, 0,
    4502             :   /* 7 */ 4, 0,
    4503             :   /* 9 */ 5, 0,
    4504             :   /* 11 */ 6, 0,
    4505             : };
    4506             : 
    4507             : static const TargetRegisterClass *const GR8_NOREXSuperclasses[] = {
    4508             :   &X86::GR8RegClass,
    4509             :   nullptr
    4510             : };
    4511             : 
    4512             : static const TargetRegisterClass *const GR8_ABCD_HSuperclasses[] = {
    4513             :   &X86::GR8RegClass,
    4514             :   &X86::GR8_NOREXRegClass,
    4515             :   nullptr
    4516             : };
    4517             : 
    4518             : static const TargetRegisterClass *const GR8_ABCD_LSuperclasses[] = {
    4519             :   &X86::GR8RegClass,
    4520             :   &X86::GR8_NOREXRegClass,
    4521             :   nullptr
    4522             : };
    4523             : 
    4524             : static const TargetRegisterClass *const GR16_NOREXSuperclasses[] = {
    4525             :   &X86::GR16RegClass,
    4526             :   nullptr
    4527             : };
    4528             : 
    4529             : static const TargetRegisterClass *const VK1Superclasses[] = {
    4530             :   &X86::VK16RegClass,
    4531             :   &X86::VK2RegClass,
    4532             :   &X86::VK4RegClass,
    4533             :   &X86::VK8RegClass,
    4534             :   nullptr
    4535             : };
    4536             : 
    4537             : static const TargetRegisterClass *const VK16Superclasses[] = {
    4538             :   &X86::VK1RegClass,
    4539             :   &X86::VK2RegClass,
    4540             :   &X86::VK4RegClass,
    4541             :   &X86::VK8RegClass,
    4542             :   nullptr
    4543             : };
    4544             : 
    4545             : static const TargetRegisterClass *const VK2Superclasses[] = {
    4546             :   &X86::VK1RegClass,
    4547             :   &X86::VK16RegClass,
    4548             :   &X86::VK4RegClass,
    4549             :   &X86::VK8RegClass,
    4550             :   nullptr
    4551             : };
    4552             : 
    4553             : static const TargetRegisterClass *const VK4Superclasses[] = {
    4554             :   &X86::VK1RegClass,
    4555             :   &X86::VK16RegClass,
    4556             :   &X86::VK2RegClass,
    4557             :   &X86::VK8RegClass,
    4558             :   nullptr
    4559             : };
    4560             : 
    4561             : static const TargetRegisterClass *const VK8Superclasses[] = {
    4562             :   &X86::VK1RegClass,
    4563             :   &X86::VK16RegClass,
    4564             :   &X86::VK2RegClass,
    4565             :   &X86::VK4RegClass,
    4566             :   nullptr
    4567             : };
    4568             : 
    4569             : static const TargetRegisterClass *const VK16WMSuperclasses[] = {
    4570             :   &X86::VK1RegClass,
    4571             :   &X86::VK16RegClass,
    4572             :   &X86::VK2RegClass,
    4573             :   &X86::VK4RegClass,
    4574             :   &X86::VK8RegClass,
    4575             :   &X86::VK1WMRegClass,
    4576             :   &X86::VK2WMRegClass,
    4577             :   &X86::VK4WMRegClass,
    4578             :   &X86::VK8WMRegClass,
    4579             :   nullptr
    4580             : };
    4581             : 
    4582             : static const TargetRegisterClass *const VK1WMSuperclasses[] = {
    4583             :   &X86::VK1RegClass,
    4584             :   &X86::VK16RegClass,
    4585             :   &X86::VK2RegClass,
    4586             :   &X86::VK4RegClass,
    4587             :   &X86::VK8RegClass,
    4588             :   &X86::VK16WMRegClass,
    4589             :   &X86::VK2WMRegClass,
    4590             :   &X86::VK4WMRegClass,
    4591             :   &X86::VK8WMRegClass,
    4592             :   nullptr
    4593             : };
    4594             : 
    4595             : static const TargetRegisterClass *const VK2WMSuperclasses[] = {
    4596             :   &X86::VK1RegClass,
    4597             :   &X86::VK16RegClass,
    4598             :   &X86::VK2RegClass,
    4599             :   &X86::VK4RegClass,
    4600             :   &X86::VK8RegClass,
    4601             :   &X86::VK16WMRegClass,
    4602             :   &X86::VK1WMRegClass,
    4603             :   &X86::VK4WMRegClass,
    4604             :   &X86::VK8WMRegClass,
    4605             :   nullptr
    4606             : };
    4607             : 
    4608             : static const TargetRegisterClass *const VK4WMSuperclasses[] = {
    4609             :   &X86::VK1RegClass,
    4610             :   &X86::VK16RegClass,
    4611             :   &X86::VK2RegClass,
    4612             :   &X86::VK4RegClass,
    4613             :   &X86::VK8RegClass,
    4614             :   &X86::VK16WMRegClass,
    4615             :   &X86::VK1WMRegClass,
    4616             :   &X86::VK2WMRegClass,
    4617             :   &X86::VK8WMRegClass,
    4618             :   nullptr
    4619             : };
    4620             : 
    4621             : static const TargetRegisterClass *const VK8WMSuperclasses[] = {
    4622             :   &X86::VK1RegClass,
    4623             :   &X86::VK16RegClass,
    4624             :   &X86::VK2RegClass,
    4625             :   &X86::VK4RegClass,
    4626             :   &X86::VK8RegClass,
    4627             :   &X86::VK16WMRegClass,
    4628             :   &X86::VK1WMRegClass,
    4629             :   &X86::VK2WMRegClass,
    4630             :   &X86::VK4WMRegClass,
    4631             :   nullptr
    4632             : };
    4633             : 
    4634             : static const TargetRegisterClass *const GR16_ABCDSuperclasses[] = {
    4635             :   &X86::GR16RegClass,
    4636             :   &X86::GR16_NOREXRegClass,
    4637             :   nullptr
    4638             : };
    4639             : 
    4640             : static const TargetRegisterClass *const LOW32_ADDR_ACCESSSuperclasses[] = {
    4641             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4642             :   nullptr
    4643             : };
    4644             : 
    4645             : static const TargetRegisterClass *const LOW32_ADDR_ACCESS_RBP_with_sub_8bitSuperclasses[] = {
    4646             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4647             :   nullptr
    4648             : };
    4649             : 
    4650             : static const TargetRegisterClass *const FR32Superclasses[] = {
    4651             :   &X86::FR32XRegClass,
    4652             :   nullptr
    4653             : };
    4654             : 
    4655             : static const TargetRegisterClass *const GR32Superclasses[] = {
    4656             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4657             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4658             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4659             :   nullptr
    4660             : };
    4661             : 
    4662             : static const TargetRegisterClass *const GR32_NOAXSuperclasses[] = {
    4663             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4664             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4665             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4666             :   &X86::GR32RegClass,
    4667             :   nullptr
    4668             : };
    4669             : 
    4670             : static const TargetRegisterClass *const GR32_NOSPSuperclasses[] = {
    4671             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4672             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4673             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4674             :   &X86::GR32RegClass,
    4675             :   nullptr
    4676             : };
    4677             : 
    4678             : static const TargetRegisterClass *const GR32_NOAX_and_GR32_NOSPSuperclasses[] = {
    4679             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4680             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4681             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4682             :   &X86::GR32RegClass,
    4683             :   &X86::GR32_NOAXRegClass,
    4684             :   &X86::GR32_NOSPRegClass,
    4685             :   nullptr
    4686             : };
    4687             : 
    4688             : static const TargetRegisterClass *const LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXSuperclasses[] = {
    4689             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4690             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4691             :   nullptr
    4692             : };
    4693             : 
    4694             : static const TargetRegisterClass *const GR32_NOREXSuperclasses[] = {
    4695             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4696             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4697             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4698             :   &X86::GR32RegClass,
    4699             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4700             :   nullptr
    4701             : };
    4702             : 
    4703             : static const TargetRegisterClass *const VK32Superclasses[] = {
    4704             :   &X86::VK1RegClass,
    4705             :   &X86::VK16RegClass,
    4706             :   &X86::VK2RegClass,
    4707             :   &X86::VK4RegClass,
    4708             :   &X86::VK8RegClass,
    4709             :   nullptr
    4710             : };
    4711             : 
    4712             : static const TargetRegisterClass *const GR32_NOAX_and_GR32_NOREXSuperclasses[] = {
    4713             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4714             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4715             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4716             :   &X86::GR32RegClass,
    4717             :   &X86::GR32_NOAXRegClass,
    4718             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4719             :   &X86::GR32_NOREXRegClass,
    4720             :   nullptr
    4721             : };
    4722             : 
    4723             : static const TargetRegisterClass *const GR32_NOREX_NOSPSuperclasses[] = {
    4724             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4725             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4726             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4727             :   &X86::GR32RegClass,
    4728             :   &X86::GR32_NOSPRegClass,
    4729             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4730             :   &X86::GR32_NOREXRegClass,
    4731             :   nullptr
    4732             : };
    4733             : 
    4734             : static const TargetRegisterClass *const VK32WMSuperclasses[] = {
    4735             :   &X86::VK1RegClass,
    4736             :   &X86::VK16RegClass,
    4737             :   &X86::VK2RegClass,
    4738             :   &X86::VK4RegClass,
    4739             :   &X86::VK8RegClass,
    4740             :   &X86::VK16WMRegClass,
    4741             :   &X86::VK1WMRegClass,
    4742             :   &X86::VK2WMRegClass,
    4743             :   &X86::VK4WMRegClass,
    4744             :   &X86::VK8WMRegClass,
    4745             :   &X86::VK32RegClass,
    4746             :   nullptr
    4747             : };
    4748             : 
    4749             : static const TargetRegisterClass *const GR32_NOAX_and_GR32_NOREX_NOSPSuperclasses[] = {
    4750             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4751             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4752             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4753             :   &X86::GR32RegClass,
    4754             :   &X86::GR32_NOAXRegClass,
    4755             :   &X86::GR32_NOSPRegClass,
    4756             :   &X86::GR32_NOAX_and_GR32_NOSPRegClass,
    4757             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4758             :   &X86::GR32_NOREXRegClass,
    4759             :   &X86::GR32_NOAX_and_GR32_NOREXRegClass,
    4760             :   &X86::GR32_NOREX_NOSPRegClass,
    4761             :   nullptr
    4762             : };
    4763             : 
    4764             : static const TargetRegisterClass *const GR32_ABCDSuperclasses[] = {
    4765             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4766             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4767             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4768             :   &X86::GR32RegClass,
    4769             :   &X86::GR32_NOSPRegClass,
    4770             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4771             :   &X86::GR32_NOREXRegClass,
    4772             :   &X86::GR32_NOREX_NOSPRegClass,
    4773             :   nullptr
    4774             : };
    4775             : 
    4776             : static const TargetRegisterClass *const GR32_ABCD_and_GR32_NOAXSuperclasses[] = {
    4777             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4778             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4779             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4780             :   &X86::GR32RegClass,
    4781             :   &X86::GR32_NOAXRegClass,
    4782             :   &X86::GR32_NOSPRegClass,
    4783             :   &X86::GR32_NOAX_and_GR32_NOSPRegClass,
    4784             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4785             :   &X86::GR32_NOREXRegClass,
    4786             :   &X86::GR32_NOAX_and_GR32_NOREXRegClass,
    4787             :   &X86::GR32_NOREX_NOSPRegClass,
    4788             :   &X86::GR32_NOAX_and_GR32_NOREX_NOSPRegClass,
    4789             :   &X86::GR32_ABCDRegClass,
    4790             :   nullptr
    4791             : };
    4792             : 
    4793             : static const TargetRegisterClass *const GR32_TCSuperclasses[] = {
    4794             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4795             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4796             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4797             :   &X86::GR32RegClass,
    4798             :   &X86::GR32_NOSPRegClass,
    4799             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4800             :   &X86::GR32_NOREXRegClass,
    4801             :   &X86::GR32_NOREX_NOSPRegClass,
    4802             :   &X86::GR32_ABCDRegClass,
    4803             :   nullptr
    4804             : };
    4805             : 
    4806             : static const TargetRegisterClass *const GR32_ADSuperclasses[] = {
    4807             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4808             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4809             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4810             :   &X86::GR32RegClass,
    4811             :   &X86::GR32_NOSPRegClass,
    4812             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4813             :   &X86::GR32_NOREXRegClass,
    4814             :   &X86::GR32_NOREX_NOSPRegClass,
    4815             :   &X86::GR32_ABCDRegClass,
    4816             :   &X86::GR32_TCRegClass,
    4817             :   nullptr
    4818             : };
    4819             : 
    4820             : static const TargetRegisterClass *const GR32_NOAX_and_GR32_TCSuperclasses[] = {
    4821             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4822             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4823             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4824             :   &X86::GR32RegClass,
    4825             :   &X86::GR32_NOAXRegClass,
    4826             :   &X86::GR32_NOSPRegClass,
    4827             :   &X86::GR32_NOAX_and_GR32_NOSPRegClass,
    4828             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4829             :   &X86::GR32_NOREXRegClass,
    4830             :   &X86::GR32_NOAX_and_GR32_NOREXRegClass,
    4831             :   &X86::GR32_NOREX_NOSPRegClass,
    4832             :   &X86::GR32_NOAX_and_GR32_NOREX_NOSPRegClass,
    4833             :   &X86::GR32_ABCDRegClass,
    4834             :   &X86::GR32_ABCD_and_GR32_NOAXRegClass,
    4835             :   &X86::GR32_TCRegClass,
    4836             :   nullptr
    4837             : };
    4838             : 
    4839             : static const TargetRegisterClass *const LOW32_ADDR_ACCESS_RBP_with_sub_32bitSuperclasses[] = {
    4840             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4841             :   nullptr
    4842             : };
    4843             : 
    4844             : static const TargetRegisterClass *const GR32_AD_and_GR32_NOAXSuperclasses[] = {
    4845             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4846             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4847             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4848             :   &X86::GR32RegClass,
    4849             :   &X86::GR32_NOAXRegClass,
    4850             :   &X86::GR32_NOSPRegClass,
    4851             :   &X86::GR32_NOAX_and_GR32_NOSPRegClass,
    4852             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4853             :   &X86::GR32_NOREXRegClass,
    4854             :   &X86::GR32_NOAX_and_GR32_NOREXRegClass,
    4855             :   &X86::GR32_NOREX_NOSPRegClass,
    4856             :   &X86::GR32_NOAX_and_GR32_NOREX_NOSPRegClass,
    4857             :   &X86::GR32_ABCDRegClass,
    4858             :   &X86::GR32_ABCD_and_GR32_NOAXRegClass,
    4859             :   &X86::GR32_TCRegClass,
    4860             :   &X86::GR32_ADRegClass,
    4861             :   &X86::GR32_NOAX_and_GR32_TCRegClass,
    4862             :   nullptr
    4863             : };
    4864             : 
    4865             : static const TargetRegisterClass *const LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitSuperclasses[] = {
    4866             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4867             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    4868             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    4869             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClass,
    4870             :   nullptr
    4871             : };
    4872             : 
    4873             : static const TargetRegisterClass *const LOW32_ADDR_ACCESS_with_sub_32bitSuperclasses[] = {
    4874             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    4875             :   &X86::LOW32_ADDR_ACCESSRegClass,
    4876             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClass,
    4877             :   nullptr
    4878             : };
    4879             : 
    4880             : static const TargetRegisterClass *const RFP64Superclasses[] = {
    4881             :   &X86::RFP32RegClass,
    4882             :   nullptr
    4883             : };
    4884             : 
    4885             : static const TargetRegisterClass *const FR64XSuperclasses[] = {
    4886             :   &X86::FR32XRegClass,
    4887             :   nullptr
    4888             : };
    4889             : 
    4890             : static const TargetRegisterClass *const FR64Superclasses[] = {
    4891             :   &X86::FR32XRegClass,
    4892             :   &X86::FR32RegClass,
    4893             :   &X86::FR64XRegClass,
    4894             :   nullptr
    4895             : };
    4896             : 
    4897             : static const TargetRegisterClass *const GR64_with_sub_8bitSuperclasses[] = {
    4898             :   &X86::GR64RegClass,
    4899             :   nullptr
    4900             : };
    4901             : 
    4902             : static const TargetRegisterClass *const GR64_NOSPSuperclasses[] = {
    4903             :   &X86::GR64RegClass,
    4904             :   &X86::GR64_with_sub_8bitRegClass,
    4905             :   nullptr
    4906             : };
    4907             : 
    4908             : static const TargetRegisterClass *const GR64_with_sub_32bit_in_GR32_NOAXSuperclasses[] = {
    4909             :   &X86::GR64RegClass,
    4910             :   &X86::GR64_with_sub_8bitRegClass,
    4911             :   nullptr
    4912             : };
    4913             : 
    4914             : static const TargetRegisterClass *const GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPSuperclasses[] = {
    4915             :   &X86::GR64RegClass,
    4916             :   &X86::GR64_with_sub_8bitRegClass,
    4917             :   &X86::GR64_NOSPRegClass,
    4918             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    4919             :   nullptr
    4920             : };
    4921             : 
    4922             : static const TargetRegisterClass *const GR64_NOREXSuperclasses[] = {
    4923             :   &X86::GR64RegClass,
    4924             :   nullptr
    4925             : };
    4926             : 
    4927             : static const TargetRegisterClass *const GR64_TCSuperclasses[] = {
    4928             :   &X86::GR64RegClass,
    4929             :   nullptr
    4930             : };
    4931             : 
    4932             : static const TargetRegisterClass *const GR64_NOSP_and_GR64_TCSuperclasses[] = {
    4933             :   &X86::GR64RegClass,
    4934             :   &X86::GR64_with_sub_8bitRegClass,
    4935             :   &X86::GR64_NOSPRegClass,
    4936             :   &X86::GR64_TCRegClass,
    4937             :   nullptr
    4938             : };
    4939             : 
    4940             : static const TargetRegisterClass *const GR64_TCW64Superclasses[] = {
    4941             :   &X86::GR64RegClass,
    4942             :   nullptr
    4943             : };
    4944             : 
    4945             : static const TargetRegisterClass *const GR64_with_sub_16bit_in_GR16_NOREXSuperclasses[] = {
    4946             :   &X86::GR64RegClass,
    4947             :   &X86::GR64_with_sub_8bitRegClass,
    4948             :   &X86::GR64_NOREXRegClass,
    4949             :   nullptr
    4950             : };
    4951             : 
    4952             : static const TargetRegisterClass *const VK64Superclasses[] = {
    4953             :   &X86::VK1RegClass,
    4954             :   &X86::VK16RegClass,
    4955             :   &X86::VK2RegClass,
    4956             :   &X86::VK4RegClass,
    4957             :   &X86::VK8RegClass,
    4958             :   &X86::VK32RegClass,
    4959             :   nullptr
    4960             : };
    4961             : 
    4962             : static const TargetRegisterClass *const GR64_NOREX_NOSPSuperclasses[] = {
    4963             :   &X86::GR64RegClass,
    4964             :   &X86::GR64_with_sub_8bitRegClass,
    4965             :   &X86::GR64_NOSPRegClass,
    4966             :   &X86::GR64_NOREXRegClass,
    4967             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    4968             :   nullptr
    4969             : };
    4970             : 
    4971             : static const TargetRegisterClass *const GR64_NOSP_and_GR64_TCW64Superclasses[] = {
    4972             :   &X86::GR64RegClass,
    4973             :   &X86::GR64_with_sub_8bitRegClass,
    4974             :   &X86::GR64_NOSPRegClass,
    4975             :   &X86::GR64_TCW64RegClass,
    4976             :   nullptr
    4977             : };
    4978             : 
    4979             : static const TargetRegisterClass *const GR64_TC_and_GR64_TCW64Superclasses[] = {
    4980             :   &X86::GR64RegClass,
    4981             :   &X86::GR64_TCRegClass,
    4982             :   &X86::GR64_TCW64RegClass,
    4983             :   nullptr
    4984             : };
    4985             : 
    4986             : static const TargetRegisterClass *const GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXSuperclasses[] = {
    4987             :   &X86::GR64RegClass,
    4988             :   &X86::GR64_with_sub_8bitRegClass,
    4989             :   &X86::GR64_NOSPRegClass,
    4990             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    4991             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass,
    4992             :   &X86::GR64_TCRegClass,
    4993             :   &X86::GR64_NOSP_and_GR64_TCRegClass,
    4994             :   nullptr
    4995             : };
    4996             : 
    4997             : static const TargetRegisterClass *const GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXSuperclasses[] = {
    4998             :   &X86::GR64RegClass,
    4999             :   &X86::GR64_with_sub_8bitRegClass,
    5000             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5001             :   &X86::GR64_NOREXRegClass,
    5002             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5003             :   nullptr
    5004             : };
    5005             : 
    5006             : static const TargetRegisterClass *const VK64WMSuperclasses[] = {
    5007             :   &X86::VK1RegClass,
    5008             :   &X86::VK16RegClass,
    5009             :   &X86::VK2RegClass,
    5010             :   &X86::VK4RegClass,
    5011             :   &X86::VK8RegClass,
    5012             :   &X86::VK16WMRegClass,
    5013             :   &X86::VK1WMRegClass,
    5014             :   &X86::VK2WMRegClass,
    5015             :   &X86::VK4WMRegClass,
    5016             :   &X86::VK8WMRegClass,
    5017             :   &X86::VK32RegClass,
    5018             :   &X86::VK32WMRegClass,
    5019             :   &X86::VK64RegClass,
    5020             :   nullptr
    5021             : };
    5022             : 
    5023             : static const TargetRegisterClass *const GR64_NOREX_and_GR64_TCSuperclasses[] = {
    5024             :   &X86::GR64RegClass,
    5025             :   &X86::GR64_NOREXRegClass,
    5026             :   &X86::GR64_TCRegClass,
    5027             :   nullptr
    5028             : };
    5029             : 
    5030             : static const TargetRegisterClass *const GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXSuperclasses[] = {
    5031             :   &X86::GR64RegClass,
    5032             :   &X86::GR64_with_sub_8bitRegClass,
    5033             :   &X86::GR64_NOSPRegClass,
    5034             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5035             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass,
    5036             :   &X86::GR64_TCW64RegClass,
    5037             :   &X86::GR64_NOSP_and_GR64_TCW64RegClass,
    5038             :   nullptr
    5039             : };
    5040             : 
    5041             : static const TargetRegisterClass *const GR64_TC_and_GR64_NOSP_and_GR64_TCW64Superclasses[] = {
    5042             :   &X86::GR64RegClass,
    5043             :   &X86::GR64_with_sub_8bitRegClass,
    5044             :   &X86::GR64_NOSPRegClass,
    5045             :   &X86::GR64_TCRegClass,
    5046             :   &X86::GR64_NOSP_and_GR64_TCRegClass,
    5047             :   &X86::GR64_TCW64RegClass,
    5048             :   &X86::GR64_NOSP_and_GR64_TCW64RegClass,
    5049             :   &X86::GR64_TC_and_GR64_TCW64RegClass,
    5050             :   nullptr
    5051             : };
    5052             : 
    5053             : static const TargetRegisterClass *const GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPSuperclasses[] = {
    5054             :   &X86::GR64RegClass,
    5055             :   &X86::GR64_with_sub_8bitRegClass,
    5056             :   &X86::GR64_NOSPRegClass,
    5057             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5058             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass,
    5059             :   &X86::GR64_NOREXRegClass,
    5060             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5061             :   &X86::GR64_NOREX_NOSPRegClass,
    5062             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass,
    5063             :   nullptr
    5064             : };
    5065             : 
    5066             : static const TargetRegisterClass *const GR64_NOREX_NOSP_and_GR64_TCSuperclasses[] = {
    5067             :   &X86::GR64RegClass,
    5068             :   &X86::GR64_with_sub_8bitRegClass,
    5069             :   &X86::GR64_NOSPRegClass,
    5070             :   &X86::GR64_NOREXRegClass,
    5071             :   &X86::GR64_TCRegClass,
    5072             :   &X86::GR64_NOSP_and_GR64_TCRegClass,
    5073             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5074             :   &X86::GR64_NOREX_NOSPRegClass,
    5075             :   &X86::GR64_NOREX_and_GR64_TCRegClass,
    5076             :   nullptr
    5077             : };
    5078             : 
    5079             : static const TargetRegisterClass *const GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXSuperclasses[] = {
    5080             :   &X86::GR64RegClass,
    5081             :   &X86::GR64_with_sub_8bitRegClass,
    5082             :   &X86::GR64_NOSPRegClass,
    5083             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5084             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass,
    5085             :   &X86::GR64_TCRegClass,
    5086             :   &X86::GR64_NOSP_and_GR64_TCRegClass,
    5087             :   &X86::GR64_TCW64RegClass,
    5088             :   &X86::GR64_NOSP_and_GR64_TCW64RegClass,
    5089             :   &X86::GR64_TC_and_GR64_TCW64RegClass,
    5090             :   &X86::GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5091             :   &X86::GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5092             :   &X86::GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClass,
    5093             :   nullptr
    5094             : };
    5095             : 
    5096             : static const TargetRegisterClass *const GR64_ABCDSuperclasses[] = {
    5097             :   &X86::GR64RegClass,
    5098             :   &X86::GR64_with_sub_8bitRegClass,
    5099             :   &X86::GR64_NOSPRegClass,
    5100             :   &X86::GR64_NOREXRegClass,
    5101             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5102             :   &X86::GR64_NOREX_NOSPRegClass,
    5103             :   nullptr
    5104             : };
    5105             : 
    5106             : static const TargetRegisterClass *const GR64_NOREX_and_GR64_TCW64Superclasses[] = {
    5107             :   &X86::GR64RegClass,
    5108             :   &X86::GR64_NOREXRegClass,
    5109             :   &X86::GR64_TCRegClass,
    5110             :   &X86::GR64_TCW64RegClass,
    5111             :   &X86::GR64_TC_and_GR64_TCW64RegClass,
    5112             :   &X86::GR64_NOREX_and_GR64_TCRegClass,
    5113             :   nullptr
    5114             : };
    5115             : 
    5116             : static const TargetRegisterClass *const GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXSuperclasses[] = {
    5117             :   &X86::GR64RegClass,
    5118             :   &X86::GR64_with_sub_8bitRegClass,
    5119             :   &X86::GR64_NOSPRegClass,
    5120             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5121             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass,
    5122             :   &X86::GR64_NOREXRegClass,
    5123             :   &X86::GR64_TCRegClass,
    5124             :   &X86::GR64_NOSP_and_GR64_TCRegClass,
    5125             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5126             :   &X86::GR64_NOREX_NOSPRegClass,
    5127             :   &X86::GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5128             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass,
    5129             :   &X86::GR64_NOREX_and_GR64_TCRegClass,
    5130             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClass,
    5131             :   &X86::GR64_NOREX_NOSP_and_GR64_TCRegClass,
    5132             :   nullptr
    5133             : };
    5134             : 
    5135             : static const TargetRegisterClass *const GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXSuperclasses[] = {
    5136             :   &X86::GR64RegClass,
    5137             :   &X86::GR64_with_sub_8bitRegClass,
    5138             :   &X86::GR64_NOSPRegClass,
    5139             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5140             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass,
    5141             :   &X86::GR64_NOREXRegClass,
    5142             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5143             :   &X86::GR64_NOREX_NOSPRegClass,
    5144             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass,
    5145             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClass,
    5146             :   &X86::GR64_ABCDRegClass,
    5147             :   nullptr
    5148             : };
    5149             : 
    5150             : static const TargetRegisterClass *const GR64_with_sub_32bit_in_GR32_TCSuperclasses[] = {
    5151             :   &X86::GR64RegClass,
    5152             :   &X86::GR64_with_sub_8bitRegClass,
    5153             :   &X86::GR64_NOSPRegClass,
    5154             :   &X86::GR64_NOREXRegClass,
    5155             :   &X86::GR64_TCRegClass,
    5156             :   &X86::GR64_NOSP_and_GR64_TCRegClass,
    5157             :   &X86::GR64_TCW64RegClass,
    5158             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5159             :   &X86::GR64_NOREX_NOSPRegClass,
    5160             :   &X86::GR64_NOSP_and_GR64_TCW64RegClass,
    5161             :   &X86::GR64_TC_and_GR64_TCW64RegClass,
    5162             :   &X86::GR64_NOREX_and_GR64_TCRegClass,
    5163             :   &X86::GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClass,
    5164             :   &X86::GR64_NOREX_NOSP_and_GR64_TCRegClass,
    5165             :   &X86::GR64_ABCDRegClass,
    5166             :   &X86::GR64_NOREX_and_GR64_TCW64RegClass,
    5167             :   nullptr
    5168             : };
    5169             : 
    5170             : static const TargetRegisterClass *const GR64_ADSuperclasses[] = {
    5171             :   &X86::GR64RegClass,
    5172             :   &X86::GR64_with_sub_8bitRegClass,
    5173             :   &X86::GR64_NOSPRegClass,
    5174             :   &X86::GR64_NOREXRegClass,
    5175             :   &X86::GR64_TCRegClass,
    5176             :   &X86::GR64_NOSP_and_GR64_TCRegClass,
    5177             :   &X86::GR64_TCW64RegClass,
    5178             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5179             :   &X86::GR64_NOREX_NOSPRegClass,
    5180             :   &X86::GR64_NOSP_and_GR64_TCW64RegClass,
    5181             :   &X86::GR64_TC_and_GR64_TCW64RegClass,
    5182             :   &X86::GR64_NOREX_and_GR64_TCRegClass,
    5183             :   &X86::GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClass,
    5184             :   &X86::GR64_NOREX_NOSP_and_GR64_TCRegClass,
    5185             :   &X86::GR64_ABCDRegClass,
    5186             :   &X86::GR64_NOREX_and_GR64_TCW64RegClass,
    5187             :   &X86::GR64_with_sub_32bit_in_GR32_TCRegClass,
    5188             :   nullptr
    5189             : };
    5190             : 
    5191             : static const TargetRegisterClass *const GR64_and_LOW32_ADDR_ACCESS_RBPSuperclasses[] = {
    5192             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    5193             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClass,
    5194             :   &X86::GR64RegClass,
    5195             :   &X86::GR64_NOREXRegClass,
    5196             :   nullptr
    5197             : };
    5198             : 
    5199             : static const TargetRegisterClass *const GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCSuperclasses[] = {
    5200             :   &X86::GR64RegClass,
    5201             :   &X86::GR64_with_sub_8bitRegClass,
    5202             :   &X86::GR64_NOSPRegClass,
    5203             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5204             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass,
    5205             :   &X86::GR64_NOREXRegClass,
    5206             :   &X86::GR64_TCRegClass,
    5207             :   &X86::GR64_NOSP_and_GR64_TCRegClass,
    5208             :   &X86::GR64_TCW64RegClass,
    5209             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5210             :   &X86::GR64_NOREX_NOSPRegClass,
    5211             :   &X86::GR64_NOSP_and_GR64_TCW64RegClass,
    5212             :   &X86::GR64_TC_and_GR64_TCW64RegClass,
    5213             :   &X86::GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5214             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass,
    5215             :   &X86::GR64_NOREX_and_GR64_TCRegClass,
    5216             :   &X86::GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5217             :   &X86::GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClass,
    5218             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClass,
    5219             :   &X86::GR64_NOREX_NOSP_and_GR64_TCRegClass,
    5220             :   &X86::GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5221             :   &X86::GR64_ABCDRegClass,
    5222             :   &X86::GR64_NOREX_and_GR64_TCW64RegClass,
    5223             :   &X86::GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass,
    5224             :   &X86::GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXRegClass,
    5225             :   &X86::GR64_with_sub_32bit_in_GR32_TCRegClass,
    5226             :   nullptr
    5227             : };
    5228             : 
    5229             : static const TargetRegisterClass *const GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPSuperclasses[] = {
    5230             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    5231             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    5232             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    5233             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClass,
    5234             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitRegClass,
    5235             :   &X86::GR64RegClass,
    5236             :   &X86::GR64_with_sub_8bitRegClass,
    5237             :   &X86::GR64_NOSPRegClass,
    5238             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5239             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass,
    5240             :   &X86::GR64_NOREXRegClass,
    5241             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5242             :   &X86::GR64_NOREX_NOSPRegClass,
    5243             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass,
    5244             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClass,
    5245             :   &X86::GR64_and_LOW32_ADDR_ACCESS_RBPRegClass,
    5246             :   nullptr
    5247             : };
    5248             : 
    5249             : static const TargetRegisterClass *const GR64_and_LOW32_ADDR_ACCESSSuperclasses[] = {
    5250             :   &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    5251             :   &X86::LOW32_ADDR_ACCESSRegClass,
    5252             :   &X86::LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClass,
    5253             :   &X86::LOW32_ADDR_ACCESS_with_sub_32bitRegClass,
    5254             :   &X86::GR64RegClass,
    5255             :   &X86::GR64_NOREXRegClass,
    5256             :   &X86::GR64_TCRegClass,
    5257             :   &X86::GR64_TCW64RegClass,
    5258             :   &X86::GR64_TC_and_GR64_TCW64RegClass,
    5259             :   &X86::GR64_NOREX_and_GR64_TCRegClass,
    5260             :   &X86::GR64_NOREX_and_GR64_TCW64RegClass,
    5261             :   &X86::GR64_and_LOW32_ADDR_ACCESS_RBPRegClass,
    5262             :   nullptr
    5263             : };
    5264             : 
    5265             : static const TargetRegisterClass *const GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXSuperclasses[] = {
    5266             :   &X86::GR64RegClass,
    5267             :   &X86::GR64_with_sub_8bitRegClass,
    5268             :   &X86::GR64_NOSPRegClass,
    5269             :   &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5270             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass,
    5271             :   &X86::GR64_NOREXRegClass,
    5272             :   &X86::GR64_TCRegClass,
    5273             :   &X86::GR64_NOSP_and_GR64_TCRegClass,
    5274             :   &X86::GR64_TCW64RegClass,
    5275             :   &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    5276             :   &X86::GR64_NOREX_NOSPRegClass,
    5277             :   &X86::GR64_NOSP_and_GR64_TCW64RegClass,
    5278             :   &X86::GR64_TC_and_GR64_TCW64RegClass,
    5279             :   &X86::GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5280             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass,
    5281             :   &X86::GR64_NOREX_and_GR64_TCRegClass,
    5282             :   &X86::GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5283             :   &X86::GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClass,
    5284             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClass,
    5285             :   &X86::GR64_NOREX_NOSP_and_GR64_TCRegClass,
    5286             :   &X86::GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    5287             :   &X86::GR64_ABCDRegClass,
    5288             :   &X86::GR64_NOREX_and_GR64_TCW64RegClass,
    5289             :   &X86::GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass,
    5290             :   &X86::GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXRegClass,
    5291             :   &X86::GR64_with_sub_32bit_in_GR32_TCRegClass,
    5292             :   &X86::GR64_ADRegClass,
    5293             :   &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCRegClass,
    5294             :   nullptr
    5295             : };
    5296             : 
    5297             : static const TargetRegisterClass *const RFP80Superclasses[] = {
    5298             :   &X86::RFP32RegClass,
    5299             :   &X86::RFP64RegClass,
    5300             :   nullptr
    5301             : };
    5302             : 
    5303             : static const TargetRegisterClass *const VR128XSuperclasses[] = {
    5304             :   &X86::FR32XRegClass,
    5305             :   &X86::FR64XRegClass,
    5306             :   nullptr
    5307             : };
    5308             : 
    5309             : static const TargetRegisterClass *const FR128Superclasses[] = {
    5310             :   &X86::FR32XRegClass,
    5311             :   &X86::FR32RegClass,
    5312             :   &X86::FR64XRegClass,
    5313             :   &X86::FR64RegClass,
    5314             :   &X86::VR128XRegClass,
    5315             :   &X86::VR128RegClass,
    5316             :   nullptr
    5317             : };
    5318             : 
    5319             : static const TargetRegisterClass *const VR128Superclasses[] = {
    5320             :   &X86::FR32XRegClass,
    5321             :   &X86::FR32RegClass,
    5322             :   &X86::FR64XRegClass,
    5323             :   &X86::FR64RegClass,
    5324             :   &X86::VR128XRegClass,
    5325             :   &X86::FR128RegClass,
    5326             :   nullptr
    5327             : };
    5328             : 
    5329             : static const TargetRegisterClass *const VR128HSuperclasses[] = {
    5330             :   &X86::FR32XRegClass,
    5331             :   &X86::FR32RegClass,
    5332             :   &X86::FR64XRegClass,
    5333             :   &X86::FR64RegClass,
    5334             :   &X86::VR128XRegClass,
    5335             :   &X86::FR128RegClass,
    5336             :   &X86::VR128RegClass,
    5337             :   nullptr
    5338             : };
    5339             : 
    5340             : static const TargetRegisterClass *const VR128LSuperclasses[] = {
    5341             :   &X86::FR32XRegClass,
    5342             :   &X86::FR32RegClass,
    5343             :   &X86::FR64XRegClass,
    5344             :   &X86::FR64RegClass,
    5345             :   &X86::VR128XRegClass,
    5346             :   &X86::FR128RegClass,
    5347             :   &X86::VR128RegClass,
    5348             :   nullptr
    5349             : };
    5350             : 
    5351             : static const TargetRegisterClass *const VR256Superclasses[] = {
    5352             :   &X86::VR256XRegClass,
    5353             :   nullptr
    5354             : };
    5355             : 
    5356             : static const TargetRegisterClass *const VR256HSuperclasses[] = {
    5357             :   &X86::VR256XRegClass,
    5358             :   &X86::VR256RegClass,
    5359             :   nullptr
    5360             : };
    5361             : 
    5362             : static const TargetRegisterClass *const VR256LSuperclasses[] = {
    5363             :   &X86::VR256XRegClass,
    5364             :   &X86::VR256RegClass,
    5365             :   nullptr
    5366             : };
    5367             : 
    5368             : static const TargetRegisterClass *const VR512_with_sub_xmm_in_FR128Superclasses[] = {
    5369             :   &X86::VR512RegClass,
    5370             :   nullptr
    5371             : };
    5372             : 
    5373             : static const TargetRegisterClass *const VR512_with_sub_xmm_in_VR128HSuperclasses[] = {
    5374             :   &X86::VR512RegClass,
    5375             :   &X86::VR512_with_sub_xmm_in_FR128RegClass,
    5376             :   nullptr
    5377             : };
    5378             : 
    5379             : static const TargetRegisterClass *const VR512_with_sub_xmm_in_VR128LSuperclasses[] = {
    5380             :   &X86::VR512RegClass,
    5381             :   &X86::VR512_with_sub_xmm_in_FR128RegClass,
    5382             :   nullptr
    5383             : };
    5384             : 
    5385             : 
    5386             : static inline unsigned GR8AltOrderSelect(const MachineFunction &MF) {
    5387       17160 :     return MF.getSubtarget<X86Subtarget>().is64Bit();
    5388             :   }
    5389             : 
    5390       17160 : static ArrayRef<MCPhysReg> GR8GetRawAllocationOrder(const MachineFunction &MF) {
    5391             :   static const MCPhysReg AltOrder1[] = { X86::AL, X86::CL, X86::DL, X86::BL, X86::SIL, X86::DIL, X86::BPL, X86::SPL, X86::R8B, X86::R9B, X86::R10B, X86::R11B, X86::R14B, X86::R15B, X86::R12B, X86::R13B };
    5392       17160 :   const MCRegisterClass &MCR = X86MCRegisterClasses[X86::GR8RegClassID];
    5393             :   const ArrayRef<MCPhysReg> Order[] = {
    5394       17160 :     makeArrayRef(MCR.begin(), MCR.getNumRegs()),
    5395             :     makeArrayRef(AltOrder1)
    5396       34320 :   };
    5397       17160 :   const unsigned Select = GR8AltOrderSelect(MF);
    5398             :   assert(Select < 2);
    5399       17160 :   return Order[Select];
    5400             : }
    5401             : 
    5402             : static inline unsigned GR8_NOREXAltOrderSelect(const MachineFunction &MF) {
    5403        2315 :     return MF.getSubtarget<X86Subtarget>().is64Bit();
    5404             :   }
    5405             : 
    5406        2315 : static ArrayRef<MCPhysReg> GR8_NOREXGetRawAllocationOrder(const MachineFunction &MF) {
    5407             :   static const MCPhysReg AltOrder1[] = { X86::AL, X86::CL, X86::DL, X86::BL };
    5408        2315 :   const MCRegisterClass &MCR = X86MCRegisterClasses[X86::GR8_NOREXRegClassID];
    5409             :   const ArrayRef<MCPhysReg> Order[] = {
    5410        2315 :     makeArrayRef(MCR.begin(), MCR.getNumRegs()),
    5411             :     makeArrayRef(AltOrder1)
    5412        4630 :   };
    5413        2315 :   const unsigned Select = GR8_NOREXAltOrderSelect(MF);
    5414             :   assert(Select < 2);
    5415        2315 :   return Order[Select];
    5416             : }
    5417             : 
    5418             : namespace X86 {   // Register class instances
    5419             :   extern const TargetRegisterClass GR8RegClass = {
    5420             :     &X86MCRegisterClasses[GR8RegClassID],
    5421             :     1, /* SpillSize */
    5422             :     1, /* SpillAlignment */
    5423             :     VTLists + 0,
    5424             :     GR8SubClassMask,
    5425             :     SuperRegIdxSeqs + 2,
    5426             :     LaneBitmask(0x00000001),
    5427             :     0,
    5428             :     false, /* HasDisjunctSubRegs */
    5429             :     false, /* CoveredBySubRegs */
    5430             :     NullRegClasses,
    5431             :     GR8GetRawAllocationOrder
    5432             :   };
    5433             : 
    5434             :   extern const TargetRegisterClass GR8_NOREXRegClass = {
    5435             :     &X86MCRegisterClasses[GR8_NOREXRegClassID],
    5436             :     1, /* SpillSize */
    5437             :     1, /* SpillAlignment */
    5438             :     VTLists + 0,
    5439             :     GR8_NOREXSubClassMask,
    5440             :     SuperRegIdxSeqs + 2,
    5441             :     LaneBitmask(0x00000001),
    5442             :     0,
    5443             :     false, /* HasDisjunctSubRegs */
    5444             :     false, /* CoveredBySubRegs */
    5445             :     GR8_NOREXSuperclasses,
    5446             :     GR8_NOREXGetRawAllocationOrder
    5447             :   };
    5448             : 
    5449             :   extern const TargetRegisterClass GR8_ABCD_HRegClass = {
    5450             :     &X86MCRegisterClasses[GR8_ABCD_HRegClassID],
    5451             :     1, /* SpillSize */
    5452             :     1, /* SpillAlignment */
    5453             :     VTLists + 0,
    5454             :     GR8_ABCD_HSubClassMask,
    5455             :     SuperRegIdxSeqs + 3,
    5456             :     LaneBitmask(0x00000001),
    5457             :     0,
    5458             :     false, /* HasDisjunctSubRegs */
    5459             :     false, /* CoveredBySubRegs */
    5460             :     GR8_ABCD_HSuperclasses,
    5461             :     nullptr
    5462             :   };
    5463             : 
    5464             :   extern const TargetRegisterClass GR8_ABCD_LRegClass = {
    5465             :     &X86MCRegisterClasses[GR8_ABCD_LRegClassID],
    5466             :     1, /* SpillSize */
    5467             :     1, /* SpillAlignment */
    5468             :     VTLists + 0,
    5469             :     GR8_ABCD_LSubClassMask,
    5470             :     SuperRegIdxSeqs + 0,
    5471             :     LaneBitmask(0x00000001),
    5472             :     0,
    5473             :     false, /* HasDisjunctSubRegs */
    5474             :     false, /* CoveredBySubRegs */
    5475             :     GR8_ABCD_LSuperclasses,
    5476             :     nullptr
    5477             :   };
    5478             : 
    5479             :   extern const TargetRegisterClass GR16RegClass = {
    5480             :     &X86MCRegisterClasses[GR16RegClassID],
    5481             :     2, /* SpillSize */
    5482             :     2, /* SpillAlignment */
    5483             :     VTLists + 2,
    5484             :     GR16SubClassMask,
    5485             :     SuperRegIdxSeqs + 5,
    5486             :     LaneBitmask(0x00000003),
    5487             :     0,
    5488             :     true, /* HasDisjunctSubRegs */
    5489             :     false, /* CoveredBySubRegs */
    5490             :     NullRegClasses,
    5491             :     nullptr
    5492             :   };
    5493             : 
    5494             :   extern const TargetRegisterClass GR16_NOREXRegClass = {
    5495             :     &X86MCRegisterClasses[GR16_NOREXRegClassID],
    5496             :     2, /* SpillSize */
    5497             :     2, /* SpillAlignment */
    5498             :     VTLists + 2,
    5499             :     GR16_NOREXSubClassMask,
    5500             :     SuperRegIdxSeqs + 5,
    5501             :     LaneBitmask(0x00000003),
    5502             :     0,
    5503             :     true, /* HasDisjunctSubRegs */
    5504             :     false, /* CoveredBySubRegs */
    5505             :     GR16_NOREXSuperclasses,
    5506             :     nullptr
    5507             :   };
    5508             : 
    5509             :   extern const TargetRegisterClass VK1RegClass = {
    5510             :     &X86MCRegisterClasses[VK1RegClassID],
    5511             :     2, /* SpillSize */
    5512             :     2, /* SpillAlignment */
    5513             :     VTLists + 19,
    5514             :     VK1SubClassMask,
    5515             :     SuperRegIdxSeqs + 1,
    5516             :     LaneBitmask(0x00000001),
    5517             :     0,
    5518             :     false, /* HasDisjunctSubRegs */
    5519             :     false, /* CoveredBySubRegs */
    5520             :     VK1Superclasses,
    5521             :     nullptr
    5522             :   };
    5523             : 
    5524             :   extern const TargetRegisterClass VK16RegClass = {
    5525             :     &X86MCRegisterClasses[VK16RegClassID],
    5526             :     2, /* SpillSize */
    5527             :     2, /* SpillAlignment */
    5528             :     VTLists + 27,
    5529             :     VK16SubClassMask,
    5530             :     SuperRegIdxSeqs + 1,
    5531             :     LaneBitmask(0x00000001),
    5532             :     0,
    5533             :     false, /* HasDisjunctSubRegs */
    5534             :     false, /* CoveredBySubRegs */
    5535             :     VK16Superclasses,
    5536             :     nullptr
    5537             :   };
    5538             : 
    5539             :   extern const TargetRegisterClass VK2RegClass = {
    5540             :     &X86MCRegisterClasses[VK2RegClassID],
    5541             :     2, /* SpillSize */
    5542             :     2, /* SpillAlignment */
    5543             :     VTLists + 21,
    5544             :     VK2SubClassMask,
    5545             :     SuperRegIdxSeqs + 1,
    5546             :     LaneBitmask(0x00000001),
    5547             :     0,
    5548             :     false, /* HasDisjunctSubRegs */
    5549             :     false, /* CoveredBySubRegs */
    5550             :     VK2Superclasses,
    5551             :     nullptr
    5552             :   };
    5553             : 
    5554             :   extern const TargetRegisterClass VK4RegClass = {
    5555             :     &X86MCRegisterClasses[VK4RegClassID],
    5556             :     2, /* SpillSize */
    5557             :     2, /* SpillAlignment */
    5558             :     VTLists + 23,
    5559             :     VK4SubClassMask,
    5560             :     SuperRegIdxSeqs + 1,
    5561             :     LaneBitmask(0x00000001),
    5562             :     0,
    5563             :     false, /* HasDisjunctSubRegs */
    5564             :     false, /* CoveredBySubRegs */
    5565             :     VK4Superclasses,
    5566             :     nullptr
    5567             :   };
    5568             : 
    5569             :   extern const TargetRegisterClass VK8RegClass = {
    5570             :     &X86MCRegisterClasses[VK8RegClassID],
    5571             :     2, /* SpillSize */
    5572             :     2, /* SpillAlignment */
    5573             :     VTLists + 25,
    5574             :     VK8SubClassMask,
    5575             :     SuperRegIdxSeqs + 1,
    5576             :     LaneBitmask(0x00000001),
    5577             :     0,
    5578             :     false, /* HasDisjunctSubRegs */
    5579             :     false, /* CoveredBySubRegs */
    5580             :     VK8Superclasses,
    5581             :     nullptr
    5582             :   };
    5583             : 
    5584             :   extern const TargetRegisterClass VK16WMRegClass = {
    5585             :     &X86MCRegisterClasses[VK16WMRegClassID],
    5586             :     2, /* SpillSize */
    5587             :     2, /* SpillAlignment */
    5588             :     VTLists + 27,
    5589             :     VK16WMSubClassMask,
    5590             :     SuperRegIdxSeqs + 1,
    5591             :     LaneBitmask(0x00000001),
    5592             :     0,
    5593             :     false, /* HasDisjunctSubRegs */
    5594             :     false, /* CoveredBySubRegs */
    5595             :     VK16WMSuperclasses,
    5596             :     nullptr
    5597             :   };
    5598             : 
    5599             :   extern const TargetRegisterClass VK1WMRegClass = {
    5600             :     &X86MCRegisterClasses[VK1WMRegClassID],
    5601             :     2, /* SpillSize */
    5602             :     2, /* SpillAlignment */
    5603             :     VTLists + 19,
    5604             :     VK1WMSubClassMask,
    5605             :     SuperRegIdxSeqs + 1,
    5606             :     LaneBitmask(0x00000001),
    5607             :     0,
    5608             :     false, /* HasDisjunctSubRegs */
    5609             :     false, /* CoveredBySubRegs */
    5610             :     VK1WMSuperclasses,
    5611             :     nullptr
    5612             :   };
    5613             : 
    5614             :   extern const TargetRegisterClass VK2WMRegClass = {
    5615             :     &X86MCRegisterClasses[VK2WMRegClassID],
    5616             :     2, /* SpillSize */
    5617             :     2, /* SpillAlignment */
    5618             :     VTLists + 21,
    5619             :     VK2WMSubClassMask,
    5620             :     SuperRegIdxSeqs + 1,
    5621             :     LaneBitmask(0x00000001),
    5622             :     0,
    5623             :     false, /* HasDisjunctSubRegs */
    5624             :     false, /* CoveredBySubRegs */
    5625             :     VK2WMSuperclasses,
    5626             :     nullptr
    5627             :   };
    5628             : 
    5629             :   extern const TargetRegisterClass VK4WMRegClass = {
    5630             :     &X86MCRegisterClasses[VK4WMRegClassID],
    5631             :     2, /* SpillSize */
    5632             :     2, /* SpillAlignment */
    5633             :     VTLists + 23,
    5634             :     VK4WMSubClassMask,
    5635             :     SuperRegIdxSeqs + 1,
    5636             :     LaneBitmask(0x00000001),
    5637             :     0,
    5638             :     false, /* HasDisjunctSubRegs */
    5639             :     false, /* CoveredBySubRegs */
    5640             :     VK4WMSuperclasses,
    5641             :     nullptr
    5642             :   };
    5643             : 
    5644             :   extern const TargetRegisterClass VK8WMRegClass = {
    5645             :     &X86MCRegisterClasses[VK8WMRegClassID],
    5646             :     2, /* SpillSize */
    5647             :     2, /* SpillAlignment */
    5648             :     VTLists + 25,
    5649             :     VK8WMSubClassMask,
    5650             :     SuperRegIdxSeqs + 1,
    5651             :     LaneBitmask(0x00000001),
    5652             :     0,
    5653             :     false, /* HasDisjunctSubRegs */
    5654             :     false, /* CoveredBySubRegs */
    5655             :     VK8WMSuperclasses,
    5656             :     nullptr
    5657             :   };
    5658             : 
    5659             :   extern const TargetRegisterClass SEGMENT_REGRegClass = {
    5660             :     &X86MCRegisterClasses[SEGMENT_REGRegClassID],
    5661             :     2, /* SpillSize */
    5662             :     2, /* SpillAlignment */
    5663             :     VTLists + 2,
    5664             :     SEGMENT_REGSubClassMask,
    5665             :     SuperRegIdxSeqs + 1,
    5666             :     LaneBitmask(0x00000001),
    5667             :     0,
    5668             :     false, /* HasDisjunctSubRegs */
    5669             :     false, /* CoveredBySubRegs */
    5670             :     NullRegClasses,
    5671             :     nullptr
    5672             :   };
    5673             : 
    5674             :   extern const TargetRegisterClass GR16_ABCDRegClass = {
    5675             :     &X86MCRegisterClasses[GR16_ABCDRegClassID],
    5676             :     2, /* SpillSize */
    5677             :     2, /* SpillAlignment */
    5678             :     VTLists + 2,
    5679             :     GR16_ABCDSubClassMask,
    5680             :     SuperRegIdxSeqs + 5,
    5681             :     LaneBitmask(0x00000003),
    5682             :     0,
    5683             :     true, /* HasDisjunctSubRegs */
    5684             :     true, /* CoveredBySubRegs */
    5685             :     GR16_ABCDSuperclasses,
    5686             :     nullptr
    5687             :   };
    5688             : 
    5689             :   extern const TargetRegisterClass FPCCRRegClass = {
    5690             :     &X86MCRegisterClasses[FPCCRRegClassID],
    5691             :     2, /* SpillSize */
    5692             :     2, /* SpillAlignment */
    5693             :     VTLists + 2,
    5694             :     FPCCRSubClassMask,
    5695             :     SuperRegIdxSeqs + 1,
    5696             :     LaneBitmask(0x00000001),
    5697             :     0,
    5698             :     false, /* HasDisjunctSubRegs */
    5699             :     false, /* CoveredBySubRegs */
    5700             :     NullRegClasses,
    5701             :     nullptr
    5702             :   };
    5703             : 
    5704             :   extern const TargetRegisterClass FR32XRegClass = {
    5705             :     &X86MCRegisterClasses[FR32XRegClassID],
    5706             :     4, /* SpillSize */
    5707             :     4, /* SpillAlignment */
    5708             :     VTLists + 10,
    5709             :     FR32XSubClassMask,
    5710             :     SuperRegIdxSeqs + 9,
    5711             :     LaneBitmask(0x00000001),
    5712             :     0,
    5713             :     false, /* HasDisjunctSubRegs */
    5714             :     false, /* CoveredBySubRegs */
    5715             :     NullRegClasses,
    5716             :     nullptr
    5717             :   };
    5718             : 
    5719             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_RBPRegClass = {
    5720             :     &X86MCRegisterClasses[LOW32_ADDR_ACCESS_RBPRegClassID],
    5721             :     4, /* SpillSize */
    5722             :     4, /* SpillAlignment */
    5723             :     VTLists + 4,
    5724             :     LOW32_ADDR_ACCESS_RBPSubClassMask,
    5725             :     SuperRegIdxSeqs + 7,
    5726             :     LaneBitmask(0x00000003),
    5727             :     0,
    5728             :     true, /* HasDisjunctSubRegs */
    5729             :     false, /* CoveredBySubRegs */
    5730             :     NullRegClasses,
    5731             :     nullptr
    5732             :   };
    5733             : 
    5734             :   extern const TargetRegisterClass LOW32_ADDR_ACCESSRegClass = {
    5735             :     &X86MCRegisterClasses[LOW32_ADDR_ACCESSRegClassID],
    5736             :     4, /* SpillSize */
    5737             :     4, /* SpillAlignment */
    5738             :     VTLists + 4,
    5739             :     LOW32_ADDR_ACCESSSubClassMask,
    5740             :     SuperRegIdxSeqs + 7,
    5741             :     LaneBitmask(0x00000003),
    5742             :     0,
    5743             :     true, /* HasDisjunctSubRegs */
    5744             :     false, /* CoveredBySubRegs */
    5745             :     LOW32_ADDR_ACCESSSuperclasses,
    5746             :     nullptr
    5747             :   };
    5748             : 
    5749             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass = {
    5750             :     &X86MCRegisterClasses[LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClassID],
    5751             :     4, /* SpillSize */
    5752             :     4, /* SpillAlignment */
    5753             :     VTLists + 4,
    5754             :     LOW32_ADDR_ACCESS_RBP_with_sub_8bitSubClassMask,
    5755             :     SuperRegIdxSeqs + 7,
    5756             :     LaneBitmask(0x00000003),
    5757             :     0,
    5758             :     true, /* HasDisjunctSubRegs */
    5759             :     false, /* CoveredBySubRegs */
    5760             :     LOW32_ADDR_ACCESS_RBP_with_sub_8bitSuperclasses,
    5761             :     nullptr
    5762             :   };
    5763             : 
    5764             :   extern const TargetRegisterClass FR32RegClass = {
    5765             :     &X86MCRegisterClasses[FR32RegClassID],
    5766             :     4, /* SpillSize */
    5767             :     4, /* SpillAlignment */
    5768             :     VTLists + 10,
    5769             :     FR32SubClassMask,
    5770             :     SuperRegIdxSeqs + 9,
    5771             :     LaneBitmask(0x00000001),
    5772             :     0,
    5773             :     false, /* HasDisjunctSubRegs */
    5774             :     false, /* CoveredBySubRegs */
    5775             :     FR32Superclasses,
    5776             :     nullptr
    5777             :   };
    5778             : 
    5779             :   extern const TargetRegisterClass GR32RegClass = {
    5780             :     &X86MCRegisterClasses[GR32RegClassID],
    5781             :     4, /* SpillSize */
    5782             :     4, /* SpillAlignment */
    5783             :     VTLists + 4,
    5784             :     GR32SubClassMask,
    5785             :     SuperRegIdxSeqs + 7,
    5786             :     LaneBitmask(0x00000003),
    5787             :     0,
    5788             :     true, /* HasDisjunctSubRegs */
    5789             :     false, /* CoveredBySubRegs */
    5790             :     GR32Superclasses,
    5791             :     nullptr
    5792             :   };
    5793             : 
    5794             :   extern const TargetRegisterClass GR32_NOAXRegClass = {
    5795             :     &X86MCRegisterClasses[GR32_NOAXRegClassID],
    5796             :     4, /* SpillSize */
    5797             :     4, /* SpillAlignment */
    5798             :     VTLists + 4,
    5799             :     GR32_NOAXSubClassMask,
    5800             :     SuperRegIdxSeqs + 7,
    5801             :     LaneBitmask(0x00000003),
    5802             :     0,
    5803             :     true, /* HasDisjunctSubRegs */
    5804             :     false, /* CoveredBySubRegs */
    5805             :     GR32_NOAXSuperclasses,
    5806             :     nullptr
    5807             :   };
    5808             : 
    5809             :   extern const TargetRegisterClass GR32_NOSPRegClass = {
    5810             :     &X86MCRegisterClasses[GR32_NOSPRegClassID],
    5811             :     4, /* SpillSize */
    5812             :     4, /* SpillAlignment */
    5813             :     VTLists + 4,
    5814             :     GR32_NOSPSubClassMask,
    5815             :     SuperRegIdxSeqs + 7,
    5816             :     LaneBitmask(0x00000003),
    5817             :     0,
    5818             :     true, /* HasDisjunctSubRegs */
    5819             :     false, /* CoveredBySubRegs */
    5820             :     GR32_NOSPSuperclasses,
    5821             :     nullptr
    5822             :   };
    5823             : 
    5824             :   extern const TargetRegisterClass GR32_NOAX_and_GR32_NOSPRegClass = {
    5825             :     &X86MCRegisterClasses[GR32_NOAX_and_GR32_NOSPRegClassID],
    5826             :     4, /* SpillSize */
    5827             :     4, /* SpillAlignment */
    5828             :     VTLists + 4,
    5829             :     GR32_NOAX_and_GR32_NOSPSubClassMask,
    5830             :     SuperRegIdxSeqs + 7,
    5831             :     LaneBitmask(0x00000003),
    5832             :     0,
    5833             :     true, /* HasDisjunctSubRegs */
    5834             :     false, /* CoveredBySubRegs */
    5835             :     GR32_NOAX_and_GR32_NOSPSuperclasses,
    5836             :     nullptr
    5837             :   };
    5838             : 
    5839             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass = {
    5840             :     &X86MCRegisterClasses[LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClassID],
    5841             :     4, /* SpillSize */
    5842             :     4, /* SpillAlignment */
    5843             :     VTLists + 4,
    5844             :     LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXSubClassMask,
    5845             :     SuperRegIdxSeqs + 7,
    5846             :     LaneBitmask(0x00000003),
    5847             :     0,
    5848             :     true, /* HasDisjunctSubRegs */
    5849             :     false, /* CoveredBySubRegs */
    5850             :     LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXSuperclasses,
    5851             :     nullptr
    5852             :   };
    5853             : 
    5854             :   extern const TargetRegisterClass DEBUG_REGRegClass = {
    5855             :     &X86MCRegisterClasses[DEBUG_REGRegClassID],
    5856             :     4, /* SpillSize */
    5857             :     4, /* SpillAlignment */
    5858             :     VTLists + 4,
    5859             :     DEBUG_REGSubClassMask,
    5860             :     SuperRegIdxSeqs + 1,
    5861             :     LaneBitmask(0x00000001),
    5862             :     0,
    5863             :     false, /* HasDisjunctSubRegs */
    5864             :     false, /* CoveredBySubRegs */
    5865             :     NullRegClasses,
    5866             :     nullptr
    5867             :   };
    5868             : 
    5869             :   extern const TargetRegisterClass GR32_NOREXRegClass = {
    5870             :     &X86MCRegisterClasses[GR32_NOREXRegClassID],
    5871             :     4, /* SpillSize */
    5872             :     4, /* SpillAlignment */
    5873             :     VTLists + 4,
    5874             :     GR32_NOREXSubClassMask,
    5875             :     SuperRegIdxSeqs + 7,
    5876             :     LaneBitmask(0x00000003),
    5877             :     0,
    5878             :     true, /* HasDisjunctSubRegs */
    5879             :     false, /* CoveredBySubRegs */
    5880             :     GR32_NOREXSuperclasses,
    5881             :     nullptr
    5882             :   };
    5883             : 
    5884             :   extern const TargetRegisterClass VK32RegClass = {
    5885             :     &X86MCRegisterClasses[VK32RegClassID],
    5886             :     4, /* SpillSize */
    5887             :     4, /* SpillAlignment */
    5888             :     VTLists + 29,
    5889             :     VK32SubClassMask,
    5890             :     SuperRegIdxSeqs + 1,
    5891             :     LaneBitmask(0x00000001),
    5892             :     0,
    5893             :     false, /* HasDisjunctSubRegs */
    5894             :     false, /* CoveredBySubRegs */
    5895             :     VK32Superclasses,
    5896             :     nullptr
    5897             :   };
    5898             : 
    5899             :   extern const TargetRegisterClass GR32_NOAX_and_GR32_NOREXRegClass = {
    5900             :     &X86MCRegisterClasses[GR32_NOAX_and_GR32_NOREXRegClassID],
    5901             :     4, /* SpillSize */
    5902             :     4, /* SpillAlignment */
    5903             :     VTLists + 4,
    5904             :     GR32_NOAX_and_GR32_NOREXSubClassMask,
    5905             :     SuperRegIdxSeqs + 7,
    5906             :     LaneBitmask(0x00000003),
    5907             :     0,
    5908             :     true, /* HasDisjunctSubRegs */
    5909             :     false, /* CoveredBySubRegs */
    5910             :     GR32_NOAX_and_GR32_NOREXSuperclasses,
    5911             :     nullptr
    5912             :   };
    5913             : 
    5914             :   extern const TargetRegisterClass GR32_NOREX_NOSPRegClass = {
    5915             :     &X86MCRegisterClasses[GR32_NOREX_NOSPRegClassID],
    5916             :     4, /* SpillSize */
    5917             :     4, /* SpillAlignment */
    5918             :     VTLists + 4,
    5919             :     GR32_NOREX_NOSPSubClassMask,
    5920             :     SuperRegIdxSeqs + 7,
    5921             :     LaneBitmask(0x00000003),
    5922             :     0,
    5923             :     true, /* HasDisjunctSubRegs */
    5924             :     false, /* CoveredBySubRegs */
    5925             :     GR32_NOREX_NOSPSuperclasses,
    5926             :     nullptr
    5927             :   };
    5928             : 
    5929             :   extern const TargetRegisterClass RFP32RegClass = {
    5930             :     &X86MCRegisterClasses[RFP32RegClassID],
    5931             :     4, /* SpillSize */
    5932             :     4, /* SpillAlignment */
    5933             :     VTLists + 10,
    5934             :     RFP32SubClassMask,
    5935             :     SuperRegIdxSeqs + 1,
    5936             :     LaneBitmask(0x00000001),
    5937             :     0,
    5938             :     false, /* HasDisjunctSubRegs */
    5939             :     false, /* CoveredBySubRegs */
    5940             :     NullRegClasses,
    5941             :     nullptr
    5942             :   };
    5943             : 
    5944             :   extern const TargetRegisterClass VK32WMRegClass = {
    5945             :     &X86MCRegisterClasses[VK32WMRegClassID],
    5946             :     4, /* SpillSize */
    5947             :     4, /* SpillAlignment */
    5948             :     VTLists + 29,
    5949             :     VK32WMSubClassMask,
    5950             :     SuperRegIdxSeqs + 1,
    5951             :     LaneBitmask(0x00000001),
    5952             :     0,
    5953             :     false, /* HasDisjunctSubRegs */
    5954             :     false, /* CoveredBySubRegs */
    5955             :     VK32WMSuperclasses,
    5956             :     nullptr
    5957             :   };
    5958             : 
    5959             :   extern const TargetRegisterClass GR32_NOAX_and_GR32_NOREX_NOSPRegClass = {
    5960             :     &X86MCRegisterClasses[GR32_NOAX_and_GR32_NOREX_NOSPRegClassID],
    5961             :     4, /* SpillSize */
    5962             :     4, /* SpillAlignment */
    5963             :     VTLists + 4,
    5964             :     GR32_NOAX_and_GR32_NOREX_NOSPSubClassMask,
    5965             :     SuperRegIdxSeqs + 7,
    5966             :     LaneBitmask(0x00000003),
    5967             :     0,
    5968             :     true, /* HasDisjunctSubRegs */
    5969             :     false, /* CoveredBySubRegs */
    5970             :     GR32_NOAX_and_GR32_NOREX_NOSPSuperclasses,
    5971             :     nullptr
    5972             :   };
    5973             : 
    5974             :   extern const TargetRegisterClass GR32_ABCDRegClass = {
    5975             :     &X86MCRegisterClasses[GR32_ABCDRegClassID],
    5976             :     4, /* SpillSize */
    5977             :     4, /* SpillAlignment */
    5978             :     VTLists + 4,
    5979             :     GR32_ABCDSubClassMask,
    5980             :     SuperRegIdxSeqs + 7,
    5981             :     LaneBitmask(0x00000003),
    5982             :     0,
    5983             :     true, /* HasDisjunctSubRegs */
    5984             :     false, /* CoveredBySubRegs */
    5985             :     GR32_ABCDSuperclasses,
    5986             :     nullptr
    5987             :   };
    5988             : 
    5989             :   extern const TargetRegisterClass GR32_ABCD_and_GR32_NOAXRegClass = {
    5990             :     &X86MCRegisterClasses[GR32_ABCD_and_GR32_NOAXRegClassID],
    5991             :     4, /* SpillSize */
    5992             :     4, /* SpillAlignment */
    5993             :     VTLists + 4,
    5994             :     GR32_ABCD_and_GR32_NOAXSubClassMask,
    5995             :     SuperRegIdxSeqs + 7,
    5996             :     LaneBitmask(0x00000003),
    5997             :     0,
    5998             :     true, /* HasDisjunctSubRegs */
    5999             :     false, /* CoveredBySubRegs */
    6000             :     GR32_ABCD_and_GR32_NOAXSuperclasses,
    6001             :     nullptr
    6002             :   };
    6003             : 
    6004             :   extern const TargetRegisterClass GR32_TCRegClass = {
    6005             :     &X86MCRegisterClasses[GR32_TCRegClassID],
    6006             :     4, /* SpillSize */
    6007             :     4, /* SpillAlignment */
    6008             :     VTLists + 4,
    6009             :     GR32_TCSubClassMask,
    6010             :     SuperRegIdxSeqs + 7,
    6011             :     LaneBitmask(0x00000003),
    6012             :     0,
    6013             :     true, /* HasDisjunctSubRegs */
    6014             :     false, /* CoveredBySubRegs */
    6015             :     GR32_TCSuperclasses,
    6016             :     nullptr
    6017             :   };
    6018             : 
    6019             :   extern const TargetRegisterClass GR32_ADRegClass = {
    6020             :     &X86MCRegisterClasses[GR32_ADRegClassID],
    6021             :     4, /* SpillSize */
    6022             :     4, /* SpillAlignment */
    6023             :     VTLists + 4,
    6024             :     GR32_ADSubClassMask,
    6025             :     SuperRegIdxSeqs + 7,
    6026             :     LaneBitmask(0x00000003),
    6027             :     0,
    6028             :     true, /* HasDisjunctSubRegs */
    6029             :     false, /* CoveredBySubRegs */
    6030             :     GR32_ADSuperclasses,
    6031             :     nullptr
    6032             :   };
    6033             : 
    6034             :   extern const TargetRegisterClass GR32_NOAX_and_GR32_TCRegClass = {
    6035             :     &X86MCRegisterClasses[GR32_NOAX_and_GR32_TCRegClassID],
    6036             :     4, /* SpillSize */
    6037             :     4, /* SpillAlignment */
    6038             :     VTLists + 4,
    6039             :     GR32_NOAX_and_GR32_TCSubClassMask,
    6040             :     SuperRegIdxSeqs + 7,
    6041             :     LaneBitmask(0x00000003),
    6042             :     0,
    6043             :     true, /* HasDisjunctSubRegs */
    6044             :     false, /* CoveredBySubRegs */
    6045             :     GR32_NOAX_and_GR32_TCSuperclasses,
    6046             :     nullptr
    6047             :   };
    6048             : 
    6049             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClass = {
    6050             :     &X86MCRegisterClasses[LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClassID],
    6051             :     4, /* SpillSize */
    6052             :     4, /* SpillAlignment */
    6053             :     VTLists + 4,
    6054             :     LOW32_ADDR_ACCESS_RBP_with_sub_32bitSubClassMask,
    6055             :     SuperRegIdxSeqs + 1,
    6056             :     LaneBitmask(0x00000003),
    6057             :     0,
    6058             :     false, /* HasDisjunctSubRegs */
    6059             :     false, /* CoveredBySubRegs */
    6060             :     LOW32_ADDR_ACCESS_RBP_with_sub_32bitSuperclasses,
    6061             :     nullptr
    6062             :   };
    6063             : 
    6064             :   extern const TargetRegisterClass CCRRegClass = {
    6065             :     &X86MCRegisterClasses[CCRRegClassID],
    6066             :     4, /* SpillSize */
    6067             :     4, /* SpillAlignment */
    6068             :     VTLists + 4,
    6069             :     CCRSubClassMask,
    6070             :     SuperRegIdxSeqs + 1,
    6071             :     LaneBitmask(0x00000001),
    6072             :     0,
    6073             :     false, /* HasDisjunctSubRegs */
    6074             :     false, /* CoveredBySubRegs */
    6075             :     NullRegClasses,
    6076             :     nullptr
    6077             :   };
    6078             : 
    6079             :   extern const TargetRegisterClass GR32_AD_and_GR32_NOAXRegClass = {
    6080             :     &X86MCRegisterClasses[GR32_AD_and_GR32_NOAXRegClassID],
    6081             :     4, /* SpillSize */
    6082             :     4, /* SpillAlignment */
    6083             :     VTLists + 4,
    6084             :     GR32_AD_and_GR32_NOAXSubClassMask,
    6085             :     SuperRegIdxSeqs + 7,
    6086             :     LaneBitmask(0x00000003),
    6087             :     0,
    6088             :     true, /* HasDisjunctSubRegs */
    6089             :     false, /* CoveredBySubRegs */
    6090             :     GR32_AD_and_GR32_NOAXSuperclasses,
    6091             :     nullptr
    6092             :   };
    6093             : 
    6094             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitRegClass = {
    6095             :     &X86MCRegisterClasses[LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitRegClassID],
    6096             :     4, /* SpillSize */
    6097             :     4, /* SpillAlignment */
    6098             :     VTLists + 4,
    6099             :     LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitSubClassMask,
    6100             :     SuperRegIdxSeqs + 1,
    6101             :     LaneBitmask(0x00000003),
    6102             :     0,
    6103             :     false, /* HasDisjunctSubRegs */
    6104             :     false, /* CoveredBySubRegs */
    6105             :     LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitSuperclasses,
    6106             :     nullptr
    6107             :   };
    6108             : 
    6109             :   extern const TargetRegisterClass LOW32_ADDR_ACCESS_with_sub_32bitRegClass = {
    6110             :     &X86MCRegisterClasses[LOW32_ADDR_ACCESS_with_sub_32bitRegClassID],
    6111             :     4, /* SpillSize */
    6112             :     4, /* SpillAlignment */
    6113             :     VTLists + 4,
    6114             :     LOW32_ADDR_ACCESS_with_sub_32bitSubClassMask,
    6115             :     SuperRegIdxSeqs + 1,
    6116             :     LaneBitmask(0x00000003),
    6117             :     0,
    6118             :     false, /* HasDisjunctSubRegs */
    6119             :     false, /* CoveredBySubRegs */
    6120             :     LOW32_ADDR_ACCESS_with_sub_32bitSuperclasses,
    6121             :     nullptr
    6122             :   };
    6123             : 
    6124             :   extern const TargetRegisterClass RFP64RegClass = {
    6125             :     &X86MCRegisterClasses[RFP64RegClassID],
    6126             :     8, /* SpillSize */
    6127             :     4, /* SpillAlignment */
    6128             :     VTLists + 12,
    6129             :     RFP64SubClassMask,
    6130             :     SuperRegIdxSeqs + 1,
    6131             :     LaneBitmask(0x00000001),
    6132             :     0,
    6133             :     false, /* HasDisjunctSubRegs */
    6134             :     false, /* CoveredBySubRegs */
    6135             :     RFP64Superclasses,
    6136             :     nullptr
    6137             :   };
    6138             : 
    6139             :   extern const TargetRegisterClass FR64XRegClass = {
    6140             :     &X86MCRegisterClasses[FR64XRegClassID],
    6141             :     8, /* SpillSize */
    6142             :     8, /* SpillAlignment */
    6143             :     VTLists + 12,
    6144             :     FR64XSubClassMask,
    6145             :     SuperRegIdxSeqs + 9,
    6146             :     LaneBitmask(0x00000001),
    6147             :     0,
    6148             :     false, /* HasDisjunctSubRegs */
    6149             :     false, /* CoveredBySubRegs */
    6150             :     FR64XSuperclasses,
    6151             :     nullptr
    6152             :   };
    6153             : 
    6154             :   extern const TargetRegisterClass GR64RegClass = {
    6155             :     &X86MCRegisterClasses[GR64RegClassID],
    6156             :     8, /* SpillSize */
    6157             :     8, /* SpillAlignment */
    6158             :     VTLists + 6,
    6159             :     GR64SubClassMask,
    6160             :     SuperRegIdxSeqs + 1,
    6161             :     LaneBitmask(0x00000003),
    6162             :     0,
    6163             :     true, /* HasDisjunctSubRegs */
    6164             :     false, /* CoveredBySubRegs */
    6165             :     NullRegClasses,
    6166             :     nullptr
    6167             :   };
    6168             : 
    6169             :   extern const TargetRegisterClass CONTROL_REGRegClass = {
    6170             :     &X86MCRegisterClasses[CONTROL_REGRegClassID],
    6171             :     8, /* SpillSize */
    6172             :     8, /* SpillAlignment */
    6173             :     VTLists + 6,
    6174             :     CONTROL_REGSubClassMask,
    6175             :     SuperRegIdxSeqs + 1,
    6176             :     LaneBitmask(0x00000001),
    6177             :     0,
    6178             :     false, /* HasDisjunctSubRegs */
    6179             :     false, /* CoveredBySubRegs */
    6180             :     NullRegClasses,
    6181             :     nullptr
    6182             :   };
    6183             : 
    6184             :   extern const TargetRegisterClass FR64RegClass = {
    6185             :     &X86MCRegisterClasses[FR64RegClassID],
    6186             :     8, /* SpillSize */
    6187             :     8, /* SpillAlignment */
    6188             :     VTLists + 12,
    6189             :     FR64SubClassMask,
    6190             :     SuperRegIdxSeqs + 9,
    6191             :     LaneBitmask(0x00000001),
    6192             :     0,
    6193             :     false, /* HasDisjunctSubRegs */
    6194             :     false, /* CoveredBySubRegs */
    6195             :     FR64Superclasses,
    6196             :     nullptr
    6197             :   };
    6198             : 
    6199             :   extern const TargetRegisterClass GR64_with_sub_8bitRegClass = {
    6200             :     &X86MCRegisterClasses[GR64_with_sub_8bitRegClassID],
    6201             :     8, /* SpillSize */
    6202             :     8, /* SpillAlignment */
    6203             :     VTLists + 6,
    6204             :     GR64_with_sub_8bitSubClassMask,
    6205             :     SuperRegIdxSeqs + 1,
    6206             :     LaneBitmask(0x00000003),
    6207             :     0,
    6208             :     true, /* HasDisjunctSubRegs */
    6209             :     false, /* CoveredBySubRegs */
    6210             :     GR64_with_sub_8bitSuperclasses,
    6211             :     nullptr
    6212             :   };
    6213             : 
    6214             :   extern const TargetRegisterClass GR64_NOSPRegClass = {
    6215             :     &X86MCRegisterClasses[GR64_NOSPRegClassID],
    6216             :     8, /* SpillSize */
    6217             :     8, /* SpillAlignment */
    6218             :     VTLists + 6,
    6219             :     GR64_NOSPSubClassMask,
    6220             :     SuperRegIdxSeqs + 1,
    6221             :     LaneBitmask(0x00000003),
    6222             :     0,
    6223             :     true, /* HasDisjunctSubRegs */
    6224             :     false, /* CoveredBySubRegs */
    6225             :     GR64_NOSPSuperclasses,
    6226             :     nullptr
    6227             :   };
    6228             : 
    6229             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_NOAXRegClass = {
    6230             :     &X86MCRegisterClasses[GR64_with_sub_32bit_in_GR32_NOAXRegClassID],
    6231             :     8, /* SpillSize */
    6232             :     8, /* SpillAlignment */
    6233             :     VTLists + 6,
    6234             :     GR64_with_sub_32bit_in_GR32_NOAXSubClassMask,
    6235             :     SuperRegIdxSeqs + 1,
    6236             :     LaneBitmask(0x00000003),
    6237             :     0,
    6238             :     true, /* HasDisjunctSubRegs */
    6239             :     false, /* CoveredBySubRegs */
    6240             :     GR64_with_sub_32bit_in_GR32_NOAXSuperclasses,
    6241             :     nullptr
    6242             :   };
    6243             : 
    6244             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass = {
    6245             :     &X86MCRegisterClasses[GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClassID],
    6246             :     8, /* SpillSize */
    6247             :     8, /* SpillAlignment */
    6248             :     VTLists + 6,
    6249             :     GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPSubClassMask,
    6250             :     SuperRegIdxSeqs + 1,
    6251             :     LaneBitmask(0x00000003),
    6252             :     0,
    6253             :     true, /* HasDisjunctSubRegs */
    6254             :     false, /* CoveredBySubRegs */
    6255             :     GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPSuperclasses,
    6256             :     nullptr
    6257             :   };
    6258             : 
    6259             :   extern const TargetRegisterClass GR64_NOREXRegClass = {
    6260             :     &X86MCRegisterClasses[GR64_NOREXRegClassID],
    6261             :     8, /* SpillSize */
    6262             :     8, /* SpillAlignment */
    6263             :     VTLists + 6,
    6264             :     GR64_NOREXSubClassMask,
    6265             :     SuperRegIdxSeqs + 1,
    6266             :     LaneBitmask(0x00000003),
    6267             :     0,
    6268             :     true, /* HasDisjunctSubRegs */
    6269             :     false, /* CoveredBySubRegs */
    6270             :     GR64_NOREXSuperclasses,
    6271             :     nullptr
    6272             :   };
    6273             : 
    6274             :   extern const TargetRegisterClass GR64_TCRegClass = {
    6275             :     &X86MCRegisterClasses[GR64_TCRegClassID],
    6276             :     8, /* SpillSize */
    6277             :     8, /* SpillAlignment */
    6278             :     VTLists + 6,
    6279             :     GR64_TCSubClassMask,
    6280             :     SuperRegIdxSeqs + 1,
    6281             :     LaneBitmask(0x00000003),
    6282             :     0,
    6283             :     true, /* HasDisjunctSubRegs */
    6284             :     false, /* CoveredBySubRegs */
    6285             :     GR64_TCSuperclasses,
    6286             :     nullptr
    6287             :   };
    6288             : 
    6289             :   extern const TargetRegisterClass GR64_NOSP_and_GR64_TCRegClass = {
    6290             :     &X86MCRegisterClasses[GR64_NOSP_and_GR64_TCRegClassID],
    6291             :     8, /* SpillSize */
    6292             :     8, /* SpillAlignment */
    6293             :     VTLists + 6,
    6294             :     GR64_NOSP_and_GR64_TCSubClassMask,
    6295             :     SuperRegIdxSeqs + 1,
    6296             :     LaneBitmask(0x00000003),
    6297             :     0,
    6298             :     true, /* HasDisjunctSubRegs */
    6299             :     false, /* CoveredBySubRegs */
    6300             :     GR64_NOSP_and_GR64_TCSuperclasses,
    6301             :     nullptr
    6302             :   };
    6303             : 
    6304             :   extern const TargetRegisterClass GR64_TCW64RegClass = {
    6305             :     &X86MCRegisterClasses[GR64_TCW64RegClassID],
    6306             :     8, /* SpillSize */
    6307             :     8, /* SpillAlignment */
    6308             :     VTLists + 6,
    6309             :     GR64_TCW64SubClassMask,
    6310             :     SuperRegIdxSeqs + 1,
    6311             :     LaneBitmask(0x00000003),
    6312             :     0,
    6313             :     true, /* HasDisjunctSubRegs */
    6314             :     false, /* CoveredBySubRegs */
    6315             :     GR64_TCW64Superclasses,
    6316             :     nullptr
    6317             :   };
    6318             : 
    6319             :   extern const TargetRegisterClass GR64_with_sub_16bit_in_GR16_NOREXRegClass = {
    6320             :     &X86MCRegisterClasses[GR64_with_sub_16bit_in_GR16_NOREXRegClassID],
    6321             :     8, /* SpillSize */
    6322             :     8, /* SpillAlignment */
    6323             :     VTLists + 6,
    6324             :     GR64_with_sub_16bit_in_GR16_NOREXSubClassMask,
    6325             :     SuperRegIdxSeqs + 1,
    6326             :     LaneBitmask(0x00000003),
    6327             :     0,
    6328             :     true, /* HasDisjunctSubRegs */
    6329             :     false, /* CoveredBySubRegs */
    6330             :     GR64_with_sub_16bit_in_GR16_NOREXSuperclasses,
    6331             :     nullptr
    6332             :   };
    6333             : 
    6334             :   extern const TargetRegisterClass VK64RegClass = {
    6335             :     &X86MCRegisterClasses[VK64RegClassID],
    6336             :     8, /* SpillSize */
    6337             :     8, /* SpillAlignment */
    6338             :     VTLists + 31,
    6339             :     VK64SubClassMask,
    6340             :     SuperRegIdxSeqs + 1,
    6341             :     LaneBitmask(0x00000001),
    6342             :     0,
    6343             :     false, /* HasDisjunctSubRegs */
    6344             :     false, /* CoveredBySubRegs */
    6345             :     VK64Superclasses,
    6346             :     nullptr
    6347             :   };
    6348             : 
    6349             :   extern const TargetRegisterClass VR64RegClass = {
    6350             :     &X86MCRegisterClasses[VR64RegClassID],
    6351             :     8, /* SpillSize */
    6352             :     8, /* SpillAlignment */
    6353             :     VTLists + 54,
    6354             :     VR64SubClassMask,
    6355             :     SuperRegIdxSeqs + 1,
    6356             :     LaneBitmask(0x00000001),
    6357             :     0,
    6358             :     false, /* HasDisjunctSubRegs */
    6359             :     false, /* CoveredBySubRegs */
    6360             :     NullRegClasses,
    6361             :     nullptr
    6362             :   };
    6363             : 
    6364             :   extern const TargetRegisterClass GR64_NOREX_NOSPRegClass = {
    6365             :     &X86MCRegisterClasses[GR64_NOREX_NOSPRegClassID],
    6366             :     8, /* SpillSize */
    6367             :     8, /* SpillAlignment */
    6368             :     VTLists + 6,
    6369             :     GR64_NOREX_NOSPSubClassMask,
    6370             :     SuperRegIdxSeqs + 1,
    6371             :     LaneBitmask(0x00000003),
    6372             :     0,
    6373             :     true, /* HasDisjunctSubRegs */
    6374             :     false, /* CoveredBySubRegs */
    6375             :     GR64_NOREX_NOSPSuperclasses,
    6376             :     nullptr
    6377             :   };
    6378             : 
    6379             :   extern const TargetRegisterClass GR64_NOSP_and_GR64_TCW64RegClass = {
    6380             :     &X86MCRegisterClasses[GR64_NOSP_and_GR64_TCW64RegClassID],
    6381             :     8, /* SpillSize */
    6382             :     8, /* SpillAlignment */
    6383             :     VTLists + 6,
    6384             :     GR64_NOSP_and_GR64_TCW64SubClassMask,
    6385             :     SuperRegIdxSeqs + 1,
    6386             :     LaneBitmask(0x00000003),
    6387             :     0,
    6388             :     true, /* HasDisjunctSubRegs */
    6389             :     false, /* CoveredBySubRegs */
    6390             :     GR64_NOSP_and_GR64_TCW64Superclasses,
    6391             :     nullptr
    6392             :   };
    6393             : 
    6394             :   extern const TargetRegisterClass GR64_TC_and_GR64_TCW64RegClass = {
    6395             :     &X86MCRegisterClasses[GR64_TC_and_GR64_TCW64RegClassID],
    6396             :     8, /* SpillSize */
    6397             :     8, /* SpillAlignment */
    6398             :     VTLists + 6,
    6399             :     GR64_TC_and_GR64_TCW64SubClassMask,
    6400             :     SuperRegIdxSeqs + 1,
    6401             :     LaneBitmask(0x00000003),
    6402             :     0,
    6403             :     true, /* HasDisjunctSubRegs */
    6404             :     false, /* CoveredBySubRegs */
    6405             :     GR64_TC_and_GR64_TCW64Superclasses,
    6406             :     nullptr
    6407             :   };
    6408             : 
    6409             :   extern const TargetRegisterClass GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass = {
    6410             :     &X86MCRegisterClasses[GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClassID],
    6411             :     8, /* SpillSize */
    6412             :     8, /* SpillAlignment */
    6413             :     VTLists + 6,
    6414             :     GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXSubClassMask,
    6415             :     SuperRegIdxSeqs + 1,
    6416             :     LaneBitmask(0x00000003),
    6417             :     0,
    6418             :     true, /* HasDisjunctSubRegs */
    6419             :     false, /* CoveredBySubRegs */
    6420             :     GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXSuperclasses,
    6421             :     nullptr
    6422             :   };
    6423             : 
    6424             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass = {
    6425             :     &X86MCRegisterClasses[GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClassID],
    6426             :     8, /* SpillSize */
    6427             :     8, /* SpillAlignment */
    6428             :     VTLists + 6,
    6429             :     GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXSubClassMask,
    6430             :     SuperRegIdxSeqs + 1,
    6431             :     LaneBitmask(0x00000003),
    6432             :     0,
    6433             :     true, /* HasDisjunctSubRegs */
    6434             :     false, /* CoveredBySubRegs */
    6435             :     GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXSuperclasses,
    6436             :     nullptr
    6437             :   };
    6438             : 
    6439             :   extern const TargetRegisterClass VK64WMRegClass = {
    6440             :     &X86MCRegisterClasses[VK64WMRegClassID],
    6441             :     8, /* SpillSize */
    6442             :     8, /* SpillAlignment */
    6443             :     VTLists + 31,
    6444             :     VK64WMSubClassMask,
    6445             :     SuperRegIdxSeqs + 1,
    6446             :     LaneBitmask(0x00000001),
    6447             :     0,
    6448             :     false, /* HasDisjunctSubRegs */
    6449             :     false, /* CoveredBySubRegs */
    6450             :     VK64WMSuperclasses,
    6451             :     nullptr
    6452             :   };
    6453             : 
    6454             :   extern const TargetRegisterClass GR64_NOREX_and_GR64_TCRegClass = {
    6455             :     &X86MCRegisterClasses[GR64_NOREX_and_GR64_TCRegClassID],
    6456             :     8, /* SpillSize */
    6457             :     8, /* SpillAlignment */
    6458             :     VTLists + 6,
    6459             :     GR64_NOREX_and_GR64_TCSubClassMask,
    6460             :     SuperRegIdxSeqs + 1,
    6461             :     LaneBitmask(0x00000003),
    6462             :     0,
    6463             :     true, /* HasDisjunctSubRegs */
    6464             :     false, /* CoveredBySubRegs */
    6465             :     GR64_NOREX_and_GR64_TCSuperclasses,
    6466             :     nullptr
    6467             :   };
    6468             : 
    6469             :   extern const TargetRegisterClass GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass = {
    6470             :     &X86MCRegisterClasses[GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXRegClassID],
    6471             :     8, /* SpillSize */
    6472             :     8, /* SpillAlignment */
    6473             :     VTLists + 6,
    6474             :     GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXSubClassMask,
    6475             :     SuperRegIdxSeqs + 1,
    6476             :     LaneBitmask(0x00000003),
    6477             :     0,
    6478             :     true, /* HasDisjunctSubRegs */
    6479             :     false, /* CoveredBySubRegs */
    6480             :     GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXSuperclasses,
    6481             :     nullptr
    6482             :   };
    6483             : 
    6484             :   extern const TargetRegisterClass GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClass = {
    6485             :     &X86MCRegisterClasses[GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClassID],
    6486             :     8, /* SpillSize */
    6487             :     8, /* SpillAlignment */
    6488             :     VTLists + 6,
    6489             :     GR64_TC_and_GR64_NOSP_and_GR64_TCW64SubClassMask,
    6490             :     SuperRegIdxSeqs + 1,
    6491             :     LaneBitmask(0x00000003),
    6492             :     0,
    6493             :     true, /* HasDisjunctSubRegs */
    6494             :     false, /* CoveredBySubRegs */
    6495             :     GR64_TC_and_GR64_NOSP_and_GR64_TCW64Superclasses,
    6496             :     nullptr
    6497             :   };
    6498             : 
    6499             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClass = {
    6500             :     &X86MCRegisterClasses[GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClassID],
    6501             :     8, /* SpillSize */
    6502             :     8, /* SpillAlignment */
    6503             :     VTLists + 6,
    6504             :     GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPSubClassMask,
    6505             :     SuperRegIdxSeqs + 1,
    6506             :     LaneBitmask(0x00000003),
    6507             :     0,
    6508             :     true, /* HasDisjunctSubRegs */
    6509             :     false, /* CoveredBySubRegs */
    6510             :     GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPSuperclasses,
    6511             :     nullptr
    6512             :   };
    6513             : 
    6514             :   extern const TargetRegisterClass GR64_NOREX_NOSP_and_GR64_TCRegClass = {
    6515             :     &X86MCRegisterClasses[GR64_NOREX_NOSP_and_GR64_TCRegClassID],
    6516             :     8, /* SpillSize */
    6517             :     8, /* SpillAlignment */
    6518             :     VTLists + 6,
    6519             :     GR64_NOREX_NOSP_and_GR64_TCSubClassMask,
    6520             :     SuperRegIdxSeqs + 1,
    6521             :     LaneBitmask(0x00000003),
    6522             :     0,
    6523             :     true, /* HasDisjunctSubRegs */
    6524             :     false, /* CoveredBySubRegs */
    6525             :     GR64_NOREX_NOSP_and_GR64_TCSuperclasses,
    6526             :     nullptr
    6527             :   };
    6528             : 
    6529             :   extern const TargetRegisterClass GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass = {
    6530             :     &X86MCRegisterClasses[GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClassID],
    6531             :     8, /* SpillSize */
    6532             :     8, /* SpillAlignment */
    6533             :     VTLists + 6,
    6534             :     GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXSubClassMask,
    6535             :     SuperRegIdxSeqs + 1,
    6536             :     LaneBitmask(0x00000003),
    6537             :     0,
    6538             :     true, /* HasDisjunctSubRegs */
    6539             :     false, /* CoveredBySubRegs */
    6540             :     GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXSuperclasses,
    6541             :     nullptr
    6542             :   };
    6543             : 
    6544             :   extern const TargetRegisterClass GR64_ABCDRegClass = {
    6545             :     &X86MCRegisterClasses[GR64_ABCDRegClassID],
    6546             :     8, /* SpillSize */
    6547             :     8, /* SpillAlignment */
    6548             :     VTLists + 6,
    6549             :     GR64_ABCDSubClassMask,
    6550             :     SuperRegIdxSeqs + 1,
    6551             :     LaneBitmask(0x00000003),
    6552             :     0,
    6553             :     true, /* HasDisjunctSubRegs */
    6554             :     false, /* CoveredBySubRegs */
    6555             :     GR64_ABCDSuperclasses,
    6556             :     nullptr
    6557             :   };
    6558             : 
    6559             :   extern const TargetRegisterClass GR64_NOREX_and_GR64_TCW64RegClass = {
    6560             :     &X86MCRegisterClasses[GR64_NOREX_and_GR64_TCW64RegClassID],
    6561             :     8, /* SpillSize */
    6562             :     8, /* SpillAlignment */
    6563             :     VTLists + 6,
    6564             :     GR64_NOREX_and_GR64_TCW64SubClassMask,
    6565             :     SuperRegIdxSeqs + 1,
    6566             :     LaneBitmask(0x00000003),
    6567             :     0,
    6568             :     true, /* HasDisjunctSubRegs */
    6569             :     false, /* CoveredBySubRegs */
    6570             :     GR64_NOREX_and_GR64_TCW64Superclasses,
    6571             :     nullptr
    6572             :   };
    6573             : 
    6574             :   extern const TargetRegisterClass GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass = {
    6575             :     &X86MCRegisterClasses[GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClassID],
    6576             :     8, /* SpillSize */
    6577             :     8, /* SpillAlignment */
    6578             :     VTLists + 6,
    6579             :     GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXSubClassMask,
    6580             :     SuperRegIdxSeqs + 1,
    6581             :     LaneBitmask(0x00000003),
    6582             :     0,
    6583             :     true, /* HasDisjunctSubRegs */
    6584             :     false, /* CoveredBySubRegs */
    6585             :     GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXSuperclasses,
    6586             :     nullptr
    6587             :   };
    6588             : 
    6589             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXRegClass = {
    6590             :     &X86MCRegisterClasses[GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXRegClassID],
    6591             :     8, /* SpillSize */
    6592             :     8, /* SpillAlignment */
    6593             :     VTLists + 6,
    6594             :     GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXSubClassMask,
    6595             :     SuperRegIdxSeqs + 1,
    6596             :     LaneBitmask(0x00000003),
    6597             :     0,
    6598             :     true, /* HasDisjunctSubRegs */
    6599             :     false, /* CoveredBySubRegs */
    6600             :     GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXSuperclasses,
    6601             :     nullptr
    6602             :   };
    6603             : 
    6604             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_TCRegClass = {
    6605             :     &X86MCRegisterClasses[GR64_with_sub_32bit_in_GR32_TCRegClassID],
    6606             :     8, /* SpillSize */
    6607             :     8, /* SpillAlignment */
    6608             :     VTLists + 6,
    6609             :     GR64_with_sub_32bit_in_GR32_TCSubClassMask,
    6610             :     SuperRegIdxSeqs + 1,
    6611             :     LaneBitmask(0x00000003),
    6612             :     0,
    6613             :     true, /* HasDisjunctSubRegs */
    6614             :     false, /* CoveredBySubRegs */
    6615             :     GR64_with_sub_32bit_in_GR32_TCSuperclasses,
    6616             :     nullptr
    6617             :   };
    6618             : 
    6619             :   extern const TargetRegisterClass GR64_ADRegClass = {
    6620             :     &X86MCRegisterClasses[GR64_ADRegClassID],
    6621             :     8, /* SpillSize */
    6622             :     8, /* SpillAlignment */
    6623             :     VTLists + 6,
    6624             :     GR64_ADSubClassMask,
    6625             :     SuperRegIdxSeqs + 1,
    6626             :     LaneBitmask(0x00000003),
    6627             :     0,
    6628             :     true, /* HasDisjunctSubRegs */
    6629             :     false, /* CoveredBySubRegs */
    6630             :     GR64_ADSuperclasses,
    6631             :     nullptr
    6632             :   };
    6633             : 
    6634             :   extern const TargetRegisterClass GR64_and_LOW32_ADDR_ACCESS_RBPRegClass = {
    6635             :     &X86MCRegisterClasses[GR64_and_LOW32_ADDR_ACCESS_RBPRegClassID],
    6636             :     8, /* SpillSize */
    6637             :     8, /* SpillAlignment */
    6638             :     VTLists + 6,
    6639             :     GR64_and_LOW32_ADDR_ACCESS_RBPSubClassMask,
    6640             :     SuperRegIdxSeqs + 1,
    6641             :     LaneBitmask(0x00000003),
    6642             :     0,
    6643             :     false, /* HasDisjunctSubRegs */
    6644             :     false, /* CoveredBySubRegs */
    6645             :     GR64_and_LOW32_ADDR_ACCESS_RBPSuperclasses,
    6646             :     nullptr
    6647             :   };
    6648             : 
    6649             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCRegClass = {
    6650             :     &X86MCRegisterClasses[GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCRegClassID],
    6651             :     8, /* SpillSize */
    6652             :     8, /* SpillAlignment */
    6653             :     VTLists + 6,
    6654             :     GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCSubClassMask,
    6655             :     SuperRegIdxSeqs + 1,
    6656             :     LaneBitmask(0x00000003),
    6657             :     0,
    6658             :     true, /* HasDisjunctSubRegs */
    6659             :     false, /* CoveredBySubRegs */
    6660             :     GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCSuperclasses,
    6661             :     nullptr
    6662             :   };
    6663             : 
    6664             :   extern const TargetRegisterClass GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPRegClass = {
    6665             :     &X86MCRegisterClasses[GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPRegClassID],
    6666             :     8, /* SpillSize */
    6667             :     8, /* SpillAlignment */
    6668             :     VTLists + 6,
    6669             :     GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPSubClassMask,
    6670             :     SuperRegIdxSeqs + 1,
    6671             :     LaneBitmask(0x00000003),
    6672             :     0,
    6673             :     false, /* HasDisjunctSubRegs */
    6674             :     false, /* CoveredBySubRegs */
    6675             :     GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPSuperclasses,
    6676             :     nullptr
    6677             :   };
    6678             : 
    6679             :   extern const TargetRegisterClass GR64_and_LOW32_ADDR_ACCESSRegClass = {
    6680             :     &X86MCRegisterClasses[GR64_and_LOW32_ADDR_ACCESSRegClassID],
    6681             :     8, /* SpillSize */
    6682             :     8, /* SpillAlignment */
    6683             :     VTLists + 6,
    6684             :     GR64_and_LOW32_ADDR_ACCESSSubClassMask,
    6685             :     SuperRegIdxSeqs + 1,
    6686             :     LaneBitmask(0x00000003),
    6687             :     0,
    6688             :     false, /* HasDisjunctSubRegs */
    6689             :     false, /* CoveredBySubRegs */
    6690             :     GR64_and_LOW32_ADDR_ACCESSSuperclasses,
    6691             :     nullptr
    6692             :   };
    6693             : 
    6694             :   extern const TargetRegisterClass GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXRegClass = {
    6695             :     &X86MCRegisterClasses[GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXRegClassID],
    6696             :     8, /* SpillSize */
    6697             :     8, /* SpillAlignment */
    6698             :     VTLists + 6,
    6699             :     GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXSubClassMask,
    6700             :     SuperRegIdxSeqs + 1,
    6701             :     LaneBitmask(0x00000003),
    6702             :     0,
    6703             :     true, /* HasDisjunctSubRegs */
    6704             :     false, /* CoveredBySubRegs */
    6705             :     GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXSuperclasses,
    6706             :     nullptr
    6707             :   };
    6708             : 
    6709             :   extern const TargetRegisterClass RSTRegClass = {
    6710             :     &X86MCRegisterClasses[RSTRegClassID],
    6711             :     10, /* SpillSize */
    6712             :     4, /* SpillAlignment */
    6713             :     VTLists + 8,
    6714             :     RSTSubClassMask,
    6715             :     SuperRegIdxSeqs + 1,
    6716             :     LaneBitmask(0x00000001),
    6717             :     0,
    6718             :     false, /* HasDisjunctSubRegs */
    6719             :     false, /* CoveredBySubRegs */
    6720             :     NullRegClasses,
    6721             :     nullptr
    6722             :   };
    6723             : 
    6724             :   extern const TargetRegisterClass RFP80RegClass = {
    6725             :     &X86MCRegisterClasses[RFP80RegClassID],
    6726             :     10, /* SpillSize */
    6727             :     4, /* SpillAlignment */
    6728             :     VTLists + 14,
    6729             :     RFP80SubClassMask,
    6730             :     SuperRegIdxSeqs + 1,
    6731             :     LaneBitmask(0x00000001),
    6732             :     0,
    6733             :     false, /* HasDisjunctSubRegs */
    6734             :     false, /* CoveredBySubRegs */
    6735             :     RFP80Superclasses,
    6736             :     nullptr
    6737             :   };
    6738             : 
    6739             :   extern const TargetRegisterClass VR128XRegClass = {
    6740             :     &X86MCRegisterClasses[VR128XRegClassID],
    6741             :     16, /* SpillSize */
    6742             :     16, /* SpillAlignment */
    6743             :     VTLists + 33,
    6744             :     VR128XSubClassMask,
    6745             :     SuperRegIdxSeqs + 9,
    6746             :     LaneBitmask(0x00000001),
    6747             :     0,
    6748             :     false, /* HasDisjunctSubRegs */
    6749             :     false, /* CoveredBySubRegs */
    6750             :     VR128XSuperclasses,
    6751             :     nullptr
    6752             :   };
    6753             : 
    6754             :   extern const TargetRegisterClass FR128RegClass = {
    6755             :     &X86MCRegisterClasses[FR128RegClassID],
    6756             :     16, /* SpillSize */
    6757             :     16, /* SpillAlignment */
    6758             :     VTLists + 16,
    6759             :     FR128SubClassMask,
    6760             :     SuperRegIdxSeqs + 9,
    6761             :     LaneBitmask(0x00000001),
    6762             :     0,
    6763             :     false, /* HasDisjunctSubRegs */
    6764             :     false, /* CoveredBySubRegs */
    6765             :     FR128Superclasses,
    6766             :     nullptr
    6767             :   };
    6768             : 
    6769             :   extern const TargetRegisterClass VR128RegClass = {
    6770             :     &X86MCRegisterClasses[VR128RegClassID],
    6771             :     16, /* SpillSize */
    6772             :     16, /* SpillAlignment */
    6773             :     VTLists + 33,
    6774             :     VR128SubClassMask,
    6775             :     SuperRegIdxSeqs + 9,
    6776             :     LaneBitmask(0x00000001),
    6777             :     0,
    6778             :     false, /* HasDisjunctSubRegs */
    6779             :     false, /* CoveredBySubRegs */
    6780             :     VR128Superclasses,
    6781             :     nullptr
    6782             :   };
    6783             : 
    6784             :   extern const TargetRegisterClass VR128HRegClass = {
    6785             :     &X86MCRegisterClasses[VR128HRegClassID],
    6786             :     16, /* SpillSize */
    6787             :     16, /* SpillAlignment */
    6788             :     VTLists + 33,
    6789             :     VR128HSubClassMask,
    6790             :     SuperRegIdxSeqs + 9,
    6791             :     LaneBitmask(0x00000001),
    6792             :     0,
    6793             :     false, /* HasDisjunctSubRegs */
    6794             :     false, /* CoveredBySubRegs */
    6795             :     VR128HSuperclasses,
    6796             :     nullptr
    6797             :   };
    6798             : 
    6799             :   extern const TargetRegisterClass VR128LRegClass = {
    6800             :     &X86MCRegisterClasses[VR128LRegClassID],
    6801             :     16, /* SpillSize */
    6802             :     16, /* SpillAlignment */
    6803             :     VTLists + 33,
    6804             :     VR128LSubClassMask,
    6805             :     SuperRegIdxSeqs + 9,
    6806             :     LaneBitmask(0x00000001),
    6807             :     0,
    6808             :     false, /* HasDisjunctSubRegs */
    6809             :     false, /* CoveredBySubRegs */
    6810             :     VR128LSuperclasses,
    6811             :     nullptr
    6812             :   };
    6813             : 
    6814             :   extern const TargetRegisterClass BNDRRegClass = {
    6815             :     &X86MCRegisterClasses[BNDRRegClassID],
    6816             :     16, /* SpillSize */
    6817             :     16, /* SpillAlignment */
    6818             :     VTLists + 38,
    6819             :     BNDRSubClassMask,
    6820             :     SuperRegIdxSeqs + 1,
    6821             :     LaneBitmask(0x00000001),
    6822             :     0,
    6823             :     false, /* HasDisjunctSubRegs */
    6824             :     false, /* CoveredBySubRegs */
    6825             :     NullRegClasses,
    6826             :     nullptr
    6827             :   };
    6828             : 
    6829             :   extern const TargetRegisterClass VR256XRegClass = {
    6830             :     &X86MCRegisterClasses[VR256XRegClassID],
    6831             :     32, /* SpillSize */
    6832             :     32, /* SpillAlignment */
    6833             :     VTLists + 40,
    6834             :     VR256XSubClassMask,
    6835             :     SuperRegIdxSeqs + 11,
    6836             :     LaneBitmask(0x00000004),
    6837             :     0,
    6838             :     false, /* HasDisjunctSubRegs */
    6839             :     false, /* CoveredBySubRegs */
    6840             :     NullRegClasses,
    6841             :     nullptr
    6842             :   };
    6843             : 
    6844             :   extern const TargetRegisterClass VR256RegClass = {
    6845             :     &X86MCRegisterClasses[VR256RegClassID],
    6846             :     32, /* SpillSize */
    6847             :     32, /* SpillAlignment */
    6848             :     VTLists + 40,
    6849             :     VR256SubClassMask,
    6850             :     SuperRegIdxSeqs + 11,
    6851             :     LaneBitmask(0x00000004),
    6852             :     0,
    6853             :     false, /* HasDisjunctSubRegs */
    6854             :     false, /* CoveredBySubRegs */
    6855             :     VR256Superclasses,
    6856             :     nullptr
    6857             :   };
    6858             : 
    6859             :   extern const TargetRegisterClass VR256HRegClass = {
    6860             :     &X86MCRegisterClasses[VR256HRegClassID],
    6861             :     32, /* SpillSize */
    6862             :     32, /* SpillAlignment */
    6863             :     VTLists + 40,
    6864             :     VR256HSubClassMask,
    6865             :     SuperRegIdxSeqs + 11,
    6866             :     LaneBitmask(0x00000004),
    6867             :     0,
    6868             :     false, /* HasDisjunctSubRegs */
    6869             :     false, /* CoveredBySubRegs */
    6870             :     VR256HSuperclasses,
    6871             :     nullptr
    6872             :   };
    6873             : 
    6874             :   extern const TargetRegisterClass VR256LRegClass = {
    6875             :     &X86MCRegisterClasses[VR256LRegClassID],
    6876             :     32, /* SpillSize */
    6877             :     32, /* SpillAlignment */
    6878             :     VTLists + 40,
    6879             :     VR256LSubClassMask,
    6880             :     SuperRegIdxSeqs + 11,
    6881             :     LaneBitmask(0x00000004),
    6882             :     0,
    6883             :     false, /* HasDisjunctSubRegs */
    6884             :     false, /* CoveredBySubRegs */
    6885             :     VR256LSuperclasses,
    6886             :     nullptr
    6887             :   };
    6888             : 
    6889             :   extern const TargetRegisterClass VR512RegClass = {
    6890             :     &X86MCRegisterClasses[VR512RegClassID],
    6891             :     64, /* SpillSize */
    6892             :     64, /* SpillAlignment */
    6893             :     VTLists + 47,
    6894             :     VR512SubClassMask,
    6895             :     SuperRegIdxSeqs + 1,
    6896             :     LaneBitmask(0x00000004),
    6897             :     0,
    6898             :     false, /* HasDisjunctSubRegs */
    6899             :     false, /* CoveredBySubRegs */
    6900             :     NullRegClasses,
    6901             :     nullptr
    6902             :   };
    6903             : 
    6904             :   extern const TargetRegisterClass VR512_with_sub_xmm_in_FR128RegClass = {
    6905             :     &X86MCRegisterClasses[VR512_with_sub_xmm_in_FR128RegClassID],
    6906             :     64, /* SpillSize */
    6907             :     64, /* SpillAlignment */
    6908             :     VTLists + 47,
    6909             :     VR512_with_sub_xmm_in_FR128SubClassMask,
    6910             :     SuperRegIdxSeqs + 1,
    6911             :     LaneBitmask(0x00000004),
    6912             :     0,
    6913             :     false, /* HasDisjunctSubRegs */
    6914             :     false, /* CoveredBySubRegs */
    6915             :     VR512_with_sub_xmm_in_FR128Superclasses,
    6916             :     nullptr
    6917             :   };
    6918             : 
    6919             :   extern const TargetRegisterClass VR512_with_sub_xmm_in_VR128HRegClass = {
    6920             :     &X86MCRegisterClasses[VR512_with_sub_xmm_in_VR128HRegClassID],
    6921             :     64, /* SpillSize */
    6922             :     64, /* SpillAlignment */
    6923             :     VTLists + 47,
    6924             :     VR512_with_sub_xmm_in_VR128HSubClassMask,
    6925             :     SuperRegIdxSeqs + 1,
    6926             :     LaneBitmask(0x00000004),
    6927             :     0,
    6928             :     false, /* HasDisjunctSubRegs */
    6929             :     false, /* CoveredBySubRegs */
    6930             :     VR512_with_sub_xmm_in_VR128HSuperclasses,
    6931             :     nullptr
    6932             :   };
    6933             : 
    6934             :   extern const TargetRegisterClass VR512_with_sub_xmm_in_VR128LRegClass = {
    6935             :     &X86MCRegisterClasses[VR512_with_sub_xmm_in_VR128LRegClassID],
    6936             :     64, /* SpillSize */
    6937             :     64, /* SpillAlignment */
    6938             :     VTLists + 47,
    6939             :     VR512_with_sub_xmm_in_VR128LSubClassMask,
    6940             :     SuperRegIdxSeqs + 1,
    6941             :     LaneBitmask(0x00000004),
    6942             :     0,
    6943             :     false, /* HasDisjunctSubRegs */
    6944             :     false, /* CoveredBySubRegs */
    6945             :     VR512_with_sub_xmm_in_VR128LSuperclasses,
    6946             :     nullptr
    6947             :   };
    6948             : 
    6949             : } // end namespace X86
    6950             : 
    6951             : namespace {
    6952             :   const TargetRegisterClass* const RegisterClasses[] = {
    6953             :     &X86::GR8RegClass,
    6954             :     &X86::GR8_NOREXRegClass,
    6955             :     &X86::GR8_ABCD_HRegClass,
    6956             :     &X86::GR8_ABCD_LRegClass,
    6957             :     &X86::GR16RegClass,
    6958             :     &X86::GR16_NOREXRegClass,
    6959             :     &X86::VK1RegClass,
    6960             :     &X86::VK16RegClass,
    6961             :     &X86::VK2RegClass,
    6962             :     &X86::VK4RegClass,
    6963             :     &X86::VK8RegClass,
    6964             :     &X86::VK16WMRegClass,
    6965             :     &X86::VK1WMRegClass,
    6966             :     &X86::VK2WMRegClass,
    6967             :     &X86::VK4WMRegClass,
    6968             :     &X86::VK8WMRegClass,
    6969             :     &X86::SEGMENT_REGRegClass,
    6970             :     &X86::GR16_ABCDRegClass,
    6971             :     &X86::FPCCRRegClass,
    6972             :     &X86::FR32XRegClass,
    6973             :     &X86::LOW32_ADDR_ACCESS_RBPRegClass,
    6974             :     &X86::LOW32_ADDR_ACCESSRegClass,
    6975             :     &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bitRegClass,
    6976             :     &X86::FR32RegClass,
    6977             :     &X86::GR32RegClass,
    6978             :     &X86::GR32_NOAXRegClass,
    6979             :     &X86::GR32_NOSPRegClass,
    6980             :     &X86::GR32_NOAX_and_GR32_NOSPRegClass,
    6981             :     &X86::LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREXRegClass,
    6982             :     &X86::DEBUG_REGRegClass,
    6983             :     &X86::GR32_NOREXRegClass,
    6984             :     &X86::VK32RegClass,
    6985             :     &X86::GR32_NOAX_and_GR32_NOREXRegClass,
    6986             :     &X86::GR32_NOREX_NOSPRegClass,
    6987             :     &X86::RFP32RegClass,
    6988             :     &X86::VK32WMRegClass,
    6989             :     &X86::GR32_NOAX_and_GR32_NOREX_NOSPRegClass,
    6990             :     &X86::GR32_ABCDRegClass,
    6991             :     &X86::GR32_ABCD_and_GR32_NOAXRegClass,
    6992             :     &X86::GR32_TCRegClass,
    6993             :     &X86::GR32_ADRegClass,
    6994             :     &X86::GR32_NOAX_and_GR32_TCRegClass,
    6995             :     &X86::LOW32_ADDR_ACCESS_RBP_with_sub_32bitRegClass,
    6996             :     &X86::CCRRegClass,
    6997             :     &X86::GR32_AD_and_GR32_NOAXRegClass,
    6998             :     &X86::LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bitRegClass,
    6999             :     &X86::LOW32_ADDR_ACCESS_with_sub_32bitRegClass,
    7000             :     &X86::RFP64RegClass,
    7001             :     &X86::FR64XRegClass,
    7002             :     &X86::GR64RegClass,
    7003             :     &X86::CONTROL_REGRegClass,
    7004             :     &X86::FR64RegClass,
    7005             :     &X86::GR64_with_sub_8bitRegClass,
    7006             :     &X86::GR64_NOSPRegClass,
    7007             :     &X86::GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    7008             :     &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSPRegClass,
    7009             :     &X86::GR64_NOREXRegClass,
    7010             :     &X86::GR64_TCRegClass,
    7011             :     &X86::GR64_NOSP_and_GR64_TCRegClass,
    7012             :     &X86::GR64_TCW64RegClass,
    7013             :     &X86::GR64_with_sub_16bit_in_GR16_NOREXRegClass,
    7014             :     &X86::VK64RegClass,
    7015             :     &X86::VR64RegClass,
    7016             :     &X86::GR64_NOREX_NOSPRegClass,
    7017             :     &X86::GR64_NOSP_and_GR64_TCW64RegClass,
    7018             :     &X86::GR64_TC_and_GR64_TCW64RegClass,
    7019             :     &X86::GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    7020             :     &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass,
    7021             :     &X86::VK64WMRegClass,
    7022             :     &X86::GR64_NOREX_and_GR64_TCRegClass,
    7023             :     &X86::GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    7024             :     &X86::GR64_TC_and_GR64_NOSP_and_GR64_TCW64RegClass,
    7025             :     &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSPRegClass,
    7026             :     &X86::GR64_NOREX_NOSP_and_GR64_TCRegClass,
    7027             :     &X86::GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAXRegClass,
    7028             :     &X86::GR64_ABCDRegClass,
    7029             :     &X86::GR64_NOREX_and_GR64_TCW64RegClass,
    7030             :     &X86::GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREXRegClass,
    7031             :     &X86::GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAXRegClass,
    7032             :     &X86::GR64_with_sub_32bit_in_GR32_TCRegClass,
    7033             :     &X86::GR64_ADRegClass,
    7034             :     &X86::GR64_and_LOW32_ADDR_ACCESS_RBPRegClass,
    7035             :     &X86::GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TCRegClass,
    7036             :     &X86::GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBPRegClass,
    7037             :     &X86::GR64_and_LOW32_ADDR_ACCESSRegClass,
    7038             :     &X86::GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAXRegClass,
    7039             :     &X86::RSTRegClass,
    7040             :     &X86::RFP80RegClass,
    7041             :     &X86::VR128XRegClass,
    7042             :     &X86::FR128RegClass,
    7043             :     &X86::VR128RegClass,
    7044             :     &X86::VR128HRegClass,
    7045             :     &X86::VR128LRegClass,
    7046             :     &X86::BNDRRegClass,
    7047             :     &X86::VR256XRegClass,
    7048             :     &X86::VR256RegClass,
    7049             :     &X86::VR256HRegClass,
    7050             :     &X86::VR256LRegClass,
    7051             :     &X86::VR512RegClass,
    7052             :     &X86::VR512_with_sub_xmm_in_FR128RegClass,
    7053             :     &X86::VR512_with_sub_xmm_in_VR128HRegClass,
    7054             :     &X86::VR512_with_sub_xmm_in_VR128LRegClass,
    7055             :   };
    7056             : } // end anonymous namespace
    7057             : 
    7058             : static const TargetRegisterInfoDesc X86RegInfoDesc[] = { // Extra Descriptors
    7059             :   { 0, false },
    7060             :   { 0, true },
    7061             :   { 0, true },
    7062             :   { 0, true },
    7063             :   { 0, true },
    7064             :   { 0, true },
    7065             :   { 0, true },
    7066             :   { 1, true },
    7067             :   { 0, true },
    7068             :   { 0, true },
    7069             :   { 0, true },
    7070             :   { 0, true },
    7071             :   { 0, true },
    7072             :   { 0, true },
    7073             :   { 0, true },
    7074             :   { 1, true },
    7075             :   { 0, true },
    7076             :   { 0, true },
    7077             :   { 0, true },
    7078             :   { 0, true },
    7079             :   { 0, true },
    7080             :   { 0, true },
    7081             :   { 0, true },
    7082             :   { 0, true },
    7083             :   { 0, true },
    7084             :   { 0, false },
    7085             :   { 0, false },
    7086             :   { 0, false },
    7087             :   { 0, true },
    7088             :   { 0, true },
    7089             :   { 0, true },
    7090             :   { 0, false },
    7091             :   { 0, true },
    7092             :   { 0, true },
    7093             :   { 0, false },
    7094             :   { 0, true },
    7095             :   { 0, true },
    7096             :   { 0, true },
    7097             :   { 0, true },
    7098             :   { 0, true },
    7099             :   { 0, true },
    7100             :   { 1, true },
    7101             :   { 0, false },
    7102             :   { 0, true },
    7103             :   { 0, true },
    7104             :   { 0, true },
    7105             :   { 1, true },
    7106             :   { 0, true },
    7107             :   { 1, true },
    7108             :   { 0, true },
    7109             :   { 0, true },
    7110             :   { 0, true },
    7111             :   { 0, true },
    7112             :   { 0, true },
    7113             :   { 0, true },
    7114             :   { 0, true },
    7115             :   { 0, true },
    7116             :   { 0, true },
    7117             :   { 0, true },
    7118             :   { 0, true },
    7119             :   { 0, true },
    7120             :   { 0, true },
    7121             :   { 0, true },
    7122             :   { 0, true },
    7123             :   { 0, true },
    7124             :   { 0, true },
    7125             :   { 0, true },
    7126             :   { 0, true },
    7127             :   { 0, true },
    7128             :   { 0, true },
    7129             :   { 0, true },
    7130             :   { 0, true },
    7131             :   { 0, true },
    7132             :   { 0, true },
    7133             :   { 0, true },
    7134             :   { 0, true },
    7135             :   { 0, true },
    7136             :   { 0, true },
    7137             :   { 0, false },
    7138             :   { 0, false },
    7139             :   { 0, false },
    7140             :   { 0, false },
    7141             :   { 0, false },
    7142             :   { 0, false },
    7143             :   { 0, false },
    7144             :   { 0, false },
    7145             :   { 0, true },
    7146             :   { 0, true },
    7147             :   { 0, true },
    7148             :   { 0, true },
    7149             :   { 0, true },
    7150             :   { 0, true },
    7151             :   { 0, true },
    7152             :   { 0, false },
    7153             :   { 0, true },
    7154             :   { 0, true },
    7155             :   { 0, true },
    7156             :   { 0, true },
    7157             :   { 0, true },
    7158             :   { 0, true },
    7159             :   { 0, true },
    7160             :   { 0, true },
    7161             :   { 0, true },
    7162             :   { 0, true },
    7163             :   { 0, true },
    7164             :   { 0, true },
    7165             :   { 0, true },
    7166             :   { 0, true },
    7167             :   { 0, true },
    7168             :   { 0, true },
    7169             :   { 1, true },
    7170             :   { 1, true },
    7171             :   { 1, true },
    7172             :   { 1, true },
    7173             :   { 1, true },
    7174             :   { 1, true },
    7175             :   { 1, true },
    7176             :   { 1, true },
    7177             :   { 0, false },
    7178             :   { 0, false },
    7179             :   { 0, false },
    7180             :   { 0, false },
    7181             :   { 0, false },
    7182             :   { 0, false },
    7183             :   { 0, false },
    7184             :   { 0, false },
    7185             :   { 0, true },
    7186             :   { 0, true },
    7187             :   { 0, true },
    7188             :   { 0, true },
    7189             :   { 0, true },
    7190             :   { 0, true },
    7191             :   { 0, true },
    7192             :   { 0, true },
    7193             :   { 1, true },
    7194             :   { 1, true },
    7195             :   { 1, true },
    7196             :   { 1, true },
    7197             :   { 1, true },
    7198             :   { 1, true },
    7199             :   { 1, true },
    7200             :   { 1, true },
    7201             :   { 1, true },
    7202             :   { 1, true },
    7203             :   { 1, true },
    7204             :   { 1, true },
    7205             :   { 1, true },
    7206             :   { 1, true },
    7207             :   { 1, true },
    7208             :   { 1, true },
    7209             :   { 1, true },
    7210             :   { 1, true },
    7211             :   { 1, true },
    7212             :   { 1, true },
    7213             :   { 1, true },
    7214             :   { 1, true },
    7215             :   { 1, true },
    7216             :   { 1, true },
    7217             :   { 0, true },
    7218             :   { 0, true },
    7219             :   { 0, true },
    7220             :   { 0, true },
    7221             :   { 0, true },
    7222             :   { 0, true },
    7223             :   { 0, true },
    7224             :   { 0, true },
    7225             :   { 0, true },
    7226             :   { 0, true },
    7227             :   { 0, true },
    7228             :   { 0, true },
    7229             :   { 0, true },
    7230             :   { 0, true },
    7231             :   { 0, true },
    7232             :   { 0, true },
    7233             :   { 0, true },
    7234             :   { 0, true },
    7235             :   { 0, true },
    7236             :   { 0, true },
    7237             :   { 0, true },
    7238             :   { 0, true },
    7239             :   { 0, true },
    7240             :   { 0, true },
    7241             :   { 0, true },
    7242             :   { 0, true },
    7243             :   { 0, true },
    7244             :   { 0, true },
    7245             :   { 0, true },
    7246             :   { 0, true },
    7247             :   { 0, true },
    7248             :   { 0, true },
    7249             :   { 0, true },
    7250             :   { 0, true },
    7251             :   { 0, true },
    7252             :   { 0, true },
    7253             :   { 0, true },
    7254             :   { 0, true },
    7255             :   { 0, true },
    7256             :   { 0, true },
    7257             :   { 0, true },
    7258             :   { 0, true },
    7259             :   { 0, true },
    7260             :   { 0, true },
    7261             :   { 0, true },
    7262             :   { 0, true },
    7263             :   { 0, true },
    7264             :   { 0, true },
    7265             :   { 0, true },
    7266             :   { 0, true },
    7267             :   { 0, true },
    7268             :   { 0, true },
    7269             :   { 0, true },
    7270             :   { 0, true },
    7271             :   { 0, true },
    7272             :   { 0, true },
    7273             :   { 0, true },
    7274             :   { 0, true },
    7275             :   { 0, true },
    7276             :   { 0, true },
    7277             :   { 0, true },
    7278             :   { 0, true },
    7279             :   { 0, true },
    7280             :   { 0, true },
    7281             :   { 1, true },
    7282             :   { 1, true },
    7283             :   { 1, true },
    7284             :   { 1, true },
    7285             :   { 1, true },
    7286             :   { 1, true },
    7287             :   { 1, true },
    7288             :   { 1, true },
    7289             :   { 1, true },
    7290             :   { 1, true },
    7291             :   { 1, true },
    7292             :   { 1, true },
    7293             :   { 1, true },
    7294             :   { 1, true },
    7295             :   { 1, true },
    7296             :   { 1, true },
    7297             :   { 1, true },
    7298             :   { 1, true },
    7299             :   { 1, true },
    7300             :   { 1, true },
    7301             :   { 1, true },
    7302             :   { 1, true },
    7303             :   { 1, true },
    7304             :   { 1, true },
    7305             : };
    7306       17197 : unsigned X86GenRegisterInfo::composeSubRegIndicesImpl(unsigned IdxA, unsigned IdxB) const {
    7307             :   static const uint8_t Rows[1][6] = {
    7308             :     { 1, 2, 3, 0, 5, 0, },
    7309             :   };
    7310             : 
    7311       17197 :   --IdxA; assert(IdxA < 6);
    7312       17197 :   --IdxB; assert(IdxB < 6);
    7313       17197 :   return Rows[0][IdxB];
    7314             : }
    7315             : 
    7316             :   struct MaskRolOp {
    7317             :     LaneBitmask Mask;
    7318             :     uint8_t  RotateLeft;
    7319             :   };
    7320       72306 :   static const MaskRolOp LaneMaskComposeSequences[] = {
    7321             :     { LaneBitmask(0xFFFFFFFF),  0 }, { LaneBitmask::getNone(), 0 },   // Sequence 0
    7322             :     { LaneBitmask(0xFFFFFFFF),  1 }, { LaneBitmask::getNone(), 0 },   // Sequence 2
    7323             :     { LaneBitmask(0xFFFFFFFF),  2 }, { LaneBitmask::getNone(), 0 }  // Sequence 4
    7324      216918 :   };
    7325             :   static const MaskRolOp *const CompositeSequences[] = {
    7326             :     &LaneMaskComposeSequences[0], // to sub_8bit
    7327             :     &LaneMaskComposeSequences[2], // to sub_8bit_hi
    7328             :     &LaneMaskComposeSequences[0], // to sub_16bit
    7329             :     &LaneMaskComposeSequences[0], // to sub_32bit
    7330             :     &LaneMaskComposeSequences[4], // to sub_xmm
    7331             :     &LaneMaskComposeSequences[0] // to sub_ymm
    7332             :   };
    7333             : 
    7334           0 : LaneBitmask X86GenRegisterInfo::composeSubRegIndexLaneMaskImpl(unsigned IdxA, LaneBitmask LaneMask) const {
    7335           0 :   --IdxA; assert(IdxA < 6 && "Subregister index out of bounds");
    7336           0 :   LaneBitmask Result;
    7337           0 :   for (const MaskRolOp *Ops = CompositeSequences[IdxA]; Ops->Mask.any(); ++Ops) {
    7338           0 :     LaneBitmask::Type M = LaneMask.getAsInteger() & Ops->Mask.getAsInteger();
    7339           0 :     if (unsigned S = Ops->RotateLeft)
    7340           0 :       Result |= LaneBitmask((M << S) | (M >> (LaneBitmask::BitWidth - S)));
    7341             :     else
    7342           0 :       Result |= LaneBitmask(M);
    7343             :   }
    7344           0 :   return Result;
    7345             : }
    7346             : 
    7347           0 : LaneBitmask X86GenRegisterInfo::reverseComposeSubRegIndexLaneMaskImpl(unsigned IdxA,  LaneBitmask LaneMask) const {
    7348           0 :   LaneMask &= getSubRegIndexLaneMask(IdxA);
    7349           0 :   --IdxA; assert(IdxA < 6 && "Subregister index out of bounds");
    7350           0 :   LaneBitmask Result;
    7351           0 :   for (const MaskRolOp *Ops = CompositeSequences[IdxA]; Ops->Mask.any(); ++Ops) {
    7352           0 :     LaneBitmask::Type M = LaneMask.getAsInteger();
    7353           0 :     if (unsigned S = Ops->RotateLeft)
    7354           0 :       Result |= LaneBitmask((M >> S) | (M << (LaneBitmask::BitWidth - S)));
    7355             :     else
    7356           0 :       Result |= LaneBitmask(M);
    7357             :   }
    7358           0 :   return Result;
    7359             : }
    7360             : 
    7361      129521 : const TargetRegisterClass *X86GenRegisterInfo::getSubClassWithSubReg(const TargetRegisterClass *RC, unsigned Idx) const {
    7362             :   static const uint8_t Table[102][6] = {
    7363             :     {   // GR8
    7364             :       0,        // sub_8bit
    7365             :       0,        // sub_8bit_hi
    7366             :       0,        // sub_16bit
    7367             :       0,        // sub_32bit
    7368             :       0,        // sub_xmm
    7369             :       0,        // sub_ymm
    7370             :     },
    7371             :     {   // GR8_NOREX
    7372             :       0,        // sub_8bit
    7373             :       0,        // sub_8bit_hi
    7374             :       0,        // sub_16bit
    7375             :       0,        // sub_32bit
    7376             :       0,        // sub_xmm
    7377             :       0,        // sub_ymm
    7378             :     },
    7379             :     {   // GR8_ABCD_H
    7380             :       0,        // sub_8bit
    7381             :       0,        // sub_8bit_hi
    7382             :       0,        // sub_16bit
    7383             :       0,        // sub_32bit
    7384             :       0,        // sub_xmm
    7385             :       0,        // sub_ymm
    7386             :     },
    7387             :     {   // GR8_ABCD_L
    7388             :       0,        // sub_8bit
    7389             :       0,        // sub_8bit_hi
    7390             :       0,        // sub_16bit
    7391             :       0,        // sub_32bit
    7392             :       0,        // sub_xmm
    7393             :       0,        // sub_ymm
    7394             :     },
    7395             :     {   // GR16
    7396             :       5,        // sub_8bit -> GR16
    7397             :       18,       // sub_8bit_hi -> GR16_ABCD
    7398             :       0,        // sub_16bit
    7399             :       0,        // sub_32bit
    7400             :       0,        // sub_xmm
    7401             :       0,        // sub_ymm
    7402             :     },
    7403             :     {   // GR16_NOREX
    7404             :       6,        // sub_8bit -> GR16_NOREX
    7405             :       18,       // sub_8bit_hi -> GR16_ABCD
    7406             :       0,        // sub_16bit
    7407             :       0,        // sub_32bit
    7408             :       0,        // sub_xmm
    7409             :       0,        // sub_ymm
    7410             :     },
    7411             :     {   // VK1
    7412             :       0,        // sub_8bit
    7413             :       0,        // sub_8bit_hi
    7414             :       0,        // sub_16bit
    7415             :       0,        // sub_32bit
    7416             :       0,        // sub_xmm
    7417             :       0,        // sub_ymm
    7418             :     },
    7419             :     {   // VK16
    7420             :       0,        // sub_8bit
    7421             :       0,        // sub_8bit_hi
    7422             :       0,        // sub_16bit
    7423             :       0,        // sub_32bit
    7424             :       0,        // sub_xmm
    7425             :       0,        // sub_ymm
    7426             :     },
    7427             :     {   // VK2
    7428             :       0,        // sub_8bit
    7429             :       0,        // sub_8bit_hi
    7430             :       0,        // sub_16bit
    7431             :       0,        // sub_32bit
    7432             :       0,        // sub_xmm
    7433             :       0,        // sub_ymm
    7434             :     },
    7435             :     {   // VK4
    7436             :       0,        // sub_8bit
    7437             :       0,        // sub_8bit_hi
    7438             :       0,        // sub_16bit
    7439             :       0,        // sub_32bit
    7440             :       0,        // sub_xmm
    7441             :       0,        // sub_ymm
    7442             :     },
    7443             :     {   // VK8
    7444             :       0,        // sub_8bit
    7445             :       0,        // sub_8bit_hi
    7446             :       0,        // sub_16bit
    7447             :       0,        // sub_32bit
    7448             :       0,        // sub_xmm
    7449             :       0,        // sub_ymm
    7450             :     },
    7451             :     {   // VK16WM
    7452             :       0,        // sub_8bit
    7453             :       0,        // sub_8bit_hi
    7454             :       0,        // sub_16bit
    7455             :       0,        // sub_32bit
    7456             :       0,        // sub_xmm
    7457             :       0,        // sub_ymm
    7458             :     },
    7459             :     {   // VK1WM
    7460             :       0,        // sub_8bit
    7461             :       0,        // sub_8bit_hi
    7462             :       0,        // sub_16bit
    7463             :       0,        // sub_32bit
    7464             :       0,        // sub_xmm
    7465             :       0,        // sub_ymm
    7466             :     },
    7467             :     {   // VK2WM
    7468             :       0,        // sub_8bit
    7469             :       0,        // sub_8bit_hi
    7470             :       0,        // sub_16bit
    7471             :       0,        // sub_32bit
    7472             :       0,        // sub_xmm
    7473             :       0,        // sub_ymm
    7474             :     },
    7475             :     {   // VK4WM
    7476             :       0,        // sub_8bit
    7477             :       0,        // sub_8bit_hi
    7478             :       0,        // sub_16bit
    7479             :       0,        // sub_32bit
    7480             :       0,        // sub_xmm
    7481             :       0,        // sub_ymm
    7482             :     },
    7483             :     {   // VK8WM
    7484             :       0,        // sub_8bit
    7485             :       0,        // sub_8bit_hi
    7486             :       0,        // sub_16bit
    7487             :       0,        // sub_32bit
    7488             :       0,        // sub_xmm
    7489             :       0,        // sub_ymm
    7490             :     },
    7491             :     {   // SEGMENT_REG
    7492             :       0,        // sub_8bit
    7493             :       0,        // sub_8bit_hi
    7494             :       0,        // sub_16bit
    7495             :       0,        // sub_32bit
    7496             :       0,        // sub_xmm
    7497             :       0,        // sub_ymm
    7498             :     },
    7499             :     {   // GR16_ABCD
    7500             :       18,       // sub_8bit -> GR16_ABCD
    7501             :       18,       // sub_8bit_hi -> GR16_ABCD
    7502             :       0,        // sub_16bit
    7503             :       0,        // sub_32bit
    7504             :       0,        // sub_xmm
    7505             :       0,        // sub_ymm
    7506             :     },
    7507             :     {   // FPCCR
    7508             :       0,        // sub_8bit
    7509             :       0,        // sub_8bit_hi
    7510             :       0,        // sub_16bit
    7511             :       0,        // sub_32bit
    7512             :       0,        // sub_xmm
    7513             :       0,        // sub_ymm
    7514             :     },
    7515             :     {   // FR32X
    7516             :       0,        // sub_8bit
    7517             :       0,        // sub_8bit_hi
    7518             :       0,        // sub_16bit
    7519             :       0,        // sub_32bit
    7520             :       0,        // sub_xmm
    7521             :       0,        // sub_ymm
    7522             :     },
    7523             :     {   // LOW32_ADDR_ACCESS_RBP
    7524             :       23,       // sub_8bit -> LOW32_ADDR_ACCESS_RBP_with_sub_8bit
    7525             :       38,       // sub_8bit_hi -> GR32_ABCD
    7526             :       21,       // sub_16bit -> LOW32_ADDR_ACCESS_RBP
    7527             :       43,       // sub_32bit -> LOW32_ADDR_ACCESS_RBP_with_sub_32bit
    7528             :       0,        // sub_xmm
    7529             :       0,        // sub_ymm
    7530             :     },
    7531             :     {   // LOW32_ADDR_ACCESS
    7532             :       25,       // sub_8bit -> GR32
    7533             :       38,       // sub_8bit_hi -> GR32_ABCD
    7534             :       22,       // sub_16bit -> LOW32_ADDR_ACCESS
    7535             :       47,       // sub_32bit -> LOW32_ADDR_ACCESS_with_sub_32bit
    7536             :       0,        // sub_xmm
    7537             :       0,        // sub_ymm
    7538             :     },
    7539             :     {   // LOW32_ADDR_ACCESS_RBP_with_sub_8bit
    7540             :       23,       // sub_8bit -> LOW32_ADDR_ACCESS_RBP_with_sub_8bit
    7541             :       38,       // sub_8bit_hi -> GR32_ABCD
    7542             :       23,       // sub_16bit -> LOW32_ADDR_ACCESS_RBP_with_sub_8bit
    7543             :       46,       // sub_32bit -> LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit
    7544             :       0,        // sub_xmm
    7545             :       0,        // sub_ymm
    7546             :     },
    7547             :     {   // FR32
    7548             :       0,        // sub_8bit
    7549             :       0,        // sub_8bit_hi
    7550             :       0,        // sub_16bit
    7551             :       0,        // sub_32bit
    7552             :       0,        // sub_xmm
    7553             :       0,        // sub_ymm
    7554             :     },
    7555             :     {   // GR32
    7556             :       25,       // sub_8bit -> GR32
    7557             :       38,       // sub_8bit_hi -> GR32_ABCD
    7558             :       25,       // sub_16bit -> GR32
    7559             :       0,        // sub_32bit
    7560             :       0,        // sub_xmm
    7561             :       0,        // sub_ymm
    7562             :     },
    7563             :     {   // GR32_NOAX
    7564             :       26,       // sub_8bit -> GR32_NOAX
    7565             :       39,       // sub_8bit_hi -> GR32_ABCD_and_GR32_NOAX
    7566             :       26,       // sub_16bit -> GR32_NOAX
    7567             :       0,        // sub_32bit
    7568             :       0,        // sub_xmm
    7569             :       0,        // sub_ymm
    7570             :     },
    7571             :     {   // GR32_NOSP
    7572             :       27,       // sub_8bit -> GR32_NOSP
    7573             :       38,       // sub_8bit_hi -> GR32_ABCD
    7574             :       27,       // sub_16bit -> GR32_NOSP
    7575             :       0,        // sub_32bit
    7576             :       0,        // sub_xmm
    7577             :       0,        // sub_ymm
    7578             :     },
    7579             :     {   // GR32_NOAX_and_GR32_NOSP
    7580             :       28,       // sub_8bit -> GR32_NOAX_and_GR32_NOSP
    7581             :       39,       // sub_8bit_hi -> GR32_ABCD_and_GR32_NOAX
    7582             :       28,       // sub_16bit -> GR32_NOAX_and_GR32_NOSP
    7583             :       0,        // sub_32bit
    7584             :       0,        // sub_xmm
    7585             :       0,        // sub_ymm
    7586             :     },
    7587             :     {   // LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREX
    7588             :       29,       // sub_8bit -> LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREX
    7589             :       38,       // sub_8bit_hi -> GR32_ABCD
    7590             :       29,       // sub_16bit -> LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREX
    7591             :       46,       // sub_32bit -> LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit
    7592             :       0,        // sub_xmm
    7593             :       0,        // sub_ymm
    7594             :     },
    7595             :     {   // DEBUG_REG
    7596             :       0,        // sub_8bit
    7597             :       0,        // sub_8bit_hi
    7598             :       0,        // sub_16bit
    7599             :       0,        // sub_32bit
    7600             :       0,        // sub_xmm
    7601             :       0,        // sub_ymm
    7602             :     },
    7603             :     {   // GR32_NOREX
    7604             :       31,       // sub_8bit -> GR32_NOREX
    7605             :       38,       // sub_8bit_hi -> GR32_ABCD
    7606             :       31,       // sub_16bit -> GR32_NOREX
    7607             :       0,        // sub_32bit
    7608             :       0,        // sub_xmm
    7609             :       0,        // sub_ymm
    7610             :     },
    7611             :     {   // VK32
    7612             :       0,        // sub_8bit
    7613             :       0,        // sub_8bit_hi
    7614             :       0,        // sub_16bit
    7615             :       0,        // sub_32bit
    7616             :       0,        // sub_xmm
    7617             :       0,        // sub_ymm
    7618             :     },
    7619             :     {   // GR32_NOAX_and_GR32_NOREX
    7620             :       33,       // sub_8bit -> GR32_NOAX_and_GR32_NOREX
    7621             :       39,       // sub_8bit_hi -> GR32_ABCD_and_GR32_NOAX
    7622             :       33,       // sub_16bit -> GR32_NOAX_and_GR32_NOREX
    7623             :       0,        // sub_32bit
    7624             :       0,        // sub_xmm
    7625             :       0,        // sub_ymm
    7626             :     },
    7627             :     {   // GR32_NOREX_NOSP
    7628             :       34,       // sub_8bit -> GR32_NOREX_NOSP
    7629             :       38,       // sub_8bit_hi -> GR32_ABCD
    7630             :       34,       // sub_16bit -> GR32_NOREX_NOSP
    7631             :       0,        // sub_32bit
    7632             :       0,        // sub_xmm
    7633             :       0,        // sub_ymm
    7634             :     },
    7635             :     {   // RFP32
    7636             :       0,        // sub_8bit
    7637             :       0,        // sub_8bit_hi
    7638             :       0,        // sub_16bit
    7639             :       0,        // sub_32bit
    7640             :       0,        // sub_xmm
    7641             :       0,        // sub_ymm
    7642             :     },
    7643             :     {   // VK32WM
    7644             :       0,        // sub_8bit
    7645             :       0,        // sub_8bit_hi
    7646             :       0,        // sub_16bit
    7647             :       0,        // sub_32bit
    7648             :       0,        // sub_xmm
    7649             :       0,        // sub_ymm
    7650             :     },
    7651             :     {   // GR32_NOAX_and_GR32_NOREX_NOSP
    7652             :       37,       // sub_8bit -> GR32_NOAX_and_GR32_NOREX_NOSP
    7653             :       39,       // sub_8bit_hi -> GR32_ABCD_and_GR32_NOAX
    7654             :       37,       // sub_16bit -> GR32_NOAX_and_GR32_NOREX_NOSP
    7655             :       0,        // sub_32bit
    7656             :       0,        // sub_xmm
    7657             :       0,        // sub_ymm
    7658             :     },
    7659             :     {   // GR32_ABCD
    7660             :       38,       // sub_8bit -> GR32_ABCD
    7661             :       38,       // sub_8bit_hi -> GR32_ABCD
    7662             :       38,       // sub_16bit -> GR32_ABCD
    7663             :       0,        // sub_32bit
    7664             :       0,        // sub_xmm
    7665             :       0,        // sub_ymm
    7666             :     },
    7667             :     {   // GR32_ABCD_and_GR32_NOAX
    7668             :       39,       // sub_8bit -> GR32_ABCD_and_GR32_NOAX
    7669             :       39,       // sub_8bit_hi -> GR32_ABCD_and_GR32_NOAX
    7670             :       39,       // sub_16bit -> GR32_ABCD_and_GR32_NOAX
    7671             :       0,        // sub_32bit
    7672             :       0,        // sub_xmm
    7673             :       0,        // sub_ymm
    7674             :     },
    7675             :     {   // GR32_TC
    7676             :       40,       // sub_8bit -> GR32_TC
    7677             :       40,       // sub_8bit_hi -> GR32_TC
    7678             :       40,       // sub_16bit -> GR32_TC
    7679             :       0,        // sub_32bit
    7680             :       0,        // sub_xmm
    7681             :       0,        // sub_ymm
    7682             :     },
    7683             :     {   // GR32_AD
    7684             :       41,       // sub_8bit -> GR32_AD
    7685             :       41,       // sub_8bit_hi -> GR32_AD
    7686             :       41,       // sub_16bit -> GR32_AD
    7687             :       0,        // sub_32bit
    7688             :       0,        // sub_xmm
    7689             :       0,        // sub_ymm
    7690             :     },
    7691             :     {   // GR32_NOAX_and_GR32_TC
    7692             :       42,       // sub_8bit -> GR32_NOAX_and_GR32_TC
    7693             :       42,       // sub_8bit_hi -> GR32_NOAX_and_GR32_TC
    7694             :       42,       // sub_16bit -> GR32_NOAX_and_GR32_TC
    7695             :       0,        // sub_32bit
    7696             :       0,        // sub_xmm
    7697             :       0,        // sub_ymm
    7698             :     },
    7699             :     {   // LOW32_ADDR_ACCESS_RBP_with_sub_32bit
    7700             :       46,       // sub_8bit -> LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit
    7701             :       0,        // sub_8bit_hi
    7702             :       43,       // sub_16bit -> LOW32_ADDR_ACCESS_RBP_with_sub_32bit
    7703             :       43,       // sub_32bit -> LOW32_ADDR_ACCESS_RBP_with_sub_32bit
    7704             :       0,        // sub_xmm
    7705             :       0,        // sub_ymm
    7706             :     },
    7707             :     {   // CCR
    7708             :       0,        // sub_8bit
    7709             :       0,        // sub_8bit_hi
    7710             :       0,        // sub_16bit
    7711             :       0,        // sub_32bit
    7712             :       0,        // sub_xmm
    7713             :       0,        // sub_ymm
    7714             :     },
    7715             :     {   // GR32_AD_and_GR32_NOAX
    7716             :       45,       // sub_8bit -> GR32_AD_and_GR32_NOAX
    7717             :       45,       // sub_8bit_hi -> GR32_AD_and_GR32_NOAX
    7718             :       45,       // sub_16bit -> GR32_AD_and_GR32_NOAX
    7719             :       0,        // sub_32bit
    7720             :       0,        // sub_xmm
    7721             :       0,        // sub_ymm
    7722             :     },
    7723             :     {   // LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit
    7724             :       46,       // sub_8bit -> LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit
    7725             :       0,        // sub_8bit_hi
    7726             :       46,       // sub_16bit -> LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit
    7727             :       46,       // sub_32bit -> LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit
    7728             :       0,        // sub_xmm
    7729             :       0,        // sub_ymm
    7730             :     },
    7731             :     {   // LOW32_ADDR_ACCESS_with_sub_32bit
    7732             :       0,        // sub_8bit
    7733             :       0,        // sub_8bit_hi
    7734             :       47,       // sub_16bit -> LOW32_ADDR_ACCESS_with_sub_32bit
    7735             :       47,       // sub_32bit -> LOW32_ADDR_ACCESS_with_sub_32bit
    7736             :       0,        // sub_xmm
    7737             :       0,        // sub_ymm
    7738             :     },
    7739             :     {   // RFP64
    7740             :       0,        // sub_8bit
    7741             :       0,        // sub_8bit_hi
    7742             :       0,        // sub_16bit
    7743             :       0,        // sub_32bit
    7744             :       0,        // sub_xmm
    7745             :       0,        // sub_ymm
    7746             :     },
    7747             :     {   // FR64X
    7748             :       0,        // sub_8bit
    7749             :       0,        // sub_8bit_hi
    7750             :       0,        // sub_16bit
    7751             :       0,        // sub_32bit
    7752             :       0,        // sub_xmm
    7753             :       0,        // sub_ymm
    7754             :     },
    7755             :     {   // GR64
    7756             :       53,       // sub_8bit -> GR64_with_sub_8bit
    7757             :       76,       // sub_8bit_hi -> GR64_ABCD
    7758             :       50,       // sub_16bit -> GR64
    7759             :       50,       // sub_32bit -> GR64
    7760             :       0,        // sub_xmm
    7761             :       0,        // sub_ymm
    7762             :     },
    7763             :     {   // CONTROL_REG
    7764             :       0,        // sub_8bit
    7765             :       0,        // sub_8bit_hi
    7766             :       0,        // sub_16bit
    7767             :       0,        // sub_32bit
    7768             :       0,        // sub_xmm
    7769             :       0,        // sub_ymm
    7770             :     },
    7771             :     {   // FR64
    7772             :       0,        // sub_8bit
    7773             :       0,        // sub_8bit_hi
    7774             :       0,        // sub_16bit
    7775             :       0,        // sub_32bit
    7776             :       0,        // sub_xmm
    7777             :       0,        // sub_ymm
    7778             :     },
    7779             :     {   // GR64_with_sub_8bit
    7780             :       53,       // sub_8bit -> GR64_with_sub_8bit
    7781             :       76,       // sub_8bit_hi -> GR64_ABCD
    7782             :       53,       // sub_16bit -> GR64_with_sub_8bit
    7783             :       53,       // sub_32bit -> GR64_with_sub_8bit
    7784             :       0,        // sub_xmm
    7785             :       0,        // sub_ymm
    7786             :     },
    7787             :     {   // GR64_NOSP
    7788             :       54,       // sub_8bit -> GR64_NOSP
    7789             :       76,       // sub_8bit_hi -> GR64_ABCD
    7790             :       54,       // sub_16bit -> GR64_NOSP
    7791             :       54,       // sub_32bit -> GR64_NOSP
    7792             :       0,        // sub_xmm
    7793             :       0,        // sub_ymm
    7794             :     },
    7795             :     {   // GR64_with_sub_32bit_in_GR32_NOAX
    7796             :       55,       // sub_8bit -> GR64_with_sub_32bit_in_GR32_NOAX
    7797             :       79,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX
    7798             :       55,       // sub_16bit -> GR64_with_sub_32bit_in_GR32_NOAX
    7799             :       55,       // sub_32bit -> GR64_with_sub_32bit_in_GR32_NOAX
    7800             :       0,        // sub_xmm
    7801             :       0,        // sub_ymm
    7802             :     },
    7803             :     {   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSP
    7804             :       56,       // sub_8bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSP
    7805             :       79,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX
    7806             :       56,       // sub_16bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSP
    7807             :       56,       // sub_32bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSP
    7808             :       0,        // sub_xmm
    7809             :       0,        // sub_ymm
    7810             :     },
    7811             :     {   // GR64_NOREX
    7812             :       61,       // sub_8bit -> GR64_with_sub_16bit_in_GR16_NOREX
    7813             :       76,       // sub_8bit_hi -> GR64_ABCD
    7814             :       57,       // sub_16bit -> GR64_NOREX
    7815             :       57,       // sub_32bit -> GR64_NOREX
    7816             :       0,        // sub_xmm
    7817             :       0,        // sub_ymm
    7818             :     },
    7819             :     {   // GR64_TC
    7820             :       59,       // sub_8bit -> GR64_NOSP_and_GR64_TC
    7821             :       80,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_TC
    7822             :       58,       // sub_16bit -> GR64_TC
    7823             :       58,       // sub_32bit -> GR64_TC
    7824             :       0,        // sub_xmm
    7825             :       0,        // sub_ymm
    7826             :     },
    7827             :     {   // GR64_NOSP_and_GR64_TC
    7828             :       59,       // sub_8bit -> GR64_NOSP_and_GR64_TC
    7829             :       80,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_TC
    7830             :       59,       // sub_16bit -> GR64_NOSP_and_GR64_TC
    7831             :       59,       // sub_32bit -> GR64_NOSP_and_GR64_TC
    7832             :       0,        // sub_xmm
    7833             :       0,        // sub_ymm
    7834             :     },
    7835             :     {   // GR64_TCW64
    7836             :       65,       // sub_8bit -> GR64_NOSP_and_GR64_TCW64
    7837             :       80,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_TC
    7838             :       60,       // sub_16bit -> GR64_TCW64
    7839             :       60,       // sub_32bit -> GR64_TCW64
    7840             :       0,        // sub_xmm
    7841             :       0,        // sub_ymm
    7842             :     },
    7843             :     {   // GR64_with_sub_16bit_in_GR16_NOREX
    7844             :       61,       // sub_8bit -> GR64_with_sub_16bit_in_GR16_NOREX
    7845             :       76,       // sub_8bit_hi -> GR64_ABCD
    7846             :       61,       // sub_16bit -> GR64_with_sub_16bit_in_GR16_NOREX
    7847             :       61,       // sub_32bit -> GR64_with_sub_16bit_in_GR16_NOREX
    7848             :       0,        // sub_xmm
    7849             :       0,        // sub_ymm
    7850             :     },
    7851             :     {   // VK64
    7852             :       0,        // sub_8bit
    7853             :       0,        // sub_8bit_hi
    7854             :       0,        // sub_16bit
    7855             :       0,        // sub_32bit
    7856             :       0,        // sub_xmm
    7857             :       0,        // sub_ymm
    7858             :     },
    7859             :     {   // VR64
    7860             :       0,        // sub_8bit
    7861             :       0,        // sub_8bit_hi
    7862             :       0,        // sub_16bit
    7863             :       0,        // sub_32bit
    7864             :       0,        // sub_xmm
    7865             :       0,        // sub_ymm
    7866             :     },
    7867             :     {   // GR64_NOREX_NOSP
    7868             :       64,       // sub_8bit -> GR64_NOREX_NOSP
    7869             :       76,       // sub_8bit_hi -> GR64_ABCD
    7870             :       64,       // sub_16bit -> GR64_NOREX_NOSP
    7871             :       64,       // sub_32bit -> GR64_NOREX_NOSP
    7872             :       0,        // sub_xmm
    7873             :       0,        // sub_ymm
    7874             :     },
    7875             :     {   // GR64_NOSP_and_GR64_TCW64
    7876             :       65,       // sub_8bit -> GR64_NOSP_and_GR64_TCW64
    7877             :       80,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_TC
    7878             :       65,       // sub_16bit -> GR64_NOSP_and_GR64_TCW64
    7879             :       65,       // sub_32bit -> GR64_NOSP_and_GR64_TCW64
    7880             :       0,        // sub_xmm
    7881             :       0,        // sub_ymm
    7882             :     },
    7883             :     {   // GR64_TC_and_GR64_TCW64
    7884             :       72,       // sub_8bit -> GR64_TC_and_GR64_NOSP_and_GR64_TCW64
    7885             :       80,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_TC
    7886             :       66,       // sub_16bit -> GR64_TC_and_GR64_TCW64
    7887             :       66,       // sub_32bit -> GR64_TC_and_GR64_TCW64
    7888             :       0,        // sub_xmm
    7889             :       0,        // sub_ymm
    7890             :     },
    7891             :     {   // GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX
    7892             :       67,       // sub_8bit -> GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX
    7893             :       83,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC
    7894             :       67,       // sub_16bit -> GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX
    7895             :       67,       // sub_32bit -> GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX
    7896             :       0,        // sub_xmm
    7897             :       0,        // sub_ymm
    7898             :     },
    7899             :     {   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX
    7900             :       68,       // sub_8bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX
    7901             :       79,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX
    7902             :       68,       // sub_16bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX
    7903             :       68,       // sub_32bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX
    7904             :       0,        // sub_xmm
    7905             :       0,        // sub_ymm
    7906             :     },
    7907             :     {   // VK64WM
    7908             :       0,        // sub_8bit
    7909             :       0,        // sub_8bit_hi
    7910             :       0,        // sub_16bit
    7911             :       0,        // sub_32bit
    7912             :       0,        // sub_xmm
    7913             :       0,        // sub_ymm
    7914             :     },
    7915             :     {   // GR64_NOREX_and_GR64_TC
    7916             :       74,       // sub_8bit -> GR64_NOREX_NOSP_and_GR64_TC
    7917             :       80,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_TC
    7918             :       70,       // sub_16bit -> GR64_NOREX_and_GR64_TC
    7919             :       70,       // sub_32bit -> GR64_NOREX_and_GR64_TC
    7920             :       0,        // sub_xmm
    7921             :       0,        // sub_ymm
    7922             :     },
    7923             :     {   // GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAX
    7924             :       71,       // sub_8bit -> GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAX
    7925             :       83,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC
    7926             :       71,       // sub_16bit -> GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAX
    7927             :       71,       // sub_32bit -> GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAX
    7928             :       0,        // sub_xmm
    7929             :       0,        // sub_ymm
    7930             :     },
    7931             :     {   // GR64_TC_and_GR64_NOSP_and_GR64_TCW64
    7932             :       72,       // sub_8bit -> GR64_TC_and_GR64_NOSP_and_GR64_TCW64
    7933             :       80,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_TC
    7934             :       72,       // sub_16bit -> GR64_TC_and_GR64_NOSP_and_GR64_TCW64
    7935             :       72,       // sub_32bit -> GR64_TC_and_GR64_NOSP_and_GR64_TCW64
    7936             :       0,        // sub_xmm
    7937             :       0,        // sub_ymm
    7938             :     },
    7939             :     {   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSP
    7940             :       73,       // sub_8bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSP
    7941             :       79,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX
    7942             :       73,       // sub_16bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSP
    7943             :       73,       // sub_32bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSP
    7944             :       0,        // sub_xmm
    7945             :       0,        // sub_ymm
    7946             :     },
    7947             :     {   // GR64_NOREX_NOSP_and_GR64_TC
    7948             :       74,       // sub_8bit -> GR64_NOREX_NOSP_and_GR64_TC
    7949             :       80,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_TC
    7950             :       74,       // sub_16bit -> GR64_NOREX_NOSP_and_GR64_TC
    7951             :       74,       // sub_32bit -> GR64_NOREX_NOSP_and_GR64_TC
    7952             :       0,        // sub_xmm
    7953             :       0,        // sub_ymm
    7954             :     },
    7955             :     {   // GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX
    7956             :       75,       // sub_8bit -> GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX
    7957             :       83,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC
    7958             :       75,       // sub_16bit -> GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX
    7959             :       75,       // sub_32bit -> GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX
    7960             :       0,        // sub_xmm
    7961             :       0,        // sub_ymm
    7962             :     },
    7963             :     {   // GR64_ABCD
    7964             :       76,       // sub_8bit -> GR64_ABCD
    7965             :       76,       // sub_8bit_hi -> GR64_ABCD
    7966             :       76,       // sub_16bit -> GR64_ABCD
    7967             :       76,       // sub_32bit -> GR64_ABCD
    7968             :       0,        // sub_xmm
    7969             :       0,        // sub_ymm
    7970             :     },
    7971             :     {   // GR64_NOREX_and_GR64_TCW64
    7972             :       80,       // sub_8bit -> GR64_with_sub_32bit_in_GR32_TC
    7973             :       80,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_TC
    7974             :       77,       // sub_16bit -> GR64_NOREX_and_GR64_TCW64
    7975             :       77,       // sub_32bit -> GR64_NOREX_and_GR64_TCW64
    7976             :       0,        // sub_xmm
    7977             :       0,        // sub_ymm
    7978             :     },
    7979             :     {   // GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX
    7980             :       78,       // sub_8bit -> GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX
    7981             :       83,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC
    7982             :       78,       // sub_16bit -> GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX
    7983             :       78,       // sub_32bit -> GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX
    7984             :       0,        // sub_xmm
    7985             :       0,        // sub_ymm
    7986             :     },
    7987             :     {   // GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX
    7988             :       79,       // sub_8bit -> GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX
    7989             :       79,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX
    7990             :       79,       // sub_16bit -> GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX
    7991             :       79,       // sub_32bit -> GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX
    7992             :       0,        // sub_xmm
    7993             :       0,        // sub_ymm
    7994             :     },
    7995             :     {   // GR64_with_sub_32bit_in_GR32_TC
    7996             :       80,       // sub_8bit -> GR64_with_sub_32bit_in_GR32_TC
    7997             :       80,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_TC
    7998             :       80,       // sub_16bit -> GR64_with_sub_32bit_in_GR32_TC
    7999             :       80,       // sub_32bit -> GR64_with_sub_32bit_in_GR32_TC
    8000             :       0,        // sub_xmm
    8001             :       0,        // sub_ymm
    8002             :     },
    8003             :     {   // GR64_AD
    8004             :       81,       // sub_8bit -> GR64_AD
    8005             :       81,       // sub_8bit_hi -> GR64_AD
    8006             :       81,       // sub_16bit -> GR64_AD
    8007             :       81,       // sub_32bit -> GR64_AD
    8008             :       0,        // sub_xmm
    8009             :       0,        // sub_ymm
    8010             :     },
    8011             :     {   // GR64_and_LOW32_ADDR_ACCESS_RBP
    8012             :       84,       // sub_8bit -> GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBP
    8013             :       0,        // sub_8bit_hi
    8014             :       82,       // sub_16bit -> GR64_and_LOW32_ADDR_ACCESS_RBP
    8015             :       82,       // sub_32bit -> GR64_and_LOW32_ADDR_ACCESS_RBP
    8016             :       0,        // sub_xmm
    8017             :       0,        // sub_ymm
    8018             :     },
    8019             :     {   // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC
    8020             :       83,       // sub_8bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC
    8021             :       83,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC
    8022             :       83,       // sub_16bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC
    8023             :       83,       // sub_32bit -> GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC
    8024             :       0,        // sub_xmm
    8025             :       0,        // sub_ymm
    8026             :     },
    8027             :     {   // GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBP
    8028             :       84,       // sub_8bit -> GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBP
    8029             :       0,        // sub_8bit_hi
    8030             :       84,       // sub_16bit -> GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBP
    8031             :       84,       // sub_32bit -> GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBP
    8032             :       0,        // sub_xmm
    8033             :       0,        // sub_ymm
    8034             :     },
    8035             :     {   // GR64_and_LOW32_ADDR_ACCESS
    8036             :       0,        // sub_8bit
    8037             :       0,        // sub_8bit_hi
    8038             :       85,       // sub_16bit -> GR64_and_LOW32_ADDR_ACCESS
    8039             :       85,       // sub_32bit -> GR64_and_LOW32_ADDR_ACCESS
    8040             :       0,        // sub_xmm
    8041             :       0,        // sub_ymm
    8042             :     },
    8043             :     {   // GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAX
    8044             :       86,       // sub_8bit -> GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAX
    8045             :       86,       // sub_8bit_hi -> GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAX
    8046             :       86,       // sub_16bit -> GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAX
    8047             :       86,       // sub_32bit -> GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAX
    8048             :       0,        // sub_xmm
    8049             :       0,        // sub_ymm
    8050             :     },
    8051             :     {   // RST
    8052             :       0,        // sub_8bit
    8053             :       0,        // sub_8bit_hi
    8054             :       0,        // sub_16bit
    8055             :       0,        // sub_32bit
    8056             :       0,        // sub_xmm
    8057             :       0,        // sub_ymm
    8058             :     },
    8059             :     {   // RFP80
    8060             :       0,        // sub_8bit
    8061             :       0,        // sub_8bit_hi
    8062             :       0,        // sub_16bit
    8063             :       0,        // sub_32bit
    8064             :       0,        // sub_xmm
    8065             :       0,        // sub_ymm
    8066             :     },
    8067             :     {   // VR128X
    8068             :       0,        // sub_8bit
    8069             :       0,        // sub_8bit_hi
    8070             :       0,        // sub_16bit
    8071             :       0,        // sub_32bit
    8072             :       0,        // sub_xmm
    8073             :       0,        // sub_ymm
    8074             :     },
    8075             :     {   // FR128
    8076             :       0,        // sub_8bit
    8077             :       0,        // sub_8bit_hi
    8078             :       0,        // sub_16bit
    8079             :       0,        // sub_32bit
    8080             :       0,        // sub_xmm
    8081             :       0,        // sub_ymm
    8082             :     },
    8083             :     {   // VR128
    8084             :       0,        // sub_8bit
    8085             :       0,        // sub_8bit_hi
    8086             :       0,        // sub_16bit
    8087             :       0,        // sub_32bit
    8088             :       0,        // sub_xmm
    8089             :       0,        // sub_ymm
    8090             :     },
    8091             :     {   // VR128H
    8092             :       0,        // sub_8bit
    8093             :       0,        // sub_8bit_hi
    8094             :       0,        // sub_16bit
    8095             :       0,        // sub_32bit
    8096             :       0,        // sub_xmm
    8097             :       0,        // sub_ymm
    8098             :     },
    8099             :     {   // VR128L
    8100             :       0,        // sub_8bit
    8101             :       0,        // sub_8bit_hi
    8102             :       0,        // sub_16bit
    8103             :       0,        // sub_32bit
    8104             :       0,        // sub_xmm
    8105             :       0,        // sub_ymm
    8106             :     },
    8107             :     {   // BNDR
    8108             :       0,        // sub_8bit
    8109             :       0,        // sub_8bit_hi
    8110             :       0,        // sub_16bit
    8111             :       0,        // sub_32bit
    8112             :       0,        // sub_xmm
    8113             :       0,        // sub_ymm
    8114             :     },
    8115             :     {   // VR256X
    8116             :       0,        // sub_8bit
    8117             :       0,        // sub_8bit_hi
    8118             :       0,        // sub_16bit
    8119             :       0,        // sub_32bit
    8120             :       95,       // sub_xmm -> VR256X
    8121             :       0,        // sub_ymm
    8122             :     },
    8123             :     {   // VR256
    8124             :       0,        // sub_8bit
    8125             :       0,        // sub_8bit_hi
    8126             :       0,        // sub_16bit
    8127             :       0,        // sub_32bit
    8128             :       96,       // sub_xmm -> VR256
    8129             :       0,        // sub_ymm
    8130             :     },
    8131             :     {   // VR256H
    8132             :       0,        // sub_8bit
    8133             :       0,        // sub_8bit_hi
    8134             :       0,        // sub_16bit
    8135             :       0,        // sub_32bit
    8136             :       97,       // sub_xmm -> VR256H
    8137             :       0,        // sub_ymm
    8138             :     },
    8139             :     {   // VR256L
    8140             :       0,        // sub_8bit
    8141             :       0,        // sub_8bit_hi
    8142             :       0,        // sub_16bit
    8143             :       0,        // sub_32bit
    8144             :       98,       // sub_xmm -> VR256L
    8145             :       0,        // sub_ymm
    8146             :     },
    8147             :     {   // VR512
    8148             :       0,        // sub_8bit
    8149             :       0,        // sub_8bit_hi
    8150             :       0,        // sub_16bit
    8151             :       0,        // sub_32bit
    8152             :       99,       // sub_xmm -> VR512
    8153             :       99,       // sub_ymm -> VR512
    8154             :     },
    8155             :     {   // VR512_with_sub_xmm_in_FR128
    8156             :       0,        // sub_8bit
    8157             :       0,        // sub_8bit_hi
    8158             :       0,        // sub_16bit
    8159             :       0,        // sub_32bit
    8160             :       100,      // sub_xmm -> VR512_with_sub_xmm_in_FR128
    8161             :       100,      // sub_ymm -> VR512_with_sub_xmm_in_FR128
    8162             :     },
    8163             :     {   // VR512_with_sub_xmm_in_VR128H
    8164             :       0,        // sub_8bit
    8165             :       0,        // sub_8bit_hi
    8166             :       0,        // sub_16bit
    8167             :       0,        // sub_32bit
    8168             :       101,      // sub_xmm -> VR512_with_sub_xmm_in_VR128H
    8169             :       101,      // sub_ymm -> VR512_with_sub_xmm_in_VR128H
    8170             :     },
    8171             :     {   // VR512_with_sub_xmm_in_VR128L
    8172             :       0,        // sub_8bit
    8173             :       0,        // sub_8bit_hi
    8174             :       0,        // sub_16bit
    8175             :       0,        // sub_32bit
    8176             :       102,      // sub_xmm -> VR512_with_sub_xmm_in_VR128L
    8177             :       102,      // sub_ymm -> VR512_with_sub_xmm_in_VR128L
    8178             :     },
    8179             :   };
    8180             :   assert(RC && "Missing regclass");
    8181      129521 :   if (!Idx) return RC;
    8182      129515 :   --Idx;
    8183             :   assert(Idx < 6 && "Bad subreg");
    8184      259030 :   unsigned TV = Table[RC->getID()][Idx];
    8185      258485 :   return TV ? getRegClass(TV - 1) : nullptr;
    8186             : }
    8187             : 
    8188             : /// Get the weight in units of pressure for this register class.
    8189     6748498 : const RegClassWeight &X86GenRegisterInfo::
    8190             : getRegClassWeight(const TargetRegisterClass *RC) const {
    8191             :   static const RegClassWeight RCWeightTable[] = {
    8192             :     {1, 20},    // GR8
    8193             :     {1, 8},     // GR8_NOREX
    8194             :     {1, 4},     // GR8_ABCD_H
    8195             :     {1, 4},     // GR8_ABCD_L
    8196             :     {2, 32},    // GR16
    8197             :     {2, 16},    // GR16_NOREX
    8198             :     {1, 8},     // VK1
    8199             :     {1, 8},     // VK16
    8200             :     {1, 8},     // VK2
    8201             :     {1, 8},     // VK4
    8202             :     {1, 8},     // VK8
    8203             :     {1, 7},     // VK16WM
    8204             :     {1, 7},     // VK1WM
    8205             :     {1, 7},     // VK2WM
    8206             :     {1, 7},     // VK4WM
    8207             :     {1, 7},     // VK8WM
    8208             :     {1, 6},     // SEGMENT_REG
    8209             :     {2, 8},     // GR16_ABCD
    8210             :     {0, 0},     // FPCCR
    8211             :     {1, 32},    // FR32X
    8212             :     {2, 34},    // LOW32_ADDR_ACCESS_RBP
    8213             :     {2, 34},    // LOW32_ADDR_ACCESS
    8214             :     {2, 32},    // LOW32_ADDR_ACCESS_RBP_with_sub_8bit
    8215             :     {1, 16},    // FR32
    8216             :     {2, 32},    // GR32
    8217             :     {2, 30},    // GR32_NOAX
    8218             :     {2, 30},    // GR32_NOSP
    8219             :     {2, 28},    // GR32_NOAX_and_GR32_NOSP
    8220             :     {2, 16},    // LOW32_ADDR_ACCESS_RBP_with_sub_16bit_in_GR16_NOREX
    8221             :     {1, 8},     // DEBUG_REG
    8222             :     {2, 16},    // GR32_NOREX
    8223             :     {1, 8},     // VK32
    8224             :     {2, 14},    // GR32_NOAX_and_GR32_NOREX
    8225             :     {2, 14},    // GR32_NOREX_NOSP
    8226             :     {1, 7},     // RFP32
    8227             :     {1, 7},     // VK32WM
    8228             :     {2, 12},    // GR32_NOAX_and_GR32_NOREX_NOSP
    8229             :     {2, 8},     // GR32_ABCD
    8230             :     {2, 6},     // GR32_ABCD_and_GR32_NOAX
    8231             :     {2, 6},     // GR32_TC
    8232             :     {2, 4},     // GR32_AD
    8233             :     {2, 4},     // GR32_NOAX_and_GR32_TC
    8234             :     {2, 4},     // LOW32_ADDR_ACCESS_RBP_with_sub_32bit
    8235             :     {0, 0},     // CCR
    8236             :     {2, 2},     // GR32_AD_and_GR32_NOAX
    8237             :     {2, 2},     // LOW32_ADDR_ACCESS_RBP_with_sub_8bit_with_sub_32bit
    8238             :     {2, 2},     // LOW32_ADDR_ACCESS_with_sub_32bit
    8239             :     {1, 7},     // RFP64
    8240             :     {1, 32},    // FR64X
    8241             :     {2, 34},    // GR64
    8242             :     {1, 16},    // CONTROL_REG
    8243             :     {1, 16},    // FR64
    8244             :     {2, 32},    // GR64_with_sub_8bit
    8245             :     {2, 30},    // GR64_NOSP
    8246             :     {2, 30},    // GR64_with_sub_32bit_in_GR32_NOAX
    8247             :     {2, 28},    // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOSP
    8248             :     {2, 18},    // GR64_NOREX
    8249             :     {2, 18},    // GR64_TC
    8250             :     {2, 16},    // GR64_NOSP_and_GR64_TC
    8251             :     {2, 16},    // GR64_TCW64
    8252             :     {2, 16},    // GR64_with_sub_16bit_in_GR16_NOREX
    8253             :     {1, 8},     // VK64
    8254             :     {1, 8},     // VR64
    8255             :     {2, 14},    // GR64_NOREX_NOSP
    8256             :     {2, 14},    // GR64_NOSP_and_GR64_TCW64
    8257             :     {2, 14},    // GR64_TC_and_GR64_TCW64
    8258             :     {2, 14},    // GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX
    8259             :     {2, 14},    // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX
    8260             :     {1, 7},     // VK64WM
    8261             :     {2, 12},    // GR64_NOREX_and_GR64_TC
    8262             :     {2, 12},    // GR64_TCW64_and_GR64_with_sub_32bit_in_GR32_NOAX
    8263             :     {2, 12},    // GR64_TC_and_GR64_NOSP_and_GR64_TCW64
    8264             :     {2, 12},    // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX_NOSP
    8265             :     {2, 10},    // GR64_NOREX_NOSP_and_GR64_TC
    8266             :     {2, 10},    // GR64_TCW64_and_GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX
    8267             :     {2, 8},     // GR64_ABCD
    8268             :     {2, 8},     // GR64_NOREX_and_GR64_TCW64
    8269             :     {2, 8},     // GR64_TC_and_GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_NOREX
    8270             :     {2, 6},     // GR64_with_sub_32bit_in_GR32_ABCD_and_GR32_NOAX
    8271             :     {2, 6},     // GR64_with_sub_32bit_in_GR32_TC
    8272             :     {2, 4},     // GR64_AD
    8273             :     {2, 4},     // GR64_and_LOW32_ADDR_ACCESS_RBP
    8274             :     {2, 4},     // GR64_with_sub_32bit_in_GR32_NOAX_and_GR32_TC
    8275             :     {2, 2},     // GR64_NOREX_NOSP_and_LOW32_ADDR_ACCESS_RBP
    8276             :     {2, 2},     // GR64_and_LOW32_ADDR_ACCESS
    8277             :     {2, 2},     // GR64_with_sub_32bit_in_GR32_AD_and_GR32_NOAX
    8278             :     {0, 0},     // RST
    8279             :     {1, 7},     // RFP80
    8280             :     {1, 32},    // VR128X
    8281             :     {1, 16},    // FR128
    8282             :     {1, 16},    // VR128
    8283             :     {1, 8},     // VR128H
    8284             :     {1, 8},     // VR128L
    8285             :     {1, 4},     // BNDR
    8286             :     {1, 32},    // VR256X
    8287             :     {1, 16},    // VR256
    8288             :     {1, 8},     // VR256H
    8289             :     {1, 8},     // VR256L
    8290             :     {1, 32},    // VR512
    8291             :     {1, 16},    // VR512_with_sub_xmm_in_FR128
    8292             :     {1, 8},     // VR512_with_sub_xmm_in_VR128H
    8293             :     {1, 8},     // VR512_with_sub_xmm_in_VR128L
    8294             :   };
    8295    13496996 :   return RCWeightTable[RC->getID()];
    8296             : }
    8297             : 
    8298             : /// Get the weight in units of pressure for this register unit.
    8299      588222 : unsigned X86GenRegisterInfo::
    8300             : getRegUnitWeight(unsigned RegUnit) const {
    8301             :   assert(RegUnit < 131 && "invalid register unit");
    8302             :   // All register units have unit weight.
    8303      588222 :   return 1;
    8304             : }
    8305             : 
    8306             : 
    8307             : // Get the number of dimensions of register pressure.
    8308      368184 : unsigned X86GenRegisterInfo::getNumRegPressureSets() const {
    8309      368184 :   return 30;
    8310             : }
    8311             : 
    8312             : // Get the name of this register unit pressure set.
    8313           0 : const char *X86GenRegisterInfo::
    8314             : getRegPressureSetName(unsigned Idx) const {
    8315             :   static const char *const PressureNameTable[] = {
    8316             :     "GR8_ABCD_H",
    8317             :     "GR8_ABCD_L",
    8318             :     "LOW32_ADDR_ACCESS_with_sub_32bit",
    8319             :     "BNDR",
    8320             :     "SEGMENT_REG",
    8321             :     "RFP32",
    8322             :     "VK1",
    8323             :     "DEBUG_REG",
    8324             :     "VR64",
    8325             :     "VR128H",
    8326             :     "VR128L",
    8327             :     "GR32_TC",
    8328             :     "LOW32_ADDR_ACCESS_with_sub_32bit+GR64_NOREX_and_GR64_TCW64",
    8329             :     "GR64_NOREX_and_GR64_TC",
    8330             :     "LOW32_ADDR_ACCESS_with_sub_32bit+GR64_NOREX_and_GR64_TC",
    8331             :     "FR32",
    8332             :     "CONTROL_REG",
    8333             :     "GR64_NOREX",
    8334             :     "GR64_TCW64",
    8335             :     "LOW32_ADDR_ACCESS_with_sub_32bit+GR64_TCW64",
    8336             :     "GR64_TC",
    8337             :     "LOW32_ADDR_ACCESS_with_sub_32bit+GR64_TC",
    8338             :     "GR64_TC+GR64_TCW64",
    8339             :     "GR8",
    8340             :     "GR8+GR64_NOREX",
    8341             :     "GR8+GR64_TCW64",
    8342             :     "GR64_NOREX+GR64_TC",
    8343             :     "GR8+GR64_TC",
    8344             :     "FR32X",
    8345             :     "GR16",
    8346             :   };
    8347           0 :   return PressureNameTable[Idx];
    8348             : }
    8349             : 
    8350             : // Get the register unit pressure limit for this dimension.
    8351             : // This limit must be adjusted dynamically for reserved registers.
    8352     2235818 : unsigned X86GenRegisterInfo::
    8353             : getRegPressureSetLimit(const MachineFunction &MF, unsigned Idx) const {
    8354             :   static const uint8_t PressureLimitTable[] = {
    8355             :     4,          // 0: GR8_ABCD_H
    8356             :     4,          // 1: GR8_ABCD_L
    8357             :     4,          // 2: LOW32_ADDR_ACCESS_with_sub_32bit
    8358             :     4,          // 3: BNDR
    8359             :     6,          // 4: SEGMENT_REG
    8360             :     7,          // 5: RFP32
    8361             :     8,          // 6: VK1
    8362             :     8,          // 7: DEBUG_REG
    8363             :     8,          // 8: VR64
    8364             :     8,          // 9: VR128H
    8365             :     8,          // 10: VR128L
    8366             :     10,         // 11: GR32_TC
    8367             :     10,         // 12: LOW32_ADDR_ACCESS_with_sub_32bit+GR64_NOREX_and_GR64_TCW64
    8368             :     14,         // 13: GR64_NOREX_and_GR64_TC
    8369             :     14,         // 14: LOW32_ADDR_ACCESS_with_sub_32bit+GR64_NOREX_and_GR64_TC
    8370             :     16,         // 15: FR32
    8371             :     16,         // 16: CONTROL_REG
    8372             :     18,         // 17: GR64_NOREX
    8373             :     18,         // 18: GR64_TCW64
    8374             :     18,         // 19: LOW32_ADDR_ACCESS_with_sub_32bit+GR64_TCW64
    8375             :     20,         // 20: GR64_TC
    8376             :     20,         // 21: LOW32_ADDR_ACCESS_with_sub_32bit+GR64_TC
    8377             :     20,         // 22: GR64_TC+GR64_TCW64
    8378             :     23,         // 23: GR8
    8379             :     26,         // 24: GR8+GR64_NOREX
    8380             :     26,         // 25: GR8+GR64_TCW64
    8381             :     26,         // 26: GR64_NOREX+GR64_TC
    8382             :     27,         // 27: GR8+GR64_TC
    8383             :     32,         // 28: FR32X
    8384             :     34,         // 29: GR16
    8385             :   };
    8386     2235818 :   return PressureLimitTable[Idx];
    8387             : }
    8388             : 
    8389             : /// Table of pressure sets per register class or unit.
    8390             : static const int RCSetsTable[] = {
    8391             :   /* 0 */ 3, -1,
    8392             :   /* 2 */ 4, -1,
    8393             :   /* 4 */ 5, -1,
    8394             :   /* 6 */ 6, -1,
    8395             :   /* 8 */ 7, -1,
    8396             :   /* 10 */ 8, -1,
    8397             :   /* 12 */ 16, -1,
    8398             :   /* 14 */ 9, 15, 28, -1,
    8399             :   /* 18 */ 10, 15, 28, -1,
    8400             :   /* 22 */ 17, 24, 26, 29, -1,
    8401             :   /* 27 */ 2, 12, 14, 17, 19, 21, 23, 24, 26, 29, -1,
    8402             :   /* 38 */ 18, 19, 22, 25, 26, 29, -1,
    8403             :   /* 45 */ 23, 24, 25, 27, 29, -1,
    8404             :   /* 51 */ 20, 21, 22, 26, 27, 29, -1,
    8405             :   /* 58 */ 13, 14, 17, 20, 21, 22, 24, 26, 27, 29, -1,
    8406             :   /* 69 */ 18, 19, 20, 21, 22, 25, 26, 27, 29, -1,
    8407             :   /* 79 */ 17, 23, 24, 25, 26, 27, 29, -1,
    8408             :   /* 87 */ 0, 11, 13, 17, 18, 20, 23, 24, 25, 26, 27, 29, -1,
    8409             :   /* 100 */ 1, 11, 13, 17, 18, 20, 23, 24, 25, 26, 27, 29, -1,
    8410             :   /* 113 */ 2, 12, 14, 17, 19, 21, 23, 24, 25, 26, 27, 29, -1,
    8411             :   /* 126 */ 18, 19, 22, 23, 24, 25, 26, 27, 29, -1,
    8412             :   /* 136 */ 13, 14, 17, 20, 21, 22, 23, 24, 25, 26, 27, 29, -1,
    8413             :   /* 149 */ 0, 11, 12, 13, 14, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 29, -1,
    8414             :   /* 167 */ 1, 11, 12, 13, 14, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 29, -1,
    8415             :   /* 185 */ 2, 11, 12, 13, 14, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 29, -1,
    8416             : };
    8417             : 
    8418             : /// Get the dimensions of register pressure impacted by this register class.
    8419             : /// Returns a -1 terminated array of pressure set IDs
    8420    22431905 : const int* X86GenRegisterInfo::
    8421             : getRegClassPressureSets(const TargetRegisterClass *RC) const {
    8422             :   static const uint8_t RCSetStartTable[] = {
    8423             :     45,88,87,100,25,22,6,6,6,6,6,6,6,6,6,6,2,88,1,16,25,25,25,15,25,25,25,25,22,8,22,6,22,22,4,6,22,88,88,150,150,150,27,1,150,27,185,4,16,25,12,15,25,25,25,25,22,51,51,38,22,6,10,22,38,69,51,22,6,58,38,69,22,58,69,88,150,58,88,150,150,27,150,27,185,150,1,4,16,15,15,14,18,0,16,15,14,18,16,15,14,18,};
    8424    44863810 :   return &RCSetsTable[RCSetStartTable[RC->getID()]];
    8425             : }
    8426             : 
    8427             : /// Get the dimensions of register pressure impacted by this register unit.
    8428             : /// Returns a -1 terminated array of pressure set IDs
    8429      588222 : const int* X86GenRegisterInfo::
    8430             : getRegUnitPressureSets(unsigned RegUnit) const {
    8431             :   assert(RegUnit < 131 && "invalid register unit");
    8432             :   static const uint8_t RUSetStartTable[] = {
    8433             :     149,167,87,100,113,149,167,2,149,136,167,2,1,185,1,2,136,79,1,2,2,1,2,0,0,0,0,12,12,12,12,12,12,12,12,12,12,12,12,12,12,12,12,8,8,8,8,8,8,8,8,1,1,1,1,1,1,1,1,4,4,4,4,4,4,4,1,6,6,6,6,6,6,6,6,10,10,10,10,10,10,10,10,155,155,126,155,45,45,45,45,1,1,1,1,1,1,1,1,18,18,18,18,18,18,18,18,14,14,14,14,14,14,14,14,16,16,16,16,16,16,16,16,16,16,16,16,16,16,16,16,};
    8434      588222 :   return &RCSetsTable[RUSetStartTable[RegUnit]];
    8435             : }
    8436             : 
    8437             : extern const MCRegisterDesc X86RegDesc[];
    8438             : extern const MCPhysReg X86RegDiffLists[];
    8439             : extern const LaneBitmask X86LaneMaskLists[];
    8440             : extern const char X86RegStrings[];
    8441             : extern const char X86RegClassStrings[];
    8442             : extern const MCPhysReg X86RegUnitRoots[][2];
    8443             : extern const uint16_t X86SubRegIdxLists[];
    8444             : extern const MCRegisterInfo::SubRegCoveredBits X86SubRegIdxRanges[];
    8445             : extern const uint16_t X86RegEncodingTable[];
    8446             : // X86 Dwarf<->LLVM register mappings.
    8447             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour0Dwarf2L[];
    8448             : extern const unsigned X86DwarfFlavour0Dwarf2LSize;
    8449             : 
    8450             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour1Dwarf2L[];
    8451             : extern const unsigned X86DwarfFlavour1Dwarf2LSize;
    8452             : 
    8453             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour2Dwarf2L[];
    8454             : extern const unsigned X86DwarfFlavour2Dwarf2LSize;
    8455             : 
    8456             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour0Dwarf2L[];
    8457             : extern const unsigned X86EHFlavour0Dwarf2LSize;
    8458             : 
    8459             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour1Dwarf2L[];
    8460             : extern const unsigned X86EHFlavour1Dwarf2LSize;
    8461             : 
    8462             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour2Dwarf2L[];
    8463             : extern const unsigned X86EHFlavour2Dwarf2LSize;
    8464             : 
    8465             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour0L2Dwarf[];
    8466             : extern const unsigned X86DwarfFlavour0L2DwarfSize;
    8467             : 
    8468             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour1L2Dwarf[];
    8469             : extern const unsigned X86DwarfFlavour1L2DwarfSize;
    8470             : 
    8471             : extern const MCRegisterInfo::DwarfLLVMRegPair X86DwarfFlavour2L2Dwarf[];
    8472             : extern const unsigned X86DwarfFlavour2L2DwarfSize;
    8473             : 
    8474             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour0L2Dwarf[];
    8475             : extern const unsigned X86EHFlavour0L2DwarfSize;
    8476             : 
    8477             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour1L2Dwarf[];
    8478             : extern const unsigned X86EHFlavour1L2DwarfSize;
    8479             : 
    8480             : extern const MCRegisterInfo::DwarfLLVMRegPair X86EHFlavour2L2Dwarf[];
    8481             : extern const unsigned X86EHFlavour2L2DwarfSize;
    8482             : 
    8483        8020 : X86GenRegisterInfo::
    8484        8020 : X86GenRegisterInfo(unsigned RA, unsigned DwarfFlavour, unsigned EHFlavour, unsigned PC)
    8485             :   : TargetRegisterInfo(X86RegInfoDesc, RegisterClasses, RegisterClasses+102,
    8486       16040 :              SubRegIndexNameTable, SubRegIndexLaneMaskTable, LaneBitmask(0xFFFFFFF8)) {
    8487       16040 :   InitMCRegisterInfo(X86RegDesc, 246, RA, PC,
    8488             :                      X86MCRegisterClasses, 102,
    8489             :                      X86RegUnitRoots,
    8490             :                      131,
    8491             :                      X86RegDiffLists,
    8492             :                      X86LaneMaskLists,
    8493             :                      X86RegStrings,
    8494             :                      X86RegClassStrings,
    8495             :                      X86SubRegIdxLists,
    8496             :                      7,
    8497             :                      X86SubRegIdxRanges,
    8498             :                      X86RegEncodingTable);
    8499             : 
    8500        8020 :   switch (DwarfFlavour) {
    8501           0 :   default:
    8502           0 :     llvm_unreachable("Unknown DWARF flavour");
    8503        6041 :   case 0:
    8504        6041 :     mapDwarfRegsToLLVMRegs(X86DwarfFlavour0Dwarf2L, X86DwarfFlavour0Dwarf2LSize, false);
    8505             :     break;
    8506           0 :   case 1:
    8507           0 :     mapDwarfRegsToLLVMRegs(X86DwarfFlavour1Dwarf2L, X86DwarfFlavour1Dwarf2LSize, false);
    8508             :     break;
    8509        1979 :   case 2:
    8510        1979 :     mapDwarfRegsToLLVMRegs(X86DwarfFlavour2Dwarf2L, X86DwarfFlavour2Dwarf2LSize, false);
    8511             :     break;
    8512             :   }
    8513        8020 :   switch (EHFlavour) {
    8514           0 :   default:
    8515           0 :     llvm_unreachable("Unknown DWARF flavour");
    8516        6041 :   case 0:
    8517        6041 :     mapDwarfRegsToLLVMRegs(X86EHFlavour0Dwarf2L, X86EHFlavour0Dwarf2LSize, true);
    8518             :     break;
    8519         425 :   case 1:
    8520         425 :     mapDwarfRegsToLLVMRegs(X86EHFlavour1Dwarf2L, X86EHFlavour1Dwarf2LSize, true);
    8521             :     break;
    8522        1554 :   case 2:
    8523        1554 :     mapDwarfRegsToLLVMRegs(X86EHFlavour2Dwarf2L, X86EHFlavour2Dwarf2LSize, true);
    8524             :     break;
    8525             :   }
    8526        8020 :   switch (DwarfFlavour) {
    8527           0 :   default:
    8528           0 :     llvm_unreachable("Unknown DWARF flavour");
    8529        6041 :   case 0:
    8530        6041 :     mapLLVMRegsToDwarfRegs(X86DwarfFlavour0L2Dwarf, X86DwarfFlavour0L2DwarfSize, false);
    8531             :     break;
    8532           0 :   case 1:
    8533           0 :     mapLLVMRegsToDwarfRegs(X86DwarfFlavour1L2Dwarf, X86DwarfFlavour1L2DwarfSize, false);
    8534             :     break;
    8535        1979 :   case 2:
    8536        1979 :     mapLLVMRegsToDwarfRegs(X86DwarfFlavour2L2Dwarf, X86DwarfFlavour2L2DwarfSize, false);
    8537             :     break;
    8538             :   }
    8539        8020 :   switch (EHFlavour) {
    8540           0 :   default:
    8541           0 :     llvm_unreachable("Unknown DWARF flavour");
    8542        6041 :   case 0:
    8543        6041 :     mapLLVMRegsToDwarfRegs(X86EHFlavour0L2Dwarf, X86EHFlavour0L2DwarfSize, true);
    8544             :     break;
    8545         425 :   case 1:
    8546         425 :     mapLLVMRegsToDwarfRegs(X86EHFlavour1L2Dwarf, X86EHFlavour1L2DwarfSize, true);
    8547             :     break;
    8548        1554 :   case 2:
    8549        1554 :     mapLLVMRegsToDwarfRegs(X86EHFlavour2L2Dwarf, X86EHFlavour2L2DwarfSize, true);
    8550             :     break;
    8551             :   }
    8552        8020 : }
    8553             : 
    8554             : static const MCPhysReg CSR_32_SaveList[] = { X86::ESI, X86::EDI, X86::EBX, X86::EBP, 0 };
    8555             : static const uint32_t CSR_32_RegMask[] = { 0x20b0c1f0, 0x00006000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, };
    8556             : static const MCPhysReg CSR_32EHRet_SaveList[] = { X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP, 0 };
    8557             : static const uint32_t CSR_32EHRet_RegMask[] = { 0x21bde1fe, 0x00006000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, };
    8558             : static const MCPhysReg CSR_32_AllRegs_SaveList[] = { X86::EAX, X86::EBX, X86::ECX, X86::EDX, X86::EBP, X86::ESI, X86::EDI, 0 };
    8559             : static const uint32_t CSR_32_AllRegs_RegMask[] = { 0x21fdf7fe, 0x00006000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, };
    8560             : static const MCPhysReg CSR_32_AllRegs_AVX_SaveList[] = { X86::EAX, X86::EBX, X86::ECX, X86::EDX, X86::EBP, X86::ESI, X86::EDI, X86::YMM0, X86::YMM1, X86::YMM2, X86::YMM3, X86::YMM4, X86::YMM5, X86::YMM6, X86::YMM7, 0 };
    8561             : static const uint32_t CSR_32_AllRegs_AVX_RegMask[] = { 0x21fdf7fe, 0x00006000, 0x00000000, 0xc0000000, 0xc000003f, 0x0000003f, 0x00000000, 0x00000000, };
    8562             : static const MCPhysReg CSR_32_AllRegs_AVX512_SaveList[] = { X86::EAX, X86::EBX, X86::ECX, X86::EDX, X86::EBP, X86::ESI, X86::EDI, X86::ZMM0, X86::ZMM1, X86::ZMM2, X86::ZMM3, X86::ZMM4, X86::ZMM5, X86::ZMM6, X86::ZMM7, X86::K0, X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 0 };
    8563             : static const uint32_t CSR_32_AllRegs_AVX512_RegMask[] = { 0x21fdf7fe, 0x00006000, 0xc0000000, 0xc000003f, 0xc000003f, 0xc000003f, 0x0000003f, 0x00000000, };
    8564             : static const MCPhysReg CSR_32_AllRegs_SSE_SaveList[] = { X86::EAX, X86::EBX, X86::ECX, X86::EDX, X86::EBP, X86::ESI, X86::EDI, X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, 0 };
    8565             : static const uint32_t CSR_32_AllRegs_SSE_RegMask[] = { 0x21fdf7fe, 0x00006000, 0x00000000, 0xc0000000, 0x0000003f, 0x00000000, 0x00000000, 0x00000000, };
    8566             : static const MCPhysReg CSR_32_RegCall_SaveList[] = { X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::ESP, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, 0 };
    8567             : static const uint32_t CSR_32_RegCall_RegMask[] = { 0x60b0c1f0, 0x0001e000, 0x00000000, 0x00000000, 0x0000003c, 0x00000000, 0x00000000, 0x00000000, };
    8568             : static const MCPhysReg CSR_32_RegCall_NoSSE_SaveList[] = { X86::ESI, X86::EDI, X86::EBX, X86::EBP, X86::ESP, 0 };
    8569             : static const uint32_t CSR_32_RegCall_NoSSE_RegMask[] = { 0x60b0c1f0, 0x0001e000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, };
    8570             : static const MCPhysReg CSR_64_SaveList[] = { X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0 };
    8571             : static const uint32_t CSR_64_RegMask[] = { 0x003001f0, 0x00000030, 0x00000000, 0x003c0000, 0x00000000, 0x00000000, 0x00000000, 0x003c3c3c, };
    8572             : static const MCPhysReg CSR_64EHRet_SaveList[] = { X86::RAX, X86::RDX, X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0 };
    8573             : static const uint32_t CSR_64EHRet_RegMask[] = { 0x013d21fe, 0x00000138, 0x00000000, 0x003c0000, 0x00000000, 0x00000000, 0x00000000, 0x003c3c3c, };
    8574             : static const MCPhysReg CSR_64_AllRegs_SaveList[] = { X86::RBX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::R11, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, X86::RAX, 0 };
    8575             : static const uint32_t CSR_64_AllRegs_RegMask[] = { 0x21fdf7fe, 0x000069f8, 0x00000000, 0xc03fc000, 0x00003fff, 0x00000000, 0xc0000000, 0x003fffff, };
    8576             : static const MCPhysReg CSR_64_AllRegs_AVX_SaveList[] = { X86::RBX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::R11, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, X86::RAX, X86::YMM0, X86::YMM1, X86::YMM2, X86::YMM3, X86::YMM4, X86::YMM5, X86::YMM6, X86::YMM7, X86::YMM8, X86::YMM9, X86::YMM10, X86::YMM11, X86::YMM12, X86::YMM13, X86::YMM14, X86::YMM15, 0 };
    8577             : static const uint32_t CSR_64_AllRegs_AVX_RegMask[] = { 0x21fdf7fe, 0x000069f8, 0x00000000, 0xc03fc000, 0xc0003fff, 0x00003fff, 0xc0000000, 0x003fffff, };
    8578             : static const MCPhysReg CSR_64_AllRegs_AVX512_SaveList[] = { X86::RBX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::R11, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, X86::RAX, X86::ZMM0, X86::ZMM1, X86::ZMM2, X86::ZMM3, X86::ZMM4, X86::ZMM5, X86::ZMM6, X86::ZMM7, X86::ZMM8, X86::ZMM9, X86::ZMM10, X86::ZMM11, X86::ZMM12, X86::ZMM13, X86::ZMM14, X86::ZMM15, X86::ZMM16, X86::ZMM17, X86::ZMM18, X86::ZMM19, X86::ZMM20, X86::ZMM21, X86::ZMM22, X86::ZMM23, X86::ZMM24, X86::ZMM25, X86::ZMM26, X86::ZMM27, X86::ZMM28, X86::ZMM29, X86::ZMM30, X86::ZMM31, X86::K0, X86::K1, X86::K2, X86::K3, X86::K4, X86::K5, X86::K6, X86::K7, 0 };
    8579             : static const uint32_t CSR_64_AllRegs_AVX512_RegMask[] = { 0x21fdf7fe, 0x000069f8, 0xc0000000, 0xc03fc03f, 0xffffffff, 0xffffffff, 0xffffffff, 0x003fffff, };
    8580             : static const MCPhysReg CSR_64_AllRegs_NoSSE_SaveList[] = { X86::RAX, X86::RBX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::R11, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0 };
    8581             : static const uint32_t CSR_64_AllRegs_NoSSE_RegMask[] = { 0x21fdf7fe, 0x000069f8, 0x00000000, 0x003fc000, 0x00000000, 0x00000000, 0xc0000000, 0x003fffff, };
    8582             : static const MCPhysReg CSR_64_CXX_TLS_Darwin_PE_SaveList[] = { X86::RBP, 0 };
    8583             : static const uint32_t CSR_64_CXX_TLS_Darwin_PE_RegMask[] = { 0x001000c0, 0x00000010, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, };
    8584             : static const MCPhysReg CSR_64_CXX_TLS_Darwin_ViaCopy_SaveList[] = { X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RCX, X86::RDX, X86::RSI, X86::R8, X86::R9, X86::R10, X86::R11, 0 };
    8585             : static const uint32_t CSR_64_CXX_TLS_Darwin_ViaCopy_RegMask[] = { 0x21653730, 0x00006960, 0x00000000, 0x003fc000, 0x00000000, 0x00000000, 0xc0000000, 0x003fffff, };
    8586             : static const MCPhysReg CSR_64_HHVM_SaveList[] = { X86::R12, 0 };
    8587             : static const uint32_t CSR_64_HHVM_RegMask[] = { 0x00000000, 0x00000000, 0x00000000, 0x00040000, 0x00000000, 0x00000000, 0x00000000, 0x00040404, };
    8588             : static const MCPhysReg CSR_64_Intel_OCL_BI_SaveList[] = { X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 0 };
    8589             : static const uint32_t CSR_64_Intel_OCL_BI_RegMask[] = { 0x003001f0, 0x00000030, 0x00000000, 0x003c0000, 0x00003fc0, 0x00000000, 0x00000000, 0x003c3c3c, };
    8590             : static const MCPhysReg CSR_64_Intel_OCL_BI_AVX_SaveList[] = { X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, X86::YMM8, X86::YMM9, X86::YMM10, X86::YMM11, X86::YMM12, X86::YMM13, X86::YMM14, X86::YMM15, 0 };
    8591             : static const uint32_t CSR_64_Intel_OCL_BI_AVX_RegMask[] = { 0x003001f0, 0x00000030, 0x00000000, 0x003c0000, 0x00003fc0, 0x00003fc0, 0x00000000, 0x003c3c3c, };
    8592             : static const MCPhysReg CSR_64_Intel_OCL_BI_AVX512_SaveList[] = { X86::RBX, X86::RDI, X86::RSI, X86::R14, X86::R15, X86::ZMM16, X86::ZMM17, X86::ZMM18, X86::ZMM19, X86::ZMM20, X86::ZMM21, X86::ZMM22, X86::ZMM23, X86::ZMM24, X86::ZMM25, X86::ZMM26, X86::ZMM27, X86::ZMM28, X86::ZMM29, X86::ZMM30, X86::ZMM31, X86::K4, X86::K5, X86::K6, X86::K7, 0 };
    8593             : static const uint32_t CSR_64_Intel_OCL_BI_AVX512_RegMask[] = { 0x20a0c130, 0x000068a0, 0x00000000, 0x0030003c, 0x3fffc000, 0x3fffc000, 0x3fffc000, 0x00303030, };
    8594             : static const MCPhysReg CSR_64_MostRegs_SaveList[] = { X86::RBX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::R11, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 0 };
    8595             : static const uint32_t CSR_64_MostRegs_RegMask[] = { 0x21f5f7f0, 0x000069f0, 0x00000000, 0xc03fc000, 0x00003fff, 0x00000000, 0xc0000000, 0x003fffff, };
    8596             : static const MCPhysReg CSR_64_RT_AllRegs_SaveList[] = { X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::RSP, X86::XMM0, X86::XMM1, X86::XMM2, X86::XMM3, X86::XMM4, X86::XMM5, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 0 };
    8597             : static const uint32_t CSR_64_RT_AllRegs_RegMask[] = { 0x61fdf7fe, 0x0001f9f8, 0x00000000, 0xc03dc000, 0x00003fff, 0x00000000, 0xc0000000, 0x003dfdfd, };
    8598             : static const MCPhysReg CSR_64_RT_AllRegs_AVX_SaveList[] = { X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::RSP, X86::YMM0, X86::YMM1, X86::YMM2, X86::YMM3, X86::YMM4, X86::YMM5, X86::YMM6, X86::YMM7, X86::YMM8, X86::YMM9, X86::YMM10, X86::YMM11, X86::YMM12, X86::YMM13, X86::YMM14, X86::YMM15, 0 };
    8599             : static const uint32_t CSR_64_RT_AllRegs_AVX_RegMask[] = { 0x61fdf7fe, 0x0001f9f8, 0x00000000, 0xc03dc000, 0xc0003fff, 0x00003fff, 0xc0000000, 0x003dfdfd, };
    8600             : static const MCPhysReg CSR_64_RT_MostRegs_SaveList[] = { X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, X86::RAX, X86::RCX, X86::RDX, X86::RSI, X86::RDI, X86::R8, X86::R9, X86::R10, X86::RSP, 0 };
    8601             : static const uint32_t CSR_64_RT_MostRegs_RegMask[] = { 0x61fdf7fe, 0x0001f9f8, 0x00000000, 0x003dc000, 0x00000000, 0x00000000, 0xc0000000, 0x003dfdfd, };
    8602             : static const MCPhysReg CSR_64_SwiftError_SaveList[] = { X86::RBX, X86::R13, X86::R14, X86::R15, X86::RBP, 0 };
    8603             : static const uint32_t CSR_64_SwiftError_RegMask[] = { 0x003001f0, 0x00000030, 0x00000000, 0x00380000, 0x00000000, 0x00000000, 0x00000000, 0x00383838, };
    8604             : static const MCPhysReg CSR_64_TLS_Darwin_SaveList[] = { X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, X86::RCX, X86::RDX, X86::RSI, X86::R8, X86::R9, X86::R10, X86::R11, 0 };
    8605             : static const uint32_t CSR_64_TLS_Darwin_RegMask[] = { 0x217537f0, 0x00006970, 0x00000000, 0x003fc000, 0x00000000, 0x00000000, 0xc0000000, 0x003fffff, };
    8606             : static const MCPhysReg CSR_NoRegs_SaveList[] = { 0 };
    8607             : static const uint32_t CSR_NoRegs_RegMask[] = { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, };
    8608             : static const MCPhysReg CSR_SysV64_RegCall_SaveList[] = { X86::RBX, X86::RBP, X86::RSP, X86::R12, X86::R13, X86::R14, X86::R15, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 0 };
    8609             : static const uint32_t CSR_SysV64_RegCall_RegMask[] = { 0x403001f0, 0x00019030, 0x00000000, 0x003c0000, 0x00003fc0, 0x00000000, 0x00000000, 0x003c3c3c, };
    8610             : static const MCPhysReg CSR_SysV64_RegCall_NoSSE_SaveList[] = { X86::RBX, X86::RBP, X86::RSP, X86::R12, X86::R13, X86::R14, X86::R15, 0 };
    8611             : static const uint32_t CSR_SysV64_RegCall_NoSSE_RegMask[] = { 0x403001f0, 0x00019030, 0x00000000, 0x003c0000, 0x00000000, 0x00000000, 0x00000000, 0x003c3c3c, };
    8612             : static const MCPhysReg CSR_Win64_SaveList[] = { X86::RBX, X86::RBP, X86::RDI, X86::RSI, X86::R12, X86::R13, X86::R14, X86::R15, X86::XMM6, X86::XMM7, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 0 };
    8613             : static const uint32_t CSR_Win64_RegMask[] = { 0x20b0c1f0, 0x000068b0, 0x00000000, 0x003c0000, 0x00003ff0, 0x00000000, 0x00000000, 0x003c3c3c, };
    8614             : static const MCPhysReg CSR_Win64_Intel_OCL_BI_AVX_SaveList[] = { X86::RBX, X86::RBP, X86::RDI, X86::RSI, X86::R12, X86::R13, X86::R14, X86::R15, X86::YMM6, X86::YMM7, X86::YMM8, X86::YMM9, X86::YMM10, X86::YMM11, X86::YMM12, X86::YMM13, X86::YMM14, X86::YMM15, 0 };
    8615             : static const uint32_t CSR_Win64_Intel_OCL_BI_AVX_RegMask[] = { 0x20b0c1f0, 0x000068b0, 0x00000000, 0x003c0000, 0x00003ff0, 0x00003ff0, 0x00000000, 0x003c3c3c, };
    8616             : static const MCPhysReg CSR_Win64_Intel_OCL_BI_AVX512_SaveList[] = { X86::RBX, X86::RBP, X86::RDI, X86::RSI, X86::R12, X86::R13, X86::R14, X86::R15, X86::ZMM6, X86::ZMM7, X86::ZMM8, X86::ZMM9, X86::ZMM10, X86::ZMM11, X86::ZMM12, X86::ZMM13, X86::ZMM14, X86::ZMM15, X86::ZMM16, X86::ZMM17, X86::ZMM18, X86::ZMM19, X86::ZMM20, X86::ZMM21, X86::K4, X86::K5, X86::K6, X86::K7, 0 };
    8617             : static const uint32_t CSR_Win64_Intel_OCL_BI_AVX512_RegMask[] = { 0x20b0c1f0, 0x000068b0, 0x00000000, 0x003c003c, 0x000ffff0, 0x000ffff0, 0x000ffff0, 0x003c3c3c, };
    8618             : static const MCPhysReg CSR_Win64_NoSSE_SaveList[] = { X86::RBX, X86::RBP, X86::RDI, X86::RSI, X86::R12, X86::R13, X86::R14, X86::R15, 0 };
    8619             : static const uint32_t CSR_Win64_NoSSE_RegMask[] = { 0x20b0c1f0, 0x000068b0, 0x00000000, 0x003c0000, 0x00000000, 0x00000000, 0x00000000, 0x003c3c3c, };
    8620             : static const MCPhysReg CSR_Win64_RegCall_SaveList[] = { X86::RBX, X86::RBP, X86::RSP, X86::R10, X86::R11, X86::R12, X86::R13, X86::R14, X86::R15, X86::XMM8, X86::XMM9, X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13, X86::XMM14, X86::XMM15, 0 };
    8621             : static const uint32_t CSR_Win64_RegCall_RegMask[] = { 0x403001f0, 0x00019030, 0x00000000, 0x003f0000, 0x00003fc0, 0x00000000, 0x00000000, 0x003f3f3f, };
    8622             : static const MCPhysReg CSR_Win64_RegCall_NoSSE_SaveList[] = { X86::RBX, X86::RBP, X86::RSP, X86::R10, X86::R11, X86::R12, X86::R13, X86::R14, X86::R15, 0 };
    8623             : static const uint32_t CSR_Win64_RegCall_NoSSE_RegMask[] = { 0x403001f0, 0x00019030, 0x00000000, 0x003f0000, 0x00000000, 0x00000000, 0x00000000, 0x003f3f3f, };
    8624             : 
    8625             : 
    8626        1036 : ArrayRef<const uint32_t *> X86GenRegisterInfo::getRegMasks() const {
    8627             :   static const uint32_t *const Masks[] = {
    8628             :     CSR_32_RegMask,
    8629             :     CSR_32EHRet_RegMask,
    8630             :     CSR_32_AllRegs_RegMask,
    8631             :     CSR_32_AllRegs_AVX_RegMask,
    8632             :     CSR_32_AllRegs_AVX512_RegMask,
    8633             :     CSR_32_AllRegs_SSE_RegMask,
    8634             :     CSR_32_RegCall_RegMask,
    8635             :     CSR_32_RegCall_NoSSE_RegMask,
    8636             :     CSR_64_RegMask,
    8637             :     CSR_64EHRet_RegMask,
    8638             :     CSR_64_AllRegs_RegMask,
    8639             :     CSR_64_AllRegs_AVX_RegMask,
    8640             :     CSR_64_AllRegs_AVX512_RegMask,
    8641             :     CSR_64_AllRegs_NoSSE_RegMask,
    8642             :     CSR_64_CXX_TLS_Darwin_PE_RegMask,
    8643             :     CSR_64_CXX_TLS_Darwin_ViaCopy_RegMask,
    8644             :     CSR_64_HHVM_RegMask,
    8645             :     CSR_64_Intel_OCL_BI_RegMask,
    8646             :     CSR_64_Intel_OCL_BI_AVX_RegMask,
    8647             :     CSR_64_Intel_OCL_BI_AVX512_RegMask,
    8648             :     CSR_64_MostRegs_RegMask,
    8649             :     CSR_64_RT_AllRegs_RegMask,
    8650             :     CSR_64_RT_AllRegs_AVX_RegMask,
    8651             :     CSR_64_RT_MostRegs_RegMask,
    8652             :     CSR_64_SwiftError_RegMask,
    8653             :     CSR_64_TLS_Darwin_RegMask,
    8654             :     CSR_NoRegs_RegMask,
    8655             :     CSR_SysV64_RegCall_RegMask,
    8656             :     CSR_SysV64_RegCall_NoSSE_RegMask,
    8657             :     CSR_Win64_RegMask,
    8658             :     CSR_Win64_Intel_OCL_BI_AVX_RegMask,
    8659             :     CSR_Win64_Intel_OCL_BI_AVX512_RegMask,
    8660             :     CSR_Win64_NoSSE_RegMask,
    8661             :     CSR_Win64_RegCall_RegMask,
    8662             :     CSR_Win64_RegCall_NoSSE_RegMask,
    8663             :   };
    8664        1036 :   return makeArrayRef(Masks);
    8665             : }
    8666             : 
    8667         133 : ArrayRef<const char *> X86GenRegisterInfo::getRegMaskNames() const {
    8668             :   static const char *const Names[] = {
    8669             :     "CSR_32",
    8670             :     "CSR_32EHRet",
    8671             :     "CSR_32_AllRegs",
    8672             :     "CSR_32_AllRegs_AVX",
    8673             :     "CSR_32_AllRegs_AVX512",
    8674             :     "CSR_32_AllRegs_SSE",
    8675             :     "CSR_32_RegCall",
    8676             :     "CSR_32_RegCall_NoSSE",
    8677             :     "CSR_64",
    8678             :     "CSR_64EHRet",
    8679             :     "CSR_64_AllRegs",
    8680             :     "CSR_64_AllRegs_AVX",
    8681             :     "CSR_64_AllRegs_AVX512",
    8682             :     "CSR_64_AllRegs_NoSSE",
    8683             :     "CSR_64_CXX_TLS_Darwin_PE",
    8684             :     "CSR_64_CXX_TLS_Darwin_ViaCopy",
    8685             :     "CSR_64_HHVM",
    8686             :     "CSR_64_Intel_OCL_BI",
    8687             :     "CSR_64_Intel_OCL_BI_AVX",
    8688             :     "CSR_64_Intel_OCL_BI_AVX512",
    8689             :     "CSR_64_MostRegs",
    8690             :     "CSR_64_RT_AllRegs",
    8691             :     "CSR_64_RT_AllRegs_AVX",
    8692             :     "CSR_64_RT_MostRegs",
    8693             :     "CSR_64_SwiftError",
    8694             :     "CSR_64_TLS_Darwin",
    8695             :     "CSR_NoRegs",
    8696             :     "CSR_SysV64_RegCall",
    8697             :     "CSR_SysV64_RegCall_NoSSE",
    8698             :     "CSR_Win64",
    8699             :     "CSR_Win64_Intel_OCL_BI_AVX",
    8700             :     "CSR_Win64_Intel_OCL_BI_AVX512",
    8701             :     "CSR_Win64_NoSSE",
    8702             :     "CSR_Win64_RegCall",
    8703             :     "CSR_Win64_RegCall_NoSSE",
    8704             :   };
    8705         133 :   return makeArrayRef(Names);
    8706             : }
    8707             : 
    8708             : const X86FrameLowering *
    8709      742565 : X86GenRegisterInfo::getFrameLowering(const MachineFunction &MF) {
    8710             :   return static_cast<const X86FrameLowering *>(
    8711      742565 :       MF.getSubtarget().getFrameLowering());
    8712             : }
    8713             : 
    8714             : } // end namespace llvm
    8715             : 
    8716             : #endif // GET_REGINFO_TARGET_DESC
    8717             : 

Generated by: LCOV version 1.13