Line data Source code
1 : /*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
2 : |* *|
3 : |* Assembly Writer Source Fragment *|
4 : |* *|
5 : |* Automatically generated file, do not edit! *|
6 : |* *|
7 : \*===----------------------------------------------------------------------===*/
8 :
9 : /// printInstruction - This method is automatically generated by tablegen
10 : /// from the instruction set description.
11 46377 : void HexagonInstPrinter::printInstruction(const MCInst *MI, raw_ostream &O) {
12 : static const char AsmStrs[] = {
13 : /* 0 */ '.', 'e', 'r', 'r', 'o', 'r', 32, '"', 's', 'h', 'o', 'u', 'l', 'd', 32, 'n', 'o', 't', 32, 'e', 'm', 'i', 't', '"', 32, 0,
14 : /* 26 */ 'i', 'f', 32, '(', '!', 'p', '0', ')', 32, 0,
15 : /* 36 */ 'i', 'f', 32, '(', 'p', '0', ')', 32, 0,
16 : /* 45 */ 'i', 'f', 32, '(', '!', 'p', '0', '.', 'n', 'e', 'w', ')', 32, 0,
17 : /* 59 */ 'i', 'f', 32, '(', 'p', '0', '.', 'n', 'e', 'w', ')', 32, 0,
18 : /* 72 */ 'c', 'a', 'l', 'l', 32, 0,
19 : /* 78 */ 'j', 'u', 'm', 'p', 32, 0,
20 : /* 84 */ 'c', 'a', 'l', 'l', 'r', 32, 0,
21 : /* 91 */ 'j', 'u', 'm', 'p', 'r', 32, 0,
22 : /* 98 */ 'i', 'f', 32, '(', '!', 0,
23 : /* 104 */ '.', 'e', 'r', 'r', 'o', 'r', 32, '"', 's', 'h', 'o', 'u', 'l', 'd', 32, 'n', 'o', 't', 32, 'e', 'm', 'i', 't', '"', 0,
24 : /* 129 */ 't', 'r', 'a', 'p', '0', '(', '#', 0,
25 : /* 137 */ 't', 'r', 'a', 'p', '1', '(', '#', 0,
26 : /* 145 */ 'v', 'w', 'h', 'i', 's', 't', '1', '2', '8', '(', '#', 0,
27 : /* 157 */ 'm', 'e', 'm', 'b', '(', '#', 0,
28 : /* 164 */ 'm', 'e', 'm', 'd', '(', '#', 0,
29 : /* 171 */ 'a', 'l', 'l', 'o', 'c', 'f', 'r', 'a', 'm', 'e', '(', '#', 0,
30 : /* 184 */ 'p', 'a', 'u', 's', 'e', '(', '#', 0,
31 : /* 192 */ 'm', 'e', 'm', 'h', '(', '#', 0,
32 : /* 199 */ 'i', 'm', 'm', 'e', 'x', 't', '(', '#', 0,
33 : /* 208 */ 'm', 'e', 'm', 'w', '(', '#', 0,
34 : /* 215 */ 'm', 'e', 'm', 'd', '(', 'r', '2', '9', '+', '#', 0,
35 : /* 226 */ 'm', 'e', 'm', 'w', '(', 'r', '2', '9', '+', '#', 0,
36 : /* 237 */ 'm', 'e', 'm', 'b', '(', 'g', 'p', '+', '#', 0,
37 : /* 247 */ 'm', 'e', 'm', 'd', '(', 'g', 'p', '+', '#', 0,
38 : /* 257 */ 'm', 'e', 'm', 'h', '(', 'g', 'p', '+', '#', 0,
39 : /* 267 */ 'm', 'e', 'm', 'w', '(', 'g', 'p', '+', '#', 0,
40 : /* 277 */ 'i', 'f', 32, '(', 0,
41 : /* 282 */ 'p', '3', 32, '=', 32, 's', 'p', '1', 'l', 'o', 'o', 'p', '0', '(', 0,
42 : /* 297 */ 'p', '3', 32, '=', 32, 's', 'p', '2', 'l', 'o', 'o', 'p', '0', '(', 0,
43 : /* 312 */ 'p', '3', 32, '=', 32, 's', 'p', '3', 'l', 'o', 'o', 'p', '0', '(', 0,
44 : /* 327 */ 't', 'r', 'a', 'p', '1', '(', 0,
45 : /* 334 */ 'l', 'o', 'o', 'p', '1', '(', 0,
46 : /* 341 */ 'v', 't', 'r', 'a', 'n', 's', '2', 'x', '2', '(', 0,
47 : /* 352 */ 'v', 'w', 'h', 'i', 's', 't', '2', '5', '6', '(', 0,
48 : /* 363 */ 'v', 'w', 'h', 'i', 's', 't', '1', '2', '8', '(', 0,
49 : /* 374 */ 'd', 'c', 'c', 'l', 'e', 'a', 'n', 'a', '(', 0,
50 : /* 384 */ 'd', 'c', 'z', 'e', 'r', 'o', 'a', '(', 0,
51 : /* 393 */ 'd', 'c', 'i', 'n', 'v', 'a', '(', 0,
52 : /* 401 */ 'i', 'c', 'i', 'n', 'v', 'a', '(', 0,
53 : /* 409 */ 'd', 'c', 'c', 'l', 'e', 'a', 'n', 'i', 'n', 'v', 'a', '(', 0,
54 : /* 422 */ 'm', 'e', 'm', 'b', '(', 0,
55 : /* 428 */ 'm', 'e', 'm', 'd', '_', 'l', 'o', 'c', 'k', 'e', 'd', '(', 0,
56 : /* 441 */ 'm', 'e', 'm', 'w', '_', 'l', 'o', 'c', 'k', 'e', 'd', '(', 0,
57 : /* 454 */ 'm', 'e', 'm', 'd', '(', 0,
58 : /* 460 */ 't', 'r', 'a', 'c', 'e', '(', 0,
59 : /* 467 */ 'a', 'l', 'l', 'o', 'c', 'f', 'r', 'a', 'm', 'e', '(', 0,
60 : /* 479 */ 'v', 's', 'h', 'u', 'f', 'f', '(', 0,
61 : /* 487 */ 'l', '2', 'f', 'e', 't', 'c', 'h', '(', 0,
62 : /* 496 */ 'd', 'c', 'f', 'e', 't', 'c', 'h', '(', 0,
63 : /* 505 */ 'm', 'e', 'm', 'h', '(', 0,
64 : /* 511 */ 'v', 'd', 'e', 'a', 'l', '(', 0,
65 : /* 518 */ 'v', 'm', 'e', 'm', '(', 0,
66 : /* 524 */ 'p', '0', 32, '=', 32, 'c', 'm', 'p', '.', 'e', 'q', '(', 0,
67 : /* 537 */ 'p', '1', 32, '=', 32, 'c', 'm', 'p', '.', 'e', 'q', '(', 0,
68 : /* 550 */ 'i', 'f', 32, '(', '!', 'c', 'm', 'p', '.', 'e', 'q', '(', 0,
69 : /* 563 */ 'i', 'f', 32, '(', 'c', 'm', 'p', '.', 'e', 'q', '(', 0,
70 : /* 575 */ 'v', 't', 'm', 'p', '.', 'h', 32, '=', 32, 'v', 'g', 'a', 't', 'h', 'e', 'r', '(', 0,
71 : /* 593 */ 'v', 't', 'm', 'p', '.', 'w', 32, '=', 32, 'v', 'g', 'a', 't', 'h', 'e', 'r', '(', 0,
72 : /* 611 */ 'v', 's', 'c', 'a', 't', 't', 'e', 'r', '(', 0,
73 : /* 621 */ 'h', 'i', 'n', 't', 'j', 'r', '(', 0,
74 : /* 629 */ 'p', '0', 32, '=', 32, 'c', 'm', 'p', '.', 'g', 't', '(', 0,
75 : /* 642 */ 'p', '1', 32, '=', 32, 'c', 'm', 'p', '.', 'g', 't', '(', 0,
76 : /* 655 */ 'i', 'f', 32, '(', '!', 'c', 'm', 'p', '.', 'g', 't', '(', 0,
77 : /* 668 */ 'i', 'f', 32, '(', 'c', 'm', 'p', '.', 'g', 't', '(', 0,
78 : /* 680 */ 'p', '0', 32, '=', 32, 't', 's', 't', 'b', 'i', 't', '(', 0,
79 : /* 693 */ 'p', '1', 32, '=', 32, 't', 's', 't', 'b', 'i', 't', '(', 0,
80 : /* 706 */ 'i', 'f', 32, '(', '!', 't', 's', 't', 'b', 'i', 't', '(', 0,
81 : /* 719 */ 'i', 'f', 32, '(', 't', 's', 't', 'b', 'i', 't', '(', 0,
82 : /* 731 */ 'v', 'h', 'i', 's', 't', '(', 0,
83 : /* 738 */ 'v', 'm', 'e', 'm', 'u', '(', 0,
84 : /* 745 */ 'p', '0', 32, '=', 32, 'c', 'm', 'p', '.', 'g', 't', 'u', '(', 0,
85 : /* 759 */ 'p', '1', 32, '=', 32, 'c', 'm', 'p', '.', 'g', 't', 'u', '(', 0,
86 : /* 773 */ 'i', 'f', 32, '(', '!', 'c', 'm', 'p', '.', 'g', 't', 'u', '(', 0,
87 : /* 787 */ 'i', 'f', 32, '(', 'c', 'm', 'p', '.', 'g', 't', 'u', '(', 0,
88 : /* 800 */ 'm', 'e', 'm', 'w', '(', 0,
89 : /* 806 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'P', 'a', 't', 'c', 'h', 'a', 'b', 'l', 'e', 32, 'R', 'E', 'T', '.', 0,
90 : /* 837 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'y', 'p', 'e', 'd', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
91 : /* 861 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'C', 'u', 's', 't', 'o', 'm', 32, 'E', 'v', 'e', 'n', 't', 32, 'L', 'o', 'g', '.', 0,
92 : /* 886 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'n', 't', 'e', 'r', '.', 0,
93 : /* 909 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'T', 'a', 'i', 'l', 32, 'C', 'a', 'l', 'l', 32, 'E', 'x', 'i', 't', '.', 0,
94 : /* 932 */ '#', 32, 'X', 'R', 'a', 'y', 32, 'F', 'u', 'n', 'c', 't', 'i', 'o', 'n', 32, 'E', 'x', 'i', 't', '.', 0,
95 : /* 954 */ ':', 'e', 'n', 'd', 'l', 'o', 'o', 'p', '0', 0,
96 : /* 964 */ ':', 'e', 'n', 'd', 'l', 'o', 'o', 'p', '0', '1', 0,
97 : /* 975 */ 'i', 'f', 32, '(', '!', 'p', '0', ')', 32, 'j', 'u', 'm', 'p', 'r', 32, 'r', '3', '1', 0,
98 : /* 994 */ 'i', 'f', 32, '(', 'p', '0', ')', 32, 'j', 'u', 'm', 'p', 'r', 32, 'r', '3', '1', 0,
99 : /* 1012 */ 'i', 'f', 32, '(', '!', 'p', '0', '.', 'n', 'e', 'w', ')', 32, 'j', 'u', 'm', 'p', 'r', ':', 'n', 't', 32, 'r', '3', '1', 0,
100 : /* 1038 */ 'i', 'f', 32, '(', 'p', '0', '.', 'n', 'e', 'w', ')', 32, 'j', 'u', 'm', 'p', 'r', ':', 'n', 't', 32, 'r', '3', '1', 0,
101 : /* 1063 */ ':', 'e', 'n', 'd', 'l', 'o', 'o', 'p', '1', 0,
102 : /* 1073 */ 'v', 'w', 'h', 'i', 's', 't', '2', '5', '6', 0,
103 : /* 1083 */ 'v', 'w', 'h', 'i', 's', 't', '1', '2', '8', 0,
104 : /* 1093 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'E', 'N', 'D', 0,
105 : /* 1106 */ 'B', 'U', 'N', 'D', 'L', 'E', 0,
106 : /* 1113 */ 'D', 'B', 'G', '_', 'V', 'A', 'L', 'U', 'E', 0,
107 : /* 1123 */ 'D', 'B', 'G', '_', 'L', 'A', 'B', 'E', 'L', 0,
108 : /* 1133 */ 'L', 'I', 'F', 'E', 'T', 'I', 'M', 'E', '_', 'S', 'T', 'A', 'R', 'T', 0,
109 : /* 1148 */ 'D', 'U', 'P', 'L', 'E', 'X', 0,
110 : /* 1155 */ 'i', 's', 'y', 'n', 'c', 0,
111 : /* 1161 */ 'd', 'e', 'a', 'l', 'l', 'o', 'c', 'f', 'r', 'a', 'm', 'e', 0,
112 : /* 1174 */ '#', 32, 'F', 'E', 'n', 't', 'r', 'y', 32, 'c', 'a', 'l', 'l', 0,
113 : /* 1188 */ 'i', 'f', 32, '(', '!', 'p', '0', ')', 32, 'd', 'e', 'a', 'l', 'l', 'o', 'c', '_', 'r', 'e', 't', 'u', 'r', 'n', 0,
114 : /* 1212 */ 'i', 'f', 32, '(', 'p', '0', ')', 32, 'd', 'e', 'a', 'l', 'l', 'o', 'c', '_', 'r', 'e', 't', 'u', 'r', 'n', 0,
115 : /* 1235 */ 'n', 'o', 'p', 0,
116 : /* 1239 */ 'b', 'a', 'r', 'r', 'i', 'e', 'r', 0,
117 : /* 1247 */ 'v', 'w', 'h', 'i', 's', 't', '2', '5', '6', ':', 's', 'a', 't', 0,
118 : /* 1261 */ 's', 'y', 'n', 'c', 'h', 't', 0,
119 : /* 1268 */ 'i', 'f', 32, '(', '!', 'p', '0', '.', 'n', 'e', 'w', ')', 32, 'd', 'e', 'a', 'l', 'l', 'o', 'c', '_', 'r', 'e', 't', 'u', 'r', 'n', ':', 'n', 't', 0,
120 : /* 1299 */ 'i', 'f', 32, '(', 'p', '0', '.', 'n', 'e', 'w', ')', 32, 'd', 'e', 'a', 'l', 'l', 'o', 'c', '_', 'r', 'e', 't', 'u', 'r', 'n', ':', 'n', 't', 0,
121 : /* 1329 */ 'b', 'r', 'k', 'p', 't', 0,
122 : /* 1335 */ 'v', 'h', 'i', 's', 't', 0,
123 : };
124 :
125 : static const uint32_t OpInfo0[] = {
126 : 0U, // PHI
127 : 0U, // INLINEASM
128 : 0U, // CFI_INSTRUCTION
129 : 0U, // EH_LABEL
130 : 0U, // GC_LABEL
131 : 0U, // ANNOTATION_LABEL
132 : 0U, // KILL
133 : 0U, // EXTRACT_SUBREG
134 : 0U, // INSERT_SUBREG
135 : 0U, // IMPLICIT_DEF
136 : 0U, // SUBREG_TO_REG
137 : 0U, // COPY_TO_REGCLASS
138 : 1114U, // DBG_VALUE
139 : 1124U, // DBG_LABEL
140 : 0U, // REG_SEQUENCE
141 : 0U, // COPY
142 : 1107U, // BUNDLE
143 : 1134U, // LIFETIME_START
144 : 1094U, // LIFETIME_END
145 : 0U, // STACKMAP
146 : 1175U, // FENTRY_CALL
147 : 0U, // PATCHPOINT
148 : 0U, // LOAD_STACK_GUARD
149 : 0U, // STATEPOINT
150 : 0U, // LOCAL_ESCAPE
151 : 0U, // FAULTING_OP
152 : 0U, // PATCHABLE_OP
153 : 887U, // PATCHABLE_FUNCTION_ENTER
154 : 807U, // PATCHABLE_RET
155 : 933U, // PATCHABLE_FUNCTION_EXIT
156 : 910U, // PATCHABLE_TAIL_CALL
157 : 862U, // PATCHABLE_EVENT_CALL
158 : 838U, // PATCHABLE_TYPED_EVENT_CALL
159 : 0U, // ICALL_BRANCH_FUNNEL
160 : 0U, // G_ADD
161 : 0U, // G_SUB
162 : 0U, // G_MUL
163 : 0U, // G_SDIV
164 : 0U, // G_UDIV
165 : 0U, // G_SREM
166 : 0U, // G_UREM
167 : 0U, // G_AND
168 : 0U, // G_OR
169 : 0U, // G_XOR
170 : 0U, // G_IMPLICIT_DEF
171 : 0U, // G_PHI
172 : 0U, // G_FRAME_INDEX
173 : 0U, // G_GLOBAL_VALUE
174 : 0U, // G_EXTRACT
175 : 0U, // G_UNMERGE_VALUES
176 : 0U, // G_INSERT
177 : 0U, // G_MERGE_VALUES
178 : 0U, // G_PTRTOINT
179 : 0U, // G_INTTOPTR
180 : 0U, // G_BITCAST
181 : 0U, // G_INTRINSIC_TRUNC
182 : 0U, // G_INTRINSIC_ROUND
183 : 0U, // G_LOAD
184 : 0U, // G_SEXTLOAD
185 : 0U, // G_ZEXTLOAD
186 : 0U, // G_STORE
187 : 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
188 : 0U, // G_ATOMIC_CMPXCHG
189 : 0U, // G_ATOMICRMW_XCHG
190 : 0U, // G_ATOMICRMW_ADD
191 : 0U, // G_ATOMICRMW_SUB
192 : 0U, // G_ATOMICRMW_AND
193 : 0U, // G_ATOMICRMW_NAND
194 : 0U, // G_ATOMICRMW_OR
195 : 0U, // G_ATOMICRMW_XOR
196 : 0U, // G_ATOMICRMW_MAX
197 : 0U, // G_ATOMICRMW_MIN
198 : 0U, // G_ATOMICRMW_UMAX
199 : 0U, // G_ATOMICRMW_UMIN
200 : 0U, // G_BRCOND
201 : 0U, // G_BRINDIRECT
202 : 0U, // G_INTRINSIC
203 : 0U, // G_INTRINSIC_W_SIDE_EFFECTS
204 : 0U, // G_ANYEXT
205 : 0U, // G_TRUNC
206 : 0U, // G_CONSTANT
207 : 0U, // G_FCONSTANT
208 : 0U, // G_VASTART
209 : 0U, // G_VAARG
210 : 0U, // G_SEXT
211 : 0U, // G_ZEXT
212 : 0U, // G_SHL
213 : 0U, // G_LSHR
214 : 0U, // G_ASHR
215 : 0U, // G_ICMP
216 : 0U, // G_FCMP
217 : 0U, // G_SELECT
218 : 0U, // G_UADDO
219 : 0U, // G_UADDE
220 : 0U, // G_USUBO
221 : 0U, // G_USUBE
222 : 0U, // G_SADDO
223 : 0U, // G_SADDE
224 : 0U, // G_SSUBO
225 : 0U, // G_SSUBE
226 : 0U, // G_UMULO
227 : 0U, // G_SMULO
228 : 0U, // G_UMULH
229 : 0U, // G_SMULH
230 : 0U, // G_FADD
231 : 0U, // G_FSUB
232 : 0U, // G_FMUL
233 : 0U, // G_FMA
234 : 0U, // G_FDIV
235 : 0U, // G_FREM
236 : 0U, // G_FPOW
237 : 0U, // G_FEXP
238 : 0U, // G_FEXP2
239 : 0U, // G_FLOG
240 : 0U, // G_FLOG2
241 : 0U, // G_FNEG
242 : 0U, // G_FPEXT
243 : 0U, // G_FPTRUNC
244 : 0U, // G_FPTOSI
245 : 0U, // G_FPTOUI
246 : 0U, // G_SITOFP
247 : 0U, // G_UITOFP
248 : 0U, // G_FABS
249 : 0U, // G_GEP
250 : 0U, // G_PTR_MASK
251 : 0U, // G_BR
252 : 0U, // G_INSERT_VECTOR_ELT
253 : 0U, // G_EXTRACT_VECTOR_ELT
254 : 0U, // G_SHUFFLE_VECTOR
255 : 0U, // G_CTTZ
256 : 0U, // G_CTTZ_ZERO_UNDEF
257 : 0U, // G_CTLZ
258 : 0U, // G_CTLZ_ZERO_UNDEF
259 : 0U, // G_CTPOP
260 : 0U, // G_BSWAP
261 : 0U, // G_ADDRSPACE_CAST
262 : 0U, // G_BLOCK_ADDR
263 : 2074U, // A2_addsp
264 : 18458U, // A2_iconst
265 : 16812058U, // A2_neg
266 : 51226U, // A2_not
267 : 33624163U, // A2_tfrf
268 : 33640547U, // A2_tfrfnew
269 : 50432026U, // A2_tfrp
270 : 33624163U, // A2_tfrpf
271 : 33640547U, // A2_tfrpfnew
272 : 50448410U, // A2_tfrpi
273 : 33624342U, // A2_tfrpt
274 : 33640726U, // A2_tfrptnew
275 : 33624342U, // A2_tfrt
276 : 33640726U, // A2_tfrtnew
277 : 16910362U, // A2_vaddb_map
278 : 16926746U, // A2_vsubb_map
279 : 165914U, // A2_zxtb
280 : 16959514U, // A4_boundscheck
281 : 1U, // ADJCALLSTACKDOWN
282 : 1U, // ADJCALLSTACKUP
283 : 198682U, // C2_cmpgei
284 : 215066U, // C2_cmpgeui
285 : 231450U, // C2_cmplt
286 : 247834U, // C2_cmpltu
287 : 50432026U, // C2_pxfer_map
288 : 1149U, // DUPLEX_Pseudo
289 : 955U, // ENDLOOP0
290 : 965U, // ENDLOOP01
291 : 1064U, // ENDLOOP1
292 : 956U, // J2_endloop0
293 : 966U, // J2_endloop01
294 : 1065U, // J2_endloop1
295 : 264291U, // J2_jumpf_nopred_map
296 : 280675U, // J2_jumprf_nopred_map
297 : 280854U, // J2_jumprt_nopred_map
298 : 264470U, // J2_jumpt_nopred_map
299 : 297098U, // J2_trap1_noregmap
300 : 67422234U, // L2_loadalignb_zomap
301 : 67438618U, // L2_loadalignh_zomap
302 : 17123354U, // L2_loadbsw2_zomap
303 : 17123354U, // L2_loadbsw4_zomap
304 : 17139738U, // L2_loadbzw2_zomap
305 : 17139738U, // L2_loadbzw4_zomap
306 : 17156122U, // L2_loadrb_zomap
307 : 17172506U, // L2_loadrd_zomap
308 : 17188890U, // L2_loadrh_zomap
309 : 17205274U, // L2_loadri_zomap
310 : 17221658U, // L2_loadrub_zomap
311 : 17238042U, // L2_loadruh_zomap
312 : 83955811U, // L2_ploadrbf_zomap
313 : 83972195U, // L2_ploadrbfnew_zomap
314 : 83955990U, // L2_ploadrbt_zomap
315 : 83972374U, // L2_ploadrbtnew_zomap
316 : 100733027U, // L2_ploadrdf_zomap
317 : 100749411U, // L2_ploadrdfnew_zomap
318 : 100733206U, // L2_ploadrdt_zomap
319 : 100749590U, // L2_ploadrdtnew_zomap
320 : 117510243U, // L2_ploadrhf_zomap
321 : 117526627U, // L2_ploadrhfnew_zomap
322 : 117510422U, // L2_ploadrht_zomap
323 : 117526806U, // L2_ploadrhtnew_zomap
324 : 134287459U, // L2_ploadrif_zomap
325 : 134303843U, // L2_ploadrifnew_zomap
326 : 134287638U, // L2_ploadrit_zomap
327 : 134304022U, // L2_ploadritnew_zomap
328 : 151064675U, // L2_ploadrubf_zomap
329 : 151081059U, // L2_ploadrubfnew_zomap
330 : 151064854U, // L2_ploadrubt_zomap
331 : 151081238U, // L2_ploadrubtnew_zomap
332 : 167841891U, // L2_ploadruhf_zomap
333 : 167858275U, // L2_ploadruhfnew_zomap
334 : 167842070U, // L2_ploadruht_zomap
335 : 167858454U, // L2_ploadruhtnew_zomap
336 : 477607U, // L4_add_memopb_zomap
337 : 477690U, // L4_add_memoph_zomap
338 : 477985U, // L4_add_memopw_zomap
339 : 493991U, // L4_and_memopb_zomap
340 : 494074U, // L4_and_memoph_zomap
341 : 494369U, // L4_and_memopw_zomap
342 : 510375U, // L4_iadd_memopb_zomap
343 : 510458U, // L4_iadd_memoph_zomap
344 : 510753U, // L4_iadd_memopw_zomap
345 : 526759U, // L4_iand_memopb_zomap
346 : 526842U, // L4_iand_memoph_zomap
347 : 527137U, // L4_iand_memopw_zomap
348 : 543143U, // L4_ior_memopb_zomap
349 : 543226U, // L4_ior_memoph_zomap
350 : 543521U, // L4_ior_memopw_zomap
351 : 559527U, // L4_isub_memopb_zomap
352 : 559610U, // L4_isub_memoph_zomap
353 : 559905U, // L4_isub_memopw_zomap
354 : 575911U, // L4_or_memopb_zomap
355 : 575994U, // L4_or_memoph_zomap
356 : 576289U, // L4_or_memopw_zomap
357 : 591971U, // L4_return_map_to_raw_f
358 : 608355U, // L4_return_map_to_raw_fnew_pnt
359 : 624739U, // L4_return_map_to_raw_fnew_pt
360 : 592150U, // L4_return_map_to_raw_t
361 : 608534U, // L4_return_map_to_raw_tnew_pnt
362 : 624918U, // L4_return_map_to_raw_tnew_pt
363 : 641447U, // L4_sub_memopb_zomap
364 : 641530U, // L4_sub_memoph_zomap
365 : 641825U, // L4_sub_memopw_zomap
366 : 1162U, // L6_deallocframe_map_to_raw
367 : 1198U, // L6_return_map_to_raw
368 : 105U, // LDriw_ctr
369 : 105U, // LDriw_pred
370 : 185206810U, // M2_mpysmi
371 : 673818U, // M2_mpyui
372 : 202016794U, // M2_vrcmpys_acc_s1
373 : 202033178U, // M2_vrcmpys_s1
374 : 218810394U, // M2_vrcmpys_s1rp
375 : 0U, // PS_aligna
376 : 0U, // PS_alloca
377 : 0U, // PS_call_nr
378 : 0U, // PS_false
379 : 0U, // PS_fi
380 : 0U, // PS_fia
381 : 1U, // PS_loadrb_pci
382 : 1U, // PS_loadrb_pcr
383 : 1U, // PS_loadrd_pci
384 : 1U, // PS_loadrd_pcr
385 : 1U, // PS_loadrh_pci
386 : 1U, // PS_loadrh_pcr
387 : 1U, // PS_loadri_pci
388 : 1U, // PS_loadri_pcr
389 : 1U, // PS_loadrub_pci
390 : 1U, // PS_loadrub_pcr
391 : 1U, // PS_loadruh_pci
392 : 1U, // PS_loadruh_pcr
393 : 1U, // PS_pselect
394 : 0U, // PS_qfalse
395 : 0U, // PS_qtrue
396 : 1U, // PS_storerb_pci
397 : 1U, // PS_storerb_pcr
398 : 1U, // PS_storerd_pci
399 : 1U, // PS_storerd_pcr
400 : 1U, // PS_storerf_pci
401 : 1U, // PS_storerf_pcr
402 : 1U, // PS_storerh_pci
403 : 1U, // PS_storerh_pcr
404 : 1U, // PS_storeri_pci
405 : 1U, // PS_storeri_pcr
406 : 0U, // PS_tailcall_i
407 : 723036U, // PS_tailcall_r
408 : 0U, // PS_true
409 : 0U, // PS_vdd0
410 : 0U, // PS_vloadrq_ai
411 : 0U, // PS_vloadrw_ai
412 : 0U, // PS_vloadrw_nt_ai
413 : 0U, // PS_vloadrwu_ai
414 : 0U, // PS_vmulw
415 : 0U, // PS_vmulw_acc
416 : 0U, // PS_vselect
417 : 0U, // PS_vstorerq_ai
418 : 0U, // PS_vstorerw_ai
419 : 0U, // PS_vstorerw_nt_ai
420 : 0U, // PS_vstorerwu_ai
421 : 0U, // PS_wselect
422 : 739354U, // S2_asr_i_p_rnd_goodsyntax
423 : 739354U, // S2_asr_i_r_rnd_goodsyntax
424 : 755811U, // S2_pstorerbf_zomap
425 : 755811U, // S2_pstorerbnewf_zomap
426 : 755990U, // S2_pstorerbnewt_zomap
427 : 755990U, // S2_pstorerbt_zomap
428 : 772195U, // S2_pstorerdf_zomap
429 : 772374U, // S2_pstorerdt_zomap
430 : 788579U, // S2_pstorerff_zomap
431 : 788758U, // S2_pstorerft_zomap
432 : 788579U, // S2_pstorerhf_zomap
433 : 788579U, // S2_pstorerhnewf_zomap
434 : 788758U, // S2_pstorerhnewt_zomap
435 : 788758U, // S2_pstorerht_zomap
436 : 804963U, // S2_pstorerif_zomap
437 : 804963U, // S2_pstorerinewf_zomap
438 : 805142U, // S2_pstorerinewt_zomap
439 : 805142U, // S2_pstorerit_zomap
440 : 51153319U, // S2_storerb_zomap
441 : 235702695U, // S2_storerbnew_zomap
442 : 51153351U, // S2_storerd_zomap
443 : 252479994U, // S2_storerf_zomap
444 : 51153402U, // S2_storerh_zomap
445 : 235702778U, // S2_storerhnew_zomap
446 : 51153697U, // S2_storeri_zomap
447 : 235703073U, // S2_storerinew_zomap
448 : 17614874U, // S2_tableidxb_goodsyntax
449 : 17631258U, // S2_tableidxd_goodsyntax
450 : 17647642U, // S2_tableidxh_goodsyntax
451 : 17664026U, // S2_tableidxw_goodsyntax
452 : 903267U, // S4_pstorerbfnew_zomap
453 : 903267U, // S4_pstorerbnewfnew_zomap
454 : 903446U, // S4_pstorerbnewtnew_zomap
455 : 903446U, // S4_pstorerbtnew_zomap
456 : 919651U, // S4_pstorerdfnew_zomap
457 : 919830U, // S4_pstorerdtnew_zomap
458 : 936035U, // S4_pstorerffnew_zomap
459 : 936214U, // S4_pstorerftnew_zomap
460 : 936035U, // S4_pstorerhfnew_zomap
461 : 936035U, // S4_pstorerhnewfnew_zomap
462 : 936214U, // S4_pstorerhnewtnew_zomap
463 : 936214U, // S4_pstorerhtnew_zomap
464 : 952419U, // S4_pstorerifnew_zomap
465 : 952419U, // S4_pstorerinewfnew_zomap
466 : 952598U, // S4_pstorerinewtnew_zomap
467 : 952598U, // S4_pstoreritnew_zomap
468 : 969127U, // S4_storeirb_zomap
469 : 755811U, // S4_storeirbf_zomap
470 : 903267U, // S4_storeirbfnew_zomap
471 : 755990U, // S4_storeirbt_zomap
472 : 903446U, // S4_storeirbtnew_zomap
473 : 969210U, // S4_storeirh_zomap
474 : 788579U, // S4_storeirhf_zomap
475 : 936035U, // S4_storeirhfnew_zomap
476 : 788758U, // S4_storeirht_zomap
477 : 936214U, // S4_storeirhtnew_zomap
478 : 969505U, // S4_storeiri_zomap
479 : 804963U, // S4_storeirif_zomap
480 : 952419U, // S4_storeirifnew_zomap
481 : 805142U, // S4_storeirit_zomap
482 : 952598U, // S4_storeiritnew_zomap
483 : 185534490U, // S5_asrhub_rnd_sat_goodsyntax
484 : 185550874U, // S5_vasrhrnd_goodsyntax
485 : 297132U, // S6_allocframe_to_raw
486 : 105U, // STriw_ctr
487 : 105U, // STriw_pred
488 : 269453338U, // V6_MAP_equb
489 : 269469722U, // V6_MAP_equb_and
490 : 269486106U, // V6_MAP_equb_ior
491 : 269502490U, // V6_MAP_equb_xor
492 : 286230554U, // V6_MAP_equh
493 : 286246938U, // V6_MAP_equh_and
494 : 286263322U, // V6_MAP_equh_ior
495 : 286279706U, // V6_MAP_equh_xor
496 : 303007770U, // V6_MAP_equw
497 : 303024154U, // V6_MAP_equw_and
498 : 303040538U, // V6_MAP_equw_ior
499 : 303056922U, // V6_MAP_equw_xor
500 : 1083418U, // V6_extractw_alt
501 : 1099802U, // V6_hi
502 : 17893402U, // V6_ld0
503 : 318836835U, // V6_ldcnp0
504 : 318836835U, // V6_ldcnpnt0
505 : 318837014U, // V6_ldcp0
506 : 318837014U, // V6_ldcpnt0
507 : 335614051U, // V6_ldnp0
508 : 335614051U, // V6_ldnpnt0
509 : 353437722U, // V6_ldnt0
510 : 353437722U, // V6_ldntnt0
511 : 335614230U, // V6_ldp0
512 : 335614230U, // V6_ldpnt0
513 : 369168483U, // V6_ldtnp0
514 : 369168483U, // V6_ldtnpnt0
515 : 369168662U, // V6_ldtp0
516 : 369168662U, // V6_ldtpnt0
517 : 17909786U, // V6_ldu0
518 : 1148954U, // V6_lo
519 : 51153415U, // V6_st0
520 : 235702791U, // V6_stn0
521 : 236046855U, // V6_stnnt0
522 : 1181795U, // V6_stnp0
523 : 1181795U, // V6_stnpnt0
524 : 1181795U, // V6_stnq0
525 : 1181795U, // V6_stnqnt0
526 : 51497479U, // V6_stnt0
527 : 1181974U, // V6_stp0
528 : 1181974U, // V6_stpnt0
529 : 1181974U, // V6_stq0
530 : 1181974U, // V6_stqnt0
531 : 51153635U, // V6_stu0
532 : 1198179U, // V6_stunp0
533 : 1198358U, // V6_stup0
534 : 17991706U, // V6_vabsb_alt
535 : 387090458U, // V6_vabsb_sat_alt
536 : 1230874U, // V6_vabsdiffh_alt
537 : 1247258U, // V6_vabsdiffub_alt
538 : 1263642U, // V6_vabsdiffuh_alt
539 : 1280026U, // V6_vabsdiffw_alt
540 : 18073626U, // V6_vabsh_alt
541 : 387172378U, // V6_vabsh_sat_alt
542 : 1312794U, // V6_vabsub_alt
543 : 1329178U, // V6_vabsuh_alt
544 : 1345562U, // V6_vabsuw_alt
545 : 18139162U, // V6_vabsw_alt
546 : 387237914U, // V6_vabsw_sat_alt
547 : 16910362U, // V6_vaddb_alt
548 : 16910362U, // V6_vaddb_dv_alt
549 : 404033635U, // V6_vaddbnq_alt
550 : 404033814U, // V6_vaddbq_alt
551 : 386009114U, // V6_vaddbsat_alt
552 : 386009114U, // V6_vaddbsat_dv_alt
553 : 18171930U, // V6_vaddh_alt
554 : 18171930U, // V6_vaddh_dv_alt
555 : 420843619U, // V6_vaddhnq_alt
556 : 420843798U, // V6_vaddhq_alt
557 : 387270682U, // V6_vaddhsat_alt
558 : 387270682U, // V6_vaddhsat_dv_alt
559 : 1427482U, // V6_vaddhw_acc_alt
560 : 18171930U, // V6_vaddhw_alt
561 : 1443866U, // V6_vaddubh_acc_alt
562 : 18237466U, // V6_vaddubh_alt
563 : 387336218U, // V6_vaddubsat_alt
564 : 387336218U, // V6_vaddubsat_dv_alt
565 : 387352602U, // V6_vadduhsat_alt
566 : 387352602U, // V6_vadduhsat_dv_alt
567 : 1493018U, // V6_vadduhw_acc_alt
568 : 18253850U, // V6_vadduhw_alt
569 : 1509402U, // V6_vadduwsat_alt
570 : 1509402U, // V6_vadduwsat_dv_alt
571 : 18303002U, // V6_vaddw_alt
572 : 18303002U, // V6_vaddw_dv_alt
573 : 437751907U, // V6_vaddwnq_alt
574 : 437752086U, // V6_vaddwq_alt
575 : 387401754U, // V6_vaddwsat_alt
576 : 387401754U, // V6_vaddwsat_dv_alt
577 : 1558554U, // V6_vandnqrt_acc_alt
578 : 1574938U, // V6_vandnqrt_alt
579 : 1591322U, // V6_vandqrt_acc_alt
580 : 1607706U, // V6_vandqrt_alt
581 : 1591322U, // V6_vandvrt_acc_alt
582 : 1607706U, // V6_vandvrt_alt
583 : 1624090U, // V6_vaslh_acc_alt
584 : 454625306U, // V6_vaslh_alt
585 : 454625306U, // V6_vaslhv_alt
586 : 1656858U, // V6_vaslw_acc_alt
587 : 454658074U, // V6_vaslw_alt
588 : 454658074U, // V6_vaslwv_alt
589 : 1689626U, // V6_vasrh_acc_alt
590 : 453986330U, // V6_vasrh_alt
591 : 1706010U, // V6_vasrhbrndsat_alt
592 : 453969946U, // V6_vasrhubrndsat_alt
593 : 453969946U, // V6_vasrhubsat_alt
594 : 453986330U, // V6_vasrhv_alt
595 : 1722394U, // V6_vasrw_acc_alt
596 : 454723610U, // V6_vasrw_alt
597 : 18532378U, // V6_vasrwh_alt
598 : 471517210U, // V6_vasrwhrndsat_alt
599 : 387631130U, // V6_vasrwhsat_alt
600 : 1771546U, // V6_vasrwuhsat_alt
601 : 454723610U, // V6_vasrwv_alt
602 : 50432026U, // V6_vassignp
603 : 18565146U, // V6_vavgb_alt
604 : 488327194U, // V6_vavgbrnd_alt
605 : 18581530U, // V6_vavgh_alt
606 : 488343578U, // V6_vavghrnd_alt
607 : 18597914U, // V6_vavgub_alt
608 : 488359962U, // V6_vavgubrnd_alt
609 : 18614298U, // V6_vavguh_alt
610 : 488376346U, // V6_vavguhrnd_alt
611 : 18630682U, // V6_vavguw_alt
612 : 488392730U, // V6_vavguwrnd_alt
613 : 18647066U, // V6_vavgw_alt
614 : 488409114U, // V6_vavgwrnd_alt
615 : 1886234U, // V6_vcl0h_alt
616 : 1902618U, // V6_vcl0w_alt
617 : 1919002U, // V6_vd0
618 : 1919002U, // V6_vdd0
619 : 1935386U, // V6_vdealb4w_alt
620 : 1951770U, // V6_vdealb_alt
621 : 1968154U, // V6_vdealh_alt
622 : 1984538U, // V6_vdmpybus_acc_alt
623 : 2000922U, // V6_vdmpybus_alt
624 : 1984538U, // V6_vdmpybus_dv_acc_alt
625 : 2000922U, // V6_vdmpybus_dv_alt
626 : 2017306U, // V6_vdmpyhb_acc_alt
627 : 2033690U, // V6_vdmpyhb_alt
628 : 2017306U, // V6_vdmpyhb_dv_acc_alt
629 : 2033690U, // V6_vdmpyhb_dv_alt
630 : 2050074U, // V6_vdmpyhisat_acc_alt
631 : 2066458U, // V6_vdmpyhisat_alt
632 : 2050074U, // V6_vdmpyhsat_acc_alt
633 : 2066458U, // V6_vdmpyhsat_alt
634 : 505399322U, // V6_vdmpyhsuisat_acc_alt
635 : 505415706U, // V6_vdmpyhsuisat_alt
636 : 387958810U, // V6_vdmpyhsusat_acc_alt
637 : 387975194U, // V6_vdmpyhsusat_alt
638 : 2050074U, // V6_vdmpyhvsat_acc_alt
639 : 2066458U, // V6_vdmpyhvsat_alt
640 : 2115610U, // V6_vdsaduh_acc_alt
641 : 2131994U, // V6_vdsaduh_alt
642 : 1U, // V6_vgathermh_pseudo
643 : 1U, // V6_vgathermhq_pseudo
644 : 1U, // V6_vgathermhw_pseudo
645 : 1U, // V6_vgathermhwq_pseudo
646 : 1U, // V6_vgathermw_pseudo
647 : 1U, // V6_vgathermwq_pseudo
648 : 455133210U, // V6_vlsrh_alt
649 : 455133210U, // V6_vlsrhv_alt
650 : 455149594U, // V6_vlsrw_alt
651 : 455149594U, // V6_vlsrwv_alt
652 : 2181146U, // V6_vmaxb_alt
653 : 2197530U, // V6_vmaxh_alt
654 : 2213914U, // V6_vmaxub_alt
655 : 2230298U, // V6_vmaxuh_alt
656 : 2246682U, // V6_vmaxw_alt
657 : 2263066U, // V6_vminb_alt
658 : 2279450U, // V6_vminh_alt
659 : 2295834U, // V6_vminub_alt
660 : 2312218U, // V6_vminuh_alt
661 : 2328602U, // V6_vminw_alt
662 : 2344986U, // V6_vmpabus_acc_alt
663 : 2361370U, // V6_vmpabus_alt
664 : 2361370U, // V6_vmpabusv_alt
665 : 2377754U, // V6_vmpabuu_acc_alt
666 : 2394138U, // V6_vmpabuu_alt
667 : 2394138U, // V6_vmpabuuv_alt
668 : 2410522U, // V6_vmpahb_acc_alt
669 : 2426906U, // V6_vmpahb_alt
670 : 2443290U, // V6_vmpauhb_acc_alt
671 : 2459674U, // V6_vmpauhb_alt
672 : 2476058U, // V6_vmpybus_acc_alt
673 : 2492442U, // V6_vmpybus_alt
674 : 2476058U, // V6_vmpybusv_acc_alt
675 : 2492442U, // V6_vmpybusv_alt
676 : 2508826U, // V6_vmpybv_acc_alt
677 : 2525210U, // V6_vmpybv_alt
678 : 2541594U, // V6_vmpyewuh_alt
679 : 19335194U, // V6_vmpyh_acc_alt
680 : 19351578U, // V6_vmpyh_alt
681 : 388433946U, // V6_vmpyhsat_acc_alt
682 : 220678170U, // V6_vmpyhsrs_alt
683 : 203900954U, // V6_vmpyhss_alt
684 : 2590746U, // V6_vmpyhus_acc_alt
685 : 2607130U, // V6_vmpyhus_alt
686 : 19335194U, // V6_vmpyhv_acc_alt
687 : 19351578U, // V6_vmpyhv_alt
688 : 220678170U, // V6_vmpyhvsrs_alt
689 : 2623514U, // V6_vmpyiewh_acc_alt
690 : 2639898U, // V6_vmpyiewuh_acc_alt
691 : 2656282U, // V6_vmpyiewuh_alt
692 : 2672666U, // V6_vmpyih_acc_alt
693 : 2689050U, // V6_vmpyih_alt
694 : 2705434U, // V6_vmpyihb_acc_alt
695 : 2721818U, // V6_vmpyihb_alt
696 : 2738202U, // V6_vmpyiowh_alt
697 : 2754586U, // V6_vmpyiwb_acc_alt
698 : 2770970U, // V6_vmpyiwb_alt
699 : 2787354U, // V6_vmpyiwh_acc_alt
700 : 2803738U, // V6_vmpyiwh_alt
701 : 2820122U, // V6_vmpyiwub_acc_alt
702 : 2836506U, // V6_vmpyiwub_alt
703 : 204179482U, // V6_vmpyowh_alt
704 : 220956698U, // V6_vmpyowh_rnd_alt
705 : 522962970U, // V6_vmpyowh_rnd_sacc_alt
706 : 539740186U, // V6_vmpyowh_sacc_alt
707 : 2885658U, // V6_vmpyub_acc_alt
708 : 2902042U, // V6_vmpyub_alt
709 : 2885658U, // V6_vmpyubv_acc_alt
710 : 2902042U, // V6_vmpyubv_alt
711 : 2918426U, // V6_vmpyuh_acc_alt
712 : 2934810U, // V6_vmpyuh_alt
713 : 2918426U, // V6_vmpyuhv_acc_alt
714 : 2934810U, // V6_vmpyuhv_alt
715 : 2951194U, // V6_vnavgb_alt
716 : 19744794U, // V6_vnavgh_alt
717 : 2983962U, // V6_vnavgub_alt
718 : 19777562U, // V6_vnavgw_alt
719 : 3016730U, // V6_vnormamth_alt
720 : 3033114U, // V6_vnormamtw_alt
721 : 3049498U, // V6_vpackeb_alt
722 : 3065882U, // V6_vpackeh_alt
723 : 3082266U, // V6_vpackhb_sat_alt
724 : 3098650U, // V6_vpackhub_sat_alt
725 : 3115034U, // V6_vpackob_alt
726 : 3131418U, // V6_vpackoh_alt
727 : 3147802U, // V6_vpackwh_sat_alt
728 : 3164186U, // V6_vpackwuh_sat_alt
729 : 3180570U, // V6_vpopcounth_alt
730 : 556845082U, // V6_vrmpybub_rtt_acc_alt
731 : 556861466U, // V6_vrmpybub_rtt_alt
732 : 20006938U, // V6_vrmpybus_acc_alt
733 : 20023322U, // V6_vrmpybus_alt
734 : 187779098U, // V6_vrmpybusi_acc_alt
735 : 187795482U, // V6_vrmpybusi_alt
736 : 20006938U, // V6_vrmpybusv_acc_alt
737 : 20023322U, // V6_vrmpybusv_alt
738 : 3262490U, // V6_vrmpybv_acc_alt
739 : 3278874U, // V6_vrmpybv_alt
740 : 20072474U, // V6_vrmpyub_acc_alt
741 : 20088858U, // V6_vrmpyub_alt
742 : 573753370U, // V6_vrmpyub_rtt_acc_alt
743 : 573769754U, // V6_vrmpyub_rtt_alt
744 : 187844634U, // V6_vrmpyubi_acc_alt
745 : 187861018U, // V6_vrmpyubi_alt
746 : 20072474U, // V6_vrmpyubv_acc_alt
747 : 20088858U, // V6_vrmpyubv_alt
748 : 3360794U, // V6_vroundhb_alt
749 : 3377178U, // V6_vroundhub_alt
750 : 3393562U, // V6_vrounduhub_alt
751 : 3409946U, // V6_vrounduwuh_alt
752 : 3426330U, // V6_vroundwh_alt
753 : 3442714U, // V6_vroundwuh_alt
754 : 188008474U, // V6_vrsadubi_acc_alt
755 : 188024858U, // V6_vrsadubi_alt
756 : 456476698U, // V6_vsathub_alt
757 : 3508250U, // V6_vsatuwuh_alt
758 : 456509466U, // V6_vsatwh_alt
759 : 3541018U, // V6_vsb_alt
760 : 3557988U, // V6_vscattermh_add_alt
761 : 3557988U, // V6_vscattermh_alt
762 : 590776598U, // V6_vscattermhq_alt
763 : 3557988U, // V6_vscattermw_add_alt
764 : 3557988U, // V6_vscattermw_alt
765 : 3557988U, // V6_vscattermwh_add_alt
766 : 3557988U, // V6_vscattermwh_alt
767 : 607553814U, // V6_vscattermwhq_alt
768 : 607553814U, // V6_vscattermwq_alt
769 : 3590170U, // V6_vsh_alt
770 : 3606554U, // V6_vshufeh_alt
771 : 3622938U, // V6_vshuffb_alt
772 : 3639322U, // V6_vshuffeb_alt
773 : 3655706U, // V6_vshuffh_alt
774 : 3672090U, // V6_vshuffob_alt
775 : 3688474U, // V6_vshufoeb_alt
776 : 3704858U, // V6_vshufoeh_alt
777 : 3721242U, // V6_vshufoh_alt
778 : 16926746U, // V6_vsubb_alt
779 : 16926746U, // V6_vsubb_dv_alt
780 : 622137443U, // V6_vsubbnq_alt
781 : 622137622U, // V6_vsubbq_alt
782 : 386025498U, // V6_vsubbsat_alt
783 : 386025498U, // V6_vsubbsat_dv_alt
784 : 20514842U, // V6_vsubh_alt
785 : 20514842U, // V6_vsubh_dv_alt
786 : 638947427U, // V6_vsubhnq_alt
787 : 638947606U, // V6_vsubhq_alt
788 : 389613594U, // V6_vsubhsat_alt
789 : 389613594U, // V6_vsubhsat_dv_alt
790 : 20514842U, // V6_vsubhw_alt
791 : 20531226U, // V6_vsububh_alt
792 : 389629978U, // V6_vsububsat_alt
793 : 389629978U, // V6_vsububsat_dv_alt
794 : 389646362U, // V6_vsubuhsat_alt
795 : 389646362U, // V6_vsubuhsat_dv_alt
796 : 20547610U, // V6_vsubuhw_alt
797 : 3786778U, // V6_vsubuwsat_alt
798 : 3786778U, // V6_vsubuwsat_dv_alt
799 : 20580378U, // V6_vsubw_alt
800 : 20580378U, // V6_vsubw_dv_alt
801 : 655855715U, // V6_vsubwnq_alt
802 : 655855894U, // V6_vsubwq_alt
803 : 389679130U, // V6_vsubwsat_alt
804 : 389679130U, // V6_vsubwsat_dv_alt
805 : 3819546U, // V6_vtmpyb_acc_alt
806 : 3835930U, // V6_vtmpyb_alt
807 : 3852314U, // V6_vtmpybus_acc_alt
808 : 3868698U, // V6_vtmpybus_alt
809 : 3885082U, // V6_vtmpyhb_acc_alt
810 : 3901466U, // V6_vtmpyhb_alt
811 : 3557718U, // V6_vtran2x2_map
812 : 3917850U, // V6_vunpackb_alt
813 : 3934234U, // V6_vunpackh_alt
814 : 3950618U, // V6_vunpackob_alt
815 : 3967002U, // V6_vunpackoh_alt
816 : 3983386U, // V6_vunpackub_alt
817 : 3999770U, // V6_vunpackuh_alt
818 : 4016154U, // V6_vzb_alt
819 : 4032538U, // V6_vzh_alt
820 : 297457U, // Y2_dcfetch
821 : 20826138U, // A2_abs
822 : 20826138U, // A2_absp
823 : 389924890U, // A2_abssat
824 : 2074U, // A2_add
825 : 2074U, // A2_addh_h16_hh
826 : 2074U, // A2_addh_h16_hl
827 : 2074U, // A2_addh_h16_lh
828 : 2074U, // A2_addh_h16_ll
829 : 2074U, // A2_addh_h16_sat_hh
830 : 2074U, // A2_addh_h16_sat_hl
831 : 2074U, // A2_addh_h16_sat_lh
832 : 2074U, // A2_addh_h16_sat_ll
833 : 2074U, // A2_addh_l16_hl
834 : 2074U, // A2_addh_l16_ll
835 : 2074U, // A2_addh_l16_sat_hl
836 : 2074U, // A2_addh_l16_sat_ll
837 : 2074U, // A2_addi
838 : 2074U, // A2_addp
839 : 2074U, // A2_addpsat
840 : 2074U, // A2_addsat
841 : 2074U, // A2_addsph
842 : 2074U, // A2_addspl
843 : 457050138U, // A2_and
844 : 188614682U, // A2_andir
845 : 457050138U, // A2_andp
846 : 4081690U, // A2_aslh
847 : 4098074U, // A2_asrh
848 : 675203098U, // A2_combine_hh
849 : 675203098U, // A2_combine_hl
850 : 691980314U, // A2_combine_lh
851 : 691980314U, // A2_combine_ll
852 : 188680218U, // A2_combineii
853 : 457099290U, // A2_combinew
854 : 4147226U, // A2_max
855 : 4147226U, // A2_maxp
856 : 4163610U, // A2_maxu
857 : 4163610U, // A2_maxup
858 : 4179994U, // A2_min
859 : 4179994U, // A2_minp
860 : 4196378U, // A2_minu
861 : 4196378U, // A2_minup
862 : 16812058U, // A2_negp
863 : 385910810U, // A2_negsat
864 : 1236U, // A2_nop
865 : 51226U, // A2_notp
866 : 457197594U, // A2_or
867 : 188762138U, // A2_orir
868 : 457197594U, // A2_orp
869 : 704712803U, // A2_paddf
870 : 704729187U, // A2_paddfnew
871 : 704712803U, // A2_paddif
872 : 704729187U, // A2_paddifnew
873 : 704712982U, // A2_paddit
874 : 704729366U, // A2_padditnew
875 : 704712982U, // A2_paddt
876 : 704729366U, // A2_paddtnew
877 : 721490019U, // A2_pandf
878 : 721506403U, // A2_pandfnew
879 : 721490198U, // A2_pandt
880 : 721506582U, // A2_pandtnew
881 : 738267235U, // A2_porf
882 : 738283619U, // A2_porfnew
883 : 738267414U, // A2_port
884 : 738283798U, // A2_portnew
885 : 755044451U, // A2_psubf
886 : 755060835U, // A2_psubfnew
887 : 755044630U, // A2_psubt
888 : 755061014U, // A2_psubtnew
889 : 771821667U, // A2_pxorf
890 : 771838051U, // A2_pxorfnew
891 : 771821846U, // A2_pxort
892 : 771838230U, // A2_pxortnew
893 : 390105114U, // A2_roundsat
894 : 4245530U, // A2_sat
895 : 4261914U, // A2_satb
896 : 4278298U, // A2_sath
897 : 4294682U, // A2_satub
898 : 4311066U, // A2_satuh
899 : 4327450U, // A2_sub
900 : 4327450U, // A2_subh_h16_hh
901 : 4327450U, // A2_subh_h16_hl
902 : 4327450U, // A2_subh_h16_lh
903 : 4327450U, // A2_subh_h16_ll
904 : 4327450U, // A2_subh_h16_sat_hh
905 : 4327450U, // A2_subh_h16_sat_hl
906 : 4327450U, // A2_subh_h16_sat_lh
907 : 4327450U, // A2_subh_h16_sat_ll
908 : 4327450U, // A2_subh_l16_hl
909 : 4327450U, // A2_subh_l16_ll
910 : 4327450U, // A2_subh_l16_sat_hl
911 : 4327450U, // A2_subh_l16_sat_ll
912 : 4327450U, // A2_subp
913 : 457328666U, // A2_subri
914 : 4327450U, // A2_subsat
915 : 18171930U, // A2_svaddh
916 : 387270682U, // A2_svaddhs
917 : 387352602U, // A2_svadduhs
918 : 18581530U, // A2_svavgh
919 : 488343578U, // A2_svavghs
920 : 19744794U, // A2_svnavgh
921 : 20514842U, // A2_svsubh
922 : 389613594U, // A2_svsubhs
923 : 389646362U, // A2_svsubuhs
924 : 4360218U, // A2_swiz
925 : 4376602U, // A2_sxtb
926 : 4392986U, // A2_sxth
927 : 4409370U, // A2_sxtw
928 : 50432026U, // A2_tfr
929 : 50432026U, // A2_tfrcrr
930 : 71534618U, // A2_tfrih
931 : 71551002U, // A2_tfril
932 : 50432026U, // A2_tfrrcr
933 : 50448410U, // A2_tfrsi
934 : 18073626U, // A2_vabsh
935 : 387172378U, // A2_vabshsat
936 : 18139162U, // A2_vabsw
937 : 387237914U, // A2_vabswsat
938 : 18171930U, // A2_vaddh
939 : 387270682U, // A2_vaddhs
940 : 18237466U, // A2_vaddub
941 : 387336218U, // A2_vaddubs
942 : 387352602U, // A2_vadduhs
943 : 18303002U, // A2_vaddw
944 : 387401754U, // A2_vaddws
945 : 18581530U, // A2_vavgh
946 : 790333466U, // A2_vavghcr
947 : 488343578U, // A2_vavghr
948 : 18597914U, // A2_vavgub
949 : 488359962U, // A2_vavgubr
950 : 18614298U, // A2_vavguh
951 : 488376346U, // A2_vavguhr
952 : 18630682U, // A2_vavguw
953 : 488392730U, // A2_vavguwr
954 : 18647066U, // A2_vavgw
955 : 790399002U, // A2_vavgwcr
956 : 488409114U, // A2_vavgwr
957 : 457443354U, // A2_vcmpbeq
958 : 457459738U, // A2_vcmpbgtu
959 : 457476122U, // A2_vcmpheq
960 : 457492506U, // A2_vcmphgt
961 : 457508890U, // A2_vcmphgtu
962 : 457525274U, // A2_vcmpweq
963 : 457541658U, // A2_vcmpwgt
964 : 457558042U, // A2_vcmpwgtu
965 : 4589594U, // A2_vconj
966 : 2181146U, // A2_vmaxb
967 : 2197530U, // A2_vmaxh
968 : 2213914U, // A2_vmaxub
969 : 2230298U, // A2_vmaxuh
970 : 4605978U, // A2_vmaxuw
971 : 2246682U, // A2_vmaxw
972 : 2263066U, // A2_vminb
973 : 2279450U, // A2_vminh
974 : 2295834U, // A2_vminub
975 : 2312218U, // A2_vminuh
976 : 4622362U, // A2_vminuw
977 : 2328602U, // A2_vminw
978 : 19744794U, // A2_vnavgh
979 : 808273946U, // A2_vnavghcr
980 : 472729626U, // A2_vnavghr
981 : 19777562U, // A2_vnavgw
982 : 808306714U, // A2_vnavgwcr
983 : 472762394U, // A2_vnavgwr
984 : 4638746U, // A2_vraddub
985 : 4655130U, // A2_vraddub_acc
986 : 20252698U, // A2_vrsadub
987 : 20236314U, // A2_vrsadub_acc
988 : 20514842U, // A2_vsubh
989 : 389613594U, // A2_vsubhs
990 : 20531226U, // A2_vsubub
991 : 389629978U, // A2_vsububs
992 : 389646362U, // A2_vsubuhs
993 : 20580378U, // A2_vsubw
994 : 389679130U, // A2_vsubws
995 : 4671514U, // A2_xor
996 : 4671514U, // A2_xorp
997 : 4687898U, // A2_zxth
998 : 67110938U, // A4_addp_c
999 : 826148890U, // A4_andn
1000 : 826148890U, // A4_andnp
1001 : 457689114U, // A4_bitsplit
1002 : 189253658U, // A4_bitspliti
1003 : 839043098U, // A4_boundscheck_hi
1004 : 855820314U, // A4_boundscheck_lo
1005 : 457705498U, // A4_cmpbeq
1006 : 189270042U, // A4_cmpbeqi
1007 : 457721882U, // A4_cmpbgt
1008 : 189286426U, // A4_cmpbgti
1009 : 457738266U, // A4_cmpbgtu
1010 : 189302810U, // A4_cmpbgtui
1011 : 457754650U, // A4_cmpheq
1012 : 189319194U, // A4_cmpheqi
1013 : 457771034U, // A4_cmphgt
1014 : 189335578U, // A4_cmphgti
1015 : 457787418U, // A4_cmphgtu
1016 : 189351962U, // A4_cmphgtui
1017 : 188680218U, // A4_combineii
1018 : 457115674U, // A4_combineir
1019 : 188663834U, // A4_combineri
1020 : 189368346U, // A4_cround_ri
1021 : 457803802U, // A4_cround_rr
1022 : 297160U, // A4_ext
1023 : 4835354U, // A4_modwrapu
1024 : 826296346U, // A4_orn
1025 : 826296346U, // A4_ornp
1026 : 872484963U, // A4_paslhf
1027 : 872501347U, // A4_paslhfnew
1028 : 872485142U, // A4_paslht
1029 : 872501526U, // A4_paslhtnew
1030 : 889262179U, // A4_pasrhf
1031 : 889278563U, // A4_pasrhfnew
1032 : 889262358U, // A4_pasrht
1033 : 889278742U, // A4_pasrhtnew
1034 : 906039395U, // A4_psxtbf
1035 : 906055779U, // A4_psxtbfnew
1036 : 906039574U, // A4_psxtbt
1037 : 906055958U, // A4_psxtbtnew
1038 : 922816611U, // A4_psxthf
1039 : 922832995U, // A4_psxthfnew
1040 : 922816790U, // A4_psxtht
1041 : 922833174U, // A4_psxthtnew
1042 : 939593827U, // A4_pzxtbf
1043 : 939610211U, // A4_pzxtbfnew
1044 : 939594006U, // A4_pzxtbt
1045 : 939610390U, // A4_pzxtbtnew
1046 : 956371043U, // A4_pzxthf
1047 : 956387427U, // A4_pzxthfnew
1048 : 956371222U, // A4_pzxtht
1049 : 956387606U, // A4_pzxthtnew
1050 : 457836570U, // A4_rcmpeq
1051 : 189401114U, // A4_rcmpeqi
1052 : 457852954U, // A4_rcmpneq
1053 : 189417498U, // A4_rcmpneqi
1054 : 188778522U, // A4_round_ri
1055 : 188778522U, // A4_round_ri_sat
1056 : 457213978U, // A4_round_rr
1057 : 457213978U, // A4_round_rr_sat
1058 : 71436314U, // A4_subp_c
1059 : 50432026U, // A4_tfrcpp
1060 : 50432026U, // A4_tfrpcp
1061 : 4884506U, // A4_tlbmatch
1062 : 4900890U, // A4_vcmpbeq_any
1063 : 189007898U, // A4_vcmpbeqi
1064 : 457902106U, // A4_vcmpbgt
1065 : 189466650U, // A4_vcmpbgti
1066 : 189024282U, // A4_vcmpbgtui
1067 : 189040666U, // A4_vcmpheqi
1068 : 189057050U, // A4_vcmphgti
1069 : 189073434U, // A4_vcmphgtui
1070 : 189089818U, // A4_vcmpweqi
1071 : 189106202U, // A4_vcmpwgti
1072 : 189122586U, // A4_vcmpwgtui
1073 : 4933658U, // A4_vrmaxh
1074 : 4950042U, // A4_vrmaxuh
1075 : 4966426U, // A4_vrmaxuw
1076 : 4982810U, // A4_vrmaxw
1077 : 4999194U, // A4_vrminh
1078 : 5015578U, // A4_vrminuh
1079 : 5031962U, // A4_vrminuw
1080 : 5048346U, // A4_vrminw
1081 : 3557402U, // A5_ACS
1082 : 5064730U, // A5_vaddhubs
1083 : 5081114U, // A6_vcmpbeq_notany
1084 : 3557402U, // A6_vminub_RdP
1085 : 5097498U, // C2_all8
1086 : 457050138U, // C2_and
1087 : 977143834U, // C2_andn
1088 : 5113882U, // C2_any8
1089 : 458115098U, // C2_bitsclr
1090 : 189679642U, // C2_bitsclri
1091 : 5146650U, // C2_bitsset
1092 : 989925475U, // C2_ccombinewf
1093 : 989941859U, // C2_ccombinewnewf
1094 : 989942038U, // C2_ccombinewnewt
1095 : 989925654U, // C2_ccombinewt
1096 : 1006702691U, // C2_cmoveif
1097 : 1006702870U, // C2_cmoveit
1098 : 1006719075U, // C2_cmovenewif
1099 : 1006719254U, // C2_cmovenewit
1100 : 457836570U, // C2_cmpeq
1101 : 189401114U, // C2_cmpeqi
1102 : 457836570U, // C2_cmpeqp
1103 : 458147866U, // C2_cmpgt
1104 : 189712410U, // C2_cmpgti
1105 : 458147866U, // C2_cmpgtp
1106 : 458164250U, // C2_cmpgtu
1107 : 189728794U, // C2_cmpgtui
1108 : 458164250U, // C2_cmpgtup
1109 : 5195802U, // C2_mask
1110 : 458197018U, // C2_mux
1111 : 189761562U, // C2_muxii
1112 : 458197018U, // C2_muxir
1113 : 189761562U, // C2_muxri
1114 : 51226U, // C2_not
1115 : 457197594U, // C2_or
1116 : 977291290U, // C2_orn
1117 : 50432026U, // C2_tfrpr
1118 : 50432026U, // C2_tfrrp
1119 : 5228570U, // C2_vitpack
1120 : 5244954U, // C2_vmux
1121 : 4671514U, // C2_xor
1122 : 5261338U, // C4_addipc
1123 : 1027475482U, // C4_and_and
1124 : 1027475482U, // C4_and_andn
1125 : 1044252698U, // C4_and_or
1126 : 1044252698U, // C4_and_orn
1127 : 458262554U, // C4_cmplte
1128 : 189827098U, // C4_cmpltei
1129 : 458278938U, // C4_cmplteu
1130 : 189843482U, // C4_cmplteui
1131 : 457852954U, // C4_cmpneq
1132 : 189417498U, // C4_cmpneqi
1133 : 5310490U, // C4_fastcorner9
1134 : 5326874U, // C4_fastcorner9_not
1135 : 458328090U, // C4_nbitsclr
1136 : 189892634U, // C4_nbitsclri
1137 : 5359642U, // C4_nbitsset
1138 : 1027622938U, // C4_or_and
1139 : 1027622938U, // C4_or_andn
1140 : 1044400154U, // C4_or_or
1141 : 1044400154U, // C4_or_orn
1142 : 727113U, // CALLProfile
1143 : 5376026U, // CONST32
1144 : 5392410U, // CONST64
1145 : 0U, // DuplexIClass0
1146 : 0U, // DuplexIClass1
1147 : 0U, // DuplexIClass2
1148 : 0U, // DuplexIClass3
1149 : 0U, // DuplexIClass4
1150 : 0U, // DuplexIClass5
1151 : 0U, // DuplexIClass6
1152 : 0U, // DuplexIClass7
1153 : 0U, // DuplexIClass8
1154 : 0U, // DuplexIClass9
1155 : 0U, // DuplexIClassA
1156 : 0U, // DuplexIClassB
1157 : 0U, // DuplexIClassC
1158 : 0U, // DuplexIClassD
1159 : 0U, // DuplexIClassE
1160 : 0U, // DuplexIClassF
1161 : 723036U, // EH_RETURN_JMPR
1162 : 5408794U, // F2_conv_d2df
1163 : 5425178U, // F2_conv_d2sf
1164 : 22218778U, // F2_conv_df2d
1165 : 1062406170U, // F2_conv_df2d_chop
1166 : 5457946U, // F2_conv_df2sf
1167 : 22251546U, // F2_conv_df2ud
1168 : 1062438938U, // F2_conv_df2ud_chop
1169 : 22267930U, // F2_conv_df2uw
1170 : 1062455322U, // F2_conv_df2uw_chop
1171 : 22284314U, // F2_conv_df2w
1172 : 1062471706U, // F2_conv_df2w_chop
1173 : 22300698U, // F2_conv_sf2d
1174 : 1062488090U, // F2_conv_sf2d_chop
1175 : 5539866U, // F2_conv_sf2df
1176 : 22333466U, // F2_conv_sf2ud
1177 : 1062520858U, // F2_conv_sf2ud_chop
1178 : 22349850U, // F2_conv_sf2uw
1179 : 1062537242U, // F2_conv_sf2uw_chop
1180 : 22366234U, // F2_conv_sf2w
1181 : 1062553626U, // F2_conv_sf2w_chop
1182 : 5605402U, // F2_conv_ud2df
1183 : 5621786U, // F2_conv_ud2sf
1184 : 5638170U, // F2_conv_uw2df
1185 : 5654554U, // F2_conv_uw2sf
1186 : 5670938U, // F2_conv_w2df
1187 : 5687322U, // F2_conv_w2sf
1188 : 5703706U, // F2_dfclass
1189 : 5720090U, // F2_dfcmpeq
1190 : 5736474U, // F2_dfcmpge
1191 : 5752858U, // F2_dfcmpgt
1192 : 5769242U, // F2_dfcmpuo
1193 : 1079527450U, // F2_dfimm_n
1194 : 1096304666U, // F2_dfimm_p
1195 : 5802010U, // F2_sfadd
1196 : 5818394U, // F2_sfclass
1197 : 5834778U, // F2_sfcmpeq
1198 : 5851162U, // F2_sfcmpge
1199 : 5867546U, // F2_sfcmpgt
1200 : 5883930U, // F2_sfcmpuo
1201 : 5900314U, // F2_sffixupd
1202 : 5916698U, // F2_sffixupn
1203 : 5933082U, // F2_sffixupr
1204 : 22726682U, // F2_sffma
1205 : 1113245722U, // F2_sffma_lib
1206 : 458934298U, // F2_sffma_sc
1207 : 22743066U, // F2_sffms
1208 : 1113262106U, // F2_sffms_lib
1209 : 1079724058U, // F2_sfimm_n
1210 : 1096501274U, // F2_sfimm_p
1211 : 3557402U, // F2_sfinvsqrta
1212 : 5998618U, // F2_sfmax
1213 : 6015002U, // F2_sfmin
1214 : 6031386U, // F2_sfmpy
1215 : 3557402U, // F2_sfrecipa
1216 : 6047770U, // F2_sfsub
1217 : 50432026U, // G4_tfrgcpp
1218 : 50432026U, // G4_tfrgcrr
1219 : 50432026U, // G4_tfrgpcp
1220 : 50432026U, // G4_tfrgrcr
1221 : 4425754U, // HI
1222 : 727113U, // J2_call
1223 : 6064227U, // J2_callf
1224 : 723029U, // J2_callr
1225 : 6080611U, // J2_callrf
1226 : 6080790U, // J2_callrt
1227 : 6064406U, // J2_callt
1228 : 727119U, // J2_jump
1229 : 6096995U, // J2_jumpf
1230 : 6113379U, // J2_jumpfnew
1231 : 6129763U, // J2_jumpfnewpt
1232 : 6146147U, // J2_jumpfpt
1233 : 723036U, // J2_jumpr
1234 : 6162531U, // J2_jumprf
1235 : 6178915U, // J2_jumprfnew
1236 : 6195299U, // J2_jumprfnewpt
1237 : 6211683U, // J2_jumprfpt
1238 : 6228246U, // J2_jumprgtez
1239 : 6244630U, // J2_jumprgtezpt
1240 : 6261014U, // J2_jumprltez
1241 : 6277398U, // J2_jumprltezpt
1242 : 6293782U, // J2_jumprnz
1243 : 6310166U, // J2_jumprnzpt
1244 : 6162710U, // J2_jumprt
1245 : 6179094U, // J2_jumprtnew
1246 : 6195478U, // J2_jumprtnewpt
1247 : 6211862U, // J2_jumprtpt
1248 : 6326550U, // J2_jumprz
1249 : 6342934U, // J2_jumprzpt
1250 : 6097174U, // J2_jumpt
1251 : 6113558U, // J2_jumptnew
1252 : 6129942U, // J2_jumptnewpt
1253 : 6146326U, // J2_jumptpt
1254 : 6363427U, // J2_loop0i
1255 : 6363427U, // J2_loop0iext
1256 : 3561763U, // J2_loop0r
1257 : 3561763U, // J2_loop0rext
1258 : 6363471U, // J2_loop1i
1259 : 6363471U, // J2_loop1iext
1260 : 3561807U, // J2_loop1r
1261 : 3561807U, // J2_loop1rext
1262 : 297145U, // J2_pause
1263 : 6363419U, // J2_ploop1si
1264 : 3561755U, // J2_ploop1sr
1265 : 6363434U, // J2_ploop2si
1266 : 3561770U, // J2_ploop2sr
1267 : 6363449U, // J2_ploop3si
1268 : 3561785U, // J2_ploop3sr
1269 : 297090U, // J2_trap0
1270 : 73468232U, // J2_trap1
1271 : 1130449447U, // J4_cmpeq_f_jumpnv_nt
1272 : 1147226663U, // J4_cmpeq_f_jumpnv_t
1273 : 3557901U, // J4_cmpeq_fp0_jump_nt
1274 : 3557901U, // J4_cmpeq_fp0_jump_t
1275 : 3557914U, // J4_cmpeq_fp1_jump_nt
1276 : 3557914U, // J4_cmpeq_fp1_jump_t
1277 : 1130449460U, // J4_cmpeq_t_jumpnv_nt
1278 : 1147226676U, // J4_cmpeq_t_jumpnv_t
1279 : 3557901U, // J4_cmpeq_tp0_jump_nt
1280 : 3557901U, // J4_cmpeq_tp0_jump_t
1281 : 3557914U, // J4_cmpeq_tp1_jump_nt
1282 : 3557914U, // J4_cmpeq_tp1_jump_t
1283 : 1130465831U, // J4_cmpeqi_f_jumpnv_nt
1284 : 1147243047U, // J4_cmpeqi_f_jumpnv_t
1285 : 6359565U, // J4_cmpeqi_fp0_jump_nt
1286 : 6359565U, // J4_cmpeqi_fp0_jump_t
1287 : 6359578U, // J4_cmpeqi_fp1_jump_nt
1288 : 6359578U, // J4_cmpeqi_fp1_jump_t
1289 : 1130465844U, // J4_cmpeqi_t_jumpnv_nt
1290 : 1147243060U, // J4_cmpeqi_t_jumpnv_t
1291 : 6359565U, // J4_cmpeqi_tp0_jump_nt
1292 : 6359565U, // J4_cmpeqi_tp0_jump_t
1293 : 6359578U, // J4_cmpeqi_tp1_jump_nt
1294 : 6359578U, // J4_cmpeqi_tp1_jump_t
1295 : 1130465831U, // J4_cmpeqn1_f_jumpnv_nt
1296 : 1147243047U, // J4_cmpeqn1_f_jumpnv_t
1297 : 6359565U, // J4_cmpeqn1_fp0_jump_nt
1298 : 6359565U, // J4_cmpeqn1_fp0_jump_t
1299 : 6359578U, // J4_cmpeqn1_fp1_jump_nt
1300 : 6359578U, // J4_cmpeqn1_fp1_jump_t
1301 : 1130465844U, // J4_cmpeqn1_t_jumpnv_nt
1302 : 1147243060U, // J4_cmpeqn1_t_jumpnv_t
1303 : 6359565U, // J4_cmpeqn1_tp0_jump_nt
1304 : 6359565U, // J4_cmpeqn1_tp0_jump_t
1305 : 6359578U, // J4_cmpeqn1_tp1_jump_nt
1306 : 6359578U, // J4_cmpeqn1_tp1_jump_t
1307 : 1130449552U, // J4_cmpgt_f_jumpnv_nt
1308 : 1147226768U, // J4_cmpgt_f_jumpnv_t
1309 : 3558006U, // J4_cmpgt_fp0_jump_nt
1310 : 3558006U, // J4_cmpgt_fp0_jump_t
1311 : 3558019U, // J4_cmpgt_fp1_jump_nt
1312 : 3558019U, // J4_cmpgt_fp1_jump_t
1313 : 1130449565U, // J4_cmpgt_t_jumpnv_nt
1314 : 1147226781U, // J4_cmpgt_t_jumpnv_t
1315 : 3558006U, // J4_cmpgt_tp0_jump_nt
1316 : 3558006U, // J4_cmpgt_tp0_jump_t
1317 : 3558019U, // J4_cmpgt_tp1_jump_nt
1318 : 3558019U, // J4_cmpgt_tp1_jump_t
1319 : 1130465936U, // J4_cmpgti_f_jumpnv_nt
1320 : 1147243152U, // J4_cmpgti_f_jumpnv_t
1321 : 6359670U, // J4_cmpgti_fp0_jump_nt
1322 : 6359670U, // J4_cmpgti_fp0_jump_t
1323 : 6359683U, // J4_cmpgti_fp1_jump_nt
1324 : 6359683U, // J4_cmpgti_fp1_jump_t
1325 : 1130465949U, // J4_cmpgti_t_jumpnv_nt
1326 : 1147243165U, // J4_cmpgti_t_jumpnv_t
1327 : 6359670U, // J4_cmpgti_tp0_jump_nt
1328 : 6359670U, // J4_cmpgti_tp0_jump_t
1329 : 6359683U, // J4_cmpgti_tp1_jump_nt
1330 : 6359683U, // J4_cmpgti_tp1_jump_t
1331 : 1130465936U, // J4_cmpgtn1_f_jumpnv_nt
1332 : 1147243152U, // J4_cmpgtn1_f_jumpnv_t
1333 : 6359670U, // J4_cmpgtn1_fp0_jump_nt
1334 : 6359670U, // J4_cmpgtn1_fp0_jump_t
1335 : 6359683U, // J4_cmpgtn1_fp1_jump_nt
1336 : 6359683U, // J4_cmpgtn1_fp1_jump_t
1337 : 1130465949U, // J4_cmpgtn1_t_jumpnv_nt
1338 : 1147243165U, // J4_cmpgtn1_t_jumpnv_t
1339 : 6359670U, // J4_cmpgtn1_tp0_jump_nt
1340 : 6359670U, // J4_cmpgtn1_tp0_jump_t
1341 : 6359683U, // J4_cmpgtn1_tp1_jump_nt
1342 : 6359683U, // J4_cmpgtn1_tp1_jump_t
1343 : 1130449670U, // J4_cmpgtu_f_jumpnv_nt
1344 : 1147226886U, // J4_cmpgtu_f_jumpnv_t
1345 : 3558122U, // J4_cmpgtu_fp0_jump_nt
1346 : 3558122U, // J4_cmpgtu_fp0_jump_t
1347 : 3558136U, // J4_cmpgtu_fp1_jump_nt
1348 : 3558136U, // J4_cmpgtu_fp1_jump_t
1349 : 1130449684U, // J4_cmpgtu_t_jumpnv_nt
1350 : 1147226900U, // J4_cmpgtu_t_jumpnv_t
1351 : 3558122U, // J4_cmpgtu_tp0_jump_nt
1352 : 3558122U, // J4_cmpgtu_tp0_jump_t
1353 : 3558136U, // J4_cmpgtu_tp1_jump_nt
1354 : 3558136U, // J4_cmpgtu_tp1_jump_t
1355 : 1130466054U, // J4_cmpgtui_f_jumpnv_nt
1356 : 1147243270U, // J4_cmpgtui_f_jumpnv_t
1357 : 6359786U, // J4_cmpgtui_fp0_jump_nt
1358 : 6359786U, // J4_cmpgtui_fp0_jump_t
1359 : 6359800U, // J4_cmpgtui_fp1_jump_nt
1360 : 6359800U, // J4_cmpgtui_fp1_jump_t
1361 : 1130466068U, // J4_cmpgtui_t_jumpnv_nt
1362 : 1147243284U, // J4_cmpgtui_t_jumpnv_t
1363 : 6359786U, // J4_cmpgtui_tp0_jump_nt
1364 : 6359786U, // J4_cmpgtui_tp0_jump_t
1365 : 6359800U, // J4_cmpgtui_tp1_jump_nt
1366 : 6359800U, // J4_cmpgtui_tp1_jump_t
1367 : 3558032U, // J4_cmplt_f_jumpnv_nt
1368 : 3558032U, // J4_cmplt_f_jumpnv_t
1369 : 3558045U, // J4_cmplt_t_jumpnv_nt
1370 : 3558045U, // J4_cmplt_t_jumpnv_t
1371 : 3558150U, // J4_cmpltu_f_jumpnv_nt
1372 : 3558150U, // J4_cmpltu_f_jumpnv_t
1373 : 3558164U, // J4_cmpltu_t_jumpnv_nt
1374 : 3558164U, // J4_cmpltu_t_jumpnv_t
1375 : 297582U, // J4_hintjumpr
1376 : 1157744666U, // J4_jumpseti
1377 : 1157728282U, // J4_jumpsetr
1378 : 6408899U, // J4_tstbit0_f_jumpnv_nt
1379 : 6425283U, // J4_tstbit0_f_jumpnv_t
1380 : 6441641U, // J4_tstbit0_fp0_jump_nt
1381 : 6458025U, // J4_tstbit0_fp0_jump_t
1382 : 6474422U, // J4_tstbit0_fp1_jump_nt
1383 : 6490806U, // J4_tstbit0_fp1_jump_t
1384 : 6408912U, // J4_tstbit0_t_jumpnv_nt
1385 : 6425296U, // J4_tstbit0_t_jumpnv_t
1386 : 6507177U, // J4_tstbit0_tp0_jump_nt
1387 : 6523561U, // J4_tstbit0_tp0_jump_t
1388 : 6539958U, // J4_tstbit0_tp1_jump_nt
1389 : 6556342U, // J4_tstbit0_tp1_jump_t
1390 : 6572058U, // L2_deallocframe
1391 : 67422234U, // L2_loadalignb_io
1392 : 313370U, // L2_loadalignb_pbr
1393 : 313370U, // L2_loadalignb_pci
1394 : 313370U, // L2_loadalignb_pcr
1395 : 313370U, // L2_loadalignb_pi
1396 : 313370U, // L2_loadalignb_pr
1397 : 67438618U, // L2_loadalignh_io
1398 : 329754U, // L2_loadalignh_pbr
1399 : 329754U, // L2_loadalignh_pci
1400 : 329754U, // L2_loadalignh_pcr
1401 : 329754U, // L2_loadalignh_pi
1402 : 329754U, // L2_loadalignh_pr
1403 : 1174751258U, // L2_loadbsw2_io
1404 : 1191528474U, // L2_loadbsw2_pbr
1405 : 1208305690U, // L2_loadbsw2_pci
1406 : 1225082906U, // L2_loadbsw2_pcr
1407 : 1208305690U, // L2_loadbsw2_pi
1408 : 1191528474U, // L2_loadbsw2_pr
1409 : 1174751258U, // L2_loadbsw4_io
1410 : 1191528474U, // L2_loadbsw4_pbr
1411 : 1208305690U, // L2_loadbsw4_pci
1412 : 1225082906U, // L2_loadbsw4_pcr
1413 : 1208305690U, // L2_loadbsw4_pi
1414 : 1191528474U, // L2_loadbsw4_pr
1415 : 1174767642U, // L2_loadbzw2_io
1416 : 1191544858U, // L2_loadbzw2_pbr
1417 : 1208322074U, // L2_loadbzw2_pci
1418 : 1225099290U, // L2_loadbzw2_pcr
1419 : 1208322074U, // L2_loadbzw2_pi
1420 : 1191544858U, // L2_loadbzw2_pr
1421 : 1174767642U, // L2_loadbzw4_io
1422 : 1191544858U, // L2_loadbzw4_pbr
1423 : 1208322074U, // L2_loadbzw4_pci
1424 : 1225099290U, // L2_loadbzw4_pcr
1425 : 1208322074U, // L2_loadbzw4_pi
1426 : 1191544858U, // L2_loadbzw4_pr
1427 : 1174784026U, // L2_loadrb_io
1428 : 1191561242U, // L2_loadrb_pbr
1429 : 1208338458U, // L2_loadrb_pci
1430 : 1225115674U, // L2_loadrb_pcr
1431 : 1208338458U, // L2_loadrb_pi
1432 : 1191561242U, // L2_loadrb_pr
1433 : 6588442U, // L2_loadrbgp
1434 : 1174800410U, // L2_loadrd_io
1435 : 1191577626U, // L2_loadrd_pbr
1436 : 1208354842U, // L2_loadrd_pci
1437 : 1225132058U, // L2_loadrd_pcr
1438 : 1208354842U, // L2_loadrd_pi
1439 : 1191577626U, // L2_loadrd_pr
1440 : 6604826U, // L2_loadrdgp
1441 : 1174816794U, // L2_loadrh_io
1442 : 1191594010U, // L2_loadrh_pbr
1443 : 1208371226U, // L2_loadrh_pci
1444 : 1225148442U, // L2_loadrh_pcr
1445 : 1208371226U, // L2_loadrh_pi
1446 : 1191594010U, // L2_loadrh_pr
1447 : 6621210U, // L2_loadrhgp
1448 : 1174833178U, // L2_loadri_io
1449 : 1191610394U, // L2_loadri_pbr
1450 : 1208387610U, // L2_loadri_pci
1451 : 1225164826U, // L2_loadri_pcr
1452 : 1208387610U, // L2_loadri_pi
1453 : 1191610394U, // L2_loadri_pr
1454 : 6637594U, // L2_loadrigp
1455 : 1174849562U, // L2_loadrub_io
1456 : 1191626778U, // L2_loadrub_pbr
1457 : 1208403994U, // L2_loadrub_pci
1458 : 1225181210U, // L2_loadrub_pcr
1459 : 1208403994U, // L2_loadrub_pi
1460 : 1191626778U, // L2_loadrub_pr
1461 : 6653978U, // L2_loadrubgp
1462 : 1174865946U, // L2_loadruh_io
1463 : 1191643162U, // L2_loadruh_pbr
1464 : 1208420378U, // L2_loadruh_pci
1465 : 1225197594U, // L2_loadruh_pcr
1466 : 1208420378U, // L2_loadruh_pi
1467 : 1191643162U, // L2_loadruh_pr
1468 : 6670362U, // L2_loadruhgp
1469 : 6686746U, // L2_loadw_locked
1470 : 83955811U, // L2_ploadrbf_io
1471 : 83959907U, // L2_ploadrbf_pi
1472 : 83972195U, // L2_ploadrbfnew_io
1473 : 83976291U, // L2_ploadrbfnew_pi
1474 : 83955990U, // L2_ploadrbt_io
1475 : 83960086U, // L2_ploadrbt_pi
1476 : 83972374U, // L2_ploadrbtnew_io
1477 : 83976470U, // L2_ploadrbtnew_pi
1478 : 100733027U, // L2_ploadrdf_io
1479 : 100737123U, // L2_ploadrdf_pi
1480 : 100749411U, // L2_ploadrdfnew_io
1481 : 100753507U, // L2_ploadrdfnew_pi
1482 : 100733206U, // L2_ploadrdt_io
1483 : 100737302U, // L2_ploadrdt_pi
1484 : 100749590U, // L2_ploadrdtnew_io
1485 : 100753686U, // L2_ploadrdtnew_pi
1486 : 117510243U, // L2_ploadrhf_io
1487 : 117514339U, // L2_ploadrhf_pi
1488 : 117526627U, // L2_ploadrhfnew_io
1489 : 117530723U, // L2_ploadrhfnew_pi
1490 : 117510422U, // L2_ploadrht_io
1491 : 117514518U, // L2_ploadrht_pi
1492 : 117526806U, // L2_ploadrhtnew_io
1493 : 117530902U, // L2_ploadrhtnew_pi
1494 : 134287459U, // L2_ploadrif_io
1495 : 134291555U, // L2_ploadrif_pi
1496 : 134303843U, // L2_ploadrifnew_io
1497 : 134307939U, // L2_ploadrifnew_pi
1498 : 134287638U, // L2_ploadrit_io
1499 : 134291734U, // L2_ploadrit_pi
1500 : 134304022U, // L2_ploadritnew_io
1501 : 134308118U, // L2_ploadritnew_pi
1502 : 151064675U, // L2_ploadrubf_io
1503 : 151068771U, // L2_ploadrubf_pi
1504 : 151081059U, // L2_ploadrubfnew_io
1505 : 151085155U, // L2_ploadrubfnew_pi
1506 : 151064854U, // L2_ploadrubt_io
1507 : 151068950U, // L2_ploadrubt_pi
1508 : 151081238U, // L2_ploadrubtnew_io
1509 : 151085334U, // L2_ploadrubtnew_pi
1510 : 167841891U, // L2_ploadruhf_io
1511 : 167845987U, // L2_ploadruhf_pi
1512 : 167858275U, // L2_ploadruhfnew_io
1513 : 167862371U, // L2_ploadruhfnew_pi
1514 : 167842070U, // L2_ploadruht_io
1515 : 167846166U, // L2_ploadruht_pi
1516 : 167858454U, // L2_ploadruhtnew_io
1517 : 167862550U, // L2_ploadruhtnew_pi
1518 : 1248217511U, // L4_add_memopb_io
1519 : 1248217594U, // L4_add_memoph_io
1520 : 1248217889U, // L4_add_memopw_io
1521 : 1264994727U, // L4_and_memopb_io
1522 : 1264994810U, // L4_and_memoph_io
1523 : 1264995105U, // L4_and_memopw_io
1524 : 1281771943U, // L4_iadd_memopb_io
1525 : 1281772026U, // L4_iadd_memoph_io
1526 : 1281772321U, // L4_iadd_memopw_io
1527 : 1298549159U, // L4_iand_memopb_io
1528 : 1298549242U, // L4_iand_memoph_io
1529 : 1298549537U, // L4_iand_memopw_io
1530 : 1315326375U, // L4_ior_memopb_io
1531 : 1315326458U, // L4_ior_memoph_io
1532 : 1315326753U, // L4_ior_memopw_io
1533 : 1332103591U, // L4_isub_memopb_io
1534 : 1332103674U, // L4_isub_memoph_io
1535 : 1332103969U, // L4_isub_memopw_io
1536 : 313370U, // L4_loadalignb_ap
1537 : 67422234U, // L4_loadalignb_ur
1538 : 329754U, // L4_loadalignh_ap
1539 : 67438618U, // L4_loadalignh_ur
1540 : 1342523418U, // L4_loadbsw2_ap
1541 : 1359300634U, // L4_loadbsw2_ur
1542 : 1342523418U, // L4_loadbsw4_ap
1543 : 1359300634U, // L4_loadbsw4_ur
1544 : 1342539802U, // L4_loadbzw2_ap
1545 : 1359317018U, // L4_loadbzw2_ur
1546 : 1342539802U, // L4_loadbzw4_ap
1547 : 1359317018U, // L4_loadbzw4_ur
1548 : 6719514U, // L4_loadd_locked
1549 : 1342556186U, // L4_loadrb_ap
1550 : 1376110618U, // L4_loadrb_rr
1551 : 1359333402U, // L4_loadrb_ur
1552 : 1342572570U, // L4_loadrd_ap
1553 : 1376127002U, // L4_loadrd_rr
1554 : 1359349786U, // L4_loadrd_ur
1555 : 1342588954U, // L4_loadrh_ap
1556 : 1376143386U, // L4_loadrh_rr
1557 : 1359366170U, // L4_loadrh_ur
1558 : 1342605338U, // L4_loadri_ap
1559 : 1376159770U, // L4_loadri_rr
1560 : 1359382554U, // L4_loadri_ur
1561 : 1342621722U, // L4_loadrub_ap
1562 : 1376176154U, // L4_loadrub_rr
1563 : 1359398938U, // L4_loadrub_ur
1564 : 1342638106U, // L4_loadruh_ap
1565 : 1376192538U, // L4_loadruh_rr
1566 : 1359415322U, // L4_loadruh_ur
1567 : 1399212455U, // L4_or_memopb_io
1568 : 1399212538U, // L4_or_memoph_io
1569 : 1399212833U, // L4_or_memopw_io
1570 : 1409355875U, // L4_ploadrbf_abs
1571 : 83955811U, // L4_ploadrbf_rr
1572 : 1409372259U, // L4_ploadrbfnew_abs
1573 : 83972195U, // L4_ploadrbfnew_rr
1574 : 1409356054U, // L4_ploadrbt_abs
1575 : 83955990U, // L4_ploadrbt_rr
1576 : 1409372438U, // L4_ploadrbtnew_abs
1577 : 83972374U, // L4_ploadrbtnew_rr
1578 : 1426133091U, // L4_ploadrdf_abs
1579 : 100733027U, // L4_ploadrdf_rr
1580 : 1426149475U, // L4_ploadrdfnew_abs
1581 : 100749411U, // L4_ploadrdfnew_rr
1582 : 1426133270U, // L4_ploadrdt_abs
1583 : 100733206U, // L4_ploadrdt_rr
1584 : 1426149654U, // L4_ploadrdtnew_abs
1585 : 100749590U, // L4_ploadrdtnew_rr
1586 : 1442910307U, // L4_ploadrhf_abs
1587 : 117510243U, // L4_ploadrhf_rr
1588 : 1442926691U, // L4_ploadrhfnew_abs
1589 : 117526627U, // L4_ploadrhfnew_rr
1590 : 1442910486U, // L4_ploadrht_abs
1591 : 117510422U, // L4_ploadrht_rr
1592 : 1442926870U, // L4_ploadrhtnew_abs
1593 : 117526806U, // L4_ploadrhtnew_rr
1594 : 1459687523U, // L4_ploadrif_abs
1595 : 134287459U, // L4_ploadrif_rr
1596 : 1459703907U, // L4_ploadrifnew_abs
1597 : 134303843U, // L4_ploadrifnew_rr
1598 : 1459687702U, // L4_ploadrit_abs
1599 : 134287638U, // L4_ploadrit_rr
1600 : 1459704086U, // L4_ploadritnew_abs
1601 : 134304022U, // L4_ploadritnew_rr
1602 : 1476464739U, // L4_ploadrubf_abs
1603 : 151064675U, // L4_ploadrubf_rr
1604 : 1476481123U, // L4_ploadrubfnew_abs
1605 : 151081059U, // L4_ploadrubfnew_rr
1606 : 1476464918U, // L4_ploadrubt_abs
1607 : 151064854U, // L4_ploadrubt_rr
1608 : 1476481302U, // L4_ploadrubtnew_abs
1609 : 151081238U, // L4_ploadrubtnew_rr
1610 : 1493241955U, // L4_ploadruhf_abs
1611 : 167841891U, // L4_ploadruhf_rr
1612 : 1493258339U, // L4_ploadruhfnew_abs
1613 : 167858275U, // L4_ploadruhfnew_rr
1614 : 1493242134U, // L4_ploadruht_abs
1615 : 167842070U, // L4_ploadruht_rr
1616 : 1493258518U, // L4_ploadruhtnew_abs
1617 : 167858454U, // L4_ploadruhtnew_rr
1618 : 6735898U, // L4_return
1619 : 1510019171U, // L4_return_f
1620 : 1510035555U, // L4_return_fnew_pnt
1621 : 1510035555U, // L4_return_fnew_pt
1622 : 1510019350U, // L4_return_t
1623 : 1510035734U, // L4_return_tnew_pnt
1624 : 1510035734U, // L4_return_tnew_pt
1625 : 1533430183U, // L4_sub_memopb_io
1626 : 1533430266U, // L4_sub_memoph_io
1627 : 1533430561U, // L4_sub_memopw_io
1628 : 4442138U, // LO
1629 : 459737114U, // M2_acci
1630 : 191301658U, // M2_accii
1631 : 6768666U, // M2_cmaci_s0
1632 : 6785050U, // M2_cmacr_s0
1633 : 392677402U, // M2_cmacs_s0
1634 : 208128026U, // M2_cmacs_s1
1635 : 1550305306U, // M2_cmacsc_s0
1636 : 1567082522U, // M2_cmacsc_s1
1637 : 6817818U, // M2_cmpyi_s0
1638 : 6834202U, // M2_cmpyr_s0
1639 : 476612634U, // M2_cmpyrs_s0
1640 : 224954394U, // M2_cmpyrs_s1
1641 : 1583908890U, // M2_cmpyrsc_s0
1642 : 1600686106U, // M2_cmpyrsc_s1
1643 : 392726554U, // M2_cmpys_s0
1644 : 208177178U, // M2_cmpys_s1
1645 : 1550354458U, // M2_cmpysc_s0
1646 : 1567131674U, // M2_cmpysc_s1
1647 : 392742938U, // M2_cnacs_s0
1648 : 208193562U, // M2_cnacs_s1
1649 : 1550370842U, // M2_cnacsc_s0
1650 : 1567148058U, // M2_cnacsc_s1
1651 : 459868186U, // M2_dpmpyss_acc_s0
1652 : 459884570U, // M2_dpmpyss_nac_s0
1653 : 459900954U, // M2_dpmpyss_rnd_s0
1654 : 459900954U, // M2_dpmpyss_s0
1655 : 459917338U, // M2_dpmpyuu_acc_s0
1656 : 459933722U, // M2_dpmpyuu_nac_s0
1657 : 459950106U, // M2_dpmpyuu_s0
1658 : 459900954U, // M2_hmmpyh_rs1
1659 : 459900954U, // M2_hmmpyh_s1
1660 : 459900954U, // M2_hmmpyl_rs1
1661 : 459900954U, // M2_hmmpyl_s1
1662 : 459966490U, // M2_maci
1663 : 6998042U, // M2_macsin
1664 : 191531034U, // M2_macsip
1665 : 476776474U, // M2_mmachs_rs0
1666 : 225118234U, // M2_mmachs_rs1
1667 : 392890394U, // M2_mmachs_s0
1668 : 208341018U, // M2_mmachs_s1
1669 : 476792858U, // M2_mmacls_rs0
1670 : 225134618U, // M2_mmacls_rs1
1671 : 392906778U, // M2_mmacls_s0
1672 : 208357402U, // M2_mmacls_s1
1673 : 476809242U, // M2_mmacuhs_rs0
1674 : 225151002U, // M2_mmacuhs_rs1
1675 : 392923162U, // M2_mmacuhs_s0
1676 : 208373786U, // M2_mmacuhs_s1
1677 : 476825626U, // M2_mmaculs_rs0
1678 : 225167386U, // M2_mmaculs_rs1
1679 : 392939546U, // M2_mmaculs_s0
1680 : 208390170U, // M2_mmaculs_s1
1681 : 476842010U, // M2_mmpyh_rs0
1682 : 225183770U, // M2_mmpyh_rs1
1683 : 392955930U, // M2_mmpyh_s0
1684 : 208406554U, // M2_mmpyh_s1
1685 : 476858394U, // M2_mmpyl_rs0
1686 : 225200154U, // M2_mmpyl_rs1
1687 : 392972314U, // M2_mmpyl_s0
1688 : 208422938U, // M2_mmpyl_s1
1689 : 476874778U, // M2_mmpyuh_rs0
1690 : 225216538U, // M2_mmpyuh_rs1
1691 : 392988698U, // M2_mmpyuh_s0
1692 : 208439322U, // M2_mmpyuh_s1
1693 : 476891162U, // M2_mmpyul_rs0
1694 : 225232922U, // M2_mmpyul_rs1
1695 : 393005082U, // M2_mmpyul_s0
1696 : 208455706U, // M2_mmpyul_s1
1697 : 677971994U, // M2_mpy_acc_hh_s0
1698 : 677971994U, // M2_mpy_acc_hh_s1
1699 : 677971994U, // M2_mpy_acc_hl_s0
1700 : 677971994U, // M2_mpy_acc_hl_s1
1701 : 694749210U, // M2_mpy_acc_lh_s0
1702 : 694749210U, // M2_mpy_acc_lh_s1
1703 : 694749210U, // M2_mpy_acc_ll_s0
1704 : 694749210U, // M2_mpy_acc_ll_s1
1705 : 677971994U, // M2_mpy_acc_sat_hh_s0
1706 : 677971994U, // M2_mpy_acc_sat_hh_s1
1707 : 677971994U, // M2_mpy_acc_sat_hl_s0
1708 : 677971994U, // M2_mpy_acc_sat_hl_s1
1709 : 694749210U, // M2_mpy_acc_sat_lh_s0
1710 : 694749210U, // M2_mpy_acc_sat_lh_s1
1711 : 694749210U, // M2_mpy_acc_sat_ll_s0
1712 : 694749210U, // M2_mpy_acc_sat_ll_s1
1713 : 678004762U, // M2_mpy_hh_s0
1714 : 678004762U, // M2_mpy_hh_s1
1715 : 678004762U, // M2_mpy_hl_s0
1716 : 678004762U, // M2_mpy_hl_s1
1717 : 694781978U, // M2_mpy_lh_s0
1718 : 694781978U, // M2_mpy_lh_s1
1719 : 694781978U, // M2_mpy_ll_s0
1720 : 694781978U, // M2_mpy_ll_s1
1721 : 677988378U, // M2_mpy_nac_hh_s0
1722 : 677988378U, // M2_mpy_nac_hh_s1
1723 : 677988378U, // M2_mpy_nac_hl_s0
1724 : 677988378U, // M2_mpy_nac_hl_s1
1725 : 694765594U, // M2_mpy_nac_lh_s0
1726 : 694765594U, // M2_mpy_nac_lh_s1
1727 : 694765594U, // M2_mpy_nac_ll_s0
1728 : 694765594U, // M2_mpy_nac_ll_s1
1729 : 677988378U, // M2_mpy_nac_sat_hh_s0
1730 : 677988378U, // M2_mpy_nac_sat_hh_s1
1731 : 677988378U, // M2_mpy_nac_sat_hl_s0
1732 : 677988378U, // M2_mpy_nac_sat_hl_s1
1733 : 694765594U, // M2_mpy_nac_sat_lh_s0
1734 : 694765594U, // M2_mpy_nac_sat_lh_s1
1735 : 694765594U, // M2_mpy_nac_sat_ll_s0
1736 : 694765594U, // M2_mpy_nac_sat_ll_s1
1737 : 678004762U, // M2_mpy_rnd_hh_s0
1738 : 678004762U, // M2_mpy_rnd_hh_s1
1739 : 678004762U, // M2_mpy_rnd_hl_s0
1740 : 678004762U, // M2_mpy_rnd_hl_s1
1741 : 694781978U, // M2_mpy_rnd_lh_s0
1742 : 694781978U, // M2_mpy_rnd_lh_s1
1743 : 694781978U, // M2_mpy_rnd_ll_s0
1744 : 694781978U, // M2_mpy_rnd_ll_s1
1745 : 678004762U, // M2_mpy_sat_hh_s0
1746 : 678004762U, // M2_mpy_sat_hh_s1
1747 : 678004762U, // M2_mpy_sat_hl_s0
1748 : 678004762U, // M2_mpy_sat_hl_s1
1749 : 694781978U, // M2_mpy_sat_lh_s0
1750 : 694781978U, // M2_mpy_sat_lh_s1
1751 : 694781978U, // M2_mpy_sat_ll_s0
1752 : 694781978U, // M2_mpy_sat_ll_s1
1753 : 678004762U, // M2_mpy_sat_rnd_hh_s0
1754 : 678004762U, // M2_mpy_sat_rnd_hh_s1
1755 : 678004762U, // M2_mpy_sat_rnd_hl_s0
1756 : 678004762U, // M2_mpy_sat_rnd_hl_s1
1757 : 694781978U, // M2_mpy_sat_rnd_lh_s0
1758 : 694781978U, // M2_mpy_sat_rnd_lh_s1
1759 : 694781978U, // M2_mpy_sat_rnd_ll_s0
1760 : 694781978U, // M2_mpy_sat_rnd_ll_s1
1761 : 459900954U, // M2_mpy_up
1762 : 459900954U, // M2_mpy_up_s1
1763 : 459900954U, // M2_mpy_up_s1_sat
1764 : 677971994U, // M2_mpyd_acc_hh_s0
1765 : 677971994U, // M2_mpyd_acc_hh_s1
1766 : 677971994U, // M2_mpyd_acc_hl_s0
1767 : 677971994U, // M2_mpyd_acc_hl_s1
1768 : 694749210U, // M2_mpyd_acc_lh_s0
1769 : 694749210U, // M2_mpyd_acc_lh_s1
1770 : 694749210U, // M2_mpyd_acc_ll_s0
1771 : 694749210U, // M2_mpyd_acc_ll_s1
1772 : 678004762U, // M2_mpyd_hh_s0
1773 : 678004762U, // M2_mpyd_hh_s1
1774 : 678004762U, // M2_mpyd_hl_s0
1775 : 678004762U, // M2_mpyd_hl_s1
1776 : 694781978U, // M2_mpyd_lh_s0
1777 : 694781978U, // M2_mpyd_lh_s1
1778 : 694781978U, // M2_mpyd_ll_s0
1779 : 694781978U, // M2_mpyd_ll_s1
1780 : 677988378U, // M2_mpyd_nac_hh_s0
1781 : 677988378U, // M2_mpyd_nac_hh_s1
1782 : 677988378U, // M2_mpyd_nac_hl_s0
1783 : 677988378U, // M2_mpyd_nac_hl_s1
1784 : 694765594U, // M2_mpyd_nac_lh_s0
1785 : 694765594U, // M2_mpyd_nac_lh_s1
1786 : 694765594U, // M2_mpyd_nac_ll_s0
1787 : 694765594U, // M2_mpyd_nac_ll_s1
1788 : 678004762U, // M2_mpyd_rnd_hh_s0
1789 : 678004762U, // M2_mpyd_rnd_hh_s1
1790 : 678004762U, // M2_mpyd_rnd_hl_s0
1791 : 678004762U, // M2_mpyd_rnd_hl_s1
1792 : 694781978U, // M2_mpyd_rnd_lh_s0
1793 : 694781978U, // M2_mpyd_rnd_lh_s1
1794 : 694781978U, // M2_mpyd_rnd_ll_s0
1795 : 694781978U, // M2_mpyd_rnd_ll_s1
1796 : 453642266U, // M2_mpyi
1797 : 7145498U, // M2_mpysin
1798 : 7161882U, // M2_mpysip
1799 : 7178266U, // M2_mpysu_up
1800 : 678021146U, // M2_mpyu_acc_hh_s0
1801 : 678021146U, // M2_mpyu_acc_hh_s1
1802 : 678021146U, // M2_mpyu_acc_hl_s0
1803 : 678021146U, // M2_mpyu_acc_hl_s1
1804 : 694798362U, // M2_mpyu_acc_lh_s0
1805 : 694798362U, // M2_mpyu_acc_lh_s1
1806 : 694798362U, // M2_mpyu_acc_ll_s0
1807 : 694798362U, // M2_mpyu_acc_ll_s1
1808 : 678053914U, // M2_mpyu_hh_s0
1809 : 678053914U, // M2_mpyu_hh_s1
1810 : 678053914U, // M2_mpyu_hl_s0
1811 : 678053914U, // M2_mpyu_hl_s1
1812 : 694831130U, // M2_mpyu_lh_s0
1813 : 694831130U, // M2_mpyu_lh_s1
1814 : 694831130U, // M2_mpyu_ll_s0
1815 : 694831130U, // M2_mpyu_ll_s1
1816 : 678037530U, // M2_mpyu_nac_hh_s0
1817 : 678037530U, // M2_mpyu_nac_hh_s1
1818 : 678037530U, // M2_mpyu_nac_hl_s0
1819 : 678037530U, // M2_mpyu_nac_hl_s1
1820 : 694814746U, // M2_mpyu_nac_lh_s0
1821 : 694814746U, // M2_mpyu_nac_lh_s1
1822 : 694814746U, // M2_mpyu_nac_ll_s0
1823 : 694814746U, // M2_mpyu_nac_ll_s1
1824 : 459950106U, // M2_mpyu_up
1825 : 678021146U, // M2_mpyud_acc_hh_s0
1826 : 678021146U, // M2_mpyud_acc_hh_s1
1827 : 678021146U, // M2_mpyud_acc_hl_s0
1828 : 678021146U, // M2_mpyud_acc_hl_s1
1829 : 694798362U, // M2_mpyud_acc_lh_s0
1830 : 694798362U, // M2_mpyud_acc_lh_s1
1831 : 694798362U, // M2_mpyud_acc_ll_s0
1832 : 694798362U, // M2_mpyud_acc_ll_s1
1833 : 678053914U, // M2_mpyud_hh_s0
1834 : 678053914U, // M2_mpyud_hh_s1
1835 : 678053914U, // M2_mpyud_hl_s0
1836 : 678053914U, // M2_mpyud_hl_s1
1837 : 694831130U, // M2_mpyud_lh_s0
1838 : 694831130U, // M2_mpyud_lh_s1
1839 : 694831130U, // M2_mpyud_ll_s0
1840 : 694831130U, // M2_mpyud_ll_s1
1841 : 678037530U, // M2_mpyud_nac_hh_s0
1842 : 678037530U, // M2_mpyud_nac_hh_s1
1843 : 678037530U, // M2_mpyud_nac_hl_s0
1844 : 678037530U, // M2_mpyud_nac_hl_s1
1845 : 694814746U, // M2_mpyud_nac_lh_s0
1846 : 694814746U, // M2_mpyud_nac_lh_s1
1847 : 694814746U, // M2_mpyud_nac_ll_s0
1848 : 694814746U, // M2_mpyud_nac_ll_s1
1849 : 460179482U, // M2_nacci
1850 : 191744026U, // M2_naccii
1851 : 7211034U, // M2_subacc
1852 : 1230874U, // M2_vabsdiffh
1853 : 1280026U, // M2_vabsdiffw
1854 : 7227418U, // M2_vcmac_s0_sat_i
1855 : 7243802U, // M2_vcmac_s0_sat_r
1856 : 393136154U, // M2_vcmpy_s0_sat_i
1857 : 393152538U, // M2_vcmpy_s0_sat_r
1858 : 208586778U, // M2_vcmpy_s1_sat_i
1859 : 208603162U, // M2_vcmpy_s1_sat_r
1860 : 393168922U, // M2_vdmacs_s0
1861 : 208619546U, // M2_vdmacs_s1
1862 : 477071386U, // M2_vdmpyrs_s0
1863 : 225413146U, // M2_vdmpyrs_s1
1864 : 393185306U, // M2_vdmpys_s0
1865 : 208635930U, // M2_vdmpys_s1
1866 : 19335194U, // M2_vmac2
1867 : 24102938U, // M2_vmac2es
1868 : 393201690U, // M2_vmac2es_s0
1869 : 208652314U, // M2_vmac2es_s1
1870 : 388433946U, // M2_vmac2s_s0
1871 : 203884570U, // M2_vmac2s_s1
1872 : 393218074U, // M2_vmac2su_s0
1873 : 208668698U, // M2_vmac2su_s1
1874 : 393234458U, // M2_vmpy2es_s0
1875 : 208685082U, // M2_vmpy2es_s1
1876 : 388450330U, // M2_vmpy2s_s0
1877 : 472336410U, // M2_vmpy2s_s0pack
1878 : 203900954U, // M2_vmpy2s_s1
1879 : 220678170U, // M2_vmpy2s_s1pack
1880 : 393250842U, // M2_vmpy2su_s0
1881 : 208701466U, // M2_vmpy2su_s1
1882 : 7391258U, // M2_vraddh
1883 : 7407642U, // M2_vradduh
1884 : 24201242U, // M2_vrcmaci_s0
1885 : 1618036762U, // M2_vrcmaci_s0c
1886 : 24217626U, // M2_vrcmacr_s0
1887 : 1618053146U, // M2_vrcmacr_s0c
1888 : 24234010U, // M2_vrcmpyi_s0
1889 : 1618069530U, // M2_vrcmpyi_s0c
1890 : 24250394U, // M2_vrcmpyr_s0
1891 : 1618085914U, // M2_vrcmpyr_s0c
1892 : 1628080154U, // M2_vrcmpys_acc_s1_h
1893 : 1644857370U, // M2_vrcmpys_acc_s1_l
1894 : 1628096538U, // M2_vrcmpys_s1_h
1895 : 1644873754U, // M2_vrcmpys_s1_l
1896 : 1661650970U, // M2_vrcmpys_s1rp_h
1897 : 1678428186U, // M2_vrcmpys_s1rp_l
1898 : 7489562U, // M2_vrmac_s0
1899 : 7505946U, // M2_vrmpy_s0
1900 : 7522330U, // M2_xor_xacc
1901 : 460523546U, // M4_and_and
1902 : 829622298U, // M4_and_andn
1903 : 7555098U, // M4_and_or
1904 : 7571482U, // M4_and_xor
1905 : 225691674U, // M4_cmpyi_wh
1906 : 1601423386U, // M4_cmpyi_whc
1907 : 225708058U, // M4_cmpyr_wh
1908 : 1601439770U, // M4_cmpyr_whc
1909 : 459868186U, // M4_mac_up_s1_sat
1910 : 1702119450U, // M4_mpyri_addi
1911 : 2074U, // M4_mpyri_addr
1912 : 2074U, // M4_mpyri_addr_u2
1913 : 1702119450U, // M4_mpyrr_addi
1914 : 2074U, // M4_mpyrr_addr
1915 : 459884570U, // M4_nac_up_s1_sat
1916 : 460621850U, // M4_or_and
1917 : 829720602U, // M4_or_andn
1918 : 460638234U, // M4_or_or
1919 : 7669786U, // M4_or_xor
1920 : 7686170U, // M4_pmpyw
1921 : 7702554U, // M4_pmpyw_acc
1922 : 7718938U, // M4_vpmpyh
1923 : 7735322U, // M4_vpmpyh_acc
1924 : 24528922U, // M4_vrmpyeh_acc_s0
1925 : 1719027738U, // M4_vrmpyeh_acc_s1
1926 : 24545306U, // M4_vrmpyeh_s0
1927 : 1719044122U, // M4_vrmpyeh_s1
1928 : 24561690U, // M4_vrmpyoh_acc_s0
1929 : 1719060506U, // M4_vrmpyoh_acc_s1
1930 : 24578074U, // M4_vrmpyoh_s0
1931 : 1719076890U, // M4_vrmpyoh_s1
1932 : 460802074U, // M4_xor_and
1933 : 829900826U, // M4_xor_andn
1934 : 7833626U, // M4_xor_or
1935 : 7522330U, // M4_xor_xacc
1936 : 7850010U, // M5_vdmacbsu
1937 : 7866394U, // M5_vdmpybsu
1938 : 7882778U, // M5_vmacbsu
1939 : 7899162U, // M5_vmacbuu
1940 : 7915546U, // M5_vmpybsu
1941 : 7931930U, // M5_vmpybuu
1942 : 7948314U, // M5_vrmacbsu
1943 : 7964698U, // M5_vrmacbuu
1944 : 7981082U, // M5_vrmpybsu
1945 : 7997466U, // M5_vrmpybuu
1946 : 8013850U, // M6_vabsdiffb
1947 : 1247258U, // M6_vabsdiffub
1948 : 727113U, // PS_call_stk
1949 : 723029U, // PS_callr_nr
1950 : 723036U, // PS_jmpret
1951 : 6162531U, // PS_jmpretf
1952 : 6178915U, // PS_jmpretfnew
1953 : 6195299U, // PS_jmpretfnewpt
1954 : 6162710U, // PS_jmprett
1955 : 6179094U, // PS_jmprettnew
1956 : 6195478U, // PS_jmprettnewpt
1957 : 8030234U, // PS_loadrbabs
1958 : 8046618U, // PS_loadrdabs
1959 : 8063002U, // PS_loadrhabs
1960 : 8079386U, // PS_loadriabs
1961 : 8095770U, // PS_loadrubabs
1962 : 8112154U, // PS_loadruhabs
1963 : 51153054U, // PS_storerbabs
1964 : 235702430U, // PS_storerbnewabs
1965 : 51153061U, // PS_storerdabs
1966 : 252479681U, // PS_storerfabs
1967 : 51153089U, // PS_storerhabs
1968 : 235702465U, // PS_storerhnewabs
1969 : 51153105U, // PS_storeriabs
1970 : 235702481U, // PS_storerinewabs
1971 : 727113U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4
1972 : 727113U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4_EXT
1973 : 727113U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4_EXT_PIC
1974 : 727113U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4_PIC
1975 : 727119U, // RESTORE_DEALLOC_RET_JMP_V4
1976 : 727119U, // RESTORE_DEALLOC_RET_JMP_V4_EXT
1977 : 727119U, // RESTORE_DEALLOC_RET_JMP_V4_EXT_PIC
1978 : 727119U, // RESTORE_DEALLOC_RET_JMP_V4_PIC
1979 : 8128538U, // S2_addasl_rrri
1980 : 73468372U, // S2_allocframe
1981 : 192694298U, // S2_asl_i_p
1982 : 192710682U, // S2_asl_i_p_acc
1983 : 192727066U, // S2_asl_i_p_and
1984 : 192743450U, // S2_asl_i_p_nac
1985 : 192759834U, // S2_asl_i_p_or
1986 : 192776218U, // S2_asl_i_p_xacc
1987 : 192694298U, // S2_asl_i_r
1988 : 192710682U, // S2_asl_i_r_acc
1989 : 192727066U, // S2_asl_i_r_and
1990 : 192743450U, // S2_asl_i_r_nac
1991 : 192759834U, // S2_asl_i_r_or
1992 : 192694298U, // S2_asl_i_r_sat
1993 : 192776218U, // S2_asl_i_r_xacc
1994 : 186189850U, // S2_asl_i_vh
1995 : 186222618U, // S2_asl_i_vw
1996 : 461129754U, // S2_asl_r_p
1997 : 461146138U, // S2_asl_r_p_acc
1998 : 461162522U, // S2_asl_r_p_and
1999 : 461178906U, // S2_asl_r_p_nac
2000 : 461195290U, // S2_asl_r_p_or
2001 : 461211674U, // S2_asl_r_p_xor
2002 : 461129754U, // S2_asl_r_r
2003 : 461146138U, // S2_asl_r_r_acc
2004 : 461162522U, // S2_asl_r_r_and
2005 : 461178906U, // S2_asl_r_r_nac
2006 : 461195290U, // S2_asl_r_r_or
2007 : 461129754U, // S2_asl_r_r_sat
2008 : 454625306U, // S2_asl_r_vh
2009 : 454658074U, // S2_asl_r_vw
2010 : 192792602U, // S2_asr_i_p
2011 : 192808986U, // S2_asr_i_p_acc
2012 : 192825370U, // S2_asr_i_p_and
2013 : 192841754U, // S2_asr_i_p_nac
2014 : 192858138U, // S2_asr_i_p_or
2015 : 192792602U, // S2_asr_i_p_rnd
2016 : 192792602U, // S2_asr_i_r
2017 : 192808986U, // S2_asr_i_r_acc
2018 : 192825370U, // S2_asr_i_r_and
2019 : 192841754U, // S2_asr_i_r_nac
2020 : 192858138U, // S2_asr_i_r_or
2021 : 192792602U, // S2_asr_i_r_rnd
2022 : 186288154U, // S2_asr_i_svw_trun
2023 : 185550874U, // S2_asr_i_vh
2024 : 186288154U, // S2_asr_i_vw
2025 : 461228058U, // S2_asr_r_p
2026 : 461244442U, // S2_asr_r_p_acc
2027 : 461260826U, // S2_asr_r_p_and
2028 : 461277210U, // S2_asr_r_p_nac
2029 : 461293594U, // S2_asr_r_p_or
2030 : 8325146U, // S2_asr_r_p_xor
2031 : 461228058U, // S2_asr_r_r
2032 : 461244442U, // S2_asr_r_r_acc
2033 : 461260826U, // S2_asr_r_r_and
2034 : 461277210U, // S2_asr_r_r_nac
2035 : 461293594U, // S2_asr_r_r_or
2036 : 461228058U, // S2_asr_r_r_sat
2037 : 454723610U, // S2_asr_r_svw_trun
2038 : 453986330U, // S2_asr_r_vh
2039 : 454723610U, // S2_asr_r_vw
2040 : 8341530U, // S2_brev
2041 : 8341530U, // S2_brevp
2042 : 8357914U, // S2_cabacdecbin
2043 : 8374298U, // S2_cl0
2044 : 8374298U, // S2_cl0p
2045 : 8390682U, // S2_cl1
2046 : 8390682U, // S2_cl1p
2047 : 8407066U, // S2_clb
2048 : 8423450U, // S2_clbnorm
2049 : 8407066U, // S2_clbp
2050 : 192989210U, // S2_clrbit_i
2051 : 461424666U, // S2_clrbit_r
2052 : 8456218U, // S2_ct0
2053 : 8456218U, // S2_ct0p
2054 : 8472602U, // S2_ct1
2055 : 8472602U, // S2_ct1p
2056 : 8488986U, // S2_deinterleave
2057 : 193054746U, // S2_extractu
2058 : 461490202U, // S2_extractu_rp
2059 : 193054746U, // S2_extractup
2060 : 461490202U, // S2_extractup_rp
2061 : 193071130U, // S2_insert
2062 : 461506586U, // S2_insert_rp
2063 : 193071130U, // S2_insertp
2064 : 461506586U, // S2_insertp_rp
2065 : 8538138U, // S2_interleave
2066 : 8554522U, // S2_lfsp
2067 : 8570906U, // S2_lsl_r_p
2068 : 8587290U, // S2_lsl_r_p_acc
2069 : 8603674U, // S2_lsl_r_p_and
2070 : 8620058U, // S2_lsl_r_p_nac
2071 : 8636442U, // S2_lsl_r_p_or
2072 : 8652826U, // S2_lsl_r_p_xor
2073 : 8570906U, // S2_lsl_r_r
2074 : 8587290U, // S2_lsl_r_r_acc
2075 : 8603674U, // S2_lsl_r_r_and
2076 : 8620058U, // S2_lsl_r_r_nac
2077 : 8636442U, // S2_lsl_r_r_or
2078 : 8669210U, // S2_lsl_r_vh
2079 : 8685594U, // S2_lsl_r_vw
2080 : 193251354U, // S2_lsr_i_p
2081 : 193267738U, // S2_lsr_i_p_acc
2082 : 193284122U, // S2_lsr_i_p_and
2083 : 193300506U, // S2_lsr_i_p_nac
2084 : 193316890U, // S2_lsr_i_p_or
2085 : 193333274U, // S2_lsr_i_p_xacc
2086 : 193251354U, // S2_lsr_i_r
2087 : 193267738U, // S2_lsr_i_r_acc
2088 : 193284122U, // S2_lsr_i_r_and
2089 : 193300506U, // S2_lsr_i_r_nac
2090 : 193316890U, // S2_lsr_i_r_or
2091 : 193333274U, // S2_lsr_i_r_xacc
2092 : 186697754U, // S2_lsr_i_vh
2093 : 186714138U, // S2_lsr_i_vw
2094 : 461686810U, // S2_lsr_r_p
2095 : 461703194U, // S2_lsr_r_p_acc
2096 : 461719578U, // S2_lsr_r_p_and
2097 : 461735962U, // S2_lsr_r_p_nac
2098 : 461752346U, // S2_lsr_r_p_or
2099 : 461768730U, // S2_lsr_r_p_xor
2100 : 461686810U, // S2_lsr_r_r
2101 : 461703194U, // S2_lsr_r_r_acc
2102 : 461719578U, // S2_lsr_r_r_and
2103 : 461735962U, // S2_lsr_r_r_nac
2104 : 461752346U, // S2_lsr_r_r_or
2105 : 455133210U, // S2_lsr_r_vh
2106 : 455149594U, // S2_lsr_r_vw
2107 : 25577498U, // S2_packhl
2108 : 8816666U, // S2_parityp
2109 : 755811U, // S2_pstorerbf_io
2110 : 1728811107U, // S2_pstorerbf_pi
2111 : 1728958563U, // S2_pstorerbfnew_pi
2112 : 755811U, // S2_pstorerbnewf_io
2113 : 1728811107U, // S2_pstorerbnewf_pi
2114 : 1728958563U, // S2_pstorerbnewfnew_pi
2115 : 755990U, // S2_pstorerbnewt_io
2116 : 1728811286U, // S2_pstorerbnewt_pi
2117 : 1728958742U, // S2_pstorerbnewtnew_pi
2118 : 755990U, // S2_pstorerbt_io
2119 : 1728811286U, // S2_pstorerbt_pi
2120 : 1728958742U, // S2_pstorerbtnew_pi
2121 : 772195U, // S2_pstorerdf_io
2122 : 1728827491U, // S2_pstorerdf_pi
2123 : 1728974947U, // S2_pstorerdfnew_pi
2124 : 772374U, // S2_pstorerdt_io
2125 : 1728827670U, // S2_pstorerdt_pi
2126 : 1728975126U, // S2_pstorerdtnew_pi
2127 : 788579U, // S2_pstorerff_io
2128 : 1728843875U, // S2_pstorerff_pi
2129 : 1728991331U, // S2_pstorerffnew_pi
2130 : 788758U, // S2_pstorerft_io
2131 : 1728844054U, // S2_pstorerft_pi
2132 : 1728991510U, // S2_pstorerftnew_pi
2133 : 788579U, // S2_pstorerhf_io
2134 : 1728843875U, // S2_pstorerhf_pi
2135 : 1728991331U, // S2_pstorerhfnew_pi
2136 : 788579U, // S2_pstorerhnewf_io
2137 : 1728843875U, // S2_pstorerhnewf_pi
2138 : 1728991331U, // S2_pstorerhnewfnew_pi
2139 : 788758U, // S2_pstorerhnewt_io
2140 : 1728844054U, // S2_pstorerhnewt_pi
2141 : 1728991510U, // S2_pstorerhnewtnew_pi
2142 : 788758U, // S2_pstorerht_io
2143 : 1728844054U, // S2_pstorerht_pi
2144 : 1728991510U, // S2_pstorerhtnew_pi
2145 : 804963U, // S2_pstorerif_io
2146 : 1728860259U, // S2_pstorerif_pi
2147 : 1729007715U, // S2_pstorerifnew_pi
2148 : 804963U, // S2_pstorerinewf_io
2149 : 1728860259U, // S2_pstorerinewf_pi
2150 : 1729007715U, // S2_pstorerinewfnew_pi
2151 : 805142U, // S2_pstorerinewt_io
2152 : 1728860438U, // S2_pstorerinewt_pi
2153 : 1729007894U, // S2_pstorerinewtnew_pi
2154 : 805142U, // S2_pstorerit_io
2155 : 1728860438U, // S2_pstorerit_pi
2156 : 1729007894U, // S2_pstoreritnew_pi
2157 : 193382426U, // S2_setbit_i
2158 : 461817882U, // S2_setbit_r
2159 : 8849434U, // S2_shuffeb
2160 : 8865818U, // S2_shuffeh
2161 : 8882202U, // S2_shuffob
2162 : 8898586U, // S2_shuffoh
2163 : 1751533991U, // S2_storerb_io
2164 : 1770523047U, // S2_storerb_pbr
2165 : 1787316647U, // S2_storerb_pci
2166 : 59279783U, // S2_storerb_pcr
2167 : 1753762215U, // S2_storerb_pi
2168 : 1753745831U, // S2_storerb_pr
2169 : 51153134U, // S2_storerbgp
2170 : 1751533991U, // S2_storerbnew_io
2171 : 1770523047U, // S2_storerbnew_pbr
2172 : 1787316647U, // S2_storerbnew_pci
2173 : 243829159U, // S2_storerbnew_pcr
2174 : 1753762215U, // S2_storerbnew_pi
2175 : 1753745831U, // S2_storerbnew_pr
2176 : 235702510U, // S2_storerbnewgp
2177 : 1751534023U, // S2_storerd_io
2178 : 1770523079U, // S2_storerd_pbr
2179 : 1787316679U, // S2_storerd_pci
2180 : 59279815U, // S2_storerd_pcr
2181 : 1753762247U, // S2_storerd_pi
2182 : 1753745863U, // S2_storerd_pr
2183 : 51153144U, // S2_storerdgp
2184 : 1751534074U, // S2_storerf_io
2185 : 1770523130U, // S2_storerf_pbr
2186 : 1787316730U, // S2_storerf_pci
2187 : 260606458U, // S2_storerf_pcr
2188 : 1753762298U, // S2_storerf_pi
2189 : 1753745914U, // S2_storerf_pr
2190 : 252479746U, // S2_storerfgp
2191 : 1751534074U, // S2_storerh_io
2192 : 1770523130U, // S2_storerh_pbr
2193 : 1787316730U, // S2_storerh_pci
2194 : 59279866U, // S2_storerh_pcr
2195 : 1753762298U, // S2_storerh_pi
2196 : 1753745914U, // S2_storerh_pr
2197 : 51153154U, // S2_storerhgp
2198 : 1751534074U, // S2_storerhnew_io
2199 : 1770523130U, // S2_storerhnew_pbr
2200 : 1787316730U, // S2_storerhnew_pci
2201 : 243829242U, // S2_storerhnew_pcr
2202 : 1753762298U, // S2_storerhnew_pi
2203 : 1753745914U, // S2_storerhnew_pr
2204 : 235702530U, // S2_storerhnewgp
2205 : 1751534369U, // S2_storeri_io
2206 : 1770523425U, // S2_storeri_pbr
2207 : 1787317025U, // S2_storeri_pci
2208 : 59280161U, // S2_storeri_pcr
2209 : 1753762593U, // S2_storeri_pi
2210 : 1753746209U, // S2_storeri_pr
2211 : 51153164U, // S2_storerigp
2212 : 1751534369U, // S2_storerinew_io
2213 : 1770523425U, // S2_storerinew_pbr
2214 : 1787317025U, // S2_storerinew_pci
2215 : 243829537U, // S2_storerinew_pcr
2216 : 1753762593U, // S2_storerinew_pi
2217 : 1753746209U, // S2_storerinew_pr
2218 : 235702540U, // S2_storerinewgp
2219 : 1731613114U, // S2_storew_locked
2220 : 8964122U, // S2_svsathb
2221 : 20269082U, // S2_svsathub
2222 : 1795999770U, // S2_tableidxb
2223 : 1796016154U, // S2_tableidxd
2224 : 1796032538U, // S2_tableidxh
2225 : 1796048922U, // S2_tableidxw
2226 : 193529882U, // S2_togglebit_i
2227 : 461965338U, // S2_togglebit_r
2228 : 193546266U, // S2_tstbit_i
2229 : 461981722U, // S2_tstbit_r
2230 : 193562650U, // S2_valignib
2231 : 461998106U, // S2_valignrb
2232 : 9029658U, // S2_vcnegh
2233 : 9046042U, // S2_vcrotate
2234 : 9062426U, // S2_vrcnegh
2235 : 25856026U, // S2_vrndpackwh
2236 : 394954778U, // S2_vrndpackwhs
2237 : 8964122U, // S2_vsathb
2238 : 8964122U, // S2_vsathb_nopack
2239 : 20269082U, // S2_vsathub
2240 : 20269082U, // S2_vsathub_nopack
2241 : 20301850U, // S2_vsatwh
2242 : 20301850U, // S2_vsatwh_nopack
2243 : 9095194U, // S2_vsatwuh
2244 : 9095194U, // S2_vsatwuh_nopack
2245 : 9111578U, // S2_vsplatrb
2246 : 9127962U, // S2_vsplatrh
2247 : 193693722U, // S2_vspliceib
2248 : 462129178U, // S2_vsplicerb
2249 : 9160730U, // S2_vsxtbh
2250 : 9177114U, // S2_vsxthw
2251 : 25970714U, // S2_vtrunehb
2252 : 9209882U, // S2_vtrunewh
2253 : 26003482U, // S2_vtrunohb
2254 : 9242650U, // S2_vtrunowh
2255 : 9259034U, // S2_vzxtbh
2256 : 9275418U, // S2_vzxthw
2257 : 2074U, // S4_addaddi
2258 : 1819559962U, // S4_addi_asl_ri
2259 : 1836337178U, // S4_addi_lsr_ri
2260 : 1821231130U, // S4_andi_asl_ri
2261 : 1838008346U, // S4_andi_lsr_ri
2262 : 9308186U, // S4_clbaddi
2263 : 9308186U, // S4_clbpaddi
2264 : 8423450U, // S4_clbpnorm
2265 : 193873946U, // S4_extract
2266 : 462309402U, // S4_extract_rp
2267 : 193873946U, // S4_extractp
2268 : 462309402U, // S4_extractp_rp
2269 : 9340954U, // S4_lsli
2270 : 193906714U, // S4_ntstbit_i
2271 : 462342170U, // S4_ntstbit_r
2272 : 192186394U, // S4_or_andi
2273 : 1027622938U, // S4_or_andix
2274 : 192202778U, // S4_or_ori
2275 : 1821313050U, // S4_ori_asl_ri
2276 : 1838090266U, // S4_ori_lsr_ri
2277 : 8816666U, // S4_parity
2278 : 59721827U, // S4_pstorerbf_abs
2279 : 755811U, // S4_pstorerbf_rr
2280 : 59738211U, // S4_pstorerbfnew_abs
2281 : 903267U, // S4_pstorerbfnew_io
2282 : 903267U, // S4_pstorerbfnew_rr
2283 : 244271203U, // S4_pstorerbnewf_abs
2284 : 755811U, // S4_pstorerbnewf_rr
2285 : 244287587U, // S4_pstorerbnewfnew_abs
2286 : 903267U, // S4_pstorerbnewfnew_io
2287 : 903267U, // S4_pstorerbnewfnew_rr
2288 : 244271382U, // S4_pstorerbnewt_abs
2289 : 755990U, // S4_pstorerbnewt_rr
2290 : 244287766U, // S4_pstorerbnewtnew_abs
2291 : 903446U, // S4_pstorerbnewtnew_io
2292 : 903446U, // S4_pstorerbnewtnew_rr
2293 : 59722006U, // S4_pstorerbt_abs
2294 : 755990U, // S4_pstorerbt_rr
2295 : 59738390U, // S4_pstorerbtnew_abs
2296 : 903446U, // S4_pstorerbtnew_io
2297 : 903446U, // S4_pstorerbtnew_rr
2298 : 9422947U, // S4_pstorerdf_abs
2299 : 772195U, // S4_pstorerdf_rr
2300 : 9439331U, // S4_pstorerdfnew_abs
2301 : 919651U, // S4_pstorerdfnew_io
2302 : 919651U, // S4_pstorerdfnew_rr
2303 : 9423126U, // S4_pstorerdt_abs
2304 : 772374U, // S4_pstorerdt_rr
2305 : 9439510U, // S4_pstorerdtnew_abs
2306 : 919830U, // S4_pstorerdtnew_io
2307 : 919830U, // S4_pstorerdtnew_rr
2308 : 261113955U, // S4_pstorerff_abs
2309 : 788579U, // S4_pstorerff_rr
2310 : 261130339U, // S4_pstorerffnew_abs
2311 : 936035U, // S4_pstorerffnew_io
2312 : 936035U, // S4_pstorerffnew_rr
2313 : 261114134U, // S4_pstorerft_abs
2314 : 788758U, // S4_pstorerft_rr
2315 : 261130518U, // S4_pstorerftnew_abs
2316 : 936214U, // S4_pstorerftnew_io
2317 : 936214U, // S4_pstorerftnew_rr
2318 : 59787363U, // S4_pstorerhf_abs
2319 : 788579U, // S4_pstorerhf_rr
2320 : 59803747U, // S4_pstorerhfnew_abs
2321 : 936035U, // S4_pstorerhfnew_io
2322 : 936035U, // S4_pstorerhfnew_rr
2323 : 244336739U, // S4_pstorerhnewf_abs
2324 : 788579U, // S4_pstorerhnewf_rr
2325 : 244353123U, // S4_pstorerhnewfnew_abs
2326 : 936035U, // S4_pstorerhnewfnew_io
2327 : 936035U, // S4_pstorerhnewfnew_rr
2328 : 244336918U, // S4_pstorerhnewt_abs
2329 : 788758U, // S4_pstorerhnewt_rr
2330 : 244353302U, // S4_pstorerhnewtnew_abs
2331 : 936214U, // S4_pstorerhnewtnew_io
2332 : 936214U, // S4_pstorerhnewtnew_rr
2333 : 59787542U, // S4_pstorerht_abs
2334 : 788758U, // S4_pstorerht_rr
2335 : 59803926U, // S4_pstorerhtnew_abs
2336 : 936214U, // S4_pstorerhtnew_io
2337 : 936214U, // S4_pstorerhtnew_rr
2338 : 59820131U, // S4_pstorerif_abs
2339 : 804963U, // S4_pstorerif_rr
2340 : 59836515U, // S4_pstorerifnew_abs
2341 : 952419U, // S4_pstorerifnew_io
2342 : 952419U, // S4_pstorerifnew_rr
2343 : 244369507U, // S4_pstorerinewf_abs
2344 : 804963U, // S4_pstorerinewf_rr
2345 : 244385891U, // S4_pstorerinewfnew_abs
2346 : 952419U, // S4_pstorerinewfnew_io
2347 : 952419U, // S4_pstorerinewfnew_rr
2348 : 244369686U, // S4_pstorerinewt_abs
2349 : 805142U, // S4_pstorerinewt_rr
2350 : 244386070U, // S4_pstorerinewtnew_abs
2351 : 952598U, // S4_pstorerinewtnew_io
2352 : 952598U, // S4_pstorerinewtnew_rr
2353 : 59820310U, // S4_pstorerit_abs
2354 : 805142U, // S4_pstorerit_rr
2355 : 59836694U, // S4_pstoreritnew_abs
2356 : 952598U, // S4_pstoreritnew_io
2357 : 952598U, // S4_pstoreritnew_rr
2358 : 1731613101U, // S4_stored_locked
2359 : 1852197287U, // S4_storeirb_io
2360 : 755811U, // S4_storeirbf_io
2361 : 903267U, // S4_storeirbfnew_io
2362 : 755990U, // S4_storeirbt_io
2363 : 903446U, // S4_storeirbtnew_io
2364 : 1852197370U, // S4_storeirh_io
2365 : 788579U, // S4_storeirhf_io
2366 : 936035U, // S4_storeirhfnew_io
2367 : 788758U, // S4_storeirht_io
2368 : 936214U, // S4_storeirhtnew_io
2369 : 1852197665U, // S4_storeiri_io
2370 : 804963U, // S4_storeirif_io
2371 : 952419U, // S4_storeirifnew_io
2372 : 805142U, // S4_storeirit_io
2373 : 952598U, // S4_storeiritnew_io
2374 : 59853223U, // S4_storerb_ap
2375 : 59869607U, // S4_storerb_rr
2376 : 59885991U, // S4_storerb_ur
2377 : 244402599U, // S4_storerbnew_ap
2378 : 244418983U, // S4_storerbnew_rr
2379 : 244435367U, // S4_storerbnew_ur
2380 : 59853255U, // S4_storerd_ap
2381 : 59869639U, // S4_storerd_rr
2382 : 59886023U, // S4_storerd_ur
2383 : 261179898U, // S4_storerf_ap
2384 : 261196282U, // S4_storerf_rr
2385 : 261212666U, // S4_storerf_ur
2386 : 59853306U, // S4_storerh_ap
2387 : 59869690U, // S4_storerh_rr
2388 : 59886074U, // S4_storerh_ur
2389 : 244402682U, // S4_storerhnew_ap
2390 : 244419066U, // S4_storerhnew_rr
2391 : 244435450U, // S4_storerhnew_ur
2392 : 59853601U, // S4_storeri_ap
2393 : 59869985U, // S4_storeri_rr
2394 : 59886369U, // S4_storeri_ur
2395 : 244402977U, // S4_storerinew_ap
2396 : 244419361U, // S4_storerinew_rr
2397 : 244435745U, // S4_storerinew_ur
2398 : 2074U, // S4_subaddi
2399 : 1816283162U, // S4_subi_asl_ri
2400 : 1833060378U, // S4_subi_lsr_ri
2401 : 9570330U, // S4_vrcrotate
2402 : 9586714U, // S4_vrcrotate_acc
2403 : 395479066U, // S4_vxaddsubh
2404 : 1871874074U, // S4_vxaddsubhr
2405 : 9619482U, // S4_vxaddsubw
2406 : 395511834U, // S4_vxsubaddh
2407 : 1871906842U, // S4_vxsubaddhr
2408 : 9652250U, // S4_vxsubaddw
2409 : 185534490U, // S5_asrhub_rnd_sat
2410 : 185534490U, // S5_asrhub_sat
2411 : 9668634U, // S5_popcountp
2412 : 185550874U, // S5_vasrhrnd
2413 : 9685018U, // S6_rol_i_p
2414 : 9701402U, // S6_rol_i_p_acc
2415 : 9717786U, // S6_rol_i_p_and
2416 : 9734170U, // S6_rol_i_p_nac
2417 : 9750554U, // S6_rol_i_p_or
2418 : 9766938U, // S6_rol_i_p_xacc
2419 : 9685018U, // S6_rol_i_r
2420 : 9701402U, // S6_rol_i_r_acc
2421 : 9717786U, // S6_rol_i_r_and
2422 : 9734170U, // S6_rol_i_r_nac
2423 : 9750554U, // S6_rol_i_r_or
2424 : 9766938U, // S6_rol_i_r_xacc
2425 : 9111578U, // S6_vsplatrbp
2426 : 462178330U, // S6_vtrunehb_ppp
2427 : 462211098U, // S6_vtrunohb_ppp
2428 : 2074U, // SA1_addi
2429 : 2074U, // SA1_addrx
2430 : 9783322U, // SA1_addsp
2431 : 1883113498U, // SA1_and1
2432 : 1919003U, // SA1_clrf
2433 : 1919022U, // SA1_clrfnew
2434 : 1919013U, // SA1_clrt
2435 : 1919036U, // SA1_clrtnew
2436 : 6359565U, // SA1_cmpeqi
2437 : 9799706U, // SA1_combine0i
2438 : 9816090U, // SA1_combine1i
2439 : 9832474U, // SA1_combine2i
2440 : 9848858U, // SA1_combine3i
2441 : 1899939866U, // SA1_combinerz
2442 : 9865242U, // SA1_combinezr
2443 : 2074U, // SA1_dec
2444 : 2074U, // SA1_inc
2445 : 50448410U, // SA1_seti
2446 : 50448410U, // SA1_setin1
2447 : 4376602U, // SA1_sxtb
2448 : 4392986U, // SA1_sxth
2449 : 50432026U, // SA1_tfr
2450 : 1916667930U, // SA1_zxtb
2451 : 4687898U, // SA1_zxth
2452 : 727113U, // SAVE_REGISTERS_CALL_V4
2453 : 727113U, // SAVE_REGISTERS_CALL_V4STK
2454 : 727113U, // SAVE_REGISTERS_CALL_V4STK_EXT
2455 : 727113U, // SAVE_REGISTERS_CALL_V4STK_EXT_PIC
2456 : 727113U, // SAVE_REGISTERS_CALL_V4STK_PIC
2457 : 727113U, // SAVE_REGISTERS_CALL_V4_EXT
2458 : 727113U, // SAVE_REGISTERS_CALL_V4_EXT_PIC
2459 : 727113U, // SAVE_REGISTERS_CALL_V4_PIC
2460 : 1174833178U, // SL1_loadri_io
2461 : 1174849562U, // SL1_loadrub_io
2462 : 1162U, // SL2_deallocframe
2463 : 985U, // SL2_jumpr31
2464 : 976U, // SL2_jumpr31_f
2465 : 1013U, // SL2_jumpr31_fnew
2466 : 995U, // SL2_jumpr31_t
2467 : 1039U, // SL2_jumpr31_tnew
2468 : 1174784026U, // SL2_loadrb_io
2469 : 9881626U, // SL2_loadrd_sp
2470 : 1174816794U, // SL2_loadrh_io
2471 : 9898010U, // SL2_loadri_sp
2472 : 1174865946U, // SL2_loadruh_io
2473 : 1198U, // SL2_return
2474 : 1189U, // SL2_return_f
2475 : 1269U, // SL2_return_fnew
2476 : 1213U, // SL2_return_t
2477 : 1300U, // SL2_return_tnew
2478 : 1751533991U, // SS1_storeb_io
2479 : 1751534369U, // SS1_storew_io
2480 : 297132U, // SS2_allocframe
2481 : 1936083367U, // SS2_storebi0
2482 : 1952860583U, // SS2_storebi1
2483 : 51153112U, // SS2_stored_sp
2484 : 1751534074U, // SS2_storeh_io
2485 : 51153123U, // SS2_storew_sp
2486 : 1936083745U, // SS2_storewi0
2487 : 1952860961U, // SS2_storewi1
2488 : 188680218U, // TFRI64_V2_ext
2489 : 50448410U, // TFRI64_V4
2490 : 9914394U, // V6_extractw
2491 : 9930778U, // V6_lvsplatb
2492 : 9947162U, // V6_lvsplath
2493 : 9963546U, // V6_lvsplatw
2494 : 457050138U, // V6_pred_and
2495 : 977143834U, // V6_pred_and_n
2496 : 51226U, // V6_pred_not
2497 : 457197594U, // V6_pred_or
2498 : 977291290U, // V6_pred_or_n
2499 : 9979930U, // V6_pred_scalar2
2500 : 9996314U, // V6_pred_scalar2v2
2501 : 4671514U, // V6_pred_xor
2502 : 681101338U, // V6_shuffeqh
2503 : 1972963354U, // V6_shuffeqw
2504 : 1175537690U, // V6_vL32Ub_ai
2505 : 1209092122U, // V6_vL32Ub_pi
2506 : 1192314906U, // V6_vL32Ub_ppu
2507 : 1175521306U, // V6_vL32b_ai
2508 : 1184450586U, // V6_vL32b_cur_ai
2509 : 318836835U, // V6_vL32b_cur_npred_ai
2510 : 318840931U, // V6_vL32b_cur_npred_pi
2511 : 318840931U, // V6_vL32b_cur_npred_ppu
2512 : 1218005018U, // V6_vL32b_cur_pi
2513 : 1201227802U, // V6_vL32b_cur_ppu
2514 : 318837014U, // V6_vL32b_cur_pred_ai
2515 : 318841110U, // V6_vL32b_cur_pred_pi
2516 : 318841110U, // V6_vL32b_cur_pred_ppu
2517 : 335614051U, // V6_vL32b_npred_ai
2518 : 335618147U, // V6_vL32b_npred_pi
2519 : 335618147U, // V6_vL32b_npred_ppu
2520 : 1175521306U, // V6_vL32b_nt_ai
2521 : 1184450586U, // V6_vL32b_nt_cur_ai
2522 : 318836835U, // V6_vL32b_nt_cur_npred_ai
2523 : 318840931U, // V6_vL32b_nt_cur_npred_pi
2524 : 318840931U, // V6_vL32b_nt_cur_npred_ppu
2525 : 1218005018U, // V6_vL32b_nt_cur_pi
2526 : 1201227802U, // V6_vL32b_nt_cur_ppu
2527 : 318837014U, // V6_vL32b_nt_cur_pred_ai
2528 : 318841110U, // V6_vL32b_nt_cur_pred_pi
2529 : 318841110U, // V6_vL32b_nt_cur_pred_ppu
2530 : 335614051U, // V6_vL32b_nt_npred_ai
2531 : 335618147U, // V6_vL32b_nt_npred_pi
2532 : 335618147U, // V6_vL32b_nt_npred_ppu
2533 : 1209075738U, // V6_vL32b_nt_pi
2534 : 1192298522U, // V6_vL32b_nt_ppu
2535 : 335614230U, // V6_vL32b_nt_pred_ai
2536 : 335618326U, // V6_vL32b_nt_pred_pi
2537 : 335618326U, // V6_vL32b_nt_pred_ppu
2538 : 1184466970U, // V6_vL32b_nt_tmp_ai
2539 : 369168483U, // V6_vL32b_nt_tmp_npred_ai
2540 : 369172579U, // V6_vL32b_nt_tmp_npred_pi
2541 : 369172579U, // V6_vL32b_nt_tmp_npred_ppu
2542 : 1218021402U, // V6_vL32b_nt_tmp_pi
2543 : 1201244186U, // V6_vL32b_nt_tmp_ppu
2544 : 369168662U, // V6_vL32b_nt_tmp_pred_ai
2545 : 369172758U, // V6_vL32b_nt_tmp_pred_pi
2546 : 369172758U, // V6_vL32b_nt_tmp_pred_ppu
2547 : 1209075738U, // V6_vL32b_pi
2548 : 1192298522U, // V6_vL32b_ppu
2549 : 335614230U, // V6_vL32b_pred_ai
2550 : 335618326U, // V6_vL32b_pred_pi
2551 : 335618326U, // V6_vL32b_pred_ppu
2552 : 1184466970U, // V6_vL32b_tmp_ai
2553 : 369168483U, // V6_vL32b_tmp_npred_ai
2554 : 369172579U, // V6_vL32b_tmp_npred_pi
2555 : 369172579U, // V6_vL32b_tmp_npred_ppu
2556 : 1218021402U, // V6_vL32b_tmp_pi
2557 : 1201244186U, // V6_vL32b_tmp_ppu
2558 : 369168662U, // V6_vL32b_tmp_pred_ai
2559 : 369172758U, // V6_vL32b_tmp_pred_pi
2560 : 369172758U, // V6_vL32b_tmp_pred_ppu
2561 : 1751534307U, // V6_vS32Ub_ai
2562 : 1198179U, // V6_vS32Ub_npred_ai
2563 : 1729253475U, // V6_vS32Ub_npred_pi
2564 : 1729253475U, // V6_vS32Ub_npred_ppu
2565 : 1753762531U, // V6_vS32Ub_pi
2566 : 1753746147U, // V6_vS32Ub_ppu
2567 : 1198358U, // V6_vS32Ub_pred_ai
2568 : 1729253654U, // V6_vS32Ub_pred_pi
2569 : 1729253654U, // V6_vS32Ub_pred_ppu
2570 : 1751534087U, // V6_vS32b_ai
2571 : 1751534087U, // V6_vS32b_new_ai
2572 : 1181795U, // V6_vS32b_new_npred_ai
2573 : 1729237091U, // V6_vS32b_new_npred_pi
2574 : 1729237091U, // V6_vS32b_new_npred_ppu
2575 : 1753762311U, // V6_vS32b_new_pi
2576 : 1753745927U, // V6_vS32b_new_ppu
2577 : 1181974U, // V6_vS32b_new_pred_ai
2578 : 1729237270U, // V6_vS32b_new_pred_pi
2579 : 1729237270U, // V6_vS32b_new_pred_ppu
2580 : 1181795U, // V6_vS32b_npred_ai
2581 : 1729237091U, // V6_vS32b_npred_pi
2582 : 1729237091U, // V6_vS32b_npred_ppu
2583 : 1181795U, // V6_vS32b_nqpred_ai
2584 : 1729237091U, // V6_vS32b_nqpred_pi
2585 : 1729237091U, // V6_vS32b_nqpred_ppu
2586 : 1986415111U, // V6_vS32b_nt_ai
2587 : 1986415111U, // V6_vS32b_nt_new_ai
2588 : 1181795U, // V6_vS32b_nt_new_npred_ai
2589 : 1729237091U, // V6_vS32b_nt_new_npred_pi
2590 : 1729237091U, // V6_vS32b_nt_new_npred_ppu
2591 : 1988643335U, // V6_vS32b_nt_new_pi
2592 : 1988626951U, // V6_vS32b_nt_new_ppu
2593 : 1181974U, // V6_vS32b_nt_new_pred_ai
2594 : 1729237270U, // V6_vS32b_nt_new_pred_pi
2595 : 1729237270U, // V6_vS32b_nt_new_pred_ppu
2596 : 1181795U, // V6_vS32b_nt_npred_ai
2597 : 1729237091U, // V6_vS32b_nt_npred_pi
2598 : 1729237091U, // V6_vS32b_nt_npred_ppu
2599 : 1181795U, // V6_vS32b_nt_nqpred_ai
2600 : 1729237091U, // V6_vS32b_nt_nqpred_pi
2601 : 1729237091U, // V6_vS32b_nt_nqpred_ppu
2602 : 1988643335U, // V6_vS32b_nt_pi
2603 : 1988626951U, // V6_vS32b_nt_ppu
2604 : 1181974U, // V6_vS32b_nt_pred_ai
2605 : 1729237270U, // V6_vS32b_nt_pred_pi
2606 : 1729237270U, // V6_vS32b_nt_pred_ppu
2607 : 1181974U, // V6_vS32b_nt_qpred_ai
2608 : 1729237270U, // V6_vS32b_nt_qpred_pi
2609 : 1729237270U, // V6_vS32b_nt_qpred_ppu
2610 : 1753762311U, // V6_vS32b_pi
2611 : 1753745927U, // V6_vS32b_ppu
2612 : 1181974U, // V6_vS32b_pred_ai
2613 : 1729237270U, // V6_vS32b_pred_pi
2614 : 1729237270U, // V6_vS32b_pred_ppu
2615 : 1181974U, // V6_vS32b_qpred_ai
2616 : 1729237270U, // V6_vS32b_qpred_pi
2617 : 1729237270U, // V6_vS32b_qpred_ppu
2618 : 2003192327U, // V6_vS32b_srls_ai
2619 : 2005420551U, // V6_vS32b_srls_pi
2620 : 2005404167U, // V6_vS32b_srls_ppu
2621 : 2023344154U, // V6_vabsb
2622 : 2040121370U, // V6_vabsb_sat
2623 : 681183258U, // V6_vabsdiffh
2624 : 10111002U, // V6_vabsdiffub
2625 : 295307290U, // V6_vabsdiffuh
2626 : 10127386U, // V6_vabsdiffw
2627 : 2056964122U, // V6_vabsh
2628 : 2073741338U, // V6_vabsh_sat
2629 : 2090534938U, // V6_vabsw
2630 : 2107312154U, // V6_vabsw_sat
2631 : 2023442458U, // V6_vaddb
2632 : 2023442458U, // V6_vaddb_dv
2633 : 402722915U, // V6_vaddbnq
2634 : 402723094U, // V6_vaddbq
2635 : 2040219674U, // V6_vaddbsat
2636 : 2040219674U, // V6_vaddbsat_dv
2637 : 77301786U, // V6_vaddcarry
2638 : 10209306U, // V6_vaddclbh
2639 : 10225690U, // V6_vaddclbw
2640 : 681330714U, // V6_vaddh
2641 : 681330714U, // V6_vaddh_dv
2642 : 419500131U, // V6_vaddhnq
2643 : 419500310U, // V6_vaddhq
2644 : 681330714U, // V6_vaddhsat
2645 : 681330714U, // V6_vaddhsat_dv
2646 : 10192922U, // V6_vaddhw
2647 : 681347098U, // V6_vaddhw_acc
2648 : 278677530U, // V6_vaddubh
2649 : 10274842U, // V6_vaddubh_acc
2650 : 2124220442U, // V6_vaddubsat
2651 : 2124220442U, // V6_vaddubsat_dv
2652 : 2040334362U, // V6_vaddububb_sat
2653 : 10307610U, // V6_vadduhsat
2654 : 10307610U, // V6_vadduhsat_dv
2655 : 10192922U, // V6_vadduhw
2656 : 295471130U, // V6_vadduhw_acc
2657 : 10323994U, // V6_vadduwsat
2658 : 10323994U, // V6_vadduwsat_dv
2659 : 10192922U, // V6_vaddw
2660 : 10192922U, // V6_vaddw_dv
2661 : 436277347U, // V6_vaddwnq
2662 : 436277526U, // V6_vaddwq
2663 : 10192922U, // V6_vaddwsat
2664 : 10192922U, // V6_vaddwsat_dv
2665 : 463325210U, // V6_valignb
2666 : 194889754U, // V6_valignbi
2667 : 10356762U, // V6_vand
2668 : 10373146U, // V6_vandnqrt
2669 : 10389530U, // V6_vandnqrt_acc
2670 : 10356762U, // V6_vandqrt
2671 : 10405914U, // V6_vandqrt_acc
2672 : 10373146U, // V6_vandvnqv
2673 : 10356762U, // V6_vandvqv
2674 : 10356762U, // V6_vandvrt
2675 : 10405914U, // V6_vandvrt_acc
2676 : 27199514U, // V6_vaslh
2677 : 10438682U, // V6_vaslh_acc
2678 : 2057242650U, // V6_vaslhv
2679 : 27232282U, // V6_vaslw
2680 : 10471450U, // V6_vaslw_acc
2681 : 2090829850U, // V6_vaslwv
2682 : 681576474U, // V6_vasrh
2683 : 10504218U, // V6_vasrh_acc
2684 : 480282650U, // V6_vasrhbrndsat
2685 : 396396570U, // V6_vasrhbsat
2686 : 681625626U, // V6_vasrhubrndsat
2687 : 681625626U, // V6_vasrhubsat
2688 : 681576474U, // V6_vasrhv
2689 : 295749658U, // V6_vasruhubrndsat
2690 : 295749658U, // V6_vasruhubsat
2691 : 312543258U, // V6_vasruwuhrndsat
2692 : 312543258U, // V6_vasruwuhsat
2693 : 27346970U, // V6_vasrw
2694 : 10586138U, // V6_vasrw_acc
2695 : 1973422106U, // V6_vasrwh
2696 : 1973422106U, // V6_vasrwhrndsat
2697 : 1973422106U, // V6_vasrwhsat
2698 : 1973487642U, // V6_vasrwuhrndsat
2699 : 1973487642U, // V6_vasrwuhsat
2700 : 2090944538U, // V6_vasrwv
2701 : 50432026U, // V6_vassign
2702 : 2023868442U, // V6_vavgb
2703 : 2141308954U, // V6_vavgbrnd
2704 : 2057439258U, // V6_vavgh
2705 : 2158102554U, // V6_vavghrnd
2706 : 581060634U, // V6_vavgub
2707 : 2174896154U, // V6_vavgubrnd
2708 : 2191689754U, // V6_vavguh
2709 : 2208466970U, // V6_vavguhrnd
2710 : 2225260570U, // V6_vavguw
2711 : 2242037786U, // V6_vavguwrnd
2712 : 2091059226U, // V6_vavgw
2713 : 2258831386U, // V6_vavgwrnd
2714 : 2264994070U, // V6_vccombine
2715 : 10700826U, // V6_vcl0h
2716 : 10717210U, // V6_vcl0w
2717 : 33624342U, // V6_vcmov
2718 : 10733594U, // V6_vcombine
2719 : 3557888U, // V6_vdeal
2720 : 10749978U, // V6_vdealb
2721 : 10766362U, // V6_vdealb4w
2722 : 10782746U, // V6_vdealh
2723 : 10799130U, // V6_vdealvdd
2724 : 10815514U, // V6_vdelta
2725 : 10831898U, // V6_vdmpybus
2726 : 10848282U, // V6_vdmpybus_acc
2727 : 10831898U, // V6_vdmpybus_dv
2728 : 10848282U, // V6_vdmpybus_dv_acc
2729 : 2024130586U, // V6_vdmpyhb
2730 : 2024146970U, // V6_vdmpyhb_acc
2731 : 2024130586U, // V6_vdmpyhb_dv
2732 : 2024146970U, // V6_vdmpyhb_dv_acc
2733 : 2074462234U, // V6_vdmpyhisat
2734 : 2074478618U, // V6_vdmpyhisat_acc
2735 : 2074462234U, // V6_vdmpyhsat
2736 : 2074478618U, // V6_vdmpyhsat_acc
2737 : 2292566042U, // V6_vdmpyhsuisat
2738 : 2292582426U, // V6_vdmpyhsuisat_acc
2739 : 2309343258U, // V6_vdmpyhsusat
2740 : 2309359642U, // V6_vdmpyhsusat_acc
2741 : 2074462234U, // V6_vdmpyhvsat
2742 : 2074478618U, // V6_vdmpyhvsat_acc
2743 : 10897434U, // V6_vdsaduh
2744 : 10913818U, // V6_vdsaduh_acc
2745 : 554666010U, // V6_veqb
2746 : 554682394U, // V6_veqb_and
2747 : 554698778U, // V6_veqb_or
2748 : 554715162U, // V6_veqb_xor
2749 : 672106522U, // V6_veqh
2750 : 672122906U, // V6_veqh_and
2751 : 672139290U, // V6_veqh_or
2752 : 672155674U, // V6_veqh_xor
2753 : 1963952154U, // V6_veqw
2754 : 1963968538U, // V6_veqw_and
2755 : 1963984922U, // V6_veqw_or
2756 : 1964001306U, // V6_veqw_xor
2757 : 3557952U, // V6_vgathermh
2758 : 2326186262U, // V6_vgathermhq
2759 : 3557952U, // V6_vgathermhw
2760 : 2342963478U, // V6_vgathermhwq
2761 : 3557970U, // V6_vgathermw
2762 : 10946838U, // V6_vgathermwq
2763 : 564611098U, // V6_vgtb
2764 : 564627482U, // V6_vgtb_and
2765 : 564643866U, // V6_vgtb_or
2766 : 564660250U, // V6_vgtb_xor
2767 : 682051610U, // V6_vgth
2768 : 682067994U, // V6_vgth_and
2769 : 682084378U, // V6_vgth_or
2770 : 682100762U, // V6_vgth_xor
2771 : 279398426U, // V6_vgtub
2772 : 279414810U, // V6_vgtub_and
2773 : 279431194U, // V6_vgtub_or
2774 : 279447578U, // V6_vgtub_xor
2775 : 296175642U, // V6_vgtuh
2776 : 296192026U, // V6_vgtuh_and
2777 : 296208410U, // V6_vgtuh_or
2778 : 296224794U, // V6_vgtuh_xor
2779 : 312952858U, // V6_vgtuw
2780 : 312969242U, // V6_vgtuw_and
2781 : 312985626U, // V6_vgtuw_or
2782 : 313002010U, // V6_vgtuw_xor
2783 : 1973897242U, // V6_vgtw
2784 : 1973913626U, // V6_vgtw_and
2785 : 1973930010U, // V6_vgtw_or
2786 : 1973946394U, // V6_vgtw_xor
2787 : 1336U, // V6_vhist
2788 : 297692U, // V6_vhistq
2789 : 11028506U, // V6_vinsertwr
2790 : 464029722U, // V6_vlalignb
2791 : 195594266U, // V6_vlalignbi
2792 : 11061274U, // V6_vlsrb
2793 : 11077658U, // V6_vlsrh
2794 : 11094042U, // V6_vlsrhv
2795 : 11110426U, // V6_vlsrw
2796 : 11126810U, // V6_vlsrwv
2797 : 11143194U, // V6_vlut4
2798 : 564807706U, // V6_vlutvvb
2799 : 564807706U, // V6_vlutvvb_nm
2800 : 564824090U, // V6_vlutvvb_oracc
2801 : 2359986202U, // V6_vlutvvb_oracci
2802 : 2359969818U, // V6_vlutvvbi
2803 : 682280986U, // V6_vlutvwh
2804 : 682280986U, // V6_vlutvwh_nm
2805 : 682297370U, // V6_vlutvwh_oracc
2806 : 2376796186U, // V6_vlutvwh_oracci
2807 : 2376779802U, // V6_vlutvwhi
2808 : 11225114U, // V6_vmaxb
2809 : 11241498U, // V6_vmaxh
2810 : 11257882U, // V6_vmaxub
2811 : 11274266U, // V6_vmaxuh
2812 : 11290650U, // V6_vmaxw
2813 : 11307034U, // V6_vminb
2814 : 11323418U, // V6_vminh
2815 : 11339802U, // V6_vminub
2816 : 11356186U, // V6_vminuh
2817 : 11372570U, // V6_vminw
2818 : 279824410U, // V6_vmpabus
2819 : 2024671258U, // V6_vmpabus_acc
2820 : 279824410U, // V6_vmpabusv
2821 : 279824410U, // V6_vmpabuu
2822 : 581830682U, // V6_vmpabuu_acc
2823 : 279824410U, // V6_vmpabuuv
2824 : 682510362U, // V6_vmpahb
2825 : 682526746U, // V6_vmpahb_acc
2826 : 682477594U, // V6_vmpahhsat
2827 : 296634394U, // V6_vmpauhb
2828 : 296650778U, // V6_vmpauhb_acc
2829 : 682477594U, // V6_vmpauhuhsat
2830 : 11454490U, // V6_vmpsuhuhsat
2831 : 279906330U, // V6_vmpybus
2832 : 279922714U, // V6_vmpybus_acc
2833 : 279906330U, // V6_vmpybusv
2834 : 279922714U, // V6_vmpybusv_acc
2835 : 565119002U, // V6_vmpybv
2836 : 565135386U, // V6_vmpybv_acc
2837 : 11503642U, // V6_vmpyewuh
2838 : 11520026U, // V6_vmpyewuh_64
2839 : 2058356762U, // V6_vmpyh
2840 : 2058373146U, // V6_vmpyh_acc
2841 : 2075150362U, // V6_vmpyhsat_acc
2842 : 682559514U, // V6_vmpyhsrs
2843 : 682559514U, // V6_vmpyhss
2844 : 2192574490U, // V6_vmpyhus
2845 : 2192590874U, // V6_vmpyhus_acc
2846 : 2058356762U, // V6_vmpyhv
2847 : 2058373146U, // V6_vmpyhv_acc
2848 : 682559514U, // V6_vmpyhvsrs
2849 : 11569178U, // V6_vmpyieoh
2850 : 2058405914U, // V6_vmpyiewh_acc
2851 : 11601946U, // V6_vmpyiewuh
2852 : 2192623642U, // V6_vmpyiewuh_acc
2853 : 2058438682U, // V6_vmpyih
2854 : 2058455066U, // V6_vmpyih_acc
2855 : 2024884250U, // V6_vmpyihb
2856 : 2024900634U, // V6_vmpyihb_acc
2857 : 11651098U, // V6_vmpyiowh
2858 : 2024933402U, // V6_vmpyiwb
2859 : 2024949786U, // V6_vmpyiwb_acc
2860 : 2058487834U, // V6_vmpyiwh
2861 : 2058504218U, // V6_vmpyiwh_acc
2862 : 582092826U, // V6_vmpyiwub
2863 : 582109210U, // V6_vmpyiwub_acc
2864 : 2394064922U, // V6_vmpyowh
2865 : 11716634U, // V6_vmpyowh_64_acc
2866 : 2410842138U, // V6_vmpyowh_rnd
2867 : 2427652122U, // V6_vmpyowh_rnd_sacc
2868 : 2444429338U, // V6_vmpyowh_sacc
2869 : 11749402U, // V6_vmpyub
2870 : 11765786U, // V6_vmpyub_acc
2871 : 11749402U, // V6_vmpyubv
2872 : 11765786U, // V6_vmpyubv_acc
2873 : 11782170U, // V6_vmpyuh
2874 : 11798554U, // V6_vmpyuh_acc
2875 : 11814938U, // V6_vmpyuhe
2876 : 11831322U, // V6_vmpyuhe_acc
2877 : 11782170U, // V6_vmpyuhv
2878 : 11798554U, // V6_vmpyuhv_acc
2879 : 5244954U, // V6_vmux
2880 : 565495834U, // V6_vnavgb
2881 : 11864090U, // V6_vnavgh
2882 : 280283162U, // V6_vnavgub
2883 : 11880474U, // V6_vnavgw
2884 : 2264993891U, // V6_vnccombine
2885 : 33624163U, // V6_vncmov
2886 : 11896858U, // V6_vnormamth
2887 : 11913242U, // V6_vnormamtw
2888 : 11929626U, // V6_vnot
2889 : 11946010U, // V6_vor
2890 : 11962394U, // V6_vpackeb
2891 : 11978778U, // V6_vpackeh
2892 : 11995162U, // V6_vpackhb_sat
2893 : 12011546U, // V6_vpackhub_sat
2894 : 12027930U, // V6_vpackob
2895 : 12044314U, // V6_vpackoh
2896 : 12060698U, // V6_vpackwh_sat
2897 : 12077082U, // V6_vpackwuh_sat
2898 : 12093466U, // V6_vpopcounth
2899 : 12109850U, // V6_vprefixqb
2900 : 12126234U, // V6_vprefixqh
2901 : 12142618U, // V6_vprefixqw
2902 : 12159002U, // V6_vrdelta
2903 : 556861466U, // V6_vrmpybub_rtt
2904 : 556845082U, // V6_vrmpybub_rtt_acc
2905 : 271648794U, // V6_vrmpybus
2906 : 271632410U, // V6_vrmpybus_acc
2907 : 271648794U, // V6_vrmpybusi
2908 : 271632410U, // V6_vrmpybusi_acc
2909 : 271648794U, // V6_vrmpybusv
2910 : 271632410U, // V6_vrmpybusv_acc
2911 : 556861466U, // V6_vrmpybv
2912 : 556845082U, // V6_vrmpybv_acc
2913 : 573769754U, // V6_vrmpyub
2914 : 573753370U, // V6_vrmpyub_acc
2915 : 573769754U, // V6_vrmpyub_rtt
2916 : 573753370U, // V6_vrmpyub_rtt_acc
2917 : 2452817946U, // V6_vrmpyubi
2918 : 2452801562U, // V6_vrmpyubi_acc
2919 : 573769754U, // V6_vrmpyubv
2920 : 573753370U, // V6_vrmpyubv_acc
2921 : 12175386U, // V6_vror
2922 : 12191770U, // V6_vroundhb
2923 : 683296794U, // V6_vroundhub
2924 : 297420826U, // V6_vrounduhub
2925 : 314214426U, // V6_vrounduwuh
2926 : 12240922U, // V6_vroundwh
2927 : 1975158810U, // V6_vroundwuh
2928 : 12257306U, // V6_vrsadubi
2929 : 12273690U, // V6_vrsadubi_acc
2930 : 12290074U, // V6_vsathub
2931 : 12306458U, // V6_vsatuwuh
2932 : 12322842U, // V6_vsatwh
2933 : 12339226U, // V6_vsb
2934 : 3557988U, // V6_vscattermh
2935 : 3557988U, // V6_vscattermh_add
2936 : 2469824790U, // V6_vscattermhq
2937 : 3557988U, // V6_vscattermhw
2938 : 3557988U, // V6_vscattermhw_add
2939 : 2486602006U, // V6_vscattermhwq
2940 : 3557988U, // V6_vscattermw
2941 : 3557988U, // V6_vscattermw_add
2942 : 2503379222U, // V6_vscattermwq
2943 : 12355610U, // V6_vsh
2944 : 681117722U, // V6_vshufeh
2945 : 3557856U, // V6_vshuff
2946 : 12371994U, // V6_vshuffb
2947 : 563660826U, // V6_vshuffeb
2948 : 12388378U, // V6_vshuffh
2949 : 12404762U, // V6_vshuffob
2950 : 12421146U, // V6_vshuffvdd
2951 : 12437530U, // V6_vshufoeb
2952 : 12453914U, // V6_vshufoeh
2953 : 12470298U, // V6_vshufoh
2954 : 2025752602U, // V6_vsubb
2955 : 2025752602U, // V6_vsubb_dv
2956 : 620826723U, // V6_vsubbnq
2957 : 620826902U, // V6_vsubbq
2958 : 2042529818U, // V6_vsubbsat
2959 : 2042529818U, // V6_vsubbsat_dv
2960 : 79611930U, // V6_vsubcarry
2961 : 683608090U, // V6_vsubh
2962 : 683608090U, // V6_vsubh_dv
2963 : 637603939U, // V6_vsubhnq
2964 : 637604118U, // V6_vsubhq
2965 : 683608090U, // V6_vsubhsat
2966 : 683608090U, // V6_vsubhsat_dv
2967 : 12503066U, // V6_vsubhw
2968 : 280954906U, // V6_vsububh
2969 : 2126465050U, // V6_vsububsat
2970 : 2126465050U, // V6_vsububsat_dv
2971 : 2042578970U, // V6_vsubububb_sat
2972 : 12552218U, // V6_vsubuhsat
2973 : 12552218U, // V6_vsubuhsat_dv
2974 : 12503066U, // V6_vsubuhw
2975 : 12568602U, // V6_vsubuwsat
2976 : 12568602U, // V6_vsubuwsat_dv
2977 : 12503066U, // V6_vsubw
2978 : 12503066U, // V6_vsubw_dv
2979 : 654381155U, // V6_vsubwnq
2980 : 654381334U, // V6_vsubwq
2981 : 12503066U, // V6_vsubwsat
2982 : 12503066U, // V6_vsubwsat_dv
2983 : 12584986U, // V6_vswap
2984 : 566249498U, // V6_vtmpyb
2985 : 566265882U, // V6_vtmpyb_acc
2986 : 281036826U, // V6_vtmpybus
2987 : 281053210U, // V6_vtmpybus_acc
2988 : 12634138U, // V6_vtmpyhb
2989 : 12650522U, // V6_vtmpyhb_acc
2990 : 12666906U, // V6_vunpackb
2991 : 12683290U, // V6_vunpackh
2992 : 12699674U, // V6_vunpackob
2993 : 12716058U, // V6_vunpackoh
2994 : 12732442U, // V6_vunpackub
2995 : 12748826U, // V6_vunpackuh
2996 : 1084U, // V6_vwhist128
2997 : 297106U, // V6_vwhist128m
2998 : 297324U, // V6_vwhist128q
2999 : 6359404U, // V6_vwhist128qm
3000 : 1074U, // V6_vwhist256
3001 : 1248U, // V6_vwhist256_sat
3002 : 297313U, // V6_vwhist256q
3003 : 12765537U, // V6_vwhist256q_sat
3004 : 12781594U, // V6_vxor
3005 : 12797978U, // V6_vzb
3006 : 12814362U, // V6_vzh
3007 : 1240U, // Y2_barrier
3008 : 1330U, // Y2_break
3009 : 297335U, // Y2_dccleana
3010 : 297370U, // Y2_dccleaninva
3011 : 23480817U, // Y2_dcfetchbo
3012 : 297354U, // Y2_dcinva
3013 : 297345U, // Y2_dczeroa
3014 : 297362U, // Y2_icinva
3015 : 1156U, // Y2_isync
3016 : 1262U, // Y2_syncht
3017 : 3557864U, // Y4_l2fetch
3018 : 297421U, // Y4_trace
3019 : 3557864U, // Y5_l2fetch
3020 : 2074U, // dep_A2_addsat
3021 : 4327450U, // dep_A2_subsat
3022 : 2525382682U, // dep_S2_packhl
3023 : };
3024 :
3025 : static const uint16_t OpInfo1[] = {
3026 : 0U, // PHI
3027 : 0U, // INLINEASM
3028 : 0U, // CFI_INSTRUCTION
3029 : 0U, // EH_LABEL
3030 : 0U, // GC_LABEL
3031 : 0U, // ANNOTATION_LABEL
3032 : 0U, // KILL
3033 : 0U, // EXTRACT_SUBREG
3034 : 0U, // INSERT_SUBREG
3035 : 0U, // IMPLICIT_DEF
3036 : 0U, // SUBREG_TO_REG
3037 : 0U, // COPY_TO_REGCLASS
3038 : 0U, // DBG_VALUE
3039 : 0U, // DBG_LABEL
3040 : 0U, // REG_SEQUENCE
3041 : 0U, // COPY
3042 : 0U, // BUNDLE
3043 : 0U, // LIFETIME_START
3044 : 0U, // LIFETIME_END
3045 : 0U, // STACKMAP
3046 : 0U, // FENTRY_CALL
3047 : 0U, // PATCHPOINT
3048 : 0U, // LOAD_STACK_GUARD
3049 : 0U, // STATEPOINT
3050 : 0U, // LOCAL_ESCAPE
3051 : 0U, // FAULTING_OP
3052 : 0U, // PATCHABLE_OP
3053 : 0U, // PATCHABLE_FUNCTION_ENTER
3054 : 0U, // PATCHABLE_RET
3055 : 0U, // PATCHABLE_FUNCTION_EXIT
3056 : 0U, // PATCHABLE_TAIL_CALL
3057 : 0U, // PATCHABLE_EVENT_CALL
3058 : 0U, // PATCHABLE_TYPED_EVENT_CALL
3059 : 0U, // ICALL_BRANCH_FUNNEL
3060 : 0U, // G_ADD
3061 : 0U, // G_SUB
3062 : 0U, // G_MUL
3063 : 0U, // G_SDIV
3064 : 0U, // G_UDIV
3065 : 0U, // G_SREM
3066 : 0U, // G_UREM
3067 : 0U, // G_AND
3068 : 0U, // G_OR
3069 : 0U, // G_XOR
3070 : 0U, // G_IMPLICIT_DEF
3071 : 0U, // G_PHI
3072 : 0U, // G_FRAME_INDEX
3073 : 0U, // G_GLOBAL_VALUE
3074 : 0U, // G_EXTRACT
3075 : 0U, // G_UNMERGE_VALUES
3076 : 0U, // G_INSERT
3077 : 0U, // G_MERGE_VALUES
3078 : 0U, // G_PTRTOINT
3079 : 0U, // G_INTTOPTR
3080 : 0U, // G_BITCAST
3081 : 0U, // G_INTRINSIC_TRUNC
3082 : 0U, // G_INTRINSIC_ROUND
3083 : 0U, // G_LOAD
3084 : 0U, // G_SEXTLOAD
3085 : 0U, // G_ZEXTLOAD
3086 : 0U, // G_STORE
3087 : 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
3088 : 0U, // G_ATOMIC_CMPXCHG
3089 : 0U, // G_ATOMICRMW_XCHG
3090 : 0U, // G_ATOMICRMW_ADD
3091 : 0U, // G_ATOMICRMW_SUB
3092 : 0U, // G_ATOMICRMW_AND
3093 : 0U, // G_ATOMICRMW_NAND
3094 : 0U, // G_ATOMICRMW_OR
3095 : 0U, // G_ATOMICRMW_XOR
3096 : 0U, // G_ATOMICRMW_MAX
3097 : 0U, // G_ATOMICRMW_MIN
3098 : 0U, // G_ATOMICRMW_UMAX
3099 : 0U, // G_ATOMICRMW_UMIN
3100 : 0U, // G_BRCOND
3101 : 0U, // G_BRINDIRECT
3102 : 0U, // G_INTRINSIC
3103 : 0U, // G_INTRINSIC_W_SIDE_EFFECTS
3104 : 0U, // G_ANYEXT
3105 : 0U, // G_TRUNC
3106 : 0U, // G_CONSTANT
3107 : 0U, // G_FCONSTANT
3108 : 0U, // G_VASTART
3109 : 0U, // G_VAARG
3110 : 0U, // G_SEXT
3111 : 0U, // G_ZEXT
3112 : 0U, // G_SHL
3113 : 0U, // G_LSHR
3114 : 0U, // G_ASHR
3115 : 0U, // G_ICMP
3116 : 0U, // G_FCMP
3117 : 0U, // G_SELECT
3118 : 0U, // G_UADDO
3119 : 0U, // G_UADDE
3120 : 0U, // G_USUBO
3121 : 0U, // G_USUBE
3122 : 0U, // G_SADDO
3123 : 0U, // G_SADDE
3124 : 0U, // G_SSUBO
3125 : 0U, // G_SSUBE
3126 : 0U, // G_UMULO
3127 : 0U, // G_SMULO
3128 : 0U, // G_UMULH
3129 : 0U, // G_SMULH
3130 : 0U, // G_FADD
3131 : 0U, // G_FSUB
3132 : 0U, // G_FMUL
3133 : 0U, // G_FMA
3134 : 0U, // G_FDIV
3135 : 0U, // G_FREM
3136 : 0U, // G_FPOW
3137 : 0U, // G_FEXP
3138 : 0U, // G_FEXP2
3139 : 0U, // G_FLOG
3140 : 0U, // G_FLOG2
3141 : 0U, // G_FNEG
3142 : 0U, // G_FPEXT
3143 : 0U, // G_FPTRUNC
3144 : 0U, // G_FPTOSI
3145 : 0U, // G_FPTOUI
3146 : 0U, // G_SITOFP
3147 : 0U, // G_UITOFP
3148 : 0U, // G_FABS
3149 : 0U, // G_GEP
3150 : 0U, // G_PTR_MASK
3151 : 0U, // G_BR
3152 : 0U, // G_INSERT_VECTOR_ELT
3153 : 0U, // G_EXTRACT_VECTOR_ELT
3154 : 0U, // G_SHUFFLE_VECTOR
3155 : 0U, // G_CTTZ
3156 : 0U, // G_CTTZ_ZERO_UNDEF
3157 : 0U, // G_CTLZ
3158 : 0U, // G_CTLZ_ZERO_UNDEF
3159 : 0U, // G_CTPOP
3160 : 0U, // G_BSWAP
3161 : 0U, // G_ADDRSPACE_CAST
3162 : 0U, // G_BLOCK_ADDR
3163 : 0U, // A2_addsp
3164 : 0U, // A2_iconst
3165 : 0U, // A2_neg
3166 : 0U, // A2_not
3167 : 0U, // A2_tfrf
3168 : 0U, // A2_tfrfnew
3169 : 0U, // A2_tfrp
3170 : 0U, // A2_tfrpf
3171 : 0U, // A2_tfrpfnew
3172 : 0U, // A2_tfrpi
3173 : 0U, // A2_tfrpt
3174 : 0U, // A2_tfrptnew
3175 : 0U, // A2_tfrt
3176 : 0U, // A2_tfrtnew
3177 : 0U, // A2_vaddb_map
3178 : 0U, // A2_vsubb_map
3179 : 0U, // A2_zxtb
3180 : 0U, // A4_boundscheck
3181 : 0U, // ADJCALLSTACKDOWN
3182 : 0U, // ADJCALLSTACKUP
3183 : 0U, // C2_cmpgei
3184 : 0U, // C2_cmpgeui
3185 : 0U, // C2_cmplt
3186 : 0U, // C2_cmpltu
3187 : 0U, // C2_pxfer_map
3188 : 0U, // DUPLEX_Pseudo
3189 : 0U, // ENDLOOP0
3190 : 0U, // ENDLOOP01
3191 : 0U, // ENDLOOP1
3192 : 0U, // J2_endloop0
3193 : 0U, // J2_endloop01
3194 : 0U, // J2_endloop1
3195 : 0U, // J2_jumpf_nopred_map
3196 : 0U, // J2_jumprf_nopred_map
3197 : 0U, // J2_jumprt_nopred_map
3198 : 0U, // J2_jumpt_nopred_map
3199 : 0U, // J2_trap1_noregmap
3200 : 1U, // L2_loadalignb_zomap
3201 : 1U, // L2_loadalignh_zomap
3202 : 0U, // L2_loadbsw2_zomap
3203 : 0U, // L2_loadbsw4_zomap
3204 : 0U, // L2_loadbzw2_zomap
3205 : 0U, // L2_loadbzw4_zomap
3206 : 0U, // L2_loadrb_zomap
3207 : 0U, // L2_loadrd_zomap
3208 : 0U, // L2_loadrh_zomap
3209 : 0U, // L2_loadri_zomap
3210 : 0U, // L2_loadrub_zomap
3211 : 0U, // L2_loadruh_zomap
3212 : 66U, // L2_ploadrbf_zomap
3213 : 66U, // L2_ploadrbfnew_zomap
3214 : 66U, // L2_ploadrbt_zomap
3215 : 66U, // L2_ploadrbtnew_zomap
3216 : 66U, // L2_ploadrdf_zomap
3217 : 66U, // L2_ploadrdfnew_zomap
3218 : 66U, // L2_ploadrdt_zomap
3219 : 66U, // L2_ploadrdtnew_zomap
3220 : 66U, // L2_ploadrhf_zomap
3221 : 66U, // L2_ploadrhfnew_zomap
3222 : 66U, // L2_ploadrht_zomap
3223 : 66U, // L2_ploadrhtnew_zomap
3224 : 66U, // L2_ploadrif_zomap
3225 : 66U, // L2_ploadrifnew_zomap
3226 : 66U, // L2_ploadrit_zomap
3227 : 66U, // L2_ploadritnew_zomap
3228 : 66U, // L2_ploadrubf_zomap
3229 : 66U, // L2_ploadrubfnew_zomap
3230 : 66U, // L2_ploadrubt_zomap
3231 : 66U, // L2_ploadrubtnew_zomap
3232 : 66U, // L2_ploadruhf_zomap
3233 : 66U, // L2_ploadruhfnew_zomap
3234 : 66U, // L2_ploadruht_zomap
3235 : 66U, // L2_ploadruhtnew_zomap
3236 : 0U, // L4_add_memopb_zomap
3237 : 0U, // L4_add_memoph_zomap
3238 : 0U, // L4_add_memopw_zomap
3239 : 0U, // L4_and_memopb_zomap
3240 : 0U, // L4_and_memoph_zomap
3241 : 0U, // L4_and_memopw_zomap
3242 : 0U, // L4_iadd_memopb_zomap
3243 : 0U, // L4_iadd_memoph_zomap
3244 : 0U, // L4_iadd_memopw_zomap
3245 : 0U, // L4_iand_memopb_zomap
3246 : 0U, // L4_iand_memoph_zomap
3247 : 0U, // L4_iand_memopw_zomap
3248 : 0U, // L4_ior_memopb_zomap
3249 : 0U, // L4_ior_memoph_zomap
3250 : 0U, // L4_ior_memopw_zomap
3251 : 0U, // L4_isub_memopb_zomap
3252 : 0U, // L4_isub_memoph_zomap
3253 : 0U, // L4_isub_memopw_zomap
3254 : 0U, // L4_or_memopb_zomap
3255 : 0U, // L4_or_memoph_zomap
3256 : 0U, // L4_or_memopw_zomap
3257 : 0U, // L4_return_map_to_raw_f
3258 : 0U, // L4_return_map_to_raw_fnew_pnt
3259 : 0U, // L4_return_map_to_raw_fnew_pt
3260 : 0U, // L4_return_map_to_raw_t
3261 : 0U, // L4_return_map_to_raw_tnew_pnt
3262 : 0U, // L4_return_map_to_raw_tnew_pt
3263 : 0U, // L4_sub_memopb_zomap
3264 : 0U, // L4_sub_memoph_zomap
3265 : 0U, // L4_sub_memopw_zomap
3266 : 0U, // L6_deallocframe_map_to_raw
3267 : 0U, // L6_return_map_to_raw
3268 : 0U, // LDriw_ctr
3269 : 0U, // LDriw_pred
3270 : 66U, // M2_mpysmi
3271 : 0U, // M2_mpyui
3272 : 0U, // M2_vrcmpys_acc_s1
3273 : 0U, // M2_vrcmpys_s1
3274 : 0U, // M2_vrcmpys_s1rp
3275 : 0U, // PS_aligna
3276 : 0U, // PS_alloca
3277 : 0U, // PS_call_nr
3278 : 0U, // PS_false
3279 : 0U, // PS_fi
3280 : 0U, // PS_fia
3281 : 0U, // PS_loadrb_pci
3282 : 0U, // PS_loadrb_pcr
3283 : 0U, // PS_loadrd_pci
3284 : 0U, // PS_loadrd_pcr
3285 : 0U, // PS_loadrh_pci
3286 : 0U, // PS_loadrh_pcr
3287 : 0U, // PS_loadri_pci
3288 : 0U, // PS_loadri_pcr
3289 : 0U, // PS_loadrub_pci
3290 : 0U, // PS_loadrub_pcr
3291 : 0U, // PS_loadruh_pci
3292 : 0U, // PS_loadruh_pcr
3293 : 0U, // PS_pselect
3294 : 0U, // PS_qfalse
3295 : 0U, // PS_qtrue
3296 : 0U, // PS_storerb_pci
3297 : 0U, // PS_storerb_pcr
3298 : 0U, // PS_storerd_pci
3299 : 0U, // PS_storerd_pcr
3300 : 0U, // PS_storerf_pci
3301 : 0U, // PS_storerf_pcr
3302 : 0U, // PS_storerh_pci
3303 : 0U, // PS_storerh_pcr
3304 : 0U, // PS_storeri_pci
3305 : 0U, // PS_storeri_pcr
3306 : 0U, // PS_tailcall_i
3307 : 0U, // PS_tailcall_r
3308 : 0U, // PS_true
3309 : 0U, // PS_vdd0
3310 : 0U, // PS_vloadrq_ai
3311 : 0U, // PS_vloadrw_ai
3312 : 0U, // PS_vloadrw_nt_ai
3313 : 0U, // PS_vloadrwu_ai
3314 : 0U, // PS_vmulw
3315 : 0U, // PS_vmulw_acc
3316 : 0U, // PS_vselect
3317 : 0U, // PS_vstorerq_ai
3318 : 0U, // PS_vstorerw_ai
3319 : 0U, // PS_vstorerw_nt_ai
3320 : 0U, // PS_vstorerwu_ai
3321 : 0U, // PS_wselect
3322 : 0U, // S2_asr_i_p_rnd_goodsyntax
3323 : 0U, // S2_asr_i_r_rnd_goodsyntax
3324 : 131U, // S2_pstorerbf_zomap
3325 : 195U, // S2_pstorerbnewf_zomap
3326 : 195U, // S2_pstorerbnewt_zomap
3327 : 131U, // S2_pstorerbt_zomap
3328 : 131U, // S2_pstorerdf_zomap
3329 : 131U, // S2_pstorerdt_zomap
3330 : 259U, // S2_pstorerff_zomap
3331 : 259U, // S2_pstorerft_zomap
3332 : 131U, // S2_pstorerhf_zomap
3333 : 195U, // S2_pstorerhnewf_zomap
3334 : 195U, // S2_pstorerhnewt_zomap
3335 : 131U, // S2_pstorerht_zomap
3336 : 131U, // S2_pstorerif_zomap
3337 : 195U, // S2_pstorerinewf_zomap
3338 : 195U, // S2_pstorerinewt_zomap
3339 : 131U, // S2_pstorerit_zomap
3340 : 0U, // S2_storerb_zomap
3341 : 0U, // S2_storerbnew_zomap
3342 : 0U, // S2_storerd_zomap
3343 : 0U, // S2_storerf_zomap
3344 : 0U, // S2_storerh_zomap
3345 : 0U, // S2_storerhnew_zomap
3346 : 0U, // S2_storeri_zomap
3347 : 0U, // S2_storerinew_zomap
3348 : 0U, // S2_tableidxb_goodsyntax
3349 : 0U, // S2_tableidxd_goodsyntax
3350 : 0U, // S2_tableidxh_goodsyntax
3351 : 0U, // S2_tableidxw_goodsyntax
3352 : 131U, // S4_pstorerbfnew_zomap
3353 : 195U, // S4_pstorerbnewfnew_zomap
3354 : 195U, // S4_pstorerbnewtnew_zomap
3355 : 131U, // S4_pstorerbtnew_zomap
3356 : 131U, // S4_pstorerdfnew_zomap
3357 : 131U, // S4_pstorerdtnew_zomap
3358 : 259U, // S4_pstorerffnew_zomap
3359 : 259U, // S4_pstorerftnew_zomap
3360 : 131U, // S4_pstorerhfnew_zomap
3361 : 195U, // S4_pstorerhnewfnew_zomap
3362 : 195U, // S4_pstorerhnewtnew_zomap
3363 : 131U, // S4_pstorerhtnew_zomap
3364 : 131U, // S4_pstorerifnew_zomap
3365 : 195U, // S4_pstorerinewfnew_zomap
3366 : 195U, // S4_pstorerinewtnew_zomap
3367 : 131U, // S4_pstoreritnew_zomap
3368 : 0U, // S4_storeirb_zomap
3369 : 4U, // S4_storeirbf_zomap
3370 : 4U, // S4_storeirbfnew_zomap
3371 : 4U, // S4_storeirbt_zomap
3372 : 4U, // S4_storeirbtnew_zomap
3373 : 0U, // S4_storeirh_zomap
3374 : 4U, // S4_storeirhf_zomap
3375 : 4U, // S4_storeirhfnew_zomap
3376 : 4U, // S4_storeirht_zomap
3377 : 4U, // S4_storeirhtnew_zomap
3378 : 0U, // S4_storeiri_zomap
3379 : 4U, // S4_storeirif_zomap
3380 : 4U, // S4_storeirifnew_zomap
3381 : 4U, // S4_storeirit_zomap
3382 : 4U, // S4_storeiritnew_zomap
3383 : 322U, // S5_asrhub_rnd_sat_goodsyntax
3384 : 386U, // S5_vasrhrnd_goodsyntax
3385 : 0U, // S6_allocframe_to_raw
3386 : 0U, // STriw_ctr
3387 : 0U, // STriw_pred
3388 : 450U, // V6_MAP_equb
3389 : 453U, // V6_MAP_equb_and
3390 : 453U, // V6_MAP_equb_ior
3391 : 453U, // V6_MAP_equb_xor
3392 : 514U, // V6_MAP_equh
3393 : 517U, // V6_MAP_equh_and
3394 : 517U, // V6_MAP_equh_ior
3395 : 517U, // V6_MAP_equh_xor
3396 : 578U, // V6_MAP_equw
3397 : 581U, // V6_MAP_equw_and
3398 : 581U, // V6_MAP_equw_ior
3399 : 581U, // V6_MAP_equw_xor
3400 : 0U, // V6_extractw_alt
3401 : 0U, // V6_hi
3402 : 0U, // V6_ld0
3403 : 66U, // V6_ldcnp0
3404 : 642U, // V6_ldcnpnt0
3405 : 66U, // V6_ldcp0
3406 : 642U, // V6_ldcpnt0
3407 : 66U, // V6_ldnp0
3408 : 642U, // V6_ldnpnt0
3409 : 0U, // V6_ldnt0
3410 : 0U, // V6_ldntnt0
3411 : 66U, // V6_ldp0
3412 : 642U, // V6_ldpnt0
3413 : 66U, // V6_ldtnp0
3414 : 642U, // V6_ldtnpnt0
3415 : 66U, // V6_ldtp0
3416 : 642U, // V6_ldtpnt0
3417 : 0U, // V6_ldu0
3418 : 0U, // V6_lo
3419 : 0U, // V6_st0
3420 : 0U, // V6_stn0
3421 : 0U, // V6_stnnt0
3422 : 131U, // V6_stnp0
3423 : 6U, // V6_stnpnt0
3424 : 131U, // V6_stnq0
3425 : 6U, // V6_stnqnt0
3426 : 0U, // V6_stnt0
3427 : 131U, // V6_stp0
3428 : 6U, // V6_stpnt0
3429 : 131U, // V6_stq0
3430 : 6U, // V6_stqnt0
3431 : 0U, // V6_stu0
3432 : 131U, // V6_stunp0
3433 : 131U, // V6_stup0
3434 : 0U, // V6_vabsb_alt
3435 : 0U, // V6_vabsb_sat_alt
3436 : 0U, // V6_vabsdiffh_alt
3437 : 0U, // V6_vabsdiffub_alt
3438 : 0U, // V6_vabsdiffuh_alt
3439 : 0U, // V6_vabsdiffw_alt
3440 : 0U, // V6_vabsh_alt
3441 : 0U, // V6_vabsh_sat_alt
3442 : 0U, // V6_vabsub_alt
3443 : 0U, // V6_vabsuh_alt
3444 : 0U, // V6_vabsuw_alt
3445 : 0U, // V6_vabsw_alt
3446 : 0U, // V6_vabsw_sat_alt
3447 : 0U, // V6_vaddb_alt
3448 : 0U, // V6_vaddb_dv_alt
3449 : 0U, // V6_vaddbnq_alt
3450 : 0U, // V6_vaddbq_alt
3451 : 0U, // V6_vaddbsat_alt
3452 : 0U, // V6_vaddbsat_dv_alt
3453 : 0U, // V6_vaddh_alt
3454 : 0U, // V6_vaddh_dv_alt
3455 : 0U, // V6_vaddhnq_alt
3456 : 0U, // V6_vaddhq_alt
3457 : 0U, // V6_vaddhsat_alt
3458 : 0U, // V6_vaddhsat_dv_alt
3459 : 0U, // V6_vaddhw_acc_alt
3460 : 0U, // V6_vaddhw_alt
3461 : 0U, // V6_vaddubh_acc_alt
3462 : 0U, // V6_vaddubh_alt
3463 : 0U, // V6_vaddubsat_alt
3464 : 0U, // V6_vaddubsat_dv_alt
3465 : 0U, // V6_vadduhsat_alt
3466 : 0U, // V6_vadduhsat_dv_alt
3467 : 0U, // V6_vadduhw_acc_alt
3468 : 0U, // V6_vadduhw_alt
3469 : 0U, // V6_vadduwsat_alt
3470 : 0U, // V6_vadduwsat_dv_alt
3471 : 0U, // V6_vaddw_alt
3472 : 0U, // V6_vaddw_dv_alt
3473 : 0U, // V6_vaddwnq_alt
3474 : 0U, // V6_vaddwq_alt
3475 : 0U, // V6_vaddwsat_alt
3476 : 0U, // V6_vaddwsat_dv_alt
3477 : 0U, // V6_vandnqrt_acc_alt
3478 : 0U, // V6_vandnqrt_alt
3479 : 0U, // V6_vandqrt_acc_alt
3480 : 0U, // V6_vandqrt_alt
3481 : 0U, // V6_vandvrt_acc_alt
3482 : 0U, // V6_vandvrt_alt
3483 : 0U, // V6_vaslh_acc_alt
3484 : 66U, // V6_vaslh_alt
3485 : 66U, // V6_vaslhv_alt
3486 : 0U, // V6_vaslw_acc_alt
3487 : 66U, // V6_vaslw_alt
3488 : 66U, // V6_vaslwv_alt
3489 : 0U, // V6_vasrh_acc_alt
3490 : 66U, // V6_vasrh_alt
3491 : 0U, // V6_vasrhbrndsat_alt
3492 : 4802U, // V6_vasrhubrndsat_alt
3493 : 8898U, // V6_vasrhubsat_alt
3494 : 66U, // V6_vasrhv_alt
3495 : 0U, // V6_vasrw_acc_alt
3496 : 66U, // V6_vasrw_alt
3497 : 0U, // V6_vasrwh_alt
3498 : 0U, // V6_vasrwhrndsat_alt
3499 : 0U, // V6_vasrwhsat_alt
3500 : 0U, // V6_vasrwuhsat_alt
3501 : 66U, // V6_vasrwv_alt
3502 : 0U, // V6_vassignp
3503 : 0U, // V6_vavgb_alt
3504 : 0U, // V6_vavgbrnd_alt
3505 : 0U, // V6_vavgh_alt
3506 : 0U, // V6_vavghrnd_alt
3507 : 0U, // V6_vavgub_alt
3508 : 0U, // V6_vavgubrnd_alt
3509 : 0U, // V6_vavguh_alt
3510 : 0U, // V6_vavguhrnd_alt
3511 : 0U, // V6_vavguw_alt
3512 : 0U, // V6_vavguwrnd_alt
3513 : 0U, // V6_vavgw_alt
3514 : 0U, // V6_vavgwrnd_alt
3515 : 0U, // V6_vcl0h_alt
3516 : 0U, // V6_vcl0w_alt
3517 : 0U, // V6_vd0
3518 : 0U, // V6_vdd0
3519 : 0U, // V6_vdealb4w_alt
3520 : 0U, // V6_vdealb_alt
3521 : 0U, // V6_vdealh_alt
3522 : 0U, // V6_vdmpybus_acc_alt
3523 : 0U, // V6_vdmpybus_alt
3524 : 0U, // V6_vdmpybus_dv_acc_alt
3525 : 0U, // V6_vdmpybus_dv_alt
3526 : 0U, // V6_vdmpyhb_acc_alt
3527 : 0U, // V6_vdmpyhb_alt
3528 : 0U, // V6_vdmpyhb_dv_acc_alt
3529 : 0U, // V6_vdmpyhb_dv_alt
3530 : 0U, // V6_vdmpyhisat_acc_alt
3531 : 0U, // V6_vdmpyhisat_alt
3532 : 0U, // V6_vdmpyhsat_acc_alt
3533 : 0U, // V6_vdmpyhsat_alt
3534 : 0U, // V6_vdmpyhsuisat_acc_alt
3535 : 0U, // V6_vdmpyhsuisat_alt
3536 : 0U, // V6_vdmpyhsusat_acc_alt
3537 : 0U, // V6_vdmpyhsusat_alt
3538 : 0U, // V6_vdmpyhvsat_acc_alt
3539 : 0U, // V6_vdmpyhvsat_alt
3540 : 0U, // V6_vdsaduh_acc_alt
3541 : 0U, // V6_vdsaduh_alt
3542 : 0U, // V6_vgathermh_pseudo
3543 : 0U, // V6_vgathermhq_pseudo
3544 : 0U, // V6_vgathermhw_pseudo
3545 : 0U, // V6_vgathermhwq_pseudo
3546 : 0U, // V6_vgathermw_pseudo
3547 : 0U, // V6_vgathermwq_pseudo
3548 : 66U, // V6_vlsrh_alt
3549 : 66U, // V6_vlsrhv_alt
3550 : 66U, // V6_vlsrw_alt
3551 : 66U, // V6_vlsrwv_alt
3552 : 0U, // V6_vmaxb_alt
3553 : 0U, // V6_vmaxh_alt
3554 : 0U, // V6_vmaxub_alt
3555 : 0U, // V6_vmaxuh_alt
3556 : 0U, // V6_vmaxw_alt
3557 : 0U, // V6_vminb_alt
3558 : 0U, // V6_vminh_alt
3559 : 0U, // V6_vminub_alt
3560 : 0U, // V6_vminuh_alt
3561 : 0U, // V6_vminw_alt
3562 : 0U, // V6_vmpabus_acc_alt
3563 : 0U, // V6_vmpabus_alt
3564 : 0U, // V6_vmpabusv_alt
3565 : 0U, // V6_vmpabuu_acc_alt
3566 : 0U, // V6_vmpabuu_alt
3567 : 0U, // V6_vmpabuuv_alt
3568 : 0U, // V6_vmpahb_acc_alt
3569 : 0U, // V6_vmpahb_alt
3570 : 0U, // V6_vmpauhb_acc_alt
3571 : 0U, // V6_vmpauhb_alt
3572 : 0U, // V6_vmpybus_acc_alt
3573 : 0U, // V6_vmpybus_alt
3574 : 0U, // V6_vmpybusv_acc_alt
3575 : 0U, // V6_vmpybusv_alt
3576 : 0U, // V6_vmpybv_acc_alt
3577 : 0U, // V6_vmpybv_alt
3578 : 0U, // V6_vmpyewuh_alt
3579 : 0U, // V6_vmpyh_acc_alt
3580 : 0U, // V6_vmpyh_alt
3581 : 0U, // V6_vmpyhsat_acc_alt
3582 : 0U, // V6_vmpyhsrs_alt
3583 : 0U, // V6_vmpyhss_alt
3584 : 0U, // V6_vmpyhus_acc_alt
3585 : 0U, // V6_vmpyhus_alt
3586 : 0U, // V6_vmpyhv_acc_alt
3587 : 0U, // V6_vmpyhv_alt
3588 : 0U, // V6_vmpyhvsrs_alt
3589 : 0U, // V6_vmpyiewh_acc_alt
3590 : 0U, // V6_vmpyiewuh_acc_alt
3591 : 0U, // V6_vmpyiewuh_alt
3592 : 0U, // V6_vmpyih_acc_alt
3593 : 0U, // V6_vmpyih_alt
3594 : 0U, // V6_vmpyihb_acc_alt
3595 : 0U, // V6_vmpyihb_alt
3596 : 0U, // V6_vmpyiowh_alt
3597 : 0U, // V6_vmpyiwb_acc_alt
3598 : 0U, // V6_vmpyiwb_alt
3599 : 0U, // V6_vmpyiwh_acc_alt
3600 : 0U, // V6_vmpyiwh_alt
3601 : 0U, // V6_vmpyiwub_acc_alt
3602 : 0U, // V6_vmpyiwub_alt
3603 : 0U, // V6_vmpyowh_alt
3604 : 0U, // V6_vmpyowh_rnd_alt
3605 : 0U, // V6_vmpyowh_rnd_sacc_alt
3606 : 0U, // V6_vmpyowh_sacc_alt
3607 : 0U, // V6_vmpyub_acc_alt
3608 : 0U, // V6_vmpyub_alt
3609 : 0U, // V6_vmpyubv_acc_alt
3610 : 0U, // V6_vmpyubv_alt
3611 : 0U, // V6_vmpyuh_acc_alt
3612 : 0U, // V6_vmpyuh_alt
3613 : 0U, // V6_vmpyuhv_acc_alt
3614 : 0U, // V6_vmpyuhv_alt
3615 : 0U, // V6_vnavgb_alt
3616 : 0U, // V6_vnavgh_alt
3617 : 0U, // V6_vnavgub_alt
3618 : 0U, // V6_vnavgw_alt
3619 : 0U, // V6_vnormamth_alt
3620 : 0U, // V6_vnormamtw_alt
3621 : 0U, // V6_vpackeb_alt
3622 : 0U, // V6_vpackeh_alt
3623 : 0U, // V6_vpackhb_sat_alt
3624 : 0U, // V6_vpackhub_sat_alt
3625 : 0U, // V6_vpackob_alt
3626 : 0U, // V6_vpackoh_alt
3627 : 0U, // V6_vpackwh_sat_alt
3628 : 0U, // V6_vpackwuh_sat_alt
3629 : 0U, // V6_vpopcounth_alt
3630 : 453U, // V6_vrmpybub_rtt_acc_alt
3631 : 450U, // V6_vrmpybub_rtt_alt
3632 : 0U, // V6_vrmpybus_acc_alt
3633 : 0U, // V6_vrmpybus_alt
3634 : 71U, // V6_vrmpybusi_acc_alt
3635 : 69U, // V6_vrmpybusi_alt
3636 : 0U, // V6_vrmpybusv_acc_alt
3637 : 0U, // V6_vrmpybusv_alt
3638 : 0U, // V6_vrmpybv_acc_alt
3639 : 0U, // V6_vrmpybv_alt
3640 : 0U, // V6_vrmpyub_acc_alt
3641 : 0U, // V6_vrmpyub_alt
3642 : 0U, // V6_vrmpyub_rtt_acc_alt
3643 : 0U, // V6_vrmpyub_rtt_alt
3644 : 71U, // V6_vrmpyubi_acc_alt
3645 : 69U, // V6_vrmpyubi_alt
3646 : 0U, // V6_vrmpyubv_acc_alt
3647 : 0U, // V6_vrmpyubv_alt
3648 : 0U, // V6_vroundhb_alt
3649 : 0U, // V6_vroundhub_alt
3650 : 0U, // V6_vrounduhub_alt
3651 : 0U, // V6_vrounduwuh_alt
3652 : 0U, // V6_vroundwh_alt
3653 : 0U, // V6_vroundwuh_alt
3654 : 71U, // V6_vrsadubi_acc_alt
3655 : 69U, // V6_vrsadubi_alt
3656 : 66U, // V6_vsathub_alt
3657 : 0U, // V6_vsatuwuh_alt
3658 : 66U, // V6_vsatwh_alt
3659 : 0U, // V6_vsb_alt
3660 : 12288U, // V6_vscattermh_add_alt
3661 : 16384U, // V6_vscattermh_alt
3662 : 0U, // V6_vscattermhq_alt
3663 : 20480U, // V6_vscattermw_add_alt
3664 : 24576U, // V6_vscattermw_alt
3665 : 20480U, // V6_vscattermwh_add_alt
3666 : 24576U, // V6_vscattermwh_alt
3667 : 8U, // V6_vscattermwhq_alt
3668 : 9U, // V6_vscattermwq_alt
3669 : 0U, // V6_vsh_alt
3670 : 0U, // V6_vshufeh_alt
3671 : 0U, // V6_vshuffb_alt
3672 : 0U, // V6_vshuffeb_alt
3673 : 0U, // V6_vshuffh_alt
3674 : 0U, // V6_vshuffob_alt
3675 : 0U, // V6_vshufoeb_alt
3676 : 0U, // V6_vshufoeh_alt
3677 : 0U, // V6_vshufoh_alt
3678 : 0U, // V6_vsubb_alt
3679 : 0U, // V6_vsubb_dv_alt
3680 : 0U, // V6_vsubbnq_alt
3681 : 0U, // V6_vsubbq_alt
3682 : 0U, // V6_vsubbsat_alt
3683 : 0U, // V6_vsubbsat_dv_alt
3684 : 0U, // V6_vsubh_alt
3685 : 0U, // V6_vsubh_dv_alt
3686 : 0U, // V6_vsubhnq_alt
3687 : 0U, // V6_vsubhq_alt
3688 : 0U, // V6_vsubhsat_alt
3689 : 0U, // V6_vsubhsat_dv_alt
3690 : 0U, // V6_vsubhw_alt
3691 : 0U, // V6_vsububh_alt
3692 : 0U, // V6_vsububsat_alt
3693 : 0U, // V6_vsububsat_dv_alt
3694 : 0U, // V6_vsubuhsat_alt
3695 : 0U, // V6_vsubuhsat_dv_alt
3696 : 0U, // V6_vsubuhw_alt
3697 : 0U, // V6_vsubuwsat_alt
3698 : 0U, // V6_vsubuwsat_dv_alt
3699 : 0U, // V6_vsubw_alt
3700 : 0U, // V6_vsubw_dv_alt
3701 : 0U, // V6_vsubwnq_alt
3702 : 0U, // V6_vsubwq_alt
3703 : 0U, // V6_vsubwsat_alt
3704 : 0U, // V6_vsubwsat_dv_alt
3705 : 0U, // V6_vtmpyb_acc_alt
3706 : 0U, // V6_vtmpyb_alt
3707 : 0U, // V6_vtmpybus_acc_alt
3708 : 0U, // V6_vtmpybus_alt
3709 : 0U, // V6_vtmpyhb_acc_alt
3710 : 0U, // V6_vtmpyhb_alt
3711 : 768U, // V6_vtran2x2_map
3712 : 0U, // V6_vunpackb_alt
3713 : 0U, // V6_vunpackh_alt
3714 : 0U, // V6_vunpackob_alt
3715 : 0U, // V6_vunpackoh_alt
3716 : 0U, // V6_vunpackub_alt
3717 : 0U, // V6_vunpackuh_alt
3718 : 0U, // V6_vzb_alt
3719 : 0U, // V6_vzh_alt
3720 : 0U, // Y2_dcfetch
3721 : 0U, // A2_abs
3722 : 0U, // A2_absp
3723 : 0U, // A2_abssat
3724 : 0U, // A2_add
3725 : 842U, // A2_addh_h16_hh
3726 : 906U, // A2_addh_h16_hl
3727 : 843U, // A2_addh_h16_lh
3728 : 907U, // A2_addh_h16_ll
3729 : 970U, // A2_addh_h16_sat_hh
3730 : 1034U, // A2_addh_h16_sat_hl
3731 : 971U, // A2_addh_h16_sat_lh
3732 : 1035U, // A2_addh_h16_sat_ll
3733 : 1099U, // A2_addh_l16_hl
3734 : 1163U, // A2_addh_l16_ll
3735 : 1227U, // A2_addh_l16_sat_hl
3736 : 1291U, // A2_addh_l16_sat_ll
3737 : 12U, // A2_addi
3738 : 0U, // A2_addp
3739 : 8192U, // A2_addpsat
3740 : 8192U, // A2_addsat
3741 : 28672U, // A2_addsph
3742 : 32768U, // A2_addspl
3743 : 66U, // A2_and
3744 : 66U, // A2_andir
3745 : 66U, // A2_andp
3746 : 0U, // A2_aslh
3747 : 0U, // A2_asrh
3748 : 1090U, // A2_combine_hh
3749 : 1154U, // A2_combine_hl
3750 : 1090U, // A2_combine_lh
3751 : 1154U, // A2_combine_ll
3752 : 66U, // A2_combineii
3753 : 66U, // A2_combinew
3754 : 0U, // A2_max
3755 : 0U, // A2_maxp
3756 : 0U, // A2_maxu
3757 : 0U, // A2_maxup
3758 : 0U, // A2_min
3759 : 0U, // A2_minp
3760 : 0U, // A2_minu
3761 : 0U, // A2_minup
3762 : 0U, // A2_negp
3763 : 0U, // A2_negsat
3764 : 0U, // A2_nop
3765 : 0U, // A2_notp
3766 : 66U, // A2_or
3767 : 66U, // A2_orir
3768 : 66U, // A2_orp
3769 : 1344U, // A2_paddf
3770 : 1344U, // A2_paddfnew
3771 : 1356U, // A2_paddif
3772 : 1356U, // A2_paddifnew
3773 : 1356U, // A2_paddit
3774 : 1356U, // A2_padditnew
3775 : 1344U, // A2_paddt
3776 : 1344U, // A2_paddtnew
3777 : 0U, // A2_pandf
3778 : 0U, // A2_pandfnew
3779 : 0U, // A2_pandt
3780 : 0U, // A2_pandtnew
3781 : 0U, // A2_porf
3782 : 0U, // A2_porfnew
3783 : 0U, // A2_port
3784 : 0U, // A2_portnew
3785 : 0U, // A2_psubf
3786 : 0U, // A2_psubfnew
3787 : 0U, // A2_psubt
3788 : 0U, // A2_psubtnew
3789 : 0U, // A2_pxorf
3790 : 0U, // A2_pxorfnew
3791 : 0U, // A2_pxort
3792 : 0U, // A2_pxortnew
3793 : 0U, // A2_roundsat
3794 : 0U, // A2_sat
3795 : 0U, // A2_satb
3796 : 0U, // A2_sath
3797 : 0U, // A2_satub
3798 : 0U, // A2_satuh
3799 : 0U, // A2_sub
3800 : 842U, // A2_subh_h16_hh
3801 : 906U, // A2_subh_h16_hl
3802 : 843U, // A2_subh_h16_lh
3803 : 907U, // A2_subh_h16_ll
3804 : 970U, // A2_subh_h16_sat_hh
3805 : 1034U, // A2_subh_h16_sat_hl
3806 : 971U, // A2_subh_h16_sat_lh
3807 : 1035U, // A2_subh_h16_sat_ll
3808 : 1099U, // A2_subh_l16_hl
3809 : 1163U, // A2_subh_l16_ll
3810 : 1227U, // A2_subh_l16_sat_hl
3811 : 1291U, // A2_subh_l16_sat_ll
3812 : 0U, // A2_subp
3813 : 66U, // A2_subri
3814 : 8192U, // A2_subsat
3815 : 0U, // A2_svaddh
3816 : 0U, // A2_svaddhs
3817 : 0U, // A2_svadduhs
3818 : 0U, // A2_svavgh
3819 : 0U, // A2_svavghs
3820 : 0U, // A2_svnavgh
3821 : 0U, // A2_svsubh
3822 : 0U, // A2_svsubhs
3823 : 0U, // A2_svsubuhs
3824 : 0U, // A2_swiz
3825 : 0U, // A2_sxtb
3826 : 0U, // A2_sxth
3827 : 0U, // A2_sxtw
3828 : 0U, // A2_tfr
3829 : 0U, // A2_tfrcrr
3830 : 13U, // A2_tfrih
3831 : 13U, // A2_tfril
3832 : 0U, // A2_tfrrcr
3833 : 0U, // A2_tfrsi
3834 : 0U, // A2_vabsh
3835 : 0U, // A2_vabshsat
3836 : 0U, // A2_vabsw
3837 : 0U, // A2_vabswsat
3838 : 0U, // A2_vaddh
3839 : 0U, // A2_vaddhs
3840 : 0U, // A2_vaddub
3841 : 0U, // A2_vaddubs
3842 : 0U, // A2_vadduhs
3843 : 0U, // A2_vaddw
3844 : 0U, // A2_vaddws
3845 : 0U, // A2_vavgh
3846 : 0U, // A2_vavghcr
3847 : 0U, // A2_vavghr
3848 : 0U, // A2_vavgub
3849 : 0U, // A2_vavgubr
3850 : 0U, // A2_vavguh
3851 : 0U, // A2_vavguhr
3852 : 0U, // A2_vavguw
3853 : 0U, // A2_vavguwr
3854 : 0U, // A2_vavgw
3855 : 0U, // A2_vavgwcr
3856 : 0U, // A2_vavgwr
3857 : 66U, // A2_vcmpbeq
3858 : 66U, // A2_vcmpbgtu
3859 : 66U, // A2_vcmpheq
3860 : 66U, // A2_vcmphgt
3861 : 66U, // A2_vcmphgtu
3862 : 66U, // A2_vcmpweq
3863 : 66U, // A2_vcmpwgt
3864 : 66U, // A2_vcmpwgtu
3865 : 0U, // A2_vconj
3866 : 0U, // A2_vmaxb
3867 : 0U, // A2_vmaxh
3868 : 0U, // A2_vmaxub
3869 : 0U, // A2_vmaxuh
3870 : 0U, // A2_vmaxuw
3871 : 0U, // A2_vmaxw
3872 : 0U, // A2_vminb
3873 : 0U, // A2_vminh
3874 : 0U, // A2_vminub
3875 : 0U, // A2_vminuh
3876 : 0U, // A2_vminuw
3877 : 0U, // A2_vminw
3878 : 0U, // A2_vnavgh
3879 : 0U, // A2_vnavghcr
3880 : 0U, // A2_vnavghr
3881 : 0U, // A2_vnavgw
3882 : 0U, // A2_vnavgwcr
3883 : 0U, // A2_vnavgwr
3884 : 0U, // A2_vraddub
3885 : 0U, // A2_vraddub_acc
3886 : 0U, // A2_vrsadub
3887 : 0U, // A2_vrsadub_acc
3888 : 0U, // A2_vsubh
3889 : 0U, // A2_vsubhs
3890 : 0U, // A2_vsubub
3891 : 0U, // A2_vsububs
3892 : 0U, // A2_vsubuhs
3893 : 0U, // A2_vsubw
3894 : 0U, // A2_vsubws
3895 : 0U, // A2_xor
3896 : 0U, // A2_xorp
3897 : 0U, // A2_zxth
3898 : 38208U, // A4_addp_c
3899 : 66U, // A4_andn
3900 : 66U, // A4_andnp
3901 : 66U, // A4_bitsplit
3902 : 66U, // A4_bitspliti
3903 : 0U, // A4_boundscheck_hi
3904 : 0U, // A4_boundscheck_lo
3905 : 66U, // A4_cmpbeq
3906 : 66U, // A4_cmpbeqi
3907 : 66U, // A4_cmpbgt
3908 : 66U, // A4_cmpbgti
3909 : 66U, // A4_cmpbgtu
3910 : 66U, // A4_cmpbgtui
3911 : 66U, // A4_cmpheq
3912 : 66U, // A4_cmpheqi
3913 : 66U, // A4_cmphgt
3914 : 66U, // A4_cmphgti
3915 : 66U, // A4_cmphgtu
3916 : 66U, // A4_cmphgtui
3917 : 66U, // A4_combineii
3918 : 66U, // A4_combineir
3919 : 66U, // A4_combineri
3920 : 66U, // A4_cround_ri
3921 : 66U, // A4_cround_rr
3922 : 0U, // A4_ext
3923 : 0U, // A4_modwrapu
3924 : 66U, // A4_orn
3925 : 66U, // A4_ornp
3926 : 0U, // A4_paslhf
3927 : 0U, // A4_paslhfnew
3928 : 0U, // A4_paslht
3929 : 0U, // A4_paslhtnew
3930 : 0U, // A4_pasrhf
3931 : 0U, // A4_pasrhfnew
3932 : 0U, // A4_pasrht
3933 : 0U, // A4_pasrhtnew
3934 : 0U, // A4_psxtbf
3935 : 0U, // A4_psxtbfnew
3936 : 0U, // A4_psxtbt
3937 : 0U, // A4_psxtbtnew
3938 : 0U, // A4_psxthf
3939 : 0U, // A4_psxthfnew
3940 : 0U, // A4_psxtht
3941 : 0U, // A4_psxthtnew
3942 : 0U, // A4_pzxtbf
3943 : 0U, // A4_pzxtbfnew
3944 : 0U, // A4_pzxtbt
3945 : 0U, // A4_pzxtbtnew
3946 : 0U, // A4_pzxthf
3947 : 0U, // A4_pzxthfnew
3948 : 0U, // A4_pzxtht
3949 : 0U, // A4_pzxthtnew
3950 : 66U, // A4_rcmpeq
3951 : 66U, // A4_rcmpeqi
3952 : 66U, // A4_rcmpneq
3953 : 66U, // A4_rcmpneqi
3954 : 66U, // A4_round_ri
3955 : 1410U, // A4_round_ri_sat
3956 : 66U, // A4_round_rr
3957 : 1410U, // A4_round_rr_sat
3958 : 38208U, // A4_subp_c
3959 : 0U, // A4_tfrcpp
3960 : 0U, // A4_tfrpcp
3961 : 0U, // A4_tlbmatch
3962 : 0U, // A4_vcmpbeq_any
3963 : 66U, // A4_vcmpbeqi
3964 : 66U, // A4_vcmpbgt
3965 : 66U, // A4_vcmpbgti
3966 : 66U, // A4_vcmpbgtui
3967 : 66U, // A4_vcmpheqi
3968 : 66U, // A4_vcmphgti
3969 : 66U, // A4_vcmphgtui
3970 : 66U, // A4_vcmpweqi
3971 : 66U, // A4_vcmpwgti
3972 : 66U, // A4_vcmpwgtui
3973 : 0U, // A4_vrmaxh
3974 : 0U, // A4_vrmaxuh
3975 : 0U, // A4_vrmaxuw
3976 : 0U, // A4_vrmaxw
3977 : 0U, // A4_vrminh
3978 : 0U, // A4_vrminuh
3979 : 0U, // A4_vrminuw
3980 : 0U, // A4_vrminw
3981 : 14U, // A5_ACS
3982 : 0U, // A5_vaddhubs
3983 : 0U, // A6_vcmpbeq_notany
3984 : 15U, // A6_vminub_RdP
3985 : 0U, // C2_all8
3986 : 66U, // C2_and
3987 : 0U, // C2_andn
3988 : 0U, // C2_any8
3989 : 66U, // C2_bitsclr
3990 : 66U, // C2_bitsclri
3991 : 0U, // C2_bitsset
3992 : 0U, // C2_ccombinewf
3993 : 0U, // C2_ccombinewnewf
3994 : 0U, // C2_ccombinewnewt
3995 : 0U, // C2_ccombinewt
3996 : 0U, // C2_cmoveif
3997 : 0U, // C2_cmoveit
3998 : 0U, // C2_cmovenewif
3999 : 0U, // C2_cmovenewit
4000 : 66U, // C2_cmpeq
4001 : 66U, // C2_cmpeqi
4002 : 66U, // C2_cmpeqp
4003 : 66U, // C2_cmpgt
4004 : 66U, // C2_cmpgti
4005 : 66U, // C2_cmpgtp
4006 : 66U, // C2_cmpgtu
4007 : 66U, // C2_cmpgtui
4008 : 66U, // C2_cmpgtup
4009 : 0U, // C2_mask
4010 : 706U, // C2_mux
4011 : 42434U, // C2_muxii
4012 : 42434U, // C2_muxir
4013 : 706U, // C2_muxri
4014 : 0U, // C2_not
4015 : 66U, // C2_or
4016 : 0U, // C2_orn
4017 : 0U, // C2_tfrpr
4018 : 0U, // C2_tfrrp
4019 : 0U, // C2_vitpack
4020 : 0U, // C2_vmux
4021 : 0U, // C2_xor
4022 : 0U, // C4_addipc
4023 : 46400U, // C4_and_and
4024 : 16U, // C4_and_andn
4025 : 46400U, // C4_and_or
4026 : 16U, // C4_and_orn
4027 : 66U, // C4_cmplte
4028 : 66U, // C4_cmpltei
4029 : 66U, // C4_cmplteu
4030 : 66U, // C4_cmplteui
4031 : 66U, // C4_cmpneq
4032 : 66U, // C4_cmpneqi
4033 : 0U, // C4_fastcorner9
4034 : 0U, // C4_fastcorner9_not
4035 : 66U, // C4_nbitsclr
4036 : 66U, // C4_nbitsclri
4037 : 0U, // C4_nbitsset
4038 : 46400U, // C4_or_and
4039 : 16U, // C4_or_andn
4040 : 46400U, // C4_or_or
4041 : 16U, // C4_or_orn
4042 : 0U, // CALLProfile
4043 : 0U, // CONST32
4044 : 0U, // CONST64
4045 : 0U, // DuplexIClass0
4046 : 0U, // DuplexIClass1
4047 : 0U, // DuplexIClass2
4048 : 0U, // DuplexIClass3
4049 : 0U, // DuplexIClass4
4050 : 0U, // DuplexIClass5
4051 : 0U, // DuplexIClass6
4052 : 0U, // DuplexIClass7
4053 : 0U, // DuplexIClass8
4054 : 0U, // DuplexIClass9
4055 : 0U, // DuplexIClassA
4056 : 0U, // DuplexIClassB
4057 : 0U, // DuplexIClassC
4058 : 0U, // DuplexIClassD
4059 : 0U, // DuplexIClassE
4060 : 0U, // DuplexIClassF
4061 : 0U, // EH_RETURN_JMPR
4062 : 0U, // F2_conv_d2df
4063 : 0U, // F2_conv_d2sf
4064 : 0U, // F2_conv_df2d
4065 : 0U, // F2_conv_df2d_chop
4066 : 0U, // F2_conv_df2sf
4067 : 0U, // F2_conv_df2ud
4068 : 0U, // F2_conv_df2ud_chop
4069 : 0U, // F2_conv_df2uw
4070 : 0U, // F2_conv_df2uw_chop
4071 : 0U, // F2_conv_df2w
4072 : 0U, // F2_conv_df2w_chop
4073 : 0U, // F2_conv_sf2d
4074 : 0U, // F2_conv_sf2d_chop
4075 : 0U, // F2_conv_sf2df
4076 : 0U, // F2_conv_sf2ud
4077 : 0U, // F2_conv_sf2ud_chop
4078 : 0U, // F2_conv_sf2uw
4079 : 0U, // F2_conv_sf2uw_chop
4080 : 0U, // F2_conv_sf2w
4081 : 0U, // F2_conv_sf2w_chop
4082 : 0U, // F2_conv_ud2df
4083 : 0U, // F2_conv_ud2sf
4084 : 0U, // F2_conv_uw2df
4085 : 0U, // F2_conv_uw2sf
4086 : 0U, // F2_conv_w2df
4087 : 0U, // F2_conv_w2sf
4088 : 0U, // F2_dfclass
4089 : 0U, // F2_dfcmpeq
4090 : 0U, // F2_dfcmpge
4091 : 0U, // F2_dfcmpgt
4092 : 0U, // F2_dfcmpuo
4093 : 0U, // F2_dfimm_n
4094 : 0U, // F2_dfimm_p
4095 : 0U, // F2_sfadd
4096 : 0U, // F2_sfclass
4097 : 0U, // F2_sfcmpeq
4098 : 0U, // F2_sfcmpge
4099 : 0U, // F2_sfcmpgt
4100 : 0U, // F2_sfcmpuo
4101 : 0U, // F2_sffixupd
4102 : 0U, // F2_sffixupn
4103 : 0U, // F2_sffixupr
4104 : 0U, // F2_sffma
4105 : 0U, // F2_sffma_lib
4106 : 1543U, // F2_sffma_sc
4107 : 0U, // F2_sffms
4108 : 0U, // F2_sffms_lib
4109 : 0U, // F2_sfimm_n
4110 : 0U, // F2_sfimm_p
4111 : 17U, // F2_sfinvsqrta
4112 : 0U, // F2_sfmax
4113 : 0U, // F2_sfmin
4114 : 0U, // F2_sfmpy
4115 : 18U, // F2_sfrecipa
4116 : 0U, // F2_sfsub
4117 : 0U, // G4_tfrgcpp
4118 : 0U, // G4_tfrgcrr
4119 : 0U, // G4_tfrgpcp
4120 : 0U, // G4_tfrgrcr
4121 : 13U, // HI
4122 : 0U, // J2_call
4123 : 0U, // J2_callf
4124 : 0U, // J2_callr
4125 : 0U, // J2_callrf
4126 : 0U, // J2_callrt
4127 : 0U, // J2_callt
4128 : 0U, // J2_jump
4129 : 0U, // J2_jumpf
4130 : 0U, // J2_jumpfnew
4131 : 0U, // J2_jumpfnewpt
4132 : 0U, // J2_jumpfpt
4133 : 0U, // J2_jumpr
4134 : 0U, // J2_jumprf
4135 : 0U, // J2_jumprfnew
4136 : 0U, // J2_jumprfnewpt
4137 : 0U, // J2_jumprfpt
4138 : 0U, // J2_jumprgtez
4139 : 0U, // J2_jumprgtezpt
4140 : 0U, // J2_jumprltez
4141 : 0U, // J2_jumprltezpt
4142 : 0U, // J2_jumprnz
4143 : 0U, // J2_jumprnzpt
4144 : 0U, // J2_jumprt
4145 : 0U, // J2_jumprtnew
4146 : 0U, // J2_jumprtnewpt
4147 : 0U, // J2_jumprtpt
4148 : 0U, // J2_jumprz
4149 : 0U, // J2_jumprzpt
4150 : 0U, // J2_jumpt
4151 : 0U, // J2_jumptnew
4152 : 0U, // J2_jumptnewpt
4153 : 0U, // J2_jumptpt
4154 : 1U, // J2_loop0i
4155 : 1U, // J2_loop0iext
4156 : 1U, // J2_loop0r
4157 : 1U, // J2_loop0rext
4158 : 1U, // J2_loop1i
4159 : 1U, // J2_loop1iext
4160 : 1U, // J2_loop1r
4161 : 1U, // J2_loop1rext
4162 : 0U, // J2_pause
4163 : 1U, // J2_ploop1si
4164 : 1U, // J2_ploop1sr
4165 : 1U, // J2_ploop2si
4166 : 1U, // J2_ploop2sr
4167 : 1U, // J2_ploop3si
4168 : 1U, // J2_ploop3sr
4169 : 0U, // J2_trap0
4170 : 1U, // J2_trap1
4171 : 0U, // J4_cmpeq_f_jumpnv_nt
4172 : 0U, // J4_cmpeq_f_jumpnv_t
4173 : 19U, // J4_cmpeq_fp0_jump_nt
4174 : 20U, // J4_cmpeq_fp0_jump_t
4175 : 21U, // J4_cmpeq_fp1_jump_nt
4176 : 22U, // J4_cmpeq_fp1_jump_t
4177 : 0U, // J4_cmpeq_t_jumpnv_nt
4178 : 0U, // J4_cmpeq_t_jumpnv_t
4179 : 23U, // J4_cmpeq_tp0_jump_nt
4180 : 24U, // J4_cmpeq_tp0_jump_t
4181 : 25U, // J4_cmpeq_tp1_jump_nt
4182 : 26U, // J4_cmpeq_tp1_jump_t
4183 : 0U, // J4_cmpeqi_f_jumpnv_nt
4184 : 0U, // J4_cmpeqi_f_jumpnv_t
4185 : 19U, // J4_cmpeqi_fp0_jump_nt
4186 : 20U, // J4_cmpeqi_fp0_jump_t
4187 : 21U, // J4_cmpeqi_fp1_jump_nt
4188 : 22U, // J4_cmpeqi_fp1_jump_t
4189 : 0U, // J4_cmpeqi_t_jumpnv_nt
4190 : 0U, // J4_cmpeqi_t_jumpnv_t
4191 : 23U, // J4_cmpeqi_tp0_jump_nt
4192 : 24U, // J4_cmpeqi_tp0_jump_t
4193 : 25U, // J4_cmpeqi_tp1_jump_nt
4194 : 26U, // J4_cmpeqi_tp1_jump_t
4195 : 0U, // J4_cmpeqn1_f_jumpnv_nt
4196 : 0U, // J4_cmpeqn1_f_jumpnv_t
4197 : 19U, // J4_cmpeqn1_fp0_jump_nt
4198 : 20U, // J4_cmpeqn1_fp0_jump_t
4199 : 21U, // J4_cmpeqn1_fp1_jump_nt
4200 : 22U, // J4_cmpeqn1_fp1_jump_t
4201 : 0U, // J4_cmpeqn1_t_jumpnv_nt
4202 : 0U, // J4_cmpeqn1_t_jumpnv_t
4203 : 23U, // J4_cmpeqn1_tp0_jump_nt
4204 : 24U, // J4_cmpeqn1_tp0_jump_t
4205 : 25U, // J4_cmpeqn1_tp1_jump_nt
4206 : 26U, // J4_cmpeqn1_tp1_jump_t
4207 : 0U, // J4_cmpgt_f_jumpnv_nt
4208 : 0U, // J4_cmpgt_f_jumpnv_t
4209 : 19U, // J4_cmpgt_fp0_jump_nt
4210 : 20U, // J4_cmpgt_fp0_jump_t
4211 : 21U, // J4_cmpgt_fp1_jump_nt
4212 : 22U, // J4_cmpgt_fp1_jump_t
4213 : 0U, // J4_cmpgt_t_jumpnv_nt
4214 : 0U, // J4_cmpgt_t_jumpnv_t
4215 : 23U, // J4_cmpgt_tp0_jump_nt
4216 : 24U, // J4_cmpgt_tp0_jump_t
4217 : 25U, // J4_cmpgt_tp1_jump_nt
4218 : 26U, // J4_cmpgt_tp1_jump_t
4219 : 0U, // J4_cmpgti_f_jumpnv_nt
4220 : 0U, // J4_cmpgti_f_jumpnv_t
4221 : 19U, // J4_cmpgti_fp0_jump_nt
4222 : 20U, // J4_cmpgti_fp0_jump_t
4223 : 21U, // J4_cmpgti_fp1_jump_nt
4224 : 22U, // J4_cmpgti_fp1_jump_t
4225 : 0U, // J4_cmpgti_t_jumpnv_nt
4226 : 0U, // J4_cmpgti_t_jumpnv_t
4227 : 23U, // J4_cmpgti_tp0_jump_nt
4228 : 24U, // J4_cmpgti_tp0_jump_t
4229 : 25U, // J4_cmpgti_tp1_jump_nt
4230 : 26U, // J4_cmpgti_tp1_jump_t
4231 : 0U, // J4_cmpgtn1_f_jumpnv_nt
4232 : 0U, // J4_cmpgtn1_f_jumpnv_t
4233 : 19U, // J4_cmpgtn1_fp0_jump_nt
4234 : 20U, // J4_cmpgtn1_fp0_jump_t
4235 : 21U, // J4_cmpgtn1_fp1_jump_nt
4236 : 22U, // J4_cmpgtn1_fp1_jump_t
4237 : 0U, // J4_cmpgtn1_t_jumpnv_nt
4238 : 0U, // J4_cmpgtn1_t_jumpnv_t
4239 : 23U, // J4_cmpgtn1_tp0_jump_nt
4240 : 24U, // J4_cmpgtn1_tp0_jump_t
4241 : 25U, // J4_cmpgtn1_tp1_jump_nt
4242 : 26U, // J4_cmpgtn1_tp1_jump_t
4243 : 0U, // J4_cmpgtu_f_jumpnv_nt
4244 : 0U, // J4_cmpgtu_f_jumpnv_t
4245 : 19U, // J4_cmpgtu_fp0_jump_nt
4246 : 20U, // J4_cmpgtu_fp0_jump_t
4247 : 21U, // J4_cmpgtu_fp1_jump_nt
4248 : 22U, // J4_cmpgtu_fp1_jump_t
4249 : 0U, // J4_cmpgtu_t_jumpnv_nt
4250 : 0U, // J4_cmpgtu_t_jumpnv_t
4251 : 23U, // J4_cmpgtu_tp0_jump_nt
4252 : 24U, // J4_cmpgtu_tp0_jump_t
4253 : 25U, // J4_cmpgtu_tp1_jump_nt
4254 : 26U, // J4_cmpgtu_tp1_jump_t
4255 : 0U, // J4_cmpgtui_f_jumpnv_nt
4256 : 0U, // J4_cmpgtui_f_jumpnv_t
4257 : 19U, // J4_cmpgtui_fp0_jump_nt
4258 : 20U, // J4_cmpgtui_fp0_jump_t
4259 : 21U, // J4_cmpgtui_fp1_jump_nt
4260 : 22U, // J4_cmpgtui_fp1_jump_t
4261 : 0U, // J4_cmpgtui_t_jumpnv_nt
4262 : 0U, // J4_cmpgtui_t_jumpnv_t
4263 : 23U, // J4_cmpgtui_tp0_jump_nt
4264 : 24U, // J4_cmpgtui_tp0_jump_t
4265 : 25U, // J4_cmpgtui_tp1_jump_nt
4266 : 26U, // J4_cmpgtui_tp1_jump_t
4267 : 27U, // J4_cmplt_f_jumpnv_nt
4268 : 28U, // J4_cmplt_f_jumpnv_t
4269 : 27U, // J4_cmplt_t_jumpnv_nt
4270 : 28U, // J4_cmplt_t_jumpnv_t
4271 : 27U, // J4_cmpltu_f_jumpnv_nt
4272 : 28U, // J4_cmpltu_f_jumpnv_t
4273 : 27U, // J4_cmpltu_t_jumpnv_nt
4274 : 28U, // J4_cmpltu_t_jumpnv_t
4275 : 0U, // J4_hintjumpr
4276 : 0U, // J4_jumpseti
4277 : 0U, // J4_jumpsetr
4278 : 0U, // J4_tstbit0_f_jumpnv_nt
4279 : 0U, // J4_tstbit0_f_jumpnv_t
4280 : 0U, // J4_tstbit0_fp0_jump_nt
4281 : 0U, // J4_tstbit0_fp0_jump_t
4282 : 0U, // J4_tstbit0_fp1_jump_nt
4283 : 0U, // J4_tstbit0_fp1_jump_t
4284 : 0U, // J4_tstbit0_t_jumpnv_nt
4285 : 0U, // J4_tstbit0_t_jumpnv_t
4286 : 0U, // J4_tstbit0_tp0_jump_nt
4287 : 0U, // J4_tstbit0_tp0_jump_t
4288 : 0U, // J4_tstbit0_tp1_jump_nt
4289 : 0U, // J4_tstbit0_tp1_jump_t
4290 : 0U, // L2_deallocframe
4291 : 1373U, // L2_loadalignb_io
4292 : 49950U, // L2_loadalignb_pbr
4293 : 54047U, // L2_loadalignb_pci
4294 : 32U, // L2_loadalignb_pcr
4295 : 799U, // L2_loadalignb_pi
4296 : 798U, // L2_loadalignb_pr
4297 : 1373U, // L2_loadalignh_io
4298 : 49950U, // L2_loadalignh_pbr
4299 : 54047U, // L2_loadalignh_pci
4300 : 32U, // L2_loadalignh_pcr
4301 : 799U, // L2_loadalignh_pi
4302 : 798U, // L2_loadalignh_pr
4303 : 1U, // L2_loadbsw2_io
4304 : 33U, // L2_loadbsw2_pbr
4305 : 34U, // L2_loadbsw2_pci
4306 : 0U, // L2_loadbsw2_pcr
4307 : 1U, // L2_loadbsw2_pi
4308 : 1U, // L2_loadbsw2_pr
4309 : 1U, // L2_loadbsw4_io
4310 : 33U, // L2_loadbsw4_pbr
4311 : 34U, // L2_loadbsw4_pci
4312 : 0U, // L2_loadbsw4_pcr
4313 : 1U, // L2_loadbsw4_pi
4314 : 1U, // L2_loadbsw4_pr
4315 : 1U, // L2_loadbzw2_io
4316 : 33U, // L2_loadbzw2_pbr
4317 : 34U, // L2_loadbzw2_pci
4318 : 0U, // L2_loadbzw2_pcr
4319 : 1U, // L2_loadbzw2_pi
4320 : 1U, // L2_loadbzw2_pr
4321 : 1U, // L2_loadbzw4_io
4322 : 33U, // L2_loadbzw4_pbr
4323 : 34U, // L2_loadbzw4_pci
4324 : 0U, // L2_loadbzw4_pcr
4325 : 1U, // L2_loadbzw4_pi
4326 : 1U, // L2_loadbzw4_pr
4327 : 1U, // L2_loadrb_io
4328 : 33U, // L2_loadrb_pbr
4329 : 34U, // L2_loadrb_pci
4330 : 0U, // L2_loadrb_pcr
4331 : 1U, // L2_loadrb_pi
4332 : 1U, // L2_loadrb_pr
4333 : 0U, // L2_loadrbgp
4334 : 1U, // L2_loadrd_io
4335 : 33U, // L2_loadrd_pbr
4336 : 34U, // L2_loadrd_pci
4337 : 0U, // L2_loadrd_pcr
4338 : 1U, // L2_loadrd_pi
4339 : 1U, // L2_loadrd_pr
4340 : 0U, // L2_loadrdgp
4341 : 1U, // L2_loadrh_io
4342 : 33U, // L2_loadrh_pbr
4343 : 34U, // L2_loadrh_pci
4344 : 0U, // L2_loadrh_pcr
4345 : 1U, // L2_loadrh_pi
4346 : 1U, // L2_loadrh_pr
4347 : 0U, // L2_loadrhgp
4348 : 1U, // L2_loadri_io
4349 : 33U, // L2_loadri_pbr
4350 : 34U, // L2_loadri_pci
4351 : 0U, // L2_loadri_pcr
4352 : 1U, // L2_loadri_pi
4353 : 1U, // L2_loadri_pr
4354 : 0U, // L2_loadrigp
4355 : 1U, // L2_loadrub_io
4356 : 33U, // L2_loadrub_pbr
4357 : 34U, // L2_loadrub_pci
4358 : 0U, // L2_loadrub_pcr
4359 : 1U, // L2_loadrub_pi
4360 : 1U, // L2_loadrub_pr
4361 : 0U, // L2_loadrubgp
4362 : 1U, // L2_loadruh_io
4363 : 33U, // L2_loadruh_pbr
4364 : 34U, // L2_loadruh_pci
4365 : 0U, // L2_loadruh_pcr
4366 : 1U, // L2_loadruh_pi
4367 : 1U, // L2_loadruh_pr
4368 : 0U, // L2_loadruhgp
4369 : 0U, // L2_loadw_locked
4370 : 1602U, // L2_ploadrbf_io
4371 : 1699U, // L2_ploadrbf_pi
4372 : 1602U, // L2_ploadrbfnew_io
4373 : 1699U, // L2_ploadrbfnew_pi
4374 : 1602U, // L2_ploadrbt_io
4375 : 1699U, // L2_ploadrbt_pi
4376 : 1602U, // L2_ploadrbtnew_io
4377 : 1699U, // L2_ploadrbtnew_pi
4378 : 1602U, // L2_ploadrdf_io
4379 : 1699U, // L2_ploadrdf_pi
4380 : 1602U, // L2_ploadrdfnew_io
4381 : 1699U, // L2_ploadrdfnew_pi
4382 : 1602U, // L2_ploadrdt_io
4383 : 1699U, // L2_ploadrdt_pi
4384 : 1602U, // L2_ploadrdtnew_io
4385 : 1699U, // L2_ploadrdtnew_pi
4386 : 1602U, // L2_ploadrhf_io
4387 : 1699U, // L2_ploadrhf_pi
4388 : 1602U, // L2_ploadrhfnew_io
4389 : 1699U, // L2_ploadrhfnew_pi
4390 : 1602U, // L2_ploadrht_io
4391 : 1699U, // L2_ploadrht_pi
4392 : 1602U, // L2_ploadrhtnew_io
4393 : 1699U, // L2_ploadrhtnew_pi
4394 : 1602U, // L2_ploadrif_io
4395 : 1699U, // L2_ploadrif_pi
4396 : 1602U, // L2_ploadrifnew_io
4397 : 1699U, // L2_ploadrifnew_pi
4398 : 1602U, // L2_ploadrit_io
4399 : 1699U, // L2_ploadrit_pi
4400 : 1602U, // L2_ploadritnew_io
4401 : 1699U, // L2_ploadritnew_pi
4402 : 1602U, // L2_ploadrubf_io
4403 : 1699U, // L2_ploadrubf_pi
4404 : 1602U, // L2_ploadrubfnew_io
4405 : 1699U, // L2_ploadrubfnew_pi
4406 : 1602U, // L2_ploadrubt_io
4407 : 1699U, // L2_ploadrubt_pi
4408 : 1602U, // L2_ploadrubtnew_io
4409 : 1699U, // L2_ploadrubtnew_pi
4410 : 1602U, // L2_ploadruhf_io
4411 : 1699U, // L2_ploadruhf_pi
4412 : 1602U, // L2_ploadruhfnew_io
4413 : 1699U, // L2_ploadruhfnew_pi
4414 : 1602U, // L2_ploadruht_io
4415 : 1699U, // L2_ploadruht_pi
4416 : 1602U, // L2_ploadruhtnew_io
4417 : 1699U, // L2_ploadruhtnew_pi
4418 : 0U, // L4_add_memopb_io
4419 : 0U, // L4_add_memoph_io
4420 : 0U, // L4_add_memopw_io
4421 : 0U, // L4_and_memopb_io
4422 : 0U, // L4_and_memoph_io
4423 : 0U, // L4_and_memopw_io
4424 : 0U, // L4_iadd_memopb_io
4425 : 0U, // L4_iadd_memoph_io
4426 : 0U, // L4_iadd_memopw_io
4427 : 0U, // L4_iand_memopb_io
4428 : 0U, // L4_iand_memoph_io
4429 : 0U, // L4_iand_memopw_io
4430 : 0U, // L4_ior_memopb_io
4431 : 0U, // L4_ior_memoph_io
4432 : 0U, // L4_ior_memopw_io
4433 : 0U, // L4_isub_memopb_io
4434 : 0U, // L4_isub_memoph_io
4435 : 0U, // L4_isub_memopw_io
4436 : 36U, // L4_loadalignb_ap
4437 : 37U, // L4_loadalignb_ur
4438 : 36U, // L4_loadalignh_ap
4439 : 37U, // L4_loadalignh_ur
4440 : 0U, // L4_loadbsw2_ap
4441 : 0U, // L4_loadbsw2_ur
4442 : 0U, // L4_loadbsw4_ap
4443 : 0U, // L4_loadbsw4_ur
4444 : 0U, // L4_loadbzw2_ap
4445 : 0U, // L4_loadbzw2_ur
4446 : 0U, // L4_loadbzw4_ap
4447 : 0U, // L4_loadbzw4_ur
4448 : 0U, // L4_loadd_locked
4449 : 0U, // L4_loadrb_ap
4450 : 0U, // L4_loadrb_rr
4451 : 0U, // L4_loadrb_ur
4452 : 0U, // L4_loadrd_ap
4453 : 0U, // L4_loadrd_rr
4454 : 0U, // L4_loadrd_ur
4455 : 0U, // L4_loadrh_ap
4456 : 0U, // L4_loadrh_rr
4457 : 0U, // L4_loadrh_ur
4458 : 0U, // L4_loadri_ap
4459 : 0U, // L4_loadri_rr
4460 : 0U, // L4_loadri_ur
4461 : 0U, // L4_loadrub_ap
4462 : 0U, // L4_loadrub_rr
4463 : 0U, // L4_loadrub_ur
4464 : 0U, // L4_loadruh_ap
4465 : 0U, // L4_loadruh_rr
4466 : 0U, // L4_loadruh_ur
4467 : 0U, // L4_or_memopb_io
4468 : 0U, // L4_or_memoph_io
4469 : 0U, // L4_or_memopw_io
4470 : 0U, // L4_ploadrbf_abs
4471 : 1730U, // L4_ploadrbf_rr
4472 : 0U, // L4_ploadrbfnew_abs
4473 : 1730U, // L4_ploadrbfnew_rr
4474 : 0U, // L4_ploadrbt_abs
4475 : 1730U, // L4_ploadrbt_rr
4476 : 0U, // L4_ploadrbtnew_abs
4477 : 1730U, // L4_ploadrbtnew_rr
4478 : 0U, // L4_ploadrdf_abs
4479 : 1730U, // L4_ploadrdf_rr
4480 : 0U, // L4_ploadrdfnew_abs
4481 : 1730U, // L4_ploadrdfnew_rr
4482 : 0U, // L4_ploadrdt_abs
4483 : 1730U, // L4_ploadrdt_rr
4484 : 0U, // L4_ploadrdtnew_abs
4485 : 1730U, // L4_ploadrdtnew_rr
4486 : 0U, // L4_ploadrhf_abs
4487 : 1730U, // L4_ploadrhf_rr
4488 : 0U, // L4_ploadrhfnew_abs
4489 : 1730U, // L4_ploadrhfnew_rr
4490 : 0U, // L4_ploadrht_abs
4491 : 1730U, // L4_ploadrht_rr
4492 : 0U, // L4_ploadrhtnew_abs
4493 : 1730U, // L4_ploadrhtnew_rr
4494 : 0U, // L4_ploadrif_abs
4495 : 1730U, // L4_ploadrif_rr
4496 : 0U, // L4_ploadrifnew_abs
4497 : 1730U, // L4_ploadrifnew_rr
4498 : 0U, // L4_ploadrit_abs
4499 : 1730U, // L4_ploadrit_rr
4500 : 0U, // L4_ploadritnew_abs
4501 : 1730U, // L4_ploadritnew_rr
4502 : 0U, // L4_ploadrubf_abs
4503 : 1730U, // L4_ploadrubf_rr
4504 : 0U, // L4_ploadrubfnew_abs
4505 : 1730U, // L4_ploadrubfnew_rr
4506 : 0U, // L4_ploadrubt_abs
4507 : 1730U, // L4_ploadrubt_rr
4508 : 0U, // L4_ploadrubtnew_abs
4509 : 1730U, // L4_ploadrubtnew_rr
4510 : 0U, // L4_ploadruhf_abs
4511 : 1730U, // L4_ploadruhf_rr
4512 : 0U, // L4_ploadruhfnew_abs
4513 : 1730U, // L4_ploadruhfnew_rr
4514 : 0U, // L4_ploadruht_abs
4515 : 1730U, // L4_ploadruht_rr
4516 : 0U, // L4_ploadruhtnew_abs
4517 : 1730U, // L4_ploadruhtnew_rr
4518 : 0U, // L4_return
4519 : 38U, // L4_return_f
4520 : 39U, // L4_return_fnew_pnt
4521 : 40U, // L4_return_fnew_pt
4522 : 38U, // L4_return_t
4523 : 39U, // L4_return_tnew_pnt
4524 : 40U, // L4_return_tnew_pt
4525 : 0U, // L4_sub_memopb_io
4526 : 0U, // L4_sub_memoph_io
4527 : 0U, // L4_sub_memopw_io
4528 : 13U, // LO
4529 : 69U, // M2_acci
4530 : 69U, // M2_accii
4531 : 0U, // M2_cmaci_s0
4532 : 0U, // M2_cmacr_s0
4533 : 0U, // M2_cmacs_s0
4534 : 0U, // M2_cmacs_s1
4535 : 0U, // M2_cmacsc_s0
4536 : 0U, // M2_cmacsc_s1
4537 : 0U, // M2_cmpyi_s0
4538 : 0U, // M2_cmpyr_s0
4539 : 0U, // M2_cmpyrs_s0
4540 : 0U, // M2_cmpyrs_s1
4541 : 0U, // M2_cmpyrsc_s0
4542 : 0U, // M2_cmpyrsc_s1
4543 : 0U, // M2_cmpys_s0
4544 : 0U, // M2_cmpys_s1
4545 : 0U, // M2_cmpysc_s0
4546 : 0U, // M2_cmpysc_s1
4547 : 0U, // M2_cnacs_s0
4548 : 0U, // M2_cnacs_s1
4549 : 0U, // M2_cnacsc_s0
4550 : 0U, // M2_cnacsc_s1
4551 : 69U, // M2_dpmpyss_acc_s0
4552 : 69U, // M2_dpmpyss_nac_s0
4553 : 386U, // M2_dpmpyss_rnd_s0
4554 : 66U, // M2_dpmpyss_s0
4555 : 69U, // M2_dpmpyuu_acc_s0
4556 : 69U, // M2_dpmpyuu_nac_s0
4557 : 66U, // M2_dpmpyuu_s0
4558 : 1794U, // M2_hmmpyh_rs1
4559 : 1858U, // M2_hmmpyh_s1
4560 : 1922U, // M2_hmmpyl_rs1
4561 : 1986U, // M2_hmmpyl_s1
4562 : 69U, // M2_maci
4563 : 0U, // M2_macsin
4564 : 69U, // M2_macsip
4565 : 0U, // M2_mmachs_rs0
4566 : 0U, // M2_mmachs_rs1
4567 : 0U, // M2_mmachs_s0
4568 : 0U, // M2_mmachs_s1
4569 : 0U, // M2_mmacls_rs0
4570 : 0U, // M2_mmacls_rs1
4571 : 0U, // M2_mmacls_s0
4572 : 0U, // M2_mmacls_s1
4573 : 0U, // M2_mmacuhs_rs0
4574 : 0U, // M2_mmacuhs_rs1
4575 : 0U, // M2_mmacuhs_s0
4576 : 0U, // M2_mmacuhs_s1
4577 : 0U, // M2_mmaculs_rs0
4578 : 0U, // M2_mmaculs_rs1
4579 : 0U, // M2_mmaculs_s0
4580 : 0U, // M2_mmaculs_s1
4581 : 0U, // M2_mmpyh_rs0
4582 : 0U, // M2_mmpyh_rs1
4583 : 0U, // M2_mmpyh_s0
4584 : 0U, // M2_mmpyh_s1
4585 : 0U, // M2_mmpyl_rs0
4586 : 0U, // M2_mmpyl_rs1
4587 : 0U, // M2_mmpyl_s0
4588 : 0U, // M2_mmpyl_s1
4589 : 0U, // M2_mmpyuh_rs0
4590 : 0U, // M2_mmpyuh_rs1
4591 : 0U, // M2_mmpyuh_s0
4592 : 0U, // M2_mmpyuh_s1
4593 : 0U, // M2_mmpyul_rs0
4594 : 0U, // M2_mmpyul_rs1
4595 : 0U, // M2_mmpyul_s0
4596 : 0U, // M2_mmpyul_s1
4597 : 1093U, // M2_mpy_acc_hh_s0
4598 : 2053U, // M2_mpy_acc_hh_s1
4599 : 1157U, // M2_mpy_acc_hl_s0
4600 : 2117U, // M2_mpy_acc_hl_s1
4601 : 1093U, // M2_mpy_acc_lh_s0
4602 : 2053U, // M2_mpy_acc_lh_s1
4603 : 1157U, // M2_mpy_acc_ll_s0
4604 : 2117U, // M2_mpy_acc_ll_s1
4605 : 1221U, // M2_mpy_acc_sat_hh_s0
4606 : 1861U, // M2_mpy_acc_sat_hh_s1
4607 : 1285U, // M2_mpy_acc_sat_hl_s0
4608 : 1989U, // M2_mpy_acc_sat_hl_s1
4609 : 1221U, // M2_mpy_acc_sat_lh_s0
4610 : 1861U, // M2_mpy_acc_sat_lh_s1
4611 : 1285U, // M2_mpy_acc_sat_ll_s0
4612 : 1989U, // M2_mpy_acc_sat_ll_s1
4613 : 1090U, // M2_mpy_hh_s0
4614 : 2050U, // M2_mpy_hh_s1
4615 : 1154U, // M2_mpy_hl_s0
4616 : 2114U, // M2_mpy_hl_s1
4617 : 1090U, // M2_mpy_lh_s0
4618 : 2050U, // M2_mpy_lh_s1
4619 : 1154U, // M2_mpy_ll_s0
4620 : 2114U, // M2_mpy_ll_s1
4621 : 1093U, // M2_mpy_nac_hh_s0
4622 : 2053U, // M2_mpy_nac_hh_s1
4623 : 1157U, // M2_mpy_nac_hl_s0
4624 : 2117U, // M2_mpy_nac_hl_s1
4625 : 1093U, // M2_mpy_nac_lh_s0
4626 : 2053U, // M2_mpy_nac_lh_s1
4627 : 1157U, // M2_mpy_nac_ll_s0
4628 : 2117U, // M2_mpy_nac_ll_s1
4629 : 1221U, // M2_mpy_nac_sat_hh_s0
4630 : 1861U, // M2_mpy_nac_sat_hh_s1
4631 : 1285U, // M2_mpy_nac_sat_hl_s0
4632 : 1989U, // M2_mpy_nac_sat_hl_s1
4633 : 1221U, // M2_mpy_nac_sat_lh_s0
4634 : 1861U, // M2_mpy_nac_sat_lh_s1
4635 : 1285U, // M2_mpy_nac_sat_ll_s0
4636 : 1989U, // M2_mpy_nac_sat_ll_s1
4637 : 2178U, // M2_mpy_rnd_hh_s0
4638 : 2242U, // M2_mpy_rnd_hh_s1
4639 : 2306U, // M2_mpy_rnd_hl_s0
4640 : 2370U, // M2_mpy_rnd_hl_s1
4641 : 2178U, // M2_mpy_rnd_lh_s0
4642 : 2242U, // M2_mpy_rnd_lh_s1
4643 : 2306U, // M2_mpy_rnd_ll_s0
4644 : 2370U, // M2_mpy_rnd_ll_s1
4645 : 1218U, // M2_mpy_sat_hh_s0
4646 : 1858U, // M2_mpy_sat_hh_s1
4647 : 1282U, // M2_mpy_sat_hl_s0
4648 : 1986U, // M2_mpy_sat_hl_s1
4649 : 1218U, // M2_mpy_sat_lh_s0
4650 : 1858U, // M2_mpy_sat_lh_s1
4651 : 1282U, // M2_mpy_sat_ll_s0
4652 : 1986U, // M2_mpy_sat_ll_s1
4653 : 2434U, // M2_mpy_sat_rnd_hh_s0
4654 : 1794U, // M2_mpy_sat_rnd_hh_s1
4655 : 2498U, // M2_mpy_sat_rnd_hl_s0
4656 : 1922U, // M2_mpy_sat_rnd_hl_s1
4657 : 2434U, // M2_mpy_sat_rnd_lh_s0
4658 : 1794U, // M2_mpy_sat_rnd_lh_s1
4659 : 2498U, // M2_mpy_sat_rnd_ll_s0
4660 : 1922U, // M2_mpy_sat_rnd_ll_s1
4661 : 66U, // M2_mpy_up
4662 : 2562U, // M2_mpy_up_s1
4663 : 2626U, // M2_mpy_up_s1_sat
4664 : 1093U, // M2_mpyd_acc_hh_s0
4665 : 2053U, // M2_mpyd_acc_hh_s1
4666 : 1157U, // M2_mpyd_acc_hl_s0
4667 : 2117U, // M2_mpyd_acc_hl_s1
4668 : 1093U, // M2_mpyd_acc_lh_s0
4669 : 2053U, // M2_mpyd_acc_lh_s1
4670 : 1157U, // M2_mpyd_acc_ll_s0
4671 : 2117U, // M2_mpyd_acc_ll_s1
4672 : 1090U, // M2_mpyd_hh_s0
4673 : 2050U, // M2_mpyd_hh_s1
4674 : 1154U, // M2_mpyd_hl_s0
4675 : 2114U, // M2_mpyd_hl_s1
4676 : 1090U, // M2_mpyd_lh_s0
4677 : 2050U, // M2_mpyd_lh_s1
4678 : 1154U, // M2_mpyd_ll_s0
4679 : 2114U, // M2_mpyd_ll_s1
4680 : 1093U, // M2_mpyd_nac_hh_s0
4681 : 2053U, // M2_mpyd_nac_hh_s1
4682 : 1157U, // M2_mpyd_nac_hl_s0
4683 : 2117U, // M2_mpyd_nac_hl_s1
4684 : 1093U, // M2_mpyd_nac_lh_s0
4685 : 2053U, // M2_mpyd_nac_lh_s1
4686 : 1157U, // M2_mpyd_nac_ll_s0
4687 : 2117U, // M2_mpyd_nac_ll_s1
4688 : 2178U, // M2_mpyd_rnd_hh_s0
4689 : 2242U, // M2_mpyd_rnd_hh_s1
4690 : 2306U, // M2_mpyd_rnd_hl_s0
4691 : 2370U, // M2_mpyd_rnd_hl_s1
4692 : 2178U, // M2_mpyd_rnd_lh_s0
4693 : 2242U, // M2_mpyd_rnd_lh_s1
4694 : 2306U, // M2_mpyd_rnd_ll_s0
4695 : 2370U, // M2_mpyd_rnd_ll_s1
4696 : 66U, // M2_mpyi
4697 : 0U, // M2_mpysin
4698 : 0U, // M2_mpysip
4699 : 0U, // M2_mpysu_up
4700 : 1093U, // M2_mpyu_acc_hh_s0
4701 : 2053U, // M2_mpyu_acc_hh_s1
4702 : 1157U, // M2_mpyu_acc_hl_s0
4703 : 2117U, // M2_mpyu_acc_hl_s1
4704 : 1093U, // M2_mpyu_acc_lh_s0
4705 : 2053U, // M2_mpyu_acc_lh_s1
4706 : 1157U, // M2_mpyu_acc_ll_s0
4707 : 2117U, // M2_mpyu_acc_ll_s1
4708 : 1090U, // M2_mpyu_hh_s0
4709 : 2050U, // M2_mpyu_hh_s1
4710 : 1154U, // M2_mpyu_hl_s0
4711 : 2114U, // M2_mpyu_hl_s1
4712 : 1090U, // M2_mpyu_lh_s0
4713 : 2050U, // M2_mpyu_lh_s1
4714 : 1154U, // M2_mpyu_ll_s0
4715 : 2114U, // M2_mpyu_ll_s1
4716 : 1093U, // M2_mpyu_nac_hh_s0
4717 : 2053U, // M2_mpyu_nac_hh_s1
4718 : 1157U, // M2_mpyu_nac_hl_s0
4719 : 2117U, // M2_mpyu_nac_hl_s1
4720 : 1093U, // M2_mpyu_nac_lh_s0
4721 : 2053U, // M2_mpyu_nac_lh_s1
4722 : 1157U, // M2_mpyu_nac_ll_s0
4723 : 2117U, // M2_mpyu_nac_ll_s1
4724 : 66U, // M2_mpyu_up
4725 : 1093U, // M2_mpyud_acc_hh_s0
4726 : 2053U, // M2_mpyud_acc_hh_s1
4727 : 1157U, // M2_mpyud_acc_hl_s0
4728 : 2117U, // M2_mpyud_acc_hl_s1
4729 : 1093U, // M2_mpyud_acc_lh_s0
4730 : 2053U, // M2_mpyud_acc_lh_s1
4731 : 1157U, // M2_mpyud_acc_ll_s0
4732 : 2117U, // M2_mpyud_acc_ll_s1
4733 : 1090U, // M2_mpyud_hh_s0
4734 : 2050U, // M2_mpyud_hh_s1
4735 : 1154U, // M2_mpyud_hl_s0
4736 : 2114U, // M2_mpyud_hl_s1
4737 : 1090U, // M2_mpyud_lh_s0
4738 : 2050U, // M2_mpyud_lh_s1
4739 : 1154U, // M2_mpyud_ll_s0
4740 : 2114U, // M2_mpyud_ll_s1
4741 : 1093U, // M2_mpyud_nac_hh_s0
4742 : 2053U, // M2_mpyud_nac_hh_s1
4743 : 1157U, // M2_mpyud_nac_hl_s0
4744 : 2117U, // M2_mpyud_nac_hl_s1
4745 : 1093U, // M2_mpyud_nac_lh_s0
4746 : 2053U, // M2_mpyud_nac_lh_s1
4747 : 1157U, // M2_mpyud_nac_ll_s0
4748 : 2117U, // M2_mpyud_nac_ll_s1
4749 : 69U, // M2_nacci
4750 : 69U, // M2_naccii
4751 : 0U, // M2_subacc
4752 : 0U, // M2_vabsdiffh
4753 : 0U, // M2_vabsdiffw
4754 : 0U, // M2_vcmac_s0_sat_i
4755 : 0U, // M2_vcmac_s0_sat_r
4756 : 0U, // M2_vcmpy_s0_sat_i
4757 : 0U, // M2_vcmpy_s0_sat_r
4758 : 0U, // M2_vcmpy_s1_sat_i
4759 : 0U, // M2_vcmpy_s1_sat_r
4760 : 0U, // M2_vdmacs_s0
4761 : 0U, // M2_vdmacs_s1
4762 : 0U, // M2_vdmpyrs_s0
4763 : 0U, // M2_vdmpyrs_s1
4764 : 0U, // M2_vdmpys_s0
4765 : 0U, // M2_vdmpys_s1
4766 : 0U, // M2_vmac2
4767 : 0U, // M2_vmac2es
4768 : 0U, // M2_vmac2es_s0
4769 : 0U, // M2_vmac2es_s1
4770 : 0U, // M2_vmac2s_s0
4771 : 0U, // M2_vmac2s_s1
4772 : 0U, // M2_vmac2su_s0
4773 : 0U, // M2_vmac2su_s1
4774 : 0U, // M2_vmpy2es_s0
4775 : 0U, // M2_vmpy2es_s1
4776 : 0U, // M2_vmpy2s_s0
4777 : 0U, // M2_vmpy2s_s0pack
4778 : 0U, // M2_vmpy2s_s1
4779 : 0U, // M2_vmpy2s_s1pack
4780 : 0U, // M2_vmpy2su_s0
4781 : 0U, // M2_vmpy2su_s1
4782 : 0U, // M2_vraddh
4783 : 0U, // M2_vradduh
4784 : 0U, // M2_vrcmaci_s0
4785 : 0U, // M2_vrcmaci_s0c
4786 : 0U, // M2_vrcmacr_s0
4787 : 0U, // M2_vrcmacr_s0c
4788 : 0U, // M2_vrcmpyi_s0
4789 : 0U, // M2_vrcmpyi_s0c
4790 : 0U, // M2_vrcmpyr_s0
4791 : 0U, // M2_vrcmpyr_s0c
4792 : 0U, // M2_vrcmpys_acc_s1_h
4793 : 0U, // M2_vrcmpys_acc_s1_l
4794 : 0U, // M2_vrcmpys_s1_h
4795 : 0U, // M2_vrcmpys_s1_l
4796 : 0U, // M2_vrcmpys_s1rp_h
4797 : 0U, // M2_vrcmpys_s1rp_l
4798 : 0U, // M2_vrmac_s0
4799 : 0U, // M2_vrmpy_s0
4800 : 0U, // M2_xor_xacc
4801 : 69U, // M4_and_and
4802 : 69U, // M4_and_andn
4803 : 0U, // M4_and_or
4804 : 0U, // M4_and_xor
4805 : 0U, // M4_cmpyi_wh
4806 : 0U, // M4_cmpyi_whc
4807 : 0U, // M4_cmpyr_wh
4808 : 0U, // M4_cmpyr_whc
4809 : 2629U, // M4_mac_up_s1_sat
4810 : 46412U, // M4_mpyri_addi
4811 : 42473U, // M4_mpyri_addr
4812 : 42U, // M4_mpyri_addr_u2
4813 : 46400U, // M4_mpyrr_addi
4814 : 45801U, // M4_mpyrr_addr
4815 : 2629U, // M4_nac_up_s1_sat
4816 : 69U, // M4_or_and
4817 : 69U, // M4_or_andn
4818 : 69U, // M4_or_or
4819 : 0U, // M4_or_xor
4820 : 0U, // M4_pmpyw
4821 : 0U, // M4_pmpyw_acc
4822 : 0U, // M4_vpmpyh
4823 : 0U, // M4_vpmpyh_acc
4824 : 0U, // M4_vrmpyeh_acc_s0
4825 : 0U, // M4_vrmpyeh_acc_s1
4826 : 0U, // M4_vrmpyeh_s0
4827 : 0U, // M4_vrmpyeh_s1
4828 : 0U, // M4_vrmpyoh_acc_s0
4829 : 0U, // M4_vrmpyoh_acc_s1
4830 : 0U, // M4_vrmpyoh_s0
4831 : 0U, // M4_vrmpyoh_s1
4832 : 69U, // M4_xor_and
4833 : 69U, // M4_xor_andn
4834 : 0U, // M4_xor_or
4835 : 0U, // M4_xor_xacc
4836 : 0U, // M5_vdmacbsu
4837 : 0U, // M5_vdmpybsu
4838 : 0U, // M5_vmacbsu
4839 : 0U, // M5_vmacbuu
4840 : 0U, // M5_vmpybsu
4841 : 0U, // M5_vmpybuu
4842 : 0U, // M5_vrmacbsu
4843 : 0U, // M5_vrmacbuu
4844 : 0U, // M5_vrmpybsu
4845 : 0U, // M5_vrmpybuu
4846 : 0U, // M6_vabsdiffb
4847 : 0U, // M6_vabsdiffub
4848 : 0U, // PS_call_stk
4849 : 0U, // PS_callr_nr
4850 : 0U, // PS_jmpret
4851 : 0U, // PS_jmpretf
4852 : 0U, // PS_jmpretfnew
4853 : 0U, // PS_jmpretfnewpt
4854 : 0U, // PS_jmprett
4855 : 0U, // PS_jmprettnew
4856 : 0U, // PS_jmprettnewpt
4857 : 0U, // PS_loadrbabs
4858 : 0U, // PS_loadrdabs
4859 : 0U, // PS_loadrhabs
4860 : 0U, // PS_loadriabs
4861 : 0U, // PS_loadrubabs
4862 : 0U, // PS_loadruhabs
4863 : 0U, // PS_storerbabs
4864 : 0U, // PS_storerbnewabs
4865 : 0U, // PS_storerdabs
4866 : 0U, // PS_storerfabs
4867 : 0U, // PS_storerhabs
4868 : 0U, // PS_storerhnewabs
4869 : 0U, // PS_storeriabs
4870 : 0U, // PS_storerinewabs
4871 : 0U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4
4872 : 0U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4_EXT
4873 : 0U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4_EXT_PIC
4874 : 0U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4_PIC
4875 : 0U, // RESTORE_DEALLOC_RET_JMP_V4
4876 : 0U, // RESTORE_DEALLOC_RET_JMP_V4_EXT
4877 : 0U, // RESTORE_DEALLOC_RET_JMP_V4_EXT_PIC
4878 : 0U, // RESTORE_DEALLOC_RET_JMP_V4_PIC
4879 : 0U, // S2_addasl_rrri
4880 : 38U, // S2_allocframe
4881 : 66U, // S2_asl_i_p
4882 : 69U, // S2_asl_i_p_acc
4883 : 69U, // S2_asl_i_p_and
4884 : 69U, // S2_asl_i_p_nac
4885 : 69U, // S2_asl_i_p_or
4886 : 69U, // S2_asl_i_p_xacc
4887 : 66U, // S2_asl_i_r
4888 : 69U, // S2_asl_i_r_acc
4889 : 69U, // S2_asl_i_r_and
4890 : 69U, // S2_asl_i_r_nac
4891 : 69U, // S2_asl_i_r_or
4892 : 1410U, // S2_asl_i_r_sat
4893 : 69U, // S2_asl_i_r_xacc
4894 : 66U, // S2_asl_i_vh
4895 : 66U, // S2_asl_i_vw
4896 : 66U, // S2_asl_r_p
4897 : 69U, // S2_asl_r_p_acc
4898 : 69U, // S2_asl_r_p_and
4899 : 69U, // S2_asl_r_p_nac
4900 : 69U, // S2_asl_r_p_or
4901 : 69U, // S2_asl_r_p_xor
4902 : 66U, // S2_asl_r_r
4903 : 69U, // S2_asl_r_r_acc
4904 : 69U, // S2_asl_r_r_and
4905 : 69U, // S2_asl_r_r_nac
4906 : 69U, // S2_asl_r_r_or
4907 : 1410U, // S2_asl_r_r_sat
4908 : 66U, // S2_asl_r_vh
4909 : 66U, // S2_asl_r_vw
4910 : 66U, // S2_asr_i_p
4911 : 69U, // S2_asr_i_p_acc
4912 : 69U, // S2_asr_i_p_and
4913 : 69U, // S2_asr_i_p_nac
4914 : 69U, // S2_asr_i_p_or
4915 : 386U, // S2_asr_i_p_rnd
4916 : 66U, // S2_asr_i_r
4917 : 69U, // S2_asr_i_r_acc
4918 : 69U, // S2_asr_i_r_and
4919 : 69U, // S2_asr_i_r_nac
4920 : 69U, // S2_asr_i_r_or
4921 : 386U, // S2_asr_i_r_rnd
4922 : 66U, // S2_asr_i_svw_trun
4923 : 66U, // S2_asr_i_vh
4924 : 66U, // S2_asr_i_vw
4925 : 66U, // S2_asr_r_p
4926 : 69U, // S2_asr_r_p_acc
4927 : 69U, // S2_asr_r_p_and
4928 : 69U, // S2_asr_r_p_nac
4929 : 69U, // S2_asr_r_p_or
4930 : 0U, // S2_asr_r_p_xor
4931 : 66U, // S2_asr_r_r
4932 : 69U, // S2_asr_r_r_acc
4933 : 69U, // S2_asr_r_r_and
4934 : 69U, // S2_asr_r_r_nac
4935 : 69U, // S2_asr_r_r_or
4936 : 1410U, // S2_asr_r_r_sat
4937 : 66U, // S2_asr_r_svw_trun
4938 : 66U, // S2_asr_r_vh
4939 : 66U, // S2_asr_r_vw
4940 : 0U, // S2_brev
4941 : 0U, // S2_brevp
4942 : 0U, // S2_cabacdecbin
4943 : 0U, // S2_cl0
4944 : 0U, // S2_cl0p
4945 : 0U, // S2_cl1
4946 : 0U, // S2_cl1p
4947 : 0U, // S2_clb
4948 : 0U, // S2_clbnorm
4949 : 0U, // S2_clbp
4950 : 66U, // S2_clrbit_i
4951 : 66U, // S2_clrbit_r
4952 : 0U, // S2_ct0
4953 : 0U, // S2_ct0p
4954 : 0U, // S2_ct1
4955 : 0U, // S2_ct1p
4956 : 0U, // S2_deinterleave
4957 : 42434U, // S2_extractu
4958 : 66U, // S2_extractu_rp
4959 : 42434U, // S2_extractup
4960 : 66U, // S2_extractup_rp
4961 : 58821U, // S2_insert
4962 : 69U, // S2_insert_rp
4963 : 58821U, // S2_insertp
4964 : 69U, // S2_insertp_rp
4965 : 0U, // S2_interleave
4966 : 0U, // S2_lfsp
4967 : 0U, // S2_lsl_r_p
4968 : 0U, // S2_lsl_r_p_acc
4969 : 0U, // S2_lsl_r_p_and
4970 : 0U, // S2_lsl_r_p_nac
4971 : 0U, // S2_lsl_r_p_or
4972 : 0U, // S2_lsl_r_p_xor
4973 : 0U, // S2_lsl_r_r
4974 : 0U, // S2_lsl_r_r_acc
4975 : 0U, // S2_lsl_r_r_and
4976 : 0U, // S2_lsl_r_r_nac
4977 : 0U, // S2_lsl_r_r_or
4978 : 0U, // S2_lsl_r_vh
4979 : 0U, // S2_lsl_r_vw
4980 : 66U, // S2_lsr_i_p
4981 : 69U, // S2_lsr_i_p_acc
4982 : 69U, // S2_lsr_i_p_and
4983 : 69U, // S2_lsr_i_p_nac
4984 : 69U, // S2_lsr_i_p_or
4985 : 69U, // S2_lsr_i_p_xacc
4986 : 66U, // S2_lsr_i_r
4987 : 69U, // S2_lsr_i_r_acc
4988 : 69U, // S2_lsr_i_r_and
4989 : 69U, // S2_lsr_i_r_nac
4990 : 69U, // S2_lsr_i_r_or
4991 : 69U, // S2_lsr_i_r_xacc
4992 : 66U, // S2_lsr_i_vh
4993 : 66U, // S2_lsr_i_vw
4994 : 66U, // S2_lsr_r_p
4995 : 69U, // S2_lsr_r_p_acc
4996 : 69U, // S2_lsr_r_p_and
4997 : 69U, // S2_lsr_r_p_nac
4998 : 69U, // S2_lsr_r_p_or
4999 : 69U, // S2_lsr_r_p_xor
5000 : 66U, // S2_lsr_r_r
5001 : 69U, // S2_lsr_r_r_acc
5002 : 69U, // S2_lsr_r_r_and
5003 : 69U, // S2_lsr_r_r_nac
5004 : 69U, // S2_lsr_r_r_or
5005 : 66U, // S2_lsr_r_vh
5006 : 66U, // S2_lsr_r_vw
5007 : 0U, // S2_packhl
5008 : 0U, // S2_parityp
5009 : 61469U, // S2_pstorerbf_io
5010 : 62815U, // S2_pstorerbf_pi
5011 : 62815U, // S2_pstorerbfnew_pi
5012 : 61469U, // S2_pstorerbnewf_io
5013 : 62815U, // S2_pstorerbnewf_pi
5014 : 62815U, // S2_pstorerbnewfnew_pi
5015 : 61469U, // S2_pstorerbnewt_io
5016 : 62815U, // S2_pstorerbnewt_pi
5017 : 62815U, // S2_pstorerbnewtnew_pi
5018 : 61469U, // S2_pstorerbt_io
5019 : 62815U, // S2_pstorerbt_pi
5020 : 62815U, // S2_pstorerbtnew_pi
5021 : 61469U, // S2_pstorerdf_io
5022 : 62815U, // S2_pstorerdf_pi
5023 : 62815U, // S2_pstorerdfnew_pi
5024 : 61469U, // S2_pstorerdt_io
5025 : 62815U, // S2_pstorerdt_pi
5026 : 62815U, // S2_pstorerdtnew_pi
5027 : 61469U, // S2_pstorerff_io
5028 : 62815U, // S2_pstorerff_pi
5029 : 62815U, // S2_pstorerffnew_pi
5030 : 61469U, // S2_pstorerft_io
5031 : 62815U, // S2_pstorerft_pi
5032 : 62815U, // S2_pstorerftnew_pi
5033 : 61469U, // S2_pstorerhf_io
5034 : 62815U, // S2_pstorerhf_pi
5035 : 62815U, // S2_pstorerhfnew_pi
5036 : 61469U, // S2_pstorerhnewf_io
5037 : 62815U, // S2_pstorerhnewf_pi
5038 : 62815U, // S2_pstorerhnewfnew_pi
5039 : 61469U, // S2_pstorerhnewt_io
5040 : 62815U, // S2_pstorerhnewt_pi
5041 : 62815U, // S2_pstorerhnewtnew_pi
5042 : 61469U, // S2_pstorerht_io
5043 : 62815U, // S2_pstorerht_pi
5044 : 62815U, // S2_pstorerhtnew_pi
5045 : 61469U, // S2_pstorerif_io
5046 : 62815U, // S2_pstorerif_pi
5047 : 62815U, // S2_pstorerifnew_pi
5048 : 61469U, // S2_pstorerinewf_io
5049 : 62815U, // S2_pstorerinewf_pi
5050 : 62815U, // S2_pstorerinewfnew_pi
5051 : 61469U, // S2_pstorerinewt_io
5052 : 62815U, // S2_pstorerinewt_pi
5053 : 62815U, // S2_pstorerinewtnew_pi
5054 : 61469U, // S2_pstorerit_io
5055 : 62815U, // S2_pstorerit_pi
5056 : 62815U, // S2_pstoreritnew_pi
5057 : 66U, // S2_setbit_i
5058 : 66U, // S2_setbit_r
5059 : 0U, // S2_shuffeb
5060 : 0U, // S2_shuffeh
5061 : 0U, // S2_shuffob
5062 : 0U, // S2_shuffoh
5063 : 130U, // S2_storerb_io
5064 : 13U, // S2_storerb_pbr
5065 : 13U, // S2_storerb_pci
5066 : 0U, // S2_storerb_pcr
5067 : 133U, // S2_storerb_pi
5068 : 133U, // S2_storerb_pr
5069 : 0U, // S2_storerbgp
5070 : 194U, // S2_storerbnew_io
5071 : 43U, // S2_storerbnew_pbr
5072 : 43U, // S2_storerbnew_pci
5073 : 0U, // S2_storerbnew_pcr
5074 : 197U, // S2_storerbnew_pi
5075 : 197U, // S2_storerbnew_pr
5076 : 0U, // S2_storerbnewgp
5077 : 130U, // S2_storerd_io
5078 : 13U, // S2_storerd_pbr
5079 : 13U, // S2_storerd_pci
5080 : 0U, // S2_storerd_pcr
5081 : 133U, // S2_storerd_pi
5082 : 133U, // S2_storerd_pr
5083 : 0U, // S2_storerdgp
5084 : 258U, // S2_storerf_io
5085 : 8U, // S2_storerf_pbr
5086 : 8U, // S2_storerf_pci
5087 : 0U, // S2_storerf_pcr
5088 : 261U, // S2_storerf_pi
5089 : 261U, // S2_storerf_pr
5090 : 0U, // S2_storerfgp
5091 : 130U, // S2_storerh_io
5092 : 13U, // S2_storerh_pbr
5093 : 13U, // S2_storerh_pci
5094 : 0U, // S2_storerh_pcr
5095 : 133U, // S2_storerh_pi
5096 : 133U, // S2_storerh_pr
5097 : 0U, // S2_storerhgp
5098 : 194U, // S2_storerhnew_io
5099 : 43U, // S2_storerhnew_pbr
5100 : 43U, // S2_storerhnew_pci
5101 : 0U, // S2_storerhnew_pcr
5102 : 197U, // S2_storerhnew_pi
5103 : 197U, // S2_storerhnew_pr
5104 : 0U, // S2_storerhnewgp
5105 : 130U, // S2_storeri_io
5106 : 13U, // S2_storeri_pbr
5107 : 13U, // S2_storeri_pci
5108 : 0U, // S2_storeri_pcr
5109 : 133U, // S2_storeri_pi
5110 : 133U, // S2_storeri_pr
5111 : 0U, // S2_storerigp
5112 : 194U, // S2_storerinew_io
5113 : 43U, // S2_storerinew_pbr
5114 : 43U, // S2_storerinew_pci
5115 : 0U, // S2_storerinew_pcr
5116 : 197U, // S2_storerinew_pi
5117 : 197U, // S2_storerinew_pr
5118 : 0U, // S2_storerinewgp
5119 : 131U, // S2_storew_locked
5120 : 0U, // S2_svsathb
5121 : 0U, // S2_svsathub
5122 : 0U, // S2_tableidxb
5123 : 0U, // S2_tableidxd
5124 : 0U, // S2_tableidxh
5125 : 0U, // S2_tableidxw
5126 : 66U, // S2_togglebit_i
5127 : 66U, // S2_togglebit_r
5128 : 66U, // S2_tstbit_i
5129 : 66U, // S2_tstbit_r
5130 : 69U, // S2_valignib
5131 : 69U, // S2_valignrb
5132 : 0U, // S2_vcnegh
5133 : 0U, // S2_vcrotate
5134 : 0U, // S2_vrcnegh
5135 : 0U, // S2_vrndpackwh
5136 : 0U, // S2_vrndpackwhs
5137 : 0U, // S2_vsathb
5138 : 0U, // S2_vsathb_nopack
5139 : 0U, // S2_vsathub
5140 : 0U, // S2_vsathub_nopack
5141 : 0U, // S2_vsatwh
5142 : 0U, // S2_vsatwh_nopack
5143 : 0U, // S2_vsatwuh
5144 : 0U, // S2_vsatwuh_nopack
5145 : 0U, // S2_vsplatrb
5146 : 0U, // S2_vsplatrh
5147 : 69U, // S2_vspliceib
5148 : 69U, // S2_vsplicerb
5149 : 0U, // S2_vsxtbh
5150 : 0U, // S2_vsxthw
5151 : 0U, // S2_vtrunehb
5152 : 0U, // S2_vtrunewh
5153 : 0U, // S2_vtrunohb
5154 : 0U, // S2_vtrunowh
5155 : 0U, // S2_vzxtbh
5156 : 0U, // S2_vzxthw
5157 : 44U, // S4_addaddi
5158 : 0U, // S4_addi_asl_ri
5159 : 0U, // S4_addi_lsr_ri
5160 : 0U, // S4_andi_asl_ri
5161 : 0U, // S4_andi_lsr_ri
5162 : 0U, // S4_clbaddi
5163 : 0U, // S4_clbpaddi
5164 : 0U, // S4_clbpnorm
5165 : 42434U, // S4_extract
5166 : 66U, // S4_extract_rp
5167 : 42434U, // S4_extractp
5168 : 66U, // S4_extractp_rp
5169 : 0U, // S4_lsli
5170 : 66U, // S4_ntstbit_i
5171 : 66U, // S4_ntstbit_r
5172 : 69U, // S4_or_andi
5173 : 46412U, // S4_or_andix
5174 : 69U, // S4_or_ori
5175 : 0U, // S4_ori_asl_ri
5176 : 0U, // S4_ori_lsr_ri
5177 : 0U, // S4_parity
5178 : 0U, // S4_pstorerbf_abs
5179 : 173U, // S4_pstorerbf_rr
5180 : 0U, // S4_pstorerbfnew_abs
5181 : 61469U, // S4_pstorerbfnew_io
5182 : 173U, // S4_pstorerbfnew_rr
5183 : 0U, // S4_pstorerbnewf_abs
5184 : 237U, // S4_pstorerbnewf_rr
5185 : 0U, // S4_pstorerbnewfnew_abs
5186 : 61469U, // S4_pstorerbnewfnew_io
5187 : 237U, // S4_pstorerbnewfnew_rr
5188 : 0U, // S4_pstorerbnewt_abs
5189 : 237U, // S4_pstorerbnewt_rr
5190 : 0U, // S4_pstorerbnewtnew_abs
5191 : 61469U, // S4_pstorerbnewtnew_io
5192 : 237U, // S4_pstorerbnewtnew_rr
5193 : 0U, // S4_pstorerbt_abs
5194 : 173U, // S4_pstorerbt_rr
5195 : 0U, // S4_pstorerbtnew_abs
5196 : 61469U, // S4_pstorerbtnew_io
5197 : 173U, // S4_pstorerbtnew_rr
5198 : 0U, // S4_pstorerdf_abs
5199 : 173U, // S4_pstorerdf_rr
5200 : 0U, // S4_pstorerdfnew_abs
5201 : 61469U, // S4_pstorerdfnew_io
5202 : 173U, // S4_pstorerdfnew_rr
5203 : 0U, // S4_pstorerdt_abs
5204 : 173U, // S4_pstorerdt_rr
5205 : 0U, // S4_pstorerdtnew_abs
5206 : 61469U, // S4_pstorerdtnew_io
5207 : 173U, // S4_pstorerdtnew_rr
5208 : 0U, // S4_pstorerff_abs
5209 : 301U, // S4_pstorerff_rr
5210 : 0U, // S4_pstorerffnew_abs
5211 : 61469U, // S4_pstorerffnew_io
5212 : 301U, // S4_pstorerffnew_rr
5213 : 0U, // S4_pstorerft_abs
5214 : 301U, // S4_pstorerft_rr
5215 : 0U, // S4_pstorerftnew_abs
5216 : 61469U, // S4_pstorerftnew_io
5217 : 301U, // S4_pstorerftnew_rr
5218 : 0U, // S4_pstorerhf_abs
5219 : 173U, // S4_pstorerhf_rr
5220 : 0U, // S4_pstorerhfnew_abs
5221 : 61469U, // S4_pstorerhfnew_io
5222 : 173U, // S4_pstorerhfnew_rr
5223 : 0U, // S4_pstorerhnewf_abs
5224 : 237U, // S4_pstorerhnewf_rr
5225 : 0U, // S4_pstorerhnewfnew_abs
5226 : 61469U, // S4_pstorerhnewfnew_io
5227 : 237U, // S4_pstorerhnewfnew_rr
5228 : 0U, // S4_pstorerhnewt_abs
5229 : 237U, // S4_pstorerhnewt_rr
5230 : 0U, // S4_pstorerhnewtnew_abs
5231 : 61469U, // S4_pstorerhnewtnew_io
5232 : 237U, // S4_pstorerhnewtnew_rr
5233 : 0U, // S4_pstorerht_abs
5234 : 173U, // S4_pstorerht_rr
5235 : 0U, // S4_pstorerhtnew_abs
5236 : 61469U, // S4_pstorerhtnew_io
5237 : 173U, // S4_pstorerhtnew_rr
5238 : 0U, // S4_pstorerif_abs
5239 : 173U, // S4_pstorerif_rr
5240 : 0U, // S4_pstorerifnew_abs
5241 : 61469U, // S4_pstorerifnew_io
5242 : 173U, // S4_pstorerifnew_rr
5243 : 0U, // S4_pstorerinewf_abs
5244 : 237U, // S4_pstorerinewf_rr
5245 : 0U, // S4_pstorerinewfnew_abs
5246 : 61469U, // S4_pstorerinewfnew_io
5247 : 237U, // S4_pstorerinewfnew_rr
5248 : 0U, // S4_pstorerinewt_abs
5249 : 237U, // S4_pstorerinewt_rr
5250 : 0U, // S4_pstorerinewtnew_abs
5251 : 61469U, // S4_pstorerinewtnew_io
5252 : 237U, // S4_pstorerinewtnew_rr
5253 : 0U, // S4_pstorerit_abs
5254 : 173U, // S4_pstorerit_rr
5255 : 0U, // S4_pstoreritnew_abs
5256 : 61469U, // S4_pstoreritnew_io
5257 : 173U, // S4_pstoreritnew_rr
5258 : 131U, // S4_stored_locked
5259 : 0U, // S4_storeirb_io
5260 : 29U, // S4_storeirbf_io
5261 : 29U, // S4_storeirbfnew_io
5262 : 29U, // S4_storeirbt_io
5263 : 29U, // S4_storeirbtnew_io
5264 : 0U, // S4_storeirh_io
5265 : 29U, // S4_storeirhf_io
5266 : 29U, // S4_storeirhfnew_io
5267 : 29U, // S4_storeirht_io
5268 : 29U, // S4_storeirhtnew_io
5269 : 0U, // S4_storeiri_io
5270 : 29U, // S4_storeirif_io
5271 : 29U, // S4_storeirifnew_io
5272 : 29U, // S4_storeirit_io
5273 : 29U, // S4_storeiritnew_io
5274 : 0U, // S4_storerb_ap
5275 : 0U, // S4_storerb_rr
5276 : 0U, // S4_storerb_ur
5277 : 0U, // S4_storerbnew_ap
5278 : 0U, // S4_storerbnew_rr
5279 : 0U, // S4_storerbnew_ur
5280 : 0U, // S4_storerd_ap
5281 : 0U, // S4_storerd_rr
5282 : 0U, // S4_storerd_ur
5283 : 0U, // S4_storerf_ap
5284 : 0U, // S4_storerf_rr
5285 : 0U, // S4_storerf_ur
5286 : 0U, // S4_storerh_ap
5287 : 0U, // S4_storerh_rr
5288 : 0U, // S4_storerh_ur
5289 : 0U, // S4_storerhnew_ap
5290 : 0U, // S4_storerhnew_rr
5291 : 0U, // S4_storerhnew_ur
5292 : 0U, // S4_storeri_ap
5293 : 0U, // S4_storeri_rr
5294 : 0U, // S4_storeri_ur
5295 : 0U, // S4_storerinew_ap
5296 : 0U, // S4_storerinew_rr
5297 : 0U, // S4_storerinew_ur
5298 : 46U, // S4_subaddi
5299 : 0U, // S4_subi_asl_ri
5300 : 0U, // S4_subi_lsr_ri
5301 : 0U, // S4_vrcrotate
5302 : 0U, // S4_vrcrotate_acc
5303 : 0U, // S4_vxaddsubh
5304 : 0U, // S4_vxaddsubhr
5305 : 0U, // S4_vxaddsubw
5306 : 0U, // S4_vxsubaddh
5307 : 0U, // S4_vxsubaddhr
5308 : 0U, // S4_vxsubaddw
5309 : 2690U, // S5_asrhub_rnd_sat
5310 : 1410U, // S5_asrhub_sat
5311 : 0U, // S5_popcountp
5312 : 2690U, // S5_vasrhrnd
5313 : 0U, // S6_rol_i_p
5314 : 0U, // S6_rol_i_p_acc
5315 : 0U, // S6_rol_i_p_and
5316 : 0U, // S6_rol_i_p_nac
5317 : 0U, // S6_rol_i_p_or
5318 : 0U, // S6_rol_i_p_xacc
5319 : 0U, // S6_rol_i_r
5320 : 0U, // S6_rol_i_r_acc
5321 : 0U, // S6_rol_i_r_and
5322 : 0U, // S6_rol_i_r_nac
5323 : 0U, // S6_rol_i_r_or
5324 : 0U, // S6_rol_i_r_xacc
5325 : 0U, // S6_vsplatrbp
5326 : 66U, // S6_vtrunehb_ppp
5327 : 66U, // S6_vtrunohb_ppp
5328 : 12U, // SA1_addi
5329 : 0U, // SA1_addrx
5330 : 0U, // SA1_addsp
5331 : 0U, // SA1_and1
5332 : 0U, // SA1_clrf
5333 : 0U, // SA1_clrfnew
5334 : 0U, // SA1_clrt
5335 : 0U, // SA1_clrtnew
5336 : 1U, // SA1_cmpeqi
5337 : 0U, // SA1_combine0i
5338 : 0U, // SA1_combine1i
5339 : 0U, // SA1_combine2i
5340 : 0U, // SA1_combine3i
5341 : 0U, // SA1_combinerz
5342 : 0U, // SA1_combinezr
5343 : 12U, // SA1_dec
5344 : 47U, // SA1_inc
5345 : 0U, // SA1_seti
5346 : 0U, // SA1_setin1
5347 : 0U, // SA1_sxtb
5348 : 0U, // SA1_sxth
5349 : 0U, // SA1_tfr
5350 : 0U, // SA1_zxtb
5351 : 0U, // SA1_zxth
5352 : 0U, // SAVE_REGISTERS_CALL_V4
5353 : 0U, // SAVE_REGISTERS_CALL_V4STK
5354 : 0U, // SAVE_REGISTERS_CALL_V4STK_EXT
5355 : 0U, // SAVE_REGISTERS_CALL_V4STK_EXT_PIC
5356 : 0U, // SAVE_REGISTERS_CALL_V4STK_PIC
5357 : 0U, // SAVE_REGISTERS_CALL_V4_EXT
5358 : 0U, // SAVE_REGISTERS_CALL_V4_EXT_PIC
5359 : 0U, // SAVE_REGISTERS_CALL_V4_PIC
5360 : 1U, // SL1_loadri_io
5361 : 1U, // SL1_loadrub_io
5362 : 0U, // SL2_deallocframe
5363 : 0U, // SL2_jumpr31
5364 : 0U, // SL2_jumpr31_f
5365 : 0U, // SL2_jumpr31_fnew
5366 : 0U, // SL2_jumpr31_t
5367 : 0U, // SL2_jumpr31_tnew
5368 : 1U, // SL2_loadrb_io
5369 : 0U, // SL2_loadrd_sp
5370 : 1U, // SL2_loadrh_io
5371 : 0U, // SL2_loadri_sp
5372 : 1U, // SL2_loadruh_io
5373 : 0U, // SL2_return
5374 : 0U, // SL2_return_f
5375 : 0U, // SL2_return_fnew
5376 : 0U, // SL2_return_t
5377 : 0U, // SL2_return_tnew
5378 : 130U, // SS1_storeb_io
5379 : 130U, // SS1_storew_io
5380 : 0U, // SS2_allocframe
5381 : 0U, // SS2_storebi0
5382 : 0U, // SS2_storebi1
5383 : 0U, // SS2_stored_sp
5384 : 130U, // SS2_storeh_io
5385 : 0U, // SS2_storew_sp
5386 : 0U, // SS2_storewi0
5387 : 0U, // SS2_storewi1
5388 : 66U, // TFRI64_V2_ext
5389 : 0U, // TFRI64_V4
5390 : 0U, // V6_extractw
5391 : 0U, // V6_lvsplatb
5392 : 0U, // V6_lvsplath
5393 : 0U, // V6_lvsplatw
5394 : 66U, // V6_pred_and
5395 : 0U, // V6_pred_and_n
5396 : 0U, // V6_pred_not
5397 : 66U, // V6_pred_or
5398 : 0U, // V6_pred_or_n
5399 : 0U, // V6_pred_scalar2
5400 : 0U, // V6_pred_scalar2v2
5401 : 0U, // V6_pred_xor
5402 : 1090U, // V6_shuffeqh
5403 : 2754U, // V6_shuffeqw
5404 : 1U, // V6_vL32Ub_ai
5405 : 1U, // V6_vL32Ub_pi
5406 : 1U, // V6_vL32Ub_ppu
5407 : 1U, // V6_vL32b_ai
5408 : 1U, // V6_vL32b_cur_ai
5409 : 1602U, // V6_vL32b_cur_npred_ai
5410 : 1699U, // V6_vL32b_cur_npred_pi
5411 : 2851U, // V6_vL32b_cur_npred_ppu
5412 : 1U, // V6_vL32b_cur_pi
5413 : 1U, // V6_vL32b_cur_ppu
5414 : 1602U, // V6_vL32b_cur_pred_ai
5415 : 1699U, // V6_vL32b_cur_pred_pi
5416 : 2851U, // V6_vL32b_cur_pred_ppu
5417 : 1602U, // V6_vL32b_npred_ai
5418 : 1699U, // V6_vL32b_npred_pi
5419 : 2851U, // V6_vL32b_npred_ppu
5420 : 48U, // V6_vL32b_nt_ai
5421 : 48U, // V6_vL32b_nt_cur_ai
5422 : 5698U, // V6_vL32b_nt_cur_npred_ai
5423 : 5795U, // V6_vL32b_nt_cur_npred_pi
5424 : 6947U, // V6_vL32b_nt_cur_npred_ppu
5425 : 48U, // V6_vL32b_nt_cur_pi
5426 : 48U, // V6_vL32b_nt_cur_ppu
5427 : 5698U, // V6_vL32b_nt_cur_pred_ai
5428 : 5795U, // V6_vL32b_nt_cur_pred_pi
5429 : 6947U, // V6_vL32b_nt_cur_pred_ppu
5430 : 5698U, // V6_vL32b_nt_npred_ai
5431 : 5795U, // V6_vL32b_nt_npred_pi
5432 : 6947U, // V6_vL32b_nt_npred_ppu
5433 : 48U, // V6_vL32b_nt_pi
5434 : 48U, // V6_vL32b_nt_ppu
5435 : 5698U, // V6_vL32b_nt_pred_ai
5436 : 5795U, // V6_vL32b_nt_pred_pi
5437 : 6947U, // V6_vL32b_nt_pred_ppu
5438 : 48U, // V6_vL32b_nt_tmp_ai
5439 : 5698U, // V6_vL32b_nt_tmp_npred_ai
5440 : 5795U, // V6_vL32b_nt_tmp_npred_pi
5441 : 6947U, // V6_vL32b_nt_tmp_npred_ppu
5442 : 48U, // V6_vL32b_nt_tmp_pi
5443 : 48U, // V6_vL32b_nt_tmp_ppu
5444 : 5698U, // V6_vL32b_nt_tmp_pred_ai
5445 : 5795U, // V6_vL32b_nt_tmp_pred_pi
5446 : 6947U, // V6_vL32b_nt_tmp_pred_ppu
5447 : 1U, // V6_vL32b_pi
5448 : 1U, // V6_vL32b_ppu
5449 : 1602U, // V6_vL32b_pred_ai
5450 : 1699U, // V6_vL32b_pred_pi
5451 : 2851U, // V6_vL32b_pred_ppu
5452 : 1U, // V6_vL32b_tmp_ai
5453 : 1602U, // V6_vL32b_tmp_npred_ai
5454 : 1699U, // V6_vL32b_tmp_npred_pi
5455 : 2851U, // V6_vL32b_tmp_npred_ppu
5456 : 1U, // V6_vL32b_tmp_pi
5457 : 1U, // V6_vL32b_tmp_ppu
5458 : 1602U, // V6_vL32b_tmp_pred_ai
5459 : 1699U, // V6_vL32b_tmp_pred_pi
5460 : 2851U, // V6_vL32b_tmp_pred_ppu
5461 : 130U, // V6_vS32Ub_ai
5462 : 61469U, // V6_vS32Ub_npred_ai
5463 : 62815U, // V6_vS32Ub_npred_pi
5464 : 62814U, // V6_vS32Ub_npred_ppu
5465 : 133U, // V6_vS32Ub_pi
5466 : 133U, // V6_vS32Ub_ppu
5467 : 61469U, // V6_vS32Ub_pred_ai
5468 : 62815U, // V6_vS32Ub_pred_pi
5469 : 62814U, // V6_vS32Ub_pred_ppu
5470 : 130U, // V6_vS32b_ai
5471 : 194U, // V6_vS32b_new_ai
5472 : 61469U, // V6_vS32b_new_npred_ai
5473 : 62815U, // V6_vS32b_new_npred_pi
5474 : 62814U, // V6_vS32b_new_npred_ppu
5475 : 197U, // V6_vS32b_new_pi
5476 : 197U, // V6_vS32b_new_ppu
5477 : 61469U, // V6_vS32b_new_pred_ai
5478 : 62815U, // V6_vS32b_new_pred_pi
5479 : 62814U, // V6_vS32b_new_pred_ppu
5480 : 61469U, // V6_vS32b_npred_ai
5481 : 62815U, // V6_vS32b_npred_pi
5482 : 62814U, // V6_vS32b_npred_ppu
5483 : 61469U, // V6_vS32b_nqpred_ai
5484 : 62815U, // V6_vS32b_nqpred_pi
5485 : 62814U, // V6_vS32b_nqpred_ppu
5486 : 130U, // V6_vS32b_nt_ai
5487 : 194U, // V6_vS32b_nt_new_ai
5488 : 8221U, // V6_vS32b_nt_new_npred_ai
5489 : 9567U, // V6_vS32b_nt_new_npred_pi
5490 : 9566U, // V6_vS32b_nt_new_npred_ppu
5491 : 197U, // V6_vS32b_nt_new_pi
5492 : 197U, // V6_vS32b_nt_new_ppu
5493 : 8221U, // V6_vS32b_nt_new_pred_ai
5494 : 9567U, // V6_vS32b_nt_new_pred_pi
5495 : 9566U, // V6_vS32b_nt_new_pred_ppu
5496 : 8221U, // V6_vS32b_nt_npred_ai
5497 : 9567U, // V6_vS32b_nt_npred_pi
5498 : 9566U, // V6_vS32b_nt_npred_ppu
5499 : 8221U, // V6_vS32b_nt_nqpred_ai
5500 : 9567U, // V6_vS32b_nt_nqpred_pi
5501 : 9566U, // V6_vS32b_nt_nqpred_ppu
5502 : 133U, // V6_vS32b_nt_pi
5503 : 133U, // V6_vS32b_nt_ppu
5504 : 8221U, // V6_vS32b_nt_pred_ai
5505 : 9567U, // V6_vS32b_nt_pred_pi
5506 : 9566U, // V6_vS32b_nt_pred_ppu
5507 : 8221U, // V6_vS32b_nt_qpred_ai
5508 : 9567U, // V6_vS32b_nt_qpred_pi
5509 : 9566U, // V6_vS32b_nt_qpred_ppu
5510 : 133U, // V6_vS32b_pi
5511 : 133U, // V6_vS32b_ppu
5512 : 61469U, // V6_vS32b_pred_ai
5513 : 62815U, // V6_vS32b_pred_pi
5514 : 62814U, // V6_vS32b_pred_ppu
5515 : 61469U, // V6_vS32b_qpred_ai
5516 : 62815U, // V6_vS32b_qpred_pi
5517 : 62814U, // V6_vS32b_qpred_ppu
5518 : 0U, // V6_vS32b_srls_ai
5519 : 0U, // V6_vS32b_srls_pi
5520 : 0U, // V6_vS32b_srls_ppu
5521 : 0U, // V6_vabsb
5522 : 0U, // V6_vabsb_sat
5523 : 1090U, // V6_vabsdiffh
5524 : 0U, // V6_vabsdiffub
5525 : 514U, // V6_vabsdiffuh
5526 : 0U, // V6_vabsdiffw
5527 : 0U, // V6_vabsh
5528 : 0U, // V6_vabsh_sat
5529 : 0U, // V6_vabsw
5530 : 0U, // V6_vabsw_sat
5531 : 0U, // V6_vaddb
5532 : 0U, // V6_vaddb_dv
5533 : 0U, // V6_vaddbnq
5534 : 0U, // V6_vaddbq
5535 : 0U, // V6_vaddbsat
5536 : 0U, // V6_vaddbsat_dv
5537 : 13681U, // V6_vaddcarry
5538 : 0U, // V6_vaddclbh
5539 : 0U, // V6_vaddclbw
5540 : 1090U, // V6_vaddh
5541 : 1090U, // V6_vaddh_dv
5542 : 0U, // V6_vaddhnq
5543 : 0U, // V6_vaddhq
5544 : 1218U, // V6_vaddhsat
5545 : 1218U, // V6_vaddhsat_dv
5546 : 1098U, // V6_vaddhw
5547 : 1093U, // V6_vaddhw_acc
5548 : 450U, // V6_vaddubh
5549 : 0U, // V6_vaddubh_acc
5550 : 0U, // V6_vaddubsat
5551 : 0U, // V6_vaddubsat_dv
5552 : 0U, // V6_vaddububb_sat
5553 : 0U, // V6_vadduhsat
5554 : 0U, // V6_vadduhsat_dv
5555 : 50U, // V6_vadduhw
5556 : 517U, // V6_vadduhw_acc
5557 : 0U, // V6_vadduwsat
5558 : 0U, // V6_vadduwsat_dv
5559 : 16433U, // V6_vaddw
5560 : 16433U, // V6_vaddw_dv
5561 : 0U, // V6_vaddwnq
5562 : 0U, // V6_vaddwq
5563 : 20529U, // V6_vaddwsat
5564 : 20529U, // V6_vaddwsat_dv
5565 : 69U, // V6_valignb
5566 : 69U, // V6_valignbi
5567 : 0U, // V6_vand
5568 : 0U, // V6_vandnqrt
5569 : 0U, // V6_vandnqrt_acc
5570 : 0U, // V6_vandqrt
5571 : 0U, // V6_vandqrt_acc
5572 : 0U, // V6_vandvnqv
5573 : 0U, // V6_vandvqv
5574 : 0U, // V6_vandvrt
5575 : 0U, // V6_vandvrt_acc
5576 : 0U, // V6_vaslh
5577 : 0U, // V6_vaslh_acc
5578 : 0U, // V6_vaslhv
5579 : 0U, // V6_vaslw
5580 : 0U, // V6_vaslw_acc
5581 : 0U, // V6_vaslwv
5582 : 66U, // V6_vasrh
5583 : 0U, // V6_vasrh_acc
5584 : 0U, // V6_vasrhbrndsat
5585 : 0U, // V6_vasrhbsat
5586 : 6978U, // V6_vasrhubrndsat
5587 : 11074U, // V6_vasrhubsat
5588 : 1090U, // V6_vasrhv
5589 : 7042U, // V6_vasruhubrndsat
5590 : 11138U, // V6_vasruhubsat
5591 : 7106U, // V6_vasruwuhrndsat
5592 : 11202U, // V6_vasruwuhsat
5593 : 0U, // V6_vasrw
5594 : 0U, // V6_vasrw_acc
5595 : 3074U, // V6_vasrwh
5596 : 7170U, // V6_vasrwhrndsat
5597 : 11266U, // V6_vasrwhsat
5598 : 7170U, // V6_vasrwuhrndsat
5599 : 11266U, // V6_vasrwuhsat
5600 : 0U, // V6_vasrwv
5601 : 0U, // V6_vassign
5602 : 0U, // V6_vavgb
5603 : 0U, // V6_vavgbrnd
5604 : 0U, // V6_vavgh
5605 : 0U, // V6_vavghrnd
5606 : 0U, // V6_vavgub
5607 : 0U, // V6_vavgubrnd
5608 : 0U, // V6_vavguh
5609 : 0U, // V6_vavguhrnd
5610 : 0U, // V6_vavguw
5611 : 0U, // V6_vavguwrnd
5612 : 0U, // V6_vavgw
5613 : 0U, // V6_vavgwrnd
5614 : 0U, // V6_vccombine
5615 : 0U, // V6_vcl0h
5616 : 0U, // V6_vcl0w
5617 : 0U, // V6_vcmov
5618 : 0U, // V6_vcombine
5619 : 768U, // V6_vdeal
5620 : 0U, // V6_vdealb
5621 : 0U, // V6_vdealb4w
5622 : 0U, // V6_vdealh
5623 : 0U, // V6_vdealvdd
5624 : 0U, // V6_vdelta
5625 : 0U, // V6_vdmpybus
5626 : 0U, // V6_vdmpybus_acc
5627 : 0U, // V6_vdmpybus_dv
5628 : 0U, // V6_vdmpybus_dv_acc
5629 : 0U, // V6_vdmpyhb
5630 : 0U, // V6_vdmpyhb_acc
5631 : 0U, // V6_vdmpyhb_dv
5632 : 0U, // V6_vdmpyhb_dv_acc
5633 : 0U, // V6_vdmpyhisat
5634 : 0U, // V6_vdmpyhisat_acc
5635 : 0U, // V6_vdmpyhsat
5636 : 0U, // V6_vdmpyhsat_acc
5637 : 0U, // V6_vdmpyhsuisat
5638 : 0U, // V6_vdmpyhsuisat_acc
5639 : 0U, // V6_vdmpyhsusat
5640 : 0U, // V6_vdmpyhsusat_acc
5641 : 0U, // V6_vdmpyhvsat
5642 : 0U, // V6_vdmpyhvsat_acc
5643 : 0U, // V6_vdsaduh
5644 : 0U, // V6_vdsaduh_acc
5645 : 3138U, // V6_veqb
5646 : 3141U, // V6_veqb_and
5647 : 3141U, // V6_veqb_or
5648 : 3141U, // V6_veqb_xor
5649 : 1090U, // V6_veqh
5650 : 1093U, // V6_veqh_and
5651 : 1093U, // V6_veqh_or
5652 : 1093U, // V6_veqh_xor
5653 : 2754U, // V6_veqw
5654 : 2757U, // V6_veqw_and
5655 : 2757U, // V6_veqw_or
5656 : 2757U, // V6_veqw_xor
5657 : 24576U, // V6_vgathermh
5658 : 0U, // V6_vgathermhq
5659 : 28672U, // V6_vgathermhw
5660 : 0U, // V6_vgathermhwq
5661 : 32768U, // V6_vgathermw
5662 : 0U, // V6_vgathermwq
5663 : 3138U, // V6_vgtb
5664 : 3141U, // V6_vgtb_and
5665 : 3141U, // V6_vgtb_or
5666 : 3141U, // V6_vgtb_xor
5667 : 1090U, // V6_vgth
5668 : 1093U, // V6_vgth_and
5669 : 1093U, // V6_vgth_or
5670 : 1093U, // V6_vgth_xor
5671 : 450U, // V6_vgtub
5672 : 453U, // V6_vgtub_and
5673 : 453U, // V6_vgtub_or
5674 : 453U, // V6_vgtub_xor
5675 : 514U, // V6_vgtuh
5676 : 517U, // V6_vgtuh_and
5677 : 517U, // V6_vgtuh_or
5678 : 517U, // V6_vgtuh_xor
5679 : 578U, // V6_vgtuw
5680 : 581U, // V6_vgtuw_and
5681 : 581U, // V6_vgtuw_or
5682 : 581U, // V6_vgtuw_xor
5683 : 2754U, // V6_vgtw
5684 : 2757U, // V6_vgtw_and
5685 : 2757U, // V6_vgtw_or
5686 : 2757U, // V6_vgtw_xor
5687 : 0U, // V6_vhist
5688 : 0U, // V6_vhistq
5689 : 0U, // V6_vinsertwr
5690 : 69U, // V6_vlalignb
5691 : 69U, // V6_vlalignbi
5692 : 0U, // V6_vlsrb
5693 : 0U, // V6_vlsrh
5694 : 0U, // V6_vlsrhv
5695 : 0U, // V6_vlsrw
5696 : 0U, // V6_vlsrwv
5697 : 0U, // V6_vlut4
5698 : 69U, // V6_vlutvvb
5699 : 3205U, // V6_vlutvvb_nm
5700 : 71U, // V6_vlutvvb_oracc
5701 : 71U, // V6_vlutvvb_oracci
5702 : 69U, // V6_vlutvvbi
5703 : 69U, // V6_vlutvwh
5704 : 3205U, // V6_vlutvwh_nm
5705 : 71U, // V6_vlutvwh_oracc
5706 : 71U, // V6_vlutvwh_oracci
5707 : 69U, // V6_vlutvwhi
5708 : 0U, // V6_vmaxb
5709 : 0U, // V6_vmaxh
5710 : 0U, // V6_vmaxub
5711 : 0U, // V6_vmaxuh
5712 : 0U, // V6_vmaxw
5713 : 0U, // V6_vminb
5714 : 0U, // V6_vminh
5715 : 0U, // V6_vminub
5716 : 0U, // V6_vminuh
5717 : 0U, // V6_vminw
5718 : 3138U, // V6_vmpabus
5719 : 0U, // V6_vmpabus_acc
5720 : 3138U, // V6_vmpabusv
5721 : 450U, // V6_vmpabuu
5722 : 0U, // V6_vmpabuu_acc
5723 : 450U, // V6_vmpabuuv
5724 : 3138U, // V6_vmpahb
5725 : 3141U, // V6_vmpahb_acc
5726 : 39746U, // V6_vmpahhsat
5727 : 3138U, // V6_vmpauhb
5728 : 3141U, // V6_vmpauhb_acc
5729 : 43906U, // V6_vmpauhuhsat
5730 : 0U, // V6_vmpsuhuhsat
5731 : 3138U, // V6_vmpybus
5732 : 3141U, // V6_vmpybus_acc
5733 : 3138U, // V6_vmpybusv
5734 : 3141U, // V6_vmpybusv_acc
5735 : 3138U, // V6_vmpybv
5736 : 3141U, // V6_vmpybv_acc
5737 : 0U, // V6_vmpyewuh
5738 : 0U, // V6_vmpyewuh_64
5739 : 0U, // V6_vmpyh
5740 : 0U, // V6_vmpyh_acc
5741 : 0U, // V6_vmpyhsat_acc
5742 : 1794U, // V6_vmpyhsrs
5743 : 1858U, // V6_vmpyhss
5744 : 0U, // V6_vmpyhus
5745 : 0U, // V6_vmpyhus_acc
5746 : 0U, // V6_vmpyhv
5747 : 0U, // V6_vmpyhv_acc
5748 : 1794U, // V6_vmpyhvsrs
5749 : 0U, // V6_vmpyieoh
5750 : 0U, // V6_vmpyiewh_acc
5751 : 0U, // V6_vmpyiewuh
5752 : 0U, // V6_vmpyiewuh_acc
5753 : 0U, // V6_vmpyih
5754 : 0U, // V6_vmpyih_acc
5755 : 0U, // V6_vmpyihb
5756 : 0U, // V6_vmpyihb_acc
5757 : 0U, // V6_vmpyiowh
5758 : 0U, // V6_vmpyiwb
5759 : 0U, // V6_vmpyiwb_acc
5760 : 0U, // V6_vmpyiwh
5761 : 0U, // V6_vmpyiwh_acc
5762 : 0U, // V6_vmpyiwub
5763 : 0U, // V6_vmpyiwub_acc
5764 : 0U, // V6_vmpyowh
5765 : 0U, // V6_vmpyowh_64_acc
5766 : 0U, // V6_vmpyowh_rnd
5767 : 0U, // V6_vmpyowh_rnd_sacc
5768 : 0U, // V6_vmpyowh_sacc
5769 : 0U, // V6_vmpyub
5770 : 0U, // V6_vmpyub_acc
5771 : 0U, // V6_vmpyubv
5772 : 0U, // V6_vmpyubv_acc
5773 : 0U, // V6_vmpyuh
5774 : 0U, // V6_vmpyuh_acc
5775 : 0U, // V6_vmpyuhe
5776 : 0U, // V6_vmpyuhe_acc
5777 : 0U, // V6_vmpyuhv
5778 : 0U, // V6_vmpyuhv_acc
5779 : 0U, // V6_vmux
5780 : 3138U, // V6_vnavgb
5781 : 0U, // V6_vnavgh
5782 : 450U, // V6_vnavgub
5783 : 0U, // V6_vnavgw
5784 : 0U, // V6_vnccombine
5785 : 0U, // V6_vncmov
5786 : 0U, // V6_vnormamth
5787 : 0U, // V6_vnormamtw
5788 : 0U, // V6_vnot
5789 : 0U, // V6_vor
5790 : 0U, // V6_vpackeb
5791 : 0U, // V6_vpackeh
5792 : 0U, // V6_vpackhb_sat
5793 : 0U, // V6_vpackhub_sat
5794 : 0U, // V6_vpackob
5795 : 0U, // V6_vpackoh
5796 : 0U, // V6_vpackwh_sat
5797 : 0U, // V6_vpackwuh_sat
5798 : 0U, // V6_vpopcounth
5799 : 0U, // V6_vprefixqb
5800 : 0U, // V6_vprefixqh
5801 : 0U, // V6_vprefixqw
5802 : 0U, // V6_vrdelta
5803 : 450U, // V6_vrmpybub_rtt
5804 : 453U, // V6_vrmpybub_rtt_acc
5805 : 3138U, // V6_vrmpybus
5806 : 3141U, // V6_vrmpybus_acc
5807 : 44226U, // V6_vrmpybusi
5808 : 60613U, // V6_vrmpybusi_acc
5809 : 3138U, // V6_vrmpybusv
5810 : 3141U, // V6_vrmpybusv_acc
5811 : 3138U, // V6_vrmpybv
5812 : 3141U, // V6_vrmpybv_acc
5813 : 0U, // V6_vrmpyub
5814 : 0U, // V6_vrmpyub_acc
5815 : 0U, // V6_vrmpyub_rtt
5816 : 0U, // V6_vrmpyub_rtt_acc
5817 : 69U, // V6_vrmpyubi
5818 : 71U, // V6_vrmpyubi_acc
5819 : 0U, // V6_vrmpyubv
5820 : 0U, // V6_vrmpyubv_acc
5821 : 0U, // V6_vror
5822 : 0U, // V6_vroundhb
5823 : 1218U, // V6_vroundhub
5824 : 3330U, // V6_vrounduhub
5825 : 3394U, // V6_vrounduwuh
5826 : 0U, // V6_vroundwh
5827 : 3458U, // V6_vroundwuh
5828 : 0U, // V6_vrsadubi
5829 : 0U, // V6_vrsadubi_acc
5830 : 0U, // V6_vsathub
5831 : 0U, // V6_vsatuwuh
5832 : 0U, // V6_vsatwh
5833 : 0U, // V6_vsb
5834 : 45056U, // V6_vscattermh
5835 : 49152U, // V6_vscattermh_add
5836 : 0U, // V6_vscattermhq
5837 : 53248U, // V6_vscattermhw
5838 : 57344U, // V6_vscattermhw_add
5839 : 0U, // V6_vscattermhwq
5840 : 61440U, // V6_vscattermw
5841 : 0U, // V6_vscattermw_add
5842 : 0U, // V6_vscattermwq
5843 : 0U, // V6_vsh
5844 : 1090U, // V6_vshufeh
5845 : 768U, // V6_vshuff
5846 : 0U, // V6_vshuffb
5847 : 3138U, // V6_vshuffeb
5848 : 0U, // V6_vshuffh
5849 : 0U, // V6_vshuffob
5850 : 0U, // V6_vshuffvdd
5851 : 0U, // V6_vshufoeb
5852 : 0U, // V6_vshufoeh
5853 : 0U, // V6_vshufoh
5854 : 0U, // V6_vsubb
5855 : 0U, // V6_vsubb_dv
5856 : 0U, // V6_vsubbnq
5857 : 0U, // V6_vsubbq
5858 : 0U, // V6_vsubbsat
5859 : 0U, // V6_vsubbsat_dv
5860 : 13681U, // V6_vsubcarry
5861 : 1090U, // V6_vsubh
5862 : 1090U, // V6_vsubh_dv
5863 : 0U, // V6_vsubhnq
5864 : 0U, // V6_vsubhq
5865 : 1218U, // V6_vsubhsat
5866 : 1218U, // V6_vsubhsat_dv
5867 : 1098U, // V6_vsubhw
5868 : 450U, // V6_vsububh
5869 : 0U, // V6_vsububsat
5870 : 0U, // V6_vsububsat_dv
5871 : 0U, // V6_vsubububb_sat
5872 : 0U, // V6_vsubuhsat
5873 : 0U, // V6_vsubuhsat_dv
5874 : 50U, // V6_vsubuhw
5875 : 0U, // V6_vsubuwsat
5876 : 0U, // V6_vsubuwsat_dv
5877 : 16433U, // V6_vsubw
5878 : 16433U, // V6_vsubw_dv
5879 : 0U, // V6_vsubwnq
5880 : 0U, // V6_vsubwq
5881 : 20529U, // V6_vsubwsat
5882 : 20529U, // V6_vsubwsat_dv
5883 : 0U, // V6_vswap
5884 : 3138U, // V6_vtmpyb
5885 : 3141U, // V6_vtmpyb_acc
5886 : 3138U, // V6_vtmpybus
5887 : 3141U, // V6_vtmpybus_acc
5888 : 0U, // V6_vtmpyhb
5889 : 0U, // V6_vtmpyhb_acc
5890 : 0U, // V6_vunpackb
5891 : 0U, // V6_vunpackh
5892 : 0U, // V6_vunpackob
5893 : 0U, // V6_vunpackoh
5894 : 0U, // V6_vunpackub
5895 : 0U, // V6_vunpackuh
5896 : 0U, // V6_vwhist128
5897 : 0U, // V6_vwhist128m
5898 : 0U, // V6_vwhist128q
5899 : 1U, // V6_vwhist128qm
5900 : 0U, // V6_vwhist256
5901 : 0U, // V6_vwhist256_sat
5902 : 0U, // V6_vwhist256q
5903 : 0U, // V6_vwhist256q_sat
5904 : 0U, // V6_vxor
5905 : 0U, // V6_vzb
5906 : 0U, // V6_vzh
5907 : 0U, // Y2_barrier
5908 : 0U, // Y2_break
5909 : 0U, // Y2_dccleana
5910 : 0U, // Y2_dccleaninva
5911 : 0U, // Y2_dcfetchbo
5912 : 0U, // Y2_dcinva
5913 : 0U, // Y2_dczeroa
5914 : 0U, // Y2_icinva
5915 : 0U, // Y2_isync
5916 : 0U, // Y2_syncht
5917 : 1U, // Y4_l2fetch
5918 : 0U, // Y4_trace
5919 : 1U, // Y5_l2fetch
5920 : 4096U, // dep_A2_addsat
5921 : 4096U, // dep_A2_subsat
5922 : 0U, // dep_S2_packhl
5923 : };
5924 :
5925 : static const uint8_t OpInfo2[] = {
5926 : 0U, // PHI
5927 : 0U, // INLINEASM
5928 : 0U, // CFI_INSTRUCTION
5929 : 0U, // EH_LABEL
5930 : 0U, // GC_LABEL
5931 : 0U, // ANNOTATION_LABEL
5932 : 0U, // KILL
5933 : 0U, // EXTRACT_SUBREG
5934 : 0U, // INSERT_SUBREG
5935 : 0U, // IMPLICIT_DEF
5936 : 0U, // SUBREG_TO_REG
5937 : 0U, // COPY_TO_REGCLASS
5938 : 0U, // DBG_VALUE
5939 : 0U, // DBG_LABEL
5940 : 0U, // REG_SEQUENCE
5941 : 0U, // COPY
5942 : 0U, // BUNDLE
5943 : 0U, // LIFETIME_START
5944 : 0U, // LIFETIME_END
5945 : 0U, // STACKMAP
5946 : 0U, // FENTRY_CALL
5947 : 0U, // PATCHPOINT
5948 : 0U, // LOAD_STACK_GUARD
5949 : 0U, // STATEPOINT
5950 : 0U, // LOCAL_ESCAPE
5951 : 0U, // FAULTING_OP
5952 : 0U, // PATCHABLE_OP
5953 : 0U, // PATCHABLE_FUNCTION_ENTER
5954 : 0U, // PATCHABLE_RET
5955 : 0U, // PATCHABLE_FUNCTION_EXIT
5956 : 0U, // PATCHABLE_TAIL_CALL
5957 : 0U, // PATCHABLE_EVENT_CALL
5958 : 0U, // PATCHABLE_TYPED_EVENT_CALL
5959 : 0U, // ICALL_BRANCH_FUNNEL
5960 : 0U, // G_ADD
5961 : 0U, // G_SUB
5962 : 0U, // G_MUL
5963 : 0U, // G_SDIV
5964 : 0U, // G_UDIV
5965 : 0U, // G_SREM
5966 : 0U, // G_UREM
5967 : 0U, // G_AND
5968 : 0U, // G_OR
5969 : 0U, // G_XOR
5970 : 0U, // G_IMPLICIT_DEF
5971 : 0U, // G_PHI
5972 : 0U, // G_FRAME_INDEX
5973 : 0U, // G_GLOBAL_VALUE
5974 : 0U, // G_EXTRACT
5975 : 0U, // G_UNMERGE_VALUES
5976 : 0U, // G_INSERT
5977 : 0U, // G_MERGE_VALUES
5978 : 0U, // G_PTRTOINT
5979 : 0U, // G_INTTOPTR
5980 : 0U, // G_BITCAST
5981 : 0U, // G_INTRINSIC_TRUNC
5982 : 0U, // G_INTRINSIC_ROUND
5983 : 0U, // G_LOAD
5984 : 0U, // G_SEXTLOAD
5985 : 0U, // G_ZEXTLOAD
5986 : 0U, // G_STORE
5987 : 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS
5988 : 0U, // G_ATOMIC_CMPXCHG
5989 : 0U, // G_ATOMICRMW_XCHG
5990 : 0U, // G_ATOMICRMW_ADD
5991 : 0U, // G_ATOMICRMW_SUB
5992 : 0U, // G_ATOMICRMW_AND
5993 : 0U, // G_ATOMICRMW_NAND
5994 : 0U, // G_ATOMICRMW_OR
5995 : 0U, // G_ATOMICRMW_XOR
5996 : 0U, // G_ATOMICRMW_MAX
5997 : 0U, // G_ATOMICRMW_MIN
5998 : 0U, // G_ATOMICRMW_UMAX
5999 : 0U, // G_ATOMICRMW_UMIN
6000 : 0U, // G_BRCOND
6001 : 0U, // G_BRINDIRECT
6002 : 0U, // G_INTRINSIC
6003 : 0U, // G_INTRINSIC_W_SIDE_EFFECTS
6004 : 0U, // G_ANYEXT
6005 : 0U, // G_TRUNC
6006 : 0U, // G_CONSTANT
6007 : 0U, // G_FCONSTANT
6008 : 0U, // G_VASTART
6009 : 0U, // G_VAARG
6010 : 0U, // G_SEXT
6011 : 0U, // G_ZEXT
6012 : 0U, // G_SHL
6013 : 0U, // G_LSHR
6014 : 0U, // G_ASHR
6015 : 0U, // G_ICMP
6016 : 0U, // G_FCMP
6017 : 0U, // G_SELECT
6018 : 0U, // G_UADDO
6019 : 0U, // G_UADDE
6020 : 0U, // G_USUBO
6021 : 0U, // G_USUBE
6022 : 0U, // G_SADDO
6023 : 0U, // G_SADDE
6024 : 0U, // G_SSUBO
6025 : 0U, // G_SSUBE
6026 : 0U, // G_UMULO
6027 : 0U, // G_SMULO
6028 : 0U, // G_UMULH
6029 : 0U, // G_SMULH
6030 : 0U, // G_FADD
6031 : 0U, // G_FSUB
6032 : 0U, // G_FMUL
6033 : 0U, // G_FMA
6034 : 0U, // G_FDIV
6035 : 0U, // G_FREM
6036 : 0U, // G_FPOW
6037 : 0U, // G_FEXP
6038 : 0U, // G_FEXP2
6039 : 0U, // G_FLOG
6040 : 0U, // G_FLOG2
6041 : 0U, // G_FNEG
6042 : 0U, // G_FPEXT
6043 : 0U, // G_FPTRUNC
6044 : 0U, // G_FPTOSI
6045 : 0U, // G_FPTOUI
6046 : 0U, // G_SITOFP
6047 : 0U, // G_UITOFP
6048 : 0U, // G_FABS
6049 : 0U, // G_GEP
6050 : 0U, // G_PTR_MASK
6051 : 0U, // G_BR
6052 : 0U, // G_INSERT_VECTOR_ELT
6053 : 0U, // G_EXTRACT_VECTOR_ELT
6054 : 0U, // G_SHUFFLE_VECTOR
6055 : 0U, // G_CTTZ
6056 : 0U, // G_CTTZ_ZERO_UNDEF
6057 : 0U, // G_CTLZ
6058 : 0U, // G_CTLZ_ZERO_UNDEF
6059 : 0U, // G_CTPOP
6060 : 0U, // G_BSWAP
6061 : 0U, // G_ADDRSPACE_CAST
6062 : 0U, // G_BLOCK_ADDR
6063 : 0U, // A2_addsp
6064 : 0U, // A2_iconst
6065 : 0U, // A2_neg
6066 : 0U, // A2_not
6067 : 0U, // A2_tfrf
6068 : 0U, // A2_tfrfnew
6069 : 0U, // A2_tfrp
6070 : 0U, // A2_tfrpf
6071 : 0U, // A2_tfrpfnew
6072 : 0U, // A2_tfrpi
6073 : 0U, // A2_tfrpt
6074 : 0U, // A2_tfrptnew
6075 : 0U, // A2_tfrt
6076 : 0U, // A2_tfrtnew
6077 : 0U, // A2_vaddb_map
6078 : 0U, // A2_vsubb_map
6079 : 0U, // A2_zxtb
6080 : 0U, // A4_boundscheck
6081 : 0U, // ADJCALLSTACKDOWN
6082 : 0U, // ADJCALLSTACKUP
6083 : 0U, // C2_cmpgei
6084 : 0U, // C2_cmpgeui
6085 : 0U, // C2_cmplt
6086 : 0U, // C2_cmpltu
6087 : 0U, // C2_pxfer_map
6088 : 0U, // DUPLEX_Pseudo
6089 : 0U, // ENDLOOP0
6090 : 0U, // ENDLOOP01
6091 : 0U, // ENDLOOP1
6092 : 0U, // J2_endloop0
6093 : 0U, // J2_endloop01
6094 : 0U, // J2_endloop1
6095 : 0U, // J2_jumpf_nopred_map
6096 : 0U, // J2_jumprf_nopred_map
6097 : 0U, // J2_jumprt_nopred_map
6098 : 0U, // J2_jumpt_nopred_map
6099 : 0U, // J2_trap1_noregmap
6100 : 0U, // L2_loadalignb_zomap
6101 : 0U, // L2_loadalignh_zomap
6102 : 0U, // L2_loadbsw2_zomap
6103 : 0U, // L2_loadbsw4_zomap
6104 : 0U, // L2_loadbzw2_zomap
6105 : 0U, // L2_loadbzw4_zomap
6106 : 0U, // L2_loadrb_zomap
6107 : 0U, // L2_loadrd_zomap
6108 : 0U, // L2_loadrh_zomap
6109 : 0U, // L2_loadri_zomap
6110 : 0U, // L2_loadrub_zomap
6111 : 0U, // L2_loadruh_zomap
6112 : 0U, // L2_ploadrbf_zomap
6113 : 0U, // L2_ploadrbfnew_zomap
6114 : 0U, // L2_ploadrbt_zomap
6115 : 0U, // L2_ploadrbtnew_zomap
6116 : 0U, // L2_ploadrdf_zomap
6117 : 0U, // L2_ploadrdfnew_zomap
6118 : 0U, // L2_ploadrdt_zomap
6119 : 0U, // L2_ploadrdtnew_zomap
6120 : 0U, // L2_ploadrhf_zomap
6121 : 0U, // L2_ploadrhfnew_zomap
6122 : 0U, // L2_ploadrht_zomap
6123 : 0U, // L2_ploadrhtnew_zomap
6124 : 0U, // L2_ploadrif_zomap
6125 : 0U, // L2_ploadrifnew_zomap
6126 : 0U, // L2_ploadrit_zomap
6127 : 0U, // L2_ploadritnew_zomap
6128 : 0U, // L2_ploadrubf_zomap
6129 : 0U, // L2_ploadrubfnew_zomap
6130 : 0U, // L2_ploadrubt_zomap
6131 : 0U, // L2_ploadrubtnew_zomap
6132 : 0U, // L2_ploadruhf_zomap
6133 : 0U, // L2_ploadruhfnew_zomap
6134 : 0U, // L2_ploadruht_zomap
6135 : 0U, // L2_ploadruhtnew_zomap
6136 : 0U, // L4_add_memopb_zomap
6137 : 0U, // L4_add_memoph_zomap
6138 : 0U, // L4_add_memopw_zomap
6139 : 0U, // L4_and_memopb_zomap
6140 : 0U, // L4_and_memoph_zomap
6141 : 0U, // L4_and_memopw_zomap
6142 : 0U, // L4_iadd_memopb_zomap
6143 : 0U, // L4_iadd_memoph_zomap
6144 : 0U, // L4_iadd_memopw_zomap
6145 : 0U, // L4_iand_memopb_zomap
6146 : 0U, // L4_iand_memoph_zomap
6147 : 0U, // L4_iand_memopw_zomap
6148 : 0U, // L4_ior_memopb_zomap
6149 : 0U, // L4_ior_memoph_zomap
6150 : 0U, // L4_ior_memopw_zomap
6151 : 0U, // L4_isub_memopb_zomap
6152 : 0U, // L4_isub_memoph_zomap
6153 : 0U, // L4_isub_memopw_zomap
6154 : 0U, // L4_or_memopb_zomap
6155 : 0U, // L4_or_memoph_zomap
6156 : 0U, // L4_or_memopw_zomap
6157 : 0U, // L4_return_map_to_raw_f
6158 : 0U, // L4_return_map_to_raw_fnew_pnt
6159 : 0U, // L4_return_map_to_raw_fnew_pt
6160 : 0U, // L4_return_map_to_raw_t
6161 : 0U, // L4_return_map_to_raw_tnew_pnt
6162 : 0U, // L4_return_map_to_raw_tnew_pt
6163 : 0U, // L4_sub_memopb_zomap
6164 : 0U, // L4_sub_memoph_zomap
6165 : 0U, // L4_sub_memopw_zomap
6166 : 0U, // L6_deallocframe_map_to_raw
6167 : 0U, // L6_return_map_to_raw
6168 : 0U, // LDriw_ctr
6169 : 0U, // LDriw_pred
6170 : 0U, // M2_mpysmi
6171 : 0U, // M2_mpyui
6172 : 0U, // M2_vrcmpys_acc_s1
6173 : 0U, // M2_vrcmpys_s1
6174 : 0U, // M2_vrcmpys_s1rp
6175 : 0U, // PS_aligna
6176 : 0U, // PS_alloca
6177 : 0U, // PS_call_nr
6178 : 0U, // PS_false
6179 : 0U, // PS_fi
6180 : 0U, // PS_fia
6181 : 0U, // PS_loadrb_pci
6182 : 0U, // PS_loadrb_pcr
6183 : 0U, // PS_loadrd_pci
6184 : 0U, // PS_loadrd_pcr
6185 : 0U, // PS_loadrh_pci
6186 : 0U, // PS_loadrh_pcr
6187 : 0U, // PS_loadri_pci
6188 : 0U, // PS_loadri_pcr
6189 : 0U, // PS_loadrub_pci
6190 : 0U, // PS_loadrub_pcr
6191 : 0U, // PS_loadruh_pci
6192 : 0U, // PS_loadruh_pcr
6193 : 0U, // PS_pselect
6194 : 0U, // PS_qfalse
6195 : 0U, // PS_qtrue
6196 : 0U, // PS_storerb_pci
6197 : 0U, // PS_storerb_pcr
6198 : 0U, // PS_storerd_pci
6199 : 0U, // PS_storerd_pcr
6200 : 0U, // PS_storerf_pci
6201 : 0U, // PS_storerf_pcr
6202 : 0U, // PS_storerh_pci
6203 : 0U, // PS_storerh_pcr
6204 : 0U, // PS_storeri_pci
6205 : 0U, // PS_storeri_pcr
6206 : 0U, // PS_tailcall_i
6207 : 0U, // PS_tailcall_r
6208 : 0U, // PS_true
6209 : 0U, // PS_vdd0
6210 : 0U, // PS_vloadrq_ai
6211 : 0U, // PS_vloadrw_ai
6212 : 0U, // PS_vloadrw_nt_ai
6213 : 0U, // PS_vloadrwu_ai
6214 : 0U, // PS_vmulw
6215 : 0U, // PS_vmulw_acc
6216 : 0U, // PS_vselect
6217 : 0U, // PS_vstorerq_ai
6218 : 0U, // PS_vstorerw_ai
6219 : 0U, // PS_vstorerw_nt_ai
6220 : 0U, // PS_vstorerwu_ai
6221 : 0U, // PS_wselect
6222 : 0U, // S2_asr_i_p_rnd_goodsyntax
6223 : 0U, // S2_asr_i_r_rnd_goodsyntax
6224 : 0U, // S2_pstorerbf_zomap
6225 : 0U, // S2_pstorerbnewf_zomap
6226 : 0U, // S2_pstorerbnewt_zomap
6227 : 0U, // S2_pstorerbt_zomap
6228 : 0U, // S2_pstorerdf_zomap
6229 : 0U, // S2_pstorerdt_zomap
6230 : 0U, // S2_pstorerff_zomap
6231 : 0U, // S2_pstorerft_zomap
6232 : 0U, // S2_pstorerhf_zomap
6233 : 0U, // S2_pstorerhnewf_zomap
6234 : 0U, // S2_pstorerhnewt_zomap
6235 : 0U, // S2_pstorerht_zomap
6236 : 0U, // S2_pstorerif_zomap
6237 : 0U, // S2_pstorerinewf_zomap
6238 : 0U, // S2_pstorerinewt_zomap
6239 : 0U, // S2_pstorerit_zomap
6240 : 0U, // S2_storerb_zomap
6241 : 0U, // S2_storerbnew_zomap
6242 : 0U, // S2_storerd_zomap
6243 : 0U, // S2_storerf_zomap
6244 : 0U, // S2_storerh_zomap
6245 : 0U, // S2_storerhnew_zomap
6246 : 0U, // S2_storeri_zomap
6247 : 0U, // S2_storerinew_zomap
6248 : 0U, // S2_tableidxb_goodsyntax
6249 : 0U, // S2_tableidxd_goodsyntax
6250 : 0U, // S2_tableidxh_goodsyntax
6251 : 0U, // S2_tableidxw_goodsyntax
6252 : 0U, // S4_pstorerbfnew_zomap
6253 : 0U, // S4_pstorerbnewfnew_zomap
6254 : 0U, // S4_pstorerbnewtnew_zomap
6255 : 0U, // S4_pstorerbtnew_zomap
6256 : 0U, // S4_pstorerdfnew_zomap
6257 : 0U, // S4_pstorerdtnew_zomap
6258 : 0U, // S4_pstorerffnew_zomap
6259 : 0U, // S4_pstorerftnew_zomap
6260 : 0U, // S4_pstorerhfnew_zomap
6261 : 0U, // S4_pstorerhnewfnew_zomap
6262 : 0U, // S4_pstorerhnewtnew_zomap
6263 : 0U, // S4_pstorerhtnew_zomap
6264 : 0U, // S4_pstorerifnew_zomap
6265 : 0U, // S4_pstorerinewfnew_zomap
6266 : 0U, // S4_pstorerinewtnew_zomap
6267 : 0U, // S4_pstoreritnew_zomap
6268 : 0U, // S4_storeirb_zomap
6269 : 0U, // S4_storeirbf_zomap
6270 : 0U, // S4_storeirbfnew_zomap
6271 : 0U, // S4_storeirbt_zomap
6272 : 0U, // S4_storeirbtnew_zomap
6273 : 0U, // S4_storeirh_zomap
6274 : 0U, // S4_storeirhf_zomap
6275 : 0U, // S4_storeirhfnew_zomap
6276 : 0U, // S4_storeirht_zomap
6277 : 0U, // S4_storeirhtnew_zomap
6278 : 0U, // S4_storeiri_zomap
6279 : 0U, // S4_storeirif_zomap
6280 : 0U, // S4_storeirifnew_zomap
6281 : 0U, // S4_storeirit_zomap
6282 : 0U, // S4_storeiritnew_zomap
6283 : 0U, // S5_asrhub_rnd_sat_goodsyntax
6284 : 0U, // S5_vasrhrnd_goodsyntax
6285 : 0U, // S6_allocframe_to_raw
6286 : 0U, // STriw_ctr
6287 : 0U, // STriw_pred
6288 : 0U, // V6_MAP_equb
6289 : 0U, // V6_MAP_equb_and
6290 : 0U, // V6_MAP_equb_ior
6291 : 0U, // V6_MAP_equb_xor
6292 : 0U, // V6_MAP_equh
6293 : 0U, // V6_MAP_equh_and
6294 : 0U, // V6_MAP_equh_ior
6295 : 0U, // V6_MAP_equh_xor
6296 : 0U, // V6_MAP_equw
6297 : 0U, // V6_MAP_equw_and
6298 : 0U, // V6_MAP_equw_ior
6299 : 0U, // V6_MAP_equw_xor
6300 : 0U, // V6_extractw_alt
6301 : 0U, // V6_hi
6302 : 0U, // V6_ld0
6303 : 0U, // V6_ldcnp0
6304 : 0U, // V6_ldcnpnt0
6305 : 0U, // V6_ldcp0
6306 : 0U, // V6_ldcpnt0
6307 : 0U, // V6_ldnp0
6308 : 0U, // V6_ldnpnt0
6309 : 0U, // V6_ldnt0
6310 : 0U, // V6_ldntnt0
6311 : 0U, // V6_ldp0
6312 : 0U, // V6_ldpnt0
6313 : 0U, // V6_ldtnp0
6314 : 0U, // V6_ldtnpnt0
6315 : 0U, // V6_ldtp0
6316 : 0U, // V6_ldtpnt0
6317 : 0U, // V6_ldu0
6318 : 0U, // V6_lo
6319 : 0U, // V6_st0
6320 : 0U, // V6_stn0
6321 : 0U, // V6_stnnt0
6322 : 0U, // V6_stnp0
6323 : 0U, // V6_stnpnt0
6324 : 0U, // V6_stnq0
6325 : 0U, // V6_stnqnt0
6326 : 0U, // V6_stnt0
6327 : 0U, // V6_stp0
6328 : 0U, // V6_stpnt0
6329 : 0U, // V6_stq0
6330 : 0U, // V6_stqnt0
6331 : 0U, // V6_stu0
6332 : 0U, // V6_stunp0
6333 : 0U, // V6_stup0
6334 : 0U, // V6_vabsb_alt
6335 : 0U, // V6_vabsb_sat_alt
6336 : 0U, // V6_vabsdiffh_alt
6337 : 0U, // V6_vabsdiffub_alt
6338 : 0U, // V6_vabsdiffuh_alt
6339 : 0U, // V6_vabsdiffw_alt
6340 : 0U, // V6_vabsh_alt
6341 : 0U, // V6_vabsh_sat_alt
6342 : 0U, // V6_vabsub_alt
6343 : 0U, // V6_vabsuh_alt
6344 : 0U, // V6_vabsuw_alt
6345 : 0U, // V6_vabsw_alt
6346 : 0U, // V6_vabsw_sat_alt
6347 : 0U, // V6_vaddb_alt
6348 : 0U, // V6_vaddb_dv_alt
6349 : 0U, // V6_vaddbnq_alt
6350 : 0U, // V6_vaddbq_alt
6351 : 0U, // V6_vaddbsat_alt
6352 : 0U, // V6_vaddbsat_dv_alt
6353 : 0U, // V6_vaddh_alt
6354 : 0U, // V6_vaddh_dv_alt
6355 : 0U, // V6_vaddhnq_alt
6356 : 0U, // V6_vaddhq_alt
6357 : 0U, // V6_vaddhsat_alt
6358 : 0U, // V6_vaddhsat_dv_alt
6359 : 0U, // V6_vaddhw_acc_alt
6360 : 0U, // V6_vaddhw_alt
6361 : 0U, // V6_vaddubh_acc_alt
6362 : 0U, // V6_vaddubh_alt
6363 : 0U, // V6_vaddubsat_alt
6364 : 0U, // V6_vaddubsat_dv_alt
6365 : 0U, // V6_vadduhsat_alt
6366 : 0U, // V6_vadduhsat_dv_alt
6367 : 0U, // V6_vadduhw_acc_alt
6368 : 0U, // V6_vadduhw_alt
6369 : 0U, // V6_vadduwsat_alt
6370 : 0U, // V6_vadduwsat_dv_alt
6371 : 0U, // V6_vaddw_alt
6372 : 0U, // V6_vaddw_dv_alt
6373 : 0U, // V6_vaddwnq_alt
6374 : 0U, // V6_vaddwq_alt
6375 : 0U, // V6_vaddwsat_alt
6376 : 0U, // V6_vaddwsat_dv_alt
6377 : 0U, // V6_vandnqrt_acc_alt
6378 : 0U, // V6_vandnqrt_alt
6379 : 0U, // V6_vandqrt_acc_alt
6380 : 0U, // V6_vandqrt_alt
6381 : 0U, // V6_vandvrt_acc_alt
6382 : 0U, // V6_vandvrt_alt
6383 : 0U, // V6_vaslh_acc_alt
6384 : 0U, // V6_vaslh_alt
6385 : 0U, // V6_vaslhv_alt
6386 : 0U, // V6_vaslw_acc_alt
6387 : 0U, // V6_vaslw_alt
6388 : 0U, // V6_vaslwv_alt
6389 : 0U, // V6_vasrh_acc_alt
6390 : 0U, // V6_vasrh_alt
6391 : 0U, // V6_vasrhbrndsat_alt
6392 : 0U, // V6_vasrhubrndsat_alt
6393 : 0U, // V6_vasrhubsat_alt
6394 : 0U, // V6_vasrhv_alt
6395 : 0U, // V6_vasrw_acc_alt
6396 : 0U, // V6_vasrw_alt
6397 : 0U, // V6_vasrwh_alt
6398 : 0U, // V6_vasrwhrndsat_alt
6399 : 0U, // V6_vasrwhsat_alt
6400 : 0U, // V6_vasrwuhsat_alt
6401 : 0U, // V6_vasrwv_alt
6402 : 0U, // V6_vassignp
6403 : 0U, // V6_vavgb_alt
6404 : 0U, // V6_vavgbrnd_alt
6405 : 0U, // V6_vavgh_alt
6406 : 0U, // V6_vavghrnd_alt
6407 : 0U, // V6_vavgub_alt
6408 : 0U, // V6_vavgubrnd_alt
6409 : 0U, // V6_vavguh_alt
6410 : 0U, // V6_vavguhrnd_alt
6411 : 0U, // V6_vavguw_alt
6412 : 0U, // V6_vavguwrnd_alt
6413 : 0U, // V6_vavgw_alt
6414 : 0U, // V6_vavgwrnd_alt
6415 : 0U, // V6_vcl0h_alt
6416 : 0U, // V6_vcl0w_alt
6417 : 0U, // V6_vd0
6418 : 0U, // V6_vdd0
6419 : 0U, // V6_vdealb4w_alt
6420 : 0U, // V6_vdealb_alt
6421 : 0U, // V6_vdealh_alt
6422 : 0U, // V6_vdmpybus_acc_alt
6423 : 0U, // V6_vdmpybus_alt
6424 : 0U, // V6_vdmpybus_dv_acc_alt
6425 : 0U, // V6_vdmpybus_dv_alt
6426 : 0U, // V6_vdmpyhb_acc_alt
6427 : 0U, // V6_vdmpyhb_alt
6428 : 0U, // V6_vdmpyhb_dv_acc_alt
6429 : 0U, // V6_vdmpyhb_dv_alt
6430 : 0U, // V6_vdmpyhisat_acc_alt
6431 : 0U, // V6_vdmpyhisat_alt
6432 : 0U, // V6_vdmpyhsat_acc_alt
6433 : 0U, // V6_vdmpyhsat_alt
6434 : 0U, // V6_vdmpyhsuisat_acc_alt
6435 : 0U, // V6_vdmpyhsuisat_alt
6436 : 0U, // V6_vdmpyhsusat_acc_alt
6437 : 0U, // V6_vdmpyhsusat_alt
6438 : 0U, // V6_vdmpyhvsat_acc_alt
6439 : 0U, // V6_vdmpyhvsat_alt
6440 : 0U, // V6_vdsaduh_acc_alt
6441 : 0U, // V6_vdsaduh_alt
6442 : 0U, // V6_vgathermh_pseudo
6443 : 0U, // V6_vgathermhq_pseudo
6444 : 0U, // V6_vgathermhw_pseudo
6445 : 0U, // V6_vgathermhwq_pseudo
6446 : 0U, // V6_vgathermw_pseudo
6447 : 0U, // V6_vgathermwq_pseudo
6448 : 0U, // V6_vlsrh_alt
6449 : 0U, // V6_vlsrhv_alt
6450 : 0U, // V6_vlsrw_alt
6451 : 0U, // V6_vlsrwv_alt
6452 : 0U, // V6_vmaxb_alt
6453 : 0U, // V6_vmaxh_alt
6454 : 0U, // V6_vmaxub_alt
6455 : 0U, // V6_vmaxuh_alt
6456 : 0U, // V6_vmaxw_alt
6457 : 0U, // V6_vminb_alt
6458 : 0U, // V6_vminh_alt
6459 : 0U, // V6_vminub_alt
6460 : 0U, // V6_vminuh_alt
6461 : 0U, // V6_vminw_alt
6462 : 0U, // V6_vmpabus_acc_alt
6463 : 0U, // V6_vmpabus_alt
6464 : 0U, // V6_vmpabusv_alt
6465 : 0U, // V6_vmpabuu_acc_alt
6466 : 0U, // V6_vmpabuu_alt
6467 : 0U, // V6_vmpabuuv_alt
6468 : 0U, // V6_vmpahb_acc_alt
6469 : 0U, // V6_vmpahb_alt
6470 : 0U, // V6_vmpauhb_acc_alt
6471 : 0U, // V6_vmpauhb_alt
6472 : 0U, // V6_vmpybus_acc_alt
6473 : 0U, // V6_vmpybus_alt
6474 : 0U, // V6_vmpybusv_acc_alt
6475 : 0U, // V6_vmpybusv_alt
6476 : 0U, // V6_vmpybv_acc_alt
6477 : 0U, // V6_vmpybv_alt
6478 : 0U, // V6_vmpyewuh_alt
6479 : 0U, // V6_vmpyh_acc_alt
6480 : 0U, // V6_vmpyh_alt
6481 : 0U, // V6_vmpyhsat_acc_alt
6482 : 0U, // V6_vmpyhsrs_alt
6483 : 0U, // V6_vmpyhss_alt
6484 : 0U, // V6_vmpyhus_acc_alt
6485 : 0U, // V6_vmpyhus_alt
6486 : 0U, // V6_vmpyhv_acc_alt
6487 : 0U, // V6_vmpyhv_alt
6488 : 0U, // V6_vmpyhvsrs_alt
6489 : 0U, // V6_vmpyiewh_acc_alt
6490 : 0U, // V6_vmpyiewuh_acc_alt
6491 : 0U, // V6_vmpyiewuh_alt
6492 : 0U, // V6_vmpyih_acc_alt
6493 : 0U, // V6_vmpyih_alt
6494 : 0U, // V6_vmpyihb_acc_alt
6495 : 0U, // V6_vmpyihb_alt
6496 : 0U, // V6_vmpyiowh_alt
6497 : 0U, // V6_vmpyiwb_acc_alt
6498 : 0U, // V6_vmpyiwb_alt
6499 : 0U, // V6_vmpyiwh_acc_alt
6500 : 0U, // V6_vmpyiwh_alt
6501 : 0U, // V6_vmpyiwub_acc_alt
6502 : 0U, // V6_vmpyiwub_alt
6503 : 0U, // V6_vmpyowh_alt
6504 : 0U, // V6_vmpyowh_rnd_alt
6505 : 0U, // V6_vmpyowh_rnd_sacc_alt
6506 : 0U, // V6_vmpyowh_sacc_alt
6507 : 0U, // V6_vmpyub_acc_alt
6508 : 0U, // V6_vmpyub_alt
6509 : 0U, // V6_vmpyubv_acc_alt
6510 : 0U, // V6_vmpyubv_alt
6511 : 0U, // V6_vmpyuh_acc_alt
6512 : 0U, // V6_vmpyuh_alt
6513 : 0U, // V6_vmpyuhv_acc_alt
6514 : 0U, // V6_vmpyuhv_alt
6515 : 0U, // V6_vnavgb_alt
6516 : 0U, // V6_vnavgh_alt
6517 : 0U, // V6_vnavgub_alt
6518 : 0U, // V6_vnavgw_alt
6519 : 0U, // V6_vnormamth_alt
6520 : 0U, // V6_vnormamtw_alt
6521 : 0U, // V6_vpackeb_alt
6522 : 0U, // V6_vpackeh_alt
6523 : 0U, // V6_vpackhb_sat_alt
6524 : 0U, // V6_vpackhub_sat_alt
6525 : 0U, // V6_vpackob_alt
6526 : 0U, // V6_vpackoh_alt
6527 : 0U, // V6_vpackwh_sat_alt
6528 : 0U, // V6_vpackwuh_sat_alt
6529 : 0U, // V6_vpopcounth_alt
6530 : 0U, // V6_vrmpybub_rtt_acc_alt
6531 : 0U, // V6_vrmpybub_rtt_alt
6532 : 0U, // V6_vrmpybus_acc_alt
6533 : 0U, // V6_vrmpybus_alt
6534 : 0U, // V6_vrmpybusi_acc_alt
6535 : 0U, // V6_vrmpybusi_alt
6536 : 0U, // V6_vrmpybusv_acc_alt
6537 : 0U, // V6_vrmpybusv_alt
6538 : 0U, // V6_vrmpybv_acc_alt
6539 : 0U, // V6_vrmpybv_alt
6540 : 0U, // V6_vrmpyub_acc_alt
6541 : 0U, // V6_vrmpyub_alt
6542 : 0U, // V6_vrmpyub_rtt_acc_alt
6543 : 0U, // V6_vrmpyub_rtt_alt
6544 : 0U, // V6_vrmpyubi_acc_alt
6545 : 0U, // V6_vrmpyubi_alt
6546 : 0U, // V6_vrmpyubv_acc_alt
6547 : 0U, // V6_vrmpyubv_alt
6548 : 0U, // V6_vroundhb_alt
6549 : 0U, // V6_vroundhub_alt
6550 : 0U, // V6_vrounduhub_alt
6551 : 0U, // V6_vrounduwuh_alt
6552 : 0U, // V6_vroundwh_alt
6553 : 0U, // V6_vroundwuh_alt
6554 : 0U, // V6_vrsadubi_acc_alt
6555 : 0U, // V6_vrsadubi_alt
6556 : 0U, // V6_vsathub_alt
6557 : 0U, // V6_vsatuwuh_alt
6558 : 0U, // V6_vsatwh_alt
6559 : 0U, // V6_vsb_alt
6560 : 0U, // V6_vscattermh_add_alt
6561 : 0U, // V6_vscattermh_alt
6562 : 0U, // V6_vscattermhq_alt
6563 : 0U, // V6_vscattermw_add_alt
6564 : 0U, // V6_vscattermw_alt
6565 : 4U, // V6_vscattermwh_add_alt
6566 : 4U, // V6_vscattermwh_alt
6567 : 0U, // V6_vscattermwhq_alt
6568 : 0U, // V6_vscattermwq_alt
6569 : 0U, // V6_vsh_alt
6570 : 0U, // V6_vshufeh_alt
6571 : 0U, // V6_vshuffb_alt
6572 : 0U, // V6_vshuffeb_alt
6573 : 0U, // V6_vshuffh_alt
6574 : 0U, // V6_vshuffob_alt
6575 : 0U, // V6_vshufoeb_alt
6576 : 0U, // V6_vshufoeh_alt
6577 : 0U, // V6_vshufoh_alt
6578 : 0U, // V6_vsubb_alt
6579 : 0U, // V6_vsubb_dv_alt
6580 : 0U, // V6_vsubbnq_alt
6581 : 0U, // V6_vsubbq_alt
6582 : 0U, // V6_vsubbsat_alt
6583 : 0U, // V6_vsubbsat_dv_alt
6584 : 0U, // V6_vsubh_alt
6585 : 0U, // V6_vsubh_dv_alt
6586 : 0U, // V6_vsubhnq_alt
6587 : 0U, // V6_vsubhq_alt
6588 : 0U, // V6_vsubhsat_alt
6589 : 0U, // V6_vsubhsat_dv_alt
6590 : 0U, // V6_vsubhw_alt
6591 : 0U, // V6_vsububh_alt
6592 : 0U, // V6_vsububsat_alt
6593 : 0U, // V6_vsububsat_dv_alt
6594 : 0U, // V6_vsubuhsat_alt
6595 : 0U, // V6_vsubuhsat_dv_alt
6596 : 0U, // V6_vsubuhw_alt
6597 : 0U, // V6_vsubuwsat_alt
6598 : 0U, // V6_vsubuwsat_dv_alt
6599 : 0U, // V6_vsubw_alt
6600 : 0U, // V6_vsubw_dv_alt
6601 : 0U, // V6_vsubwnq_alt
6602 : 0U, // V6_vsubwq_alt
6603 : 0U, // V6_vsubwsat_alt
6604 : 0U, // V6_vsubwsat_dv_alt
6605 : 0U, // V6_vtmpyb_acc_alt
6606 : 0U, // V6_vtmpyb_alt
6607 : 0U, // V6_vtmpybus_acc_alt
6608 : 0U, // V6_vtmpybus_alt
6609 : 0U, // V6_vtmpyhb_acc_alt
6610 : 0U, // V6_vtmpyhb_alt
6611 : 0U, // V6_vtran2x2_map
6612 : 0U, // V6_vunpackb_alt
6613 : 0U, // V6_vunpackh_alt
6614 : 0U, // V6_vunpackob_alt
6615 : 0U, // V6_vunpackoh_alt
6616 : 0U, // V6_vunpackub_alt
6617 : 0U, // V6_vunpackuh_alt
6618 : 0U, // V6_vzb_alt
6619 : 0U, // V6_vzh_alt
6620 : 0U, // Y2_dcfetch
6621 : 0U, // A2_abs
6622 : 0U, // A2_absp
6623 : 0U, // A2_abssat
6624 : 0U, // A2_add
6625 : 0U, // A2_addh_h16_hh
6626 : 0U, // A2_addh_h16_hl
6627 : 0U, // A2_addh_h16_lh
6628 : 0U, // A2_addh_h16_ll
6629 : 0U, // A2_addh_h16_sat_hh
6630 : 0U, // A2_addh_h16_sat_hl
6631 : 0U, // A2_addh_h16_sat_lh
6632 : 0U, // A2_addh_h16_sat_ll
6633 : 0U, // A2_addh_l16_hl
6634 : 0U, // A2_addh_l16_ll
6635 : 0U, // A2_addh_l16_sat_hl
6636 : 0U, // A2_addh_l16_sat_ll
6637 : 0U, // A2_addi
6638 : 0U, // A2_addp
6639 : 0U, // A2_addpsat
6640 : 0U, // A2_addsat
6641 : 0U, // A2_addsph
6642 : 0U, // A2_addspl
6643 : 0U, // A2_and
6644 : 0U, // A2_andir
6645 : 0U, // A2_andp
6646 : 0U, // A2_aslh
6647 : 0U, // A2_asrh
6648 : 0U, // A2_combine_hh
6649 : 0U, // A2_combine_hl
6650 : 0U, // A2_combine_lh
6651 : 0U, // A2_combine_ll
6652 : 0U, // A2_combineii
6653 : 0U, // A2_combinew
6654 : 0U, // A2_max
6655 : 0U, // A2_maxp
6656 : 0U, // A2_maxu
6657 : 0U, // A2_maxup
6658 : 0U, // A2_min
6659 : 0U, // A2_minp
6660 : 0U, // A2_minu
6661 : 0U, // A2_minup
6662 : 0U, // A2_negp
6663 : 0U, // A2_negsat
6664 : 0U, // A2_nop
6665 : 0U, // A2_notp
6666 : 0U, // A2_or
6667 : 0U, // A2_orir
6668 : 0U, // A2_orp
6669 : 0U, // A2_paddf
6670 : 0U, // A2_paddfnew
6671 : 0U, // A2_paddif
6672 : 0U, // A2_paddifnew
6673 : 0U, // A2_paddit
6674 : 0U, // A2_padditnew
6675 : 0U, // A2_paddt
6676 : 0U, // A2_paddtnew
6677 : 0U, // A2_pandf
6678 : 0U, // A2_pandfnew
6679 : 0U, // A2_pandt
6680 : 0U, // A2_pandtnew
6681 : 0U, // A2_porf
6682 : 0U, // A2_porfnew
6683 : 0U, // A2_port
6684 : 0U, // A2_portnew
6685 : 0U, // A2_psubf
6686 : 0U, // A2_psubfnew
6687 : 0U, // A2_psubt
6688 : 0U, // A2_psubtnew
6689 : 0U, // A2_pxorf
6690 : 0U, // A2_pxorfnew
6691 : 0U, // A2_pxort
6692 : 0U, // A2_pxortnew
6693 : 0U, // A2_roundsat
6694 : 0U, // A2_sat
6695 : 0U, // A2_satb
6696 : 0U, // A2_sath
6697 : 0U, // A2_satub
6698 : 0U, // A2_satuh
6699 : 0U, // A2_sub
6700 : 0U, // A2_subh_h16_hh
6701 : 0U, // A2_subh_h16_hl
6702 : 0U, // A2_subh_h16_lh
6703 : 0U, // A2_subh_h16_ll
6704 : 0U, // A2_subh_h16_sat_hh
6705 : 0U, // A2_subh_h16_sat_hl
6706 : 0U, // A2_subh_h16_sat_lh
6707 : 0U, // A2_subh_h16_sat_ll
6708 : 0U, // A2_subh_l16_hl
6709 : 0U, // A2_subh_l16_ll
6710 : 0U, // A2_subh_l16_sat_hl
6711 : 0U, // A2_subh_l16_sat_ll
6712 : 0U, // A2_subp
6713 : 0U, // A2_subri
6714 : 0U, // A2_subsat
6715 : 0U, // A2_svaddh
6716 : 0U, // A2_svaddhs
6717 : 0U, // A2_svadduhs
6718 : 0U, // A2_svavgh
6719 : 0U, // A2_svavghs
6720 : 0U, // A2_svnavgh
6721 : 0U, // A2_svsubh
6722 : 0U, // A2_svsubhs
6723 : 0U, // A2_svsubuhs
6724 : 0U, // A2_swiz
6725 : 0U, // A2_sxtb
6726 : 0U, // A2_sxth
6727 : 0U, // A2_sxtw
6728 : 0U, // A2_tfr
6729 : 0U, // A2_tfrcrr
6730 : 0U, // A2_tfrih
6731 : 0U, // A2_tfril
6732 : 0U, // A2_tfrrcr
6733 : 0U, // A2_tfrsi
6734 : 0U, // A2_vabsh
6735 : 0U, // A2_vabshsat
6736 : 0U, // A2_vabsw
6737 : 0U, // A2_vabswsat
6738 : 0U, // A2_vaddh
6739 : 0U, // A2_vaddhs
6740 : 0U, // A2_vaddub
6741 : 0U, // A2_vaddubs
6742 : 0U, // A2_vadduhs
6743 : 0U, // A2_vaddw
6744 : 0U, // A2_vaddws
6745 : 0U, // A2_vavgh
6746 : 0U, // A2_vavghcr
6747 : 0U, // A2_vavghr
6748 : 0U, // A2_vavgub
6749 : 0U, // A2_vavgubr
6750 : 0U, // A2_vavguh
6751 : 0U, // A2_vavguhr
6752 : 0U, // A2_vavguw
6753 : 0U, // A2_vavguwr
6754 : 0U, // A2_vavgw
6755 : 0U, // A2_vavgwcr
6756 : 0U, // A2_vavgwr
6757 : 0U, // A2_vcmpbeq
6758 : 0U, // A2_vcmpbgtu
6759 : 0U, // A2_vcmpheq
6760 : 0U, // A2_vcmphgt
6761 : 0U, // A2_vcmphgtu
6762 : 0U, // A2_vcmpweq
6763 : 0U, // A2_vcmpwgt
6764 : 0U, // A2_vcmpwgtu
6765 : 0U, // A2_vconj
6766 : 0U, // A2_vmaxb
6767 : 0U, // A2_vmaxh
6768 : 0U, // A2_vmaxub
6769 : 0U, // A2_vmaxuh
6770 : 0U, // A2_vmaxuw
6771 : 0U, // A2_vmaxw
6772 : 0U, // A2_vminb
6773 : 0U, // A2_vminh
6774 : 0U, // A2_vminub
6775 : 0U, // A2_vminuh
6776 : 0U, // A2_vminuw
6777 : 0U, // A2_vminw
6778 : 0U, // A2_vnavgh
6779 : 0U, // A2_vnavghcr
6780 : 0U, // A2_vnavghr
6781 : 0U, // A2_vnavgw
6782 : 0U, // A2_vnavgwcr
6783 : 0U, // A2_vnavgwr
6784 : 0U, // A2_vraddub
6785 : 0U, // A2_vraddub_acc
6786 : 0U, // A2_vrsadub
6787 : 0U, // A2_vrsadub_acc
6788 : 0U, // A2_vsubh
6789 : 0U, // A2_vsubhs
6790 : 0U, // A2_vsubub
6791 : 0U, // A2_vsububs
6792 : 0U, // A2_vsubuhs
6793 : 0U, // A2_vsubw
6794 : 0U, // A2_vsubws
6795 : 0U, // A2_xor
6796 : 0U, // A2_xorp
6797 : 0U, // A2_zxth
6798 : 0U, // A4_addp_c
6799 : 0U, // A4_andn
6800 : 0U, // A4_andnp
6801 : 0U, // A4_bitsplit
6802 : 0U, // A4_bitspliti
6803 : 0U, // A4_boundscheck_hi
6804 : 0U, // A4_boundscheck_lo
6805 : 0U, // A4_cmpbeq
6806 : 0U, // A4_cmpbeqi
6807 : 0U, // A4_cmpbgt
6808 : 0U, // A4_cmpbgti
6809 : 0U, // A4_cmpbgtu
6810 : 0U, // A4_cmpbgtui
6811 : 0U, // A4_cmpheq
6812 : 0U, // A4_cmpheqi
6813 : 0U, // A4_cmphgt
6814 : 0U, // A4_cmphgti
6815 : 0U, // A4_cmphgtu
6816 : 0U, // A4_cmphgtui
6817 : 0U, // A4_combineii
6818 : 0U, // A4_combineir
6819 : 0U, // A4_combineri
6820 : 0U, // A4_cround_ri
6821 : 0U, // A4_cround_rr
6822 : 0U, // A4_ext
6823 : 0U, // A4_modwrapu
6824 : 0U, // A4_orn
6825 : 0U, // A4_ornp
6826 : 0U, // A4_paslhf
6827 : 0U, // A4_paslhfnew
6828 : 0U, // A4_paslht
6829 : 0U, // A4_paslhtnew
6830 : 0U, // A4_pasrhf
6831 : 0U, // A4_pasrhfnew
6832 : 0U, // A4_pasrht
6833 : 0U, // A4_pasrhtnew
6834 : 0U, // A4_psxtbf
6835 : 0U, // A4_psxtbfnew
6836 : 0U, // A4_psxtbt
6837 : 0U, // A4_psxtbtnew
6838 : 0U, // A4_psxthf
6839 : 0U, // A4_psxthfnew
6840 : 0U, // A4_psxtht
6841 : 0U, // A4_psxthtnew
6842 : 0U, // A4_pzxtbf
6843 : 0U, // A4_pzxtbfnew
6844 : 0U, // A4_pzxtbt
6845 : 0U, // A4_pzxtbtnew
6846 : 0U, // A4_pzxthf
6847 : 0U, // A4_pzxthfnew
6848 : 0U, // A4_pzxtht
6849 : 0U, // A4_pzxthtnew
6850 : 0U, // A4_rcmpeq
6851 : 0U, // A4_rcmpeqi
6852 : 0U, // A4_rcmpneq
6853 : 0U, // A4_rcmpneqi
6854 : 0U, // A4_round_ri
6855 : 0U, // A4_round_ri_sat
6856 : 0U, // A4_round_rr
6857 : 0U, // A4_round_rr_sat
6858 : 0U, // A4_subp_c
6859 : 0U, // A4_tfrcpp
6860 : 0U, // A4_tfrpcp
6861 : 0U, // A4_tlbmatch
6862 : 0U, // A4_vcmpbeq_any
6863 : 0U, // A4_vcmpbeqi
6864 : 0U, // A4_vcmpbgt
6865 : 0U, // A4_vcmpbgti
6866 : 0U, // A4_vcmpbgtui
6867 : 0U, // A4_vcmpheqi
6868 : 0U, // A4_vcmphgti
6869 : 0U, // A4_vcmphgtui
6870 : 0U, // A4_vcmpweqi
6871 : 0U, // A4_vcmpwgti
6872 : 0U, // A4_vcmpwgtui
6873 : 0U, // A4_vrmaxh
6874 : 0U, // A4_vrmaxuh
6875 : 0U, // A4_vrmaxuw
6876 : 0U, // A4_vrmaxw
6877 : 0U, // A4_vrminh
6878 : 0U, // A4_vrminuh
6879 : 0U, // A4_vrminuw
6880 : 0U, // A4_vrminw
6881 : 0U, // A5_ACS
6882 : 0U, // A5_vaddhubs
6883 : 0U, // A6_vcmpbeq_notany
6884 : 0U, // A6_vminub_RdP
6885 : 0U, // C2_all8
6886 : 0U, // C2_and
6887 : 0U, // C2_andn
6888 : 0U, // C2_any8
6889 : 0U, // C2_bitsclr
6890 : 0U, // C2_bitsclri
6891 : 0U, // C2_bitsset
6892 : 0U, // C2_ccombinewf
6893 : 0U, // C2_ccombinewnewf
6894 : 0U, // C2_ccombinewnewt
6895 : 0U, // C2_ccombinewt
6896 : 0U, // C2_cmoveif
6897 : 0U, // C2_cmoveit
6898 : 0U, // C2_cmovenewif
6899 : 0U, // C2_cmovenewit
6900 : 0U, // C2_cmpeq
6901 : 0U, // C2_cmpeqi
6902 : 0U, // C2_cmpeqp
6903 : 0U, // C2_cmpgt
6904 : 0U, // C2_cmpgti
6905 : 0U, // C2_cmpgtp
6906 : 0U, // C2_cmpgtu
6907 : 0U, // C2_cmpgtui
6908 : 0U, // C2_cmpgtup
6909 : 0U, // C2_mask
6910 : 0U, // C2_mux
6911 : 8U, // C2_muxii
6912 : 8U, // C2_muxir
6913 : 0U, // C2_muxri
6914 : 0U, // C2_not
6915 : 0U, // C2_or
6916 : 0U, // C2_orn
6917 : 0U, // C2_tfrpr
6918 : 0U, // C2_tfrrp
6919 : 0U, // C2_vitpack
6920 : 0U, // C2_vmux
6921 : 0U, // C2_xor
6922 : 0U, // C4_addipc
6923 : 0U, // C4_and_and
6924 : 0U, // C4_and_andn
6925 : 0U, // C4_and_or
6926 : 0U, // C4_and_orn
6927 : 0U, // C4_cmplte
6928 : 0U, // C4_cmpltei
6929 : 0U, // C4_cmplteu
6930 : 0U, // C4_cmplteui
6931 : 0U, // C4_cmpneq
6932 : 0U, // C4_cmpneqi
6933 : 0U, // C4_fastcorner9
6934 : 0U, // C4_fastcorner9_not
6935 : 0U, // C4_nbitsclr
6936 : 0U, // C4_nbitsclri
6937 : 0U, // C4_nbitsset
6938 : 0U, // C4_or_and
6939 : 0U, // C4_or_andn
6940 : 0U, // C4_or_or
6941 : 0U, // C4_or_orn
6942 : 0U, // CALLProfile
6943 : 0U, // CONST32
6944 : 0U, // CONST64
6945 : 0U, // DuplexIClass0
6946 : 0U, // DuplexIClass1
6947 : 0U, // DuplexIClass2
6948 : 0U, // DuplexIClass3
6949 : 0U, // DuplexIClass4
6950 : 0U, // DuplexIClass5
6951 : 0U, // DuplexIClass6
6952 : 0U, // DuplexIClass7
6953 : 0U, // DuplexIClass8
6954 : 0U, // DuplexIClass9
6955 : 0U, // DuplexIClassA
6956 : 0U, // DuplexIClassB
6957 : 0U, // DuplexIClassC
6958 : 0U, // DuplexIClassD
6959 : 0U, // DuplexIClassE
6960 : 0U, // DuplexIClassF
6961 : 0U, // EH_RETURN_JMPR
6962 : 0U, // F2_conv_d2df
6963 : 0U, // F2_conv_d2sf
6964 : 0U, // F2_conv_df2d
6965 : 0U, // F2_conv_df2d_chop
6966 : 0U, // F2_conv_df2sf
6967 : 0U, // F2_conv_df2ud
6968 : 0U, // F2_conv_df2ud_chop
6969 : 0U, // F2_conv_df2uw
6970 : 0U, // F2_conv_df2uw_chop
6971 : 0U, // F2_conv_df2w
6972 : 0U, // F2_conv_df2w_chop
6973 : 0U, // F2_conv_sf2d
6974 : 0U, // F2_conv_sf2d_chop
6975 : 0U, // F2_conv_sf2df
6976 : 0U, // F2_conv_sf2ud
6977 : 0U, // F2_conv_sf2ud_chop
6978 : 0U, // F2_conv_sf2uw
6979 : 0U, // F2_conv_sf2uw_chop
6980 : 0U, // F2_conv_sf2w
6981 : 0U, // F2_conv_sf2w_chop
6982 : 0U, // F2_conv_ud2df
6983 : 0U, // F2_conv_ud2sf
6984 : 0U, // F2_conv_uw2df
6985 : 0U, // F2_conv_uw2sf
6986 : 0U, // F2_conv_w2df
6987 : 0U, // F2_conv_w2sf
6988 : 0U, // F2_dfclass
6989 : 0U, // F2_dfcmpeq
6990 : 0U, // F2_dfcmpge
6991 : 0U, // F2_dfcmpgt
6992 : 0U, // F2_dfcmpuo
6993 : 0U, // F2_dfimm_n
6994 : 0U, // F2_dfimm_p
6995 : 0U, // F2_sfadd
6996 : 0U, // F2_sfclass
6997 : 0U, // F2_sfcmpeq
6998 : 0U, // F2_sfcmpge
6999 : 0U, // F2_sfcmpgt
7000 : 0U, // F2_sfcmpuo
7001 : 0U, // F2_sffixupd
7002 : 0U, // F2_sffixupn
7003 : 0U, // F2_sffixupr
7004 : 0U, // F2_sffma
7005 : 0U, // F2_sffma_lib
7006 : 0U, // F2_sffma_sc
7007 : 0U, // F2_sffms
7008 : 0U, // F2_sffms_lib
7009 : 0U, // F2_sfimm_n
7010 : 0U, // F2_sfimm_p
7011 : 0U, // F2_sfinvsqrta
7012 : 0U, // F2_sfmax
7013 : 0U, // F2_sfmin
7014 : 0U, // F2_sfmpy
7015 : 0U, // F2_sfrecipa
7016 : 0U, // F2_sfsub
7017 : 0U, // G4_tfrgcpp
7018 : 0U, // G4_tfrgcrr
7019 : 0U, // G4_tfrgpcp
7020 : 0U, // G4_tfrgrcr
7021 : 0U, // HI
7022 : 0U, // J2_call
7023 : 0U, // J2_callf
7024 : 0U, // J2_callr
7025 : 0U, // J2_callrf
7026 : 0U, // J2_callrt
7027 : 0U, // J2_callt
7028 : 0U, // J2_jump
7029 : 0U, // J2_jumpf
7030 : 0U, // J2_jumpfnew
7031 : 0U, // J2_jumpfnewpt
7032 : 0U, // J2_jumpfpt
7033 : 0U, // J2_jumpr
7034 : 0U, // J2_jumprf
7035 : 0U, // J2_jumprfnew
7036 : 0U, // J2_jumprfnewpt
7037 : 0U, // J2_jumprfpt
7038 : 0U, // J2_jumprgtez
7039 : 0U, // J2_jumprgtezpt
7040 : 0U, // J2_jumprltez
7041 : 0U, // J2_jumprltezpt
7042 : 0U, // J2_jumprnz
7043 : 0U, // J2_jumprnzpt
7044 : 0U, // J2_jumprt
7045 : 0U, // J2_jumprtnew
7046 : 0U, // J2_jumprtnewpt
7047 : 0U, // J2_jumprtpt
7048 : 0U, // J2_jumprz
7049 : 0U, // J2_jumprzpt
7050 : 0U, // J2_jumpt
7051 : 0U, // J2_jumptnew
7052 : 0U, // J2_jumptnewpt
7053 : 0U, // J2_jumptpt
7054 : 0U, // J2_loop0i
7055 : 0U, // J2_loop0iext
7056 : 0U, // J2_loop0r
7057 : 0U, // J2_loop0rext
7058 : 0U, // J2_loop1i
7059 : 0U, // J2_loop1iext
7060 : 0U, // J2_loop1r
7061 : 0U, // J2_loop1rext
7062 : 0U, // J2_pause
7063 : 0U, // J2_ploop1si
7064 : 0U, // J2_ploop1sr
7065 : 0U, // J2_ploop2si
7066 : 0U, // J2_ploop2sr
7067 : 0U, // J2_ploop3si
7068 : 0U, // J2_ploop3sr
7069 : 0U, // J2_trap0
7070 : 0U, // J2_trap1
7071 : 0U, // J4_cmpeq_f_jumpnv_nt
7072 : 0U, // J4_cmpeq_f_jumpnv_t
7073 : 0U, // J4_cmpeq_fp0_jump_nt
7074 : 0U, // J4_cmpeq_fp0_jump_t
7075 : 0U, // J4_cmpeq_fp1_jump_nt
7076 : 0U, // J4_cmpeq_fp1_jump_t
7077 : 0U, // J4_cmpeq_t_jumpnv_nt
7078 : 0U, // J4_cmpeq_t_jumpnv_t
7079 : 0U, // J4_cmpeq_tp0_jump_nt
7080 : 0U, // J4_cmpeq_tp0_jump_t
7081 : 0U, // J4_cmpeq_tp1_jump_nt
7082 : 0U, // J4_cmpeq_tp1_jump_t
7083 : 0U, // J4_cmpeqi_f_jumpnv_nt
7084 : 0U, // J4_cmpeqi_f_jumpnv_t
7085 : 0U, // J4_cmpeqi_fp0_jump_nt
7086 : 0U, // J4_cmpeqi_fp0_jump_t
7087 : 0U, // J4_cmpeqi_fp1_jump_nt
7088 : 0U, // J4_cmpeqi_fp1_jump_t
7089 : 0U, // J4_cmpeqi_t_jumpnv_nt
7090 : 0U, // J4_cmpeqi_t_jumpnv_t
7091 : 0U, // J4_cmpeqi_tp0_jump_nt
7092 : 0U, // J4_cmpeqi_tp0_jump_t
7093 : 0U, // J4_cmpeqi_tp1_jump_nt
7094 : 0U, // J4_cmpeqi_tp1_jump_t
7095 : 0U, // J4_cmpeqn1_f_jumpnv_nt
7096 : 0U, // J4_cmpeqn1_f_jumpnv_t
7097 : 0U, // J4_cmpeqn1_fp0_jump_nt
7098 : 0U, // J4_cmpeqn1_fp0_jump_t
7099 : 0U, // J4_cmpeqn1_fp1_jump_nt
7100 : 0U, // J4_cmpeqn1_fp1_jump_t
7101 : 0U, // J4_cmpeqn1_t_jumpnv_nt
7102 : 0U, // J4_cmpeqn1_t_jumpnv_t
7103 : 0U, // J4_cmpeqn1_tp0_jump_nt
7104 : 0U, // J4_cmpeqn1_tp0_jump_t
7105 : 0U, // J4_cmpeqn1_tp1_jump_nt
7106 : 0U, // J4_cmpeqn1_tp1_jump_t
7107 : 0U, // J4_cmpgt_f_jumpnv_nt
7108 : 0U, // J4_cmpgt_f_jumpnv_t
7109 : 0U, // J4_cmpgt_fp0_jump_nt
7110 : 0U, // J4_cmpgt_fp0_jump_t
7111 : 0U, // J4_cmpgt_fp1_jump_nt
7112 : 0U, // J4_cmpgt_fp1_jump_t
7113 : 0U, // J4_cmpgt_t_jumpnv_nt
7114 : 0U, // J4_cmpgt_t_jumpnv_t
7115 : 0U, // J4_cmpgt_tp0_jump_nt
7116 : 0U, // J4_cmpgt_tp0_jump_t
7117 : 0U, // J4_cmpgt_tp1_jump_nt
7118 : 0U, // J4_cmpgt_tp1_jump_t
7119 : 0U, // J4_cmpgti_f_jumpnv_nt
7120 : 0U, // J4_cmpgti_f_jumpnv_t
7121 : 0U, // J4_cmpgti_fp0_jump_nt
7122 : 0U, // J4_cmpgti_fp0_jump_t
7123 : 0U, // J4_cmpgti_fp1_jump_nt
7124 : 0U, // J4_cmpgti_fp1_jump_t
7125 : 0U, // J4_cmpgti_t_jumpnv_nt
7126 : 0U, // J4_cmpgti_t_jumpnv_t
7127 : 0U, // J4_cmpgti_tp0_jump_nt
7128 : 0U, // J4_cmpgti_tp0_jump_t
7129 : 0U, // J4_cmpgti_tp1_jump_nt
7130 : 0U, // J4_cmpgti_tp1_jump_t
7131 : 0U, // J4_cmpgtn1_f_jumpnv_nt
7132 : 0U, // J4_cmpgtn1_f_jumpnv_t
7133 : 0U, // J4_cmpgtn1_fp0_jump_nt
7134 : 0U, // J4_cmpgtn1_fp0_jump_t
7135 : 0U, // J4_cmpgtn1_fp1_jump_nt
7136 : 0U, // J4_cmpgtn1_fp1_jump_t
7137 : 0U, // J4_cmpgtn1_t_jumpnv_nt
7138 : 0U, // J4_cmpgtn1_t_jumpnv_t
7139 : 0U, // J4_cmpgtn1_tp0_jump_nt
7140 : 0U, // J4_cmpgtn1_tp0_jump_t
7141 : 0U, // J4_cmpgtn1_tp1_jump_nt
7142 : 0U, // J4_cmpgtn1_tp1_jump_t
7143 : 0U, // J4_cmpgtu_f_jumpnv_nt
7144 : 0U, // J4_cmpgtu_f_jumpnv_t
7145 : 0U, // J4_cmpgtu_fp0_jump_nt
7146 : 0U, // J4_cmpgtu_fp0_jump_t
7147 : 0U, // J4_cmpgtu_fp1_jump_nt
7148 : 0U, // J4_cmpgtu_fp1_jump_t
7149 : 0U, // J4_cmpgtu_t_jumpnv_nt
7150 : 0U, // J4_cmpgtu_t_jumpnv_t
7151 : 0U, // J4_cmpgtu_tp0_jump_nt
7152 : 0U, // J4_cmpgtu_tp0_jump_t
7153 : 0U, // J4_cmpgtu_tp1_jump_nt
7154 : 0U, // J4_cmpgtu_tp1_jump_t
7155 : 0U, // J4_cmpgtui_f_jumpnv_nt
7156 : 0U, // J4_cmpgtui_f_jumpnv_t
7157 : 0U, // J4_cmpgtui_fp0_jump_nt
7158 : 0U, // J4_cmpgtui_fp0_jump_t
7159 : 0U, // J4_cmpgtui_fp1_jump_nt
7160 : 0U, // J4_cmpgtui_fp1_jump_t
7161 : 0U, // J4_cmpgtui_t_jumpnv_nt
7162 : 0U, // J4_cmpgtui_t_jumpnv_t
7163 : 0U, // J4_cmpgtui_tp0_jump_nt
7164 : 0U, // J4_cmpgtui_tp0_jump_t
7165 : 0U, // J4_cmpgtui_tp1_jump_nt
7166 : 0U, // J4_cmpgtui_tp1_jump_t
7167 : 0U, // J4_cmplt_f_jumpnv_nt
7168 : 0U, // J4_cmplt_f_jumpnv_t
7169 : 0U, // J4_cmplt_t_jumpnv_nt
7170 : 0U, // J4_cmplt_t_jumpnv_t
7171 : 0U, // J4_cmpltu_f_jumpnv_nt
7172 : 0U, // J4_cmpltu_f_jumpnv_t
7173 : 0U, // J4_cmpltu_t_jumpnv_nt
7174 : 0U, // J4_cmpltu_t_jumpnv_t
7175 : 0U, // J4_hintjumpr
7176 : 0U, // J4_jumpseti
7177 : 0U, // J4_jumpsetr
7178 : 0U, // J4_tstbit0_f_jumpnv_nt
7179 : 0U, // J4_tstbit0_f_jumpnv_t
7180 : 0U, // J4_tstbit0_fp0_jump_nt
7181 : 0U, // J4_tstbit0_fp0_jump_t
7182 : 0U, // J4_tstbit0_fp1_jump_nt
7183 : 0U, // J4_tstbit0_fp1_jump_t
7184 : 0U, // J4_tstbit0_t_jumpnv_nt
7185 : 0U, // J4_tstbit0_t_jumpnv_t
7186 : 0U, // J4_tstbit0_tp0_jump_nt
7187 : 0U, // J4_tstbit0_tp0_jump_t
7188 : 0U, // J4_tstbit0_tp1_jump_nt
7189 : 0U, // J4_tstbit0_tp1_jump_t
7190 : 0U, // L2_deallocframe
7191 : 0U, // L2_loadalignb_io
7192 : 0U, // L2_loadalignb_pbr
7193 : 0U, // L2_loadalignb_pci
7194 : 0U, // L2_loadalignb_pcr
7195 : 0U, // L2_loadalignb_pi
7196 : 0U, // L2_loadalignb_pr
7197 : 0U, // L2_loadalignh_io
7198 : 0U, // L2_loadalignh_pbr
7199 : 0U, // L2_loadalignh_pci
7200 : 0U, // L2_loadalignh_pcr
7201 : 0U, // L2_loadalignh_pi
7202 : 0U, // L2_loadalignh_pr
7203 : 0U, // L2_loadbsw2_io
7204 : 0U, // L2_loadbsw2_pbr
7205 : 0U, // L2_loadbsw2_pci
7206 : 0U, // L2_loadbsw2_pcr
7207 : 0U, // L2_loadbsw2_pi
7208 : 0U, // L2_loadbsw2_pr
7209 : 0U, // L2_loadbsw4_io
7210 : 0U, // L2_loadbsw4_pbr
7211 : 0U, // L2_loadbsw4_pci
7212 : 0U, // L2_loadbsw4_pcr
7213 : 0U, // L2_loadbsw4_pi
7214 : 0U, // L2_loadbsw4_pr
7215 : 0U, // L2_loadbzw2_io
7216 : 0U, // L2_loadbzw2_pbr
7217 : 0U, // L2_loadbzw2_pci
7218 : 0U, // L2_loadbzw2_pcr
7219 : 0U, // L2_loadbzw2_pi
7220 : 0U, // L2_loadbzw2_pr
7221 : 0U, // L2_loadbzw4_io
7222 : 0U, // L2_loadbzw4_pbr
7223 : 0U, // L2_loadbzw4_pci
7224 : 0U, // L2_loadbzw4_pcr
7225 : 0U, // L2_loadbzw4_pi
7226 : 0U, // L2_loadbzw4_pr
7227 : 0U, // L2_loadrb_io
7228 : 0U, // L2_loadrb_pbr
7229 : 0U, // L2_loadrb_pci
7230 : 0U, // L2_loadrb_pcr
7231 : 0U, // L2_loadrb_pi
7232 : 0U, // L2_loadrb_pr
7233 : 0U, // L2_loadrbgp
7234 : 0U, // L2_loadrd_io
7235 : 0U, // L2_loadrd_pbr
7236 : 0U, // L2_loadrd_pci
7237 : 0U, // L2_loadrd_pcr
7238 : 0U, // L2_loadrd_pi
7239 : 0U, // L2_loadrd_pr
7240 : 0U, // L2_loadrdgp
7241 : 0U, // L2_loadrh_io
7242 : 0U, // L2_loadrh_pbr
7243 : 0U, // L2_loadrh_pci
7244 : 0U, // L2_loadrh_pcr
7245 : 0U, // L2_loadrh_pi
7246 : 0U, // L2_loadrh_pr
7247 : 0U, // L2_loadrhgp
7248 : 0U, // L2_loadri_io
7249 : 0U, // L2_loadri_pbr
7250 : 0U, // L2_loadri_pci
7251 : 0U, // L2_loadri_pcr
7252 : 0U, // L2_loadri_pi
7253 : 0U, // L2_loadri_pr
7254 : 0U, // L2_loadrigp
7255 : 0U, // L2_loadrub_io
7256 : 0U, // L2_loadrub_pbr
7257 : 0U, // L2_loadrub_pci
7258 : 0U, // L2_loadrub_pcr
7259 : 0U, // L2_loadrub_pi
7260 : 0U, // L2_loadrub_pr
7261 : 0U, // L2_loadrubgp
7262 : 0U, // L2_loadruh_io
7263 : 0U, // L2_loadruh_pbr
7264 : 0U, // L2_loadruh_pci
7265 : 0U, // L2_loadruh_pcr
7266 : 0U, // L2_loadruh_pi
7267 : 0U, // L2_loadruh_pr
7268 : 0U, // L2_loadruhgp
7269 : 0U, // L2_loadw_locked
7270 : 0U, // L2_ploadrbf_io
7271 : 0U, // L2_ploadrbf_pi
7272 : 0U, // L2_ploadrbfnew_io
7273 : 0U, // L2_ploadrbfnew_pi
7274 : 0U, // L2_ploadrbt_io
7275 : 0U, // L2_ploadrbt_pi
7276 : 0U, // L2_ploadrbtnew_io
7277 : 0U, // L2_ploadrbtnew_pi
7278 : 0U, // L2_ploadrdf_io
7279 : 0U, // L2_ploadrdf_pi
7280 : 0U, // L2_ploadrdfnew_io
7281 : 0U, // L2_ploadrdfnew_pi
7282 : 0U, // L2_ploadrdt_io
7283 : 0U, // L2_ploadrdt_pi
7284 : 0U, // L2_ploadrdtnew_io
7285 : 0U, // L2_ploadrdtnew_pi
7286 : 0U, // L2_ploadrhf_io
7287 : 0U, // L2_ploadrhf_pi
7288 : 0U, // L2_ploadrhfnew_io
7289 : 0U, // L2_ploadrhfnew_pi
7290 : 0U, // L2_ploadrht_io
7291 : 0U, // L2_ploadrht_pi
7292 : 0U, // L2_ploadrhtnew_io
7293 : 0U, // L2_ploadrhtnew_pi
7294 : 0U, // L2_ploadrif_io
7295 : 0U, // L2_ploadrif_pi
7296 : 0U, // L2_ploadrifnew_io
7297 : 0U, // L2_ploadrifnew_pi
7298 : 0U, // L2_ploadrit_io
7299 : 0U, // L2_ploadrit_pi
7300 : 0U, // L2_ploadritnew_io
7301 : 0U, // L2_ploadritnew_pi
7302 : 0U, // L2_ploadrubf_io
7303 : 0U, // L2_ploadrubf_pi
7304 : 0U, // L2_ploadrubfnew_io
7305 : 0U, // L2_ploadrubfnew_pi
7306 : 0U, // L2_ploadrubt_io
7307 : 0U, // L2_ploadrubt_pi
7308 : 0U, // L2_ploadrubtnew_io
7309 : 0U, // L2_ploadrubtnew_pi
7310 : 0U, // L2_ploadruhf_io
7311 : 0U, // L2_ploadruhf_pi
7312 : 0U, // L2_ploadruhfnew_io
7313 : 0U, // L2_ploadruhfnew_pi
7314 : 0U, // L2_ploadruht_io
7315 : 0U, // L2_ploadruht_pi
7316 : 0U, // L2_ploadruhtnew_io
7317 : 0U, // L2_ploadruhtnew_pi
7318 : 0U, // L4_add_memopb_io
7319 : 0U, // L4_add_memoph_io
7320 : 0U, // L4_add_memopw_io
7321 : 0U, // L4_and_memopb_io
7322 : 0U, // L4_and_memoph_io
7323 : 0U, // L4_and_memopw_io
7324 : 0U, // L4_iadd_memopb_io
7325 : 0U, // L4_iadd_memoph_io
7326 : 0U, // L4_iadd_memopw_io
7327 : 0U, // L4_iand_memopb_io
7328 : 0U, // L4_iand_memoph_io
7329 : 0U, // L4_iand_memopw_io
7330 : 0U, // L4_ior_memopb_io
7331 : 0U, // L4_ior_memoph_io
7332 : 0U, // L4_ior_memopw_io
7333 : 0U, // L4_isub_memopb_io
7334 : 0U, // L4_isub_memoph_io
7335 : 0U, // L4_isub_memopw_io
7336 : 0U, // L4_loadalignb_ap
7337 : 0U, // L4_loadalignb_ur
7338 : 0U, // L4_loadalignh_ap
7339 : 0U, // L4_loadalignh_ur
7340 : 0U, // L4_loadbsw2_ap
7341 : 0U, // L4_loadbsw2_ur
7342 : 0U, // L4_loadbsw4_ap
7343 : 0U, // L4_loadbsw4_ur
7344 : 0U, // L4_loadbzw2_ap
7345 : 0U, // L4_loadbzw2_ur
7346 : 0U, // L4_loadbzw4_ap
7347 : 0U, // L4_loadbzw4_ur
7348 : 0U, // L4_loadd_locked
7349 : 0U, // L4_loadrb_ap
7350 : 0U, // L4_loadrb_rr
7351 : 0U, // L4_loadrb_ur
7352 : 0U, // L4_loadrd_ap
7353 : 0U, // L4_loadrd_rr
7354 : 0U, // L4_loadrd_ur
7355 : 0U, // L4_loadrh_ap
7356 : 0U, // L4_loadrh_rr
7357 : 0U, // L4_loadrh_ur
7358 : 0U, // L4_loadri_ap
7359 : 0U, // L4_loadri_rr
7360 : 0U, // L4_loadri_ur
7361 : 0U, // L4_loadrub_ap
7362 : 0U, // L4_loadrub_rr
7363 : 0U, // L4_loadrub_ur
7364 : 0U, // L4_loadruh_ap
7365 : 0U, // L4_loadruh_rr
7366 : 0U, // L4_loadruh_ur
7367 : 0U, // L4_or_memopb_io
7368 : 0U, // L4_or_memoph_io
7369 : 0U, // L4_or_memopw_io
7370 : 0U, // L4_ploadrbf_abs
7371 : 0U, // L4_ploadrbf_rr
7372 : 0U, // L4_ploadrbfnew_abs
7373 : 0U, // L4_ploadrbfnew_rr
7374 : 0U, // L4_ploadrbt_abs
7375 : 0U, // L4_ploadrbt_rr
7376 : 0U, // L4_ploadrbtnew_abs
7377 : 0U, // L4_ploadrbtnew_rr
7378 : 0U, // L4_ploadrdf_abs
7379 : 0U, // L4_ploadrdf_rr
7380 : 0U, // L4_ploadrdfnew_abs
7381 : 0U, // L4_ploadrdfnew_rr
7382 : 0U, // L4_ploadrdt_abs
7383 : 0U, // L4_ploadrdt_rr
7384 : 0U, // L4_ploadrdtnew_abs
7385 : 0U, // L4_ploadrdtnew_rr
7386 : 0U, // L4_ploadrhf_abs
7387 : 0U, // L4_ploadrhf_rr
7388 : 0U, // L4_ploadrhfnew_abs
7389 : 0U, // L4_ploadrhfnew_rr
7390 : 0U, // L4_ploadrht_abs
7391 : 0U, // L4_ploadrht_rr
7392 : 0U, // L4_ploadrhtnew_abs
7393 : 0U, // L4_ploadrhtnew_rr
7394 : 0U, // L4_ploadrif_abs
7395 : 0U, // L4_ploadrif_rr
7396 : 0U, // L4_ploadrifnew_abs
7397 : 0U, // L4_ploadrifnew_rr
7398 : 0U, // L4_ploadrit_abs
7399 : 0U, // L4_ploadrit_rr
7400 : 0U, // L4_ploadritnew_abs
7401 : 0U, // L4_ploadritnew_rr
7402 : 0U, // L4_ploadrubf_abs
7403 : 0U, // L4_ploadrubf_rr
7404 : 0U, // L4_ploadrubfnew_abs
7405 : 0U, // L4_ploadrubfnew_rr
7406 : 0U, // L4_ploadrubt_abs
7407 : 0U, // L4_ploadrubt_rr
7408 : 0U, // L4_ploadrubtnew_abs
7409 : 0U, // L4_ploadrubtnew_rr
7410 : 0U, // L4_ploadruhf_abs
7411 : 0U, // L4_ploadruhf_rr
7412 : 0U, // L4_ploadruhfnew_abs
7413 : 0U, // L4_ploadruhfnew_rr
7414 : 0U, // L4_ploadruht_abs
7415 : 0U, // L4_ploadruht_rr
7416 : 0U, // L4_ploadruhtnew_abs
7417 : 0U, // L4_ploadruhtnew_rr
7418 : 0U, // L4_return
7419 : 0U, // L4_return_f
7420 : 0U, // L4_return_fnew_pnt
7421 : 0U, // L4_return_fnew_pt
7422 : 0U, // L4_return_t
7423 : 0U, // L4_return_tnew_pnt
7424 : 0U, // L4_return_tnew_pt
7425 : 0U, // L4_sub_memopb_io
7426 : 0U, // L4_sub_memoph_io
7427 : 0U, // L4_sub_memopw_io
7428 : 0U, // LO
7429 : 0U, // M2_acci
7430 : 0U, // M2_accii
7431 : 0U, // M2_cmaci_s0
7432 : 0U, // M2_cmacr_s0
7433 : 0U, // M2_cmacs_s0
7434 : 0U, // M2_cmacs_s1
7435 : 0U, // M2_cmacsc_s0
7436 : 0U, // M2_cmacsc_s1
7437 : 0U, // M2_cmpyi_s0
7438 : 0U, // M2_cmpyr_s0
7439 : 0U, // M2_cmpyrs_s0
7440 : 0U, // M2_cmpyrs_s1
7441 : 0U, // M2_cmpyrsc_s0
7442 : 0U, // M2_cmpyrsc_s1
7443 : 0U, // M2_cmpys_s0
7444 : 0U, // M2_cmpys_s1
7445 : 0U, // M2_cmpysc_s0
7446 : 0U, // M2_cmpysc_s1
7447 : 0U, // M2_cnacs_s0
7448 : 0U, // M2_cnacs_s1
7449 : 0U, // M2_cnacsc_s0
7450 : 0U, // M2_cnacsc_s1
7451 : 0U, // M2_dpmpyss_acc_s0
7452 : 0U, // M2_dpmpyss_nac_s0
7453 : 0U, // M2_dpmpyss_rnd_s0
7454 : 0U, // M2_dpmpyss_s0
7455 : 0U, // M2_dpmpyuu_acc_s0
7456 : 0U, // M2_dpmpyuu_nac_s0
7457 : 0U, // M2_dpmpyuu_s0
7458 : 0U, // M2_hmmpyh_rs1
7459 : 0U, // M2_hmmpyh_s1
7460 : 0U, // M2_hmmpyl_rs1
7461 : 0U, // M2_hmmpyl_s1
7462 : 0U, // M2_maci
7463 : 0U, // M2_macsin
7464 : 0U, // M2_macsip
7465 : 0U, // M2_mmachs_rs0
7466 : 0U, // M2_mmachs_rs1
7467 : 0U, // M2_mmachs_s0
7468 : 0U, // M2_mmachs_s1
7469 : 0U, // M2_mmacls_rs0
7470 : 0U, // M2_mmacls_rs1
7471 : 0U, // M2_mmacls_s0
7472 : 0U, // M2_mmacls_s1
7473 : 0U, // M2_mmacuhs_rs0
7474 : 0U, // M2_mmacuhs_rs1
7475 : 0U, // M2_mmacuhs_s0
7476 : 0U, // M2_mmacuhs_s1
7477 : 0U, // M2_mmaculs_rs0
7478 : 0U, // M2_mmaculs_rs1
7479 : 0U, // M2_mmaculs_s0
7480 : 0U, // M2_mmaculs_s1
7481 : 0U, // M2_mmpyh_rs0
7482 : 0U, // M2_mmpyh_rs1
7483 : 0U, // M2_mmpyh_s0
7484 : 0U, // M2_mmpyh_s1
7485 : 0U, // M2_mmpyl_rs0
7486 : 0U, // M2_mmpyl_rs1
7487 : 0U, // M2_mmpyl_s0
7488 : 0U, // M2_mmpyl_s1
7489 : 0U, // M2_mmpyuh_rs0
7490 : 0U, // M2_mmpyuh_rs1
7491 : 0U, // M2_mmpyuh_s0
7492 : 0U, // M2_mmpyuh_s1
7493 : 0U, // M2_mmpyul_rs0
7494 : 0U, // M2_mmpyul_rs1
7495 : 0U, // M2_mmpyul_s0
7496 : 0U, // M2_mmpyul_s1
7497 : 0U, // M2_mpy_acc_hh_s0
7498 : 0U, // M2_mpy_acc_hh_s1
7499 : 0U, // M2_mpy_acc_hl_s0
7500 : 0U, // M2_mpy_acc_hl_s1
7501 : 0U, // M2_mpy_acc_lh_s0
7502 : 0U, // M2_mpy_acc_lh_s1
7503 : 0U, // M2_mpy_acc_ll_s0
7504 : 0U, // M2_mpy_acc_ll_s1
7505 : 0U, // M2_mpy_acc_sat_hh_s0
7506 : 0U, // M2_mpy_acc_sat_hh_s1
7507 : 0U, // M2_mpy_acc_sat_hl_s0
7508 : 0U, // M2_mpy_acc_sat_hl_s1
7509 : 0U, // M2_mpy_acc_sat_lh_s0
7510 : 0U, // M2_mpy_acc_sat_lh_s1
7511 : 0U, // M2_mpy_acc_sat_ll_s0
7512 : 0U, // M2_mpy_acc_sat_ll_s1
7513 : 0U, // M2_mpy_hh_s0
7514 : 0U, // M2_mpy_hh_s1
7515 : 0U, // M2_mpy_hl_s0
7516 : 0U, // M2_mpy_hl_s1
7517 : 0U, // M2_mpy_lh_s0
7518 : 0U, // M2_mpy_lh_s1
7519 : 0U, // M2_mpy_ll_s0
7520 : 0U, // M2_mpy_ll_s1
7521 : 0U, // M2_mpy_nac_hh_s0
7522 : 0U, // M2_mpy_nac_hh_s1
7523 : 0U, // M2_mpy_nac_hl_s0
7524 : 0U, // M2_mpy_nac_hl_s1
7525 : 0U, // M2_mpy_nac_lh_s0
7526 : 0U, // M2_mpy_nac_lh_s1
7527 : 0U, // M2_mpy_nac_ll_s0
7528 : 0U, // M2_mpy_nac_ll_s1
7529 : 0U, // M2_mpy_nac_sat_hh_s0
7530 : 0U, // M2_mpy_nac_sat_hh_s1
7531 : 0U, // M2_mpy_nac_sat_hl_s0
7532 : 0U, // M2_mpy_nac_sat_hl_s1
7533 : 0U, // M2_mpy_nac_sat_lh_s0
7534 : 0U, // M2_mpy_nac_sat_lh_s1
7535 : 0U, // M2_mpy_nac_sat_ll_s0
7536 : 0U, // M2_mpy_nac_sat_ll_s1
7537 : 0U, // M2_mpy_rnd_hh_s0
7538 : 0U, // M2_mpy_rnd_hh_s1
7539 : 0U, // M2_mpy_rnd_hl_s0
7540 : 0U, // M2_mpy_rnd_hl_s1
7541 : 0U, // M2_mpy_rnd_lh_s0
7542 : 0U, // M2_mpy_rnd_lh_s1
7543 : 0U, // M2_mpy_rnd_ll_s0
7544 : 0U, // M2_mpy_rnd_ll_s1
7545 : 0U, // M2_mpy_sat_hh_s0
7546 : 0U, // M2_mpy_sat_hh_s1
7547 : 0U, // M2_mpy_sat_hl_s0
7548 : 0U, // M2_mpy_sat_hl_s1
7549 : 0U, // M2_mpy_sat_lh_s0
7550 : 0U, // M2_mpy_sat_lh_s1
7551 : 0U, // M2_mpy_sat_ll_s0
7552 : 0U, // M2_mpy_sat_ll_s1
7553 : 0U, // M2_mpy_sat_rnd_hh_s0
7554 : 0U, // M2_mpy_sat_rnd_hh_s1
7555 : 0U, // M2_mpy_sat_rnd_hl_s0
7556 : 0U, // M2_mpy_sat_rnd_hl_s1
7557 : 0U, // M2_mpy_sat_rnd_lh_s0
7558 : 0U, // M2_mpy_sat_rnd_lh_s1
7559 : 0U, // M2_mpy_sat_rnd_ll_s0
7560 : 0U, // M2_mpy_sat_rnd_ll_s1
7561 : 0U, // M2_mpy_up
7562 : 0U, // M2_mpy_up_s1
7563 : 0U, // M2_mpy_up_s1_sat
7564 : 0U, // M2_mpyd_acc_hh_s0
7565 : 0U, // M2_mpyd_acc_hh_s1
7566 : 0U, // M2_mpyd_acc_hl_s0
7567 : 0U, // M2_mpyd_acc_hl_s1
7568 : 0U, // M2_mpyd_acc_lh_s0
7569 : 0U, // M2_mpyd_acc_lh_s1
7570 : 0U, // M2_mpyd_acc_ll_s0
7571 : 0U, // M2_mpyd_acc_ll_s1
7572 : 0U, // M2_mpyd_hh_s0
7573 : 0U, // M2_mpyd_hh_s1
7574 : 0U, // M2_mpyd_hl_s0
7575 : 0U, // M2_mpyd_hl_s1
7576 : 0U, // M2_mpyd_lh_s0
7577 : 0U, // M2_mpyd_lh_s1
7578 : 0U, // M2_mpyd_ll_s0
7579 : 0U, // M2_mpyd_ll_s1
7580 : 0U, // M2_mpyd_nac_hh_s0
7581 : 0U, // M2_mpyd_nac_hh_s1
7582 : 0U, // M2_mpyd_nac_hl_s0
7583 : 0U, // M2_mpyd_nac_hl_s1
7584 : 0U, // M2_mpyd_nac_lh_s0
7585 : 0U, // M2_mpyd_nac_lh_s1
7586 : 0U, // M2_mpyd_nac_ll_s0
7587 : 0U, // M2_mpyd_nac_ll_s1
7588 : 0U, // M2_mpyd_rnd_hh_s0
7589 : 0U, // M2_mpyd_rnd_hh_s1
7590 : 0U, // M2_mpyd_rnd_hl_s0
7591 : 0U, // M2_mpyd_rnd_hl_s1
7592 : 0U, // M2_mpyd_rnd_lh_s0
7593 : 0U, // M2_mpyd_rnd_lh_s1
7594 : 0U, // M2_mpyd_rnd_ll_s0
7595 : 0U, // M2_mpyd_rnd_ll_s1
7596 : 0U, // M2_mpyi
7597 : 0U, // M2_mpysin
7598 : 0U, // M2_mpysip
7599 : 0U, // M2_mpysu_up
7600 : 0U, // M2_mpyu_acc_hh_s0
7601 : 0U, // M2_mpyu_acc_hh_s1
7602 : 0U, // M2_mpyu_acc_hl_s0
7603 : 0U, // M2_mpyu_acc_hl_s1
7604 : 0U, // M2_mpyu_acc_lh_s0
7605 : 0U, // M2_mpyu_acc_lh_s1
7606 : 0U, // M2_mpyu_acc_ll_s0
7607 : 0U, // M2_mpyu_acc_ll_s1
7608 : 0U, // M2_mpyu_hh_s0
7609 : 0U, // M2_mpyu_hh_s1
7610 : 0U, // M2_mpyu_hl_s0
7611 : 0U, // M2_mpyu_hl_s1
7612 : 0U, // M2_mpyu_lh_s0
7613 : 0U, // M2_mpyu_lh_s1
7614 : 0U, // M2_mpyu_ll_s0
7615 : 0U, // M2_mpyu_ll_s1
7616 : 0U, // M2_mpyu_nac_hh_s0
7617 : 0U, // M2_mpyu_nac_hh_s1
7618 : 0U, // M2_mpyu_nac_hl_s0
7619 : 0U, // M2_mpyu_nac_hl_s1
7620 : 0U, // M2_mpyu_nac_lh_s0
7621 : 0U, // M2_mpyu_nac_lh_s1
7622 : 0U, // M2_mpyu_nac_ll_s0
7623 : 0U, // M2_mpyu_nac_ll_s1
7624 : 0U, // M2_mpyu_up
7625 : 0U, // M2_mpyud_acc_hh_s0
7626 : 0U, // M2_mpyud_acc_hh_s1
7627 : 0U, // M2_mpyud_acc_hl_s0
7628 : 0U, // M2_mpyud_acc_hl_s1
7629 : 0U, // M2_mpyud_acc_lh_s0
7630 : 0U, // M2_mpyud_acc_lh_s1
7631 : 0U, // M2_mpyud_acc_ll_s0
7632 : 0U, // M2_mpyud_acc_ll_s1
7633 : 0U, // M2_mpyud_hh_s0
7634 : 0U, // M2_mpyud_hh_s1
7635 : 0U, // M2_mpyud_hl_s0
7636 : 0U, // M2_mpyud_hl_s1
7637 : 0U, // M2_mpyud_lh_s0
7638 : 0U, // M2_mpyud_lh_s1
7639 : 0U, // M2_mpyud_ll_s0
7640 : 0U, // M2_mpyud_ll_s1
7641 : 0U, // M2_mpyud_nac_hh_s0
7642 : 0U, // M2_mpyud_nac_hh_s1
7643 : 0U, // M2_mpyud_nac_hl_s0
7644 : 0U, // M2_mpyud_nac_hl_s1
7645 : 0U, // M2_mpyud_nac_lh_s0
7646 : 0U, // M2_mpyud_nac_lh_s1
7647 : 0U, // M2_mpyud_nac_ll_s0
7648 : 0U, // M2_mpyud_nac_ll_s1
7649 : 0U, // M2_nacci
7650 : 0U, // M2_naccii
7651 : 0U, // M2_subacc
7652 : 0U, // M2_vabsdiffh
7653 : 0U, // M2_vabsdiffw
7654 : 0U, // M2_vcmac_s0_sat_i
7655 : 0U, // M2_vcmac_s0_sat_r
7656 : 0U, // M2_vcmpy_s0_sat_i
7657 : 0U, // M2_vcmpy_s0_sat_r
7658 : 0U, // M2_vcmpy_s1_sat_i
7659 : 0U, // M2_vcmpy_s1_sat_r
7660 : 0U, // M2_vdmacs_s0
7661 : 0U, // M2_vdmacs_s1
7662 : 0U, // M2_vdmpyrs_s0
7663 : 0U, // M2_vdmpyrs_s1
7664 : 0U, // M2_vdmpys_s0
7665 : 0U, // M2_vdmpys_s1
7666 : 0U, // M2_vmac2
7667 : 0U, // M2_vmac2es
7668 : 0U, // M2_vmac2es_s0
7669 : 0U, // M2_vmac2es_s1
7670 : 0U, // M2_vmac2s_s0
7671 : 0U, // M2_vmac2s_s1
7672 : 0U, // M2_vmac2su_s0
7673 : 0U, // M2_vmac2su_s1
7674 : 0U, // M2_vmpy2es_s0
7675 : 0U, // M2_vmpy2es_s1
7676 : 0U, // M2_vmpy2s_s0
7677 : 0U, // M2_vmpy2s_s0pack
7678 : 0U, // M2_vmpy2s_s1
7679 : 0U, // M2_vmpy2s_s1pack
7680 : 0U, // M2_vmpy2su_s0
7681 : 0U, // M2_vmpy2su_s1
7682 : 0U, // M2_vraddh
7683 : 0U, // M2_vradduh
7684 : 0U, // M2_vrcmaci_s0
7685 : 0U, // M2_vrcmaci_s0c
7686 : 0U, // M2_vrcmacr_s0
7687 : 0U, // M2_vrcmacr_s0c
7688 : 0U, // M2_vrcmpyi_s0
7689 : 0U, // M2_vrcmpyi_s0c
7690 : 0U, // M2_vrcmpyr_s0
7691 : 0U, // M2_vrcmpyr_s0c
7692 : 0U, // M2_vrcmpys_acc_s1_h
7693 : 0U, // M2_vrcmpys_acc_s1_l
7694 : 0U, // M2_vrcmpys_s1_h
7695 : 0U, // M2_vrcmpys_s1_l
7696 : 0U, // M2_vrcmpys_s1rp_h
7697 : 0U, // M2_vrcmpys_s1rp_l
7698 : 0U, // M2_vrmac_s0
7699 : 0U, // M2_vrmpy_s0
7700 : 0U, // M2_xor_xacc
7701 : 0U, // M4_and_and
7702 : 0U, // M4_and_andn
7703 : 0U, // M4_and_or
7704 : 0U, // M4_and_xor
7705 : 0U, // M4_cmpyi_wh
7706 : 0U, // M4_cmpyi_whc
7707 : 0U, // M4_cmpyr_wh
7708 : 0U, // M4_cmpyr_whc
7709 : 0U, // M4_mac_up_s1_sat
7710 : 0U, // M4_mpyri_addi
7711 : 12U, // M4_mpyri_addr
7712 : 0U, // M4_mpyri_addr_u2
7713 : 0U, // M4_mpyrr_addi
7714 : 0U, // M4_mpyrr_addr
7715 : 0U, // M4_nac_up_s1_sat
7716 : 0U, // M4_or_and
7717 : 0U, // M4_or_andn
7718 : 0U, // M4_or_or
7719 : 0U, // M4_or_xor
7720 : 0U, // M4_pmpyw
7721 : 0U, // M4_pmpyw_acc
7722 : 0U, // M4_vpmpyh
7723 : 0U, // M4_vpmpyh_acc
7724 : 0U, // M4_vrmpyeh_acc_s0
7725 : 0U, // M4_vrmpyeh_acc_s1
7726 : 0U, // M4_vrmpyeh_s0
7727 : 0U, // M4_vrmpyeh_s1
7728 : 0U, // M4_vrmpyoh_acc_s0
7729 : 0U, // M4_vrmpyoh_acc_s1
7730 : 0U, // M4_vrmpyoh_s0
7731 : 0U, // M4_vrmpyoh_s1
7732 : 0U, // M4_xor_and
7733 : 0U, // M4_xor_andn
7734 : 0U, // M4_xor_or
7735 : 0U, // M4_xor_xacc
7736 : 0U, // M5_vdmacbsu
7737 : 0U, // M5_vdmpybsu
7738 : 0U, // M5_vmacbsu
7739 : 0U, // M5_vmacbuu
7740 : 0U, // M5_vmpybsu
7741 : 0U, // M5_vmpybuu
7742 : 0U, // M5_vrmacbsu
7743 : 0U, // M5_vrmacbuu
7744 : 0U, // M5_vrmpybsu
7745 : 0U, // M5_vrmpybuu
7746 : 0U, // M6_vabsdiffb
7747 : 0U, // M6_vabsdiffub
7748 : 0U, // PS_call_stk
7749 : 0U, // PS_callr_nr
7750 : 0U, // PS_jmpret
7751 : 0U, // PS_jmpretf
7752 : 0U, // PS_jmpretfnew
7753 : 0U, // PS_jmpretfnewpt
7754 : 0U, // PS_jmprett
7755 : 0U, // PS_jmprettnew
7756 : 0U, // PS_jmprettnewpt
7757 : 0U, // PS_loadrbabs
7758 : 0U, // PS_loadrdabs
7759 : 0U, // PS_loadrhabs
7760 : 0U, // PS_loadriabs
7761 : 0U, // PS_loadrubabs
7762 : 0U, // PS_loadruhabs
7763 : 0U, // PS_storerbabs
7764 : 0U, // PS_storerbnewabs
7765 : 0U, // PS_storerdabs
7766 : 0U, // PS_storerfabs
7767 : 0U, // PS_storerhabs
7768 : 0U, // PS_storerhnewabs
7769 : 0U, // PS_storeriabs
7770 : 0U, // PS_storerinewabs
7771 : 0U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4
7772 : 0U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4_EXT
7773 : 0U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4_EXT_PIC
7774 : 0U, // RESTORE_DEALLOC_BEFORE_TAILCALL_V4_PIC
7775 : 0U, // RESTORE_DEALLOC_RET_JMP_V4
7776 : 0U, // RESTORE_DEALLOC_RET_JMP_V4_EXT
7777 : 0U, // RESTORE_DEALLOC_RET_JMP_V4_EXT_PIC
7778 : 0U, // RESTORE_DEALLOC_RET_JMP_V4_PIC
7779 : 0U, // S2_addasl_rrri
7780 : 0U, // S2_allocframe
7781 : 0U, // S2_asl_i_p
7782 : 0U, // S2_asl_i_p_acc
7783 : 0U, // S2_asl_i_p_and
7784 : 0U, // S2_asl_i_p_nac
7785 : 0U, // S2_asl_i_p_or
7786 : 0U, // S2_asl_i_p_xacc
7787 : 0U, // S2_asl_i_r
7788 : 0U, // S2_asl_i_r_acc
7789 : 0U, // S2_asl_i_r_and
7790 : 0U, // S2_asl_i_r_nac
7791 : 0U, // S2_asl_i_r_or
7792 : 0U, // S2_asl_i_r_sat
7793 : 0U, // S2_asl_i_r_xacc
7794 : 0U, // S2_asl_i_vh
7795 : 0U, // S2_asl_i_vw
7796 : 0U, // S2_asl_r_p
7797 : 0U, // S2_asl_r_p_acc
7798 : 0U, // S2_asl_r_p_and
7799 : 0U, // S2_asl_r_p_nac
7800 : 0U, // S2_asl_r_p_or
7801 : 0U, // S2_asl_r_p_xor
7802 : 0U, // S2_asl_r_r
7803 : 0U, // S2_asl_r_r_acc
7804 : 0U, // S2_asl_r_r_and
7805 : 0U, // S2_asl_r_r_nac
7806 : 0U, // S2_asl_r_r_or
7807 : 0U, // S2_asl_r_r_sat
7808 : 0U, // S2_asl_r_vh
7809 : 0U, // S2_asl_r_vw
7810 : 0U, // S2_asr_i_p
7811 : 0U, // S2_asr_i_p_acc
7812 : 0U, // S2_asr_i_p_and
7813 : 0U, // S2_asr_i_p_nac
7814 : 0U, // S2_asr_i_p_or
7815 : 0U, // S2_asr_i_p_rnd
7816 : 0U, // S2_asr_i_r
7817 : 0U, // S2_asr_i_r_acc
7818 : 0U, // S2_asr_i_r_and
7819 : 0U, // S2_asr_i_r_nac
7820 : 0U, // S2_asr_i_r_or
7821 : 0U, // S2_asr_i_r_rnd
7822 : 0U, // S2_asr_i_svw_trun
7823 : 0U, // S2_asr_i_vh
7824 : 0U, // S2_asr_i_vw
7825 : 0U, // S2_asr_r_p
7826 : 0U, // S2_asr_r_p_acc
7827 : 0U, // S2_asr_r_p_and
7828 : 0U, // S2_asr_r_p_nac
7829 : 0U, // S2_asr_r_p_or
7830 : 0U, // S2_asr_r_p_xor
7831 : 0U, // S2_asr_r_r
7832 : 0U, // S2_asr_r_r_acc
7833 : 0U, // S2_asr_r_r_and
7834 : 0U, // S2_asr_r_r_nac
7835 : 0U, // S2_asr_r_r_or
7836 : 0U, // S2_asr_r_r_sat
7837 : 0U, // S2_asr_r_svw_trun
7838 : 0U, // S2_asr_r_vh
7839 : 0U, // S2_asr_r_vw
7840 : 0U, // S2_brev
7841 : 0U, // S2_brevp
7842 : 0U, // S2_cabacdecbin
7843 : 0U, // S2_cl0
7844 : 0U, // S2_cl0p
7845 : 0U, // S2_cl1
7846 : 0U, // S2_cl1p
7847 : 0U, // S2_clb
7848 : 0U, // S2_clbnorm
7849 : 0U, // S2_clbp
7850 : 0U, // S2_clrbit_i
7851 : 0U, // S2_clrbit_r
7852 : 0U, // S2_ct0
7853 : 0U, // S2_ct0p
7854 : 0U, // S2_ct1
7855 : 0U, // S2_ct1p
7856 : 0U, // S2_deinterleave
7857 : 8U, // S2_extractu
7858 : 0U, // S2_extractu_rp
7859 : 8U, // S2_extractup
7860 : 0U, // S2_extractup_rp
7861 : 0U, // S2_insert
7862 : 0U, // S2_insert_rp
7863 : 0U, // S2_insertp
7864 : 0U, // S2_insertp_rp
7865 : 0U, // S2_interleave
7866 : 0U, // S2_lfsp
7867 : 0U, // S2_lsl_r_p
7868 : 0U, // S2_lsl_r_p_acc
7869 : 0U, // S2_lsl_r_p_and
7870 : 0U, // S2_lsl_r_p_nac
7871 : 0U, // S2_lsl_r_p_or
7872 : 0U, // S2_lsl_r_p_xor
7873 : 0U, // S2_lsl_r_r
7874 : 0U, // S2_lsl_r_r_acc
7875 : 0U, // S2_lsl_r_r_and
7876 : 0U, // S2_lsl_r_r_nac
7877 : 0U, // S2_lsl_r_r_or
7878 : 0U, // S2_lsl_r_vh
7879 : 0U, // S2_lsl_r_vw
7880 : 0U, // S2_lsr_i_p
7881 : 0U, // S2_lsr_i_p_acc
7882 : 0U, // S2_lsr_i_p_and
7883 : 0U, // S2_lsr_i_p_nac
7884 : 0U, // S2_lsr_i_p_or
7885 : 0U, // S2_lsr_i_p_xacc
7886 : 0U, // S2_lsr_i_r
7887 : 0U, // S2_lsr_i_r_acc
7888 : 0U, // S2_lsr_i_r_and
7889 : 0U, // S2_lsr_i_r_nac
7890 : 0U, // S2_lsr_i_r_or
7891 : 0U, // S2_lsr_i_r_xacc
7892 : 0U, // S2_lsr_i_vh
7893 : 0U, // S2_lsr_i_vw
7894 : 0U, // S2_lsr_r_p
7895 : 0U, // S2_lsr_r_p_acc
7896 : 0U, // S2_lsr_r_p_and
7897 : 0U, // S2_lsr_r_p_nac
7898 : 0U, // S2_lsr_r_p_or
7899 : 0U, // S2_lsr_r_p_xor
7900 : 0U, // S2_lsr_r_r
7901 : 0U, // S2_lsr_r_r_acc
7902 : 0U, // S2_lsr_r_r_and
7903 : 0U, // S2_lsr_r_r_nac
7904 : 0U, // S2_lsr_r_r_or
7905 : 0U, // S2_lsr_r_vh
7906 : 0U, // S2_lsr_r_vw
7907 : 0U, // S2_packhl
7908 : 0U, // S2_parityp
7909 : 16U, // S2_pstorerbf_io
7910 : 20U, // S2_pstorerbf_pi
7911 : 20U, // S2_pstorerbfnew_pi
7912 : 48U, // S2_pstorerbnewf_io
7913 : 52U, // S2_pstorerbnewf_pi
7914 : 52U, // S2_pstorerbnewfnew_pi
7915 : 48U, // S2_pstorerbnewt_io
7916 : 52U, // S2_pstorerbnewt_pi
7917 : 52U, // S2_pstorerbnewtnew_pi
7918 : 16U, // S2_pstorerbt_io
7919 : 20U, // S2_pstorerbt_pi
7920 : 20U, // S2_pstorerbtnew_pi
7921 : 16U, // S2_pstorerdf_io
7922 : 20U, // S2_pstorerdf_pi
7923 : 20U, // S2_pstorerdfnew_pi
7924 : 16U, // S2_pstorerdt_io
7925 : 20U, // S2_pstorerdt_pi
7926 : 20U, // S2_pstorerdtnew_pi
7927 : 80U, // S2_pstorerff_io
7928 : 84U, // S2_pstorerff_pi
7929 : 84U, // S2_pstorerffnew_pi
7930 : 80U, // S2_pstorerft_io
7931 : 84U, // S2_pstorerft_pi
7932 : 84U, // S2_pstorerftnew_pi
7933 : 16U, // S2_pstorerhf_io
7934 : 20U, // S2_pstorerhf_pi
7935 : 20U, // S2_pstorerhfnew_pi
7936 : 48U, // S2_pstorerhnewf_io
7937 : 52U, // S2_pstorerhnewf_pi
7938 : 52U, // S2_pstorerhnewfnew_pi
7939 : 48U, // S2_pstorerhnewt_io
7940 : 52U, // S2_pstorerhnewt_pi
7941 : 52U, // S2_pstorerhnewtnew_pi
7942 : 16U, // S2_pstorerht_io
7943 : 20U, // S2_pstorerht_pi
7944 : 20U, // S2_pstorerhtnew_pi
7945 : 16U, // S2_pstorerif_io
7946 : 20U, // S2_pstorerif_pi
7947 : 20U, // S2_pstorerifnew_pi
7948 : 48U, // S2_pstorerinewf_io
7949 : 52U, // S2_pstorerinewf_pi
7950 : 52U, // S2_pstorerinewfnew_pi
7951 : 48U, // S2_pstorerinewt_io
7952 : 52U, // S2_pstorerinewt_pi
7953 : 52U, // S2_pstorerinewtnew_pi
7954 : 16U, // S2_pstorerit_io
7955 : 20U, // S2_pstorerit_pi
7956 : 20U, // S2_pstoreritnew_pi
7957 : 0U, // S2_setbit_i
7958 : 0U, // S2_setbit_r
7959 : 0U, // S2_shuffeb
7960 : 0U, // S2_shuffeh
7961 : 0U, // S2_shuffob
7962 : 0U, // S2_shuffoh
7963 : 0U, // S2_storerb_io
7964 : 0U, // S2_storerb_pbr
7965 : 0U, // S2_storerb_pci
7966 : 0U, // S2_storerb_pcr
7967 : 0U, // S2_storerb_pi
7968 : 0U, // S2_storerb_pr
7969 : 0U, // S2_storerbgp
7970 : 0U, // S2_storerbnew_io
7971 : 0U, // S2_storerbnew_pbr
7972 : 0U, // S2_storerbnew_pci
7973 : 0U, // S2_storerbnew_pcr
7974 : 0U, // S2_storerbnew_pi
7975 : 0U, // S2_storerbnew_pr
7976 : 0U, // S2_storerbnewgp
7977 : 0U, // S2_storerd_io
7978 : 0U, // S2_storerd_pbr
7979 : 0U, // S2_storerd_pci
7980 : 0U, // S2_storerd_pcr
7981 : 0U, // S2_storerd_pi
7982 : 0U, // S2_storerd_pr
7983 : 0U, // S2_storerdgp
7984 : 0U, // S2_storerf_io
7985 : 0U, // S2_storerf_pbr
7986 : 0U, // S2_storerf_pci
7987 : 0U, // S2_storerf_pcr
7988 : 0U, // S2_storerf_pi
7989 : 0U, // S2_storerf_pr
7990 : 0U, // S2_storerfgp
7991 : 0U, // S2_storerh_io
7992 : 0U, // S2_storerh_pbr
7993 : 0U, // S2_storerh_pci
7994 : 0U, // S2_storerh_pcr
7995 : 0U, // S2_storerh_pi
7996 : 0U, // S2_storerh_pr
7997 : 0U, // S2_storerhgp
7998 : 0U, // S2_storerhnew_io
7999 : 0U, // S2_storerhnew_pbr
8000 : 0U, // S2_storerhnew_pci
8001 : 0U, // S2_storerhnew_pcr
8002 : 0U, // S2_storerhnew_pi
8003 : 0U, // S2_storerhnew_pr
8004 : 0U, // S2_storerhnewgp
8005 : 0U, // S2_storeri_io
8006 : 0U, // S2_storeri_pbr
8007 : 0U, // S2_storeri_pci
8008 : 0U, // S2_storeri_pcr
8009 : 0U, // S2_storeri_pi
8010 : 0U, // S2_storeri_pr
8011 : 0U, // S2_storerigp
8012 : 0U, // S2_storerinew_io
8013 : 0U, // S2_storerinew_pbr
8014 : 0U, // S2_storerinew_pci
8015 : 0U, // S2_storerinew_pcr
8016 : 0U, // S2_storerinew_pi
8017 : 0U, // S2_storerinew_pr
8018 : 0U, // S2_storerinewgp
8019 : 0U, // S2_storew_locked
8020 : 0U, // S2_svsathb
8021 : 0U, // S2_svsathub
8022 : 0U, // S2_tableidxb
8023 : 0U, // S2_tableidxd
8024 : 0U, // S2_tableidxh
8025 : 0U, // S2_tableidxw
8026 : 0U, // S2_togglebit_i
8027 : 0U, // S2_togglebit_r
8028 : 0U, // S2_tstbit_i
8029 : 0U, // S2_tstbit_r
8030 : 0U, // S2_valignib
8031 : 0U, // S2_valignrb
8032 : 0U, // S2_vcnegh
8033 : 0U, // S2_vcrotate
8034 : 0U, // S2_vrcnegh
8035 : 0U, // S2_vrndpackwh
8036 : 0U, // S2_vrndpackwhs
8037 : 0U, // S2_vsathb
8038 : 0U, // S2_vsathb_nopack
8039 : 0U, // S2_vsathub
8040 : 0U, // S2_vsathub_nopack
8041 : 0U, // S2_vsatwh
8042 : 0U, // S2_vsatwh_nopack
8043 : 0U, // S2_vsatwuh
8044 : 0U, // S2_vsatwuh_nopack
8045 : 0U, // S2_vsplatrb
8046 : 0U, // S2_vsplatrh
8047 : 0U, // S2_vspliceib
8048 : 0U, // S2_vsplicerb
8049 : 0U, // S2_vsxtbh
8050 : 0U, // S2_vsxthw
8051 : 0U, // S2_vtrunehb
8052 : 0U, // S2_vtrunewh
8053 : 0U, // S2_vtrunohb
8054 : 0U, // S2_vtrunowh
8055 : 0U, // S2_vzxtbh
8056 : 0U, // S2_vzxthw
8057 : 0U, // S4_addaddi
8058 : 0U, // S4_addi_asl_ri
8059 : 0U, // S4_addi_lsr_ri
8060 : 0U, // S4_andi_asl_ri
8061 : 0U, // S4_andi_lsr_ri
8062 : 0U, // S4_clbaddi
8063 : 0U, // S4_clbpaddi
8064 : 0U, // S4_clbpnorm
8065 : 8U, // S4_extract
8066 : 0U, // S4_extract_rp
8067 : 8U, // S4_extractp
8068 : 0U, // S4_extractp_rp
8069 : 0U, // S4_lsli
8070 : 0U, // S4_ntstbit_i
8071 : 0U, // S4_ntstbit_r
8072 : 0U, // S4_or_andi
8073 : 0U, // S4_or_andix
8074 : 0U, // S4_or_ori
8075 : 0U, // S4_ori_asl_ri
8076 : 0U, // S4_ori_lsr_ri
8077 : 0U, // S4_parity
8078 : 0U, // S4_pstorerbf_abs
8079 : 0U, // S4_pstorerbf_rr
8080 : 0U, // S4_pstorerbfnew_abs
8081 : 16U, // S4_pstorerbfnew_io
8082 : 0U, // S4_pstorerbfnew_rr
8083 : 0U, // S4_pstorerbnewf_abs
8084 : 0U, // S4_pstorerbnewf_rr
8085 : 0U, // S4_pstorerbnewfnew_abs
8086 : 48U, // S4_pstorerbnewfnew_io
8087 : 0U, // S4_pstorerbnewfnew_rr
8088 : 0U, // S4_pstorerbnewt_abs
8089 : 0U, // S4_pstorerbnewt_rr
8090 : 0U, // S4_pstorerbnewtnew_abs
8091 : 48U, // S4_pstorerbnewtnew_io
8092 : 0U, // S4_pstorerbnewtnew_rr
8093 : 0U, // S4_pstorerbt_abs
8094 : 0U, // S4_pstorerbt_rr
8095 : 0U, // S4_pstorerbtnew_abs
8096 : 16U, // S4_pstorerbtnew_io
8097 : 0U, // S4_pstorerbtnew_rr
8098 : 0U, // S4_pstorerdf_abs
8099 : 0U, // S4_pstorerdf_rr
8100 : 0U, // S4_pstorerdfnew_abs
8101 : 16U, // S4_pstorerdfnew_io
8102 : 0U, // S4_pstorerdfnew_rr
8103 : 0U, // S4_pstorerdt_abs
8104 : 0U, // S4_pstorerdt_rr
8105 : 0U, // S4_pstorerdtnew_abs
8106 : 16U, // S4_pstorerdtnew_io
8107 : 0U, // S4_pstorerdtnew_rr
8108 : 0U, // S4_pstorerff_abs
8109 : 0U, // S4_pstorerff_rr
8110 : 0U, // S4_pstorerffnew_abs
8111 : 80U, // S4_pstorerffnew_io
8112 : 0U, // S4_pstorerffnew_rr
8113 : 0U, // S4_pstorerft_abs
8114 : 0U, // S4_pstorerft_rr
8115 : 0U, // S4_pstorerftnew_abs
8116 : 80U, // S4_pstorerftnew_io
8117 : 0U, // S4_pstorerftnew_rr
8118 : 0U, // S4_pstorerhf_abs
8119 : 0U, // S4_pstorerhf_rr
8120 : 0U, // S4_pstorerhfnew_abs
8121 : 16U, // S4_pstorerhfnew_io
8122 : 0U, // S4_pstorerhfnew_rr
8123 : 0U, // S4_pstorerhnewf_abs
8124 : 0U, // S4_pstorerhnewf_rr
8125 : 0U, // S4_pstorerhnewfnew_abs
8126 : 48U, // S4_pstorerhnewfnew_io
8127 : 0U, // S4_pstorerhnewfnew_rr
8128 : 0U, // S4_pstorerhnewt_abs
8129 : 0U, // S4_pstorerhnewt_rr
8130 : 0U, // S4_pstorerhnewtnew_abs
8131 : 48U, // S4_pstorerhnewtnew_io
8132 : 0U, // S4_pstorerhnewtnew_rr
8133 : 0U, // S4_pstorerht_abs
8134 : 0U, // S4_pstorerht_rr
8135 : 0U, // S4_pstorerhtnew_abs
8136 : 16U, // S4_pstorerhtnew_io
8137 : 0U, // S4_pstorerhtnew_rr
8138 : 0U, // S4_pstorerif_abs
8139 : 0U, // S4_pstorerif_rr
8140 : 0U, // S4_pstorerifnew_abs
8141 : 16U, // S4_pstorerifnew_io
8142 : 0U, // S4_pstorerifnew_rr
8143 : 0U, // S4_pstorerinewf_abs
8144 : 0U, // S4_pstorerinewf_rr
8145 : 0U, // S4_pstorerinewfnew_abs
8146 : 48U, // S4_pstorerinewfnew_io
8147 : 0U, // S4_pstorerinewfnew_rr
8148 : 0U, // S4_pstorerinewt_abs
8149 : 0U, // S4_pstorerinewt_rr
8150 : 0U, // S4_pstorerinewtnew_abs
8151 : 48U, // S4_pstorerinewtnew_io
8152 : 0U, // S4_pstorerinewtnew_rr
8153 : 0U, // S4_pstorerit_abs
8154 : 0U, // S4_pstorerit_rr
8155 : 0U, // S4_pstoreritnew_abs
8156 : 16U, // S4_pstoreritnew_io
8157 : 0U, // S4_pstoreritnew_rr
8158 : 0U, // S4_stored_locked
8159 : 0U, // S4_storeirb_io
8160 : 1U, // S4_storeirbf_io
8161 : 1U, // S4_storeirbfnew_io
8162 : 1U, // S4_storeirbt_io
8163 : 1U, // S4_storeirbtnew_io
8164 : 0U, // S4_storeirh_io
8165 : 1U, // S4_storeirhf_io
8166 : 1U, // S4_storeirhfnew_io
8167 : 1U, // S4_storeirht_io
8168 : 1U, // S4_storeirhtnew_io
8169 : 0U, // S4_storeiri_io
8170 : 1U, // S4_storeirif_io
8171 : 1U, // S4_storeirifnew_io
8172 : 1U, // S4_storeirit_io
8173 : 1U, // S4_storeiritnew_io
8174 : 0U, // S4_storerb_ap
8175 : 0U, // S4_storerb_rr
8176 : 0U, // S4_storerb_ur
8177 : 0U, // S4_storerbnew_ap
8178 : 0U, // S4_storerbnew_rr
8179 : 0U, // S4_storerbnew_ur
8180 : 0U, // S4_storerd_ap
8181 : 0U, // S4_storerd_rr
8182 : 0U, // S4_storerd_ur
8183 : 0U, // S4_storerf_ap
8184 : 0U, // S4_storerf_rr
8185 : 0U, // S4_storerf_ur
8186 : 0U, // S4_storerh_ap
8187 : 0U, // S4_storerh_rr
8188 : 0U, // S4_storerh_ur
8189 : 0U, // S4_storerhnew_ap
8190 : 0U, // S4_storerhnew_rr
8191 : 0U, // S4_storerhnew_ur
8192 : 0U, // S4_storeri_ap
8193 : 0U, // S4_storeri_rr
8194 : 0U, // S4_storeri_ur
8195 : 0U, // S4_storerinew_ap
8196 : 0U, // S4_storerinew_rr
8197 : 0U, // S4_storerinew_ur
8198 : 0U, // S4_subaddi
8199 : 0U, // S4_subi_asl_ri
8200 : 0U, // S4_subi_lsr_ri
8201 : 0U, // S4_vrcrotate
8202 : 0U, // S4_vrcrotate_acc
8203 : 0U, // S4_vxaddsubh
8204 : 0U, // S4_vxaddsubhr
8205 : 0U, // S4_vxaddsubw
8206 : 0U, // S4_vxsubaddh
8207 : 0U, // S4_vxsubaddhr
8208 : 0U, // S4_vxsubaddw
8209 : 0U, // S5_asrhub_rnd_sat
8210 : 0U, // S5_asrhub_sat
8211 : 0U, // S5_popcountp
8212 : 0U, // S5_vasrhrnd
8213 : 0U, // S6_rol_i_p
8214 : 0U, // S6_rol_i_p_acc
8215 : 0U, // S6_rol_i_p_and
8216 : 0U, // S6_rol_i_p_nac
8217 : 0U, // S6_rol_i_p_or
8218 : 0U, // S6_rol_i_p_xacc
8219 : 0U, // S6_rol_i_r
8220 : 0U, // S6_rol_i_r_acc
8221 : 0U, // S6_rol_i_r_and
8222 : 0U, // S6_rol_i_r_nac
8223 : 0U, // S6_rol_i_r_or
8224 : 0U, // S6_rol_i_r_xacc
8225 : 0U, // S6_vsplatrbp
8226 : 0U, // S6_vtrunehb_ppp
8227 : 0U, // S6_vtrunohb_ppp
8228 : 0U, // SA1_addi
8229 : 0U, // SA1_addrx
8230 : 0U, // SA1_addsp
8231 : 0U, // SA1_and1
8232 : 0U, // SA1_clrf
8233 : 0U, // SA1_clrfnew
8234 : 0U, // SA1_clrt
8235 : 0U, // SA1_clrtnew
8236 : 0U, // SA1_cmpeqi
8237 : 0U, // SA1_combine0i
8238 : 0U, // SA1_combine1i
8239 : 0U, // SA1_combine2i
8240 : 0U, // SA1_combine3i
8241 : 0U, // SA1_combinerz
8242 : 0U, // SA1_combinezr
8243 : 0U, // SA1_dec
8244 : 0U, // SA1_inc
8245 : 0U, // SA1_seti
8246 : 0U, // SA1_setin1
8247 : 0U, // SA1_sxtb
8248 : 0U, // SA1_sxth
8249 : 0U, // SA1_tfr
8250 : 0U, // SA1_zxtb
8251 : 0U, // SA1_zxth
8252 : 0U, // SAVE_REGISTERS_CALL_V4
8253 : 0U, // SAVE_REGISTERS_CALL_V4STK
8254 : 0U, // SAVE_REGISTERS_CALL_V4STK_EXT
8255 : 0U, // SAVE_REGISTERS_CALL_V4STK_EXT_PIC
8256 : 0U, // SAVE_REGISTERS_CALL_V4STK_PIC
8257 : 0U, // SAVE_REGISTERS_CALL_V4_EXT
8258 : 0U, // SAVE_REGISTERS_CALL_V4_EXT_PIC
8259 : 0U, // SAVE_REGISTERS_CALL_V4_PIC
8260 : 0U, // SL1_loadri_io
8261 : 0U, // SL1_loadrub_io
8262 : 0U, // SL2_deallocframe
8263 : 0U, // SL2_jumpr31
8264 : 0U, // SL2_jumpr31_f
8265 : 0U, // SL2_jumpr31_fnew
8266 : 0U, // SL2_jumpr31_t
8267 : 0U, // SL2_jumpr31_tnew
8268 : 0U, // SL2_loadrb_io
8269 : 0U, // SL2_loadrd_sp
8270 : 0U, // SL2_loadrh_io
8271 : 0U, // SL2_loadri_sp
8272 : 0U, // SL2_loadruh_io
8273 : 0U, // SL2_return
8274 : 0U, // SL2_return_f
8275 : 0U, // SL2_return_fnew
8276 : 0U, // SL2_return_t
8277 : 0U, // SL2_return_tnew
8278 : 0U, // SS1_storeb_io
8279 : 0U, // SS1_storew_io
8280 : 0U, // SS2_allocframe
8281 : 0U, // SS2_storebi0
8282 : 0U, // SS2_storebi1
8283 : 0U, // SS2_stored_sp
8284 : 0U, // SS2_storeh_io
8285 : 0U, // SS2_storew_sp
8286 : 0U, // SS2_storewi0
8287 : 0U, // SS2_storewi1
8288 : 0U, // TFRI64_V2_ext
8289 : 0U, // TFRI64_V4
8290 : 0U, // V6_extractw
8291 : 0U, // V6_lvsplatb
8292 : 0U, // V6_lvsplath
8293 : 0U, // V6_lvsplatw
8294 : 0U, // V6_pred_and
8295 : 0U, // V6_pred_and_n
8296 : 0U, // V6_pred_not
8297 : 0U, // V6_pred_or
8298 : 0U, // V6_pred_or_n
8299 : 0U, // V6_pred_scalar2
8300 : 0U, // V6_pred_scalar2v2
8301 : 0U, // V6_pred_xor
8302 : 0U, // V6_shuffeqh
8303 : 0U, // V6_shuffeqw
8304 : 0U, // V6_vL32Ub_ai
8305 : 0U, // V6_vL32Ub_pi
8306 : 0U, // V6_vL32Ub_ppu
8307 : 0U, // V6_vL32b_ai
8308 : 0U, // V6_vL32b_cur_ai
8309 : 0U, // V6_vL32b_cur_npred_ai
8310 : 0U, // V6_vL32b_cur_npred_pi
8311 : 0U, // V6_vL32b_cur_npred_ppu
8312 : 0U, // V6_vL32b_cur_pi
8313 : 0U, // V6_vL32b_cur_ppu
8314 : 0U, // V6_vL32b_cur_pred_ai
8315 : 0U, // V6_vL32b_cur_pred_pi
8316 : 0U, // V6_vL32b_cur_pred_ppu
8317 : 0U, // V6_vL32b_npred_ai
8318 : 0U, // V6_vL32b_npred_pi
8319 : 0U, // V6_vL32b_npred_ppu
8320 : 0U, // V6_vL32b_nt_ai
8321 : 0U, // V6_vL32b_nt_cur_ai
8322 : 1U, // V6_vL32b_nt_cur_npred_ai
8323 : 1U, // V6_vL32b_nt_cur_npred_pi
8324 : 1U, // V6_vL32b_nt_cur_npred_ppu
8325 : 0U, // V6_vL32b_nt_cur_pi
8326 : 0U, // V6_vL32b_nt_cur_ppu
8327 : 1U, // V6_vL32b_nt_cur_pred_ai
8328 : 1U, // V6_vL32b_nt_cur_pred_pi
8329 : 1U, // V6_vL32b_nt_cur_pred_ppu
8330 : 1U, // V6_vL32b_nt_npred_ai
8331 : 1U, // V6_vL32b_nt_npred_pi
8332 : 1U, // V6_vL32b_nt_npred_ppu
8333 : 0U, // V6_vL32b_nt_pi
8334 : 0U, // V6_vL32b_nt_ppu
8335 : 1U, // V6_vL32b_nt_pred_ai
8336 : 1U, // V6_vL32b_nt_pred_pi
8337 : 1U, // V6_vL32b_nt_pred_ppu
8338 : 0U, // V6_vL32b_nt_tmp_ai
8339 : 1U, // V6_vL32b_nt_tmp_npred_ai
8340 : 1U, // V6_vL32b_nt_tmp_npred_pi
8341 : 1U, // V6_vL32b_nt_tmp_npred_ppu
8342 : 0U, // V6_vL32b_nt_tmp_pi
8343 : 0U, // V6_vL32b_nt_tmp_ppu
8344 : 1U, // V6_vL32b_nt_tmp_pred_ai
8345 : 1U, // V6_vL32b_nt_tmp_pred_pi
8346 : 1U, // V6_vL32b_nt_tmp_pred_ppu
8347 : 0U, // V6_vL32b_pi
8348 : 0U, // V6_vL32b_ppu
8349 : 0U, // V6_vL32b_pred_ai
8350 : 0U, // V6_vL32b_pred_pi
8351 : 0U, // V6_vL32b_pred_ppu
8352 : 0U, // V6_vL32b_tmp_ai
8353 : 0U, // V6_vL32b_tmp_npred_ai
8354 : 0U, // V6_vL32b_tmp_npred_pi
8355 : 0U, // V6_vL32b_tmp_npred_ppu
8356 : 0U, // V6_vL32b_tmp_pi
8357 : 0U, // V6_vL32b_tmp_ppu
8358 : 0U, // V6_vL32b_tmp_pred_ai
8359 : 0U, // V6_vL32b_tmp_pred_pi
8360 : 0U, // V6_vL32b_tmp_pred_ppu
8361 : 0U, // V6_vS32Ub_ai
8362 : 16U, // V6_vS32Ub_npred_ai
8363 : 20U, // V6_vS32Ub_npred_pi
8364 : 20U, // V6_vS32Ub_npred_ppu
8365 : 0U, // V6_vS32Ub_pi
8366 : 0U, // V6_vS32Ub_ppu
8367 : 16U, // V6_vS32Ub_pred_ai
8368 : 20U, // V6_vS32Ub_pred_pi
8369 : 20U, // V6_vS32Ub_pred_ppu
8370 : 0U, // V6_vS32b_ai
8371 : 0U, // V6_vS32b_new_ai
8372 : 48U, // V6_vS32b_new_npred_ai
8373 : 52U, // V6_vS32b_new_npred_pi
8374 : 52U, // V6_vS32b_new_npred_ppu
8375 : 0U, // V6_vS32b_new_pi
8376 : 0U, // V6_vS32b_new_ppu
8377 : 48U, // V6_vS32b_new_pred_ai
8378 : 52U, // V6_vS32b_new_pred_pi
8379 : 52U, // V6_vS32b_new_pred_ppu
8380 : 16U, // V6_vS32b_npred_ai
8381 : 20U, // V6_vS32b_npred_pi
8382 : 20U, // V6_vS32b_npred_ppu
8383 : 16U, // V6_vS32b_nqpred_ai
8384 : 20U, // V6_vS32b_nqpred_pi
8385 : 20U, // V6_vS32b_nqpred_ppu
8386 : 0U, // V6_vS32b_nt_ai
8387 : 0U, // V6_vS32b_nt_new_ai
8388 : 49U, // V6_vS32b_nt_new_npred_ai
8389 : 53U, // V6_vS32b_nt_new_npred_pi
8390 : 53U, // V6_vS32b_nt_new_npred_ppu
8391 : 0U, // V6_vS32b_nt_new_pi
8392 : 0U, // V6_vS32b_nt_new_ppu
8393 : 49U, // V6_vS32b_nt_new_pred_ai
8394 : 53U, // V6_vS32b_nt_new_pred_pi
8395 : 53U, // V6_vS32b_nt_new_pred_ppu
8396 : 17U, // V6_vS32b_nt_npred_ai
8397 : 21U, // V6_vS32b_nt_npred_pi
8398 : 21U, // V6_vS32b_nt_npred_ppu
8399 : 17U, // V6_vS32b_nt_nqpred_ai
8400 : 21U, // V6_vS32b_nt_nqpred_pi
8401 : 21U, // V6_vS32b_nt_nqpred_ppu
8402 : 0U, // V6_vS32b_nt_pi
8403 : 0U, // V6_vS32b_nt_ppu
8404 : 17U, // V6_vS32b_nt_pred_ai
8405 : 21U, // V6_vS32b_nt_pred_pi
8406 : 21U, // V6_vS32b_nt_pred_ppu
8407 : 17U, // V6_vS32b_nt_qpred_ai
8408 : 21U, // V6_vS32b_nt_qpred_pi
8409 : 21U, // V6_vS32b_nt_qpred_ppu
8410 : 0U, // V6_vS32b_pi
8411 : 0U, // V6_vS32b_ppu
8412 : 16U, // V6_vS32b_pred_ai
8413 : 20U, // V6_vS32b_pred_pi
8414 : 20U, // V6_vS32b_pred_ppu
8415 : 16U, // V6_vS32b_qpred_ai
8416 : 20U, // V6_vS32b_qpred_pi
8417 : 20U, // V6_vS32b_qpred_ppu
8418 : 0U, // V6_vS32b_srls_ai
8419 : 0U, // V6_vS32b_srls_pi
8420 : 0U, // V6_vS32b_srls_ppu
8421 : 0U, // V6_vabsb
8422 : 0U, // V6_vabsb_sat
8423 : 0U, // V6_vabsdiffh
8424 : 0U, // V6_vabsdiffub
8425 : 0U, // V6_vabsdiffuh
8426 : 0U, // V6_vabsdiffw
8427 : 0U, // V6_vabsh
8428 : 0U, // V6_vabsh_sat
8429 : 0U, // V6_vabsw
8430 : 0U, // V6_vabsw_sat
8431 : 0U, // V6_vaddb
8432 : 0U, // V6_vaddb_dv
8433 : 0U, // V6_vaddbnq
8434 : 0U, // V6_vaddbq
8435 : 0U, // V6_vaddbsat
8436 : 0U, // V6_vaddbsat_dv
8437 : 1U, // V6_vaddcarry
8438 : 0U, // V6_vaddclbh
8439 : 0U, // V6_vaddclbw
8440 : 0U, // V6_vaddh
8441 : 0U, // V6_vaddh_dv
8442 : 0U, // V6_vaddhnq
8443 : 0U, // V6_vaddhq
8444 : 0U, // V6_vaddhsat
8445 : 0U, // V6_vaddhsat_dv
8446 : 0U, // V6_vaddhw
8447 : 0U, // V6_vaddhw_acc
8448 : 0U, // V6_vaddubh
8449 : 0U, // V6_vaddubh_acc
8450 : 0U, // V6_vaddubsat
8451 : 0U, // V6_vaddubsat_dv
8452 : 0U, // V6_vaddububb_sat
8453 : 0U, // V6_vadduhsat
8454 : 0U, // V6_vadduhsat_dv
8455 : 0U, // V6_vadduhw
8456 : 0U, // V6_vadduhw_acc
8457 : 0U, // V6_vadduwsat
8458 : 0U, // V6_vadduwsat_dv
8459 : 1U, // V6_vaddw
8460 : 1U, // V6_vaddw_dv
8461 : 0U, // V6_vaddwnq
8462 : 0U, // V6_vaddwq
8463 : 1U, // V6_vaddwsat
8464 : 1U, // V6_vaddwsat_dv
8465 : 0U, // V6_valignb
8466 : 0U, // V6_valignbi
8467 : 0U, // V6_vand
8468 : 0U, // V6_vandnqrt
8469 : 0U, // V6_vandnqrt_acc
8470 : 0U, // V6_vandqrt
8471 : 0U, // V6_vandqrt_acc
8472 : 0U, // V6_vandvnqv
8473 : 0U, // V6_vandvqv
8474 : 0U, // V6_vandvrt
8475 : 0U, // V6_vandvrt_acc
8476 : 0U, // V6_vaslh
8477 : 0U, // V6_vaslh_acc
8478 : 0U, // V6_vaslhv
8479 : 0U, // V6_vaslw
8480 : 0U, // V6_vaslw_acc
8481 : 0U, // V6_vaslwv
8482 : 0U, // V6_vasrh
8483 : 0U, // V6_vasrh_acc
8484 : 0U, // V6_vasrhbrndsat
8485 : 0U, // V6_vasrhbsat
8486 : 0U, // V6_vasrhubrndsat
8487 : 0U, // V6_vasrhubsat
8488 : 0U, // V6_vasrhv
8489 : 0U, // V6_vasruhubrndsat
8490 : 0U, // V6_vasruhubsat
8491 : 0U, // V6_vasruwuhrndsat
8492 : 0U, // V6_vasruwuhsat
8493 : 0U, // V6_vasrw
8494 : 0U, // V6_vasrw_acc
8495 : 0U, // V6_vasrwh
8496 : 0U, // V6_vasrwhrndsat
8497 : 0U, // V6_vasrwhsat
8498 : 0U, // V6_vasrwuhrndsat
8499 : 0U, // V6_vasrwuhsat
8500 : 0U, // V6_vasrwv
8501 : 0U, // V6_vassign
8502 : 0U, // V6_vavgb
8503 : 0U, // V6_vavgbrnd
8504 : 0U, // V6_vavgh
8505 : 0U, // V6_vavghrnd
8506 : 0U, // V6_vavgub
8507 : 0U, // V6_vavgubrnd
8508 : 0U, // V6_vavguh
8509 : 0U, // V6_vavguhrnd
8510 : 0U, // V6_vavguw
8511 : 0U, // V6_vavguwrnd
8512 : 0U, // V6_vavgw
8513 : 0U, // V6_vavgwrnd
8514 : 0U, // V6_vccombine
8515 : 0U, // V6_vcl0h
8516 : 0U, // V6_vcl0w
8517 : 0U, // V6_vcmov
8518 : 0U, // V6_vcombine
8519 : 0U, // V6_vdeal
8520 : 0U, // V6_vdealb
8521 : 0U, // V6_vdealb4w
8522 : 0U, // V6_vdealh
8523 : 0U, // V6_vdealvdd
8524 : 0U, // V6_vdelta
8525 : 0U, // V6_vdmpybus
8526 : 0U, // V6_vdmpybus_acc
8527 : 0U, // V6_vdmpybus_dv
8528 : 0U, // V6_vdmpybus_dv_acc
8529 : 0U, // V6_vdmpyhb
8530 : 0U, // V6_vdmpyhb_acc
8531 : 0U, // V6_vdmpyhb_dv
8532 : 0U, // V6_vdmpyhb_dv_acc
8533 : 0U, // V6_vdmpyhisat
8534 : 0U, // V6_vdmpyhisat_acc
8535 : 0U, // V6_vdmpyhsat
8536 : 0U, // V6_vdmpyhsat_acc
8537 : 0U, // V6_vdmpyhsuisat
8538 : 0U, // V6_vdmpyhsuisat_acc
8539 : 0U, // V6_vdmpyhsusat
8540 : 0U, // V6_vdmpyhsusat_acc
8541 : 0U, // V6_vdmpyhvsat
8542 : 0U, // V6_vdmpyhvsat_acc
8543 : 0U, // V6_vdsaduh
8544 : 0U, // V6_vdsaduh_acc
8545 : 0U, // V6_veqb
8546 : 0U, // V6_veqb_and
8547 : 0U, // V6_veqb_or
8548 : 0U, // V6_veqb_xor
8549 : 0U, // V6_veqh
8550 : 0U, // V6_veqh_and
8551 : 0U, // V6_veqh_or
8552 : 0U, // V6_veqh_xor
8553 : 0U, // V6_veqw
8554 : 0U, // V6_veqw_and
8555 : 0U, // V6_veqw_or
8556 : 0U, // V6_veqw_xor
8557 : 1U, // V6_vgathermh
8558 : 0U, // V6_vgathermhq
8559 : 1U, // V6_vgathermhw
8560 : 0U, // V6_vgathermhwq
8561 : 1U, // V6_vgathermw
8562 : 0U, // V6_vgathermwq
8563 : 0U, // V6_vgtb
8564 : 0U, // V6_vgtb_and
8565 : 0U, // V6_vgtb_or
8566 : 0U, // V6_vgtb_xor
8567 : 0U, // V6_vgth
8568 : 0U, // V6_vgth_and
8569 : 0U, // V6_vgth_or
8570 : 0U, // V6_vgth_xor
8571 : 0U, // V6_vgtub
8572 : 0U, // V6_vgtub_and
8573 : 0U, // V6_vgtub_or
8574 : 0U, // V6_vgtub_xor
8575 : 0U, // V6_vgtuh
8576 : 0U, // V6_vgtuh_and
8577 : 0U, // V6_vgtuh_or
8578 : 0U, // V6_vgtuh_xor
8579 : 0U, // V6_vgtuw
8580 : 0U, // V6_vgtuw_and
8581 : 0U, // V6_vgtuw_or
8582 : 0U, // V6_vgtuw_xor
8583 : 0U, // V6_vgtw
8584 : 0U, // V6_vgtw_and
8585 : 0U, // V6_vgtw_or
8586 : 0U, // V6_vgtw_xor
8587 : 0U, // V6_vhist
8588 : 0U, // V6_vhistq
8589 : 0U, // V6_vinsertwr
8590 : 0U, // V6_vlalignb
8591 : 0U, // V6_vlalignbi
8592 : 0U, // V6_vlsrb
8593 : 0U, // V6_vlsrh
8594 : 0U, // V6_vlsrhv
8595 : 0U, // V6_vlsrw
8596 : 0U, // V6_vlsrwv
8597 : 0U, // V6_vlut4
8598 : 0U, // V6_vlutvvb
8599 : 0U, // V6_vlutvvb_nm
8600 : 0U, // V6_vlutvvb_oracc
8601 : 0U, // V6_vlutvvb_oracci
8602 : 0U, // V6_vlutvvbi
8603 : 0U, // V6_vlutvwh
8604 : 0U, // V6_vlutvwh_nm
8605 : 0U, // V6_vlutvwh_oracc
8606 : 0U, // V6_vlutvwh_oracci
8607 : 0U, // V6_vlutvwhi
8608 : 0U, // V6_vmaxb
8609 : 0U, // V6_vmaxh
8610 : 0U, // V6_vmaxub
8611 : 0U, // V6_vmaxuh
8612 : 0U, // V6_vmaxw
8613 : 0U, // V6_vminb
8614 : 0U, // V6_vminh
8615 : 0U, // V6_vminub
8616 : 0U, // V6_vminuh
8617 : 0U, // V6_vminw
8618 : 0U, // V6_vmpabus
8619 : 0U, // V6_vmpabus_acc
8620 : 0U, // V6_vmpabusv
8621 : 0U, // V6_vmpabuu
8622 : 0U, // V6_vmpabuu_acc
8623 : 0U, // V6_vmpabuuv
8624 : 0U, // V6_vmpahb
8625 : 0U, // V6_vmpahb_acc
8626 : 1U, // V6_vmpahhsat
8627 : 0U, // V6_vmpauhb
8628 : 0U, // V6_vmpauhb_acc
8629 : 1U, // V6_vmpauhuhsat
8630 : 0U, // V6_vmpsuhuhsat
8631 : 0U, // V6_vmpybus
8632 : 0U, // V6_vmpybus_acc
8633 : 0U, // V6_vmpybusv
8634 : 0U, // V6_vmpybusv_acc
8635 : 0U, // V6_vmpybv
8636 : 0U, // V6_vmpybv_acc
8637 : 0U, // V6_vmpyewuh
8638 : 0U, // V6_vmpyewuh_64
8639 : 0U, // V6_vmpyh
8640 : 0U, // V6_vmpyh_acc
8641 : 0U, // V6_vmpyhsat_acc
8642 : 0U, // V6_vmpyhsrs
8643 : 0U, // V6_vmpyhss
8644 : 0U, // V6_vmpyhus
8645 : 0U, // V6_vmpyhus_acc
8646 : 0U, // V6_vmpyhv
8647 : 0U, // V6_vmpyhv_acc
8648 : 0U, // V6_vmpyhvsrs
8649 : 0U, // V6_vmpyieoh
8650 : 0U, // V6_vmpyiewh_acc
8651 : 0U, // V6_vmpyiewuh
8652 : 0U, // V6_vmpyiewuh_acc
8653 : 0U, // V6_vmpyih
8654 : 0U, // V6_vmpyih_acc
8655 : 0U, // V6_vmpyihb
8656 : 0U, // V6_vmpyihb_acc
8657 : 0U, // V6_vmpyiowh
8658 : 0U, // V6_vmpyiwb
8659 : 0U, // V6_vmpyiwb_acc
8660 : 0U, // V6_vmpyiwh
8661 : 0U, // V6_vmpyiwh_acc
8662 : 0U, // V6_vmpyiwub
8663 : 0U, // V6_vmpyiwub_acc
8664 : 0U, // V6_vmpyowh
8665 : 0U, // V6_vmpyowh_64_acc
8666 : 0U, // V6_vmpyowh_rnd
8667 : 0U, // V6_vmpyowh_rnd_sacc
8668 : 0U, // V6_vmpyowh_sacc
8669 : 0U, // V6_vmpyub
8670 : 0U, // V6_vmpyub_acc
8671 : 0U, // V6_vmpyubv
8672 : 0U, // V6_vmpyubv_acc
8673 : 0U, // V6_vmpyuh
8674 : 0U, // V6_vmpyuh_acc
8675 : 0U, // V6_vmpyuhe
8676 : 0U, // V6_vmpyuhe_acc
8677 : 0U, // V6_vmpyuhv
8678 : 0U, // V6_vmpyuhv_acc
8679 : 0U, // V6_vmux
8680 : 0U, // V6_vnavgb
8681 : 0U, // V6_vnavgh
8682 : 0U, // V6_vnavgub
8683 : 0U, // V6_vnavgw
8684 : 0U, // V6_vnccombine
8685 : 0U, // V6_vncmov
8686 : 0U, // V6_vnormamth
8687 : 0U, // V6_vnormamtw
8688 : 0U, // V6_vnot
8689 : 0U, // V6_vor
8690 : 0U, // V6_vpackeb
8691 : 0U, // V6_vpackeh
8692 : 0U, // V6_vpackhb_sat
8693 : 0U, // V6_vpackhub_sat
8694 : 0U, // V6_vpackob
8695 : 0U, // V6_vpackoh
8696 : 0U, // V6_vpackwh_sat
8697 : 0U, // V6_vpackwuh_sat
8698 : 0U, // V6_vpopcounth
8699 : 0U, // V6_vprefixqb
8700 : 0U, // V6_vprefixqh
8701 : 0U, // V6_vprefixqw
8702 : 0U, // V6_vrdelta
8703 : 0U, // V6_vrmpybub_rtt
8704 : 0U, // V6_vrmpybub_rtt_acc
8705 : 0U, // V6_vrmpybus
8706 : 0U, // V6_vrmpybus_acc
8707 : 8U, // V6_vrmpybusi
8708 : 0U, // V6_vrmpybusi_acc
8709 : 0U, // V6_vrmpybusv
8710 : 0U, // V6_vrmpybusv_acc
8711 : 0U, // V6_vrmpybv
8712 : 0U, // V6_vrmpybv_acc
8713 : 0U, // V6_vrmpyub
8714 : 0U, // V6_vrmpyub_acc
8715 : 0U, // V6_vrmpyub_rtt
8716 : 0U, // V6_vrmpyub_rtt_acc
8717 : 0U, // V6_vrmpyubi
8718 : 0U, // V6_vrmpyubi_acc
8719 : 0U, // V6_vrmpyubv
8720 : 0U, // V6_vrmpyubv_acc
8721 : 0U, // V6_vror
8722 : 0U, // V6_vroundhb
8723 : 0U, // V6_vroundhub
8724 : 0U, // V6_vrounduhub
8725 : 0U, // V6_vrounduwuh
8726 : 0U, // V6_vroundwh
8727 : 0U, // V6_vroundwuh
8728 : 0U, // V6_vrsadubi
8729 : 0U, // V6_vrsadubi_acc
8730 : 0U, // V6_vsathub
8731 : 0U, // V6_vsatuwuh
8732 : 0U, // V6_vsatwh
8733 : 0U, // V6_vsb
8734 : 1U, // V6_vscattermh
8735 : 1U, // V6_vscattermh_add
8736 : 0U, // V6_vscattermhq
8737 : 1U, // V6_vscattermhw
8738 : 1U, // V6_vscattermhw_add
8739 : 0U, // V6_vscattermhwq
8740 : 1U, // V6_vscattermw
8741 : 2U, // V6_vscattermw_add
8742 : 0U, // V6_vscattermwq
8743 : 0U, // V6_vsh
8744 : 0U, // V6_vshufeh
8745 : 0U, // V6_vshuff
8746 : 0U, // V6_vshuffb
8747 : 0U, // V6_vshuffeb
8748 : 0U, // V6_vshuffh
8749 : 0U, // V6_vshuffob
8750 : 0U, // V6_vshuffvdd
8751 : 0U, // V6_vshufoeb
8752 : 0U, // V6_vshufoeh
8753 : 0U, // V6_vshufoh
8754 : 0U, // V6_vsubb
8755 : 0U, // V6_vsubb_dv
8756 : 0U, // V6_vsubbnq
8757 : 0U, // V6_vsubbq
8758 : 0U, // V6_vsubbsat
8759 : 0U, // V6_vsubbsat_dv
8760 : 1U, // V6_vsubcarry
8761 : 0U, // V6_vsubh
8762 : 0U, // V6_vsubh_dv
8763 : 0U, // V6_vsubhnq
8764 : 0U, // V6_vsubhq
8765 : 0U, // V6_vsubhsat
8766 : 0U, // V6_vsubhsat_dv
8767 : 0U, // V6_vsubhw
8768 : 0U, // V6_vsububh
8769 : 0U, // V6_vsububsat
8770 : 0U, // V6_vsububsat_dv
8771 : 0U, // V6_vsubububb_sat
8772 : 0U, // V6_vsubuhsat
8773 : 0U, // V6_vsubuhsat_dv
8774 : 0U, // V6_vsubuhw
8775 : 0U, // V6_vsubuwsat
8776 : 0U, // V6_vsubuwsat_dv
8777 : 1U, // V6_vsubw
8778 : 1U, // V6_vsubw_dv
8779 : 0U, // V6_vsubwnq
8780 : 0U, // V6_vsubwq
8781 : 1U, // V6_vsubwsat
8782 : 1U, // V6_vsubwsat_dv
8783 : 0U, // V6_vswap
8784 : 0U, // V6_vtmpyb
8785 : 0U, // V6_vtmpyb_acc
8786 : 0U, // V6_vtmpybus
8787 : 0U, // V6_vtmpybus_acc
8788 : 0U, // V6_vtmpyhb
8789 : 0U, // V6_vtmpyhb_acc
8790 : 0U, // V6_vunpackb
8791 : 0U, // V6_vunpackh
8792 : 0U, // V6_vunpackob
8793 : 0U, // V6_vunpackoh
8794 : 0U, // V6_vunpackub
8795 : 0U, // V6_vunpackuh
8796 : 0U, // V6_vwhist128
8797 : 0U, // V6_vwhist128m
8798 : 0U, // V6_vwhist128q
8799 : 0U, // V6_vwhist128qm
8800 : 0U, // V6_vwhist256
8801 : 0U, // V6_vwhist256_sat
8802 : 0U, // V6_vwhist256q
8803 : 0U, // V6_vwhist256q_sat
8804 : 0U, // V6_vxor
8805 : 0U, // V6_vzb
8806 : 0U, // V6_vzh
8807 : 0U, // Y2_barrier
8808 : 0U, // Y2_break
8809 : 0U, // Y2_dccleana
8810 : 0U, // Y2_dccleaninva
8811 : 0U, // Y2_dcfetchbo
8812 : 0U, // Y2_dcinva
8813 : 0U, // Y2_dczeroa
8814 : 0U, // Y2_icinva
8815 : 0U, // Y2_isync
8816 : 0U, // Y2_syncht
8817 : 0U, // Y4_l2fetch
8818 : 0U, // Y4_trace
8819 : 0U, // Y5_l2fetch
8820 : 2U, // dep_A2_addsat
8821 : 2U, // dep_A2_subsat
8822 : 0U, // dep_S2_packhl
8823 : };
8824 :
8825 46377 : O << "\t";
8826 :
8827 : // Emit the opcode for the instruction.
8828 : uint64_t Bits = 0;
8829 46377 : Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0;
8830 46377 : Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32;
8831 46377 : Bits |= (uint64_t)OpInfo2[MI->getOpcode()] << 48;
8832 : assert(Bits != 0 && "Cannot print this instruction.");
8833 46377 : O << AsmStrs+(Bits & 2047)-1;
8834 :
8835 :
8836 : // Fragment 0 encoded into 3 bits for 5 unique commands.
8837 46377 : switch ((Bits >> 11) & 7) {
8838 0 : default: llvm_unreachable("Invalid command number.");
8839 : case 0:
8840 : // DBG_VALUE, DBG_LABEL, BUNDLE, LIFETIME_START, LIFETIME_END, FENTRY_CAL...
8841 : return;
8842 : break;
8843 43701 : case 1:
8844 : // A2_addsp, A2_iconst, A2_neg, A2_not, A2_tfrp, A2_tfrpi, A2_vaddb_map, ...
8845 43701 : printOperand(MI, 0, O);
8846 43701 : break;
8847 949 : case 2:
8848 : // A2_tfrf, A2_tfrfnew, A2_tfrpf, A2_tfrpfnew, A2_tfrpt, A2_tfrptnew, A2_...
8849 949 : printOperand(MI, 1, O);
8850 949 : break;
8851 1182 : case 3:
8852 : // CALLProfile, J2_call, J2_jump, J2_loop0i, J2_loop0iext, J2_loop0r, J2_...
8853 1182 : printBrtarget(MI, 0, O);
8854 1182 : break;
8855 72 : case 4:
8856 : // L2_ploadrbf_pi, L2_ploadrbfnew_pi, L2_ploadrbt_pi, L2_ploadrbtnew_pi, ...
8857 72 : printOperand(MI, 2, O);
8858 72 : break;
8859 : }
8860 :
8861 :
8862 : // Fragment 1 encoded into 10 bits for 783 unique commands.
8863 45904 : switch ((Bits >> 14) & 1023) {
8864 0 : default: llvm_unreachable("Invalid command number.");
8865 2093 : case 0:
8866 : // A2_addsp, A2_add, A2_addh_h16_hh, A2_addh_h16_hl, A2_addh_h16_lh, A2_a...
8867 2093 : O << " = add(";
8868 2093 : break;
8869 0 : case 1:
8870 : // A2_iconst
8871 0 : O << " = iconst(#";
8872 0 : printOperand(MI, 1, O);
8873 : O << ')';
8874 : return;
8875 : break;
8876 10 : case 2:
8877 : // A2_neg, A2_negp, A2_negsat
8878 10 : O << " = neg(";
8879 10 : printOperand(MI, 1, O);
8880 10 : break;
8881 45 : case 3:
8882 : // A2_not, A2_notp, C2_not, V6_pred_not
8883 45 : O << " = not(";
8884 45 : printOperand(MI, 1, O);
8885 : O << ')';
8886 : return;
8887 : break;
8888 538 : case 4:
8889 : // A2_tfrf, A2_tfrpf, A2_tfrpt, A2_tfrt, L2_ploadrbf_zomap, L2_ploadrbt_z...
8890 538 : O << ") ";
8891 538 : printOperand(MI, 0, O);
8892 538 : break;
8893 286 : case 5:
8894 : // A2_tfrfnew, A2_tfrpfnew, A2_tfrptnew, A2_tfrtnew, L2_ploadrbfnew_zomap...
8895 286 : O << ".new) ";
8896 286 : printOperand(MI, 0, O);
8897 286 : break;
8898 4037 : case 6:
8899 : // A2_tfrp, C2_pxfer_map, V6_vassignp, A2_tfr, A2_tfrcrr, A2_tfrrcr, A4_t...
8900 4037 : O << " = ";
8901 4037 : printOperand(MI, 1, O);
8902 4037 : break;
8903 2758 : case 7:
8904 : // A2_tfrpi, A2_tfrsi, J4_jumpseti, SA1_seti, SA1_setin1, TFRI64_V4
8905 2758 : O << " = #";
8906 2758 : printOperand(MI, 1, O);
8907 2758 : break;
8908 0 : case 8:
8909 : // A2_vaddb_map, V6_vaddb_alt, V6_vaddb_dv_alt, V6_vaddbsat_alt, V6_vaddb...
8910 0 : O << " = vaddb(";
8911 0 : printOperand(MI, 1, O);
8912 : O << ',';
8913 0 : printOperand(MI, 2, O);
8914 0 : break;
8915 0 : case 9:
8916 : // A2_vsubb_map, V6_vsubb_alt, V6_vsubb_dv_alt, V6_vsubbsat_alt, V6_vsubb...
8917 0 : O << " = vsubb(";
8918 0 : printOperand(MI, 1, O);
8919 : O << ',';
8920 0 : printOperand(MI, 2, O);
8921 0 : break;
8922 0 : case 10:
8923 : // A2_zxtb
8924 0 : O << " = zxtb(";
8925 0 : printOperand(MI, 1, O);
8926 : O << ')';
8927 : return;
8928 : break;
8929 5 : case 11:
8930 : // A4_boundscheck, A4_boundscheck_hi, A4_boundscheck_lo
8931 5 : O << " = boundscheck(";
8932 5 : printOperand(MI, 1, O);
8933 : O << ',';
8934 5 : printOperand(MI, 2, O);
8935 5 : break;
8936 0 : case 12:
8937 : // C2_cmpgei
8938 0 : O << " = cmp.ge(";
8939 0 : printOperand(MI, 1, O);
8940 0 : O << ",#";
8941 0 : printOperand(MI, 2, O);
8942 : O << ')';
8943 : return;
8944 : break;
8945 0 : case 13:
8946 : // C2_cmpgeui
8947 0 : O << " = cmp.geu(";
8948 0 : printOperand(MI, 1, O);
8949 0 : O << ",#";
8950 0 : printOperand(MI, 2, O);
8951 : O << ')';
8952 : return;
8953 : break;
8954 0 : case 14:
8955 : // C2_cmplt
8956 0 : O << " = cmp.lt(";
8957 0 : printOperand(MI, 1, O);
8958 : O << ',';
8959 0 : printOperand(MI, 2, O);
8960 : O << ')';
8961 : return;
8962 : break;
8963 0 : case 15:
8964 : // C2_cmpltu
8965 0 : O << " = cmp.ltu(";
8966 0 : printOperand(MI, 1, O);
8967 : O << ',';
8968 0 : printOperand(MI, 2, O);
8969 : O << ')';
8970 : return;
8971 : break;
8972 0 : case 16:
8973 : // J2_jumpf_nopred_map, J2_jumpt_nopred_map
8974 0 : O << ") jump ";
8975 0 : printBrtarget(MI, 1, O);
8976 0 : return;
8977 : break;
8978 0 : case 17:
8979 : // J2_jumprf_nopred_map, J2_jumprt_nopred_map
8980 0 : O << ") jumpr ";
8981 0 : printOperand(MI, 1, O);
8982 0 : return;
8983 : break;
8984 : case 18:
8985 : // J2_trap1_noregmap, S6_allocframe_to_raw, Y2_dcfetch, A4_ext, J2_pause,...
8986 : O << ')';
8987 : return;
8988 : break;
8989 10 : case 19:
8990 : // L2_loadalignb_zomap, L2_loadalignb_io, L2_loadalignb_pbr, L2_loadalign...
8991 10 : O << " = memb_fifo(";
8992 10 : break;
8993 8 : case 20:
8994 : // L2_loadalignh_zomap, L2_loadalignh_io, L2_loadalignh_pbr, L2_loadalign...
8995 8 : O << " = memh_fifo(";
8996 8 : break;
8997 38 : case 21:
8998 : // L2_loadbsw2_zomap, L2_loadbsw4_zomap, L2_loadbsw2_io, L2_loadbsw2_pbr,...
8999 38 : O << " = membh(";
9000 38 : printOperand(MI, 1, O);
9001 38 : break;
9002 37 : case 22:
9003 : // L2_loadbzw2_zomap, L2_loadbzw4_zomap, L2_loadbzw2_io, L2_loadbzw2_pbr,...
9004 37 : O << " = memubh(";
9005 37 : printOperand(MI, 1, O);
9006 37 : break;
9007 54 : case 23:
9008 : // L2_loadrb_zomap, L2_loadrb_io, L2_loadrb_pbr, L2_loadrb_pci, L2_loadrb...
9009 54 : O << " = memb(";
9010 54 : printOperand(MI, 1, O);
9011 54 : break;
9012 293 : case 24:
9013 : // L2_loadrd_zomap, L2_loadrd_io, L2_loadrd_pbr, L2_loadrd_pci, L2_loadrd...
9014 293 : O << " = memd(";
9015 293 : printOperand(MI, 1, O);
9016 293 : break;
9017 83 : case 25:
9018 : // L2_loadrh_zomap, L2_loadrh_io, L2_loadrh_pbr, L2_loadrh_pci, L2_loadrh...
9019 83 : O << " = memh(";
9020 83 : printOperand(MI, 1, O);
9021 83 : break;
9022 884 : case 26:
9023 : // L2_loadri_zomap, L2_loadri_io, L2_loadri_pbr, L2_loadri_pci, L2_loadri...
9024 884 : O << " = memw(";
9025 884 : printOperand(MI, 1, O);
9026 884 : break;
9027 305 : case 27:
9028 : // L2_loadrub_zomap, L2_loadrub_io, L2_loadrub_pbr, L2_loadrub_pci, L2_lo...
9029 305 : O << " = memub(";
9030 305 : printOperand(MI, 1, O);
9031 305 : break;
9032 123 : case 28:
9033 : // L2_loadruh_zomap, L2_loadruh_io, L2_loadruh_pbr, L2_loadruh_pci, L2_lo...
9034 123 : O << " = memuh(";
9035 123 : printOperand(MI, 1, O);
9036 123 : break;
9037 0 : case 29:
9038 : // L4_add_memopb_zomap, L4_add_memoph_zomap, L4_add_memopw_zomap
9039 0 : O << ") += ";
9040 0 : printOperand(MI, 1, O);
9041 0 : return;
9042 : break;
9043 0 : case 30:
9044 : // L4_and_memopb_zomap, L4_and_memoph_zomap, L4_and_memopw_zomap
9045 0 : O << ") &= ";
9046 0 : printOperand(MI, 1, O);
9047 0 : return;
9048 : break;
9049 0 : case 31:
9050 : // L4_iadd_memopb_zomap, L4_iadd_memoph_zomap, L4_iadd_memopw_zomap
9051 0 : O << ") += #";
9052 0 : printOperand(MI, 1, O);
9053 0 : return;
9054 : break;
9055 0 : case 32:
9056 : // L4_iand_memopb_zomap, L4_iand_memoph_zomap, L4_iand_memopw_zomap
9057 0 : O << ") = clrbit(#";
9058 0 : printOperand(MI, 1, O);
9059 : O << ')';
9060 : return;
9061 : break;
9062 0 : case 33:
9063 : // L4_ior_memopb_zomap, L4_ior_memoph_zomap, L4_ior_memopw_zomap
9064 0 : O << ") = setbit(#";
9065 0 : printOperand(MI, 1, O);
9066 : O << ')';
9067 : return;
9068 : break;
9069 0 : case 34:
9070 : // L4_isub_memopb_zomap, L4_isub_memoph_zomap, L4_isub_memopw_zomap
9071 0 : O << ") -= #";
9072 0 : printOperand(MI, 1, O);
9073 0 : return;
9074 : break;
9075 0 : case 35:
9076 : // L4_or_memopb_zomap, L4_or_memoph_zomap, L4_or_memopw_zomap
9077 0 : O << ") |= ";
9078 0 : printOperand(MI, 1, O);
9079 0 : return;
9080 : break;
9081 4 : case 36:
9082 : // L4_return_map_to_raw_f, L4_return_map_to_raw_t
9083 4 : O << ") dealloc_return";
9084 4 : return;
9085 : break;
9086 4 : case 37:
9087 : // L4_return_map_to_raw_fnew_pnt, L4_return_map_to_raw_tnew_pnt
9088 4 : O << ".new) dealloc_return:nt";
9089 4 : return;
9090 : break;
9091 4 : case 38:
9092 : // L4_return_map_to_raw_fnew_pt, L4_return_map_to_raw_tnew_pt
9093 4 : O << ".new) dealloc_return:t";
9094 4 : return;
9095 : break;
9096 0 : case 39:
9097 : // L4_sub_memopb_zomap, L4_sub_memoph_zomap, L4_sub_memopw_zomap
9098 0 : O << ") -= ";
9099 0 : printOperand(MI, 1, O);
9100 0 : return;
9101 : break;
9102 79 : case 40:
9103 : // M2_mpysmi, M2_mpyi
9104 79 : O << " = mpyi(";
9105 79 : printOperand(MI, 1, O);
9106 79 : break;
9107 0 : case 41:
9108 : // M2_mpyui
9109 0 : O << " = mpyui(";
9110 0 : printOperand(MI, 1, O);
9111 : O << ',';
9112 0 : printOperand(MI, 2, O);
9113 : O << ')';
9114 : return;
9115 : break;
9116 7 : case 42:
9117 : // M2_vrcmpys_acc_s1, M2_vrcmpys_acc_s1_h, M2_vrcmpys_acc_s1_l
9118 7 : O << " += vrcmpys(";
9119 7 : printOperand(MI, 2, O);
9120 : O << ',';
9121 7 : printOperand(MI, 3, O);
9122 7 : break;
9123 14 : case 43:
9124 : // M2_vrcmpys_s1, M2_vrcmpys_s1rp, M2_vrcmpys_s1_h, M2_vrcmpys_s1_l, M2_v...
9125 14 : O << " = vrcmpys(";
9126 14 : printOperand(MI, 1, O);
9127 : O << ',';
9128 14 : printOperand(MI, 2, O);
9129 14 : break;
9130 : case 44:
9131 : // PS_tailcall_r, CALLProfile, EH_RETURN_JMPR, J2_call, J2_callr, J2_jump...
9132 : return;
9133 : break;
9134 0 : case 45:
9135 : // S2_asr_i_p_rnd_goodsyntax, S2_asr_i_r_rnd_goodsyntax
9136 0 : O << " = asrrnd(";
9137 0 : printOperand(MI, 1, O);
9138 0 : O << ",#";
9139 0 : printOperand(MI, 2, O);
9140 : O << ')';
9141 : return;
9142 : break;
9143 44 : case 46:
9144 : // S2_pstorerbf_zomap, S2_pstorerbnewf_zomap, S2_pstorerbnewt_zomap, S2_p...
9145 44 : O << ") memb(";
9146 44 : break;
9147 15 : case 47:
9148 : // S2_pstorerdf_zomap, S2_pstorerdt_zomap, S2_pstorerdf_io, S2_pstorerdf_...
9149 15 : O << ") memd(";
9150 15 : break;
9151 49 : case 48:
9152 : // S2_pstorerff_zomap, S2_pstorerft_zomap, S2_pstorerhf_zomap, S2_pstorer...
9153 49 : O << ") memh(";
9154 49 : break;
9155 44 : case 49:
9156 : // S2_pstorerif_zomap, S2_pstorerinewf_zomap, S2_pstorerinewt_zomap, S2_p...
9157 44 : O << ") memw(";
9158 44 : break;
9159 572 : case 50:
9160 : // S2_storerb_zomap, S2_storerbnew_zomap, S2_storerd_zomap, S2_storerf_zo...
9161 572 : O << ") = ";
9162 572 : printOperand(MI, 1, O);
9163 572 : break;
9164 5 : case 51:
9165 : // S2_tableidxb_goodsyntax, S2_tableidxb
9166 5 : O << " = tableidxb(";
9167 5 : printOperand(MI, 2, O);
9168 5 : O << ",#";
9169 5 : printOperand(MI, 3, O);
9170 5 : O << ",#";
9171 5 : printOperand(MI, 4, O);
9172 5 : break;
9173 5 : case 52:
9174 : // S2_tableidxd_goodsyntax, S2_tableidxd
9175 5 : O << " = tableidxd(";
9176 5 : printOperand(MI, 2, O);
9177 5 : O << ",#";
9178 5 : printOperand(MI, 3, O);
9179 5 : O << ",#";
9180 5 : printOperand(MI, 4, O);
9181 5 : break;
9182 5 : case 53:
9183 : // S2_tableidxh_goodsyntax, S2_tableidxh
9184 5 : O << " = tableidxh(";
9185 5 : printOperand(MI, 2, O);
9186 5 : O << ",#";
9187 5 : printOperand(MI, 3, O);
9188 5 : O << ",#";
9189 5 : printOperand(MI, 4, O);
9190 5 : break;
9191 5 : case 54:
9192 : // S2_tableidxw_goodsyntax, S2_tableidxw
9193 5 : O << " = tableidxw(";
9194 5 : printOperand(MI, 2, O);
9195 5 : O << ",#";
9196 5 : printOperand(MI, 3, O);
9197 5 : O << ",#";
9198 5 : printOperand(MI, 4, O);
9199 5 : break;
9200 37 : case 55:
9201 : // S4_pstorerbfnew_zomap, S4_pstorerbnewfnew_zomap, S4_pstorerbnewtnew_zo...
9202 37 : O << ".new) memb(";
9203 37 : break;
9204 14 : case 56:
9205 : // S4_pstorerdfnew_zomap, S4_pstorerdtnew_zomap, S2_pstorerdfnew_pi, S2_p...
9206 14 : O << ".new) memd(";
9207 14 : break;
9208 50 : case 57:
9209 : // S4_pstorerffnew_zomap, S4_pstorerftnew_zomap, S4_pstorerhfnew_zomap, S...
9210 50 : O << ".new) memh(";
9211 50 : break;
9212 49 : case 58:
9213 : // S4_pstorerifnew_zomap, S4_pstorerinewfnew_zomap, S4_pstorerinewtnew_zo...
9214 49 : O << ".new) memw(";
9215 49 : break;
9216 0 : case 59:
9217 : // S4_storeirb_zomap, S4_storeirh_zomap, S4_storeiri_zomap
9218 0 : O << ") = #";
9219 0 : printOperand(MI, 1, O);
9220 0 : return;
9221 : break;
9222 7 : case 60:
9223 : // S5_asrhub_rnd_sat_goodsyntax, V6_vasrhubrndsat_alt, V6_vasrhubsat_alt,...
9224 7 : O << " = vasrhub(";
9225 7 : printOperand(MI, 1, O);
9226 7 : break;
9227 20 : case 61:
9228 : // S5_vasrhrnd_goodsyntax, V6_vasrh_alt, V6_vasrhv_alt, S2_asr_i_vh, S2_a...
9229 20 : O << " = vasrh(";
9230 20 : printOperand(MI, 1, O);
9231 20 : break;
9232 61 : case 62:
9233 : // V6_MAP_equb, V6_MAP_equh, V6_MAP_equw, V6_veqb, V6_veqh, V6_veqw
9234 61 : O << " = vcmp.eq(";
9235 61 : printOperand(MI, 1, O);
9236 61 : break;
9237 20 : case 63:
9238 : // V6_MAP_equb_and, V6_MAP_equh_and, V6_MAP_equw_and, V6_veqb_and, V6_veq...
9239 20 : O << " &= vcmp.eq(";
9240 20 : printOperand(MI, 2, O);
9241 20 : break;
9242 18 : case 64:
9243 : // V6_MAP_equb_ior, V6_MAP_equh_ior, V6_MAP_equw_ior, V6_veqb_or, V6_veqh...
9244 18 : O << " |= vcmp.eq(";
9245 18 : printOperand(MI, 2, O);
9246 18 : break;
9247 18 : case 65:
9248 : // V6_MAP_equb_xor, V6_MAP_equh_xor, V6_MAP_equw_xor, V6_veqb_xor, V6_veq...
9249 18 : O << " ^= vcmp.eq(";
9250 18 : printOperand(MI, 2, O);
9251 18 : break;
9252 0 : case 66:
9253 : // V6_extractw_alt
9254 0 : O << ".w = vextract(";
9255 0 : printOperand(MI, 1, O);
9256 : O << ',';
9257 0 : printOperand(MI, 2, O);
9258 : O << ')';
9259 : return;
9260 : break;
9261 0 : case 67:
9262 : // V6_hi
9263 0 : O << " = hi(";
9264 0 : printOperand(MI, 1, O);
9265 : O << ')';
9266 : return;
9267 : break;
9268 847 : case 68:
9269 : // V6_ld0, V6_ldnt0, V6_ldntnt0, V6_vL32b_ai, V6_vL32b_nt_ai, V6_vL32b_nt...
9270 847 : O << " = vmem(";
9271 847 : printOperand(MI, 1, O);
9272 847 : break;
9273 187 : case 69:
9274 : // V6_ldu0, V6_vL32Ub_ai, V6_vL32Ub_pi, V6_vL32Ub_ppu
9275 187 : O << " = vmemu(";
9276 187 : printOperand(MI, 1, O);
9277 187 : break;
9278 0 : case 70:
9279 : // V6_lo
9280 0 : O << " = lo(";
9281 0 : printOperand(MI, 1, O);
9282 : O << ')';
9283 : return;
9284 : break;
9285 0 : case 71:
9286 : // V6_stnnt0, V6_stnt0
9287 0 : O << "):nt = ";
9288 0 : printOperand(MI, 1, O);
9289 0 : break;
9290 63 : case 72:
9291 : // V6_stnp0, V6_stnpnt0, V6_stnq0, V6_stnqnt0, V6_stp0, V6_stpnt0, V6_stq...
9292 63 : O << ") vmem(";
9293 63 : break;
9294 8 : case 73:
9295 : // V6_stunp0, V6_stup0, V6_vS32Ub_npred_ai, V6_vS32Ub_npred_pi, V6_vS32Ub...
9296 8 : O << ") vmemu(";
9297 8 : break;
9298 0 : case 74:
9299 : // V6_vabsb_alt, V6_vabsb_sat_alt
9300 0 : O << " = vabsb(";
9301 0 : printOperand(MI, 1, O);
9302 0 : break;
9303 4 : case 75:
9304 : // V6_vabsdiffh_alt, M2_vabsdiffh
9305 4 : O << " = vabsdiffh(";
9306 4 : printOperand(MI, 1, O);
9307 : O << ',';
9308 4 : printOperand(MI, 2, O);
9309 : O << ')';
9310 : return;
9311 : break;
9312 1 : case 76:
9313 : // V6_vabsdiffub_alt, M6_vabsdiffub
9314 1 : O << " = vabsdiffub(";
9315 1 : printOperand(MI, 1, O);
9316 : O << ',';
9317 1 : printOperand(MI, 2, O);
9318 : O << ')';
9319 : return;
9320 : break;
9321 0 : case 77:
9322 : // V6_vabsdiffuh_alt
9323 0 : O << " = vabsdiffuh(";
9324 0 : printOperand(MI, 1, O);
9325 : O << ',';
9326 0 : printOperand(MI, 2, O);
9327 : O << ')';
9328 : return;
9329 : break;
9330 4 : case 78:
9331 : // V6_vabsdiffw_alt, M2_vabsdiffw
9332 4 : O << " = vabsdiffw(";
9333 4 : printOperand(MI, 1, O);
9334 : O << ',';
9335 4 : printOperand(MI, 2, O);
9336 : O << ')';
9337 : return;
9338 : break;
9339 10 : case 79:
9340 : // V6_vabsh_alt, V6_vabsh_sat_alt, A2_vabsh, A2_vabshsat
9341 10 : O << " = vabsh(";
9342 10 : printOperand(MI, 1, O);
9343 10 : break;
9344 0 : case 80:
9345 : // V6_vabsub_alt
9346 0 : O << ".ub = vabs(";
9347 0 : printOperand(MI, 1, O);
9348 0 : O << ".b)";
9349 0 : return;
9350 : break;
9351 0 : case 81:
9352 : // V6_vabsuh_alt
9353 0 : O << ".uh = vabs(";
9354 0 : printOperand(MI, 1, O);
9355 0 : O << ".h)";
9356 0 : return;
9357 : break;
9358 0 : case 82:
9359 : // V6_vabsuw_alt
9360 0 : O << ".uw = vabs(";
9361 0 : printOperand(MI, 1, O);
9362 0 : O << ".w)";
9363 0 : return;
9364 : break;
9365 10 : case 83:
9366 : // V6_vabsw_alt, V6_vabsw_sat_alt, A2_vabsw, A2_vabswsat
9367 10 : O << " = vabsw(";
9368 10 : printOperand(MI, 1, O);
9369 10 : break;
9370 0 : case 84:
9371 : // V6_vaddbnq_alt, V6_vaddbq_alt, V6_vsubbnq_alt, V6_vsubbq_alt
9372 0 : O << ".b) ";
9373 0 : printOperand(MI, 0, O);
9374 0 : break;
9375 28 : case 85:
9376 : // V6_vaddh_alt, V6_vaddh_dv_alt, V6_vaddhsat_alt, V6_vaddhsat_dv_alt, V6...
9377 28 : O << " = vaddh(";
9378 28 : printOperand(MI, 1, O);
9379 : O << ',';
9380 28 : printOperand(MI, 2, O);
9381 28 : break;
9382 0 : case 86:
9383 : // V6_vaddhnq_alt, V6_vaddhq_alt, V6_vsubhnq_alt, V6_vsubhq_alt
9384 0 : O << ".h) ";
9385 0 : printOperand(MI, 0, O);
9386 0 : break;
9387 0 : case 87:
9388 : // V6_vaddhw_acc_alt
9389 0 : O << " += vaddh(";
9390 0 : printOperand(MI, 2, O);
9391 : O << ',';
9392 0 : printOperand(MI, 3, O);
9393 : O << ')';
9394 : return;
9395 : break;
9396 0 : case 88:
9397 : // V6_vaddubh_acc_alt
9398 0 : O << " += vaddub(";
9399 0 : printOperand(MI, 2, O);
9400 : O << ',';
9401 0 : printOperand(MI, 3, O);
9402 : O << ')';
9403 : return;
9404 : break;
9405 20 : case 89:
9406 : // V6_vaddubh_alt, V6_vaddubsat_alt, V6_vaddubsat_dv_alt, A2_vaddub, A2_v...
9407 20 : O << " = vaddub(";
9408 20 : printOperand(MI, 1, O);
9409 : O << ',';
9410 20 : printOperand(MI, 2, O);
9411 20 : break;
9412 8 : case 90:
9413 : // V6_vadduhsat_alt, V6_vadduhsat_dv_alt, V6_vadduhw_alt, A2_svadduhs, A2...
9414 8 : O << " = vadduh(";
9415 8 : printOperand(MI, 1, O);
9416 : O << ',';
9417 8 : printOperand(MI, 2, O);
9418 8 : break;
9419 0 : case 91:
9420 : // V6_vadduhw_acc_alt
9421 0 : O << " += vadduh(";
9422 0 : printOperand(MI, 2, O);
9423 : O << ',';
9424 0 : printOperand(MI, 3, O);
9425 : O << ')';
9426 : return;
9427 : break;
9428 0 : case 92:
9429 : // V6_vadduwsat_alt, V6_vadduwsat_dv_alt
9430 0 : O << " = vadduw(";
9431 0 : printOperand(MI, 1, O);
9432 : O << ',';
9433 0 : printOperand(MI, 2, O);
9434 0 : O << "):sat";
9435 0 : return;
9436 : break;
9437 23 : case 93:
9438 : // V6_vaddw_alt, V6_vaddw_dv_alt, V6_vaddwsat_alt, V6_vaddwsat_dv_alt, A2...
9439 23 : O << " = vaddw(";
9440 23 : printOperand(MI, 1, O);
9441 : O << ',';
9442 23 : printOperand(MI, 2, O);
9443 23 : break;
9444 0 : case 94:
9445 : // V6_vaddwnq_alt, V6_vaddwq_alt, V6_vsubwnq_alt, V6_vsubwq_alt
9446 0 : O << ".w) ";
9447 0 : printOperand(MI, 0, O);
9448 0 : break;
9449 0 : case 95:
9450 : // V6_vandnqrt_acc_alt
9451 0 : O << ".ub |= vand(!";
9452 0 : printOperand(MI, 2, O);
9453 0 : O << ".ub,";
9454 0 : printOperand(MI, 3, O);
9455 0 : O << ".ub)";
9456 0 : return;
9457 : break;
9458 0 : case 96:
9459 : // V6_vandnqrt_alt
9460 0 : O << ".ub = vand(!";
9461 0 : printOperand(MI, 1, O);
9462 0 : O << ".ub,";
9463 0 : printOperand(MI, 2, O);
9464 0 : O << ".ub)";
9465 0 : return;
9466 : break;
9467 0 : case 97:
9468 : // V6_vandqrt_acc_alt, V6_vandvrt_acc_alt
9469 0 : O << ".ub |= vand(";
9470 0 : printOperand(MI, 2, O);
9471 0 : O << ".ub,";
9472 0 : printOperand(MI, 3, O);
9473 0 : O << ".ub)";
9474 0 : return;
9475 : break;
9476 0 : case 98:
9477 : // V6_vandqrt_alt, V6_vandvrt_alt
9478 0 : O << ".ub = vand(";
9479 0 : printOperand(MI, 1, O);
9480 0 : O << ".ub,";
9481 0 : printOperand(MI, 2, O);
9482 0 : O << ".ub)";
9483 0 : return;
9484 : break;
9485 0 : case 99:
9486 : // V6_vaslh_acc_alt
9487 0 : O << " += vaslh(";
9488 0 : printOperand(MI, 2, O);
9489 : O << ',';
9490 0 : printOperand(MI, 3, O);
9491 : O << ')';
9492 : return;
9493 : break;
9494 17 : case 100:
9495 : // V6_vaslh_alt, V6_vaslhv_alt, S2_asl_i_vh, S2_asl_r_vh
9496 17 : O << " = vaslh(";
9497 17 : printOperand(MI, 1, O);
9498 17 : break;
9499 0 : case 101:
9500 : // V6_vaslw_acc_alt
9501 0 : O << " += vaslw(";
9502 0 : printOperand(MI, 2, O);
9503 : O << ',';
9504 0 : printOperand(MI, 3, O);
9505 : O << ')';
9506 : return;
9507 : break;
9508 24 : case 102:
9509 : // V6_vaslw_alt, V6_vaslwv_alt, S2_asl_i_vw, S2_asl_r_vw
9510 24 : O << " = vaslw(";
9511 24 : printOperand(MI, 1, O);
9512 24 : break;
9513 0 : case 103:
9514 : // V6_vasrh_acc_alt
9515 0 : O << " += vasrh(";
9516 0 : printOperand(MI, 2, O);
9517 : O << ',';
9518 0 : printOperand(MI, 3, O);
9519 : O << ')';
9520 : return;
9521 : break;
9522 0 : case 104:
9523 : // V6_vasrhbrndsat_alt
9524 0 : O << " = vasrhb(";
9525 0 : printOperand(MI, 1, O);
9526 : O << ',';
9527 0 : printOperand(MI, 2, O);
9528 : O << ',';
9529 0 : printOperand(MI, 3, O);
9530 0 : O << "):rnd:sat";
9531 0 : return;
9532 : break;
9533 0 : case 105:
9534 : // V6_vasrw_acc_alt
9535 0 : O << " += vasrw(";
9536 0 : printOperand(MI, 2, O);
9537 : O << ',';
9538 0 : printOperand(MI, 3, O);
9539 : O << ')';
9540 : return;
9541 : break;
9542 37 : case 106:
9543 : // V6_vasrw_alt, V6_vasrwv_alt, S2_asr_i_svw_trun, S2_asr_i_vw, S2_asr_r_...
9544 37 : O << " = vasrw(";
9545 37 : printOperand(MI, 1, O);
9546 37 : break;
9547 0 : case 107:
9548 : // V6_vasrwh_alt, V6_vasrwhrndsat_alt, V6_vasrwhsat_alt
9549 0 : O << " = vasrwh(";
9550 0 : printOperand(MI, 1, O);
9551 : O << ',';
9552 0 : printOperand(MI, 2, O);
9553 : O << ',';
9554 0 : printOperand(MI, 3, O);
9555 0 : break;
9556 0 : case 108:
9557 : // V6_vasrwuhsat_alt
9558 0 : O << " = vasrwuh(";
9559 0 : printOperand(MI, 1, O);
9560 : O << ',';
9561 0 : printOperand(MI, 2, O);
9562 : O << ',';
9563 0 : printOperand(MI, 3, O);
9564 0 : O << "):sat";
9565 0 : return;
9566 : break;
9567 0 : case 109:
9568 : // V6_vavgb_alt, V6_vavgbrnd_alt
9569 0 : O << " = vavgb(";
9570 0 : printOperand(MI, 1, O);
9571 : O << ',';
9572 0 : printOperand(MI, 2, O);
9573 0 : break;
9574 20 : case 110:
9575 : // V6_vavgh_alt, V6_vavghrnd_alt, A2_svavgh, A2_svavghs, A2_vavgh, A2_vav...
9576 20 : O << " = vavgh(";
9577 20 : printOperand(MI, 1, O);
9578 : O << ',';
9579 20 : printOperand(MI, 2, O);
9580 20 : break;
9581 8 : case 111:
9582 : // V6_vavgub_alt, V6_vavgubrnd_alt, A2_vavgub, A2_vavgubr
9583 8 : O << " = vavgub(";
9584 8 : printOperand(MI, 1, O);
9585 : O << ',';
9586 8 : printOperand(MI, 2, O);
9587 8 : break;
9588 8 : case 112:
9589 : // V6_vavguh_alt, V6_vavguhrnd_alt, A2_vavguh, A2_vavguhr
9590 8 : O << " = vavguh(";
9591 8 : printOperand(MI, 1, O);
9592 : O << ',';
9593 8 : printOperand(MI, 2, O);
9594 8 : break;
9595 8 : case 113:
9596 : // V6_vavguw_alt, V6_vavguwrnd_alt, A2_vavguw, A2_vavguwr
9597 8 : O << " = vavguw(";
9598 8 : printOperand(MI, 1, O);
9599 : O << ',';
9600 8 : printOperand(MI, 2, O);
9601 8 : break;
9602 12 : case 114:
9603 : // V6_vavgw_alt, V6_vavgwrnd_alt, A2_vavgw, A2_vavgwcr, A2_vavgwr
9604 12 : O << " = vavgw(";
9605 12 : printOperand(MI, 1, O);
9606 : O << ',';
9607 12 : printOperand(MI, 2, O);
9608 12 : break;
9609 0 : case 115:
9610 : // V6_vcl0h_alt
9611 0 : O << " = vcl0h(";
9612 0 : printOperand(MI, 1, O);
9613 : O << ')';
9614 : return;
9615 : break;
9616 0 : case 116:
9617 : // V6_vcl0w_alt
9618 0 : O << " = vcl0w(";
9619 0 : printOperand(MI, 1, O);
9620 : O << ')';
9621 : return;
9622 : break;
9623 38 : case 117:
9624 : // V6_vd0, V6_vdd0, SA1_clrf, SA1_clrfnew, SA1_clrt, SA1_clrtnew
9625 38 : O << " = #0";
9626 38 : return;
9627 : break;
9628 0 : case 118:
9629 : // V6_vdealb4w_alt
9630 0 : O << " = vdealb4w(";
9631 0 : printOperand(MI, 1, O);
9632 : O << ',';
9633 0 : printOperand(MI, 2, O);
9634 : O << ')';
9635 : return;
9636 : break;
9637 0 : case 119:
9638 : // V6_vdealb_alt
9639 0 : O << " = vdealb(";
9640 0 : printOperand(MI, 1, O);
9641 : O << ')';
9642 : return;
9643 : break;
9644 0 : case 120:
9645 : // V6_vdealh_alt
9646 0 : O << " = vdealh(";
9647 0 : printOperand(MI, 1, O);
9648 : O << ')';
9649 : return;
9650 : break;
9651 0 : case 121:
9652 : // V6_vdmpybus_acc_alt, V6_vdmpybus_dv_acc_alt
9653 0 : O << " += vdmpybus(";
9654 0 : printOperand(MI, 2, O);
9655 : O << ',';
9656 0 : printOperand(MI, 3, O);
9657 : O << ')';
9658 : return;
9659 : break;
9660 0 : case 122:
9661 : // V6_vdmpybus_alt, V6_vdmpybus_dv_alt
9662 0 : O << " = vdmpybus(";
9663 0 : printOperand(MI, 1, O);
9664 : O << ',';
9665 0 : printOperand(MI, 2, O);
9666 : O << ')';
9667 : return;
9668 : break;
9669 0 : case 123:
9670 : // V6_vdmpyhb_acc_alt, V6_vdmpyhb_dv_acc_alt
9671 0 : O << " += vdmpyhb(";
9672 0 : printOperand(MI, 2, O);
9673 : O << ',';
9674 0 : printOperand(MI, 3, O);
9675 : O << ')';
9676 : return;
9677 : break;
9678 0 : case 124:
9679 : // V6_vdmpyhb_alt, V6_vdmpyhb_dv_alt
9680 0 : O << " = vdmpyhb(";
9681 0 : printOperand(MI, 1, O);
9682 : O << ',';
9683 0 : printOperand(MI, 2, O);
9684 : O << ')';
9685 : return;
9686 : break;
9687 0 : case 125:
9688 : // V6_vdmpyhisat_acc_alt, V6_vdmpyhsat_acc_alt, V6_vdmpyhvsat_acc_alt
9689 0 : O << " += vdmpyh(";
9690 0 : printOperand(MI, 2, O);
9691 : O << ',';
9692 0 : printOperand(MI, 3, O);
9693 0 : O << "):sat";
9694 0 : return;
9695 : break;
9696 0 : case 126:
9697 : // V6_vdmpyhisat_alt, V6_vdmpyhsat_alt, V6_vdmpyhvsat_alt
9698 0 : O << " = vdmpyh(";
9699 0 : printOperand(MI, 1, O);
9700 : O << ',';
9701 0 : printOperand(MI, 2, O);
9702 0 : O << "):sat";
9703 0 : return;
9704 : break;
9705 0 : case 127:
9706 : // V6_vdmpyhsuisat_acc_alt, V6_vdmpyhsusat_acc_alt
9707 0 : O << " += vdmpyhsu(";
9708 0 : printOperand(MI, 2, O);
9709 : O << ',';
9710 0 : printOperand(MI, 3, O);
9711 0 : break;
9712 0 : case 128:
9713 : // V6_vdmpyhsuisat_alt, V6_vdmpyhsusat_alt
9714 0 : O << " = vdmpyhsu(";
9715 0 : printOperand(MI, 1, O);
9716 : O << ',';
9717 0 : printOperand(MI, 2, O);
9718 0 : break;
9719 0 : case 129:
9720 : // V6_vdsaduh_acc_alt
9721 0 : O << " += vdsaduh(";
9722 0 : printOperand(MI, 2, O);
9723 : O << ',';
9724 0 : printOperand(MI, 3, O);
9725 : O << ')';
9726 : return;
9727 : break;
9728 0 : case 130:
9729 : // V6_vdsaduh_alt
9730 0 : O << " = vdsaduh(";
9731 0 : printOperand(MI, 1, O);
9732 : O << ',';
9733 0 : printOperand(MI, 2, O);
9734 : O << ')';
9735 : return;
9736 : break;
9737 15 : case 131:
9738 : // V6_vlsrh_alt, V6_vlsrhv_alt, S2_lsr_i_vh, S2_lsr_r_vh
9739 15 : O << " = vlsrh(";
9740 15 : printOperand(MI, 1, O);
9741 15 : break;
9742 13 : case 132:
9743 : // V6_vlsrw_alt, V6_vlsrwv_alt, S2_lsr_i_vw, S2_lsr_r_vw
9744 13 : O << " = vlsrw(";
9745 13 : printOperand(MI, 1, O);
9746 13 : break;
9747 4 : case 133:
9748 : // V6_vmaxb_alt, A2_vmaxb
9749 4 : O << " = vmaxb(";
9750 4 : printOperand(MI, 1, O);
9751 : O << ',';
9752 4 : printOperand(MI, 2, O);
9753 : O << ')';
9754 : return;
9755 : break;
9756 4 : case 134:
9757 : // V6_vmaxh_alt, A2_vmaxh
9758 4 : O << " = vmaxh(";
9759 4 : printOperand(MI, 1, O);
9760 : O << ',';
9761 4 : printOperand(MI, 2, O);
9762 : O << ')';
9763 : return;
9764 : break;
9765 4 : case 135:
9766 : // V6_vmaxub_alt, A2_vmaxub
9767 4 : O << " = vmaxub(";
9768 4 : printOperand(MI, 1, O);
9769 : O << ',';
9770 4 : printOperand(MI, 2, O);
9771 : O << ')';
9772 : return;
9773 : break;
9774 4 : case 136:
9775 : // V6_vmaxuh_alt, A2_vmaxuh
9776 4 : O << " = vmaxuh(";
9777 4 : printOperand(MI, 1, O);
9778 : O << ',';
9779 4 : printOperand(MI, 2, O);
9780 : O << ')';
9781 : return;
9782 : break;
9783 2 : case 137:
9784 : // V6_vmaxw_alt, A2_vmaxw
9785 2 : O << " = vmaxw(";
9786 2 : printOperand(MI, 1, O);
9787 : O << ',';
9788 2 : printOperand(MI, 2, O);
9789 : O << ')';
9790 : return;
9791 : break;
9792 4 : case 138:
9793 : // V6_vminb_alt, A2_vminb
9794 4 : O << " = vminb(";
9795 4 : printOperand(MI, 1, O);
9796 : O << ',';
9797 4 : printOperand(MI, 2, O);
9798 : O << ')';
9799 : return;
9800 : break;
9801 4 : case 139:
9802 : // V6_vminh_alt, A2_vminh
9803 4 : O << " = vminh(";
9804 4 : printOperand(MI, 1, O);
9805 : O << ',';
9806 4 : printOperand(MI, 2, O);
9807 : O << ')';
9808 : return;
9809 : break;
9810 4 : case 140:
9811 : // V6_vminub_alt, A2_vminub
9812 4 : O << " = vminub(";
9813 4 : printOperand(MI, 1, O);
9814 : O << ',';
9815 4 : printOperand(MI, 2, O);
9816 : O << ')';
9817 : return;
9818 : break;
9819 4 : case 141:
9820 : // V6_vminuh_alt, A2_vminuh
9821 4 : O << " = vminuh(";
9822 4 : printOperand(MI, 1, O);
9823 : O << ',';
9824 4 : printOperand(MI, 2, O);
9825 : O << ')';
9826 : return;
9827 : break;
9828 2 : case 142:
9829 : // V6_vminw_alt, A2_vminw
9830 2 : O << " = vminw(";
9831 2 : printOperand(MI, 1, O);
9832 : O << ',';
9833 2 : printOperand(MI, 2, O);
9834 : O << ')';
9835 : return;
9836 : break;
9837 0 : case 143:
9838 : // V6_vmpabus_acc_alt
9839 0 : O << " += vmpabus(";
9840 0 : printOperand(MI, 2, O);
9841 : O << ',';
9842 0 : printOperand(MI, 3, O);
9843 : O << ')';
9844 : return;
9845 : break;
9846 0 : case 144:
9847 : // V6_vmpabus_alt, V6_vmpabusv_alt
9848 0 : O << " = vmpabus(";
9849 0 : printOperand(MI, 1, O);
9850 : O << ',';
9851 0 : printOperand(MI, 2, O);
9852 : O << ')';
9853 : return;
9854 : break;
9855 0 : case 145:
9856 : // V6_vmpabuu_acc_alt
9857 0 : O << " += vmpabuu(";
9858 0 : printOperand(MI, 2, O);
9859 : O << ',';
9860 0 : printOperand(MI, 3, O);
9861 : O << ')';
9862 : return;
9863 : break;
9864 0 : case 146:
9865 : // V6_vmpabuu_alt, V6_vmpabuuv_alt
9866 0 : O << " = vmpabuu(";
9867 0 : printOperand(MI, 1, O);
9868 : O << ',';
9869 0 : printOperand(MI, 2, O);
9870 : O << ')';
9871 : return;
9872 : break;
9873 0 : case 147:
9874 : // V6_vmpahb_acc_alt
9875 0 : O << " += vmpahb(";
9876 0 : printOperand(MI, 2, O);
9877 : O << ',';
9878 0 : printOperand(MI, 3, O);
9879 : O << ')';
9880 : return;
9881 : break;
9882 0 : case 148:
9883 : // V6_vmpahb_alt
9884 0 : O << " = vmpahb(";
9885 0 : printOperand(MI, 1, O);
9886 : O << ',';
9887 0 : printOperand(MI, 2, O);
9888 : O << ')';
9889 : return;
9890 : break;
9891 0 : case 149:
9892 : // V6_vmpauhb_acc_alt
9893 0 : O << " += vmpauhb(";
9894 0 : printOperand(MI, 2, O);
9895 : O << ',';
9896 0 : printOperand(MI, 3, O);
9897 : O << ')';
9898 : return;
9899 : break;
9900 0 : case 150:
9901 : // V6_vmpauhb_alt
9902 0 : O << " = vmpauhb(";
9903 0 : printOperand(MI, 1, O);
9904 : O << ',';
9905 0 : printOperand(MI, 2, O);
9906 : O << ')';
9907 : return;
9908 : break;
9909 0 : case 151:
9910 : // V6_vmpybus_acc_alt, V6_vmpybusv_acc_alt
9911 0 : O << " += vmpybus(";
9912 0 : printOperand(MI, 2, O);
9913 : O << ',';
9914 0 : printOperand(MI, 3, O);
9915 : O << ')';
9916 : return;
9917 : break;
9918 0 : case 152:
9919 : // V6_vmpybus_alt, V6_vmpybusv_alt
9920 0 : O << " = vmpybus(";
9921 0 : printOperand(MI, 1, O);
9922 : O << ',';
9923 0 : printOperand(MI, 2, O);
9924 : O << ')';
9925 : return;
9926 : break;
9927 0 : case 153:
9928 : // V6_vmpybv_acc_alt
9929 0 : O << " += vmpyb(";
9930 0 : printOperand(MI, 2, O);
9931 : O << ',';
9932 0 : printOperand(MI, 3, O);
9933 : O << ')';
9934 : return;
9935 : break;
9936 0 : case 154:
9937 : // V6_vmpybv_alt
9938 0 : O << " = vmpyb(";
9939 0 : printOperand(MI, 1, O);
9940 : O << ',';
9941 0 : printOperand(MI, 2, O);
9942 : O << ')';
9943 : return;
9944 : break;
9945 0 : case 155:
9946 : // V6_vmpyewuh_alt
9947 0 : O << " = vmpyewuh(";
9948 0 : printOperand(MI, 1, O);
9949 : O << ',';
9950 0 : printOperand(MI, 2, O);
9951 : O << ')';
9952 : return;
9953 : break;
9954 15 : case 156:
9955 : // V6_vmpyh_acc_alt, V6_vmpyhsat_acc_alt, V6_vmpyhv_acc_alt, M2_vmac2, M2...
9956 15 : O << " += vmpyh(";
9957 15 : printOperand(MI, 2, O);
9958 : O << ',';
9959 15 : printOperand(MI, 3, O);
9960 15 : break;
9961 24 : case 157:
9962 : // V6_vmpyh_alt, V6_vmpyhsrs_alt, V6_vmpyhss_alt, V6_vmpyhv_alt, V6_vmpyh...
9963 24 : O << " = vmpyh(";
9964 24 : printOperand(MI, 1, O);
9965 : O << ',';
9966 24 : printOperand(MI, 2, O);
9967 24 : break;
9968 0 : case 158:
9969 : // V6_vmpyhus_acc_alt
9970 0 : O << " += vmpyhus(";
9971 0 : printOperand(MI, 2, O);
9972 : O << ',';
9973 0 : printOperand(MI, 3, O);
9974 : O << ')';
9975 : return;
9976 : break;
9977 0 : case 159:
9978 : // V6_vmpyhus_alt
9979 0 : O << " = vmpyhus(";
9980 0 : printOperand(MI, 1, O);
9981 : O << ',';
9982 0 : printOperand(MI, 2, O);
9983 : O << ')';
9984 : return;
9985 : break;
9986 0 : case 160:
9987 : // V6_vmpyiewh_acc_alt
9988 0 : O << " += vmpyiewh(";
9989 0 : printOperand(MI, 2, O);
9990 : O << ',';
9991 0 : printOperand(MI, 3, O);
9992 : O << ')';
9993 : return;
9994 : break;
9995 0 : case 161:
9996 : // V6_vmpyiewuh_acc_alt
9997 0 : O << " += vmpyiewuh(";
9998 0 : printOperand(MI, 2, O);
9999 : O << ',';
10000 0 : printOperand(MI, 3, O);
10001 : O << ')';
10002 : return;
10003 : break;
10004 0 : case 162:
10005 : // V6_vmpyiewuh_alt
10006 0 : O << " = vmpyiewuh(";
10007 0 : printOperand(MI, 1, O);
10008 : O << ',';
10009 0 : printOperand(MI, 2, O);
10010 : O << ')';
10011 : return;
10012 : break;
10013 0 : case 163:
10014 : // V6_vmpyih_acc_alt
10015 0 : O << " += vmpyih(";
10016 0 : printOperand(MI, 2, O);
10017 : O << ',';
10018 0 : printOperand(MI, 3, O);
10019 : O << ')';
10020 : return;
10021 : break;
10022 0 : case 164:
10023 : // V6_vmpyih_alt
10024 0 : O << " = vmpyih(";
10025 0 : printOperand(MI, 1, O);
10026 : O << ',';
10027 0 : printOperand(MI, 2, O);
10028 : O << ')';
10029 : return;
10030 : break;
10031 0 : case 165:
10032 : // V6_vmpyihb_acc_alt
10033 0 : O << " += vmpyihb(";
10034 0 : printOperand(MI, 2, O);
10035 : O << ',';
10036 0 : printOperand(MI, 3, O);
10037 : O << ')';
10038 : return;
10039 : break;
10040 0 : case 166:
10041 : // V6_vmpyihb_alt
10042 0 : O << " = vmpyihb(";
10043 0 : printOperand(MI, 1, O);
10044 : O << ',';
10045 0 : printOperand(MI, 2, O);
10046 : O << ')';
10047 : return;
10048 : break;
10049 0 : case 167:
10050 : // V6_vmpyiowh_alt
10051 0 : O << " = vmpyiowh(";
10052 0 : printOperand(MI, 1, O);
10053 : O << ',';
10054 0 : printOperand(MI, 2, O);
10055 : O << ')';
10056 : return;
10057 : break;
10058 0 : case 168:
10059 : // V6_vmpyiwb_acc_alt
10060 0 : O << " += vmpyiwb(";
10061 0 : printOperand(MI, 2, O);
10062 : O << ',';
10063 0 : printOperand(MI, 3, O);
10064 : O << ')';
10065 : return;
10066 : break;
10067 0 : case 169:
10068 : // V6_vmpyiwb_alt
10069 0 : O << " = vmpyiwb(";
10070 0 : printOperand(MI, 1, O);
10071 : O << ',';
10072 0 : printOperand(MI, 2, O);
10073 : O << ')';
10074 : return;
10075 : break;
10076 0 : case 170:
10077 : // V6_vmpyiwh_acc_alt
10078 0 : O << " += vmpyiwh(";
10079 0 : printOperand(MI, 2, O);
10080 : O << ',';
10081 0 : printOperand(MI, 3, O);
10082 : O << ')';
10083 : return;
10084 : break;
10085 0 : case 171:
10086 : // V6_vmpyiwh_alt
10087 0 : O << " = vmpyiwh(";
10088 0 : printOperand(MI, 1, O);
10089 : O << ',';
10090 0 : printOperand(MI, 2, O);
10091 : O << ')';
10092 : return;
10093 : break;
10094 0 : case 172:
10095 : // V6_vmpyiwub_acc_alt
10096 0 : O << " += vmpyiwub(";
10097 0 : printOperand(MI, 2, O);
10098 : O << ',';
10099 0 : printOperand(MI, 3, O);
10100 : O << ')';
10101 : return;
10102 : break;
10103 0 : case 173:
10104 : // V6_vmpyiwub_alt
10105 0 : O << " = vmpyiwub(";
10106 0 : printOperand(MI, 1, O);
10107 : O << ',';
10108 0 : printOperand(MI, 2, O);
10109 : O << ')';
10110 : return;
10111 : break;
10112 0 : case 174:
10113 : // V6_vmpyowh_alt, V6_vmpyowh_rnd_alt
10114 0 : O << " = vmpyowh(";
10115 0 : printOperand(MI, 1, O);
10116 : O << ',';
10117 0 : printOperand(MI, 2, O);
10118 0 : break;
10119 0 : case 175:
10120 : // V6_vmpyowh_rnd_sacc_alt, V6_vmpyowh_sacc_alt
10121 0 : O << " += vmpyowh(";
10122 0 : printOperand(MI, 2, O);
10123 : O << ',';
10124 0 : printOperand(MI, 3, O);
10125 0 : break;
10126 0 : case 176:
10127 : // V6_vmpyub_acc_alt, V6_vmpyubv_acc_alt
10128 0 : O << " += vmpyub(";
10129 0 : printOperand(MI, 2, O);
10130 : O << ',';
10131 0 : printOperand(MI, 3, O);
10132 : O << ')';
10133 : return;
10134 : break;
10135 0 : case 177:
10136 : // V6_vmpyub_alt, V6_vmpyubv_alt
10137 0 : O << " = vmpyub(";
10138 0 : printOperand(MI, 1, O);
10139 : O << ',';
10140 0 : printOperand(MI, 2, O);
10141 : O << ')';
10142 : return;
10143 : break;
10144 0 : case 178:
10145 : // V6_vmpyuh_acc_alt, V6_vmpyuhv_acc_alt
10146 0 : O << " += vmpyuh(";
10147 0 : printOperand(MI, 2, O);
10148 : O << ',';
10149 0 : printOperand(MI, 3, O);
10150 : O << ')';
10151 : return;
10152 : break;
10153 0 : case 179:
10154 : // V6_vmpyuh_alt, V6_vmpyuhv_alt
10155 0 : O << " = vmpyuh(";
10156 0 : printOperand(MI, 1, O);
10157 : O << ',';
10158 0 : printOperand(MI, 2, O);
10159 : O << ')';
10160 : return;
10161 : break;
10162 0 : case 180:
10163 : // V6_vnavgb_alt
10164 0 : O << " = vnavgb(";
10165 0 : printOperand(MI, 1, O);
10166 : O << ',';
10167 0 : printOperand(MI, 2, O);
10168 : O << ')';
10169 : return;
10170 : break;
10171 16 : case 181:
10172 : // V6_vnavgh_alt, A2_svnavgh, A2_vnavgh, A2_vnavghcr, A2_vnavghr
10173 16 : O << " = vnavgh(";
10174 16 : printOperand(MI, 1, O);
10175 : O << ',';
10176 16 : printOperand(MI, 2, O);
10177 16 : break;
10178 0 : case 182:
10179 : // V6_vnavgub_alt
10180 0 : O << " = vnavgub(";
10181 0 : printOperand(MI, 1, O);
10182 : O << ',';
10183 0 : printOperand(MI, 2, O);
10184 : O << ')';
10185 : return;
10186 : break;
10187 12 : case 183:
10188 : // V6_vnavgw_alt, A2_vnavgw, A2_vnavgwcr, A2_vnavgwr
10189 12 : O << " = vnavgw(";
10190 12 : printOperand(MI, 1, O);
10191 : O << ',';
10192 12 : printOperand(MI, 2, O);
10193 12 : break;
10194 0 : case 184:
10195 : // V6_vnormamth_alt
10196 0 : O << " = vnormamth(";
10197 0 : printOperand(MI, 1, O);
10198 : O << ')';
10199 : return;
10200 : break;
10201 0 : case 185:
10202 : // V6_vnormamtw_alt
10203 0 : O << " = vnormamtw(";
10204 0 : printOperand(MI, 1, O);
10205 : O << ')';
10206 : return;
10207 : break;
10208 0 : case 186:
10209 : // V6_vpackeb_alt
10210 0 : O << " = vpackeb(";
10211 0 : printOperand(MI, 1, O);
10212 : O << ',';
10213 0 : printOperand(MI, 2, O);
10214 : O << ')';
10215 : return;
10216 : break;
10217 0 : case 187:
10218 : // V6_vpackeh_alt
10219 0 : O << " = vpackeh(";
10220 0 : printOperand(MI, 1, O);
10221 : O << ',';
10222 0 : printOperand(MI, 2, O);
10223 : O << ')';
10224 : return;
10225 : break;
10226 0 : case 188:
10227 : // V6_vpackhb_sat_alt
10228 0 : O << " = vpackhb(";
10229 0 : printOperand(MI, 1, O);
10230 : O << ',';
10231 0 : printOperand(MI, 2, O);
10232 0 : O << "):sat";
10233 0 : return;
10234 : break;
10235 0 : case 189:
10236 : // V6_vpackhub_sat_alt
10237 0 : O << " = vpackhub(";
10238 0 : printOperand(MI, 1, O);
10239 : O << ',';
10240 0 : printOperand(MI, 2, O);
10241 0 : O << "):sat";
10242 0 : return;
10243 : break;
10244 0 : case 190:
10245 : // V6_vpackob_alt
10246 0 : O << " = vpackob(";
10247 0 : printOperand(MI, 1, O);
10248 : O << ',';
10249 0 : printOperand(MI, 2, O);
10250 : O << ')';
10251 : return;
10252 : break;
10253 0 : case 191:
10254 : // V6_vpackoh_alt
10255 0 : O << " = vpackoh(";
10256 0 : printOperand(MI, 1, O);
10257 : O << ',';
10258 0 : printOperand(MI, 2, O);
10259 : O << ')';
10260 : return;
10261 : break;
10262 0 : case 192:
10263 : // V6_vpackwh_sat_alt
10264 0 : O << " = vpackwh(";
10265 0 : printOperand(MI, 1, O);
10266 : O << ',';
10267 0 : printOperand(MI, 2, O);
10268 0 : O << "):sat";
10269 0 : return;
10270 : break;
10271 0 : case 193:
10272 : // V6_vpackwuh_sat_alt
10273 0 : O << " = vpackwuh(";
10274 0 : printOperand(MI, 1, O);
10275 : O << ',';
10276 0 : printOperand(MI, 2, O);
10277 0 : O << "):sat";
10278 0 : return;
10279 : break;
10280 0 : case 194:
10281 : // V6_vpopcounth_alt
10282 0 : O << " = vpopcounth(";
10283 0 : printOperand(MI, 1, O);
10284 : O << ')';
10285 : return;
10286 : break;
10287 72 : case 195:
10288 : // V6_vrmpybub_rtt_acc_alt, V6_vrmpybub_rtt_acc, V6_vrmpybus_acc, V6_vrmp...
10289 72 : O << ".w += vrmpy(";
10290 72 : printOperand(MI, 2, O);
10291 72 : break;
10292 47 : case 196:
10293 : // V6_vrmpybub_rtt_alt, V6_vrmpybub_rtt, V6_vrmpybus, V6_vrmpybusi, V6_vr...
10294 47 : O << ".w = vrmpy(";
10295 47 : printOperand(MI, 1, O);
10296 47 : break;
10297 0 : case 197:
10298 : // V6_vrmpybus_acc_alt, V6_vrmpybusi_acc_alt, V6_vrmpybusv_acc_alt
10299 0 : O << " += vrmpybus(";
10300 0 : printOperand(MI, 2, O);
10301 : O << ',';
10302 0 : printOperand(MI, 3, O);
10303 0 : break;
10304 0 : case 198:
10305 : // V6_vrmpybus_alt, V6_vrmpybusi_alt, V6_vrmpybusv_alt
10306 0 : O << " = vrmpybus(";
10307 0 : printOperand(MI, 1, O);
10308 : O << ',';
10309 0 : printOperand(MI, 2, O);
10310 0 : break;
10311 0 : case 199:
10312 : // V6_vrmpybv_acc_alt
10313 0 : O << " += vrmpyb(";
10314 0 : printOperand(MI, 2, O);
10315 : O << ',';
10316 0 : printOperand(MI, 3, O);
10317 : O << ')';
10318 : return;
10319 : break;
10320 0 : case 200:
10321 : // V6_vrmpybv_alt
10322 0 : O << " = vrmpyb(";
10323 0 : printOperand(MI, 1, O);
10324 : O << ',';
10325 0 : printOperand(MI, 2, O);
10326 : O << ')';
10327 : return;
10328 : break;
10329 0 : case 201:
10330 : // V6_vrmpyub_acc_alt, V6_vrmpyubi_acc_alt, V6_vrmpyubv_acc_alt
10331 0 : O << " += vrmpyub(";
10332 0 : printOperand(MI, 2, O);
10333 : O << ',';
10334 0 : printOperand(MI, 3, O);
10335 0 : break;
10336 0 : case 202:
10337 : // V6_vrmpyub_alt, V6_vrmpyubi_alt, V6_vrmpyubv_alt
10338 0 : O << " = vrmpyub(";
10339 0 : printOperand(MI, 1, O);
10340 : O << ',';
10341 0 : printOperand(MI, 2, O);
10342 0 : break;
10343 10 : case 203:
10344 : // V6_vrmpyub_rtt_acc_alt, V6_vrmpyub_acc, V6_vrmpyub_rtt_acc, V6_vrmpyub...
10345 10 : O << ".uw += vrmpy(";
10346 10 : printOperand(MI, 2, O);
10347 10 : O << ".ub,";
10348 10 : printOperand(MI, 3, O);
10349 10 : break;
10350 10 : case 204:
10351 : // V6_vrmpyub_rtt_alt, V6_vrmpyub, V6_vrmpyub_rtt, V6_vrmpyubi, V6_vrmpyu...
10352 10 : O << ".uw = vrmpy(";
10353 10 : printOperand(MI, 1, O);
10354 10 : O << ".ub,";
10355 10 : printOperand(MI, 2, O);
10356 10 : break;
10357 0 : case 205:
10358 : // V6_vroundhb_alt
10359 0 : O << " = vroundhb(";
10360 0 : printOperand(MI, 1, O);
10361 : O << ',';
10362 0 : printOperand(MI, 2, O);
10363 0 : O << "):sat";
10364 0 : return;
10365 : break;
10366 0 : case 206:
10367 : // V6_vroundhub_alt
10368 0 : O << " = vroundhub(";
10369 0 : printOperand(MI, 1, O);
10370 : O << ',';
10371 0 : printOperand(MI, 2, O);
10372 0 : O << "):sat";
10373 0 : return;
10374 : break;
10375 0 : case 207:
10376 : // V6_vrounduhub_alt
10377 0 : O << " = vrounduhub(";
10378 0 : printOperand(MI, 1, O);
10379 : O << ',';
10380 0 : printOperand(MI, 2, O);
10381 0 : O << "):sat";
10382 0 : return;
10383 : break;
10384 0 : case 208:
10385 : // V6_vrounduwuh_alt
10386 0 : O << " = vrounduwuh(";
10387 0 : printOperand(MI, 1, O);
10388 : O << ',';
10389 0 : printOperand(MI, 2, O);
10390 0 : O << "):sat";
10391 0 : return;
10392 : break;
10393 0 : case 209:
10394 : // V6_vroundwh_alt
10395 0 : O << " = vroundwh(";
10396 0 : printOperand(MI, 1, O);
10397 : O << ',';
10398 0 : printOperand(MI, 2, O);
10399 0 : O << "):sat";
10400 0 : return;
10401 : break;
10402 0 : case 210:
10403 : // V6_vroundwuh_alt
10404 0 : O << " = vroundwuh(";
10405 0 : printOperand(MI, 1, O);
10406 : O << ',';
10407 0 : printOperand(MI, 2, O);
10408 0 : O << "):sat";
10409 0 : return;
10410 : break;
10411 4 : case 211:
10412 : // V6_vrsadubi_acc_alt, A2_vrsadub_acc
10413 4 : O << " += vrsadub(";
10414 4 : printOperand(MI, 2, O);
10415 : O << ',';
10416 4 : printOperand(MI, 3, O);
10417 4 : break;
10418 4 : case 212:
10419 : // V6_vrsadubi_alt, A2_vrsadub
10420 4 : O << " = vrsadub(";
10421 4 : printOperand(MI, 1, O);
10422 : O << ',';
10423 4 : printOperand(MI, 2, O);
10424 4 : break;
10425 14 : case 213:
10426 : // V6_vsathub_alt, S2_svsathub, S2_vsathub, S2_vsathub_nopack
10427 14 : O << " = vsathub(";
10428 14 : printOperand(MI, 1, O);
10429 14 : break;
10430 0 : case 214:
10431 : // V6_vsatuwuh_alt
10432 0 : O << " = vsatuwuh(";
10433 0 : printOperand(MI, 1, O);
10434 : O << ',';
10435 0 : printOperand(MI, 2, O);
10436 : O << ')';
10437 : return;
10438 : break;
10439 9 : case 215:
10440 : // V6_vsatwh_alt, S2_vsatwh, S2_vsatwh_nopack
10441 9 : O << " = vsatwh(";
10442 9 : printOperand(MI, 1, O);
10443 9 : break;
10444 0 : case 216:
10445 : // V6_vsb_alt
10446 0 : O << " = vsxtb(";
10447 0 : printOperand(MI, 1, O);
10448 : O << ')';
10449 : return;
10450 : break;
10451 : case 217:
10452 : // V6_vscattermh_add_alt, V6_vscattermh_alt, V6_vscattermw_add_alt, V6_vs...
10453 : O << ',';
10454 : break;
10455 9 : case 218:
10456 : // V6_vscattermhq_alt, V6_vscattermwhq_alt, V6_vscattermwq_alt, V6_vscatt...
10457 9 : O << ") vscatter(";
10458 9 : printOperand(MI, 1, O);
10459 : O << ',';
10460 9 : printOperand(MI, 2, O);
10461 : O << ',';
10462 9 : printOperand(MI, 3, O);
10463 9 : break;
10464 0 : case 219:
10465 : // V6_vsh_alt
10466 0 : O << " = vsxth(";
10467 0 : printOperand(MI, 1, O);
10468 : O << ')';
10469 : return;
10470 : break;
10471 0 : case 220:
10472 : // V6_vshufeh_alt
10473 0 : O << " = vshuffeh(";
10474 0 : printOperand(MI, 1, O);
10475 : O << ',';
10476 0 : printOperand(MI, 2, O);
10477 : O << ')';
10478 : return;
10479 : break;
10480 0 : case 221:
10481 : // V6_vshuffb_alt
10482 0 : O << " = vshuffb(";
10483 0 : printOperand(MI, 1, O);
10484 : O << ')';
10485 : return;
10486 : break;
10487 0 : case 222:
10488 : // V6_vshuffeb_alt
10489 0 : O << " = vshuffeb(";
10490 0 : printOperand(MI, 1, O);
10491 : O << ',';
10492 0 : printOperand(MI, 2, O);
10493 : O << ')';
10494 : return;
10495 : break;
10496 0 : case 223:
10497 : // V6_vshuffh_alt
10498 0 : O << " = vshuffh(";
10499 0 : printOperand(MI, 1, O);
10500 : O << ')';
10501 : return;
10502 : break;
10503 0 : case 224:
10504 : // V6_vshuffob_alt
10505 0 : O << " = vshuffob(";
10506 0 : printOperand(MI, 1, O);
10507 : O << ',';
10508 0 : printOperand(MI, 2, O);
10509 : O << ')';
10510 : return;
10511 : break;
10512 0 : case 225:
10513 : // V6_vshufoeb_alt
10514 0 : O << " = vshuffoeb(";
10515 0 : printOperand(MI, 1, O);
10516 : O << ',';
10517 0 : printOperand(MI, 2, O);
10518 : O << ')';
10519 : return;
10520 : break;
10521 0 : case 226:
10522 : // V6_vshufoeh_alt
10523 0 : O << " = vshuffoeh(";
10524 0 : printOperand(MI, 1, O);
10525 : O << ',';
10526 0 : printOperand(MI, 2, O);
10527 : O << ')';
10528 : return;
10529 : break;
10530 0 : case 227:
10531 : // V6_vshufoh_alt
10532 0 : O << " = vshuffoh(";
10533 0 : printOperand(MI, 1, O);
10534 : O << ',';
10535 0 : printOperand(MI, 2, O);
10536 : O << ')';
10537 : return;
10538 : break;
10539 19 : case 228:
10540 : // V6_vsubh_alt, V6_vsubh_dv_alt, V6_vsubhsat_alt, V6_vsubhsat_dv_alt, V6...
10541 19 : O << " = vsubh(";
10542 19 : printOperand(MI, 1, O);
10543 : O << ',';
10544 19 : printOperand(MI, 2, O);
10545 19 : break;
10546 12 : case 229:
10547 : // V6_vsububh_alt, V6_vsububsat_alt, V6_vsububsat_dv_alt, A2_vsubub, A2_v...
10548 12 : O << " = vsubub(";
10549 12 : printOperand(MI, 1, O);
10550 : O << ',';
10551 12 : printOperand(MI, 2, O);
10552 12 : break;
10553 8 : case 230:
10554 : // V6_vsubuhsat_alt, V6_vsubuhsat_dv_alt, V6_vsubuhw_alt, A2_svsubuhs, A2...
10555 8 : O << " = vsubuh(";
10556 8 : printOperand(MI, 1, O);
10557 : O << ',';
10558 8 : printOperand(MI, 2, O);
10559 8 : break;
10560 0 : case 231:
10561 : // V6_vsubuwsat_alt, V6_vsubuwsat_dv_alt
10562 0 : O << " = vsubuw(";
10563 0 : printOperand(MI, 1, O);
10564 : O << ',';
10565 0 : printOperand(MI, 2, O);
10566 0 : O << "):sat";
10567 0 : return;
10568 : break;
10569 9 : case 232:
10570 : // V6_vsubw_alt, V6_vsubw_dv_alt, V6_vsubwsat_alt, V6_vsubwsat_dv_alt, A2...
10571 9 : O << " = vsubw(";
10572 9 : printOperand(MI, 1, O);
10573 : O << ',';
10574 9 : printOperand(MI, 2, O);
10575 9 : break;
10576 0 : case 233:
10577 : // V6_vtmpyb_acc_alt
10578 0 : O << " += vtmpyb(";
10579 0 : printOperand(MI, 2, O);
10580 : O << ',';
10581 0 : printOperand(MI, 3, O);
10582 : O << ')';
10583 : return;
10584 : break;
10585 0 : case 234:
10586 : // V6_vtmpyb_alt
10587 0 : O << " = vtmpyb(";
10588 0 : printOperand(MI, 1, O);
10589 : O << ',';
10590 0 : printOperand(MI, 2, O);
10591 : O << ')';
10592 : return;
10593 : break;
10594 0 : case 235:
10595 : // V6_vtmpybus_acc_alt
10596 0 : O << " += vtmpybus(";
10597 0 : printOperand(MI, 2, O);
10598 : O << ',';
10599 0 : printOperand(MI, 3, O);
10600 : O << ')';
10601 : return;
10602 : break;
10603 0 : case 236:
10604 : // V6_vtmpybus_alt
10605 0 : O << " = vtmpybus(";
10606 0 : printOperand(MI, 1, O);
10607 : O << ',';
10608 0 : printOperand(MI, 2, O);
10609 : O << ')';
10610 : return;
10611 : break;
10612 0 : case 237:
10613 : // V6_vtmpyhb_acc_alt
10614 0 : O << " += vtmpyhb(";
10615 0 : printOperand(MI, 2, O);
10616 : O << ',';
10617 0 : printOperand(MI, 3, O);
10618 : O << ')';
10619 : return;
10620 : break;
10621 0 : case 238:
10622 : // V6_vtmpyhb_alt
10623 0 : O << " = vtmpyhb(";
10624 0 : printOperand(MI, 1, O);
10625 : O << ',';
10626 0 : printOperand(MI, 2, O);
10627 : O << ')';
10628 : return;
10629 : break;
10630 0 : case 239:
10631 : // V6_vunpackb_alt
10632 0 : O << " = vunpackb(";
10633 0 : printOperand(MI, 1, O);
10634 : O << ')';
10635 : return;
10636 : break;
10637 0 : case 240:
10638 : // V6_vunpackh_alt
10639 0 : O << " = vunpackh(";
10640 0 : printOperand(MI, 1, O);
10641 : O << ')';
10642 : return;
10643 : break;
10644 0 : case 241:
10645 : // V6_vunpackob_alt
10646 0 : O << " |= vunpackob(";
10647 0 : printOperand(MI, 2, O);
10648 : O << ')';
10649 : return;
10650 : break;
10651 0 : case 242:
10652 : // V6_vunpackoh_alt
10653 0 : O << " |= vunpackoh(";
10654 0 : printOperand(MI, 2, O);
10655 : O << ')';
10656 : return;
10657 : break;
10658 0 : case 243:
10659 : // V6_vunpackub_alt
10660 0 : O << " = vunpackub(";
10661 0 : printOperand(MI, 1, O);
10662 : O << ')';
10663 : return;
10664 : break;
10665 0 : case 244:
10666 : // V6_vunpackuh_alt
10667 0 : O << " = vunpackuh(";
10668 0 : printOperand(MI, 1, O);
10669 : O << ')';
10670 : return;
10671 : break;
10672 0 : case 245:
10673 : // V6_vzb_alt
10674 0 : O << " = vzxtb(";
10675 0 : printOperand(MI, 1, O);
10676 : O << ')';
10677 : return;
10678 : break;
10679 0 : case 246:
10680 : // V6_vzh_alt
10681 0 : O << " = vzxth(";
10682 0 : printOperand(MI, 1, O);
10683 : O << ')';
10684 : return;
10685 : break;
10686 24 : case 247:
10687 : // A2_abs, A2_absp, A2_abssat
10688 24 : O << " = abs(";
10689 24 : printOperand(MI, 1, O);
10690 24 : break;
10691 334 : case 248:
10692 : // A2_and, A2_andir, A2_andp, A4_andn, A4_andnp, C2_and, C2_andn, C4_and_...
10693 334 : O << " = and(";
10694 334 : printOperand(MI, 1, O);
10695 334 : break;
10696 6 : case 249:
10697 : // A2_aslh
10698 6 : O << " = aslh(";
10699 6 : printOperand(MI, 1, O);
10700 : O << ')';
10701 : return;
10702 : break;
10703 18 : case 250:
10704 : // A2_asrh
10705 18 : O << " = asrh(";
10706 18 : printOperand(MI, 1, O);
10707 : O << ')';
10708 : return;
10709 : break;
10710 1846 : case 251:
10711 : // A2_combine_hh, A2_combine_hl, A2_combine_lh, A2_combine_ll, A2_combine...
10712 1846 : O << " = combine(";
10713 1846 : printOperand(MI, 1, O);
10714 1846 : break;
10715 173 : case 252:
10716 : // A2_combineii, A4_combineii, A4_combineir, TFRI64_V2_ext
10717 173 : O << " = combine(#";
10718 173 : printOperand(MI, 1, O);
10719 173 : break;
10720 53 : case 253:
10721 : // A2_max, A2_maxp
10722 53 : O << " = max(";
10723 53 : printOperand(MI, 1, O);
10724 : O << ',';
10725 53 : printOperand(MI, 2, O);
10726 : O << ')';
10727 : return;
10728 : break;
10729 10 : case 254:
10730 : // A2_maxu, A2_maxup
10731 10 : O << " = maxu(";
10732 10 : printOperand(MI, 1, O);
10733 : O << ',';
10734 10 : printOperand(MI, 2, O);
10735 : O << ')';
10736 : return;
10737 : break;
10738 32 : case 255:
10739 : // A2_min, A2_minp
10740 32 : O << " = min(";
10741 32 : printOperand(MI, 1, O);
10742 : O << ',';
10743 32 : printOperand(MI, 2, O);
10744 : O << ')';
10745 : return;
10746 : break;
10747 13 : case 256:
10748 : // A2_minu, A2_minup
10749 13 : O << " = minu(";
10750 13 : printOperand(MI, 1, O);
10751 : O << ',';
10752 13 : printOperand(MI, 2, O);
10753 : O << ')';
10754 : return;
10755 : break;
10756 141 : case 257:
10757 : // A2_or, A2_orir, A2_orp, A4_orn, A4_ornp, C2_or, C2_orn, C4_or_and, C4_...
10758 141 : O << " = or(";
10759 141 : printOperand(MI, 1, O);
10760 141 : break;
10761 21 : case 258:
10762 : // A2_roundsat, A4_round_ri, A4_round_ri_sat, A4_round_rr, A4_round_rr_sa...
10763 21 : O << " = round(";
10764 21 : printOperand(MI, 1, O);
10765 21 : break;
10766 9 : case 259:
10767 : // A2_sat
10768 9 : O << " = sat(";
10769 9 : printOperand(MI, 1, O);
10770 : O << ')';
10771 : return;
10772 : break;
10773 5 : case 260:
10774 : // A2_satb
10775 5 : O << " = satb(";
10776 5 : printOperand(MI, 1, O);
10777 : O << ')';
10778 : return;
10779 : break;
10780 26 : case 261:
10781 : // A2_sath
10782 26 : O << " = sath(";
10783 26 : printOperand(MI, 1, O);
10784 : O << ')';
10785 : return;
10786 : break;
10787 5 : case 262:
10788 : // A2_satub
10789 5 : O << " = satub(";
10790 5 : printOperand(MI, 1, O);
10791 : O << ')';
10792 : return;
10793 : break;
10794 5 : case 263:
10795 : // A2_satuh
10796 5 : O << " = satuh(";
10797 5 : printOperand(MI, 1, O);
10798 : O << ')';
10799 : return;
10800 : break;
10801 236 : case 264:
10802 : // A2_sub, A2_subh_h16_hh, A2_subh_h16_hl, A2_subh_h16_lh, A2_subh_h16_ll...
10803 236 : O << " = sub(";
10804 236 : break;
10805 124 : case 265:
10806 : // A2_subri, S4_subi_asl_ri, S4_subi_lsr_ri
10807 124 : O << " = sub(#";
10808 124 : printOperand(MI, 1, O);
10809 124 : break;
10810 14 : case 266:
10811 : // A2_swiz
10812 14 : O << " = swiz(";
10813 14 : printOperand(MI, 1, O);
10814 : O << ')';
10815 : return;
10816 : break;
10817 20 : case 267:
10818 : // A2_sxtb, SA1_sxtb
10819 20 : O << " = sxtb(";
10820 20 : printOperand(MI, 1, O);
10821 : O << ')';
10822 : return;
10823 : break;
10824 44 : case 268:
10825 : // A2_sxth, SA1_sxth
10826 44 : O << " = sxth(";
10827 44 : printOperand(MI, 1, O);
10828 : O << ')';
10829 : return;
10830 : break;
10831 7 : case 269:
10832 : // A2_sxtw
10833 7 : O << " = sxtw(";
10834 7 : printOperand(MI, 1, O);
10835 : O << ')';
10836 : return;
10837 : break;
10838 10 : case 270:
10839 : // A2_tfrih, HI
10840 10 : O << ".h = #";
10841 10 : break;
10842 10 : case 271:
10843 : // A2_tfril, LO
10844 10 : O << ".l = #";
10845 10 : break;
10846 5 : case 272:
10847 : // A2_vcmpbeq, A4_vcmpbeqi
10848 5 : O << " = vcmpb.eq(";
10849 5 : printOperand(MI, 1, O);
10850 5 : break;
10851 10 : case 273:
10852 : // A2_vcmpbgtu, A4_vcmpbgtui
10853 10 : O << " = vcmpb.gtu(";
10854 10 : printOperand(MI, 1, O);
10855 10 : break;
10856 16 : case 274:
10857 : // A2_vcmpheq, A4_vcmpheqi
10858 16 : O << " = vcmph.eq(";
10859 16 : printOperand(MI, 1, O);
10860 16 : break;
10861 26 : case 275:
10862 : // A2_vcmphgt, A4_vcmphgti
10863 26 : O << " = vcmph.gt(";
10864 26 : printOperand(MI, 1, O);
10865 26 : break;
10866 17 : case 276:
10867 : // A2_vcmphgtu, A4_vcmphgtui
10868 17 : O << " = vcmph.gtu(";
10869 17 : printOperand(MI, 1, O);
10870 17 : break;
10871 21 : case 277:
10872 : // A2_vcmpweq, A4_vcmpweqi
10873 21 : O << " = vcmpw.eq(";
10874 21 : printOperand(MI, 1, O);
10875 21 : break;
10876 15 : case 278:
10877 : // A2_vcmpwgt, A4_vcmpwgti
10878 15 : O << " = vcmpw.gt(";
10879 15 : printOperand(MI, 1, O);
10880 15 : break;
10881 16 : case 279:
10882 : // A2_vcmpwgtu, A4_vcmpwgtui
10883 16 : O << " = vcmpw.gtu(";
10884 16 : printOperand(MI, 1, O);
10885 16 : break;
10886 5 : case 280:
10887 : // A2_vconj
10888 5 : O << " = vconj(";
10889 5 : printOperand(MI, 1, O);
10890 5 : O << "):sat";
10891 5 : return;
10892 : break;
10893 2 : case 281:
10894 : // A2_vmaxuw
10895 2 : O << " = vmaxuw(";
10896 2 : printOperand(MI, 1, O);
10897 : O << ',';
10898 2 : printOperand(MI, 2, O);
10899 : O << ')';
10900 : return;
10901 : break;
10902 2 : case 282:
10903 : // A2_vminuw
10904 2 : O << " = vminuw(";
10905 2 : printOperand(MI, 1, O);
10906 : O << ',';
10907 2 : printOperand(MI, 2, O);
10908 : O << ')';
10909 : return;
10910 : break;
10911 4 : case 283:
10912 : // A2_vraddub
10913 4 : O << " = vraddub(";
10914 4 : printOperand(MI, 1, O);
10915 : O << ',';
10916 4 : printOperand(MI, 2, O);
10917 : O << ')';
10918 : return;
10919 : break;
10920 4 : case 284:
10921 : // A2_vraddub_acc
10922 4 : O << " += vraddub(";
10923 4 : printOperand(MI, 2, O);
10924 : O << ',';
10925 4 : printOperand(MI, 3, O);
10926 : O << ')';
10927 : return;
10928 : break;
10929 58 : case 285:
10930 : // A2_xor, A2_xorp, C2_xor, V6_pred_xor
10931 58 : O << " = xor(";
10932 58 : printOperand(MI, 1, O);
10933 : O << ',';
10934 58 : printOperand(MI, 2, O);
10935 : O << ')';
10936 : return;
10937 : break;
10938 16 : case 286:
10939 : // A2_zxth, SA1_zxth
10940 16 : O << " = zxth(";
10941 16 : printOperand(MI, 1, O);
10942 : O << ')';
10943 : return;
10944 : break;
10945 12 : case 287:
10946 : // A4_bitsplit, A4_bitspliti
10947 12 : O << " = bitsplit(";
10948 12 : printOperand(MI, 1, O);
10949 12 : break;
10950 15 : case 288:
10951 : // A4_cmpbeq, A4_cmpbeqi
10952 15 : O << " = cmpb.eq(";
10953 15 : printOperand(MI, 1, O);
10954 15 : break;
10955 10 : case 289:
10956 : // A4_cmpbgt, A4_cmpbgti
10957 10 : O << " = cmpb.gt(";
10958 10 : printOperand(MI, 1, O);
10959 10 : break;
10960 16 : case 290:
10961 : // A4_cmpbgtu, A4_cmpbgtui
10962 16 : O << " = cmpb.gtu(";
10963 16 : printOperand(MI, 1, O);
10964 16 : break;
10965 10 : case 291:
10966 : // A4_cmpheq, A4_cmpheqi
10967 10 : O << " = cmph.eq(";
10968 10 : printOperand(MI, 1, O);
10969 10 : break;
10970 10 : case 292:
10971 : // A4_cmphgt, A4_cmphgti
10972 10 : O << " = cmph.gt(";
10973 10 : printOperand(MI, 1, O);
10974 10 : break;
10975 11 : case 293:
10976 : // A4_cmphgtu, A4_cmphgtui
10977 11 : O << " = cmph.gtu(";
10978 11 : printOperand(MI, 1, O);
10979 11 : break;
10980 8 : case 294:
10981 : // A4_cround_ri, A4_cround_rr
10982 8 : O << " = cround(";
10983 8 : printOperand(MI, 1, O);
10984 8 : break;
10985 8 : case 295:
10986 : // A4_modwrapu
10987 8 : O << " = modwrap(";
10988 8 : printOperand(MI, 1, O);
10989 : O << ',';
10990 8 : printOperand(MI, 2, O);
10991 : O << ')';
10992 : return;
10993 : break;
10994 194 : case 296:
10995 : // A4_rcmpeq, A4_rcmpeqi, C2_cmpeq, C2_cmpeqi, C2_cmpeqp
10996 194 : O << " = cmp.eq(";
10997 194 : printOperand(MI, 1, O);
10998 194 : break;
10999 24 : case 297:
11000 : // A4_rcmpneq, A4_rcmpneqi, C4_cmpneq, C4_cmpneqi
11001 24 : O << " = !cmp.eq(";
11002 24 : printOperand(MI, 1, O);
11003 24 : break;
11004 4 : case 298:
11005 : // A4_tlbmatch
11006 4 : O << " = tlbmatch(";
11007 4 : printOperand(MI, 1, O);
11008 : O << ',';
11009 4 : printOperand(MI, 2, O);
11010 : O << ')';
11011 : return;
11012 : break;
11013 5 : case 299:
11014 : // A4_vcmpbeq_any
11015 5 : O << " = any8(vcmpb.eq(";
11016 5 : printOperand(MI, 1, O);
11017 : O << ',';
11018 5 : printOperand(MI, 2, O);
11019 5 : O << "))";
11020 5 : return;
11021 : break;
11022 6 : case 300:
11023 : // A4_vcmpbgt, A4_vcmpbgti
11024 6 : O << " = vcmpb.gt(";
11025 6 : printOperand(MI, 1, O);
11026 6 : break;
11027 4 : case 301:
11028 : // A4_vrmaxh
11029 4 : O << " = vrmaxh(";
11030 4 : printOperand(MI, 2, O);
11031 : O << ',';
11032 4 : printOperand(MI, 3, O);
11033 : O << ')';
11034 : return;
11035 : break;
11036 4 : case 302:
11037 : // A4_vrmaxuh
11038 4 : O << " = vrmaxuh(";
11039 4 : printOperand(MI, 2, O);
11040 : O << ',';
11041 4 : printOperand(MI, 3, O);
11042 : O << ')';
11043 : return;
11044 : break;
11045 4 : case 303:
11046 : // A4_vrmaxuw
11047 4 : O << " = vrmaxuw(";
11048 4 : printOperand(MI, 2, O);
11049 : O << ',';
11050 4 : printOperand(MI, 3, O);
11051 : O << ')';
11052 : return;
11053 : break;
11054 4 : case 304:
11055 : // A4_vrmaxw
11056 4 : O << " = vrmaxw(";
11057 4 : printOperand(MI, 2, O);
11058 : O << ',';
11059 4 : printOperand(MI, 3, O);
11060 : O << ')';
11061 : return;
11062 : break;
11063 4 : case 305:
11064 : // A4_vrminh
11065 4 : O << " = vrminh(";
11066 4 : printOperand(MI, 2, O);
11067 : O << ',';
11068 4 : printOperand(MI, 3, O);
11069 : O << ')';
11070 : return;
11071 : break;
11072 4 : case 306:
11073 : // A4_vrminuh
11074 4 : O << " = vrminuh(";
11075 4 : printOperand(MI, 2, O);
11076 : O << ',';
11077 4 : printOperand(MI, 3, O);
11078 : O << ')';
11079 : return;
11080 : break;
11081 4 : case 307:
11082 : // A4_vrminuw
11083 4 : O << " = vrminuw(";
11084 4 : printOperand(MI, 2, O);
11085 : O << ',';
11086 4 : printOperand(MI, 3, O);
11087 : O << ')';
11088 : return;
11089 : break;
11090 4 : case 308:
11091 : // A4_vrminw
11092 4 : O << " = vrminw(";
11093 4 : printOperand(MI, 2, O);
11094 : O << ',';
11095 4 : printOperand(MI, 3, O);
11096 : O << ')';
11097 : return;
11098 : break;
11099 4 : case 309:
11100 : // A5_vaddhubs
11101 4 : O << " = vaddhub(";
11102 4 : printOperand(MI, 1, O);
11103 : O << ',';
11104 4 : printOperand(MI, 2, O);
11105 4 : O << "):sat";
11106 4 : return;
11107 : break;
11108 2 : case 310:
11109 : // A6_vcmpbeq_notany
11110 2 : O << " = !any8(vcmpb.eq(";
11111 2 : printOperand(MI, 1, O);
11112 : O << ',';
11113 2 : printOperand(MI, 2, O);
11114 2 : O << "))";
11115 2 : return;
11116 : break;
11117 4 : case 311:
11118 : // C2_all8
11119 4 : O << " = all8(";
11120 4 : printOperand(MI, 1, O);
11121 : O << ')';
11122 : return;
11123 : break;
11124 4 : case 312:
11125 : // C2_any8
11126 4 : O << " = any8(";
11127 4 : printOperand(MI, 1, O);
11128 : O << ')';
11129 : return;
11130 : break;
11131 19 : case 313:
11132 : // C2_bitsclr, C2_bitsclri
11133 19 : O << " = bitsclr(";
11134 19 : printOperand(MI, 1, O);
11135 19 : break;
11136 5 : case 314:
11137 : // C2_bitsset
11138 5 : O << " = bitsset(";
11139 5 : printOperand(MI, 1, O);
11140 : O << ',';
11141 5 : printOperand(MI, 2, O);
11142 : O << ')';
11143 : return;
11144 : break;
11145 270 : case 315:
11146 : // C2_cmpgt, C2_cmpgti, C2_cmpgtp
11147 270 : O << " = cmp.gt(";
11148 270 : printOperand(MI, 1, O);
11149 270 : break;
11150 193 : case 316:
11151 : // C2_cmpgtu, C2_cmpgtui, C2_cmpgtup
11152 193 : O << " = cmp.gtu(";
11153 193 : printOperand(MI, 1, O);
11154 193 : break;
11155 47 : case 317:
11156 : // C2_mask
11157 47 : O << " = mask(";
11158 47 : printOperand(MI, 1, O);
11159 : O << ')';
11160 : return;
11161 : break;
11162 153 : case 318:
11163 : // C2_mux, C2_muxii, C2_muxir, C2_muxri
11164 153 : O << " = mux(";
11165 153 : printOperand(MI, 1, O);
11166 153 : break;
11167 4 : case 319:
11168 : // C2_vitpack
11169 4 : O << " = vitpack(";
11170 4 : printOperand(MI, 1, O);
11171 : O << ',';
11172 4 : printOperand(MI, 2, O);
11173 : O << ')';
11174 : return;
11175 : break;
11176 251 : case 320:
11177 : // C2_vmux, V6_vmux
11178 251 : O << " = vmux(";
11179 251 : printOperand(MI, 1, O);
11180 : O << ',';
11181 251 : printOperand(MI, 2, O);
11182 : O << ',';
11183 251 : printOperand(MI, 3, O);
11184 : O << ')';
11185 : return;
11186 : break;
11187 40 : case 321:
11188 : // C4_addipc
11189 40 : O << " = add(pc,#";
11190 40 : printOperand(MI, 1, O);
11191 : O << ')';
11192 : return;
11193 : break;
11194 5 : case 322:
11195 : // C4_cmplte, C4_cmpltei
11196 5 : O << " = !cmp.gt(";
11197 5 : printOperand(MI, 1, O);
11198 5 : break;
11199 5 : case 323:
11200 : // C4_cmplteu, C4_cmplteui
11201 5 : O << " = !cmp.gtu(";
11202 5 : printOperand(MI, 1, O);
11203 5 : break;
11204 4 : case 324:
11205 : // C4_fastcorner9
11206 4 : O << " = fastcorner9(";
11207 4 : printOperand(MI, 1, O);
11208 : O << ',';
11209 4 : printOperand(MI, 2, O);
11210 : O << ')';
11211 : return;
11212 : break;
11213 4 : case 325:
11214 : // C4_fastcorner9_not
11215 4 : O << " = !fastcorner9(";
11216 4 : printOperand(MI, 1, O);
11217 : O << ',';
11218 4 : printOperand(MI, 2, O);
11219 : O << ')';
11220 : return;
11221 : break;
11222 12 : case 326:
11223 : // C4_nbitsclr, C4_nbitsclri
11224 12 : O << " = !bitsclr(";
11225 12 : printOperand(MI, 1, O);
11226 12 : break;
11227 5 : case 327:
11228 : // C4_nbitsset
11229 5 : O << " = !bitsset(";
11230 5 : printOperand(MI, 1, O);
11231 : O << ',';
11232 5 : printOperand(MI, 2, O);
11233 : O << ')';
11234 : return;
11235 : break;
11236 0 : case 328:
11237 : // CONST32
11238 0 : O << " = CONST32(#";
11239 0 : printOperand(MI, 1, O);
11240 : O << ')';
11241 : return;
11242 : break;
11243 56 : case 329:
11244 : // CONST64
11245 56 : O << " = CONST64(#";
11246 56 : printOperand(MI, 1, O);
11247 : O << ')';
11248 : return;
11249 : break;
11250 39 : case 330:
11251 : // F2_conv_d2df
11252 39 : O << " = convert_d2df(";
11253 39 : printOperand(MI, 1, O);
11254 : O << ')';
11255 : return;
11256 : break;
11257 4 : case 331:
11258 : // F2_conv_d2sf
11259 4 : O << " = convert_d2sf(";
11260 4 : printOperand(MI, 1, O);
11261 : O << ')';
11262 : return;
11263 : break;
11264 42 : case 332:
11265 : // F2_conv_df2d, F2_conv_df2d_chop
11266 42 : O << " = convert_df2d(";
11267 42 : printOperand(MI, 1, O);
11268 42 : break;
11269 14 : case 333:
11270 : // F2_conv_df2sf
11271 14 : O << " = convert_df2sf(";
11272 14 : printOperand(MI, 1, O);
11273 : O << ')';
11274 : return;
11275 : break;
11276 8 : case 334:
11277 : // F2_conv_df2ud, F2_conv_df2ud_chop
11278 8 : O << " = convert_df2ud(";
11279 8 : printOperand(MI, 1, O);
11280 8 : break;
11281 8 : case 335:
11282 : // F2_conv_df2uw, F2_conv_df2uw_chop
11283 8 : O << " = convert_df2uw(";
11284 8 : printOperand(MI, 1, O);
11285 8 : break;
11286 14 : case 336:
11287 : // F2_conv_df2w, F2_conv_df2w_chop
11288 14 : O << " = convert_df2w(";
11289 14 : printOperand(MI, 1, O);
11290 14 : break;
11291 10 : case 337:
11292 : // F2_conv_sf2d, F2_conv_sf2d_chop
11293 10 : O << " = convert_sf2d(";
11294 10 : printOperand(MI, 1, O);
11295 10 : break;
11296 10 : case 338:
11297 : // F2_conv_sf2df
11298 10 : O << " = convert_sf2df(";
11299 10 : printOperand(MI, 1, O);
11300 : O << ')';
11301 : return;
11302 : break;
11303 8 : case 339:
11304 : // F2_conv_sf2ud, F2_conv_sf2ud_chop
11305 8 : O << " = convert_sf2ud(";
11306 8 : printOperand(MI, 1, O);
11307 8 : break;
11308 8 : case 340:
11309 : // F2_conv_sf2uw, F2_conv_sf2uw_chop
11310 8 : O << " = convert_sf2uw(";
11311 8 : printOperand(MI, 1, O);
11312 8 : break;
11313 13 : case 341:
11314 : // F2_conv_sf2w, F2_conv_sf2w_chop
11315 13 : O << " = convert_sf2w(";
11316 13 : printOperand(MI, 1, O);
11317 13 : break;
11318 4 : case 342:
11319 : // F2_conv_ud2df
11320 4 : O << " = convert_ud2df(";
11321 4 : printOperand(MI, 1, O);
11322 : O << ')';
11323 : return;
11324 : break;
11325 4 : case 343:
11326 : // F2_conv_ud2sf
11327 4 : O << " = convert_ud2sf(";
11328 4 : printOperand(MI, 1, O);
11329 : O << ')';
11330 : return;
11331 : break;
11332 4 : case 344:
11333 : // F2_conv_uw2df
11334 4 : O << " = convert_uw2df(";
11335 4 : printOperand(MI, 1, O);
11336 : O << ')';
11337 : return;
11338 : break;
11339 4 : case 345:
11340 : // F2_conv_uw2sf
11341 4 : O << " = convert_uw2sf(";
11342 4 : printOperand(MI, 1, O);
11343 : O << ')';
11344 : return;
11345 : break;
11346 5 : case 346:
11347 : // F2_conv_w2df
11348 5 : O << " = convert_w2df(";
11349 5 : printOperand(MI, 1, O);
11350 : O << ')';
11351 : return;
11352 : break;
11353 7 : case 347:
11354 : // F2_conv_w2sf
11355 7 : O << " = convert_w2sf(";
11356 7 : printOperand(MI, 1, O);
11357 : O << ')';
11358 : return;
11359 : break;
11360 4 : case 348:
11361 : // F2_dfclass
11362 4 : O << " = dfclass(";
11363 4 : printOperand(MI, 1, O);
11364 4 : O << ",#";
11365 4 : printOperand(MI, 2, O);
11366 : O << ')';
11367 : return;
11368 : break;
11369 5 : case 349:
11370 : // F2_dfcmpeq
11371 5 : O << " = dfcmp.eq(";
11372 5 : printOperand(MI, 1, O);
11373 : O << ',';
11374 5 : printOperand(MI, 2, O);
11375 : O << ')';
11376 : return;
11377 : break;
11378 6 : case 350:
11379 : // F2_dfcmpge
11380 6 : O << " = dfcmp.ge(";
11381 6 : printOperand(MI, 1, O);
11382 : O << ',';
11383 6 : printOperand(MI, 2, O);
11384 : O << ')';
11385 : return;
11386 : break;
11387 5 : case 351:
11388 : // F2_dfcmpgt
11389 5 : O << " = dfcmp.gt(";
11390 5 : printOperand(MI, 1, O);
11391 : O << ',';
11392 5 : printOperand(MI, 2, O);
11393 : O << ')';
11394 : return;
11395 : break;
11396 5 : case 352:
11397 : // F2_dfcmpuo
11398 5 : O << " = dfcmp.uo(";
11399 5 : printOperand(MI, 1, O);
11400 : O << ',';
11401 5 : printOperand(MI, 2, O);
11402 : O << ')';
11403 : return;
11404 : break;
11405 8 : case 353:
11406 : // F2_dfimm_n, F2_dfimm_p
11407 8 : O << " = dfmake(#";
11408 8 : printOperand(MI, 1, O);
11409 8 : break;
11410 18 : case 354:
11411 : // F2_sfadd
11412 18 : O << " = sfadd(";
11413 18 : printOperand(MI, 1, O);
11414 : O << ',';
11415 18 : printOperand(MI, 2, O);
11416 : O << ')';
11417 : return;
11418 : break;
11419 5 : case 355:
11420 : // F2_sfclass
11421 5 : O << " = sfclass(";
11422 5 : printOperand(MI, 1, O);
11423 5 : O << ",#";
11424 5 : printOperand(MI, 2, O);
11425 : O << ')';
11426 : return;
11427 : break;
11428 6 : case 356:
11429 : // F2_sfcmpeq
11430 6 : O << " = sfcmp.eq(";
11431 6 : printOperand(MI, 1, O);
11432 : O << ',';
11433 6 : printOperand(MI, 2, O);
11434 : O << ')';
11435 : return;
11436 : break;
11437 8 : case 357:
11438 : // F2_sfcmpge
11439 8 : O << " = sfcmp.ge(";
11440 8 : printOperand(MI, 1, O);
11441 : O << ',';
11442 8 : printOperand(MI, 2, O);
11443 : O << ')';
11444 : return;
11445 : break;
11446 55 : case 358:
11447 : // F2_sfcmpgt
11448 55 : O << " = sfcmp.gt(";
11449 55 : printOperand(MI, 1, O);
11450 : O << ',';
11451 55 : printOperand(MI, 2, O);
11452 : O << ')';
11453 : return;
11454 : break;
11455 10 : case 359:
11456 : // F2_sfcmpuo
11457 10 : O << " = sfcmp.uo(";
11458 10 : printOperand(MI, 1, O);
11459 : O << ',';
11460 10 : printOperand(MI, 2, O);
11461 : O << ')';
11462 : return;
11463 : break;
11464 4 : case 360:
11465 : // F2_sffixupd
11466 4 : O << " = sffixupd(";
11467 4 : printOperand(MI, 1, O);
11468 : O << ',';
11469 4 : printOperand(MI, 2, O);
11470 : O << ')';
11471 : return;
11472 : break;
11473 4 : case 361:
11474 : // F2_sffixupn
11475 4 : O << " = sffixupn(";
11476 4 : printOperand(MI, 1, O);
11477 : O << ',';
11478 4 : printOperand(MI, 2, O);
11479 : O << ')';
11480 : return;
11481 : break;
11482 4 : case 362:
11483 : // F2_sffixupr
11484 4 : O << " = sffixupr(";
11485 4 : printOperand(MI, 1, O);
11486 : O << ')';
11487 : return;
11488 : break;
11489 32 : case 363:
11490 : // F2_sffma, F2_sffma_lib, F2_sffma_sc
11491 32 : O << " += sfmpy(";
11492 32 : printOperand(MI, 2, O);
11493 : O << ',';
11494 32 : printOperand(MI, 3, O);
11495 32 : break;
11496 9 : case 364:
11497 : // F2_sffms, F2_sffms_lib
11498 9 : O << " -= sfmpy(";
11499 9 : printOperand(MI, 2, O);
11500 : O << ',';
11501 9 : printOperand(MI, 3, O);
11502 9 : break;
11503 8 : case 365:
11504 : // F2_sfimm_n, F2_sfimm_p
11505 8 : O << " = sfmake(#";
11506 8 : printOperand(MI, 1, O);
11507 8 : break;
11508 9 : case 366:
11509 : // F2_sfmax
11510 9 : O << " = sfmax(";
11511 9 : printOperand(MI, 1, O);
11512 : O << ',';
11513 9 : printOperand(MI, 2, O);
11514 : O << ')';
11515 : return;
11516 : break;
11517 9 : case 367:
11518 : // F2_sfmin
11519 9 : O << " = sfmin(";
11520 9 : printOperand(MI, 1, O);
11521 : O << ',';
11522 9 : printOperand(MI, 2, O);
11523 : O << ')';
11524 : return;
11525 : break;
11526 24 : case 368:
11527 : // F2_sfmpy
11528 24 : O << " = sfmpy(";
11529 24 : printOperand(MI, 1, O);
11530 : O << ',';
11531 24 : printOperand(MI, 2, O);
11532 : O << ')';
11533 : return;
11534 : break;
11535 10 : case 369:
11536 : // F2_sfsub
11537 10 : O << " = sfsub(";
11538 10 : printOperand(MI, 1, O);
11539 : O << ',';
11540 10 : printOperand(MI, 2, O);
11541 : O << ')';
11542 : return;
11543 : break;
11544 6 : case 370:
11545 : // J2_callf, J2_callt
11546 6 : O << ") call ";
11547 6 : printBrtarget(MI, 1, O);
11548 6 : return;
11549 : break;
11550 6 : case 371:
11551 : // J2_callrf, J2_callrt
11552 6 : O << ") callr ";
11553 6 : printOperand(MI, 1, O);
11554 6 : return;
11555 : break;
11556 346 : case 372:
11557 : // J2_jumpf, J2_jumpt
11558 346 : O << ") jump:nt ";
11559 346 : printBrtarget(MI, 1, O);
11560 346 : return;
11561 : break;
11562 23 : case 373:
11563 : // J2_jumpfnew, J2_jumptnew
11564 23 : O << ".new) jump:nt ";
11565 23 : printBrtarget(MI, 1, O);
11566 23 : return;
11567 : break;
11568 43 : case 374:
11569 : // J2_jumpfnewpt, J2_jumptnewpt
11570 43 : O << ".new) jump:t ";
11571 43 : printBrtarget(MI, 1, O);
11572 43 : return;
11573 : break;
11574 0 : case 375:
11575 : // J2_jumpfpt, J2_jumptpt
11576 0 : O << ") jump:t ";
11577 0 : printBrtarget(MI, 1, O);
11578 0 : return;
11579 : break;
11580 36 : case 376:
11581 : // J2_jumprf, J2_jumprt, PS_jmpretf, PS_jmprett
11582 36 : O << ") jumpr:nt ";
11583 36 : printOperand(MI, 1, O);
11584 36 : return;
11585 : break;
11586 94 : case 377:
11587 : // J2_jumprfnew, J2_jumprtnew, PS_jmpretfnew, PS_jmprettnew
11588 94 : O << ".new) jumpr:nt ";
11589 94 : printOperand(MI, 1, O);
11590 94 : return;
11591 : break;
11592 4 : case 378:
11593 : // J2_jumprfnewpt, J2_jumprtnewpt, PS_jmpretfnewpt, PS_jmprettnewpt
11594 4 : O << ".new) jumpr:t ";
11595 4 : printOperand(MI, 1, O);
11596 4 : return;
11597 : break;
11598 0 : case 379:
11599 : // J2_jumprfpt, J2_jumprtpt
11600 0 : O << ") jumpr:t ";
11601 0 : printOperand(MI, 1, O);
11602 0 : return;
11603 : break;
11604 2 : case 380:
11605 : // J2_jumprgtez
11606 2 : O << ">=#0) jump:nt ";
11607 2 : printBrtarget(MI, 1, O);
11608 2 : return;
11609 : break;
11610 2 : case 381:
11611 : // J2_jumprgtezpt
11612 2 : O << ">=#0) jump:t ";
11613 2 : printBrtarget(MI, 1, O);
11614 2 : return;
11615 : break;
11616 2 : case 382:
11617 : // J2_jumprltez
11618 2 : O << "<=#0) jump:nt ";
11619 2 : printBrtarget(MI, 1, O);
11620 2 : return;
11621 : break;
11622 2 : case 383:
11623 : // J2_jumprltezpt
11624 2 : O << "<=#0) jump:t ";
11625 2 : printBrtarget(MI, 1, O);
11626 2 : return;
11627 : break;
11628 2 : case 384:
11629 : // J2_jumprnz
11630 2 : O << "==#0) jump:nt ";
11631 2 : printBrtarget(MI, 1, O);
11632 2 : return;
11633 : break;
11634 3 : case 385:
11635 : // J2_jumprnzpt
11636 3 : O << "==#0) jump:t ";
11637 3 : printBrtarget(MI, 1, O);
11638 3 : return;
11639 : break;
11640 2 : case 386:
11641 : // J2_jumprz
11642 2 : O << "!=#0) jump:nt ";
11643 2 : printBrtarget(MI, 1, O);
11644 2 : return;
11645 : break;
11646 2 : case 387:
11647 : // J2_jumprzpt
11648 2 : O << "!=#0) jump:t ";
11649 2 : printBrtarget(MI, 1, O);
11650 2 : return;
11651 : break;
11652 2021 : case 388:
11653 : // J2_loop0i, J2_loop0iext, J2_loop1i, J2_loop1iext, J2_ploop1si, J2_ploo...
11654 2021 : O << ",#";
11655 2021 : break;
11656 48 : case 389:
11657 : // J4_cmpeq_f_jumpnv_nt, J4_cmpeq_f_jumpnv_t, J4_cmpeq_t_jumpnv_nt, J4_cm...
11658 48 : O << ".new,";
11659 48 : printOperand(MI, 1, O);
11660 48 : break;
11661 121 : case 390:
11662 : // J4_cmpeqi_f_jumpnv_nt, J4_cmpeqi_f_jumpnv_t, J4_cmpeqi_t_jumpnv_nt, J4...
11663 121 : O << ".new,#";
11664 121 : printOperand(MI, 1, O);
11665 121 : break;
11666 4 : case 391:
11667 : // J4_tstbit0_f_jumpnv_nt, J4_tstbit0_t_jumpnv_nt
11668 4 : O << ".new,#0)) jump:nt ";
11669 4 : printBrtarget(MI, 1, O);
11670 4 : return;
11671 : break;
11672 4 : case 392:
11673 : // J4_tstbit0_f_jumpnv_t, J4_tstbit0_t_jumpnv_t
11674 4 : O << ".new,#0)) jump:t ";
11675 4 : printBrtarget(MI, 1, O);
11676 4 : return;
11677 : break;
11678 2 : case 393:
11679 : // J4_tstbit0_fp0_jump_nt
11680 2 : O << ",#0); if (!p0.new) jump:nt ";
11681 2 : printBrtarget(MI, 1, O);
11682 2 : return;
11683 : break;
11684 5 : case 394:
11685 : // J4_tstbit0_fp0_jump_t
11686 5 : O << ",#0); if (!p0.new) jump:t ";
11687 5 : printBrtarget(MI, 1, O);
11688 5 : return;
11689 : break;
11690 2 : case 395:
11691 : // J4_tstbit0_fp1_jump_nt
11692 2 : O << ",#0); if (!p1.new) jump:nt ";
11693 2 : printBrtarget(MI, 1, O);
11694 2 : return;
11695 : break;
11696 2 : case 396:
11697 : // J4_tstbit0_fp1_jump_t
11698 2 : O << ",#0); if (!p1.new) jump:t ";
11699 2 : printBrtarget(MI, 1, O);
11700 2 : return;
11701 : break;
11702 2 : case 397:
11703 : // J4_tstbit0_tp0_jump_nt
11704 2 : O << ",#0); if (p0.new) jump:nt ";
11705 2 : printBrtarget(MI, 1, O);
11706 2 : return;
11707 : break;
11708 3 : case 398:
11709 : // J4_tstbit0_tp0_jump_t
11710 3 : O << ",#0); if (p0.new) jump:t ";
11711 3 : printBrtarget(MI, 1, O);
11712 3 : return;
11713 : break;
11714 2 : case 399:
11715 : // J4_tstbit0_tp1_jump_nt
11716 2 : O << ",#0); if (p1.new) jump:nt ";
11717 2 : printBrtarget(MI, 1, O);
11718 2 : return;
11719 : break;
11720 2 : case 400:
11721 : // J4_tstbit0_tp1_jump_t
11722 2 : O << ",#0); if (p1.new) jump:t ";
11723 2 : printBrtarget(MI, 1, O);
11724 2 : return;
11725 : break;
11726 7 : case 401:
11727 : // L2_deallocframe
11728 7 : O << " = deallocframe(";
11729 7 : printOperand(MI, 1, O);
11730 7 : O << "):raw";
11731 7 : return;
11732 : break;
11733 13 : case 402:
11734 : // L2_loadrbgp
11735 13 : O << " = memb(gp+#";
11736 13 : printOperand(MI, 1, O);
11737 : O << ')';
11738 : return;
11739 : break;
11740 57 : case 403:
11741 : // L2_loadrdgp
11742 57 : O << " = memd(gp+#";
11743 57 : printOperand(MI, 1, O);
11744 : O << ')';
11745 : return;
11746 : break;
11747 8 : case 404:
11748 : // L2_loadrhgp
11749 8 : O << " = memh(gp+#";
11750 8 : printOperand(MI, 1, O);
11751 : O << ')';
11752 : return;
11753 : break;
11754 145 : case 405:
11755 : // L2_loadrigp
11756 145 : O << " = memw(gp+#";
11757 145 : printOperand(MI, 1, O);
11758 : O << ')';
11759 : return;
11760 : break;
11761 30 : case 406:
11762 : // L2_loadrubgp
11763 30 : O << " = memub(gp+#";
11764 30 : printOperand(MI, 1, O);
11765 : O << ')';
11766 : return;
11767 : break;
11768 19 : case 407:
11769 : // L2_loadruhgp
11770 19 : O << " = memuh(gp+#";
11771 19 : printOperand(MI, 1, O);
11772 : O << ')';
11773 : return;
11774 : break;
11775 57 : case 408:
11776 : // L2_loadw_locked
11777 57 : O << " = memw_locked(";
11778 57 : printOperand(MI, 1, O);
11779 : O << ')';
11780 : return;
11781 : break;
11782 5996 : case 409:
11783 : // L4_add_memopb_io, L4_add_memoph_io, L4_add_memopw_io, L4_and_memopb_io...
11784 5996 : O << "+#";
11785 5996 : printOperand(MI, 1, O);
11786 5996 : break;
11787 46 : case 410:
11788 : // L4_loadd_locked
11789 46 : O << " = memd_locked(";
11790 46 : printOperand(MI, 1, O);
11791 : O << ')';
11792 : return;
11793 : break;
11794 1745 : case 411:
11795 : // L4_return
11796 1745 : O << " = dealloc_return(";
11797 1745 : printOperand(MI, 1, O);
11798 1745 : O << "):raw";
11799 1745 : return;
11800 : break;
11801 48 : case 412:
11802 : // M2_acci, M2_accii
11803 48 : O << " += add(";
11804 48 : printOperand(MI, 2, O);
11805 48 : break;
11806 4 : case 413:
11807 : // M2_cmaci_s0
11808 4 : O << " += cmpyi(";
11809 4 : printOperand(MI, 2, O);
11810 : O << ',';
11811 4 : printOperand(MI, 3, O);
11812 : O << ')';
11813 : return;
11814 : break;
11815 4 : case 414:
11816 : // M2_cmacr_s0
11817 4 : O << " += cmpyr(";
11818 4 : printOperand(MI, 2, O);
11819 : O << ',';
11820 4 : printOperand(MI, 3, O);
11821 : O << ')';
11822 : return;
11823 : break;
11824 16 : case 415:
11825 : // M2_cmacs_s0, M2_cmacs_s1, M2_cmacsc_s0, M2_cmacsc_s1
11826 16 : O << " += cmpy(";
11827 16 : printOperand(MI, 2, O);
11828 : O << ',';
11829 16 : printOperand(MI, 3, O);
11830 16 : break;
11831 4 : case 416:
11832 : // M2_cmpyi_s0
11833 4 : O << " = cmpyi(";
11834 4 : printOperand(MI, 1, O);
11835 : O << ',';
11836 4 : printOperand(MI, 2, O);
11837 : O << ')';
11838 : return;
11839 : break;
11840 4 : case 417:
11841 : // M2_cmpyr_s0
11842 4 : O << " = cmpyr(";
11843 4 : printOperand(MI, 1, O);
11844 : O << ',';
11845 4 : printOperand(MI, 2, O);
11846 : O << ')';
11847 : return;
11848 : break;
11849 32 : case 418:
11850 : // M2_cmpyrs_s0, M2_cmpyrs_s1, M2_cmpyrsc_s0, M2_cmpyrsc_s1, M2_cmpys_s0,...
11851 32 : O << " = cmpy(";
11852 32 : printOperand(MI, 1, O);
11853 : O << ',';
11854 32 : printOperand(MI, 2, O);
11855 32 : break;
11856 16 : case 419:
11857 : // M2_cnacs_s0, M2_cnacs_s1, M2_cnacsc_s0, M2_cnacsc_s1
11858 16 : O << " -= cmpy(";
11859 16 : printOperand(MI, 2, O);
11860 : O << ',';
11861 16 : printOperand(MI, 3, O);
11862 16 : break;
11863 91 : case 420:
11864 : // M2_dpmpyss_acc_s0, M2_mpy_acc_hh_s0, M2_mpy_acc_hh_s1, M2_mpy_acc_hl_s...
11865 91 : O << " += mpy(";
11866 91 : printOperand(MI, 2, O);
11867 91 : break;
11868 82 : case 421:
11869 : // M2_dpmpyss_nac_s0, M2_mpy_nac_hh_s0, M2_mpy_nac_hh_s1, M2_mpy_nac_hl_s...
11870 82 : O << " -= mpy(";
11871 82 : printOperand(MI, 2, O);
11872 82 : break;
11873 212 : case 422:
11874 : // M2_dpmpyss_rnd_s0, M2_dpmpyss_s0, M2_hmmpyh_rs1, M2_hmmpyh_s1, M2_hmmp...
11875 212 : O << " = mpy(";
11876 212 : printOperand(MI, 1, O);
11877 212 : break;
11878 55 : case 423:
11879 : // M2_dpmpyuu_acc_s0, M2_mpyu_acc_hh_s0, M2_mpyu_acc_hh_s1, M2_mpyu_acc_h...
11880 55 : O << " += mpyu(";
11881 55 : printOperand(MI, 2, O);
11882 55 : break;
11883 53 : case 424:
11884 : // M2_dpmpyuu_nac_s0, M2_mpyu_nac_hh_s0, M2_mpyu_nac_hh_s1, M2_mpyu_nac_h...
11885 53 : O << " -= mpyu(";
11886 53 : printOperand(MI, 2, O);
11887 53 : break;
11888 81 : case 425:
11889 : // M2_dpmpyuu_s0, M2_mpyu_hh_s0, M2_mpyu_hh_s1, M2_mpyu_hl_s0, M2_mpyu_hl...
11890 81 : O << " = mpyu(";
11891 81 : printOperand(MI, 1, O);
11892 81 : break;
11893 125 : case 426:
11894 : // M2_maci, M2_macsip
11895 125 : O << " += mpyi(";
11896 125 : printOperand(MI, 2, O);
11897 125 : break;
11898 9 : case 427:
11899 : // M2_macsin
11900 9 : O << " -= mpyi(";
11901 9 : printOperand(MI, 2, O);
11902 9 : O << ",#";
11903 9 : printOperand(MI, 3, O);
11904 : O << ')';
11905 : return;
11906 : break;
11907 8 : case 428:
11908 : // M2_mmachs_rs0, M2_mmachs_rs1, M2_mmachs_s0, M2_mmachs_s1
11909 8 : O << " += vmpywoh(";
11910 8 : printOperand(MI, 2, O);
11911 : O << ',';
11912 8 : printOperand(MI, 3, O);
11913 8 : break;
11914 8 : case 429:
11915 : // M2_mmacls_rs0, M2_mmacls_rs1, M2_mmacls_s0, M2_mmacls_s1
11916 8 : O << " += vmpyweh(";
11917 8 : printOperand(MI, 2, O);
11918 : O << ',';
11919 8 : printOperand(MI, 3, O);
11920 8 : break;
11921 8 : case 430:
11922 : // M2_mmacuhs_rs0, M2_mmacuhs_rs1, M2_mmacuhs_s0, M2_mmacuhs_s1
11923 8 : O << " += vmpywouh(";
11924 8 : printOperand(MI, 2, O);
11925 : O << ',';
11926 8 : printOperand(MI, 3, O);
11927 8 : break;
11928 8 : case 431:
11929 : // M2_mmaculs_rs0, M2_mmaculs_rs1, M2_mmaculs_s0, M2_mmaculs_s1
11930 8 : O << " += vmpyweuh(";
11931 8 : printOperand(MI, 2, O);
11932 : O << ',';
11933 8 : printOperand(MI, 3, O);
11934 8 : break;
11935 16 : case 432:
11936 : // M2_mmpyh_rs0, M2_mmpyh_rs1, M2_mmpyh_s0, M2_mmpyh_s1
11937 16 : O << " = vmpywoh(";
11938 16 : printOperand(MI, 1, O);
11939 : O << ',';
11940 16 : printOperand(MI, 2, O);
11941 16 : break;
11942 17 : case 433:
11943 : // M2_mmpyl_rs0, M2_mmpyl_rs1, M2_mmpyl_s0, M2_mmpyl_s1
11944 17 : O << " = vmpyweh(";
11945 17 : printOperand(MI, 1, O);
11946 : O << ',';
11947 17 : printOperand(MI, 2, O);
11948 17 : break;
11949 16 : case 434:
11950 : // M2_mmpyuh_rs0, M2_mmpyuh_rs1, M2_mmpyuh_s0, M2_mmpyuh_s1
11951 16 : O << " = vmpywouh(";
11952 16 : printOperand(MI, 1, O);
11953 : O << ',';
11954 16 : printOperand(MI, 2, O);
11955 16 : break;
11956 20 : case 435:
11957 : // M2_mmpyul_rs0, M2_mmpyul_rs1, M2_mmpyul_s0, M2_mmpyul_s1
11958 20 : O << " = vmpyweuh(";
11959 20 : printOperand(MI, 1, O);
11960 : O << ',';
11961 20 : printOperand(MI, 2, O);
11962 20 : break;
11963 2 : case 436:
11964 : // M2_mpysin
11965 2 : O << " = -mpyi(";
11966 2 : printOperand(MI, 1, O);
11967 2 : O << ",#";
11968 2 : printOperand(MI, 2, O);
11969 : O << ')';
11970 : return;
11971 : break;
11972 25 : case 437:
11973 : // M2_mpysip
11974 25 : O << " = +mpyi(";
11975 25 : printOperand(MI, 1, O);
11976 25 : O << ",#";
11977 25 : printOperand(MI, 2, O);
11978 : O << ')';
11979 : return;
11980 : break;
11981 4 : case 438:
11982 : // M2_mpysu_up
11983 4 : O << " = mpysu(";
11984 4 : printOperand(MI, 1, O);
11985 : O << ',';
11986 4 : printOperand(MI, 2, O);
11987 : O << ')';
11988 : return;
11989 : break;
11990 9 : case 439:
11991 : // M2_nacci, M2_naccii
11992 9 : O << " -= add(";
11993 9 : printOperand(MI, 2, O);
11994 9 : break;
11995 4 : case 440:
11996 : // M2_subacc
11997 4 : O << " += sub(";
11998 4 : printOperand(MI, 2, O);
11999 : O << ',';
12000 4 : printOperand(MI, 3, O);
12001 : O << ')';
12002 : return;
12003 : break;
12004 4 : case 441:
12005 : // M2_vcmac_s0_sat_i
12006 4 : O << " += vcmpyi(";
12007 4 : printOperand(MI, 2, O);
12008 : O << ',';
12009 4 : printOperand(MI, 3, O);
12010 4 : O << "):sat";
12011 4 : return;
12012 : break;
12013 4 : case 442:
12014 : // M2_vcmac_s0_sat_r
12015 4 : O << " += vcmpyr(";
12016 4 : printOperand(MI, 2, O);
12017 : O << ',';
12018 4 : printOperand(MI, 3, O);
12019 4 : O << "):sat";
12020 4 : return;
12021 : break;
12022 8 : case 443:
12023 : // M2_vcmpy_s0_sat_i, M2_vcmpy_s1_sat_i
12024 8 : O << " = vcmpyi(";
12025 8 : printOperand(MI, 1, O);
12026 : O << ',';
12027 8 : printOperand(MI, 2, O);
12028 8 : break;
12029 8 : case 444:
12030 : // M2_vcmpy_s0_sat_r, M2_vcmpy_s1_sat_r
12031 8 : O << " = vcmpyr(";
12032 8 : printOperand(MI, 1, O);
12033 : O << ',';
12034 8 : printOperand(MI, 2, O);
12035 8 : break;
12036 20 : case 445:
12037 : // M2_vdmacs_s0, M2_vdmacs_s1
12038 20 : O << " += vdmpy(";
12039 20 : printOperand(MI, 2, O);
12040 : O << ',';
12041 20 : printOperand(MI, 3, O);
12042 20 : break;
12043 12 : case 446:
12044 : // M2_vdmpyrs_s0, M2_vdmpyrs_s1, M2_vdmpys_s0, M2_vdmpys_s1
12045 12 : O << " = vdmpy(";
12046 12 : printOperand(MI, 1, O);
12047 : O << ',';
12048 12 : printOperand(MI, 2, O);
12049 12 : break;
12050 12 : case 447:
12051 : // M2_vmac2es, M2_vmac2es_s0, M2_vmac2es_s1
12052 12 : O << " += vmpyeh(";
12053 12 : printOperand(MI, 2, O);
12054 : O << ',';
12055 12 : printOperand(MI, 3, O);
12056 12 : break;
12057 8 : case 448:
12058 : // M2_vmac2su_s0, M2_vmac2su_s1
12059 8 : O << " += vmpyhsu(";
12060 8 : printOperand(MI, 2, O);
12061 : O << ',';
12062 8 : printOperand(MI, 3, O);
12063 8 : break;
12064 8 : case 449:
12065 : // M2_vmpy2es_s0, M2_vmpy2es_s1
12066 8 : O << " = vmpyeh(";
12067 8 : printOperand(MI, 1, O);
12068 : O << ',';
12069 8 : printOperand(MI, 2, O);
12070 8 : break;
12071 8 : case 450:
12072 : // M2_vmpy2su_s0, M2_vmpy2su_s1
12073 8 : O << " = vmpyhsu(";
12074 8 : printOperand(MI, 1, O);
12075 : O << ',';
12076 8 : printOperand(MI, 2, O);
12077 8 : break;
12078 4 : case 451:
12079 : // M2_vraddh
12080 4 : O << " = vraddh(";
12081 4 : printOperand(MI, 1, O);
12082 : O << ',';
12083 4 : printOperand(MI, 2, O);
12084 : O << ')';
12085 : return;
12086 : break;
12087 4 : case 452:
12088 : // M2_vradduh
12089 4 : O << " = vradduh(";
12090 4 : printOperand(MI, 1, O);
12091 : O << ',';
12092 4 : printOperand(MI, 2, O);
12093 : O << ')';
12094 : return;
12095 : break;
12096 4 : case 453:
12097 : // M2_vrcmaci_s0, M2_vrcmaci_s0c
12098 4 : O << " += vrcmpyi(";
12099 4 : printOperand(MI, 2, O);
12100 : O << ',';
12101 4 : printOperand(MI, 3, O);
12102 4 : break;
12103 4 : case 454:
12104 : // M2_vrcmacr_s0, M2_vrcmacr_s0c
12105 4 : O << " += vrcmpyr(";
12106 4 : printOperand(MI, 2, O);
12107 : O << ',';
12108 4 : printOperand(MI, 3, O);
12109 4 : break;
12110 8 : case 455:
12111 : // M2_vrcmpyi_s0, M2_vrcmpyi_s0c
12112 8 : O << " = vrcmpyi(";
12113 8 : printOperand(MI, 1, O);
12114 : O << ',';
12115 8 : printOperand(MI, 2, O);
12116 8 : break;
12117 9 : case 456:
12118 : // M2_vrcmpyr_s0, M2_vrcmpyr_s0c
12119 9 : O << " = vrcmpyr(";
12120 9 : printOperand(MI, 1, O);
12121 : O << ',';
12122 9 : printOperand(MI, 2, O);
12123 9 : break;
12124 4 : case 457:
12125 : // M2_vrmac_s0
12126 4 : O << " += vrmpyh(";
12127 4 : printOperand(MI, 2, O);
12128 : O << ',';
12129 4 : printOperand(MI, 3, O);
12130 : O << ')';
12131 : return;
12132 : break;
12133 4 : case 458:
12134 : // M2_vrmpy_s0
12135 4 : O << " = vrmpyh(";
12136 4 : printOperand(MI, 1, O);
12137 : O << ',';
12138 4 : printOperand(MI, 2, O);
12139 : O << ')';
12140 : return;
12141 : break;
12142 6 : case 459:
12143 : // M2_xor_xacc, M4_xor_xacc
12144 6 : O << " ^= xor(";
12145 6 : printOperand(MI, 2, O);
12146 : O << ',';
12147 6 : printOperand(MI, 3, O);
12148 : O << ')';
12149 : return;
12150 : break;
12151 8 : case 460:
12152 : // M4_and_and, M4_and_andn
12153 8 : O << " &= and(";
12154 8 : printOperand(MI, 2, O);
12155 8 : break;
12156 4 : case 461:
12157 : // M4_and_or
12158 4 : O << " &= or(";
12159 4 : printOperand(MI, 2, O);
12160 : O << ',';
12161 4 : printOperand(MI, 3, O);
12162 : O << ')';
12163 : return;
12164 : break;
12165 4 : case 462:
12166 : // M4_and_xor
12167 4 : O << " &= xor(";
12168 4 : printOperand(MI, 2, O);
12169 : O << ',';
12170 4 : printOperand(MI, 3, O);
12171 : O << ')';
12172 : return;
12173 : break;
12174 11 : case 463:
12175 : // M4_cmpyi_wh, M4_cmpyi_whc
12176 11 : O << " = cmpyiwh(";
12177 11 : printOperand(MI, 1, O);
12178 : O << ',';
12179 11 : printOperand(MI, 2, O);
12180 11 : break;
12181 10 : case 464:
12182 : // M4_cmpyr_wh, M4_cmpyr_whc
12183 10 : O << " = cmpyrwh(";
12184 10 : printOperand(MI, 1, O);
12185 : O << ',';
12186 10 : printOperand(MI, 2, O);
12187 10 : break;
12188 56 : case 465:
12189 : // M4_mpyri_addi, M4_mpyrr_addi, S4_addi_asl_ri, S4_addi_lsr_ri
12190 56 : O << " = add(#";
12191 56 : printOperand(MI, 1, O);
12192 56 : break;
12193 13 : case 466:
12194 : // M4_or_and, M4_or_andn, S4_or_andi
12195 13 : O << " |= and(";
12196 13 : printOperand(MI, 2, O);
12197 13 : break;
12198 11 : case 467:
12199 : // M4_or_or, S4_or_ori
12200 11 : O << " |= or(";
12201 11 : printOperand(MI, 2, O);
12202 11 : break;
12203 4 : case 468:
12204 : // M4_or_xor
12205 4 : O << " |= xor(";
12206 4 : printOperand(MI, 2, O);
12207 : O << ',';
12208 4 : printOperand(MI, 3, O);
12209 : O << ')';
12210 : return;
12211 : break;
12212 9 : case 469:
12213 : // M4_pmpyw
12214 9 : O << " = pmpyw(";
12215 9 : printOperand(MI, 1, O);
12216 : O << ',';
12217 9 : printOperand(MI, 2, O);
12218 : O << ')';
12219 : return;
12220 : break;
12221 6 : case 470:
12222 : // M4_pmpyw_acc
12223 6 : O << " ^= pmpyw(";
12224 6 : printOperand(MI, 2, O);
12225 : O << ',';
12226 6 : printOperand(MI, 3, O);
12227 : O << ')';
12228 : return;
12229 : break;
12230 4 : case 471:
12231 : // M4_vpmpyh
12232 4 : O << " = vpmpyh(";
12233 4 : printOperand(MI, 1, O);
12234 : O << ',';
12235 4 : printOperand(MI, 2, O);
12236 : O << ')';
12237 : return;
12238 : break;
12239 4 : case 472:
12240 : // M4_vpmpyh_acc
12241 4 : O << " ^= vpmpyh(";
12242 4 : printOperand(MI, 2, O);
12243 : O << ',';
12244 4 : printOperand(MI, 3, O);
12245 : O << ')';
12246 : return;
12247 : break;
12248 8 : case 473:
12249 : // M4_vrmpyeh_acc_s0, M4_vrmpyeh_acc_s1
12250 8 : O << " += vrmpyweh(";
12251 8 : printOperand(MI, 2, O);
12252 : O << ',';
12253 8 : printOperand(MI, 3, O);
12254 8 : break;
12255 8 : case 474:
12256 : // M4_vrmpyeh_s0, M4_vrmpyeh_s1
12257 8 : O << " = vrmpyweh(";
12258 8 : printOperand(MI, 1, O);
12259 : O << ',';
12260 8 : printOperand(MI, 2, O);
12261 8 : break;
12262 8 : case 475:
12263 : // M4_vrmpyoh_acc_s0, M4_vrmpyoh_acc_s1
12264 8 : O << " += vrmpywoh(";
12265 8 : printOperand(MI, 2, O);
12266 : O << ',';
12267 8 : printOperand(MI, 3, O);
12268 8 : break;
12269 8 : case 476:
12270 : // M4_vrmpyoh_s0, M4_vrmpyoh_s1
12271 8 : O << " = vrmpywoh(";
12272 8 : printOperand(MI, 1, O);
12273 : O << ',';
12274 8 : printOperand(MI, 2, O);
12275 8 : break;
12276 8 : case 477:
12277 : // M4_xor_and, M4_xor_andn
12278 8 : O << " ^= and(";
12279 8 : printOperand(MI, 2, O);
12280 8 : break;
12281 4 : case 478:
12282 : // M4_xor_or
12283 4 : O << " ^= or(";
12284 4 : printOperand(MI, 2, O);
12285 : O << ',';
12286 4 : printOperand(MI, 3, O);
12287 : O << ')';
12288 : return;
12289 : break;
12290 4 : case 479:
12291 : // M5_vdmacbsu
12292 4 : O << " += vdmpybsu(";
12293 4 : printOperand(MI, 2, O);
12294 : O << ',';
12295 4 : printOperand(MI, 3, O);
12296 4 : O << "):sat";
12297 4 : return;
12298 : break;
12299 4 : case 480:
12300 : // M5_vdmpybsu
12301 4 : O << " = vdmpybsu(";
12302 4 : printOperand(MI, 1, O);
12303 : O << ',';
12304 4 : printOperand(MI, 2, O);
12305 4 : O << "):sat";
12306 4 : return;
12307 : break;
12308 8 : case 481:
12309 : // M5_vmacbsu
12310 8 : O << " += vmpybsu(";
12311 8 : printOperand(MI, 2, O);
12312 : O << ',';
12313 8 : printOperand(MI, 3, O);
12314 : O << ')';
12315 : return;
12316 : break;
12317 4 : case 482:
12318 : // M5_vmacbuu
12319 4 : O << " += vmpybu(";
12320 4 : printOperand(MI, 2, O);
12321 : O << ',';
12322 4 : printOperand(MI, 3, O);
12323 : O << ')';
12324 : return;
12325 : break;
12326 4 : case 483:
12327 : // M5_vmpybsu
12328 4 : O << " = vmpybsu(";
12329 4 : printOperand(MI, 1, O);
12330 : O << ',';
12331 4 : printOperand(MI, 2, O);
12332 : O << ')';
12333 : return;
12334 : break;
12335 16 : case 484:
12336 : // M5_vmpybuu
12337 16 : O << " = vmpybu(";
12338 16 : printOperand(MI, 1, O);
12339 : O << ',';
12340 16 : printOperand(MI, 2, O);
12341 : O << ')';
12342 : return;
12343 : break;
12344 4 : case 485:
12345 : // M5_vrmacbsu
12346 4 : O << " += vrmpybsu(";
12347 4 : printOperand(MI, 2, O);
12348 : O << ',';
12349 4 : printOperand(MI, 3, O);
12350 : O << ')';
12351 : return;
12352 : break;
12353 4 : case 486:
12354 : // M5_vrmacbuu
12355 4 : O << " += vrmpybu(";
12356 4 : printOperand(MI, 2, O);
12357 : O << ',';
12358 4 : printOperand(MI, 3, O);
12359 : O << ')';
12360 : return;
12361 : break;
12362 4 : case 487:
12363 : // M5_vrmpybsu
12364 4 : O << " = vrmpybsu(";
12365 4 : printOperand(MI, 1, O);
12366 : O << ',';
12367 4 : printOperand(MI, 2, O);
12368 : O << ')';
12369 : return;
12370 : break;
12371 4 : case 488:
12372 : // M5_vrmpybuu
12373 4 : O << " = vrmpybu(";
12374 4 : printOperand(MI, 1, O);
12375 : O << ',';
12376 4 : printOperand(MI, 2, O);
12377 : O << ')';
12378 : return;
12379 : break;
12380 1 : case 489:
12381 : // M6_vabsdiffb
12382 1 : O << " = vabsdiffb(";
12383 1 : printOperand(MI, 1, O);
12384 : O << ',';
12385 1 : printOperand(MI, 2, O);
12386 : O << ')';
12387 : return;
12388 : break;
12389 7 : case 490:
12390 : // PS_loadrbabs
12391 7 : O << " = memb(#";
12392 7 : printOperand(MI, 1, O);
12393 : O << ')';
12394 : return;
12395 : break;
12396 12 : case 491:
12397 : // PS_loadrdabs
12398 12 : O << " = memd(#";
12399 12 : printOperand(MI, 1, O);
12400 : O << ')';
12401 : return;
12402 : break;
12403 11 : case 492:
12404 : // PS_loadrhabs
12405 11 : O << " = memh(#";
12406 11 : printOperand(MI, 1, O);
12407 : O << ')';
12408 : return;
12409 : break;
12410 37 : case 493:
12411 : // PS_loadriabs
12412 37 : O << " = memw(#";
12413 37 : printOperand(MI, 1, O);
12414 : O << ')';
12415 : return;
12416 : break;
12417 21 : case 494:
12418 : // PS_loadrubabs
12419 21 : O << " = memub(#";
12420 21 : printOperand(MI, 1, O);
12421 : O << ')';
12422 : return;
12423 : break;
12424 8 : case 495:
12425 : // PS_loadruhabs
12426 8 : O << " = memuh(#";
12427 8 : printOperand(MI, 1, O);
12428 : O << ')';
12429 : return;
12430 : break;
12431 142 : case 496:
12432 : // S2_addasl_rrri
12433 142 : O << " = addasl(";
12434 142 : printOperand(MI, 1, O);
12435 : O << ',';
12436 142 : printOperand(MI, 2, O);
12437 142 : O << ",#";
12438 142 : printOperand(MI, 3, O);
12439 : O << ')';
12440 : return;
12441 : break;
12442 112 : case 497:
12443 : // S2_asl_i_p, S2_asl_i_r, S2_asl_i_r_sat, S2_asl_r_p, S2_asl_r_r, S2_asl...
12444 112 : O << " = asl(";
12445 112 : printOperand(MI, 1, O);
12446 112 : break;
12447 16 : case 498:
12448 : // S2_asl_i_p_acc, S2_asl_i_r_acc, S2_asl_r_p_acc, S2_asl_r_r_acc
12449 16 : O << " += asl(";
12450 16 : printOperand(MI, 2, O);
12451 16 : break;
12452 16 : case 499:
12453 : // S2_asl_i_p_and, S2_asl_i_r_and, S2_asl_r_p_and, S2_asl_r_r_and
12454 16 : O << " &= asl(";
12455 16 : printOperand(MI, 2, O);
12456 16 : break;
12457 18 : case 500:
12458 : // S2_asl_i_p_nac, S2_asl_i_r_nac, S2_asl_r_p_nac, S2_asl_r_r_nac
12459 18 : O << " -= asl(";
12460 18 : printOperand(MI, 2, O);
12461 18 : break;
12462 164 : case 501:
12463 : // S2_asl_i_p_or, S2_asl_i_r_or, S2_asl_r_p_or, S2_asl_r_r_or
12464 164 : O << " |= asl(";
12465 164 : printOperand(MI, 2, O);
12466 164 : break;
12467 10 : case 502:
12468 : // S2_asl_i_p_xacc, S2_asl_i_r_xacc, S2_asl_r_p_xor
12469 10 : O << " ^= asl(";
12470 10 : printOperand(MI, 2, O);
12471 10 : break;
12472 104 : case 503:
12473 : // S2_asr_i_p, S2_asr_i_p_rnd, S2_asr_i_r, S2_asr_i_r_rnd, S2_asr_r_p, S2...
12474 104 : O << " = asr(";
12475 104 : printOperand(MI, 1, O);
12476 104 : break;
12477 17 : case 504:
12478 : // S2_asr_i_p_acc, S2_asr_i_r_acc, S2_asr_r_p_acc, S2_asr_r_r_acc
12479 17 : O << " += asr(";
12480 17 : printOperand(MI, 2, O);
12481 17 : break;
12482 17 : case 505:
12483 : // S2_asr_i_p_and, S2_asr_i_r_and, S2_asr_r_p_and, S2_asr_r_r_and
12484 17 : O << " &= asr(";
12485 17 : printOperand(MI, 2, O);
12486 17 : break;
12487 16 : case 506:
12488 : // S2_asr_i_p_nac, S2_asr_i_r_nac, S2_asr_r_p_nac, S2_asr_r_r_nac
12489 16 : O << " -= asr(";
12490 16 : printOperand(MI, 2, O);
12491 16 : break;
12492 16 : case 507:
12493 : // S2_asr_i_p_or, S2_asr_i_r_or, S2_asr_r_p_or, S2_asr_r_r_or
12494 16 : O << " |= asr(";
12495 16 : printOperand(MI, 2, O);
12496 16 : break;
12497 2 : case 508:
12498 : // S2_asr_r_p_xor
12499 2 : O << " ^= asr(";
12500 2 : printOperand(MI, 2, O);
12501 : O << ',';
12502 2 : printOperand(MI, 3, O);
12503 : O << ')';
12504 : return;
12505 : break;
12506 12 : case 509:
12507 : // S2_brev, S2_brevp
12508 12 : O << " = brev(";
12509 12 : printOperand(MI, 1, O);
12510 : O << ')';
12511 : return;
12512 : break;
12513 2 : case 510:
12514 : // S2_cabacdecbin
12515 2 : O << " = decbin(";
12516 2 : printOperand(MI, 1, O);
12517 : O << ',';
12518 2 : printOperand(MI, 2, O);
12519 : O << ')';
12520 : return;
12521 : break;
12522 18 : case 511:
12523 : // S2_cl0, S2_cl0p
12524 18 : O << " = cl0(";
12525 18 : printOperand(MI, 1, O);
12526 : O << ')';
12527 : return;
12528 : break;
12529 10 : case 512:
12530 : // S2_cl1, S2_cl1p
12531 10 : O << " = cl1(";
12532 10 : printOperand(MI, 1, O);
12533 : O << ')';
12534 : return;
12535 : break;
12536 7 : case 513:
12537 : // S2_clb, S2_clbp
12538 7 : O << " = clb(";
12539 7 : printOperand(MI, 1, O);
12540 : O << ')';
12541 : return;
12542 : break;
12543 10 : case 514:
12544 : // S2_clbnorm, S4_clbpnorm
12545 10 : O << " = normamt(";
12546 10 : printOperand(MI, 1, O);
12547 : O << ')';
12548 : return;
12549 : break;
12550 19 : case 515:
12551 : // S2_clrbit_i, S2_clrbit_r
12552 19 : O << " = clrbit(";
12553 19 : printOperand(MI, 1, O);
12554 19 : break;
12555 16 : case 516:
12556 : // S2_ct0, S2_ct0p
12557 16 : O << " = ct0(";
12558 16 : printOperand(MI, 1, O);
12559 : O << ')';
12560 : return;
12561 : break;
12562 10 : case 517:
12563 : // S2_ct1, S2_ct1p
12564 10 : O << " = ct1(";
12565 10 : printOperand(MI, 1, O);
12566 : O << ')';
12567 : return;
12568 : break;
12569 5 : case 518:
12570 : // S2_deinterleave
12571 5 : O << " = deinterleave(";
12572 5 : printOperand(MI, 1, O);
12573 : O << ')';
12574 : return;
12575 : break;
12576 110 : case 519:
12577 : // S2_extractu, S2_extractu_rp, S2_extractup, S2_extractup_rp
12578 110 : O << " = extractu(";
12579 110 : printOperand(MI, 1, O);
12580 110 : break;
12581 45 : case 520:
12582 : // S2_insert, S2_insert_rp, S2_insertp, S2_insertp_rp
12583 45 : O << " = insert(";
12584 45 : printOperand(MI, 2, O);
12585 45 : break;
12586 6 : case 521:
12587 : // S2_interleave
12588 6 : O << " = interleave(";
12589 6 : printOperand(MI, 1, O);
12590 : O << ')';
12591 : return;
12592 : break;
12593 4 : case 522:
12594 : // S2_lfsp
12595 4 : O << " = lfs(";
12596 4 : printOperand(MI, 1, O);
12597 : O << ',';
12598 4 : printOperand(MI, 2, O);
12599 : O << ')';
12600 : return;
12601 : break;
12602 8 : case 523:
12603 : // S2_lsl_r_p, S2_lsl_r_r
12604 8 : O << " = lsl(";
12605 8 : printOperand(MI, 1, O);
12606 : O << ',';
12607 8 : printOperand(MI, 2, O);
12608 : O << ')';
12609 : return;
12610 : break;
12611 8 : case 524:
12612 : // S2_lsl_r_p_acc, S2_lsl_r_r_acc
12613 8 : O << " += lsl(";
12614 8 : printOperand(MI, 2, O);
12615 : O << ',';
12616 8 : printOperand(MI, 3, O);
12617 : O << ')';
12618 : return;
12619 : break;
12620 8 : case 525:
12621 : // S2_lsl_r_p_and, S2_lsl_r_r_and
12622 8 : O << " &= lsl(";
12623 8 : printOperand(MI, 2, O);
12624 : O << ',';
12625 8 : printOperand(MI, 3, O);
12626 : O << ')';
12627 : return;
12628 : break;
12629 8 : case 526:
12630 : // S2_lsl_r_p_nac, S2_lsl_r_r_nac
12631 8 : O << " -= lsl(";
12632 8 : printOperand(MI, 2, O);
12633 : O << ',';
12634 8 : printOperand(MI, 3, O);
12635 : O << ')';
12636 : return;
12637 : break;
12638 8 : case 527:
12639 : // S2_lsl_r_p_or, S2_lsl_r_r_or
12640 8 : O << " |= lsl(";
12641 8 : printOperand(MI, 2, O);
12642 : O << ',';
12643 8 : printOperand(MI, 3, O);
12644 : O << ')';
12645 : return;
12646 : break;
12647 2 : case 528:
12648 : // S2_lsl_r_p_xor
12649 2 : O << " ^= lsl(";
12650 2 : printOperand(MI, 2, O);
12651 : O << ',';
12652 2 : printOperand(MI, 3, O);
12653 : O << ')';
12654 : return;
12655 : break;
12656 4 : case 529:
12657 : // S2_lsl_r_vh
12658 4 : O << " = vlslh(";
12659 4 : printOperand(MI, 1, O);
12660 : O << ',';
12661 4 : printOperand(MI, 2, O);
12662 : O << ')';
12663 : return;
12664 : break;
12665 2 : case 530:
12666 : // S2_lsl_r_vw
12667 2 : O << " = vlslw(";
12668 2 : printOperand(MI, 1, O);
12669 : O << ',';
12670 2 : printOperand(MI, 2, O);
12671 : O << ')';
12672 : return;
12673 : break;
12674 150 : case 531:
12675 : // S2_lsr_i_p, S2_lsr_i_r, S2_lsr_r_p, S2_lsr_r_r
12676 150 : O << " = lsr(";
12677 150 : printOperand(MI, 1, O);
12678 150 : break;
12679 29 : case 532:
12680 : // S2_lsr_i_p_acc, S2_lsr_i_r_acc, S2_lsr_r_p_acc, S2_lsr_r_r_acc
12681 29 : O << " += lsr(";
12682 29 : printOperand(MI, 2, O);
12683 29 : break;
12684 18 : case 533:
12685 : // S2_lsr_i_p_and, S2_lsr_i_r_and, S2_lsr_r_p_and, S2_lsr_r_r_and
12686 18 : O << " &= lsr(";
12687 18 : printOperand(MI, 2, O);
12688 18 : break;
12689 16 : case 534:
12690 : // S2_lsr_i_p_nac, S2_lsr_i_r_nac, S2_lsr_r_p_nac, S2_lsr_r_r_nac
12691 16 : O << " -= lsr(";
12692 16 : printOperand(MI, 2, O);
12693 16 : break;
12694 20 : case 535:
12695 : // S2_lsr_i_p_or, S2_lsr_i_r_or, S2_lsr_r_p_or, S2_lsr_r_r_or
12696 20 : O << " |= lsr(";
12697 20 : printOperand(MI, 2, O);
12698 20 : break;
12699 14 : case 536:
12700 : // S2_lsr_i_p_xacc, S2_lsr_i_r_xacc, S2_lsr_r_p_xor
12701 14 : O << " ^= lsr(";
12702 14 : printOperand(MI, 2, O);
12703 14 : break;
12704 6 : case 537:
12705 : // S2_packhl, dep_S2_packhl
12706 6 : O << " = packhl(";
12707 6 : printOperand(MI, 1, O);
12708 : O << ',';
12709 6 : printOperand(MI, 2, O);
12710 6 : break;
12711 10 : case 538:
12712 : // S2_parityp, S4_parity
12713 10 : O << " = parity(";
12714 10 : printOperand(MI, 1, O);
12715 : O << ',';
12716 10 : printOperand(MI, 2, O);
12717 : O << ')';
12718 : return;
12719 : break;
12720 90 : case 539:
12721 : // S2_setbit_i, S2_setbit_r
12722 90 : O << " = setbit(";
12723 90 : printOperand(MI, 1, O);
12724 90 : break;
12725 5 : case 540:
12726 : // S2_shuffeb
12727 5 : O << " = shuffeb(";
12728 5 : printOperand(MI, 1, O);
12729 : O << ',';
12730 5 : printOperand(MI, 2, O);
12731 : O << ')';
12732 : return;
12733 : break;
12734 5 : case 541:
12735 : // S2_shuffeh
12736 5 : O << " = shuffeh(";
12737 5 : printOperand(MI, 1, O);
12738 : O << ',';
12739 5 : printOperand(MI, 2, O);
12740 : O << ')';
12741 : return;
12742 : break;
12743 5 : case 542:
12744 : // S2_shuffob
12745 5 : O << " = shuffob(";
12746 5 : printOperand(MI, 1, O);
12747 : O << ',';
12748 5 : printOperand(MI, 2, O);
12749 : O << ')';
12750 : return;
12751 : break;
12752 5 : case 543:
12753 : // S2_shuffoh
12754 5 : O << " = shuffoh(";
12755 5 : printOperand(MI, 1, O);
12756 : O << ',';
12757 5 : printOperand(MI, 2, O);
12758 : O << ')';
12759 : return;
12760 : break;
12761 48 : case 544:
12762 : // S2_storerb_pbr, S2_storerb_pr, S2_storerbnew_pbr, S2_storerbnew_pr, S2...
12763 48 : O << "++";
12764 48 : printOperand(MI, 2, O);
12765 48 : break;
12766 213 : case 545:
12767 : // S2_storerb_pci, S2_storerb_pi, S2_storerbnew_pci, S2_storerbnew_pi, S2...
12768 213 : O << "++#";
12769 213 : printOperand(MI, 2, O);
12770 213 : break;
12771 21 : case 546:
12772 : // S2_storerb_pcr, S2_storerbnew_pcr, S2_storerd_pcr, S2_storerf_pcr, S2_...
12773 21 : O << "++I:circ(";
12774 21 : printOperand(MI, 2, O);
12775 21 : O << ")) = ";
12776 21 : printOperand(MI, 3, O);
12777 21 : break;
12778 13 : case 547:
12779 : // S2_svsathb, S2_vsathb, S2_vsathb_nopack
12780 13 : O << " = vsathb(";
12781 13 : printOperand(MI, 1, O);
12782 : O << ')';
12783 : return;
12784 : break;
12785 27 : case 548:
12786 : // S2_togglebit_i, S2_togglebit_r
12787 27 : O << " = togglebit(";
12788 27 : printOperand(MI, 1, O);
12789 27 : break;
12790 45 : case 549:
12791 : // S2_tstbit_i, S2_tstbit_r
12792 45 : O << " = tstbit(";
12793 45 : printOperand(MI, 1, O);
12794 45 : break;
12795 3 : case 550:
12796 : // S2_valignib, S2_valignrb
12797 3 : O << " = valignb(";
12798 3 : printOperand(MI, 1, O);
12799 : O << ',';
12800 3 : printOperand(MI, 2, O);
12801 3 : break;
12802 4 : case 551:
12803 : // S2_vcnegh
12804 4 : O << " = vcnegh(";
12805 4 : printOperand(MI, 1, O);
12806 : O << ',';
12807 4 : printOperand(MI, 2, O);
12808 : O << ')';
12809 : return;
12810 : break;
12811 4 : case 552:
12812 : // S2_vcrotate
12813 4 : O << " = vcrotate(";
12814 4 : printOperand(MI, 1, O);
12815 : O << ',';
12816 4 : printOperand(MI, 2, O);
12817 : O << ')';
12818 : return;
12819 : break;
12820 4 : case 553:
12821 : // S2_vrcnegh
12822 4 : O << " += vrcnegh(";
12823 4 : printOperand(MI, 2, O);
12824 : O << ',';
12825 4 : printOperand(MI, 3, O);
12826 : O << ')';
12827 : return;
12828 : break;
12829 10 : case 554:
12830 : // S2_vrndpackwh, S2_vrndpackwhs
12831 10 : O << " = vrndwh(";
12832 10 : printOperand(MI, 1, O);
12833 10 : break;
12834 9 : case 555:
12835 : // S2_vsatwuh, S2_vsatwuh_nopack
12836 9 : O << " = vsatwuh(";
12837 9 : printOperand(MI, 1, O);
12838 : O << ')';
12839 : return;
12840 : break;
12841 15 : case 556:
12842 : // S2_vsplatrb, S6_vsplatrbp
12843 15 : O << " = vsplatb(";
12844 15 : printOperand(MI, 1, O);
12845 : O << ')';
12846 : return;
12847 : break;
12848 9 : case 557:
12849 : // S2_vsplatrh
12850 9 : O << " = vsplath(";
12851 9 : printOperand(MI, 1, O);
12852 : O << ')';
12853 : return;
12854 : break;
12855 10 : case 558:
12856 : // S2_vspliceib, S2_vsplicerb
12857 10 : O << " = vspliceb(";
12858 10 : printOperand(MI, 1, O);
12859 : O << ',';
12860 10 : printOperand(MI, 2, O);
12861 10 : break;
12862 52 : case 559:
12863 : // S2_vsxtbh
12864 52 : O << " = vsxtbh(";
12865 52 : printOperand(MI, 1, O);
12866 : O << ')';
12867 : return;
12868 : break;
12869 29 : case 560:
12870 : // S2_vsxthw
12871 29 : O << " = vsxthw(";
12872 29 : printOperand(MI, 1, O);
12873 : O << ')';
12874 : return;
12875 : break;
12876 47 : case 561:
12877 : // S2_vtrunehb, S6_vtrunehb_ppp
12878 47 : O << " = vtrunehb(";
12879 47 : printOperand(MI, 1, O);
12880 47 : break;
12881 12 : case 562:
12882 : // S2_vtrunewh
12883 12 : O << " = vtrunewh(";
12884 12 : printOperand(MI, 1, O);
12885 : O << ',';
12886 12 : printOperand(MI, 2, O);
12887 : O << ')';
12888 : return;
12889 : break;
12890 9 : case 563:
12891 : // S2_vtrunohb, S6_vtrunohb_ppp
12892 9 : O << " = vtrunohb(";
12893 9 : printOperand(MI, 1, O);
12894 9 : break;
12895 5 : case 564:
12896 : // S2_vtrunowh
12897 5 : O << " = vtrunowh(";
12898 5 : printOperand(MI, 1, O);
12899 : O << ',';
12900 5 : printOperand(MI, 2, O);
12901 : O << ')';
12902 : return;
12903 : break;
12904 8 : case 565:
12905 : // S2_vzxtbh
12906 8 : O << " = vzxtbh(";
12907 8 : printOperand(MI, 1, O);
12908 : O << ')';
12909 : return;
12910 : break;
12911 10 : case 566:
12912 : // S2_vzxthw
12913 10 : O << " = vzxthw(";
12914 10 : printOperand(MI, 1, O);
12915 : O << ')';
12916 : return;
12917 : break;
12918 16 : case 567:
12919 : // S4_andi_asl_ri, S4_andi_lsr_ri
12920 16 : O << " = and(#";
12921 16 : printOperand(MI, 1, O);
12922 16 : break;
12923 8 : case 568:
12924 : // S4_clbaddi, S4_clbpaddi
12925 8 : O << " = add(clb(";
12926 8 : printOperand(MI, 1, O);
12927 8 : O << "),#";
12928 8 : printOperand(MI, 2, O);
12929 : O << ')';
12930 : return;
12931 : break;
12932 34 : case 569:
12933 : // S4_extract, S4_extract_rp, S4_extractp, S4_extractp_rp
12934 34 : O << " = extract(";
12935 34 : printOperand(MI, 1, O);
12936 34 : break;
12937 18 : case 570:
12938 : // S4_lsli
12939 18 : O << " = lsl(#";
12940 18 : printOperand(MI, 1, O);
12941 : O << ',';
12942 18 : printOperand(MI, 2, O);
12943 : O << ')';
12944 : return;
12945 : break;
12946 22 : case 571:
12947 : // S4_ntstbit_i, S4_ntstbit_r
12948 22 : O << " = !tstbit(";
12949 22 : printOperand(MI, 1, O);
12950 22 : break;
12951 20 : case 572:
12952 : // S4_ori_asl_ri, S4_ori_lsr_ri
12953 20 : O << " = or(#";
12954 20 : printOperand(MI, 1, O);
12955 20 : break;
12956 7 : case 573:
12957 : // S4_pstorerbf_abs, S4_pstorerbnewf_abs, S4_pstorerbnewt_abs, S4_pstorer...
12958 7 : O << ") memb(#";
12959 7 : printOperand(MI, 1, O);
12960 7 : O << ") = ";
12961 7 : printOperand(MI, 2, O);
12962 7 : break;
12963 10 : case 574:
12964 : // S4_pstorerbfnew_abs, S4_pstorerbnewfnew_abs, S4_pstorerbnewtnew_abs, S...
12965 10 : O << ".new) memb(#";
12966 10 : printOperand(MI, 1, O);
12967 10 : O << ") = ";
12968 10 : printOperand(MI, 2, O);
12969 10 : break;
12970 5 : case 575:
12971 : // S4_pstorerdf_abs, S4_pstorerdt_abs
12972 5 : O << ") memd(#";
12973 5 : printOperand(MI, 1, O);
12974 5 : O << ") = ";
12975 5 : printOperand(MI, 2, O);
12976 5 : return;
12977 : break;
12978 4 : case 576:
12979 : // S4_pstorerdfnew_abs, S4_pstorerdtnew_abs
12980 4 : O << ".new) memd(#";
12981 4 : printOperand(MI, 1, O);
12982 4 : O << ") = ";
12983 4 : printOperand(MI, 2, O);
12984 4 : return;
12985 : break;
12986 13 : case 577:
12987 : // S4_pstorerff_abs, S4_pstorerft_abs, S4_pstorerhf_abs, S4_pstorerhnewf_...
12988 13 : O << ") memh(#";
12989 13 : printOperand(MI, 1, O);
12990 13 : O << ") = ";
12991 13 : printOperand(MI, 2, O);
12992 13 : break;
12993 11 : case 578:
12994 : // S4_pstorerffnew_abs, S4_pstorerftnew_abs, S4_pstorerhfnew_abs, S4_psto...
12995 11 : O << ".new) memh(#";
12996 11 : printOperand(MI, 1, O);
12997 11 : O << ") = ";
12998 11 : printOperand(MI, 2, O);
12999 11 : break;
13000 14 : case 579:
13001 : // S4_pstorerif_abs, S4_pstorerinewf_abs, S4_pstorerinewt_abs, S4_pstorer...
13002 14 : O << ") memw(#";
13003 14 : printOperand(MI, 1, O);
13004 14 : O << ") = ";
13005 14 : printOperand(MI, 2, O);
13006 14 : break;
13007 9 : case 580:
13008 : // S4_pstorerifnew_abs, S4_pstorerinewfnew_abs, S4_pstorerinewtnew_abs, S...
13009 9 : O << ".new) memw(#";
13010 9 : printOperand(MI, 1, O);
13011 9 : O << ") = ";
13012 9 : printOperand(MI, 2, O);
13013 9 : break;
13014 1 : case 581:
13015 : // S4_storerb_ap, S4_storerbnew_ap, S4_storerd_ap, S4_storerf_ap, S4_stor...
13016 1 : O << "=#";
13017 1 : printOperand(MI, 1, O);
13018 1 : O << ") = ";
13019 1 : printOperand(MI, 2, O);
13020 1 : break;
13021 : case 582:
13022 : // S4_storerb_rr, S4_storerbnew_rr, S4_storerd_rr, S4_storerf_rr, S4_stor...
13023 : O << '+';
13024 53 : printOperand(MI, 1, O);
13025 53 : O << "<<#";
13026 53 : printOperand(MI, 2, O);
13027 53 : O << ") = ";
13028 53 : printOperand(MI, 3, O);
13029 53 : break;
13030 24 : case 583:
13031 : // S4_storerb_ur, S4_storerbnew_ur, S4_storerd_ur, S4_storerf_ur, S4_stor...
13032 24 : O << "<<#";
13033 24 : printOperand(MI, 1, O);
13034 24 : O << "+#";
13035 24 : printOperand(MI, 2, O);
13036 24 : O << ") = ";
13037 24 : printOperand(MI, 3, O);
13038 24 : break;
13039 4 : case 584:
13040 : // S4_vrcrotate
13041 4 : O << " = vrcrotate(";
13042 4 : printOperand(MI, 1, O);
13043 : O << ',';
13044 4 : printOperand(MI, 2, O);
13045 4 : O << ",#";
13046 4 : printOperand(MI, 3, O);
13047 : O << ')';
13048 : return;
13049 : break;
13050 4 : case 585:
13051 : // S4_vrcrotate_acc
13052 4 : O << " += vrcrotate(";
13053 4 : printOperand(MI, 2, O);
13054 : O << ',';
13055 4 : printOperand(MI, 3, O);
13056 4 : O << ",#";
13057 4 : printOperand(MI, 4, O);
13058 : O << ')';
13059 : return;
13060 : break;
13061 8 : case 586:
13062 : // S4_vxaddsubh, S4_vxaddsubhr
13063 8 : O << " = vxaddsubh(";
13064 8 : printOperand(MI, 1, O);
13065 : O << ',';
13066 8 : printOperand(MI, 2, O);
13067 8 : break;
13068 4 : case 587:
13069 : // S4_vxaddsubw
13070 4 : O << " = vxaddsubw(";
13071 4 : printOperand(MI, 1, O);
13072 : O << ',';
13073 4 : printOperand(MI, 2, O);
13074 4 : O << "):sat";
13075 4 : return;
13076 : break;
13077 8 : case 588:
13078 : // S4_vxsubaddh, S4_vxsubaddhr
13079 8 : O << " = vxsubaddh(";
13080 8 : printOperand(MI, 1, O);
13081 : O << ',';
13082 8 : printOperand(MI, 2, O);
13083 8 : break;
13084 4 : case 589:
13085 : // S4_vxsubaddw
13086 4 : O << " = vxsubaddw(";
13087 4 : printOperand(MI, 1, O);
13088 : O << ',';
13089 4 : printOperand(MI, 2, O);
13090 4 : O << "):sat";
13091 4 : return;
13092 : break;
13093 8 : case 590:
13094 : // S5_popcountp
13095 8 : O << " = popcount(";
13096 8 : printOperand(MI, 1, O);
13097 : O << ')';
13098 : return;
13099 : break;
13100 10 : case 591:
13101 : // S6_rol_i_p, S6_rol_i_r
13102 10 : O << " = rol(";
13103 10 : printOperand(MI, 1, O);
13104 10 : O << ",#";
13105 10 : printOperand(MI, 2, O);
13106 : O << ')';
13107 : return;
13108 : break;
13109 5 : case 592:
13110 : // S6_rol_i_p_acc, S6_rol_i_r_acc
13111 5 : O << " += rol(";
13112 5 : printOperand(MI, 2, O);
13113 5 : O << ",#";
13114 5 : printOperand(MI, 3, O);
13115 : O << ')';
13116 : return;
13117 : break;
13118 5 : case 593:
13119 : // S6_rol_i_p_and, S6_rol_i_r_and
13120 5 : O << " &= rol(";
13121 5 : printOperand(MI, 2, O);
13122 5 : O << ",#";
13123 5 : printOperand(MI, 3, O);
13124 : O << ')';
13125 : return;
13126 : break;
13127 5 : case 594:
13128 : // S6_rol_i_p_nac, S6_rol_i_r_nac
13129 5 : O << " -= rol(";
13130 5 : printOperand(MI, 2, O);
13131 5 : O << ",#";
13132 5 : printOperand(MI, 3, O);
13133 : O << ')';
13134 : return;
13135 : break;
13136 3 : case 595:
13137 : // S6_rol_i_p_or, S6_rol_i_r_or
13138 3 : O << " |= rol(";
13139 3 : printOperand(MI, 2, O);
13140 3 : O << ",#";
13141 3 : printOperand(MI, 3, O);
13142 : O << ')';
13143 : return;
13144 : break;
13145 5 : case 596:
13146 : // S6_rol_i_p_xacc, S6_rol_i_r_xacc
13147 5 : O << " ^= rol(";
13148 5 : printOperand(MI, 2, O);
13149 5 : O << ",#";
13150 5 : printOperand(MI, 3, O);
13151 : O << ')';
13152 : return;
13153 : break;
13154 17 : case 597:
13155 : // SA1_addsp
13156 17 : O << " = add(r29,#";
13157 17 : printOperand(MI, 1, O);
13158 : O << ')';
13159 : return;
13160 : break;
13161 19 : case 598:
13162 : // SA1_combine0i
13163 19 : O << " = combine(#0,#";
13164 19 : printOperand(MI, 1, O);
13165 : O << ')';
13166 : return;
13167 : break;
13168 3 : case 599:
13169 : // SA1_combine1i
13170 3 : O << " = combine(#1,#";
13171 3 : printOperand(MI, 1, O);
13172 : O << ')';
13173 : return;
13174 : break;
13175 5 : case 600:
13176 : // SA1_combine2i
13177 5 : O << " = combine(#2,#";
13178 5 : printOperand(MI, 1, O);
13179 : O << ')';
13180 : return;
13181 : break;
13182 2 : case 601:
13183 : // SA1_combine3i
13184 2 : O << " = combine(#3,#";
13185 2 : printOperand(MI, 1, O);
13186 : O << ')';
13187 : return;
13188 : break;
13189 6 : case 602:
13190 : // SA1_combinezr
13191 6 : O << " = combine(#0,";
13192 6 : printOperand(MI, 1, O);
13193 : O << ')';
13194 : return;
13195 : break;
13196 283 : case 603:
13197 : // SL2_loadrd_sp
13198 283 : O << " = memd(r29+#";
13199 283 : printOperand(MI, 1, O);
13200 : O << ')';
13201 : return;
13202 : break;
13203 55 : case 604:
13204 : // SL2_loadri_sp
13205 55 : O << " = memw(r29+#";
13206 55 : printOperand(MI, 1, O);
13207 : O << ')';
13208 : return;
13209 : break;
13210 17 : case 605:
13211 : // V6_extractw
13212 17 : O << " = vextract(";
13213 17 : printOperand(MI, 1, O);
13214 : O << ',';
13215 17 : printOperand(MI, 2, O);
13216 : O << ')';
13217 : return;
13218 : break;
13219 1 : case 606:
13220 : // V6_lvsplatb
13221 1 : O << ".b = vsplat(";
13222 1 : printOperand(MI, 1, O);
13223 : O << ')';
13224 : return;
13225 : break;
13226 1 : case 607:
13227 : // V6_lvsplath
13228 1 : O << ".h = vsplat(";
13229 1 : printOperand(MI, 1, O);
13230 : O << ')';
13231 : return;
13232 : break;
13233 116 : case 608:
13234 : // V6_lvsplatw
13235 116 : O << " = vsplat(";
13236 116 : printOperand(MI, 1, O);
13237 : O << ')';
13238 : return;
13239 : break;
13240 9 : case 609:
13241 : // V6_pred_scalar2
13242 9 : O << " = vsetq(";
13243 9 : printOperand(MI, 1, O);
13244 : O << ')';
13245 : return;
13246 : break;
13247 1 : case 610:
13248 : // V6_pred_scalar2v2
13249 1 : O << " = vsetq2(";
13250 1 : printOperand(MI, 1, O);
13251 : O << ')';
13252 : return;
13253 : break;
13254 10 : case 611:
13255 : // V6_shuffeqh, V6_vshuffeb
13256 10 : O << ".b = vshuffe(";
13257 10 : printOperand(MI, 1, O);
13258 10 : break;
13259 8 : case 612:
13260 : // V6_shuffeqw, V6_vshufeh
13261 8 : O << ".h = vshuffe(";
13262 8 : printOperand(MI, 1, O);
13263 8 : break;
13264 418 : case 613:
13265 : // V6_vL32b_cur_ai, V6_vL32b_cur_pi, V6_vL32b_cur_ppu, V6_vL32b_nt_cur_ai...
13266 418 : O << ".cur = vmem(";
13267 418 : printOperand(MI, 1, O);
13268 418 : break;
13269 6 : case 614:
13270 : // V6_vL32b_nt_tmp_ai, V6_vL32b_nt_tmp_pi, V6_vL32b_nt_tmp_ppu, V6_vL32b_...
13271 6 : O << ".tmp = vmem(";
13272 6 : printOperand(MI, 1, O);
13273 6 : break;
13274 6 : case 615:
13275 : // V6_vabsb, V6_vabsb_sat
13276 6 : O << ".b = vabs(";
13277 6 : printOperand(MI, 1, O);
13278 6 : break;
13279 10 : case 616:
13280 : // V6_vabsdiffh, V6_vabsdiffuh
13281 10 : O << ".uh = vabsdiff(";
13282 10 : printOperand(MI, 1, O);
13283 10 : break;
13284 42 : case 617:
13285 : // V6_vabsdiffub
13286 42 : O << ".ub = vabsdiff(";
13287 42 : printOperand(MI, 1, O);
13288 42 : O << ".ub,";
13289 42 : printOperand(MI, 2, O);
13290 42 : O << ".ub)";
13291 42 : return;
13292 : break;
13293 3 : case 618:
13294 : // V6_vabsdiffw
13295 3 : O << ".uw = vabsdiff(";
13296 3 : printOperand(MI, 1, O);
13297 3 : O << ".w,";
13298 3 : printOperand(MI, 2, O);
13299 3 : O << ".w)";
13300 3 : return;
13301 : break;
13302 7 : case 619:
13303 : // V6_vabsh, V6_vabsh_sat
13304 7 : O << ".h = vabs(";
13305 7 : printOperand(MI, 1, O);
13306 7 : break;
13307 6 : case 620:
13308 : // V6_vabsw, V6_vabsw_sat
13309 6 : O << ".w = vabs(";
13310 6 : printOperand(MI, 1, O);
13311 6 : break;
13312 11 : case 621:
13313 : // V6_vaddb, V6_vaddb_dv, V6_vaddbsat, V6_vaddbsat_dv
13314 11 : O << ".b = vadd(";
13315 11 : printOperand(MI, 1, O);
13316 11 : O << ".b,";
13317 11 : printOperand(MI, 2, O);
13318 11 : break;
13319 95 : case 622:
13320 : // V6_vaddcarry, V6_vaddhw, V6_vadduhw, V6_vaddw, V6_vaddw_dv, V6_vaddwsa...
13321 95 : O << ".w = vadd(";
13322 95 : break;
13323 1 : case 623:
13324 : // V6_vaddclbh
13325 1 : O << ".h = vadd(vclb(";
13326 1 : printOperand(MI, 1, O);
13327 1 : O << ".h),";
13328 1 : printOperand(MI, 2, O);
13329 1 : O << ".h)";
13330 1 : return;
13331 : break;
13332 1 : case 624:
13333 : // V6_vaddclbw
13334 1 : O << ".w = vadd(vclb(";
13335 1 : printOperand(MI, 1, O);
13336 1 : O << ".w),";
13337 1 : printOperand(MI, 2, O);
13338 1 : O << ".w)";
13339 1 : return;
13340 : break;
13341 70 : case 625:
13342 : // V6_vaddh, V6_vaddh_dv, V6_vaddhsat, V6_vaddhsat_dv, V6_vaddubh
13343 70 : O << ".h = vadd(";
13344 70 : printOperand(MI, 1, O);
13345 70 : break;
13346 2 : case 626:
13347 : // V6_vaddhw_acc, V6_vadduhw_acc
13348 2 : O << ".w += vadd(";
13349 2 : printOperand(MI, 2, O);
13350 2 : break;
13351 1 : case 627:
13352 : // V6_vaddubh_acc
13353 1 : O << ".h += vadd(";
13354 1 : printOperand(MI, 2, O);
13355 1 : O << ".ub,";
13356 1 : printOperand(MI, 3, O);
13357 1 : O << ".ub)";
13358 1 : return;
13359 : break;
13360 9 : case 628:
13361 : // V6_vaddubsat, V6_vaddubsat_dv, V6_vaddububb_sat
13362 9 : O << ".ub = vadd(";
13363 9 : printOperand(MI, 1, O);
13364 9 : O << ".ub,";
13365 9 : printOperand(MI, 2, O);
13366 9 : break;
13367 10 : case 629:
13368 : // V6_vadduhsat, V6_vadduhsat_dv
13369 10 : O << ".uh = vadd(";
13370 10 : printOperand(MI, 1, O);
13371 10 : O << ".uh,";
13372 10 : printOperand(MI, 2, O);
13373 10 : O << ".uh):sat";
13374 10 : return;
13375 : break;
13376 2 : case 630:
13377 : // V6_vadduwsat, V6_vadduwsat_dv
13378 2 : O << ".uw = vadd(";
13379 2 : printOperand(MI, 1, O);
13380 2 : O << ".uw,";
13381 2 : printOperand(MI, 2, O);
13382 2 : O << ".uw):sat";
13383 2 : return;
13384 : break;
13385 657 : case 631:
13386 : // V6_valignb, V6_valignbi
13387 657 : O << " = valign(";
13388 657 : printOperand(MI, 1, O);
13389 : O << ',';
13390 657 : printOperand(MI, 2, O);
13391 657 : break;
13392 409 : case 632:
13393 : // V6_vand, V6_vandqrt, V6_vandvqv, V6_vandvrt
13394 409 : O << " = vand(";
13395 409 : printOperand(MI, 1, O);
13396 : O << ',';
13397 409 : printOperand(MI, 2, O);
13398 : O << ')';
13399 : return;
13400 : break;
13401 2 : case 633:
13402 : // V6_vandnqrt, V6_vandvnqv
13403 2 : O << " = vand(!";
13404 2 : printOperand(MI, 1, O);
13405 : O << ',';
13406 2 : printOperand(MI, 2, O);
13407 : O << ')';
13408 : return;
13409 : break;
13410 1 : case 634:
13411 : // V6_vandnqrt_acc
13412 1 : O << " |= vand(!";
13413 1 : printOperand(MI, 2, O);
13414 : O << ',';
13415 1 : printOperand(MI, 3, O);
13416 : O << ')';
13417 : return;
13418 : break;
13419 12 : case 635:
13420 : // V6_vandqrt_acc, V6_vandvrt_acc
13421 12 : O << " |= vand(";
13422 12 : printOperand(MI, 2, O);
13423 : O << ',';
13424 12 : printOperand(MI, 3, O);
13425 : O << ')';
13426 : return;
13427 : break;
13428 12 : case 636:
13429 : // V6_vaslh, V6_vaslhv
13430 12 : O << ".h = vasl(";
13431 12 : printOperand(MI, 1, O);
13432 12 : O << ".h,";
13433 12 : printOperand(MI, 2, O);
13434 12 : break;
13435 2 : case 637:
13436 : // V6_vaslh_acc
13437 2 : O << ".h += vasl(";
13438 2 : printOperand(MI, 2, O);
13439 2 : O << ".h,";
13440 2 : printOperand(MI, 3, O);
13441 : O << ')';
13442 : return;
13443 : break;
13444 29 : case 638:
13445 : // V6_vaslw, V6_vaslwv
13446 29 : O << ".w = vasl(";
13447 29 : printOperand(MI, 1, O);
13448 29 : O << ".w,";
13449 29 : printOperand(MI, 2, O);
13450 29 : break;
13451 6 : case 639:
13452 : // V6_vaslw_acc
13453 6 : O << ".w += vasl(";
13454 6 : printOperand(MI, 2, O);
13455 6 : O << ".w,";
13456 6 : printOperand(MI, 3, O);
13457 : O << ')';
13458 : return;
13459 : break;
13460 55 : case 640:
13461 : // V6_vasrh, V6_vasrhv, V6_vasrwh, V6_vasrwhrndsat, V6_vasrwhsat
13462 55 : O << ".h = vasr(";
13463 55 : printOperand(MI, 1, O);
13464 55 : break;
13465 2 : case 641:
13466 : // V6_vasrh_acc
13467 2 : O << ".h += vasr(";
13468 2 : printOperand(MI, 2, O);
13469 2 : O << ".h,";
13470 2 : printOperand(MI, 3, O);
13471 : O << ')';
13472 : return;
13473 : break;
13474 3 : case 642:
13475 : // V6_vasrhbrndsat, V6_vasrhbsat
13476 3 : O << ".b = vasr(";
13477 3 : printOperand(MI, 1, O);
13478 3 : O << ".h,";
13479 3 : printOperand(MI, 2, O);
13480 3 : O << ".h,";
13481 3 : printOperand(MI, 3, O);
13482 3 : break;
13483 22 : case 643:
13484 : // V6_vasrhubrndsat, V6_vasrhubsat, V6_vasruhubrndsat, V6_vasruhubsat
13485 22 : O << ".ub = vasr(";
13486 22 : printOperand(MI, 1, O);
13487 22 : break;
13488 13 : case 644:
13489 : // V6_vasruwuhrndsat, V6_vasruwuhsat, V6_vasrwuhrndsat, V6_vasrwuhsat
13490 13 : O << ".uh = vasr(";
13491 13 : printOperand(MI, 1, O);
13492 13 : break;
13493 18 : case 645:
13494 : // V6_vasrw, V6_vasrwv
13495 18 : O << ".w = vasr(";
13496 18 : printOperand(MI, 1, O);
13497 18 : O << ".w,";
13498 18 : printOperand(MI, 2, O);
13499 18 : break;
13500 8 : case 646:
13501 : // V6_vasrw_acc
13502 8 : O << ".w += vasr(";
13503 8 : printOperand(MI, 2, O);
13504 8 : O << ".w,";
13505 8 : printOperand(MI, 3, O);
13506 : O << ')';
13507 : return;
13508 : break;
13509 4 : case 647:
13510 : // V6_vavgb, V6_vavgbrnd
13511 4 : O << ".b = vavg(";
13512 4 : printOperand(MI, 1, O);
13513 4 : O << ".b,";
13514 4 : printOperand(MI, 2, O);
13515 4 : break;
13516 8 : case 648:
13517 : // V6_vavgh, V6_vavghrnd
13518 8 : O << ".h = vavg(";
13519 8 : printOperand(MI, 1, O);
13520 8 : O << ".h,";
13521 8 : printOperand(MI, 2, O);
13522 8 : break;
13523 7 : case 649:
13524 : // V6_vavgub, V6_vavgubrnd
13525 7 : O << ".ub = vavg(";
13526 7 : printOperand(MI, 1, O);
13527 7 : O << ".ub,";
13528 7 : printOperand(MI, 2, O);
13529 7 : break;
13530 6 : case 650:
13531 : // V6_vavguh, V6_vavguhrnd
13532 6 : O << ".uh = vavg(";
13533 6 : printOperand(MI, 1, O);
13534 6 : O << ".uh,";
13535 6 : printOperand(MI, 2, O);
13536 6 : break;
13537 4 : case 651:
13538 : // V6_vavguw, V6_vavguwrnd
13539 4 : O << ".uw = vavg(";
13540 4 : printOperand(MI, 1, O);
13541 4 : O << ".uw,";
13542 4 : printOperand(MI, 2, O);
13543 4 : break;
13544 6 : case 652:
13545 : // V6_vavgw, V6_vavgwrnd
13546 6 : O << ".w = vavg(";
13547 6 : printOperand(MI, 1, O);
13548 6 : O << ".w,";
13549 6 : printOperand(MI, 2, O);
13550 6 : break;
13551 15 : case 653:
13552 : // V6_vcl0h
13553 15 : O << ".uh = vcl0(";
13554 15 : printOperand(MI, 1, O);
13555 15 : O << ".uh)";
13556 15 : return;
13557 : break;
13558 7 : case 654:
13559 : // V6_vcl0w
13560 7 : O << ".uw = vcl0(";
13561 7 : printOperand(MI, 1, O);
13562 7 : O << ".uw)";
13563 7 : return;
13564 : break;
13565 113 : case 655:
13566 : // V6_vcombine
13567 113 : O << " = vcombine(";
13568 113 : printOperand(MI, 1, O);
13569 : O << ',';
13570 113 : printOperand(MI, 2, O);
13571 : O << ')';
13572 : return;
13573 : break;
13574 6 : case 656:
13575 : // V6_vdealb
13576 6 : O << ".b = vdeal(";
13577 6 : printOperand(MI, 1, O);
13578 6 : O << ".b)";
13579 6 : return;
13580 : break;
13581 5 : case 657:
13582 : // V6_vdealb4w
13583 5 : O << ".b = vdeale(";
13584 5 : printOperand(MI, 1, O);
13585 5 : O << ".b,";
13586 5 : printOperand(MI, 2, O);
13587 5 : O << ".b)";
13588 5 : return;
13589 : break;
13590 6 : case 658:
13591 : // V6_vdealh
13592 6 : O << ".h = vdeal(";
13593 6 : printOperand(MI, 1, O);
13594 6 : O << ".h)";
13595 6 : return;
13596 : break;
13597 223 : case 659:
13598 : // V6_vdealvdd
13599 223 : O << " = vdeal(";
13600 223 : printOperand(MI, 1, O);
13601 : O << ',';
13602 223 : printOperand(MI, 2, O);
13603 : O << ',';
13604 223 : printOperand(MI, 3, O);
13605 : O << ')';
13606 : return;
13607 : break;
13608 112 : case 660:
13609 : // V6_vdelta
13610 112 : O << " = vdelta(";
13611 112 : printOperand(MI, 1, O);
13612 : O << ',';
13613 112 : printOperand(MI, 2, O);
13614 : O << ')';
13615 : return;
13616 : break;
13617 14 : case 661:
13618 : // V6_vdmpybus, V6_vdmpybus_dv
13619 14 : O << ".h = vdmpy(";
13620 14 : printOperand(MI, 1, O);
13621 14 : O << ".ub,";
13622 14 : printOperand(MI, 2, O);
13623 14 : O << ".b)";
13624 14 : return;
13625 : break;
13626 37 : case 662:
13627 : // V6_vdmpybus_acc, V6_vdmpybus_dv_acc
13628 37 : O << ".h += vdmpy(";
13629 37 : printOperand(MI, 2, O);
13630 37 : O << ".ub,";
13631 37 : printOperand(MI, 3, O);
13632 37 : O << ".b)";
13633 37 : return;
13634 : break;
13635 22 : case 663:
13636 : // V6_vdmpyhb, V6_vdmpyhb_dv, V6_vdmpyhisat, V6_vdmpyhsat, V6_vdmpyhsuisa...
13637 22 : O << ".w = vdmpy(";
13638 22 : printOperand(MI, 1, O);
13639 22 : O << ".h,";
13640 22 : printOperand(MI, 2, O);
13641 22 : break;
13642 30 : case 664:
13643 : // V6_vdmpyhb_acc, V6_vdmpyhb_dv_acc, V6_vdmpyhisat_acc, V6_vdmpyhsat_acc...
13644 30 : O << ".w += vdmpy(";
13645 30 : printOperand(MI, 2, O);
13646 30 : O << ".h,";
13647 30 : printOperand(MI, 3, O);
13648 30 : break;
13649 3 : case 665:
13650 : // V6_vdsaduh
13651 3 : O << ".uw = vdsad(";
13652 3 : printOperand(MI, 1, O);
13653 3 : O << ".uh,";
13654 3 : printOperand(MI, 2, O);
13655 3 : O << ".uh)";
13656 3 : return;
13657 : break;
13658 4 : case 666:
13659 : // V6_vdsaduh_acc
13660 4 : O << ".uw += vdsad(";
13661 4 : printOperand(MI, 2, O);
13662 4 : O << ".uh,";
13663 4 : printOperand(MI, 3, O);
13664 4 : O << ".uh)";
13665 4 : return;
13666 : break;
13667 8 : case 667:
13668 : // V6_vgathermhq, V6_vgathermhwq
13669 8 : O << ") vtmp.h = vgather(";
13670 8 : printOperand(MI, 1, O);
13671 : O << ',';
13672 8 : printOperand(MI, 2, O);
13673 : O << ',';
13674 8 : printOperand(MI, 3, O);
13675 8 : break;
13676 3 : case 668:
13677 : // V6_vgathermwq
13678 3 : O << ") vtmp.w = vgather(";
13679 3 : printOperand(MI, 1, O);
13680 : O << ',';
13681 3 : printOperand(MI, 2, O);
13682 : O << ',';
13683 3 : printOperand(MI, 3, O);
13684 3 : O << ".w).w";
13685 3 : return;
13686 : break;
13687 118 : case 669:
13688 : // V6_vgtb, V6_vgth, V6_vgtub, V6_vgtuh, V6_vgtuw, V6_vgtw
13689 118 : O << " = vcmp.gt(";
13690 118 : printOperand(MI, 1, O);
13691 118 : break;
13692 30 : case 670:
13693 : // V6_vgtb_and, V6_vgth_and, V6_vgtub_and, V6_vgtuh_and, V6_vgtuw_and, V6...
13694 30 : O << " &= vcmp.gt(";
13695 30 : printOperand(MI, 2, O);
13696 30 : break;
13697 30 : case 671:
13698 : // V6_vgtb_or, V6_vgth_or, V6_vgtub_or, V6_vgtuh_or, V6_vgtuw_or, V6_vgtw...
13699 30 : O << " |= vcmp.gt(";
13700 30 : printOperand(MI, 2, O);
13701 30 : break;
13702 30 : case 672:
13703 : // V6_vgtb_xor, V6_vgth_xor, V6_vgtub_xor, V6_vgtuh_xor, V6_vgtuw_xor, V6...
13704 30 : O << " ^= vcmp.gt(";
13705 30 : printOperand(MI, 2, O);
13706 30 : break;
13707 147 : case 673:
13708 : // V6_vinsertwr
13709 147 : O << ".w = vinsert(";
13710 147 : printOperand(MI, 2, O);
13711 : O << ')';
13712 : return;
13713 : break;
13714 76 : case 674:
13715 : // V6_vlalignb, V6_vlalignbi
13716 76 : O << " = vlalign(";
13717 76 : printOperand(MI, 1, O);
13718 : O << ',';
13719 76 : printOperand(MI, 2, O);
13720 76 : break;
13721 1 : case 675:
13722 : // V6_vlsrb
13723 1 : O << ".ub = vlsr(";
13724 1 : printOperand(MI, 1, O);
13725 1 : O << ".ub,";
13726 1 : printOperand(MI, 2, O);
13727 : O << ')';
13728 : return;
13729 : break;
13730 7 : case 676:
13731 : // V6_vlsrh
13732 7 : O << ".uh = vlsr(";
13733 7 : printOperand(MI, 1, O);
13734 7 : O << ".uh,";
13735 7 : printOperand(MI, 2, O);
13736 : O << ')';
13737 : return;
13738 : break;
13739 6 : case 677:
13740 : // V6_vlsrhv
13741 6 : O << ".h = vlsr(";
13742 6 : printOperand(MI, 1, O);
13743 6 : O << ".h,";
13744 6 : printOperand(MI, 2, O);
13745 6 : O << ".h)";
13746 6 : return;
13747 : break;
13748 41 : case 678:
13749 : // V6_vlsrw
13750 41 : O << ".uw = vlsr(";
13751 41 : printOperand(MI, 1, O);
13752 41 : O << ".uw,";
13753 41 : printOperand(MI, 2, O);
13754 : O << ')';
13755 : return;
13756 : break;
13757 9 : case 679:
13758 : // V6_vlsrwv
13759 9 : O << ".w = vlsr(";
13760 9 : printOperand(MI, 1, O);
13761 9 : O << ".w,";
13762 9 : printOperand(MI, 2, O);
13763 9 : O << ".w)";
13764 9 : return;
13765 : break;
13766 1 : case 680:
13767 : // V6_vlut4
13768 1 : O << ".h = vlut4(";
13769 1 : printOperand(MI, 1, O);
13770 1 : O << ".uh,";
13771 1 : printOperand(MI, 2, O);
13772 1 : O << ".h)";
13773 1 : return;
13774 : break;
13775 5 : case 681:
13776 : // V6_vlutvvb, V6_vlutvvb_nm, V6_vlutvvbi
13777 5 : O << ".b = vlut32(";
13778 5 : printOperand(MI, 1, O);
13779 5 : O << ".b,";
13780 5 : printOperand(MI, 2, O);
13781 5 : break;
13782 6 : case 682:
13783 : // V6_vlutvvb_oracc, V6_vlutvvb_oracci
13784 6 : O << ".b |= vlut32(";
13785 6 : printOperand(MI, 2, O);
13786 6 : O << ".b,";
13787 6 : printOperand(MI, 3, O);
13788 6 : break;
13789 7 : case 683:
13790 : // V6_vlutvwh, V6_vlutvwh_nm, V6_vlutvwhi
13791 7 : O << ".h = vlut16(";
13792 7 : printOperand(MI, 1, O);
13793 7 : O << ".b,";
13794 7 : printOperand(MI, 2, O);
13795 7 : break;
13796 9 : case 684:
13797 : // V6_vlutvwh_oracc, V6_vlutvwh_oracci
13798 9 : O << ".h |= vlut16(";
13799 9 : printOperand(MI, 2, O);
13800 9 : O << ".b,";
13801 9 : printOperand(MI, 3, O);
13802 9 : break;
13803 1 : case 685:
13804 : // V6_vmaxb
13805 1 : O << ".b = vmax(";
13806 1 : printOperand(MI, 1, O);
13807 1 : O << ".b,";
13808 1 : printOperand(MI, 2, O);
13809 1 : O << ".b)";
13810 1 : return;
13811 : break;
13812 3 : case 686:
13813 : // V6_vmaxh
13814 3 : O << ".h = vmax(";
13815 3 : printOperand(MI, 1, O);
13816 3 : O << ".h,";
13817 3 : printOperand(MI, 2, O);
13818 3 : O << ".h)";
13819 3 : return;
13820 : break;
13821 57 : case 687:
13822 : // V6_vmaxub
13823 57 : O << ".ub = vmax(";
13824 57 : printOperand(MI, 1, O);
13825 57 : O << ".ub,";
13826 57 : printOperand(MI, 2, O);
13827 57 : O << ".ub)";
13828 57 : return;
13829 : break;
13830 3 : case 688:
13831 : // V6_vmaxuh
13832 3 : O << ".uh = vmax(";
13833 3 : printOperand(MI, 1, O);
13834 3 : O << ".uh,";
13835 3 : printOperand(MI, 2, O);
13836 3 : O << ".uh)";
13837 3 : return;
13838 : break;
13839 3 : case 689:
13840 : // V6_vmaxw
13841 3 : O << ".w = vmax(";
13842 3 : printOperand(MI, 1, O);
13843 3 : O << ".w,";
13844 3 : printOperand(MI, 2, O);
13845 3 : O << ".w)";
13846 3 : return;
13847 : break;
13848 1 : case 690:
13849 : // V6_vminb
13850 1 : O << ".b = vmin(";
13851 1 : printOperand(MI, 1, O);
13852 1 : O << ".b,";
13853 1 : printOperand(MI, 2, O);
13854 1 : O << ".b)";
13855 1 : return;
13856 : break;
13857 3 : case 691:
13858 : // V6_vminh
13859 3 : O << ".h = vmin(";
13860 3 : printOperand(MI, 1, O);
13861 3 : O << ".h,";
13862 3 : printOperand(MI, 2, O);
13863 3 : O << ".h)";
13864 3 : return;
13865 : break;
13866 9 : case 692:
13867 : // V6_vminub
13868 9 : O << ".ub = vmin(";
13869 9 : printOperand(MI, 1, O);
13870 9 : O << ".ub,";
13871 9 : printOperand(MI, 2, O);
13872 9 : O << ".ub)";
13873 9 : return;
13874 : break;
13875 4 : case 693:
13876 : // V6_vminuh
13877 4 : O << ".uh = vmin(";
13878 4 : printOperand(MI, 1, O);
13879 4 : O << ".uh,";
13880 4 : printOperand(MI, 2, O);
13881 4 : O << ".uh)";
13882 4 : return;
13883 : break;
13884 3 : case 694:
13885 : // V6_vminw
13886 3 : O << ".w = vmin(";
13887 3 : printOperand(MI, 1, O);
13888 3 : O << ".w,";
13889 3 : printOperand(MI, 2, O);
13890 3 : O << ".w)";
13891 3 : return;
13892 : break;
13893 18 : case 695:
13894 : // V6_vmpabus, V6_vmpabusv, V6_vmpabuu, V6_vmpabuuv, V6_vmpahhsat, V6_vmp...
13895 18 : O << ".h = vmpa(";
13896 18 : printOperand(MI, 1, O);
13897 18 : break;
13898 35 : case 696:
13899 : // V6_vmpabus_acc, V6_vmpabuu_acc
13900 35 : O << ".h += vmpa(";
13901 35 : printOperand(MI, 2, O);
13902 35 : O << ".ub,";
13903 35 : printOperand(MI, 3, O);
13904 35 : break;
13905 4 : case 697:
13906 : // V6_vmpahb, V6_vmpauhb
13907 4 : O << ".w = vmpa(";
13908 4 : printOperand(MI, 1, O);
13909 4 : break;
13910 5 : case 698:
13911 : // V6_vmpahb_acc, V6_vmpauhb_acc
13912 5 : O << ".w += vmpa(";
13913 5 : printOperand(MI, 2, O);
13914 5 : break;
13915 3 : case 699:
13916 : // V6_vmpsuhuhsat
13917 3 : O << ".h = vmps(";
13918 3 : printOperand(MI, 1, O);
13919 3 : O << ".h,";
13920 3 : printOperand(MI, 2, O);
13921 3 : O << ".uh,";
13922 3 : printOperand(MI, 3, O);
13923 3 : O << ".uh):sat";
13924 3 : return;
13925 : break;
13926 22 : case 700:
13927 : // V6_vmpybus, V6_vmpybusv, V6_vmpybv, V6_vmpyhsrs, V6_vmpyhss, V6_vmpyhv...
13928 22 : O << ".h = vmpy(";
13929 22 : printOperand(MI, 1, O);
13930 22 : break;
13931 22 : case 701:
13932 : // V6_vmpybus_acc, V6_vmpybusv_acc, V6_vmpybv_acc
13933 22 : O << ".h += vmpy(";
13934 22 : printOperand(MI, 2, O);
13935 22 : break;
13936 4 : case 702:
13937 : // V6_vmpyewuh
13938 4 : O << ".w = vmpye(";
13939 4 : printOperand(MI, 1, O);
13940 4 : O << ".w,";
13941 4 : printOperand(MI, 2, O);
13942 4 : O << ".uh)";
13943 4 : return;
13944 : break;
13945 1 : case 703:
13946 : // V6_vmpyewuh_64
13947 1 : O << " = vmpye(";
13948 1 : printOperand(MI, 1, O);
13949 1 : O << ".w,";
13950 1 : printOperand(MI, 2, O);
13951 1 : O << ".uh)";
13952 1 : return;
13953 : break;
13954 9 : case 704:
13955 : // V6_vmpyh, V6_vmpyhus, V6_vmpyhv
13956 9 : O << ".w = vmpy(";
13957 9 : printOperand(MI, 1, O);
13958 9 : O << ".h,";
13959 9 : printOperand(MI, 2, O);
13960 9 : break;
13961 12 : case 705:
13962 : // V6_vmpyh_acc, V6_vmpyhsat_acc, V6_vmpyhus_acc, V6_vmpyhv_acc
13963 12 : O << ".w += vmpy(";
13964 12 : printOperand(MI, 2, O);
13965 12 : O << ".h,";
13966 12 : printOperand(MI, 3, O);
13967 12 : break;
13968 3 : case 706:
13969 : // V6_vmpyieoh
13970 3 : O << ".w = vmpyieo(";
13971 3 : printOperand(MI, 1, O);
13972 3 : O << ".h,";
13973 3 : printOperand(MI, 2, O);
13974 3 : O << ".h)";
13975 3 : return;
13976 : break;
13977 19 : case 707:
13978 : // V6_vmpyiewh_acc, V6_vmpyiewuh_acc
13979 19 : O << ".w += vmpyie(";
13980 19 : printOperand(MI, 2, O);
13981 19 : O << ".w,";
13982 19 : printOperand(MI, 3, O);
13983 19 : break;
13984 4 : case 708:
13985 : // V6_vmpyiewuh
13986 4 : O << ".w = vmpyie(";
13987 4 : printOperand(MI, 1, O);
13988 4 : O << ".w,";
13989 4 : printOperand(MI, 2, O);
13990 4 : O << ".uh)";
13991 4 : return;
13992 : break;
13993 9 : case 709:
13994 : // V6_vmpyih, V6_vmpyihb
13995 9 : O << ".h = vmpyi(";
13996 9 : printOperand(MI, 1, O);
13997 9 : O << ".h,";
13998 9 : printOperand(MI, 2, O);
13999 9 : break;
14000 7 : case 710:
14001 : // V6_vmpyih_acc, V6_vmpyihb_acc
14002 7 : O << ".h += vmpyi(";
14003 7 : printOperand(MI, 2, O);
14004 7 : O << ".h,";
14005 7 : printOperand(MI, 3, O);
14006 7 : break;
14007 16 : case 711:
14008 : // V6_vmpyiowh
14009 16 : O << ".w = vmpyio(";
14010 16 : printOperand(MI, 1, O);
14011 16 : O << ".w,";
14012 16 : printOperand(MI, 2, O);
14013 16 : O << ".h)";
14014 16 : return;
14015 : break;
14016 59 : case 712:
14017 : // V6_vmpyiwb, V6_vmpyiwh, V6_vmpyiwub
14018 59 : O << ".w = vmpyi(";
14019 59 : printOperand(MI, 1, O);
14020 59 : O << ".w,";
14021 59 : printOperand(MI, 2, O);
14022 59 : break;
14023 19 : case 713:
14024 : // V6_vmpyiwb_acc, V6_vmpyiwh_acc, V6_vmpyiwub_acc
14025 19 : O << ".w += vmpyi(";
14026 19 : printOperand(MI, 2, O);
14027 19 : O << ".w,";
14028 19 : printOperand(MI, 3, O);
14029 19 : break;
14030 6 : case 714:
14031 : // V6_vmpyowh, V6_vmpyowh_rnd
14032 6 : O << ".w = vmpyo(";
14033 6 : printOperand(MI, 1, O);
14034 6 : O << ".w,";
14035 6 : printOperand(MI, 2, O);
14036 6 : break;
14037 1 : case 715:
14038 : // V6_vmpyowh_64_acc
14039 1 : O << " += vmpyo(";
14040 1 : printOperand(MI, 2, O);
14041 1 : O << ".w,";
14042 1 : printOperand(MI, 3, O);
14043 1 : O << ".h)";
14044 1 : return;
14045 : break;
14046 6 : case 716:
14047 : // V6_vmpyowh_rnd_sacc, V6_vmpyowh_sacc
14048 6 : O << ".w += vmpyo(";
14049 6 : printOperand(MI, 2, O);
14050 6 : O << ".w,";
14051 6 : printOperand(MI, 3, O);
14052 6 : break;
14053 9 : case 717:
14054 : // V6_vmpyub, V6_vmpyubv
14055 9 : O << ".uh = vmpy(";
14056 9 : printOperand(MI, 1, O);
14057 9 : O << ".ub,";
14058 9 : printOperand(MI, 2, O);
14059 9 : O << ".ub)";
14060 9 : return;
14061 : break;
14062 7 : case 718:
14063 : // V6_vmpyub_acc, V6_vmpyubv_acc
14064 7 : O << ".uh += vmpy(";
14065 7 : printOperand(MI, 2, O);
14066 7 : O << ".ub,";
14067 7 : printOperand(MI, 3, O);
14068 7 : O << ".ub)";
14069 7 : return;
14070 : break;
14071 8 : case 719:
14072 : // V6_vmpyuh, V6_vmpyuhv
14073 8 : O << ".uw = vmpy(";
14074 8 : printOperand(MI, 1, O);
14075 8 : O << ".uh,";
14076 8 : printOperand(MI, 2, O);
14077 8 : O << ".uh)";
14078 8 : return;
14079 : break;
14080 7 : case 720:
14081 : // V6_vmpyuh_acc, V6_vmpyuhv_acc
14082 7 : O << ".uw += vmpy(";
14083 7 : printOperand(MI, 2, O);
14084 7 : O << ".uh,";
14085 7 : printOperand(MI, 3, O);
14086 7 : O << ".uh)";
14087 7 : return;
14088 : break;
14089 3 : case 721:
14090 : // V6_vmpyuhe
14091 3 : O << ".uw = vmpye(";
14092 3 : printOperand(MI, 1, O);
14093 3 : O << ".uh,";
14094 3 : printOperand(MI, 2, O);
14095 3 : O << ".uh)";
14096 3 : return;
14097 : break;
14098 1 : case 722:
14099 : // V6_vmpyuhe_acc
14100 1 : O << ".uw += vmpye(";
14101 1 : printOperand(MI, 2, O);
14102 1 : O << ".uh,";
14103 1 : printOperand(MI, 3, O);
14104 1 : O << ".uh)";
14105 1 : return;
14106 : break;
14107 5 : case 723:
14108 : // V6_vnavgb, V6_vnavgub
14109 5 : O << ".b = vnavg(";
14110 5 : printOperand(MI, 1, O);
14111 5 : break;
14112 5 : case 724:
14113 : // V6_vnavgh
14114 5 : O << ".h = vnavg(";
14115 5 : printOperand(MI, 1, O);
14116 5 : O << ".h,";
14117 5 : printOperand(MI, 2, O);
14118 5 : O << ".h)";
14119 5 : return;
14120 : break;
14121 3 : case 725:
14122 : // V6_vnavgw
14123 3 : O << ".w = vnavg(";
14124 3 : printOperand(MI, 1, O);
14125 3 : O << ".w,";
14126 3 : printOperand(MI, 2, O);
14127 3 : O << ".w)";
14128 3 : return;
14129 : break;
14130 3 : case 726:
14131 : // V6_vnormamth
14132 3 : O << ".h = vnormamt(";
14133 3 : printOperand(MI, 1, O);
14134 3 : O << ".h)";
14135 3 : return;
14136 : break;
14137 3 : case 727:
14138 : // V6_vnormamtw
14139 3 : O << ".w = vnormamt(";
14140 3 : printOperand(MI, 1, O);
14141 3 : O << ".w)";
14142 3 : return;
14143 : break;
14144 13 : case 728:
14145 : // V6_vnot
14146 13 : O << " = vnot(";
14147 13 : printOperand(MI, 1, O);
14148 : O << ')';
14149 : return;
14150 : break;
14151 19 : case 729:
14152 : // V6_vor
14153 19 : O << " = vor(";
14154 19 : printOperand(MI, 1, O);
14155 : O << ',';
14156 19 : printOperand(MI, 2, O);
14157 : O << ')';
14158 : return;
14159 : break;
14160 22 : case 730:
14161 : // V6_vpackeb
14162 22 : O << ".b = vpacke(";
14163 22 : printOperand(MI, 1, O);
14164 22 : O << ".h,";
14165 22 : printOperand(MI, 2, O);
14166 22 : O << ".h)";
14167 22 : return;
14168 : break;
14169 16 : case 731:
14170 : // V6_vpackeh
14171 16 : O << ".h = vpacke(";
14172 16 : printOperand(MI, 1, O);
14173 16 : O << ".w,";
14174 16 : printOperand(MI, 2, O);
14175 16 : O << ".w)";
14176 16 : return;
14177 : break;
14178 3 : case 732:
14179 : // V6_vpackhb_sat
14180 3 : O << ".b = vpack(";
14181 3 : printOperand(MI, 1, O);
14182 3 : O << ".h,";
14183 3 : printOperand(MI, 2, O);
14184 3 : O << ".h):sat";
14185 3 : return;
14186 : break;
14187 4 : case 733:
14188 : // V6_vpackhub_sat
14189 4 : O << ".ub = vpack(";
14190 4 : printOperand(MI, 1, O);
14191 4 : O << ".h,";
14192 4 : printOperand(MI, 2, O);
14193 4 : O << ".h):sat";
14194 4 : return;
14195 : break;
14196 14 : case 734:
14197 : // V6_vpackob
14198 14 : O << ".b = vpacko(";
14199 14 : printOperand(MI, 1, O);
14200 14 : O << ".h,";
14201 14 : printOperand(MI, 2, O);
14202 14 : O << ".h)";
14203 14 : return;
14204 : break;
14205 7 : case 735:
14206 : // V6_vpackoh
14207 7 : O << ".h = vpacko(";
14208 7 : printOperand(MI, 1, O);
14209 7 : O << ".w,";
14210 7 : printOperand(MI, 2, O);
14211 7 : O << ".w)";
14212 7 : return;
14213 : break;
14214 3 : case 736:
14215 : // V6_vpackwh_sat
14216 3 : O << ".h = vpack(";
14217 3 : printOperand(MI, 1, O);
14218 3 : O << ".w,";
14219 3 : printOperand(MI, 2, O);
14220 3 : O << ".w):sat";
14221 3 : return;
14222 : break;
14223 3 : case 737:
14224 : // V6_vpackwuh_sat
14225 3 : O << ".uh = vpack(";
14226 3 : printOperand(MI, 1, O);
14227 3 : O << ".w,";
14228 3 : printOperand(MI, 2, O);
14229 3 : O << ".w):sat";
14230 3 : return;
14231 : break;
14232 15 : case 738:
14233 : // V6_vpopcounth
14234 15 : O << ".h = vpopcount(";
14235 15 : printOperand(MI, 1, O);
14236 15 : O << ".h)";
14237 15 : return;
14238 : break;
14239 1 : case 739:
14240 : // V6_vprefixqb
14241 1 : O << ".b = prefixsum(";
14242 1 : printOperand(MI, 1, O);
14243 : O << ')';
14244 : return;
14245 : break;
14246 1 : case 740:
14247 : // V6_vprefixqh
14248 1 : O << ".h = prefixsum(";
14249 1 : printOperand(MI, 1, O);
14250 : O << ')';
14251 : return;
14252 : break;
14253 1 : case 741:
14254 : // V6_vprefixqw
14255 1 : O << ".w = prefixsum(";
14256 1 : printOperand(MI, 1, O);
14257 : O << ')';
14258 : return;
14259 : break;
14260 15 : case 742:
14261 : // V6_vrdelta
14262 15 : O << " = vrdelta(";
14263 15 : printOperand(MI, 1, O);
14264 : O << ',';
14265 15 : printOperand(MI, 2, O);
14266 : O << ')';
14267 : return;
14268 : break;
14269 43 : case 743:
14270 : // V6_vror
14271 43 : O << " = vror(";
14272 43 : printOperand(MI, 1, O);
14273 : O << ',';
14274 43 : printOperand(MI, 2, O);
14275 : O << ')';
14276 : return;
14277 : break;
14278 3 : case 744:
14279 : // V6_vroundhb
14280 3 : O << ".b = vround(";
14281 3 : printOperand(MI, 1, O);
14282 3 : O << ".h,";
14283 3 : printOperand(MI, 2, O);
14284 3 : O << ".h):sat";
14285 3 : return;
14286 : break;
14287 4 : case 745:
14288 : // V6_vroundhub, V6_vrounduhub
14289 4 : O << ".ub = vround(";
14290 4 : printOperand(MI, 1, O);
14291 4 : break;
14292 4 : case 746:
14293 : // V6_vrounduwuh, V6_vroundwuh
14294 4 : O << ".uh = vround(";
14295 4 : printOperand(MI, 1, O);
14296 4 : break;
14297 3 : case 747:
14298 : // V6_vroundwh
14299 3 : O << ".h = vround(";
14300 3 : printOperand(MI, 1, O);
14301 3 : O << ".w,";
14302 3 : printOperand(MI, 2, O);
14303 3 : O << ".w):sat";
14304 3 : return;
14305 : break;
14306 2 : case 748:
14307 : // V6_vrsadubi
14308 2 : O << ".uw = vrsad(";
14309 2 : printOperand(MI, 1, O);
14310 2 : O << ".ub,";
14311 2 : printOperand(MI, 2, O);
14312 2 : O << ".ub,#";
14313 2 : printOperand(MI, 3, O);
14314 : O << ')';
14315 : return;
14316 : break;
14317 2 : case 749:
14318 : // V6_vrsadubi_acc
14319 2 : O << ".uw += vrsad(";
14320 2 : printOperand(MI, 2, O);
14321 2 : O << ".ub,";
14322 2 : printOperand(MI, 3, O);
14323 2 : O << ".ub,#";
14324 2 : printOperand(MI, 4, O);
14325 : O << ')';
14326 : return;
14327 : break;
14328 33 : case 750:
14329 : // V6_vsathub
14330 33 : O << ".ub = vsat(";
14331 33 : printOperand(MI, 1, O);
14332 33 : O << ".h,";
14333 33 : printOperand(MI, 2, O);
14334 33 : O << ".h)";
14335 33 : return;
14336 : break;
14337 1 : case 751:
14338 : // V6_vsatuwuh
14339 1 : O << ".uh = vsat(";
14340 1 : printOperand(MI, 1, O);
14341 1 : O << ".uw,";
14342 1 : printOperand(MI, 2, O);
14343 1 : O << ".uw)";
14344 1 : return;
14345 : break;
14346 21 : case 752:
14347 : // V6_vsatwh
14348 21 : O << ".h = vsat(";
14349 21 : printOperand(MI, 1, O);
14350 21 : O << ".w,";
14351 21 : printOperand(MI, 2, O);
14352 21 : O << ".w)";
14353 21 : return;
14354 : break;
14355 3 : case 753:
14356 : // V6_vsb
14357 3 : O << ".h = vsxt(";
14358 3 : printOperand(MI, 1, O);
14359 3 : O << ".b)";
14360 3 : return;
14361 : break;
14362 3 : case 754:
14363 : // V6_vsh
14364 3 : O << ".w = vsxt(";
14365 3 : printOperand(MI, 1, O);
14366 3 : O << ".h)";
14367 3 : return;
14368 : break;
14369 8 : case 755:
14370 : // V6_vshuffb
14371 8 : O << ".b = vshuff(";
14372 8 : printOperand(MI, 1, O);
14373 8 : O << ".b)";
14374 8 : return;
14375 : break;
14376 8 : case 756:
14377 : // V6_vshuffh
14378 8 : O << ".h = vshuff(";
14379 8 : printOperand(MI, 1, O);
14380 8 : O << ".h)";
14381 8 : return;
14382 : break;
14383 6 : case 757:
14384 : // V6_vshuffob
14385 6 : O << ".b = vshuffo(";
14386 6 : printOperand(MI, 1, O);
14387 6 : O << ".b,";
14388 6 : printOperand(MI, 2, O);
14389 6 : O << ".b)";
14390 6 : return;
14391 : break;
14392 278 : case 758:
14393 : // V6_vshuffvdd
14394 278 : O << " = vshuff(";
14395 278 : printOperand(MI, 1, O);
14396 : O << ',';
14397 278 : printOperand(MI, 2, O);
14398 : O << ',';
14399 278 : printOperand(MI, 3, O);
14400 : O << ')';
14401 : return;
14402 : break;
14403 3 : case 759:
14404 : // V6_vshufoeb
14405 3 : O << ".b = vshuffoe(";
14406 3 : printOperand(MI, 1, O);
14407 3 : O << ".b,";
14408 3 : printOperand(MI, 2, O);
14409 3 : O << ".b)";
14410 3 : return;
14411 : break;
14412 3 : case 760:
14413 : // V6_vshufoeh
14414 3 : O << ".h = vshuffoe(";
14415 3 : printOperand(MI, 1, O);
14416 3 : O << ".h,";
14417 3 : printOperand(MI, 2, O);
14418 3 : O << ".h)";
14419 3 : return;
14420 : break;
14421 8 : case 761:
14422 : // V6_vshufoh
14423 8 : O << ".h = vshuffo(";
14424 8 : printOperand(MI, 1, O);
14425 8 : O << ".h,";
14426 8 : printOperand(MI, 2, O);
14427 8 : O << ".h)";
14428 8 : return;
14429 : break;
14430 19 : case 762:
14431 : // V6_vsubb, V6_vsubb_dv, V6_vsubbsat, V6_vsubbsat_dv
14432 19 : O << ".b = vsub(";
14433 19 : printOperand(MI, 1, O);
14434 19 : O << ".b,";
14435 19 : printOperand(MI, 2, O);
14436 19 : break;
14437 45 : case 763:
14438 : // V6_vsubcarry, V6_vsubhw, V6_vsubuhw, V6_vsubw, V6_vsubw_dv, V6_vsubwsa...
14439 45 : O << ".w = vsub(";
14440 45 : break;
14441 31 : case 764:
14442 : // V6_vsubh, V6_vsubh_dv, V6_vsubhsat, V6_vsubhsat_dv, V6_vsububh
14443 31 : O << ".h = vsub(";
14444 31 : printOperand(MI, 1, O);
14445 31 : break;
14446 9 : case 765:
14447 : // V6_vsububsat, V6_vsububsat_dv, V6_vsubububb_sat
14448 9 : O << ".ub = vsub(";
14449 9 : printOperand(MI, 1, O);
14450 9 : O << ".ub,";
14451 9 : printOperand(MI, 2, O);
14452 9 : break;
14453 7 : case 766:
14454 : // V6_vsubuhsat, V6_vsubuhsat_dv
14455 7 : O << ".uh = vsub(";
14456 7 : printOperand(MI, 1, O);
14457 7 : O << ".uh,";
14458 7 : printOperand(MI, 2, O);
14459 7 : O << ".uh):sat";
14460 7 : return;
14461 : break;
14462 2 : case 767:
14463 : // V6_vsubuwsat, V6_vsubuwsat_dv
14464 2 : O << ".uw = vsub(";
14465 2 : printOperand(MI, 1, O);
14466 2 : O << ".uw,";
14467 2 : printOperand(MI, 2, O);
14468 2 : O << ".uw):sat";
14469 2 : return;
14470 : break;
14471 2 : case 768:
14472 : // V6_vswap
14473 2 : O << " = vswap(";
14474 2 : printOperand(MI, 1, O);
14475 : O << ',';
14476 2 : printOperand(MI, 2, O);
14477 : O << ',';
14478 2 : printOperand(MI, 3, O);
14479 : O << ')';
14480 : return;
14481 : break;
14482 6 : case 769:
14483 : // V6_vtmpyb, V6_vtmpybus
14484 6 : O << ".h = vtmpy(";
14485 6 : printOperand(MI, 1, O);
14486 6 : break;
14487 8 : case 770:
14488 : // V6_vtmpyb_acc, V6_vtmpybus_acc
14489 8 : O << ".h += vtmpy(";
14490 8 : printOperand(MI, 2, O);
14491 8 : break;
14492 4 : case 771:
14493 : // V6_vtmpyhb
14494 4 : O << ".w = vtmpy(";
14495 4 : printOperand(MI, 1, O);
14496 4 : O << ".h,";
14497 4 : printOperand(MI, 2, O);
14498 4 : O << ".b)";
14499 4 : return;
14500 : break;
14501 4 : case 772:
14502 : // V6_vtmpyhb_acc
14503 4 : O << ".w += vtmpy(";
14504 4 : printOperand(MI, 2, O);
14505 4 : O << ".h,";
14506 4 : printOperand(MI, 3, O);
14507 4 : O << ".b)";
14508 4 : return;
14509 : break;
14510 8 : case 773:
14511 : // V6_vunpackb
14512 8 : O << ".h = vunpack(";
14513 8 : printOperand(MI, 1, O);
14514 8 : O << ".b)";
14515 8 : return;
14516 : break;
14517 13 : case 774:
14518 : // V6_vunpackh
14519 13 : O << ".w = vunpack(";
14520 13 : printOperand(MI, 1, O);
14521 13 : O << ".h)";
14522 13 : return;
14523 : break;
14524 2 : case 775:
14525 : // V6_vunpackob
14526 2 : O << ".h |= vunpacko(";
14527 2 : printOperand(MI, 2, O);
14528 2 : O << ".b)";
14529 2 : return;
14530 : break;
14531 2 : case 776:
14532 : // V6_vunpackoh
14533 2 : O << ".w |= vunpacko(";
14534 2 : printOperand(MI, 2, O);
14535 2 : O << ".h)";
14536 2 : return;
14537 : break;
14538 22 : case 777:
14539 : // V6_vunpackub
14540 22 : O << ".uh = vunpack(";
14541 22 : printOperand(MI, 1, O);
14542 22 : O << ".ub)";
14543 22 : return;
14544 : break;
14545 15 : case 778:
14546 : // V6_vunpackuh
14547 15 : O << ".uw = vunpack(";
14548 15 : printOperand(MI, 1, O);
14549 15 : O << ".uh)";
14550 15 : return;
14551 : break;
14552 1 : case 779:
14553 : // V6_vwhist256q_sat
14554 1 : O << "):sat";
14555 1 : return;
14556 : break;
14557 87 : case 780:
14558 : // V6_vxor
14559 87 : O << " = vxor(";
14560 87 : printOperand(MI, 1, O);
14561 : O << ',';
14562 87 : printOperand(MI, 2, O);
14563 : O << ')';
14564 : return;
14565 : break;
14566 22 : case 781:
14567 : // V6_vzb
14568 22 : O << ".uh = vzxt(";
14569 22 : printOperand(MI, 1, O);
14570 22 : O << ".ub)";
14571 22 : return;
14572 : break;
14573 25 : case 782:
14574 : // V6_vzh
14575 25 : O << ".uw = vzxt(";
14576 25 : printOperand(MI, 1, O);
14577 25 : O << ".uh)";
14578 25 : return;
14579 : break;
14580 : }
14581 :
14582 :
14583 : // Fragment 2 encoded into 8 bits for 151 unique commands.
14584 32296 : switch ((Bits >> 24) & 255) {
14585 0 : default: llvm_unreachable("Invalid command number.");
14586 3338 : case 0:
14587 : // A2_addsp, S2_pstorerbf_zomap, S2_pstorerbnewf_zomap, S2_pstorerbnewt_z...
14588 3338 : printOperand(MI, 1, O);
14589 3338 : break;
14590 : case 1:
14591 : // A2_neg, A2_vaddb_map, A2_vsubb_map, A4_boundscheck, L2_loadbsw2_zomap,...
14592 : O << ')';
14593 : return;
14594 : break;
14595 8 : case 2:
14596 : // A2_tfrf, A2_tfrfnew, A2_tfrpf, A2_tfrpfnew, A2_tfrpt, A2_tfrptnew, A2_...
14597 8 : O << " = ";
14598 8 : printOperand(MI, 2, O);
14599 8 : return;
14600 : break;
14601 : case 3:
14602 : // A2_tfrp, A2_tfrpi, C2_pxfer_map, S2_storerb_zomap, S2_storerd_zomap, S...
14603 : return;
14604 : break;
14605 1789 : case 4:
14606 : // L2_loadalignb_zomap, L2_loadalignh_zomap, A2_tfrih, A2_tfril, A4_addp_...
14607 1789 : printOperand(MI, 2, O);
14608 1789 : break;
14609 32 : case 5:
14610 : // L2_ploadrbf_zomap, L2_ploadrbfnew_zomap, L2_ploadrbt_zomap, L2_ploadrb...
14611 32 : O << " = memb(";
14612 32 : break;
14613 46 : case 6:
14614 : // L2_ploadrdf_zomap, L2_ploadrdfnew_zomap, L2_ploadrdt_zomap, L2_ploadrd...
14615 46 : O << " = memd(";
14616 46 : break;
14617 28 : case 7:
14618 : // L2_ploadrhf_zomap, L2_ploadrhfnew_zomap, L2_ploadrht_zomap, L2_ploadrh...
14619 28 : O << " = memh(";
14620 28 : break;
14621 36 : case 8:
14622 : // L2_ploadrif_zomap, L2_ploadrifnew_zomap, L2_ploadrit_zomap, L2_ploadri...
14623 36 : O << " = memw(";
14624 36 : break;
14625 36 : case 9:
14626 : // L2_ploadrubf_zomap, L2_ploadrubfnew_zomap, L2_ploadrubt_zomap, L2_ploa...
14627 36 : O << " = memub(";
14628 36 : break;
14629 29 : case 10:
14630 : // L2_ploadruhf_zomap, L2_ploadruhfnew_zomap, L2_ploadruht_zomap, L2_ploa...
14631 29 : O << " = memuh(";
14632 29 : break;
14633 2339 : case 11:
14634 : // M2_mpysmi, S5_asrhub_rnd_sat_goodsyntax, S5_vasrhrnd_goodsyntax, V6_vr...
14635 2339 : O << ",#";
14636 2339 : break;
14637 91 : case 12:
14638 : // M2_vrcmpys_acc_s1, M2_vrcmpys_s1, V6_vmpyhss_alt, V6_vmpyowh_alt, M2_c...
14639 91 : O << "):<<1:sat";
14640 91 : return;
14641 : break;
14642 45 : case 13:
14643 : // M2_vrcmpys_s1rp, V6_vmpyhsrs_alt, V6_vmpyhvsrs_alt, V6_vmpyowh_rnd_alt...
14644 45 : O << "):<<1:rnd:sat";
14645 45 : return;
14646 : break;
14647 85 : case 14:
14648 : // S2_storerbnew_zomap, S2_storerhnew_zomap, S2_storerinew_zomap, V6_stn0...
14649 85 : O << ".new";
14650 85 : return;
14651 : break;
14652 22 : case 15:
14653 : // S2_storerf_zomap, PS_storerfabs, S2_storerf_pcr, S2_storerfgp, S4_psto...
14654 22 : O << ".h";
14655 22 : return;
14656 : break;
14657 248 : case 16:
14658 : // V6_MAP_equb, V6_MAP_equb_and, V6_MAP_equb_ior, V6_MAP_equb_xor, V6_vad...
14659 248 : O << ".ub,";
14660 248 : break;
14661 44 : case 17:
14662 : // V6_MAP_equh, V6_MAP_equh_and, V6_MAP_equh_ior, V6_MAP_equh_xor, V6_vab...
14663 44 : O << ".uh,";
14664 44 : break;
14665 33 : case 18:
14666 : // V6_MAP_equw, V6_MAP_equw_and, V6_MAP_equw_ior, V6_MAP_equw_xor, V6_vas...
14667 33 : O << ".uw,";
14668 33 : break;
14669 12 : case 19:
14670 : // V6_ldcnp0, V6_ldcnpnt0, V6_ldcp0, V6_ldcpnt0, V6_vL32b_cur_npred_ai, V...
14671 12 : O << ".cur = vmem(";
14672 12 : break;
14673 12 : case 20:
14674 : // V6_ldnp0, V6_ldnpnt0, V6_ldp0, V6_ldpnt0, V6_vL32b_npred_ai, V6_vL32b_...
14675 12 : O << " = vmem(";
14676 12 : break;
14677 0 : case 21:
14678 : // V6_ldnt0, V6_ldntnt0
14679 0 : O << "):nt";
14680 0 : return;
14681 : break;
14682 12 : case 22:
14683 : // V6_ldtnp0, V6_ldtnpnt0, V6_ldtp0, V6_ldtpnt0, V6_vL32b_nt_tmp_npred_ai...
14684 12 : O << ".tmp = vmem(";
14685 12 : break;
14686 182 : case 23:
14687 : // V6_vabsb_sat_alt, V6_vabsh_sat_alt, V6_vabsw_sat_alt, V6_vaddbsat_alt,...
14688 182 : O << "):sat";
14689 182 : return;
14690 : break;
14691 55 : case 24:
14692 : // V6_vaddbnq_alt, V6_vaddbq_alt, V6_vaddbnq, V6_vaddbq
14693 55 : O << ".b += ";
14694 55 : printOperand(MI, 3, O);
14695 55 : O << ".b";
14696 55 : return;
14697 : break;
14698 11 : case 25:
14699 : // V6_vaddhnq_alt, V6_vaddhq_alt, V6_vaddhnq, V6_vaddhq
14700 11 : O << ".h += ";
14701 11 : printOperand(MI, 3, O);
14702 11 : O << ".h";
14703 11 : return;
14704 : break;
14705 10 : case 26:
14706 : // V6_vaddwnq_alt, V6_vaddwq_alt, V6_vaddwnq, V6_vaddwq
14707 10 : O << ".w += ";
14708 10 : printOperand(MI, 3, O);
14709 10 : O << ".w";
14710 10 : return;
14711 : break;
14712 : case 27:
14713 : // V6_vaslh_alt, V6_vaslhv_alt, V6_vaslw_alt, V6_vaslwv_alt, V6_vasrh_alt...
14714 : O << ',';
14715 : break;
14716 42 : case 28:
14717 : // V6_vasrwhrndsat_alt, A2_vnavghr, A2_vnavgwr, M2_cmpyrs_s0, M2_mmachs_r...
14718 42 : O << "):rnd:sat";
14719 42 : return;
14720 : break;
14721 24 : case 29:
14722 : // V6_vavgbrnd_alt, V6_vavghrnd_alt, V6_vavgubrnd_alt, V6_vavguhrnd_alt, ...
14723 24 : O << "):rnd";
14724 24 : return;
14725 : break;
14726 0 : case 30:
14727 : // V6_vdmpyhsuisat_acc_alt, V6_vdmpyhsuisat_alt
14728 0 : O << ",#1):sat";
14729 0 : return;
14730 : break;
14731 0 : case 31:
14732 : // V6_vmpyowh_rnd_sacc_alt
14733 0 : O << "):<<1:rnd:sat:shift";
14734 0 : return;
14735 : break;
14736 0 : case 32:
14737 : // V6_vmpyowh_sacc_alt
14738 0 : O << "):<<1:sat:shift";
14739 0 : return;
14740 : break;
14741 134 : case 33:
14742 : // V6_vrmpybub_rtt_acc_alt, V6_vrmpybub_rtt_alt, V6_veqb, V6_veqb_and, V6...
14743 134 : O << ".b,";
14744 134 : break;
14745 25 : case 34:
14746 : // V6_vrmpyub_rtt_acc_alt, V6_vrmpyub_rtt_alt, V6_vavgub, V6_vmpabuu_acc,...
14747 25 : O << ".ub)";
14748 25 : return;
14749 : break;
14750 0 : case 35:
14751 : // V6_vscattermhq_alt
14752 0 : O << ".h) = ";
14753 0 : printOperand(MI, 4, O);
14754 0 : O << ".h";
14755 0 : return;
14756 : break;
14757 0 : case 36:
14758 : // V6_vscattermwhq_alt, V6_vscattermwq_alt
14759 0 : O << ".w) = ";
14760 0 : printOperand(MI, 4, O);
14761 0 : break;
14762 10 : case 37:
14763 : // V6_vsubbnq_alt, V6_vsubbq_alt, V6_vsubbnq, V6_vsubbq
14764 10 : O << ".b -= ";
14765 10 : printOperand(MI, 3, O);
14766 10 : O << ".b";
14767 10 : return;
14768 : break;
14769 11 : case 38:
14770 : // V6_vsubhnq_alt, V6_vsubhq_alt, V6_vsubhnq, V6_vsubhq
14771 11 : O << ".h -= ";
14772 11 : printOperand(MI, 3, O);
14773 11 : O << ".h";
14774 11 : return;
14775 : break;
14776 10 : case 39:
14777 : // V6_vsubwnq_alt, V6_vsubwq_alt, V6_vsubwnq, V6_vsubwq
14778 10 : O << ".w -= ";
14779 10 : printOperand(MI, 3, O);
14780 10 : O << ".w";
14781 10 : return;
14782 : break;
14783 443 : case 40:
14784 : // A2_combine_hh, A2_combine_hl, M2_mpy_acc_hh_s0, M2_mpy_acc_hh_s1, M2_m...
14785 443 : O << ".h,";
14786 443 : break;
14787 297 : case 41:
14788 : // A2_combine_lh, A2_combine_ll, M2_mpy_acc_lh_s0, M2_mpy_acc_lh_s1, M2_m...
14789 297 : O << ".l,";
14790 297 : break;
14791 153 : case 42:
14792 : // A2_paddf, A2_paddfnew, A2_paddif, A2_paddifnew, A2_paddit, A2_padditne...
14793 153 : O << " = add(";
14794 153 : printOperand(MI, 2, O);
14795 153 : break;
14796 10 : case 43:
14797 : // A2_pandf, A2_pandfnew, A2_pandt, A2_pandtnew
14798 10 : O << " = and(";
14799 10 : printOperand(MI, 2, O);
14800 : O << ',';
14801 10 : printOperand(MI, 3, O);
14802 : O << ')';
14803 : return;
14804 : break;
14805 20 : case 44:
14806 : // A2_porf, A2_porfnew, A2_port, A2_portnew
14807 20 : O << " = or(";
14808 20 : printOperand(MI, 2, O);
14809 : O << ',';
14810 20 : printOperand(MI, 3, O);
14811 : O << ')';
14812 : return;
14813 : break;
14814 13 : case 45:
14815 : // A2_psubf, A2_psubfnew, A2_psubt, A2_psubtnew
14816 13 : O << " = sub(";
14817 13 : printOperand(MI, 2, O);
14818 : O << ',';
14819 13 : printOperand(MI, 3, O);
14820 : O << ')';
14821 : return;
14822 : break;
14823 11 : case 46:
14824 : // A2_pxorf, A2_pxorfnew, A2_pxort, A2_pxortnew
14825 11 : O << " = xor(";
14826 11 : printOperand(MI, 2, O);
14827 : O << ',';
14828 11 : printOperand(MI, 3, O);
14829 : O << ')';
14830 : return;
14831 : break;
14832 8 : case 47:
14833 : // A2_vavghcr, A2_vavgwcr
14834 8 : O << "):crnd";
14835 8 : return;
14836 : break;
14837 8 : case 48:
14838 : // A2_vnavghcr, A2_vnavgwcr
14839 8 : O << "):crnd:sat";
14840 8 : return;
14841 : break;
14842 33 : case 49:
14843 : // A4_andn, A4_andnp, A4_orn, A4_ornp, M4_and_andn, M4_or_andn, M4_xor_an...
14844 33 : O << ",~";
14845 33 : break;
14846 3 : case 50:
14847 : // A4_boundscheck_hi
14848 3 : O << "):raw:hi";
14849 3 : return;
14850 : break;
14851 2 : case 51:
14852 : // A4_boundscheck_lo
14853 2 : O << "):raw:lo";
14854 2 : return;
14855 : break;
14856 10 : case 52:
14857 : // A4_paslhf, A4_paslhfnew, A4_paslht, A4_paslhtnew
14858 10 : O << " = aslh(";
14859 10 : printOperand(MI, 2, O);
14860 : O << ')';
14861 : return;
14862 : break;
14863 8 : case 53:
14864 : // A4_pasrhf, A4_pasrhfnew, A4_pasrht, A4_pasrhtnew
14865 8 : O << " = asrh(";
14866 8 : printOperand(MI, 2, O);
14867 : O << ')';
14868 : return;
14869 : break;
14870 8 : case 54:
14871 : // A4_psxtbf, A4_psxtbfnew, A4_psxtbt, A4_psxtbtnew
14872 8 : O << " = sxtb(";
14873 8 : printOperand(MI, 2, O);
14874 : O << ')';
14875 : return;
14876 : break;
14877 8 : case 55:
14878 : // A4_psxthf, A4_psxthfnew, A4_psxtht, A4_psxthtnew
14879 8 : O << " = sxth(";
14880 8 : printOperand(MI, 2, O);
14881 : O << ')';
14882 : return;
14883 : break;
14884 8 : case 56:
14885 : // A4_pzxtbf, A4_pzxtbfnew, A4_pzxtbt, A4_pzxtbtnew
14886 8 : O << " = zxtb(";
14887 8 : printOperand(MI, 2, O);
14888 : O << ')';
14889 : return;
14890 : break;
14891 13 : case 57:
14892 : // A4_pzxthf, A4_pzxthfnew, A4_pzxtht, A4_pzxthtnew
14893 13 : O << " = zxth(";
14894 13 : printOperand(MI, 2, O);
14895 : O << ')';
14896 : return;
14897 : break;
14898 31 : case 58:
14899 : // C2_andn, C2_orn, V6_pred_and_n, V6_pred_or_n
14900 31 : O << ",!";
14901 31 : printOperand(MI, 2, O);
14902 : O << ')';
14903 : return;
14904 : break;
14905 17 : case 59:
14906 : // C2_ccombinewf, C2_ccombinewnewf, C2_ccombinewnewt, C2_ccombinewt
14907 17 : O << " = combine(";
14908 17 : printOperand(MI, 2, O);
14909 : O << ',';
14910 17 : printOperand(MI, 3, O);
14911 : O << ')';
14912 : return;
14913 : break;
14914 132 : case 60:
14915 : // C2_cmoveif, C2_cmoveit, C2_cmovenewif, C2_cmovenewit
14916 132 : O << " = #";
14917 132 : printOperand(MI, 2, O);
14918 132 : return;
14919 : break;
14920 30 : case 61:
14921 : // C4_and_and, C4_and_andn, C4_or_and, C4_or_andn, S4_or_andix
14922 30 : O << ",and(";
14923 30 : printOperand(MI, 2, O);
14924 30 : break;
14925 18 : case 62:
14926 : // C4_and_or, C4_and_orn, C4_or_or, C4_or_orn
14927 18 : O << ",or(";
14928 18 : printOperand(MI, 2, O);
14929 18 : break;
14930 75 : case 63:
14931 : // F2_conv_df2d_chop, F2_conv_df2ud_chop, F2_conv_df2uw_chop, F2_conv_df2...
14932 75 : O << "):chop";
14933 75 : return;
14934 : break;
14935 8 : case 64:
14936 : // F2_dfimm_n, F2_sfimm_n
14937 8 : O << "):neg";
14938 8 : return;
14939 : break;
14940 8 : case 65:
14941 : // F2_dfimm_p, F2_sfimm_p
14942 8 : O << "):pos";
14943 8 : return;
14944 : break;
14945 8 : case 66:
14946 : // F2_sffma_lib, F2_sffms_lib
14947 8 : O << "):lib";
14948 8 : return;
14949 : break;
14950 90 : case 67:
14951 : // J4_cmpeq_f_jumpnv_nt, J4_cmpeq_t_jumpnv_nt, J4_cmpeqi_f_jumpnv_nt, J4_...
14952 90 : O << ")) jump:nt ";
14953 90 : printBrtarget(MI, 2, O);
14954 90 : return;
14955 : break;
14956 79 : case 68:
14957 : // J4_cmpeq_f_jumpnv_t, J4_cmpeq_t_jumpnv_t, J4_cmpeqi_f_jumpnv_t, J4_cmp...
14958 79 : O << ")) jump:t ";
14959 79 : printBrtarget(MI, 2, O);
14960 79 : return;
14961 : break;
14962 31 : case 69:
14963 : // J4_jumpseti, J4_jumpsetr
14964 31 : O << " ; jump ";
14965 31 : printBrtarget(MI, 2, O);
14966 31 : return;
14967 : break;
14968 2667 : case 70:
14969 : // L2_loadbsw2_io, L2_loadbsw4_io, L2_loadbzw2_io, L2_loadbzw4_io, L2_loa...
14970 2667 : O << "+#";
14971 2667 : printOperand(MI, 2, O);
14972 2667 : break;
14973 65 : case 71:
14974 : // L2_loadbsw2_pbr, L2_loadbsw2_pr, L2_loadbsw4_pbr, L2_loadbsw4_pr, L2_l...
14975 65 : O << "++";
14976 65 : printOperand(MI, 3, O);
14977 65 : break;
14978 354 : case 72:
14979 : // L2_loadbsw2_pci, L2_loadbsw2_pi, L2_loadbsw4_pci, L2_loadbsw4_pi, L2_l...
14980 354 : O << "++#";
14981 354 : printOperand(MI, 3, O);
14982 354 : break;
14983 26 : case 73:
14984 : // L2_loadbsw2_pcr, L2_loadbsw4_pcr, L2_loadbzw2_pcr, L2_loadbzw4_pcr, L2...
14985 26 : O << "++I:circ(";
14986 26 : printOperand(MI, 3, O);
14987 26 : O << "))";
14988 26 : return;
14989 : break;
14990 39 : case 74:
14991 : // L4_add_memopb_io, L4_add_memoph_io, L4_add_memopw_io
14992 39 : O << ") += ";
14993 39 : printOperand(MI, 2, O);
14994 39 : return;
14995 : break;
14996 35 : case 75:
14997 : // L4_and_memopb_io, L4_and_memoph_io, L4_and_memopw_io
14998 35 : O << ") &= ";
14999 35 : printOperand(MI, 2, O);
15000 35 : return;
15001 : break;
15002 124 : case 76:
15003 : // L4_iadd_memopb_io, L4_iadd_memoph_io, L4_iadd_memopw_io
15004 124 : O << ") += #";
15005 124 : printOperand(MI, 2, O);
15006 124 : return;
15007 : break;
15008 35 : case 77:
15009 : // L4_iand_memopb_io, L4_iand_memoph_io, L4_iand_memopw_io
15010 35 : O << ") = clrbit(#";
15011 35 : printOperand(MI, 2, O);
15012 : O << ')';
15013 : return;
15014 : break;
15015 37 : case 78:
15016 : // L4_ior_memopb_io, L4_ior_memoph_io, L4_ior_memopw_io
15017 37 : O << ") = setbit(#";
15018 37 : printOperand(MI, 2, O);
15019 : O << ')';
15020 : return;
15021 : break;
15022 36 : case 79:
15023 : // L4_isub_memopb_io, L4_isub_memoph_io, L4_isub_memopw_io
15024 36 : O << ") -= #";
15025 36 : printOperand(MI, 2, O);
15026 36 : return;
15027 : break;
15028 21 : case 80:
15029 : // L4_loadbsw2_ap, L4_loadbsw4_ap, L4_loadbzw2_ap, L4_loadbzw4_ap, L4_loa...
15030 21 : O << "=#";
15031 21 : printOperand(MI, 2, O);
15032 : O << ')';
15033 : return;
15034 : break;
15035 42 : case 81:
15036 : // L4_loadbsw2_ur, L4_loadbsw4_ur, L4_loadbzw2_ur, L4_loadbzw4_ur, L4_loa...
15037 42 : O << "<<#";
15038 42 : printOperand(MI, 2, O);
15039 42 : O << "+#";
15040 42 : printOperand(MI, 3, O);
15041 : O << ')';
15042 : return;
15043 : break;
15044 : case 82:
15045 : // L4_loadrb_rr, L4_loadrd_rr, L4_loadrh_rr, L4_loadri_rr, L4_loadrub_rr,...
15046 : O << '+';
15047 100 : printOperand(MI, 2, O);
15048 100 : O << "<<#";
15049 100 : printOperand(MI, 3, O);
15050 : O << ')';
15051 : return;
15052 : break;
15053 37 : case 83:
15054 : // L4_or_memopb_io, L4_or_memoph_io, L4_or_memopw_io
15055 37 : O << ") |= ";
15056 37 : printOperand(MI, 2, O);
15057 37 : return;
15058 : break;
15059 7 : case 84:
15060 : // L4_ploadrbf_abs, L4_ploadrbfnew_abs, L4_ploadrbt_abs, L4_ploadrbtnew_a...
15061 7 : O << " = memb(#";
15062 7 : printOperand(MI, 2, O);
15063 : O << ')';
15064 : return;
15065 : break;
15066 0 : case 85:
15067 : // L4_ploadrdf_abs, L4_ploadrdfnew_abs, L4_ploadrdt_abs, L4_ploadrdtnew_a...
15068 0 : O << " = memd(#";
15069 0 : printOperand(MI, 2, O);
15070 : O << ')';
15071 : return;
15072 : break;
15073 4 : case 86:
15074 : // L4_ploadrhf_abs, L4_ploadrhfnew_abs, L4_ploadrht_abs, L4_ploadrhtnew_a...
15075 4 : O << " = memh(#";
15076 4 : printOperand(MI, 2, O);
15077 : O << ')';
15078 : return;
15079 : break;
15080 13 : case 87:
15081 : // L4_ploadrif_abs, L4_ploadrifnew_abs, L4_ploadrit_abs, L4_ploadritnew_a...
15082 13 : O << " = memw(#";
15083 13 : printOperand(MI, 2, O);
15084 : O << ')';
15085 : return;
15086 : break;
15087 5 : case 88:
15088 : // L4_ploadrubf_abs, L4_ploadrubfnew_abs, L4_ploadrubt_abs, L4_ploadrubtn...
15089 5 : O << " = memub(#";
15090 5 : printOperand(MI, 2, O);
15091 : O << ')';
15092 : return;
15093 : break;
15094 5 : case 89:
15095 : // L4_ploadruhf_abs, L4_ploadruhfnew_abs, L4_ploadruht_abs, L4_ploadruhtn...
15096 5 : O << " = memuh(#";
15097 5 : printOperand(MI, 2, O);
15098 : O << ')';
15099 : return;
15100 : break;
15101 21 : case 90:
15102 : // L4_return_f, L4_return_fnew_pnt, L4_return_fnew_pt, L4_return_t, L4_re...
15103 21 : O << " = dealloc_return(";
15104 21 : printOperand(MI, 2, O);
15105 21 : break;
15106 36 : case 91:
15107 : // L4_sub_memopb_io, L4_sub_memoph_io, L4_sub_memopw_io
15108 36 : O << ") -= ";
15109 36 : printOperand(MI, 2, O);
15110 36 : return;
15111 : break;
15112 12 : case 92:
15113 : // M2_cmacsc_s0, M2_cmpysc_s0, M2_cnacsc_s0
15114 12 : O << "*):sat";
15115 12 : return;
15116 : break;
15117 12 : case 93:
15118 : // M2_cmacsc_s1, M2_cmpysc_s1, M2_cnacsc_s1
15119 12 : O << "*):<<1:sat";
15120 12 : return;
15121 : break;
15122 4 : case 94:
15123 : // M2_cmpyrsc_s0
15124 4 : O << "*):rnd:sat";
15125 4 : return;
15126 : break;
15127 16 : case 95:
15128 : // M2_cmpyrsc_s1, M4_cmpyi_whc, M4_cmpyr_whc
15129 16 : O << "*):<<1:rnd:sat";
15130 16 : return;
15131 : break;
15132 12 : case 96:
15133 : // M2_vrcmaci_s0c, M2_vrcmacr_s0c, M2_vrcmpyi_s0c, M2_vrcmpyr_s0c
15134 12 : O << "*)";
15135 12 : return;
15136 : break;
15137 6 : case 97:
15138 : // M2_vrcmpys_acc_s1_h, M2_vrcmpys_s1_h
15139 6 : O << "):<<1:sat:raw:hi";
15140 6 : return;
15141 : break;
15142 8 : case 98:
15143 : // M2_vrcmpys_acc_s1_l, M2_vrcmpys_s1_l
15144 8 : O << "):<<1:sat:raw:lo";
15145 8 : return;
15146 : break;
15147 3 : case 99:
15148 : // M2_vrcmpys_s1rp_h
15149 3 : O << "):<<1:rnd:sat:raw:hi";
15150 3 : return;
15151 : break;
15152 4 : case 100:
15153 : // M2_vrcmpys_s1rp_l
15154 4 : O << "):<<1:rnd:sat:raw:lo";
15155 4 : return;
15156 : break;
15157 25 : case 101:
15158 : // M4_mpyri_addi, M4_mpyrr_addi
15159 25 : O << ",mpyi(";
15160 25 : printOperand(MI, 2, O);
15161 25 : break;
15162 16 : case 102:
15163 : // M4_vrmpyeh_acc_s1, M4_vrmpyeh_s1, M4_vrmpyoh_acc_s1, M4_vrmpyoh_s1
15164 16 : O << "):<<1";
15165 16 : return;
15166 : break;
15167 197 : case 103:
15168 : // S2_pstorerbf_pi, S2_pstorerbfnew_pi, S2_pstorerbnewf_pi, S2_pstorerbne...
15169 197 : printOperand(MI, 0, O);
15170 197 : break;
15171 5504 : case 104:
15172 : // S2_storerb_io, S2_storerb_pi, S2_storerb_pr, S2_storerbnew_io, S2_stor...
15173 5504 : O << ") = ";
15174 5504 : break;
15175 26 : case 105:
15176 : // S2_storerb_pbr, S2_storerbnew_pbr, S2_storerd_pbr, S2_storerf_pbr, S2_...
15177 26 : O << ":brev) = ";
15178 26 : printOperand(MI, 3, O);
15179 26 : break;
15180 28 : case 106:
15181 : // S2_storerb_pci, S2_storerbnew_pci, S2_storerd_pci, S2_storerf_pci, S2_...
15182 28 : O << ":circ(";
15183 28 : printOperand(MI, 3, O);
15184 28 : O << ")) = ";
15185 28 : printOperand(MI, 4, O);
15186 28 : break;
15187 20 : case 107:
15188 : // S2_tableidxb, S2_tableidxd, S2_tableidxh, S2_tableidxw
15189 20 : O << "):raw";
15190 20 : return;
15191 : break;
15192 50 : case 108:
15193 : // S4_addi_asl_ri, S4_andi_asl_ri, S4_ori_asl_ri, S4_subi_asl_ri
15194 50 : O << ",asl(";
15195 50 : printOperand(MI, 2, O);
15196 50 : O << ",#";
15197 50 : printOperand(MI, 3, O);
15198 50 : O << "))";
15199 50 : return;
15200 : break;
15201 41 : case 109:
15202 : // S4_addi_lsr_ri, S4_andi_lsr_ri, S4_ori_lsr_ri, S4_subi_lsr_ri
15203 41 : O << ",lsr(";
15204 41 : printOperand(MI, 2, O);
15205 41 : O << ",#";
15206 41 : printOperand(MI, 3, O);
15207 41 : O << "))";
15208 41 : return;
15209 : break;
15210 247 : case 110:
15211 : // S4_storeirb_io, S4_storeirh_io, S4_storeiri_io
15212 247 : O << ") = #";
15213 247 : printOperand(MI, 2, O);
15214 247 : return;
15215 : break;
15216 8 : case 111:
15217 : // S4_vxaddsubhr, S4_vxsubaddhr
15218 8 : O << "):rnd:>>1:sat";
15219 8 : return;
15220 : break;
15221 2 : case 112:
15222 : // SA1_and1
15223 2 : O << ",#1)";
15224 2 : return;
15225 : break;
15226 1 : case 113:
15227 : // SA1_combinerz
15228 1 : O << ",#0)";
15229 1 : return;
15230 : break;
15231 13 : case 114:
15232 : // SA1_zxtb
15233 13 : O << ",#255)";
15234 13 : return;
15235 : break;
15236 37 : case 115:
15237 : // SS2_storebi0, SS2_storewi0
15238 37 : O << ") = #0";
15239 37 : return;
15240 : break;
15241 7 : case 116:
15242 : // SS2_storebi1, SS2_storewi1
15243 7 : O << ") = #1";
15244 7 : return;
15245 : break;
15246 104 : case 117:
15247 : // V6_shuffeqw, V6_vasrwh, V6_vasrwhrndsat, V6_vasrwhsat, V6_vasrwuhrndsa...
15248 104 : O << ".w,";
15249 104 : break;
15250 10 : case 118:
15251 : // V6_vS32b_nt_ai, V6_vS32b_nt_new_ai, V6_vS32b_nt_new_pi, V6_vS32b_nt_ne...
15252 10 : O << "):nt = ";
15253 10 : break;
15254 5 : case 119:
15255 : // V6_vS32b_srls_ai, V6_vS32b_srls_pi, V6_vS32b_srls_ppu
15256 5 : O << "):scatter_release";
15257 5 : return;
15258 : break;
15259 147 : case 120:
15260 : // V6_vabsb, V6_vaddb, V6_vaddb_dv, V6_vavgb, V6_vdmpyhb, V6_vdmpyhb_acc,...
15261 147 : O << ".b)";
15262 147 : return;
15263 : break;
15264 9 : case 121:
15265 : // V6_vabsb_sat, V6_vaddbsat, V6_vaddbsat_dv, V6_vaddububb_sat, V6_vsubbs...
15266 9 : O << ".b):sat";
15267 9 : return;
15268 : break;
15269 50 : case 122:
15270 : // V6_vabsh, V6_vaslhv, V6_vavgh, V6_vmpyh, V6_vmpyh_acc, V6_vmpyhv, V6_v...
15271 50 : O << ".h)";
15272 50 : return;
15273 : break;
15274 31 : case 123:
15275 : // V6_vabsh_sat, V6_vdmpyhisat, V6_vdmpyhisat_acc, V6_vdmpyhsat, V6_vdmpy...
15276 31 : O << ".h):sat";
15277 31 : return;
15278 : break;
15279 16 : case 124:
15280 : // V6_vabsw, V6_vaslwv, V6_vasrwv, V6_vavgw
15281 16 : O << ".w)";
15282 16 : return;
15283 : break;
15284 3 : case 125:
15285 : // V6_vabsw_sat
15286 3 : O << ".w):sat";
15287 3 : return;
15288 : break;
15289 16 : case 126:
15290 : // V6_vaddubsat, V6_vaddubsat_dv, V6_vsububsat, V6_vsububsat_dv
15291 16 : O << ".ub):sat";
15292 16 : return;
15293 : break;
15294 2 : case 127:
15295 : // V6_vavgbrnd
15296 2 : O << ".b):rnd";
15297 2 : return;
15298 : break;
15299 3 : case 128:
15300 : // V6_vavghrnd
15301 3 : O << ".h):rnd";
15302 3 : return;
15303 : break;
15304 3 : case 129:
15305 : // V6_vavgubrnd
15306 3 : O << ".ub):rnd";
15307 3 : return;
15308 : break;
15309 25 : case 130:
15310 : // V6_vavguh, V6_vmpyhus, V6_vmpyhus_acc, V6_vmpyiewuh_acc
15311 25 : O << ".uh)";
15312 25 : return;
15313 : break;
15314 3 : case 131:
15315 : // V6_vavguhrnd
15316 3 : O << ".uh):rnd";
15317 3 : return;
15318 : break;
15319 2 : case 132:
15320 : // V6_vavguw
15321 2 : O << ".uw)";
15322 2 : return;
15323 : break;
15324 2 : case 133:
15325 : // V6_vavguwrnd
15326 2 : O << ".uw):rnd";
15327 2 : return;
15328 : break;
15329 3 : case 134:
15330 : // V6_vavgwrnd
15331 3 : O << ".w):rnd";
15332 3 : return;
15333 : break;
15334 0 : case 135:
15335 : // V6_vccombine, V6_vnccombine
15336 0 : O << " = vcombine(";
15337 0 : printOperand(MI, 2, O);
15338 : O << ',';
15339 0 : printOperand(MI, 3, O);
15340 : O << ')';
15341 : return;
15342 : break;
15343 7 : case 136:
15344 : // V6_vdmpyhsuisat, V6_vdmpyhsuisat_acc
15345 7 : O << ".uh,#1):sat";
15346 7 : return;
15347 : break;
15348 7 : case 137:
15349 : // V6_vdmpyhsusat, V6_vdmpyhsusat_acc
15350 7 : O << ".uh):sat";
15351 7 : return;
15352 : break;
15353 5 : case 138:
15354 : // V6_vgathermhq
15355 5 : O << ".h).h";
15356 5 : return;
15357 : break;
15358 3 : case 139:
15359 : // V6_vgathermhwq
15360 3 : O << ".w).h";
15361 3 : return;
15362 : break;
15363 2 : case 140:
15364 : // V6_vlutvvb_oracci, V6_vlutvvbi
15365 2 : O << ".b,#";
15366 2 : break;
15367 2 : case 141:
15368 : // V6_vlutvwh_oracci, V6_vlutvwhi
15369 2 : O << ".h,#";
15370 2 : break;
15371 3 : case 142:
15372 : // V6_vmpyowh
15373 3 : O << ".h):<<1:sat";
15374 3 : return;
15375 : break;
15376 3 : case 143:
15377 : // V6_vmpyowh_rnd
15378 3 : O << ".h):<<1:rnd:sat";
15379 3 : return;
15380 : break;
15381 3 : case 144:
15382 : // V6_vmpyowh_rnd_sacc
15383 3 : O << ".h):<<1:rnd:sat:shift";
15384 3 : return;
15385 : break;
15386 3 : case 145:
15387 : // V6_vmpyowh_sacc
15388 3 : O << ".h):<<1:sat:shift";
15389 3 : return;
15390 : break;
15391 4 : case 146:
15392 : // V6_vrmpyubi, V6_vrmpyubi_acc
15393 4 : O << ".ub,#";
15394 4 : break;
15395 3 : case 147:
15396 : // V6_vscattermhq
15397 3 : O << ".h).h = ";
15398 3 : printOperand(MI, 4, O);
15399 3 : return;
15400 : break;
15401 3 : case 148:
15402 : // V6_vscattermhwq
15403 3 : O << ".w).h = ";
15404 3 : printOperand(MI, 4, O);
15405 3 : return;
15406 : break;
15407 3 : case 149:
15408 : // V6_vscattermwq
15409 3 : O << ".w).w = ";
15410 3 : printOperand(MI, 4, O);
15411 3 : return;
15412 : break;
15413 0 : case 150:
15414 : // dep_S2_packhl
15415 0 : O << "):deprecated";
15416 0 : return;
15417 : break;
15418 : }
15419 :
15420 :
15421 : // Fragment 3 encoded into 6 bits for 51 unique commands.
15422 21782 : switch ((Bits >> 32) & 63) {
15423 0 : default: llvm_unreachable("Invalid command number.");
15424 : case 0:
15425 : // A2_addsp, V6_vscattermh_add_alt, V6_vscattermh_alt, V6_vscattermw_add_...
15426 : O << ',';
15427 : break;
15428 : case 1:
15429 : // L2_loadalignb_zomap, L2_loadalignh_zomap, J2_loop0i, J2_loop0iext, J2_...
15430 : O << ')';
15431 : return;
15432 : break;
15433 10822 : case 2:
15434 : // L2_ploadrbf_zomap, L2_ploadrbfnew_zomap, L2_ploadrbt_zomap, L2_ploadrb...
15435 10822 : printOperand(MI, 2, O);
15436 10822 : break;
15437 103 : case 3:
15438 : // S2_pstorerbf_zomap, S2_pstorerbnewf_zomap, S2_pstorerbnewt_zomap, S2_p...
15439 103 : O << ") = ";
15440 103 : printOperand(MI, 2, O);
15441 103 : break;
15442 0 : case 4:
15443 : // S4_storeirbf_zomap, S4_storeirbfnew_zomap, S4_storeirbt_zomap, S4_stor...
15444 0 : O << ") = #";
15445 0 : printOperand(MI, 2, O);
15446 0 : return;
15447 : break;
15448 2155 : case 5:
15449 : // V6_MAP_equb_and, V6_MAP_equb_ior, V6_MAP_equb_xor, V6_MAP_equh_and, V6...
15450 2155 : printOperand(MI, 3, O);
15451 2155 : break;
15452 0 : case 6:
15453 : // V6_stnpnt0, V6_stnqnt0, V6_stpnt0, V6_stqnt0
15454 0 : O << "):nt = ";
15455 0 : printOperand(MI, 2, O);
15456 0 : return;
15457 : break;
15458 22 : case 7:
15459 : // V6_vrmpybusi_acc_alt, V6_vrmpyubi_acc_alt, V6_vrsadubi_acc_alt, F2_sff...
15460 22 : printOperand(MI, 4, O);
15461 22 : break;
15462 9 : case 8:
15463 : // V6_vscattermwhq_alt, S2_storerf_pbr, S2_storerf_pci
15464 9 : O << ".h";
15465 9 : return;
15466 : break;
15467 0 : case 9:
15468 : // V6_vscattermwq_alt
15469 0 : O << ".w";
15470 0 : return;
15471 : break;
15472 48 : case 10:
15473 : // A2_addh_h16_hh, A2_addh_h16_hl, A2_addh_h16_sat_hh, A2_addh_h16_sat_hl...
15474 48 : O << ".h,";
15475 48 : printOperand(MI, 2, O);
15476 48 : break;
15477 117 : case 11:
15478 : // A2_addh_h16_lh, A2_addh_h16_ll, A2_addh_h16_sat_lh, A2_addh_h16_sat_ll...
15479 117 : O << ".l,";
15480 117 : printOperand(MI, 2, O);
15481 117 : break;
15482 1498 : case 12:
15483 : // A2_addi, A2_paddif, A2_paddifnew, A2_paddit, A2_padditnew, M4_mpyri_ad...
15484 1498 : O << ",#";
15485 1498 : break;
15486 : case 13:
15487 : // A2_tfrih, A2_tfril, HI, LO, S2_storerb_pbr, S2_storerb_pci, S2_storerd...
15488 : return;
15489 : break;
15490 0 : case 14:
15491 : // A5_ACS
15492 0 : O << " = vacsh(";
15493 0 : printOperand(MI, 3, O);
15494 : O << ',';
15495 0 : printOperand(MI, 4, O);
15496 : O << ')';
15497 : return;
15498 : break;
15499 1 : case 15:
15500 : // A6_vminub_RdP
15501 1 : O << " = vminub(";
15502 1 : printOperand(MI, 2, O);
15503 : O << ',';
15504 1 : printOperand(MI, 3, O);
15505 : O << ')';
15506 : return;
15507 : break;
15508 16 : case 16:
15509 : // C4_and_andn, C4_and_orn, C4_or_andn, C4_or_orn
15510 16 : O << ",!";
15511 16 : printOperand(MI, 3, O);
15512 16 : O << "))";
15513 16 : return;
15514 : break;
15515 2 : case 17:
15516 : // F2_sfinvsqrta
15517 2 : O << " = sfinvsqrta(";
15518 2 : printOperand(MI, 2, O);
15519 : O << ')';
15520 : return;
15521 : break;
15522 2 : case 18:
15523 : // F2_sfrecipa
15524 2 : O << " = sfrecipa(";
15525 2 : printOperand(MI, 2, O);
15526 : O << ',';
15527 2 : printOperand(MI, 3, O);
15528 : O << ')';
15529 : return;
15530 : break;
15531 37 : case 19:
15532 : // J4_cmpeq_fp0_jump_nt, J4_cmpeqi_fp0_jump_nt, J4_cmpeqn1_fp0_jump_nt, J...
15533 37 : O << "); if (!p0.new) jump:nt ";
15534 37 : printBrtarget(MI, 2, O);
15535 37 : return;
15536 : break;
15537 67 : case 20:
15538 : // J4_cmpeq_fp0_jump_t, J4_cmpeqi_fp0_jump_t, J4_cmpeqn1_fp0_jump_t, J4_c...
15539 67 : O << "); if (!p0.new) jump:t ";
15540 67 : printBrtarget(MI, 2, O);
15541 67 : return;
15542 : break;
15543 17 : case 21:
15544 : // J4_cmpeq_fp1_jump_nt, J4_cmpeqi_fp1_jump_nt, J4_cmpeqn1_fp1_jump_nt, J...
15545 17 : O << "); if (!p1.new) jump:nt ";
15546 17 : printBrtarget(MI, 2, O);
15547 17 : return;
15548 : break;
15549 16 : case 22:
15550 : // J4_cmpeq_fp1_jump_t, J4_cmpeqi_fp1_jump_t, J4_cmpeqn1_fp1_jump_t, J4_c...
15551 16 : O << "); if (!p1.new) jump:t ";
15552 16 : printBrtarget(MI, 2, O);
15553 16 : return;
15554 : break;
15555 46 : case 23:
15556 : // J4_cmpeq_tp0_jump_nt, J4_cmpeqi_tp0_jump_nt, J4_cmpeqn1_tp0_jump_nt, J...
15557 46 : O << "); if (p0.new) jump:nt ";
15558 46 : printBrtarget(MI, 2, O);
15559 46 : return;
15560 : break;
15561 31 : case 24:
15562 : // J4_cmpeq_tp0_jump_t, J4_cmpeqi_tp0_jump_t, J4_cmpeqn1_tp0_jump_t, J4_c...
15563 31 : O << "); if (p0.new) jump:t ";
15564 31 : printBrtarget(MI, 2, O);
15565 31 : return;
15566 : break;
15567 17 : case 25:
15568 : // J4_cmpeq_tp1_jump_nt, J4_cmpeqi_tp1_jump_nt, J4_cmpeqn1_tp1_jump_nt, J...
15569 17 : O << "); if (p1.new) jump:nt ";
15570 17 : printBrtarget(MI, 2, O);
15571 17 : return;
15572 : break;
15573 16 : case 26:
15574 : // J4_cmpeq_tp1_jump_t, J4_cmpeqi_tp1_jump_t, J4_cmpeqn1_tp1_jump_t, J4_c...
15575 16 : O << "); if (p1.new) jump:t ";
15576 16 : printBrtarget(MI, 2, O);
15577 16 : return;
15578 : break;
15579 12 : case 27:
15580 : // J4_cmplt_f_jumpnv_nt, J4_cmplt_t_jumpnv_nt, J4_cmpltu_f_jumpnv_nt, J4_...
15581 12 : O << ".new)) jump:nt ";
15582 12 : printBrtarget(MI, 2, O);
15583 12 : return;
15584 : break;
15585 15 : case 28:
15586 : // J4_cmplt_f_jumpnv_t, J4_cmplt_t_jumpnv_t, J4_cmpltu_f_jumpnv_t, J4_cmp...
15587 15 : O << ".new)) jump:t ";
15588 15 : printBrtarget(MI, 2, O);
15589 15 : return;
15590 : break;
15591 221 : case 29:
15592 : // L2_loadalignb_io, L2_loadalignh_io, S2_pstorerbf_io, S2_pstorerbnewf_i...
15593 221 : O << "+#";
15594 221 : break;
15595 14 : case 30:
15596 : // L2_loadalignb_pbr, L2_loadalignb_pr, L2_loadalignh_pbr, L2_loadalignh_...
15597 14 : O << "++";
15598 14 : break;
15599 84 : case 31:
15600 : // L2_loadalignb_pci, L2_loadalignb_pi, L2_loadalignh_pci, L2_loadalignh_...
15601 84 : O << "++#";
15602 84 : break;
15603 4 : case 32:
15604 : // L2_loadalignb_pcr, L2_loadalignh_pcr
15605 4 : O << "++I:circ(";
15606 4 : printOperand(MI, 4, O);
15607 4 : O << "))";
15608 4 : return;
15609 : break;
15610 32 : case 33:
15611 : // L2_loadbsw2_pbr, L2_loadbsw4_pbr, L2_loadbzw2_pbr, L2_loadbzw4_pbr, L2...
15612 32 : O << ":brev)";
15613 32 : return;
15614 : break;
15615 56 : case 34:
15616 : // L2_loadbsw2_pci, L2_loadbsw4_pci, L2_loadbzw2_pci, L2_loadbzw4_pci, L2...
15617 56 : O << ":circ(";
15618 56 : printOperand(MI, 4, O);
15619 56 : O << "))";
15620 56 : return;
15621 : break;
15622 72 : case 35:
15623 : // L2_ploadrbf_pi, L2_ploadrbfnew_pi, L2_ploadrbt_pi, L2_ploadrbtnew_pi, ...
15624 72 : printOperand(MI, 1, O);
15625 72 : break;
15626 1 : case 36:
15627 : // L4_loadalignb_ap, L4_loadalignh_ap
15628 1 : O << "=#";
15629 1 : printOperand(MI, 3, O);
15630 : O << ')';
15631 : return;
15632 : break;
15633 1 : case 37:
15634 : // L4_loadalignb_ur, L4_loadalignh_ur
15635 1 : O << "<<#";
15636 1 : printOperand(MI, 3, O);
15637 1 : O << "+#";
15638 1 : printOperand(MI, 4, O);
15639 : O << ')';
15640 : return;
15641 : break;
15642 1752 : case 38:
15643 : // L4_return_f, L4_return_t, S2_allocframe
15644 1752 : O << "):raw";
15645 1752 : return;
15646 : break;
15647 0 : case 39:
15648 : // L4_return_fnew_pnt, L4_return_tnew_pnt
15649 0 : O << "):nt:raw";
15650 0 : return;
15651 : break;
15652 11 : case 40:
15653 : // L4_return_fnew_pt, L4_return_tnew_pt
15654 11 : O << "):t:raw";
15655 11 : return;
15656 : break;
15657 11 : case 41:
15658 : // M4_mpyri_addr, M4_mpyrr_addr
15659 11 : O << ",mpyi(";
15660 11 : printOperand(MI, 2, O);
15661 11 : break;
15662 4 : case 42:
15663 : // M4_mpyri_addr_u2
15664 4 : O << ",mpyi(#";
15665 4 : printOperand(MI, 2, O);
15666 : O << ',';
15667 4 : printOperand(MI, 3, O);
15668 4 : O << "))";
15669 4 : return;
15670 : break;
15671 12 : case 43:
15672 : // S2_storerbnew_pbr, S2_storerbnew_pci, S2_storerhnew_pbr, S2_storerhnew...
15673 12 : O << ".new";
15674 12 : return;
15675 : break;
15676 33 : case 44:
15677 : // S4_addaddi
15678 33 : O << ",add(";
15679 33 : printOperand(MI, 2, O);
15680 33 : O << ",#";
15681 33 : printOperand(MI, 3, O);
15682 33 : O << "))";
15683 33 : return;
15684 : break;
15685 : case 45:
15686 : // S4_pstorerbf_rr, S4_pstorerbfnew_rr, S4_pstorerbnewf_rr, S4_pstorerbne...
15687 : O << '+';
15688 66 : printOperand(MI, 2, O);
15689 66 : O << "<<#";
15690 66 : printOperand(MI, 3, O);
15691 66 : O << ") = ";
15692 66 : printOperand(MI, 4, O);
15693 66 : break;
15694 28 : case 46:
15695 : // S4_subaddi
15696 28 : O << ",sub(#";
15697 28 : printOperand(MI, 2, O);
15698 : O << ',';
15699 28 : printOperand(MI, 3, O);
15700 28 : O << "))";
15701 28 : return;
15702 : break;
15703 33 : case 47:
15704 : // SA1_inc
15705 33 : O << ",#1)";
15706 33 : return;
15707 : break;
15708 12 : case 48:
15709 : // V6_vL32b_nt_ai, V6_vL32b_nt_cur_ai, V6_vL32b_nt_cur_pi, V6_vL32b_nt_cu...
15710 12 : O << "):nt";
15711 12 : return;
15712 : break;
15713 126 : case 49:
15714 : // V6_vaddcarry, V6_vaddw, V6_vaddw_dv, V6_vaddwsat, V6_vaddwsat_dv, V6_v...
15715 126 : O << ".w,";
15716 126 : break;
15717 6 : case 50:
15718 : // V6_vadduhw, V6_vsubuhw
15719 6 : O << ".uh,";
15720 6 : printOperand(MI, 2, O);
15721 6 : O << ".uh)";
15722 6 : return;
15723 : break;
15724 : }
15725 :
15726 :
15727 : // Fragment 4 encoded into 6 bits for 55 unique commands.
15728 16171 : switch ((Bits >> 38) & 63) {
15729 0 : default: llvm_unreachable("Invalid command number.");
15730 2425 : case 0:
15731 : // A2_addsp, V6_vscattermh_add_alt, V6_vscattermh_alt, V6_vscattermw_add_...
15732 2425 : printOperand(MI, 2, O);
15733 2425 : break;
15734 : case 1:
15735 : // L2_ploadrbf_zomap, L2_ploadrbfnew_zomap, L2_ploadrbt_zomap, L2_ploadrb...
15736 : O << ')';
15737 : return;
15738 : break;
15739 : case 2:
15740 : // S2_pstorerbf_zomap, S2_pstorerbt_zomap, S2_pstorerdf_zomap, S2_pstorer...
15741 : return;
15742 : break;
15743 817 : case 3:
15744 : // S2_pstorerbnewf_zomap, S2_pstorerbnewt_zomap, S2_pstorerhnewf_zomap, S...
15745 817 : O << ".new";
15746 817 : return;
15747 : break;
15748 35 : case 4:
15749 : // S2_pstorerff_zomap, S2_pstorerft_zomap, S4_pstorerffnew_zomap, S4_psto...
15750 35 : O << ".h";
15751 35 : return;
15752 : break;
15753 0 : case 5:
15754 : // S5_asrhub_rnd_sat_goodsyntax
15755 0 : O << "):rnd:sat";
15756 0 : return;
15757 : break;
15758 18 : case 6:
15759 : // S5_vasrhrnd_goodsyntax, M2_dpmpyss_rnd_s0, S2_asr_i_p_rnd, S2_asr_i_r_...
15760 18 : O << "):rnd";
15761 18 : return;
15762 : break;
15763 101 : case 7:
15764 : // V6_MAP_equb, V6_MAP_equb_and, V6_MAP_equb_ior, V6_MAP_equb_xor, V6_vrm...
15765 101 : O << ".ub)";
15766 101 : return;
15767 : break;
15768 35 : case 8:
15769 : // V6_MAP_equh, V6_MAP_equh_and, V6_MAP_equh_ior, V6_MAP_equh_xor, V6_vab...
15770 35 : O << ".uh)";
15771 35 : return;
15772 : break;
15773 28 : case 9:
15774 : // V6_MAP_equw, V6_MAP_equw_and, V6_MAP_equw_ior, V6_MAP_equw_xor, V6_vgt...
15775 28 : O << ".uw)";
15776 28 : return;
15777 : break;
15778 0 : case 10:
15779 : // V6_ldcnpnt0, V6_ldcpnt0, V6_ldnpnt0, V6_ldpnt0, V6_ldtnpnt0, V6_ldtpnt...
15780 0 : O << "):nt";
15781 0 : return;
15782 : break;
15783 : case 11:
15784 : // V6_vasrhubrndsat_alt, V6_vasrhubsat_alt, C2_mux, C2_muxri, M4_mpyrr_ad...
15785 : O << ',';
15786 39 : printOperand(MI, 3, O);
15787 39 : break;
15788 4 : case 12:
15789 : // V6_vtran2x2_map, L2_loadalignb_pbr, L2_loadalignb_pci, L2_loadalignb_p...
15790 4 : printOperand(MI, 4, O);
15791 4 : break;
15792 20 : case 13:
15793 : // A2_addh_h16_hh, A2_addh_h16_lh, A2_subh_h16_hh, A2_subh_h16_lh
15794 20 : O << ".h):<<16";
15795 20 : return;
15796 : break;
15797 25 : case 14:
15798 : // A2_addh_h16_hl, A2_addh_h16_ll, A2_subh_h16_hl, A2_subh_h16_ll
15799 25 : O << ".l):<<16";
15800 25 : return;
15801 : break;
15802 20 : case 15:
15803 : // A2_addh_h16_sat_hh, A2_addh_h16_sat_lh, A2_subh_h16_sat_hh, A2_subh_h1...
15804 20 : O << ".h):sat:<<16";
15805 20 : return;
15806 : break;
15807 20 : case 16:
15808 : // A2_addh_h16_sat_hl, A2_addh_h16_sat_ll, A2_subh_h16_sat_hl, A2_subh_h1...
15809 20 : O << ".l):sat:<<16";
15810 20 : return;
15811 : break;
15812 208 : case 17:
15813 : // A2_addh_l16_hl, A2_combine_hh, A2_combine_lh, A2_subh_l16_hl, M2_mpy_a...
15814 208 : O << ".h)";
15815 208 : return;
15816 : break;
15817 139 : case 18:
15818 : // A2_addh_l16_ll, A2_combine_hl, A2_combine_ll, A2_subh_l16_ll, M2_mpy_a...
15819 139 : O << ".l)";
15820 139 : return;
15821 : break;
15822 53 : case 19:
15823 : // A2_addh_l16_sat_hl, A2_subh_l16_sat_hl, M2_mpy_acc_sat_hh_s0, M2_mpy_a...
15824 53 : O << ".h):sat";
15825 53 : return;
15826 : break;
15827 51 : case 20:
15828 : // A2_addh_l16_sat_ll, A2_subh_l16_sat_ll, M2_mpy_acc_sat_hl_s0, M2_mpy_a...
15829 51 : O << ".l):sat";
15830 51 : return;
15831 : break;
15832 326 : case 21:
15833 : // A2_paddf, A2_paddfnew, A2_paddif, A2_paddifnew, A2_paddit, A2_padditne...
15834 326 : printOperand(MI, 3, O);
15835 326 : break;
15836 48 : case 22:
15837 : // A4_round_ri_sat, A4_round_rr_sat, S2_asl_i_r_sat, S2_asl_r_r_sat, S2_a...
15838 48 : O << "):sat";
15839 48 : return;
15840 : break;
15841 286 : case 23:
15842 : // C2_muxii, C2_muxir, M4_mpyri_addr, S2_extractu, S2_extractup, S2_inser...
15843 286 : O << ",#";
15844 286 : break;
15845 5 : case 24:
15846 : // F2_sffma_sc
15847 5 : O << "):scale";
15848 5 : return;
15849 : break;
15850 115 : case 25:
15851 : // L2_ploadrbf_io, L2_ploadrbfnew_io, L2_ploadrbt_io, L2_ploadrbtnew_io, ...
15852 115 : O << "+#";
15853 115 : printOperand(MI, 3, O);
15854 115 : break;
15855 60 : case 26:
15856 : // L2_ploadrbf_pi, L2_ploadrbfnew_pi, L2_ploadrbt_pi, L2_ploadrbtnew_pi, ...
15857 60 : O << "++#";
15858 60 : printOperand(MI, 4, O);
15859 60 : break;
15860 : case 27:
15861 : // L4_ploadrbf_rr, L4_ploadrbfnew_rr, L4_ploadrbt_rr, L4_ploadrbtnew_rr, ...
15862 : O << '+';
15863 56 : printOperand(MI, 3, O);
15864 56 : O << "<<#";
15865 56 : printOperand(MI, 4, O);
15866 : O << ')';
15867 : return;
15868 : break;
15869 20 : case 28:
15870 : // M2_hmmpyh_rs1, M2_mpy_sat_rnd_hh_s1, M2_mpy_sat_rnd_lh_s1, V6_vmpyhsrs...
15871 20 : O << ".h):<<1:rnd:sat";
15872 20 : return;
15873 : break;
15874 31 : case 29:
15875 : // M2_hmmpyh_s1, M2_mpy_acc_sat_hh_s1, M2_mpy_acc_sat_lh_s1, M2_mpy_nac_s...
15876 31 : O << ".h):<<1:sat";
15877 31 : return;
15878 : break;
15879 12 : case 30:
15880 : // M2_hmmpyl_rs1, M2_mpy_sat_rnd_hl_s1, M2_mpy_sat_rnd_ll_s1
15881 12 : O << ".l):<<1:rnd:sat";
15882 12 : return;
15883 : break;
15884 40 : case 31:
15885 : // M2_hmmpyl_s1, M2_mpy_acc_sat_hl_s1, M2_mpy_acc_sat_ll_s1, M2_mpy_nac_s...
15886 40 : O << ".l):<<1:sat";
15887 40 : return;
15888 : break;
15889 96 : case 32:
15890 : // M2_mpy_acc_hh_s1, M2_mpy_acc_lh_s1, M2_mpy_hh_s1, M2_mpy_lh_s1, M2_mpy...
15891 96 : O << ".h):<<1";
15892 96 : return;
15893 : break;
15894 97 : case 33:
15895 : // M2_mpy_acc_hl_s1, M2_mpy_acc_ll_s1, M2_mpy_hl_s1, M2_mpy_ll_s1, M2_mpy...
15896 97 : O << ".l):<<1";
15897 97 : return;
15898 : break;
15899 4 : case 34:
15900 : // M2_mpy_rnd_hh_s0, M2_mpy_rnd_lh_s0, M2_mpyd_rnd_hh_s0, M2_mpyd_rnd_lh_...
15901 4 : O << ".h):rnd";
15902 4 : return;
15903 : break;
15904 12 : case 35:
15905 : // M2_mpy_rnd_hh_s1, M2_mpy_rnd_lh_s1, M2_mpyd_rnd_hh_s1, M2_mpyd_rnd_lh_...
15906 12 : O << ".h):<<1:rnd";
15907 12 : return;
15908 : break;
15909 4 : case 36:
15910 : // M2_mpy_rnd_hl_s0, M2_mpy_rnd_ll_s0, M2_mpyd_rnd_hl_s0, M2_mpyd_rnd_ll_...
15911 4 : O << ".l):rnd";
15912 4 : return;
15913 : break;
15914 12 : case 37:
15915 : // M2_mpy_rnd_hl_s1, M2_mpy_rnd_ll_s1, M2_mpyd_rnd_hl_s1, M2_mpyd_rnd_ll_...
15916 12 : O << ".l):<<1:rnd";
15917 12 : return;
15918 : break;
15919 4 : case 38:
15920 : // M2_mpy_sat_rnd_hh_s0, M2_mpy_sat_rnd_lh_s0
15921 4 : O << ".h):rnd:sat";
15922 4 : return;
15923 : break;
15924 4 : case 39:
15925 : // M2_mpy_sat_rnd_hl_s0, M2_mpy_sat_rnd_ll_s0
15926 4 : O << ".l):rnd:sat";
15927 4 : return;
15928 : break;
15929 4 : case 40:
15930 : // M2_mpy_up_s1
15931 4 : O << "):<<1";
15932 4 : return;
15933 : break;
15934 12 : case 41:
15935 : // M2_mpy_up_s1_sat, M4_mac_up_s1_sat, M4_nac_up_s1_sat
15936 12 : O << "):<<1:sat";
15937 12 : return;
15938 : break;
15939 8 : case 42:
15940 : // S5_asrhub_rnd_sat, S5_vasrhrnd
15941 8 : O << "):raw";
15942 8 : return;
15943 : break;
15944 55 : case 43:
15945 : // V6_shuffeqw, V6_veqw, V6_veqw_and, V6_veqw_or, V6_veqw_xor, V6_vgtw, V...
15946 55 : O << ".w)";
15947 55 : return;
15948 : break;
15949 12 : case 44:
15950 : // V6_vL32b_cur_npred_ppu, V6_vL32b_cur_pred_ppu, V6_vL32b_npred_ppu, V6_...
15951 12 : O << "++";
15952 12 : printOperand(MI, 4, O);
15953 12 : break;
15954 16 : case 45:
15955 : // V6_vasrhubrndsat, V6_vasrhubsat, V6_vmpahhsat
15956 16 : O << ".h,";
15957 16 : printOperand(MI, 3, O);
15958 16 : break;
15959 9 : case 46:
15960 : // V6_vasruhubrndsat, V6_vasruhubsat, V6_vmpauhuhsat
15961 9 : O << ".uh,";
15962 9 : printOperand(MI, 3, O);
15963 9 : break;
15964 4 : case 47:
15965 : // V6_vasruwuhrndsat, V6_vasruwuhsat
15966 4 : O << ".uw,";
15967 4 : printOperand(MI, 3, O);
15968 4 : break;
15969 46 : case 48:
15970 : // V6_vasrwh, V6_vasrwhrndsat, V6_vasrwhsat, V6_vasrwuhrndsat, V6_vasrwuh...
15971 46 : O << ".w,";
15972 46 : printOperand(MI, 3, O);
15973 46 : break;
15974 183 : case 49:
15975 : // V6_veqb, V6_veqb_and, V6_veqb_or, V6_veqb_xor, V6_vgtb, V6_vgtb_and, V...
15976 183 : O << ".b)";
15977 183 : return;
15978 : break;
15979 2 : case 50:
15980 : // V6_vlutvvb_nm, V6_vlutvwh_nm
15981 2 : O << "):nomatch";
15982 2 : return;
15983 : break;
15984 98 : case 51:
15985 : // V6_vrmpybusi, V6_vrmpybusi_acc
15986 98 : O << ".b,#";
15987 98 : break;
15988 1 : case 52:
15989 : // V6_vrounduhub
15990 1 : O << ".uh):sat";
15991 1 : return;
15992 : break;
15993 1 : case 53:
15994 : // V6_vrounduwuh
15995 1 : O << ".uw):sat";
15996 1 : return;
15997 : break;
15998 3 : case 54:
15999 : // V6_vroundwuh
16000 3 : O << ".w):sat";
16001 3 : return;
16002 : break;
16003 : }
16004 :
16005 :
16006 : // Fragment 5 encoded into 6 bits for 34 unique commands.
16007 3440 : switch ((Bits >> 44) & 63) {
16008 0 : default: llvm_unreachable("Invalid command number.");
16009 : case 0:
16010 : // A2_addsp, V6_vtran2x2_map, A2_add, A2_addi, A2_addp, A2_paddf, A2_padd...
16011 : O << ')';
16012 : return;
16013 : break;
16014 9 : case 1:
16015 : // V6_vasrhubrndsat_alt, V6_vasrhubrndsat, V6_vasruhubrndsat, V6_vasruwuh...
16016 9 : O << "):rnd:sat";
16017 9 : return;
16018 : break;
16019 75 : case 2:
16020 : // V6_vasrhubsat_alt, A2_addpsat, A2_addsat, A2_subsat, V6_vasrhubsat, V6...
16021 75 : O << "):sat";
16022 75 : return;
16023 : break;
16024 0 : case 3:
16025 : // V6_vscattermh_add_alt
16026 0 : O << ".h) += ";
16027 0 : printOperand(MI, 3, O);
16028 0 : O << ".h";
16029 0 : return;
16030 : break;
16031 0 : case 4:
16032 : // V6_vscattermh_alt
16033 0 : O << ".h) = ";
16034 0 : printOperand(MI, 3, O);
16035 0 : O << ".h";
16036 0 : return;
16037 : break;
16038 0 : case 5:
16039 : // V6_vscattermw_add_alt, V6_vscattermwh_add_alt
16040 0 : O << ".w) += ";
16041 0 : printOperand(MI, 3, O);
16042 0 : break;
16043 0 : case 6:
16044 : // V6_vscattermw_alt, V6_vscattermwh_alt
16045 0 : O << ".w) = ";
16046 0 : printOperand(MI, 3, O);
16047 0 : break;
16048 11 : case 7:
16049 : // A2_addsph
16050 11 : O << "):raw:hi";
16051 11 : return;
16052 : break;
16053 8 : case 8:
16054 : // A2_addspl
16055 8 : O << "):raw:lo";
16056 8 : return;
16057 : break;
16058 : case 9:
16059 : // A4_addp_c, A4_subp_c
16060 : O << ',';
16061 8 : printOperand(MI, 1, O);
16062 8 : O << "):carry";
16063 8 : return;
16064 : break;
16065 286 : case 10:
16066 : // C2_muxii, C2_muxir, M4_mpyri_addr, S2_extractu, S2_extractup, S4_extra...
16067 286 : printOperand(MI, 3, O);
16068 286 : break;
16069 63 : case 11:
16070 : // C4_and_and, C4_and_or, C4_or_and, C4_or_or, M4_mpyri_addi, M4_mpyrr_ad...
16071 63 : O << "))";
16072 63 : return;
16073 : break;
16074 0 : case 12:
16075 : // L2_loadalignb_pbr, L2_loadalignh_pbr
16076 0 : O << ":brev)";
16077 0 : return;
16078 : break;
16079 4 : case 13:
16080 : // L2_loadalignb_pci, L2_loadalignh_pci
16081 4 : O << ":circ(";
16082 4 : printOperand(MI, 5, O);
16083 4 : O << "))";
16084 4 : return;
16085 : break;
16086 98 : case 14:
16087 : // S2_insert, S2_insertp, V6_vrmpybusi_acc
16088 98 : printOperand(MI, 4, O);
16089 : O << ')';
16090 : return;
16091 : break;
16092 221 : case 15:
16093 : // S2_pstorerbf_io, S2_pstorerbf_pi, S2_pstorerbfnew_pi, S2_pstorerbnewf_...
16094 221 : O << ") = ";
16095 221 : break;
16096 56 : case 16:
16097 : // S4_storeirbf_io, S4_storeirbfnew_io, S4_storeirbt_io, S4_storeirbtnew_...
16098 56 : O << ") = #";
16099 56 : printOperand(MI, 3, O);
16100 56 : return;
16101 : break;
16102 18 : case 17:
16103 : // V6_vL32b_nt_cur_npred_ai, V6_vL32b_nt_cur_npred_pi, V6_vL32b_nt_cur_np...
16104 18 : O << "):nt";
16105 18 : return;
16106 : break;
16107 30 : case 18:
16108 : // V6_vS32b_nt_new_npred_ai, V6_vS32b_nt_new_npred_pi, V6_vS32b_nt_new_np...
16109 30 : O << "):nt = ";
16110 30 : break;
16111 6 : case 19:
16112 : // V6_vaddcarry, V6_vsubcarry
16113 6 : O << ".w,";
16114 6 : printOperand(MI, 1, O);
16115 6 : O << "):carry";
16116 6 : return;
16117 : break;
16118 108 : case 20:
16119 : // V6_vaddw, V6_vaddw_dv, V6_vsubw, V6_vsubw_dv
16120 108 : O << ".w)";
16121 108 : return;
16122 : break;
16123 12 : case 21:
16124 : // V6_vaddwsat, V6_vaddwsat_dv, V6_vsubwsat, V6_vsubwsat_dv
16125 12 : O << ".w):sat";
16126 12 : return;
16127 : break;
16128 6 : case 22:
16129 : // V6_vgathermh
16130 6 : O << ".h).h";
16131 6 : return;
16132 : break;
16133 4 : case 23:
16134 : // V6_vgathermhw
16135 4 : O << ".w).h";
16136 4 : return;
16137 : break;
16138 4 : case 24:
16139 : // V6_vgathermw
16140 4 : O << ".w).w";
16141 4 : return;
16142 : break;
16143 0 : case 25:
16144 : // V6_vmpahhsat
16145 0 : O << ".h):sat";
16146 0 : return;
16147 : break;
16148 3 : case 26:
16149 : // V6_vmpauhuhsat
16150 3 : O << ".uh):sat";
16151 3 : return;
16152 : break;
16153 4 : case 27:
16154 : // V6_vscattermh
16155 4 : O << ".h).h = ";
16156 4 : printOperand(MI, 3, O);
16157 4 : return;
16158 : break;
16159 6 : case 28:
16160 : // V6_vscattermh_add
16161 6 : O << ".h).h += ";
16162 6 : printOperand(MI, 3, O);
16163 6 : return;
16164 : break;
16165 3 : case 29:
16166 : // V6_vscattermhw
16167 3 : O << ".w).h = ";
16168 3 : printOperand(MI, 3, O);
16169 3 : return;
16170 : break;
16171 4 : case 30:
16172 : // V6_vscattermhw_add
16173 4 : O << ".w).h += ";
16174 4 : printOperand(MI, 3, O);
16175 4 : return;
16176 : break;
16177 3 : case 31:
16178 : // V6_vscattermw
16179 3 : O << ".w).w = ";
16180 3 : printOperand(MI, 3, O);
16181 3 : return;
16182 : break;
16183 3 : case 32:
16184 : // V6_vscattermw_add
16185 3 : O << ".w).w += ";
16186 3 : printOperand(MI, 3, O);
16187 3 : return;
16188 : break;
16189 0 : case 33:
16190 : // dep_A2_addsat, dep_A2_subsat
16191 0 : O << "):sat:deprecated";
16192 0 : return;
16193 : break;
16194 : }
16195 :
16196 :
16197 : // Fragment 6 encoded into 3 bits for 6 unique commands.
16198 537 : switch ((Bits >> 50) & 7) {
16199 0 : default: llvm_unreachable("Invalid command number.");
16200 0 : case 0:
16201 : // V6_vscattermw_add_alt, V6_vscattermw_alt
16202 0 : O << ".w";
16203 0 : return;
16204 : break;
16205 0 : case 1:
16206 : // V6_vscattermwh_add_alt, V6_vscattermwh_alt
16207 0 : O << ".h";
16208 0 : return;
16209 : break;
16210 : case 2:
16211 : // C2_muxii, C2_muxir, S2_extractu, S2_extractup, S4_extract, S4_extractp...
16212 : O << ')';
16213 : return;
16214 : break;
16215 5 : case 3:
16216 : // M4_mpyri_addr
16217 5 : O << "))";
16218 5 : return;
16219 : break;
16220 157 : case 4:
16221 : // S2_pstorerbf_io, S2_pstorerbnewf_io, S2_pstorerbnewt_io, S2_pstorerbt_...
16222 157 : printOperand(MI, 3, O);
16223 157 : break;
16224 94 : case 5:
16225 : // S2_pstorerbf_pi, S2_pstorerbfnew_pi, S2_pstorerbnewf_pi, S2_pstorerbne...
16226 94 : printOperand(MI, 4, O);
16227 94 : break;
16228 : }
16229 :
16230 :
16231 : // Fragment 7 encoded into 2 bits for 3 unique commands.
16232 251 : switch ((Bits >> 53) & 3) {
16233 0 : default: llvm_unreachable("Invalid command number.");
16234 : case 0:
16235 : // S2_pstorerbf_io, S2_pstorerbf_pi, S2_pstorerbfnew_pi, S2_pstorerbt_io,...
16236 : return;
16237 : break;
16238 86 : case 1:
16239 : // S2_pstorerbnewf_io, S2_pstorerbnewf_pi, S2_pstorerbnewfnew_pi, S2_psto...
16240 86 : O << ".new";
16241 86 : return;
16242 : break;
16243 20 : case 2:
16244 : // S2_pstorerff_io, S2_pstorerff_pi, S2_pstorerffnew_pi, S2_pstorerft_io,...
16245 20 : O << ".h";
16246 20 : return;
16247 : break;
16248 : }
16249 :
16250 : }
16251 :
16252 :
16253 : /// getRegisterName - This method is automatically generated by tblgen
16254 : /// from the register set description. This returns the assembler name
16255 : /// for the specified register.
16256 93408 : const char *HexagonInstPrinter::getRegisterName(unsigned RegNo) {
16257 : assert(RegNo && RegNo < 189 && "Invalid register number!");
16258 :
16259 : static const char AsmStrs[] = {
16260 : /* 0 */ 'c', '1', '1', ':', '1', '0', 0,
16261 : /* 7 */ 'g', '1', '1', ':', '1', '0', 0,
16262 : /* 14 */ 'r', '1', '1', ':', '1', '0', 0,
16263 : /* 21 */ 'v', '1', '1', ':', '1', '0', 0,
16264 : /* 28 */ 'g', '1', '0', 0,
16265 : /* 32 */ 'r', '1', '0', 0,
16266 : /* 36 */ 'v', '1', '0', 0,
16267 : /* 40 */ 'g', '2', '1', ':', '2', '0', 0,
16268 : /* 47 */ 'r', '2', '1', ':', '2', '0', 0,
16269 : /* 54 */ 'v', '2', '1', ':', '2', '0', 0,
16270 : /* 61 */ 'g', '2', '0', 0,
16271 : /* 65 */ 'r', '2', '0', 0,
16272 : /* 69 */ 'v', '2', '0', 0,
16273 : /* 73 */ 'c', '3', '1', ':', '3', '0', 0,
16274 : /* 80 */ 'g', '3', '1', ':', '3', '0', 0,
16275 : /* 87 */ 'r', '3', '1', ':', '3', '0', 0,
16276 : /* 94 */ 'v', '3', '1', ':', '3', '0', 0,
16277 : /* 101 */ 'g', '3', '0', 0,
16278 : /* 105 */ 'r', '3', '0', 0,
16279 : /* 109 */ 'v', '3', '0', 0,
16280 : /* 113 */ 'c', '1', ':', '0', 0,
16281 : /* 118 */ 'g', '1', ':', '0', 0,
16282 : /* 123 */ 'r', '1', ':', '0', 0,
16283 : /* 128 */ 'v', '1', ':', '0', 0,
16284 : /* 133 */ 'p', '3', ':', '0', 0,
16285 : /* 138 */ 's', 'a', '0', 0,
16286 : /* 142 */ 'l', 'c', '0', 0,
16287 : /* 146 */ 'm', '0', 0,
16288 : /* 149 */ 'p', '0', 0,
16289 : /* 152 */ 'q', '0', 0,
16290 : /* 155 */ 'r', '0', 0,
16291 : /* 158 */ 'c', 's', '0', 0,
16292 : /* 162 */ 'g', 'p', 'm', 'u', 'c', 'n', 't', '0', 0,
16293 : /* 171 */ 'v', '0', 0,
16294 : /* 174 */ 'g', '1', '1', 0,
16295 : /* 178 */ 'r', '1', '1', 0,
16296 : /* 182 */ 'v', '1', '1', 0,
16297 : /* 186 */ 'g', '2', '1', 0,
16298 : /* 190 */ 'r', '2', '1', 0,
16299 : /* 194 */ 'v', '2', '1', 0,
16300 : /* 198 */ 'g', '3', '1', 0,
16301 : /* 202 */ 'r', '3', '1', 0,
16302 : /* 206 */ 'v', '3', '1', 0,
16303 : /* 210 */ 's', 'a', '1', 0,
16304 : /* 214 */ 'l', 'c', '1', 0,
16305 : /* 218 */ 'm', '1', 0,
16306 : /* 221 */ 'p', '1', 0,
16307 : /* 224 */ 'q', '1', 0,
16308 : /* 227 */ 'r', '1', 0,
16309 : /* 230 */ 'c', 's', '1', 0,
16310 : /* 234 */ 'g', 'p', 'm', 'u', 'c', 'n', 't', '1', 0,
16311 : /* 243 */ 'v', '1', 0,
16312 : /* 246 */ 'c', '1', '3', ':', '1', '2', 0,
16313 : /* 253 */ 'g', '1', '3', ':', '1', '2', 0,
16314 : /* 260 */ 'r', '1', '3', ':', '1', '2', 0,
16315 : /* 267 */ 'v', '1', '3', ':', '1', '2', 0,
16316 : /* 274 */ 'g', '1', '2', 0,
16317 : /* 278 */ 'r', '1', '2', 0,
16318 : /* 282 */ 'v', '1', '2', 0,
16319 : /* 286 */ 'g', '2', '3', ':', '2', '2', 0,
16320 : /* 293 */ 'r', '2', '3', ':', '2', '2', 0,
16321 : /* 300 */ 'v', '2', '3', ':', '2', '2', 0,
16322 : /* 307 */ 'g', '2', '2', 0,
16323 : /* 311 */ 'r', '2', '2', 0,
16324 : /* 315 */ 'v', '2', '2', 0,
16325 : /* 319 */ 'c', '3', ':', '2', 0,
16326 : /* 324 */ 'g', '3', ':', '2', 0,
16327 : /* 329 */ 'r', '3', ':', '2', 0,
16328 : /* 334 */ 'v', '3', ':', '2', 0,
16329 : /* 339 */ 'p', '2', 0,
16330 : /* 342 */ 'q', '2', 0,
16331 : /* 345 */ 'r', '2', 0,
16332 : /* 348 */ 'g', 'p', 'm', 'u', 'c', 'n', 't', '2', 0,
16333 : /* 357 */ 'v', '2', 0,
16334 : /* 360 */ 'g', '1', '3', 0,
16335 : /* 364 */ 'r', '1', '3', 0,
16336 : /* 368 */ 'v', '1', '3', 0,
16337 : /* 372 */ 'g', '2', '3', 0,
16338 : /* 376 */ 'r', '2', '3', 0,
16339 : /* 380 */ 'v', '2', '3', 0,
16340 : /* 384 */ 'p', '3', 0,
16341 : /* 387 */ 'q', '3', 0,
16342 : /* 390 */ 'r', '3', 0,
16343 : /* 393 */ 'g', 'p', 'm', 'u', 'c', 'n', 't', '3', 0,
16344 : /* 402 */ 'v', '3', 0,
16345 : /* 405 */ 'c', '1', '5', ':', '1', '4', 0,
16346 : /* 412 */ 'g', '1', '5', ':', '1', '4', 0,
16347 : /* 419 */ 'r', '1', '5', ':', '1', '4', 0,
16348 : /* 426 */ 'v', '1', '5', ':', '1', '4', 0,
16349 : /* 433 */ 'g', '1', '4', 0,
16350 : /* 437 */ 'r', '1', '4', 0,
16351 : /* 441 */ 'v', '1', '4', 0,
16352 : /* 445 */ 'g', '2', '5', ':', '2', '4', 0,
16353 : /* 452 */ 'r', '2', '5', ':', '2', '4', 0,
16354 : /* 459 */ 'v', '2', '5', ':', '2', '4', 0,
16355 : /* 466 */ 'r', '2', '4', 0,
16356 : /* 470 */ 'v', '2', '4', 0,
16357 : /* 474 */ 'c', '5', ':', '4', 0,
16358 : /* 479 */ 'g', '5', ':', '4', 0,
16359 : /* 484 */ 'r', '5', ':', '4', 0,
16360 : /* 489 */ 'v', '5', ':', '4', 0,
16361 : /* 494 */ 'g', '4', 0,
16362 : /* 497 */ 'r', '4', 0,
16363 : /* 500 */ 'g', 'p', 'm', 'u', 'c', 'n', 't', '4', 0,
16364 : /* 509 */ 'v', '4', 0,
16365 : /* 512 */ 'g', '1', '5', 0,
16366 : /* 516 */ 'r', '1', '5', 0,
16367 : /* 520 */ 'v', '1', '5', 0,
16368 : /* 524 */ 'r', '2', '5', 0,
16369 : /* 528 */ 'v', '2', '5', 0,
16370 : /* 532 */ 'c', '5', 0,
16371 : /* 535 */ 'g', '5', 0,
16372 : /* 538 */ 'r', '5', 0,
16373 : /* 541 */ 'g', 'p', 'm', 'u', 'c', 'n', 't', '5', 0,
16374 : /* 550 */ 'v', '5', 0,
16375 : /* 553 */ 'c', '1', '7', ':', '1', '6', 0,
16376 : /* 560 */ 'g', '1', '7', ':', '1', '6', 0,
16377 : /* 567 */ 'r', '1', '7', ':', '1', '6', 0,
16378 : /* 574 */ 'v', '1', '7', ':', '1', '6', 0,
16379 : /* 581 */ 'r', '1', '6', 0,
16380 : /* 585 */ 'v', '1', '6', 0,
16381 : /* 589 */ 'g', '2', '7', ':', '2', '6', 0,
16382 : /* 596 */ 'r', '2', '7', ':', '2', '6', 0,
16383 : /* 603 */ 'v', '2', '7', ':', '2', '6', 0,
16384 : /* 610 */ 'r', '2', '6', 0,
16385 : /* 614 */ 'v', '2', '6', 0,
16386 : /* 618 */ 'c', '7', ':', '6', 0,
16387 : /* 623 */ 'g', '7', ':', '6', 0,
16388 : /* 628 */ 'r', '7', ':', '6', 0,
16389 : /* 633 */ 'v', '7', ':', '6', 0,
16390 : /* 638 */ 'g', '6', 0,
16391 : /* 641 */ 'r', '6', 0,
16392 : /* 644 */ 'g', 'p', 'm', 'u', 'c', 'n', 't', '6', 0,
16393 : /* 653 */ 'v', '6', 0,
16394 : /* 656 */ 'r', '1', '7', 0,
16395 : /* 660 */ 'v', '1', '7', 0,
16396 : /* 664 */ 'r', '2', '7', 0,
16397 : /* 668 */ 'v', '2', '7', 0,
16398 : /* 672 */ 'g', '7', 0,
16399 : /* 675 */ 'r', '7', 0,
16400 : /* 678 */ 'g', 'p', 'm', 'u', 'c', 'n', 't', '7', 0,
16401 : /* 687 */ 'v', '7', 0,
16402 : /* 690 */ 'c', '1', '9', ':', '1', '8', 0,
16403 : /* 697 */ 'g', '1', '9', ':', '1', '8', 0,
16404 : /* 704 */ 'r', '1', '9', ':', '1', '8', 0,
16405 : /* 711 */ 'v', '1', '9', ':', '1', '8', 0,
16406 : /* 718 */ 'r', '1', '8', 0,
16407 : /* 722 */ 'v', '1', '8', 0,
16408 : /* 726 */ 'g', '2', '9', ':', '2', '8', 0,
16409 : /* 733 */ 'r', '2', '9', ':', '2', '8', 0,
16410 : /* 740 */ 'v', '2', '9', ':', '2', '8', 0,
16411 : /* 747 */ 'r', '2', '8', 0,
16412 : /* 751 */ 'v', '2', '8', 0,
16413 : /* 755 */ 'c', '9', ':', '8', 0,
16414 : /* 760 */ 'g', '9', ':', '8', 0,
16415 : /* 765 */ 'r', '9', ':', '8', 0,
16416 : /* 770 */ 'v', '9', ':', '8', 0,
16417 : /* 775 */ 'c', '8', 0,
16418 : /* 778 */ 'g', '8', 0,
16419 : /* 781 */ 'r', '8', 0,
16420 : /* 784 */ 'v', '8', 0,
16421 : /* 787 */ 'r', '1', '9', 0,
16422 : /* 791 */ 'v', '1', '9', 0,
16423 : /* 795 */ 'r', '2', '9', 0,
16424 : /* 799 */ 'v', '2', '9', 0,
16425 : /* 803 */ 'g', '9', 0,
16426 : /* 806 */ 'r', '9', 0,
16427 : /* 809 */ 'v', '9', 0,
16428 : /* 812 */ 'g', 'b', 'a', 'd', 'v', 'a', 0,
16429 : /* 819 */ 'p', 'c', 0,
16430 : /* 822 */ 'u', 's', 'r', '.', 'o', 'v', 'f', 0,
16431 : /* 830 */ 'g', 'p', 'c', 'y', 'c', 'l', 'e', 'h', 'i', 0,
16432 : /* 840 */ 'u', 'p', 'c', 'y', 'c', 'l', 'e', 'h', 'i', 0,
16433 : /* 850 */ 'u', 't', 'i', 'm', 'e', 'r', 'h', 'i', 0,
16434 : /* 859 */ 'p', 'k', 't', 'c', 'o', 'u', 'n', 't', 'h', 'i', 0,
16435 : /* 870 */ 'g', 'p', 'c', 'y', 'c', 'l', 'e', 'l', 'o', 0,
16436 : /* 880 */ 'u', 'p', 'c', 'y', 'c', 'l', 'e', 'l', 'o', 0,
16437 : /* 890 */ 'u', 't', 'i', 'm', 'e', 'r', 'l', 'o', 0,
16438 : /* 899 */ 'p', 'k', 't', 'c', 'o', 'u', 'n', 't', 'l', 'o', 0,
16439 : /* 910 */ 'u', 'g', 'p', 0,
16440 : /* 914 */ 'v', 't', 'm', 'p', 0,
16441 : /* 919 */ 'g', 'o', 's', 'p', 0,
16442 : /* 924 */ 'g', 'e', 'l', 'r', 0,
16443 : /* 929 */ 'g', 's', 'r', 0,
16444 : /* 933 */ 'u', 's', 'r', 0,
16445 : /* 937 */ 'f', 'r', 'a', 'm', 'e', 'l', 'i', 'm', 'i', 't', 0,
16446 : /* 948 */ 'f', 'r', 'a', 'm', 'e', 'k', 'e', 'y', 0,
16447 : };
16448 :
16449 : static const uint16_t RegAsmOffset[] = {
16450 : 246, 948, 937, 924, 919, 911, 830, 870, 929, 819, 690, 859, 899, 910,
16451 : 405, 840, 880, 933, 822, 73, 850, 890, 914, 532, 775, 158, 230, 123,
16452 : 329, 484, 628, 765, 14, 260, 419, 567, 704, 47, 293, 452, 596, 733,
16453 : 87, 812, 494, 535, 638, 672, 778, 803, 28, 174, 274, 360, 433, 512,
16454 : 61, 186, 307, 372, 101, 198, 162, 234, 348, 393, 500, 541, 644, 678,
16455 : 142, 214, 146, 218, 149, 221, 339, 384, 152, 224, 342, 387, 155, 227,
16456 : 345, 390, 497, 538, 641, 675, 781, 806, 32, 178, 278, 364, 437, 516,
16457 : 581, 656, 718, 787, 65, 190, 311, 376, 466, 524, 610, 664, 747, 795,
16458 : 105, 202, 138, 210, 171, 243, 357, 402, 509, 550, 653, 687, 784, 809,
16459 : 36, 182, 282, 368, 441, 520, 585, 660, 722, 791, 69, 194, 315, 380,
16460 : 470, 528, 614, 668, 751, 799, 109, 206, 128, 334, 489, 633, 770, 21,
16461 : 267, 426, 574, 711, 54, 300, 459, 603, 740, 94, 113, 319, 474, 618,
16462 : 755, 0, 553, 118, 324, 479, 623, 760, 7, 253, 412, 560, 697, 40,
16463 : 286, 445, 589, 726, 80, 133,
16464 : };
16465 :
16466 : assert (*(AsmStrs+RegAsmOffset[RegNo-1]) &&
16467 : "Invalid alt name index for register!");
16468 93408 : return AsmStrs+RegAsmOffset[RegNo-1];
16469 : }
16470 :
16471 : #ifdef PRINT_ALIAS_INSTR
16472 : #undef PRINT_ALIAS_INSTR
16473 :
16474 : bool HexagonInstPrinter::printAliasInstr(const MCInst *MI, raw_ostream &OS) {
16475 : const char *AsmString;
16476 : switch (MI->getOpcode()) {
16477 : default: return false;
16478 : case Hexagon::A2_andir:
16479 : if (MI->getNumOperands() == 3 &&
16480 : MI->getOperand(0).isReg() &&
16481 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16482 : MI->getOperand(1).isReg() &&
16483 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16484 : MI->getOperand(2).isImm() &&
16485 : MI->getOperand(2).getImm() == 255) {
16486 : // (A2_andir IntRegs:$Rd32, IntRegs:$Rs32, 255)
16487 : AsmString = "$\x01 = zxtb($\x02)";
16488 : break;
16489 : }
16490 : return false;
16491 : case Hexagon::A2_paddif:
16492 : if (MI->getNumOperands() == 4 &&
16493 : MI->getOperand(0).isReg() &&
16494 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16495 : MI->getOperand(1).isReg() &&
16496 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16497 : MI->getOperand(2).isReg() &&
16498 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16499 : MI->getOperand(3).isImm() &&
16500 : MI->getOperand(3).getImm() == 0) {
16501 : // (A2_paddif IntRegs:$Rd32, PredRegs:$Pu4, IntRegs:$Rs32, 0)
16502 : AsmString = "if (!$\x02) $\x01 = $\x03";
16503 : break;
16504 : }
16505 : return false;
16506 : case Hexagon::A2_paddifnew:
16507 : if (MI->getNumOperands() == 4 &&
16508 : MI->getOperand(0).isReg() &&
16509 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16510 : MI->getOperand(1).isReg() &&
16511 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16512 : MI->getOperand(2).isReg() &&
16513 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16514 : MI->getOperand(3).isImm() &&
16515 : MI->getOperand(3).getImm() == 0) {
16516 : // (A2_paddifnew IntRegs:$Rd32, PredRegs:$Pu4, IntRegs:$Rs32, 0)
16517 : AsmString = "if (!$\x02.new) $\x01 = $\x03";
16518 : break;
16519 : }
16520 : return false;
16521 : case Hexagon::A2_paddit:
16522 : if (MI->getNumOperands() == 4 &&
16523 : MI->getOperand(0).isReg() &&
16524 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16525 : MI->getOperand(1).isReg() &&
16526 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16527 : MI->getOperand(2).isReg() &&
16528 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16529 : MI->getOperand(3).isImm() &&
16530 : MI->getOperand(3).getImm() == 0) {
16531 : // (A2_paddit IntRegs:$Rd32, PredRegs:$Pu4, IntRegs:$Rs32, 0)
16532 : AsmString = "if ($\x02) $\x01 = $\x03";
16533 : break;
16534 : }
16535 : return false;
16536 : case Hexagon::A2_padditnew:
16537 : if (MI->getNumOperands() == 4 &&
16538 : MI->getOperand(0).isReg() &&
16539 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16540 : MI->getOperand(1).isReg() &&
16541 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16542 : MI->getOperand(2).isReg() &&
16543 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16544 : MI->getOperand(3).isImm() &&
16545 : MI->getOperand(3).getImm() == 0) {
16546 : // (A2_padditnew IntRegs:$Rd32, PredRegs:$Pu4, IntRegs:$Rs32, 0)
16547 : AsmString = "if ($\x02.new) $\x01 = $\x03";
16548 : break;
16549 : }
16550 : return false;
16551 : case Hexagon::A2_subri:
16552 : if (MI->getNumOperands() == 3 &&
16553 : MI->getOperand(0).isReg() &&
16554 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16555 : MI->getOperand(1).isImm() &&
16556 : MI->getOperand(1).getImm() == 0 &&
16557 : MI->getOperand(2).isReg() &&
16558 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
16559 : // (A2_subri IntRegs:$Rd32, 0, IntRegs:$Rs32)
16560 : AsmString = "$\x01 = neg($\x03)";
16561 : break;
16562 : }
16563 : if (MI->getNumOperands() == 3 &&
16564 : MI->getOperand(0).isReg() &&
16565 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16566 : MI->getOperand(1).isImm() &&
16567 : MI->getOperand(1).getImm() == -1 &&
16568 : MI->getOperand(2).isReg() &&
16569 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
16570 : // (A2_subri IntRegs:$Rd32, -1, IntRegs:$Rs32)
16571 : AsmString = "$\x01 = not($\x03)";
16572 : break;
16573 : }
16574 : return false;
16575 : case Hexagon::A2_vaddub:
16576 : if (MI->getNumOperands() == 3 &&
16577 : MI->getOperand(0).isReg() &&
16578 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16579 : MI->getOperand(1).isReg() &&
16580 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16581 : MI->getOperand(2).isReg() &&
16582 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(2).getReg())) {
16583 : // (A2_vaddub DoubleRegs:$Rdd32, DoubleRegs:$Rss32, DoubleRegs:$Rtt32)
16584 : AsmString = "$\x01 = vaddb($\x02,$\x03)";
16585 : break;
16586 : }
16587 : return false;
16588 : case Hexagon::A2_vsubub:
16589 : if (MI->getNumOperands() == 3 &&
16590 : MI->getOperand(0).isReg() &&
16591 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16592 : MI->getOperand(1).isReg() &&
16593 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16594 : MI->getOperand(2).isReg() &&
16595 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(2).getReg())) {
16596 : // (A2_vsubub DoubleRegs:$Rdd32, DoubleRegs:$Rss32, DoubleRegs:$Rtt32)
16597 : AsmString = "$\x01 = vsubb($\x02,$\x03)";
16598 : break;
16599 : }
16600 : return false;
16601 : case Hexagon::C2_cmpgt:
16602 : if (MI->getNumOperands() == 3 &&
16603 : MI->getOperand(0).isReg() &&
16604 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16605 : MI->getOperand(1).isReg() &&
16606 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16607 : MI->getOperand(2).isReg() &&
16608 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
16609 : // (C2_cmpgt PredRegs:$Pd4, IntRegs:$Rt32, IntRegs:$Rs32)
16610 : AsmString = "$\x01 = cmp.lt($\x03,$\x02)";
16611 : break;
16612 : }
16613 : return false;
16614 : case Hexagon::C2_cmpgtu:
16615 : if (MI->getNumOperands() == 3 &&
16616 : MI->getOperand(0).isReg() &&
16617 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16618 : MI->getOperand(1).isReg() &&
16619 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16620 : MI->getOperand(2).isReg() &&
16621 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
16622 : // (C2_cmpgtu PredRegs:$Pd4, IntRegs:$Rt32, IntRegs:$Rs32)
16623 : AsmString = "$\x01 = cmp.ltu($\x03,$\x02)";
16624 : break;
16625 : }
16626 : return false;
16627 : case Hexagon::C2_or:
16628 : if (MI->getNumOperands() == 3 &&
16629 : MI->getOperand(0).isReg() &&
16630 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16631 : MI->getOperand(1).isReg() &&
16632 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16633 : MI->getOperand(2).isReg() &&
16634 : MI->getOperand(2).getReg() == MI->getOperand(1).getReg()) {
16635 : // (C2_or PredRegs:$Pd4, PredRegs:$Ps4, PredRegs:$Ps4)
16636 : AsmString = "$\x01 = $\x02";
16637 : break;
16638 : }
16639 : return false;
16640 : case Hexagon::J2_jumpf:
16641 : if (MI->getNumOperands() == 2 &&
16642 : MI->getOperand(0).isReg() &&
16643 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg())) {
16644 : // (J2_jumpf PredRegs:$Pu4, b30_2Imm:$Ii)
16645 : AsmString = "if (!$\x01) jump $\xFF\x02\x01";
16646 : break;
16647 : }
16648 : return false;
16649 : case Hexagon::J2_jumprf:
16650 : if (MI->getNumOperands() == 2 &&
16651 : MI->getOperand(0).isReg() &&
16652 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16653 : MI->getOperand(1).isReg() &&
16654 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg())) {
16655 : // (J2_jumprf PredRegs:$Pu4, IntRegs:$Rs32)
16656 : AsmString = "if (!$\x01) jumpr $\x02";
16657 : break;
16658 : }
16659 : return false;
16660 : case Hexagon::J2_jumprt:
16661 : if (MI->getNumOperands() == 2 &&
16662 : MI->getOperand(0).isReg() &&
16663 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16664 : MI->getOperand(1).isReg() &&
16665 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg())) {
16666 : // (J2_jumprt PredRegs:$Pu4, IntRegs:$Rs32)
16667 : AsmString = "if ($\x01) jumpr $\x02";
16668 : break;
16669 : }
16670 : return false;
16671 : case Hexagon::J2_jumpt:
16672 : if (MI->getNumOperands() == 2 &&
16673 : MI->getOperand(0).isReg() &&
16674 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg())) {
16675 : // (J2_jumpt PredRegs:$Pu4, b30_2Imm:$Ii)
16676 : AsmString = "if ($\x01) jump $\xFF\x02\x01";
16677 : break;
16678 : }
16679 : return false;
16680 : case Hexagon::J2_trap1:
16681 : if (MI->getNumOperands() == 3 &&
16682 : MI->getOperand(0).getReg() == Hexagon::R0) {
16683 : // (J2_trap1 R0, u8_0Imm:$Ii)
16684 : AsmString = "trap1(#$\x03)";
16685 : break;
16686 : }
16687 : return false;
16688 : case Hexagon::L2_deallocframe:
16689 : if (MI->getNumOperands() == 2 &&
16690 : MI->getOperand(0).getReg() == Hexagon::D15 &&
16691 : MI->getOperand(1).getReg() == Hexagon::R30) {
16692 : // (L2_deallocframe D15, R30)
16693 : AsmString = "deallocframe";
16694 : break;
16695 : }
16696 : return false;
16697 : case Hexagon::L2_loadalignb_io:
16698 : if (MI->getNumOperands() == 4 &&
16699 : MI->getOperand(0).isReg() &&
16700 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16701 : MI->getOperand(2).isReg() &&
16702 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16703 : MI->getOperand(3).isImm() &&
16704 : MI->getOperand(3).getImm() == 0) {
16705 : // (L2_loadalignb_io DoubleRegs:$Ryy32, IntRegs:$Rs32, 0)
16706 : AsmString = "$\x01 = memb_fifo($\x03)";
16707 : break;
16708 : }
16709 : return false;
16710 : case Hexagon::L2_loadalignh_io:
16711 : if (MI->getNumOperands() == 4 &&
16712 : MI->getOperand(0).isReg() &&
16713 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16714 : MI->getOperand(2).isReg() &&
16715 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16716 : MI->getOperand(3).isImm() &&
16717 : MI->getOperand(3).getImm() == 0) {
16718 : // (L2_loadalignh_io DoubleRegs:$Ryy32, IntRegs:$Rs32, 0)
16719 : AsmString = "$\x01 = memh_fifo($\x03)";
16720 : break;
16721 : }
16722 : return false;
16723 : case Hexagon::L2_loadbsw2_io:
16724 : if (MI->getNumOperands() == 3 &&
16725 : MI->getOperand(0).isReg() &&
16726 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16727 : MI->getOperand(1).isReg() &&
16728 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16729 : MI->getOperand(2).isImm() &&
16730 : MI->getOperand(2).getImm() == 0) {
16731 : // (L2_loadbsw2_io IntRegs:$Rd32, IntRegs:$Rs32, 0)
16732 : AsmString = "$\x01 = membh($\x02)";
16733 : break;
16734 : }
16735 : return false;
16736 : case Hexagon::L2_loadbsw4_io:
16737 : if (MI->getNumOperands() == 3 &&
16738 : MI->getOperand(0).isReg() &&
16739 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16740 : MI->getOperand(1).isReg() &&
16741 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16742 : MI->getOperand(2).isImm() &&
16743 : MI->getOperand(2).getImm() == 0) {
16744 : // (L2_loadbsw4_io DoubleRegs:$Rdd32, IntRegs:$Rs32, 0)
16745 : AsmString = "$\x01 = membh($\x02)";
16746 : break;
16747 : }
16748 : return false;
16749 : case Hexagon::L2_loadbzw2_io:
16750 : if (MI->getNumOperands() == 3 &&
16751 : MI->getOperand(0).isReg() &&
16752 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16753 : MI->getOperand(1).isReg() &&
16754 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16755 : MI->getOperand(2).isImm() &&
16756 : MI->getOperand(2).getImm() == 0) {
16757 : // (L2_loadbzw2_io IntRegs:$Rd32, IntRegs:$Rs32, 0)
16758 : AsmString = "$\x01 = memubh($\x02)";
16759 : break;
16760 : }
16761 : return false;
16762 : case Hexagon::L2_loadbzw4_io:
16763 : if (MI->getNumOperands() == 3 &&
16764 : MI->getOperand(0).isReg() &&
16765 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16766 : MI->getOperand(1).isReg() &&
16767 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16768 : MI->getOperand(2).isImm() &&
16769 : MI->getOperand(2).getImm() == 0) {
16770 : // (L2_loadbzw4_io DoubleRegs:$Rdd32, IntRegs:$Rs32, 0)
16771 : AsmString = "$\x01 = memubh($\x02)";
16772 : break;
16773 : }
16774 : return false;
16775 : case Hexagon::L2_loadrb_io:
16776 : if (MI->getNumOperands() == 3 &&
16777 : MI->getOperand(0).isReg() &&
16778 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16779 : MI->getOperand(1).isReg() &&
16780 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16781 : MI->getOperand(2).isImm() &&
16782 : MI->getOperand(2).getImm() == 0) {
16783 : // (L2_loadrb_io IntRegs:$Rd32, IntRegs:$Rs32, 0)
16784 : AsmString = "$\x01 = memb($\x02)";
16785 : break;
16786 : }
16787 : return false;
16788 : case Hexagon::L2_loadrd_io:
16789 : if (MI->getNumOperands() == 3 &&
16790 : MI->getOperand(0).isReg() &&
16791 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16792 : MI->getOperand(1).isReg() &&
16793 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16794 : MI->getOperand(2).isImm() &&
16795 : MI->getOperand(2).getImm() == 0) {
16796 : // (L2_loadrd_io DoubleRegs:$Rdd32, IntRegs:$Rs32, 0)
16797 : AsmString = "$\x01 = memd($\x02)";
16798 : break;
16799 : }
16800 : return false;
16801 : case Hexagon::L2_loadrh_io:
16802 : if (MI->getNumOperands() == 3 &&
16803 : MI->getOperand(0).isReg() &&
16804 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16805 : MI->getOperand(1).isReg() &&
16806 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16807 : MI->getOperand(2).isImm() &&
16808 : MI->getOperand(2).getImm() == 0) {
16809 : // (L2_loadrh_io IntRegs:$Rd32, IntRegs:$Rs32, 0)
16810 : AsmString = "$\x01 = memh($\x02)";
16811 : break;
16812 : }
16813 : return false;
16814 : case Hexagon::L2_loadri_io:
16815 : if (MI->getNumOperands() == 3 &&
16816 : MI->getOperand(0).isReg() &&
16817 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16818 : MI->getOperand(1).isReg() &&
16819 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16820 : MI->getOperand(2).isImm() &&
16821 : MI->getOperand(2).getImm() == 0) {
16822 : // (L2_loadri_io IntRegs:$Rd32, IntRegs:$Rs32, 0)
16823 : AsmString = "$\x01 = memw($\x02)";
16824 : break;
16825 : }
16826 : return false;
16827 : case Hexagon::L2_loadrub_io:
16828 : if (MI->getNumOperands() == 3 &&
16829 : MI->getOperand(0).isReg() &&
16830 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16831 : MI->getOperand(1).isReg() &&
16832 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16833 : MI->getOperand(2).isImm() &&
16834 : MI->getOperand(2).getImm() == 0) {
16835 : // (L2_loadrub_io IntRegs:$Rd32, IntRegs:$Rs32, 0)
16836 : AsmString = "$\x01 = memub($\x02)";
16837 : break;
16838 : }
16839 : return false;
16840 : case Hexagon::L2_loadruh_io:
16841 : if (MI->getNumOperands() == 3 &&
16842 : MI->getOperand(0).isReg() &&
16843 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16844 : MI->getOperand(1).isReg() &&
16845 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16846 : MI->getOperand(2).isImm() &&
16847 : MI->getOperand(2).getImm() == 0) {
16848 : // (L2_loadruh_io IntRegs:$Rd32, IntRegs:$Rs32, 0)
16849 : AsmString = "$\x01 = memuh($\x02)";
16850 : break;
16851 : }
16852 : return false;
16853 : case Hexagon::L2_ploadrbf_io:
16854 : if (MI->getNumOperands() == 4 &&
16855 : MI->getOperand(0).isReg() &&
16856 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16857 : MI->getOperand(1).isReg() &&
16858 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16859 : MI->getOperand(2).isReg() &&
16860 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16861 : MI->getOperand(3).isImm() &&
16862 : MI->getOperand(3).getImm() == 0) {
16863 : // (L2_ploadrbf_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
16864 : AsmString = "if (!$\x02) $\x01 = memb($\x03)";
16865 : break;
16866 : }
16867 : return false;
16868 : case Hexagon::L2_ploadrbfnew_io:
16869 : if (MI->getNumOperands() == 4 &&
16870 : MI->getOperand(0).isReg() &&
16871 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16872 : MI->getOperand(1).isReg() &&
16873 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16874 : MI->getOperand(2).isReg() &&
16875 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16876 : MI->getOperand(3).isImm() &&
16877 : MI->getOperand(3).getImm() == 0) {
16878 : // (L2_ploadrbfnew_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
16879 : AsmString = "if (!$\x02.new) $\x01 = memb($\x03)";
16880 : break;
16881 : }
16882 : return false;
16883 : case Hexagon::L2_ploadrbt_io:
16884 : if (MI->getNumOperands() == 4 &&
16885 : MI->getOperand(0).isReg() &&
16886 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16887 : MI->getOperand(1).isReg() &&
16888 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16889 : MI->getOperand(2).isReg() &&
16890 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16891 : MI->getOperand(3).isImm() &&
16892 : MI->getOperand(3).getImm() == 0) {
16893 : // (L2_ploadrbt_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
16894 : AsmString = "if ($\x02) $\x01 = memb($\x03)";
16895 : break;
16896 : }
16897 : return false;
16898 : case Hexagon::L2_ploadrbtnew_io:
16899 : if (MI->getNumOperands() == 4 &&
16900 : MI->getOperand(0).isReg() &&
16901 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16902 : MI->getOperand(1).isReg() &&
16903 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16904 : MI->getOperand(2).isReg() &&
16905 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16906 : MI->getOperand(3).isImm() &&
16907 : MI->getOperand(3).getImm() == 0) {
16908 : // (L2_ploadrbtnew_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
16909 : AsmString = "if ($\x02.new) $\x01 = memb($\x03)";
16910 : break;
16911 : }
16912 : return false;
16913 : case Hexagon::L2_ploadrdf_io:
16914 : if (MI->getNumOperands() == 4 &&
16915 : MI->getOperand(0).isReg() &&
16916 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16917 : MI->getOperand(1).isReg() &&
16918 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16919 : MI->getOperand(2).isReg() &&
16920 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16921 : MI->getOperand(3).isImm() &&
16922 : MI->getOperand(3).getImm() == 0) {
16923 : // (L2_ploadrdf_io DoubleRegs:$Rdd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
16924 : AsmString = "if (!$\x02) $\x01 = memd($\x03)";
16925 : break;
16926 : }
16927 : return false;
16928 : case Hexagon::L2_ploadrdfnew_io:
16929 : if (MI->getNumOperands() == 4 &&
16930 : MI->getOperand(0).isReg() &&
16931 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16932 : MI->getOperand(1).isReg() &&
16933 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16934 : MI->getOperand(2).isReg() &&
16935 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16936 : MI->getOperand(3).isImm() &&
16937 : MI->getOperand(3).getImm() == 0) {
16938 : // (L2_ploadrdfnew_io DoubleRegs:$Rdd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
16939 : AsmString = "if (!$\x02.new) $\x01 = memd($\x03)";
16940 : break;
16941 : }
16942 : return false;
16943 : case Hexagon::L2_ploadrdt_io:
16944 : if (MI->getNumOperands() == 4 &&
16945 : MI->getOperand(0).isReg() &&
16946 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16947 : MI->getOperand(1).isReg() &&
16948 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16949 : MI->getOperand(2).isReg() &&
16950 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16951 : MI->getOperand(3).isImm() &&
16952 : MI->getOperand(3).getImm() == 0) {
16953 : // (L2_ploadrdt_io DoubleRegs:$Rdd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
16954 : AsmString = "if ($\x02) $\x01 = memd($\x03)";
16955 : break;
16956 : }
16957 : return false;
16958 : case Hexagon::L2_ploadrdtnew_io:
16959 : if (MI->getNumOperands() == 4 &&
16960 : MI->getOperand(0).isReg() &&
16961 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16962 : MI->getOperand(1).isReg() &&
16963 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16964 : MI->getOperand(2).isReg() &&
16965 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16966 : MI->getOperand(3).isImm() &&
16967 : MI->getOperand(3).getImm() == 0) {
16968 : // (L2_ploadrdtnew_io DoubleRegs:$Rdd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
16969 : AsmString = "if ($\x02.new) $\x01 = memd($\x03)";
16970 : break;
16971 : }
16972 : return false;
16973 : case Hexagon::L2_ploadrhf_io:
16974 : if (MI->getNumOperands() == 4 &&
16975 : MI->getOperand(0).isReg() &&
16976 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16977 : MI->getOperand(1).isReg() &&
16978 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16979 : MI->getOperand(2).isReg() &&
16980 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16981 : MI->getOperand(3).isImm() &&
16982 : MI->getOperand(3).getImm() == 0) {
16983 : // (L2_ploadrhf_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
16984 : AsmString = "if (!$\x02) $\x01 = memh($\x03)";
16985 : break;
16986 : }
16987 : return false;
16988 : case Hexagon::L2_ploadrhfnew_io:
16989 : if (MI->getNumOperands() == 4 &&
16990 : MI->getOperand(0).isReg() &&
16991 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
16992 : MI->getOperand(1).isReg() &&
16993 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
16994 : MI->getOperand(2).isReg() &&
16995 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
16996 : MI->getOperand(3).isImm() &&
16997 : MI->getOperand(3).getImm() == 0) {
16998 : // (L2_ploadrhfnew_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
16999 : AsmString = "if (!$\x02.new) $\x01 = memh($\x03)";
17000 : break;
17001 : }
17002 : return false;
17003 : case Hexagon::L2_ploadrht_io:
17004 : if (MI->getNumOperands() == 4 &&
17005 : MI->getOperand(0).isReg() &&
17006 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17007 : MI->getOperand(1).isReg() &&
17008 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17009 : MI->getOperand(2).isReg() &&
17010 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17011 : MI->getOperand(3).isImm() &&
17012 : MI->getOperand(3).getImm() == 0) {
17013 : // (L2_ploadrht_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17014 : AsmString = "if ($\x02) $\x01 = memh($\x03)";
17015 : break;
17016 : }
17017 : return false;
17018 : case Hexagon::L2_ploadrhtnew_io:
17019 : if (MI->getNumOperands() == 4 &&
17020 : MI->getOperand(0).isReg() &&
17021 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17022 : MI->getOperand(1).isReg() &&
17023 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17024 : MI->getOperand(2).isReg() &&
17025 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17026 : MI->getOperand(3).isImm() &&
17027 : MI->getOperand(3).getImm() == 0) {
17028 : // (L2_ploadrhtnew_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17029 : AsmString = "if ($\x02.new) $\x01 = memh($\x03)";
17030 : break;
17031 : }
17032 : return false;
17033 : case Hexagon::L2_ploadrif_io:
17034 : if (MI->getNumOperands() == 4 &&
17035 : MI->getOperand(0).isReg() &&
17036 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17037 : MI->getOperand(1).isReg() &&
17038 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17039 : MI->getOperand(2).isReg() &&
17040 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17041 : MI->getOperand(3).isImm() &&
17042 : MI->getOperand(3).getImm() == 0) {
17043 : // (L2_ploadrif_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17044 : AsmString = "if (!$\x02) $\x01 = memw($\x03)";
17045 : break;
17046 : }
17047 : return false;
17048 : case Hexagon::L2_ploadrifnew_io:
17049 : if (MI->getNumOperands() == 4 &&
17050 : MI->getOperand(0).isReg() &&
17051 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17052 : MI->getOperand(1).isReg() &&
17053 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17054 : MI->getOperand(2).isReg() &&
17055 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17056 : MI->getOperand(3).isImm() &&
17057 : MI->getOperand(3).getImm() == 0) {
17058 : // (L2_ploadrifnew_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17059 : AsmString = "if (!$\x02.new) $\x01 = memw($\x03)";
17060 : break;
17061 : }
17062 : return false;
17063 : case Hexagon::L2_ploadrit_io:
17064 : if (MI->getNumOperands() == 4 &&
17065 : MI->getOperand(0).isReg() &&
17066 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17067 : MI->getOperand(1).isReg() &&
17068 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17069 : MI->getOperand(2).isReg() &&
17070 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17071 : MI->getOperand(3).isImm() &&
17072 : MI->getOperand(3).getImm() == 0) {
17073 : // (L2_ploadrit_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17074 : AsmString = "if ($\x02) $\x01 = memw($\x03)";
17075 : break;
17076 : }
17077 : return false;
17078 : case Hexagon::L2_ploadritnew_io:
17079 : if (MI->getNumOperands() == 4 &&
17080 : MI->getOperand(0).isReg() &&
17081 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17082 : MI->getOperand(1).isReg() &&
17083 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17084 : MI->getOperand(2).isReg() &&
17085 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17086 : MI->getOperand(3).isImm() &&
17087 : MI->getOperand(3).getImm() == 0) {
17088 : // (L2_ploadritnew_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17089 : AsmString = "if ($\x02.new) $\x01 = memw($\x03)";
17090 : break;
17091 : }
17092 : return false;
17093 : case Hexagon::L2_ploadrubf_io:
17094 : if (MI->getNumOperands() == 4 &&
17095 : MI->getOperand(0).isReg() &&
17096 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17097 : MI->getOperand(1).isReg() &&
17098 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17099 : MI->getOperand(2).isReg() &&
17100 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17101 : MI->getOperand(3).isImm() &&
17102 : MI->getOperand(3).getImm() == 0) {
17103 : // (L2_ploadrubf_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17104 : AsmString = "if (!$\x02) $\x01 = memub($\x03)";
17105 : break;
17106 : }
17107 : return false;
17108 : case Hexagon::L2_ploadrubfnew_io:
17109 : if (MI->getNumOperands() == 4 &&
17110 : MI->getOperand(0).isReg() &&
17111 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17112 : MI->getOperand(1).isReg() &&
17113 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17114 : MI->getOperand(2).isReg() &&
17115 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17116 : MI->getOperand(3).isImm() &&
17117 : MI->getOperand(3).getImm() == 0) {
17118 : // (L2_ploadrubfnew_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17119 : AsmString = "if (!$\x02.new) $\x01 = memub($\x03)";
17120 : break;
17121 : }
17122 : return false;
17123 : case Hexagon::L2_ploadrubt_io:
17124 : if (MI->getNumOperands() == 4 &&
17125 : MI->getOperand(0).isReg() &&
17126 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17127 : MI->getOperand(1).isReg() &&
17128 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17129 : MI->getOperand(2).isReg() &&
17130 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17131 : MI->getOperand(3).isImm() &&
17132 : MI->getOperand(3).getImm() == 0) {
17133 : // (L2_ploadrubt_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17134 : AsmString = "if ($\x02) $\x01 = memub($\x03)";
17135 : break;
17136 : }
17137 : return false;
17138 : case Hexagon::L2_ploadrubtnew_io:
17139 : if (MI->getNumOperands() == 4 &&
17140 : MI->getOperand(0).isReg() &&
17141 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17142 : MI->getOperand(1).isReg() &&
17143 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17144 : MI->getOperand(2).isReg() &&
17145 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17146 : MI->getOperand(3).isImm() &&
17147 : MI->getOperand(3).getImm() == 0) {
17148 : // (L2_ploadrubtnew_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17149 : AsmString = "if ($\x02.new) $\x01 = memub($\x03)";
17150 : break;
17151 : }
17152 : return false;
17153 : case Hexagon::L2_ploadruhf_io:
17154 : if (MI->getNumOperands() == 4 &&
17155 : MI->getOperand(0).isReg() &&
17156 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17157 : MI->getOperand(1).isReg() &&
17158 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17159 : MI->getOperand(2).isReg() &&
17160 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17161 : MI->getOperand(3).isImm() &&
17162 : MI->getOperand(3).getImm() == 0) {
17163 : // (L2_ploadruhf_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17164 : AsmString = "if (!$\x02) $\x01 = memuh($\x03)";
17165 : break;
17166 : }
17167 : return false;
17168 : case Hexagon::L2_ploadruhfnew_io:
17169 : if (MI->getNumOperands() == 4 &&
17170 : MI->getOperand(0).isReg() &&
17171 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17172 : MI->getOperand(1).isReg() &&
17173 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17174 : MI->getOperand(2).isReg() &&
17175 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17176 : MI->getOperand(3).isImm() &&
17177 : MI->getOperand(3).getImm() == 0) {
17178 : // (L2_ploadruhfnew_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17179 : AsmString = "if (!$\x02.new) $\x01 = memuh($\x03)";
17180 : break;
17181 : }
17182 : return false;
17183 : case Hexagon::L2_ploadruht_io:
17184 : if (MI->getNumOperands() == 4 &&
17185 : MI->getOperand(0).isReg() &&
17186 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17187 : MI->getOperand(1).isReg() &&
17188 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17189 : MI->getOperand(2).isReg() &&
17190 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17191 : MI->getOperand(3).isImm() &&
17192 : MI->getOperand(3).getImm() == 0) {
17193 : // (L2_ploadruht_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17194 : AsmString = "if ($\x02) $\x01 = memuh($\x03)";
17195 : break;
17196 : }
17197 : return false;
17198 : case Hexagon::L2_ploadruhtnew_io:
17199 : if (MI->getNumOperands() == 4 &&
17200 : MI->getOperand(0).isReg() &&
17201 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17202 : MI->getOperand(1).isReg() &&
17203 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17204 : MI->getOperand(2).isReg() &&
17205 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
17206 : MI->getOperand(3).isImm() &&
17207 : MI->getOperand(3).getImm() == 0) {
17208 : // (L2_ploadruhtnew_io IntRegs:$Rd32, PredRegs:$Pt4, IntRegs:$Rs32, 0)
17209 : AsmString = "if ($\x02.new) $\x01 = memuh($\x03)";
17210 : break;
17211 : }
17212 : return false;
17213 : case Hexagon::L4_add_memopb_io:
17214 : if (MI->getNumOperands() == 3 &&
17215 : MI->getOperand(0).isReg() &&
17216 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17217 : MI->getOperand(1).isImm() &&
17218 : MI->getOperand(1).getImm() == 0 &&
17219 : MI->getOperand(2).isReg() &&
17220 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17221 : // (L4_add_memopb_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17222 : AsmString = "memb($\x01) += $\x03";
17223 : break;
17224 : }
17225 : return false;
17226 : case Hexagon::L4_add_memoph_io:
17227 : if (MI->getNumOperands() == 3 &&
17228 : MI->getOperand(0).isReg() &&
17229 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17230 : MI->getOperand(1).isImm() &&
17231 : MI->getOperand(1).getImm() == 0 &&
17232 : MI->getOperand(2).isReg() &&
17233 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17234 : // (L4_add_memoph_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17235 : AsmString = "memh($\x01) += $\x03";
17236 : break;
17237 : }
17238 : return false;
17239 : case Hexagon::L4_add_memopw_io:
17240 : if (MI->getNumOperands() == 3 &&
17241 : MI->getOperand(0).isReg() &&
17242 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17243 : MI->getOperand(1).isImm() &&
17244 : MI->getOperand(1).getImm() == 0 &&
17245 : MI->getOperand(2).isReg() &&
17246 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17247 : // (L4_add_memopw_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17248 : AsmString = "memw($\x01) += $\x03";
17249 : break;
17250 : }
17251 : return false;
17252 : case Hexagon::L4_and_memopb_io:
17253 : if (MI->getNumOperands() == 3 &&
17254 : MI->getOperand(0).isReg() &&
17255 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17256 : MI->getOperand(1).isImm() &&
17257 : MI->getOperand(1).getImm() == 0 &&
17258 : MI->getOperand(2).isReg() &&
17259 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17260 : // (L4_and_memopb_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17261 : AsmString = "memb($\x01) &= $\x03";
17262 : break;
17263 : }
17264 : return false;
17265 : case Hexagon::L4_and_memoph_io:
17266 : if (MI->getNumOperands() == 3 &&
17267 : MI->getOperand(0).isReg() &&
17268 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17269 : MI->getOperand(1).isImm() &&
17270 : MI->getOperand(1).getImm() == 0 &&
17271 : MI->getOperand(2).isReg() &&
17272 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17273 : // (L4_and_memoph_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17274 : AsmString = "memh($\x01) &= $\x03";
17275 : break;
17276 : }
17277 : return false;
17278 : case Hexagon::L4_and_memopw_io:
17279 : if (MI->getNumOperands() == 3 &&
17280 : MI->getOperand(0).isReg() &&
17281 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17282 : MI->getOperand(1).isImm() &&
17283 : MI->getOperand(1).getImm() == 0 &&
17284 : MI->getOperand(2).isReg() &&
17285 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17286 : // (L4_and_memopw_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17287 : AsmString = "memw($\x01) &= $\x03";
17288 : break;
17289 : }
17290 : return false;
17291 : case Hexagon::L4_iadd_memopb_io:
17292 : if (MI->getNumOperands() == 3 &&
17293 : MI->getOperand(0).isReg() &&
17294 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17295 : MI->getOperand(1).isImm() &&
17296 : MI->getOperand(1).getImm() == 0) {
17297 : // (L4_iadd_memopb_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17298 : AsmString = "memb($\x01) += #$\x03";
17299 : break;
17300 : }
17301 : return false;
17302 : case Hexagon::L4_iadd_memoph_io:
17303 : if (MI->getNumOperands() == 3 &&
17304 : MI->getOperand(0).isReg() &&
17305 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17306 : MI->getOperand(1).isImm() &&
17307 : MI->getOperand(1).getImm() == 0) {
17308 : // (L4_iadd_memoph_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17309 : AsmString = "memh($\x01) += #$\x03";
17310 : break;
17311 : }
17312 : return false;
17313 : case Hexagon::L4_iadd_memopw_io:
17314 : if (MI->getNumOperands() == 3 &&
17315 : MI->getOperand(0).isReg() &&
17316 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17317 : MI->getOperand(1).isImm() &&
17318 : MI->getOperand(1).getImm() == 0) {
17319 : // (L4_iadd_memopw_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17320 : AsmString = "memw($\x01) += #$\x03";
17321 : break;
17322 : }
17323 : return false;
17324 : case Hexagon::L4_iand_memopb_io:
17325 : if (MI->getNumOperands() == 3 &&
17326 : MI->getOperand(0).isReg() &&
17327 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17328 : MI->getOperand(1).isImm() &&
17329 : MI->getOperand(1).getImm() == 0) {
17330 : // (L4_iand_memopb_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17331 : AsmString = "memb($\x01) = clrbit(#$\x03)";
17332 : break;
17333 : }
17334 : return false;
17335 : case Hexagon::L4_iand_memoph_io:
17336 : if (MI->getNumOperands() == 3 &&
17337 : MI->getOperand(0).isReg() &&
17338 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17339 : MI->getOperand(1).isImm() &&
17340 : MI->getOperand(1).getImm() == 0) {
17341 : // (L4_iand_memoph_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17342 : AsmString = "memh($\x01) = clrbit(#$\x03)";
17343 : break;
17344 : }
17345 : return false;
17346 : case Hexagon::L4_iand_memopw_io:
17347 : if (MI->getNumOperands() == 3 &&
17348 : MI->getOperand(0).isReg() &&
17349 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17350 : MI->getOperand(1).isImm() &&
17351 : MI->getOperand(1).getImm() == 0) {
17352 : // (L4_iand_memopw_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17353 : AsmString = "memw($\x01) = clrbit(#$\x03)";
17354 : break;
17355 : }
17356 : return false;
17357 : case Hexagon::L4_ior_memopb_io:
17358 : if (MI->getNumOperands() == 3 &&
17359 : MI->getOperand(0).isReg() &&
17360 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17361 : MI->getOperand(1).isImm() &&
17362 : MI->getOperand(1).getImm() == 0) {
17363 : // (L4_ior_memopb_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17364 : AsmString = "memb($\x01) = setbit(#$\x03)";
17365 : break;
17366 : }
17367 : return false;
17368 : case Hexagon::L4_ior_memoph_io:
17369 : if (MI->getNumOperands() == 3 &&
17370 : MI->getOperand(0).isReg() &&
17371 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17372 : MI->getOperand(1).isImm() &&
17373 : MI->getOperand(1).getImm() == 0) {
17374 : // (L4_ior_memoph_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17375 : AsmString = "memh($\x01) = setbit(#$\x03)";
17376 : break;
17377 : }
17378 : return false;
17379 : case Hexagon::L4_ior_memopw_io:
17380 : if (MI->getNumOperands() == 3 &&
17381 : MI->getOperand(0).isReg() &&
17382 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17383 : MI->getOperand(1).isImm() &&
17384 : MI->getOperand(1).getImm() == 0) {
17385 : // (L4_ior_memopw_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17386 : AsmString = "memw($\x01) = setbit(#$\x03)";
17387 : break;
17388 : }
17389 : return false;
17390 : case Hexagon::L4_isub_memopb_io:
17391 : if (MI->getNumOperands() == 3 &&
17392 : MI->getOperand(0).isReg() &&
17393 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17394 : MI->getOperand(1).isImm() &&
17395 : MI->getOperand(1).getImm() == 0) {
17396 : // (L4_isub_memopb_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17397 : AsmString = "memb($\x01) -= #$\x03";
17398 : break;
17399 : }
17400 : return false;
17401 : case Hexagon::L4_isub_memoph_io:
17402 : if (MI->getNumOperands() == 3 &&
17403 : MI->getOperand(0).isReg() &&
17404 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17405 : MI->getOperand(1).isImm() &&
17406 : MI->getOperand(1).getImm() == 0) {
17407 : // (L4_isub_memoph_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17408 : AsmString = "memh($\x01) -= #$\x03";
17409 : break;
17410 : }
17411 : return false;
17412 : case Hexagon::L4_isub_memopw_io:
17413 : if (MI->getNumOperands() == 3 &&
17414 : MI->getOperand(0).isReg() &&
17415 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17416 : MI->getOperand(1).isImm() &&
17417 : MI->getOperand(1).getImm() == 0) {
17418 : // (L4_isub_memopw_io IntRegs:$Rs32, 0, u5_0Imm:$II)
17419 : AsmString = "memw($\x01) -= #$\x03";
17420 : break;
17421 : }
17422 : return false;
17423 : case Hexagon::L4_or_memopb_io:
17424 : if (MI->getNumOperands() == 3 &&
17425 : MI->getOperand(0).isReg() &&
17426 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17427 : MI->getOperand(1).isImm() &&
17428 : MI->getOperand(1).getImm() == 0 &&
17429 : MI->getOperand(2).isReg() &&
17430 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17431 : // (L4_or_memopb_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17432 : AsmString = "memb($\x01) |= $\x03";
17433 : break;
17434 : }
17435 : return false;
17436 : case Hexagon::L4_or_memoph_io:
17437 : if (MI->getNumOperands() == 3 &&
17438 : MI->getOperand(0).isReg() &&
17439 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17440 : MI->getOperand(1).isImm() &&
17441 : MI->getOperand(1).getImm() == 0 &&
17442 : MI->getOperand(2).isReg() &&
17443 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17444 : // (L4_or_memoph_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17445 : AsmString = "memh($\x01) |= $\x03";
17446 : break;
17447 : }
17448 : return false;
17449 : case Hexagon::L4_or_memopw_io:
17450 : if (MI->getNumOperands() == 3 &&
17451 : MI->getOperand(0).isReg() &&
17452 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17453 : MI->getOperand(1).isImm() &&
17454 : MI->getOperand(1).getImm() == 0 &&
17455 : MI->getOperand(2).isReg() &&
17456 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17457 : // (L4_or_memopw_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17458 : AsmString = "memw($\x01) |= $\x03";
17459 : break;
17460 : }
17461 : return false;
17462 : case Hexagon::L4_return:
17463 : if (MI->getNumOperands() == 2 &&
17464 : MI->getOperand(0).getReg() == Hexagon::D15 &&
17465 : MI->getOperand(1).getReg() == Hexagon::R30) {
17466 : // (L4_return D15, R30)
17467 : AsmString = "dealloc_return";
17468 : break;
17469 : }
17470 : return false;
17471 : case Hexagon::L4_return_f:
17472 : if (MI->getNumOperands() == 3 &&
17473 : MI->getOperand(0).getReg() == Hexagon::D15 &&
17474 : MI->getOperand(1).isReg() &&
17475 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17476 : MI->getOperand(2).getReg() == Hexagon::R30) {
17477 : // (L4_return_f D15, PredRegs:$Pv4, R30)
17478 : AsmString = "if (!$\x02) dealloc_return";
17479 : break;
17480 : }
17481 : return false;
17482 : case Hexagon::L4_return_fnew_pnt:
17483 : if (MI->getNumOperands() == 3 &&
17484 : MI->getOperand(0).getReg() == Hexagon::D15 &&
17485 : MI->getOperand(1).isReg() &&
17486 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17487 : MI->getOperand(2).getReg() == Hexagon::R30) {
17488 : // (L4_return_fnew_pnt D15, PredRegs:$Pv4, R30)
17489 : AsmString = "if (!$\x02.new) dealloc_return:nt";
17490 : break;
17491 : }
17492 : return false;
17493 : case Hexagon::L4_return_fnew_pt:
17494 : if (MI->getNumOperands() == 3 &&
17495 : MI->getOperand(0).getReg() == Hexagon::D15 &&
17496 : MI->getOperand(1).isReg() &&
17497 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17498 : MI->getOperand(2).getReg() == Hexagon::R30) {
17499 : // (L4_return_fnew_pt D15, PredRegs:$Pv4, R30)
17500 : AsmString = "if (!$\x02.new) dealloc_return:t";
17501 : break;
17502 : }
17503 : return false;
17504 : case Hexagon::L4_return_t:
17505 : if (MI->getNumOperands() == 3 &&
17506 : MI->getOperand(0).getReg() == Hexagon::D15 &&
17507 : MI->getOperand(1).isReg() &&
17508 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17509 : MI->getOperand(2).getReg() == Hexagon::R30) {
17510 : // (L4_return_t D15, PredRegs:$Pv4, R30)
17511 : AsmString = "if ($\x02) dealloc_return";
17512 : break;
17513 : }
17514 : return false;
17515 : case Hexagon::L4_return_tnew_pnt:
17516 : if (MI->getNumOperands() == 3 &&
17517 : MI->getOperand(0).getReg() == Hexagon::D15 &&
17518 : MI->getOperand(1).isReg() &&
17519 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17520 : MI->getOperand(2).getReg() == Hexagon::R30) {
17521 : // (L4_return_tnew_pnt D15, PredRegs:$Pv4, R30)
17522 : AsmString = "if ($\x02.new) dealloc_return:nt";
17523 : break;
17524 : }
17525 : return false;
17526 : case Hexagon::L4_return_tnew_pt:
17527 : if (MI->getNumOperands() == 3 &&
17528 : MI->getOperand(0).getReg() == Hexagon::D15 &&
17529 : MI->getOperand(1).isReg() &&
17530 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17531 : MI->getOperand(2).getReg() == Hexagon::R30) {
17532 : // (L4_return_tnew_pt D15, PredRegs:$Pv4, R30)
17533 : AsmString = "if ($\x02.new) dealloc_return:t";
17534 : break;
17535 : }
17536 : return false;
17537 : case Hexagon::L4_sub_memopb_io:
17538 : if (MI->getNumOperands() == 3 &&
17539 : MI->getOperand(0).isReg() &&
17540 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17541 : MI->getOperand(1).isImm() &&
17542 : MI->getOperand(1).getImm() == 0 &&
17543 : MI->getOperand(2).isReg() &&
17544 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17545 : // (L4_sub_memopb_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17546 : AsmString = "memb($\x01) -= $\x03";
17547 : break;
17548 : }
17549 : return false;
17550 : case Hexagon::L4_sub_memoph_io:
17551 : if (MI->getNumOperands() == 3 &&
17552 : MI->getOperand(0).isReg() &&
17553 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17554 : MI->getOperand(1).isImm() &&
17555 : MI->getOperand(1).getImm() == 0 &&
17556 : MI->getOperand(2).isReg() &&
17557 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17558 : // (L4_sub_memoph_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17559 : AsmString = "memh($\x01) -= $\x03";
17560 : break;
17561 : }
17562 : return false;
17563 : case Hexagon::L4_sub_memopw_io:
17564 : if (MI->getNumOperands() == 3 &&
17565 : MI->getOperand(0).isReg() &&
17566 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17567 : MI->getOperand(1).isImm() &&
17568 : MI->getOperand(1).getImm() == 0 &&
17569 : MI->getOperand(2).isReg() &&
17570 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17571 : // (L4_sub_memopw_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17572 : AsmString = "memw($\x01) -= $\x03";
17573 : break;
17574 : }
17575 : return false;
17576 : case Hexagon::M2_mpyi:
17577 : if (MI->getNumOperands() == 3 &&
17578 : MI->getOperand(0).isReg() &&
17579 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17580 : MI->getOperand(1).isReg() &&
17581 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17582 : MI->getOperand(2).isReg() &&
17583 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17584 : // (M2_mpyi IntRegs:$Rd32, IntRegs:$Rs32, IntRegs:$Rt32)
17585 : AsmString = "$\x01 = mpyui($\x02,$\x03)";
17586 : break;
17587 : }
17588 : return false;
17589 : case Hexagon::S2_allocframe:
17590 : if (MI->getNumOperands() == 3 &&
17591 : MI->getOperand(0).getReg() == Hexagon::R29) {
17592 : // (S2_allocframe R29, u11_3Imm:$Ii)
17593 : AsmString = "allocframe(#$\x03)";
17594 : break;
17595 : }
17596 : return false;
17597 : case Hexagon::S2_pstorerbf_io:
17598 : if (MI->getNumOperands() == 4 &&
17599 : MI->getOperand(0).isReg() &&
17600 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17601 : MI->getOperand(1).isReg() &&
17602 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17603 : MI->getOperand(2).isImm() &&
17604 : MI->getOperand(2).getImm() == 0 &&
17605 : MI->getOperand(3).isReg() &&
17606 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17607 : // (S2_pstorerbf_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
17608 : AsmString = "if (!$\x01) memb($\x02) = $\x04";
17609 : break;
17610 : }
17611 : return false;
17612 : case Hexagon::S2_pstorerbnewf_io:
17613 : if (MI->getNumOperands() == 4 &&
17614 : MI->getOperand(0).isReg() &&
17615 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17616 : MI->getOperand(1).isReg() &&
17617 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17618 : MI->getOperand(2).isImm() &&
17619 : MI->getOperand(2).getImm() == 0 &&
17620 : MI->getOperand(3).isReg() &&
17621 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17622 : // (S2_pstorerbnewf_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
17623 : AsmString = "if (!$\x01) memb($\x02) = $\x04.new";
17624 : break;
17625 : }
17626 : return false;
17627 : case Hexagon::S2_pstorerbnewt_io:
17628 : if (MI->getNumOperands() == 4 &&
17629 : MI->getOperand(0).isReg() &&
17630 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17631 : MI->getOperand(1).isReg() &&
17632 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17633 : MI->getOperand(2).isImm() &&
17634 : MI->getOperand(2).getImm() == 0 &&
17635 : MI->getOperand(3).isReg() &&
17636 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17637 : // (S2_pstorerbnewt_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
17638 : AsmString = "if ($\x01) memb($\x02) = $\x04.new";
17639 : break;
17640 : }
17641 : return false;
17642 : case Hexagon::S2_pstorerbt_io:
17643 : if (MI->getNumOperands() == 4 &&
17644 : MI->getOperand(0).isReg() &&
17645 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17646 : MI->getOperand(1).isReg() &&
17647 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17648 : MI->getOperand(2).isImm() &&
17649 : MI->getOperand(2).getImm() == 0 &&
17650 : MI->getOperand(3).isReg() &&
17651 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17652 : // (S2_pstorerbt_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
17653 : AsmString = "if ($\x01) memb($\x02) = $\x04";
17654 : break;
17655 : }
17656 : return false;
17657 : case Hexagon::S2_pstorerdf_io:
17658 : if (MI->getNumOperands() == 4 &&
17659 : MI->getOperand(0).isReg() &&
17660 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17661 : MI->getOperand(1).isReg() &&
17662 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17663 : MI->getOperand(2).isImm() &&
17664 : MI->getOperand(2).getImm() == 0 &&
17665 : MI->getOperand(3).isReg() &&
17666 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17667 : // (S2_pstorerdf_io PredRegs:$Pv4, IntRegs:$Rs32, 0, DoubleRegs:$Rtt32)
17668 : AsmString = "if (!$\x01) memd($\x02) = $\x04";
17669 : break;
17670 : }
17671 : return false;
17672 : case Hexagon::S2_pstorerdt_io:
17673 : if (MI->getNumOperands() == 4 &&
17674 : MI->getOperand(0).isReg() &&
17675 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17676 : MI->getOperand(1).isReg() &&
17677 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17678 : MI->getOperand(2).isImm() &&
17679 : MI->getOperand(2).getImm() == 0 &&
17680 : MI->getOperand(3).isReg() &&
17681 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17682 : // (S2_pstorerdt_io PredRegs:$Pv4, IntRegs:$Rs32, 0, DoubleRegs:$Rtt32)
17683 : AsmString = "if ($\x01) memd($\x02) = $\x04";
17684 : break;
17685 : }
17686 : return false;
17687 : case Hexagon::S2_pstorerff_io:
17688 : if (MI->getNumOperands() == 4 &&
17689 : MI->getOperand(0).isReg() &&
17690 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17691 : MI->getOperand(1).isReg() &&
17692 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17693 : MI->getOperand(2).isImm() &&
17694 : MI->getOperand(2).getImm() == 0 &&
17695 : MI->getOperand(3).isReg() &&
17696 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17697 : // (S2_pstorerff_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
17698 : AsmString = "if (!$\x01) memh($\x02) = $\x04.h";
17699 : break;
17700 : }
17701 : return false;
17702 : case Hexagon::S2_pstorerft_io:
17703 : if (MI->getNumOperands() == 4 &&
17704 : MI->getOperand(0).isReg() &&
17705 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17706 : MI->getOperand(1).isReg() &&
17707 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17708 : MI->getOperand(2).isImm() &&
17709 : MI->getOperand(2).getImm() == 0 &&
17710 : MI->getOperand(3).isReg() &&
17711 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17712 : // (S2_pstorerft_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
17713 : AsmString = "if ($\x01) memh($\x02) = $\x04.h";
17714 : break;
17715 : }
17716 : return false;
17717 : case Hexagon::S2_pstorerhf_io:
17718 : if (MI->getNumOperands() == 4 &&
17719 : MI->getOperand(0).isReg() &&
17720 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17721 : MI->getOperand(1).isReg() &&
17722 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17723 : MI->getOperand(2).isImm() &&
17724 : MI->getOperand(2).getImm() == 0 &&
17725 : MI->getOperand(3).isReg() &&
17726 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17727 : // (S2_pstorerhf_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
17728 : AsmString = "if (!$\x01) memh($\x02) = $\x04";
17729 : break;
17730 : }
17731 : return false;
17732 : case Hexagon::S2_pstorerhnewf_io:
17733 : if (MI->getNumOperands() == 4 &&
17734 : MI->getOperand(0).isReg() &&
17735 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17736 : MI->getOperand(1).isReg() &&
17737 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17738 : MI->getOperand(2).isImm() &&
17739 : MI->getOperand(2).getImm() == 0 &&
17740 : MI->getOperand(3).isReg() &&
17741 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17742 : // (S2_pstorerhnewf_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
17743 : AsmString = "if (!$\x01) memh($\x02) = $\x04.new";
17744 : break;
17745 : }
17746 : return false;
17747 : case Hexagon::S2_pstorerhnewt_io:
17748 : if (MI->getNumOperands() == 4 &&
17749 : MI->getOperand(0).isReg() &&
17750 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17751 : MI->getOperand(1).isReg() &&
17752 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17753 : MI->getOperand(2).isImm() &&
17754 : MI->getOperand(2).getImm() == 0 &&
17755 : MI->getOperand(3).isReg() &&
17756 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17757 : // (S2_pstorerhnewt_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
17758 : AsmString = "if ($\x01) memh($\x02) = $\x04.new";
17759 : break;
17760 : }
17761 : return false;
17762 : case Hexagon::S2_pstorerht_io:
17763 : if (MI->getNumOperands() == 4 &&
17764 : MI->getOperand(0).isReg() &&
17765 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17766 : MI->getOperand(1).isReg() &&
17767 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17768 : MI->getOperand(2).isImm() &&
17769 : MI->getOperand(2).getImm() == 0 &&
17770 : MI->getOperand(3).isReg() &&
17771 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17772 : // (S2_pstorerht_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
17773 : AsmString = "if ($\x01) memh($\x02) = $\x04";
17774 : break;
17775 : }
17776 : return false;
17777 : case Hexagon::S2_pstorerif_io:
17778 : if (MI->getNumOperands() == 4 &&
17779 : MI->getOperand(0).isReg() &&
17780 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17781 : MI->getOperand(1).isReg() &&
17782 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17783 : MI->getOperand(2).isImm() &&
17784 : MI->getOperand(2).getImm() == 0 &&
17785 : MI->getOperand(3).isReg() &&
17786 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17787 : // (S2_pstorerif_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
17788 : AsmString = "if (!$\x01) memw($\x02) = $\x04";
17789 : break;
17790 : }
17791 : return false;
17792 : case Hexagon::S2_pstorerinewf_io:
17793 : if (MI->getNumOperands() == 4 &&
17794 : MI->getOperand(0).isReg() &&
17795 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17796 : MI->getOperand(1).isReg() &&
17797 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17798 : MI->getOperand(2).isImm() &&
17799 : MI->getOperand(2).getImm() == 0 &&
17800 : MI->getOperand(3).isReg() &&
17801 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17802 : // (S2_pstorerinewf_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
17803 : AsmString = "if (!$\x01) memw($\x02) = $\x04.new";
17804 : break;
17805 : }
17806 : return false;
17807 : case Hexagon::S2_pstorerinewt_io:
17808 : if (MI->getNumOperands() == 4 &&
17809 : MI->getOperand(0).isReg() &&
17810 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17811 : MI->getOperand(1).isReg() &&
17812 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17813 : MI->getOperand(2).isImm() &&
17814 : MI->getOperand(2).getImm() == 0 &&
17815 : MI->getOperand(3).isReg() &&
17816 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17817 : // (S2_pstorerinewt_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
17818 : AsmString = "if ($\x01) memw($\x02) = $\x04.new";
17819 : break;
17820 : }
17821 : return false;
17822 : case Hexagon::S2_pstorerit_io:
17823 : if (MI->getNumOperands() == 4 &&
17824 : MI->getOperand(0).isReg() &&
17825 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17826 : MI->getOperand(1).isReg() &&
17827 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17828 : MI->getOperand(2).isImm() &&
17829 : MI->getOperand(2).getImm() == 0 &&
17830 : MI->getOperand(3).isReg() &&
17831 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17832 : // (S2_pstorerit_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
17833 : AsmString = "if ($\x01) memw($\x02) = $\x04";
17834 : break;
17835 : }
17836 : return false;
17837 : case Hexagon::S2_storerb_io:
17838 : if (MI->getNumOperands() == 3 &&
17839 : MI->getOperand(0).isReg() &&
17840 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17841 : MI->getOperand(1).isImm() &&
17842 : MI->getOperand(1).getImm() == 0 &&
17843 : MI->getOperand(2).isReg() &&
17844 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17845 : // (S2_storerb_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17846 : AsmString = "memb($\x01) = $\x03";
17847 : break;
17848 : }
17849 : return false;
17850 : case Hexagon::S2_storerbnew_io:
17851 : if (MI->getNumOperands() == 3 &&
17852 : MI->getOperand(0).isReg() &&
17853 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17854 : MI->getOperand(1).isImm() &&
17855 : MI->getOperand(1).getImm() == 0 &&
17856 : MI->getOperand(2).isReg() &&
17857 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17858 : // (S2_storerbnew_io IntRegs:$Rs32, 0, IntRegs:$Nt8)
17859 : AsmString = "memb($\x01) = $\x03.new";
17860 : break;
17861 : }
17862 : return false;
17863 : case Hexagon::S2_storerd_io:
17864 : if (MI->getNumOperands() == 3 &&
17865 : MI->getOperand(0).isReg() &&
17866 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17867 : MI->getOperand(1).isImm() &&
17868 : MI->getOperand(1).getImm() == 0 &&
17869 : MI->getOperand(2).isReg() &&
17870 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17871 : // (S2_storerd_io IntRegs:$Rs32, 0, DoubleRegs:$Rtt32)
17872 : AsmString = "memd($\x01) = $\x03";
17873 : break;
17874 : }
17875 : return false;
17876 : case Hexagon::S2_storerf_io:
17877 : if (MI->getNumOperands() == 3 &&
17878 : MI->getOperand(0).isReg() &&
17879 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17880 : MI->getOperand(1).isImm() &&
17881 : MI->getOperand(1).getImm() == 0 &&
17882 : MI->getOperand(2).isReg() &&
17883 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17884 : // (S2_storerf_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17885 : AsmString = "memh($\x01) = $\x03.h";
17886 : break;
17887 : }
17888 : return false;
17889 : case Hexagon::S2_storerh_io:
17890 : if (MI->getNumOperands() == 3 &&
17891 : MI->getOperand(0).isReg() &&
17892 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17893 : MI->getOperand(1).isImm() &&
17894 : MI->getOperand(1).getImm() == 0 &&
17895 : MI->getOperand(2).isReg() &&
17896 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17897 : // (S2_storerh_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17898 : AsmString = "memh($\x01) = $\x03";
17899 : break;
17900 : }
17901 : return false;
17902 : case Hexagon::S2_storerhnew_io:
17903 : if (MI->getNumOperands() == 3 &&
17904 : MI->getOperand(0).isReg() &&
17905 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17906 : MI->getOperand(1).isImm() &&
17907 : MI->getOperand(1).getImm() == 0 &&
17908 : MI->getOperand(2).isReg() &&
17909 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17910 : // (S2_storerhnew_io IntRegs:$Rs32, 0, IntRegs:$Nt8)
17911 : AsmString = "memh($\x01) = $\x03.new";
17912 : break;
17913 : }
17914 : return false;
17915 : case Hexagon::S2_storeri_io:
17916 : if (MI->getNumOperands() == 3 &&
17917 : MI->getOperand(0).isReg() &&
17918 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17919 : MI->getOperand(1).isImm() &&
17920 : MI->getOperand(1).getImm() == 0 &&
17921 : MI->getOperand(2).isReg() &&
17922 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17923 : // (S2_storeri_io IntRegs:$Rs32, 0, IntRegs:$Rt32)
17924 : AsmString = "memw($\x01) = $\x03";
17925 : break;
17926 : }
17927 : return false;
17928 : case Hexagon::S2_storerinew_io:
17929 : if (MI->getNumOperands() == 3 &&
17930 : MI->getOperand(0).isReg() &&
17931 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17932 : MI->getOperand(1).isImm() &&
17933 : MI->getOperand(1).getImm() == 0 &&
17934 : MI->getOperand(2).isReg() &&
17935 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17936 : // (S2_storerinew_io IntRegs:$Rs32, 0, IntRegs:$Nt8)
17937 : AsmString = "memw($\x01) = $\x03.new";
17938 : break;
17939 : }
17940 : return false;
17941 : case Hexagon::S2_tableidxb:
17942 : if (MI->getNumOperands() == 5 &&
17943 : MI->getOperand(0).isReg() &&
17944 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17945 : MI->getOperand(2).isReg() &&
17946 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
17947 : // (S2_tableidxb IntRegs:$Rx32, IntRegs:$Rs32, u4_0Imm:$Ii, u5_0Imm:$II)
17948 : AsmString = "$\x01 = tableidxb($\x03,#$\x04,#$\x05)";
17949 : break;
17950 : }
17951 : return false;
17952 : case Hexagon::S4_pstorerbfnew_io:
17953 : if (MI->getNumOperands() == 4 &&
17954 : MI->getOperand(0).isReg() &&
17955 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17956 : MI->getOperand(1).isReg() &&
17957 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17958 : MI->getOperand(2).isImm() &&
17959 : MI->getOperand(2).getImm() == 0 &&
17960 : MI->getOperand(3).isReg() &&
17961 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17962 : // (S4_pstorerbfnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
17963 : AsmString = "if (!$\x01.new) memb($\x02) = $\x04";
17964 : break;
17965 : }
17966 : return false;
17967 : case Hexagon::S4_pstorerbnewfnew_io:
17968 : if (MI->getNumOperands() == 4 &&
17969 : MI->getOperand(0).isReg() &&
17970 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17971 : MI->getOperand(1).isReg() &&
17972 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17973 : MI->getOperand(2).isImm() &&
17974 : MI->getOperand(2).getImm() == 0 &&
17975 : MI->getOperand(3).isReg() &&
17976 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17977 : // (S4_pstorerbnewfnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
17978 : AsmString = "if (!$\x01.new) memb($\x02) = $\x04.new";
17979 : break;
17980 : }
17981 : return false;
17982 : case Hexagon::S4_pstorerbnewtnew_io:
17983 : if (MI->getNumOperands() == 4 &&
17984 : MI->getOperand(0).isReg() &&
17985 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
17986 : MI->getOperand(1).isReg() &&
17987 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
17988 : MI->getOperand(2).isImm() &&
17989 : MI->getOperand(2).getImm() == 0 &&
17990 : MI->getOperand(3).isReg() &&
17991 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
17992 : // (S4_pstorerbnewtnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
17993 : AsmString = "if ($\x01.new) memb($\x02) = $\x04.new";
17994 : break;
17995 : }
17996 : return false;
17997 : case Hexagon::S4_pstorerbtnew_io:
17998 : if (MI->getNumOperands() == 4 &&
17999 : MI->getOperand(0).isReg() &&
18000 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18001 : MI->getOperand(1).isReg() &&
18002 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18003 : MI->getOperand(2).isImm() &&
18004 : MI->getOperand(2).getImm() == 0 &&
18005 : MI->getOperand(3).isReg() &&
18006 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18007 : // (S4_pstorerbtnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
18008 : AsmString = "if ($\x01.new) memb($\x02) = $\x04";
18009 : break;
18010 : }
18011 : return false;
18012 : case Hexagon::S4_pstorerdfnew_io:
18013 : if (MI->getNumOperands() == 4 &&
18014 : MI->getOperand(0).isReg() &&
18015 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18016 : MI->getOperand(1).isReg() &&
18017 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18018 : MI->getOperand(2).isImm() &&
18019 : MI->getOperand(2).getImm() == 0 &&
18020 : MI->getOperand(3).isReg() &&
18021 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18022 : // (S4_pstorerdfnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, DoubleRegs:$Rtt32)
18023 : AsmString = "if (!$\x01.new) memd($\x02) = $\x04";
18024 : break;
18025 : }
18026 : return false;
18027 : case Hexagon::S4_pstorerdtnew_io:
18028 : if (MI->getNumOperands() == 4 &&
18029 : MI->getOperand(0).isReg() &&
18030 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18031 : MI->getOperand(1).isReg() &&
18032 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18033 : MI->getOperand(2).isImm() &&
18034 : MI->getOperand(2).getImm() == 0 &&
18035 : MI->getOperand(3).isReg() &&
18036 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18037 : // (S4_pstorerdtnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, DoubleRegs:$Rtt32)
18038 : AsmString = "if ($\x01.new) memd($\x02) = $\x04";
18039 : break;
18040 : }
18041 : return false;
18042 : case Hexagon::S4_pstorerffnew_io:
18043 : if (MI->getNumOperands() == 4 &&
18044 : MI->getOperand(0).isReg() &&
18045 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18046 : MI->getOperand(1).isReg() &&
18047 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18048 : MI->getOperand(2).isImm() &&
18049 : MI->getOperand(2).getImm() == 0 &&
18050 : MI->getOperand(3).isReg() &&
18051 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18052 : // (S4_pstorerffnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
18053 : AsmString = "if (!$\x01.new) memh($\x02) = $\x04.h";
18054 : break;
18055 : }
18056 : return false;
18057 : case Hexagon::S4_pstorerftnew_io:
18058 : if (MI->getNumOperands() == 4 &&
18059 : MI->getOperand(0).isReg() &&
18060 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18061 : MI->getOperand(1).isReg() &&
18062 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18063 : MI->getOperand(2).isImm() &&
18064 : MI->getOperand(2).getImm() == 0 &&
18065 : MI->getOperand(3).isReg() &&
18066 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18067 : // (S4_pstorerftnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
18068 : AsmString = "if ($\x01.new) memh($\x02) = $\x04.h";
18069 : break;
18070 : }
18071 : return false;
18072 : case Hexagon::S4_pstorerhfnew_io:
18073 : if (MI->getNumOperands() == 4 &&
18074 : MI->getOperand(0).isReg() &&
18075 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18076 : MI->getOperand(1).isReg() &&
18077 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18078 : MI->getOperand(2).isImm() &&
18079 : MI->getOperand(2).getImm() == 0 &&
18080 : MI->getOperand(3).isReg() &&
18081 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18082 : // (S4_pstorerhfnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
18083 : AsmString = "if (!$\x01.new) memh($\x02) = $\x04";
18084 : break;
18085 : }
18086 : return false;
18087 : case Hexagon::S4_pstorerhnewfnew_io:
18088 : if (MI->getNumOperands() == 4 &&
18089 : MI->getOperand(0).isReg() &&
18090 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18091 : MI->getOperand(1).isReg() &&
18092 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18093 : MI->getOperand(2).isImm() &&
18094 : MI->getOperand(2).getImm() == 0 &&
18095 : MI->getOperand(3).isReg() &&
18096 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18097 : // (S4_pstorerhnewfnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
18098 : AsmString = "if (!$\x01.new) memh($\x02) = $\x04.new";
18099 : break;
18100 : }
18101 : return false;
18102 : case Hexagon::S4_pstorerhnewtnew_io:
18103 : if (MI->getNumOperands() == 4 &&
18104 : MI->getOperand(0).isReg() &&
18105 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18106 : MI->getOperand(1).isReg() &&
18107 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18108 : MI->getOperand(2).isImm() &&
18109 : MI->getOperand(2).getImm() == 0 &&
18110 : MI->getOperand(3).isReg() &&
18111 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18112 : // (S4_pstorerhnewtnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
18113 : AsmString = "if ($\x01.new) memh($\x02) = $\x04.new";
18114 : break;
18115 : }
18116 : return false;
18117 : case Hexagon::S4_pstorerhtnew_io:
18118 : if (MI->getNumOperands() == 4 &&
18119 : MI->getOperand(0).isReg() &&
18120 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18121 : MI->getOperand(1).isReg() &&
18122 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18123 : MI->getOperand(2).isImm() &&
18124 : MI->getOperand(2).getImm() == 0 &&
18125 : MI->getOperand(3).isReg() &&
18126 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18127 : // (S4_pstorerhtnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
18128 : AsmString = "if ($\x01.new) memh($\x02) = $\x04";
18129 : break;
18130 : }
18131 : return false;
18132 : case Hexagon::S4_pstorerifnew_io:
18133 : if (MI->getNumOperands() == 4 &&
18134 : MI->getOperand(0).isReg() &&
18135 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18136 : MI->getOperand(1).isReg() &&
18137 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18138 : MI->getOperand(2).isImm() &&
18139 : MI->getOperand(2).getImm() == 0 &&
18140 : MI->getOperand(3).isReg() &&
18141 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18142 : // (S4_pstorerifnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
18143 : AsmString = "if (!$\x01.new) memw($\x02) = $\x04";
18144 : break;
18145 : }
18146 : return false;
18147 : case Hexagon::S4_pstorerinewfnew_io:
18148 : if (MI->getNumOperands() == 4 &&
18149 : MI->getOperand(0).isReg() &&
18150 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18151 : MI->getOperand(1).isReg() &&
18152 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18153 : MI->getOperand(2).isImm() &&
18154 : MI->getOperand(2).getImm() == 0 &&
18155 : MI->getOperand(3).isReg() &&
18156 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18157 : // (S4_pstorerinewfnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
18158 : AsmString = "if (!$\x01.new) memw($\x02) = $\x04.new";
18159 : break;
18160 : }
18161 : return false;
18162 : case Hexagon::S4_pstorerinewtnew_io:
18163 : if (MI->getNumOperands() == 4 &&
18164 : MI->getOperand(0).isReg() &&
18165 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18166 : MI->getOperand(1).isReg() &&
18167 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18168 : MI->getOperand(2).isImm() &&
18169 : MI->getOperand(2).getImm() == 0 &&
18170 : MI->getOperand(3).isReg() &&
18171 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18172 : // (S4_pstorerinewtnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Nt8)
18173 : AsmString = "if ($\x01.new) memw($\x02) = $\x04.new";
18174 : break;
18175 : }
18176 : return false;
18177 : case Hexagon::S4_pstoreritnew_io:
18178 : if (MI->getNumOperands() == 4 &&
18179 : MI->getOperand(0).isReg() &&
18180 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18181 : MI->getOperand(1).isReg() &&
18182 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18183 : MI->getOperand(2).isImm() &&
18184 : MI->getOperand(2).getImm() == 0 &&
18185 : MI->getOperand(3).isReg() &&
18186 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
18187 : // (S4_pstoreritnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, IntRegs:$Rt32)
18188 : AsmString = "if ($\x01.new) memw($\x02) = $\x04";
18189 : break;
18190 : }
18191 : return false;
18192 : case Hexagon::S4_storeirb_io:
18193 : if (MI->getNumOperands() == 3 &&
18194 : MI->getOperand(0).isReg() &&
18195 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18196 : MI->getOperand(1).isImm() &&
18197 : MI->getOperand(1).getImm() == 0) {
18198 : // (S4_storeirb_io IntRegs:$Rs32, 0, s32_0Imm:$II)
18199 : AsmString = "memb($\x01) = #$\x03";
18200 : break;
18201 : }
18202 : return false;
18203 : case Hexagon::S4_storeirbf_io:
18204 : if (MI->getNumOperands() == 4 &&
18205 : MI->getOperand(0).isReg() &&
18206 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18207 : MI->getOperand(1).isReg() &&
18208 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18209 : MI->getOperand(2).isImm() &&
18210 : MI->getOperand(2).getImm() == 0) {
18211 : // (S4_storeirbf_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18212 : AsmString = "if (!$\x01) memb($\x02) = #$\x04";
18213 : break;
18214 : }
18215 : return false;
18216 : case Hexagon::S4_storeirbfnew_io:
18217 : if (MI->getNumOperands() == 4 &&
18218 : MI->getOperand(0).isReg() &&
18219 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18220 : MI->getOperand(1).isReg() &&
18221 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18222 : MI->getOperand(2).isImm() &&
18223 : MI->getOperand(2).getImm() == 0) {
18224 : // (S4_storeirbfnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18225 : AsmString = "if (!$\x01.new) memb($\x02) = #$\x04";
18226 : break;
18227 : }
18228 : return false;
18229 : case Hexagon::S4_storeirbt_io:
18230 : if (MI->getNumOperands() == 4 &&
18231 : MI->getOperand(0).isReg() &&
18232 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18233 : MI->getOperand(1).isReg() &&
18234 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18235 : MI->getOperand(2).isImm() &&
18236 : MI->getOperand(2).getImm() == 0) {
18237 : // (S4_storeirbt_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18238 : AsmString = "if ($\x01) memb($\x02) = #$\x04";
18239 : break;
18240 : }
18241 : return false;
18242 : case Hexagon::S4_storeirbtnew_io:
18243 : if (MI->getNumOperands() == 4 &&
18244 : MI->getOperand(0).isReg() &&
18245 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18246 : MI->getOperand(1).isReg() &&
18247 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18248 : MI->getOperand(2).isImm() &&
18249 : MI->getOperand(2).getImm() == 0) {
18250 : // (S4_storeirbtnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18251 : AsmString = "if ($\x01.new) memb($\x02) = #$\x04";
18252 : break;
18253 : }
18254 : return false;
18255 : case Hexagon::S4_storeirh_io:
18256 : if (MI->getNumOperands() == 3 &&
18257 : MI->getOperand(0).isReg() &&
18258 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18259 : MI->getOperand(1).isImm() &&
18260 : MI->getOperand(1).getImm() == 0) {
18261 : // (S4_storeirh_io IntRegs:$Rs32, 0, s32_0Imm:$II)
18262 : AsmString = "memh($\x01) = #$\x03";
18263 : break;
18264 : }
18265 : return false;
18266 : case Hexagon::S4_storeirhf_io:
18267 : if (MI->getNumOperands() == 4 &&
18268 : MI->getOperand(0).isReg() &&
18269 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18270 : MI->getOperand(1).isReg() &&
18271 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18272 : MI->getOperand(2).isImm() &&
18273 : MI->getOperand(2).getImm() == 0) {
18274 : // (S4_storeirhf_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18275 : AsmString = "if (!$\x01) memh($\x02) = #$\x04";
18276 : break;
18277 : }
18278 : return false;
18279 : case Hexagon::S4_storeirhfnew_io:
18280 : if (MI->getNumOperands() == 4 &&
18281 : MI->getOperand(0).isReg() &&
18282 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18283 : MI->getOperand(1).isReg() &&
18284 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18285 : MI->getOperand(2).isImm() &&
18286 : MI->getOperand(2).getImm() == 0) {
18287 : // (S4_storeirhfnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18288 : AsmString = "if (!$\x01.new) memh($\x02) = #$\x04";
18289 : break;
18290 : }
18291 : return false;
18292 : case Hexagon::S4_storeirht_io:
18293 : if (MI->getNumOperands() == 4 &&
18294 : MI->getOperand(0).isReg() &&
18295 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18296 : MI->getOperand(1).isReg() &&
18297 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18298 : MI->getOperand(2).isImm() &&
18299 : MI->getOperand(2).getImm() == 0) {
18300 : // (S4_storeirht_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18301 : AsmString = "if ($\x01) memh($\x02) = #$\x04";
18302 : break;
18303 : }
18304 : return false;
18305 : case Hexagon::S4_storeirhtnew_io:
18306 : if (MI->getNumOperands() == 4 &&
18307 : MI->getOperand(0).isReg() &&
18308 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18309 : MI->getOperand(1).isReg() &&
18310 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18311 : MI->getOperand(2).isImm() &&
18312 : MI->getOperand(2).getImm() == 0) {
18313 : // (S4_storeirhtnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18314 : AsmString = "if ($\x01.new) memh($\x02) = #$\x04";
18315 : break;
18316 : }
18317 : return false;
18318 : case Hexagon::S4_storeiri_io:
18319 : if (MI->getNumOperands() == 3 &&
18320 : MI->getOperand(0).isReg() &&
18321 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18322 : MI->getOperand(1).isImm() &&
18323 : MI->getOperand(1).getImm() == 0) {
18324 : // (S4_storeiri_io IntRegs:$Rs32, 0, s32_0Imm:$II)
18325 : AsmString = "memw($\x01) = #$\x03";
18326 : break;
18327 : }
18328 : return false;
18329 : case Hexagon::S4_storeirif_io:
18330 : if (MI->getNumOperands() == 4 &&
18331 : MI->getOperand(0).isReg() &&
18332 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18333 : MI->getOperand(1).isReg() &&
18334 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18335 : MI->getOperand(2).isImm() &&
18336 : MI->getOperand(2).getImm() == 0) {
18337 : // (S4_storeirif_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18338 : AsmString = "if (!$\x01) memw($\x02) = #$\x04";
18339 : break;
18340 : }
18341 : return false;
18342 : case Hexagon::S4_storeirifnew_io:
18343 : if (MI->getNumOperands() == 4 &&
18344 : MI->getOperand(0).isReg() &&
18345 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18346 : MI->getOperand(1).isReg() &&
18347 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18348 : MI->getOperand(2).isImm() &&
18349 : MI->getOperand(2).getImm() == 0) {
18350 : // (S4_storeirifnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18351 : AsmString = "if (!$\x01.new) memw($\x02) = #$\x04";
18352 : break;
18353 : }
18354 : return false;
18355 : case Hexagon::S4_storeirit_io:
18356 : if (MI->getNumOperands() == 4 &&
18357 : MI->getOperand(0).isReg() &&
18358 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18359 : MI->getOperand(1).isReg() &&
18360 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18361 : MI->getOperand(2).isImm() &&
18362 : MI->getOperand(2).getImm() == 0) {
18363 : // (S4_storeirit_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18364 : AsmString = "if ($\x01) memw($\x02) = #$\x04";
18365 : break;
18366 : }
18367 : return false;
18368 : case Hexagon::S4_storeiritnew_io:
18369 : if (MI->getNumOperands() == 4 &&
18370 : MI->getOperand(0).isReg() &&
18371 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18372 : MI->getOperand(1).isReg() &&
18373 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18374 : MI->getOperand(2).isImm() &&
18375 : MI->getOperand(2).getImm() == 0) {
18376 : // (S4_storeiritnew_io PredRegs:$Pv4, IntRegs:$Rs32, 0, s32_0Imm:$II)
18377 : AsmString = "if ($\x01.new) memw($\x02) = #$\x04";
18378 : break;
18379 : }
18380 : return false;
18381 : case Hexagon::V6_extractw:
18382 : if (MI->getNumOperands() == 3 &&
18383 : MI->getOperand(0).isReg() &&
18384 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18385 : MI->getOperand(1).isReg() &&
18386 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
18387 : MI->getOperand(2).isReg() &&
18388 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
18389 : // (V6_extractw IntRegs:$Rd32, HvxVR:$Vu32, IntRegs:$Rs32)
18390 : AsmString = "$\x01.w = vextract($\x02,$\x03)";
18391 : break;
18392 : }
18393 : return false;
18394 : case Hexagon::V6_vL32Ub_ai:
18395 : if (MI->getNumOperands() == 3 &&
18396 : MI->getOperand(0).isReg() &&
18397 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18398 : MI->getOperand(1).isReg() &&
18399 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18400 : MI->getOperand(2).isImm() &&
18401 : MI->getOperand(2).getImm() == 0) {
18402 : // (V6_vL32Ub_ai HvxVR:$Vd32, IntRegs:$Rt32, 0)
18403 : AsmString = "$\x01 = vmemu($\x02)";
18404 : break;
18405 : }
18406 : return false;
18407 : case Hexagon::V6_vL32b_ai:
18408 : if (MI->getNumOperands() == 3 &&
18409 : MI->getOperand(0).isReg() &&
18410 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18411 : MI->getOperand(1).isReg() &&
18412 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18413 : MI->getOperand(2).isImm() &&
18414 : MI->getOperand(2).getImm() == 0) {
18415 : // (V6_vL32b_ai HvxVR:$Vd32, IntRegs:$Rt32, 0)
18416 : AsmString = "$\x01 = vmem($\x02)";
18417 : break;
18418 : }
18419 : return false;
18420 : case Hexagon::V6_vL32b_cur_npred_pi:
18421 : if (MI->getNumOperands() == 5 &&
18422 : MI->getOperand(0).isReg() &&
18423 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18424 : MI->getOperand(1).isReg() &&
18425 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18426 : MI->getOperand(2).isReg() &&
18427 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18428 : MI->getOperand(4).isImm() &&
18429 : MI->getOperand(4).getImm() == 0) {
18430 : // (V6_vL32b_cur_npred_pi HvxVR:$Vd32, IntRegs:$Rt32, PredRegs:$Pv4, 0)
18431 : AsmString = "if (!$\x03) $\x01.cur = vmem($\x02)";
18432 : break;
18433 : }
18434 : return false;
18435 : case Hexagon::V6_vL32b_cur_pred_pi:
18436 : if (MI->getNumOperands() == 5 &&
18437 : MI->getOperand(0).isReg() &&
18438 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18439 : MI->getOperand(1).isReg() &&
18440 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18441 : MI->getOperand(2).isReg() &&
18442 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18443 : MI->getOperand(4).isImm() &&
18444 : MI->getOperand(4).getImm() == 0) {
18445 : // (V6_vL32b_cur_pred_pi HvxVR:$Vd32, IntRegs:$Rt32, PredRegs:$Pv4, 0)
18446 : AsmString = "if ($\x03) $\x01.cur = vmem($\x02)";
18447 : break;
18448 : }
18449 : return false;
18450 : case Hexagon::V6_vL32b_npred_ai:
18451 : if (MI->getNumOperands() == 4 &&
18452 : MI->getOperand(0).isReg() &&
18453 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18454 : MI->getOperand(1).isReg() &&
18455 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18456 : MI->getOperand(2).isReg() &&
18457 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18458 : MI->getOperand(3).isImm() &&
18459 : MI->getOperand(3).getImm() == 0) {
18460 : // (V6_vL32b_npred_ai HvxVR:$Vd32, PredRegs:$Pv4, IntRegs:$Rt32, 0)
18461 : AsmString = "if (!$\x02) $\x01.tmp = vmem($\x03)";
18462 : break;
18463 : }
18464 : return false;
18465 : case Hexagon::V6_vL32b_npred_pi:
18466 : if (MI->getNumOperands() == 5 &&
18467 : MI->getOperand(0).isReg() &&
18468 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18469 : MI->getOperand(1).isReg() &&
18470 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18471 : MI->getOperand(2).isReg() &&
18472 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18473 : MI->getOperand(4).isImm() &&
18474 : MI->getOperand(4).getImm() == 0) {
18475 : // (V6_vL32b_npred_pi HvxVR:$Vd32, IntRegs:$Rt32, PredRegs:$Pv4, 0)
18476 : AsmString = "if (!$\x03) $\x01 = vmem($\x02)";
18477 : break;
18478 : }
18479 : return false;
18480 : case Hexagon::V6_vL32b_nt_cur_npred_pi:
18481 : if (MI->getNumOperands() == 5 &&
18482 : MI->getOperand(0).isReg() &&
18483 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18484 : MI->getOperand(1).isReg() &&
18485 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18486 : MI->getOperand(2).isReg() &&
18487 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18488 : MI->getOperand(4).isImm() &&
18489 : MI->getOperand(4).getImm() == 0) {
18490 : // (V6_vL32b_nt_cur_npred_pi HvxVR:$Vd32, IntRegs:$Rt32, PredRegs:$Pv4, 0)
18491 : AsmString = "if (!$\x03) $\x01.cur = vmem($\x02):nt";
18492 : break;
18493 : }
18494 : return false;
18495 : case Hexagon::V6_vL32b_nt_cur_pred_pi:
18496 : if (MI->getNumOperands() == 5 &&
18497 : MI->getOperand(0).isReg() &&
18498 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18499 : MI->getOperand(1).isReg() &&
18500 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18501 : MI->getOperand(2).isReg() &&
18502 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18503 : MI->getOperand(4).isImm() &&
18504 : MI->getOperand(4).getImm() == 0) {
18505 : // (V6_vL32b_nt_cur_pred_pi HvxVR:$Vd32, IntRegs:$Rt32, PredRegs:$Pv4, 0)
18506 : AsmString = "if ($\x03) $\x01.cur = vmem($\x02):nt";
18507 : break;
18508 : }
18509 : return false;
18510 : case Hexagon::V6_vL32b_nt_npred_ai:
18511 : if (MI->getNumOperands() == 4 &&
18512 : MI->getOperand(0).isReg() &&
18513 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18514 : MI->getOperand(1).isReg() &&
18515 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18516 : MI->getOperand(2).isReg() &&
18517 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18518 : MI->getOperand(3).isImm() &&
18519 : MI->getOperand(3).getImm() == 0) {
18520 : // (V6_vL32b_nt_npred_ai HvxVR:$Vd32, PredRegs:$Pv4, IntRegs:$Rt32, 0)
18521 : AsmString = "if (!$\x02) $\x01.tmp = vmem($\x03):nt";
18522 : break;
18523 : }
18524 : return false;
18525 : case Hexagon::V6_vL32b_nt_npred_pi:
18526 : if (MI->getNumOperands() == 5 &&
18527 : MI->getOperand(0).isReg() &&
18528 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18529 : MI->getOperand(1).isReg() &&
18530 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18531 : MI->getOperand(2).isReg() &&
18532 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18533 : MI->getOperand(4).isImm() &&
18534 : MI->getOperand(4).getImm() == 0) {
18535 : // (V6_vL32b_nt_npred_pi HvxVR:$Vd32, IntRegs:$Rt32, PredRegs:$Pv4, 0)
18536 : AsmString = "if (!$\x03) $\x01 = vmem($\x02):nt";
18537 : break;
18538 : }
18539 : return false;
18540 : case Hexagon::V6_vL32b_nt_pred_ai:
18541 : if (MI->getNumOperands() == 4 &&
18542 : MI->getOperand(0).isReg() &&
18543 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18544 : MI->getOperand(1).isReg() &&
18545 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18546 : MI->getOperand(2).isReg() &&
18547 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18548 : MI->getOperand(3).isImm() &&
18549 : MI->getOperand(3).getImm() == 0) {
18550 : // (V6_vL32b_nt_pred_ai HvxVR:$Vd32, PredRegs:$Pv4, IntRegs:$Rt32, 0)
18551 : AsmString = "if ($\x02) $\x01 = vmem($\x03):nt";
18552 : break;
18553 : }
18554 : return false;
18555 : case Hexagon::V6_vL32b_nt_tmp_pred_ai:
18556 : if (MI->getNumOperands() == 4 &&
18557 : MI->getOperand(0).isReg() &&
18558 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18559 : MI->getOperand(1).isReg() &&
18560 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18561 : MI->getOperand(2).isReg() &&
18562 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18563 : MI->getOperand(3).isImm() &&
18564 : MI->getOperand(3).getImm() == 0) {
18565 : // (V6_vL32b_nt_tmp_pred_ai HvxVR:$Vd32, PredRegs:$Pv4, IntRegs:$Rt32, 0)
18566 : AsmString = "if ($\x02) $\x01.tmp = vmem($\x03):nt";
18567 : break;
18568 : }
18569 : return false;
18570 : case Hexagon::V6_vL32b_pred_ai:
18571 : if (MI->getNumOperands() == 4 &&
18572 : MI->getOperand(0).isReg() &&
18573 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18574 : MI->getOperand(1).isReg() &&
18575 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18576 : MI->getOperand(2).isReg() &&
18577 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18578 : MI->getOperand(3).isImm() &&
18579 : MI->getOperand(3).getImm() == 0) {
18580 : // (V6_vL32b_pred_ai HvxVR:$Vd32, PredRegs:$Pv4, IntRegs:$Rt32, 0)
18581 : AsmString = "if ($\x02) $\x01 = vmem($\x03)";
18582 : break;
18583 : }
18584 : return false;
18585 : case Hexagon::V6_vL32b_tmp_pred_ai:
18586 : if (MI->getNumOperands() == 4 &&
18587 : MI->getOperand(0).isReg() &&
18588 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18589 : MI->getOperand(1).isReg() &&
18590 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18591 : MI->getOperand(2).isReg() &&
18592 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
18593 : MI->getOperand(3).isImm() &&
18594 : MI->getOperand(3).getImm() == 0) {
18595 : // (V6_vL32b_tmp_pred_ai HvxVR:$Vd32, PredRegs:$Pv4, IntRegs:$Rt32, 0)
18596 : AsmString = "if ($\x02) $\x01.tmp = vmem($\x03)";
18597 : break;
18598 : }
18599 : return false;
18600 : case Hexagon::V6_vS32Ub_ai:
18601 : if (MI->getNumOperands() == 3 &&
18602 : MI->getOperand(0).isReg() &&
18603 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18604 : MI->getOperand(1).isImm() &&
18605 : MI->getOperand(1).getImm() == 0 &&
18606 : MI->getOperand(2).isReg() &&
18607 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18608 : // (V6_vS32Ub_ai IntRegs:$Rt32, 0, HvxVR:$Vs32)
18609 : AsmString = "vmemu($\x01) = $\x03";
18610 : break;
18611 : }
18612 : return false;
18613 : case Hexagon::V6_vS32Ub_npred_ai:
18614 : if (MI->getNumOperands() == 4 &&
18615 : MI->getOperand(0).isReg() &&
18616 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18617 : MI->getOperand(1).isReg() &&
18618 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18619 : MI->getOperand(2).isImm() &&
18620 : MI->getOperand(2).getImm() == 0 &&
18621 : MI->getOperand(3).isReg() &&
18622 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18623 : // (V6_vS32Ub_npred_ai PredRegs:$Pv4, IntRegs:$Rt32, 0, HvxVR:$Vs32)
18624 : AsmString = "if (!$\x01) vmemu($\x02) = $\x04";
18625 : break;
18626 : }
18627 : return false;
18628 : case Hexagon::V6_vS32Ub_pred_ai:
18629 : if (MI->getNumOperands() == 4 &&
18630 : MI->getOperand(0).isReg() &&
18631 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18632 : MI->getOperand(1).isReg() &&
18633 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18634 : MI->getOperand(2).isImm() &&
18635 : MI->getOperand(2).getImm() == 0 &&
18636 : MI->getOperand(3).isReg() &&
18637 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18638 : // (V6_vS32Ub_pred_ai PredRegs:$Pv4, IntRegs:$Rt32, 0, HvxVR:$Vs32)
18639 : AsmString = "if ($\x01) vmemu($\x02) = $\x04";
18640 : break;
18641 : }
18642 : return false;
18643 : case Hexagon::V6_vS32b_ai:
18644 : if (MI->getNumOperands() == 3 &&
18645 : MI->getOperand(0).isReg() &&
18646 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18647 : MI->getOperand(1).isImm() &&
18648 : MI->getOperand(1).getImm() == 0 &&
18649 : MI->getOperand(2).isReg() &&
18650 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18651 : // (V6_vS32b_ai IntRegs:$Rt32, 0, HvxVR:$Vs32)
18652 : AsmString = "vmem($\x01) = $\x03";
18653 : break;
18654 : }
18655 : return false;
18656 : case Hexagon::V6_vS32b_new_ai:
18657 : if (MI->getNumOperands() == 3 &&
18658 : MI->getOperand(0).isReg() &&
18659 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18660 : MI->getOperand(1).isImm() &&
18661 : MI->getOperand(1).getImm() == 0 &&
18662 : MI->getOperand(2).isReg() &&
18663 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18664 : // (V6_vS32b_new_ai IntRegs:$Rt32, 0, HvxVR:$Os8)
18665 : AsmString = "vmem($\x01) = $\x03.new";
18666 : break;
18667 : }
18668 : return false;
18669 : case Hexagon::V6_vS32b_npred_ai:
18670 : if (MI->getNumOperands() == 4 &&
18671 : MI->getOperand(0).isReg() &&
18672 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18673 : MI->getOperand(1).isReg() &&
18674 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18675 : MI->getOperand(2).isImm() &&
18676 : MI->getOperand(2).getImm() == 0 &&
18677 : MI->getOperand(3).isReg() &&
18678 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18679 : // (V6_vS32b_npred_ai PredRegs:$Pv4, IntRegs:$Rt32, 0, HvxVR:$Vs32)
18680 : AsmString = "if (!$\x01) vmem($\x02) = $\x04";
18681 : break;
18682 : }
18683 : return false;
18684 : case Hexagon::V6_vS32b_nqpred_ai:
18685 : if (MI->getNumOperands() == 4 &&
18686 : MI->getOperand(0).isReg() &&
18687 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
18688 : MI->getOperand(1).isReg() &&
18689 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18690 : MI->getOperand(2).isImm() &&
18691 : MI->getOperand(2).getImm() == 0 &&
18692 : MI->getOperand(3).isReg() &&
18693 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18694 : // (V6_vS32b_nqpred_ai HvxQR:$Qv4, IntRegs:$Rt32, 0, HvxVR:$Vs32)
18695 : AsmString = "if (!$\x01) vmem($\x02) = $\x04";
18696 : break;
18697 : }
18698 : return false;
18699 : case Hexagon::V6_vS32b_nt_ai:
18700 : if (MI->getNumOperands() == 3 &&
18701 : MI->getOperand(0).isReg() &&
18702 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18703 : MI->getOperand(1).isImm() &&
18704 : MI->getOperand(1).getImm() == 0 &&
18705 : MI->getOperand(2).isReg() &&
18706 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18707 : // (V6_vS32b_nt_ai IntRegs:$Rt32, 0, HvxVR:$Vs32)
18708 : AsmString = "vmem($\x01):nt = $\x03";
18709 : break;
18710 : }
18711 : return false;
18712 : case Hexagon::V6_vS32b_nt_new_ai:
18713 : if (MI->getNumOperands() == 3 &&
18714 : MI->getOperand(0).isReg() &&
18715 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18716 : MI->getOperand(1).isImm() &&
18717 : MI->getOperand(1).getImm() == 0 &&
18718 : MI->getOperand(2).isReg() &&
18719 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18720 : // (V6_vS32b_nt_new_ai IntRegs:$Rt32, 0, HvxVR:$Os8)
18721 : AsmString = "vmem($\x01):nt = $\x03.new";
18722 : break;
18723 : }
18724 : return false;
18725 : case Hexagon::V6_vS32b_nt_npred_ai:
18726 : if (MI->getNumOperands() == 4 &&
18727 : MI->getOperand(0).isReg() &&
18728 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18729 : MI->getOperand(1).isReg() &&
18730 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18731 : MI->getOperand(2).isImm() &&
18732 : MI->getOperand(2).getImm() == 0 &&
18733 : MI->getOperand(3).isReg() &&
18734 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18735 : // (V6_vS32b_nt_npred_ai PredRegs:$Pv4, IntRegs:$Rt32, 0, HvxVR:$Vs32)
18736 : AsmString = "if (!$\x01) vmem($\x02):nt = $\x04";
18737 : break;
18738 : }
18739 : return false;
18740 : case Hexagon::V6_vS32b_nt_nqpred_ai:
18741 : if (MI->getNumOperands() == 4 &&
18742 : MI->getOperand(0).isReg() &&
18743 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
18744 : MI->getOperand(1).isReg() &&
18745 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18746 : MI->getOperand(2).isImm() &&
18747 : MI->getOperand(2).getImm() == 0 &&
18748 : MI->getOperand(3).isReg() &&
18749 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18750 : // (V6_vS32b_nt_nqpred_ai HvxQR:$Qv4, IntRegs:$Rt32, 0, HvxVR:$Vs32)
18751 : AsmString = "if (!$\x01) vmem($\x02):nt = $\x04";
18752 : break;
18753 : }
18754 : return false;
18755 : case Hexagon::V6_vS32b_nt_pred_ai:
18756 : if (MI->getNumOperands() == 4 &&
18757 : MI->getOperand(0).isReg() &&
18758 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18759 : MI->getOperand(1).isReg() &&
18760 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18761 : MI->getOperand(2).isImm() &&
18762 : MI->getOperand(2).getImm() == 0 &&
18763 : MI->getOperand(3).isReg() &&
18764 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18765 : // (V6_vS32b_nt_pred_ai PredRegs:$Pv4, IntRegs:$Rt32, 0, HvxVR:$Vs32)
18766 : AsmString = "if ($\x01) vmem($\x02):nt = $\x04";
18767 : break;
18768 : }
18769 : return false;
18770 : case Hexagon::V6_vS32b_nt_qpred_ai:
18771 : if (MI->getNumOperands() == 4 &&
18772 : MI->getOperand(0).isReg() &&
18773 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
18774 : MI->getOperand(1).isReg() &&
18775 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18776 : MI->getOperand(2).isImm() &&
18777 : MI->getOperand(2).getImm() == 0 &&
18778 : MI->getOperand(3).isReg() &&
18779 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18780 : // (V6_vS32b_nt_qpred_ai HvxQR:$Qv4, IntRegs:$Rt32, 0, HvxVR:$Vs32)
18781 : AsmString = "if ($\x01) vmem($\x02):nt = $\x04";
18782 : break;
18783 : }
18784 : return false;
18785 : case Hexagon::V6_vS32b_pred_ai:
18786 : if (MI->getNumOperands() == 4 &&
18787 : MI->getOperand(0).isReg() &&
18788 : MRI.getRegClass(Hexagon::PredRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
18789 : MI->getOperand(1).isReg() &&
18790 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18791 : MI->getOperand(2).isImm() &&
18792 : MI->getOperand(2).getImm() == 0 &&
18793 : MI->getOperand(3).isReg() &&
18794 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18795 : // (V6_vS32b_pred_ai PredRegs:$Pv4, IntRegs:$Rt32, 0, HvxVR:$Vs32)
18796 : AsmString = "if ($\x01) vmem($\x02) = $\x04";
18797 : break;
18798 : }
18799 : return false;
18800 : case Hexagon::V6_vS32b_qpred_ai:
18801 : if (MI->getNumOperands() == 4 &&
18802 : MI->getOperand(0).isReg() &&
18803 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
18804 : MI->getOperand(1).isReg() &&
18805 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
18806 : MI->getOperand(2).isImm() &&
18807 : MI->getOperand(2).getImm() == 0 &&
18808 : MI->getOperand(3).isReg() &&
18809 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18810 : // (V6_vS32b_qpred_ai HvxQR:$Qv4, IntRegs:$Rt32, 0, HvxVR:$Vs32)
18811 : AsmString = "if ($\x01) vmem($\x02) = $\x04";
18812 : break;
18813 : }
18814 : return false;
18815 : case Hexagon::V6_vabsb_sat:
18816 : if (MI->getNumOperands() == 2 &&
18817 : MI->getOperand(0).isReg() &&
18818 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18819 : MI->getOperand(1).isReg() &&
18820 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
18821 : // (V6_vabsb_sat HvxVR:$Vd32, HvxVR:$Vu32)
18822 : AsmString = "$\x01 = vabsb($\x02):sat";
18823 : break;
18824 : }
18825 : return false;
18826 : case Hexagon::V6_vabsdiffh:
18827 : if (MI->getNumOperands() == 3 &&
18828 : MI->getOperand(0).isReg() &&
18829 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18830 : MI->getOperand(1).isReg() &&
18831 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
18832 : MI->getOperand(2).isReg() &&
18833 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18834 : // (V6_vabsdiffh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
18835 : AsmString = "$\x01 = vabsdiffh($\x02,$\x03)";
18836 : break;
18837 : }
18838 : return false;
18839 : case Hexagon::V6_vabsdiffub:
18840 : if (MI->getNumOperands() == 3 &&
18841 : MI->getOperand(0).isReg() &&
18842 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18843 : MI->getOperand(1).isReg() &&
18844 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
18845 : MI->getOperand(2).isReg() &&
18846 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18847 : // (V6_vabsdiffub HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
18848 : AsmString = "$\x01 = vabsdiffub($\x02,$\x03)";
18849 : break;
18850 : }
18851 : return false;
18852 : case Hexagon::V6_vabsdiffuh:
18853 : if (MI->getNumOperands() == 3 &&
18854 : MI->getOperand(0).isReg() &&
18855 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18856 : MI->getOperand(1).isReg() &&
18857 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
18858 : MI->getOperand(2).isReg() &&
18859 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18860 : // (V6_vabsdiffuh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
18861 : AsmString = "$\x01 = vabsdiffuh($\x02,$\x03)";
18862 : break;
18863 : }
18864 : return false;
18865 : case Hexagon::V6_vabsdiffw:
18866 : if (MI->getNumOperands() == 3 &&
18867 : MI->getOperand(0).isReg() &&
18868 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18869 : MI->getOperand(1).isReg() &&
18870 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
18871 : MI->getOperand(2).isReg() &&
18872 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18873 : // (V6_vabsdiffw HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
18874 : AsmString = "$\x01 = vabsdiffw($\x02,$\x03)";
18875 : break;
18876 : }
18877 : return false;
18878 : case Hexagon::V6_vabsh_sat:
18879 : if (MI->getNumOperands() == 2 &&
18880 : MI->getOperand(0).isReg() &&
18881 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18882 : MI->getOperand(1).isReg() &&
18883 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
18884 : // (V6_vabsh_sat HvxVR:$Vd32, HvxVR:$Vu32)
18885 : AsmString = "$\x01 = vabsh($\x02):sat";
18886 : break;
18887 : }
18888 : return false;
18889 : case Hexagon::V6_vabsw_sat:
18890 : if (MI->getNumOperands() == 2 &&
18891 : MI->getOperand(0).isReg() &&
18892 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18893 : MI->getOperand(1).isReg() &&
18894 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
18895 : // (V6_vabsw_sat HvxVR:$Vd32, HvxVR:$Vu32)
18896 : AsmString = "$\x01 = vabsw($\x02):sat";
18897 : break;
18898 : }
18899 : return false;
18900 : case Hexagon::V6_vaddb:
18901 : if (MI->getNumOperands() == 3 &&
18902 : MI->getOperand(0).isReg() &&
18903 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18904 : MI->getOperand(1).isReg() &&
18905 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
18906 : MI->getOperand(2).isReg() &&
18907 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18908 : // (V6_vaddb HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
18909 : AsmString = "$\x01 = vaddb($\x02,$\x03)";
18910 : break;
18911 : }
18912 : return false;
18913 : case Hexagon::V6_vaddb_dv:
18914 : if (MI->getNumOperands() == 3 &&
18915 : MI->getOperand(0).isReg() &&
18916 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
18917 : MI->getOperand(1).isReg() &&
18918 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
18919 : MI->getOperand(2).isReg() &&
18920 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
18921 : // (V6_vaddb_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
18922 : AsmString = "$\x01 = vaddb($\x02,$\x03)";
18923 : break;
18924 : }
18925 : return false;
18926 : case Hexagon::V6_vaddbnq:
18927 : if (MI->getNumOperands() == 4 &&
18928 : MI->getOperand(0).isReg() &&
18929 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18930 : MI->getOperand(1).isReg() &&
18931 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
18932 : MI->getOperand(3).isReg() &&
18933 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18934 : // (V6_vaddbnq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
18935 : AsmString = "if (!$\x02.b) $\x01.b += $\x04.b";
18936 : break;
18937 : }
18938 : return false;
18939 : case Hexagon::V6_vaddbq:
18940 : if (MI->getNumOperands() == 4 &&
18941 : MI->getOperand(0).isReg() &&
18942 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18943 : MI->getOperand(1).isReg() &&
18944 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
18945 : MI->getOperand(3).isReg() &&
18946 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
18947 : // (V6_vaddbq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
18948 : AsmString = "if ($\x02.b) $\x01.b += $\x04.b";
18949 : break;
18950 : }
18951 : return false;
18952 : case Hexagon::V6_vaddbsat:
18953 : if (MI->getNumOperands() == 3 &&
18954 : MI->getOperand(0).isReg() &&
18955 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18956 : MI->getOperand(1).isReg() &&
18957 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
18958 : MI->getOperand(2).isReg() &&
18959 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18960 : // (V6_vaddbsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
18961 : AsmString = "$\x01 = vaddb($\x02,$\x03):sat";
18962 : break;
18963 : }
18964 : return false;
18965 : case Hexagon::V6_vaddbsat_dv:
18966 : if (MI->getNumOperands() == 3 &&
18967 : MI->getOperand(0).isReg() &&
18968 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
18969 : MI->getOperand(1).isReg() &&
18970 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
18971 : MI->getOperand(2).isReg() &&
18972 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
18973 : // (V6_vaddbsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
18974 : AsmString = "$\x01 = vaddb($\x02,$\x03):sat";
18975 : break;
18976 : }
18977 : return false;
18978 : case Hexagon::V6_vaddh:
18979 : if (MI->getNumOperands() == 3 &&
18980 : MI->getOperand(0).isReg() &&
18981 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
18982 : MI->getOperand(1).isReg() &&
18983 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
18984 : MI->getOperand(2).isReg() &&
18985 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
18986 : // (V6_vaddh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
18987 : AsmString = "$\x01 = vaddh($\x02,$\x03)";
18988 : break;
18989 : }
18990 : return false;
18991 : case Hexagon::V6_vaddh_dv:
18992 : if (MI->getNumOperands() == 3 &&
18993 : MI->getOperand(0).isReg() &&
18994 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
18995 : MI->getOperand(1).isReg() &&
18996 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
18997 : MI->getOperand(2).isReg() &&
18998 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
18999 : // (V6_vaddh_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
19000 : AsmString = "$\x01 = vaddh($\x02,$\x03)";
19001 : break;
19002 : }
19003 : return false;
19004 : case Hexagon::V6_vaddhnq:
19005 : if (MI->getNumOperands() == 4 &&
19006 : MI->getOperand(0).isReg() &&
19007 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19008 : MI->getOperand(1).isReg() &&
19009 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
19010 : MI->getOperand(3).isReg() &&
19011 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
19012 : // (V6_vaddhnq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
19013 : AsmString = "if (!$\x02.h) $\x01.h += $\x04.h";
19014 : break;
19015 : }
19016 : return false;
19017 : case Hexagon::V6_vaddhq:
19018 : if (MI->getNumOperands() == 4 &&
19019 : MI->getOperand(0).isReg() &&
19020 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19021 : MI->getOperand(1).isReg() &&
19022 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
19023 : MI->getOperand(3).isReg() &&
19024 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
19025 : // (V6_vaddhq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
19026 : AsmString = "if ($\x02.h) $\x01.h += $\x04.h";
19027 : break;
19028 : }
19029 : return false;
19030 : case Hexagon::V6_vaddhsat:
19031 : if (MI->getNumOperands() == 3 &&
19032 : MI->getOperand(0).isReg() &&
19033 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19034 : MI->getOperand(1).isReg() &&
19035 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19036 : MI->getOperand(2).isReg() &&
19037 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19038 : // (V6_vaddhsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19039 : AsmString = "$\x01 = vaddh($\x02,$\x03):sat";
19040 : break;
19041 : }
19042 : return false;
19043 : case Hexagon::V6_vaddhsat_dv:
19044 : if (MI->getNumOperands() == 3 &&
19045 : MI->getOperand(0).isReg() &&
19046 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19047 : MI->getOperand(1).isReg() &&
19048 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
19049 : MI->getOperand(2).isReg() &&
19050 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
19051 : // (V6_vaddhsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
19052 : AsmString = "$\x01 = vaddh($\x02,$\x03):sat";
19053 : break;
19054 : }
19055 : return false;
19056 : case Hexagon::V6_vaddhw:
19057 : if (MI->getNumOperands() == 3 &&
19058 : MI->getOperand(0).isReg() &&
19059 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19060 : MI->getOperand(1).isReg() &&
19061 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19062 : MI->getOperand(2).isReg() &&
19063 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19064 : // (V6_vaddhw HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
19065 : AsmString = "$\x01 = vaddh($\x02,$\x03)";
19066 : break;
19067 : }
19068 : return false;
19069 : case Hexagon::V6_vaddhw_acc:
19070 : if (MI->getNumOperands() == 4 &&
19071 : MI->getOperand(0).isReg() &&
19072 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19073 : MI->getOperand(2).isReg() &&
19074 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19075 : MI->getOperand(3).isReg() &&
19076 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
19077 : // (V6_vaddhw_acc HvxWR:$Vxx32, HvxVR:$Vu32, HvxVR:$Vv32)
19078 : AsmString = "$\x01 += vaddh($\x03,$\x04)";
19079 : break;
19080 : }
19081 : return false;
19082 : case Hexagon::V6_vaddubh:
19083 : if (MI->getNumOperands() == 3 &&
19084 : MI->getOperand(0).isReg() &&
19085 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19086 : MI->getOperand(1).isReg() &&
19087 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19088 : MI->getOperand(2).isReg() &&
19089 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19090 : // (V6_vaddubh HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
19091 : AsmString = "$\x01 = vaddub($\x02,$\x03)";
19092 : break;
19093 : }
19094 : return false;
19095 : case Hexagon::V6_vaddubh_acc:
19096 : if (MI->getNumOperands() == 4 &&
19097 : MI->getOperand(0).isReg() &&
19098 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19099 : MI->getOperand(2).isReg() &&
19100 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19101 : MI->getOperand(3).isReg() &&
19102 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
19103 : // (V6_vaddubh_acc HvxWR:$Vxx32, HvxVR:$Vu32, HvxVR:$Vv32)
19104 : AsmString = "$\x01 += vaddub($\x03,$\x04)";
19105 : break;
19106 : }
19107 : return false;
19108 : case Hexagon::V6_vaddubsat:
19109 : if (MI->getNumOperands() == 3 &&
19110 : MI->getOperand(0).isReg() &&
19111 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19112 : MI->getOperand(1).isReg() &&
19113 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19114 : MI->getOperand(2).isReg() &&
19115 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19116 : // (V6_vaddubsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19117 : AsmString = "$\x01 = vaddub($\x02,$\x03):sat";
19118 : break;
19119 : }
19120 : return false;
19121 : case Hexagon::V6_vaddubsat_dv:
19122 : if (MI->getNumOperands() == 3 &&
19123 : MI->getOperand(0).isReg() &&
19124 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19125 : MI->getOperand(1).isReg() &&
19126 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
19127 : MI->getOperand(2).isReg() &&
19128 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
19129 : // (V6_vaddubsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
19130 : AsmString = "$\x01 = vaddub($\x02,$\x03):sat";
19131 : break;
19132 : }
19133 : return false;
19134 : case Hexagon::V6_vadduhsat:
19135 : if (MI->getNumOperands() == 3 &&
19136 : MI->getOperand(0).isReg() &&
19137 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19138 : MI->getOperand(1).isReg() &&
19139 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19140 : MI->getOperand(2).isReg() &&
19141 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19142 : // (V6_vadduhsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19143 : AsmString = "$\x01 = vadduh($\x02,$\x03):sat";
19144 : break;
19145 : }
19146 : return false;
19147 : case Hexagon::V6_vadduhsat_dv:
19148 : if (MI->getNumOperands() == 3 &&
19149 : MI->getOperand(0).isReg() &&
19150 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19151 : MI->getOperand(1).isReg() &&
19152 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
19153 : MI->getOperand(2).isReg() &&
19154 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
19155 : // (V6_vadduhsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
19156 : AsmString = "$\x01 = vadduh($\x02,$\x03):sat";
19157 : break;
19158 : }
19159 : return false;
19160 : case Hexagon::V6_vadduhw:
19161 : if (MI->getNumOperands() == 3 &&
19162 : MI->getOperand(0).isReg() &&
19163 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19164 : MI->getOperand(1).isReg() &&
19165 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19166 : MI->getOperand(2).isReg() &&
19167 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19168 : // (V6_vadduhw HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
19169 : AsmString = "$\x01 = vadduh($\x02,$\x03)";
19170 : break;
19171 : }
19172 : return false;
19173 : case Hexagon::V6_vadduhw_acc:
19174 : if (MI->getNumOperands() == 4 &&
19175 : MI->getOperand(0).isReg() &&
19176 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19177 : MI->getOperand(2).isReg() &&
19178 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19179 : MI->getOperand(3).isReg() &&
19180 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
19181 : // (V6_vadduhw_acc HvxWR:$Vxx32, HvxVR:$Vu32, HvxVR:$Vv32)
19182 : AsmString = "$\x01 += vadduh($\x03,$\x04)";
19183 : break;
19184 : }
19185 : return false;
19186 : case Hexagon::V6_vadduwsat:
19187 : if (MI->getNumOperands() == 3 &&
19188 : MI->getOperand(0).isReg() &&
19189 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19190 : MI->getOperand(1).isReg() &&
19191 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19192 : MI->getOperand(2).isReg() &&
19193 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19194 : // (V6_vadduwsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19195 : AsmString = "$\x01 = vadduw($\x02,$\x03):sat";
19196 : break;
19197 : }
19198 : return false;
19199 : case Hexagon::V6_vadduwsat_dv:
19200 : if (MI->getNumOperands() == 3 &&
19201 : MI->getOperand(0).isReg() &&
19202 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19203 : MI->getOperand(1).isReg() &&
19204 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
19205 : MI->getOperand(2).isReg() &&
19206 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
19207 : // (V6_vadduwsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
19208 : AsmString = "$\x01 = vadduw($\x02,$\x03):sat";
19209 : break;
19210 : }
19211 : return false;
19212 : case Hexagon::V6_vaddw:
19213 : if (MI->getNumOperands() == 3 &&
19214 : MI->getOperand(0).isReg() &&
19215 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19216 : MI->getOperand(1).isReg() &&
19217 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19218 : MI->getOperand(2).isReg() &&
19219 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19220 : // (V6_vaddw HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19221 : AsmString = "$\x01 = vaddw($\x02,$\x03)";
19222 : break;
19223 : }
19224 : return false;
19225 : case Hexagon::V6_vaddw_dv:
19226 : if (MI->getNumOperands() == 3 &&
19227 : MI->getOperand(0).isReg() &&
19228 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19229 : MI->getOperand(1).isReg() &&
19230 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
19231 : MI->getOperand(2).isReg() &&
19232 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
19233 : // (V6_vaddw_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
19234 : AsmString = "$\x01 = vaddw($\x02,$\x03)";
19235 : break;
19236 : }
19237 : return false;
19238 : case Hexagon::V6_vaddwnq:
19239 : if (MI->getNumOperands() == 4 &&
19240 : MI->getOperand(0).isReg() &&
19241 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19242 : MI->getOperand(1).isReg() &&
19243 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
19244 : MI->getOperand(3).isReg() &&
19245 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
19246 : // (V6_vaddwnq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
19247 : AsmString = "if (!$\x02.w) $\x01.w += $\x04.w";
19248 : break;
19249 : }
19250 : return false;
19251 : case Hexagon::V6_vaddwq:
19252 : if (MI->getNumOperands() == 4 &&
19253 : MI->getOperand(0).isReg() &&
19254 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19255 : MI->getOperand(1).isReg() &&
19256 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
19257 : MI->getOperand(3).isReg() &&
19258 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
19259 : // (V6_vaddwq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
19260 : AsmString = "if ($\x02.w) $\x01.w += $\x04.w";
19261 : break;
19262 : }
19263 : return false;
19264 : case Hexagon::V6_vaddwsat:
19265 : if (MI->getNumOperands() == 3 &&
19266 : MI->getOperand(0).isReg() &&
19267 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19268 : MI->getOperand(1).isReg() &&
19269 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19270 : MI->getOperand(2).isReg() &&
19271 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19272 : // (V6_vaddwsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19273 : AsmString = "$\x01 = vaddw($\x02,$\x03):sat";
19274 : break;
19275 : }
19276 : return false;
19277 : case Hexagon::V6_vaddwsat_dv:
19278 : if (MI->getNumOperands() == 3 &&
19279 : MI->getOperand(0).isReg() &&
19280 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19281 : MI->getOperand(1).isReg() &&
19282 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
19283 : MI->getOperand(2).isReg() &&
19284 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
19285 : // (V6_vaddwsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
19286 : AsmString = "$\x01 = vaddw($\x02,$\x03):sat";
19287 : break;
19288 : }
19289 : return false;
19290 : case Hexagon::V6_vandnqrt:
19291 : if (MI->getNumOperands() == 3 &&
19292 : MI->getOperand(0).isReg() &&
19293 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19294 : MI->getOperand(1).isReg() &&
19295 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
19296 : MI->getOperand(2).isReg() &&
19297 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19298 : // (V6_vandnqrt HvxVR:$Vd32, HvxQR:$Qu4, IntRegs:$Rt32)
19299 : AsmString = "$\x01.ub = vand(!$\x02.ub,$\x03.ub)";
19300 : break;
19301 : }
19302 : return false;
19303 : case Hexagon::V6_vandnqrt_acc:
19304 : if (MI->getNumOperands() == 4 &&
19305 : MI->getOperand(0).isReg() &&
19306 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19307 : MI->getOperand(2).isReg() &&
19308 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(2).getReg()) &&
19309 : MI->getOperand(3).isReg() &&
19310 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19311 : // (V6_vandnqrt_acc HvxVR:$Vx32, HvxQR:$Qu4, IntRegs:$Rt32)
19312 : AsmString = "$\x01.ub |= vand(!$\x03.ub,$\x04.ub)";
19313 : break;
19314 : }
19315 : return false;
19316 : case Hexagon::V6_vandqrt:
19317 : if (MI->getNumOperands() == 3 &&
19318 : MI->getOperand(0).isReg() &&
19319 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19320 : MI->getOperand(1).isReg() &&
19321 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
19322 : MI->getOperand(2).isReg() &&
19323 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19324 : // (V6_vandqrt HvxVR:$Vd32, HvxQR:$Qu4, IntRegs:$Rt32)
19325 : AsmString = "$\x01.ub = vand($\x02.ub,$\x03.ub)";
19326 : break;
19327 : }
19328 : return false;
19329 : case Hexagon::V6_vandqrt_acc:
19330 : if (MI->getNumOperands() == 4 &&
19331 : MI->getOperand(0).isReg() &&
19332 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19333 : MI->getOperand(2).isReg() &&
19334 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(2).getReg()) &&
19335 : MI->getOperand(3).isReg() &&
19336 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19337 : // (V6_vandqrt_acc HvxVR:$Vx32, HvxQR:$Qu4, IntRegs:$Rt32)
19338 : AsmString = "$\x01.ub |= vand($\x03.ub,$\x04.ub)";
19339 : break;
19340 : }
19341 : return false;
19342 : case Hexagon::V6_vandvrt:
19343 : if (MI->getNumOperands() == 3 &&
19344 : MI->getOperand(0).isReg() &&
19345 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
19346 : MI->getOperand(1).isReg() &&
19347 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19348 : MI->getOperand(2).isReg() &&
19349 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19350 : // (V6_vandvrt HvxQR:$Qd4, HvxVR:$Vu32, IntRegs:$Rt32)
19351 : AsmString = "$\x01.ub = vand($\x02.ub,$\x03.ub)";
19352 : break;
19353 : }
19354 : return false;
19355 : case Hexagon::V6_vandvrt_acc:
19356 : if (MI->getNumOperands() == 4 &&
19357 : MI->getOperand(0).isReg() &&
19358 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
19359 : MI->getOperand(2).isReg() &&
19360 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19361 : MI->getOperand(3).isReg() &&
19362 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19363 : // (V6_vandvrt_acc HvxQR:$Qx4, HvxVR:$Vu32, IntRegs:$Rt32)
19364 : AsmString = "$\x01.ub |= vand($\x03.ub,$\x04.ub)";
19365 : break;
19366 : }
19367 : return false;
19368 : case Hexagon::V6_vaslh:
19369 : if (MI->getNumOperands() == 3 &&
19370 : MI->getOperand(0).isReg() &&
19371 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19372 : MI->getOperand(1).isReg() &&
19373 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19374 : MI->getOperand(2).isReg() &&
19375 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19376 : // (V6_vaslh HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
19377 : AsmString = "$\x01 = vaslh($\x02,$\x03)";
19378 : break;
19379 : }
19380 : return false;
19381 : case Hexagon::V6_vaslh_acc:
19382 : if (MI->getNumOperands() == 4 &&
19383 : MI->getOperand(0).isReg() &&
19384 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19385 : MI->getOperand(2).isReg() &&
19386 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19387 : MI->getOperand(3).isReg() &&
19388 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19389 : // (V6_vaslh_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
19390 : AsmString = "$\x01 += vaslh($\x03,$\x04)";
19391 : break;
19392 : }
19393 : return false;
19394 : case Hexagon::V6_vaslhv:
19395 : if (MI->getNumOperands() == 3 &&
19396 : MI->getOperand(0).isReg() &&
19397 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19398 : MI->getOperand(1).isReg() &&
19399 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19400 : MI->getOperand(2).isReg() &&
19401 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19402 : // (V6_vaslhv HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19403 : AsmString = "$\x01 = vaslh($\x02,$\x03)";
19404 : break;
19405 : }
19406 : return false;
19407 : case Hexagon::V6_vaslw:
19408 : if (MI->getNumOperands() == 3 &&
19409 : MI->getOperand(0).isReg() &&
19410 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19411 : MI->getOperand(1).isReg() &&
19412 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19413 : MI->getOperand(2).isReg() &&
19414 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19415 : // (V6_vaslw HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
19416 : AsmString = "$\x01 = vaslw($\x02,$\x03)";
19417 : break;
19418 : }
19419 : return false;
19420 : case Hexagon::V6_vaslw_acc:
19421 : if (MI->getNumOperands() == 4 &&
19422 : MI->getOperand(0).isReg() &&
19423 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19424 : MI->getOperand(2).isReg() &&
19425 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19426 : MI->getOperand(3).isReg() &&
19427 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19428 : // (V6_vaslw_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
19429 : AsmString = "$\x01 += vaslw($\x03,$\x04)";
19430 : break;
19431 : }
19432 : return false;
19433 : case Hexagon::V6_vaslwv:
19434 : if (MI->getNumOperands() == 3 &&
19435 : MI->getOperand(0).isReg() &&
19436 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19437 : MI->getOperand(1).isReg() &&
19438 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19439 : MI->getOperand(2).isReg() &&
19440 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19441 : // (V6_vaslwv HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19442 : AsmString = "$\x01 = vaslw($\x02,$\x03)";
19443 : break;
19444 : }
19445 : return false;
19446 : case Hexagon::V6_vasrh:
19447 : if (MI->getNumOperands() == 3 &&
19448 : MI->getOperand(0).isReg() &&
19449 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19450 : MI->getOperand(1).isReg() &&
19451 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19452 : MI->getOperand(2).isReg() &&
19453 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19454 : // (V6_vasrh HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
19455 : AsmString = "$\x01 = vasrh($\x02,$\x03)";
19456 : break;
19457 : }
19458 : return false;
19459 : case Hexagon::V6_vasrh_acc:
19460 : if (MI->getNumOperands() == 4 &&
19461 : MI->getOperand(0).isReg() &&
19462 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19463 : MI->getOperand(2).isReg() &&
19464 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19465 : MI->getOperand(3).isReg() &&
19466 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19467 : // (V6_vasrh_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
19468 : AsmString = "$\x01 += vasrh($\x03,$\x04)";
19469 : break;
19470 : }
19471 : return false;
19472 : case Hexagon::V6_vasrhbrndsat:
19473 : if (MI->getNumOperands() == 4 &&
19474 : MI->getOperand(0).isReg() &&
19475 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19476 : MI->getOperand(1).isReg() &&
19477 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19478 : MI->getOperand(2).isReg() &&
19479 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19480 : MI->getOperand(3).isReg() &&
19481 : MRI.getRegClass(Hexagon::IntRegsLow8RegClassID).contains(MI->getOperand(3).getReg())) {
19482 : // (V6_vasrhbrndsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32, IntRegsLow8:$Rt8)
19483 : AsmString = "$\x01 = vasrhb($\x02,$\x03,$\x04):rnd:sat";
19484 : break;
19485 : }
19486 : return false;
19487 : case Hexagon::V6_vasrhubrndsat:
19488 : if (MI->getNumOperands() == 4 &&
19489 : MI->getOperand(0).isReg() &&
19490 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19491 : MI->getOperand(1).isReg() &&
19492 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19493 : MI->getOperand(2).isReg() &&
19494 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19495 : MI->getOperand(3).isReg() &&
19496 : MRI.getRegClass(Hexagon::IntRegsLow8RegClassID).contains(MI->getOperand(3).getReg())) {
19497 : // (V6_vasrhubrndsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32, IntRegsLow8:$Rt8)
19498 : AsmString = "$\x01 = vasrhub($\x02,$\x03,$\x04):rnd:sat";
19499 : break;
19500 : }
19501 : return false;
19502 : case Hexagon::V6_vasrhubsat:
19503 : if (MI->getNumOperands() == 4 &&
19504 : MI->getOperand(0).isReg() &&
19505 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19506 : MI->getOperand(1).isReg() &&
19507 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19508 : MI->getOperand(2).isReg() &&
19509 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19510 : MI->getOperand(3).isReg() &&
19511 : MRI.getRegClass(Hexagon::IntRegsLow8RegClassID).contains(MI->getOperand(3).getReg())) {
19512 : // (V6_vasrhubsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32, IntRegsLow8:$Rt8)
19513 : AsmString = "$\x01 = vasrhub($\x02,$\x03,$\x04):sat";
19514 : break;
19515 : }
19516 : return false;
19517 : case Hexagon::V6_vasrhv:
19518 : if (MI->getNumOperands() == 3 &&
19519 : MI->getOperand(0).isReg() &&
19520 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19521 : MI->getOperand(1).isReg() &&
19522 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19523 : MI->getOperand(2).isReg() &&
19524 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19525 : // (V6_vasrhv HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19526 : AsmString = "$\x01 = vasrh($\x02,$\x03)";
19527 : break;
19528 : }
19529 : return false;
19530 : case Hexagon::V6_vasrw:
19531 : if (MI->getNumOperands() == 3 &&
19532 : MI->getOperand(0).isReg() &&
19533 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19534 : MI->getOperand(1).isReg() &&
19535 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19536 : MI->getOperand(2).isReg() &&
19537 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19538 : // (V6_vasrw HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
19539 : AsmString = "$\x01 = vasrw($\x02,$\x03)";
19540 : break;
19541 : }
19542 : return false;
19543 : case Hexagon::V6_vasrw_acc:
19544 : if (MI->getNumOperands() == 4 &&
19545 : MI->getOperand(0).isReg() &&
19546 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19547 : MI->getOperand(2).isReg() &&
19548 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19549 : MI->getOperand(3).isReg() &&
19550 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19551 : // (V6_vasrw_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
19552 : AsmString = "$\x01 += vasrw($\x03,$\x04)";
19553 : break;
19554 : }
19555 : return false;
19556 : case Hexagon::V6_vasrwhrndsat:
19557 : if (MI->getNumOperands() == 4 &&
19558 : MI->getOperand(0).isReg() &&
19559 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19560 : MI->getOperand(1).isReg() &&
19561 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19562 : MI->getOperand(2).isReg() &&
19563 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19564 : MI->getOperand(3).isReg() &&
19565 : MRI.getRegClass(Hexagon::IntRegsLow8RegClassID).contains(MI->getOperand(3).getReg())) {
19566 : // (V6_vasrwhrndsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32, IntRegsLow8:$Rt8)
19567 : AsmString = "$\x01 = vasrwh($\x02,$\x03,$\x04):rnd:sat";
19568 : break;
19569 : }
19570 : return false;
19571 : case Hexagon::V6_vasrwuhsat:
19572 : if (MI->getNumOperands() == 4 &&
19573 : MI->getOperand(0).isReg() &&
19574 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19575 : MI->getOperand(1).isReg() &&
19576 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19577 : MI->getOperand(2).isReg() &&
19578 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19579 : MI->getOperand(3).isReg() &&
19580 : MRI.getRegClass(Hexagon::IntRegsLow8RegClassID).contains(MI->getOperand(3).getReg())) {
19581 : // (V6_vasrwuhsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32, IntRegsLow8:$Rt8)
19582 : AsmString = "$\x01 = vasrwuh($\x02,$\x03,$\x04):sat";
19583 : break;
19584 : }
19585 : return false;
19586 : case Hexagon::V6_vasrwv:
19587 : if (MI->getNumOperands() == 3 &&
19588 : MI->getOperand(0).isReg() &&
19589 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19590 : MI->getOperand(1).isReg() &&
19591 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19592 : MI->getOperand(2).isReg() &&
19593 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19594 : // (V6_vasrwv HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19595 : AsmString = "$\x01 = vasrw($\x02,$\x03)";
19596 : break;
19597 : }
19598 : return false;
19599 : case Hexagon::V6_vavgb:
19600 : if (MI->getNumOperands() == 3 &&
19601 : MI->getOperand(0).isReg() &&
19602 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19603 : MI->getOperand(1).isReg() &&
19604 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19605 : MI->getOperand(2).isReg() &&
19606 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19607 : // (V6_vavgb HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19608 : AsmString = "$\x01 = vavgb($\x02,$\x03)";
19609 : break;
19610 : }
19611 : return false;
19612 : case Hexagon::V6_vavgbrnd:
19613 : if (MI->getNumOperands() == 3 &&
19614 : MI->getOperand(0).isReg() &&
19615 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19616 : MI->getOperand(1).isReg() &&
19617 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19618 : MI->getOperand(2).isReg() &&
19619 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19620 : // (V6_vavgbrnd HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19621 : AsmString = "$\x01 = vavgb($\x02,$\x03):rnd";
19622 : break;
19623 : }
19624 : return false;
19625 : case Hexagon::V6_vavgh:
19626 : if (MI->getNumOperands() == 3 &&
19627 : MI->getOperand(0).isReg() &&
19628 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19629 : MI->getOperand(1).isReg() &&
19630 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19631 : MI->getOperand(2).isReg() &&
19632 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19633 : // (V6_vavgh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19634 : AsmString = "$\x01 = vavgh($\x02,$\x03)";
19635 : break;
19636 : }
19637 : return false;
19638 : case Hexagon::V6_vavghrnd:
19639 : if (MI->getNumOperands() == 3 &&
19640 : MI->getOperand(0).isReg() &&
19641 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19642 : MI->getOperand(1).isReg() &&
19643 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19644 : MI->getOperand(2).isReg() &&
19645 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19646 : // (V6_vavghrnd HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19647 : AsmString = "$\x01 = vavgh($\x02,$\x03):rnd";
19648 : break;
19649 : }
19650 : return false;
19651 : case Hexagon::V6_vavgub:
19652 : if (MI->getNumOperands() == 3 &&
19653 : MI->getOperand(0).isReg() &&
19654 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19655 : MI->getOperand(1).isReg() &&
19656 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19657 : MI->getOperand(2).isReg() &&
19658 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19659 : // (V6_vavgub HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19660 : AsmString = "$\x01 = vavgub($\x02,$\x03)";
19661 : break;
19662 : }
19663 : return false;
19664 : case Hexagon::V6_vavgubrnd:
19665 : if (MI->getNumOperands() == 3 &&
19666 : MI->getOperand(0).isReg() &&
19667 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19668 : MI->getOperand(1).isReg() &&
19669 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19670 : MI->getOperand(2).isReg() &&
19671 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19672 : // (V6_vavgubrnd HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19673 : AsmString = "$\x01 = vavgub($\x02,$\x03):rnd";
19674 : break;
19675 : }
19676 : return false;
19677 : case Hexagon::V6_vavguh:
19678 : if (MI->getNumOperands() == 3 &&
19679 : MI->getOperand(0).isReg() &&
19680 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19681 : MI->getOperand(1).isReg() &&
19682 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19683 : MI->getOperand(2).isReg() &&
19684 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19685 : // (V6_vavguh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19686 : AsmString = "$\x01 = vavguh($\x02,$\x03)";
19687 : break;
19688 : }
19689 : return false;
19690 : case Hexagon::V6_vavguhrnd:
19691 : if (MI->getNumOperands() == 3 &&
19692 : MI->getOperand(0).isReg() &&
19693 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19694 : MI->getOperand(1).isReg() &&
19695 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19696 : MI->getOperand(2).isReg() &&
19697 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19698 : // (V6_vavguhrnd HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19699 : AsmString = "$\x01 = vavguh($\x02,$\x03):rnd";
19700 : break;
19701 : }
19702 : return false;
19703 : case Hexagon::V6_vavguw:
19704 : if (MI->getNumOperands() == 3 &&
19705 : MI->getOperand(0).isReg() &&
19706 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19707 : MI->getOperand(1).isReg() &&
19708 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19709 : MI->getOperand(2).isReg() &&
19710 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19711 : // (V6_vavguw HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19712 : AsmString = "$\x01 = vavguw($\x02,$\x03)";
19713 : break;
19714 : }
19715 : return false;
19716 : case Hexagon::V6_vavguwrnd:
19717 : if (MI->getNumOperands() == 3 &&
19718 : MI->getOperand(0).isReg() &&
19719 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19720 : MI->getOperand(1).isReg() &&
19721 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19722 : MI->getOperand(2).isReg() &&
19723 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19724 : // (V6_vavguwrnd HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19725 : AsmString = "$\x01 = vavguw($\x02,$\x03):rnd";
19726 : break;
19727 : }
19728 : return false;
19729 : case Hexagon::V6_vavgw:
19730 : if (MI->getNumOperands() == 3 &&
19731 : MI->getOperand(0).isReg() &&
19732 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19733 : MI->getOperand(1).isReg() &&
19734 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19735 : MI->getOperand(2).isReg() &&
19736 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19737 : // (V6_vavgw HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19738 : AsmString = "$\x01 = vavgw($\x02,$\x03)";
19739 : break;
19740 : }
19741 : return false;
19742 : case Hexagon::V6_vavgwrnd:
19743 : if (MI->getNumOperands() == 3 &&
19744 : MI->getOperand(0).isReg() &&
19745 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19746 : MI->getOperand(1).isReg() &&
19747 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19748 : MI->getOperand(2).isReg() &&
19749 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19750 : // (V6_vavgwrnd HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19751 : AsmString = "$\x01 = vavgw($\x02,$\x03):rnd";
19752 : break;
19753 : }
19754 : return false;
19755 : case Hexagon::V6_vcl0h:
19756 : if (MI->getNumOperands() == 2 &&
19757 : MI->getOperand(0).isReg() &&
19758 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19759 : MI->getOperand(1).isReg() &&
19760 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
19761 : // (V6_vcl0h HvxVR:$Vd32, HvxVR:$Vu32)
19762 : AsmString = "$\x01 = vcl0h($\x02)";
19763 : break;
19764 : }
19765 : return false;
19766 : case Hexagon::V6_vcl0w:
19767 : if (MI->getNumOperands() == 2 &&
19768 : MI->getOperand(0).isReg() &&
19769 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19770 : MI->getOperand(1).isReg() &&
19771 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
19772 : // (V6_vcl0w HvxVR:$Vd32, HvxVR:$Vu32)
19773 : AsmString = "$\x01 = vcl0w($\x02)";
19774 : break;
19775 : }
19776 : return false;
19777 : case Hexagon::V6_vdealb:
19778 : if (MI->getNumOperands() == 2 &&
19779 : MI->getOperand(0).isReg() &&
19780 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19781 : MI->getOperand(1).isReg() &&
19782 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
19783 : // (V6_vdealb HvxVR:$Vd32, HvxVR:$Vu32)
19784 : AsmString = "$\x01 = vdealb($\x02)";
19785 : break;
19786 : }
19787 : return false;
19788 : case Hexagon::V6_vdealb4w:
19789 : if (MI->getNumOperands() == 3 &&
19790 : MI->getOperand(0).isReg() &&
19791 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19792 : MI->getOperand(1).isReg() &&
19793 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19794 : MI->getOperand(2).isReg() &&
19795 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
19796 : // (V6_vdealb4w HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
19797 : AsmString = "$\x01 = vdealb4w($\x02,$\x03)";
19798 : break;
19799 : }
19800 : return false;
19801 : case Hexagon::V6_vdealh:
19802 : if (MI->getNumOperands() == 2 &&
19803 : MI->getOperand(0).isReg() &&
19804 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19805 : MI->getOperand(1).isReg() &&
19806 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
19807 : // (V6_vdealh HvxVR:$Vd32, HvxVR:$Vu32)
19808 : AsmString = "$\x01 = vdealh($\x02)";
19809 : break;
19810 : }
19811 : return false;
19812 : case Hexagon::V6_vdmpybus:
19813 : if (MI->getNumOperands() == 3 &&
19814 : MI->getOperand(0).isReg() &&
19815 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19816 : MI->getOperand(1).isReg() &&
19817 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19818 : MI->getOperand(2).isReg() &&
19819 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19820 : // (V6_vdmpybus HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
19821 : AsmString = "$\x01 = vdmpybus($\x02,$\x03)";
19822 : break;
19823 : }
19824 : return false;
19825 : case Hexagon::V6_vdmpybus_acc:
19826 : if (MI->getNumOperands() == 4 &&
19827 : MI->getOperand(0).isReg() &&
19828 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19829 : MI->getOperand(2).isReg() &&
19830 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19831 : MI->getOperand(3).isReg() &&
19832 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19833 : // (V6_vdmpybus_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
19834 : AsmString = "$\x01 += vdmpybus($\x03,$\x04)";
19835 : break;
19836 : }
19837 : return false;
19838 : case Hexagon::V6_vdmpybus_dv:
19839 : if (MI->getNumOperands() == 3 &&
19840 : MI->getOperand(0).isReg() &&
19841 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19842 : MI->getOperand(1).isReg() &&
19843 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
19844 : MI->getOperand(2).isReg() &&
19845 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19846 : // (V6_vdmpybus_dv HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32)
19847 : AsmString = "$\x01 = vdmpybus($\x02,$\x03)";
19848 : break;
19849 : }
19850 : return false;
19851 : case Hexagon::V6_vdmpybus_dv_acc:
19852 : if (MI->getNumOperands() == 4 &&
19853 : MI->getOperand(0).isReg() &&
19854 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19855 : MI->getOperand(2).isReg() &&
19856 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
19857 : MI->getOperand(3).isReg() &&
19858 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19859 : // (V6_vdmpybus_dv_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32)
19860 : AsmString = "$\x01 += vdmpybus($\x03,$\x04)";
19861 : break;
19862 : }
19863 : return false;
19864 : case Hexagon::V6_vdmpyhb:
19865 : if (MI->getNumOperands() == 3 &&
19866 : MI->getOperand(0).isReg() &&
19867 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19868 : MI->getOperand(1).isReg() &&
19869 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19870 : MI->getOperand(2).isReg() &&
19871 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19872 : // (V6_vdmpyhb HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
19873 : AsmString = "$\x01 = vdmpyhb($\x02,$\x03)";
19874 : break;
19875 : }
19876 : return false;
19877 : case Hexagon::V6_vdmpyhb_acc:
19878 : if (MI->getNumOperands() == 4 &&
19879 : MI->getOperand(0).isReg() &&
19880 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19881 : MI->getOperand(2).isReg() &&
19882 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19883 : MI->getOperand(3).isReg() &&
19884 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19885 : // (V6_vdmpyhb_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
19886 : AsmString = "$\x01 += vdmpyhb($\x03,$\x04)";
19887 : break;
19888 : }
19889 : return false;
19890 : case Hexagon::V6_vdmpyhb_dv:
19891 : if (MI->getNumOperands() == 3 &&
19892 : MI->getOperand(0).isReg() &&
19893 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19894 : MI->getOperand(1).isReg() &&
19895 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
19896 : MI->getOperand(2).isReg() &&
19897 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19898 : // (V6_vdmpyhb_dv HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32)
19899 : AsmString = "$\x01 = vdmpyhb($\x02,$\x03)";
19900 : break;
19901 : }
19902 : return false;
19903 : case Hexagon::V6_vdmpyhb_dv_acc:
19904 : if (MI->getNumOperands() == 4 &&
19905 : MI->getOperand(0).isReg() &&
19906 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
19907 : MI->getOperand(2).isReg() &&
19908 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
19909 : MI->getOperand(3).isReg() &&
19910 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19911 : // (V6_vdmpyhb_dv_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32)
19912 : AsmString = "$\x01 += vdmpyhb($\x03,$\x04)";
19913 : break;
19914 : }
19915 : return false;
19916 : case Hexagon::V6_vdmpyhisat:
19917 : if (MI->getNumOperands() == 3 &&
19918 : MI->getOperand(0).isReg() &&
19919 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19920 : MI->getOperand(1).isReg() &&
19921 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
19922 : MI->getOperand(2).isReg() &&
19923 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19924 : // (V6_vdmpyhisat HvxVR:$Vd32, HvxWR:$Vuu32, IntRegs:$Rt32)
19925 : AsmString = "$\x01 = vdmpyh($\x02,$\x03):sat";
19926 : break;
19927 : }
19928 : return false;
19929 : case Hexagon::V6_vdmpyhisat_acc:
19930 : if (MI->getNumOperands() == 4 &&
19931 : MI->getOperand(0).isReg() &&
19932 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19933 : MI->getOperand(2).isReg() &&
19934 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
19935 : MI->getOperand(3).isReg() &&
19936 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19937 : // (V6_vdmpyhisat_acc HvxVR:$Vx32, HvxWR:$Vuu32, IntRegs:$Rt32)
19938 : AsmString = "$\x01 += vdmpyh($\x03,$\x04):sat";
19939 : break;
19940 : }
19941 : return false;
19942 : case Hexagon::V6_vdmpyhsat:
19943 : if (MI->getNumOperands() == 3 &&
19944 : MI->getOperand(0).isReg() &&
19945 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19946 : MI->getOperand(1).isReg() &&
19947 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
19948 : MI->getOperand(2).isReg() &&
19949 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19950 : // (V6_vdmpyhsat HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
19951 : AsmString = "$\x01 = vdmpyh($\x02,$\x03):sat";
19952 : break;
19953 : }
19954 : return false;
19955 : case Hexagon::V6_vdmpyhsat_acc:
19956 : if (MI->getNumOperands() == 4 &&
19957 : MI->getOperand(0).isReg() &&
19958 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19959 : MI->getOperand(2).isReg() &&
19960 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
19961 : MI->getOperand(3).isReg() &&
19962 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19963 : // (V6_vdmpyhsat_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
19964 : AsmString = "$\x01 += vdmpyh($\x03,$\x04):sat";
19965 : break;
19966 : }
19967 : return false;
19968 : case Hexagon::V6_vdmpyhsuisat:
19969 : if (MI->getNumOperands() == 3 &&
19970 : MI->getOperand(0).isReg() &&
19971 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19972 : MI->getOperand(1).isReg() &&
19973 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
19974 : MI->getOperand(2).isReg() &&
19975 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
19976 : // (V6_vdmpyhsuisat HvxVR:$Vd32, HvxWR:$Vuu32, IntRegs:$Rt32)
19977 : AsmString = "$\x01 = vdmpyhsu($\x02,$\x03,#1):sat";
19978 : break;
19979 : }
19980 : return false;
19981 : case Hexagon::V6_vdmpyhsuisat_acc:
19982 : if (MI->getNumOperands() == 4 &&
19983 : MI->getOperand(0).isReg() &&
19984 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19985 : MI->getOperand(2).isReg() &&
19986 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
19987 : MI->getOperand(3).isReg() &&
19988 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
19989 : // (V6_vdmpyhsuisat_acc HvxVR:$Vx32, HvxWR:$Vuu32, IntRegs:$Rt32)
19990 : AsmString = "$\x01 += vdmpyhsu($\x03,$\x04,#1):sat";
19991 : break;
19992 : }
19993 : return false;
19994 : case Hexagon::V6_vdmpyhsusat:
19995 : if (MI->getNumOperands() == 3 &&
19996 : MI->getOperand(0).isReg() &&
19997 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
19998 : MI->getOperand(1).isReg() &&
19999 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20000 : MI->getOperand(2).isReg() &&
20001 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20002 : // (V6_vdmpyhsusat HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
20003 : AsmString = "$\x01 = vdmpyhsu($\x02,$\x03):sat";
20004 : break;
20005 : }
20006 : return false;
20007 : case Hexagon::V6_vdmpyhsusat_acc:
20008 : if (MI->getNumOperands() == 4 &&
20009 : MI->getOperand(0).isReg() &&
20010 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20011 : MI->getOperand(2).isReg() &&
20012 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20013 : MI->getOperand(3).isReg() &&
20014 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20015 : // (V6_vdmpyhsusat_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
20016 : AsmString = "$\x01 += vdmpyhsu($\x03,$\x04):sat";
20017 : break;
20018 : }
20019 : return false;
20020 : case Hexagon::V6_vdmpyhvsat:
20021 : if (MI->getNumOperands() == 3 &&
20022 : MI->getOperand(0).isReg() &&
20023 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20024 : MI->getOperand(1).isReg() &&
20025 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20026 : MI->getOperand(2).isReg() &&
20027 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20028 : // (V6_vdmpyhvsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20029 : AsmString = "$\x01 = vdmpyh($\x02,$\x03):sat";
20030 : break;
20031 : }
20032 : return false;
20033 : case Hexagon::V6_vdmpyhvsat_acc:
20034 : if (MI->getNumOperands() == 4 &&
20035 : MI->getOperand(0).isReg() &&
20036 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20037 : MI->getOperand(2).isReg() &&
20038 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20039 : MI->getOperand(3).isReg() &&
20040 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20041 : // (V6_vdmpyhvsat_acc HvxVR:$Vx32, HvxVR:$Vu32, HvxVR:$Vv32)
20042 : AsmString = "$\x01 += vdmpyh($\x03,$\x04):sat";
20043 : break;
20044 : }
20045 : return false;
20046 : case Hexagon::V6_vdsaduh:
20047 : if (MI->getNumOperands() == 3 &&
20048 : MI->getOperand(0).isReg() &&
20049 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20050 : MI->getOperand(1).isReg() &&
20051 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
20052 : MI->getOperand(2).isReg() &&
20053 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20054 : // (V6_vdsaduh HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32)
20055 : AsmString = "$\x01 = vdsaduh($\x02,$\x03)";
20056 : break;
20057 : }
20058 : return false;
20059 : case Hexagon::V6_vdsaduh_acc:
20060 : if (MI->getNumOperands() == 4 &&
20061 : MI->getOperand(0).isReg() &&
20062 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20063 : MI->getOperand(2).isReg() &&
20064 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
20065 : MI->getOperand(3).isReg() &&
20066 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20067 : // (V6_vdsaduh_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32)
20068 : AsmString = "$\x01 += vdsaduh($\x03,$\x04)";
20069 : break;
20070 : }
20071 : return false;
20072 : case Hexagon::V6_veqb:
20073 : if (MI->getNumOperands() == 3 &&
20074 : MI->getOperand(0).isReg() &&
20075 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20076 : MI->getOperand(1).isReg() &&
20077 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20078 : MI->getOperand(2).isReg() &&
20079 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20080 : // (V6_veqb HvxQR:$Qd4, HvxVR:$Vu32, HvxVR:$Vv32)
20081 : AsmString = "$\x01 = vcmp.eq($\x02.ub,$\x03.ub)";
20082 : break;
20083 : }
20084 : return false;
20085 : case Hexagon::V6_veqb_and:
20086 : if (MI->getNumOperands() == 4 &&
20087 : MI->getOperand(0).isReg() &&
20088 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20089 : MI->getOperand(2).isReg() &&
20090 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20091 : MI->getOperand(3).isReg() &&
20092 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20093 : // (V6_veqb_and HvxQR:$Qx4, HvxVR:$Vu32, HvxVR:$Vv32)
20094 : AsmString = "$\x01 &= vcmp.eq($\x03.ub,$\x04.ub)";
20095 : break;
20096 : }
20097 : return false;
20098 : case Hexagon::V6_veqb_or:
20099 : if (MI->getNumOperands() == 4 &&
20100 : MI->getOperand(0).isReg() &&
20101 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20102 : MI->getOperand(2).isReg() &&
20103 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20104 : MI->getOperand(3).isReg() &&
20105 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20106 : // (V6_veqb_or HvxQR:$Qx4, HvxVR:$Vu32, HvxVR:$Vv32)
20107 : AsmString = "$\x01 |= vcmp.eq($\x03.ub,$\x04.ub)";
20108 : break;
20109 : }
20110 : return false;
20111 : case Hexagon::V6_veqb_xor:
20112 : if (MI->getNumOperands() == 4 &&
20113 : MI->getOperand(0).isReg() &&
20114 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20115 : MI->getOperand(2).isReg() &&
20116 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20117 : MI->getOperand(3).isReg() &&
20118 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20119 : // (V6_veqb_xor HvxQR:$Qx4, HvxVR:$Vu32, HvxVR:$Vv32)
20120 : AsmString = "$\x01 ^= vcmp.eq($\x03.ub,$\x04.ub)";
20121 : break;
20122 : }
20123 : return false;
20124 : case Hexagon::V6_veqh:
20125 : if (MI->getNumOperands() == 3 &&
20126 : MI->getOperand(0).isReg() &&
20127 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20128 : MI->getOperand(1).isReg() &&
20129 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20130 : MI->getOperand(2).isReg() &&
20131 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20132 : // (V6_veqh HvxQR:$Qd4, HvxVR:$Vu32, HvxVR:$Vv32)
20133 : AsmString = "$\x01 = vcmp.eq($\x02.uh,$\x03.uh)";
20134 : break;
20135 : }
20136 : return false;
20137 : case Hexagon::V6_veqh_and:
20138 : if (MI->getNumOperands() == 4 &&
20139 : MI->getOperand(0).isReg() &&
20140 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20141 : MI->getOperand(2).isReg() &&
20142 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20143 : MI->getOperand(3).isReg() &&
20144 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20145 : // (V6_veqh_and HvxQR:$Qx4, HvxVR:$Vu32, HvxVR:$Vv32)
20146 : AsmString = "$\x01 &= vcmp.eq($\x03.uh,$\x04.uh)";
20147 : break;
20148 : }
20149 : return false;
20150 : case Hexagon::V6_veqh_or:
20151 : if (MI->getNumOperands() == 4 &&
20152 : MI->getOperand(0).isReg() &&
20153 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20154 : MI->getOperand(2).isReg() &&
20155 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20156 : MI->getOperand(3).isReg() &&
20157 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20158 : // (V6_veqh_or HvxQR:$Qx4, HvxVR:$Vu32, HvxVR:$Vv32)
20159 : AsmString = "$\x01 |= vcmp.eq($\x03.uh,$\x04.uh)";
20160 : break;
20161 : }
20162 : return false;
20163 : case Hexagon::V6_veqh_xor:
20164 : if (MI->getNumOperands() == 4 &&
20165 : MI->getOperand(0).isReg() &&
20166 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20167 : MI->getOperand(2).isReg() &&
20168 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20169 : MI->getOperand(3).isReg() &&
20170 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20171 : // (V6_veqh_xor HvxQR:$Qx4, HvxVR:$Vu32, HvxVR:$Vv32)
20172 : AsmString = "$\x01 ^= vcmp.eq($\x03.uh,$\x04.uh)";
20173 : break;
20174 : }
20175 : return false;
20176 : case Hexagon::V6_veqw:
20177 : if (MI->getNumOperands() == 3 &&
20178 : MI->getOperand(0).isReg() &&
20179 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20180 : MI->getOperand(1).isReg() &&
20181 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20182 : MI->getOperand(2).isReg() &&
20183 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20184 : // (V6_veqw HvxQR:$Qd4, HvxVR:$Vu32, HvxVR:$Vv32)
20185 : AsmString = "$\x01 = vcmp.eq($\x02.uw,$\x03.uw)";
20186 : break;
20187 : }
20188 : return false;
20189 : case Hexagon::V6_veqw_and:
20190 : if (MI->getNumOperands() == 4 &&
20191 : MI->getOperand(0).isReg() &&
20192 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20193 : MI->getOperand(2).isReg() &&
20194 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20195 : MI->getOperand(3).isReg() &&
20196 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20197 : // (V6_veqw_and HvxQR:$Qx4, HvxVR:$Vu32, HvxVR:$Vv32)
20198 : AsmString = "$\x01 &= vcmp.eq($\x03.uw,$\x04.uw)";
20199 : break;
20200 : }
20201 : return false;
20202 : case Hexagon::V6_veqw_or:
20203 : if (MI->getNumOperands() == 4 &&
20204 : MI->getOperand(0).isReg() &&
20205 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20206 : MI->getOperand(2).isReg() &&
20207 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20208 : MI->getOperand(3).isReg() &&
20209 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20210 : // (V6_veqw_or HvxQR:$Qx4, HvxVR:$Vu32, HvxVR:$Vv32)
20211 : AsmString = "$\x01 |= vcmp.eq($\x03.uw,$\x04.uw)";
20212 : break;
20213 : }
20214 : return false;
20215 : case Hexagon::V6_veqw_xor:
20216 : if (MI->getNumOperands() == 4 &&
20217 : MI->getOperand(0).isReg() &&
20218 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
20219 : MI->getOperand(2).isReg() &&
20220 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20221 : MI->getOperand(3).isReg() &&
20222 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20223 : // (V6_veqw_xor HvxQR:$Qx4, HvxVR:$Vu32, HvxVR:$Vv32)
20224 : AsmString = "$\x01 ^= vcmp.eq($\x03.uw,$\x04.uw)";
20225 : break;
20226 : }
20227 : return false;
20228 : case Hexagon::V6_vlsrh:
20229 : if (MI->getNumOperands() == 3 &&
20230 : MI->getOperand(0).isReg() &&
20231 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20232 : MI->getOperand(1).isReg() &&
20233 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20234 : MI->getOperand(2).isReg() &&
20235 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20236 : // (V6_vlsrh HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
20237 : AsmString = "$\x01 = vlsrh($\x02,$\x03)";
20238 : break;
20239 : }
20240 : return false;
20241 : case Hexagon::V6_vlsrhv:
20242 : if (MI->getNumOperands() == 3 &&
20243 : MI->getOperand(0).isReg() &&
20244 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20245 : MI->getOperand(1).isReg() &&
20246 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20247 : MI->getOperand(2).isReg() &&
20248 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20249 : // (V6_vlsrhv HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20250 : AsmString = "$\x01 = vlsrh($\x02,$\x03)";
20251 : break;
20252 : }
20253 : return false;
20254 : case Hexagon::V6_vlsrw:
20255 : if (MI->getNumOperands() == 3 &&
20256 : MI->getOperand(0).isReg() &&
20257 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20258 : MI->getOperand(1).isReg() &&
20259 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20260 : MI->getOperand(2).isReg() &&
20261 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20262 : // (V6_vlsrw HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
20263 : AsmString = "$\x01 = vlsrw($\x02,$\x03)";
20264 : break;
20265 : }
20266 : return false;
20267 : case Hexagon::V6_vlsrwv:
20268 : if (MI->getNumOperands() == 3 &&
20269 : MI->getOperand(0).isReg() &&
20270 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20271 : MI->getOperand(1).isReg() &&
20272 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20273 : MI->getOperand(2).isReg() &&
20274 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20275 : // (V6_vlsrwv HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20276 : AsmString = "$\x01 = vlsrw($\x02,$\x03)";
20277 : break;
20278 : }
20279 : return false;
20280 : case Hexagon::V6_vmaxb:
20281 : if (MI->getNumOperands() == 3 &&
20282 : MI->getOperand(0).isReg() &&
20283 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20284 : MI->getOperand(1).isReg() &&
20285 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20286 : MI->getOperand(2).isReg() &&
20287 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20288 : // (V6_vmaxb HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20289 : AsmString = "$\x01 = vmaxb($\x02,$\x03)";
20290 : break;
20291 : }
20292 : return false;
20293 : case Hexagon::V6_vmaxh:
20294 : if (MI->getNumOperands() == 3 &&
20295 : MI->getOperand(0).isReg() &&
20296 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20297 : MI->getOperand(1).isReg() &&
20298 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20299 : MI->getOperand(2).isReg() &&
20300 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20301 : // (V6_vmaxh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20302 : AsmString = "$\x01 = vmaxh($\x02,$\x03)";
20303 : break;
20304 : }
20305 : return false;
20306 : case Hexagon::V6_vmaxub:
20307 : if (MI->getNumOperands() == 3 &&
20308 : MI->getOperand(0).isReg() &&
20309 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20310 : MI->getOperand(1).isReg() &&
20311 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20312 : MI->getOperand(2).isReg() &&
20313 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20314 : // (V6_vmaxub HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20315 : AsmString = "$\x01 = vmaxub($\x02,$\x03)";
20316 : break;
20317 : }
20318 : return false;
20319 : case Hexagon::V6_vmaxuh:
20320 : if (MI->getNumOperands() == 3 &&
20321 : MI->getOperand(0).isReg() &&
20322 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20323 : MI->getOperand(1).isReg() &&
20324 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20325 : MI->getOperand(2).isReg() &&
20326 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20327 : // (V6_vmaxuh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20328 : AsmString = "$\x01 = vmaxuh($\x02,$\x03)";
20329 : break;
20330 : }
20331 : return false;
20332 : case Hexagon::V6_vmaxw:
20333 : if (MI->getNumOperands() == 3 &&
20334 : MI->getOperand(0).isReg() &&
20335 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20336 : MI->getOperand(1).isReg() &&
20337 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20338 : MI->getOperand(2).isReg() &&
20339 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20340 : // (V6_vmaxw HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20341 : AsmString = "$\x01 = vmaxw($\x02,$\x03)";
20342 : break;
20343 : }
20344 : return false;
20345 : case Hexagon::V6_vminb:
20346 : if (MI->getNumOperands() == 3 &&
20347 : MI->getOperand(0).isReg() &&
20348 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20349 : MI->getOperand(1).isReg() &&
20350 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20351 : MI->getOperand(2).isReg() &&
20352 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20353 : // (V6_vminb HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20354 : AsmString = "$\x01 = vminb($\x02,$\x03)";
20355 : break;
20356 : }
20357 : return false;
20358 : case Hexagon::V6_vminh:
20359 : if (MI->getNumOperands() == 3 &&
20360 : MI->getOperand(0).isReg() &&
20361 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20362 : MI->getOperand(1).isReg() &&
20363 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20364 : MI->getOperand(2).isReg() &&
20365 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20366 : // (V6_vminh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20367 : AsmString = "$\x01 = vminh($\x02,$\x03)";
20368 : break;
20369 : }
20370 : return false;
20371 : case Hexagon::V6_vminub:
20372 : if (MI->getNumOperands() == 3 &&
20373 : MI->getOperand(0).isReg() &&
20374 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20375 : MI->getOperand(1).isReg() &&
20376 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20377 : MI->getOperand(2).isReg() &&
20378 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20379 : // (V6_vminub HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20380 : AsmString = "$\x01 = vminub($\x02,$\x03)";
20381 : break;
20382 : }
20383 : return false;
20384 : case Hexagon::V6_vminuh:
20385 : if (MI->getNumOperands() == 3 &&
20386 : MI->getOperand(0).isReg() &&
20387 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20388 : MI->getOperand(1).isReg() &&
20389 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20390 : MI->getOperand(2).isReg() &&
20391 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20392 : // (V6_vminuh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20393 : AsmString = "$\x01 = vminuh($\x02,$\x03)";
20394 : break;
20395 : }
20396 : return false;
20397 : case Hexagon::V6_vminw:
20398 : if (MI->getNumOperands() == 3 &&
20399 : MI->getOperand(0).isReg() &&
20400 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20401 : MI->getOperand(1).isReg() &&
20402 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20403 : MI->getOperand(2).isReg() &&
20404 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20405 : // (V6_vminw HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20406 : AsmString = "$\x01 = vminw($\x02,$\x03)";
20407 : break;
20408 : }
20409 : return false;
20410 : case Hexagon::V6_vmpabus:
20411 : if (MI->getNumOperands() == 3 &&
20412 : MI->getOperand(0).isReg() &&
20413 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20414 : MI->getOperand(1).isReg() &&
20415 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
20416 : MI->getOperand(2).isReg() &&
20417 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20418 : // (V6_vmpabus HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32)
20419 : AsmString = "$\x01 = vmpabus($\x02,$\x03)";
20420 : break;
20421 : }
20422 : return false;
20423 : case Hexagon::V6_vmpabus_acc:
20424 : if (MI->getNumOperands() == 4 &&
20425 : MI->getOperand(0).isReg() &&
20426 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20427 : MI->getOperand(2).isReg() &&
20428 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
20429 : MI->getOperand(3).isReg() &&
20430 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20431 : // (V6_vmpabus_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32)
20432 : AsmString = "$\x01 += vmpabus($\x03,$\x04)";
20433 : break;
20434 : }
20435 : return false;
20436 : case Hexagon::V6_vmpabusv:
20437 : if (MI->getNumOperands() == 3 &&
20438 : MI->getOperand(0).isReg() &&
20439 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20440 : MI->getOperand(1).isReg() &&
20441 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
20442 : MI->getOperand(2).isReg() &&
20443 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
20444 : // (V6_vmpabusv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
20445 : AsmString = "$\x01 = vmpabus($\x02,$\x03)";
20446 : break;
20447 : }
20448 : return false;
20449 : case Hexagon::V6_vmpabuu:
20450 : if (MI->getNumOperands() == 3 &&
20451 : MI->getOperand(0).isReg() &&
20452 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20453 : MI->getOperand(1).isReg() &&
20454 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
20455 : MI->getOperand(2).isReg() &&
20456 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20457 : // (V6_vmpabuu HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32)
20458 : AsmString = "$\x01 = vmpabuu($\x02,$\x03)";
20459 : break;
20460 : }
20461 : return false;
20462 : case Hexagon::V6_vmpabuu_acc:
20463 : if (MI->getNumOperands() == 4 &&
20464 : MI->getOperand(0).isReg() &&
20465 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20466 : MI->getOperand(2).isReg() &&
20467 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
20468 : MI->getOperand(3).isReg() &&
20469 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20470 : // (V6_vmpabuu_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32)
20471 : AsmString = "$\x01 += vmpabuu($\x03,$\x04)";
20472 : break;
20473 : }
20474 : return false;
20475 : case Hexagon::V6_vmpabuuv:
20476 : if (MI->getNumOperands() == 3 &&
20477 : MI->getOperand(0).isReg() &&
20478 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20479 : MI->getOperand(1).isReg() &&
20480 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
20481 : MI->getOperand(2).isReg() &&
20482 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
20483 : // (V6_vmpabuuv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
20484 : AsmString = "$\x01 = vmpabuu($\x02,$\x03)";
20485 : break;
20486 : }
20487 : return false;
20488 : case Hexagon::V6_vmpahb:
20489 : if (MI->getNumOperands() == 3 &&
20490 : MI->getOperand(0).isReg() &&
20491 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20492 : MI->getOperand(1).isReg() &&
20493 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
20494 : MI->getOperand(2).isReg() &&
20495 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20496 : // (V6_vmpahb HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32)
20497 : AsmString = "$\x01 = vmpahb($\x02,$\x03)";
20498 : break;
20499 : }
20500 : return false;
20501 : case Hexagon::V6_vmpahb_acc:
20502 : if (MI->getNumOperands() == 4 &&
20503 : MI->getOperand(0).isReg() &&
20504 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20505 : MI->getOperand(2).isReg() &&
20506 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
20507 : MI->getOperand(3).isReg() &&
20508 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20509 : // (V6_vmpahb_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32)
20510 : AsmString = "$\x01 += vmpahb($\x03,$\x04)";
20511 : break;
20512 : }
20513 : return false;
20514 : case Hexagon::V6_vmpauhb:
20515 : if (MI->getNumOperands() == 3 &&
20516 : MI->getOperand(0).isReg() &&
20517 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20518 : MI->getOperand(1).isReg() &&
20519 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
20520 : MI->getOperand(2).isReg() &&
20521 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20522 : // (V6_vmpauhb HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32)
20523 : AsmString = "$\x01 = vmpauhb($\x02,$\x03)";
20524 : break;
20525 : }
20526 : return false;
20527 : case Hexagon::V6_vmpauhb_acc:
20528 : if (MI->getNumOperands() == 4 &&
20529 : MI->getOperand(0).isReg() &&
20530 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20531 : MI->getOperand(2).isReg() &&
20532 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
20533 : MI->getOperand(3).isReg() &&
20534 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20535 : // (V6_vmpauhb_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32)
20536 : AsmString = "$\x01 += vmpauhb($\x03,$\x04)";
20537 : break;
20538 : }
20539 : return false;
20540 : case Hexagon::V6_vmpybus:
20541 : if (MI->getNumOperands() == 3 &&
20542 : MI->getOperand(0).isReg() &&
20543 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20544 : MI->getOperand(1).isReg() &&
20545 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20546 : MI->getOperand(2).isReg() &&
20547 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20548 : // (V6_vmpybus HvxWR:$Vdd32, HvxVR:$Vu32, IntRegs:$Rt32)
20549 : AsmString = "$\x01 = vmpybus($\x02,$\x03)";
20550 : break;
20551 : }
20552 : return false;
20553 : case Hexagon::V6_vmpybus_acc:
20554 : if (MI->getNumOperands() == 4 &&
20555 : MI->getOperand(0).isReg() &&
20556 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20557 : MI->getOperand(2).isReg() &&
20558 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20559 : MI->getOperand(3).isReg() &&
20560 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20561 : // (V6_vmpybus_acc HvxWR:$Vxx32, HvxVR:$Vu32, IntRegs:$Rt32)
20562 : AsmString = "$\x01 += vmpybus($\x03,$\x04)";
20563 : break;
20564 : }
20565 : return false;
20566 : case Hexagon::V6_vmpybusv:
20567 : if (MI->getNumOperands() == 3 &&
20568 : MI->getOperand(0).isReg() &&
20569 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20570 : MI->getOperand(1).isReg() &&
20571 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20572 : MI->getOperand(2).isReg() &&
20573 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20574 : // (V6_vmpybusv HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
20575 : AsmString = "$\x01 = vmpybus($\x02,$\x03)";
20576 : break;
20577 : }
20578 : return false;
20579 : case Hexagon::V6_vmpybusv_acc:
20580 : if (MI->getNumOperands() == 4 &&
20581 : MI->getOperand(0).isReg() &&
20582 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20583 : MI->getOperand(2).isReg() &&
20584 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20585 : MI->getOperand(3).isReg() &&
20586 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20587 : // (V6_vmpybusv_acc HvxWR:$Vxx32, HvxVR:$Vu32, HvxVR:$Vv32)
20588 : AsmString = "$\x01 += vmpybus($\x03,$\x04)";
20589 : break;
20590 : }
20591 : return false;
20592 : case Hexagon::V6_vmpybv:
20593 : if (MI->getNumOperands() == 3 &&
20594 : MI->getOperand(0).isReg() &&
20595 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20596 : MI->getOperand(1).isReg() &&
20597 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20598 : MI->getOperand(2).isReg() &&
20599 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20600 : // (V6_vmpybv HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
20601 : AsmString = "$\x01 = vmpyb($\x02,$\x03)";
20602 : break;
20603 : }
20604 : return false;
20605 : case Hexagon::V6_vmpybv_acc:
20606 : if (MI->getNumOperands() == 4 &&
20607 : MI->getOperand(0).isReg() &&
20608 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20609 : MI->getOperand(2).isReg() &&
20610 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20611 : MI->getOperand(3).isReg() &&
20612 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20613 : // (V6_vmpybv_acc HvxWR:$Vxx32, HvxVR:$Vu32, HvxVR:$Vv32)
20614 : AsmString = "$\x01 += vmpyb($\x03,$\x04)";
20615 : break;
20616 : }
20617 : return false;
20618 : case Hexagon::V6_vmpyewuh:
20619 : if (MI->getNumOperands() == 3 &&
20620 : MI->getOperand(0).isReg() &&
20621 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20622 : MI->getOperand(1).isReg() &&
20623 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20624 : MI->getOperand(2).isReg() &&
20625 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20626 : // (V6_vmpyewuh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20627 : AsmString = "$\x01 = vmpyewuh($\x02,$\x03)";
20628 : break;
20629 : }
20630 : return false;
20631 : case Hexagon::V6_vmpyh:
20632 : if (MI->getNumOperands() == 3 &&
20633 : MI->getOperand(0).isReg() &&
20634 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20635 : MI->getOperand(1).isReg() &&
20636 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20637 : MI->getOperand(2).isReg() &&
20638 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20639 : // (V6_vmpyh HvxWR:$Vdd32, HvxVR:$Vu32, IntRegs:$Rt32)
20640 : AsmString = "$\x01 = vmpyh($\x02,$\x03)";
20641 : break;
20642 : }
20643 : return false;
20644 : case Hexagon::V6_vmpyh_acc:
20645 : if (MI->getNumOperands() == 4 &&
20646 : MI->getOperand(0).isReg() &&
20647 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20648 : MI->getOperand(2).isReg() &&
20649 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20650 : MI->getOperand(3).isReg() &&
20651 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20652 : // (V6_vmpyh_acc HvxWR:$Vxx32, HvxVR:$Vu32, IntRegs:$Rt32)
20653 : AsmString = "$\x01 += vmpyh($\x03,$\x04)";
20654 : break;
20655 : }
20656 : return false;
20657 : case Hexagon::V6_vmpyhsat_acc:
20658 : if (MI->getNumOperands() == 4 &&
20659 : MI->getOperand(0).isReg() &&
20660 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20661 : MI->getOperand(2).isReg() &&
20662 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20663 : MI->getOperand(3).isReg() &&
20664 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20665 : // (V6_vmpyhsat_acc HvxWR:$Vxx32, HvxVR:$Vu32, IntRegs:$Rt32)
20666 : AsmString = "$\x01 += vmpyh($\x03,$\x04):sat";
20667 : break;
20668 : }
20669 : return false;
20670 : case Hexagon::V6_vmpyhsrs:
20671 : if (MI->getNumOperands() == 3 &&
20672 : MI->getOperand(0).isReg() &&
20673 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20674 : MI->getOperand(1).isReg() &&
20675 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20676 : MI->getOperand(2).isReg() &&
20677 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20678 : // (V6_vmpyhsrs HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
20679 : AsmString = "$\x01 = vmpyh($\x02,$\x03):<<1:rnd:sat";
20680 : break;
20681 : }
20682 : return false;
20683 : case Hexagon::V6_vmpyhss:
20684 : if (MI->getNumOperands() == 3 &&
20685 : MI->getOperand(0).isReg() &&
20686 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20687 : MI->getOperand(1).isReg() &&
20688 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20689 : MI->getOperand(2).isReg() &&
20690 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20691 : // (V6_vmpyhss HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
20692 : AsmString = "$\x01 = vmpyh($\x02,$\x03):<<1:sat";
20693 : break;
20694 : }
20695 : return false;
20696 : case Hexagon::V6_vmpyhus:
20697 : if (MI->getNumOperands() == 3 &&
20698 : MI->getOperand(0).isReg() &&
20699 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20700 : MI->getOperand(1).isReg() &&
20701 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20702 : MI->getOperand(2).isReg() &&
20703 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20704 : // (V6_vmpyhus HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
20705 : AsmString = "$\x01 = vmpyhus($\x02,$\x03)";
20706 : break;
20707 : }
20708 : return false;
20709 : case Hexagon::V6_vmpyhus_acc:
20710 : if (MI->getNumOperands() == 4 &&
20711 : MI->getOperand(0).isReg() &&
20712 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20713 : MI->getOperand(2).isReg() &&
20714 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20715 : MI->getOperand(3).isReg() &&
20716 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20717 : // (V6_vmpyhus_acc HvxWR:$Vxx32, HvxVR:$Vu32, HvxVR:$Vv32)
20718 : AsmString = "$\x01 += vmpyhus($\x03,$\x04)";
20719 : break;
20720 : }
20721 : return false;
20722 : case Hexagon::V6_vmpyhv:
20723 : if (MI->getNumOperands() == 3 &&
20724 : MI->getOperand(0).isReg() &&
20725 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20726 : MI->getOperand(1).isReg() &&
20727 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20728 : MI->getOperand(2).isReg() &&
20729 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20730 : // (V6_vmpyhv HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
20731 : AsmString = "$\x01 = vmpyh($\x02,$\x03)";
20732 : break;
20733 : }
20734 : return false;
20735 : case Hexagon::V6_vmpyhv_acc:
20736 : if (MI->getNumOperands() == 4 &&
20737 : MI->getOperand(0).isReg() &&
20738 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20739 : MI->getOperand(2).isReg() &&
20740 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20741 : MI->getOperand(3).isReg() &&
20742 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20743 : // (V6_vmpyhv_acc HvxWR:$Vxx32, HvxVR:$Vu32, HvxVR:$Vv32)
20744 : AsmString = "$\x01 += vmpyh($\x03,$\x04)";
20745 : break;
20746 : }
20747 : return false;
20748 : case Hexagon::V6_vmpyhvsrs:
20749 : if (MI->getNumOperands() == 3 &&
20750 : MI->getOperand(0).isReg() &&
20751 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20752 : MI->getOperand(1).isReg() &&
20753 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20754 : MI->getOperand(2).isReg() &&
20755 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20756 : // (V6_vmpyhvsrs HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20757 : AsmString = "$\x01 = vmpyh($\x02,$\x03):<<1:rnd:sat";
20758 : break;
20759 : }
20760 : return false;
20761 : case Hexagon::V6_vmpyiewh_acc:
20762 : if (MI->getNumOperands() == 4 &&
20763 : MI->getOperand(0).isReg() &&
20764 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20765 : MI->getOperand(2).isReg() &&
20766 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20767 : MI->getOperand(3).isReg() &&
20768 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20769 : // (V6_vmpyiewh_acc HvxVR:$Vx32, HvxVR:$Vu32, HvxVR:$Vv32)
20770 : AsmString = "$\x01 += vmpyiewh($\x03,$\x04)";
20771 : break;
20772 : }
20773 : return false;
20774 : case Hexagon::V6_vmpyiewuh:
20775 : if (MI->getNumOperands() == 3 &&
20776 : MI->getOperand(0).isReg() &&
20777 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20778 : MI->getOperand(1).isReg() &&
20779 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20780 : MI->getOperand(2).isReg() &&
20781 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20782 : // (V6_vmpyiewuh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20783 : AsmString = "$\x01 = vmpyiewuh($\x02,$\x03)";
20784 : break;
20785 : }
20786 : return false;
20787 : case Hexagon::V6_vmpyiewuh_acc:
20788 : if (MI->getNumOperands() == 4 &&
20789 : MI->getOperand(0).isReg() &&
20790 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20791 : MI->getOperand(2).isReg() &&
20792 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20793 : MI->getOperand(3).isReg() &&
20794 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20795 : // (V6_vmpyiewuh_acc HvxVR:$Vx32, HvxVR:$Vu32, HvxVR:$Vv32)
20796 : AsmString = "$\x01 += vmpyiewuh($\x03,$\x04)";
20797 : break;
20798 : }
20799 : return false;
20800 : case Hexagon::V6_vmpyih:
20801 : if (MI->getNumOperands() == 3 &&
20802 : MI->getOperand(0).isReg() &&
20803 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20804 : MI->getOperand(1).isReg() &&
20805 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20806 : MI->getOperand(2).isReg() &&
20807 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20808 : // (V6_vmpyih HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20809 : AsmString = "$\x01 = vmpyih($\x02,$\x03)";
20810 : break;
20811 : }
20812 : return false;
20813 : case Hexagon::V6_vmpyih_acc:
20814 : if (MI->getNumOperands() == 4 &&
20815 : MI->getOperand(0).isReg() &&
20816 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20817 : MI->getOperand(2).isReg() &&
20818 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20819 : MI->getOperand(3).isReg() &&
20820 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
20821 : // (V6_vmpyih_acc HvxVR:$Vx32, HvxVR:$Vu32, HvxVR:$Vv32)
20822 : AsmString = "$\x01 += vmpyih($\x03,$\x04)";
20823 : break;
20824 : }
20825 : return false;
20826 : case Hexagon::V6_vmpyihb:
20827 : if (MI->getNumOperands() == 3 &&
20828 : MI->getOperand(0).isReg() &&
20829 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20830 : MI->getOperand(1).isReg() &&
20831 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20832 : MI->getOperand(2).isReg() &&
20833 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20834 : // (V6_vmpyihb HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
20835 : AsmString = "$\x01 = vmpyihb($\x02,$\x03)";
20836 : break;
20837 : }
20838 : return false;
20839 : case Hexagon::V6_vmpyihb_acc:
20840 : if (MI->getNumOperands() == 4 &&
20841 : MI->getOperand(0).isReg() &&
20842 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20843 : MI->getOperand(2).isReg() &&
20844 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20845 : MI->getOperand(3).isReg() &&
20846 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20847 : // (V6_vmpyihb_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
20848 : AsmString = "$\x01 += vmpyihb($\x03,$\x04)";
20849 : break;
20850 : }
20851 : return false;
20852 : case Hexagon::V6_vmpyiowh:
20853 : if (MI->getNumOperands() == 3 &&
20854 : MI->getOperand(0).isReg() &&
20855 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20856 : MI->getOperand(1).isReg() &&
20857 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20858 : MI->getOperand(2).isReg() &&
20859 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20860 : // (V6_vmpyiowh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20861 : AsmString = "$\x01 = vmpyiowh($\x02,$\x03)";
20862 : break;
20863 : }
20864 : return false;
20865 : case Hexagon::V6_vmpyiwb:
20866 : if (MI->getNumOperands() == 3 &&
20867 : MI->getOperand(0).isReg() &&
20868 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20869 : MI->getOperand(1).isReg() &&
20870 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20871 : MI->getOperand(2).isReg() &&
20872 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20873 : // (V6_vmpyiwb HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
20874 : AsmString = "$\x01 = vmpyiwb($\x02,$\x03)";
20875 : break;
20876 : }
20877 : return false;
20878 : case Hexagon::V6_vmpyiwb_acc:
20879 : if (MI->getNumOperands() == 4 &&
20880 : MI->getOperand(0).isReg() &&
20881 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20882 : MI->getOperand(2).isReg() &&
20883 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20884 : MI->getOperand(3).isReg() &&
20885 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20886 : // (V6_vmpyiwb_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
20887 : AsmString = "$\x01 += vmpyiwb($\x03,$\x04)";
20888 : break;
20889 : }
20890 : return false;
20891 : case Hexagon::V6_vmpyiwh:
20892 : if (MI->getNumOperands() == 3 &&
20893 : MI->getOperand(0).isReg() &&
20894 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20895 : MI->getOperand(1).isReg() &&
20896 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20897 : MI->getOperand(2).isReg() &&
20898 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20899 : // (V6_vmpyiwh HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
20900 : AsmString = "$\x01 = vmpyiwh($\x02,$\x03)";
20901 : break;
20902 : }
20903 : return false;
20904 : case Hexagon::V6_vmpyiwh_acc:
20905 : if (MI->getNumOperands() == 4 &&
20906 : MI->getOperand(0).isReg() &&
20907 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20908 : MI->getOperand(2).isReg() &&
20909 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20910 : MI->getOperand(3).isReg() &&
20911 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20912 : // (V6_vmpyiwh_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
20913 : AsmString = "$\x01 += vmpyiwh($\x03,$\x04)";
20914 : break;
20915 : }
20916 : return false;
20917 : case Hexagon::V6_vmpyiwub:
20918 : if (MI->getNumOperands() == 3 &&
20919 : MI->getOperand(0).isReg() &&
20920 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20921 : MI->getOperand(1).isReg() &&
20922 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20923 : MI->getOperand(2).isReg() &&
20924 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20925 : // (V6_vmpyiwub HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
20926 : AsmString = "$\x01 = vmpyiwub($\x02,$\x03)";
20927 : break;
20928 : }
20929 : return false;
20930 : case Hexagon::V6_vmpyiwub_acc:
20931 : if (MI->getNumOperands() == 4 &&
20932 : MI->getOperand(0).isReg() &&
20933 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20934 : MI->getOperand(2).isReg() &&
20935 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20936 : MI->getOperand(3).isReg() &&
20937 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20938 : // (V6_vmpyiwub_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
20939 : AsmString = "$\x01 += vmpyiwub($\x03,$\x04)";
20940 : break;
20941 : }
20942 : return false;
20943 : case Hexagon::V6_vmpyowh:
20944 : if (MI->getNumOperands() == 3 &&
20945 : MI->getOperand(0).isReg() &&
20946 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20947 : MI->getOperand(1).isReg() &&
20948 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20949 : MI->getOperand(2).isReg() &&
20950 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20951 : // (V6_vmpyowh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20952 : AsmString = "$\x01 = vmpyowh($\x02,$\x03):<<1:sat";
20953 : break;
20954 : }
20955 : return false;
20956 : case Hexagon::V6_vmpyowh_rnd:
20957 : if (MI->getNumOperands() == 3 &&
20958 : MI->getOperand(0).isReg() &&
20959 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
20960 : MI->getOperand(1).isReg() &&
20961 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20962 : MI->getOperand(2).isReg() &&
20963 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
20964 : // (V6_vmpyowh_rnd HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
20965 : AsmString = "$\x01 = vmpyowh($\x02,$\x03):<<1:rnd:sat";
20966 : break;
20967 : }
20968 : return false;
20969 : case Hexagon::V6_vmpyub:
20970 : if (MI->getNumOperands() == 3 &&
20971 : MI->getOperand(0).isReg() &&
20972 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20973 : MI->getOperand(1).isReg() &&
20974 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
20975 : MI->getOperand(2).isReg() &&
20976 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
20977 : // (V6_vmpyub HvxWR:$Vdd32, HvxVR:$Vu32, IntRegs:$Rt32)
20978 : AsmString = "$\x01 = vmpyub($\x02,$\x03)";
20979 : break;
20980 : }
20981 : return false;
20982 : case Hexagon::V6_vmpyub_acc:
20983 : if (MI->getNumOperands() == 4 &&
20984 : MI->getOperand(0).isReg() &&
20985 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20986 : MI->getOperand(2).isReg() &&
20987 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
20988 : MI->getOperand(3).isReg() &&
20989 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
20990 : // (V6_vmpyub_acc HvxWR:$Vxx32, HvxVR:$Vu32, IntRegs:$Rt32)
20991 : AsmString = "$\x01 += vmpyub($\x03,$\x04)";
20992 : break;
20993 : }
20994 : return false;
20995 : case Hexagon::V6_vmpyubv:
20996 : if (MI->getNumOperands() == 3 &&
20997 : MI->getOperand(0).isReg() &&
20998 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
20999 : MI->getOperand(1).isReg() &&
21000 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21001 : MI->getOperand(2).isReg() &&
21002 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21003 : // (V6_vmpyubv HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
21004 : AsmString = "$\x01 = vmpyub($\x02,$\x03)";
21005 : break;
21006 : }
21007 : return false;
21008 : case Hexagon::V6_vmpyubv_acc:
21009 : if (MI->getNumOperands() == 4 &&
21010 : MI->getOperand(0).isReg() &&
21011 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21012 : MI->getOperand(2).isReg() &&
21013 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21014 : MI->getOperand(3).isReg() &&
21015 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21016 : // (V6_vmpyubv_acc HvxWR:$Vxx32, HvxVR:$Vu32, HvxVR:$Vv32)
21017 : AsmString = "$\x01 += vmpyub($\x03,$\x04)";
21018 : break;
21019 : }
21020 : return false;
21021 : case Hexagon::V6_vmpyuh:
21022 : if (MI->getNumOperands() == 3 &&
21023 : MI->getOperand(0).isReg() &&
21024 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21025 : MI->getOperand(1).isReg() &&
21026 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21027 : MI->getOperand(2).isReg() &&
21028 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
21029 : // (V6_vmpyuh HvxWR:$Vdd32, HvxVR:$Vu32, IntRegs:$Rt32)
21030 : AsmString = "$\x01 = vmpyuh($\x02,$\x03)";
21031 : break;
21032 : }
21033 : return false;
21034 : case Hexagon::V6_vmpyuh_acc:
21035 : if (MI->getNumOperands() == 4 &&
21036 : MI->getOperand(0).isReg() &&
21037 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21038 : MI->getOperand(2).isReg() &&
21039 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21040 : MI->getOperand(3).isReg() &&
21041 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
21042 : // (V6_vmpyuh_acc HvxWR:$Vxx32, HvxVR:$Vu32, IntRegs:$Rt32)
21043 : AsmString = "$\x01 += vmpyuh($\x03,$\x04)";
21044 : break;
21045 : }
21046 : return false;
21047 : case Hexagon::V6_vmpyuhv:
21048 : if (MI->getNumOperands() == 3 &&
21049 : MI->getOperand(0).isReg() &&
21050 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21051 : MI->getOperand(1).isReg() &&
21052 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21053 : MI->getOperand(2).isReg() &&
21054 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21055 : // (V6_vmpyuhv HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
21056 : AsmString = "$\x01 = vmpyuh($\x02,$\x03)";
21057 : break;
21058 : }
21059 : return false;
21060 : case Hexagon::V6_vmpyuhv_acc:
21061 : if (MI->getNumOperands() == 4 &&
21062 : MI->getOperand(0).isReg() &&
21063 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21064 : MI->getOperand(2).isReg() &&
21065 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21066 : MI->getOperand(3).isReg() &&
21067 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21068 : // (V6_vmpyuhv_acc HvxWR:$Vxx32, HvxVR:$Vu32, HvxVR:$Vv32)
21069 : AsmString = "$\x01 += vmpyuh($\x03,$\x04)";
21070 : break;
21071 : }
21072 : return false;
21073 : case Hexagon::V6_vnavgb:
21074 : if (MI->getNumOperands() == 3 &&
21075 : MI->getOperand(0).isReg() &&
21076 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21077 : MI->getOperand(1).isReg() &&
21078 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21079 : MI->getOperand(2).isReg() &&
21080 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21081 : // (V6_vnavgb HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21082 : AsmString = "$\x01 = vnavgb($\x02,$\x03)";
21083 : break;
21084 : }
21085 : return false;
21086 : case Hexagon::V6_vnavgh:
21087 : if (MI->getNumOperands() == 3 &&
21088 : MI->getOperand(0).isReg() &&
21089 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21090 : MI->getOperand(1).isReg() &&
21091 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21092 : MI->getOperand(2).isReg() &&
21093 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21094 : // (V6_vnavgh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21095 : AsmString = "$\x01 = vnavgh($\x02,$\x03)";
21096 : break;
21097 : }
21098 : return false;
21099 : case Hexagon::V6_vnavgub:
21100 : if (MI->getNumOperands() == 3 &&
21101 : MI->getOperand(0).isReg() &&
21102 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21103 : MI->getOperand(1).isReg() &&
21104 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21105 : MI->getOperand(2).isReg() &&
21106 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21107 : // (V6_vnavgub HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21108 : AsmString = "$\x01 = vnavgub($\x02,$\x03)";
21109 : break;
21110 : }
21111 : return false;
21112 : case Hexagon::V6_vnavgw:
21113 : if (MI->getNumOperands() == 3 &&
21114 : MI->getOperand(0).isReg() &&
21115 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21116 : MI->getOperand(1).isReg() &&
21117 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21118 : MI->getOperand(2).isReg() &&
21119 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21120 : // (V6_vnavgw HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21121 : AsmString = "$\x01 = vnavgw($\x02,$\x03)";
21122 : break;
21123 : }
21124 : return false;
21125 : case Hexagon::V6_vnormamth:
21126 : if (MI->getNumOperands() == 2 &&
21127 : MI->getOperand(0).isReg() &&
21128 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21129 : MI->getOperand(1).isReg() &&
21130 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
21131 : // (V6_vnormamth HvxVR:$Vd32, HvxVR:$Vu32)
21132 : AsmString = "$\x01 = vnormamth($\x02)";
21133 : break;
21134 : }
21135 : return false;
21136 : case Hexagon::V6_vnormamtw:
21137 : if (MI->getNumOperands() == 2 &&
21138 : MI->getOperand(0).isReg() &&
21139 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21140 : MI->getOperand(1).isReg() &&
21141 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
21142 : // (V6_vnormamtw HvxVR:$Vd32, HvxVR:$Vu32)
21143 : AsmString = "$\x01 = vnormamtw($\x02)";
21144 : break;
21145 : }
21146 : return false;
21147 : case Hexagon::V6_vpackeb:
21148 : if (MI->getNumOperands() == 3 &&
21149 : MI->getOperand(0).isReg() &&
21150 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21151 : MI->getOperand(1).isReg() &&
21152 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21153 : MI->getOperand(2).isReg() &&
21154 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21155 : // (V6_vpackeb HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21156 : AsmString = "$\x01 = vpackeb($\x02,$\x03)";
21157 : break;
21158 : }
21159 : return false;
21160 : case Hexagon::V6_vpackeh:
21161 : if (MI->getNumOperands() == 3 &&
21162 : MI->getOperand(0).isReg() &&
21163 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21164 : MI->getOperand(1).isReg() &&
21165 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21166 : MI->getOperand(2).isReg() &&
21167 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21168 : // (V6_vpackeh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21169 : AsmString = "$\x01 = vpackeh($\x02,$\x03)";
21170 : break;
21171 : }
21172 : return false;
21173 : case Hexagon::V6_vpackhb_sat:
21174 : if (MI->getNumOperands() == 3 &&
21175 : MI->getOperand(0).isReg() &&
21176 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21177 : MI->getOperand(1).isReg() &&
21178 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21179 : MI->getOperand(2).isReg() &&
21180 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21181 : // (V6_vpackhb_sat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21182 : AsmString = "$\x01 = vpackhb($\x02,$\x03):sat";
21183 : break;
21184 : }
21185 : return false;
21186 : case Hexagon::V6_vpackhub_sat:
21187 : if (MI->getNumOperands() == 3 &&
21188 : MI->getOperand(0).isReg() &&
21189 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21190 : MI->getOperand(1).isReg() &&
21191 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21192 : MI->getOperand(2).isReg() &&
21193 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21194 : // (V6_vpackhub_sat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21195 : AsmString = "$\x01 = vpackhub($\x02,$\x03):sat";
21196 : break;
21197 : }
21198 : return false;
21199 : case Hexagon::V6_vpackob:
21200 : if (MI->getNumOperands() == 3 &&
21201 : MI->getOperand(0).isReg() &&
21202 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21203 : MI->getOperand(1).isReg() &&
21204 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21205 : MI->getOperand(2).isReg() &&
21206 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21207 : // (V6_vpackob HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21208 : AsmString = "$\x01 = vpackob($\x02,$\x03)";
21209 : break;
21210 : }
21211 : return false;
21212 : case Hexagon::V6_vpackoh:
21213 : if (MI->getNumOperands() == 3 &&
21214 : MI->getOperand(0).isReg() &&
21215 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21216 : MI->getOperand(1).isReg() &&
21217 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21218 : MI->getOperand(2).isReg() &&
21219 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21220 : // (V6_vpackoh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21221 : AsmString = "$\x01 = vpackoh($\x02,$\x03)";
21222 : break;
21223 : }
21224 : return false;
21225 : case Hexagon::V6_vpackwh_sat:
21226 : if (MI->getNumOperands() == 3 &&
21227 : MI->getOperand(0).isReg() &&
21228 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21229 : MI->getOperand(1).isReg() &&
21230 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21231 : MI->getOperand(2).isReg() &&
21232 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21233 : // (V6_vpackwh_sat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21234 : AsmString = "$\x01 = vpackwh($\x02,$\x03):sat";
21235 : break;
21236 : }
21237 : return false;
21238 : case Hexagon::V6_vpackwuh_sat:
21239 : if (MI->getNumOperands() == 3 &&
21240 : MI->getOperand(0).isReg() &&
21241 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21242 : MI->getOperand(1).isReg() &&
21243 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21244 : MI->getOperand(2).isReg() &&
21245 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21246 : // (V6_vpackwuh_sat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21247 : AsmString = "$\x01 = vpackwuh($\x02,$\x03):sat";
21248 : break;
21249 : }
21250 : return false;
21251 : case Hexagon::V6_vpopcounth:
21252 : if (MI->getNumOperands() == 2 &&
21253 : MI->getOperand(0).isReg() &&
21254 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21255 : MI->getOperand(1).isReg() &&
21256 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
21257 : // (V6_vpopcounth HvxVR:$Vd32, HvxVR:$Vu32)
21258 : AsmString = "$\x01 = vpopcounth($\x02)";
21259 : break;
21260 : }
21261 : return false;
21262 : case Hexagon::V6_vrmpybub_rtt:
21263 : if (MI->getNumOperands() == 3 &&
21264 : MI->getOperand(0).isReg() &&
21265 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21266 : MI->getOperand(1).isReg() &&
21267 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21268 : MI->getOperand(2).isReg() &&
21269 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(2).getReg())) {
21270 : // (V6_vrmpybub_rtt HvxWR:$Vdd32, HvxVR:$Vu32, DoubleRegs:$Rtt32)
21271 : AsmString = "$\x01.w = vrmpy($\x02.b,$\x03.ub)";
21272 : break;
21273 : }
21274 : return false;
21275 : case Hexagon::V6_vrmpybub_rtt_acc:
21276 : if (MI->getNumOperands() == 4 &&
21277 : MI->getOperand(0).isReg() &&
21278 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21279 : MI->getOperand(2).isReg() &&
21280 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21281 : MI->getOperand(3).isReg() &&
21282 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(3).getReg())) {
21283 : // (V6_vrmpybub_rtt_acc HvxWR:$Vxx32, HvxVR:$Vu32, DoubleRegs:$Rtt32)
21284 : AsmString = "$\x01.w += vrmpy($\x03.b,$\x04.ub)";
21285 : break;
21286 : }
21287 : return false;
21288 : case Hexagon::V6_vrmpybus:
21289 : if (MI->getNumOperands() == 3 &&
21290 : MI->getOperand(0).isReg() &&
21291 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21292 : MI->getOperand(1).isReg() &&
21293 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21294 : MI->getOperand(2).isReg() &&
21295 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
21296 : // (V6_vrmpybus HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
21297 : AsmString = "$\x01 = vrmpybus($\x02,$\x03)";
21298 : break;
21299 : }
21300 : return false;
21301 : case Hexagon::V6_vrmpybus_acc:
21302 : if (MI->getNumOperands() == 4 &&
21303 : MI->getOperand(0).isReg() &&
21304 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21305 : MI->getOperand(2).isReg() &&
21306 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21307 : MI->getOperand(3).isReg() &&
21308 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
21309 : // (V6_vrmpybus_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
21310 : AsmString = "$\x01 += vrmpybus($\x03,$\x04)";
21311 : break;
21312 : }
21313 : return false;
21314 : case Hexagon::V6_vrmpybusi:
21315 : if (MI->getNumOperands() == 4 &&
21316 : MI->getOperand(0).isReg() &&
21317 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21318 : MI->getOperand(1).isReg() &&
21319 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
21320 : MI->getOperand(2).isReg() &&
21321 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
21322 : // (V6_vrmpybusi HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32, u1_0Imm:$Ii)
21323 : AsmString = "$\x01 = vrmpybus($\x02,$\x03,#$\x04)";
21324 : break;
21325 : }
21326 : return false;
21327 : case Hexagon::V6_vrmpybusi_acc:
21328 : if (MI->getNumOperands() == 5 &&
21329 : MI->getOperand(0).isReg() &&
21330 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21331 : MI->getOperand(2).isReg() &&
21332 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
21333 : MI->getOperand(3).isReg() &&
21334 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
21335 : // (V6_vrmpybusi_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32, u1_0Imm:$Ii)
21336 : AsmString = "$\x01 += vrmpybus($\x03,$\x04,#$\x05)";
21337 : break;
21338 : }
21339 : return false;
21340 : case Hexagon::V6_vrmpybusv:
21341 : if (MI->getNumOperands() == 3 &&
21342 : MI->getOperand(0).isReg() &&
21343 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21344 : MI->getOperand(1).isReg() &&
21345 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21346 : MI->getOperand(2).isReg() &&
21347 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21348 : // (V6_vrmpybusv HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21349 : AsmString = "$\x01 = vrmpybus($\x02,$\x03)";
21350 : break;
21351 : }
21352 : return false;
21353 : case Hexagon::V6_vrmpybusv_acc:
21354 : if (MI->getNumOperands() == 4 &&
21355 : MI->getOperand(0).isReg() &&
21356 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21357 : MI->getOperand(2).isReg() &&
21358 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21359 : MI->getOperand(3).isReg() &&
21360 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21361 : // (V6_vrmpybusv_acc HvxVR:$Vx32, HvxVR:$Vu32, HvxVR:$Vv32)
21362 : AsmString = "$\x01 += vrmpybus($\x03,$\x04)";
21363 : break;
21364 : }
21365 : return false;
21366 : case Hexagon::V6_vrmpybv:
21367 : if (MI->getNumOperands() == 3 &&
21368 : MI->getOperand(0).isReg() &&
21369 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21370 : MI->getOperand(1).isReg() &&
21371 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21372 : MI->getOperand(2).isReg() &&
21373 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21374 : // (V6_vrmpybv HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21375 : AsmString = "$\x01 = vrmpyb($\x02,$\x03)";
21376 : break;
21377 : }
21378 : return false;
21379 : case Hexagon::V6_vrmpybv_acc:
21380 : if (MI->getNumOperands() == 4 &&
21381 : MI->getOperand(0).isReg() &&
21382 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21383 : MI->getOperand(2).isReg() &&
21384 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21385 : MI->getOperand(3).isReg() &&
21386 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21387 : // (V6_vrmpybv_acc HvxVR:$Vx32, HvxVR:$Vu32, HvxVR:$Vv32)
21388 : AsmString = "$\x01 += vrmpyb($\x03,$\x04)";
21389 : break;
21390 : }
21391 : return false;
21392 : case Hexagon::V6_vrmpyub:
21393 : if (MI->getNumOperands() == 3 &&
21394 : MI->getOperand(0).isReg() &&
21395 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21396 : MI->getOperand(1).isReg() &&
21397 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21398 : MI->getOperand(2).isReg() &&
21399 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
21400 : // (V6_vrmpyub HvxVR:$Vd32, HvxVR:$Vu32, IntRegs:$Rt32)
21401 : AsmString = "$\x01 = vrmpyub($\x02,$\x03)";
21402 : break;
21403 : }
21404 : return false;
21405 : case Hexagon::V6_vrmpyub_acc:
21406 : if (MI->getNumOperands() == 4 &&
21407 : MI->getOperand(0).isReg() &&
21408 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21409 : MI->getOperand(2).isReg() &&
21410 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21411 : MI->getOperand(3).isReg() &&
21412 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
21413 : // (V6_vrmpyub_acc HvxVR:$Vx32, HvxVR:$Vu32, IntRegs:$Rt32)
21414 : AsmString = "$\x01 += vrmpyub($\x03,$\x04)";
21415 : break;
21416 : }
21417 : return false;
21418 : case Hexagon::V6_vrmpyub_rtt:
21419 : if (MI->getNumOperands() == 3 &&
21420 : MI->getOperand(0).isReg() &&
21421 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21422 : MI->getOperand(1).isReg() &&
21423 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21424 : MI->getOperand(2).isReg() &&
21425 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(2).getReg())) {
21426 : // (V6_vrmpyub_rtt HvxWR:$Vdd32, HvxVR:$Vu32, DoubleRegs:$Rtt32)
21427 : AsmString = "$\x01.uw = vrmpy($\x02.ub,$\x03.ub)";
21428 : break;
21429 : }
21430 : return false;
21431 : case Hexagon::V6_vrmpyub_rtt_acc:
21432 : if (MI->getNumOperands() == 4 &&
21433 : MI->getOperand(0).isReg() &&
21434 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21435 : MI->getOperand(2).isReg() &&
21436 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21437 : MI->getOperand(3).isReg() &&
21438 : MRI.getRegClass(Hexagon::DoubleRegsRegClassID).contains(MI->getOperand(3).getReg())) {
21439 : // (V6_vrmpyub_rtt_acc HvxWR:$Vxx32, HvxVR:$Vu32, DoubleRegs:$Rtt32)
21440 : AsmString = "$\x01.uw += vrmpy($\x03.ub,$\x04.ub)";
21441 : break;
21442 : }
21443 : return false;
21444 : case Hexagon::V6_vrmpyubi:
21445 : if (MI->getNumOperands() == 4 &&
21446 : MI->getOperand(0).isReg() &&
21447 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21448 : MI->getOperand(1).isReg() &&
21449 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
21450 : MI->getOperand(2).isReg() &&
21451 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
21452 : // (V6_vrmpyubi HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32, u1_0Imm:$Ii)
21453 : AsmString = "$\x01 = vrmpyub($\x02,$\x03,#$\x04)";
21454 : break;
21455 : }
21456 : return false;
21457 : case Hexagon::V6_vrmpyubi_acc:
21458 : if (MI->getNumOperands() == 5 &&
21459 : MI->getOperand(0).isReg() &&
21460 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21461 : MI->getOperand(2).isReg() &&
21462 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
21463 : MI->getOperand(3).isReg() &&
21464 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
21465 : // (V6_vrmpyubi_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32, u1_0Imm:$Ii)
21466 : AsmString = "$\x01 += vrmpyub($\x03,$\x04,#$\x05)";
21467 : break;
21468 : }
21469 : return false;
21470 : case Hexagon::V6_vrmpyubv:
21471 : if (MI->getNumOperands() == 3 &&
21472 : MI->getOperand(0).isReg() &&
21473 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21474 : MI->getOperand(1).isReg() &&
21475 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21476 : MI->getOperand(2).isReg() &&
21477 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21478 : // (V6_vrmpyubv HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21479 : AsmString = "$\x01 = vrmpyub($\x02,$\x03)";
21480 : break;
21481 : }
21482 : return false;
21483 : case Hexagon::V6_vrmpyubv_acc:
21484 : if (MI->getNumOperands() == 4 &&
21485 : MI->getOperand(0).isReg() &&
21486 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21487 : MI->getOperand(2).isReg() &&
21488 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21489 : MI->getOperand(3).isReg() &&
21490 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21491 : // (V6_vrmpyubv_acc HvxVR:$Vx32, HvxVR:$Vu32, HvxVR:$Vv32)
21492 : AsmString = "$\x01 += vrmpyub($\x03,$\x04)";
21493 : break;
21494 : }
21495 : return false;
21496 : case Hexagon::V6_vroundhb:
21497 : if (MI->getNumOperands() == 3 &&
21498 : MI->getOperand(0).isReg() &&
21499 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21500 : MI->getOperand(1).isReg() &&
21501 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21502 : MI->getOperand(2).isReg() &&
21503 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21504 : // (V6_vroundhb HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21505 : AsmString = "$\x01 = vroundhb($\x02,$\x03):sat";
21506 : break;
21507 : }
21508 : return false;
21509 : case Hexagon::V6_vroundhub:
21510 : if (MI->getNumOperands() == 3 &&
21511 : MI->getOperand(0).isReg() &&
21512 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21513 : MI->getOperand(1).isReg() &&
21514 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21515 : MI->getOperand(2).isReg() &&
21516 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21517 : // (V6_vroundhub HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21518 : AsmString = "$\x01 = vroundhub($\x02,$\x03):sat";
21519 : break;
21520 : }
21521 : return false;
21522 : case Hexagon::V6_vrounduhub:
21523 : if (MI->getNumOperands() == 3 &&
21524 : MI->getOperand(0).isReg() &&
21525 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21526 : MI->getOperand(1).isReg() &&
21527 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21528 : MI->getOperand(2).isReg() &&
21529 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21530 : // (V6_vrounduhub HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21531 : AsmString = "$\x01 = vrounduhub($\x02,$\x03):sat";
21532 : break;
21533 : }
21534 : return false;
21535 : case Hexagon::V6_vrounduwuh:
21536 : if (MI->getNumOperands() == 3 &&
21537 : MI->getOperand(0).isReg() &&
21538 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21539 : MI->getOperand(1).isReg() &&
21540 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21541 : MI->getOperand(2).isReg() &&
21542 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21543 : // (V6_vrounduwuh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21544 : AsmString = "$\x01 = vrounduwuh($\x02,$\x03):sat";
21545 : break;
21546 : }
21547 : return false;
21548 : case Hexagon::V6_vroundwh:
21549 : if (MI->getNumOperands() == 3 &&
21550 : MI->getOperand(0).isReg() &&
21551 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21552 : MI->getOperand(1).isReg() &&
21553 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21554 : MI->getOperand(2).isReg() &&
21555 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21556 : // (V6_vroundwh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21557 : AsmString = "$\x01 = vroundwh($\x02,$\x03):sat";
21558 : break;
21559 : }
21560 : return false;
21561 : case Hexagon::V6_vroundwuh:
21562 : if (MI->getNumOperands() == 3 &&
21563 : MI->getOperand(0).isReg() &&
21564 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21565 : MI->getOperand(1).isReg() &&
21566 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21567 : MI->getOperand(2).isReg() &&
21568 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21569 : // (V6_vroundwuh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21570 : AsmString = "$\x01 = vroundwuh($\x02,$\x03):sat";
21571 : break;
21572 : }
21573 : return false;
21574 : case Hexagon::V6_vrsadubi:
21575 : if (MI->getNumOperands() == 4 &&
21576 : MI->getOperand(0).isReg() &&
21577 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21578 : MI->getOperand(1).isReg() &&
21579 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
21580 : MI->getOperand(2).isReg() &&
21581 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
21582 : // (V6_vrsadubi HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32, u1_0Imm:$Ii)
21583 : AsmString = "$\x01 = vrsadub($\x02,$\x03,#$\x04)";
21584 : break;
21585 : }
21586 : return false;
21587 : case Hexagon::V6_vrsadubi_acc:
21588 : if (MI->getNumOperands() == 5 &&
21589 : MI->getOperand(0).isReg() &&
21590 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21591 : MI->getOperand(2).isReg() &&
21592 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
21593 : MI->getOperand(3).isReg() &&
21594 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
21595 : // (V6_vrsadubi_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32, u1_0Imm:$Ii)
21596 : AsmString = "$\x01 += vrsadub($\x03,$\x04,#$\x05)";
21597 : break;
21598 : }
21599 : return false;
21600 : case Hexagon::V6_vsathub:
21601 : if (MI->getNumOperands() == 3 &&
21602 : MI->getOperand(0).isReg() &&
21603 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21604 : MI->getOperand(1).isReg() &&
21605 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21606 : MI->getOperand(2).isReg() &&
21607 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21608 : // (V6_vsathub HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21609 : AsmString = "$\x01 = vsathub($\x02,$\x03)";
21610 : break;
21611 : }
21612 : return false;
21613 : case Hexagon::V6_vsatuwuh:
21614 : if (MI->getNumOperands() == 3 &&
21615 : MI->getOperand(0).isReg() &&
21616 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21617 : MI->getOperand(1).isReg() &&
21618 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21619 : MI->getOperand(2).isReg() &&
21620 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21621 : // (V6_vsatuwuh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21622 : AsmString = "$\x01 = vsatuwuh($\x02,$\x03)";
21623 : break;
21624 : }
21625 : return false;
21626 : case Hexagon::V6_vsatwh:
21627 : if (MI->getNumOperands() == 3 &&
21628 : MI->getOperand(0).isReg() &&
21629 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21630 : MI->getOperand(1).isReg() &&
21631 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21632 : MI->getOperand(2).isReg() &&
21633 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21634 : // (V6_vsatwh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21635 : AsmString = "$\x01 = vsatwh($\x02,$\x03)";
21636 : break;
21637 : }
21638 : return false;
21639 : case Hexagon::V6_vsb:
21640 : if (MI->getNumOperands() == 2 &&
21641 : MI->getOperand(0).isReg() &&
21642 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21643 : MI->getOperand(1).isReg() &&
21644 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
21645 : // (V6_vsb HvxWR:$Vdd32, HvxVR:$Vu32)
21646 : AsmString = "$\x01 = vsxtb($\x02)";
21647 : break;
21648 : }
21649 : return false;
21650 : case Hexagon::V6_vscattermh:
21651 : if (MI->getNumOperands() == 4 &&
21652 : MI->getOperand(0).isReg() &&
21653 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
21654 : MI->getOperand(1).isReg() &&
21655 : MRI.getRegClass(Hexagon::ModRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
21656 : MI->getOperand(2).isReg() &&
21657 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21658 : MI->getOperand(3).isReg() &&
21659 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21660 : // (V6_vscattermh IntRegs:$Rt32, ModRegs:$Mu2, HvxVR:$Vv32, HvxVR:$Vw32)
21661 : AsmString = "vscatter($\x01,$\x02,$\x03.h) = $\x04.h";
21662 : break;
21663 : }
21664 : return false;
21665 : case Hexagon::V6_vscattermh_add:
21666 : if (MI->getNumOperands() == 4 &&
21667 : MI->getOperand(0).isReg() &&
21668 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
21669 : MI->getOperand(1).isReg() &&
21670 : MRI.getRegClass(Hexagon::ModRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
21671 : MI->getOperand(2).isReg() &&
21672 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21673 : MI->getOperand(3).isReg() &&
21674 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21675 : // (V6_vscattermh_add IntRegs:$Rt32, ModRegs:$Mu2, HvxVR:$Vv32, HvxVR:$Vw32)
21676 : AsmString = "vscatter($\x01,$\x02,$\x03.h) += $\x04.h";
21677 : break;
21678 : }
21679 : return false;
21680 : case Hexagon::V6_vscattermhq:
21681 : if (MI->getNumOperands() == 5 &&
21682 : MI->getOperand(0).isReg() &&
21683 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
21684 : MI->getOperand(1).isReg() &&
21685 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
21686 : MI->getOperand(2).isReg() &&
21687 : MRI.getRegClass(Hexagon::ModRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
21688 : MI->getOperand(3).isReg() &&
21689 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg()) &&
21690 : MI->getOperand(4).isReg() &&
21691 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(4).getReg())) {
21692 : // (V6_vscattermhq HvxQR:$Qs4, IntRegs:$Rt32, ModRegs:$Mu2, HvxVR:$Vv32, HvxVR:$Vw32)
21693 : AsmString = "if ($\x01) vscatter($\x02,$\x03,$\x04.h) = $\x05.h";
21694 : break;
21695 : }
21696 : return false;
21697 : case Hexagon::V6_vscattermhw:
21698 : if (MI->getNumOperands() == 4 &&
21699 : MI->getOperand(0).isReg() &&
21700 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
21701 : MI->getOperand(1).isReg() &&
21702 : MRI.getRegClass(Hexagon::ModRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
21703 : MI->getOperand(2).isReg() &&
21704 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
21705 : MI->getOperand(3).isReg() &&
21706 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21707 : // (V6_vscattermhw IntRegs:$Rt32, ModRegs:$Mu2, HvxWR:$Vvv32, HvxVR:$Vw32)
21708 : AsmString = "vscatter($\x01,$\x02,$\x03.w) = $\x04.h";
21709 : break;
21710 : }
21711 : return false;
21712 : case Hexagon::V6_vscattermhw_add:
21713 : if (MI->getNumOperands() == 4 &&
21714 : MI->getOperand(0).isReg() &&
21715 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
21716 : MI->getOperand(1).isReg() &&
21717 : MRI.getRegClass(Hexagon::ModRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
21718 : MI->getOperand(2).isReg() &&
21719 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
21720 : MI->getOperand(3).isReg() &&
21721 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21722 : // (V6_vscattermhw_add IntRegs:$Rt32, ModRegs:$Mu2, HvxWR:$Vvv32, HvxVR:$Vw32)
21723 : AsmString = "vscatter($\x01,$\x02,$\x03.w) += $\x04.h";
21724 : break;
21725 : }
21726 : return false;
21727 : case Hexagon::V6_vscattermhwq:
21728 : if (MI->getNumOperands() == 5 &&
21729 : MI->getOperand(0).isReg() &&
21730 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
21731 : MI->getOperand(1).isReg() &&
21732 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
21733 : MI->getOperand(2).isReg() &&
21734 : MRI.getRegClass(Hexagon::ModRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
21735 : MI->getOperand(3).isReg() &&
21736 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(3).getReg()) &&
21737 : MI->getOperand(4).isReg() &&
21738 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(4).getReg())) {
21739 : // (V6_vscattermhwq HvxQR:$Qs4, IntRegs:$Rt32, ModRegs:$Mu2, HvxWR:$Vvv32, HvxVR:$Vw32)
21740 : AsmString = "if ($\x01) vscatter($\x02,$\x03,$\x04.w) = $\x05.h";
21741 : break;
21742 : }
21743 : return false;
21744 : case Hexagon::V6_vscattermw:
21745 : if (MI->getNumOperands() == 4 &&
21746 : MI->getOperand(0).isReg() &&
21747 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
21748 : MI->getOperand(1).isReg() &&
21749 : MRI.getRegClass(Hexagon::ModRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
21750 : MI->getOperand(2).isReg() &&
21751 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21752 : MI->getOperand(3).isReg() &&
21753 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21754 : // (V6_vscattermw IntRegs:$Rt32, ModRegs:$Mu2, HvxVR:$Vv32, HvxVR:$Vw32)
21755 : AsmString = "vscatter($\x01,$\x02,$\x03.w) = $\x04.w";
21756 : break;
21757 : }
21758 : return false;
21759 : case Hexagon::V6_vscattermw_add:
21760 : if (MI->getNumOperands() == 4 &&
21761 : MI->getOperand(0).isReg() &&
21762 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
21763 : MI->getOperand(1).isReg() &&
21764 : MRI.getRegClass(Hexagon::ModRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
21765 : MI->getOperand(2).isReg() &&
21766 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg()) &&
21767 : MI->getOperand(3).isReg() &&
21768 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21769 : // (V6_vscattermw_add IntRegs:$Rt32, ModRegs:$Mu2, HvxVR:$Vv32, HvxVR:$Vw32)
21770 : AsmString = "vscatter($\x01,$\x02,$\x03.w) += $\x04.w";
21771 : break;
21772 : }
21773 : return false;
21774 : case Hexagon::V6_vscattermwq:
21775 : if (MI->getNumOperands() == 5 &&
21776 : MI->getOperand(0).isReg() &&
21777 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(0).getReg()) &&
21778 : MI->getOperand(1).isReg() &&
21779 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(1).getReg()) &&
21780 : MI->getOperand(2).isReg() &&
21781 : MRI.getRegClass(Hexagon::ModRegsRegClassID).contains(MI->getOperand(2).getReg()) &&
21782 : MI->getOperand(3).isReg() &&
21783 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg()) &&
21784 : MI->getOperand(4).isReg() &&
21785 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(4).getReg())) {
21786 : // (V6_vscattermwq HvxQR:$Qs4, IntRegs:$Rt32, ModRegs:$Mu2, HvxVR:$Vv32, HvxVR:$Vw32)
21787 : AsmString = "if ($\x01) vscatter($\x02,$\x03,$\x04.w) = $\x05.w";
21788 : break;
21789 : }
21790 : return false;
21791 : case Hexagon::V6_vsh:
21792 : if (MI->getNumOperands() == 2 &&
21793 : MI->getOperand(0).isReg() &&
21794 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21795 : MI->getOperand(1).isReg() &&
21796 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
21797 : // (V6_vsh HvxWR:$Vdd32, HvxVR:$Vu32)
21798 : AsmString = "$\x01 = vsxth($\x02)";
21799 : break;
21800 : }
21801 : return false;
21802 : case Hexagon::V6_vshufeh:
21803 : if (MI->getNumOperands() == 3 &&
21804 : MI->getOperand(0).isReg() &&
21805 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21806 : MI->getOperand(1).isReg() &&
21807 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21808 : MI->getOperand(2).isReg() &&
21809 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21810 : // (V6_vshufeh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21811 : AsmString = "$\x01 = vshuffeh($\x02,$\x03)";
21812 : break;
21813 : }
21814 : return false;
21815 : case Hexagon::V6_vshuff:
21816 : if (MI->getNumOperands() == 5 &&
21817 : MI->getOperand(0).isReg() &&
21818 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21819 : MI->getOperand(1).isReg() &&
21820 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21821 : MI->getOperand(3).isReg() &&
21822 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
21823 : // (V6_vshuff HvxVR:$Vy32, HvxVR:$Vx32, IntRegs:$Rt32)
21824 : AsmString = "vtrans2x2($\x01,$\x02,$\x04)";
21825 : break;
21826 : }
21827 : return false;
21828 : case Hexagon::V6_vshuffb:
21829 : if (MI->getNumOperands() == 2 &&
21830 : MI->getOperand(0).isReg() &&
21831 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21832 : MI->getOperand(1).isReg() &&
21833 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
21834 : // (V6_vshuffb HvxVR:$Vd32, HvxVR:$Vu32)
21835 : AsmString = "$\x01 = vshuffb($\x02)";
21836 : break;
21837 : }
21838 : return false;
21839 : case Hexagon::V6_vshuffeb:
21840 : if (MI->getNumOperands() == 3 &&
21841 : MI->getOperand(0).isReg() &&
21842 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21843 : MI->getOperand(1).isReg() &&
21844 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21845 : MI->getOperand(2).isReg() &&
21846 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21847 : // (V6_vshuffeb HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21848 : AsmString = "$\x01 = vshuffeb($\x02,$\x03)";
21849 : break;
21850 : }
21851 : return false;
21852 : case Hexagon::V6_vshuffh:
21853 : if (MI->getNumOperands() == 2 &&
21854 : MI->getOperand(0).isReg() &&
21855 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21856 : MI->getOperand(1).isReg() &&
21857 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
21858 : // (V6_vshuffh HvxVR:$Vd32, HvxVR:$Vu32)
21859 : AsmString = "$\x01 = vshuffh($\x02)";
21860 : break;
21861 : }
21862 : return false;
21863 : case Hexagon::V6_vshuffob:
21864 : if (MI->getNumOperands() == 3 &&
21865 : MI->getOperand(0).isReg() &&
21866 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21867 : MI->getOperand(1).isReg() &&
21868 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21869 : MI->getOperand(2).isReg() &&
21870 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21871 : // (V6_vshuffob HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21872 : AsmString = "$\x01 = vshuffob($\x02,$\x03)";
21873 : break;
21874 : }
21875 : return false;
21876 : case Hexagon::V6_vshufoeb:
21877 : if (MI->getNumOperands() == 3 &&
21878 : MI->getOperand(0).isReg() &&
21879 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21880 : MI->getOperand(1).isReg() &&
21881 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21882 : MI->getOperand(2).isReg() &&
21883 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21884 : // (V6_vshufoeb HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
21885 : AsmString = "$\x01 = vshuffoeb($\x02,$\x03)";
21886 : break;
21887 : }
21888 : return false;
21889 : case Hexagon::V6_vshufoeh:
21890 : if (MI->getNumOperands() == 3 &&
21891 : MI->getOperand(0).isReg() &&
21892 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21893 : MI->getOperand(1).isReg() &&
21894 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21895 : MI->getOperand(2).isReg() &&
21896 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21897 : // (V6_vshufoeh HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
21898 : AsmString = "$\x01 = vshuffoeh($\x02,$\x03)";
21899 : break;
21900 : }
21901 : return false;
21902 : case Hexagon::V6_vshufoh:
21903 : if (MI->getNumOperands() == 3 &&
21904 : MI->getOperand(0).isReg() &&
21905 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21906 : MI->getOperand(1).isReg() &&
21907 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21908 : MI->getOperand(2).isReg() &&
21909 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21910 : // (V6_vshufoh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21911 : AsmString = "$\x01 = vshuffoh($\x02,$\x03)";
21912 : break;
21913 : }
21914 : return false;
21915 : case Hexagon::V6_vsubb:
21916 : if (MI->getNumOperands() == 3 &&
21917 : MI->getOperand(0).isReg() &&
21918 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21919 : MI->getOperand(1).isReg() &&
21920 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21921 : MI->getOperand(2).isReg() &&
21922 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21923 : // (V6_vsubb HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21924 : AsmString = "$\x01 = vsubb($\x02,$\x03)";
21925 : break;
21926 : }
21927 : return false;
21928 : case Hexagon::V6_vsubb_dv:
21929 : if (MI->getNumOperands() == 3 &&
21930 : MI->getOperand(0).isReg() &&
21931 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21932 : MI->getOperand(1).isReg() &&
21933 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
21934 : MI->getOperand(2).isReg() &&
21935 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
21936 : // (V6_vsubb_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
21937 : AsmString = "$\x01 = vsubb($\x02,$\x03)";
21938 : break;
21939 : }
21940 : return false;
21941 : case Hexagon::V6_vsubbnq:
21942 : if (MI->getNumOperands() == 4 &&
21943 : MI->getOperand(0).isReg() &&
21944 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21945 : MI->getOperand(1).isReg() &&
21946 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
21947 : MI->getOperand(3).isReg() &&
21948 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21949 : // (V6_vsubbnq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
21950 : AsmString = "if (!$\x02.b) $\x01.b -= $\x04.b";
21951 : break;
21952 : }
21953 : return false;
21954 : case Hexagon::V6_vsubbq:
21955 : if (MI->getNumOperands() == 4 &&
21956 : MI->getOperand(0).isReg() &&
21957 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21958 : MI->getOperand(1).isReg() &&
21959 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
21960 : MI->getOperand(3).isReg() &&
21961 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
21962 : // (V6_vsubbq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
21963 : AsmString = "if ($\x02.b) $\x01.b -= $\x04.b";
21964 : break;
21965 : }
21966 : return false;
21967 : case Hexagon::V6_vsubbsat:
21968 : if (MI->getNumOperands() == 3 &&
21969 : MI->getOperand(0).isReg() &&
21970 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21971 : MI->getOperand(1).isReg() &&
21972 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21973 : MI->getOperand(2).isReg() &&
21974 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
21975 : // (V6_vsubbsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
21976 : AsmString = "$\x01 = vsubb($\x02,$\x03):sat";
21977 : break;
21978 : }
21979 : return false;
21980 : case Hexagon::V6_vsubbsat_dv:
21981 : if (MI->getNumOperands() == 3 &&
21982 : MI->getOperand(0).isReg() &&
21983 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
21984 : MI->getOperand(1).isReg() &&
21985 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
21986 : MI->getOperand(2).isReg() &&
21987 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
21988 : // (V6_vsubbsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
21989 : AsmString = "$\x01 = vsubb($\x02,$\x03):sat";
21990 : break;
21991 : }
21992 : return false;
21993 : case Hexagon::V6_vsubh:
21994 : if (MI->getNumOperands() == 3 &&
21995 : MI->getOperand(0).isReg() &&
21996 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
21997 : MI->getOperand(1).isReg() &&
21998 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
21999 : MI->getOperand(2).isReg() &&
22000 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22001 : // (V6_vsubh HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
22002 : AsmString = "$\x01 = vsubh($\x02,$\x03)";
22003 : break;
22004 : }
22005 : return false;
22006 : case Hexagon::V6_vsubh_dv:
22007 : if (MI->getNumOperands() == 3 &&
22008 : MI->getOperand(0).isReg() &&
22009 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22010 : MI->getOperand(1).isReg() &&
22011 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
22012 : MI->getOperand(2).isReg() &&
22013 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
22014 : // (V6_vsubh_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
22015 : AsmString = "$\x01 = vsubh($\x02,$\x03)";
22016 : break;
22017 : }
22018 : return false;
22019 : case Hexagon::V6_vsubhnq:
22020 : if (MI->getNumOperands() == 4 &&
22021 : MI->getOperand(0).isReg() &&
22022 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22023 : MI->getOperand(1).isReg() &&
22024 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
22025 : MI->getOperand(3).isReg() &&
22026 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
22027 : // (V6_vsubhnq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
22028 : AsmString = "if (!$\x02.h) $\x01.h -= $\x04.h";
22029 : break;
22030 : }
22031 : return false;
22032 : case Hexagon::V6_vsubhq:
22033 : if (MI->getNumOperands() == 4 &&
22034 : MI->getOperand(0).isReg() &&
22035 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22036 : MI->getOperand(1).isReg() &&
22037 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
22038 : MI->getOperand(3).isReg() &&
22039 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
22040 : // (V6_vsubhq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
22041 : AsmString = "if ($\x02.h) $\x01.h -= $\x04.h";
22042 : break;
22043 : }
22044 : return false;
22045 : case Hexagon::V6_vsubhsat:
22046 : if (MI->getNumOperands() == 3 &&
22047 : MI->getOperand(0).isReg() &&
22048 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22049 : MI->getOperand(1).isReg() &&
22050 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
22051 : MI->getOperand(2).isReg() &&
22052 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22053 : // (V6_vsubhsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
22054 : AsmString = "$\x01 = vsubh($\x02,$\x03):sat";
22055 : break;
22056 : }
22057 : return false;
22058 : case Hexagon::V6_vsubhsat_dv:
22059 : if (MI->getNumOperands() == 3 &&
22060 : MI->getOperand(0).isReg() &&
22061 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22062 : MI->getOperand(1).isReg() &&
22063 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
22064 : MI->getOperand(2).isReg() &&
22065 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
22066 : // (V6_vsubhsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
22067 : AsmString = "$\x01 = vsubh($\x02,$\x03):sat";
22068 : break;
22069 : }
22070 : return false;
22071 : case Hexagon::V6_vsubhw:
22072 : if (MI->getNumOperands() == 3 &&
22073 : MI->getOperand(0).isReg() &&
22074 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22075 : MI->getOperand(1).isReg() &&
22076 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
22077 : MI->getOperand(2).isReg() &&
22078 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22079 : // (V6_vsubhw HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
22080 : AsmString = "$\x01 = vsubh($\x02,$\x03)";
22081 : break;
22082 : }
22083 : return false;
22084 : case Hexagon::V6_vsububh:
22085 : if (MI->getNumOperands() == 3 &&
22086 : MI->getOperand(0).isReg() &&
22087 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22088 : MI->getOperand(1).isReg() &&
22089 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
22090 : MI->getOperand(2).isReg() &&
22091 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22092 : // (V6_vsububh HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
22093 : AsmString = "$\x01 = vsubub($\x02,$\x03)";
22094 : break;
22095 : }
22096 : return false;
22097 : case Hexagon::V6_vsububsat:
22098 : if (MI->getNumOperands() == 3 &&
22099 : MI->getOperand(0).isReg() &&
22100 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22101 : MI->getOperand(1).isReg() &&
22102 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
22103 : MI->getOperand(2).isReg() &&
22104 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22105 : // (V6_vsububsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
22106 : AsmString = "$\x01 = vsubub($\x02,$\x03):sat";
22107 : break;
22108 : }
22109 : return false;
22110 : case Hexagon::V6_vsububsat_dv:
22111 : if (MI->getNumOperands() == 3 &&
22112 : MI->getOperand(0).isReg() &&
22113 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22114 : MI->getOperand(1).isReg() &&
22115 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
22116 : MI->getOperand(2).isReg() &&
22117 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
22118 : // (V6_vsububsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
22119 : AsmString = "$\x01 = vsubub($\x02,$\x03):sat";
22120 : break;
22121 : }
22122 : return false;
22123 : case Hexagon::V6_vsubuhsat:
22124 : if (MI->getNumOperands() == 3 &&
22125 : MI->getOperand(0).isReg() &&
22126 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22127 : MI->getOperand(1).isReg() &&
22128 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
22129 : MI->getOperand(2).isReg() &&
22130 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22131 : // (V6_vsubuhsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
22132 : AsmString = "$\x01 = vsubuh($\x02,$\x03):sat";
22133 : break;
22134 : }
22135 : return false;
22136 : case Hexagon::V6_vsubuhsat_dv:
22137 : if (MI->getNumOperands() == 3 &&
22138 : MI->getOperand(0).isReg() &&
22139 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22140 : MI->getOperand(1).isReg() &&
22141 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
22142 : MI->getOperand(2).isReg() &&
22143 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
22144 : // (V6_vsubuhsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
22145 : AsmString = "$\x01 = vsubuh($\x02,$\x03):sat";
22146 : break;
22147 : }
22148 : return false;
22149 : case Hexagon::V6_vsubuhw:
22150 : if (MI->getNumOperands() == 3 &&
22151 : MI->getOperand(0).isReg() &&
22152 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22153 : MI->getOperand(1).isReg() &&
22154 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
22155 : MI->getOperand(2).isReg() &&
22156 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22157 : // (V6_vsubuhw HvxWR:$Vdd32, HvxVR:$Vu32, HvxVR:$Vv32)
22158 : AsmString = "$\x01 = vsubuh($\x02,$\x03)";
22159 : break;
22160 : }
22161 : return false;
22162 : case Hexagon::V6_vsubuwsat:
22163 : if (MI->getNumOperands() == 3 &&
22164 : MI->getOperand(0).isReg() &&
22165 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22166 : MI->getOperand(1).isReg() &&
22167 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
22168 : MI->getOperand(2).isReg() &&
22169 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22170 : // (V6_vsubuwsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
22171 : AsmString = "$\x01 = vsubuw($\x02,$\x03):sat";
22172 : break;
22173 : }
22174 : return false;
22175 : case Hexagon::V6_vsubuwsat_dv:
22176 : if (MI->getNumOperands() == 3 &&
22177 : MI->getOperand(0).isReg() &&
22178 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22179 : MI->getOperand(1).isReg() &&
22180 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
22181 : MI->getOperand(2).isReg() &&
22182 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
22183 : // (V6_vsubuwsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
22184 : AsmString = "$\x01 = vsubuw($\x02,$\x03):sat";
22185 : break;
22186 : }
22187 : return false;
22188 : case Hexagon::V6_vsubw:
22189 : if (MI->getNumOperands() == 3 &&
22190 : MI->getOperand(0).isReg() &&
22191 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22192 : MI->getOperand(1).isReg() &&
22193 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
22194 : MI->getOperand(2).isReg() &&
22195 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22196 : // (V6_vsubw HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
22197 : AsmString = "$\x01 = vsubw($\x02,$\x03)";
22198 : break;
22199 : }
22200 : return false;
22201 : case Hexagon::V6_vsubw_dv:
22202 : if (MI->getNumOperands() == 3 &&
22203 : MI->getOperand(0).isReg() &&
22204 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22205 : MI->getOperand(1).getReg() == Hexagon::W15 &&
22206 : MI->getOperand(2).getReg() == Hexagon::W15) {
22207 : // (V6_vsubw_dv HvxWR:$Vdd32, W15, W15)
22208 : AsmString = "$\x01 = #0";
22209 : break;
22210 : }
22211 : if (MI->getNumOperands() == 3 &&
22212 : MI->getOperand(0).isReg() &&
22213 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22214 : MI->getOperand(1).isReg() &&
22215 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
22216 : MI->getOperand(2).isReg() &&
22217 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
22218 : // (V6_vsubw_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
22219 : AsmString = "$\x01 = vsubw($\x02,$\x03)";
22220 : break;
22221 : }
22222 : return false;
22223 : case Hexagon::V6_vsubwnq:
22224 : if (MI->getNumOperands() == 4 &&
22225 : MI->getOperand(0).isReg() &&
22226 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22227 : MI->getOperand(1).isReg() &&
22228 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
22229 : MI->getOperand(3).isReg() &&
22230 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
22231 : // (V6_vsubwnq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
22232 : AsmString = "if (!$\x02.w) $\x01.w -= $\x04.w";
22233 : break;
22234 : }
22235 : return false;
22236 : case Hexagon::V6_vsubwq:
22237 : if (MI->getNumOperands() == 4 &&
22238 : MI->getOperand(0).isReg() &&
22239 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22240 : MI->getOperand(1).isReg() &&
22241 : MRI.getRegClass(Hexagon::HvxQRRegClassID).contains(MI->getOperand(1).getReg()) &&
22242 : MI->getOperand(3).isReg() &&
22243 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(3).getReg())) {
22244 : // (V6_vsubwq HvxVR:$Vx32, HvxQR:$Qv4, HvxVR:$Vu32)
22245 : AsmString = "if ($\x02.w) $\x01.w -= $\x04.w";
22246 : break;
22247 : }
22248 : return false;
22249 : case Hexagon::V6_vsubwsat:
22250 : if (MI->getNumOperands() == 3 &&
22251 : MI->getOperand(0).isReg() &&
22252 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22253 : MI->getOperand(1).isReg() &&
22254 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg()) &&
22255 : MI->getOperand(2).isReg() &&
22256 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22257 : // (V6_vsubwsat HvxVR:$Vd32, HvxVR:$Vu32, HvxVR:$Vv32)
22258 : AsmString = "$\x01 = vsubw($\x02,$\x03):sat";
22259 : break;
22260 : }
22261 : return false;
22262 : case Hexagon::V6_vsubwsat_dv:
22263 : if (MI->getNumOperands() == 3 &&
22264 : MI->getOperand(0).isReg() &&
22265 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22266 : MI->getOperand(1).isReg() &&
22267 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
22268 : MI->getOperand(2).isReg() &&
22269 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg())) {
22270 : // (V6_vsubwsat_dv HvxWR:$Vdd32, HvxWR:$Vuu32, HvxWR:$Vvv32)
22271 : AsmString = "$\x01 = vsubw($\x02,$\x03):sat";
22272 : break;
22273 : }
22274 : return false;
22275 : case Hexagon::V6_vtmpyb:
22276 : if (MI->getNumOperands() == 3 &&
22277 : MI->getOperand(0).isReg() &&
22278 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22279 : MI->getOperand(1).isReg() &&
22280 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
22281 : MI->getOperand(2).isReg() &&
22282 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
22283 : // (V6_vtmpyb HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32)
22284 : AsmString = "$\x01 = vtmpyb($\x02,$\x03)";
22285 : break;
22286 : }
22287 : return false;
22288 : case Hexagon::V6_vtmpyb_acc:
22289 : if (MI->getNumOperands() == 4 &&
22290 : MI->getOperand(0).isReg() &&
22291 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22292 : MI->getOperand(2).isReg() &&
22293 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
22294 : MI->getOperand(3).isReg() &&
22295 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
22296 : // (V6_vtmpyb_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32)
22297 : AsmString = "$\x01 += vtmpyb($\x03,$\x04)";
22298 : break;
22299 : }
22300 : return false;
22301 : case Hexagon::V6_vtmpybus:
22302 : if (MI->getNumOperands() == 3 &&
22303 : MI->getOperand(0).isReg() &&
22304 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22305 : MI->getOperand(1).isReg() &&
22306 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
22307 : MI->getOperand(2).isReg() &&
22308 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
22309 : // (V6_vtmpybus HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32)
22310 : AsmString = "$\x01 = vtmpybus($\x02,$\x03)";
22311 : break;
22312 : }
22313 : return false;
22314 : case Hexagon::V6_vtmpybus_acc:
22315 : if (MI->getNumOperands() == 4 &&
22316 : MI->getOperand(0).isReg() &&
22317 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22318 : MI->getOperand(2).isReg() &&
22319 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
22320 : MI->getOperand(3).isReg() &&
22321 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
22322 : // (V6_vtmpybus_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32)
22323 : AsmString = "$\x01 += vtmpybus($\x03,$\x04)";
22324 : break;
22325 : }
22326 : return false;
22327 : case Hexagon::V6_vtmpyhb:
22328 : if (MI->getNumOperands() == 3 &&
22329 : MI->getOperand(0).isReg() &&
22330 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22331 : MI->getOperand(1).isReg() &&
22332 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(1).getReg()) &&
22333 : MI->getOperand(2).isReg() &&
22334 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(2).getReg())) {
22335 : // (V6_vtmpyhb HvxWR:$Vdd32, HvxWR:$Vuu32, IntRegs:$Rt32)
22336 : AsmString = "$\x01 = vtmpyhb($\x02,$\x03)";
22337 : break;
22338 : }
22339 : return false;
22340 : case Hexagon::V6_vtmpyhb_acc:
22341 : if (MI->getNumOperands() == 4 &&
22342 : MI->getOperand(0).isReg() &&
22343 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22344 : MI->getOperand(2).isReg() &&
22345 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(2).getReg()) &&
22346 : MI->getOperand(3).isReg() &&
22347 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(3).getReg())) {
22348 : // (V6_vtmpyhb_acc HvxWR:$Vxx32, HvxWR:$Vuu32, IntRegs:$Rt32)
22349 : AsmString = "$\x01 += vtmpyhb($\x03,$\x04)";
22350 : break;
22351 : }
22352 : return false;
22353 : case Hexagon::V6_vunpackb:
22354 : if (MI->getNumOperands() == 2 &&
22355 : MI->getOperand(0).isReg() &&
22356 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22357 : MI->getOperand(1).isReg() &&
22358 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
22359 : // (V6_vunpackb HvxWR:$Vdd32, HvxVR:$Vu32)
22360 : AsmString = "$\x01 = vunpackb($\x02)";
22361 : break;
22362 : }
22363 : return false;
22364 : case Hexagon::V6_vunpackh:
22365 : if (MI->getNumOperands() == 2 &&
22366 : MI->getOperand(0).isReg() &&
22367 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22368 : MI->getOperand(1).isReg() &&
22369 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
22370 : // (V6_vunpackh HvxWR:$Vdd32, HvxVR:$Vu32)
22371 : AsmString = "$\x01 = vunpackh($\x02)";
22372 : break;
22373 : }
22374 : return false;
22375 : case Hexagon::V6_vunpackoh:
22376 : if (MI->getNumOperands() == 3 &&
22377 : MI->getOperand(0).isReg() &&
22378 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22379 : MI->getOperand(2).isReg() &&
22380 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(2).getReg())) {
22381 : // (V6_vunpackoh HvxWR:$Vxx32, HvxVR:$Vu32)
22382 : AsmString = "$\x01 |= vunpackoh($\x03)";
22383 : break;
22384 : }
22385 : return false;
22386 : case Hexagon::V6_vunpackub:
22387 : if (MI->getNumOperands() == 2 &&
22388 : MI->getOperand(0).isReg() &&
22389 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22390 : MI->getOperand(1).isReg() &&
22391 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
22392 : // (V6_vunpackub HvxWR:$Vdd32, HvxVR:$Vu32)
22393 : AsmString = "$\x01 = vunpackub($\x02)";
22394 : break;
22395 : }
22396 : return false;
22397 : case Hexagon::V6_vunpackuh:
22398 : if (MI->getNumOperands() == 2 &&
22399 : MI->getOperand(0).isReg() &&
22400 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22401 : MI->getOperand(1).isReg() &&
22402 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
22403 : // (V6_vunpackuh HvxWR:$Vdd32, HvxVR:$Vu32)
22404 : AsmString = "$\x01 = vunpackuh($\x02)";
22405 : break;
22406 : }
22407 : return false;
22408 : case Hexagon::V6_vxor:
22409 : if (MI->getNumOperands() == 3 &&
22410 : MI->getOperand(0).isReg() &&
22411 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(0).getReg()) &&
22412 : MI->getOperand(1).isReg() &&
22413 : MI->getOperand(1).getReg() == MI->getOperand(0).getReg() &&
22414 : MI->getOperand(2).isReg() &&
22415 : MI->getOperand(2).getReg() == MI->getOperand(0).getReg()) {
22416 : // (V6_vxor HvxVR:$Vd32, HvxVR:$Vd32, HvxVR:$Vd32)
22417 : AsmString = "$\x01 = #0";
22418 : break;
22419 : }
22420 : return false;
22421 : case Hexagon::V6_vzb:
22422 : if (MI->getNumOperands() == 2 &&
22423 : MI->getOperand(0).isReg() &&
22424 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22425 : MI->getOperand(1).isReg() &&
22426 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
22427 : // (V6_vzb HvxWR:$Vdd32, HvxVR:$Vu32)
22428 : AsmString = "$\x01 = vzxtb($\x02)";
22429 : break;
22430 : }
22431 : return false;
22432 : case Hexagon::V6_vzh:
22433 : if (MI->getNumOperands() == 2 &&
22434 : MI->getOperand(0).isReg() &&
22435 : MRI.getRegClass(Hexagon::HvxWRRegClassID).contains(MI->getOperand(0).getReg()) &&
22436 : MI->getOperand(1).isReg() &&
22437 : MRI.getRegClass(Hexagon::HvxVRRegClassID).contains(MI->getOperand(1).getReg())) {
22438 : // (V6_vzh HvxWR:$Vdd32, HvxVR:$Vu32)
22439 : AsmString = "$\x01 = vzxth($\x02)";
22440 : break;
22441 : }
22442 : return false;
22443 : case Hexagon::Y2_dcfetchbo:
22444 : if (MI->getNumOperands() == 2 &&
22445 : MI->getOperand(0).isReg() &&
22446 : MRI.getRegClass(Hexagon::IntRegsRegClassID).contains(MI->getOperand(0).getReg()) &&
22447 : MI->getOperand(1).isImm() &&
22448 : MI->getOperand(1).getImm() == 0) {
22449 : // (Y2_dcfetchbo IntRegs:$Rs32, 0)
22450 : AsmString = "dcfetch($\x01)";
22451 : break;
22452 : }
22453 : return false;
22454 : }
22455 :
22456 : unsigned I = 0;
22457 : while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
22458 : AsmString[I] != '$' && AsmString[I] != '\0')
22459 : ++I;
22460 : OS << '\t' << StringRef(AsmString, I);
22461 : if (AsmString[I] != '\0') {
22462 : if (AsmString[I] == ' ' || AsmString[I] == '\t') {
22463 : OS << '\t';
22464 : ++I;
22465 : }
22466 : do {
22467 : if (AsmString[I] == '$') {
22468 : ++I;
22469 : if (AsmString[I] == (char)0xff) {
22470 : ++I;
22471 : int OpIdx = AsmString[I++] - 1;
22472 : int PrintMethodIdx = AsmString[I++] - 1;
22473 : printCustomAliasOperand(MI, OpIdx, PrintMethodIdx, OS);
22474 : } else
22475 : printOperand(MI, unsigned(AsmString[I++]) - 1, OS);
22476 : } else {
22477 : OS << AsmString[I++];
22478 : }
22479 : } while (AsmString[I] != '\0');
22480 : }
22481 :
22482 : return true;
22483 : }
22484 :
22485 : void HexagonInstPrinter::printCustomAliasOperand(
22486 : const MCInst *MI, unsigned OpIdx,
22487 : unsigned PrintMethodIdx,
22488 : raw_ostream &OS) {
22489 : switch (PrintMethodIdx) {
22490 : default:
22491 : llvm_unreachable("Unknown PrintMethod kind");
22492 : break;
22493 : case 0:
22494 : printBrtarget(MI, OpIdx, OS);
22495 : break;
22496 : }
22497 : }
22498 :
22499 : #endif // PRINT_ALIAS_INSTR
|
