Here is a list of all namespace enum values with links to the namespace documentation for each enum value:

- t -

• t2CALL_BTI : llvm::ARMISD
• T2EE_use : llvm::ARMBuildAttrs
• T8 : llvm::X86II
• T_MAP4 : llvm::X86II
• T_MAP5 : llvm::X86II
• T_MAP6 : llvm::X86II
• T_MAP7 : llvm::X86II
• TA : llvm::X86II
• TAG_FEATURE_BTI : llvm::AArch64BuildAttributes
• TAG_FEATURE_GCS : llvm::AArch64BuildAttributes
• TAG_FEATURE_PAC : llvm::AArch64BuildAttributes
• Tag_GNU_MIPS_ABI_FP : llvm::Mips
• Tag_GNU_MIPS_ABI_MSA : llvm::Mips
• TAG_PAUTH_PLATFORM : llvm::AArch64BuildAttributes
• TAG_PAUTH_SCHEMA : llvm::AArch64BuildAttributes
• TagCodeModel : llvm::MSP430Attrs
• TagDataModel : llvm::MSP430Attrs
• TagEnumSize : llvm::MSP430Attrs
• TagISA : llvm::MSP430Attrs
• TAIL : llvm::LoongArchISD
• Tail : llvm::CallingConv
• TAIL_AGNOSTIC : llvm::RISCVVType
• TAIL_LARGE : llvm::LoongArchISD
• TAIL_MEDIUM : llvm::LoongArchISD
• TAIL_UNDISTURBED_MASK_UNDISTURBED : llvm::RISCVVType
• TailCall : llvm::MipsISD
• TakenMask : llvm::HexagonII
• TakenPos : llvm::HexagonII
• TARGET_PATTERN_START : llvm
• TargetBlockAddress : llvm::ISD
• TargetConstant : llvm::ISD
• TargetConstantFP : llvm::ISD
• TargetConstantPool : llvm::ISD
• targetExhausted : llvm
• TargetExternalSymbol : llvm::ISD
• TargetFrameIndex : llvm::ISD
• TargetGlobalAddress : llvm::ISD
• TargetGlobalTLSAddress : llvm::ISD
• TargetIndex : llvm::ISD
• TargetJumpTable : llvm::ISD
• TargetOverlapConstraintTypeMask : llvm::RISCVII
• TargetOverlapConstraintTypeShift : llvm::RISCVII
• TB : llvm::X86II
• TB_ALIGN_1 : llvm
• TB_ALIGN_16 : llvm
• TB_ALIGN_32 : llvm
• TB_ALIGN_64 : llvm
• TB_ALIGN_MASK : llvm
• TB_ALIGN_SHIFT : llvm
• TB_BCAST_D : llvm
• TB_BCAST_MASK : llvm
• TB_BCAST_Q : llvm
• TB_BCAST_SD : llvm
• TB_BCAST_SH : llvm
• TB_BCAST_SS : llvm
• TB_BCAST_TYPE_SHIFT : llvm
• TB_BCAST_W : llvm
• TB_C : llvm::XCOFF
• TB_CPLUSPLUS : llvm::XCOFF
• TB_EH_INFO : llvm::XCOFF
• TB_FOLDED_LOAD : llvm
• TB_FOLDED_STORE : llvm
• TB_Fortran : llvm::XCOFF
• TB_INDEX_0 : llvm
• TB_INDEX_1 : llvm
• TB_INDEX_2 : llvm
• TB_INDEX_3 : llvm
• TB_INDEX_4 : llvm
• TB_INDEX_MASK : llvm
• TB_LONGTBTABLE2 : llvm::XCOFF
• TB_NO_FORWARD : llvm
• TB_NO_REVERSE : llvm
• TB_OS1 : llvm::XCOFF
• TB_OS2 : llvm::XCOFF
• TB_RESERVED : llvm::XCOFF
• TB_SSP_CANARY : llvm::XCOFF
• TBD_V1 : llvm::MachO
• TBD_V2 : llvm::MachO
• TBD_V3 : llvm::MachO
• TBD_V4 : llvm::MachO
• TBD_V5 : llvm::MachO
• TBEGIN : llvm::SystemZISD
• TBEGIN_NOFLOAT : llvm::SystemZISD
• TBUFFER_LOAD_FORMAT : llvm::AMDGPUISD
• TBUFFER_LOAD_FORMAT_D16 : llvm::AMDGPUISD
• TBUFFER_STORE_FORMAT : llvm::AMDGPUISD
• TBUFFER_STORE_FORMAT_D16 : llvm::AMDGPUISD
• TC_RETURN : llvm::AMDGPUISD, llvm::ARMISD, llvm::HexagonISD, llvm::PPCISD, llvm::X86ISD
• TC_RETURN_CHAIN : llvm::AMDGPUISD
• TC_RETURN_CHAIN_DVGPR : llvm::AMDGPUISD
• TC_RETURN_GFX : llvm::AMDGPUISD
• TC_RETURN_GFX_WholeWave : llvm::AMDGPUISD
• TCGEN05_MMA_SHARED_DISABLE_OUTPUT_LANE_CG1 : llvm::NVPTXISD
• TCGEN05_MMA_SHARED_DISABLE_OUTPUT_LANE_CG2 : llvm::NVPTXISD
• TCGEN05_MMA_SHARED_SCALE_D_DISABLE_OUTPUT_LANE_CG1 : llvm::NVPTXISD
• TCGEN05_MMA_SHARED_SCALE_D_DISABLE_OUTPUT_LANE_CG2 : llvm::NVPTXISD
• TCGEN05_MMA_SP_SHARED_DISABLE_OUTPUT_LANE_CG1 : llvm::NVPTXISD
• TCGEN05_MMA_SP_SHARED_DISABLE_OUTPUT_LANE_CG2 : llvm::NVPTXISD
• TCGEN05_MMA_SP_SHARED_SCALE_D_DISABLE_OUTPUT_LANE_CG1 : llvm::NVPTXISD
• TCGEN05_MMA_SP_SHARED_SCALE_D_DISABLE_OUTPUT_LANE_CG2 : llvm::NVPTXISD
• TCGEN05_MMA_SP_TENSOR_DISABLE_OUTPUT_LANE_CG1 : llvm::NVPTXISD
• TCGEN05_MMA_SP_TENSOR_DISABLE_OUTPUT_LANE_CG1_ASHIFT : llvm::NVPTXISD
• TCGEN05_MMA_SP_TENSOR_DISABLE_OUTPUT_LANE_CG2 : llvm::NVPTXISD
• TCGEN05_MMA_SP_TENSOR_DISABLE_OUTPUT_LANE_CG2_ASHIFT : llvm::NVPTXISD
• TCGEN05_MMA_SP_TENSOR_SCALE_D_DISABLE_OUTPUT_LANE_CG1 : llvm::NVPTXISD
• TCGEN05_MMA_SP_TENSOR_SCALE_D_DISABLE_OUTPUT_LANE_CG1_ASHIFT : llvm::NVPTXISD
• TCGEN05_MMA_SP_TENSOR_SCALE_D_DISABLE_OUTPUT_LANE_CG2 : llvm::NVPTXISD
• TCGEN05_MMA_SP_TENSOR_SCALE_D_DISABLE_OUTPUT_LANE_CG2_ASHIFT : llvm::NVPTXISD
• TCGEN05_MMA_TENSOR_DISABLE_OUTPUT_LANE_CG1 : llvm::NVPTXISD
• TCGEN05_MMA_TENSOR_DISABLE_OUTPUT_LANE_CG1_ASHIFT : llvm::NVPTXISD
• TCGEN05_MMA_TENSOR_DISABLE_OUTPUT_LANE_CG2 : llvm::NVPTXISD
• TCGEN05_MMA_TENSOR_DISABLE_OUTPUT_LANE_CG2_ASHIFT : llvm::NVPTXISD
• TCGEN05_MMA_TENSOR_SCALE_D_DISABLE_OUTPUT_LANE_CG1 : llvm::NVPTXISD
• TCGEN05_MMA_TENSOR_SCALE_D_DISABLE_OUTPUT_LANE_CG1_ASHIFT : llvm::NVPTXISD
• TCGEN05_MMA_TENSOR_SCALE_D_DISABLE_OUTPUT_LANE_CG2 : llvm::NVPTXISD
• TCGEN05_MMA_TENSOR_SCALE_D_DISABLE_OUTPUT_LANE_CG2_ASHIFT : llvm::NVPTXISD
• TCPU_601 : llvm::XCOFF
• TCPU_603 : llvm::XCOFF
• TCPU_604 : llvm::XCOFF
• TCPU_620 : llvm::XCOFF
• TCPU_970 : llvm::XCOFF
• TCPU_A35 : llvm::XCOFF
• TCPU_ANY : llvm::XCOFF
• TCPU_COM : llvm::XCOFF
• TCPU_INVALID : llvm::XCOFF
• TCPU_PPC : llvm::XCOFF
• TCPU_PPC64 : llvm::XCOFF
• TCPU_PWR : llvm::XCOFF
• TCPU_PWR10 : llvm::XCOFF
• TCPU_PWR5 : llvm::XCOFF
• TCPU_PWR5X : llvm::XCOFF
• TCPU_PWR6 : llvm::XCOFF
• TCPU_PWR6E : llvm::XCOFF
• TCPU_PWR7 : llvm::XCOFF
• TCPU_PWR8 : llvm::XCOFF
• TCPU_PWR9 : llvm::XCOFF
• TCPU_PWRX : llvm::XCOFF
• TDC : llvm::SystemZISD
• TEND : llvm::SystemZISD
• TENSOR_CNT : llvm::SIInstrFlags
• Term : llvm::M68kBeads
• Terminator : llvm::MCID
• TestAndBranch14PCRel : llvm::jitlink::aarch64
• TESTP : llvm::X86ISD
• TESTUI : llvm::X86ISD
• TEX : R600_InstFlag
• TEX_INST : R600_InstFlag
• TEXTURE_FETCH : llvm::AMDGPUISD
• TH : llvm::AMDGPU::CPol
• TH_ATOMIC_CASCADE : llvm::AMDGPU::CPol
• TH_ATOMIC_NT : llvm::AMDGPU::CPol
• TH_ATOMIC_RETURN : llvm::AMDGPU::CPol
• TH_BYPASS : llvm::AMDGPU::CPol
• TH_HT : llvm::AMDGPU::CPol
• TH_LU : llvm::AMDGPU::CPol
• TH_NT : llvm::AMDGPU::CPol
• TH_NT_HT : llvm::AMDGPU::CPol
• TH_NT_RT : llvm::AMDGPU::CPol
• TH_NT_WB : llvm::AMDGPU::CPol
• TH_REAL_BYPASS : llvm::AMDGPU::CPol
• TH_RESERVED : llvm::AMDGPU::CPol
• TH_RT : llvm::AMDGPU::CPol
• TH_RT_NT : llvm::AMDGPU::CPol
• TH_TYPE_ATOMIC : llvm::AMDGPU::CPol
• TH_TYPE_LOAD : llvm::AMDGPU::CPol
• TH_TYPE_STORE : llvm::AMDGPU::CPol
• TH_WB : llvm::AMDGPU::CPol
• Then : llvm::ARMVCC, llvm::tgtok
• Thread : llvm::NVPTX
• THREAD_POINTER : llvm::ARMISD, llvm::HexagonISD
• ThreadPointer : llvm::MipsISD
• THREEBYTE_38 : llvm::X86Disassembler
• THREEBYTE_3A : llvm::X86Disassembler
• ThreeDNow : llvm::X86II
• THREEDNOW_MAP : llvm::X86Disassembler
• Thumb_Call : llvm::jitlink::aarch32
• THUMB_ISA_use : llvm::ARMBuildAttrs
• Thumb_Jump24 : llvm::jitlink::aarch32
• Thumb_MovtAbs : llvm::jitlink::aarch32
• Thumb_MovtPrel : llvm::jitlink::aarch32
• Thumb_MovwAbsNC : llvm::jitlink::aarch32
• Thumb_MovwPrelNC : llvm::jitlink::aarch32
• ThumbArithFlagSetting : llvm::ARMII
• ThumbFrm : llvm::ARMII
• ThumbSymbol : llvm::jitlink::aarch32
• TI_CONSTDATA_START : llvm::AMDGPU
• TI_GLOBAL_FIXED : llvm::WebAssembly
• TI_GLOBAL_RELOC : llvm::WebAssembly
• TI_LOCAL : llvm::WebAssembly
• TI_LOCAL_INDIRECT : llvm::WebAssembly
• TI_OPERAND_STACK : llvm::WebAssembly
• TI_SCRATCH_RSRC_DWORD0 : llvm::AMDGPU
• TI_SCRATCH_RSRC_DWORD1 : llvm::AMDGPU
• TI_SCRATCH_RSRC_DWORD2 : llvm::AMDGPU
• TI_SCRATCH_RSRC_DWORD3 : llvm::AMDGPU
• TIED_TO : llvm::MCOI
• TiedSourceNotRead : llvm::SIInstrFlags
• Tiny : llvm::CodeModel
• TIO_NO_SIGNED_WRAP : llvm::bitc
• TIO_NO_UNSIGNED_WRAP : llvm::bitc
• TL_EXTEND : llvm::HexagonISD
• TL_TRUNCATE : llvm::HexagonISD
• TLS_DYNAMIC_MAT_PCREL_ADDR : llvm::PPCISD
• TLS_GDCALL : llvm::SystemZISD
• TLS_LDCALL : llvm::SystemZISD
• TLS_LOCAL_EXEC_MAT_ADDR : llvm::PPCISD
• TLS_TABLE : llvm::COFF
• TLSADDR : llvm::X86ISD
• TLSBASEADDR : llvm::X86ISD
• TLSCALL : llvm::X86ISD
• TLSDESC : llvm::X86ISD
• TLSGD : llvm::ARMCP, llvm::CSKYCP, llvm::SystemZCP
• TLSGD_AIX : llvm::PPCISD
• TlsHi : llvm::MipsISD
• TLSIE : llvm::CSKYCP
• TLSLD_AIX : llvm::PPCISD
• TLSLDM : llvm::SystemZCP
• TLSLE : llvm::CSKYCP
• TM : llvm::SystemZISD
• TM_Disable : llvm
• TM_Enable : llvm
• TM_Force : llvm
• TM_ForcedByUser : llvm
• TM_SuppressedByUser : llvm
• TM_Unspecified : llvm
• TO_NEAREST_INT : llvm::X86
• TO_NEG_INF : llvm::X86
• TO_POS_INF : llvm::X86
• TO_ZERO : llvm::X86
• TOC : llvm::jitlink::ppc64
• TOC_ENTRY : llvm::PPCISD
• TOCDelta16 : llvm::jitlink::ppc64
• TOCDelta16DS : llvm::jitlink::ppc64
• TOCDelta16HA : llvm::jitlink::ppc64
• TOCDelta16HI : llvm::jitlink::ppc64
• TOCDelta16LO : llvm::jitlink::ppc64
• TOCDelta16LODS : llvm::jitlink::ppc64
• TokenFactor : llvm::ISD
• TOOL_CLANG : llvm::MachO
• TOOL_LD : llvm::MachO
• TOOL_LLD : llvm::MachO
• TOOL_SWIFT : llvm::MachO
• ToolChainFPPCS : llvm::ARMBuildAttrs
• TopDown : llvm::MISched
• TotalRootEntryCount : llvm
• TowardNegative : llvm::AMDGPU
• TowardNegativeF32_NearestTiesToEvenF64 : llvm::AMDGPU
• TowardNegativeF32_TowardNegativeF64 : llvm::AMDGPU
• TowardNegativeF32_TowardPositiveF64 : llvm::AMDGPU
• TowardNegativeF32_TowardZeroF64 : llvm::AMDGPU
• TowardPositive : llvm::AMDGPU
• TowardPositiveF32_NearestTiesToEvenF64 : llvm::AMDGPU
• TowardPositiveF32_TowardNegativeF64 : llvm::AMDGPU
• TowardPositiveF32_TowardPositiveF64 : llvm::AMDGPU
• TowardPositiveF32_TowardZeroF64 : llvm::AMDGPU
• TowardZero : llvm::AMDGPU
• TowardZeroF32_NearestTiesToEvenF64 : llvm::AMDGPU
• TowardZeroF32_TowardNegativeF64 : llvm::AMDGPU
• TowardZeroF32_TowardPositiveF64 : llvm::AMDGPU
• TowardZeroF32_TowardZeroF64 : llvm::AMDGPU
• TPAUSE : llvm::X86ISD
• TPOFF : llvm::ARMCP, llvm::XtensaCP
• TRANS : llvm::SIInstrFlags
• TRANS_ONLY : R600_InstFlag
• TRAP : llvm::AMDGPU::Barrier, llvm::AMDGPUISD
• Trap : llvm::MCID
• TRAP_NUM_SGPRS : llvm::AMDGPU::IsaInfo
• TRIG : R600_InstFlag
• TrueVal : llvm::tgtok
• TRUNCATE : llvm::ISD
• TRUNCATE2_TO_REG : llvm
• TRUNCATE_SSAT_S : llvm::ISD
• TRUNCATE_SSAT_U : llvm::ISD
• TRUNCATE_TO_MEM_VI16 : llvm
• TRUNCATE_TO_MEM_VI32 : llvm
• TRUNCATE_TO_MEM_VI8 : llvm
• TRUNCATE_TO_REG : llvm
• TRUNCATE_USAT_U : llvm::ISD
• TruncIntFP : llvm::MipsISD
• TS1AM : llvm::VEISD
• tSECALL : llvm::ARMISD
• TSTBIT : llvm::HexagonISD
• TTMP_GFX9PLUS_MAX : llvm::AMDGPU::EncValues
• TTMP_GFX9PLUS_MIN : llvm::AMDGPU::EncValues
• TTMP_VI_MAX : llvm::AMDGPU::EncValues
• TTMP_VI_MIN : llvm::AMDGPU::EncValues
• TwoArgFP : llvm::X86II
• TWOBYTE : llvm::X86Disassembler
• TwoConditionalOps : llvm::X86II
• TwoConditionalOps_Shift : llvm::X86II
• TWOPI : llvm::GraphProgram
• Type : llvm::lltok
• TYPE_BLOCK_ID_NEW : llvm::bitc
• TYPE_CODE_ARRAY : llvm::bitc
• TYPE_CODE_BFLOAT : llvm::bitc
• TYPE_CODE_DOUBLE : llvm::bitc
• TYPE_CODE_FLOAT : llvm::bitc
• TYPE_CODE_FP128 : llvm::bitc
• TYPE_CODE_FUNCTION : llvm::bitc
• TYPE_CODE_FUNCTION_OLD : llvm::bitc
• TYPE_CODE_HALF : llvm::bitc
• TYPE_CODE_INTEGER : llvm::bitc
• TYPE_CODE_LABEL : llvm::bitc
• TYPE_CODE_METADATA : llvm::bitc
• TYPE_CODE_NUMENTRY : llvm::bitc
• TYPE_CODE_OPAQUE : llvm::bitc
• TYPE_CODE_OPAQUE_POINTER : llvm::bitc
• TYPE_CODE_POINTER : llvm::bitc
• TYPE_CODE_PPC_FP128 : llvm::bitc
• TYPE_CODE_STRUCT_ANON : llvm::bitc
• TYPE_CODE_STRUCT_NAME : llvm::bitc
• TYPE_CODE_STRUCT_NAMED : llvm::bitc
• TYPE_CODE_TARGET_TYPE : llvm::bitc
• TYPE_CODE_TOKEN : llvm::bitc
• TYPE_CODE_VECTOR : llvm::bitc
• TYPE_CODE_VOID : llvm::bitc
• TYPE_CODE_X86_AMX : llvm::bitc
• TYPE_CODE_X86_FP80 : llvm::bitc
• TYPE_CODE_X86_MMX : llvm::bitc
• TYPE_EVEX : llvm::X86Disassembler
• TYPE_EXISTENCE : llvm::BTF
• TYPE_MATCH : llvm::BTF
• TYPE_max : llvm::X86Disassembler
• TYPE_NO_VEX_XOP : llvm::X86Disassembler
• TYPE_NOT_FOUND : llvm::AArch64BuildAttributes
• TYPE_SIZE : llvm::BTF
• TYPE_VEX_2B : llvm::X86Disassembler
• TYPE_VEX_3B : llvm::X86Disassembler
• TYPE_XOP : llvm::X86Disassembler
• TypeALU32_2op : llvm::HexagonII
• TypeALU32_3op : llvm::HexagonII
• TypeALU32_ADDI : llvm::HexagonII
• TypeALU64 : llvm::HexagonII
• TYPECAST : llvm::HexagonISD
• TypeCJ : llvm::HexagonII
• TypeCR : llvm::HexagonII
• TypeCVI_4SLOT_MPY : llvm::HexagonII
• TypeCVI_GATHER : llvm::HexagonII
• TypeCVI_GATHER_DV : llvm::HexagonII
• TypeCVI_GATHER_RST : llvm::HexagonII
• TypeCVI_HIST : llvm::HexagonII
• TypeCVI_SCATTER : llvm::HexagonII
• TypeCVI_SCATTER_DV : llvm::HexagonII
• TypeCVI_SCATTER_NEW_RST : llvm::HexagonII
• TypeCVI_SCATTER_NEW_ST : llvm::HexagonII
• TypeCVI_SCATTER_RST : llvm::HexagonII
• TypeCVI_VA : llvm::HexagonII
• TypeCVI_VA_DV : llvm::HexagonII
• TypeCVI_VM_LD : llvm::HexagonII
• TypeCVI_VM_NEW_ST : llvm::HexagonII
• TypeCVI_VM_ST : llvm::HexagonII
• TypeCVI_VM_STU : llvm::HexagonII
• TypeCVI_VM_TMP_LD : llvm::HexagonII
• TypeCVI_VM_VP_LDU : llvm::HexagonII
• TypeCVI_VP : llvm::HexagonII
• TypeCVI_VP_VS : llvm::HexagonII
• TypeCVI_VS : llvm::HexagonII
• TypeCVI_VS_VX : llvm::HexagonII
• TypeCVI_VX : llvm::HexagonII
• TypeCVI_VX_DV : llvm::HexagonII
• TypeCVI_VX_LATE : llvm::HexagonII
• TypeCVI_ZW : llvm::HexagonII
• TypeDUPLEX : llvm::HexagonII
• TypeENDLOOP : llvm::HexagonII
• TypeEXTENDER : llvm::HexagonII
• TypeJ : llvm::HexagonII
• TypeLD : llvm::HexagonII
• TypeM : llvm::HexagonII
• TypeMAPPING : llvm::HexagonII
• TypeMask : llvm::HexagonII
• TypeNCJ : llvm::HexagonII
• TypePos : llvm::HexagonII
• TypePSEUDO : llvm::HexagonII
• TypeS_2op : llvm::HexagonII
• TypeS_3op : llvm::HexagonII
• TypeST : llvm::HexagonII
• TypeSUBINSN : llvm::HexagonII
• TypeV2LDST : llvm::HexagonII
• TypeV4LDST : llvm::HexagonII