enum | llvm::MipsISD::NodeType : unsigned {
llvm::MipsISD::FIRST_NUMBER = ISD::BUILTIN_OP_END
, llvm::MipsISD::JmpLink
, llvm::MipsISD::TailCall
, llvm::MipsISD::Highest
,
llvm::MipsISD::Higher
, llvm::MipsISD::Hi
, llvm::MipsISD::Lo
, llvm::MipsISD::GotHi
,
llvm::MipsISD::TlsHi
, llvm::MipsISD::GPRel
, llvm::MipsISD::ThreadPointer
, llvm::MipsISD::FMS
,
llvm::MipsISD::FPBrcond
, llvm::MipsISD::FPCmp
, llvm::MipsISD::FAbs
, llvm::MipsISD::FSELECT
,
llvm::MipsISD::MTC1_D64
, llvm::MipsISD::CMovFP_T
, llvm::MipsISD::CMovFP_F
, llvm::MipsISD::TruncIntFP
,
llvm::MipsISD::Ret
, llvm::MipsISD::ERet
, llvm::MipsISD::EH_RETURN
, llvm::MipsISD::MFHI
,
llvm::MipsISD::MFLO
, llvm::MipsISD::MTLOHI
, llvm::MipsISD::Mult
, llvm::MipsISD::Multu
,
llvm::MipsISD::MAdd
, llvm::MipsISD::MAddu
, llvm::MipsISD::MSub
, llvm::MipsISD::MSubu
,
llvm::MipsISD::DivRem
, llvm::MipsISD::DivRemU
, llvm::MipsISD::DivRem16
, llvm::MipsISD::DivRemU16
,
llvm::MipsISD::BuildPairF64
, llvm::MipsISD::ExtractElementF64
, llvm::MipsISD::Wrapper
, llvm::MipsISD::DynAlloc
,
llvm::MipsISD::Sync
, llvm::MipsISD::Ext
, llvm::MipsISD::Ins
, llvm::MipsISD::CIns
,
llvm::MipsISD::EXTP
, llvm::MipsISD::EXTPDP
, llvm::MipsISD::EXTR_S_H
, llvm::MipsISD::EXTR_W
,
llvm::MipsISD::EXTR_R_W
, llvm::MipsISD::EXTR_RS_W
, llvm::MipsISD::SHILO
, llvm::MipsISD::MTHLIP
,
llvm::MipsISD::MULSAQ_S_W_PH
, llvm::MipsISD::MAQ_S_W_PHL
, llvm::MipsISD::MAQ_S_W_PHR
, llvm::MipsISD::MAQ_SA_W_PHL
,
llvm::MipsISD::MAQ_SA_W_PHR
, llvm::MipsISD::DPAU_H_QBL
, llvm::MipsISD::DPAU_H_QBR
, llvm::MipsISD::DPSU_H_QBL
,
llvm::MipsISD::DPSU_H_QBR
, llvm::MipsISD::DPAQ_S_W_PH
, llvm::MipsISD::DPSQ_S_W_PH
, llvm::MipsISD::DPAQ_SA_L_W
,
llvm::MipsISD::DPSQ_SA_L_W
, llvm::MipsISD::DPA_W_PH
, llvm::MipsISD::DPS_W_PH
, llvm::MipsISD::DPAQX_S_W_PH
,
llvm::MipsISD::DPAQX_SA_W_PH
, llvm::MipsISD::DPAX_W_PH
, llvm::MipsISD::DPSX_W_PH
, llvm::MipsISD::DPSQX_S_W_PH
,
llvm::MipsISD::DPSQX_SA_W_PH
, llvm::MipsISD::MULSA_W_PH
, llvm::MipsISD::MULT
, llvm::MipsISD::MULTU
,
llvm::MipsISD::MADD_DSP
, llvm::MipsISD::MADDU_DSP
, llvm::MipsISD::MSUB_DSP
, llvm::MipsISD::MSUBU_DSP
,
llvm::MipsISD::SHLL_DSP
, llvm::MipsISD::SHRA_DSP
, llvm::MipsISD::SHRL_DSP
, llvm::MipsISD::SETCC_DSP
,
llvm::MipsISD::SELECT_CC_DSP
, llvm::MipsISD::VALL_ZERO
, llvm::MipsISD::VANY_ZERO
, llvm::MipsISD::VALL_NONZERO
,
llvm::MipsISD::VANY_NONZERO
, llvm::MipsISD::VCEQ
, llvm::MipsISD::VCLE_S
, llvm::MipsISD::VCLE_U
,
llvm::MipsISD::VCLT_S
, llvm::MipsISD::VCLT_U
, llvm::MipsISD::VSHF
, llvm::MipsISD::SHF
,
llvm::MipsISD::ILVEV
, llvm::MipsISD::ILVOD
, llvm::MipsISD::ILVL
, llvm::MipsISD::ILVR
,
llvm::MipsISD::PCKEV
, llvm::MipsISD::PCKOD
, llvm::MipsISD::INSVE
, llvm::MipsISD::VNOR
,
llvm::MipsISD::VEXTRACT_SEXT_ELT
, llvm::MipsISD::VEXTRACT_ZEXT_ELT
, llvm::MipsISD::DOUBLE_SELECT_I
, llvm::MipsISD::DOUBLE_SELECT_I64
,
llvm::MipsISD::LWL = ISD::FIRST_TARGET_MEMORY_OPCODE
, llvm::MipsISD::LWR
, llvm::MipsISD::SWL
, llvm::MipsISD::SWR
,
llvm::MipsISD::LDL
, llvm::MipsISD::LDR
, llvm::MipsISD::SDL
, llvm::MipsISD::SDR
} |