- l -

• l_brace : llvm::tgtok
• l_paren : llvm::tgtok
• l_square : llvm::tgtok
• LabelID : llvm::lltok
• LabelStr : llvm::lltok
• LADD : llvm::X86ISD, llvm::XCoreISD
• LAND : llvm::X86ISD
• LANE_MASK : llvm::AMDGPU::Swizzle
• LANE_MAX : llvm::AMDGPU::Swizzle
• LANE_NUM : llvm::AMDGPU::Swizzle
• LANE_SHIFT : llvm::AMDGPU::Swizzle
• Large : llvm::CodeModel, llvm::PIELevel
• LAST : llvm::AArch64PACKey
• last : llvm::binaryformat
• Last : llvm::Sched
• LAST_ACTIVE : llvm::AArch64CC
• LAST_KNOWN_SECTION_TYPE : llvm::MachO
• LAST_MEMORY_OPCODE : llvm::AArch64ISD, llvm::AMDGPUISD, llvm::ARMISD, llvm::MipsISD, llvm::NVPTXISD, llvm::PPCISD, llvm::RISCVISD, llvm::SystemZISD, llvm::X86ISD
• LAST_STRICTFP_OPCODE : llvm::AArch64ISD, llvm::PPCISD, llvm::RISCVISD, llvm::SystemZISD, llvm::X86ISD
• LAST_VALID_COND : llvm::M68k, llvm::X86
• LAST_VL_VECTOR_OP : llvm::RISCVISD
• LASTA : llvm::AArch64ISD
• LastArmRelocation : llvm::jitlink::aarch32
• LASTB : llvm::AArch64ISD
• LastCallArg : llvm::NVPTXISD
• LastDataRelocation : llvm::jitlink::aarch32
• LASTORDERING : llvm::NVPTX
• LastPlusOne : llvm::dxil
• LastRelocation : llvm::jitlink::aarch32
• LASTSCOPE : llvm::NVPTX
• LastTargetFixupKind : llvm::AArch64, llvm::AMDGPU, llvm::ARM, llvm::AVR, llvm::BPF, llvm::Hexagon, llvm::Lanai, llvm::Mips, llvm::MSP430, llvm::PPC, llvm::Sparc, llvm::SystemZ, llvm::VE, llvm::WebAssembly, llvm::X86, llvm::Xtensa
• LastThumbRelocation : llvm::jitlink::aarch32
• LatenciesAlone : llvm
• LatenciesAlonePlusConsecutive : llvm
• LatenciesGrouped : llvm
• Latency : llvm
• lbrace : llvm::lltok
• LBRX : llvm::PPCISD
• LBTC : llvm::X86ISD
• LBTC_RM : llvm::X86ISD
• LBTR : llvm::X86ISD
• LBTR_RM : llvm::X86ISD
• LBTS : llvm::X86ISD
• LBTS_RM : llvm::X86ISD
• LC_REQ_DYLD : llvm::MachO
• LCMPXCHG16_DAG : llvm::X86ISD
• LCMPXCHG16_SAVE_RBX_DAG : llvm::X86ISD
• LCMPXCHG8_DAG : llvm::X86ISD
• LCMPXCHG_DAG : llvm::X86ISD
• LD : llvm::ARM_MB
• LD1_MERGE_ZERO : llvm::AArch64ISD
• LD1DUPpost : llvm::AArch64ISD
• LD1LANEpost : llvm::AArch64ISD
• LD1RO_MERGE_ZERO : llvm::AArch64ISD
• LD1RQ_MERGE_ZERO : llvm::AArch64ISD
• LD1S_MERGE_ZERO : llvm::AArch64ISD
• LD1x2post : llvm::AArch64ISD
• LD1x3post : llvm::AArch64ISD
• LD1x4post : llvm::AArch64ISD
• LD2DUPpost : llvm::AArch64ISD
• LD2LANEpost : llvm::AArch64ISD
• LD2post : llvm::AArch64ISD
• LD3DUPpost : llvm::AArch64ISD
• LD3LANEpost : llvm::AArch64ISD
• LD3post : llvm::AArch64ISD
• LD4DUPpost : llvm::AArch64ISD
• LD4LANEpost : llvm::AArch64ISD
• LD4post : llvm::AArch64ISD
• LD_GOT_TPREL_L : llvm::PPCISD
• LD_SPLAT : llvm::PPCISD
• LD_VSX_LH : llvm::PPCISD
• LDFF1_MERGE_ZERO : llvm::AArch64ISD
• LDFF1S_MERGE_ZERO : llvm::AArch64ISD
• LdFrm : llvm::ARMII
• LDIAPP : llvm::AArch64ISD
• LDL : llvm::MipsISD
• LdMiscFrm : llvm::ARMII
• LDNF1_MERGE_ZERO : llvm::AArch64ISD
• LDNF1S_MERGE_ZERO : llvm::AArch64ISD
• LDNP : llvm::AArch64ISD
• LDP : llvm::AArch64ISD
• LDR : llvm::MipsISD
• LDRD : llvm::ARMISD
• LDRLiteral19 : llvm::jitlink::aarch64
• LDS : llvm::AMDGPUISD
• LDS_1A : R600_InstFlag
• LDS_1A1D : R600_InstFlag
• LDS_1A2D : R600_InstFlag
• LDSDIR : llvm::SIInstrFlags
• LdStExFrm : llvm::ARMII
• LdStMulFrm : llvm::ARMII
• LDUV2 : llvm::NVPTXISD
• LDUV4 : llvm::NVPTXISD
• LDWSP : llvm::XCoreISD
• LE : llvm::AArch64CC, llvm::ARCCC, llvm::ARMCC, llvm::ARMISD, llvm::NVPTX::PTXCmpMode, llvm::NVPTXCC
• LEGACY : llvm::X86II
• Legal : llvm::IRSimilarity, llvm::LegacyLegalizeActions, llvm::LegalizeActions, llvm::outliner
• LEGALAVL : llvm::VEISD
• LegalTerminator : llvm::outliner
• Length : llvm
• lenientConversion : llvm
• less : llvm::lltok, llvm::tgtok
• Let : llvm::tgtok
• LEU : llvm::NVPTX::PTXCmpMode
• LF_HaveColumns : llvm::codeview
• LF_None : llvm::codeview
• lfExactlyHalf : llvm
• lfExactlyZero : llvm
• LFIWAX : llvm::PPCISD
• LFIWZX : llvm::PPCISD
• lfLessThanHalf : llvm
• lfMoreThanHalf : llvm
• LGKM_CNT : llvm::SIInstrFlags
• Libcall : llvm::LegacyLegalizeActions, llvm::LegalizeActions
• LIFETIME_END : llvm::ISD
• LIFETIME_START : llvm::ISD
• LimitedDebugInfo : llvm::codegenoptions
• Linearize : llvm::Sched
• Link : llvm::codeview
• List : llvm::tgtok
• LITERAL_CONST : llvm::AMDGPU::EncValues
• LLA : llvm::RISCVISD
• LLRINT : llvm::ISD
• LLROUND : llvm::ISD
• LLVM_MARK_AS_BITMASK_ENUM : llvm::MachO
• LLVMBitstreamRemarks : llvm
• LLVMIRBitstream : llvm
• LMUL : llvm::XCoreISD
• LMUL_1 : llvm::RISCVII
• LMUL_2 : llvm::RISCVII
• LMUL_4 : llvm::RISCVII
• LMUL_8 : llvm::RISCVII
• LMUL_F2 : llvm::RISCVII
• LMUL_F4 : llvm::RISCVII
• LMUL_F8 : llvm::RISCVII
• LMUL_RESERVED : llvm::RISCVII
• LN_First : llvm
• LN_Last : llvm
• LN_Middle : llvm
• LO : llvm::AArch64CC, llvm::ARCCC, llvm::ARMCC, llvm::LanaiISD
• Lo : llvm::MipsISD
• LO : llvm::NVPTX::PTXCmpMode
• Lo : llvm::PPCISD, llvm::SPISD, llvm::VEISD
• LOAD : llvm::ISD
• Load : llvm::SPII
• LOAD_ADDR : llvm::CSKYISD
• LOAD_CONFIG_TABLE : llvm::COFF
• LOAD_D16_HI : llvm::AMDGPUISD
• LOAD_D16_HI_I8 : llvm::AMDGPUISD
• LOAD_D16_HI_U8 : llvm::AMDGPUISD
• LOAD_D16_LO : llvm::AMDGPUISD
• LOAD_D16_LO_I8 : llvm::AMDGPUISD
• LOAD_D16_LO_U8 : llvm::AMDGPUISD
• LOAD_GDOP : llvm::SPISD
• LOAD_PARAM : llvm::NVPTXISD
• LOAD_VEC_BE : llvm::PPCISD
• LoadBinaryModule : llvm
• LoadBinarySection : llvm
• LOADgot : llvm::AArch64ISD
• LoadParam : llvm::NVPTXISD
• LoadParamV2 : llvm::NVPTXISD
• LoadParamV4 : llvm::NVPTXISD
• LoadV2 : llvm::NVPTXISD
• LoadV4 : llvm::NVPTXISD
• Local : llvm::NVPTX
• LOCAL_ADDRESS : llvm::AMDGPUAS
• LOCAL_RECOVER : llvm::ISD
• LOCAL_SIZE_X : llvm::SI::KernelInputOffsets
• LOCAL_SIZE_Y : llvm::SI::KernelInputOffsets
• LOCAL_SIZE_Z : llvm::SI::KernelInputOffsets
• LocalDynamic : llvm::TLSModel
• LocalExec : llvm::TLSModel
• LocalVar : llvm::lltok
• LocalVarID : llvm::lltok
• LOCK : llvm::X86II
• LOCKShift : llvm::X86II
• LocTrackingOnly : llvm::codegenoptions
• LOD_CLAMP_MASK : llvm::AMDGPU::Hwreg
• LOG : llvm::AMDGPUISD
• Log2Alignment : llvm::LCOMM
• Log2CacheLine : llvm::IntervalMapImpl
• LOH_ARM64_ADRP_ADD : llvm::MachO
• LOH_ARM64_ADRP_ADD_LDR : llvm::MachO
• LOH_ARM64_ADRP_ADD_STR : llvm::MachO
• LOH_ARM64_ADRP_ADRP : llvm::MachO
• LOH_ARM64_ADRP_LDR : llvm::MachO
• LOH_ARM64_ADRP_LDR_GOT : llvm::MachO
• LOH_ARM64_ADRP_LDR_GOT_LDR : llvm::MachO
• LOH_ARM64_ADRP_LDR_GOT_STR : llvm::MachO
• LongBranch : llvm::jitlink::ppc64
• LongBranchNoTOC : llvm::jitlink::ppc64
• LongBranchSaveR2 : llvm::jitlink::ppc64
• LookupPtrRegClass : llvm::MCOI
• LOOP : llvm::AMDGPUISD
• LOOP_DEC : llvm::ARMISD
• LOR : llvm::X86ISD
• Lower : llvm::LegacyLegalizeActions, llvm::LegalizeActions
• lparen : llvm::lltok
• LPD_Back : llvm
• LPD_Front : llvm
• LRINT : llvm::ISD
• LROUND : llvm::ISD
• LRV : llvm::SystemZISD
• LS : llvm::AArch64CC, llvm::ARCCC, llvm::ARMCC, llvm::NVPTX::PTXCmpMode
• LS64_BUILD : llvm::AArch64ISD
• LS64_EXTRACT : llvm::AArch64ISD
• LS_NUM_USED_SGPRS : llvm::AMDGPU::PALMD
• LS_NUM_USED_VGPRS : llvm::AMDGPU::PALMD
• LS_SCRATCH_SIZE : llvm::AMDGPU::PALMD
• LSL : llvm::AArch64_AM, llvm::AArch64SE
• lsl : llvm::ARM_AM
• LSL : llvm::AVRISD
• LSLBN : llvm::AVRISD
• LSLHI : llvm::AVRISD
• LSLL : llvm::ARMISD
• LSLLOOP : llvm::AVRISD
• LSLS : llvm::ARMISD
• LSLW : llvm::AVRISD
• LSLWN : llvm::AVRISD
• lsquare : llvm::lltok
• LSR : llvm::AArch64_AM, llvm::AArch64SE
• lsr : llvm::ARM_AM
• LSR : llvm::AVRISD
• LSRBN : llvm::AVRISD
• LSRL : llvm::ARMISD
• LSRLO : llvm::AVRISD
• LSRLOOP : llvm::AVRISD
• LSRS1 : llvm::ARMISD
• LSRW : llvm::AVRISD
• LSRWN : llvm::AVRISD
• LSUB : llvm::X86ISD, llvm::XCoreISD
• LT : llvm::AArch64CC, llvm::ARCCC, llvm::ARMCC, llvm::NVPTX::PTXCmpMode, llvm::NVPTXCC
• LTU : llvm::NVPTX::PTXCmpMode
• LWL : llvm::MipsISD
• LWPINS : llvm::X86ISD
• LWR : llvm::MipsISD
• LXOR : llvm::X86ISD
• LXSIZX : llvm::PPCISD
• LXVD2X : llvm::PPCISD
• LXVRZX : llvm::PPCISD