- r -
- R : llvm::RISCVFenceField
- R600_EXPORT : llvm::AMDGPUISD
- R9IsGPR : llvm::ARMBuildAttrs
- R9IsSB : llvm::ARMBuildAttrs
- R9IsTLSPointer : llvm::ARMBuildAttrs
- R9Reserved : llvm::ARMBuildAttrs
- R_2C0A_SPI_SHADER_PGM_RSRC1_PS : llvm::AMDGPU::PALMD
- R_2C4A_SPI_SHADER_PGM_RSRC1_VS : llvm::AMDGPU::PALMD
- R_2C8A_SPI_SHADER_PGM_RSRC1_GS : llvm::AMDGPU::PALMD
- R_2CCA_SPI_SHADER_PGM_RSRC1_ES : llvm::AMDGPU::PALMD
- R_2D0A_SPI_SHADER_PGM_RSRC1_HS : llvm::AMDGPU::PALMD
- R_2D4A_SPI_SHADER_PGM_RSRC1_LS : llvm::AMDGPU::PALMD
- R_2E00_COMPUTE_DISPATCH_INITIATOR : llvm::AMDGPU::PALMD
- R_2E12_COMPUTE_PGM_RSRC1 : llvm::AMDGPU::PALMD
- R_A1B3_SPI_PS_INPUT_ENA : llvm::AMDGPU::PALMD
- R_A1B4_SPI_PS_INPUT_ADDR : llvm::AMDGPU::PALMD
- R_A1B6_SPI_PS_IN_CONTROL : llvm::AMDGPU::PALMD
- R_A2D5_VGT_SHADER_STAGES_EN : llvm::AMDGPU::PALMD
- R_ABS : llvm::MachO
- R_BA : llvm::XCOFF
- R_BR : llvm::XCOFF
- r_brace : llvm::tgtok
- R_GL : llvm::XCOFF
- R_NEG : llvm::XCOFF
- r_paren : llvm::tgtok
- R_POS : llvm::XCOFF
- R_RBA : llvm::XCOFF
- R_RBR : llvm::XCOFF
- R_REF : llvm::XCOFF
- R_REL : llvm::XCOFF
- R_RISCV_32 : llvm::jitlink::riscv
- R_RISCV_32_PCREL : llvm::jitlink::riscv
- R_RISCV_64 : llvm::jitlink::riscv
- R_RISCV_ADD16 : llvm::jitlink::riscv
- R_RISCV_ADD32 : llvm::jitlink::riscv
- R_RISCV_ADD64 : llvm::jitlink::riscv
- R_RISCV_ADD8 : llvm::jitlink::riscv
- R_RISCV_BRANCH : llvm::jitlink::riscv
- R_RISCV_CALL : llvm::jitlink::riscv
- R_RISCV_CALL_PLT : llvm::jitlink::riscv
- R_RISCV_GOT_HI20 : llvm::jitlink::riscv
- R_RISCV_HI20 : llvm::jitlink::riscv
- R_RISCV_JAL : llvm::jitlink::riscv
- R_RISCV_LO12_I : llvm::jitlink::riscv
- R_RISCV_LO12_S : llvm::jitlink::riscv
- R_RISCV_PCREL_HI20 : llvm::jitlink::riscv
- R_RISCV_PCREL_LO12_I : llvm::jitlink::riscv
- R_RISCV_PCREL_LO12_S : llvm::jitlink::riscv
- R_RISCV_RVC_BRANCH : llvm::jitlink::riscv
- R_RISCV_RVC_JUMP : llvm::jitlink::riscv
- R_RISCV_SET16 : llvm::jitlink::riscv
- R_RISCV_SET32 : llvm::jitlink::riscv
- R_RISCV_SET6 : llvm::jitlink::riscv
- R_RISCV_SET8 : llvm::jitlink::riscv
- R_RISCV_SUB16 : llvm::jitlink::riscv
- R_RISCV_SUB32 : llvm::jitlink::riscv
- R_RISCV_SUB6 : llvm::jitlink::riscv
- R_RISCV_SUB64 : llvm::jitlink::riscv
- R_RISCV_SUB8 : llvm::jitlink::riscv
- R_RL : llvm::XCOFF
- R_RLA : llvm::XCOFF
- R_SCATTERED : llvm::MachO
- r_square : llvm::tgtok
- R_TCL : llvm::XCOFF
- R_TLS : llvm::XCOFF
- R_TLS_IE : llvm::XCOFF
- R_TLS_LD : llvm::XCOFF
- R_TLS_LE : llvm::XCOFF
- R_TLSM : llvm::XCOFF
- R_TLSML : llvm::XCOFF
- R_TOC : llvm::XCOFF
- R_TOCL : llvm::XCOFF
- R_TOCU : llvm::XCOFF
- R_TRL : llvm::XCOFF
- R_TRLA : llvm::XCOFF
- RA : llvm::RISCVZC
- RA_S0 : llvm::RISCVZC
- RA_S0_S1 : llvm::RISCVZC
- RA_S0_S11 : llvm::RISCVZC
- RA_S0_S2 : llvm::RISCVZC
- RA_S0_S3 : llvm::RISCVZC
- RA_S0_S4 : llvm::RISCVZC
- RA_S0_S5 : llvm::RISCVZC
- RA_S0_S6 : llvm::RISCVZC
- RA_S0_S7 : llvm::RISCVZC
- RA_S0_S8 : llvm::RISCVZC
- RA_S0_S9 : llvm::RISCVZC
- RawContext : llvm::sampleprof
- RawFrm : llvm::X86II
- RawFrmDst : llvm::X86II
- RawFrmDstSrc : llvm::X86II
- RawFrmImm16 : llvm::X86II
- RawFrmImm8 : llvm::X86II
- RawFrmMemOffs : llvm::X86II
- RawFrmSrc : llvm::X86II
- rbrace : llvm::lltok
- RC16 : llvm::NVPTX::PTXPrmtMode
- RC8 : llvm::NVPTX::PTXPrmtMode
- RCP : llvm::AMDGPUISD
- RCP14 : llvm::X86ISD
- RCP14S : llvm::X86ISD
- RCP_IFLAG : llvm::AMDGPUISD
- RCP_LEGACY : llvm::AMDGPUISD
- RD_NONE : llvm::VERD
- RD_RA : llvm::VERD
- RD_RM : llvm::VERD
- RD_RN : llvm::VERD
- RD_RP : llvm::VERD
- RD_RZ : llvm::VERD
- RDN : llvm::RISCVFPRndMode, llvm::RISCVVXRndMode
- RDPKRU : llvm::X86ISD
- RDPMC : llvm
- RDPRU : llvm
- RDRAND : llvm, llvm::X86ISD
- RDSEED : llvm, llvm::X86ISD
- RDSVL : llvm::AArch64ISD
- RDTSC : llvm
- Read : llvm
- READ_COUNTER_WIDE : llvm::RISCVISD
- READ_CSR : llvm::RISCVISD
- READ_REGISTER : llvm::ISD
- READ_TIME_BASE : llvm::PPCISD
- READ_VLENB : llvm::RISCVISD
- READCYCLE : llvm::HexagonISD
- READCYCLECOUNTER : llvm::ISD
- READSTEADYCOUNTER : llvm::ISD
- READTIMER : llvm::HexagonISD
- ReallyHidden : llvm::cl
- RealTimeProfile : llvm::ARMBuildAttrs
- REASSOC_AX_BY : llvm
- REASSOC_AX_YB : llvm
- REASSOC_XA_BY : llvm
- REASSOC_XA_YB : llvm
- REASSOC_XMM_AMM_BMM : llvm
- REASSOC_XY_AMM_BMM : llvm
- REASSOC_XY_BAC : llvm
- REASSOC_XY_BCA : llvm
- REBASE_IMMEDIATE_MASK : llvm::MachO
- REBASE_OPCODE_ADD_ADDR_IMM_SCALED : llvm::MachO
- REBASE_OPCODE_ADD_ADDR_ULEB : llvm::MachO
- REBASE_OPCODE_DO_REBASE_ADD_ADDR_ULEB : llvm::MachO
- REBASE_OPCODE_DO_REBASE_IMM_TIMES : llvm::MachO
- REBASE_OPCODE_DO_REBASE_ULEB_TIMES : llvm::MachO
- REBASE_OPCODE_DO_REBASE_ULEB_TIMES_SKIPPING_ULEB : llvm::MachO
- REBASE_OPCODE_DONE : llvm::MachO
- REBASE_OPCODE_MASK : llvm::MachO
- REBASE_OPCODE_SET_SEGMENT_AND_OFFSET_ULEB : llvm::MachO
- REBASE_OPCODE_SET_TYPE_IMM : llvm::MachO
- REBASE_TYPE_POINTER : llvm::MachO
- REBASE_TYPE_TEXT_ABSOLUTE32 : llvm::MachO
- REBASE_TYPE_TEXT_PCREL32 : llvm::MachO
- RECORD_FIRST : llvm::remarks
- RECORD_LAST : llvm::remarks
- RECORD_META_CONTAINER_INFO : llvm::remarks
- RECORD_META_EXTERNAL_FILE : llvm::remarks
- RECORD_META_REMARK_VERSION : llvm::remarks
- RECORD_META_STRTAB : llvm::remarks
- RECORD_REMARK_ARG_WITH_DEBUGLOC : llvm::remarks
- RECORD_REMARK_ARG_WITHOUT_DEBUGLOC : llvm::remarks
- RECORD_REMARK_DEBUG_LOC : llvm::remarks
- RECORD_REMARK_HEADER : llvm::remarks
- RECORD_REMARK_HOTNESS : llvm::remarks
- RecoverShift : llvm::HWASanAccessInfo
- REDUCTION : R600_InstFlag
- REFERENCE_FLAG_DEFINED : llvm::MachO
- REFERENCE_FLAG_PRIVATE_DEFINED : llvm::MachO
- REFERENCE_FLAG_PRIVATE_UNDEFINED_LAZY : llvm::MachO
- REFERENCE_FLAG_PRIVATE_UNDEFINED_NON_LAZY : llvm::MachO
- REFERENCE_FLAG_UNDEFINED_LAZY : llvm::MachO
- REFERENCE_FLAG_UNDEFINED_NON_LAZY : llvm::MachO
- REFERENCE_TYPE : llvm::MachO
- REFERENCED_DYNAMICALLY : llvm::MachO
- Reg : llvm::M68kBeads
- REG_BEGIN : llvm::SPCC
- REG_GEZ : llvm::SPCC
- REG_GZ : llvm::SPCC
- REG_IDX_MASK : llvm::AMDGPU::HWEncoding
- REG_LEZ : llvm::SPCC
- REG_LZ : llvm::SPCC
- REG_NZ : llvm::SPCC
- REG_Z : llvm::SPCC
- RegImm : llvm::RISCVMatInt
- REGION_ADDRESS : llvm::AMDGPUAS
- Register : llvm::ISD
- REGISTER_LOAD : llvm::AMDGPUISD, llvm::R600InstrFlags
- REGISTER_STORE : llvm::AMDGPUISD, llvm::R600InstrFlags
- RegisterMask : llvm::ISD
- RegKindMask : llvm
- RegLR : llvm::ARMRI
- RegPairEven : llvm::ARMRI
- RegPairOdd : llvm::ARMRI
- RegPressure : llvm::Sched
- RegRdHiShift : llvm::ARMII
- RegRdLoShift : llvm::ARMII
- RegRdShift : llvm::ARMII
- RegReg : llvm::RISCVMatInt
- RegRnShift : llvm::ARMII
- RegRsShift : llvm::ARMII
- RegSequence : llvm::MCID
- RegTupleAlignUnitsMask : llvm
- RegTupleAlignUnitsWidth : llvm
- RegUsage : llvm
- RegX0 : llvm::RISCVMatInt
- REINTERPRET_CAST : llvm::AArch64ISD
- Relaxed : llvm::NVPTX
- RelaxedMMIO : llvm::NVPTX
- Release : llvm::NVPTX
- reloc_branch_4byte_pcrel : llvm::X86
- reloc_global_offset_table : llvm::X86
- reloc_global_offset_table8 : llvm::X86
- reloc_riprel_4byte : llvm::X86
- reloc_riprel_4byte_movq_load : llvm::X86
- reloc_riprel_4byte_movq_load_rex2 : llvm::X86
- reloc_riprel_4byte_relax : llvm::X86
- reloc_riprel_4byte_relax_evex : llvm::X86
- reloc_riprel_4byte_relax_rex : llvm::X86
- reloc_riprel_4byte_relax_rex2 : llvm::X86
- reloc_signed_4byte : llvm::X86
- reloc_signed_4byte_relax : llvm::X86
- RELOCATION_GROUP_HAS_ADDEND_FLAG : llvm::ELF
- RELOCATION_GROUPED_BY_ADDEND_FLAG : llvm::ELF
- RELOCATION_GROUPED_BY_INFO_FLAG : llvm::ELF
- RELOCATION_GROUPED_BY_OFFSET_DELTA_FLAG : llvm::ELF
- RelocationSize : llvm::COFF
- RELU_FLAG : llvm::NVPTX::PTXCvtMode
- REMARK_BLOCK_ID : llvm::remarks
- Rematerializable : llvm::MCID
- REMUW : llvm::RISCVISD
- Renamable : llvm::RegState
- renamedInGFX9 : llvm::SIInstrFlags
- RenderAsInput : llvm::opt
- RenderJoined : llvm::opt
- RenderSeparate : llvm::opt
- REP : llvm::X86II
- REP_MOVS : llvm::X86ISD
- REP_STOS : llvm::X86ISD
- REPL_F32 : llvm::VEISD
- REPL_I32 : llvm::VEISD
- REPLICATE : llvm::SystemZISD
- ReportFinalSectionLoadAddresses : llvm::orc
- REPShift : llvm::X86II
- RequestCall : llvm::jitlink::ppc64
- RequestCallNoTOC : llvm::jitlink::ppc64
- RequestGOTAndTransformToDelta32 : llvm::jitlink::aarch64, llvm::jitlink::x86_64
- RequestGOTAndTransformToDelta32FromGOT : llvm::jitlink::i386
- RequestGOTAndTransformToDelta34 : llvm::jitlink::ppc64
- RequestGOTAndTransformToDelta64 : llvm::jitlink::x86_64
- RequestGOTAndTransformToDelta64FromGOT : llvm::jitlink::x86_64
- RequestGOTAndTransformToPage20 : llvm::jitlink::loongarch
- RequestGOTAndTransformToPage21 : llvm::jitlink::aarch64
- RequestGOTAndTransformToPageOffset12 : llvm::jitlink::aarch64, llvm::jitlink::loongarch
- RequestGOTAndTransformToPageOffset15 : llvm::jitlink::aarch64
- RequestGOTAndTransformToPCRel32GOTLoadRelaxable : llvm::jitlink::x86_64
- RequestGOTAndTransformToPCRel32GOTLoadREXRelaxable : llvm::jitlink::x86_64
- RequestTLSDescEntryAndTransformToPage21 : llvm::jitlink::aarch64
- RequestTLSDescEntryAndTransformToPageOffset12 : llvm::jitlink::aarch64
- RequestTLSDescInGOTAndTransformToDelta32 : llvm::jitlink::x86_64
- RequestTLSDescInGOTAndTransformToDelta34 : llvm::jitlink::ppc64
- RequestTLSDescInGOTAndTransformToTOCDelta16HA : llvm::jitlink::ppc64
- RequestTLSDescInGOTAndTransformToTOCDelta16LO : llvm::jitlink::ppc64
- RequestTLVPAndTransformToPage21 : llvm::jitlink::aarch64
- RequestTLVPAndTransformToPageOffset12 : llvm::jitlink::aarch64
- RequestTLVPAndTransformToPCRel32TLVPLoadREXRelaxable : llvm::jitlink::x86_64
- Required : llvm::cl, llvm::orc
- Reserved0 : llvm::SIInstrFlags
- RESERVED0_OFFSET : llvm::amdhsa
- Reserved1 : llvm::SIInstrFlags
- RESERVED1_OFFSET : llvm::amdhsa
- RESERVED3_OFFSET : llvm::amdhsa
- RESERVED_0 : llvm::ARM_ISB, llvm::ARM_MB
- RESERVED_1 : llvm::ARM_ISB
- RESERVED_10 : llvm::ARM_ISB
- RESERVED_11 : llvm::ARM_ISB
- RESERVED_12 : llvm::ARM_ISB, llvm::ARM_MB
- RESERVED_13 : llvm::ARM_ISB
- RESERVED_14 : llvm::ARM_ISB
- RESERVED_2 : llvm::ARM_ISB
- RESERVED_3 : llvm::ARM_ISB
- RESERVED_4 : llvm::ARM_ISB, llvm::ARM_MB
- RESERVED_5 : llvm::ARM_ISB
- RESERVED_6 : llvm::ARM_ISB
- RESERVED_7 : llvm::ARM_ISB
- RESERVED_8 : llvm::ARM_ISB, llvm::ARM_MB
- RESERVED_9 : llvm::ARM_ISB
- RESET_FPENV : llvm::ISD
- RESET_FPMODE : llvm::ISD
- Resolve : llvm::dwarf_linker::parallel
- RESOURCE_TABLE : llvm::COFF
- RESTORE_ZA : llvm::AArch64ISD
- RESTORE_ZT : llvm::AArch64ISD
- RestrictNoSlot1StoreMask : llvm::HexagonII
- RestrictNoSlot1StorePos : llvm::HexagonII
- RestrictSlot1AOKMask : llvm::HexagonII
- RestrictSlot1AOKPos : llvm::HexagonII
- RET : llvm::ARCISD, llvm::CSKYISD, llvm::LoongArchISD, llvm::M68kISD
- Ret : llvm::MipsISD
- RET : llvm::XtensaISD
- RET_GLUE : llvm::AArch64ISD, llvm::AMDGPUISD, llvm::ARMISD, llvm::AVRISD, llvm::BPFISD, llvm::HexagonISD, llvm::LanaiISD, llvm::MSP430ISD, llvm::NVPTXISD, llvm::PPCISD, llvm::RISCVISD, llvm::SPISD, llvm::SystemZISD, llvm::VEISD, llvm::X86ISD
- RetainAutoreleaseDep : llvm::objcarc
- RetainAutoreleaseRVDep : llvm::objcarc
- RetainsPreviousHalfElement : llvm::ARMII
- RETI_GLUE : llvm::AVRISD, llvm::MSP430ISD
- RETSP : llvm::XCoreISD
- Return : llvm::MCID
- RETURN : llvm::NVPTXISD
- RETURN_TO_EPILOG : llvm::AMDGPUISD
- RETURNADDR : llvm::ISD
- REV16 : llvm::AArch64ISD
- REV32 : llvm::AArch64ISD
- REV64 : llvm::AArch64ISD
- REVB_2H : llvm::LoongArchISD
- REVB_2W : llvm::LoongArchISD
- REVD_MERGE_PASSTHRU : llvm::AArch64ISD
- REVH_MERGE_PASSTHRU : llvm::AArch64ISD
- REVW_MERGE_PASSTHRU : llvm::AArch64ISD
- REX_W : llvm::X86II
- REXShift : llvm::X86II
- RF_IgnoreMissingLocals : llvm
- RF_NoModuleLevelChanges : llvm
- RF_None : llvm
- RF_NullMapMissingGlobalValues : llvm
- RF_ReuseAndMutateDistinctMDs : llvm
- RFEBB : llvm::PPCISD
- RHADDS_PRED : llvm::AArch64ISD
- RHADDU_PRED : llvm::AArch64ISD
- RHF_CORD : llvm::ELF
- RHF_DEFAULT_DELAY_LOAD : llvm::ELF
- RHF_DELTA_C_PLUS_PLUS : llvm::ELF
- RHF_GUARANTEE_INIT : llvm::ELF
- RHF_GUARANTEE_START_INIT : llvm::ELF
- RHF_NO_MOVE : llvm::ELF
- RHF_NO_UNRES_UNDEF : llvm::ELF
- RHF_NONE : llvm::ELF
- RHF_NOTPOT : llvm::ELF
- RHF_PIXIE : llvm::ELF
- RHF_QUICKSTART : llvm::ELF
- RHF_REQUICKSTART : llvm::ELF
- RHF_REQUICKSTARTED : llvm::ELF
- RHF_RLD_ORDER_SAFE : llvm::ELF
- RHF_SGI_ONLY : llvm::ELF
- RHS_NO_LIBRARY_REPLACEMENT : llvm::ELF
- RID_Accelerator : llvm::COFF
- RID_AniCursor : llvm::COFF
- RID_AniIcon : llvm::COFF
- RID_Bitmap : llvm::COFF
- RID_Cursor : llvm::COFF
- RID_Dialog : llvm::COFF
- RID_DLGInclude : llvm::COFF
- RID_Font : llvm::COFF
- RID_FontDir : llvm::COFF
- RID_Group_Cursor : llvm::COFF
- RID_Group_Icon : llvm::COFF
- RID_HTML : llvm::COFF
- RID_Icon : llvm::COFF
- RID_Manifest : llvm::COFF
- RID_Menu : llvm::COFF
- RID_MessageTable : llvm::COFF
- RID_PlugPlay : llvm::COFF
- RID_RCData : llvm::COFF
- RID_String : llvm::COFF
- RID_Version : llvm::COFF
- RID_VXD : llvm::COFF
- RISCV_VectorCall : llvm::CallingConv
- RLA : llvm::MSP430ISD
- RM : llvm::AArch64, llvm::ARM, llvm::NVPTX::PTXCvtMode
- rmDownward : llvm::X86
- RMI : llvm::NVPTX::PTXCvtMode
- RMM : llvm::RISCVFPRndMode
- rmMask : llvm::AArch64, llvm::ARM, llvm::X86
- rmToNearest : llvm::X86
- rmTowardZero : llvm::X86
- rmUpward : llvm::X86
- RMW_ADD : llvm::bitc
- RMW_AND : llvm::bitc
- RMW_FADD : llvm::bitc
- RMW_FMAX : llvm::bitc
- RMW_FMIN : llvm::bitc
- RMW_FSUB : llvm::bitc
- RMW_MAX : llvm::bitc
- RMW_MIN : llvm::bitc
- RMW_NAND : llvm::bitc
- RMW_OR : llvm::bitc
- RMW_SUB : llvm::bitc
- RMW_UDEC_WRAP : llvm::bitc
- RMW_UINC_WRAP : llvm::bitc
- RMW_UMAX : llvm::bitc
- RMW_UMIN : llvm::bitc
- RMW_USUB_COND : llvm::bitc
- RMW_USUB_SAT : llvm::bitc
- RMW_XCHG : llvm::bitc
- RMW_XOR : llvm::bitc
- RN : llvm::AArch64, llvm::ARM, llvm::NVPTX::PTXCvtMode
- RNA : llvm::NVPTX::PTXCvtMode
- RNE : llvm::RISCVFPRndMode, llvm::RISCVVXRndMode
- RNI : llvm::NVPTX::PTXCvtMode
- RNU : llvm::RISCVVXRndMode
- ROD : llvm::RISCVVXRndMode
- ROL : llvm::AVRISD
- ROLLOOP : llvm::AVRISD
- ROLW : llvm::RISCVISD
- ROPI : llvm::Reloc
- ROPI_RWPI : llvm::Reloc
- ROR : llvm::AArch64_AM, llvm::AArch64SE
- ror : llvm::ARM_AM
- ROR : llvm::AVRISD
- RORLOOP : llvm::AVRISD
- RORW : llvm::RISCVISD
- ROTATE_DIR_MASK : llvm::AMDGPU::Swizzle
- ROTATE_DIR_SHIFT : llvm::AMDGPU::Swizzle
- ROTATE_MASK : llvm::SystemZISD
- ROTATE_MAX_SIZE : llvm::AMDGPU::Swizzle
- ROTATE_MODE_ENC : llvm::AMDGPU::Swizzle
- ROTATE_MODE_LO : llvm::AMDGPU::Swizzle
- ROTATE_SIZE_MASK : llvm::AMDGPU::Swizzle
- ROTATE_SIZE_SHIFT : llvm::AMDGPU::Swizzle
- ROTL : llvm::ISD
- ROTL_VL : llvm::RISCVISD
- ROTL_W : llvm::LoongArchISD
- ROTR : llvm::ISD
- ROTR_VL : llvm::RISCVISD
- ROTR_W : llvm::LoongArchISD
- ROUNDP : llvm
- ROUNDS : llvm
- ROW_HALF_MIRROR : llvm::AMDGPU::DPP
- ROW_MIRROR : llvm::AMDGPU::DPP
- ROW_NEWBCAST_FIRST : llvm::AMDGPU::DPP
- ROW_NEWBCAST_LAST : llvm::AMDGPU::DPP
- ROW_ROR0 : llvm::AMDGPU::DPP
- ROW_ROR_FIRST : llvm::AMDGPU::DPP
- ROW_ROR_LAST : llvm::AMDGPU::DPP
- ROW_SHARE0 : llvm::AMDGPU::DPP
- ROW_SHARE_FIRST : llvm::AMDGPU::DPP
- ROW_SHARE_LAST : llvm::AMDGPU::DPP
- ROW_SHL0 : llvm::AMDGPU::DPP
- ROW_SHL_FIRST : llvm::AMDGPU::DPP
- ROW_SHL_LAST : llvm::AMDGPU::DPP
- ROW_SHR0 : llvm::AMDGPU::DPP
- ROW_SHR_FIRST : llvm::AMDGPU::DPP
- ROW_SHR_LAST : llvm::AMDGPU::DPP
- ROW_XMASK0 : llvm::AMDGPU::DPP
- ROW_XMASK_FIRST : llvm::AMDGPU::DPP
- ROW_XMASK_LAST : llvm::AMDGPU::DPP
- RP : llvm::AArch64, llvm::ARM, llvm::NVPTX::PTXCvtMode
- rparen : llvm::lltok
- RPI : llvm::NVPTX::PTXCvtMode
- RProfile : llvm::AArch64
- RRA : llvm::MSP430ISD
- RRC : llvm::MSP430ISD
- RRCL : llvm::MSP430ISD
- rrx : llvm::ARM_AM
- RRX : llvm::ARMISD
- RS_Assign : llvm
- RS_BUFFER_AVAILABLE : llvm::mca
- RS_BUFFER_UNAVAILABLE : llvm::mca
- RS_Done : llvm
- RS_Memory : llvm
- RS_New : llvm
- RS_RESERVED : llvm::mca
- RS_Spill : llvm
- RS_Split : llvm
- RS_Split2 : llvm
- RSHRNB_I : llvm::AArch64ISD
- RSQ : llvm::AMDGPUISD
- RSQ_CLAMP : llvm::AMDGPUISD
- RSQRT14 : llvm::X86ISD
- RSQRT14S : llvm::X86ISD
- rsquare : llvm::lltok
- RSS_GP : llvm::ELF
- RSS_GP0 : llvm::ELF
- RSS_LOC : llvm::ELF
- RSS_UNDEF : llvm::ELF
- RT_END : llvm::GOFF
- RT_ESD : llvm::GOFF
- RT_HDR : llvm::GOFF
- RT_LEN : llvm::GOFF
- RT_RLD : llvm::GOFF
- RT_TXT : llvm::GOFF
- RTE : llvm
- RTN : llvm
- RTP : llvm
- RTZ : llvm::RISCVFPRndMode, llvm
- RuntimeMask : llvm::HWASanAccessInfo
- RUP : llvm::RISCVFPRndMode
- Rust : llvm::codeview
- RWPI : llvm::Reloc
- RZ : llvm::AArch64, llvm::ARM, llvm::NVPTX::PTXCvtMode
- RZI : llvm::NVPTX::PTXCvtMode