- r -

• R11LVIThunkName : X86IndirectThunks.cpp
• R11RetpolineName : X86IndirectThunks.cpp
• R600ExpandSpecialInstrs : R600ExpandSpecialInstrs.cpp
• R600SchedRegistry : R600TargetMachine.cpp
• RA : SIOptimizeExecMaskingPreRA.cpp
• ra : AArch64StackTaggingPreRA.cpp
• RandomRate : LowerAllowCheckPass.cpp
• Range : NVVMIntrRange.cpp
• RangeIterThreshold : ScalarEvolution.cpp
• RAReg : RISCVFrameLowering.cpp
• rcsid : jitprofiling.c
• RDA : ARMLowOverheadLoops.cpp
• RDFCount : HexagonRDFOpt.cpp
• RDFDump : HexagonRDFOpt.cpp
• RDFFuncBlockLimit : HexagonOptAddrMode.cpp, HexagonRDFOpt.cpp, HexagonTargetMachine.cpp
• RDFLimit : HexagonRDFOpt.cpp
• RDFTrackReserved : HexagonRDFOpt.cpp
• ReadyListLimit : MachineScheduler.cpp
• Reassign : GCNNSAReassign.cpp
• reassociate : NaryReassociate.cpp
• reassociation : NaryReassociate.cpp
• RebalanceOnlyForOptimizations : HexagonISelDAGToDAG.cpp
• RebalanceOnlyImbalancedTrees : HexagonISelDAGToDAG.cpp
• recursion : DeadArgumentElimination.cpp
• RecursionMaxDepth : SLPVectorizer.cpp
• RecurStackSizeThreshold : InlineCost.cpp
• reduce : LoopStrengthReduce.cpp
• ReduceCRLogical : PPCTargetMachine.cpp
• ReduceLimit : Thumb2SizeReduction.cpp
• ReduceLimit2Addr : Thumb2SizeReduction.cpp
• ReduceLimitLdSt : Thumb2SizeReduction.cpp
• ReduceLoadOpStoreWidthForceNarrowingProfitable : DAGCombiner.cpp
• Reduction : LoopStrengthReduce.cpp
• reduction : StraightLineStrengthReduce.cpp
• reductions : ExpandReductions.cpp
• ReductionSize : ScheduleDAGInstrs.cpp
• Reg : MachineSink.cpp, SystemZElimCompare.cpp
• RegAlloc : TargetPassConfig.cpp
• regallocbasic : RegAllocBasic.cpp
• RegAllocOptNotSupportedMessage : AMDGPUTargetMachine.cpp
• regbankselect : AMDGPURegBankCombiner.cpp
• RegBankSelectMode : RegBankSelect.cpp
• RegexMetachars : Regex.cpp, Utils.cpp
• region : SPIRVConvergenceRegionAnalysis.cpp
• regions : RegionInfo.cpp, MachineRegionInfo.cpp
• Register : Mem2Reg.cpp
• RegisterDecode : M68kDisassembler.cpp
• RegisterNames_ARM : EnumTables.cpp
• RegisterNames_ARM64 : EnumTables.cpp
• RegisterNames_X86 : EnumTables.cpp
• RegisterPBQPRepAlloc : RegAllocPBQP.cpp
• RegisterPrefixOptional : M68kAsmParser.cpp
• Registers : SIPreAllocateWWMRegs.cpp
• RegisterSetLimit : HexagonBitSimplify.cpp
• RegisterTestVTuneImplName : VTuneSupportPlugin.cpp
• RegisterVTuneImplName : VTuneSupportPlugin.cpp
• RegPressureMargin : MachinePipeliner.cpp
• RegPressureThreshold : ResourcePriorityQueue.cpp
• RegSequenceCost : ScheduleDAGRRList.cpp
• RegSize : AArch64MIPeepholeOpt.cpp
• RegularRegisters : AMDGPUAsmParser.cpp
• RegUsageInfoCollector : RegUsageInfoCollector.cpp
• RelaxBranches : RISCVAsmBackend.cpp
• RelaxEdges : ELF_riscv.cpp
• RelaxedOcc : GCNSchedStrategy.cpp
• RelaxNVChecks : HexagonMCChecker.cpp
• RelocDeltas : ELF_riscv.cpp
• rem : ExpandLargeDivRem.cpp
• RematDerivedAtUses : RewriteStatepointsForGC.cpp
• RematerializationThreshold : RewriteStatepointsForGC.cpp
• ReMatPICStubLoad : X86InstrInfo.cpp
• Removal : PPCVSXSwapRemoval.cpp
• RemoveControlFlowFlag : ADCE.cpp
• RemoveIncompatibleFunctions : AMDGPUTargetMachine.cpp
• RemoveLoops : ADCE.cpp
• RemoveProbeAfterProfileAnnotation : SampleProfile.cpp
• RemoveRedundantEndcf : SILowerControlFlow.cpp
• RenameExcludeAliasPrefixes : MetaRenamer.cpp
• RenameExcludeFunctionPrefixes : MetaRenamer.cpp
• RenameExcludeGlobalPrefixes : MetaRenamer.cpp
• RenameExcludeStructPrefixes : MetaRenamer.cpp
• RenameOnlyInst : MetaRenamer.cpp
• RenumberBlocksBeforeView : MachineBlockPlacement.cpp
• renumberings : SlotIndexes.cpp
• RepeatedInstructionThreshold : LoopFlatten.cpp
• ReplaceCounter : HexagonConstExtenders.cpp
• ReplaceExitValue : IndVarSimplify.cpp
• ReplaceLimit : HexagonConstExtenders.cpp
• ReplaceMap : HipStdPar.cpp
• ReportAccMoves : PPCRegisterInfo.cpp
• ReportProfileStaleness : SampleProfile.cpp, SampleProfileMatcher.cpp
• rerrs : regerror.c
• ReserveAppRegisters : SparcRegisterInfo.cpp
• ReservedRegsForRA : AArch64Subtarget.cpp
• ResourceKindNames : DXContainer.cpp
• ResourceTypeNames : DXContainer.cpp
• RestrictStatepointRemat : InlineSpiller.cpp
• Results : AliasAnalysis.cpp
• RetpolineNamePrefix : X86IndirectThunks.cpp
• RetTy : DeadArgumentElimination.cpp
• RetvalTLSSize : DataFlowSanitizer.cpp
• ReverseST0Table : X86FloatingPoint.cpp
• ReverseSTiTable : X86FloatingPoint.cpp
• RewriteMapFiles : SymbolRewriter.cpp
• RewritePHILimit : PeepholeOptimizer.cpp
• Rewriter : VirtRegMap.cpp
• RHS : X86PartialReduction.cpp
• RISCV_PRERA_EXPAND_PSEUDO_NAME : RISCVExpandPseudoInsts.cpp
• RiscvAbiAttr : RISCVTargetStreamer.cpp
• RISCVAttributeTags : RISCVAttributes.cpp
• RISCVBitPositions : RISCVISAInfo.cpp
• RISCVDisableUsingConstantPoolForLargeInts : RISCVSubtarget.cpp
• RISCVGImplications : RISCVISAInfo.cpp
• RISCVMaxBuildIntsCost : RISCVSubtarget.cpp
• RISCVMinimumJumpTableEntries : RISCVSubtarget.cpp
• RootLookAheadMaxDepth : SLPVectorizer.cpp
• RoundGroups : X86InstrFMA3Info.cpp
• RPThreshold : VLIWMachineScheduler.cpp
• RRegList : ARMCallingConv.cpp
• RUIP_NAME : RegUsageInfoPropagate.cpp
• RunNewGVN : PassBuilderPipelines.cpp
• RunPartialInlining : PassBuilderPipelines.cpp
• RunPreEmitPeephole : PPCPreEmitPeephole.cpp
• RunSLPVectorization : SLPVectorizer.cpp
• RuntimeMemoryCheckThreshold : LoopAccessAnalysis.cpp
• RuntimeMemSizeThreshold : HexagonLoopIdiomRecognition.cpp
• RVVRegisterWidthLMUL : RISCVTargetTransformInfo.cpp
• RVVVectorBitsMaxOpt : RISCVTargetMachine.cpp
• RVVVectorBitsMinOpt : RISCVTargetMachine.cpp
• RVVVectorLMULMax : RISCVSubtarget.cpp