RISCVRedundantCopyElimination.cpp File Reference

#include "RISCV.h"
#include "RISCVInstrInfo.h"
#include "llvm/ADT/Statistic.h"
#include "llvm/CodeGen/MachineFunctionPass.h"
#include "llvm/CodeGen/MachineRegisterInfo.h"
#include "llvm/Support/Debug.h"

Go to the source code of this file.

Macros
#define	DEBUG_TYPE   "riscv-copyelim"

Functions
	STATISTIC (NumCopiesRemoved, "Number of copies removed.")
	INITIALIZE_PASS (RISCVRedundantCopyElimination, "riscv-copyelim", "RISC-V Redundant Copy Elimination", false, false) static bool guaranteesZeroRegInBlock(MachineBasicBlock &MBB
	assert (TBB !=nullptr &&"Expected branch target basic block")
	if (Opc==RISCV::BEQ &&Cond[2].isReg() &&Cond[2].getReg()==RISCV::X0 &&TBB==&MBB) return true

Variables
const SmallVectorImpl< MachineOperand > &	Cond
const SmallVectorImpl< MachineOperand > MachineBasicBlock *	TBB
auto	Opc = Cond[0].getImm()
return	false

Macro Definition Documentation

DEBUG_TYPE

#define DEBUG_TYPE   "riscv-copyelim"

Definition at line 35 of file RISCVRedundantCopyElimination.cpp.

Function Documentation

assert()

assert

(

TBB !

= nullptr &&"Expected branch target basic block"

)

if()

if

(

Opc

= =RISCV::BEQ &&Cond[2].isReg() &&Cond[2].getReg()==RISCV::X0 &&TBB==&MBB

)

INITIALIZE_PASS()

INITIALIZE_PASS	(	RISCVRedundantCopyElimination	,
		"riscv-copyelim"	,
		"RISC-V Redundant Copy Elimination"	,
		false	,
		false
	)		&

STATISTIC()

STATISTIC	(	NumCopiesRemoved	,
		"Number of copies removed."
	)

Variable Documentation

Cond

const SmallVectorImpl<MachineOperand>& Cond

Definition at line 71 of file RISCVRedundantCopyElimination.cpp.

Referenced by addConditions(), llvm::addPredicatedMveVpredNOp(), llvm::addPredicatedMveVpredROp(), llvm::adjustKnownBitsForSelectArm(), llvm::R600InstrInfo::analyzeBranch(), llvm::ARCInstrInfo::analyzeBranch(), llvm::BPFInstrInfo::analyzeBranch(), llvm::HexagonInstrInfo::analyzeBranch(), llvm::LoongArchInstrInfo::analyzeBranch(), llvm::M68kInstrInfo::analyzeBranch(), llvm::MipsInstrInfo::analyzeBranch(), llvm::MSP430InstrInfo::analyzeBranch(), llvm::NVPTXInstrInfo::analyzeBranch(), llvm::PPCInstrInfo::analyzeBranch(), llvm::RISCVInstrInfo::analyzeBranch(), llvm::SystemZInstrInfo::analyzeBranch(), llvm::X86InstrInfo::analyzeBranch(), llvm::XCoreInstrInfo::analyzeBranch(), llvm::XtensaInstrInfo::analyzeBranch(), llvm::AArch64InstrInfo::analyzeBranch(), llvm::SIInstrInfo::analyzeBranch(), llvm::ARMBaseInstrInfo::analyzeBranch(), llvm::AVRInstrInfo::analyzeBranch(), llvm::CSKYInstrInfo::analyzeBranch(), llvm::SparcInstrInfo::analyzeBranch(), llvm::VEInstrInfo::analyzeBranch(), llvm::WebAssemblyInstrInfo::analyzeBranch(), llvm::M68kInstrInfo::AnalyzeBranchImpl(), llvm::SIInstrInfo::analyzeBranchImpl(), llvm::X86InstrInfo::analyzeBranchPredicate(), llvm::analyzeICmp(), llvm::AArch64InstrInfo::analyzeLoopForPipelining(), llvm::RISCVInstrInfo::analyzeLoopForPipelining(), llvm::ARMBaseInstrInfo::analyzeSelect(), llvm::LanaiInstrInfo::analyzeSelect(), llvm::RISCVInstrInfo::analyzeSelect(), llvm::sandboxir::SelectInst::areInvalidOperands(), llvm::CanonicalLoopInfo::assertOK(), llvm::VPlanTransforms::attachCheckBlock(), buildNonAtomicBinOp(), buildPartialInvariantUnswitchConditionalBranch(), buildPartialUnswitchConditionalBranch(), llvm::calculateUpperBound(), llvm::AArch64InstrInfo::canInsertSelect(), llvm::PPCInstrInfo::canInsertSelect(), llvm::X86InstrInfo::canInsertSelect(), llvm::SIInstrInfo::canInsertSelect(), CanProveNotTakenFirstIteration(), llvm::MachineBasicBlock::canSplitCriticalEdge(), llvm::canSplitLoopBound(), carryFlagToValue(), checkBoolTestAndOrSetCCCombine(), checkDecodedInstruction(), collectUnswitchCandidates(), combineBallotPattern(), combineBrCond(), combineCMov(), combineM68kBrCond(), combineMulSelectConstOne(), combineOr(), combineOrOfCZERO(), llvm::VETargetLowering::combineSelect(), combineSelect(), combineSelectAsExtAnd(), combineSelectOfTwoConstants(), combineShiftLeft(), combineShiftRightLogical(), combineSubABS(), combineTruncSelectToSMaxUSat(), combineVSelectToBLENDV(), combineVSelectWithAllOnesOrZeros(), commuteSelect(), computeKnownBitsFromCond(), computeKnownFPClass(), computeKnownFPClassFromCond(), computeKnownFPClassFromContext(), llvm::JumpThreadingPass::computeValueKnownInPredecessorsImpl(), ConditionalExpr::ConditionalExpr(), llvm::ConstantFoldSelectInstruction(), llvm::ConstantFoldTerminator(), ConvertSelectToConcatVector(), llvm::BranchInst::Create(), llvm::sandboxir::BranchInst::create(), llvm::IRBuilderBase::CreateAssumption(), createCMovFP(), llvm::IRBuilderBase::CreateCondBr(), createCondBranch(), createDedicatedExit(), llvm::PeelingModuloScheduleExpander::CreateLCSSAExitingBlock(), llvm::OpenMPIRBuilder::createLoopSkeleton(), createNodeForSelectViaUMinSeq(), llvm::OpenMPIRBuilder::createReductionsGPU(), llvm::VPBuilder::createSelect(), createShuffleMaskFromVSELECT(), llvm::parallel::detail::Latch::dec(), DecodeLDR(), llvm::decomposeBitTest(), decomposeBitTestICmp(), dependsOnLocalPhi(), distributeOpThroughSelect(), eliminateDeadSwitchCases(), llvm::SelectionDAGBuilder::EmitBranchForMergedCondition(), llvm::OpenMPIRBuilder::emitIfClause(), llvm::XtensaTargetLowering::EmitInstrWithCustomInserter(), llvm::PPCTargetLowering::EmitInstrWithCustomInserter(), eraseTerminatorAndDCECond(), llvm::VPWidenSelectRecipe::execute(), llvm::VPReductionRecipe::execute(), expandAnyOrAllIntrinsic(), llvm::TargetLowering::expandIntMINMAX(), llvm::TargetLowering::expandShiftParts(), llvm::TargetLowering::expandShlSat(), expandStepIntrinsic(), findAffectedValues(), findBestNonTrivialUnswitchCandidate(), FindLoopCounter(), llvm::SelectionDAGBuilder::FindMergedConditions(), llvm::findValuesAffectedByCondition(), FixTail(), llvm::PeelingModuloScheduleExpander::fixupBranches(), llvm::CondOpInit::Fold(), foldADCToCINC(), foldBitCastSelect(), foldBoolSelectToLogic(), llvm::foldBranchToCommonDest(), foldCondBranchOnValueKnownInPredecessorImpl(), foldCSELOfCSEL(), llvm::AMDGPUTargetLowering::foldFreeOpFromSelect(), foldFrexpOfSelect(), llvm::InstCombinerImpl::foldGEPICmp(), llvm::InstCombinerImpl::foldICmpAddConstant(), llvm::InstCombinerImpl::foldICmpBinOpEqualityWithConstant(), llvm::InstCombinerImpl::foldICmpBinOpWithConstantViaTruthTable(), llvm::InstCombinerImpl::foldICmpSelectConstant(), foldMulSelectToNegate(), foldSelectGEP(), foldSelectOfConstantsUsingSra(), foldSelectOfCTTZOrCTLZ(), llvm::InstCombinerImpl::foldSelectOpOp(), foldSelectWithIdentityConstant(), llvm::SelectionDAG::FoldSetCC(), foldSetCCWithFunnelShift(), foldSetCCWithRotate(), foldSetClearBits(), llvm::InstCombinerImpl::FoldShiftByConstant(), foldXorTruncShiftIntoCmp(), llvm::AMDGPU::genAMDGPUReportBlock(), generateReproducer(), llvm::CondOpInit::getAsString(), getBBFallenThrough(), getBitTestCondition(), llvm::CanonicalLoopInfo::getBody(), getBranchCondString(), getBranchOpcode(), getCmp(), llvm::CanonicalLoopInfo::getCond(), llvm::SelectionDAG::getCondCode(), getCondCode(), llvm::MachineBasicBlock::getFallThrough(), getFauxShuffleMask(), getFPBranchKind(), llvm::InstCombiner::getFreelyInvertedImpl(), getHashValueImpl(), getIntrinsicCmp(), llvm::HexagonInstrInfo::getInvertedPredSense(), llvm::rdf::DataFlowGraph::getNextRelated(), getOnlyLiveSuccessor(), llvm::HexagonInstrInfo::getPredReg(), getPTest(), llvm::SelectionDAG::getSelect(), llvm::SelectionDAG::getSelectCC(), llvm::SelectionDAG::getSetCC(), getSETCC(), llvm::SelectionDAG::getSetCCVP(), llvm::CanonicalLoopInfo::getTripCount(), llvm::MipsTargetLowering::getTypeForExtReturn(), llvm::ISD::getUnorderedFlavor(), getValueOnFirstIteration(), getX86XALUOOp(), llvm::coro::BaseCloner::handleFinalSuspend(), handleOtherCmpSelSimplifications(), hasOnlySelectUsers(), llvm::hasProcessableCondition(), hoistConditionalLoadsStores(), hostParallelCallback(), INITIALIZE_PASS(), llvm::ARCInstrInfo::insertBranch(), llvm::AArch64InstrInfo::insertBranch(), llvm::R600InstrInfo::insertBranch(), llvm::SIInstrInfo::insertBranch(), llvm::ARMBaseInstrInfo::insertBranch(), llvm::AVRInstrInfo::insertBranch(), llvm::BPFInstrInfo::insertBranch(), llvm::CSKYInstrInfo::insertBranch(), llvm::HexagonInstrInfo::insertBranch(), llvm::LoongArchInstrInfo::insertBranch(), llvm::M68kInstrInfo::insertBranch(), llvm::MipsInstrInfo::insertBranch(), llvm::MSP430InstrInfo::insertBranch(), llvm::NVPTXInstrInfo::insertBranch(), llvm::PPCInstrInfo::insertBranch(), llvm::RISCVInstrInfo::insertBranch(), llvm::SparcInstrInfo::insertBranch(), llvm::SystemZInstrInfo::insertBranch(), llvm::VEInstrInfo::insertBranch(), llvm::WebAssemblyInstrInfo::insertBranch(), llvm::X86InstrInfo::insertBranch(), llvm::XCoreInstrInfo::insertBranch(), llvm::XtensaInstrInfo::insertBranch(), llvm::XtensaInstrInfo::insertBranchAtInst(), llvm::XtensaInstrInfo::insertConstBranchAtInst(), llvm::SIInstrInfo::insertSelect(), llvm::AArch64InstrInfo::insertSelect(), llvm::PPCInstrInfo::insertSelect(), llvm::X86InstrInfo::insertSelect(), llvm::SIInstrInfo::insertVectorSelect(), llvm::CanonicalLoopInfo::invalidate(), llvm::isAlmostDeadIV(), isAnalyzableBB(), llvm::XtensaInstrInfo::isBranch(), isConditionTrueViaVFAndUF(), isGuaranteedNotToBeUndefOrPoison(), llvm::isImpliedByDomCondition(), isImpliedToBeAPowerOfTwoFromCond(), isKnownNonEqualFromContext(), llvm::isKnownToBeAPowerOfTwo(), isLoopNeverExecuted(), llvm::AArch64TTIImpl::isProfitableToSinkOperands(), llvm::X86TargetLowering::isTargetCanonicalSelect(), llvm::ISD::isTrueWhenEqual(), IsVPNOTEquivalent(), llvm::X86TargetLowering::isXAndYEqZeroPreferableToXAndYEqY(), jumpTableHasOtherUses(), llvm::SPIRVLegalizerInfo::legalizeCustom(), llvm::AMDGPULegalizerInfo::legalizeFroundeven(), llvm::AMDGPULegalizerInfo::legalizeUnsignedDIV_REM32Impl(), LLVMSetCondition(), llvm::X86TargetLowering::LowerAsmOutputForConstraint(), llvm::LanaiTargetLowering::LowerBR_CC(), LowerBRCOND(), LowerBUILD_VECTORvXi1(), llvm::AMDGPUTargetLowering::LowerFROUNDEVEN(), llvm::RISCVTargetLowering::LowerOperation(), lowerSELECT(), llvm::LanaiTargetLowering::LowerSELECT_CC(), llvm::LanaiTargetLowering::LowerSETCC(), LowerSETCCCARRY(), llvm::AMDGPUTargetLowering::LowerUDIVREM(), lowerVSELECTtoVectorShuffle(), LowerVSETCC(), LowerVSETCCWithSUBUS(), LowerXALUO(), llvm::SDPatternMatch::m_Select(), llvm::SDPatternMatch::m_VSelect(), llvm::SDPatternMatch::MaxMin_match< LHS_P, RHS_P, Pred_t, Commutable, ExcludeChain >::match(), ConditionalExpr::match(), llvm::SDPatternMatch::smax_pred_ty::match(), llvm::SDPatternMatch::umax_pred_ty::match(), llvm::SDPatternMatch::smin_pred_ty::match(), llvm::SDPatternMatch::umin_pred_ty::match(), llvm::PatternMatch::LogicalOp_match< LHS, RHS, Opcode, Commutable >::match(), matchBitmaskMul(), llvm::CombinerHelper::matchCastOfSelect(), matchCondition(), matchSelectWithOptionalNotCond(), matchShiftULTCondition(), llvm::CombinerHelper::matchSimplifySelectToMinMax(), llvm::JumpThreadingPass::maybethreadThroughTwoBasicBlocks(), llvm::InsertCFGStrategy::mutate(), narrowVectorSelect(), needsLFTR(), llvm::ARMBaseInstrInfo::optimizeCompareInstr(), parseCC(), parseCond(), parseCondBranch(), parseConstraintCode(), AbstractManglingParser< Derived, Alloc >::parseExpr(), llvm::parseWidenableBranch(), llvm::peelLoop(), llvm::PeelSingleBlockLoop(), llvm::ARMTargetLowering::PerformCMOVCombine(), PerformCMPZCombine(), performCSELCombine(), PerformCSETCombine(), llvm::AMDGPUTargetLowering::performCtlz_CttzCombine(), llvm::HexagonTargetLowering::PerformDAGCombine(), llvm::RISCVTargetLowering::PerformDAGCombine(), PerformHWLoopCombine(), performORCombine(), performOrXorChainCombine(), llvm::AMDGPUTargetLowering::performSelectCombine(), performSETCCCombine(), performSetccMergeZeroCombine(), performSetCCPunpkCombine(), PerformVCMPCombine(), PerformVSELECTCombine(), llvm::HexagonInstrInfo::PredicateInstruction(), llvm::HexagonInstrInfo::predOpcodeHasNot(), llvm::InstCombinerImpl::prepareWorklist(), ConditionalExpr::printLeft(), llvm::JumpThreadingPass::processImpliedCondition(), processSwitch(), llvm::JumpThreadingPass::processThreadableEdges(), ProfileCondOpInit(), llvm::promoteCallWithVTableCmp(), recordCondition(), llvm::XtensaInstrInfo::removeBranch(), llvm::VPlanTransforms::removeBranchOnConst(), removeUndefIntroducingPredecessor(), replaceFoldableUses(), llvm::CondOpInit::resolveReferences(), llvm::AArch64InstrInfo::reverseBranchCondition(), llvm::R600InstrInfo::reverseBranchCondition(), llvm::SIInstrInfo::reverseBranchCondition(), llvm::ARCInstrInfo::reverseBranchCondition(), llvm::ARMBaseInstrInfo::reverseBranchCondition(), llvm::AVRInstrInfo::reverseBranchCondition(), llvm::CSKYInstrInfo::reverseBranchCondition(), llvm::HexagonInstrInfo::reverseBranchCondition(), llvm::LoongArchInstrInfo::reverseBranchCondition(), llvm::MipsInstrInfo::reverseBranchCondition(), llvm::MSP430InstrInfo::reverseBranchCondition(), llvm::PPCInstrInfo::reverseBranchCondition(), llvm::RISCVInstrInfo::reverseBranchCondition(), llvm::SparcInstrInfo::reverseBranchCondition(), llvm::SystemZInstrInfo::reverseBranchCondition(), llvm::VEInstrInfo::reverseBranchCondition(), llvm::WebAssemblyInstrInfo::reverseBranchCondition(), llvm::X86InstrInfo::reverseBranchCondition(), llvm::XCoreInstrInfo::reverseBranchCondition(), llvm::XtensaInstrInfo::reverseBranchCondition(), llvm::RewriteStatepointsForGC::runOnFunction(), OffsetResult::select(), shouldConvertSelectOfConstantsToMath(), shouldInsertFreeze(), simplifyBranchConditionForVFAndUF(), simplifyCmpSelCase(), simplifyCmpSelFalseCase(), simplifyCmpSelTrueCase(), SimplifyCondBranchToCondBranch(), llvm::X86TargetLowering::SimplifyMultipleUseDemandedBitsForTargetNode(), simplifyOneLoop(), llvm::SelectionDAG::simplifySelect(), llvm::simplifySelectInst(), simplifySelectInst(), llvm::InstCombinerImpl::SimplifySelectsFeedingBinaryOp(), simplifySelectWithFCmp(), llvm::TargetLowering::SimplifySetCC(), simplifySetCCWithCTPOP(), simplifyUsingControlFlow(), skipTrivialSelect(), llvm::SplitBlockAndInsertIfElse(), llvm::SplitBlockAndInsertIfThen(), llvm::SplitBlockAndInsertIfThenElse(), llvm::MachineBasicBlock::SplitCriticalEdge(), splitEdge(), llvm::splitLoopBound(), splitVSETCC(), STATISTIC(), llvm::parallel::detail::Latch::sync(), targetParallelCallback(), threadCmpOverSelect(), transformToIndexedCompare(), tryDemorganOfBooleanCondition(), TryMatchTrue(), trySwitchToSelect(), llvm::VPRecipeBuilder::tryToCreatePartialReduction(), llvm::JumpThreadingPass::tryToUnfoldSelectInCurrBB(), unswitchNontrivialInvariants(), unswitchTrivialBranch(), updateBranches(), llvm::MachineBasicBlock::updateTerminator(), useInversedSetcc(), llvm::HexagonInstrInfo::validateBranchCond(), llvm::versionCallSite(), versionCallSiteWithCond(), llvm::InstCombinerImpl::visitAdd(), llvm::InstCombinerImpl::visitBranchInst(), llvm::Interpreter::visitBranchInst(), llvm::InstCombinerImpl::visitCallInst(), llvm::InstCombinerImpl::visitExtractValueInst(), llvm::InstCombinerImpl::visitFNeg(), llvm::InstCombinerImpl::visitFPTrunc(), llvm::InstCombinerImpl::visitICmpInst(), llvm::InstCombinerImpl::visitSDiv(), llvm::InstCombinerImpl::visitSub(), llvm::SelectionDAGBuilder::visitSwitchCase(), llvm::Interpreter::visitSwitchInst(), llvm::InstCombinerImpl::visitSwitchInst(), and llvm::wouldInstructionBeTriviallyDead().

false

return false

Definition at line 82 of file RISCVRedundantCopyElimination.cpp.

Opc

auto Opc = Cond[0].getImm()

Definition at line 75 of file RISCVRedundantCopyElimination.cpp.

Referenced by AddCombineTo64bitMLAL(), llvm::MipsSETargetLowering::addMSAFloatType(), llvm::MipsSETargetLowering::addMSAIntType(), llvm::GISelInstProfileBuilder::addNodeIDOpcode(), llvm::TargetLoweringBase::AddPromotedToType(), addSrcModifiersAndSrc(), llvm::SITargetLowering::AdjustInstrPostInstrSelection(), llvm::RISCVRegisterInfo::adjustReg(), llvm::MipsSEInstrInfo::adjustStackPtr(), allUsesTruncate(), llvm::HexagonInstrInfo::analyzeCompare(), llvm::PPCInstrInfo::analyzeCompare(), llvm::CombinerHelper::applyFunnelShiftToRotate(), llvm::AMDGPURegisterBankInfo::applyMappingBFE(), llvm::AMDGPURegisterBankInfo::applyMappingImpl(), llvm::ARCTargetLowering::ARCTargetLowering(), areCombinableOperations(), llvm::RegBankSelect::assignInstr(), llvm::AtomicSDNode::AtomicSDNode(), AVRDAGToDAGISel::select< ISD::LOAD >(), AVRDAGToDAGISel::select< ISD::STORE >(), bitOpWithConstantIsReducible(), llvm::X86InstrInfo::breakPartialRegDependency(), llvm::MachineIRBuilder::buildAssertInstr(), buildBufferLoad(), llvm::CSEMIRBuilder::buildConstant(), buildEpilogRestore(), llvm::CSEMIRBuilder::buildFConstant(), buildFromShuffleMostly(), llvm::CSEMIRBuilder::buildInstr(), llvm::MachineIRBuilder::buildInstr(), buildMUBUFOffsetLoadStore(), llvm::ARMBaseInstrInfo::buildOutlinedFrame(), buildPrologSpill(), llvm::SIRegisterInfo::buildSpillLoadStore(), llvm::SIRegisterInfo::buildVGPRSpillLoadStore(), calcNextStatus(), canConvert2Copy(), canEnableCoalescing(), canFoldIntoCSel(), canonicalizeShuffleWithOp(), llvm::HexagonInstrInfo::changeAddrMode_abs_io(), llvm::HexagonInstrInfo::changeAddrMode_io_abs(), llvm::HexagonInstrInfo::changeAddrMode_io_pi(), llvm::HexagonInstrInfo::changeAddrMode_io_rr(), llvm::HexagonInstrInfo::changeAddrMode_pi_io(), llvm::HexagonInstrInfo::changeAddrMode_rr_io(), llvm::HexagonInstrInfo::changeAddrMode_rr_ur(), llvm::HexagonInstrInfo::changeAddrMode_ur_rr(), CheckOpcode(), llvm::X86InstrInfo::classifyLEAReg(), llvm::ConcreteOperator< SuperClass, Opc >::classof(), collectVOPModifiers(), combineAcrossLanesIntrinsic(), combineAndOrForCcmpCtest(), combineArithReduction(), combineBinOpOfExtractToReduceTree(), combineBinOpToReduce(), combineBitcastToBoolVector(), combineBitOpWithMOVMSK(), combineBitOpWithPACK(), combineBitOpWithShift(), combineConcatVectorOps(), combineDeMorganOfBoolean(), combineFP_ROUND(), combineMul(), combineOrXorWithSETCC(), combinePMULH(), combineSCALAR_TO_VECTOR(), combineSetCCAtomicArith(), combineShiftToPMULH(), combineShuffleToAddSubOrFMAddSub(), combineStore(), combineSVEReductionFP(), combineSVEReductionInt(), combineSVEReductionOrderedFP(), combineToVCPOP(), combineToVWMACC(), combineTruncToVnclip(), combineVPMADD(), combineVqdotAccum(), combineVWADDSUBWSelect(), combineX86ShuffleChain(), llvm::X86InstrInfo::commuteInstructionImpl(), llvm::SIInstrInfo::commuteInstructionImpl(), llvm::RISCVInstrInfo::commuteInstructionImpl(), CompressEVEXImpl(), llvm::RISCVTargetLowering::computeKnownBitsForTargetNode(), llvm::AMDGPUTargetLowering::computeKnownBitsForTargetNode(), llvm::SITargetLowering::computeKnownBitsForTargetNode(), llvm::X86TargetLowering::computeKnownBitsForTargetNode(), computeKnownFPClass(), convertALUrr2ALUri(), llvm::AMDGPUDisassembler::convertDPP8Inst(), convertFPToInt(), convertIntLogicToFPLogic(), convertMergedOpToPredOp(), llvm::AArch64InstrInfo::convertToFlagSettingOpc(), llvm::SIInstrInfo::convertToThreeAddress(), llvm::X86InstrInfo::convertToThreeAddress(), llvm::AMDGPUDisassembler::convertTrue16OpSel(), llvm::AMDGPUDisassembler::convertVOP3DPPInst(), llvm::AMDGPUDisassembler::convertVOP3PDPPInst(), llvm::AMDGPUDisassembler::convertVOPC64DPPInst(), llvm::AMDGPUDisassembler::convertVOPCDPPInst(), llvm::ARMBaseInstrInfo::copyFromCPSR(), llvm::ARMBaseInstrInfo::copyPhysReg(), llvm::MSP430InstrInfo::copyPhysReg(), llvm::PPCInstrInfo::copyPhysReg(), llvm::LoongArchInstrInfo::copyPhysReg(), llvm::RISCVInstrInfo::copyPhysReg(), llvm::SIInstrInfo::copyPhysReg(), llvm::AVRInstrInfo::copyPhysReg(), llvm::M68kInstrInfo::copyPhysReg(), llvm::Mips16InstrInfo::copyPhysReg(), llvm::MipsSEInstrInfo::copyPhysReg(), llvm::X86InstrInfo::copyPhysReg(), llvm::RISCVInstrInfo::copyPhysRegVector(), llvm::ARMBaseInstrInfo::copyToCPSR(), costAndCollectOperands(), llvm::GISelCSEInfo::countOpcodeHit(), llvm::MCUnaryExpr::create(), llvm::MCBinaryExpr::create(), createAtomicLibcall(), llvm::IRBuilderBase::CreateBinOp(), llvm::IRBuilderBase::CreateBinOpFMF(), createCall(), llvm::BinaryOperator::CreateDisjoint(), llvm::BinaryOperator::CreateExact(), createLoadLR(), llvm::IRBuilderBase::CreateLogicalOp(), createLogicalOp(), llvm::createMemLibcall(), llvm::IRBuilderBase::CreateNAryOp(), llvm::BinaryOperator::CreateNSW(), llvm::BinaryOperator::CreateNUW(), createStoreLR(), llvm::IRBuilderBase::CreateUnOp(), llvm::BinaryOperator::CreateWithCopiedFlags(), llvm::UnaryOperator::CreateWithCopiedFlags(), llvm::BinaryOperator::CreateWithFMF(), cvtVOP3DstOpSelOnly(), DecodeAddrMode2IdxInstruction(), decodeAVLdSt(), llvm::HexagonDAGToDAGISel::DetectUseSxtw(), llvm::HexagonInstrInfo::doesNotReturn(), llvm::AArch64FrameLowering::eliminateCallFramePseudoInstr(), llvm::HexagonFrameLowering::eliminateCallFramePseudoInstr(), llvm::SIFrameLowering::eliminateCallFramePseudoInstr(), llvm::Thumb1FrameLowering::eliminateCallFramePseudoInstr(), llvm::HexagonRegisterInfo::eliminateFrameIndex(), llvm::X86RegisterInfo::eliminateFrameIndex(), llvm::SIRegisterInfo::eliminateFrameIndex(), llvm::RISCVRegisterInfo::eliminateFrameIndex(), emitAlignedDPRCS2Restores(), emitAlignedDPRCS2Spills(), llvm::emitARMRegPlusImmediate(), llvm::SelectionDAGBuilder::EmitBranchForMergedCondition(), llvm::MipsTargetStreamer::emitEmptyDelaySlot(), llvm::ARCFrameLowering::emitEpilogue(), llvm::AVRFrameLowering::emitEpilogue(), llvm::M68kFrameLowering::emitEpilogue(), llvm::MSP430FrameLowering::emitEpilogue(), llvm::X86FrameLowering::emitEpilogue(), llvm::emitFrameOffset(), emitFrameOffsetAdj(), llvm::ARMAsmPrinter::emitInstruction(), llvm::MipsAsmPrinter::emitInstruction(), llvm::XtensaAsmPrinter::emitInstruction(), llvm::SITargetLowering::EmitInstrWithCustomInserter(), llvm::BPFTargetLowering::EmitInstrWithCustomInserter(), llvm::MSP430TargetLowering::EmitInstrWithCustomInserter(), llvm::AVRTargetLowering::EmitInstrWithCustomInserter(), llvm::X86TargetLowering::EmitInstrWithCustomInserter(), emitLoad(), EmitMaskedTruncSStore(), emitNop(), llvm::ARCFrameLowering::emitPrologue(), llvm::ARMFrameLowering::emitPrologue(), llvm::X86FrameLowering::emitPrologue(), emitRegUpdate(), llvm::MSP430TargetLowering::EmitShiftInstr(), llvm::X86FrameLowering::emitSPUpdate(), llvm::M68kFrameLowering::emitSPUpdate(), emitStore(), llvm::emitT2RegPlusImmediate(), emitThumbRegPlusImmInReg(), llvm::AArch64TargetLowering::EmitTileLoad(), EmitTruncSStore(), llvm::AArch64TargetLowering::EmitZAInstr(), llvm::HexagonMCCodeEmitter::encodeSingleInstruction(), llvm::BitTracker::MachineEvaluator::evaluate(), llvm::HexagonEvaluator::evaluate(), llvm::InstCombinerImpl::EvaluateInDifferentType(), Expand64BitShift(), llvm::TargetLowering::expandAVG(), llvm::TargetLowering::expandFMINIMUM_FMAXIMUM(), llvm::TargetLowering::expandFMINIMUMNUM_FMAXIMUMNUM(), llvm::AArch64_IMM::expandMOVImm(), expandMOVImmSimple(), llvm::SIInstrInfo::expandPostRAPseudo(), llvm::HexagonInstrInfo::expandPostRAPseudo(), llvm::MipsSEInstrInfo::expandPostRAPseudo(), llvm::X86InstrInfo::expandPostRAPseudo(), llvm::HexagonInstrInfo::expandVGatherPseudo(), llvm::SIInstrInfo::findCommutedOpIndices(), llvm::HexagonInstrInfo::findLoopInstr(), llvm::SelectionDAGBuilder::FindMergedConditions(), fixupCalleeSaveRestoreStackOffset(), fnegFoldsIntoOp(), fnegFoldsIntoOpcode(), llvm::InstSimplifyFolder::FoldBinOp(), llvm::TargetFolder::FoldBinOp(), llvm::ConstantFolder::FoldBinOp(), llvm::InstSimplifyFolder::FoldBinOpFMF(), llvm::TargetFolder::FoldBinOpFMF(), llvm::ConstantFolder::FoldBinOpFMF(), llvm::InstCombinerImpl::foldBinOpOfSelectAndCastOfSelectCondition(), llvm::InstCombinerImpl::foldBinOpShiftWithShift(), llvm::InstCombinerImpl::foldBinopWithRecurrence(), llvm::foldBranchToCommonDest(), llvm::InstSimplifyFolder::FoldExactBinOp(), llvm::TargetFolder::FoldExactBinOp(), llvm::ConstantFolder::FoldExactBinOp(), llvm::AMDGPUTargetLowering::foldFreeOpFromSelect(), llvm::SIInstrInfo::foldImmediate(), llvm::X86InstrInfo::foldMemoryOperandImpl(), llvm::InstSimplifyFolder::FoldNoWrapBinOp(), llvm::TargetFolder::FoldNoWrapBinOp(), llvm::ConstantFolder::FoldNoWrapBinOp(), llvm::InstCombinerImpl::foldPHIArgBinOpIntoPHI(), foldReduceOperandViaVQDOT(), foldSelectICmpAnd(), foldToSaturated(), llvm::InstSimplifyFolder::FoldUnOpFMF(), llvm::TargetFolder::FoldUnOpFMF(), llvm::ConstantFolder::FoldUnOpFMF(), foldVGPRCopyIntoRegSequence(), llvm::HexagonPacketizerList::foundLSInPacket(), llvm::AArch64InstrInfo::genAlternativeCodeSequence(), genAlternativeDpCodeSequence(), llvm::LoongArchMatInt::generateInstSeq(), llvm::RISCVMatInt::generateInstSeq(), generateInstSeqImpl(), GenerateSignBits(), genFNegatedMAD(), getAArch64XALUOOp(), llvm::TargetInstrInfo::getAccumulatorReassociationPatterns(), llvm::ARM_AM::getAM2Opc(), llvm::ARM_AM::getAM3Opc(), llvm::ARM_AM::getAM5FP16Opc(), llvm::ARM_AM::getAM5Opc(), llvm::getAVLPos(), getBaseAddressOpcode(), llvm::AMDGPU::getBitOp2(), llvm::SelectionDAG::getBlockAddress(), getBMIMatchingOp(), getBranchDisplacementBits(), llvm::AMDGPU::getCanBeVOPD(), getCmpOperandFoldingProfit(), getComplementOpc(), getConcreteOpcode(), llvm::RISCVInstrInfo::getCondFromBranchOpc(), llvm::AVRInstrInfo::getCondFromBranchOpc(), llvm::HexagonInstrInfo::getCondOpcode(), llvm::SelectionDAG::getConstant(), llvm::SelectionDAG::getConstantFP(), llvm::SelectionDAG::getConstantPool(), llvm::WebAssembly::GetDefaultP2Align(), llvm::WebAssembly::GetDefaultP2AlignAny(), llvm::getDefSrcRegIgnoringCopies(), llvm::AArch64InstrInfo::getElementSizeForOpcode(), getExtendForIntVecReduction(), GetExtendHigh(), getExtendOp(), llvm::X86InstrInfo::getFMA3OpcodeToCommuteOperands(), getFNEGPatterns(), llvm::AMDGPU::getFPDstSelType(), getFPFusedMultiplyPatterns(), llvm::SelectionDAG::getFrameIndex(), llvm::SelectionDAG::getGlobalAddress(), getIdentityValueForWaveReduction(), getImmScale(), getImplicitCondFromMI(), getInsertVecEltOpInfo(), llvm::AArch64RegisterBankInfo::getInstrMapping(), llvm::ARMRegisterBankInfo::getInstrMapping(), llvm::M68kRegisterBankInfo::getInstrMapping(), llvm::MipsRegisterBankInfo::getInstrMapping(), llvm::PPCRegisterBankInfo::getInstrMapping(), llvm::RISCVRegisterBankInfo::getInstrMapping(), llvm::X86RegisterBankInfo::getInstrMapping(), llvm::SIInstrInfo::getInstSizeInBytes(), llvm::HexagonSubtarget::getIntrinsicId(), llvm::ARMTTIImpl::getIntrinsicInstrCost(), llvm::HexagonInstrInfo::getInvertedPredicatedOpcode(), llvm::HexagonInstrInfo::getInvertedPredSense(), llvm::getITInstrPredicate(), llvm::X86TargetLowering::getJumpConditionMergingParams(), llvm::SelectionDAG::getJumpTable(), llvm::sandboxir::getLLVMBinaryOp(), llvm::sandboxir::getLLVMCastOp(), llvm::sandboxir::getLLVMUnaryOp(), llvm::AArch64InstrInfo::getLoadStoreImmIdx(), getLogicalBitOpcode(), llvm::X86InstrInfo::getMachineCombinerPatterns(), getMaddPatterns(), llvm::AMDGPU::getMAIIsDGEMM(), llvm::AMDGPU::getMAIIsGFX940XDL(), llvm::AMDGPU::getMaskedMIMGOp(), llvm::getMaskPos(), llvm::getMatchingCondBranchOpcode(), getMatchingNonSExtOpcode(), getMatchingPairOpcode(), getMatchingWideOpcode(), llvm::SIInstrInfo::getMemOperandsWithOffsetWidth(), llvm::AArch64InstrInfo::getMemScale(), llvm::AMDGPU::getMIMGBaseOpcode(), getMiscPatterns(), getMnemonic(), llvm::AMDGPU::getMTBUFBaseOpcode(), llvm::AMDGPU::getMTBUFElements(), llvm::AMDGPU::getMTBUFHasSoffset(), llvm::AMDGPU::getMTBUFHasSrsrc(), llvm::AMDGPU::getMTBUFHasVAddr(), llvm::AMDGPU::getMUBUFBaseOpcode(), llvm::AMDGPU::getMUBUFElements(), llvm::AMDGPU::getMUBUFHasSoffset(), llvm::AMDGPU::getMUBUFHasSrsrc(), llvm::AMDGPU::getMUBUFHasVAddr(), llvm::AMDGPU::getMUBUFIsBufferInv(), llvm::AMDGPU::getMUBUFTfe(), llvm::X86TargetLowering::getNegatedExpression(), llvm::PPCTargetLowering::getNegatedExpression(), getNewFMAAKInst(), getNewFMAInst(), getNewFMAMKInst(), getNewOpcFromTable(), llvm::X86::getNFVariant(), getNonFlagSettingVariant(), llvm::X86::getNonNDVariant(), llvm::ARMBaseInstrInfo::getNumMicroOps(), getNumMicroOpsSingleIssuePlusExtras(), getOffenMUBUFLoad(), getOffenMUBUFStore(), getOffsetMUBUFLoad(), getOffsetMUBUFStore(), getOModValue(), llvm::RISCVMatInt::Inst::getOpcode(), llvm::X86InstrInfo::getOpcodeAfterMemoryUnfold(), getOpcodeWithCC(), getOppositeBranchOpc(), llvm::Mips16InstrInfo::getOppositeBranchOpc(), llvm::MipsSEInstrInfo::getOppositeBranchOpc(), llvm::RTLIB::getOUTLINE_ATOMIC(), getOutlineAtomicLibcall(), llvm::ARMBaseInstrInfo::getOutliningTypeImpl(), llvm::TargetLoweringBase::getPartialReduceMLAAction(), getPostIndexedLoadStoreOpcode(), getPostIndexedOpcode(), getPPCStrictOpcode(), getPrefetchNode(), getPreIndexedLoadStoreOpcode(), getPreIndexedOpcode(), getRealVLDOpcode(), getRealVSTOpcode(), llvm::getReductionForBinop(), llvm::getReductionIdentity(), getRelevantOperands(), llvm::AMDGPU::RegBankLegalizeRules::getRulesForOpc(), getSaveExecOp(), getSBufferLoadCorrespondingBufferLoadOpcode(), getSHXADDShiftAmount(), getSHXADDUWShiftAmount(), llvm::AMDGPU::getSMEMIsBuffer(), llvm::RTLIB::getSYNC(), getTargetVShiftByConstNode(), getTargetVShiftNode(), getTargetVShiftUniformOpcode(), llvm::AMDGPU::getTemporalHintType(), getTestBitReg(), getTransformOpcode(), getUnconditionalBrDisp(), llvm::ARMInstrInfo::getUnindexedOpcode(), llvm::AArch64InstrInfo::getUnscaledLdSt(), getUpdatingLSMultipleOpcode(), getVecReduceOpcode(), llvm::getVectorSplat(), getVLDSTRegisterUpdateOpcode(), llvm::AMDGPU::getVOP1IsSingle(), llvm::AMDGPU::getVOP2IsSingle(), llvm::AMDGPU::getVOP3IsSingle(), llvm::AMDGPU::getVOPDOpcode(), getVShift(), llvm::AMDGPU::getWMMAIsXDL(), llvm::AArch64InstrInfo::hasUnscaledLdStOffset(), INITIALIZE_PASS(), INITIALIZE_PASS_END(), llvm::PPCFrameLowering::inlineStackProbe(), llvm::CSKYInstrInfo::insertBranch(), llvm::M68kInstrInfo::insertBranch(), llvm::SparcInstrInfo::insertBranch(), llvm::XCoreInstrInfo::insertBranch(), llvm::insertMultibyteShift(), llvm::MipsInstrInfo::insertNop(), llvm::ARMBaseInstrInfo::insertOutlinedCall(), InsertSEH(), insertSEH(), llvm::AArch64InstrInfo::insertSelect(), llvm::SystemZInstrInfo::insertSelect(), llvm::X86InstrInfo::insertSelect(), llvm::RISCVMatInt::Inst::Inst(), llvm::PPCInstrInfo::instrHasImmForm(), llvm::rdf::CopyPropagation::interpretAsCopy(), inverseMinMax(), invertFMAOpcode(), llvm::PPCInstrInfo::isADDIInstrEligibleForFolding(), llvm::PPCInstrInfo::isADDInstrEligibleForFolding(), isAddSubOrSubAdd(), isAmbiguous(), isAMXOpcode(), isAndOrOfSetCCs(), llvm::WebAssembly::isArgument(), isArithmeticOp(), llvm::RISCVInstrInfo::isAssociativeAndCommutative(), llvm::SystemZInstrInfo::isAssociativeAndCommutative(), llvm::AMDGPU::isAsyncStore(), isBitfieldExtractOp(), isBitfieldExtractOpFromAnd(), isBitfieldExtractOpFromSExtInReg(), isBitfieldExtractOpFromShr(), llvm::MipsSEInstrInfo::isBranchWithImm(), llvm::WebAssembly::isBrTable(), isBSwapHWordElement(), llvm::WebAssembly::isCallDirect(), llvm::WebAssembly::isCallIndirect(), llvm::WebAssembly::isCatch(), llvm::WebAssembly::isCatchAll(), isCombineInstrCandidate(), isCombineInstrCandidate32(), isCombineInstrCandidate64(), isCombineInstrSettingFlag(), llvm::isCondBranchOpcode(), isCondBranchOpcode(), IsConditionalBranch(), llvm::WebAssembly::isConst(), llvm::BuildVectorSDNode::isConstant(), llvm::WebAssembly::isCopy(), isCtlzOpc(), isCttzOpc(), llvm::AMDGPU::isCvt_F32_Fp8_Bf8_e64(), llvm::ARMTargetLowering::isDesirableToTransformToIntegerOp(), llvm::PPCTargetLowering::isDesirableToTransformToIntegerOp(), llvm::AMDGPU::isDPALU_DPP32BitOpc(), llvm::WebAssembly::isEndMarker(), llvm::WebAssemblyInstrInfo::isExplicitTargetIndexDef(), isFADD(), isFCondBranchOpcode(), isFloatingPointOpcodeDef(), isFloatingPointOpcodeUse(), isFMUL(), isFNEG(), isFoldableUseOfShuffle(), isFSUB(), llvm::AMDGPU::isGenericAtomic(), llvm::TargetInstrInfo::isGenericAtomicRMWOpcode(), llvm::TargetInstrInfo::isGenericOpcode(), isGFX12CacheInvOrWBInst(), llvm::SIInstrInfo::isHighLatencyDef(), llvm::RISCVInstrInfo::isHighLatencyDef(), isI32CondBranchOpcode(), isi32Load(), isi32Store(), isI64CondBranchOpcode(), llvm::PPCInstrInfo::isImmInstrEligibleForFolding(), llvm::isIndirectBranchOpcode(), isIndirectBranchOpcode(), isIndirectBranchOrTailCall(), llvm::isIndirectCall(), llvm::isIndirectCallOpcode(), isJumpOpcode(), llvm::isJumpTableBranchOpcode(), isLaneInsensitive(), llvm::X86TTIImpl::isLegalAltInstr(), llvm::SIInstrInfo::isLegalRegOperand(), llvm::HexagonPacketizerList::isLegalToPacketizeTogether(), llvm::SIInstrInfo::isLegalToSwap(), isLoadAbsSet(), llvm::MipsSEInstrInfo::isLoadFromStackSlot(), isLoadSingle(), llvm::WebAssembly::isLocalGet(), llvm::WebAssembly::isLocalSet(), llvm::WebAssembly::isLocalTee(), llvm::SIInstrInfo::isLowLatencyInstruction(), isM68kLogicalCmp(), llvm::AMDGPU::isMAC(), llvm::WebAssembly::isMarker(), isMemOPCandidate(), isMergeableIndexLdSt(), isMergeableLdStUpdate(), isMergePassthruOpcode(), llvm::isMovRegOpcode(), isNonFoldablePartialRegisterLoad(), isOpcWithIntImmediate(), llvm::ISD::isOverflowIntrOpRes(), llvm::AMDGPU::isPackedFP32Inst(), llvm::isPackingSupportOpcode(), llvm::RISCVInstrInfo::isPairableLdStInstOpc(), llvm::TargetLoweringBase::isPartialReduceMLALegalOrCustom(), llvm::AMDGPU::isPermlane16(), llvm::isPopOpcode(), llvm::isPreISelGenericFloatingPointOpcode(), isPromotableZeroStoreInst(), llvm::AArch64InstrInfo::isPTestLikeOpcode(), llvm::isPTrueOpcode(), llvm::isPushOpcode(), isRegCondBranchOpcode(), isRestoreCall(), isRewritableImplicitDef(), llvm::WebAssembly::isScalarConst(), llvm::AArch64InstrInfo::isSEHInstruction(), llvm::isSEHInstruction(), isSeveralBitsExtractOpFromShr(), llvm::isSpeculationBarrierEndBBOpcode(), llvm::X86TargetLowering::isSplatValueForTargetNode(), llvm::MipsSEInstrInfo::isStoreToStackSlot(), isStride64(), llvm::isSubImmOpcode(), isSystemInstr(), isT1i32Load(), isT1i32Store(), isT2i32Load(), isT2i32Store(), isTailCallOpcode(), llvm::WebAssembly::isTee(), llvm::AMDGPU::isTensorStore(), isTransformable(), llvm::AMDGPU::isTrue16Inst(), llvm::WebAssembly::isTry(), llvm::AArch64TargetLowering::isTypeDesirableForOp(), llvm::X86TargetLowering::isTypeDesirableForOp(), llvm::isUncondBranchOpcode(), isUncondBranchOpcode(), IsUnconditionalJump(), isVGInstruction(), isVLDfixed(), llvm::AMDGPU::isVOPC64DPP(), llvm::AMDGPU::isVOPCAsmOnly(), llvm::AMDGPU::isVOPD(), llvm::VPCastIntrinsic::isVPCast(), llvm::isVPTOpcode(), isVSTfixed(), isVSXSwap(), llvm::AArch64InstrInfo::isWhileOpcode(), isX86LogicalCmp(), llvm::AMDGPULegalizerInfo::legalizeBufferLoad(), llvm::AMDGPULegalizerInfo::legalizeBufferStore(), llvm::AArch64LegalizerInfo::legalizeIntrinsic(), llvm::SIInstrInfo::legalizeOperandsVOP2(), llvm::SIInstrInfo::legalizeOperandsVOP3(), llvm::AMDGPULegalizerInfo::legalizeSBufferLoad(), llvm::TargetLowering::LegalizeSetCCCondCode(), llvm::Mips16InstrInfo::loadRegFromStack(), llvm::MipsSEInstrInfo::loadRegFromStack(), llvm::AArch64InstrInfo::loadRegFromStackSlot(), llvm::M68kInstrInfo::loadRegFromStackSlot(), llvm::X86InstrInfo::loadRegFromStackSlot(), llvm::X86InstrInfo::loadStoreTileReg(), LowerADDSUBO_CARRY(), lowerAtomicArith(), LowerAVXExtend(), llvm::LegalizerHelper::lowerBitCount(), LowerBR_CC(), lowerBUILD_VECTOR(), lowerBuildVectorOfConstants(), llvm::AArch64CallLowering::lowerCall(), llvm::AMDGPUCallLowering::lowerCall(), llvm::M68kCallLowering::lowerCall(), LowerCTLZ(), llvm::AMDGPUTargetLowering::lowerCTLZResults(), llvm::PPCRegisterInfo::lowerDMRRestore(), llvm::PPCRegisterInfo::lowerDMRSpilling(), lowerDSPIntr(), LowerEXTEND_VECTOR_INREG(), lowerFMAXIMUM_FMINIMUM(), LowerFMINIMUM_FMAXIMUM(), lowerFP_TO_INT_SAT(), llvm::AMDGPUTargetLowering::LowerINT_TO_FP32(), LowerINTRINSIC_W_CHAIN(), llvm::LegalizerHelper::lowerMemCpyFamily(), lowerMSABinaryBitImmIntr(), lowerMSACopyIntr(), llvm::HexagonTargetLowering::LowerOperation(), llvm::HexagonTargetLowering::LowerOperationWrapper(), llvm::SITargetLowering::LowerReturn(), LowerSELECT_CC(), LowerShift(), llvm::MSP430TargetLowering::LowerShifts(), llvm::AMDGPUCallLowering::lowerTailCall(), lowerToAddSubOrFMAddSub(), llvm::HexagonTargetLowering::LowerUAddSubO(), llvm::HexagonTargetLowering::LowerUAddSubOCarry(), llvm::HexagonTargetLowering::LowerVECTOR_SHIFT(), lowerVECTOR_SHUFFLE(), LowerVectorINT_TO_FP(), LowerVSETCC(), lowerVZIP(), lowerWaveReduce(), llvm::SDPatternMatch::m_BinOp(), llvm::SDPatternMatch::m_c_BinOp(), llvm::SDPatternMatch::m_c_ChainedBinOp(), llvm::SDPatternMatch::m_ChainedBinOp(), llvm::SDPatternMatch::m_ChainedUnaryOp(), llvm::SDPatternMatch::m_UnaryOp(), macToMad(), llvm::Mips16InstrInfo::makeFrame(), llvm::AMDGPU::mapWMMA2AddrTo3AddrOpcode(), llvm::AMDGPU::mapWMMA3AddrTo2AddrOpcode(), llvm::VPMatchContext::match(), llvm::PatternMatch::BinaryOp_match< LHS_t, RHS_t, Opcode, Commutable >::match(), llvm::CombinerHelper::matchFunnelShiftToRotate(), llvm::CombinerHelper::matchMulOBy2(), llvm::CombinerHelper::matchReassocCommBinOp(), llvm::CombinerHelper::matchRedundantNegOperands(), matchRoundingOp(), llvm::maySafelyIgnoreMask(), maySpeculateLanes(), llvm::M68kFrameLowering::mergeSPUpdates(), minMaxOpcToMin3Max3Opc(), minMaxToCompare(), llvm::MipsSETargetLowering::MipsSETargetLowering(), llvm::LegalizerHelper::moreElementsVector(), llvm::SelectionDAG::MorphNodeTo(), llvm::SIInstrInfo::moveFlatAddrToVGPR(), llvm::SIInstrInfo::moveToVALUImpl(), llvm::RISCVInstrInfo::mulImm(), llvm::ARMBaseRegisterInfo::needsFrameBaseReg(), needsStackFrame(), llvm::rdf::operator<<(), llvm::PPCInstrInfo::optimizeCmpPostRA(), llvm::AArch64InstrInfo::optimizeCompareInstr(), llvm::ARMBaseInstrInfo::optimizeCompareInstr(), llvm::AArch64InstrInfo::optimizeCondBranch(), parseCondBranch(), performANDCombine(), performBITCASTCombine(), performBranchToCommonDestFolding(), performBuildShuffleExtendCombine(), performCMovFPCombine(), llvm::AMDGPUTargetLowering::performCtlz_CttzCombine(), performCustomAdjustments(), llvm::HexagonTargetLowering::PerformDAGCombine(), llvm::MipsTargetLowering::PerformDAGCombine(), llvm::RISCVTargetLowering::PerformDAGCombine(), performDivRemCombine(), performDSPShiftCombine(), PerformExtendCombine(), performFADDCombine(), PerformFADDVCMLACombine(), llvm::AMDGPUTargetLowering::performFNegCombine(), performFP_TO_INT_SATCombine(), performFP_TO_INTCombine(), performGLD1Combine(), llvm::ARMTargetLowering::PerformIntrinsicCombine(), performLD1Combine(), performSETCC_BITCASTCombine(), performSIGN_EXTEND_INREGCombine(), performSignExtendInRegCombine(), performSVEAndCombine(), PerformVSetCCToVCTPCombine(), performVWADDSUBW_VLCombine(), llvm::HexagonInstrInfo::PredicateInstruction(), llvm::ARMBaseInstrInfo::PredicateInstruction(), llvm::RISCVTargetLowering::preferScalarizeSplat(), llvm::RISCVDAGToDAGISel::PreprocessISelDAG(), llvm::sandboxir::SeedContainer::print(), llvm::X86InstPrinterCommon::printCondCode(), llvm::WebAssemblyInstPrinter::printInst(), readsVCCZ(), llvm::SIInstrInfo::removeModOperands(), llvm::X86InstrInfo::replaceBranchWithTailCall(), ReplaceLongIntrinsic(), llvm::RISCVTargetLowering::ReplaceNodeResults(), llvm::X86TargetLowering::ReplaceNodeResults(), llvm::X86FrameLowering::restoreCalleeSavedRegisters(), llvm::Mips16InstrInfo::restoreFrame(), scalarizeExtractedBinOp(), scaleOffset(), SearchOptions::SearchOptions(), llvm::AMDGPUDAGToDAGISel::Select(), llvm::RISCVDAGToDAGISel::Select(), llvm::PPCTargetLowering::SelectAddressRegImm(), llvm::SelectionDAGISel::SelectCodeCommon(), llvm::HexagonDAGToDAGISel::SelectConstant(), llvm::TargetLoweringBase::setOperationPromotedToType(), llvm::TargetLoweringBase::setPartialReduceMLAAction(), llvm::GISelCSEInfo::shouldCSE(), llvm::CSEConfigFull::shouldCSEOpc(), llvm::CSEConfigConstantOnly::shouldCSEOpc(), shouldExpandCmpArithRMWInIR(), llvm::SelectionDAGBuilder::shouldKeepJumpConditionsTogether(), llvm::ARMTargetLowering::shouldReassociateReduction(), llvm::RISCVTargetLowering::shouldScalarizeBinop(), llvm::X86TargetLowering::shouldScalarizeBinop(), shouldScheduleVOPDAdjacent(), llvm::TargetLowering::SimplifyDemandedBits(), llvm::LoongArchTargetLowering::SimplifyDemandedBitsForTargetNode(), llvm::X86TargetLowering::SimplifyDemandedBitsForTargetNode(), llvm::ARMTargetLowering::SimplifyDemandedBitsForTargetNode(), llvm::X86TargetLowering::SimplifyDemandedVectorEltsForTargetNode(), simplifyDivRem(), llvm::RISCVInstrInfo::simplifyInstruction(), llvm::X86TargetLowering::SimplifyMultipleUseDemandedBitsForTargetNode(), simplifySVEIntrinsicBinOp(), llvm::SITargetLowering::SITargetLowering(), llvm::X86FrameLowering::spillCalleeSavedRegisters(), spillVGPRtoAGPR(), llvm::SPIRVLegalizerInfo::SPIRVLegalizerInfo(), llvm::AMDGPUTargetLowering::splitBinaryBitConstantOpImpl(), llvm::SITargetLowering::splitBinaryVectorOp(), llvm::VETargetLowering::splitMaskArithmetic(), llvm::SITargetLowering::splitTernaryVectorOp(), llvm::SITargetLowering::splitUnaryVectorOp(), llvm::Mips16InstrInfo::storeRegToStack(), llvm::MipsSEInstrInfo::storeRegToStack(), llvm::AArch64InstrInfo::storeRegToStackSlot(), llvm::M68kInstrInfo::storeRegToStackSlot(), llvm::X86InstrInfo::storeRegToStackSlot(), supportsMin3Max3(), llvm::SystemZTargetLowering::SystemZTargetLowering(), tryBitfieldInsertOpFromOr(), tryBitfieldInsertOpFromOrAndImm(), llvm::RISCVDAGToDAGISel::tryBitfieldInsertOpFromOrAndImm(), llvm::RISCVDAGToDAGISel::tryBitfieldInsertOpFromXor(), tryDemorganOfBooleanCondition(), llvm::InstCombinerImpl::tryFoldInstWithCtpopWithNot(), tryFoldSelectIntoOp(), TryMULWIDECombine(), tryNarrowMathIfNoOverflow(), tryOptimizeLEAtoMOV(), llvm::CombinerHelper::tryReassocBinOp(), llvm::RISCVDAGToDAGISel::trySignedBitfieldExtract(), llvm::RISCVDAGToDAGISel::trySignedBitfieldInsertInSign(), llvm::RISCVDAGToDAGISel::tryUnsignedBitfieldExtract(), llvm::RISCVDAGToDAGISel::tryUnsignedBitfieldInsertInZero(), llvm::WebAssemblyAsmTypeCheck::typeCheck(), llvm::X86InstrInfo::unfoldMemoryOperand(), llvm::UpgradeBitCastExpr(), llvm::UpgradeBitCastInst(), llvm::HexagonPacketizerList::useCalleesSP(), llvm::HexagonPacketizerList::useCallersSP(), usesAllOnesMask(), verifyCTRBranch(), VerifyLowRegs(), and llvm::X86TargetLowering::X86TargetLowering().

TBB

const SmallVectorImpl<MachineOperand> MachineBasicBlock* TBB

Initial value:

{
  assert(Cond.size() == 3 && "Unexpected number of operands")

Definition at line 72 of file RISCVRedundantCopyElimination.cpp.

Referenced by llvm::R600InstrInfo::analyzeBranch(), llvm::ARCInstrInfo::analyzeBranch(), llvm::BPFInstrInfo::analyzeBranch(), llvm::HexagonInstrInfo::analyzeBranch(), llvm::LoongArchInstrInfo::analyzeBranch(), llvm::M68kInstrInfo::analyzeBranch(), llvm::MipsInstrInfo::analyzeBranch(), llvm::MSP430InstrInfo::analyzeBranch(), llvm::NVPTXInstrInfo::analyzeBranch(), llvm::PPCInstrInfo::analyzeBranch(), llvm::RISCVInstrInfo::analyzeBranch(), llvm::SystemZInstrInfo::analyzeBranch(), llvm::X86InstrInfo::analyzeBranch(), llvm::XCoreInstrInfo::analyzeBranch(), llvm::XtensaInstrInfo::analyzeBranch(), llvm::AArch64InstrInfo::analyzeBranch(), llvm::SIInstrInfo::analyzeBranch(), llvm::ARMBaseInstrInfo::analyzeBranch(), llvm::AVRInstrInfo::analyzeBranch(), llvm::CSKYInstrInfo::analyzeBranch(), llvm::SparcInstrInfo::analyzeBranch(), llvm::VEInstrInfo::analyzeBranch(), llvm::WebAssemblyInstrInfo::analyzeBranch(), llvm::M68kInstrInfo::AnalyzeBranchImpl(), llvm::SIInstrInfo::analyzeBranchImpl(), llvm::AArch64InstrInfo::analyzeLoopForPipelining(), llvm::RISCVInstrInfo::analyzeLoopForPipelining(), llvm::MachineBasicBlock::canSplitCriticalEdge(), createDedicatedExit(), llvm::PeelingModuloScheduleExpander::CreateLCSSAExitingBlock(), llvm::SelectionDAGBuilder::EmitBranchForMergedCondition(), llvm::SelectionDAGBuilder::FindMergedConditions(), FixTail(), getBBFallenThrough(), getBranchHint(), llvm::MachineBasicBlock::getFallThrough(), getFallThroughMBB(), INITIALIZE_PASS(), llvm::ARCInstrInfo::insertBranch(), llvm::AArch64InstrInfo::insertBranch(), llvm::R600InstrInfo::insertBranch(), llvm::SIInstrInfo::insertBranch(), llvm::ARMBaseInstrInfo::insertBranch(), llvm::AVRInstrInfo::insertBranch(), llvm::BPFInstrInfo::insertBranch(), llvm::CSKYInstrInfo::insertBranch(), llvm::HexagonInstrInfo::insertBranch(), llvm::LoongArchInstrInfo::insertBranch(), llvm::M68kInstrInfo::insertBranch(), llvm::MipsInstrInfo::insertBranch(), llvm::MSP430InstrInfo::insertBranch(), llvm::NVPTXInstrInfo::insertBranch(), llvm::PPCInstrInfo::insertBranch(), llvm::RISCVInstrInfo::insertBranch(), llvm::SparcInstrInfo::insertBranch(), llvm::SPIRVInstrInfo::insertBranch(), llvm::SystemZInstrInfo::insertBranch(), llvm::VEInstrInfo::insertBranch(), llvm::WebAssemblyInstrInfo::insertBranch(), llvm::X86InstrInfo::insertBranch(), llvm::XCoreInstrInfo::insertBranch(), llvm::XtensaInstrInfo::insertBranch(), llvm::XtensaInstrInfo::insertBranchAtInst(), isAnalyzableBB(), llvm::ARMBaseInstrInfo::isProfitableToIfCvt(), llvm::AArch64InstrInfo::optimizeCondBranch(), llvm::RISCVInstrInfo::optimizeCondBranch(), llvm::PeelSingleBlockLoop(), STATISTIC(), updateBranches(), and llvm::MachineBasicBlock::updateTerminator().